TimeQuest Timing Analyzer report for tp1
Sun Jun  9 16:05:22 2013
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'AluControl:alc|aux[3]'
 12. Slow Model Setup: 'EscreveIR'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Setup: 'IR[13]'
 15. Slow Model Setup: 'EscrevePC'
 16. Slow Model Setup: 'OrigPC[0]'
 17. Slow Model Setup: 'state[0]'
 18. Slow Model Setup: 'EscreveMem'
 19. Slow Model Setup: 'LeMem'
 20. Slow Model Setup: 'Controle:ctl|signal[0]'
 21. Slow Model Setup: 'LCD:display_LCD|conta_clock[14]'
 22. Slow Model Hold: 'IR[13]'
 23. Slow Model Hold: 'Controle:ctl|signal[0]'
 24. Slow Model Hold: 'state[0]'
 25. Slow Model Hold: 'CLOCK_50'
 26. Slow Model Hold: 'OrigPC[0]'
 27. Slow Model Hold: 'EscreveMem'
 28. Slow Model Hold: 'EscrevePC'
 29. Slow Model Hold: 'LCD:display_LCD|conta_clock[14]'
 30. Slow Model Hold: 'AluControl:alc|aux[3]'
 31. Slow Model Hold: 'LeMem'
 32. Slow Model Hold: 'EscreveIR'
 33. Slow Model Recovery: 'AluControl:alc|aux[3]'
 34. Slow Model Recovery: 'IR[13]'
 35. Slow Model Removal: 'IR[13]'
 36. Slow Model Removal: 'AluControl:alc|aux[3]'
 37. Slow Model Minimum Pulse Width: 'EscreveMem'
 38. Slow Model Minimum Pulse Width: 'LeMem'
 39. Slow Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow Model Minimum Pulse Width: 'IR[13]'
 41. Slow Model Minimum Pulse Width: 'LCD:display_LCD|conta_clock[14]'
 42. Slow Model Minimum Pulse Width: 'EscrevePC'
 43. Slow Model Minimum Pulse Width: 'AluControl:alc|aux[3]'
 44. Slow Model Minimum Pulse Width: 'Controle:ctl|signal[0]'
 45. Slow Model Minimum Pulse Width: 'EscreveIR'
 46. Slow Model Minimum Pulse Width: 'OrigPC[0]'
 47. Slow Model Minimum Pulse Width: 'state[0]'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Fast Model Setup Summary
 55. Fast Model Hold Summary
 56. Fast Model Recovery Summary
 57. Fast Model Removal Summary
 58. Fast Model Minimum Pulse Width Summary
 59. Fast Model Setup: 'EscreveIR'
 60. Fast Model Setup: 'AluControl:alc|aux[3]'
 61. Fast Model Setup: 'IR[13]'
 62. Fast Model Setup: 'CLOCK_50'
 63. Fast Model Setup: 'state[0]'
 64. Fast Model Setup: 'OrigPC[0]'
 65. Fast Model Setup: 'EscrevePC'
 66. Fast Model Setup: 'EscreveMem'
 67. Fast Model Setup: 'LeMem'
 68. Fast Model Setup: 'Controle:ctl|signal[0]'
 69. Fast Model Setup: 'LCD:display_LCD|conta_clock[14]'
 70. Fast Model Hold: 'IR[13]'
 71. Fast Model Hold: 'Controle:ctl|signal[0]'
 72. Fast Model Hold: 'state[0]'
 73. Fast Model Hold: 'CLOCK_50'
 74. Fast Model Hold: 'OrigPC[0]'
 75. Fast Model Hold: 'EscreveMem'
 76. Fast Model Hold: 'EscrevePC'
 77. Fast Model Hold: 'AluControl:alc|aux[3]'
 78. Fast Model Hold: 'LCD:display_LCD|conta_clock[14]'
 79. Fast Model Hold: 'LeMem'
 80. Fast Model Hold: 'EscreveIR'
 81. Fast Model Recovery: 'AluControl:alc|aux[3]'
 82. Fast Model Recovery: 'IR[13]'
 83. Fast Model Removal: 'IR[13]'
 84. Fast Model Removal: 'AluControl:alc|aux[3]'
 85. Fast Model Minimum Pulse Width: 'EscreveMem'
 86. Fast Model Minimum Pulse Width: 'LeMem'
 87. Fast Model Minimum Pulse Width: 'CLOCK_50'
 88. Fast Model Minimum Pulse Width: 'LCD:display_LCD|conta_clock[14]'
 89. Fast Model Minimum Pulse Width: 'EscrevePC'
 90. Fast Model Minimum Pulse Width: 'IR[13]'
 91. Fast Model Minimum Pulse Width: 'AluControl:alc|aux[3]'
 92. Fast Model Minimum Pulse Width: 'Controle:ctl|signal[0]'
 93. Fast Model Minimum Pulse Width: 'EscreveIR'
 94. Fast Model Minimum Pulse Width: 'OrigPC[0]'
 95. Fast Model Minimum Pulse Width: 'state[0]'
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Propagation Delay
101. Minimum Propagation Delay
102. Multicorner Timing Analysis Summary
103. Setup Times
104. Hold Times
105. Clock to Output Times
106. Minimum Clock to Output Times
107. Progagation Delay
108. Minimum Progagation Delay
109. Setup Transfers
110. Hold Transfers
111. Recovery Transfers
112. Removal Transfers
113. Report TCCS
114. Report RSKM
115. Unconstrained Paths
116. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; tp1                                              ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; AluControl:alc|aux[3]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AluControl:alc|aux[3] }           ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; Controle:ctl|signal[0]          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controle:ctl|signal[0] }          ;
; EscreveIR                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EscreveIR }                       ;
; EscreveMem                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EscreveMem }                      ;
; EscrevePC                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EscrevePC }                       ;
; IR[13]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[13] }                          ;
; LCD:display_LCD|conta_clock[14] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD:display_LCD|conta_clock[14] } ;
; LeMem                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LeMem }                           ;
; OrigPC[0]                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OrigPC[0] }                       ;
; state[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state[0] }                        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+-------------+-----------------+---------------------------------+------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                      ; Note                                                 ;
+-------------+-----------------+---------------------------------+------------------------------------------------------+
; INF MHz     ; 125.31 MHz      ; Controle:ctl|signal[0]          ; limit due to hold check                              ;
; 90.43 MHz   ; 90.43 MHz       ; CLOCK_50                        ;                                                      ;
; 110.77 MHz  ; 110.77 MHz      ; IR[13]                          ;                                                      ;
; 336.93 MHz  ; 336.93 MHz      ; AluControl:alc|aux[3]           ;                                                      ;
; 343.17 MHz  ; 210.08 MHz      ; EscreveMem                      ; limit due to low minimum pulse width violation (tcl) ;
; 372.58 MHz  ; 372.58 MHz      ; LCD:display_LCD|conta_clock[14] ;                                                      ;
; 1607.72 MHz ; 287.85 MHz      ; OrigPC[0]                       ; limit due to hold check                              ;
+-------------+-----------------+---------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; AluControl:alc|aux[3]           ; -9.633 ; -154.118      ;
; EscreveIR                       ; -7.810 ; -33.457       ;
; CLOCK_50                        ; -7.770 ; -2153.448     ;
; IR[13]                          ; -6.903 ; -107.290      ;
; EscrevePC                       ; -6.425 ; -38.364       ;
; OrigPC[0]                       ; -6.008 ; -28.311       ;
; state[0]                        ; -5.674 ; -138.615      ;
; EscreveMem                      ; -4.236 ; -112.722      ;
; LeMem                           ; -3.760 ; -20.269       ;
; Controle:ctl|signal[0]          ; -1.910 ; -4.670        ;
; LCD:display_LCD|conta_clock[14] ; -1.684 ; -11.035       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; IR[13]                          ; -6.252 ; -6.252        ;
; Controle:ctl|signal[0]          ; -3.990 ; -17.964       ;
; state[0]                        ; -2.869 ; -27.374       ;
; CLOCK_50                        ; -2.411 ; -119.476      ;
; OrigPC[0]                       ; -1.737 ; -8.885        ;
; EscreveMem                      ; -0.761 ; -10.397       ;
; EscrevePC                       ; -0.479 ; -2.736        ;
; LCD:display_LCD|conta_clock[14] ; 0.391  ; 0.000         ;
; AluControl:alc|aux[3]           ; 0.397  ; 0.000         ;
; LeMem                           ; 1.242  ; 0.000         ;
; EscreveIR                       ; 4.816  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; AluControl:alc|aux[3] ; -3.697 ; -3.697        ;
; IR[13]                ; 0.693  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; IR[13]                ; -6.752 ; -6.752        ;
; AluControl:alc|aux[3] ; -0.103 ; -0.103        ;
+-----------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; EscreveMem                      ; -1.880 ; -146.640      ;
; LeMem                           ; -1.880 ; -22.560       ;
; CLOCK_50                        ; -1.380 ; -363.380      ;
; IR[13]                          ; -0.834 ; -68.964       ;
; LCD:display_LCD|conta_clock[14] ; -0.500 ; -9.000        ;
; EscrevePC                       ; -0.500 ; -6.000        ;
; AluControl:alc|aux[3]           ; 0.500  ; 0.000         ;
; Controle:ctl|signal[0]          ; 0.500  ; 0.000         ;
; EscreveIR                       ; 0.500  ; 0.000         ;
; OrigPC[0]                       ; 0.500  ; 0.000         ;
; state[0]                        ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AluControl:alc|aux[3]'                                                                                                              ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; -9.633 ; immediate[0]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.974     ; 7.072      ;
; -9.529 ; immediate[0]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -2.760     ; 6.258      ;
; -9.433 ; Banco:bnc|B[2]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.552     ; 7.294      ;
; -9.373 ; immediate[1]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -2.051     ; 6.735      ;
; -9.364 ; Banco:bnc|B[0]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -2.338     ; 6.515      ;
; -9.329 ; Banco:bnc|B[2]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -2.338     ; 6.480      ;
; -9.311 ; Banco:bnc|B[3]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.552     ; 7.172      ;
; -9.285 ; Banco:bnc|B[1]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -2.338     ; 6.436      ;
; -9.242 ; Banco:bnc|B[0]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.552     ; 7.103      ;
; -9.163 ; Banco:bnc|B[1]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.552     ; 7.024      ;
; -9.133 ; immediate[0]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.286     ; 8.497      ;
; -9.087 ; immediate[2]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.022      ; 8.759      ;
; -9.078 ; immediate[2]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -2.452     ; 6.115      ;
; -9.029 ; immediate[3]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.021      ; 8.700      ;
; -9.001 ; immediate[1]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -2.837     ; 5.653      ;
; -8.968 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.754      ;
; -8.956 ; immediate[2]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.666     ; 6.703      ;
; -8.950 ; immediate[3]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -2.453     ; 5.986      ;
; -8.939 ; Banco:bnc|B[3]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -2.338     ; 6.090      ;
; -8.938 ; immediate[2]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.016      ; 7.804      ;
; -8.933 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.719      ;
; -8.932 ; immediate[2]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.036      ; 8.786      ;
; -8.889 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.675      ;
; -8.882 ; immediate[1]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.349     ; 8.351      ;
; -8.880 ; immediate[3]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.015      ; 7.745      ;
; -8.874 ; immediate[3]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.035      ; 8.727      ;
; -8.835 ; OrigBALU[0]           ; ALU:alu|regZero             ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.667     ; 7.581      ;
; -8.828 ; immediate[3]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.667     ; 6.574      ;
; -8.820 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.150      ; 8.788      ;
; -8.804 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.155      ; 8.777      ;
; -8.796 ; immediate[0]          ; ALU:alu|RegALUout[5]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.286     ; 8.187      ;
; -8.785 ; immediate[0]          ; ALU:alu|RegALUout[15]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.267     ; 8.336      ;
; -8.760 ; immediate[0]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.292     ; 7.318      ;
; -8.744 ; OrigBALU[1]           ; ALU:alu|regZero             ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.888     ; 7.269      ;
; -8.731 ; OrigBALU[0]           ; ALU:alu|RegOverflowDetected ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -1.453     ; 6.767      ;
; -8.716 ; immediate[2]          ; ALU:alu|RegALUout[15]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.041      ; 8.575      ;
; -8.711 ; AluControl:alc|aux[0] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.416      ; 7.977      ;
; -8.666 ; immediate[0]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.272     ; 8.212      ;
; -8.649 ; OrigBALU[1]           ; ALU:alu|RegALUout[11]       ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 0.800      ; 9.099      ;
; -8.640 ; OrigBALU[1]           ; ALU:alu|RegOverflowDetected ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -1.674     ; 6.455      ;
; -8.633 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.446      ;
; -8.630 ; immediate[0]          ; ALU:alu|RegALUout[12]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.318     ; 7.961      ;
; -8.605 ; immediate[1]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.363     ; 7.892      ;
; -8.596 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.409      ;
; -8.595 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.130      ; 7.575      ;
; -8.585 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.155      ; 8.558      ;
; -8.585 ; immediate[2]          ; ALU:alu|RegALUout[1]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.164      ; 8.573      ;
; -8.572 ; AluControl:alc|aux[2] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.416      ; 7.838      ;
; -8.560 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.130      ; 7.540      ;
; -8.544 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.357      ;
; -8.543 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.329      ;
; -8.527 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.155      ; 8.500      ;
; -8.527 ; immediate[3]          ; ALU:alu|RegALUout[1]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.163      ; 8.514      ;
; -8.516 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.130      ; 7.496      ;
; -8.503 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.150      ; 8.471      ;
; -8.500 ; OrigBALU[1]           ; ALU:alu|RegALUout[7]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 0.794      ; 8.144      ;
; -8.495 ; immediate[0]          ; ALU:alu|RegALUout[10]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.315     ; 7.830      ;
; -8.494 ; OrigBALU[1]           ; ALU:alu|RegALUout[14]       ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 0.814      ; 9.126      ;
; -8.469 ; immediate[1]          ; ALU:alu|RegALUout[15]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.344     ; 7.943      ;
; -8.466 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.150      ; 8.434      ;
; -8.465 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.104      ; 8.218      ;
; -8.432 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.104      ; 8.185      ;
; -8.431 ; AluControl:alc|aux[1] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.416      ; 7.697      ;
; -8.430 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.104      ; 8.183      ;
; -8.408 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.150      ; 8.376      ;
; -8.404 ; immediate[0]          ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -0.745     ; 7.072      ;
; -8.396 ; immediate[2]          ; ALU:alu|RegALUout[5]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.022      ; 8.095      ;
; -8.388 ; Banco:bnc|B[8]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -2.336     ; 5.541      ;
; -8.346 ; immediate[2]          ; ALU:alu|RegALUout[9]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.032      ; 8.196      ;
; -8.335 ; OrigBALU[0]           ; ALU:alu|RegALUout[11]       ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 1.021      ; 9.006      ;
; -8.330 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.107      ; 8.087      ;
; -8.313 ; immediate[1]          ; ALU:alu|RegALUout[5]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.363     ; 7.627      ;
; -8.312 ; immediate[3]          ; ALU:alu|RegALUout[15]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.040      ; 8.170      ;
; -8.300 ; immediate[0]          ; ALU:alu|RegOverflowDetected ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -1.531     ; 6.258      ;
; -8.295 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.107      ; 8.052      ;
; -8.288 ; immediate[3]          ; ALU:alu|RegALUout[9]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.031      ; 8.137      ;
; -8.261 ; Banco:bnc|B[15]       ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.047      ;
; -8.251 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.136      ; 8.064      ;
; -8.251 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.107      ; 8.008      ;
; -8.244 ; immediate[0]          ; ALU:alu|RegALUout[2]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.278     ; 7.591      ;
; -8.240 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.155      ; 8.213      ;
; -8.234 ; Banco:bnc|B[8]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.550     ; 6.097      ;
; -8.234 ; immediate[2]          ; ALU:alu|RegALUout[4]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.028      ; 8.073      ;
; -8.232 ; immediate[1]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.369     ; 6.713      ;
; -8.214 ; OrigBALU[0]           ; ALU:alu|RegALUout[14]       ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 1.035      ; 9.067      ;
; -8.209 ; immediate[0]          ; ALU:alu|RegALUout[1]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.144     ; 7.889      ;
; -8.195 ; immediate[2]          ; ALU:alu|RegALUout[12]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.010     ; 7.834      ;
; -8.192 ; immediate[3]          ; ALU:alu|RegALUout[5]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.021      ; 7.890      ;
; -8.190 ; Banco:bnc|B[8]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.138      ; 7.978      ;
; -8.176 ; immediate[3]          ; ALU:alu|RegALUout[4]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.027      ; 8.014      ;
; -8.175 ; OrigBALU[0]           ; ALU:alu|RegALUout[7]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 1.015      ; 8.040      ;
; -8.174 ; Banco:bnc|B[14]       ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.124      ; 7.948      ;
; -8.170 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.130      ; 7.150      ;
; -8.168 ; immediate[0]          ; ALU:alu|RegALUout[3]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.281     ; 7.701      ;
; -8.166 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[2]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.144      ; 7.935      ;
; -8.151 ; immediate[2]          ; ALU:alu|RegALUout[8]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.027      ; 7.855      ;
; -8.147 ; OrigBALU[1]           ; ALU:alu|RegALUout[1]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; 0.942      ; 8.913      ;
; -8.145 ; immediate[0]          ; ALU:alu|RegALUout[9]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.276     ; 7.687      ;
; -8.144 ; immediate[1]          ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -0.822     ; 6.735      ;
; -8.139 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[1]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.278      ; 8.241      ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EscreveIR'                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.810 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.795     ; 4.526      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.802 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.509      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -2.798     ; 4.243      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -5.560 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.315     ; 4.788      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
; -4.776 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.285     ; 4.031      ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[11][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.770 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[8][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.684      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.679 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[5][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.587      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.675 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[14][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.128     ; 7.583      ;
; -7.669 ; RegDst                                                                                             ; Banco:bnc|S[1]                  ; Controle:ctl|signal[0] ; CLOCK_50    ; 1.000        ; -2.840     ; 5.865      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.660 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[12][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.125     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.659 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[1][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.571      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[13][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.569      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[10][13] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.554      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.642 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[13][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.582      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.639 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[2][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.553      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.637 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[0][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.122     ; 7.551      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.532 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[7][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.450      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.531 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[6][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.118     ; 7.449      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.509 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[9][13]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.095     ; 7.450      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.508 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[14][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.096     ; 7.448      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.506 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[10][14] ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.418      ;
; -7.503 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[8][14]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.415      ;
; -7.503 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[8][14]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.415      ;
; -7.503 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[8][14]  ; LeMem                  ; CLOCK_50    ; 1.000        ; -1.124     ; 7.415      ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IR[13]'                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.903 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[2]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.012      ; 6.751      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.428 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[0]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.216     ; 4.577      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.295 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[3]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.981      ; 6.800      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.274 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[3]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.523     ; 4.301      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.261 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[4]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.790      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.214 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[5]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.861      ; 6.758      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.193 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[1]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.139     ; 4.583      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.088 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[1]         ; LeMem                  ; IR[13]      ; 0.500        ; 1.013      ; 6.650      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.065 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[0]         ; LeMem                  ; IR[13]      ; 0.500        ; 0.850      ; 6.564      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -6.042 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[2]    ; LeMem                  ; IR[13]      ; 0.500        ; -1.524     ; 4.076      ;
; -5.243 ; immediate[0]                                                                                       ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.500        ; 2.416      ; 7.072      ;
; -5.043 ; Banco:bnc|B[2]                                                                                     ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.500        ; 2.838      ; 7.294      ;
; -4.983 ; immediate[1]                                                                                       ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.500        ; 2.339      ; 6.735      ;
; -4.921 ; Banco:bnc|B[3]                                                                                     ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.500        ; 2.838      ; 7.172      ;
; -4.852 ; Banco:bnc|B[0]                                                                                     ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.500        ; 2.838      ; 7.103      ;
; -4.773 ; Banco:bnc|B[1]                                                                                     ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.500        ; 2.838      ; 7.024      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.733 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[0]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.310      ; 4.066      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.598 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[4]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.158      ; 4.808      ;
; -4.566 ; immediate[2]                                                                                       ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.500        ; 2.724      ; 6.703      ;
; -4.445 ; OrigBALU[0]                                                                                        ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.500        ; 3.723      ; 7.581      ;
; -4.438 ; immediate[3]                                                                                       ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.500        ; 2.723      ; 6.574      ;
; -4.354 ; OrigBALU[1]                                                                                        ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.500        ; 3.502      ; 7.269      ;
; -4.014 ; immediate[0]                                                                                       ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.500        ; 3.645      ; 7.072      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.981 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[2]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.191      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.945 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[3]     ; LeMem                  ; IR[13]      ; 1.000        ; 0.063      ; 4.187      ;
; -3.916 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[1]      ; LeMem                  ; IR[13]      ; 0.500        ; 0.845      ; 4.589      ;
; -3.916 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[1]      ; LeMem                  ; IR[13]      ; 0.500        ; 0.845      ; 4.589      ;
; -3.916 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[1]      ; LeMem                  ; IR[13]      ; 0.500        ; 0.845      ; 4.589      ;
; -3.916 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[1]      ; LeMem                  ; IR[13]      ; 0.500        ; 0.845      ; 4.589      ;
; -3.916 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[1]      ; LeMem                  ; IR[13]      ; 0.500        ; 0.845      ; 4.589      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EscrevePC'                                                                                          ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; -6.425 ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.012     ; 2.449      ;
; -6.395 ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.012     ; 2.419      ;
; -6.395 ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.012     ; 2.419      ;
; -6.389 ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.011     ; 2.414      ;
; -6.389 ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.011     ; 2.414      ;
; -6.371 ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 1.000        ; -5.016     ; 2.391      ;
; -5.772 ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.859     ; 2.449      ;
; -5.742 ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.859     ; 2.419      ;
; -5.742 ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.859     ; 2.419      ;
; -5.736 ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.858     ; 2.414      ;
; -5.736 ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.858     ; 2.414      ;
; -5.718 ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 0.500        ; -3.863     ; 2.391      ;
; -2.301 ; state[3]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.932      ;
; -2.271 ; state[3]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.902      ;
; -2.271 ; state[3]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.902      ;
; -2.265 ; state[3]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.897      ;
; -2.265 ; state[3]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.897      ;
; -2.247 ; state[3]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.091      ; 2.874      ;
; -1.997 ; state[2]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.628      ;
; -1.967 ; state[2]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.598      ;
; -1.967 ; state[2]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.598      ;
; -1.961 ; state[2]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.593      ;
; -1.961 ; state[2]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.593      ;
; -1.943 ; state[2]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.091      ; 2.570      ;
; -1.602 ; state[1]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.233      ;
; -1.572 ; state[1]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.203      ;
; -1.572 ; state[1]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.095      ; 2.203      ;
; -1.566 ; state[1]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.198      ;
; -1.566 ; state[1]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.096      ; 2.198      ;
; -1.548 ; state[1]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.091      ; 2.175      ;
; -0.276 ; ALU:alu|regZero      ; PC[3]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.637      ; 2.449      ;
; -0.246 ; ALU:alu|regZero      ; PC[2]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.637      ; 2.419      ;
; -0.246 ; ALU:alu|regZero      ; PC[5]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.637      ; 2.419      ;
; -0.240 ; ALU:alu|regZero      ; PC[0]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.638      ; 2.414      ;
; -0.240 ; ALU:alu|regZero      ; PC[1]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.638      ; 2.414      ;
; -0.224 ; muxPc2:mxPC2|addr[1] ; PC[1]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.676     ; 0.084      ;
; -0.222 ; muxPc2:mxPC2|addr[0] ; PC[0]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.674     ; 0.084      ;
; -0.222 ; ALU:alu|regZero      ; PC[4]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.633      ; 2.391      ;
; -0.218 ; muxPc2:mxPC2|addr[5] ; PC[5]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.670     ; 0.084      ;
; -0.216 ; muxPc2:mxPC2|addr[2] ; PC[2]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.668     ; 0.084      ;
; -0.213 ; muxPc2:mxPC2|addr[4] ; PC[4]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.665     ; 0.084      ;
; -0.073 ; muxPc2:mxPC2|addr[3] ; PC[3]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.525     ; 0.084      ;
; 0.695  ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.467      ; 3.558      ;
; 0.725  ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.467      ; 3.528      ;
; 0.725  ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.467      ; 3.528      ;
; 0.731  ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.468      ; 3.523      ;
; 0.731  ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.468      ; 3.523      ;
; 0.749  ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 0.500        ; 3.463      ; 3.500      ;
; 1.195  ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.467      ; 3.558      ;
; 1.225  ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.467      ; 3.528      ;
; 1.225  ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.467      ; 3.528      ;
; 1.231  ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.468      ; 3.523      ;
; 1.231  ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.468      ; 3.523      ;
; 1.249  ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 1.000        ; 3.463      ; 3.500      ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'OrigPC[0]'                                                                                                        ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; -6.008 ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.897     ; 2.878      ;
; -5.133 ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.772     ; 2.128      ;
; -4.942 ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.889     ; 2.606      ;
; -4.923 ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.879     ; 2.606      ;
; -4.834 ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; 0.500        ; -2.009     ; 2.481      ;
; -4.779 ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.668     ; 2.878      ;
; -4.354 ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.728     ; 2.188      ;
; -4.244 ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.721     ; 2.076      ;
; -4.236 ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.915     ; 1.977      ;
; -4.183 ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.744     ; 1.811      ;
; -3.904 ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.543     ; 2.128      ;
; -3.713 ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.660     ; 2.606      ;
; -3.694 ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.650     ; 2.606      ;
; -3.605 ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.780     ; 2.481      ;
; -3.421 ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; 0.500        ; -1.753     ; 1.199      ;
; -3.125 ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.499     ; 2.188      ;
; -3.015 ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.492     ; 2.076      ;
; -3.007 ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.686     ; 1.977      ;
; -2.954 ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.515     ; 1.811      ;
; -2.751 ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; 0.500        ; 0.256      ; 2.379      ;
; -2.504 ; ALU:alu|RegALUout[2] ; muxPc2:mxPC2|addr[2] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.609      ; 2.380      ;
; -2.491 ; OrigPC[1]            ; muxPc2:mxPC2|addr[0] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 1.044      ; 3.097      ;
; -2.277 ; OrigPC[1]            ; muxPc2:mxPC2|addr[2] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 1.037      ; 2.081      ;
; -2.192 ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.524     ; 1.199      ;
; -1.711 ; ALU:alu|RegALUout[5] ; muxPc2:mxPC2|addr[5] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.619      ; 2.202      ;
; -1.704 ; OrigPC[1]            ; muxPc2:mxPC2|addr[1] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 1.046      ; 2.303      ;
; -1.590 ; OrigPC[1]            ; muxPc2:mxPC2|addr[5] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 1.039      ; 2.001      ;
; -1.581 ; ALU:alu|RegALUout[1] ; muxPc2:mxPC2|addr[1] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.484      ; 2.118      ;
; -1.522 ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; 1.485      ; 2.379      ;
; -1.483 ; ALU:alu|RegALUout[0] ; muxPc2:mxPC2|addr[0] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.640      ; 2.185      ;
; -1.392 ; OrigPC[1]            ; muxPc2:mxPC2|addr[3] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.894      ; 1.942      ;
; -1.326 ; OrigPC[1]            ; muxPc2:mxPC2|addr[4] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 1.030      ; 1.887      ;
; -1.279 ; ALU:alu|RegALUout[3] ; muxPc2:mxPC2|addr[3] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.469      ; 1.904      ;
; -1.238 ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; 0.500        ; 0.324      ; 1.093      ;
; -0.700 ; ALU:alu|RegALUout[4] ; muxPc2:mxPC2|addr[4] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.604      ; 1.335      ;
; -0.009 ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; 1.553      ; 1.093      ;
; 0.189  ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 4.142      ; 3.515      ;
; 0.497  ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 4.135      ; 2.405      ;
; 0.689  ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 4.142      ; 3.515      ;
; 0.997  ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 4.135      ; 2.405      ;
; 1.033  ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 4.137      ; 2.476      ;
; 1.076  ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 4.144      ; 2.621      ;
; 1.138  ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 4.128      ; 2.521      ;
; 1.393  ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 3.992      ; 2.255      ;
; 1.533  ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 4.137      ; 2.476      ;
; 1.576  ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 4.144      ; 2.621      ;
; 1.638  ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 4.128      ; 2.521      ;
; 1.893  ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 3.992      ; 2.255      ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'state[0]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.674 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 2.241      ; 6.751      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.634 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.889      ; 6.158      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.981      ; 5.939      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.199 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; 0.013      ; 4.577      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.066 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 2.210      ; 6.800      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.045 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.294     ; 4.301      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -5.032 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.790      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.985 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 2.090      ; 6.758      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.964 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; 0.090      ; 4.583      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.963 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.886      ; 5.524      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.862 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.979      ; 5.348      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.859 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 2.242      ; 6.650      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.836 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 2.079      ; 6.564      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.371      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.813 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.295     ; 4.076      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.789 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 1.031      ; 5.352      ;
; -4.723 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.888      ; 5.275      ;
; -4.723 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.888      ; 5.275      ;
; -4.723 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.888      ; 5.275      ;
; -4.723 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.888      ; 5.275      ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EscreveMem'                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -4.236 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 2.323      ;
; -4.046 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 2.133      ;
; -3.786 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 1.873      ;
; -3.777 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 1.864      ;
; -3.651 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 1.738      ;
; -3.629 ; IouD                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -2.878     ; 1.716      ;
; -3.510 ; endereco[5]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]               ; EscreveMem  ; 1.000        ; -2.520     ; 1.955      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.377      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.469 ; state[1]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.376      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.258      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.350 ; state[2]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.257      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.557     ; 3.182      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.274 ; state[3]                                                                                          ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.558     ; 3.181      ;
; -3.254 ; endereco[1]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]               ; EscreveMem  ; 1.000        ; -2.521     ; 1.698      ;
; -3.024 ; endereco[4]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]               ; EscreveMem  ; 1.000        ; -2.369     ; 1.620      ;
; -2.952 ; endereco[3]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]               ; EscreveMem  ; 1.000        ; -2.274     ; 1.643      ;
; -2.946 ; endereco[0]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]               ; EscreveMem  ; 1.000        ; -2.521     ; 1.390      ;
; -2.775 ; endereco[5]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.285     ; 1.955      ;
; -2.722 ; endereco[2]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]               ; EscreveMem  ; 1.000        ; -2.274     ; 1.413      ;
; -2.519 ; endereco[1]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.286     ; 1.698      ;
; -2.320 ; PC[4]                                                                                             ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; EscrevePC              ; EscreveMem  ; 1.000        ; -0.648     ; 2.637      ;
; -2.289 ; endereco[4]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.134     ; 1.620      ;
; -2.217 ; endereco[3]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.039     ; 1.643      ;
; -2.211 ; endereco[0]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.286     ; 1.390      ;
; -2.142 ; PC[0]                                                                                             ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; EscrevePC              ; EscreveMem  ; 1.000        ; -0.653     ; 2.454      ;
; -2.036 ; PC[1]                                                                                             ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; EscrevePC              ; EscreveMem  ; 1.000        ; -0.653     ; 2.348      ;
; -1.987 ; endereco[2]                                                                                       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; IR[13]                 ; EscreveMem  ; 0.500        ; -1.039     ; 1.413      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.025     ; 2.854      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LeMem'                                                                                                                                                                                 ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -3.760 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 2.323      ;
; -3.570 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 2.133      ;
; -3.310 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 1.873      ;
; -3.301 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 1.864      ;
; -3.175 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 1.738      ;
; -3.153 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -1.902     ; 1.716      ;
; -3.034 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; state[0]               ; LeMem       ; 0.500        ; -1.544     ; 1.955      ;
; -2.778 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; state[0]               ; LeMem       ; 0.500        ; -1.545     ; 1.698      ;
; -2.548 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; state[0]               ; LeMem       ; 0.500        ; -1.393     ; 1.620      ;
; -2.476 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; state[0]               ; LeMem       ; 0.500        ; -1.298     ; 1.643      ;
; -2.470 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; state[0]               ; LeMem       ; 0.500        ; -1.545     ; 1.390      ;
; -2.246 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; state[0]               ; LeMem       ; 0.500        ; -1.298     ; 1.413      ;
; -1.844 ; PC[4]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; EscrevePC              ; LeMem       ; 0.500        ; 0.328      ; 2.637      ;
; -1.666 ; PC[0]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; EscrevePC              ; LeMem       ; 0.500        ; 0.323      ; 2.454      ;
; -1.560 ; PC[1]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; EscrevePC              ; LeMem       ; 0.500        ; 0.323      ; 2.348      ;
; -1.299 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]                 ; LeMem       ; 1.000        ; -0.309     ; 1.955      ;
; -1.212 ; PC[2]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; EscrevePC              ; LeMem       ; 0.500        ; 0.324      ; 2.001      ;
; -1.145 ; PC[5]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; EscrevePC              ; LeMem       ; 0.500        ; 0.324      ; 1.934      ;
; -1.104 ; PC[3]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; EscrevePC              ; LeMem       ; 0.500        ; 0.324      ; 1.893      ;
; -1.043 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]                 ; LeMem       ; 1.000        ; -0.310     ; 1.698      ;
; -0.813 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]                 ; LeMem       ; 1.000        ; -0.158     ; 1.620      ;
; -0.741 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]                 ; LeMem       ; 1.000        ; -0.063     ; 1.643      ;
; -0.735 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]                 ; LeMem       ; 1.000        ; -0.310     ; 1.390      ;
; -0.511 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]                 ; LeMem       ; 1.000        ; -0.063     ; 1.413      ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controle:ctl|signal[0]'                                                                                                ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; -1.910 ; Controle:ctl|signal[3]  ; OrigBALU[0] ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.618     ; 1.150      ;
; -1.725 ; Controle:ctl|signal[4]  ; OrigBALU[1] ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.397     ; 1.354      ;
; -1.035 ; Controle:ctl|signal[15] ; OrigPC[1]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.325     ; 0.709      ;
; 0.050  ; Controle:ctl|signal[13] ; OpALU[0]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.686      ; 1.675      ;
; 0.884  ; Controle:ctl|signal[10] ; IouD        ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.596      ; 1.697      ;
; 1.148  ; Controle:ctl|signal[2]  ; OrigAALU    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.793      ; 1.674      ;
; 1.239  ; Controle:ctl|signal[14] ; OrigPC[0]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.134      ; 0.838      ;
; 1.353  ; Controle:ctl|signal[6]  ; OpALU[1]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.468      ; 1.240      ;
; 1.388  ; Controle:ctl|signal[7]  ; LeMem       ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.282      ; 0.992      ;
; 1.575  ; Controle:ctl|signal[1]  ; EscreveReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.467      ; 0.990      ;
; 1.577  ; Controle:ctl|signal[12] ; EscrevePC   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.281      ; 1.018      ;
; 1.599  ; Controle:ctl|signal[9]  ; MemparaReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.282      ; 0.987      ;
; 1.632  ; Controle:ctl|signal[8]  ; EscreveMem  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.467      ; 1.017      ;
; 1.817  ; Controle:ctl|signal[11] ; EscreveIR   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 2.491      ; 0.845      ;
; 3.613  ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 0.500        ; 5.534      ; 1.794      ;
; 4.113  ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 1.000        ; 5.534      ; 1.794      ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LCD:display_LCD|conta_clock[14]'                                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.684 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.720      ;
; -1.630 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.666      ;
; -1.630 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.666      ;
; -1.472 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.508      ;
; -1.413 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.449      ;
; -1.413 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.449      ;
; -1.402 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.438      ;
; -1.354 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.390      ;
; -1.291 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.327      ;
; -1.291 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.327      ;
; -1.153 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.189      ;
; -1.153 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.189      ;
; -1.146 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 2.186      ;
; -1.132 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.168      ;
; -1.119 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 2.151      ;
; -1.119 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 2.151      ;
; -1.072 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 2.112      ;
; -1.048 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.084      ;
; -1.041 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 2.081      ;
; -1.037 ; LCD:display_LCD|enable    ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.073      ;
; -1.014 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.050      ;
; -1.002 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 2.038      ;
; -0.968 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 2.008      ;
; -0.954 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 1.994      ;
; -0.942 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 1.982      ;
; -0.914 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.950      ;
; -0.907 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.943      ;
; -0.855 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.891      ;
; -0.854 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 1.894      ;
; -0.845 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.881      ;
; -0.786 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 1.818      ;
; -0.779 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.815      ;
; -0.702 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.738      ;
; -0.666 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 1.698      ;
; -0.663 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.004      ; 1.703      ;
; -0.611 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.647      ;
; -0.547 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.583      ;
; -0.494 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.530      ;
; -0.490 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.526      ;
; -0.454 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.490      ;
; -0.420 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 1.452      ;
; -0.317 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 1.349      ;
; -0.292 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.004     ; 1.324      ;
; 0.379  ; LCD:display_LCD|rs        ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IR[13]'                                                                                                              ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; -6.252 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 8.479      ; 2.477      ;
; -5.752 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 8.479      ; 2.477      ;
; -5.099 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 7.326      ; 2.477      ;
; -4.599 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 7.326      ; 2.477      ;
; -4.313 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 7.435      ; 2.622      ;
; -3.660 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 6.282      ; 2.622      ;
; -3.609 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 8.479      ; 4.870      ;
; -3.142 ; IR[15]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 7.486      ; 4.344      ;
; -3.109 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 8.479      ; 4.870      ;
; -3.010 ; IR[12]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 7.483      ; 4.473      ;
; -2.905 ; IR[14]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 7.486      ; 4.581      ;
; -2.758 ; AluControl:alc|aux[2]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.383      ; 2.625      ;
; -2.456 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 7.326      ; 4.870      ;
; -2.043 ; OrigBALU[0]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.000        ; 5.982      ; 3.939      ;
; -1.956 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 7.326      ; 4.870      ;
; -1.871 ; OrigBALU[1]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.000        ; 5.761      ; 3.890      ;
; -1.765 ; Banco:bnc|B[15]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.097      ; 3.332      ;
; -1.716 ; AluControl:alc|aux[1]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.383      ; 3.667      ;
; -1.625 ; AluControl:alc|aux[0]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.383      ; 3.758      ;
; -1.608 ; immediate[3]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 6.211      ; 4.603      ;
; -1.489 ; IR[15]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 6.333      ; 4.344      ;
; -1.394 ; muxA:mxA|Reg[15]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 3.414      ;
; -1.357 ; IR[12]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 6.330      ; 4.473      ;
; -1.355 ; muxA:mxA|Reg[11]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.124      ; 3.269      ;
; -1.312 ; Banco:bnc|B[13]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.085      ; 3.773      ;
; -1.296 ; immediate[1]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 5.827      ; 4.531      ;
; -1.252 ; IR[14]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 6.333      ; 4.581      ;
; -1.180 ; muxA:mxA|Reg[9]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.092      ; 3.412      ;
; -1.171 ; Banco:bnc|B[11]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.380      ; 4.209      ;
; -1.155 ; immediate[2]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 6.212      ; 5.057      ;
; -1.149 ; Banco:bnc|B[12]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.085      ; 3.936      ;
; -1.105 ; AluControl:alc|aux[2]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.230      ; 2.625      ;
; -1.070 ; Banco:bnc|B[10]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.099      ; 4.029      ;
; -1.060 ; Banco:bnc|B[14]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.085      ; 4.025      ;
; -0.997 ; muxA:mxA|Reg[13]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.867      ; 3.370      ;
; -0.985 ; muxA:mxA|Reg[12]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.088      ; 3.603      ;
; -0.934 ; muxA:mxA|Reg[4]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.088      ; 3.654      ;
; -0.925 ; Banco:bnc|B[9]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.099      ; 4.174      ;
; -0.918 ; muxA:mxA|Reg[6]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.088      ; 3.670      ;
; -0.775 ; Banco:bnc|B[4]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.085      ; 4.310      ;
; -0.758 ; muxA:mxA|Reg[14]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.867      ; 3.609      ;
; -0.741 ; muxA:mxA|Reg[15]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 3.414      ;
; -0.735 ; muxA:mxA|Reg[3]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 4.073      ;
; -0.717 ; muxA:mxA|Reg[8]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.092      ; 3.875      ;
; -0.703 ; Banco:bnc|B[6]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.380      ; 4.677      ;
; -0.702 ; muxA:mxA|Reg[11]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.971      ; 3.269      ;
; -0.699 ; muxA:mxA|Reg[10]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.092      ; 3.893      ;
; -0.686 ; Banco:bnc|B[5]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.099      ; 4.413      ;
; -0.558 ; muxA:mxA|Reg[1]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 4.250      ;
; -0.531 ; Banco:bnc|B[7]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.380      ; 4.849      ;
; -0.527 ; muxA:mxA|Reg[9]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.939      ; 3.412      ;
; -0.442 ; immediate[0]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 5.904      ; 5.462      ;
; -0.435 ; muxA:mxA|Reg[0]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 4.373      ;
; -0.390 ; OrigBALU[0]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; -0.500       ; 4.829      ; 3.939      ;
; -0.379 ; immediate[3]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 4.982      ; 4.603      ;
; -0.346 ; muxA:mxA|Reg[7]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.092      ; 4.246      ;
; -0.344 ; muxA:mxA|Reg[13]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.714      ; 3.370      ;
; -0.332 ; muxA:mxA|Reg[12]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.935      ; 3.603      ;
; -0.288 ; muxA:mxA|Reg[5]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 4.520      ;
; -0.281 ; muxA:mxA|Reg[4]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.935      ; 3.654      ;
; -0.267 ; Banco:bnc|B[8]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.099      ; 4.832      ;
; -0.265 ; muxA:mxA|Reg[6]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.935      ; 3.670      ;
; -0.218 ; OrigBALU[1]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; -0.500       ; 4.608      ; 3.890      ;
; -0.112 ; Banco:bnc|B[15]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.944      ; 3.332      ;
; -0.105 ; muxA:mxA|Reg[14]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.714      ; 3.609      ;
; -0.082 ; muxA:mxA|Reg[3]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 4.073      ;
; -0.067 ; immediate[1]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 4.598      ; 4.531      ;
; -0.064 ; muxA:mxA|Reg[8]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.939      ; 3.875      ;
; -0.063 ; AluControl:alc|aux[1]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.230      ; 3.667      ;
; -0.046 ; muxA:mxA|Reg[10]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.939      ; 3.893      ;
; -0.021 ; muxA:mxA|Reg[2]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 5.308      ; 4.787      ;
; 0.028  ; AluControl:alc|aux[0]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.230      ; 3.758      ;
; 0.045  ; immediate[3]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 5.058      ; 4.603      ;
; 0.074  ; immediate[2]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 4.983      ; 5.057      ;
; 0.095  ; muxA:mxA|Reg[1]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 4.250      ;
; 0.154  ; Banco:bnc|B[3]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.097      ; 5.251      ;
; 0.218  ; muxA:mxA|Reg[0]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 4.373      ;
; 0.307  ; muxA:mxA|Reg[7]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 3.939      ; 4.246      ;
; 0.341  ; Banco:bnc|B[13]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.932      ; 3.773      ;
; 0.357  ; immediate[1]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 4.674      ; 4.531      ;
; 0.365  ; muxA:mxA|Reg[5]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 4.520      ;
; 0.414  ; IR[3]                       ; bnch[5]         ; EscreveIR              ; IR[13]      ; 0.000        ; 1.146      ; 1.560      ;
; 0.482  ; Banco:bnc|B[11]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.227      ; 4.209      ;
; 0.498  ; immediate[2]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 5.059      ; 5.057      ;
; 0.504  ; Banco:bnc|B[12]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.932      ; 3.936      ;
; 0.583  ; Banco:bnc|B[10]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.946      ; 4.029      ;
; 0.593  ; Banco:bnc|B[14]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.932      ; 4.025      ;
; 0.630  ; Banco:bnc|B[1]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.097      ; 5.727      ;
; 0.632  ; muxA:mxA|Reg[2]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 4.155      ; 4.787      ;
; 0.674  ; Banco:bnc|B[2]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.097      ; 5.771      ;
; 0.709  ; Banco:bnc|B[0]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 5.097      ; 5.806      ;
; 0.728  ; Banco:bnc|B[9]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.946      ; 4.174      ;
; 0.787  ; immediate[0]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 4.675      ; 5.462      ;
; 0.823  ; IR[3]                       ; bnch[4]         ; EscreveIR              ; IR[13]      ; 0.000        ; 1.146      ; 1.969      ;
; 0.878  ; Banco:bnc|B[4]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.932      ; 4.310      ;
; 0.950  ; Banco:bnc|B[6]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.227      ; 4.677      ;
; 0.967  ; Banco:bnc|B[5]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 3.946      ; 4.413      ;
; 1.071  ; IR[3]                       ; bnch[1]         ; EscreveIR              ; IR[13]      ; 0.000        ; 1.298      ; 2.369      ;
; 1.122  ; Banco:bnc|B[7]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 4.227      ; 4.849      ;
; 1.211  ; immediate[0]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 4.751      ; 5.462      ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controle:ctl|signal[0]'                                                                                                 ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; -3.990 ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 0.000        ; 5.534      ; 1.794      ;
; -3.490 ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; -0.500       ; 5.534      ; 1.794      ;
; -1.646 ; Controle:ctl|signal[11] ; EscreveIR   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.491      ; 0.845      ;
; -1.477 ; Controle:ctl|signal[1]  ; EscreveReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.467      ; 0.990      ;
; -1.450 ; Controle:ctl|signal[8]  ; EscreveMem  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.467      ; 1.017      ;
; -1.296 ; Controle:ctl|signal[14] ; OrigPC[0]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.134      ; 0.838      ;
; -1.295 ; Controle:ctl|signal[9]  ; MemparaReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.282      ; 0.987      ;
; -1.290 ; Controle:ctl|signal[7]  ; LeMem       ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.282      ; 0.992      ;
; -1.263 ; Controle:ctl|signal[12] ; EscrevePC   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.281      ; 1.018      ;
; -1.228 ; Controle:ctl|signal[6]  ; OpALU[1]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.468      ; 1.240      ;
; -1.119 ; Controle:ctl|signal[2]  ; OrigAALU    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.793      ; 1.674      ;
; -1.011 ; Controle:ctl|signal[13] ; OpALU[0]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.686      ; 1.675      ;
; -0.899 ; Controle:ctl|signal[10] ; IouD        ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 2.596      ; 1.697      ;
; 1.034  ; Controle:ctl|signal[15] ; OrigPC[1]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.325     ; 0.709      ;
; 1.751  ; Controle:ctl|signal[4]  ; OrigBALU[1] ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.397     ; 1.354      ;
; 1.768  ; Controle:ctl|signal[3]  ; OrigBALU[0] ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.618     ; 1.150      ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'state[0]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.869 ; IR[13]                                                                                             ; regADDRA[3] ; IR[13]       ; state[0]    ; 0.000        ; 4.770      ; 1.901      ;
; -2.409 ; IR[13]                                                                                             ; regADDRA[0] ; IR[13]       ; state[0]    ; 0.000        ; 4.785      ; 2.376      ;
; -2.407 ; IR[13]                                                                                             ; regADDRA[1] ; IR[13]       ; state[0]    ; 0.000        ; 4.786      ; 2.379      ;
; -2.391 ; IR[13]                                                                                             ; regADDRA[2] ; IR[13]       ; state[0]    ; 0.000        ; 4.772      ; 2.381      ;
; -2.369 ; IR[13]                                                                                             ; regADDRA[3] ; IR[13]       ; state[0]    ; -0.500       ; 4.770      ; 1.901      ;
; -2.338 ; IR[13]                                                                                             ; regADDRB[2] ; IR[13]       ; state[0]    ; 0.000        ; 4.823      ; 2.485      ;
; -2.338 ; IR[13]                                                                                             ; regADDRB[0] ; IR[13]       ; state[0]    ; 0.000        ; 4.823      ; 2.485      ;
; -2.334 ; IR[13]                                                                                             ; regADDRB[3] ; IR[13]       ; state[0]    ; 0.000        ; 4.822      ; 2.488      ;
; -2.220 ; IR[15]                                                                                             ; regADDRA[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.777      ; 1.557      ;
; -2.214 ; IR[13]                                                                                             ; regADDRB[1] ; IR[13]       ; state[0]    ; 0.000        ; 4.822      ; 2.608      ;
; -1.991 ; IR[14]                                                                                             ; regADDRA[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.777      ; 1.786      ;
; -1.918 ; IR[13]                                                                                             ; regADDRC[1] ; IR[13]       ; state[0]    ; 0.000        ; 4.680      ; 2.762      ;
; -1.909 ; IR[13]                                                                                             ; regADDRA[0] ; IR[13]       ; state[0]    ; -0.500       ; 4.785      ; 2.376      ;
; -1.907 ; IR[13]                                                                                             ; regADDRA[1] ; IR[13]       ; state[0]    ; -0.500       ; 4.786      ; 2.379      ;
; -1.891 ; IR[13]                                                                                             ; regADDRA[2] ; IR[13]       ; state[0]    ; -0.500       ; 4.772      ; 2.381      ;
; -1.838 ; IR[13]                                                                                             ; regADDRB[2] ; IR[13]       ; state[0]    ; -0.500       ; 4.823      ; 2.485      ;
; -1.838 ; IR[13]                                                                                             ; regADDRB[0] ; IR[13]       ; state[0]    ; -0.500       ; 4.823      ; 2.485      ;
; -1.834 ; IR[13]                                                                                             ; regADDRB[3] ; IR[13]       ; state[0]    ; -0.500       ; 4.822      ; 2.488      ;
; -1.760 ; IR[15]                                                                                             ; regADDRA[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.792      ; 2.032      ;
; -1.758 ; IR[15]                                                                                             ; regADDRA[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.793      ; 2.035      ;
; -1.742 ; IR[15]                                                                                             ; regADDRA[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.779      ; 2.037      ;
; -1.714 ; IR[13]                                                                                             ; regADDRB[1] ; IR[13]       ; state[0]    ; -0.500       ; 4.822      ; 2.608      ;
; -1.689 ; IR[15]                                                                                             ; regADDRB[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.830      ; 2.141      ;
; -1.689 ; IR[15]                                                                                             ; regADDRB[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.830      ; 2.141      ;
; -1.685 ; IR[15]                                                                                             ; regADDRB[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.829      ; 2.144      ;
; -1.666 ; IR[13]                                                                                             ; regADDRC[3] ; IR[13]       ; state[0]    ; 0.000        ; 4.679      ; 3.013      ;
; -1.565 ; IR[15]                                                                                             ; regADDRB[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.829      ; 2.264      ;
; -1.562 ; IR[13]                                                                                             ; regADDRC[0] ; IR[13]       ; state[0]    ; 0.000        ; 4.677      ; 3.115      ;
; -1.549 ; IR[13]                                                                                             ; regADDRC[2] ; IR[13]       ; state[0]    ; 0.000        ; 4.680      ; 3.131      ;
; -1.531 ; IR[14]                                                                                             ; regADDRA[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.792      ; 2.261      ;
; -1.529 ; IR[14]                                                                                             ; regADDRA[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.793      ; 2.264      ;
; -1.513 ; IR[14]                                                                                             ; regADDRA[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.779      ; 2.266      ;
; -1.460 ; IR[14]                                                                                             ; regADDRB[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.830      ; 2.370      ;
; -1.460 ; IR[14]                                                                                             ; regADDRB[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.830      ; 2.370      ;
; -1.456 ; IR[14]                                                                                             ; regADDRB[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.829      ; 2.373      ;
; -1.418 ; IR[13]                                                                                             ; regADDRC[1] ; IR[13]       ; state[0]    ; -0.500       ; 4.680      ; 2.762      ;
; -1.336 ; IR[14]                                                                                             ; regADDRB[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.829      ; 2.493      ;
; -1.269 ; IR[15]                                                                                             ; regADDRC[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.687      ; 2.418      ;
; -1.166 ; IR[13]                                                                                             ; regADDRC[3] ; IR[13]       ; state[0]    ; -0.500       ; 4.679      ; 3.013      ;
; -1.062 ; IR[13]                                                                                             ; regADDRC[0] ; IR[13]       ; state[0]    ; -0.500       ; 4.677      ; 3.115      ;
; -1.049 ; IR[13]                                                                                             ; regADDRC[2] ; IR[13]       ; state[0]    ; -0.500       ; 4.680      ; 3.131      ;
; -1.040 ; IR[14]                                                                                             ; regADDRC[1] ; EscreveIR    ; state[0]    ; 0.000        ; 3.687      ; 2.647      ;
; -1.017 ; IR[15]                                                                                             ; regADDRC[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.686      ; 2.669      ;
; -0.913 ; IR[15]                                                                                             ; regADDRC[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.684      ; 2.771      ;
; -0.900 ; IR[15]                                                                                             ; regADDRC[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.687      ; 2.787      ;
; -0.815 ; IR[3]                                                                                              ; bnch[5]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.375      ; 1.560      ;
; -0.788 ; IR[14]                                                                                             ; regADDRC[3] ; EscreveIR    ; state[0]    ; 0.000        ; 3.686      ; 2.898      ;
; -0.684 ; IR[14]                                                                                             ; regADDRC[0] ; EscreveIR    ; state[0]    ; 0.000        ; 3.684      ; 3.000      ;
; -0.671 ; IR[14]                                                                                             ; regADDRC[2] ; EscreveIR    ; state[0]    ; 0.000        ; 3.687      ; 3.016      ;
; -0.406 ; IR[3]                                                                                              ; bnch[4]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.375      ; 1.969      ;
; -0.158 ; IR[3]                                                                                              ; bnch[1]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.527      ; 2.369      ;
; 0.010  ; IR[3]                                                                                              ; bnch[2]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.526      ; 2.536      ;
; 0.041  ; PC[1]                                                                                              ; bnch[1]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.565      ; 2.606      ;
; 0.061  ; IR[3]                                                                                              ; bnch[3]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.495      ; 2.556      ;
; 0.129  ; PC[4]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.418      ; 2.547      ;
; 0.269  ; PC[3]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.534      ; 2.803      ;
; 0.322  ; PC[2]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.565      ; 2.887      ;
; 0.394  ; IR[3]                                                                                              ; bnch[0]     ; EscreveIR    ; state[0]    ; 0.000        ; 2.364      ; 2.758      ;
; 0.413  ; PC[4]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.418      ; 2.831      ;
; 0.442  ; PC[1]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.564      ; 3.006      ;
; 0.482  ; PC[5]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.414      ; 2.896      ;
; 0.522  ; PC[1]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.533      ; 3.055      ;
; 0.600  ; PC[1]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.413      ; 3.013      ;
; 0.632  ; PC[1]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.413      ; 3.045      ;
; 0.659  ; PC[3]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.414      ; 3.073      ;
; 0.691  ; PC[3]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.414      ; 3.105      ;
; 0.717  ; PC[2]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.534      ; 3.251      ;
; 0.781  ; PC[0]                                                                                              ; bnch[1]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.565      ; 3.346      ;
; 0.795  ; PC[2]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.414      ; 3.209      ;
; 0.827  ; PC[2]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.414      ; 3.241      ;
; 0.861  ; PC[0]                                                                                              ; bnch[0]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.402      ; 3.263      ;
; 0.867  ; PC[0]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.564      ; 3.431      ;
; 0.947  ; PC[0]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.533      ; 3.480      ;
; 1.025  ; PC[0]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.413      ; 3.438      ;
; 1.057  ; PC[0]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 2.413      ; 3.470      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.331  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 2.230      ; 4.061      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.532  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.148      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 2.690  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 2.116      ; 4.306      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.015  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[1]  ; LeMem        ; state[0]    ; -0.500       ; 2.074      ; 4.589      ;
; 3.020  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 1.545      ; 4.065      ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.411 ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; CLOCK_50    ; 0.000        ; 2.682      ; 0.787      ;
; -2.335 ; state[0]                        ; Controle:ctl|signal[14]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.423      ; 1.604      ;
; -2.113 ; IR[13]                          ; AluControl:alc|aux[1]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 3.096      ; 1.249      ;
; -2.017 ; state[0]                        ; Controle:ctl|signal[9]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.300      ; 1.799      ;
; -1.994 ; state[0]                        ; Controle:ctl|signal[10]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.097      ; 1.619      ;
; -1.991 ; state[0]                        ; Controle:ctl|signal[6]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.097      ; 1.622      ;
; -1.989 ; state[0]                        ; Controle:ctl|signal[1]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.097      ; 1.624      ;
; -1.911 ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; CLOCK_50    ; -0.500       ; 2.682      ; 0.787      ;
; -1.835 ; state[0]                        ; Controle:ctl|signal[14]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.423      ; 1.604      ;
; -1.821 ; state[0]                        ; Controle:ctl|signal[12]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.300      ; 1.995      ;
; -1.820 ; state[0]                        ; Controle:ctl|signal[7]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.300      ; 1.996      ;
; -1.782 ; state[0]                        ; Controle:ctl|signal[3]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.115      ; 1.849      ;
; -1.781 ; state[0]                        ; Controle:ctl|signal[4]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.115      ; 1.850      ;
; -1.613 ; IR[13]                          ; AluControl:alc|aux[1]           ; IR[13]                          ; CLOCK_50    ; -0.500       ; 3.096      ; 1.249      ;
; -1.594 ; IR[13]                          ; AluControl:alc|aux[0]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 3.096      ; 1.768      ;
; -1.590 ; state[0]                        ; Controle:ctl|signal[8]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.097      ; 2.023      ;
; -1.517 ; state[0]                        ; Controle:ctl|signal[9]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.300      ; 1.799      ;
; -1.494 ; state[0]                        ; Controle:ctl|signal[10]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.097      ; 1.619      ;
; -1.491 ; state[0]                        ; Controle:ctl|signal[6]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.097      ; 1.622      ;
; -1.489 ; state[0]                        ; Controle:ctl|signal[1]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.097      ; 1.624      ;
; -1.447 ; state[0]                        ; Controle:ctl|signal[11]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.070      ; 2.139      ;
; -1.353 ; state[0]                        ; Controle:ctl|signal[0]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.690      ; 1.853      ;
; -1.321 ; state[0]                        ; Controle:ctl|signal[12]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.300      ; 1.995      ;
; -1.320 ; state[0]                        ; Controle:ctl|signal[7]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.300      ; 1.996      ;
; -1.318 ; state[0]                        ; Banco:bnc|Registradores[6][1]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.694      ; 1.892      ;
; -1.317 ; state[0]                        ; Banco:bnc|Registradores[5][3]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.694      ; 1.893      ;
; -1.282 ; state[0]                        ; Controle:ctl|signal[3]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.115      ; 1.849      ;
; -1.281 ; state[0]                        ; Controle:ctl|signal[4]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.115      ; 1.850      ;
; -1.278 ; state[0]                        ; Banco:bnc|Registradores[12][10] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.693      ; 1.931      ;
; -1.278 ; state[0]                        ; Banco:bnc|Registradores[12][12] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.693      ; 1.931      ;
; -1.276 ; state[0]                        ; Banco:bnc|Registradores[12][8]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.693      ; 1.933      ;
; -1.273 ; state[0]                        ; Banco:bnc|Registradores[12][6]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.693      ; 1.936      ;
; -1.243 ; state[0]                        ; Banco:bnc|Registradores[10][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.668      ; 1.941      ;
; -1.236 ; state[0]                        ; Banco:bnc|Registradores[7][4]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.665      ; 1.945      ;
; -1.232 ; state[0]                        ; Banco:bnc|Registradores[3][5]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.670      ; 1.954      ;
; -1.198 ; state[0]                        ; Banco:bnc|Registradores[3][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.669      ; 1.987      ;
; -1.194 ; state[0]                        ; Banco:bnc|Registradores[10][15] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.018      ;
; -1.167 ; state[0]                        ; Controle:ctl|signal[15]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.423      ; 2.772      ;
; -1.099 ; IR[14]                          ; AluControl:alc|aux[2]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 2.103      ; 1.270      ;
; -1.094 ; IR[13]                          ; AluControl:alc|aux[0]           ; IR[13]                          ; CLOCK_50    ; -0.500       ; 3.096      ; 1.768      ;
; -1.090 ; state[0]                        ; Controle:ctl|signal[8]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.097      ; 2.023      ;
; -1.013 ; state[0]                        ; Controle:ctl|signal[2]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.861      ; 2.364      ;
; -1.010 ; IR[13]                          ; Controle:ctl|state[2]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 2.690      ; 1.946      ;
; -1.008 ; IR[13]                          ; Controle:ctl|signal[4]          ; IR[13]                          ; CLOCK_50    ; 0.000        ; 3.115      ; 2.373      ;
; -0.992 ; state[0]                        ; Banco:bnc|Registradores[9][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.668      ; 2.192      ;
; -0.971 ; IR[13]                          ; Controle:ctl|signal[3]          ; IR[13]                          ; CLOCK_50    ; 0.000        ; 3.115      ; 2.410      ;
; -0.947 ; state[0]                        ; Controle:ctl|signal[11]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.070      ; 2.139      ;
; -0.911 ; state[0]                        ; Controle:ctl|state[3]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.691      ; 2.296      ;
; -0.908 ; state[0]                        ; Controle:ctl|state[0]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.691      ; 2.299      ;
; -0.870 ; IR[13]                          ; Controle:ctl|state[1]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 2.690      ; 2.086      ;
; -0.853 ; state[0]                        ; Controle:ctl|signal[0]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.690      ; 1.853      ;
; -0.844 ; state[0]                        ; Banco:bnc|Registradores[12][14] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.674      ; 2.346      ;
; -0.840 ; state[0]                        ; Banco:bnc|Registradores[4][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.674      ; 2.350      ;
; -0.820 ; state[0]                        ; Banco:bnc|Registradores[12][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.362      ;
; -0.818 ; state[0]                        ; Banco:bnc|Registradores[6][1]   ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.694      ; 1.892      ;
; -0.817 ; state[0]                        ; Banco:bnc|Registradores[5][3]   ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.694      ; 1.893      ;
; -0.814 ; state[0]                        ; Controle:ctl|signal[13]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.878      ; 2.580      ;
; -0.813 ; state[0]                        ; Banco:bnc|Registradores[3][7]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.698      ; 2.401      ;
; -0.807 ; state[0]                        ; Controle:ctl|state[1]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.690      ; 2.399      ;
; -0.805 ; state[0]                        ; Controle:ctl|state[2]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.690      ; 2.401      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][1]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][2]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][3]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.803 ; state[0]                        ; Banco:bnc|Registradores[12][13] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.666      ; 2.379      ;
; -0.792 ; state[0]                        ; Banco:bnc|Registradores[7][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.673      ; 2.397      ;
; -0.792 ; state[0]                        ; Banco:bnc|Registradores[7][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.673      ; 2.397      ;
; -0.779 ; IR[15]                          ; AluControl:alc|aux[0]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 2.103      ; 1.590      ;
; -0.778 ; state[0]                        ; Banco:bnc|Registradores[12][10] ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.693      ; 1.931      ;
; -0.778 ; state[0]                        ; Banco:bnc|Registradores[12][12] ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.693      ; 1.931      ;
; -0.776 ; state[0]                        ; Banco:bnc|Registradores[12][8]  ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.693      ; 1.933      ;
; -0.773 ; state[0]                        ; Banco:bnc|Registradores[12][6]  ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.693      ; 1.936      ;
; -0.743 ; state[0]                        ; Banco:bnc|Registradores[10][4]  ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.668      ; 1.941      ;
; -0.736 ; state[0]                        ; Banco:bnc|Registradores[7][4]   ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.665      ; 1.945      ;
; -0.732 ; state[0]                        ; Banco:bnc|Registradores[3][5]   ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.670      ; 1.954      ;
; -0.726 ; IR[13]                          ; AluControl:alc|aux[2]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 3.096      ; 2.636      ;
; -0.701 ; IR[12]                          ; AluControl:alc|aux[0]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 2.100      ; 1.665      ;
; -0.698 ; state[0]                        ; Banco:bnc|Registradores[3][13]  ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.669      ; 1.987      ;
; -0.697 ; state[0]                        ; Banco:bnc|Registradores[7][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.515      ;
; -0.697 ; state[0]                        ; Banco:bnc|Registradores[6][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.515      ;
; -0.695 ; state[0]                        ; Banco:bnc|Registradores[13][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.668      ; 2.489      ;
; -0.694 ; state[0]                        ; Banco:bnc|Registradores[10][15] ; state[0]                        ; CLOCK_50    ; -0.500       ; 2.696      ; 2.018      ;
; -0.691 ; state[0]                        ; Banco:bnc|Registradores[10][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.670      ; 2.495      ;
; -0.667 ; state[0]                        ; Controle:ctl|signal[15]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 3.423      ; 2.772      ;
; -0.661 ; state[0]                        ; Banco:bnc|Registradores[4][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.669      ; 2.524      ;
; -0.654 ; state[0]                        ; Banco:bnc|Registradores[1][15]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.558      ;
; -0.636 ; state[0]                        ; Banco:bnc|Registradores[15][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.668      ; 2.548      ;
; -0.620 ; IR[13]                          ; Controle:ctl|state[0]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 2.691      ; 2.337      ;
; -0.618 ; IR[13]                          ; Controle:ctl|state[3]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 2.691      ; 2.339      ;
; -0.593 ; IR[15]                          ; AluControl:alc|aux[3]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 1.698      ; 1.371      ;
; -0.585 ; state[0]                        ; Banco:bnc|Registradores[0][9]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.698      ; 2.629      ;
; -0.572 ; state[0]                        ; AluControl:alc|aux[0]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 3.096      ; 3.040      ;
; -0.558 ; state[0]                        ; Banco:bnc|Registradores[4][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.674      ; 2.632      ;
; -0.551 ; state[0]                        ; Banco:bnc|Registradores[14][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.672      ; 2.637      ;
; -0.546 ; state[0]                        ; Banco:bnc|Registradores[14][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.671      ; 2.641      ;
; -0.546 ; state[0]                        ; Banco:bnc|Registradores[14][11] ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.671      ; 2.641      ;
; -0.540 ; IR[14]                          ; AluControl:alc|aux[0]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 2.103      ; 1.829      ;
; -0.539 ; state[0]                        ; Banco:bnc|Registradores[7][3]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.673      ;
; -0.539 ; state[0]                        ; Banco:bnc|Registradores[7][6]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 2.696      ; 2.673      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'OrigPC[0]'                                                                                                         ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; -1.737 ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 3.992      ; 2.255      ;
; -1.730 ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 4.135      ; 2.405      ;
; -1.661 ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 4.137      ; 2.476      ;
; -1.607 ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 4.128      ; 2.521      ;
; -1.523 ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 4.144      ; 2.621      ;
; -1.237 ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 3.992      ; 2.255      ;
; -1.230 ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 4.135      ; 2.405      ;
; -1.161 ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 4.137      ; 2.476      ;
; -1.107 ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 4.128      ; 2.521      ;
; -1.023 ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 4.144      ; 2.621      ;
; -0.627 ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 4.142      ; 3.515      ;
; -0.127 ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 4.142      ; 3.515      ;
; 0.040  ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; 1.553      ; 1.093      ;
; 0.731  ; ALU:alu|RegALUout[4] ; muxPc2:mxPC2|addr[4] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.604      ; 1.335      ;
; 0.870  ; OrigPC[1]            ; muxPc2:mxPC2|addr[4] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 1.030      ; 1.400      ;
; 1.064  ; OrigPC[1]            ; muxPc2:mxPC2|addr[1] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 1.046      ; 1.610      ;
; 1.269  ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; -0.500       ; 0.324      ; 1.093      ;
; 1.295  ; OrigPC[1]            ; muxPc2:mxPC2|addr[3] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.894      ; 1.689      ;
; 1.299  ; OrigPC[1]            ; muxPc2:mxPC2|addr[2] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 1.037      ; 1.836      ;
; 1.379  ; OrigPC[1]            ; muxPc2:mxPC2|addr[5] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 1.039      ; 1.918      ;
; 1.394  ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; 1.485      ; 2.379      ;
; 1.435  ; ALU:alu|RegALUout[3] ; muxPc2:mxPC2|addr[3] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.469      ; 1.904      ;
; 1.545  ; ALU:alu|RegALUout[0] ; muxPc2:mxPC2|addr[0] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.640      ; 2.185      ;
; 1.583  ; ALU:alu|RegALUout[5] ; muxPc2:mxPC2|addr[5] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.619      ; 2.202      ;
; 1.634  ; ALU:alu|RegALUout[1] ; muxPc2:mxPC2|addr[1] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.484      ; 2.118      ;
; 1.771  ; ALU:alu|RegALUout[2] ; muxPc2:mxPC2|addr[2] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.609      ; 2.380      ;
; 2.011  ; OrigPC[1]            ; muxPc2:mxPC2|addr[0] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 1.044      ; 2.555      ;
; 2.223  ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.524     ; 1.199      ;
; 2.623  ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; -0.500       ; 0.256      ; 2.379      ;
; 2.826  ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.515     ; 1.811      ;
; 3.068  ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.492     ; 2.076      ;
; 3.163  ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.686     ; 1.977      ;
; 3.171  ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.543     ; 2.128      ;
; 3.187  ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.499     ; 2.188      ;
; 3.452  ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.753     ; 1.199      ;
; 3.756  ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.650     ; 2.606      ;
; 3.761  ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.780     ; 2.481      ;
; 3.766  ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.660     ; 2.606      ;
; 4.046  ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.668     ; 2.878      ;
; 4.055  ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.744     ; 1.811      ;
; 4.297  ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.721     ; 2.076      ;
; 4.392  ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.915     ; 1.977      ;
; 4.400  ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.772     ; 2.128      ;
; 4.416  ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.728     ; 2.188      ;
; 4.985  ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.879     ; 2.606      ;
; 4.990  ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; -0.500       ; -2.009     ; 2.481      ;
; 4.995  ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.889     ; 2.606      ;
; 5.275  ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; -0.500       ; -1.897     ; 2.878      ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EscreveMem'                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.761 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.538      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]     ; EscreveMem  ; 0.000        ; 2.815      ; 2.861      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.438 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; state[0]     ; EscreveMem  ; 0.000        ; 2.814      ; 2.860      ;
; -0.261 ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.538      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]     ; EscreveMem  ; -0.500       ; 2.815      ; 2.861      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.062  ; state[0]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; state[0]     ; EscreveMem  ; -0.500       ; 2.814      ; 2.860      ;
; 0.837  ; Banco:bnc|S[8]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.121      ; 1.192      ;
; 1.072  ; Banco:bnc|S[5]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.120      ; 1.426      ;
; 1.074  ; Banco:bnc|S[15]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.120      ; 1.428      ;
; 1.079  ; Banco:bnc|S[13]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.120      ; 1.433      ;
; 1.080  ; Banco:bnc|S[1]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.120      ; 1.434      ;
; 1.090  ; Banco:bnc|S[7]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.120      ; 1.444      ;
; 1.137  ; Banco:bnc|S[12]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.117      ; 1.488      ;
; 1.144  ; Banco:bnc|S[9]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.118      ; 1.496      ;
; 1.147  ; Banco:bnc|S[3]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.116      ; 1.497      ;
; 1.154  ; Banco:bnc|S[10]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.116      ; 1.504      ;
; 1.160  ; Banco:bnc|S[11]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.116      ; 1.510      ;
; 1.164  ; Banco:bnc|S[4]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.119      ; 1.517      ;
; 1.371  ; Banco:bnc|S[6]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.116      ; 1.721      ;
; 1.589  ; Banco:bnc|S[2]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.138      ; 1.961      ;
; 1.596  ; Banco:bnc|S[0]                                                                                     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.138      ; 1.968      ;
; 1.621  ; Banco:bnc|S[14]                                                                                    ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50     ; EscreveMem  ; 0.000        ; 0.138      ; 1.993      ;
; 2.311  ; PC[3]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.652     ; 1.893      ;
; 2.352  ; PC[5]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.652     ; 1.934      ;
; 2.419  ; PC[2]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.652     ; 2.001      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ; EscreveMem   ; EscreveMem  ; 0.000        ; -0.025     ; 2.854      ;
; 2.718  ; endereco[2]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.039     ; 1.413      ;
; 2.767  ; PC[1]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.653     ; 2.348      ;
; 2.873  ; PC[0]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.653     ; 2.454      ;
; 2.942  ; endereco[0]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.286     ; 1.390      ;
; 2.948  ; endereco[3]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.039     ; 1.643      ;
; 3.020  ; endereco[4]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.134     ; 1.620      ;
; 3.051  ; PC[4]                                                                                              ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; EscrevePC    ; EscreveMem  ; 0.000        ; -0.648     ; 2.637      ;
; 3.250  ; endereco[1]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.286     ; 1.698      ;
; 3.453  ; endereco[2]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]     ; EscreveMem  ; 0.000        ; -2.274     ; 1.413      ;
; 3.506  ; endereco[5]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; IR[13]       ; EscreveMem  ; -0.500       ; -1.285     ; 1.955      ;
; 3.677  ; endereco[0]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]     ; EscreveMem  ; 0.000        ; -2.521     ; 1.390      ;
; 3.682  ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; EscreveMem  ; -0.500       ; -0.557     ; 2.859      ;
; 3.683  ; endereco[3]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]     ; EscreveMem  ; 0.000        ; -2.274     ; 1.643      ;
; 3.755  ; endereco[4]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]     ; EscreveMem  ; 0.000        ; -2.369     ; 1.620      ;
; 3.758  ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; EscreveMem  ; -0.500       ; -0.557     ; 2.935      ;
; 3.877  ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; EscreveMem  ; -0.500       ; -0.557     ; 3.054      ;
; 3.985  ; endereco[1]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]     ; EscreveMem  ; 0.000        ; -2.521     ; 1.698      ;
; 4.005  ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; EscreveMem  ; -0.500       ; -0.558     ; 3.181      ;
; 4.005  ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; EscreveMem  ; -0.500       ; -0.557     ; 3.182      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EscrevePC'                                                                                           ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; -0.479 ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.463      ; 3.500      ;
; -0.461 ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.468      ; 3.523      ;
; -0.461 ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.468      ; 3.523      ;
; -0.455 ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.467      ; 3.528      ;
; -0.455 ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.467      ; 3.528      ;
; -0.425 ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 0.000        ; 3.467      ; 3.558      ;
; 0.021  ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.463      ; 3.500      ;
; 0.039  ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.468      ; 3.523      ;
; 0.039  ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.468      ; 3.523      ;
; 0.045  ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.467      ; 3.528      ;
; 0.045  ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.467      ; 3.528      ;
; 0.075  ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; -0.500       ; 3.467      ; 3.558      ;
; 0.843  ; muxPc2:mxPC2|addr[3] ; PC[3]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.525     ; 0.084      ;
; 0.983  ; muxPc2:mxPC2|addr[4] ; PC[4]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.665     ; 0.084      ;
; 0.986  ; muxPc2:mxPC2|addr[2] ; PC[2]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.668     ; 0.084      ;
; 0.988  ; muxPc2:mxPC2|addr[5] ; PC[5]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.670     ; 0.084      ;
; 0.992  ; muxPc2:mxPC2|addr[0] ; PC[0]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.674     ; 0.084      ;
; 0.992  ; ALU:alu|regZero      ; PC[4]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.633      ; 2.391      ;
; 0.994  ; muxPc2:mxPC2|addr[1] ; PC[1]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.676     ; 0.084      ;
; 1.010  ; ALU:alu|regZero      ; PC[0]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.638      ; 2.414      ;
; 1.010  ; ALU:alu|regZero      ; PC[1]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.638      ; 2.414      ;
; 1.016  ; ALU:alu|regZero      ; PC[2]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.637      ; 2.419      ;
; 1.016  ; ALU:alu|regZero      ; PC[5]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.637      ; 2.419      ;
; 1.046  ; ALU:alu|regZero      ; PC[3]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.637      ; 2.449      ;
; 2.318  ; state[1]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.091      ; 2.175      ;
; 2.336  ; state[1]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.198      ;
; 2.336  ; state[1]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.198      ;
; 2.342  ; state[1]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.203      ;
; 2.342  ; state[1]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.203      ;
; 2.372  ; state[1]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.233      ;
; 2.713  ; state[2]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.091      ; 2.570      ;
; 2.731  ; state[2]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.593      ;
; 2.731  ; state[2]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.593      ;
; 2.737  ; state[2]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.598      ;
; 2.737  ; state[2]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.598      ;
; 2.767  ; state[2]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.628      ;
; 3.017  ; state[3]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.091      ; 2.874      ;
; 3.035  ; state[3]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.897      ;
; 3.035  ; state[3]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.096      ; 2.897      ;
; 3.041  ; state[3]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.902      ;
; 3.041  ; state[3]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.902      ;
; 3.071  ; state[3]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.095      ; 2.932      ;
; 5.382  ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.757     ; 2.391      ;
; 5.400  ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.752     ; 2.414      ;
; 5.400  ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.752     ; 2.414      ;
; 5.406  ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.753     ; 2.419      ;
; 5.406  ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.753     ; 2.419      ;
; 5.436  ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; -0.500       ; -2.753     ; 2.449      ;
; 5.807  ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.682     ; 2.391      ;
; 5.825  ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.677     ; 2.414      ;
; 5.825  ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.677     ; 2.414      ;
; 5.831  ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.678     ; 2.419      ;
; 5.831  ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.678     ; 2.419      ;
; 5.861  ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 0.000        ; -3.678     ; 2.449      ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LCD:display_LCD|conta_clock[14]'                                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD:display_LCD|rs        ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.657      ;
; 0.774 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.040      ;
; 0.777 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.043      ;
; 0.869 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.135      ;
; 0.870 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.136      ;
; 1.014 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.280      ;
; 1.020 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.286      ;
; 1.046 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.308      ;
; 1.062 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.324      ;
; 1.087 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.349      ;
; 1.088 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.350      ;
; 1.168 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.434      ;
; 1.190 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.452      ;
; 1.195 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.457      ;
; 1.212 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.482      ;
; 1.225 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.491      ;
; 1.253 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.519      ;
; 1.255 ; LCD:display_LCD|enable    ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.521      ;
; 1.264 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.530      ;
; 1.314 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.584      ;
; 1.317 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.583      ;
; 1.380 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.647      ;
; 1.433 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.703      ;
; 1.436 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.702      ;
; 1.472 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.738      ;
; 1.502 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.772      ;
; 1.541 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.807      ;
; 1.549 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.815      ;
; 1.556 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.004     ; 1.818      ;
; 1.624 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.894      ;
; 1.624 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.890      ;
; 1.625 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.891      ;
; 1.630 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.896      ;
; 1.649 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.915      ;
; 1.650 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.916      ;
; 1.677 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.943      ;
; 1.712 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.982      ;
; 1.724 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 1.994      ;
; 1.842 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.004      ; 2.112      ;
; 1.933 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 2.199      ;
; 1.933 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 2.199      ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AluControl:alc|aux[3]'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.397 ; AluControl:alc|aux[3]       ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; 0.000        ; 1.830      ; 2.477      ;
; 0.897 ; AluControl:alc|aux[3]       ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; -0.500       ; 1.830      ; 2.477      ;
; 1.037 ; IR[13]                      ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.502      ; 4.539      ;
; 1.057 ; IR[13]                      ; ALU:alu|RegALUout[12]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.486      ; 4.543      ;
; 1.189 ; IR[13]                      ; ALU:alu|RegALUout[7]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.512      ; 4.701      ;
; 1.239 ; IR[13]                      ; ALU:alu|RegALUout[6]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.526      ; 4.765      ;
; 1.321 ; IR[13]                      ; ALU:alu|RegALUout[13]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.528      ; 4.849      ;
; 1.431 ; IR[13]                      ; ALU:alu|RegALUout[1]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.660      ; 5.091      ;
; 1.445 ; IR[13]                      ; ALU:alu|RegALUout[9]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.528      ; 4.973      ;
; 1.506 ; IR[13]                      ; ALU:alu|RegALUout[2]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.526      ; 5.032      ;
; 1.526 ; IR[13]                      ; ALU:alu|RegALUout[10]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.489      ; 5.015      ;
; 1.537 ; IR[13]                      ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.502      ; 4.539      ;
; 1.552 ; IR[13]                      ; ALU:alu|RegALUout[5]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.518      ; 5.070      ;
; 1.557 ; IR[13]                      ; ALU:alu|RegALUout[12]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.486      ; 4.543      ;
; 1.568 ; IR[13]                      ; ALU:alu|RegALUout[4]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.524      ; 5.092      ;
; 1.648 ; IR[13]                      ; ALU:alu|RegALUout[15]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.537      ; 5.185      ;
; 1.689 ; IR[13]                      ; ALU:alu|RegALUout[7]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.512      ; 4.701      ;
; 1.694 ; IR[13]                      ; ALU:alu|RegALUout[14]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.532      ; 5.226      ;
; 1.739 ; IR[13]                      ; ALU:alu|RegALUout[6]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.526      ; 4.765      ;
; 1.821 ; IR[13]                      ; ALU:alu|RegALUout[13]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.528      ; 4.849      ;
; 1.833 ; IR[13]                      ; ALU:alu|RegALUout[3]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.523      ; 5.356      ;
; 1.836 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; 0.000        ; 0.786      ; 2.622      ;
; 1.931 ; IR[13]                      ; ALU:alu|RegALUout[1]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.660      ; 5.091      ;
; 1.945 ; IR[13]                      ; ALU:alu|RegALUout[9]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.528      ; 4.973      ;
; 2.004 ; IR[15]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.509      ; 4.013      ;
; 2.006 ; IR[13]                      ; ALU:alu|RegALUout[2]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.526      ; 5.032      ;
; 2.024 ; IR[13]                      ; ALU:alu|RegALUout[8]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.523      ; 5.547      ;
; 2.024 ; IR[15]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.493      ; 4.017      ;
; 2.026 ; IR[13]                      ; ALU:alu|RegALUout[10]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.489      ; 5.015      ;
; 2.052 ; IR[13]                      ; ALU:alu|RegALUout[5]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.518      ; 5.070      ;
; 2.068 ; IR[13]                      ; ALU:alu|RegALUout[4]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.524      ; 5.092      ;
; 2.136 ; IR[12]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.506      ; 4.142      ;
; 2.148 ; IR[13]                      ; ALU:alu|RegALUout[15]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.537      ; 5.185      ;
; 2.156 ; IR[15]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.519      ; 4.175      ;
; 2.156 ; IR[12]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.490      ; 4.146      ;
; 2.194 ; IR[13]                      ; ALU:alu|RegALUout[14]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.532      ; 5.226      ;
; 2.206 ; IR[15]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.533      ; 4.239      ;
; 2.241 ; IR[14]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.509      ; 4.250      ;
; 2.261 ; IR[14]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.493      ; 4.254      ;
; 2.288 ; IR[15]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.535      ; 4.323      ;
; 2.288 ; IR[12]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.516      ; 4.304      ;
; 2.333 ; IR[13]                      ; ALU:alu|RegALUout[3]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.523      ; 5.356      ;
; 2.338 ; IR[12]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.530      ; 4.368      ;
; 2.393 ; IR[14]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.519      ; 4.412      ;
; 2.398 ; IR[15]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.667      ; 4.565      ;
; 2.412 ; IR[15]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.535      ; 4.447      ;
; 2.420 ; IR[12]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.532      ; 4.452      ;
; 2.443 ; IR[14]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.533      ; 4.476      ;
; 2.473 ; IR[15]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.533      ; 4.506      ;
; 2.493 ; IR[15]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.496      ; 4.489      ;
; 2.519 ; IR[15]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.525      ; 4.544      ;
; 2.524 ; IR[13]                      ; ALU:alu|RegALUout[8]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.523      ; 5.547      ;
; 2.525 ; IR[14]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.535      ; 4.560      ;
; 2.530 ; IR[12]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.664      ; 4.694      ;
; 2.535 ; IR[15]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.531      ; 4.566      ;
; 2.544 ; IR[12]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.532      ; 4.576      ;
; 2.571 ; muxA:mxA|Reg[7]             ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.125      ; 2.696      ;
; 2.605 ; IR[12]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.530      ; 4.635      ;
; 2.615 ; IR[15]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.544      ; 4.659      ;
; 2.619 ; Banco:bnc|B[12]             ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.092      ; 2.211      ;
; 2.625 ; IR[12]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.493      ; 4.618      ;
; 2.635 ; IR[14]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.667      ; 4.802      ;
; 2.649 ; IR[14]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.535      ; 4.684      ;
; 2.650 ; muxA:mxA|Reg[14]            ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; -0.080     ; 2.570      ;
; 2.651 ; IR[12]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.522      ; 4.673      ;
; 2.661 ; IR[15]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.539      ; 4.700      ;
; 2.667 ; IR[12]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.528      ; 4.695      ;
; 2.682 ; AluControl:alc|aux[0]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.416      ; 2.598      ;
; 2.696 ; IR[13]                      ; ALU:alu|RegALUout[11]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 3.518      ; 6.214      ;
; 2.701 ; immediate[0]                ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.927      ; 3.128      ;
; 2.710 ; IR[14]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.533      ; 4.743      ;
; 2.718 ; muxA:mxA|Reg[15]            ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.366      ; 3.084      ;
; 2.730 ; IR[14]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.496      ; 4.726      ;
; 2.746 ; AluControl:alc|aux[1]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.416      ; 2.662      ;
; 2.747 ; IR[12]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.541      ; 4.788      ;
; 2.753 ; AluControl:alc|aux[1]       ; ALU:alu|RegALUout[8]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.427      ; 2.680      ;
; 2.756 ; IR[14]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.525      ; 4.781      ;
; 2.772 ; IR[14]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.531      ; 4.803      ;
; 2.793 ; IR[12]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.536      ; 4.829      ;
; 2.800 ; IR[15]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.530      ; 4.830      ;
; 2.852 ; IR[14]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.544      ; 4.896      ;
; 2.894 ; AluControl:alc|aux[2]       ; ALU:alu|RegALUout[8]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.427      ; 2.821      ;
; 2.898 ; IR[14]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.539      ; 4.937      ;
; 2.932 ; AluControl:alc|aux[0]       ; ALU:alu|RegALUout[8]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.427      ; 2.859      ;
; 2.932 ; IR[12]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.527      ; 4.959      ;
; 2.967 ; IR[13]                      ; ALU:alu|RegOverflowDetected ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.044      ; 4.011      ;
; 2.991 ; IR[15]                      ; ALU:alu|RegALUout[8]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.530      ; 5.021      ;
; 3.037 ; IR[14]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.530      ; 5.067      ;
; 3.040 ; AluControl:alc|aux[1]       ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.422      ; 2.962      ;
; 3.040 ; IR[13]                      ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.830      ; 4.870      ;
; 3.055 ; AluControl:alc|aux[2]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.416      ; 2.971      ;
; 3.071 ; muxA:mxA|Reg[12]            ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.095      ; 3.166      ;
; 3.074 ; muxA:mxA|Reg[6]             ; ALU:alu|RegALUout[6]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.135      ; 3.209      ;
; 3.079 ; AluControl:alc|aux[0]       ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.422      ; 3.001      ;
; 3.123 ; IR[12]                      ; ALU:alu|RegALUout[8]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 2.527      ; 5.150      ;
; 3.146 ; AluControl:alc|aux[1]       ; ALU:alu|RegALUout[6]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.430      ; 3.076      ;
; 3.165 ; muxA:mxA|Reg[5]             ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.347      ; 3.512      ;
; 3.188 ; OrigBALU[1]                 ; ALU:alu|RegALUout[7]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; -0.500       ; 0.794      ; 3.482      ;
; 3.196 ; IR[13]                      ; ALU:alu|RegALUout[11]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 3.518      ; 6.214      ;
; 3.215 ; AluControl:alc|aux[1]       ; ALU:alu|RegALUout[2]        ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.430      ; 3.145      ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LeMem'                                                                                                                                                                                 ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 1.242 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]                 ; LeMem       ; 0.000        ; -0.063     ; 1.413      ;
; 1.466 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]                 ; LeMem       ; 0.000        ; -0.310     ; 1.390      ;
; 1.472 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]                 ; LeMem       ; 0.000        ; -0.063     ; 1.643      ;
; 1.544 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]                 ; LeMem       ; 0.000        ; -0.158     ; 1.620      ;
; 1.774 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]                 ; LeMem       ; 0.000        ; -0.310     ; 1.698      ;
; 1.835 ; PC[3]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; EscrevePC              ; LeMem       ; -0.500       ; 0.324      ; 1.893      ;
; 1.876 ; PC[5]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; EscrevePC              ; LeMem       ; -0.500       ; 0.324      ; 1.934      ;
; 1.943 ; PC[2]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; EscrevePC              ; LeMem       ; -0.500       ; 0.324      ; 2.001      ;
; 2.030 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]                 ; LeMem       ; 0.000        ; -0.309     ; 1.955      ;
; 2.291 ; PC[1]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; EscrevePC              ; LeMem       ; -0.500       ; 0.323      ; 2.348      ;
; 2.397 ; PC[0]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; EscrevePC              ; LeMem       ; -0.500       ; 0.323      ; 2.454      ;
; 2.575 ; PC[4]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; EscrevePC              ; LeMem       ; -0.500       ; 0.328      ; 2.637      ;
; 2.977 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; state[0]               ; LeMem       ; -0.500       ; -1.298     ; 1.413      ;
; 3.201 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; state[0]               ; LeMem       ; -0.500       ; -1.545     ; 1.390      ;
; 3.207 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; state[0]               ; LeMem       ; -0.500       ; -1.298     ; 1.643      ;
; 3.279 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; state[0]               ; LeMem       ; -0.500       ; -1.393     ; 1.620      ;
; 3.509 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; state[0]               ; LeMem       ; -0.500       ; -1.545     ; 1.698      ;
; 3.765 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; state[0]               ; LeMem       ; -0.500       ; -1.544     ; 1.955      ;
; 3.884 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 1.716      ;
; 3.906 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 1.738      ;
; 4.032 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 1.864      ;
; 4.041 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 1.873      ;
; 4.301 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 2.133      ;
; 4.491 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -1.902     ; 2.323      ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EscreveIR'                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 4.816 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.285     ; 4.031      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 5.603 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.315     ; 4.788      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.541 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.243      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.807 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.798     ; 4.509      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
; 7.821 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -2.795     ; 4.526      ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AluControl:alc|aux[3]'                                                                                              ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.697 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; 0.500        ; -1.266     ; 1.844      ;
; -3.593 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; 0.500        ; -1.266     ; 1.740      ;
; -0.484 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 0.500        ; 1.830      ; 1.977      ;
; 0.016  ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 1.000        ; 1.830      ; 1.977      ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'IR[13]'                                                                                                  ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node         ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; 0.693 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.500        ; 3.124      ; 1.844      ;
; 0.797 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.500        ; 3.124      ; 1.740      ;
; 2.118 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 1.000        ; 4.049      ; 1.844      ;
; 2.222 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 1.000        ; 4.049      ; 1.740      ;
; 3.906 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.500        ; 6.220      ; 1.977      ;
; 4.406 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 1.000        ; 6.220      ; 1.977      ;
; 4.831 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.500        ; 7.145      ; 1.977      ;
; 5.331 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 1.000        ; 7.145      ; 1.977      ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'IR[13]'                                                                                                    ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; -6.752 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.000        ; 8.479      ; 1.977      ;
; -6.252 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; -0.500       ; 8.479      ; 1.977      ;
; -5.599 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.000        ; 7.326      ; 1.977      ;
; -5.099 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; -0.500       ; 7.326      ; 1.977      ;
; -3.643 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.000        ; 5.383      ; 1.740      ;
; -3.539 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.000        ; 5.383      ; 1.844      ;
; -1.990 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; -0.500       ; 4.230      ; 1.740      ;
; -1.886 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; -0.500       ; 4.230      ; 1.844      ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AluControl:alc|aux[3]'                                                                                               ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.103 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 0.000        ; 1.830      ; 1.977      ;
; 0.397  ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; -0.500       ; 1.830      ; 1.977      ;
; 3.506  ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; -0.500       ; -1.266     ; 1.740      ;
; 3.610  ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; -0.500       ; -1.266     ; 1.844      ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EscreveMem'                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem|combout                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem|combout                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem~clkctrl|inclk[0]                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem~clkctrl|inclk[0]                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem~clkctrl|outclk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem~clkctrl|outclk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LeMem'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem|combout                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem|combout                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][7]  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IR[13]'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; ALU:alu|regZero          ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; ALU:alu|regZero          ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~11|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~11|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~11|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~11|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~13|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~13|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~13|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~13|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~15|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~15|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~15|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~15|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~17|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~17|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~17|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~17|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~19|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~19|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~19|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~19|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~21|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~21|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~21|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~21|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~23|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~23|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~23|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~23|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~25|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~25|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~25|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~25|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~27|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~27|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~27|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~27|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~29|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~29|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~29|cout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~29|cout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~30|cin     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~30|cin     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~30|combout ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~30|combout ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~7|cout     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~7|cout     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~9|cin      ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~9|cin      ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~9|cout     ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~9|cout     ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero|dataa        ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero|dataa        ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~7|combout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~7|combout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~7|datad      ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~7|datad      ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~8|combout    ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~8|combout    ;
; -0.834 ; -0.834       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~8|dataa      ;
; -0.834 ; -0.834       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~8|dataa      ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; ALU:alu|regZero          ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; ALU:alu|regZero          ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~30|combout ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~30|combout ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero|dataa        ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero|dataa        ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~7|combout    ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~7|combout    ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~7|datad      ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~7|datad      ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~8|combout    ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~8|combout    ;
; -0.606 ; -0.606       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~8|dataa      ;
; -0.606 ; -0.606       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~8|dataa      ;
; -0.445 ; -0.445       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~5|cout     ;
; -0.445 ; -0.445       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~5|cout     ;
; -0.445 ; -0.445       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~7|cin      ;
; -0.445 ; -0.445       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~7|cin      ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~23|cout    ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~23|cout    ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~25|cin     ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~25|cin     ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~25|cout    ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~25|cout    ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~27|cin     ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~27|cin     ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~27|cout    ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~27|cout    ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~29|cin     ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~29|cin     ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~29|cout    ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~29|cout    ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~30|cin     ;
; -0.437 ; -0.437       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~30|cin     ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~13|cout    ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~13|cout    ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~15|cin     ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~15|cin     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LCD:display_LCD|conta_clock[14]'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|enable                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|enable                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|rs                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|rs                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|enable|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|enable|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|rs|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|rs|clk                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EscrevePC'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[5]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[5]|clk                  ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AluControl:alc|aux[3]'                                                                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegOverflowDetected   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegOverflowDetected   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|regZero               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|regZero               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[15]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[15]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegOverflowDetected|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegOverflowDetected|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Fall       ; alu|regZero|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Fall       ; alu|regZero|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Fall       ; alu|regZero~8|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Fall       ; alu|regZero~8|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|regZero~8|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|regZero~8|datab           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controle:ctl|signal[0]'                                                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Rise       ; Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Rise       ; Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveIR                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveIR                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveIR|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveIR|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveMem               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveMem               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveMem|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveMem|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscrevePC                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscrevePC                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscrevePC|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscrevePC|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveReg               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveReg               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; IouD                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; IouD                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; IouD|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; IouD|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; LeMem                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; LeMem                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; LeMem|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; LeMem|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; MemparaReg               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; MemparaReg               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; MemparaReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; MemparaReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigAALU                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigAALU                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigAALU|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigAALU|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; RegDst                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; RegDst                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; RegDst|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; RegDst|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Rise       ; ctl|signal[0]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Rise       ; ctl|signal[0]|regout     ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EscreveIR'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[12]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[12]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[13]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[13]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[14]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[14]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[15]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[15]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[3]                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[3]                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[3]|datac                ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OrigPC[0]'                                                                      ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; OrigPC[0]|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; OrigPC[0]|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; mxPC2|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; mxPC2|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[5]|datac          ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'state[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[0]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[0]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[4]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[4]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[5]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[5]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[2]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[3]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[3]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRB[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRB[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRB[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRB[0]|datac         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.597 ; 6.597 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 6.597 ; 6.597 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.817 ; -4.817 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -4.817 ; -4.817 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 19.349 ; 19.349 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 19.332 ; 19.332 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 19.341 ; 19.341 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 19.349 ; 19.349 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 19.280 ; 19.280 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 19.275 ; 19.275 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 19.290 ; 19.290 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 19.265 ; 19.265 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 17.222 ; 17.222 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 16.918 ; 16.918 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 16.946 ; 16.946 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 17.155 ; 17.155 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 16.254 ; 16.254 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 17.189 ; 17.189 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 17.183 ; 17.183 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 17.222 ; 17.222 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 19.086 ; 19.086 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 19.086 ; 19.086 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 17.634 ; 17.634 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 17.648 ; 17.648 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 17.707 ; 17.707 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 17.644 ; 17.644 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 17.698 ; 17.698 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 17.668 ; 17.668 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 17.165 ; 17.165 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 16.888 ; 16.888 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 16.018 ; 16.018 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 16.862 ; 16.862 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 17.165 ; 17.165 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 16.857 ; 16.857 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 15.914 ; 15.914 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 15.986 ; 15.986 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 12.069 ; 12.069 ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 11.579 ; 11.579 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 12.069 ; 12.069 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 11.538 ; 11.538 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 10.444 ; 10.444 ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 11.224 ; 11.224 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 11.337 ; 11.337 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 11.746 ; 11.746 ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 11.223 ; 11.223 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 10.509 ; 10.509 ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 10.627 ; 10.627 ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 10.452 ; 10.452 ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 11.006 ; 11.006 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 11.746 ; 11.746 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 10.871 ; 10.871 ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 5.689  ; 5.689  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 5.699  ; 5.699  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 5.704  ; 5.704  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 5.871  ; 5.871  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 12.941 ; 12.941 ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 12.941 ; 12.941 ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 12.917 ; 12.917 ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 12.924 ; 11.708 ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 12.794 ; 12.794 ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 11.403 ; 12.789 ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 11.421 ; 12.801 ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 12.779 ; 12.779 ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 11.259 ; 11.259 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.955 ; 10.955 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.953 ; 10.983 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 11.192 ; 11.192 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.291 ; 10.291 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 11.226 ; 11.226 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 11.220 ; 11.220 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 11.259 ; 11.259 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 14.569 ; 14.569 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 14.569 ; 14.569 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 12.245 ; 12.245 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 12.231 ; 12.051 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 12.319 ; 12.319 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 12.042 ; 12.255 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 12.097 ; 12.309 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 12.279 ; 12.279 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 10.418 ; 10.418 ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 10.112 ; 10.112 ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 9.279  ; 9.279  ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 9.886  ; 10.117 ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 10.418 ; 10.418 ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 10.081 ; 9.868  ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 9.166  ; 9.166  ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 9.242  ; 9.242  ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 7.507  ; 7.507  ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;        ; 6.917  ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 6.059  ;        ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 6.865  ;        ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 12.941 ; 12.941 ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 12.941 ; 12.941 ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 12.917 ; 12.917 ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 11.708 ; 12.924 ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 12.794 ; 12.794 ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 12.789 ; 11.403 ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 12.801 ; 11.421 ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 12.779 ; 12.779 ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 11.259 ; 11.259 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.955 ; 10.955 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.983 ; 10.953 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 11.192 ; 11.192 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.291 ; 10.291 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 11.226 ; 11.226 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 11.220 ; 11.220 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 11.259 ; 11.259 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 14.569 ; 14.569 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 14.569 ; 14.569 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 12.245 ; 12.245 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 12.051 ; 12.231 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 12.319 ; 12.319 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 12.255 ; 12.042 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 12.309 ; 12.097 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 12.279 ; 12.279 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 10.418 ; 10.418 ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 10.112 ; 10.112 ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 9.279  ; 9.279  ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 10.117 ; 9.886  ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 10.418 ; 10.418 ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 9.868  ; 10.081 ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 9.166  ; 9.166  ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 9.242  ; 9.242  ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 7.507  ; 7.507  ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 6.917  ;        ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;        ; 6.059  ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;        ; 6.865  ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Fall       ; state[0]                        ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 10.710 ; 10.710 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 10.875 ; 10.875 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 10.884 ; 10.884 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 10.892 ; 10.892 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 10.726 ; 10.726 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 10.714 ; 10.714 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 10.732 ; 10.732 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 10.710 ; 10.710 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 10.404 ; 10.404 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 11.289 ; 11.289 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 11.353 ; 11.353 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 11.295 ; 11.295 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 10.404 ; 10.404 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 11.338 ; 11.338 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 11.334 ; 11.334 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 11.371 ; 11.371 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 11.622 ; 11.622 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 13.519 ; 13.519 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 11.622 ; 11.622 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 11.645 ; 11.645 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 11.695 ; 11.695 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 11.633 ; 11.633 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 11.688 ; 11.688 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 11.655 ; 11.655 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 10.731 ; 10.731 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 11.712 ; 11.712 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 10.848 ; 10.848 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 11.683 ; 11.683 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 11.991 ; 11.991 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 11.672 ; 11.672 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 10.731 ; 10.731 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 10.799 ; 10.799 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 9.532  ; 9.532  ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 10.578 ; 10.578 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 11.088 ; 11.088 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 10.496 ; 10.496 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 10.566 ; 10.566 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 9.532  ; 9.532  ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 10.339 ; 10.339 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 10.421 ; 10.421 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 9.461  ; 9.461  ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 10.222 ; 10.222 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 9.509  ; 9.509  ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 9.658  ; 9.658  ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 9.461  ; 9.461  ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 10.023 ; 10.023 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 10.790 ; 10.790 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 9.865  ; 9.865  ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 5.689  ; 5.689  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 5.689  ; 5.689  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 5.699  ; 5.699  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 5.704  ; 5.704  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 5.871  ; 5.871  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 9.496  ; 9.496  ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 9.690  ; 9.690  ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 9.710  ; 9.679  ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 9.687  ; 9.687  ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 9.512  ; 9.512  ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 9.508  ; 9.508  ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 9.523  ; 9.523  ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 9.496  ; 9.496  ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 10.004 ; 10.004 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.499 ; 10.499 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.523 ; 10.523 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 10.904 ; 10.895 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.004 ; 10.004 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 10.938 ; 10.945 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 10.934 ; 10.934 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 10.971 ; 10.971 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 10.700 ; 10.700 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 12.529 ; 12.529 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 10.700 ; 10.700 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 10.723 ; 10.723 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 10.773 ; 10.773 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 10.711 ; 11.244 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 10.766 ; 10.766 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 10.733 ; 10.733 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 8.686  ; 8.614  ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 9.588  ; 9.588  ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 8.718  ; 8.718  ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 9.562  ; 9.694  ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 9.865  ; 9.865  ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 9.683  ; 9.557  ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 8.742  ; 8.614  ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 8.686  ; 8.686  ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 6.059  ; 6.917  ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;        ; 6.917  ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 6.059  ;        ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 6.865  ;        ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 9.496  ; 9.496  ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 9.690  ; 9.690  ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 9.679  ; 9.710  ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 9.687  ; 9.687  ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 9.512  ; 9.512  ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 9.508  ; 9.508  ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 9.523  ; 9.523  ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 9.496  ; 9.496  ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 10.004 ; 10.004 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.499 ; 10.499 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.523 ; 10.523 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 10.895 ; 10.904 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.004 ; 10.004 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 10.945 ; 10.938 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 10.934 ; 10.934 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 10.971 ; 10.971 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 10.700 ; 10.700 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 12.529 ; 12.529 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 10.700 ; 10.700 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 10.723 ; 10.723 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 10.773 ; 10.773 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 11.244 ; 10.711 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 10.766 ; 10.766 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 10.733 ; 10.733 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 8.614  ; 8.686  ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 9.588  ; 9.588  ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 8.718  ; 8.718  ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 9.694  ; 9.562  ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 9.865  ; 9.865  ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 9.557  ; 9.683  ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 8.614  ; 8.742  ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 8.686  ; 8.686  ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 6.917  ; 6.059  ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 6.917  ;        ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;        ; 6.059  ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;        ; 6.865  ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Fall       ; state[0]                        ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 16.471 ; 16.471 ; 16.471 ; 16.471 ;
; SW[0]      ; HEX0[1]     ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; SW[0]      ; HEX0[2]     ; 16.454 ; 16.454 ; 16.454 ; 16.454 ;
; SW[0]      ; HEX0[3]     ; 16.324 ; 16.324 ; 16.324 ; 16.324 ;
; SW[0]      ; HEX0[4]     ; 16.319 ; 16.319 ; 16.319 ; 16.319 ;
; SW[0]      ; HEX0[5]     ; 16.331 ; 16.331 ; 16.331 ; 16.331 ;
; SW[0]      ; HEX0[6]     ; 16.309 ; 16.309 ; 16.309 ; 16.309 ;
; SW[0]      ; HEX1[0]     ; 15.559 ; 15.559 ; 15.559 ; 15.559 ;
; SW[0]      ; HEX1[1]     ; 15.587 ; 15.587 ; 15.587 ; 15.587 ;
; SW[0]      ; HEX1[2]     ; 15.796 ; 15.796 ; 15.796 ; 15.796 ;
; SW[0]      ; HEX1[3]     ; 14.895 ; 14.895 ; 14.895 ; 14.895 ;
; SW[0]      ; HEX1[4]     ; 15.830 ; 15.830 ; 15.830 ; 15.830 ;
; SW[0]      ; HEX1[5]     ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; SW[0]      ; HEX1[6]     ; 15.863 ; 15.863 ; 15.863 ; 15.863 ;
; SW[0]      ; HEX2[0]     ; 18.439 ; 18.439 ; 18.439 ; 18.439 ;
; SW[0]      ; HEX2[1]     ; 17.106 ; 17.106 ; 17.106 ; 17.106 ;
; SW[0]      ; HEX2[2]     ; 17.120 ; 17.120 ; 17.120 ; 17.120 ;
; SW[0]      ; HEX2[3]     ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; SW[0]      ; HEX2[4]     ; 17.116 ; 17.116 ; 17.116 ; 17.116 ;
; SW[0]      ; HEX2[5]     ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; SW[0]      ; HEX2[6]     ; 17.140 ; 17.140 ; 17.140 ; 17.140 ;
; SW[0]      ; HEX3[0]     ; 15.977 ; 15.977 ; 15.977 ; 15.977 ;
; SW[0]      ; HEX3[1]     ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; SW[0]      ; HEX3[2]     ; 15.951 ; 15.951 ; 15.951 ; 15.951 ;
; SW[0]      ; HEX3[3]     ; 16.254 ; 16.254 ; 16.254 ; 16.254 ;
; SW[0]      ; HEX3[4]     ; 15.946 ; 15.946 ; 15.946 ; 15.946 ;
; SW[0]      ; HEX3[5]     ; 15.003 ; 15.003 ; 15.003 ; 15.003 ;
; SW[0]      ; HEX3[6]     ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; SW[1]      ; HEX0[0]     ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; SW[1]      ; HEX0[1]     ; 15.800 ; 15.800 ; 15.800 ; 15.800 ;
; SW[1]      ; HEX0[2]     ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; SW[1]      ; HEX0[3]     ; 15.677 ; 15.677 ; 15.677 ; 15.677 ;
; SW[1]      ; HEX0[4]     ; 15.672 ; 15.672 ; 15.672 ; 15.672 ;
; SW[1]      ; HEX0[5]     ; 15.684 ; 15.684 ; 15.684 ; 15.684 ;
; SW[1]      ; HEX0[6]     ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; SW[1]      ; HEX1[0]     ; 16.321 ; 16.321 ; 16.321 ; 16.321 ;
; SW[1]      ; HEX1[1]     ; 16.349 ; 16.349 ; 16.349 ; 16.349 ;
; SW[1]      ; HEX1[2]     ; 16.558 ; 16.558 ; 16.558 ; 16.558 ;
; SW[1]      ; HEX1[3]     ; 15.657 ; 15.657 ; 15.657 ; 15.657 ;
; SW[1]      ; HEX1[4]     ; 16.592 ; 16.592 ; 16.592 ; 16.592 ;
; SW[1]      ; HEX1[5]     ; 16.586 ; 16.586 ; 16.586 ; 16.586 ;
; SW[1]      ; HEX1[6]     ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; SW[1]      ; HEX2[0]     ; 18.532 ; 18.532 ; 18.532 ; 18.532 ;
; SW[1]      ; HEX2[1]     ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; SW[1]      ; HEX2[2]     ; 16.810 ; 16.810 ; 16.810 ; 16.810 ;
; SW[1]      ; HEX2[3]     ; 16.869 ; 16.869 ; 16.869 ; 16.869 ;
; SW[1]      ; HEX2[4]     ; 16.806 ; 16.806 ; 16.806 ; 16.806 ;
; SW[1]      ; HEX2[5]     ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; SW[1]      ; HEX2[6]     ; 16.830 ; 16.830 ; 16.830 ; 16.830 ;
; SW[1]      ; HEX3[0]     ; 15.847 ; 15.847 ; 15.847 ; 15.847 ;
; SW[1]      ; HEX3[1]     ; 14.977 ; 14.977 ; 14.977 ; 14.977 ;
; SW[1]      ; HEX3[2]     ; 15.821 ; 15.821 ; 15.821 ; 15.821 ;
; SW[1]      ; HEX3[3]     ; 16.124 ; 16.124 ; 16.124 ; 16.124 ;
; SW[1]      ; HEX3[4]     ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; SW[1]      ; HEX3[5]     ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; SW[1]      ; HEX3[6]     ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; SW[2]      ; HEX0[0]     ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; SW[2]      ; HEX0[1]     ; 16.855 ; 16.855 ; 16.855 ; 16.855 ;
; SW[2]      ; HEX0[2]     ; 16.863 ; 16.863 ; 16.863 ; 16.863 ;
; SW[2]      ; HEX0[3]     ; 16.794 ; 16.794 ; 16.794 ; 16.794 ;
; SW[2]      ; HEX0[4]     ; 16.789 ; 16.789 ; 16.789 ; 16.789 ;
; SW[2]      ; HEX0[5]     ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SW[2]      ; HEX0[6]     ; 16.779 ; 16.779 ; 16.779 ; 16.779 ;
; SW[2]      ; HEX1[0]     ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; SW[2]      ; HEX1[1]     ; 14.942 ; 14.942 ; 14.942 ; 14.942 ;
; SW[2]      ; HEX1[2]     ; 15.135 ; 15.135 ; 15.135 ; 15.135 ;
; SW[2]      ; HEX1[3]     ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; SW[2]      ; HEX1[4]     ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; SW[2]      ; HEX1[5]     ; 15.172 ; 15.172 ; 15.172 ; 15.172 ;
; SW[2]      ; HEX1[6]     ; 15.211 ; 15.211 ; 15.211 ; 15.211 ;
; SW[2]      ; HEX2[0]     ; 18.324 ; 18.324 ; 18.324 ; 18.324 ;
; SW[2]      ; HEX2[1]     ; 16.254 ; 16.254 ; 16.254 ; 16.254 ;
; SW[2]      ; HEX2[2]     ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; SW[2]      ; HEX2[3]     ; 16.327 ; 16.327 ; 16.327 ; 16.327 ;
; SW[2]      ; HEX2[4]     ; 16.265 ; 16.265 ; 16.265 ; 16.265 ;
; SW[2]      ; HEX2[5]     ; 16.320 ; 16.320 ; 16.320 ; 16.320 ;
; SW[2]      ; HEX2[6]     ; 16.287 ; 16.287 ; 16.287 ; 16.287 ;
; SW[2]      ; HEX3[0]     ; 13.748 ; 13.748 ; 13.748 ; 13.748 ;
; SW[2]      ; HEX3[1]     ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; SW[2]      ; HEX3[2]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; SW[2]      ; HEX3[3]     ; 14.027 ; 14.027 ; 14.027 ; 14.027 ;
; SW[2]      ; HEX3[4]     ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; SW[2]      ; HEX3[5]     ; 12.767 ; 12.767 ; 12.767 ; 12.767 ;
; SW[2]      ; HEX3[6]     ; 12.835 ; 12.835 ; 12.835 ; 12.835 ;
; SW[3]      ; HEX0[0]     ; 16.923 ; 16.923 ; 16.923 ; 16.923 ;
; SW[3]      ; HEX0[1]     ; 16.903 ; 16.903 ; 16.903 ; 16.903 ;
; SW[3]      ; HEX0[2]     ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; SW[3]      ; HEX0[3]     ; 16.617 ; 16.617 ; 16.617 ; 16.617 ;
; SW[3]      ; HEX0[4]     ; 16.605 ; 16.605 ; 16.605 ; 16.605 ;
; SW[3]      ; HEX0[5]     ; 16.623 ; 16.623 ; 16.623 ; 16.623 ;
; SW[3]      ; HEX0[6]     ; 16.601 ; 16.601 ; 16.601 ; 16.601 ;
; SW[3]      ; HEX1[0]     ; 14.828 ; 14.828 ; 14.828 ; 14.828 ;
; SW[3]      ; HEX1[1]     ; 14.862 ; 14.862 ; 14.862 ; 14.862 ;
; SW[3]      ; HEX1[2]     ; 15.055 ; 15.055 ; 15.055 ; 15.055 ;
; SW[3]      ; HEX1[3]     ; 14.166 ; 14.166 ; 14.166 ; 14.166 ;
; SW[3]      ; HEX1[4]     ; 15.099 ; 15.099 ; 15.099 ; 15.099 ;
; SW[3]      ; HEX1[5]     ; 15.092 ; 15.092 ; 15.092 ; 15.092 ;
; SW[3]      ; HEX1[6]     ; 15.131 ; 15.131 ; 15.131 ; 15.131 ;
; SW[3]      ; HEX2[0]     ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; SW[3]      ; HEX2[1]     ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; SW[3]      ; HEX2[2]     ; 16.037 ; 16.037 ; 16.037 ; 16.037 ;
; SW[3]      ; HEX2[3]     ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; SW[3]      ; HEX2[4]     ; 16.025 ; 16.025 ; 16.025 ; 16.025 ;
; SW[3]      ; HEX2[5]     ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; SW[3]      ; HEX2[6]     ; 16.047 ; 16.047 ; 16.047 ; 16.047 ;
; SW[3]      ; HEX3[0]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; SW[3]      ; HEX3[1]     ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; SW[3]      ; HEX3[2]     ; 13.213 ; 13.213 ; 13.213 ; 13.213 ;
; SW[3]      ; HEX3[3]     ; 13.514 ; 13.514 ; 13.514 ; 13.514 ;
; SW[3]      ; HEX3[4]     ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; SW[3]      ; HEX3[5]     ; 12.262 ; 12.262 ; 12.262 ; 12.262 ;
; SW[3]      ; HEX3[6]     ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; SW[0]      ; HEX0[1]     ; 9.958  ; 9.958  ; 9.958  ; 9.958  ;
; SW[0]      ; HEX0[2]     ; 9.966  ; 9.966  ; 9.966  ; 9.966  ;
; SW[0]      ; HEX0[3]     ; 9.897  ; 9.897  ; 9.897  ; 9.897  ;
; SW[0]      ; HEX0[4]     ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; SW[0]      ; HEX0[5]     ; 9.907  ; 9.907  ; 9.907  ; 9.907  ;
; SW[0]      ; HEX0[6]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[0]      ; HEX1[0]     ; 11.358 ; 11.358 ; 11.358 ; 11.358 ;
; SW[0]      ; HEX1[1]     ; 11.422 ; 11.422 ; 11.422 ; 11.422 ;
; SW[0]      ; HEX1[2]     ; 11.364 ; 11.364 ; 11.364 ; 11.364 ;
; SW[0]      ; HEX1[3]     ; 10.473 ; 10.473 ; 10.473 ; 10.473 ;
; SW[0]      ; HEX1[4]     ; 11.407 ; 11.407 ; 11.407 ; 11.407 ;
; SW[0]      ; HEX1[5]     ; 11.403 ; 11.403 ; 11.403 ; 11.403 ;
; SW[0]      ; HEX1[6]     ; 11.440 ; 11.440 ; 11.440 ; 11.440 ;
; SW[0]      ; HEX2[0]     ; 12.347 ; 12.347 ; 12.347 ; 12.347 ;
; SW[0]      ; HEX2[1]     ; 10.277 ; 10.277 ; 10.277 ; 10.277 ;
; SW[0]      ; HEX2[2]     ; 10.300 ; 10.300 ; 10.300 ; 10.300 ;
; SW[0]      ; HEX2[3]     ; 10.350 ; 10.350 ; 10.350 ; 10.350 ;
; SW[0]      ; HEX2[4]     ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; SW[0]      ; HEX2[5]     ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; SW[0]      ; HEX2[6]     ; 10.310 ; 10.310 ; 10.310 ; 10.310 ;
; SW[0]      ; HEX3[0]     ; 10.607 ; 10.607 ; 10.607 ; 10.607 ;
; SW[0]      ; HEX3[1]     ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; SW[0]      ; HEX3[2]     ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[0]      ; HEX3[3]     ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; SW[0]      ; HEX3[4]     ; 10.567 ; 10.567 ; 10.567 ; 10.567 ;
; SW[0]      ; HEX3[5]     ; 9.626  ; 9.626  ; 9.626  ; 9.626  ;
; SW[0]      ; HEX3[6]     ; 9.694  ; 9.694  ; 9.694  ; 9.694  ;
; SW[1]      ; HEX0[0]     ; 9.428  ; 9.428  ; 9.428  ; 9.428  ;
; SW[1]      ; HEX0[1]     ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; SW[1]      ; HEX0[2]     ; 9.415  ; 9.415  ; 9.415  ; 9.415  ;
; SW[1]      ; HEX0[3]     ; 9.122  ; 9.122  ; 9.122  ; 9.122  ;
; SW[1]      ; HEX0[4]     ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; SW[1]      ; HEX0[5]     ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; SW[1]      ; HEX0[6]     ; 9.106  ; 9.106  ; 9.106  ; 9.106  ;
; SW[1]      ; HEX1[0]     ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; SW[1]      ; HEX1[1]     ; 11.159 ; 11.159 ; 11.159 ; 11.159 ;
; SW[1]      ; HEX1[2]     ; 11.101 ; 11.101 ; 11.101 ; 11.101 ;
; SW[1]      ; HEX1[3]     ; 10.210 ; 10.210 ; 10.210 ; 10.210 ;
; SW[1]      ; HEX1[4]     ; 11.144 ; 11.144 ; 11.144 ; 11.144 ;
; SW[1]      ; HEX1[5]     ; 11.140 ; 11.140 ; 11.140 ; 11.140 ;
; SW[1]      ; HEX1[6]     ; 11.177 ; 11.177 ; 11.177 ; 11.177 ;
; SW[1]      ; HEX2[0]     ; 12.168 ; 12.168 ; 12.168 ; 12.168 ;
; SW[1]      ; HEX2[1]     ; 11.378 ; 11.378 ; 11.378 ; 11.378 ;
; SW[1]      ; HEX2[2]     ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[1]      ; HEX2[3]     ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; SW[1]      ; HEX2[4]     ; 11.388 ; 11.388 ; 11.388 ; 11.388 ;
; SW[1]      ; HEX2[5]     ; 11.442 ; 11.442 ; 11.442 ; 11.442 ;
; SW[1]      ; HEX2[6]     ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; SW[1]      ; HEX3[0]     ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; SW[1]      ; HEX3[1]     ; 9.746  ; 9.746  ; 9.746  ; 9.746  ;
; SW[1]      ; HEX3[2]     ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; SW[1]      ; HEX3[3]     ; 10.885 ; 10.885 ; 10.885 ; 10.885 ;
; SW[1]      ; HEX3[4]     ; 10.548 ; 10.548 ; 10.548 ; 10.548 ;
; SW[1]      ; HEX3[5]     ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; SW[1]      ; HEX3[6]     ; 9.709  ; 9.709  ; 9.709  ; 9.709  ;
; SW[2]      ; HEX0[0]     ; 9.955  ; 9.955  ; 9.955  ; 9.955  ;
; SW[2]      ; HEX0[1]     ; 9.944  ; 9.944  ; 9.944  ; 9.944  ;
; SW[2]      ; HEX0[2]     ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW[2]      ; HEX0[3]     ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; SW[2]      ; HEX0[4]     ; 9.773  ; 9.773  ; 9.773  ; 9.773  ;
; SW[2]      ; HEX0[5]     ; 9.788  ; 9.788  ; 9.788  ; 9.788  ;
; SW[2]      ; HEX0[6]     ; 9.761  ; 9.761  ; 9.761  ; 9.761  ;
; SW[2]      ; HEX1[0]     ; 10.622 ; 10.622 ; 10.622 ; 10.622 ;
; SW[2]      ; HEX1[1]     ; 10.686 ; 10.686 ; 10.686 ; 10.686 ;
; SW[2]      ; HEX1[2]     ; 10.628 ; 10.628 ; 10.628 ; 10.628 ;
; SW[2]      ; HEX1[3]     ; 9.737  ; 9.737  ; 9.737  ; 9.737  ;
; SW[2]      ; HEX1[4]     ; 10.671 ; 10.671 ; 10.671 ; 10.671 ;
; SW[2]      ; HEX1[5]     ; 10.667 ; 10.667 ; 10.667 ; 10.667 ;
; SW[2]      ; HEX1[6]     ; 10.704 ; 10.704 ; 10.704 ; 10.704 ;
; SW[2]      ; HEX2[0]     ; 12.994 ; 12.994 ; 12.994 ; 12.994 ;
; SW[2]      ; HEX2[1]     ; 11.639 ; 11.639 ; 11.639 ; 11.639 ;
; SW[2]      ; HEX2[2]     ; 11.662 ; 11.662 ; 11.662 ; 11.662 ;
; SW[2]      ; HEX2[3]     ; 11.712 ; 11.712 ; 11.712 ; 11.712 ;
; SW[2]      ; HEX2[4]     ; 11.650 ; 11.650 ; 11.650 ; 11.650 ;
; SW[2]      ; HEX2[5]     ; 11.705 ; 11.705 ; 11.705 ; 11.705 ;
; SW[2]      ; HEX2[6]     ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; SW[2]      ; HEX3[0]     ; 10.962 ; 10.962 ; 10.962 ; 10.962 ;
; SW[2]      ; HEX3[1]     ; 10.099 ; 10.099 ; 10.099 ; 10.099 ;
; SW[2]      ; HEX3[2]     ; 10.935 ; 10.935 ; 10.935 ; 10.935 ;
; SW[2]      ; HEX3[3]     ; 11.242 ; 11.242 ; 11.242 ; 11.242 ;
; SW[2]      ; HEX3[4]     ; 10.917 ; 10.917 ; 10.917 ; 10.917 ;
; SW[2]      ; HEX3[5]     ; 9.955  ; 9.955  ; 9.955  ; 9.955  ;
; SW[2]      ; HEX3[6]     ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; SW[3]      ; HEX0[0]     ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; SW[3]      ; HEX0[1]     ; 10.553 ; 10.553 ; 10.553 ; 10.553 ;
; SW[3]      ; HEX0[2]     ; 10.560 ; 10.560 ; 10.560 ; 10.560 ;
; SW[3]      ; HEX0[3]     ; 10.267 ; 10.267 ; 10.267 ; 10.267 ;
; SW[3]      ; HEX0[4]     ; 10.255 ; 10.255 ; 10.255 ; 10.255 ;
; SW[3]      ; HEX0[5]     ; 10.273 ; 10.273 ; 10.273 ; 10.273 ;
; SW[3]      ; HEX0[6]     ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; SW[3]      ; HEX1[0]     ; 10.630 ; 10.630 ; 10.630 ; 10.630 ;
; SW[3]      ; HEX1[1]     ; 10.654 ; 10.654 ; 10.654 ; 10.654 ;
; SW[3]      ; HEX1[2]     ; 11.035 ; 11.035 ; 11.035 ; 11.035 ;
; SW[3]      ; HEX1[3]     ; 10.141 ; 10.141 ; 10.141 ; 10.141 ;
; SW[3]      ; HEX1[4]     ; 11.076 ; 11.076 ; 11.076 ; 11.076 ;
; SW[3]      ; HEX1[5]     ; 11.068 ; 11.068 ; 11.068 ; 11.068 ;
; SW[3]      ; HEX1[6]     ; 11.106 ; 11.106 ; 11.106 ; 11.106 ;
; SW[3]      ; HEX2[0]     ; 12.915 ; 12.915 ; 12.915 ; 12.915 ;
; SW[3]      ; HEX2[1]     ; 11.548 ; 11.548 ; 11.548 ; 11.548 ;
; SW[3]      ; HEX2[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[3]      ; HEX2[3]     ; 11.622 ; 11.622 ; 11.622 ; 11.622 ;
; SW[3]      ; HEX2[4]     ; 11.558 ; 11.558 ; 11.558 ; 11.558 ;
; SW[3]      ; HEX2[5]     ; 11.612 ; 11.612 ; 11.612 ; 11.612 ;
; SW[3]      ; HEX2[6]     ; 11.582 ; 11.582 ; 11.582 ; 11.582 ;
; SW[3]      ; HEX3[0]     ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; SW[3]      ; HEX3[1]     ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; SW[3]      ; HEX3[2]     ; 10.874 ; 10.874 ; 10.874 ; 10.874 ;
; SW[3]      ; HEX3[3]     ; 11.177 ; 11.177 ; 11.177 ; 11.177 ;
; SW[3]      ; HEX3[4]     ; 10.869 ; 10.869 ; 10.869 ; 10.869 ;
; SW[3]      ; HEX3[5]     ; 9.926  ; 9.926  ; 9.926  ; 9.926  ;
; SW[3]      ; HEX3[6]     ; 9.998  ; 9.998  ; 9.998  ; 9.998  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; EscreveIR                       ; -4.301 ; -18.300       ;
; AluControl:alc|aux[3]           ; -4.242 ; -61.461       ;
; IR[13]                          ; -3.686 ; -56.649       ;
; CLOCK_50                        ; -3.631 ; -921.332      ;
; state[0]                        ; -3.098 ; -76.830       ;
; OrigPC[0]                       ; -2.404 ; -10.998       ;
; EscrevePC                       ; -1.899 ; -11.277       ;
; EscreveMem                      ; -1.460 ; -52.694       ;
; LeMem                           ; -1.293 ; -6.728        ;
; Controle:ctl|signal[0]          ; -0.580 ; -1.258        ;
; LCD:display_LCD|conta_clock[14] ; -0.246 ; -0.713        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; IR[13]                          ; -2.795 ; -2.795        ;
; Controle:ctl|signal[0]          ; -2.186 ; -9.412        ;
; state[0]                        ; -1.672 ; -17.149       ;
; CLOCK_50                        ; -1.562 ; -161.940      ;
; OrigPC[0]                       ; -1.137 ; -6.067        ;
; EscreveMem                      ; -0.780 ; -13.056       ;
; EscrevePC                       ; -0.583 ; -3.417        ;
; AluControl:alc|aux[3]           ; 0.059  ; 0.000         ;
; LCD:display_LCD|conta_clock[14] ; 0.215  ; 0.000         ;
; LeMem                           ; 0.359  ; 0.000         ;
; EscreveIR                       ; 3.185  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; AluControl:alc|aux[3] ; -1.701 ; -1.701        ;
; IR[13]                ; 0.214  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Removal Summary                     ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; IR[13]                ; -2.976 ; -2.976        ;
; AluControl:alc|aux[3] ; -0.049 ; -0.049        ;
+-----------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; EscreveMem                      ; -1.880 ; -146.640      ;
; LeMem                           ; -1.880 ; -22.560       ;
; CLOCK_50                        ; -1.380 ; -363.380      ;
; LCD:display_LCD|conta_clock[14] ; -0.500 ; -9.000        ;
; EscrevePC                       ; -0.500 ; -6.000        ;
; IR[13]                          ; -0.089 ; -5.518        ;
; AluControl:alc|aux[3]           ; 0.500  ; 0.000         ;
; Controle:ctl|signal[0]          ; 0.500  ; 0.000         ;
; EscreveIR                       ; 0.500  ; 0.000         ;
; OrigPC[0]                       ; 0.500  ; 0.000         ;
; state[0]                        ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EscreveIR'                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.301 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[12]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.763     ; 2.631      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.298 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[15]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.766     ; 2.622      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -4.168 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[14]  ; LeMem        ; EscreveIR   ; 0.500        ; -1.764     ; 2.504      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.949 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]  ; LeMem        ; EscreveIR   ; 0.500        ; -0.299     ; 2.756      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
; -2.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[3]   ; LeMem        ; EscreveIR   ; 0.500        ; -0.273     ; 2.412      ;
+--------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AluControl:alc|aux[3]'                                                                                                              ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; -4.242 ; Banco:bnc|B[2]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.989     ; 3.283      ;
; -4.234 ; Banco:bnc|B[0]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.351     ; 2.966      ;
; -4.219 ; Banco:bnc|B[3]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.989     ; 3.260      ;
; -4.208 ; Banco:bnc|B[0]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.989     ; 3.249      ;
; -4.191 ; Banco:bnc|B[2]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.351     ; 2.923      ;
; -4.156 ; Banco:bnc|B[1]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.351     ; 2.888      ;
; -4.130 ; Banco:bnc|B[1]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.989     ; 3.171      ;
; -4.021 ; Banco:bnc|B[3]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.351     ; 2.753      ;
; -4.005 ; immediate[0]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.905     ; 3.130      ;
; -3.968 ; immediate[0]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.267     ; 2.784      ;
; -3.920 ; immediate[1]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.941     ; 3.009      ;
; -3.775 ; Banco:bnc|B[8]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.348     ; 2.510      ;
; -3.749 ; Banco:bnc|B[8]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.986     ; 2.793      ;
; -3.742 ; immediate[2]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.107     ; 2.718      ;
; -3.722 ; immediate[1]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.303     ; 2.502      ;
; -3.716 ; immediate[2]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.745     ; 3.001      ;
; -3.677 ; immediate[3]          ; ALU:alu|RegOverflowDetected ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -1.108     ; 2.652      ;
; -3.673 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.120      ; 3.937      ;
; -3.656 ; AluControl:alc|aux[0] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.247      ; 3.684      ;
; -3.651 ; immediate[3]          ; ALU:alu|regZero             ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; -0.746     ; 2.935      ;
; -3.649 ; OrigBALU[0]           ; ALU:alu|regZero             ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.288     ; 3.391      ;
; -3.648 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.128      ; 3.997      ;
; -3.641 ; Banco:bnc|B[7]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.220     ; 2.504      ;
; -3.630 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.120      ; 3.894      ;
; -3.626 ; Banco:bnc|B[4]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.360     ; 2.349      ;
; -3.615 ; Banco:bnc|B[7]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.858     ; 2.787      ;
; -3.606 ; AluControl:alc|aux[2] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.247      ; 3.634      ;
; -3.600 ; Banco:bnc|B[4]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.998     ; 2.632      ;
; -3.598 ; OrigBALU[0]           ; ALU:alu|RegOverflowDetected ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.650     ; 3.031      ;
; -3.595 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.120      ; 3.859      ;
; -3.588 ; OrigBALU[1]           ; ALU:alu|regZero             ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.392     ; 3.226      ;
; -3.576 ; Banco:bnc|B[5]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.348     ; 2.311      ;
; -3.561 ; Banco:bnc|B[6]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.220     ; 2.424      ;
; -3.550 ; Banco:bnc|B[5]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.986     ; 2.594      ;
; -3.537 ; OrigBALU[1]           ; ALU:alu|RegOverflowDetected ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; 0.500        ; -0.754     ; 2.866      ;
; -3.535 ; Banco:bnc|B[6]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.858     ; 2.707      ;
; -3.521 ; AluControl:alc|aux[1] ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.247      ; 3.549      ;
; -3.472 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.113      ; 3.366      ;
; -3.469 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.133      ; 3.824      ;
; -3.465 ; Banco:bnc|B[15]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.351     ; 2.197      ;
; -3.463 ; Banco:bnc|B[9]        ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.348     ; 2.198      ;
; -3.462 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.095      ; 3.700      ;
; -3.460 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.120      ; 3.724      ;
; -3.437 ; Banco:bnc|B[9]        ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.986     ; 2.481      ;
; -3.429 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.113      ; 3.323      ;
; -3.419 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.095      ; 3.657      ;
; -3.417 ; immediate[0]          ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -0.317     ; 3.130      ;
; -3.414 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.117      ; 3.685      ;
; -3.407 ; Banco:bnc|B[14]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.360     ; 2.130      ;
; -3.407 ; immediate[0]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.204      ; 3.755      ;
; -3.405 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.117      ; 3.676      ;
; -3.399 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.133      ; 3.754      ;
; -3.398 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.117      ; 3.669      ;
; -3.394 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.113      ; 3.288      ;
; -3.384 ; Banco:bnc|B[12]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.360     ; 2.107      ;
; -3.384 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.095      ; 3.622      ;
; -3.381 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.128      ; 3.730      ;
; -3.381 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.133      ; 3.736      ;
; -3.380 ; immediate[0]          ; ALU:alu|RegOverflowDetected ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -0.679     ; 2.784      ;
; -3.374 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.128      ; 3.723      ;
; -3.373 ; Banco:bnc|B[10]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.348     ; 2.108      ;
; -3.362 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.093      ; 3.598      ;
; -3.356 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.128      ; 3.705      ;
; -3.349 ; immediate[1]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.176      ; 3.746      ;
; -3.347 ; Banco:bnc|B[10]       ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.986     ; 2.391      ;
; -3.338 ; Banco:bnc|B[12]       ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.998     ; 2.370      ;
; -3.332 ; immediate[1]          ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.500        ; -0.353     ; 3.009      ;
; -3.323 ; Banco:bnc|B[11]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.220     ; 2.186      ;
; -3.320 ; Banco:bnc|B[15]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.113      ; 3.214      ;
; -3.320 ; immediate[2]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.357      ; 3.458      ;
; -3.319 ; Banco:bnc|B[2]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.093      ; 3.555      ;
; -3.314 ; Banco:bnc|B[13]       ; ALU:alu|RegOverflowDetected ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -1.360     ; 2.037      ;
; -3.311 ; AluControl:alc|aux[0] ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.251      ; 3.716      ;
; -3.309 ; Banco:bnc|B[15]       ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.128      ; 3.658      ;
; -3.309 ; immediate[2]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.372      ; 3.902      ;
; -3.308 ; Banco:bnc|B[15]       ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.120      ; 3.572      ;
; -3.308 ; immediate[2]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.364      ; 3.816      ;
; -3.308 ; immediate[3]          ; ALU:alu|RegALUout[7]        ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.356      ; 3.445      ;
; -3.297 ; Banco:bnc|B[11]       ; ALU:alu|regZero             ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; -0.858     ; 2.469      ;
; -3.297 ; immediate[3]          ; ALU:alu|RegALUout[14]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.371      ; 3.889      ;
; -3.296 ; immediate[3]          ; ALU:alu|RegALUout[11]       ; state[0]               ; AluControl:alc|aux[3] ; 0.500        ; 0.363      ; 3.803      ;
; -3.287 ; Banco:bnc|B[8]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.116      ; 3.184      ;
; -3.284 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[10]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.093      ; 3.520      ;
; -3.276 ; Banco:bnc|B[8]        ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.131      ; 3.628      ;
; -3.275 ; Banco:bnc|B[8]        ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.123      ; 3.542      ;
; -3.262 ; Banco:bnc|B[14]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.104      ; 3.147      ;
; -3.261 ; AluControl:alc|aux[2] ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.251      ; 3.666      ;
; -3.260 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[2]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.122      ; 3.513      ;
; -3.259 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.113      ; 3.153      ;
; -3.251 ; Banco:bnc|B[14]       ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.119      ; 3.591      ;
; -3.250 ; Banco:bnc|B[14]       ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.111      ; 3.505      ;
; -3.249 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.095      ; 3.487      ;
; -3.245 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.133      ; 3.600      ;
; -3.244 ; Banco:bnc|B[3]        ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.117      ; 3.515      ;
; -3.239 ; Banco:bnc|B[12]       ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.104      ; 3.124      ;
; -3.235 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[6]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.122      ; 3.576      ;
; -3.228 ; Banco:bnc|B[12]       ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.119      ; 3.568      ;
; -3.227 ; Banco:bnc|B[0]        ; ALU:alu|RegALUout[1]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.178      ; 3.630      ;
; -3.227 ; Banco:bnc|B[12]       ; ALU:alu|RegALUout[11]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.111      ; 3.482      ;
; -3.224 ; Banco:bnc|B[1]        ; ALU:alu|RegALUout[1]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.500        ; 0.178      ; 3.627      ;
+--------+-----------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IR[13]'                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.686 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[0]    ; LeMem        ; IR[13]      ; 0.500        ; -1.048     ; 2.664      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.628 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[3]    ; LeMem        ; IR[13]      ; 0.500        ; -1.207     ; 2.532      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.584 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[1]    ; LeMem        ; IR[13]      ; 0.500        ; -1.012     ; 2.671      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.524 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[2]    ; LeMem        ; IR[13]      ; 0.500        ; -1.208     ; 2.430      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.485 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[2]         ; LeMem        ; IR[13]      ; 0.500        ; 0.295      ; 3.572      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.218 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[3]         ; LeMem        ; IR[13]      ; 0.500        ; 0.275      ; 3.595      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.211 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[4]         ; LeMem        ; IR[13]      ; 0.500        ; 0.232      ; 3.590      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.170 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[5]         ; LeMem        ; IR[13]      ; 0.500        ; 0.238      ; 3.565      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.137 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[0]         ; LeMem        ; IR[13]      ; 0.500        ; 0.227      ; 3.507      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -3.124 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[1]         ; LeMem        ; IR[13]      ; 0.500        ; 0.296      ; 3.530      ;
; -2.327 ; Banco:bnc|B[2]                                                                                     ; ALU:alu|regZero ; CLOCK_50     ; IR[13]      ; 0.500        ; 0.926      ; 3.283      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.327 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[0]     ; LeMem        ; IR[13]      ; 1.000        ; -0.017     ; 2.428      ;
; -2.304 ; Banco:bnc|B[3]                                                                                     ; ALU:alu|regZero ; CLOCK_50     ; IR[13]      ; 0.500        ; 0.926      ; 3.260      ;
; -2.293 ; Banco:bnc|B[0]                                                                                     ; ALU:alu|regZero ; CLOCK_50     ; IR[13]      ; 0.500        ; 0.926      ; 3.249      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.253 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[4]     ; LeMem        ; IR[13]      ; 1.000        ; -0.102     ; 2.759      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.217 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[1]      ; LeMem        ; IR[13]      ; 0.500        ; 0.221      ; 2.664      ;
; -2.215 ; Banco:bnc|B[1]                                                                                     ; ALU:alu|regZero ; CLOCK_50     ; IR[13]      ; 0.500        ; 0.926      ; 3.171      ;
; -2.090 ; immediate[0]                                                                                       ; ALU:alu|regZero ; state[0]     ; IR[13]      ; 0.500        ; 1.010      ; 3.130      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.060 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[3]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.532      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.059 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[2]      ; LeMem        ; IR[13]      ; 0.500        ; 0.253      ; 2.455      ;
; -2.021 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[0]      ; LeMem        ; IR[13]      ; 0.500        ; 0.292      ; 2.426      ;
; -2.021 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[0]      ; LeMem        ; IR[13]      ; 0.500        ; 0.292      ; 2.426      ;
; -2.021 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[0]      ; LeMem        ; IR[13]      ; 0.500        ; 0.292      ; 2.426      ;
; -2.021 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[0]      ; LeMem        ; IR[13]      ; 0.500        ; 0.292      ; 2.426      ;
; -2.021 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[0]      ; LeMem        ; IR[13]      ; 0.500        ; 0.292      ; 2.426      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[11][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.631 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[8][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.548     ; 4.115      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.583 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[5][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.061      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.580 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[14][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.554     ; 4.058      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.574 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[2][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.055      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.572 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[0][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.053      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.566 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[12][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.047      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[13][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.565 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[1][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.551     ; 4.046      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.558 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[10][13] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 4.040      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.491 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[13][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.996      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[6][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.489 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[7][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.547     ; 3.974      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.466 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[9][13]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.527     ; 3.971      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.452 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[10][14] ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.934      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.448 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Banco:bnc|Registradores[8][14]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.550     ; 3.930      ;
; -3.426 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Banco:bnc|Registradores[13][7]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.545     ; 3.913      ;
; -3.426 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Banco:bnc|Registradores[13][7]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.545     ; 3.913      ;
; -3.426 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Banco:bnc|Registradores[13][7]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.545     ; 3.913      ;
; -3.426 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Banco:bnc|Registradores[13][7]  ; LeMem        ; CLOCK_50    ; 1.000        ; -0.545     ; 3.913      ;
+--------+----------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'state[0]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.098 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[0] ; LeMem        ; state[0]    ; 0.500        ; -0.460     ; 2.664      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -3.040 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[3] ; LeMem        ; state[0]    ; 0.500        ; -0.619     ; 2.532      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.996 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[1] ; LeMem        ; state[0]    ; 0.500        ; -0.424     ; 2.671      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.980 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRC[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 3.374      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.936 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; immediate[2] ; LeMem        ; state[0]    ; 0.500        ; -0.620     ; 2.430      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.905 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRA[2]  ; LeMem        ; state[0]    ; 0.500        ; 0.282      ; 3.271      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.897 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[2]      ; LeMem        ; state[0]    ; 0.500        ; 0.883      ; 3.572      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.657 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRC[0]  ; LeMem        ; state[0]    ; 0.500        ; 0.251      ; 3.064      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.630 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[3]      ; LeMem        ; state[0]    ; 0.500        ; 0.863      ; 3.595      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.623 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[4]      ; LeMem        ; state[0]    ; 0.500        ; 0.820      ; 3.590      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.622 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRA[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.279      ; 2.994      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.589 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRB[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.999      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.582 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[5]      ; LeMem        ; state[0]    ; 0.500        ; 0.826      ; 3.565      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.573 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRB[1]  ; LeMem        ; state[0]    ; 0.500        ; 0.313      ; 2.986      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.549 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; bnch[0]      ; LeMem        ; state[0]    ; 0.500        ; 0.815      ; 3.507      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.542 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regADDRC[3]  ; LeMem        ; state[0]    ; 0.500        ; 0.253      ; 2.945      ;
; -2.536 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 0.884      ; 3.530      ;
; -2.536 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 0.884      ; 3.530      ;
; -2.536 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 0.884      ; 3.530      ;
; -2.536 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; bnch[1]      ; LeMem        ; state[0]    ; 0.500        ; 0.884      ; 3.530      ;
+--------+----------------------------------------------------------------------------------------------------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'OrigPC[0]'                                                                                                        ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; -2.404 ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.916     ; 1.241      ;
; -2.046 ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.874     ; 0.925      ;
; -1.945 ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.910     ; 1.148      ;
; -1.921 ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.911     ; 1.118      ;
; -1.865 ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.956     ; 1.061      ;
; -1.816 ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.328     ; 1.241      ;
; -1.672 ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.845     ; 0.940      ;
; -1.640 ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.934     ; 0.858      ;
; -1.627 ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.836     ; 0.899      ;
; -1.603 ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.859     ; 0.771      ;
; -1.458 ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.286     ; 0.925      ;
; -1.357 ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.322     ; 1.148      ;
; -1.333 ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.323     ; 1.118      ;
; -1.277 ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.368     ; 1.061      ;
; -1.260 ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; 0.500        ; -0.860     ; 0.503      ;
; -1.084 ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.257     ; 0.940      ;
; -1.052 ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.346     ; 0.858      ;
; -1.039 ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.248     ; 0.899      ;
; -1.015 ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.271     ; 0.771      ;
; -0.672 ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; -0.272     ; 0.503      ;
; -0.642 ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; 0.500        ; 0.391      ; 1.060      ;
; -0.552 ; ALU:alu|RegALUout[2] ; muxPc2:mxPC2|addr[2] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.221      ; 1.026      ;
; -0.489 ; OrigPC[1]            ; muxPc2:mxPC2|addr[0] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.775      ; 1.377      ;
; -0.361 ; OrigPC[1]            ; muxPc2:mxPC2|addr[2] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.772      ; 0.886      ;
; -0.201 ; ALU:alu|RegALUout[5] ; muxPc2:mxPC2|addr[5] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.226      ; 0.954      ;
; -0.131 ; ALU:alu|RegALUout[1] ; muxPc2:mxPC2|addr[1] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.171      ; 0.910      ;
; -0.103 ; ALU:alu|RegALUout[0] ; muxPc2:mxPC2|addr[0] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.242      ; 0.958      ;
; -0.102 ; OrigPC[1]            ; muxPc2:mxPC2|addr[1] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.778      ; 0.988      ;
; -0.087 ; OrigPC[1]            ; muxPc2:mxPC2|addr[5] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.772      ; 0.886      ;
; -0.054 ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; 0.979      ; 1.060      ;
; -0.005 ; ALU:alu|RegALUout[3] ; muxPc2:mxPC2|addr[3] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.161      ; 0.818      ;
; 0.038  ; OrigPC[1]            ; muxPc2:mxPC2|addr[3] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.712      ; 0.826      ;
; 0.038  ; OrigPC[1]            ; muxPc2:mxPC2|addr[4] ; Controle:ctl|signal[0] ; OrigPC[0]   ; 0.500        ; 0.765      ; 0.830      ;
; 0.063  ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; 0.500        ; 0.420      ; 0.460      ;
; 0.261  ; ALU:alu|RegALUout[4] ; muxPc2:mxPC2|addr[4] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 1.000        ; 0.214      ; 0.556      ;
; 0.651  ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; 0.500        ; 1.008      ; 0.460      ;
; 0.736  ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.166      ; 1.543      ;
; 0.880  ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.163      ; 1.036      ;
; 1.119  ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.163      ; 1.071      ;
; 1.145  ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.169      ; 1.132      ;
; 1.154  ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.156      ; 1.105      ;
; 1.236  ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.166      ; 1.543      ;
; 1.289  ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 0.500        ; 2.103      ; 0.966      ;
; 1.380  ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.163      ; 1.036      ;
; 1.619  ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.163      ; 1.071      ;
; 1.645  ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.169      ; 1.132      ;
; 1.654  ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.156      ; 1.105      ;
; 1.789  ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 1.000        ; 2.103      ; 0.966      ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EscrevePC'                                                                                          ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; -1.899 ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.780     ; 1.151      ;
; -1.881 ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.780     ; 1.133      ;
; -1.881 ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.780     ; 1.133      ;
; -1.875 ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.779     ; 1.128      ;
; -1.875 ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.779     ; 1.128      ;
; -1.866 ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 1.000        ; -1.784     ; 1.114      ;
; -1.862 ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.243     ; 1.151      ;
; -1.844 ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.243     ; 1.133      ;
; -1.844 ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.243     ; 1.133      ;
; -1.838 ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.242     ; 1.128      ;
; -1.838 ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.242     ; 1.128      ;
; -1.829 ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 0.500        ; -1.247     ; 1.114      ;
; -0.725 ; state[3]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.420      ;
; -0.707 ; state[3]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.402      ;
; -0.707 ; state[3]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.402      ;
; -0.701 ; state[3]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.397      ;
; -0.701 ; state[3]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.397      ;
; -0.692 ; state[3]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.159      ; 1.383      ;
; -0.580 ; state[2]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.275      ;
; -0.562 ; state[2]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.257      ;
; -0.562 ; state[2]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.257      ;
; -0.556 ; state[2]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.252      ;
; -0.556 ; state[2]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.252      ;
; -0.547 ; state[2]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.159      ; 1.238      ;
; -0.420 ; state[1]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.115      ;
; -0.402 ; state[1]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.097      ;
; -0.402 ; state[1]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.163      ; 1.097      ;
; -0.396 ; state[1]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.092      ;
; -0.396 ; state[1]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.164      ; 1.092      ;
; -0.387 ; state[1]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; 0.500        ; 0.159      ; 1.078      ;
; 0.300  ; muxPc2:mxPC2|addr[1] ; PC[1]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.190     ; 0.042      ;
; 0.303  ; muxPc2:mxPC2|addr[0] ; PC[0]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.187     ; 0.042      ;
; 0.305  ; muxPc2:mxPC2|addr[2] ; PC[2]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.185     ; 0.042      ;
; 0.305  ; muxPc2:mxPC2|addr[5] ; PC[5]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.185     ; 0.042      ;
; 0.308  ; muxPc2:mxPC2|addr[4] ; PC[4]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.182     ; 0.042      ;
; 0.365  ; muxPc2:mxPC2|addr[3] ; PC[3]   ; OrigPC[0]             ; EscrevePC   ; 0.500        ; -0.125     ; 0.042      ;
; 0.528  ; ALU:alu|regZero      ; PC[3]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.147      ; 1.151      ;
; 0.546  ; ALU:alu|regZero      ; PC[2]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.147      ; 1.133      ;
; 0.546  ; ALU:alu|regZero      ; PC[5]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.147      ; 1.133      ;
; 0.552  ; ALU:alu|regZero      ; PC[0]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.148      ; 1.128      ;
; 0.552  ; ALU:alu|regZero      ; PC[1]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.148      ; 1.128      ;
; 0.561  ; ALU:alu|regZero      ; PC[4]   ; AluControl:alc|aux[3] ; EscrevePC   ; 0.500        ; 1.143      ; 1.114      ;
; 0.930  ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.978      ; 1.721      ;
; 0.948  ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.978      ; 1.703      ;
; 0.948  ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.978      ; 1.703      ;
; 0.954  ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.979      ; 1.698      ;
; 0.954  ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.979      ; 1.698      ;
; 0.963  ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 0.500        ; 1.974      ; 1.684      ;
; 1.430  ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.978      ; 1.721      ;
; 1.448  ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.978      ; 1.703      ;
; 1.448  ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.978      ; 1.703      ;
; 1.454  ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.979      ; 1.698      ;
; 1.454  ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.979      ; 1.698      ;
; 1.463  ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 1.000        ; 1.974      ; 1.684      ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EscreveMem'                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ; EscreveMem             ; EscreveMem  ; 1.000        ; -0.017     ; 2.442      ;
; -1.284 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 1.039      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.664      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.275 ; state[1]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.663      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.599      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.210 ; state[2]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.598      ;
; -1.190 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 0.945      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.110     ; 1.571      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.182 ; state[3]                                                                                           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.500        ; -0.111     ; 1.570      ;
; -1.090 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 0.845      ;
; -1.077 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 0.832      ;
; -1.028 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 0.783      ;
; -1.005 ; IouD                                                                                               ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; Controle:ctl|signal[0] ; EscreveMem  ; 1.000        ; -1.244     ; 0.760      ;
; -0.939 ; endereco[5]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]               ; EscreveMem  ; 1.000        ; -1.071     ; 0.867      ;
; -0.842 ; endereco[5]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; IR[13]                 ; EscreveMem  ; 0.500        ; -0.474     ; 0.867      ;
; -0.828 ; endereco[1]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]               ; EscreveMem  ; 1.000        ; -1.072     ; 0.755      ;
; -0.731 ; endereco[1]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; IR[13]                 ; EscreveMem  ; 0.500        ; -0.475     ; 0.755      ;
; -0.715 ; endereco[4]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]               ; EscreveMem  ; 1.000        ; -0.986     ; 0.728      ;
; -0.693 ; endereco[0]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]               ; EscreveMem  ; 1.000        ; -1.071     ; 0.621      ;
; -0.681 ; endereco[3]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]               ; EscreveMem  ; 1.000        ; -0.953     ; 0.727      ;
; -0.618 ; endereco[4]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; IR[13]                 ; EscreveMem  ; 0.500        ; -0.389     ; 0.728      ;
; -0.596 ; endereco[0]                                                                                        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; IR[13]                 ; EscreveMem  ; 0.500        ; -0.474     ; 0.621      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LeMem'                                                                                                                                                                                 ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.293 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 1.039      ;
; -1.199 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 0.945      ;
; -1.099 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 0.845      ;
; -1.086 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 0.832      ;
; -1.037 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 0.783      ;
; -1.014 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Controle:ctl|signal[0] ; LeMem       ; 0.500        ; -0.753     ; 0.760      ;
; -0.948 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; state[0]               ; LeMem       ; 0.500        ; -0.580     ; 0.867      ;
; -0.837 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; state[0]               ; LeMem       ; 0.500        ; -0.581     ; 0.755      ;
; -0.724 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; state[0]               ; LeMem       ; 0.500        ; -0.495     ; 0.728      ;
; -0.702 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; state[0]               ; LeMem       ; 0.500        ; -0.580     ; 0.621      ;
; -0.690 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; state[0]               ; LeMem       ; 0.500        ; -0.462     ; 0.727      ;
; -0.595 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; state[0]               ; LeMem       ; 0.500        ; -0.462     ; 0.632      ;
; -0.511 ; PC[4]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; EscrevePC              ; LeMem       ; 0.500        ; 0.222      ; 1.232      ;
; -0.422 ; PC[0]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; EscrevePC              ; LeMem       ; 0.500        ; 0.217      ; 1.138      ;
; -0.377 ; PC[1]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; EscrevePC              ; LeMem       ; 0.500        ; 0.217      ; 1.093      ;
; -0.224 ; PC[2]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; EscrevePC              ; LeMem       ; 0.500        ; 0.218      ; 0.941      ;
; -0.189 ; PC[5]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; EscrevePC              ; LeMem       ; 0.500        ; 0.218      ; 0.906      ;
; -0.177 ; PC[3]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; EscrevePC              ; LeMem       ; 0.500        ; 0.218      ; 0.894      ;
; 0.149  ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]                 ; LeMem       ; 1.000        ; 0.017      ; 0.867      ;
; 0.260  ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]                 ; LeMem       ; 1.000        ; 0.016      ; 0.755      ;
; 0.373  ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]                 ; LeMem       ; 1.000        ; 0.102      ; 0.728      ;
; 0.395  ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]                 ; LeMem       ; 1.000        ; 0.017      ; 0.621      ;
; 0.407  ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]                 ; LeMem       ; 1.000        ; 0.135      ; 0.727      ;
; 0.502  ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]                 ; LeMem       ; 1.000        ; 0.135      ; 0.632      ;
+--------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controle:ctl|signal[0]'                                                                                                ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; -0.580 ; Controle:ctl|signal[3]  ; OrigBALU[0] ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.549     ; 0.555      ;
; -0.486 ; Controle:ctl|signal[4]  ; OrigBALU[1] ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.445     ; 0.638      ;
; -0.192 ; Controle:ctl|signal[15] ; OrigPC[1]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; -0.422     ; 0.351      ;
; 0.691  ; Controle:ctl|signal[13] ; OpALU[0]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.347      ; 0.789      ;
; 1.052  ; Controle:ctl|signal[10] ; IouD        ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.263      ; 0.794      ;
; 1.172  ; Controle:ctl|signal[2]  ; OrigAALU    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.370      ; 0.796      ;
; 1.228  ; Controle:ctl|signal[14] ; OrigPC[0]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.081      ; 0.399      ;
; 1.268  ; Controle:ctl|signal[6]  ; OpALU[1]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.217      ; 0.578      ;
; 1.284  ; Controle:ctl|signal[7]  ; LeMem       ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.143      ; 0.478      ;
; 1.359  ; Controle:ctl|signal[1]  ; EscreveReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.216      ; 0.472      ;
; 1.378  ; Controle:ctl|signal[12] ; EscrevePC   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.142      ; 0.483      ;
; 1.386  ; Controle:ctl|signal[9]  ; MemparaReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.143      ; 0.472      ;
; 1.392  ; Controle:ctl|signal[8]  ; EscreveMem  ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.216      ; 0.480      ;
; 1.481  ; Controle:ctl|signal[11] ; EscreveIR   ; CLOCK_50               ; Controle:ctl|signal[0] ; 1.000        ; 1.233      ; 0.404      ;
; 2.313  ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 0.500        ; 2.879      ; 0.834      ;
; 2.813  ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 1.000        ; 2.879      ; 0.834      ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LCD:display_LCD|conta_clock[14]'                                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.246 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.278      ;
; -0.246 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.278      ;
; -0.221 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.253      ;
; -0.153 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.185      ;
; -0.128 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.160      ;
; -0.101 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.133      ;
; -0.093 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.125      ;
; -0.076 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.108      ;
; -0.047 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 1.078      ;
; -0.046 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.078      ;
; -0.046 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.078      ;
; 0.027  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 1.005      ;
; 0.043  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.990      ;
; 0.054  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.979      ;
; 0.059  ; LCD:display_LCD|enable    ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.973      ;
; 0.064  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.968      ;
; 0.071  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.961      ;
; 0.076  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.956      ;
; 0.082  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.951      ;
; 0.098  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.935      ;
; 0.103  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.930      ;
; 0.117  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.915      ;
; 0.121  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.912      ;
; 0.134  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.898      ;
; 0.157  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.875      ;
; 0.161  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.872      ;
; 0.163  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.869      ;
; 0.183  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 0.848      ;
; 0.207  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.825      ;
; 0.207  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.825      ;
; 0.240  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.001      ; 0.793      ;
; 0.252  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 0.779      ;
; 0.258  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.774      ;
; 0.280  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 0.751      ;
; 0.285  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.747      ;
; 0.306  ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.726      ;
; 0.326  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.706      ;
; 0.328  ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.704      ;
; 0.388  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 0.643      ;
; 0.389  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; -0.001     ; 0.642      ;
; 0.665  ; LCD:display_LCD|rs        ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IR[13]'                                                                                                              ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+
; -2.795 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 3.758      ; 1.104      ;
; -2.295 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 3.758      ; 1.104      ;
; -2.258 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 3.221      ; 1.104      ;
; -1.758 ; AluControl:alc|aux[3]       ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 3.221      ; 1.104      ;
; -1.671 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; -0.500       ; 3.289      ; 1.118      ;
; -1.634 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero ; AluControl:alc|aux[3]  ; IR[13]      ; 0.000        ; 2.752      ; 1.118      ;
; -1.616 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 3.758      ; 2.142      ;
; -1.424 ; IR[15]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 3.328      ; 1.904      ;
; -1.369 ; IR[12]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 3.325      ; 1.956      ;
; -1.298 ; IR[14]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; 0.000        ; 3.326      ; 2.028      ;
; -1.116 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 3.758      ; 2.142      ;
; -1.079 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 3.221      ; 2.142      ;
; -0.875 ; AluControl:alc|aux[2]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.072      ; 1.197      ;
; -0.834 ; OrigBALU[0]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.000        ; 2.639      ; 1.805      ;
; -0.758 ; OrigBALU[1]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; 0.000        ; 2.535      ; 1.777      ;
; -0.744 ; immediate[3]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 2.769      ; 2.025      ;
; -0.579 ; IR[13]                      ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 3.221      ; 2.142      ;
; -0.577 ; immediate[1]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 2.574      ; 1.997      ;
; -0.551 ; immediate[2]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 2.770      ; 2.219      ;
; -0.401 ; AluControl:alc|aux[1]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.072      ; 1.671      ;
; -0.388 ; Banco:bnc|B[15]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.938      ; 1.550      ;
; -0.387 ; IR[15]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 2.791      ; 1.904      ;
; -0.348 ; AluControl:alc|aux[0]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.072      ; 1.724      ;
; -0.332 ; IR[12]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 2.788      ; 1.956      ;
; -0.261 ; IR[14]                      ; ALU:alu|regZero ; EscreveIR              ; IR[13]      ; -0.500       ; 2.789      ; 2.028      ;
; -0.247 ; Banco:bnc|B[13]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.929      ; 1.682      ;
; -0.180 ; Banco:bnc|B[11]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.069      ; 1.889      ;
; -0.173 ; immediate[0]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; 0.000        ; 2.610      ; 2.437      ;
; -0.156 ; immediate[3]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 2.181      ; 2.025      ;
; -0.139 ; Banco:bnc|B[12]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.929      ; 1.790      ;
; -0.135 ; Banco:bnc|B[14]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.929      ; 1.794      ;
; -0.130 ; Banco:bnc|B[10]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.941      ; 1.811      ;
; -0.059 ; Banco:bnc|B[9]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.941      ; 1.882      ;
; -0.016 ; Banco:bnc|B[4]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.929      ; 1.913      ;
; 0.000  ; muxA:mxA|Reg[15]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 1.561      ;
; 0.011  ; immediate[1]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 1.986      ; 1.997      ;
; 0.012  ; muxA:mxA|Reg[11]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.958      ; 1.470      ;
; 0.036  ; Banco:bnc|B[5]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.941      ; 1.977      ;
; 0.037  ; muxA:mxA|Reg[15]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 1.561      ;
; 0.037  ; immediate[2]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 2.182      ; 2.219      ;
; 0.049  ; muxA:mxA|Reg[11]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.421      ; 1.470      ;
; 0.058  ; Banco:bnc|B[6]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.069      ; 2.127      ;
; 0.092  ; muxA:mxA|Reg[9]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.933      ; 1.525      ;
; 0.129  ; muxA:mxA|Reg[9]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.396      ; 1.525      ;
; 0.138  ; Banco:bnc|B[7]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 2.069      ; 2.207      ;
; 0.155  ; IR[3]                       ; bnch[5]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.511      ; 0.666      ;
; 0.162  ; AluControl:alc|aux[2]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.535      ; 1.197      ;
; 0.195  ; muxA:mxA|Reg[4]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.937      ; 1.632      ;
; 0.198  ; muxA:mxA|Reg[13]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.834      ; 1.532      ;
; 0.203  ; OrigBALU[0]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; -0.500       ; 2.102      ; 1.805      ;
; 0.207  ; muxA:mxA|Reg[12]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.937      ; 1.644      ;
; 0.232  ; muxA:mxA|Reg[4]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.400      ; 1.632      ;
; 0.235  ; muxA:mxA|Reg[13]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.297      ; 1.532      ;
; 0.244  ; muxA:mxA|Reg[12]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.400      ; 1.644      ;
; 0.248  ; Banco:bnc|B[8]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.941      ; 2.189      ;
; 0.250  ; muxA:mxA|Reg[6]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.937      ; 1.687      ;
; 0.264  ; muxA:mxA|Reg[14]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.834      ; 1.598      ;
; 0.279  ; OrigBALU[1]                 ; ALU:alu|regZero ; Controle:ctl|signal[0] ; IR[13]      ; -0.500       ; 1.998      ; 1.777      ;
; 0.287  ; muxA:mxA|Reg[6]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.400      ; 1.687      ;
; 0.290  ; muxA:mxA|Reg[3]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 1.851      ;
; 0.293  ; immediate[3]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 2.232      ; 2.025      ;
; 0.301  ; muxA:mxA|Reg[14]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.297      ; 1.598      ;
; 0.317  ; muxA:mxA|Reg[10]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.933      ; 1.750      ;
; 0.327  ; muxA:mxA|Reg[3]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 1.851      ;
; 0.340  ; muxA:mxA|Reg[8]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.933      ; 1.773      ;
; 0.349  ; IR[3]                       ; bnch[4]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.505      ; 0.854      ;
; 0.354  ; muxA:mxA|Reg[10]            ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.396      ; 1.750      ;
; 0.366  ; muxA:mxA|Reg[1]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 1.927      ;
; 0.377  ; muxA:mxA|Reg[8]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.396      ; 1.773      ;
; 0.403  ; muxA:mxA|Reg[1]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 1.927      ;
; 0.415  ; immediate[0]                ; ALU:alu|regZero ; state[0]               ; IR[13]      ; 0.000        ; 2.022      ; 2.437      ;
; 0.423  ; muxA:mxA|Reg[0]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 1.984      ;
; 0.424  ; Banco:bnc|B[3]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.938      ; 2.362      ;
; 0.460  ; muxA:mxA|Reg[0]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 1.984      ;
; 0.460  ; immediate[1]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 2.037      ; 1.997      ;
; 0.465  ; IR[3]                       ; bnch[1]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.569      ; 1.034      ;
; 0.486  ; immediate[2]                ; ALU:alu|regZero ; IR[13]                 ; IR[13]      ; -0.500       ; 2.233      ; 2.219      ;
; 0.496  ; muxA:mxA|Reg[5]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 2.057      ;
; 0.511  ; muxA:mxA|Reg[7]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.933      ; 1.944      ;
; 0.525  ; IR[3]                       ; bnch[2]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.568      ; 1.093      ;
; 0.533  ; muxA:mxA|Reg[5]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 2.057      ;
; 0.548  ; muxA:mxA|Reg[7]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.396      ; 1.944      ;
; 0.548  ; IR[3]                       ; bnch[3]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.548      ; 1.096      ;
; 0.617  ; Banco:bnc|B[1]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.938      ; 2.555      ;
; 0.633  ; muxA:mxA|Reg[2]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 2.061      ; 2.194      ;
; 0.636  ; AluControl:alc|aux[1]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.535      ; 1.671      ;
; 0.649  ; Banco:bnc|B[15]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.401      ; 1.550      ;
; 0.652  ; Banco:bnc|B[2]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.938      ; 2.590      ;
; 0.670  ; muxA:mxA|Reg[2]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.524      ; 2.194      ;
; 0.689  ; AluControl:alc|aux[0]       ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.535      ; 1.724      ;
; 0.689  ; PC[1]                       ; bnch[1]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.513      ; 1.202      ;
; 0.695  ; Banco:bnc|B[0]              ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; 0.000        ; 1.938      ; 2.633      ;
; 0.704  ; IR[3]                       ; bnch[0]         ; EscreveIR              ; IR[13]      ; 0.000        ; 0.500      ; 1.204      ;
; 0.722  ; PC[4]                       ; bnch[4]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.454      ; 1.176      ;
; 0.788  ; PC[3]                       ; bnch[3]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.493      ; 1.281      ;
; 0.790  ; Banco:bnc|B[13]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.392      ; 1.682      ;
; 0.794  ; PC[4]                       ; bnch[5]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.460      ; 1.254      ;
; 0.809  ; PC[2]                       ; bnch[2]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.513      ; 1.322      ;
; 0.837  ; PC[1]                       ; bnch[2]         ; EscrevePC              ; IR[13]      ; 0.000        ; 0.512      ; 1.349      ;
; 0.857  ; Banco:bnc|B[11]             ; ALU:alu|regZero ; CLOCK_50               ; IR[13]      ; -0.500       ; 1.532      ; 1.889      ;
+--------+-----------------------------+-----------------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controle:ctl|signal[0]'                                                                                                 ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+
; -2.186 ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; 0.000        ; 2.879      ; 0.834      ;
; -1.686 ; Controle:ctl|signal[0]  ; RegDst      ; Controle:ctl|signal[0] ; Controle:ctl|signal[0] ; -0.500       ; 2.879      ; 0.834      ;
; -0.829 ; Controle:ctl|signal[11] ; EscreveIR   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.233      ; 0.404      ;
; -0.744 ; Controle:ctl|signal[1]  ; EscreveReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.216      ; 0.472      ;
; -0.736 ; Controle:ctl|signal[8]  ; EscreveMem  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.216      ; 0.480      ;
; -0.682 ; Controle:ctl|signal[14] ; OrigPC[0]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.081      ; 0.399      ;
; -0.671 ; Controle:ctl|signal[9]  ; MemparaReg  ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.143      ; 0.472      ;
; -0.665 ; Controle:ctl|signal[7]  ; LeMem       ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.143      ; 0.478      ;
; -0.659 ; Controle:ctl|signal[12] ; EscrevePC   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.142      ; 0.483      ;
; -0.639 ; Controle:ctl|signal[6]  ; OpALU[1]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.217      ; 0.578      ;
; -0.574 ; Controle:ctl|signal[2]  ; OrigAALU    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.370      ; 0.796      ;
; -0.558 ; Controle:ctl|signal[13] ; OpALU[0]    ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.347      ; 0.789      ;
; -0.469 ; Controle:ctl|signal[10] ; IouD        ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; 1.263      ; 0.794      ;
; 0.773  ; Controle:ctl|signal[15] ; OrigPC[1]   ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.422     ; 0.351      ;
; 1.083  ; Controle:ctl|signal[4]  ; OrigBALU[1] ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.445     ; 0.638      ;
; 1.104  ; Controle:ctl|signal[3]  ; OrigBALU[0] ; CLOCK_50               ; Controle:ctl|signal[0] ; 0.000        ; -0.549     ; 0.555      ;
+--------+-------------------------+-------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'state[0]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.672 ; IR[13]                                                                                             ; regADDRA[3] ; IR[13]       ; state[0]    ; 0.000        ; 2.475      ; 0.803      ;
; -1.450 ; IR[13]                                                                                             ; regADDRA[2] ; IR[13]       ; state[0]    ; 0.000        ; 2.478      ; 1.028      ;
; -1.441 ; IR[13]                                                                                             ; regADDRA[1] ; IR[13]       ; state[0]    ; 0.000        ; 2.489      ; 1.048      ;
; -1.441 ; IR[13]                                                                                             ; regADDRA[0] ; IR[13]       ; state[0]    ; 0.000        ; 2.488      ; 1.047      ;
; -1.431 ; IR[13]                                                                                             ; regADDRB[0] ; IR[13]       ; state[0]    ; 0.000        ; 2.509      ; 1.078      ;
; -1.430 ; IR[13]                                                                                             ; regADDRB[2] ; IR[13]       ; state[0]    ; 0.000        ; 2.510      ; 1.080      ;
; -1.429 ; IR[13]                                                                                             ; regADDRB[3] ; IR[13]       ; state[0]    ; 0.000        ; 2.509      ; 1.080      ;
; -1.387 ; IR[15]                                                                                             ; regADDRA[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.045      ; 0.658      ;
; -1.381 ; IR[13]                                                                                             ; regADDRB[1] ; IR[13]       ; state[0]    ; 0.000        ; 2.509      ; 1.128      ;
; -1.269 ; IR[14]                                                                                             ; regADDRA[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.043      ; 0.774      ;
; -1.243 ; IR[13]                                                                                             ; regADDRC[1] ; IR[13]       ; state[0]    ; 0.000        ; 2.449      ; 1.206      ;
; -1.172 ; IR[13]                                                                                             ; regADDRA[3] ; IR[13]       ; state[0]    ; -0.500       ; 2.475      ; 0.803      ;
; -1.165 ; IR[15]                                                                                             ; regADDRA[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.048      ; 0.883      ;
; -1.156 ; IR[15]                                                                                             ; regADDRA[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.059      ; 0.903      ;
; -1.156 ; IR[15]                                                                                             ; regADDRA[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.058      ; 0.902      ;
; -1.154 ; IR[13]                                                                                             ; regADDRC[3] ; IR[13]       ; state[0]    ; 0.000        ; 2.449      ; 1.295      ;
; -1.146 ; IR[15]                                                                                             ; regADDRB[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.079      ; 0.933      ;
; -1.145 ; IR[15]                                                                                             ; regADDRB[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.080      ; 0.935      ;
; -1.144 ; IR[15]                                                                                             ; regADDRB[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.079      ; 0.935      ;
; -1.096 ; IR[15]                                                                                             ; regADDRB[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.079      ; 0.983      ;
; -1.095 ; IR[13]                                                                                             ; regADDRC[0] ; IR[13]       ; state[0]    ; 0.000        ; 2.447      ; 1.352      ;
; -1.084 ; IR[13]                                                                                             ; regADDRC[2] ; IR[13]       ; state[0]    ; 0.000        ; 2.450      ; 1.366      ;
; -1.047 ; IR[14]                                                                                             ; regADDRA[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.046      ; 0.999      ;
; -1.038 ; IR[14]                                                                                             ; regADDRA[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.057      ; 1.019      ;
; -1.038 ; IR[14]                                                                                             ; regADDRA[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.056      ; 1.018      ;
; -1.028 ; IR[14]                                                                                             ; regADDRB[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.077      ; 1.049      ;
; -1.027 ; IR[14]                                                                                             ; regADDRB[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.078      ; 1.051      ;
; -1.026 ; IR[14]                                                                                             ; regADDRB[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.077      ; 1.051      ;
; -0.978 ; IR[14]                                                                                             ; regADDRB[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.077      ; 1.099      ;
; -0.958 ; IR[15]                                                                                             ; regADDRC[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.019      ; 1.061      ;
; -0.950 ; IR[13]                                                                                             ; regADDRA[2] ; IR[13]       ; state[0]    ; -0.500       ; 2.478      ; 1.028      ;
; -0.941 ; IR[13]                                                                                             ; regADDRA[1] ; IR[13]       ; state[0]    ; -0.500       ; 2.489      ; 1.048      ;
; -0.941 ; IR[13]                                                                                             ; regADDRA[0] ; IR[13]       ; state[0]    ; -0.500       ; 2.488      ; 1.047      ;
; -0.931 ; IR[13]                                                                                             ; regADDRB[0] ; IR[13]       ; state[0]    ; -0.500       ; 2.509      ; 1.078      ;
; -0.930 ; IR[13]                                                                                             ; regADDRB[2] ; IR[13]       ; state[0]    ; -0.500       ; 2.510      ; 1.080      ;
; -0.929 ; IR[13]                                                                                             ; regADDRB[3] ; IR[13]       ; state[0]    ; -0.500       ; 2.509      ; 1.080      ;
; -0.881 ; IR[13]                                                                                             ; regADDRB[1] ; IR[13]       ; state[0]    ; -0.500       ; 2.509      ; 1.128      ;
; -0.869 ; IR[15]                                                                                             ; regADDRC[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.019      ; 1.150      ;
; -0.840 ; IR[14]                                                                                             ; regADDRC[1] ; EscreveIR    ; state[0]    ; 0.000        ; 2.017      ; 1.177      ;
; -0.810 ; IR[15]                                                                                             ; regADDRC[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.017      ; 1.207      ;
; -0.799 ; IR[15]                                                                                             ; regADDRC[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.020      ; 1.221      ;
; -0.751 ; IR[14]                                                                                             ; regADDRC[3] ; EscreveIR    ; state[0]    ; 0.000        ; 2.017      ; 1.266      ;
; -0.743 ; IR[13]                                                                                             ; regADDRC[1] ; IR[13]       ; state[0]    ; -0.500       ; 2.449      ; 1.206      ;
; -0.692 ; IR[14]                                                                                             ; regADDRC[0] ; EscreveIR    ; state[0]    ; 0.000        ; 2.015      ; 1.323      ;
; -0.681 ; IR[14]                                                                                             ; regADDRC[2] ; EscreveIR    ; state[0]    ; 0.000        ; 2.018      ; 1.337      ;
; -0.654 ; IR[13]                                                                                             ; regADDRC[3] ; IR[13]       ; state[0]    ; -0.500       ; 2.449      ; 1.295      ;
; -0.595 ; IR[13]                                                                                             ; regADDRC[0] ; IR[13]       ; state[0]    ; -0.500       ; 2.447      ; 1.352      ;
; -0.584 ; IR[13]                                                                                             ; regADDRC[2] ; IR[13]       ; state[0]    ; -0.500       ; 2.450      ; 1.366      ;
; -0.433 ; IR[3]                                                                                              ; bnch[5]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.099      ; 0.666      ;
; -0.239 ; IR[3]                                                                                              ; bnch[4]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.093      ; 0.854      ;
; -0.123 ; IR[3]                                                                                              ; bnch[1]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.157      ; 1.034      ;
; -0.063 ; IR[3]                                                                                              ; bnch[2]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.156      ; 1.093      ;
; -0.040 ; IR[3]                                                                                              ; bnch[3]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.136      ; 1.096      ;
; 0.101  ; PC[1]                                                                                              ; bnch[1]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.101      ; 1.202      ;
; 0.116  ; IR[3]                                                                                              ; bnch[0]     ; EscreveIR    ; state[0]    ; 0.000        ; 1.088      ; 1.204      ;
; 0.134  ; PC[4]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.042      ; 1.176      ;
; 0.200  ; PC[3]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.081      ; 1.281      ;
; 0.206  ; PC[4]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.048      ; 1.254      ;
; 0.221  ; PC[2]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.101      ; 1.322      ;
; 0.249  ; PC[1]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.100      ; 1.349      ;
; 0.278  ; PC[5]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.044      ; 1.322      ;
; 0.292  ; PC[1]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.080      ; 1.372      ;
; 0.299  ; PC[1]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.043      ; 1.342      ;
; 0.310  ; PC[3]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.044      ; 1.354      ;
; 0.330  ; PC[1]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.037      ; 1.367      ;
; 0.341  ; PC[3]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.038      ; 1.379      ;
; 0.369  ; PC[2]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.081      ; 1.450      ;
; 0.376  ; PC[2]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.044      ; 1.420      ;
; 0.402  ; PC[0]                                                                                              ; bnch[1]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.101      ; 1.503      ;
; 0.407  ; PC[2]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.038      ; 1.445      ;
; 0.445  ; PC[0]                                                                                              ; bnch[2]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.100      ; 1.545      ;
; 0.447  ; PC[0]                                                                                              ; bnch[0]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.032      ; 1.479      ;
; 0.488  ; PC[0]                                                                                              ; bnch[3]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.080      ; 1.568      ;
; 0.495  ; PC[0]                                                                                              ; bnch[5]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.043      ; 1.538      ;
; 0.526  ; PC[0]                                                                                              ; bnch[4]     ; EscrevePC    ; state[0]    ; 0.000        ; 1.037      ; 1.563      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.046  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[0]  ; LeMem        ; state[0]    ; -0.500       ; 0.880      ; 2.426      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.114  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[2]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.455      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.191  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; regjump[3]  ; LeMem        ; state[0]    ; -0.500       ; 0.841      ; 2.532      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.347  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; endereco[1] ; LeMem        ; state[0]    ; -0.500       ; 0.581      ; 2.428      ;
; 2.348  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; endereco[0] ; LeMem        ; state[0]    ; -0.500       ; 0.580      ; 2.428      ;
+--------+----------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.562 ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; CLOCK_50    ; 0.000        ; 1.659      ; 0.390      ;
; -1.321 ; state[0]                        ; Controle:ctl|signal[14]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.813      ; 0.785      ;
; -1.265 ; IR[13]                          ; AluControl:alc|aux[1]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.686      ; 0.573      ;
; -1.191 ; state[0]                        ; Controle:ctl|signal[10]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.686      ; 0.788      ;
; -1.191 ; state[0]                        ; Controle:ctl|signal[9]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.770      ; 0.872      ;
; -1.191 ; state[0]                        ; Controle:ctl|signal[1]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.686      ; 0.788      ;
; -1.191 ; state[0]                        ; Controle:ctl|signal[6]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.686      ; 0.788      ;
; -1.095 ; state[0]                        ; Controle:ctl|signal[12]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.770      ; 0.968      ;
; -1.094 ; state[0]                        ; Controle:ctl|signal[7]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.770      ; 0.969      ;
; -1.074 ; state[0]                        ; Controle:ctl|signal[3]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.668      ; 0.887      ;
; -1.074 ; state[0]                        ; Controle:ctl|signal[4]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.668      ; 0.887      ;
; -1.067 ; state[0]                        ; Controle:ctl|signal[0]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.664      ; 0.890      ;
; -1.062 ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; CLOCK_50    ; -0.500       ; 1.659      ; 0.390      ;
; -1.054 ; IR[13]                          ; AluControl:alc|aux[0]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.686      ; 0.784      ;
; -1.034 ; state[0]                        ; Banco:bnc|Registradores[6][1]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.668      ; 0.927      ;
; -1.030 ; state[0]                        ; Banco:bnc|Registradores[5][3]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.668      ; 0.931      ;
; -1.022 ; state[0]                        ; Controle:ctl|signal[8]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.686      ; 0.957      ;
; -1.007 ; state[0]                        ; Banco:bnc|Registradores[12][10] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.667      ; 0.953      ;
; -1.007 ; state[0]                        ; Banco:bnc|Registradores[12][12] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.667      ; 0.953      ;
; -1.006 ; state[0]                        ; Banco:bnc|Registradores[12][8]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.667      ; 0.954      ;
; -1.003 ; state[0]                        ; Banco:bnc|Registradores[12][6]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.667      ; 0.957      ;
; -0.994 ; state[0]                        ; Banco:bnc|Registradores[10][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 0.946      ;
; -0.983 ; state[0]                        ; Banco:bnc|Registradores[3][5]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 0.959      ;
; -0.963 ; state[0]                        ; Controle:ctl|signal[11]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.667      ; 0.997      ;
; -0.960 ; state[0]                        ; Banco:bnc|Registradores[3][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 0.980      ;
; -0.953 ; state[0]                        ; Banco:bnc|Registradores[10][15] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.670      ; 1.010      ;
; -0.948 ; IR[13]                          ; Controle:ctl|state[2]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.664      ; 0.868      ;
; -0.927 ; state[0]                        ; Banco:bnc|Registradores[7][4]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.643      ; 1.009      ;
; -0.899 ; IR[13]                          ; Controle:ctl|state[1]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.664      ; 0.917      ;
; -0.881 ; state[0]                        ; Controle:ctl|state[3]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.665      ; 1.077      ;
; -0.879 ; state[0]                        ; Controle:ctl|state[0]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.665      ; 1.079      ;
; -0.870 ; state[0]                        ; Banco:bnc|Registradores[9][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 1.070      ;
; -0.846 ; state[0]                        ; Controle:ctl|state[2]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.664      ; 1.111      ;
; -0.842 ; state[0]                        ; Controle:ctl|state[1]           ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.664      ; 1.115      ;
; -0.831 ; state[0]                        ; Banco:bnc|Registradores[12][14] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.650      ; 1.112      ;
; -0.826 ; state[0]                        ; Banco:bnc|Registradores[4][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.650      ; 1.117      ;
; -0.821 ; state[0]                        ; Controle:ctl|signal[14]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 1.813      ; 0.785      ;
; -0.821 ; IR[14]                          ; AluControl:alc|aux[2]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 1.254      ; 0.585      ;
; -0.809 ; state[0]                        ; Controle:ctl|signal[15]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.813      ; 1.297      ;
; -0.807 ; state[0]                        ; Banco:bnc|Registradores[3][7]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.157      ;
; -0.798 ; IR[13]                          ; Controle:ctl|state[0]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.665      ; 1.019      ;
; -0.797 ; IR[13]                          ; Controle:ctl|state[3]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.665      ; 1.020      ;
; -0.783 ; state[0]                        ; Banco:bnc|Registradores[12][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.155      ;
; -0.776 ; state[0]                        ; Banco:bnc|Registradores[7][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.186      ;
; -0.775 ; state[0]                        ; Banco:bnc|Registradores[6][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.187      ;
; -0.765 ; IR[13]                          ; AluControl:alc|aux[1]           ; IR[13]                          ; CLOCK_50    ; -0.500       ; 1.686      ; 0.573      ;
; -0.758 ; IR[15]                          ; AluControl:alc|aux[3]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 1.235      ; 0.629      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][1]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][2]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][3]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.740 ; state[0]                        ; Banco:bnc|Registradores[12][13] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.198      ;
; -0.738 ; state[0]                        ; Banco:bnc|Registradores[13][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 1.202      ;
; -0.731 ; state[0]                        ; Banco:bnc|Registradores[10][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 1.211      ;
; -0.731 ; IR[13]                          ; Controle:ctl|signal[3]          ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.668      ; 1.089      ;
; -0.728 ; IR[13]                          ; Controle:ctl|signal[4]          ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.668      ; 1.092      ;
; -0.725 ; state[0]                        ; Banco:bnc|Registradores[7][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 1.217      ;
; -0.725 ; state[0]                        ; Banco:bnc|Registradores[7][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 1.217      ;
; -0.711 ; state[0]                        ; Banco:bnc|Registradores[4][13]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 1.229      ;
; -0.710 ; state[0]                        ; Controle:ctl|signal[2]          ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.547      ; 1.130      ;
; -0.702 ; state[0]                        ; Banco:bnc|Registradores[1][15]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.670      ; 1.261      ;
; -0.700 ; IR[15]                          ; AluControl:alc|aux[0]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 1.256      ; 0.708      ;
; -0.693 ; state[0]                        ; Banco:bnc|Registradores[0][9]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.672      ; 1.272      ;
; -0.691 ; state[0]                        ; Controle:ctl|signal[10]         ; state[0]                        ; CLOCK_50    ; -0.500       ; 1.686      ; 0.788      ;
; -0.691 ; state[0]                        ; Controle:ctl|signal[9]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 1.770      ; 0.872      ;
; -0.691 ; state[0]                        ; Controle:ctl|signal[1]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 1.686      ; 0.788      ;
; -0.691 ; state[0]                        ; Controle:ctl|signal[6]          ; state[0]                        ; CLOCK_50    ; -0.500       ; 1.686      ; 0.788      ;
; -0.683 ; IR[13]                          ; AluControl:alc|aux[2]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.686      ; 1.155      ;
; -0.666 ; IR[13]                          ; AluControl:alc|aux[3]           ; IR[13]                          ; CLOCK_50    ; 0.000        ; 1.665      ; 1.151      ;
; -0.662 ; state[0]                        ; Banco:bnc|Registradores[15][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.647      ; 1.278      ;
; -0.658 ; IR[12]                          ; AluControl:alc|aux[0]           ; EscreveIR                       ; CLOCK_50    ; 0.000        ; 1.253      ; 0.747      ;
; -0.652 ; state[0]                        ; Banco:bnc|Registradores[4][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.648      ; 1.289      ;
; -0.649 ; state[0]                        ; Banco:bnc|Registradores[6][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.651      ; 1.295      ;
; -0.649 ; state[0]                        ; Controle:ctl|signal[13]         ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.555      ; 1.199      ;
; -0.648 ; state[0]                        ; Banco:bnc|Registradores[5][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.651      ; 1.296      ;
; -0.633 ; state[0]                        ; Banco:bnc|Registradores[1][8]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.668      ; 1.328      ;
; -0.631 ; state[0]                        ; Banco:bnc|Registradores[9][4]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.331      ;
; -0.631 ; state[0]                        ; Banco:bnc|Registradores[1][4]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.307      ;
; -0.630 ; state[0]                        ; Banco:bnc|Registradores[4][2]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.650      ; 1.313      ;
; -0.629 ; state[0]                        ; Banco:bnc|Registradores[14][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.642      ; 1.306      ;
; -0.628 ; state[0]                        ; Banco:bnc|Registradores[11][0]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.644      ; 1.309      ;
; -0.627 ; state[0]                        ; Banco:bnc|Registradores[2][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.644      ; 1.310      ;
; -0.627 ; state[0]                        ; Banco:bnc|Registradores[0][4]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.311      ;
; -0.626 ; state[0]                        ; Banco:bnc|Registradores[0][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.645      ; 1.312      ;
; -0.624 ; state[0]                        ; Banco:bnc|Registradores[7][3]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.338      ;
; -0.624 ; state[0]                        ; Banco:bnc|Registradores[7][6]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.338      ;
; -0.615 ; state[0]                        ; Banco:bnc|Registradores[11][10] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.669      ; 1.347      ;
; -0.614 ; state[0]                        ; Banco:bnc|Registradores[14][5]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.650      ; 1.329      ;
; -0.611 ; state[0]                        ; Banco:bnc|Registradores[2][10]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.353      ;
; -0.611 ; state[0]                        ; Banco:bnc|Registradores[2][14]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.648      ; 1.330      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[7][7]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.358      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[7][15]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.358      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[7][1]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.358      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[14][4]  ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 1.336      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[7][5]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.671      ; 1.358      ;
; -0.606 ; state[0]                        ; Banco:bnc|Registradores[14][11] ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.649      ; 1.336      ;
; -0.600 ; state[0]                        ; Banco:bnc|Registradores[8][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.642      ; 1.335      ;
; -0.600 ; state[0]                        ; Banco:bnc|Registradores[0][0]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.642      ; 1.335      ;
; -0.597 ; state[0]                        ; Banco:bnc|Registradores[3][9]   ; state[0]                        ; CLOCK_50    ; 0.000        ; 1.672      ; 1.368      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'OrigPC[0]'                                                                                                         ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+
; -1.137 ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.103      ; 0.966      ;
; -1.127 ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.163      ; 1.036      ;
; -1.092 ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.163      ; 1.071      ;
; -1.051 ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.156      ; 1.105      ;
; -1.037 ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.169      ; 1.132      ;
; -0.637 ; OrigPC[0]            ; muxPc2:mxPC2|addr[3] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.103      ; 0.966      ;
; -0.627 ; OrigPC[0]            ; muxPc2:mxPC2|addr[2] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.163      ; 1.036      ;
; -0.623 ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; 0.000        ; 2.166      ; 1.543      ;
; -0.592 ; OrigPC[0]            ; muxPc2:mxPC2|addr[5] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.163      ; 1.071      ;
; -0.551 ; OrigPC[0]            ; muxPc2:mxPC2|addr[4] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.156      ; 1.105      ;
; -0.537 ; OrigPC[0]            ; muxPc2:mxPC2|addr[1] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.169      ; 1.132      ;
; -0.123 ; OrigPC[0]            ; muxPc2:mxPC2|addr[0] ; OrigPC[0]              ; OrigPC[0]   ; -0.500       ; 2.166      ; 1.543      ;
; -0.048 ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; 1.008      ; 0.460      ;
; 0.336  ; OrigPC[1]            ; muxPc2:mxPC2|addr[4] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.765      ; 0.601      ;
; 0.342  ; ALU:alu|RegALUout[4] ; muxPc2:mxPC2|addr[4] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.214      ; 0.556      ;
; 0.417  ; OrigPC[1]            ; muxPc2:mxPC2|addr[1] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.778      ; 0.695      ;
; 0.519  ; OrigPC[1]            ; muxPc2:mxPC2|addr[3] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.712      ; 0.731      ;
; 0.524  ; OrigPC[1]            ; muxPc2:mxPC2|addr[2] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.772      ; 0.796      ;
; 0.540  ; immediate[0]         ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; -0.500       ; 0.420      ; 0.460      ;
; 0.547  ; OrigPC[1]            ; muxPc2:mxPC2|addr[5] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.772      ; 0.819      ;
; 0.581  ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; 0.979      ; 1.060      ;
; 0.657  ; ALU:alu|RegALUout[3] ; muxPc2:mxPC2|addr[3] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.161      ; 0.818      ;
; 0.716  ; ALU:alu|RegALUout[0] ; muxPc2:mxPC2|addr[0] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.242      ; 0.958      ;
; 0.728  ; ALU:alu|RegALUout[5] ; muxPc2:mxPC2|addr[5] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.226      ; 0.954      ;
; 0.739  ; ALU:alu|RegALUout[1] ; muxPc2:mxPC2|addr[1] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.171      ; 0.910      ;
; 0.805  ; ALU:alu|RegALUout[2] ; muxPc2:mxPC2|addr[2] ; AluControl:alc|aux[3]  ; OrigPC[0]   ; 0.000        ; 0.221      ; 1.026      ;
; 0.854  ; OrigPC[1]            ; muxPc2:mxPC2|addr[0] ; Controle:ctl|signal[0] ; OrigPC[0]   ; -0.500       ; 0.775      ; 1.129      ;
; 1.169  ; immediate[1]         ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; -0.500       ; 0.391      ; 1.060      ;
; 1.275  ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.272     ; 0.503      ;
; 1.542  ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.271     ; 0.771      ;
; 1.647  ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.248     ; 0.899      ;
; 1.697  ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.257     ; 0.940      ;
; 1.704  ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.346     ; 0.858      ;
; 1.711  ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.286     ; 0.925      ;
; 1.863  ; bnch[4]              ; muxPc2:mxPC2|addr[4] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.860     ; 0.503      ;
; 1.929  ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.368     ; 1.061      ;
; 1.941  ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.323     ; 1.118      ;
; 1.970  ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.322     ; 1.148      ;
; 2.069  ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; IR[13]                 ; OrigPC[0]   ; -0.500       ; -0.328     ; 1.241      ;
; 2.130  ; bnch[5]              ; muxPc2:mxPC2|addr[5] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.859     ; 0.771      ;
; 2.235  ; regjump[1]           ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.836     ; 0.899      ;
; 2.285  ; bnch[0]              ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.845     ; 0.940      ;
; 2.292  ; regjump[3]           ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.934     ; 0.858      ;
; 2.299  ; regjump[2]           ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.874     ; 0.925      ;
; 2.517  ; bnch[3]              ; muxPc2:mxPC2|addr[3] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.956     ; 1.061      ;
; 2.529  ; bnch[1]              ; muxPc2:mxPC2|addr[1] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.911     ; 1.118      ;
; 2.558  ; regjump[0]           ; muxPc2:mxPC2|addr[0] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.910     ; 1.148      ;
; 2.657  ; bnch[2]              ; muxPc2:mxPC2|addr[2] ; state[0]               ; OrigPC[0]   ; -0.500       ; -0.916     ; 1.241      ;
+--------+----------------------+----------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EscreveMem'                                                                                                                                                                                 ;
+--------+-----------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -0.780 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.204      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]               ; EscreveMem  ; 0.000        ; 1.705      ; 1.426      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.558 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; state[0]               ; EscreveMem  ; 0.000        ; 1.704      ; 1.425      ;
; -0.280 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.204      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]               ; EscreveMem  ; -0.500       ; 1.705      ; 1.426      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; -0.058 ; state[0]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; state[0]               ; EscreveMem  ; -0.500       ; 1.704      ; 1.425      ;
; 0.406  ; Banco:bnc|S[8]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.037      ; 0.581      ;
; 0.513  ; Banco:bnc|S[5]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.036      ; 0.687      ;
; 0.514  ; Banco:bnc|S[15] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.036      ; 0.688      ;
; 0.517  ; Banco:bnc|S[13] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.036      ; 0.691      ;
; 0.518  ; Banco:bnc|S[1]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.036      ; 0.692      ;
; 0.522  ; Banco:bnc|S[7]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.036      ; 0.696      ;
; 0.544  ; Banco:bnc|S[12] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.034      ; 0.716      ;
; 0.555  ; Banco:bnc|S[3]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.032      ; 0.725      ;
; 0.555  ; Banco:bnc|S[9]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.034      ; 0.727      ;
; 0.561  ; Banco:bnc|S[10] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.032      ; 0.731      ;
; 0.563  ; Banco:bnc|S[11] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.032      ; 0.733      ;
; 0.568  ; Banco:bnc|S[4]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.034      ; 0.740      ;
; 0.651  ; Banco:bnc|S[6]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.033      ; 0.822      ;
; 0.742  ; Banco:bnc|S[2]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.052      ; 0.932      ;
; 0.746  ; Banco:bnc|S[0]  ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.052      ; 0.936      ;
; 0.762  ; Banco:bnc|S[14] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ; CLOCK_50               ; EscreveMem  ; 0.000        ; 0.052      ; 0.952      ;
; 1.029  ; PC[3]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.273     ; 0.894      ;
; 1.041  ; PC[5]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.273     ; 0.906      ;
; 1.076  ; PC[2]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.273     ; 0.941      ;
; 1.229  ; PC[1]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.274     ; 1.093      ;
; 1.274  ; PC[0]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.274     ; 1.138      ;
; 1.350  ; endereco[2]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.356     ; 0.632      ;
; 1.363  ; PC[4]           ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; EscrevePC              ; EscreveMem  ; 0.000        ; -0.269     ; 1.232      ;
; 1.445  ; endereco[3]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.356     ; 0.727      ;
; 1.447  ; endereco[2]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; state[0]               ; EscreveMem  ; 0.000        ; -0.953     ; 0.632      ;
; 1.457  ; endereco[0]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.474     ; 0.621      ;
; 1.479  ; endereco[4]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.389     ; 0.728      ;
; 1.542  ; endereco[3]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; state[0]               ; EscreveMem  ; 0.000        ; -0.953     ; 0.727      ;
; 1.554  ; endereco[0]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; state[0]               ; EscreveMem  ; 0.000        ; -1.071     ; 0.621      ;
; 1.576  ; endereco[4]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; state[0]               ; EscreveMem  ; 0.000        ; -0.986     ; 0.728      ;
; 1.592  ; endereco[1]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.475     ; 0.755      ;
; 1.689  ; endereco[1]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; state[0]               ; EscreveMem  ; 0.000        ; -1.072     ; 0.755      ;
; 1.703  ; endereco[5]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; IR[13]                 ; EscreveMem  ; -0.500       ; -0.474     ; 0.867      ;
; 1.800  ; endereco[5]     ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; state[0]               ; EscreveMem  ; 0.000        ; -1.071     ; 0.867      ;
; 1.821  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.349      ;
; 1.849  ; state[2]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.377      ;
; 1.866  ; IouD            ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; Controle:ctl|signal[0] ; EscreveMem  ; 0.000        ; -1.244     ; 0.760      ;
; 1.889  ; IouD            ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; Controle:ctl|signal[0] ; EscreveMem  ; 0.000        ; -1.244     ; 0.783      ;
; 1.914  ; state[1]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.442      ;
; 1.938  ; IouD            ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; Controle:ctl|signal[0] ; EscreveMem  ; 0.000        ; -1.244     ; 0.832      ;
; 1.951  ; IouD            ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; Controle:ctl|signal[0] ; EscreveMem  ; 0.000        ; -1.244     ; 0.845      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.110     ; 1.571      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
; 2.043  ; state[3]        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ; CLOCK_50               ; EscreveMem  ; -0.500       ; -0.111     ; 1.570      ;
+--------+-----------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EscrevePC'                                                                                           ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+
; -0.583 ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.974      ; 1.684      ;
; -0.574 ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.979      ; 1.698      ;
; -0.574 ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.979      ; 1.698      ;
; -0.568 ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.978      ; 1.703      ;
; -0.568 ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.978      ; 1.703      ;
; -0.550 ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; 0.000        ; 1.978      ; 1.721      ;
; -0.083 ; state[0]             ; PC[4]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.974      ; 1.684      ;
; -0.074 ; state[0]             ; PC[0]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.979      ; 1.698      ;
; -0.074 ; state[0]             ; PC[1]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.979      ; 1.698      ;
; -0.068 ; state[0]             ; PC[2]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.978      ; 1.703      ;
; -0.068 ; state[0]             ; PC[5]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.978      ; 1.703      ;
; -0.050 ; state[0]             ; PC[3]   ; state[0]              ; EscrevePC   ; -0.500       ; 1.978      ; 1.721      ;
; 0.319  ; ALU:alu|regZero      ; PC[4]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.143      ; 1.114      ;
; 0.328  ; ALU:alu|regZero      ; PC[0]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.148      ; 1.128      ;
; 0.328  ; ALU:alu|regZero      ; PC[1]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.148      ; 1.128      ;
; 0.334  ; ALU:alu|regZero      ; PC[2]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.147      ; 1.133      ;
; 0.334  ; ALU:alu|regZero      ; PC[5]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.147      ; 1.133      ;
; 0.352  ; ALU:alu|regZero      ; PC[3]   ; AluControl:alc|aux[3] ; EscrevePC   ; -0.500       ; 1.147      ; 1.151      ;
; 0.515  ; muxPc2:mxPC2|addr[3] ; PC[3]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.125     ; 0.042      ;
; 0.572  ; muxPc2:mxPC2|addr[4] ; PC[4]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.182     ; 0.042      ;
; 0.575  ; muxPc2:mxPC2|addr[2] ; PC[2]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.185     ; 0.042      ;
; 0.575  ; muxPc2:mxPC2|addr[5] ; PC[5]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.185     ; 0.042      ;
; 0.577  ; muxPc2:mxPC2|addr[0] ; PC[0]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.187     ; 0.042      ;
; 0.580  ; muxPc2:mxPC2|addr[1] ; PC[1]   ; OrigPC[0]             ; EscrevePC   ; -0.500       ; -0.190     ; 0.042      ;
; 1.267  ; state[1]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.159      ; 1.078      ;
; 1.276  ; state[1]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.092      ;
; 1.276  ; state[1]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.092      ;
; 1.282  ; state[1]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.097      ;
; 1.282  ; state[1]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.097      ;
; 1.300  ; state[1]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.115      ;
; 1.427  ; state[2]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.159      ; 1.238      ;
; 1.436  ; state[2]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.252      ;
; 1.436  ; state[2]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.252      ;
; 1.442  ; state[2]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.257      ;
; 1.442  ; state[2]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.257      ;
; 1.460  ; state[2]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.275      ;
; 1.572  ; state[3]             ; PC[4]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.159      ; 1.383      ;
; 1.581  ; state[3]             ; PC[0]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.397      ;
; 1.581  ; state[3]             ; PC[1]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.164      ; 1.397      ;
; 1.587  ; state[3]             ; PC[2]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.402      ;
; 1.587  ; state[3]             ; PC[5]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.402      ;
; 1.605  ; state[3]             ; PC[3]   ; CLOCK_50              ; EscrevePC   ; -0.500       ; 0.163      ; 1.420      ;
; 2.157  ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.195     ; 1.114      ;
; 2.166  ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.190     ; 1.128      ;
; 2.166  ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.190     ; 1.128      ;
; 2.172  ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.191     ; 1.133      ;
; 2.172  ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.191     ; 1.133      ;
; 2.190  ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; 0.000        ; -1.191     ; 1.151      ;
; 2.234  ; ALU:alu|regZero      ; PC[4]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.772     ; 1.114      ;
; 2.243  ; ALU:alu|regZero      ; PC[0]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.767     ; 1.128      ;
; 2.243  ; ALU:alu|regZero      ; PC[1]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.767     ; 1.128      ;
; 2.249  ; ALU:alu|regZero      ; PC[2]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.768     ; 1.133      ;
; 2.249  ; ALU:alu|regZero      ; PC[5]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.768     ; 1.133      ;
; 2.267  ; ALU:alu|regZero      ; PC[3]   ; IR[13]                ; EscrevePC   ; -0.500       ; -0.768     ; 1.151      ;
+--------+----------------------+---------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AluControl:alc|aux[3]'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.059 ; IR[13]                      ; ALU:alu|RegALUout[12]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.915      ; 1.974      ;
; 0.060 ; IR[13]                      ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.924      ; 1.984      ;
; 0.132 ; AluControl:alc|aux[3]       ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; 0.000        ; 0.831      ; 1.104      ;
; 0.150 ; IR[13]                      ; ALU:alu|RegALUout[13]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.943      ; 2.093      ;
; 0.154 ; IR[13]                      ; ALU:alu|RegALUout[6]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.942      ; 2.096      ;
; 0.160 ; IR[13]                      ; ALU:alu|RegALUout[7]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.933      ; 2.093      ;
; 0.230 ; IR[13]                      ; ALU:alu|RegALUout[9]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.943      ; 2.173      ;
; 0.237 ; IR[13]                      ; ALU:alu|RegALUout[1]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.998      ; 2.235      ;
; 0.259 ; IR[13]                      ; ALU:alu|RegALUout[10]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.913      ; 2.172      ;
; 0.264 ; IR[13]                      ; ALU:alu|RegALUout[4]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.942      ; 2.206      ;
; 0.282 ; IR[13]                      ; ALU:alu|RegALUout[2]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.942      ; 2.224      ;
; 0.286 ; IR[13]                      ; ALU:alu|RegALUout[15]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.953      ; 2.239      ;
; 0.292 ; IR[13]                      ; ALU:alu|RegALUout[5]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.937      ; 2.229      ;
; 0.326 ; IR[13]                      ; ALU:alu|RegALUout[14]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.948      ; 2.274      ;
; 0.432 ; IR[13]                      ; ALU:alu|RegALUout[3]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.942      ; 2.374      ;
; 0.489 ; IR[13]                      ; ALU:alu|RegALUout[8]        ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.940      ; 2.429      ;
; 0.559 ; IR[13]                      ; ALU:alu|RegALUout[12]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.915      ; 1.974      ;
; 0.560 ; IR[13]                      ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.924      ; 1.984      ;
; 0.632 ; AluControl:alc|aux[3]       ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; -0.500       ; 0.831      ; 1.104      ;
; 0.650 ; IR[13]                      ; ALU:alu|RegALUout[13]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.943      ; 2.093      ;
; 0.654 ; IR[13]                      ; ALU:alu|RegALUout[6]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.942      ; 2.096      ;
; 0.660 ; IR[13]                      ; ALU:alu|RegALUout[7]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.933      ; 2.093      ;
; 0.730 ; IR[13]                      ; ALU:alu|RegALUout[9]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.943      ; 2.173      ;
; 0.735 ; IR[13]                      ; ALU:alu|RegALUout[11]       ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 1.940      ; 2.675      ;
; 0.737 ; IR[13]                      ; ALU:alu|RegALUout[1]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.998      ; 2.235      ;
; 0.751 ; IR[15]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.485      ; 1.736      ;
; 0.752 ; IR[15]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.494      ; 1.746      ;
; 0.756 ; ALU:alu|RegOverflowDetected ; ALU:alu|regZero             ; AluControl:alc|aux[3]  ; AluControl:alc|aux[3] ; 0.000        ; 0.362      ; 1.118      ;
; 0.759 ; IR[13]                      ; ALU:alu|RegALUout[10]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.913      ; 2.172      ;
; 0.764 ; IR[13]                      ; ALU:alu|RegALUout[4]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.942      ; 2.206      ;
; 0.782 ; IR[13]                      ; ALU:alu|RegALUout[2]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.942      ; 2.224      ;
; 0.786 ; IR[13]                      ; ALU:alu|RegALUout[15]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.953      ; 2.239      ;
; 0.792 ; IR[13]                      ; ALU:alu|RegALUout[5]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.937      ; 2.229      ;
; 0.806 ; IR[12]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.482      ; 1.788      ;
; 0.807 ; IR[12]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.491      ; 1.798      ;
; 0.826 ; IR[13]                      ; ALU:alu|RegALUout[14]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.948      ; 2.274      ;
; 0.842 ; IR[15]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.513      ; 1.855      ;
; 0.846 ; IR[15]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.512      ; 1.858      ;
; 0.852 ; IR[15]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.503      ; 1.855      ;
; 0.877 ; IR[14]                      ; ALU:alu|RegALUout[12]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.483      ; 1.860      ;
; 0.878 ; IR[14]                      ; ALU:alu|RegALUout[0]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.492      ; 1.870      ;
; 0.897 ; IR[12]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 1.907      ;
; 0.901 ; IR[12]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.509      ; 1.910      ;
; 0.907 ; IR[12]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.500      ; 1.907      ;
; 0.922 ; IR[15]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.513      ; 1.935      ;
; 0.929 ; IR[15]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.568      ; 1.997      ;
; 0.932 ; IR[13]                      ; ALU:alu|RegALUout[3]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.942      ; 2.374      ;
; 0.951 ; IR[15]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.483      ; 1.934      ;
; 0.956 ; IR[15]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.512      ; 1.968      ;
; 0.968 ; IR[14]                      ; ALU:alu|RegALUout[13]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.511      ; 1.979      ;
; 0.972 ; IR[14]                      ; ALU:alu|RegALUout[6]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 1.982      ;
; 0.974 ; IR[15]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.512      ; 1.986      ;
; 0.977 ; IR[12]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 1.987      ;
; 0.978 ; IR[15]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.523      ; 2.001      ;
; 0.978 ; IR[14]                      ; ALU:alu|RegALUout[7]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.501      ; 1.979      ;
; 0.984 ; IR[15]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.507      ; 1.991      ;
; 0.984 ; IR[12]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.565      ; 2.049      ;
; 0.989 ; IR[13]                      ; ALU:alu|RegALUout[8]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.940      ; 2.429      ;
; 1.006 ; IR[12]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.480      ; 1.986      ;
; 1.011 ; IR[12]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.509      ; 2.020      ;
; 1.018 ; IR[15]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.518      ; 2.036      ;
; 1.029 ; IR[12]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.509      ; 2.038      ;
; 1.033 ; IR[12]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.520      ; 2.053      ;
; 1.039 ; IR[12]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.504      ; 2.043      ;
; 1.048 ; IR[14]                      ; ALU:alu|RegALUout[9]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.511      ; 2.059      ;
; 1.055 ; IR[14]                      ; ALU:alu|RegALUout[1]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.566      ; 2.121      ;
; 1.068 ; immediate[0]                ; ALU:alu|RegALUout[0]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.776      ; 1.344      ;
; 1.073 ; IR[12]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.515      ; 2.088      ;
; 1.077 ; IR[14]                      ; ALU:alu|RegALUout[10]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.481      ; 2.058      ;
; 1.082 ; IR[14]                      ; ALU:alu|RegALUout[4]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 2.092      ;
; 1.100 ; IR[14]                      ; ALU:alu|RegALUout[2]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 2.110      ;
; 1.102 ; muxA:mxA|Reg[7]             ; ALU:alu|RegALUout[7]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.108      ; 1.210      ;
; 1.104 ; IR[14]                      ; ALU:alu|RegALUout[15]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.521      ; 2.125      ;
; 1.110 ; muxA:mxA|Reg[15]            ; ALU:alu|RegALUout[15]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.256      ; 1.366      ;
; 1.110 ; IR[14]                      ; ALU:alu|RegALUout[5]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.505      ; 2.115      ;
; 1.124 ; IR[15]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.512      ; 2.136      ;
; 1.133 ; muxA:mxA|Reg[14]            ; ALU:alu|RegALUout[14]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.024      ; 1.157      ;
; 1.144 ; IR[14]                      ; ALU:alu|RegALUout[14]       ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.516      ; 2.160      ;
; 1.179 ; IR[12]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.509      ; 2.188      ;
; 1.181 ; IR[15]                      ; ALU:alu|RegALUout[8]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 2.191      ;
; 1.235 ; IR[13]                      ; ALU:alu|RegALUout[11]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 1.940      ; 2.675      ;
; 1.236 ; IR[12]                      ; ALU:alu|RegALUout[8]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.507      ; 2.243      ;
; 1.250 ; IR[14]                      ; ALU:alu|RegALUout[3]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.510      ; 2.260      ;
; 1.251 ; IR[13]                      ; ALU:alu|RegOverflowDetected ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 0.469      ; 1.720      ;
; 1.307 ; IR[14]                      ; ALU:alu|RegALUout[8]        ; EscreveIR              ; AluControl:alc|aux[3] ; -0.500       ; 1.508      ; 2.315      ;
; 1.311 ; IR[13]                      ; ALU:alu|regZero             ; IR[13]                 ; AluControl:alc|aux[3] ; 0.000        ; 0.831      ; 2.142      ;
; 1.319 ; muxA:mxA|Reg[12]            ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.094      ; 1.413      ;
; 1.320 ; muxA:mxA|Reg[6]             ; ALU:alu|RegALUout[6]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.121      ; 1.441      ;
; 1.322 ; immediate[3]                ; ALU:alu|RegALUout[12]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.926      ; 1.748      ;
; 1.326 ; immediate[1]                ; ALU:alu|RegALUout[13]       ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.759      ; 1.585      ;
; 1.327 ; OrigBALU[1]                 ; ALU:alu|RegALUout[7]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; -0.500       ; 0.710      ; 1.537      ;
; 1.338 ; muxA:mxA|Reg[5]             ; ALU:alu|RegALUout[5]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.240      ; 1.578      ;
; 1.343 ; immediate[1]                ; ALU:alu|RegALUout[1]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.814      ; 1.657      ;
; 1.361 ; OrigBALU[0]                 ; ALU:alu|RegALUout[7]        ; Controle:ctl|signal[0] ; AluControl:alc|aux[3] ; -0.500       ; 0.814      ; 1.675      ;
; 1.363 ; immediate[3]                ; ALU:alu|RegALUout[3]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.953      ; 1.816      ;
; 1.394 ; muxA:mxA|Reg[4]             ; ALU:alu|RegALUout[4]        ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.121      ; 1.515      ;
; 1.394 ; immediate[3]                ; ALU:alu|RegALUout[4]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.953      ; 1.847      ;
; 1.397 ; Banco:bnc|B[12]             ; ALU:alu|RegALUout[12]       ; CLOCK_50               ; AluControl:alc|aux[3] ; -0.500       ; 0.086      ; 0.983      ;
; 1.406 ; immediate[1]                ; ALU:alu|RegALUout[9]        ; IR[13]                 ; AluControl:alc|aux[3] ; -0.500       ; 0.759      ; 1.665      ;
; 1.407 ; muxA:mxA|Reg[13]            ; ALU:alu|RegALUout[13]       ; CLOCK_50               ; AluControl:alc|aux[3] ; 0.000        ; 0.019      ; 1.426      ;
+-------+-----------------------------+-----------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LCD:display_LCD|conta_clock[14]'                                                                                                                         ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD:display_LCD|rs        ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.367      ;
; 0.361 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.514      ;
; 0.389 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.545      ;
; 0.461 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.613      ;
; 0.465 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.617      ;
; 0.491 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.642      ;
; 0.492 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.643      ;
; 0.492 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.643      ;
; 0.501 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.652      ;
; 0.524 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.676      ;
; 0.531 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.682      ;
; 0.549 ; LCD:display_LCD|enable    ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.703      ;
; 0.554 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.706      ;
; 0.570 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.722      ;
; 0.586 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.739      ;
; 0.595 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.747      ;
; 0.600 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.751      ;
; 0.621 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.774      ;
; 0.632 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.784      ;
; 0.640 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.793      ;
; 0.673 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.825      ;
; 0.692 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|rs        ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.845      ;
; 0.697 ; LCD:display_LCD|estado[4] ; LCD:display_LCD|estado[2] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; -0.001     ; 0.848      ;
; 0.717 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[1] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.869      ;
; 0.719 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.872      ;
; 0.721 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.873      ;
; 0.731 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[0] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.883      ;
; 0.736 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.888      ;
; 0.745 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|enable    ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.897      ;
; 0.763 ; LCD:display_LCD|estado[0] ; LCD:display_LCD|estado[3] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 0.915      ;
; 0.777 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.930      ;
; 0.782 ; LCD:display_LCD|estado[3] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.935      ;
; 0.826 ; LCD:display_LCD|estado[2] ; LCD:display_LCD|estado[4] ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.001      ; 0.979      ;
; 0.937 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[0]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; LCD:display_LCD|estado[1] ; LCD:display_LCD|data[1]   ; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 0.000        ; 0.000      ; 1.089      ;
+-------+---------------------------+---------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LeMem'                                                                                                                                                                                 ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; 0.359 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]                 ; LeMem       ; 0.000        ; 0.135      ; 0.632      ;
; 0.454 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]                 ; LeMem       ; 0.000        ; 0.135      ; 0.727      ;
; 0.466 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]                 ; LeMem       ; 0.000        ; 0.017      ; 0.621      ;
; 0.488 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]                 ; LeMem       ; 0.000        ; 0.102      ; 0.728      ;
; 0.601 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]                 ; LeMem       ; 0.000        ; 0.016      ; 0.755      ;
; 0.712 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]                 ; LeMem       ; 0.000        ; 0.017      ; 0.867      ;
; 1.038 ; PC[3]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; EscrevePC              ; LeMem       ; -0.500       ; 0.218      ; 0.894      ;
; 1.050 ; PC[5]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; EscrevePC              ; LeMem       ; -0.500       ; 0.218      ; 0.906      ;
; 1.085 ; PC[2]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; EscrevePC              ; LeMem       ; -0.500       ; 0.218      ; 0.941      ;
; 1.238 ; PC[1]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; EscrevePC              ; LeMem       ; -0.500       ; 0.217      ; 1.093      ;
; 1.283 ; PC[0]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; EscrevePC              ; LeMem       ; -0.500       ; 0.217      ; 1.138      ;
; 1.372 ; PC[4]       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; EscrevePC              ; LeMem       ; -0.500       ; 0.222      ; 1.232      ;
; 1.456 ; endereco[2] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; state[0]               ; LeMem       ; -0.500       ; -0.462     ; 0.632      ;
; 1.551 ; endereco[3] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; state[0]               ; LeMem       ; -0.500       ; -0.462     ; 0.727      ;
; 1.563 ; endereco[0] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; state[0]               ; LeMem       ; -0.500       ; -0.580     ; 0.621      ;
; 1.585 ; endereco[4] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; state[0]               ; LeMem       ; -0.500       ; -0.495     ; 0.728      ;
; 1.698 ; endereco[1] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; state[0]               ; LeMem       ; -0.500       ; -0.581     ; 0.755      ;
; 1.809 ; endereco[5] ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; state[0]               ; LeMem       ; -0.500       ; -0.580     ; 0.867      ;
; 1.875 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 0.760      ;
; 1.898 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 0.783      ;
; 1.947 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 0.832      ;
; 1.960 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 0.845      ;
; 2.060 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 0.945      ;
; 2.154 ; IouD        ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; Controle:ctl|signal[0] ; LeMem       ; -0.500       ; -0.753     ; 1.039      ;
+-------+-------------+----------------------------------------------------------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EscreveIR'                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.185 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[3]   ; LeMem        ; EscreveIR   ; -0.500       ; -0.273     ; 2.412      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 3.555 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[13]  ; LeMem        ; EscreveIR   ; -0.500       ; -0.299     ; 2.756      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.768 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[14]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.764     ; 2.504      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.888 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[15]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.766     ; 2.622      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
; 4.894 ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ; IR[12]  ; LeMem        ; EscreveIR   ; -0.500       ; -1.763     ; 2.631      ;
+-------+----------------------------------------------------------------------------------------------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AluControl:alc|aux[3]'                                                                                              ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.701 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; 0.500        ; -0.855     ; 0.876      ;
; -1.649 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; 0.500        ; -0.855     ; 0.824      ;
; 0.079  ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 0.500        ; 0.831      ; 0.923      ;
; 0.579  ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 1.000        ; 0.831      ; 0.923      ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'IR[13]'                                                                                                  ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node         ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; 0.214 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.500        ; 1.060      ; 0.876      ;
; 0.266 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.500        ; 1.060      ; 0.824      ;
; 1.137 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 1.000        ; 1.483      ; 0.876      ;
; 1.189 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 1.000        ; 1.483      ; 0.824      ;
; 1.994 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.500        ; 2.746      ; 0.923      ;
; 2.417 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.500        ; 3.169      ; 0.923      ;
; 2.494 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 1.000        ; 2.746      ; 0.923      ;
; 2.917 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 1.000        ; 3.169      ; 0.923      ;
+-------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'IR[13]'                                                                                                    ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+
; -2.976 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.000        ; 3.758      ; 0.923      ;
; -2.476 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; -0.500       ; 3.758      ; 0.923      ;
; -2.439 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; 0.000        ; 3.221      ; 0.923      ;
; -1.939 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; IR[13]      ; -0.500       ; 3.221      ; 0.923      ;
; -1.248 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.000        ; 2.072      ; 0.824      ;
; -1.196 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; 0.000        ; 2.072      ; 0.876      ;
; -0.211 ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; -0.500       ; 1.535      ; 0.824      ;
; -0.159 ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; IR[13]      ; -0.500       ; 1.535      ; 0.876      ;
+--------+-----------------------+-----------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AluControl:alc|aux[3]'                                                                                               ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.049 ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 0.000        ; 0.831      ; 0.923      ;
; 0.451  ; AluControl:alc|aux[3] ; ALU:alu|regZero ; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; -0.500       ; 0.831      ; 0.923      ;
; 2.179  ; AluControl:alc|aux[0] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; -0.500       ; -0.855     ; 0.824      ;
; 2.231  ; AluControl:alc|aux[2] ; ALU:alu|regZero ; CLOCK_50              ; AluControl:alc|aux[3] ; -0.500       ; -0.855     ; 0.876      ;
+--------+-----------------------+-----------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EscreveMem'                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; EscreveMem ; Fall       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a9~porta_memory_reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem|combout                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem|combout                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem~clkctrl|inclk[0]                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem~clkctrl|inclk[0]                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; EscreveMem~clkctrl|outclk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; EscreveMem~clkctrl|outclk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscreveMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk0                                                  ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LeMem'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; LeMem ; Rise       ; Memoria:mem|altsyncram:memory_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem|combout                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem|combout                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; LeMem~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; LeMem~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LeMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LeMem ; Rise       ; mem|memory_rtl_0|auto_generated|ram_block1a0|clk1                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; AluControl:alc|aux[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; AluControl:alc|aux[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|A[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|A[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Fall       ; Banco:bnc|B[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Fall       ; Banco:bnc|B[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Banco:bnc|Registradores[0][7]  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LCD:display_LCD|conta_clock[14]'                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|data[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|enable                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|enable                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|estado[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|rs                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; LCD:display_LCD|rs                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|conta_clock[14]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|data[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|enable|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|enable|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|estado[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|rs|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD:display_LCD|conta_clock[14] ; Rise       ; display_LCD|rs|clk                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EscrevePC'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; EscrevePC ; Fall       ; PC[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; EscrevePC ; Fall       ; PC[5]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; EscrevePC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; EscrevePC~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; EscrevePC ; Rise       ; PC[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; EscrevePC ; Rise       ; PC[5]|clk                  ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IR[13]'                                                                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; ALU:alu|regZero          ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; ALU:alu|regZero          ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~11|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~11|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~11|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~11|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~13|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~13|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~13|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~13|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~15|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~15|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~15|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~15|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~17|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~17|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~17|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~17|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~19|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~19|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~19|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~19|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~21|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~21|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~21|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~21|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~23|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~23|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~23|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~23|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~25|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~25|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~25|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~25|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~27|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~27|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~27|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~27|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~29|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~29|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~29|cout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~29|cout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~30|cin     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~30|cin     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~30|combout ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~30|combout ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~7|cout     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~7|cout     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~9|cin      ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~9|cin      ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~9|cout     ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~9|cout     ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero|dataa        ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero|dataa        ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~7|combout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~7|combout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~7|datad      ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~7|datad      ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~8|combout    ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~8|combout    ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|regZero~8|dataa      ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|regZero~8|dataa      ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; ALU:alu|regZero          ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; ALU:alu|regZero          ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~30|combout ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~30|combout ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero|dataa        ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero|dataa        ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~7|combout    ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~7|combout    ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~7|datad      ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~7|datad      ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~8|combout    ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~8|combout    ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|regZero~8|dataa      ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|regZero~8|dataa      ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~29|cout    ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~29|cout    ;
; 0.049  ; 0.049        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~30|cin     ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~30|cin     ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~23|cout    ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~23|cout    ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~25|cin     ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~25|cin     ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~25|cout    ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~25|cout    ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~27|cin     ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~27|cin     ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~27|cout    ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~27|cout    ;
; 0.069  ; 0.069        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~29|cin     ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~29|cin     ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~5|cout     ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~5|cout     ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; IR[13] ; Rise       ; alu|LessThan0~7|cin      ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; IR[13] ; Rise       ; alu|LessThan0~7|cin      ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~21|cout    ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~21|cout    ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; IR[13] ; Fall       ; alu|LessThan0~23|cin     ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; IR[13] ; Fall       ; alu|LessThan0~23|cin     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AluControl:alc|aux[3]'                                                                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegALUout[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegOverflowDetected   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|RegOverflowDetected   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|regZero               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; ALU:alu|regZero               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]|regout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]|regout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alc|aux[3]~clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[15]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[15]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegALUout[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|RegOverflowDetected|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|RegOverflowDetected|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Fall       ; alu|regZero|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Fall       ; alu|regZero|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Fall       ; alu|regZero~8|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Fall       ; alu|regZero~8|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; AluControl:alc|aux[3] ; Rise       ; alu|regZero~8|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; AluControl:alc|aux[3] ; Rise       ; alu|regZero~8|datab           ;
+-------+--------------+----------------+------------------+-----------------------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controle:ctl|signal[0]'                                                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Rise       ; Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Rise       ; Equal0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; Equal0~4|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveIR                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveIR                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveIR|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveIR|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveMem               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveMem               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveMem|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveMem|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscrevePC                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscrevePC                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscrevePC|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscrevePC|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveReg               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveReg               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; EscreveReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; EscreveReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; IouD                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; IouD                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; IouD|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; IouD|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; LeMem                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; LeMem                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; LeMem|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; LeMem|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; MemparaReg               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; MemparaReg               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; MemparaReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; MemparaReg|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OpALU[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigAALU                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigAALU                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigAALU|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigAALU|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[0]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigBALU[1]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[0]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; OrigPC[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; RegDst                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; RegDst                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Fall       ; RegDst|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Fall       ; RegDst|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:ctl|signal[0] ; Rise       ; ctl|signal[0]|regout     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:ctl|signal[0] ; Rise       ; ctl|signal[0]|regout     ;
+-------+--------------+----------------+------------------+------------------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EscreveIR'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; EscreveIR~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; EscreveIR~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[12]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[12]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[12]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[13]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[13]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[13]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[14]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[14]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[14]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[15]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[15]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[15]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Fall       ; IR[3]                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Fall       ; IR[3]                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; EscreveIR ; Rise       ; IR[3]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; EscreveIR ; Rise       ; IR[3]|datac                ;
+-------+--------------+----------------+------------------+-----------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OrigPC[0]'                                                                      ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; OrigPC[0]|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; OrigPC[0]|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; muxPc2:mxPC2|addr[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|Mux6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Rise       ; mxPC2|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Rise       ; mxPC2|Mux6~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[2]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[3]|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; OrigPC[0] ; Fall       ; mxPC2|addr[5]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; OrigPC[0] ; Fall       ; mxPC2|addr[5]|datac          ;
+-------+--------------+----------------+------------------+-----------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'state[0]'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; Equal5~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; Equal5~1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; always3~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; always3~3|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; bnch[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; bnch[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[0]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[0]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[1]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[4]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[4]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[4]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; endereco[5]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; endereco[5]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; endereco[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; endereco[5]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[2]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[2]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[3]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[3]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; immediate[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; immediate[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[1]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[1]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[2]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[2]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRA[3]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRA[3]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRA[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRA[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Fall       ; regADDRB[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Fall       ; regADDRB[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state[0] ; Rise       ; regADDRB[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state[0] ; Rise       ; regADDRB[0]|datac         ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.425 ; 3.425 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.425 ; 3.425 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.597 ; -2.597 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.597 ; -2.597 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 9.682 ; 9.682 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 9.671 ; 9.671 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 9.682 ; 9.682 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 9.667 ; 9.667 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 9.627 ; 9.627 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 9.627 ; 9.627 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 9.628 ; 9.628 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 9.615 ; 9.615 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 8.528 ; 8.528 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 8.441 ; 8.441 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 8.450 ; 8.450 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 8.473 ; 8.473 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 8.118 ; 8.118 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 8.502 ; 8.502 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 8.496 ; 8.496 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 8.528 ; 8.528 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 9.513 ; 9.513 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 9.513 ; 9.513 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 8.677 ; 8.677 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 8.703 ; 8.703 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 8.745 ; 8.745 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 8.696 ; 8.696 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 8.730 ; 8.730 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 8.710 ; 8.710 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 8.554 ; 8.554 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 8.298 ; 8.298 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 7.958 ; 7.958 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 8.288 ; 8.288 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 8.554 ; 8.554 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 8.285 ; 8.285 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 7.878 ; 7.878 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 7.930 ; 7.930 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 6.170 ; 6.170 ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 5.827 ; 5.827 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 6.170 ; 6.170 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 5.797 ; 5.797 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 5.792 ; 5.792 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 5.339 ; 5.339 ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 5.718 ; 5.718 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 5.778 ; 5.778 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 6.146 ; 6.146 ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 5.794 ; 5.794 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 5.500 ; 5.500 ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 5.536 ; 5.536 ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 5.455 ; 5.455 ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 5.669 ; 5.669 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 6.146 ; 6.146 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 5.662 ; 5.662 ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 3.189 ; 3.189 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 3.191 ; 3.191 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 3.187 ; 3.187 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 3.270 ; 3.270 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 6.271 ; 6.271 ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 6.269 ; 6.269 ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 6.271 ; 6.271 ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 6.248 ; 5.698 ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 6.208 ; 6.208 ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 5.570 ; 6.210 ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 5.573 ; 6.206 ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 6.194 ; 6.194 ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 5.401 ; 5.401 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.314 ; 5.314 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.318 ; 5.323 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.346 ; 5.346 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.991 ; 4.991 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.375 ; 5.375 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.369 ; 5.369 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.401 ; 5.401 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 7.160 ; 7.160 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 7.160 ; 7.160 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 6.034 ; 6.034 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 6.059 ; 5.890 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 6.101 ; 6.101 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 5.876 ; 6.053 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 5.913 ; 6.093 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 6.066 ; 6.066 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 5.138 ; 5.138 ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.879 ; 4.879 ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.547 ; 4.547 ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.761 ; 4.874 ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 5.138 ; 5.138 ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.867 ; 4.743 ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.459 ; 4.459 ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.511 ; 4.511 ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.818 ; 3.818 ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;       ; 3.443 ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 3.056 ;       ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 3.435 ;       ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 6.271 ; 6.271 ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 6.269 ; 6.269 ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 6.271 ; 6.271 ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 5.698 ; 6.248 ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 6.208 ; 6.208 ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 6.210 ; 5.570 ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 6.206 ; 5.573 ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 6.194 ; 6.194 ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 5.401 ; 5.401 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.314 ; 5.314 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.323 ; 5.318 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.346 ; 5.346 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.991 ; 4.991 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.375 ; 5.375 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.369 ; 5.369 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.401 ; 5.401 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 7.160 ; 7.160 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 7.160 ; 7.160 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 6.034 ; 6.034 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 5.890 ; 6.059 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 6.101 ; 6.101 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 6.053 ; 5.876 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 6.093 ; 5.913 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 6.066 ; 6.066 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 5.138 ; 5.138 ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.879 ; 4.879 ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.547 ; 4.547 ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.874 ; 4.761 ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 5.138 ; 5.138 ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.743 ; 4.867 ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.459 ; 4.459 ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.511 ; 4.511 ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.818 ; 3.818 ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 3.443 ;       ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;       ; 3.056 ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;       ; 3.435 ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Fall       ; state[0]                        ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 5.599 ; 5.599 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 5.673 ; 5.673 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 5.684 ; 5.684 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 5.669 ; 5.669 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 5.610 ; 5.610 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 5.605 ; 5.605 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 5.608 ; 5.608 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 5.599 ; 5.599 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 5.483 ; 5.483 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 5.926 ; 5.926 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 5.943 ; 5.943 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 5.836 ; 5.836 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 5.483 ; 5.483 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 5.871 ; 5.871 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 5.866 ; 5.866 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 5.897 ; 5.897 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 6.012 ; 6.012 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 6.919 ; 6.919 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 6.012 ; 6.012 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 6.051 ; 6.051 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 6.079 ; 6.079 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 6.067 ; 6.067 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 6.044 ; 6.044 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 5.586 ; 5.586 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 6.013 ; 6.013 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 5.678 ; 5.678 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 6.002 ; 6.002 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 6.272 ; 6.272 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 5.991 ; 5.991 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 5.586 ; 5.586 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 5.638 ; 5.638 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 4.938 ; 4.938 ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 5.385 ; 5.385 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 5.727 ; 5.727 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 5.355 ; 5.355 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 5.356 ; 5.356 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 4.938 ; 4.938 ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 5.319 ; 5.319 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 5.373 ; 5.373 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 5.021 ; 5.021 ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 5.352 ; 5.352 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 5.059 ; 5.059 ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 5.092 ; 5.092 ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 5.021 ; 5.021 ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 5.239 ; 5.239 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 5.715 ; 5.715 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 5.217 ; 5.217 ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 3.189 ; 3.189 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 3.189 ; 3.189 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 3.191 ; 3.191 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 3.187 ; 3.187 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 3.270 ; 3.270 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 4.636 ; 4.636 ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 4.736 ; 4.736 ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 4.773 ; 4.750 ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 4.729 ; 4.729 ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 4.648 ; 4.648 ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 4.650 ; 4.650 ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 4.651 ; 4.651 ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 4.636 ; 4.636 ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 4.858 ; 4.858 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.135 ; 5.135 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.140 ; 5.140 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.230 ; 5.211 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.858 ; 4.858 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.246 ; 5.262 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.241 ; 5.241 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.272 ; 5.272 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 5.205 ; 5.205 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 6.105 ; 6.105 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 5.205 ; 5.205 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 5.244 ; 5.244 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 5.272 ; 5.272 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 5.226 ; 5.394 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 5.260 ; 5.260 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 5.237 ; 5.237 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 4.257 ; 4.210 ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.630 ; 4.630 ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.290 ; 4.290 ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.620 ; 4.673 ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 4.886 ; 4.886 ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.662 ; 4.617 ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.257 ; 4.210 ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.262 ; 4.262 ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.056 ; 3.443 ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;       ; 3.443 ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 3.056 ;       ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 3.435 ;       ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 4.636 ; 4.636 ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 4.736 ; 4.736 ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 4.750 ; 4.773 ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 4.729 ; 4.729 ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 4.648 ; 4.648 ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 4.650 ; 4.650 ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 4.651 ; 4.651 ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 4.636 ; 4.636 ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 4.858 ; 4.858 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.135 ; 5.135 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.140 ; 5.140 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.211 ; 5.230 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.858 ; 4.858 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.262 ; 5.246 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.241 ; 5.241 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.272 ; 5.272 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 5.205 ; 5.205 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 6.105 ; 6.105 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 5.205 ; 5.205 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 5.244 ; 5.244 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 5.272 ; 5.272 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 5.394 ; 5.226 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 5.260 ; 5.260 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 5.237 ; 5.237 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 4.210 ; 4.257 ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.630 ; 4.630 ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.290 ; 4.290 ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.673 ; 4.620 ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 4.886 ; 4.886 ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.617 ; 4.662 ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.210 ; 4.257 ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.262 ; 4.262 ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.443 ; 3.056 ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 3.443 ;       ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;       ; 3.056 ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;       ; 3.435 ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Fall       ; state[0]                        ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 7.972 ; 7.972 ; 7.972 ; 7.972 ;
; SW[0]      ; HEX0[1]     ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; SW[0]      ; HEX0[2]     ; 7.951 ; 7.951 ; 7.951 ; 7.951 ;
; SW[0]      ; HEX0[3]     ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; SW[0]      ; HEX0[4]     ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; SW[0]      ; HEX0[5]     ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; SW[0]      ; HEX0[6]     ; 7.897 ; 7.897 ; 7.897 ; 7.897 ;
; SW[0]      ; HEX1[0]     ; 7.531 ; 7.531 ; 7.531 ; 7.531 ;
; SW[0]      ; HEX1[1]     ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; SW[0]      ; HEX1[2]     ; 7.563 ; 7.563 ; 7.563 ; 7.563 ;
; SW[0]      ; HEX1[3]     ; 7.208 ; 7.208 ; 7.208 ; 7.208 ;
; SW[0]      ; HEX1[4]     ; 7.592 ; 7.592 ; 7.592 ; 7.592 ;
; SW[0]      ; HEX1[5]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[0]      ; HEX1[6]     ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SW[0]      ; HEX2[0]     ; 8.879 ; 8.879 ; 8.879 ; 8.879 ;
; SW[0]      ; HEX2[1]     ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; SW[0]      ; HEX2[2]     ; 8.169 ; 8.169 ; 8.169 ; 8.169 ;
; SW[0]      ; HEX2[3]     ; 8.211 ; 8.211 ; 8.211 ; 8.211 ;
; SW[0]      ; HEX2[4]     ; 8.162 ; 8.162 ; 8.162 ; 8.162 ;
; SW[0]      ; HEX2[5]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[0]      ; HEX2[6]     ; 8.176 ; 8.176 ; 8.176 ; 8.176 ;
; SW[0]      ; HEX3[0]     ; 7.596 ; 7.596 ; 7.596 ; 7.596 ;
; SW[0]      ; HEX3[1]     ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SW[0]      ; HEX3[2]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; SW[0]      ; HEX3[3]     ; 7.852 ; 7.852 ; 7.852 ; 7.852 ;
; SW[0]      ; HEX3[4]     ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; SW[0]      ; HEX3[5]     ; 7.176 ; 7.176 ; 7.176 ; 7.176 ;
; SW[0]      ; HEX3[6]     ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; SW[1]      ; HEX0[0]     ; 7.639 ; 7.639 ; 7.639 ; 7.639 ;
; SW[1]      ; HEX0[1]     ; 7.641 ; 7.641 ; 7.641 ; 7.641 ;
; SW[1]      ; HEX0[2]     ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SW[1]      ; HEX0[3]     ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; SW[1]      ; HEX0[4]     ; 7.580 ; 7.580 ; 7.580 ; 7.580 ;
; SW[1]      ; HEX0[5]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; SW[1]      ; HEX0[6]     ; 7.564 ; 7.564 ; 7.564 ; 7.564 ;
; SW[1]      ; HEX1[0]     ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; SW[1]      ; HEX1[1]     ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; SW[1]      ; HEX1[2]     ; 7.946 ; 7.946 ; 7.946 ; 7.946 ;
; SW[1]      ; HEX1[3]     ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; SW[1]      ; HEX1[4]     ; 7.975 ; 7.975 ; 7.975 ; 7.975 ;
; SW[1]      ; HEX1[5]     ; 7.969 ; 7.969 ; 7.969 ; 7.969 ;
; SW[1]      ; HEX1[6]     ; 8.001 ; 8.001 ; 8.001 ; 8.001 ;
; SW[1]      ; HEX2[0]     ; 9.198 ; 9.198 ; 9.198 ; 9.198 ;
; SW[1]      ; HEX2[1]     ; 8.072 ; 8.072 ; 8.072 ; 8.072 ;
; SW[1]      ; HEX2[2]     ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; SW[1]      ; HEX2[3]     ; 8.139 ; 8.139 ; 8.139 ; 8.139 ;
; SW[1]      ; HEX2[4]     ; 8.091 ; 8.091 ; 8.091 ; 8.091 ;
; SW[1]      ; HEX2[5]     ; 8.131 ; 8.131 ; 8.131 ; 8.131 ;
; SW[1]      ; HEX2[6]     ; 8.104 ; 8.104 ; 8.104 ; 8.104 ;
; SW[1]      ; HEX3[0]     ; 7.557 ; 7.557 ; 7.557 ; 7.557 ;
; SW[1]      ; HEX3[1]     ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; SW[1]      ; HEX3[2]     ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; SW[1]      ; HEX3[3]     ; 7.813 ; 7.813 ; 7.813 ; 7.813 ;
; SW[1]      ; HEX3[4]     ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; SW[1]      ; HEX3[5]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; SW[1]      ; HEX3[6]     ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; SW[2]      ; HEX0[0]     ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; SW[2]      ; HEX0[1]     ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; SW[2]      ; HEX0[2]     ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; SW[2]      ; HEX0[3]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[2]      ; HEX0[4]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[2]      ; HEX0[5]     ; 8.197 ; 8.197 ; 8.197 ; 8.197 ;
; SW[2]      ; HEX0[6]     ; 8.184 ; 8.184 ; 8.184 ; 8.184 ;
; SW[2]      ; HEX1[0]     ; 7.166 ; 7.166 ; 7.166 ; 7.166 ;
; SW[2]      ; HEX1[1]     ; 7.181 ; 7.181 ; 7.181 ; 7.181 ;
; SW[2]      ; HEX1[2]     ; 7.183 ; 7.183 ; 7.183 ; 7.183 ;
; SW[2]      ; HEX1[3]     ; 6.830 ; 6.830 ; 6.830 ; 6.830 ;
; SW[2]      ; HEX1[4]     ; 7.218 ; 7.218 ; 7.218 ; 7.218 ;
; SW[2]      ; HEX1[5]     ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; SW[2]      ; HEX1[6]     ; 7.244 ; 7.244 ; 7.244 ; 7.244 ;
; SW[2]      ; HEX2[0]     ; 8.882 ; 8.882 ; 8.882 ; 8.882 ;
; SW[2]      ; HEX2[1]     ; 7.876 ; 7.876 ; 7.876 ; 7.876 ;
; SW[2]      ; HEX2[2]     ; 7.915 ; 7.915 ; 7.915 ; 7.915 ;
; SW[2]      ; HEX2[3]     ; 7.943 ; 7.943 ; 7.943 ; 7.943 ;
; SW[2]      ; HEX2[4]     ; 7.897 ; 7.897 ; 7.897 ; 7.897 ;
; SW[2]      ; HEX2[5]     ; 7.931 ; 7.931 ; 7.931 ; 7.931 ;
; SW[2]      ; HEX2[6]     ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; SW[2]      ; HEX3[0]     ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; SW[2]      ; HEX3[1]     ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; SW[2]      ; HEX3[2]     ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; SW[2]      ; HEX3[3]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[2]      ; HEX3[4]     ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; SW[2]      ; HEX3[5]     ; 6.169 ; 6.169 ; 6.169 ; 6.169 ;
; SW[2]      ; HEX3[6]     ; 6.221 ; 6.221 ; 6.221 ; 6.221 ;
; SW[3]      ; HEX0[0]     ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; SW[3]      ; HEX0[1]     ; 8.263 ; 8.263 ; 8.263 ; 8.263 ;
; SW[3]      ; HEX0[2]     ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; SW[3]      ; HEX0[3]     ; 8.121 ; 8.121 ; 8.121 ; 8.121 ;
; SW[3]      ; HEX0[4]     ; 8.116 ; 8.116 ; 8.116 ; 8.116 ;
; SW[3]      ; HEX0[5]     ; 8.119 ; 8.119 ; 8.119 ; 8.119 ;
; SW[3]      ; HEX0[6]     ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; SW[3]      ; HEX1[0]     ; 7.117 ; 7.117 ; 7.117 ; 7.117 ;
; SW[3]      ; HEX1[1]     ; 7.132 ; 7.132 ; 7.132 ; 7.132 ;
; SW[3]      ; HEX1[2]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[3]      ; HEX1[3]     ; 6.781 ; 6.781 ; 6.781 ; 6.781 ;
; SW[3]      ; HEX1[4]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX1[5]     ; 7.165 ; 7.165 ; 7.165 ; 7.165 ;
; SW[3]      ; HEX1[6]     ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; SW[3]      ; HEX2[0]     ; 8.733 ; 8.733 ; 8.733 ; 8.733 ;
; SW[3]      ; HEX2[1]     ; 7.727 ; 7.727 ; 7.727 ; 7.727 ;
; SW[3]      ; HEX2[2]     ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; SW[3]      ; HEX2[3]     ; 7.794 ; 7.794 ; 7.794 ; 7.794 ;
; SW[3]      ; HEX2[4]     ; 7.748 ; 7.748 ; 7.748 ; 7.748 ;
; SW[3]      ; HEX2[5]     ; 7.782 ; 7.782 ; 7.782 ; 7.782 ;
; SW[3]      ; HEX2[6]     ; 7.759 ; 7.759 ; 7.759 ; 7.759 ;
; SW[3]      ; HEX3[0]     ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; SW[3]      ; HEX3[1]     ; 6.120 ; 6.120 ; 6.120 ; 6.120 ;
; SW[3]      ; HEX3[2]     ; 6.447 ; 6.447 ; 6.447 ; 6.447 ;
; SW[3]      ; HEX3[3]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; SW[3]      ; HEX3[4]     ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; SW[3]      ; HEX3[5]     ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; SW[3]      ; HEX3[6]     ; 6.084 ; 6.084 ; 6.084 ; 6.084 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[0]      ; HEX0[1]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; SW[0]      ; HEX0[2]     ; 4.964 ; 4.964 ; 4.964 ; 4.964 ;
; SW[0]      ; HEX0[3]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; HEX0[4]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; HEX0[5]     ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; SW[0]      ; HEX0[6]     ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; SW[0]      ; HEX1[0]     ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW[0]      ; HEX1[1]     ; 5.629 ; 5.629 ; 5.629 ; 5.629 ;
; SW[0]      ; HEX1[2]     ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; SW[0]      ; HEX1[3]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[0]      ; HEX1[4]     ; 5.557 ; 5.557 ; 5.557 ; 5.557 ;
; SW[0]      ; HEX1[5]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[0]      ; HEX1[6]     ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[0]      ; HEX2[0]     ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[0]      ; HEX2[1]     ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; SW[0]      ; HEX2[2]     ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; SW[0]      ; HEX2[3]     ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; SW[0]      ; HEX2[4]     ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; SW[0]      ; HEX2[5]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[0]      ; HEX2[6]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[0]      ; HEX3[0]     ; 5.220 ; 5.220 ; 5.220 ; 5.220 ;
; SW[0]      ; HEX3[1]     ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; SW[0]      ; HEX3[2]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[0]      ; HEX3[3]     ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; SW[0]      ; HEX3[4]     ; 5.198 ; 5.198 ; 5.198 ; 5.198 ;
; SW[0]      ; HEX3[5]     ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; SW[0]      ; HEX3[6]     ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; SW[1]      ; HEX0[0]     ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; SW[1]      ; HEX0[1]     ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; SW[1]      ; HEX0[2]     ; 4.745 ; 4.745 ; 4.745 ; 4.745 ;
; SW[1]      ; HEX0[3]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[1]      ; HEX0[4]     ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; SW[1]      ; HEX0[5]     ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; SW[1]      ; HEX0[6]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; SW[1]      ; HEX1[0]     ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; SW[1]      ; HEX1[1]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[1]      ; HEX1[2]     ; 5.449 ; 5.449 ; 5.449 ; 5.449 ;
; SW[1]      ; HEX1[3]     ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; SW[1]      ; HEX1[4]     ; 5.484 ; 5.484 ; 5.484 ; 5.484 ;
; SW[1]      ; HEX1[5]     ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; SW[1]      ; HEX1[6]     ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; SW[1]      ; HEX2[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; SW[1]      ; HEX2[1]     ; 5.561 ; 5.561 ; 5.561 ; 5.561 ;
; SW[1]      ; HEX2[2]     ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; SW[1]      ; HEX2[3]     ; 5.629 ; 5.629 ; 5.629 ; 5.629 ;
; SW[1]      ; HEX2[4]     ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; SW[1]      ; HEX2[5]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; SW[1]      ; HEX2[6]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[1]      ; HEX3[0]     ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW[1]      ; HEX3[1]     ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; SW[1]      ; HEX3[2]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[1]      ; HEX3[3]     ; 5.454 ; 5.454 ; 5.454 ; 5.454 ;
; SW[1]      ; HEX3[4]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[1]      ; HEX3[5]     ; 4.775 ; 4.775 ; 4.775 ; 4.775 ;
; SW[1]      ; HEX3[6]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[2]      ; HEX0[0]     ; 4.975 ; 4.975 ; 4.975 ; 4.975 ;
; SW[2]      ; HEX0[1]     ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; SW[2]      ; HEX0[2]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[2]      ; HEX0[3]     ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[2]      ; HEX0[4]     ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; SW[2]      ; HEX0[5]     ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; SW[2]      ; HEX0[6]     ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; SW[2]      ; HEX1[0]     ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; SW[2]      ; HEX1[1]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[2]      ; HEX1[2]     ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[2]      ; HEX1[3]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW[2]      ; HEX1[4]     ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; SW[2]      ; HEX1[5]     ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; SW[2]      ; HEX1[6]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[2]      ; HEX2[0]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; SW[2]      ; HEX2[1]     ; 5.693 ; 5.693 ; 5.693 ; 5.693 ;
; SW[2]      ; HEX2[2]     ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; SW[2]      ; HEX2[3]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW[2]      ; HEX2[4]     ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; SW[2]      ; HEX2[5]     ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; SW[2]      ; HEX2[6]     ; 5.726 ; 5.726 ; 5.726 ; 5.726 ;
; SW[2]      ; HEX3[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[2]      ; HEX3[1]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; SW[2]      ; HEX3[2]     ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; SW[2]      ; HEX3[3]     ; 5.617 ; 5.617 ; 5.617 ; 5.617 ;
; SW[2]      ; HEX3[4]     ; 5.333 ; 5.333 ; 5.333 ; 5.333 ;
; SW[2]      ; HEX3[5]     ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; SW[2]      ; HEX3[6]     ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; SW[3]      ; HEX0[0]     ; 5.291 ; 5.291 ; 5.291 ; 5.291 ;
; SW[3]      ; HEX0[1]     ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; SW[3]      ; HEX0[2]     ; 5.277 ; 5.277 ; 5.277 ; 5.277 ;
; SW[3]      ; HEX0[3]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[3]      ; HEX0[4]     ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; SW[3]      ; HEX0[5]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[3]      ; HEX0[6]     ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; SW[3]      ; HEX1[0]     ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; SW[3]      ; HEX1[1]     ; 5.294 ; 5.294 ; 5.294 ; 5.294 ;
; SW[3]      ; HEX1[2]     ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; SW[3]      ; HEX1[3]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; SW[3]      ; HEX1[4]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[3]      ; HEX1[5]     ; 5.408 ; 5.408 ; 5.408 ; 5.408 ;
; SW[3]      ; HEX1[6]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; SW[3]      ; HEX2[0]     ; 6.418 ; 6.418 ; 6.418 ; 6.418 ;
; SW[3]      ; HEX2[1]     ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; SW[3]      ; HEX2[2]     ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; SW[3]      ; HEX2[3]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[3]      ; HEX2[4]     ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; SW[3]      ; HEX2[5]     ; 5.846 ; 5.846 ; 5.846 ; 5.846 ;
; SW[3]      ; HEX2[6]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; SW[3]      ; HEX3[0]     ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; SW[3]      ; HEX3[1]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; SW[3]      ; HEX3[2]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[3]      ; HEX3[3]     ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[3]      ; HEX3[4]     ; 5.362 ; 5.362 ; 5.362 ; 5.362 ;
; SW[3]      ; HEX3[5]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[3]      ; HEX3[6]     ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                 ; -9.633    ; -6.252   ; -3.697   ; -6.752  ; -1.880              ;
;  AluControl:alc|aux[3]           ; -9.633    ; 0.059    ; -3.697   ; -0.103  ; 0.500               ;
;  CLOCK_50                        ; -7.770    ; -2.411   ; N/A      ; N/A     ; -1.380              ;
;  Controle:ctl|signal[0]          ; -1.910    ; -3.990   ; N/A      ; N/A     ; 0.500               ;
;  EscreveIR                       ; -7.810    ; 3.185    ; N/A      ; N/A     ; 0.500               ;
;  EscreveMem                      ; -4.236    ; -0.780   ; N/A      ; N/A     ; -1.880              ;
;  EscrevePC                       ; -6.425    ; -0.583   ; N/A      ; N/A     ; -0.500              ;
;  IR[13]                          ; -6.903    ; -6.252   ; 0.214    ; -6.752  ; -0.834              ;
;  LCD:display_LCD|conta_clock[14] ; -1.684    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  LeMem                           ; -3.760    ; 0.359    ; N/A      ; N/A     ; -1.880              ;
;  OrigPC[0]                       ; -6.008    ; -1.737   ; N/A      ; N/A     ; 0.500               ;
;  state[0]                        ; -5.674    ; -2.869   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -2802.299 ; -213.836 ; -3.697   ; -6.855  ; -616.544            ;
;  AluControl:alc|aux[3]           ; -154.118  ; 0.000    ; -3.697   ; -0.103  ; 0.000               ;
;  CLOCK_50                        ; -2153.448 ; -161.940 ; N/A      ; N/A     ; -363.380            ;
;  Controle:ctl|signal[0]          ; -4.670    ; -17.964  ; N/A      ; N/A     ; 0.000               ;
;  EscreveIR                       ; -33.457   ; 0.000    ; N/A      ; N/A     ; 0.000               ;
;  EscreveMem                      ; -112.722  ; -13.056  ; N/A      ; N/A     ; -146.640            ;
;  EscrevePC                       ; -38.364   ; -3.417   ; N/A      ; N/A     ; -6.000              ;
;  IR[13]                          ; -107.290  ; -6.252   ; 0.000    ; -6.752  ; -68.964             ;
;  LCD:display_LCD|conta_clock[14] ; -11.035   ; 0.000    ; N/A      ; N/A     ; -9.000              ;
;  LeMem                           ; -20.269   ; 0.000    ; N/A      ; N/A     ; -22.560             ;
;  OrigPC[0]                       ; -28.311   ; -8.885   ; N/A      ; N/A     ; 0.000               ;
;  state[0]                        ; -138.615  ; -27.374  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.597 ; 6.597 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 6.597 ; 6.597 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.597 ; -2.597 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.597 ; -2.597 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 19.349 ; 19.349 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 19.332 ; 19.332 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 19.341 ; 19.341 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 19.349 ; 19.349 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 19.280 ; 19.280 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 19.275 ; 19.275 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 19.290 ; 19.290 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 19.265 ; 19.265 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 17.222 ; 17.222 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 16.918 ; 16.918 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 16.946 ; 16.946 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 17.155 ; 17.155 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 16.254 ; 16.254 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 17.189 ; 17.189 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 17.183 ; 17.183 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 17.222 ; 17.222 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 19.086 ; 19.086 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 19.086 ; 19.086 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 17.634 ; 17.634 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 17.648 ; 17.648 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 17.707 ; 17.707 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 17.644 ; 17.644 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 17.698 ; 17.698 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 17.668 ; 17.668 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 17.165 ; 17.165 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 16.888 ; 16.888 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 16.018 ; 16.018 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 16.862 ; 16.862 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 17.165 ; 17.165 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 16.857 ; 16.857 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 15.914 ; 15.914 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 15.986 ; 15.986 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 12.069 ; 12.069 ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 11.579 ; 11.579 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 12.069 ; 12.069 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 11.479 ; 11.479 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 11.538 ; 11.538 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 10.444 ; 10.444 ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 11.224 ; 11.224 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 11.337 ; 11.337 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 11.746 ; 11.746 ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 11.223 ; 11.223 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 10.509 ; 10.509 ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 10.627 ; 10.627 ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 10.452 ; 10.452 ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 11.006 ; 11.006 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 11.746 ; 11.746 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 10.871 ; 10.871 ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 5.689  ; 5.689  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 5.699  ; 5.699  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 5.993  ; 5.993  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 5.704  ; 5.704  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 5.871  ; 5.871  ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 12.941 ; 12.941 ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 12.941 ; 12.941 ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 12.917 ; 12.917 ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 12.924 ; 11.708 ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 12.794 ; 12.794 ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 11.403 ; 12.789 ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 11.421 ; 12.801 ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 12.779 ; 12.779 ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 11.259 ; 11.259 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.955 ; 10.955 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.953 ; 10.983 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 11.192 ; 11.192 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.291 ; 10.291 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 11.226 ; 11.226 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 11.220 ; 11.220 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 11.259 ; 11.259 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 14.569 ; 14.569 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 14.569 ; 14.569 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 12.245 ; 12.245 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 12.231 ; 12.051 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 12.319 ; 12.319 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 12.042 ; 12.255 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 12.097 ; 12.309 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 12.279 ; 12.279 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 10.418 ; 10.418 ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 10.112 ; 10.112 ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 9.279  ; 9.279  ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 9.886  ; 10.117 ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 10.418 ; 10.418 ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 10.081 ; 9.868  ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 9.166  ; 9.166  ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 9.242  ; 9.242  ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 7.507  ; 7.507  ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;        ; 6.917  ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 6.059  ;        ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 6.865  ;        ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 12.941 ; 12.941 ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 12.941 ; 12.941 ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 12.917 ; 12.917 ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 11.708 ; 12.924 ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 12.794 ; 12.794 ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 12.789 ; 11.403 ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 12.801 ; 11.421 ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 12.779 ; 12.779 ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 11.259 ; 11.259 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 10.955 ; 10.955 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 10.983 ; 10.953 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 11.192 ; 11.192 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 10.291 ; 10.291 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 11.226 ; 11.226 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 11.220 ; 11.220 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 11.259 ; 11.259 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 14.569 ; 14.569 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 14.569 ; 14.569 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 12.245 ; 12.245 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 12.051 ; 12.231 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 12.319 ; 12.319 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 12.255 ; 12.042 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 12.309 ; 12.097 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 12.279 ; 12.279 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 10.418 ; 10.418 ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 10.112 ; 10.112 ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 9.279  ; 9.279  ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 10.117 ; 9.886  ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 10.418 ; 10.418 ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 9.868  ; 10.081 ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 9.166  ; 9.166  ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 9.242  ; 9.242  ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 7.507  ; 7.507  ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 7.021  ; 7.021  ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 7.507  ; 7.507  ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 6.917  ;        ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 6.979  ; 6.979  ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;        ; 6.059  ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;        ; 6.865  ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 6.949  ; 6.949  ; Fall       ; state[0]                        ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; HEX0[*]      ; CLOCK_50                        ; 5.599 ; 5.599 ; Rise       ; CLOCK_50                        ;
;  HEX0[0]     ; CLOCK_50                        ; 5.673 ; 5.673 ; Rise       ; CLOCK_50                        ;
;  HEX0[1]     ; CLOCK_50                        ; 5.684 ; 5.684 ; Rise       ; CLOCK_50                        ;
;  HEX0[2]     ; CLOCK_50                        ; 5.669 ; 5.669 ; Rise       ; CLOCK_50                        ;
;  HEX0[3]     ; CLOCK_50                        ; 5.610 ; 5.610 ; Rise       ; CLOCK_50                        ;
;  HEX0[4]     ; CLOCK_50                        ; 5.605 ; 5.605 ; Rise       ; CLOCK_50                        ;
;  HEX0[5]     ; CLOCK_50                        ; 5.608 ; 5.608 ; Rise       ; CLOCK_50                        ;
;  HEX0[6]     ; CLOCK_50                        ; 5.599 ; 5.599 ; Rise       ; CLOCK_50                        ;
; HEX1[*]      ; CLOCK_50                        ; 5.483 ; 5.483 ; Rise       ; CLOCK_50                        ;
;  HEX1[0]     ; CLOCK_50                        ; 5.926 ; 5.926 ; Rise       ; CLOCK_50                        ;
;  HEX1[1]     ; CLOCK_50                        ; 5.943 ; 5.943 ; Rise       ; CLOCK_50                        ;
;  HEX1[2]     ; CLOCK_50                        ; 5.836 ; 5.836 ; Rise       ; CLOCK_50                        ;
;  HEX1[3]     ; CLOCK_50                        ; 5.483 ; 5.483 ; Rise       ; CLOCK_50                        ;
;  HEX1[4]     ; CLOCK_50                        ; 5.871 ; 5.871 ; Rise       ; CLOCK_50                        ;
;  HEX1[5]     ; CLOCK_50                        ; 5.866 ; 5.866 ; Rise       ; CLOCK_50                        ;
;  HEX1[6]     ; CLOCK_50                        ; 5.897 ; 5.897 ; Rise       ; CLOCK_50                        ;
; HEX2[*]      ; CLOCK_50                        ; 6.012 ; 6.012 ; Rise       ; CLOCK_50                        ;
;  HEX2[0]     ; CLOCK_50                        ; 6.919 ; 6.919 ; Rise       ; CLOCK_50                        ;
;  HEX2[1]     ; CLOCK_50                        ; 6.012 ; 6.012 ; Rise       ; CLOCK_50                        ;
;  HEX2[2]     ; CLOCK_50                        ; 6.051 ; 6.051 ; Rise       ; CLOCK_50                        ;
;  HEX2[3]     ; CLOCK_50                        ; 6.079 ; 6.079 ; Rise       ; CLOCK_50                        ;
;  HEX2[4]     ; CLOCK_50                        ; 6.033 ; 6.033 ; Rise       ; CLOCK_50                        ;
;  HEX2[5]     ; CLOCK_50                        ; 6.067 ; 6.067 ; Rise       ; CLOCK_50                        ;
;  HEX2[6]     ; CLOCK_50                        ; 6.044 ; 6.044 ; Rise       ; CLOCK_50                        ;
; HEX3[*]      ; CLOCK_50                        ; 5.586 ; 5.586 ; Rise       ; CLOCK_50                        ;
;  HEX3[0]     ; CLOCK_50                        ; 6.013 ; 6.013 ; Rise       ; CLOCK_50                        ;
;  HEX3[1]     ; CLOCK_50                        ; 5.678 ; 5.678 ; Rise       ; CLOCK_50                        ;
;  HEX3[2]     ; CLOCK_50                        ; 6.002 ; 6.002 ; Rise       ; CLOCK_50                        ;
;  HEX3[3]     ; CLOCK_50                        ; 6.272 ; 6.272 ; Rise       ; CLOCK_50                        ;
;  HEX3[4]     ; CLOCK_50                        ; 5.991 ; 5.991 ; Rise       ; CLOCK_50                        ;
;  HEX3[5]     ; CLOCK_50                        ; 5.586 ; 5.586 ; Rise       ; CLOCK_50                        ;
;  HEX3[6]     ; CLOCK_50                        ; 5.638 ; 5.638 ; Rise       ; CLOCK_50                        ;
; HEX4[*]      ; CLOCK_50                        ; 4.938 ; 4.938 ; Rise       ; CLOCK_50                        ;
;  HEX4[0]     ; CLOCK_50                        ; 5.385 ; 5.385 ; Rise       ; CLOCK_50                        ;
;  HEX4[1]     ; CLOCK_50                        ; 5.727 ; 5.727 ; Rise       ; CLOCK_50                        ;
;  HEX4[2]     ; CLOCK_50                        ; 5.355 ; 5.355 ; Rise       ; CLOCK_50                        ;
;  HEX4[3]     ; CLOCK_50                        ; 5.356 ; 5.356 ; Rise       ; CLOCK_50                        ;
;  HEX4[4]     ; CLOCK_50                        ; 4.938 ; 4.938 ; Rise       ; CLOCK_50                        ;
;  HEX4[5]     ; CLOCK_50                        ; 5.319 ; 5.319 ; Rise       ; CLOCK_50                        ;
;  HEX4[6]     ; CLOCK_50                        ; 5.373 ; 5.373 ; Rise       ; CLOCK_50                        ;
; HEX5[*]      ; EscrevePC                       ; 5.021 ; 5.021 ; Fall       ; EscrevePC                       ;
;  HEX5[0]     ; EscrevePC                       ; 5.352 ; 5.352 ; Fall       ; EscrevePC                       ;
;  HEX5[1]     ; EscrevePC                       ; 5.059 ; 5.059 ; Fall       ; EscrevePC                       ;
;  HEX5[2]     ; EscrevePC                       ; 5.092 ; 5.092 ; Fall       ; EscrevePC                       ;
;  HEX5[3]     ; EscrevePC                       ; 5.021 ; 5.021 ; Fall       ; EscrevePC                       ;
;  HEX5[4]     ; EscrevePC                       ; 5.239 ; 5.239 ; Fall       ; EscrevePC                       ;
;  HEX5[5]     ; EscrevePC                       ; 5.715 ; 5.715 ; Fall       ; EscrevePC                       ;
;  HEX5[6]     ; EscrevePC                       ; 5.217 ; 5.217 ; Fall       ; EscrevePC                       ;
; LCD_DATA[*]  ; LCD:display_LCD|conta_clock[14] ; 3.189 ; 3.189 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[0] ; LCD:display_LCD|conta_clock[14] ; 3.189 ; 3.189 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[1] ; LCD:display_LCD|conta_clock[14] ; 3.191 ; 3.191 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[2] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
;  LCD_DATA[3] ; LCD:display_LCD|conta_clock[14] ; 3.329 ; 3.329 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_EN       ; LCD:display_LCD|conta_clock[14] ; 3.187 ; 3.187 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; LCD_RS       ; LCD:display_LCD|conta_clock[14] ; 3.270 ; 3.270 ; Rise       ; LCD:display_LCD|conta_clock[14] ;
; HEX0[*]      ; state[0]                        ; 4.636 ; 4.636 ; Rise       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 4.736 ; 4.736 ; Rise       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 4.773 ; 4.750 ; Rise       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 4.729 ; 4.729 ; Rise       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 4.648 ; 4.648 ; Rise       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 4.650 ; 4.650 ; Rise       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 4.651 ; 4.651 ; Rise       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 4.636 ; 4.636 ; Rise       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 4.858 ; 4.858 ; Rise       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.135 ; 5.135 ; Rise       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.140 ; 5.140 ; Rise       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.230 ; 5.211 ; Rise       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.858 ; 4.858 ; Rise       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.246 ; 5.262 ; Rise       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.241 ; 5.241 ; Rise       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.272 ; 5.272 ; Rise       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 5.205 ; 5.205 ; Rise       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 6.105 ; 6.105 ; Rise       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 5.205 ; 5.205 ; Rise       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 5.244 ; 5.244 ; Rise       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 5.272 ; 5.272 ; Rise       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 5.226 ; 5.394 ; Rise       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 5.260 ; 5.260 ; Rise       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 5.237 ; 5.237 ; Rise       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 4.257 ; 4.210 ; Rise       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.630 ; 4.630 ; Rise       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.290 ; 4.290 ; Rise       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.620 ; 4.673 ; Rise       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 4.886 ; 4.886 ; Rise       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.662 ; 4.617 ; Rise       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.257 ; 4.210 ; Rise       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.262 ; 4.262 ; Rise       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.056 ; 3.443 ; Rise       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Rise       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Rise       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ;       ; 3.443 ; Rise       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Rise       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ; 3.056 ;       ; Rise       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ; 3.435 ;       ; Rise       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Rise       ; state[0]                        ;
; HEX0[*]      ; state[0]                        ; 4.636 ; 4.636 ; Fall       ; state[0]                        ;
;  HEX0[0]     ; state[0]                        ; 4.736 ; 4.736 ; Fall       ; state[0]                        ;
;  HEX0[1]     ; state[0]                        ; 4.750 ; 4.773 ; Fall       ; state[0]                        ;
;  HEX0[2]     ; state[0]                        ; 4.729 ; 4.729 ; Fall       ; state[0]                        ;
;  HEX0[3]     ; state[0]                        ; 4.648 ; 4.648 ; Fall       ; state[0]                        ;
;  HEX0[4]     ; state[0]                        ; 4.650 ; 4.650 ; Fall       ; state[0]                        ;
;  HEX0[5]     ; state[0]                        ; 4.651 ; 4.651 ; Fall       ; state[0]                        ;
;  HEX0[6]     ; state[0]                        ; 4.636 ; 4.636 ; Fall       ; state[0]                        ;
; HEX1[*]      ; state[0]                        ; 4.858 ; 4.858 ; Fall       ; state[0]                        ;
;  HEX1[0]     ; state[0]                        ; 5.135 ; 5.135 ; Fall       ; state[0]                        ;
;  HEX1[1]     ; state[0]                        ; 5.140 ; 5.140 ; Fall       ; state[0]                        ;
;  HEX1[2]     ; state[0]                        ; 5.211 ; 5.230 ; Fall       ; state[0]                        ;
;  HEX1[3]     ; state[0]                        ; 4.858 ; 4.858 ; Fall       ; state[0]                        ;
;  HEX1[4]     ; state[0]                        ; 5.262 ; 5.246 ; Fall       ; state[0]                        ;
;  HEX1[5]     ; state[0]                        ; 5.241 ; 5.241 ; Fall       ; state[0]                        ;
;  HEX1[6]     ; state[0]                        ; 5.272 ; 5.272 ; Fall       ; state[0]                        ;
; HEX2[*]      ; state[0]                        ; 5.205 ; 5.205 ; Fall       ; state[0]                        ;
;  HEX2[0]     ; state[0]                        ; 6.105 ; 6.105 ; Fall       ; state[0]                        ;
;  HEX2[1]     ; state[0]                        ; 5.205 ; 5.205 ; Fall       ; state[0]                        ;
;  HEX2[2]     ; state[0]                        ; 5.244 ; 5.244 ; Fall       ; state[0]                        ;
;  HEX2[3]     ; state[0]                        ; 5.272 ; 5.272 ; Fall       ; state[0]                        ;
;  HEX2[4]     ; state[0]                        ; 5.394 ; 5.226 ; Fall       ; state[0]                        ;
;  HEX2[5]     ; state[0]                        ; 5.260 ; 5.260 ; Fall       ; state[0]                        ;
;  HEX2[6]     ; state[0]                        ; 5.237 ; 5.237 ; Fall       ; state[0]                        ;
; HEX3[*]      ; state[0]                        ; 4.210 ; 4.257 ; Fall       ; state[0]                        ;
;  HEX3[0]     ; state[0]                        ; 4.630 ; 4.630 ; Fall       ; state[0]                        ;
;  HEX3[1]     ; state[0]                        ; 4.290 ; 4.290 ; Fall       ; state[0]                        ;
;  HEX3[2]     ; state[0]                        ; 4.673 ; 4.620 ; Fall       ; state[0]                        ;
;  HEX3[3]     ; state[0]                        ; 4.886 ; 4.886 ; Fall       ; state[0]                        ;
;  HEX3[4]     ; state[0]                        ; 4.617 ; 4.662 ; Fall       ; state[0]                        ;
;  HEX3[5]     ; state[0]                        ; 4.210 ; 4.257 ; Fall       ; state[0]                        ;
;  HEX3[6]     ; state[0]                        ; 4.262 ; 4.262 ; Fall       ; state[0]                        ;
; HEX4[*]      ; state[0]                        ; 3.443 ; 3.056 ; Fall       ; state[0]                        ;
;  HEX4[0]     ; state[0]                        ; 3.479 ; 3.479 ; Fall       ; state[0]                        ;
;  HEX4[1]     ; state[0]                        ; 3.818 ; 3.818 ; Fall       ; state[0]                        ;
;  HEX4[2]     ; state[0]                        ; 3.443 ;       ; Fall       ; state[0]                        ;
;  HEX4[3]     ; state[0]                        ; 3.445 ; 3.445 ; Fall       ; state[0]                        ;
;  HEX4[4]     ; state[0]                        ;       ; 3.056 ; Fall       ; state[0]                        ;
;  HEX4[5]     ; state[0]                        ;       ; 3.435 ; Fall       ; state[0]                        ;
;  HEX4[6]     ; state[0]                        ; 3.493 ; 3.493 ; Fall       ; state[0]                        ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX0[0]     ; 16.471 ; 16.471 ; 16.471 ; 16.471 ;
; SW[0]      ; HEX0[1]     ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; SW[0]      ; HEX0[2]     ; 16.454 ; 16.454 ; 16.454 ; 16.454 ;
; SW[0]      ; HEX0[3]     ; 16.324 ; 16.324 ; 16.324 ; 16.324 ;
; SW[0]      ; HEX0[4]     ; 16.319 ; 16.319 ; 16.319 ; 16.319 ;
; SW[0]      ; HEX0[5]     ; 16.331 ; 16.331 ; 16.331 ; 16.331 ;
; SW[0]      ; HEX0[6]     ; 16.309 ; 16.309 ; 16.309 ; 16.309 ;
; SW[0]      ; HEX1[0]     ; 15.559 ; 15.559 ; 15.559 ; 15.559 ;
; SW[0]      ; HEX1[1]     ; 15.587 ; 15.587 ; 15.587 ; 15.587 ;
; SW[0]      ; HEX1[2]     ; 15.796 ; 15.796 ; 15.796 ; 15.796 ;
; SW[0]      ; HEX1[3]     ; 14.895 ; 14.895 ; 14.895 ; 14.895 ;
; SW[0]      ; HEX1[4]     ; 15.830 ; 15.830 ; 15.830 ; 15.830 ;
; SW[0]      ; HEX1[5]     ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; SW[0]      ; HEX1[6]     ; 15.863 ; 15.863 ; 15.863 ; 15.863 ;
; SW[0]      ; HEX2[0]     ; 18.439 ; 18.439 ; 18.439 ; 18.439 ;
; SW[0]      ; HEX2[1]     ; 17.106 ; 17.106 ; 17.106 ; 17.106 ;
; SW[0]      ; HEX2[2]     ; 17.120 ; 17.120 ; 17.120 ; 17.120 ;
; SW[0]      ; HEX2[3]     ; 17.179 ; 17.179 ; 17.179 ; 17.179 ;
; SW[0]      ; HEX2[4]     ; 17.116 ; 17.116 ; 17.116 ; 17.116 ;
; SW[0]      ; HEX2[5]     ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; SW[0]      ; HEX2[6]     ; 17.140 ; 17.140 ; 17.140 ; 17.140 ;
; SW[0]      ; HEX3[0]     ; 15.977 ; 15.977 ; 15.977 ; 15.977 ;
; SW[0]      ; HEX3[1]     ; 15.107 ; 15.107 ; 15.107 ; 15.107 ;
; SW[0]      ; HEX3[2]     ; 15.951 ; 15.951 ; 15.951 ; 15.951 ;
; SW[0]      ; HEX3[3]     ; 16.254 ; 16.254 ; 16.254 ; 16.254 ;
; SW[0]      ; HEX3[4]     ; 15.946 ; 15.946 ; 15.946 ; 15.946 ;
; SW[0]      ; HEX3[5]     ; 15.003 ; 15.003 ; 15.003 ; 15.003 ;
; SW[0]      ; HEX3[6]     ; 15.075 ; 15.075 ; 15.075 ; 15.075 ;
; SW[1]      ; HEX0[0]     ; 15.824 ; 15.824 ; 15.824 ; 15.824 ;
; SW[1]      ; HEX0[1]     ; 15.800 ; 15.800 ; 15.800 ; 15.800 ;
; SW[1]      ; HEX0[2]     ; 15.807 ; 15.807 ; 15.807 ; 15.807 ;
; SW[1]      ; HEX0[3]     ; 15.677 ; 15.677 ; 15.677 ; 15.677 ;
; SW[1]      ; HEX0[4]     ; 15.672 ; 15.672 ; 15.672 ; 15.672 ;
; SW[1]      ; HEX0[5]     ; 15.684 ; 15.684 ; 15.684 ; 15.684 ;
; SW[1]      ; HEX0[6]     ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; SW[1]      ; HEX1[0]     ; 16.321 ; 16.321 ; 16.321 ; 16.321 ;
; SW[1]      ; HEX1[1]     ; 16.349 ; 16.349 ; 16.349 ; 16.349 ;
; SW[1]      ; HEX1[2]     ; 16.558 ; 16.558 ; 16.558 ; 16.558 ;
; SW[1]      ; HEX1[3]     ; 15.657 ; 15.657 ; 15.657 ; 15.657 ;
; SW[1]      ; HEX1[4]     ; 16.592 ; 16.592 ; 16.592 ; 16.592 ;
; SW[1]      ; HEX1[5]     ; 16.586 ; 16.586 ; 16.586 ; 16.586 ;
; SW[1]      ; HEX1[6]     ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; SW[1]      ; HEX2[0]     ; 18.532 ; 18.532 ; 18.532 ; 18.532 ;
; SW[1]      ; HEX2[1]     ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; SW[1]      ; HEX2[2]     ; 16.810 ; 16.810 ; 16.810 ; 16.810 ;
; SW[1]      ; HEX2[3]     ; 16.869 ; 16.869 ; 16.869 ; 16.869 ;
; SW[1]      ; HEX2[4]     ; 16.806 ; 16.806 ; 16.806 ; 16.806 ;
; SW[1]      ; HEX2[5]     ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; SW[1]      ; HEX2[6]     ; 16.830 ; 16.830 ; 16.830 ; 16.830 ;
; SW[1]      ; HEX3[0]     ; 15.847 ; 15.847 ; 15.847 ; 15.847 ;
; SW[1]      ; HEX3[1]     ; 14.977 ; 14.977 ; 14.977 ; 14.977 ;
; SW[1]      ; HEX3[2]     ; 15.821 ; 15.821 ; 15.821 ; 15.821 ;
; SW[1]      ; HEX3[3]     ; 16.124 ; 16.124 ; 16.124 ; 16.124 ;
; SW[1]      ; HEX3[4]     ; 15.816 ; 15.816 ; 15.816 ; 15.816 ;
; SW[1]      ; HEX3[5]     ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; SW[1]      ; HEX3[6]     ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; SW[2]      ; HEX0[0]     ; 16.846 ; 16.846 ; 16.846 ; 16.846 ;
; SW[2]      ; HEX0[1]     ; 16.855 ; 16.855 ; 16.855 ; 16.855 ;
; SW[2]      ; HEX0[2]     ; 16.863 ; 16.863 ; 16.863 ; 16.863 ;
; SW[2]      ; HEX0[3]     ; 16.794 ; 16.794 ; 16.794 ; 16.794 ;
; SW[2]      ; HEX0[4]     ; 16.789 ; 16.789 ; 16.789 ; 16.789 ;
; SW[2]      ; HEX0[5]     ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SW[2]      ; HEX0[6]     ; 16.779 ; 16.779 ; 16.779 ; 16.779 ;
; SW[2]      ; HEX1[0]     ; 14.908 ; 14.908 ; 14.908 ; 14.908 ;
; SW[2]      ; HEX1[1]     ; 14.942 ; 14.942 ; 14.942 ; 14.942 ;
; SW[2]      ; HEX1[2]     ; 15.135 ; 15.135 ; 15.135 ; 15.135 ;
; SW[2]      ; HEX1[3]     ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; SW[2]      ; HEX1[4]     ; 15.179 ; 15.179 ; 15.179 ; 15.179 ;
; SW[2]      ; HEX1[5]     ; 15.172 ; 15.172 ; 15.172 ; 15.172 ;
; SW[2]      ; HEX1[6]     ; 15.211 ; 15.211 ; 15.211 ; 15.211 ;
; SW[2]      ; HEX2[0]     ; 18.324 ; 18.324 ; 18.324 ; 18.324 ;
; SW[2]      ; HEX2[1]     ; 16.254 ; 16.254 ; 16.254 ; 16.254 ;
; SW[2]      ; HEX2[2]     ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; SW[2]      ; HEX2[3]     ; 16.327 ; 16.327 ; 16.327 ; 16.327 ;
; SW[2]      ; HEX2[4]     ; 16.265 ; 16.265 ; 16.265 ; 16.265 ;
; SW[2]      ; HEX2[5]     ; 16.320 ; 16.320 ; 16.320 ; 16.320 ;
; SW[2]      ; HEX2[6]     ; 16.287 ; 16.287 ; 16.287 ; 16.287 ;
; SW[2]      ; HEX3[0]     ; 13.748 ; 13.748 ; 13.748 ; 13.748 ;
; SW[2]      ; HEX3[1]     ; 12.884 ; 12.884 ; 12.884 ; 12.884 ;
; SW[2]      ; HEX3[2]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; SW[2]      ; HEX3[3]     ; 14.027 ; 14.027 ; 14.027 ; 14.027 ;
; SW[2]      ; HEX3[4]     ; 13.708 ; 13.708 ; 13.708 ; 13.708 ;
; SW[2]      ; HEX3[5]     ; 12.767 ; 12.767 ; 12.767 ; 12.767 ;
; SW[2]      ; HEX3[6]     ; 12.835 ; 12.835 ; 12.835 ; 12.835 ;
; SW[3]      ; HEX0[0]     ; 16.923 ; 16.923 ; 16.923 ; 16.923 ;
; SW[3]      ; HEX0[1]     ; 16.903 ; 16.903 ; 16.903 ; 16.903 ;
; SW[3]      ; HEX0[2]     ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; SW[3]      ; HEX0[3]     ; 16.617 ; 16.617 ; 16.617 ; 16.617 ;
; SW[3]      ; HEX0[4]     ; 16.605 ; 16.605 ; 16.605 ; 16.605 ;
; SW[3]      ; HEX0[5]     ; 16.623 ; 16.623 ; 16.623 ; 16.623 ;
; SW[3]      ; HEX0[6]     ; 16.601 ; 16.601 ; 16.601 ; 16.601 ;
; SW[3]      ; HEX1[0]     ; 14.828 ; 14.828 ; 14.828 ; 14.828 ;
; SW[3]      ; HEX1[1]     ; 14.862 ; 14.862 ; 14.862 ; 14.862 ;
; SW[3]      ; HEX1[2]     ; 15.055 ; 15.055 ; 15.055 ; 15.055 ;
; SW[3]      ; HEX1[3]     ; 14.166 ; 14.166 ; 14.166 ; 14.166 ;
; SW[3]      ; HEX1[4]     ; 15.099 ; 15.099 ; 15.099 ; 15.099 ;
; SW[3]      ; HEX1[5]     ; 15.092 ; 15.092 ; 15.092 ; 15.092 ;
; SW[3]      ; HEX1[6]     ; 15.131 ; 15.131 ; 15.131 ; 15.131 ;
; SW[3]      ; HEX2[0]     ; 18.084 ; 18.084 ; 18.084 ; 18.084 ;
; SW[3]      ; HEX2[1]     ; 16.014 ; 16.014 ; 16.014 ; 16.014 ;
; SW[3]      ; HEX2[2]     ; 16.037 ; 16.037 ; 16.037 ; 16.037 ;
; SW[3]      ; HEX2[3]     ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; SW[3]      ; HEX2[4]     ; 16.025 ; 16.025 ; 16.025 ; 16.025 ;
; SW[3]      ; HEX2[5]     ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; SW[3]      ; HEX2[6]     ; 16.047 ; 16.047 ; 16.047 ; 16.047 ;
; SW[3]      ; HEX3[0]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; SW[3]      ; HEX3[1]     ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; SW[3]      ; HEX3[2]     ; 13.213 ; 13.213 ; 13.213 ; 13.213 ;
; SW[3]      ; HEX3[3]     ; 13.514 ; 13.514 ; 13.514 ; 13.514 ;
; SW[3]      ; HEX3[4]     ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; SW[3]      ; HEX3[5]     ; 12.262 ; 12.262 ; 12.262 ; 12.262 ;
; SW[3]      ; HEX3[6]     ; 12.338 ; 12.338 ; 12.338 ; 12.338 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX0[0]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[0]      ; HEX0[1]     ; 4.979 ; 4.979 ; 4.979 ; 4.979 ;
; SW[0]      ; HEX0[2]     ; 4.964 ; 4.964 ; 4.964 ; 4.964 ;
; SW[0]      ; HEX0[3]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; HEX0[4]     ; 4.924 ; 4.924 ; 4.924 ; 4.924 ;
; SW[0]      ; HEX0[5]     ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; SW[0]      ; HEX0[6]     ; 4.912 ; 4.912 ; 4.912 ; 4.912 ;
; SW[0]      ; HEX1[0]     ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SW[0]      ; HEX1[1]     ; 5.629 ; 5.629 ; 5.629 ; 5.629 ;
; SW[0]      ; HEX1[2]     ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; SW[0]      ; HEX1[3]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[0]      ; HEX1[4]     ; 5.557 ; 5.557 ; 5.557 ; 5.557 ;
; SW[0]      ; HEX1[5]     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; SW[0]      ; HEX1[6]     ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; SW[0]      ; HEX2[0]     ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; SW[0]      ; HEX2[1]     ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; SW[0]      ; HEX2[2]     ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; SW[0]      ; HEX2[3]     ; 5.175 ; 5.175 ; 5.175 ; 5.175 ;
; SW[0]      ; HEX2[4]     ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; SW[0]      ; HEX2[5]     ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; SW[0]      ; HEX2[6]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[0]      ; HEX3[0]     ; 5.220 ; 5.220 ; 5.220 ; 5.220 ;
; SW[0]      ; HEX3[1]     ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; SW[0]      ; HEX3[2]     ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; SW[0]      ; HEX3[3]     ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; SW[0]      ; HEX3[4]     ; 5.198 ; 5.198 ; 5.198 ; 5.198 ;
; SW[0]      ; HEX3[5]     ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; SW[0]      ; HEX3[6]     ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; SW[1]      ; HEX0[0]     ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; SW[1]      ; HEX0[1]     ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; SW[1]      ; HEX0[2]     ; 4.745 ; 4.745 ; 4.745 ; 4.745 ;
; SW[1]      ; HEX0[3]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[1]      ; HEX0[4]     ; 4.617 ; 4.617 ; 4.617 ; 4.617 ;
; SW[1]      ; HEX0[5]     ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; SW[1]      ; HEX0[6]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; SW[1]      ; HEX1[0]     ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; SW[1]      ; HEX1[1]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[1]      ; HEX1[2]     ; 5.449 ; 5.449 ; 5.449 ; 5.449 ;
; SW[1]      ; HEX1[3]     ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; SW[1]      ; HEX1[4]     ; 5.484 ; 5.484 ; 5.484 ; 5.484 ;
; SW[1]      ; HEX1[5]     ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; SW[1]      ; HEX1[6]     ; 5.510 ; 5.510 ; 5.510 ; 5.510 ;
; SW[1]      ; HEX2[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; SW[1]      ; HEX2[1]     ; 5.561 ; 5.561 ; 5.561 ; 5.561 ;
; SW[1]      ; HEX2[2]     ; 5.587 ; 5.587 ; 5.587 ; 5.587 ;
; SW[1]      ; HEX2[3]     ; 5.629 ; 5.629 ; 5.629 ; 5.629 ;
; SW[1]      ; HEX2[4]     ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; SW[1]      ; HEX2[5]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; SW[1]      ; HEX2[6]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[1]      ; HEX3[0]     ; 5.195 ; 5.195 ; 5.195 ; 5.195 ;
; SW[1]      ; HEX3[1]     ; 4.863 ; 4.863 ; 4.863 ; 4.863 ;
; SW[1]      ; HEX3[2]     ; 5.190 ; 5.190 ; 5.190 ; 5.190 ;
; SW[1]      ; HEX3[3]     ; 5.454 ; 5.454 ; 5.454 ; 5.454 ;
; SW[1]      ; HEX3[4]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; SW[1]      ; HEX3[5]     ; 4.775 ; 4.775 ; 4.775 ; 4.775 ;
; SW[1]      ; HEX3[6]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[2]      ; HEX0[0]     ; 4.975 ; 4.975 ; 4.975 ; 4.975 ;
; SW[2]      ; HEX0[1]     ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; SW[2]      ; HEX0[2]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[2]      ; HEX0[3]     ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[2]      ; HEX0[4]     ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; SW[2]      ; HEX0[5]     ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; SW[2]      ; HEX0[6]     ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; SW[2]      ; HEX1[0]     ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; SW[2]      ; HEX1[1]     ; 5.303 ; 5.303 ; 5.303 ; 5.303 ;
; SW[2]      ; HEX1[2]     ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[2]      ; HEX1[3]     ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW[2]      ; HEX1[4]     ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; SW[2]      ; HEX1[5]     ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; SW[2]      ; HEX1[6]     ; 5.257 ; 5.257 ; 5.257 ; 5.257 ;
; SW[2]      ; HEX2[0]     ; 6.429 ; 6.429 ; 6.429 ; 6.429 ;
; SW[2]      ; HEX2[1]     ; 5.693 ; 5.693 ; 5.693 ; 5.693 ;
; SW[2]      ; HEX2[2]     ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; SW[2]      ; HEX2[3]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; SW[2]      ; HEX2[4]     ; 5.712 ; 5.712 ; 5.712 ; 5.712 ;
; SW[2]      ; HEX2[5]     ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; SW[2]      ; HEX2[6]     ; 5.726 ; 5.726 ; 5.726 ; 5.726 ;
; SW[2]      ; HEX3[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[2]      ; HEX3[1]     ; 5.023 ; 5.023 ; 5.023 ; 5.023 ;
; SW[2]      ; HEX3[2]     ; 5.351 ; 5.351 ; 5.351 ; 5.351 ;
; SW[2]      ; HEX3[3]     ; 5.617 ; 5.617 ; 5.617 ; 5.617 ;
; SW[2]      ; HEX3[4]     ; 5.333 ; 5.333 ; 5.333 ; 5.333 ;
; SW[2]      ; HEX3[5]     ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; SW[2]      ; HEX3[6]     ; 4.983 ; 4.983 ; 4.983 ; 4.983 ;
; SW[3]      ; HEX0[0]     ; 5.291 ; 5.291 ; 5.291 ; 5.291 ;
; SW[3]      ; HEX0[1]     ; 5.296 ; 5.296 ; 5.296 ; 5.296 ;
; SW[3]      ; HEX0[2]     ; 5.277 ; 5.277 ; 5.277 ; 5.277 ;
; SW[3]      ; HEX0[3]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; SW[3]      ; HEX0[4]     ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; SW[3]      ; HEX0[5]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[3]      ; HEX0[6]     ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; SW[3]      ; HEX1[0]     ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; SW[3]      ; HEX1[1]     ; 5.294 ; 5.294 ; 5.294 ; 5.294 ;
; SW[3]      ; HEX1[2]     ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; SW[3]      ; HEX1[3]     ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; SW[3]      ; HEX1[4]     ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; SW[3]      ; HEX1[5]     ; 5.408 ; 5.408 ; 5.408 ; 5.408 ;
; SW[3]      ; HEX1[6]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; SW[3]      ; HEX2[0]     ; 6.418 ; 6.418 ; 6.418 ; 6.418 ;
; SW[3]      ; HEX2[1]     ; 5.791 ; 5.791 ; 5.791 ; 5.791 ;
; SW[3]      ; HEX2[2]     ; 5.830 ; 5.830 ; 5.830 ; 5.830 ;
; SW[3]      ; HEX2[3]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[3]      ; HEX2[4]     ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; SW[3]      ; HEX2[5]     ; 5.846 ; 5.846 ; 5.846 ; 5.846 ;
; SW[3]      ; HEX2[6]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; SW[3]      ; HEX3[0]     ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; SW[3]      ; HEX3[1]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; SW[3]      ; HEX3[2]     ; 5.365 ; 5.365 ; 5.365 ; 5.365 ;
; SW[3]      ; HEX3[3]     ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[3]      ; HEX3[4]     ; 5.362 ; 5.362 ; 5.362 ; 5.362 ;
; SW[3]      ; HEX3[5]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; SW[3]      ; HEX3[6]     ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; AluControl:alc|aux[3]           ; AluControl:alc|aux[3]           ; 2        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; AluControl:alc|aux[3]           ; 785      ; 1831     ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; AluControl:alc|aux[3]           ; 0        ; 3980     ; 0        ; 0        ;
; EscreveIR                       ; AluControl:alc|aux[3]           ; 0        ; 4239     ; 0        ; 0        ;
; IR[13]                          ; AluControl:alc|aux[3]           ; 1413     ; 2605     ; 0        ; 0        ;
; state[0]                        ; AluControl:alc|aux[3]           ; 0        ; 1192     ; 0        ; 0        ;
; AluControl:alc|aux[3]           ; CLOCK_50                        ; 256      ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1607     ; 20       ; 915      ; 0        ;
; Controle:ctl|signal[0]          ; CLOCK_50                        ; 0        ; 1808     ; 0        ; 248      ;
; EscreveIR                       ; CLOCK_50                        ; 0        ; 0        ; 0        ; 61       ;
; EscrevePC                       ; CLOCK_50                        ; 0        ; 16       ; 0        ; 0        ;
; IR[13]                          ; CLOCK_50                        ; 16       ; 0        ; 20       ; 20       ;
; LCD:display_LCD|conta_clock[14] ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; LeMem                           ; CLOCK_50                        ; 1536     ; 0        ; 0        ; 0        ;
; state[0]                        ; CLOCK_50                        ; 496      ; 2560     ; 37       ; 997      ;
; CLOCK_50                        ; Controle:ctl|signal[0]          ; 0        ; 0        ; 0        ; 14       ;
; Controle:ctl|signal[0]          ; Controle:ctl|signal[0]          ; 0        ; 0        ; 1        ; 1        ;
; LeMem                           ; EscreveIR                       ; 0        ; 0        ; 30       ; 0        ;
; CLOCK_50                        ; EscreveMem                      ; 0        ; 0        ; 72       ; 16       ;
; Controle:ctl|signal[0]          ; EscreveMem                      ; 0        ; 0        ; 0        ; 6        ;
; EscreveMem                      ; EscreveMem                      ; 0        ; 0        ; 0        ; 16       ;
; EscrevePC                       ; EscreveMem                      ; 0        ; 0        ; 0        ; 6        ;
; IR[13]                          ; EscreveMem                      ; 0        ; 0        ; 6        ; 0        ;
; state[0]                        ; EscreveMem                      ; 0        ; 0        ; 24       ; 30       ;
; AluControl:alc|aux[3]           ; EscrevePC                       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                        ; EscrevePC                       ; 0        ; 0        ; 18       ; 0        ;
; IR[13]                          ; EscrevePC                       ; 0        ; 0        ; 6        ; 6        ;
; OrigPC[0]                       ; EscrevePC                       ; 0        ; 0        ; 6        ; 0        ;
; state[0]                        ; EscrevePC                       ; 0        ; 0        ; 6        ; 6        ;
; AluControl:alc|aux[3]           ; IR[13]                          ; 4        ; 2        ; 4        ; 2        ;
; CLOCK_50                        ; IR[13]                          ; 304      ; 310      ; 304      ; 310      ;
; Controle:ctl|signal[0]          ; IR[13]                          ; 0        ; 892      ; 0        ; 892      ;
; EscreveIR                       ; IR[13]                          ; 0        ; 912      ; 0        ; 939      ;
; EscrevePC                       ; IR[13]                          ; 0        ; 0        ; 0        ; 21       ;
; IR[13]                          ; IR[13]                          ; 304      ; 568      ; 304      ; 568      ;
; LeMem                           ; IR[13]                          ; 36       ; 0        ; 156      ; 0        ;
; state[0]                        ; IR[13]                          ; 0        ; 264      ; 0        ; 264      ;
; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 94       ; 0        ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; EscrevePC                       ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; IR[13]                          ; LeMem                           ; 6        ; 0        ; 0        ; 0        ;
; state[0]                        ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; AluControl:alc|aux[3]           ; OrigPC[0]                       ; 6        ; 0        ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; IR[13]                          ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; OrigPC[0]                       ; OrigPC[0]                       ; 6        ; 6        ; 0        ; 0        ;
; state[0]                        ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; EscreveIR                       ; state[0]                        ; 0        ; 0        ; 0        ; 51       ;
; EscrevePC                       ; state[0]                        ; 0        ; 0        ; 0        ; 21       ;
; IR[13]                          ; state[0]                        ; 0        ; 0        ; 12       ; 12       ;
; LeMem                           ; state[0]                        ; 0        ; 0        ; 336      ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; AluControl:alc|aux[3]           ; AluControl:alc|aux[3]           ; 2        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; AluControl:alc|aux[3]           ; 785      ; 1831     ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; AluControl:alc|aux[3]           ; 0        ; 3980     ; 0        ; 0        ;
; EscreveIR                       ; AluControl:alc|aux[3]           ; 0        ; 4239     ; 0        ; 0        ;
; IR[13]                          ; AluControl:alc|aux[3]           ; 1413     ; 2605     ; 0        ; 0        ;
; state[0]                        ; AluControl:alc|aux[3]           ; 0        ; 1192     ; 0        ; 0        ;
; AluControl:alc|aux[3]           ; CLOCK_50                        ; 256      ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1607     ; 20       ; 915      ; 0        ;
; Controle:ctl|signal[0]          ; CLOCK_50                        ; 0        ; 1808     ; 0        ; 248      ;
; EscreveIR                       ; CLOCK_50                        ; 0        ; 0        ; 0        ; 61       ;
; EscrevePC                       ; CLOCK_50                        ; 0        ; 16       ; 0        ; 0        ;
; IR[13]                          ; CLOCK_50                        ; 16       ; 0        ; 20       ; 20       ;
; LCD:display_LCD|conta_clock[14] ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; LeMem                           ; CLOCK_50                        ; 1536     ; 0        ; 0        ; 0        ;
; state[0]                        ; CLOCK_50                        ; 496      ; 2560     ; 37       ; 997      ;
; CLOCK_50                        ; Controle:ctl|signal[0]          ; 0        ; 0        ; 0        ; 14       ;
; Controle:ctl|signal[0]          ; Controle:ctl|signal[0]          ; 0        ; 0        ; 1        ; 1        ;
; LeMem                           ; EscreveIR                       ; 0        ; 0        ; 30       ; 0        ;
; CLOCK_50                        ; EscreveMem                      ; 0        ; 0        ; 72       ; 16       ;
; Controle:ctl|signal[0]          ; EscreveMem                      ; 0        ; 0        ; 0        ; 6        ;
; EscreveMem                      ; EscreveMem                      ; 0        ; 0        ; 0        ; 16       ;
; EscrevePC                       ; EscreveMem                      ; 0        ; 0        ; 0        ; 6        ;
; IR[13]                          ; EscreveMem                      ; 0        ; 0        ; 6        ; 0        ;
; state[0]                        ; EscreveMem                      ; 0        ; 0        ; 24       ; 30       ;
; AluControl:alc|aux[3]           ; EscrevePC                       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                        ; EscrevePC                       ; 0        ; 0        ; 18       ; 0        ;
; IR[13]                          ; EscrevePC                       ; 0        ; 0        ; 6        ; 6        ;
; OrigPC[0]                       ; EscrevePC                       ; 0        ; 0        ; 6        ; 0        ;
; state[0]                        ; EscrevePC                       ; 0        ; 0        ; 6        ; 6        ;
; AluControl:alc|aux[3]           ; IR[13]                          ; 4        ; 2        ; 4        ; 2        ;
; CLOCK_50                        ; IR[13]                          ; 304      ; 310      ; 304      ; 310      ;
; Controle:ctl|signal[0]          ; IR[13]                          ; 0        ; 892      ; 0        ; 892      ;
; EscreveIR                       ; IR[13]                          ; 0        ; 912      ; 0        ; 939      ;
; EscrevePC                       ; IR[13]                          ; 0        ; 0        ; 0        ; 21       ;
; IR[13]                          ; IR[13]                          ; 304      ; 568      ; 304      ; 568      ;
; LeMem                           ; IR[13]                          ; 36       ; 0        ; 156      ; 0        ;
; state[0]                        ; IR[13]                          ; 0        ; 264      ; 0        ; 264      ;
; LCD:display_LCD|conta_clock[14] ; LCD:display_LCD|conta_clock[14] ; 94       ; 0        ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; EscrevePC                       ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; IR[13]                          ; LeMem                           ; 6        ; 0        ; 0        ; 0        ;
; state[0]                        ; LeMem                           ; 0        ; 6        ; 0        ; 0        ;
; AluControl:alc|aux[3]           ; OrigPC[0]                       ; 6        ; 0        ; 0        ; 0        ;
; Controle:ctl|signal[0]          ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; IR[13]                          ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; OrigPC[0]                       ; OrigPC[0]                       ; 6        ; 6        ; 0        ; 0        ;
; state[0]                        ; OrigPC[0]                       ; 0        ; 12       ; 0        ; 0        ;
; EscreveIR                       ; state[0]                        ; 0        ; 0        ; 0        ; 51       ;
; EscrevePC                       ; state[0]                        ; 0        ; 0        ; 0        ; 21       ;
; IR[13]                          ; state[0]                        ; 0        ; 0        ; 12       ; 12       ;
; LeMem                           ; state[0]                        ; 0        ; 0        ; 336      ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50              ; AluControl:alc|aux[3] ; 0        ; 2        ; 0        ; 0        ;
; AluControl:alc|aux[3] ; IR[13]                ; 2        ; 2        ; 2        ; 2        ;
; CLOCK_50              ; IR[13]                ; 0        ; 4        ; 0        ; 4        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Removal Transfers                                                                         ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; AluControl:alc|aux[3] ; AluControl:alc|aux[3] ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50              ; AluControl:alc|aux[3] ; 0        ; 2        ; 0        ; 0        ;
; AluControl:alc|aux[3] ; IR[13]                ; 2        ; 2        ; 2        ; 2        ;
; CLOCK_50              ; IR[13]                ; 0        ; 4        ; 0        ; 4        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 2078  ; 2078 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Jun  9 16:05:15 2013
Info: Command: quartus_sta tp1 -c tp1
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "EscreveMem|combout" is a latch
    Warning: Node "IouD|combout" is a latch
    Warning: Node "endereco[0]|combout" is a latch
    Warning: Node "endereco[1]|combout" is a latch
    Warning: Node "endereco[2]|combout" is a latch
    Warning: Node "endereco[3]|combout" is a latch
    Warning: Node "endereco[4]|combout" is a latch
    Warning: Node "endereco[5]|combout" is a latch
    Warning: Node "LeMem|combout" is a latch
    Warning: Node "mxPC2|addr[0]|combout" is a latch
    Warning: Node "mxPC2|addr[1]|combout" is a latch
    Warning: Node "mxPC2|addr[2]|combout" is a latch
    Warning: Node "mxPC2|addr[3]|combout" is a latch
    Warning: Node "mxPC2|addr[4]|combout" is a latch
    Warning: Node "mxPC2|addr[5]|combout" is a latch
    Warning: Node "regADDRB[3]|combout" is a latch
    Warning: Node "regADDRC[3]|combout" is a latch
    Warning: Node "RegDst|combout" is a latch
    Warning: Node "EscrevePC|combout" is a latch
    Warning: Node "regADDRB[1]|combout" is a latch
    Warning: Node "regADDRC[1]|combout" is a latch
    Warning: Node "regADDRB[2]|combout" is a latch
    Warning: Node "regADDRC[2]|combout" is a latch
    Warning: Node "regADDRC[0]|combout" is a latch
    Warning: Node "regADDRB[0]|combout" is a latch
    Warning: Node "OrigPC[1]|combout" is a latch
    Warning: Node "regjump[0]|combout" is a latch
    Warning: Node "alu|regZero|combout" is a latch
    Warning: Node "IR[14]|combout" is a latch
    Warning: Node "IR[13]|combout" is a latch
    Warning: Node "IR[15]|combout" is a latch
    Warning: Node "regjump[1]|combout" is a latch
    Warning: Node "regjump[2]|combout" is a latch
    Warning: Node "regjump[3]|combout" is a latch
    Warning: Node "immediate[0]|combout" is a latch
    Warning: Node "immediate[1]|combout" is a latch
    Warning: Node "IR[12]|combout" is a latch
    Warning: Node "MemparaReg|combout" is a latch
    Warning: Node "alu|RegALUout[0]|combout" is a latch
    Warning: Node "OrigPC[0]|combout" is a latch
    Warning: Node "bnch[0]|combout" is a latch
    Warning: Node "EscreveIR|combout" is a latch
    Warning: Node "bnch[1]|combout" is a latch
    Warning: Node "alu|RegALUout[1]|combout" is a latch
    Warning: Node "bnch[2]|combout" is a latch
    Warning: Node "alu|RegALUout[2]|combout" is a latch
    Warning: Node "bnch[3]|combout" is a latch
    Warning: Node "alu|RegALUout[3]|combout" is a latch
    Warning: Node "alu|RegALUout[4]|combout" is a latch
    Warning: Node "bnch[4]|combout" is a latch
    Warning: Node "alu|RegALUout[5]|combout" is a latch
    Warning: Node "bnch[5]|combout" is a latch
    Warning: Node "alu|RegALUout[6]|combout" is a latch
    Warning: Node "alu|RegALUout[7]|combout" is a latch
    Warning: Node "alu|RegALUout[8]|combout" is a latch
    Warning: Node "alu|RegALUout[9]|combout" is a latch
    Warning: Node "alu|RegALUout[10]|combout" is a latch
    Warning: Node "alu|RegALUout[11]|combout" is a latch
    Warning: Node "alu|RegALUout[12]|combout" is a latch
    Warning: Node "alu|RegALUout[13]|combout" is a latch
    Warning: Node "alu|RegALUout[14]|combout" is a latch
    Warning: Node "alu|RegALUout[15]|combout" is a latch
    Warning: Node "EscreveReg|combout" is a latch
    Warning: Node "alu|RegOverflowDetected|combout" is a latch
    Warning: Node "IR[3]|combout" is a latch
    Warning: Node "OpALU[0]|combout" is a latch
    Warning: Node "OpALU[1]|combout" is a latch
    Warning: Node "OrigBALU[1]|combout" is a latch
    Warning: Node "OrigBALU[0]|combout" is a latch
    Warning: Node "immediate[2]|combout" is a latch
    Warning: Node "immediate[3]|combout" is a latch
    Warning: Node "OrigAALU|combout" is a latch
    Warning: Node "regADDRA[3]|combout" is a latch
    Warning: Node "regADDRA[1]|combout" is a latch
    Warning: Node "regADDRA[2]|combout" is a latch
    Warning: Node "regADDRA[0]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'tp1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name LCD:display_LCD|conta_clock[14] LCD:display_LCD|conta_clock[14]
    Info: create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info: create_clock -period 1.000 -name EscreveMem EscreveMem
    Info: create_clock -period 1.000 -name LeMem LeMem
    Info: create_clock -period 1.000 -name EscrevePC EscrevePC
    Info: create_clock -period 1.000 -name Controle:ctl|signal[0] Controle:ctl|signal[0]
    Info: create_clock -period 1.000 -name IR[13] IR[13]
    Info: create_clock -period 1.000 -name OrigPC[0] OrigPC[0]
    Info: create_clock -period 1.000 -name state[0] state[0]
    Info: create_clock -period 1.000 -name EscreveIR EscreveIR
    Info: create_clock -period 1.000 -name AluControl:alc|aux[3] AluControl:alc|aux[3]
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: mxB|Mux2~2  from: datac  to: combout
    Info: Cell: mxB|Mux3~1  from: datac  to: combout
    Info: Cell: mxB|Mux4~1  from: datad  to: combout
    Info: Cell: mxB|Mux5~1  from: datac  to: combout
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.633
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.633      -154.118 AluControl:alc|aux[3] 
    Info:    -7.810       -33.457 EscreveIR 
    Info:    -7.770     -2153.448 CLOCK_50 
    Info:    -6.903      -107.290 IR[13] 
    Info:    -6.425       -38.364 EscrevePC 
    Info:    -6.008       -28.311 OrigPC[0] 
    Info:    -5.674      -138.615 state[0] 
    Info:    -4.236      -112.722 EscreveMem 
    Info:    -3.760       -20.269 LeMem 
    Info:    -1.910        -4.670 Controle:ctl|signal[0] 
    Info:    -1.684       -11.035 LCD:display_LCD|conta_clock[14] 
Info: Worst-case hold slack is -6.252
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.252        -6.252 IR[13] 
    Info:    -3.990       -17.964 Controle:ctl|signal[0] 
    Info:    -2.869       -27.374 state[0] 
    Info:    -2.411      -119.476 CLOCK_50 
    Info:    -1.737        -8.885 OrigPC[0] 
    Info:    -0.761       -10.397 EscreveMem 
    Info:    -0.479        -2.736 EscrevePC 
    Info:     0.391         0.000 LCD:display_LCD|conta_clock[14] 
    Info:     0.397         0.000 AluControl:alc|aux[3] 
    Info:     1.242         0.000 LeMem 
    Info:     4.816         0.000 EscreveIR 
Info: Worst-case recovery slack is -3.697
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.697        -3.697 AluControl:alc|aux[3] 
    Info:     0.693         0.000 IR[13] 
Info: Worst-case removal slack is -6.752
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.752        -6.752 IR[13] 
    Info:    -0.103        -0.103 AluControl:alc|aux[3] 
Info: Worst-case minimum pulse width slack is -1.880
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.880      -146.640 EscreveMem 
    Info:    -1.880       -22.560 LeMem 
    Info:    -1.380      -363.380 CLOCK_50 
    Info:    -0.834       -68.964 IR[13] 
    Info:    -0.500        -9.000 LCD:display_LCD|conta_clock[14] 
    Info:    -0.500        -6.000 EscrevePC 
    Info:     0.500         0.000 AluControl:alc|aux[3] 
    Info:     0.500         0.000 Controle:ctl|signal[0] 
    Info:     0.500         0.000 EscreveIR 
    Info:     0.500         0.000 OrigPC[0] 
    Info:     0.500         0.000 state[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 55 output pins without output pin load capacitance assignment
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: mxB|Mux2~2  from: datac  to: combout
    Info: Cell: mxB|Mux3~1  from: datac  to: combout
    Info: Cell: mxB|Mux4~1  from: datad  to: combout
    Info: Cell: mxB|Mux5~1  from: datac  to: combout
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.301
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.301       -18.300 EscreveIR 
    Info:    -4.242       -61.461 AluControl:alc|aux[3] 
    Info:    -3.686       -56.649 IR[13] 
    Info:    -3.631      -921.332 CLOCK_50 
    Info:    -3.098       -76.830 state[0] 
    Info:    -2.404       -10.998 OrigPC[0] 
    Info:    -1.899       -11.277 EscrevePC 
    Info:    -1.460       -52.694 EscreveMem 
    Info:    -1.293        -6.728 LeMem 
    Info:    -0.580        -1.258 Controle:ctl|signal[0] 
    Info:    -0.246        -0.713 LCD:display_LCD|conta_clock[14] 
Info: Worst-case hold slack is -2.795
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.795        -2.795 IR[13] 
    Info:    -2.186        -9.412 Controle:ctl|signal[0] 
    Info:    -1.672       -17.149 state[0] 
    Info:    -1.562      -161.940 CLOCK_50 
    Info:    -1.137        -6.067 OrigPC[0] 
    Info:    -0.780       -13.056 EscreveMem 
    Info:    -0.583        -3.417 EscrevePC 
    Info:     0.059         0.000 AluControl:alc|aux[3] 
    Info:     0.215         0.000 LCD:display_LCD|conta_clock[14] 
    Info:     0.359         0.000 LeMem 
    Info:     3.185         0.000 EscreveIR 
Info: Worst-case recovery slack is -1.701
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.701        -1.701 AluControl:alc|aux[3] 
    Info:     0.214         0.000 IR[13] 
Info: Worst-case removal slack is -2.976
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.976        -2.976 IR[13] 
    Info:    -0.049        -0.049 AluControl:alc|aux[3] 
Info: Worst-case minimum pulse width slack is -1.880
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.880      -146.640 EscreveMem 
    Info:    -1.880       -22.560 LeMem 
    Info:    -1.380      -363.380 CLOCK_50 
    Info:    -0.500        -9.000 LCD:display_LCD|conta_clock[14] 
    Info:    -0.500        -6.000 EscrevePC 
    Info:    -0.089        -5.518 IR[13] 
    Info:     0.500         0.000 AluControl:alc|aux[3] 
    Info:     0.500         0.000 Controle:ctl|signal[0] 
    Info:     0.500         0.000 EscreveIR 
    Info:     0.500         0.000 OrigPC[0] 
    Info:     0.500         0.000 state[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 82 warnings
    Info: Peak virtual memory: 264 megabytes
    Info: Processing ended: Sun Jun  9 16:05:22 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


