[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~SingleCycleCPUSimlify|Adder",
    "duplicate":"~SingleCycleCPUSimlify|SingleCycleCPUSimlify/pcAdd4:Adder",
    "index":0.08333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~SingleCycleCPUSimlify|Adder_1",
    "duplicate":"~SingleCycleCPUSimlify|SingleCycleCPUSimlify/pcAddImm:Adder",
    "index":0.16666666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated/SingleCycleCPUSimlify"
  }
]