============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:17:20 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4696  10480.248     0.000    10480.248 <none> (D)  
  a_module               align_mantisa                  493    992.142     0.000      992.142 <none> (D)  
  e_module               Extract                        605   1016.424     0.000     1016.424 <none> (D)  
  n_module               Normalization                  440    825.588     0.000      825.588 <none> (D)  
  o_module               Operation                      480    901.512     0.000      901.512 <none> (D)  
  p0                     pipeline_extract_align         461   1312.938     0.000     1312.938 <none> (D)  
  p1                     pipeline_align_op              407   1159.038     0.000     1159.038 <none> (D)  
  p2                     pipeline_op_norm               248    704.520     0.000      704.520 <none> (D)  
  p3                     pipeline_norm_res              452   1287.288     0.000     1287.288 <none> (D)  
  p4                     pipeline_res_out               215    610.812     0.000      610.812 <none> (D)  
  r_module               Result_and_exception           855   1574.226     0.000     1574.226 <none> (D)  
  (D) = wireload is default in technology library
