Timing Analyzer report for parcial2
Wed Oct 26 17:47:32 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; parcial2                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.8%      ;
;     Processors 3-4         ;   7.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.76 MHz ; 62.76 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -14.934 ; -31359.707        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2580.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.934 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.262      ; 16.191     ;
; -14.915 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.290      ; 16.200     ;
; -14.908 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.262      ; 16.165     ;
; -14.889 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.290      ; 16.174     ;
; -14.859 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.258      ; 16.112     ;
; -14.833 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.258      ; 16.086     ;
; -14.823 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.754     ;
; -14.817 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.262      ; 16.074     ;
; -14.807 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.249      ; 16.051     ;
; -14.807 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.279      ; 16.081     ;
; -14.804 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.286      ; 16.085     ;
; -14.798 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.290      ; 16.083     ;
; -14.797 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.728     ;
; -14.794 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.261      ; 16.050     ;
; -14.781 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.249      ; 16.025     ;
; -14.781 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.279      ; 16.055     ;
; -14.780 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.052     ;
; -14.778 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.286      ; 16.059     ;
; -14.776 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.258      ; 16.029     ;
; -14.775 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.289      ; 16.059     ;
; -14.774 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 15.707     ;
; -14.770 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.262      ; 16.027     ;
; -14.761 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 15.688     ;
; -14.754 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.277      ; 16.026     ;
; -14.752 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.286      ; 16.033     ;
; -14.751 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.290      ; 16.036     ;
; -14.750 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.258      ; 16.003     ;
; -14.748 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 15.681     ;
; -14.742 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.995     ;
; -14.737 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.990     ;
; -14.735 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 15.662     ;
; -14.726 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.283      ; 16.004     ;
; -14.726 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.286      ; 16.007     ;
; -14.719 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.257      ; 15.971     ;
; -14.711 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.964     ;
; -14.709 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~177 ; clk          ; clk         ; 1.000        ; 0.286      ; 15.990     ;
; -14.706 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.637     ;
; -14.700 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~145 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.972     ;
; -14.700 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.283      ; 15.978     ;
; -14.697 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.311      ; 16.003     ;
; -14.696 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.950     ;
; -14.695 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.948     ;
; -14.690 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.934     ;
; -14.690 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.279      ; 15.964     ;
; -14.687 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.286      ; 15.968     ;
; -14.683 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 15.613     ;
; -14.683 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~177 ; clk          ; clk         ; 1.000        ; 0.286      ; 15.964     ;
; -14.674 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~145 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.946     ;
; -14.673 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[16] ; clk          ; clk         ; 1.000        ; -0.062     ; 15.606     ;
; -14.672 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.926     ;
; -14.671 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~223 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.953     ;
; -14.671 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.311      ; 15.977     ;
; -14.670 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.924     ;
; -14.669 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.926     ;
; -14.667 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.248      ; 15.910     ;
; -14.667 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.278      ; 15.940     ;
; -14.664 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.285      ; 15.944     ;
; -14.663 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.935     ;
; -14.659 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.590     ;
; -14.659 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.912     ;
; -14.657 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 15.590     ;
; -14.654 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.585     ;
; -14.653 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.261      ; 15.909     ;
; -14.647 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.287      ; 15.929     ;
; -14.647 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[16] ; clk          ; clk         ; 1.000        ; -0.062     ; 15.580     ;
; -14.646 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.900     ;
; -14.645 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~223 ; clk          ; clk         ; 1.000        ; 0.287      ; 15.927     ;
; -14.644 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.068     ; 15.571     ;
; -14.643 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.249      ; 15.887     ;
; -14.643 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.279      ; 15.917     ;
; -14.643 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.900     ;
; -14.641 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.290      ; 15.926     ;
; -14.640 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~113 ; clk          ; clk         ; 1.000        ; 0.305      ; 15.940     ;
; -14.640 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.286      ; 15.921     ;
; -14.640 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.276      ; 15.911     ;
; -14.636 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.257      ; 15.888     ;
; -14.635 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.286      ; 15.916     ;
; -14.634 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 15.566     ;
; -14.633 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.887     ;
; -14.629 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.248      ; 15.872     ;
; -14.628 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 15.559     ;
; -14.627 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~128 ; clk          ; clk         ; 1.000        ; 0.289      ; 15.911     ;
; -14.627 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.261      ; 15.883     ;
; -14.626 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; 0.269      ; 15.890     ;
; -14.626 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~327 ; clk          ; clk         ; 1.000        ; 0.289      ; 15.910     ;
; -14.621 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.300      ; 15.916     ;
; -14.621 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~312 ; clk          ; clk         ; 1.000        ; 0.270      ; 15.886     ;
; -14.621 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 15.547     ;
; -14.621 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.287      ; 15.903     ;
; -14.620 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.873     ;
; -14.616 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.277      ; 15.888     ;
; -14.615 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.290      ; 15.900     ;
; -14.614 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~113 ; clk          ; clk         ; 1.000        ; 0.305      ; 15.914     ;
; -14.612 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.057     ; 15.550     ;
; -14.612 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~241 ; clk          ; clk         ; 1.000        ; 0.333      ; 15.940     ;
; -14.612 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.258      ; 15.865     ;
; -14.612 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.285      ; 15.892     ;
; -14.610 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 15.543     ;
; -14.609 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~303 ; clk          ; clk         ; 1.000        ; 0.290      ; 15.894     ;
; -14.609 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.283      ; 15.887     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.972 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.261     ; 0.868      ;
; 1.063 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.110      ; 1.330      ;
; 1.144 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.378      ;
; 1.151 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.139      ; 1.447      ;
; 1.179 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.110      ; 1.446      ;
; 1.338 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.111      ; 1.606      ;
; 1.352 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.140      ; 1.649      ;
; 1.362 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.139      ; 1.658      ;
; 1.367 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.601      ;
; 1.367 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.622      ;
; 1.395 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.621      ;
; 1.432 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.141      ; 1.730      ;
; 1.440 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.261     ; 1.336      ;
; 1.460 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.112      ; 1.729      ;
; 1.462 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.144      ; 1.763      ;
; 1.505 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.060      ;
; 1.531 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.778      ;
; 1.541 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.767      ;
; 1.541 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.765      ;
; 1.543 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.775      ;
; 1.561 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.779      ;
; 1.564 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.140      ; 1.861      ;
; 1.576 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.104      ; 1.837      ;
; 1.589 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.104      ; 1.850      ;
; 1.591 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.111      ; 1.859      ;
; 1.607 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.838      ;
; 1.634 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.103      ; 1.894      ;
; 1.643 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~68                    ; clk          ; clk         ; 0.000        ; 0.099      ; 1.899      ;
; 1.664 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.219      ;
; 1.668 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.405      ; 2.230      ;
; 1.674 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~36                    ; clk          ; clk         ; 0.000        ; 0.070      ; 1.901      ;
; 1.674 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~164                   ; clk          ; clk         ; 0.000        ; 0.099      ; 1.930      ;
; 1.676 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; -0.273     ; 1.560      ;
; 1.677 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.922      ;
; 1.695 ; arm:arm|datapath:dp|regfile:rf|rf~378                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.286     ; 1.566      ;
; 1.701 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.933      ;
; 1.703 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.930      ;
; 1.706 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.922      ;
; 1.711 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~420                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.952      ;
; 1.740 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.952      ;
; 1.740 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.980      ;
; 1.755 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~379                   ; clk          ; clk         ; 0.000        ; 0.476      ; 2.388      ;
; 1.763 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.408      ; 2.328      ;
; 1.766 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.977      ;
; 1.779 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.108      ; 2.044      ;
; 1.800 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.105      ; 2.062      ;
; 1.802 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.059      ; 2.018      ;
; 1.811 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.031      ;
; 1.817 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.038      ;
; 1.820 ; dmem:dmem|RAM~1648                                      ; arm:arm|datapath:dp|regfile:rf|rf~464                   ; clk          ; clk         ; 0.000        ; 0.452      ; 2.429      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.042      ;
; 1.854 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.104      ; 2.115      ;
; 1.871 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.059      ; 2.087      ;
; 1.871 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.074      ; 2.102      ;
; 1.872 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.273     ; 1.756      ;
; 1.889 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~369                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.116      ;
; 1.890 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.052      ; 2.099      ;
; 1.906 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.107      ; 2.170      ;
; 1.907 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.400      ; 2.464      ;
; 1.917 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.065      ; 2.139      ;
; 1.917 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.065      ; 2.139      ;
; 1.917 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.139      ;
; 1.917 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.139      ;
; 1.933 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.077      ; 2.167      ;
; 1.937 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.105      ; 2.199      ;
; 1.937 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.088      ; 2.182      ;
; 1.938 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.497      ;
; 1.950 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.413      ; 2.520      ;
; 1.952 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.395      ; 2.504      ;
; 1.954 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.413      ; 2.524      ;
; 1.967 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.447      ; 2.571      ;
; 1.968 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.310     ; 1.815      ;
; 1.970 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~458                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.198      ;
; 1.983 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.061      ; 2.201      ;
; 1.984 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.539      ;
; 1.986 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.400      ; 2.543      ;
; 1.990 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.117      ; 2.264      ;
; 1.992 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~377                   ; clk          ; clk         ; 0.000        ; 0.476      ; 2.625      ;
; 1.995 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.215      ;
; 1.996 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.065      ; 2.218      ;
; 1.996 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.065      ; 2.218      ;
; 1.996 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.218      ;
; 1.996 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.218      ;
; 1.999 ; arm:arm|datapath:dp|regfile:rf|rf~346                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.258     ; 1.898      ;
; 2.004 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.416      ; 2.577      ;
; 2.007 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~462                   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.229      ;
; 2.014 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.249      ;
; 2.017 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.088      ; 2.262      ;
; 2.018 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; dmem:dmem|RAM~2036                                      ; clk          ; clk         ; 0.000        ; 0.070      ; 2.245      ;
; 2.023 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.250      ;
; 2.025 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; -0.268     ; 1.914      ;
; 2.027 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.422      ; 2.606      ;
; 2.028 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.394      ; 2.579      ;
; 2.030 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; -0.272     ; 1.915      ;
; 2.031 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.266      ;
; 2.035 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~470                   ; clk          ; clk         ; 0.000        ; 0.434      ; 2.626      ;
; 2.035 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.078      ; 2.270      ;
; 2.044 ; arm:arm|datapath:dp|flopr:pcreg|q[27]                   ; arm:arm|datapath:dp|flopr:pcreg|q[27]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.264      ;
; 2.051 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.041      ; 2.249      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.54 MHz ; 69.54 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.380 ; -27993.183       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2580.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.380 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.612     ;
; -13.371 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.603     ;
; -13.330 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.589     ;
; -13.321 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.580     ;
; -13.310 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.241      ; 14.546     ;
; -13.306 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.569     ;
; -13.301 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.241      ; 14.537     ;
; -13.297 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.560     ;
; -13.296 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 14.236     ;
; -13.287 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 14.227     ;
; -13.269 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 14.205     ;
; -13.265 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.230      ; 14.490     ;
; -13.260 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.519     ;
; -13.260 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 14.196     ;
; -13.256 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.230      ; 14.481     ;
; -13.251 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.510     ;
; -13.248 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.480     ;
; -13.240 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.492     ;
; -13.235 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.236      ; 14.466     ;
; -13.232 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.518     ;
; -13.231 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.483     ;
; -13.228 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.166     ;
; -13.225 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.457     ;
; -13.223 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.509     ;
; -13.222 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.454     ;
; -13.219 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.157     ;
; -13.213 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.445     ;
; -13.198 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.457     ;
; -13.197 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.456     ;
; -13.188 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.447     ;
; -13.185 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.263      ; 14.443     ;
; -13.178 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.241      ; 14.414     ;
; -13.175 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.434     ;
; -13.174 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.437     ;
; -13.171 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.259      ; 14.425     ;
; -13.165 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.240      ; 14.400     ;
; -13.164 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 14.104     ;
; -13.162 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.259      ; 14.416     ;
; -13.161 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.267      ; 14.423     ;
; -13.158 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.096     ;
; -13.156 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.280      ; 14.431     ;
; -13.155 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.241      ; 14.391     ;
; -13.151 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 14.090     ;
; -13.151 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.414     ;
; -13.149 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.087     ;
; -13.147 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.280      ; 14.422     ;
; -13.141 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 14.081     ;
; -13.137 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 14.073     ;
; -13.135 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~461 ; clk          ; clk         ; 1.000        ; 0.244      ; 14.374     ;
; -13.133 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.230      ; 14.358     ;
; -13.128 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.387     ;
; -13.126 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~461 ; clk          ; clk         ; 1.000        ; 0.244      ; 14.365     ;
; -13.125 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.241      ; 14.361     ;
; -13.124 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.359     ;
; -13.124 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.245      ; 14.364     ;
; -13.124 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.060     ; 14.059     ;
; -13.122 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.242      ; 14.359     ;
; -13.120 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.229      ; 14.344     ;
; -13.116 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.241      ; 14.352     ;
; -13.115 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.263      ; 14.373     ;
; -13.115 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.240      ; 14.350     ;
; -13.115 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.245      ; 14.355     ;
; -13.114 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.059     ; 14.050     ;
; -13.113 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.242      ; 14.350     ;
; -13.110 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.050     ;
; -13.110 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.230      ; 14.335     ;
; -13.108 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.340     ;
; -13.108 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.360     ;
; -13.105 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~77  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.371     ;
; -13.105 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.364     ;
; -13.101 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[16] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.041     ;
; -13.100 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.386     ;
; -13.099 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.331     ;
; -13.097 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~160 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.360     ;
; -13.097 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.364     ;
; -13.096 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~128 ; clk          ; clk         ; 1.000        ; 0.269      ; 14.360     ;
; -13.096 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.034     ;
; -13.096 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~77  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.362     ;
; -13.095 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.269      ; 14.359     ;
; -13.095 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.256      ; 14.346     ;
; -13.090 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.239      ; 14.324     ;
; -13.090 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.322     ;
; -13.088 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~312 ; clk          ; clk         ; 1.000        ; 0.249      ; 14.332     ;
; -13.088 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~160 ; clk          ; clk         ; 1.000        ; 0.268      ; 14.351     ;
; -13.088 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.355     ;
; -13.087 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.290      ; 14.372     ;
; -13.087 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~128 ; clk          ; clk         ; 1.000        ; 0.269      ; 14.351     ;
; -13.086 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.269      ; 14.350     ;
; -13.085 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.337     ;
; -13.084 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~145 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.336     ;
; -13.083 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.058     ; 14.020     ;
; -13.082 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~226 ; clk          ; clk         ; 1.000        ; 0.251      ; 14.328     ;
; -13.081 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~177 ; clk          ; clk         ; 1.000        ; 0.264      ; 14.340     ;
; -13.081 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.239      ; 14.315     ;
; -13.079 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~312 ; clk          ; clk         ; 1.000        ; 0.249      ; 14.323     ;
; -13.077 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.236      ; 14.308     ;
; -13.077 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.363     ;
; -13.075 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~145 ; clk          ; clk         ; 1.000        ; 0.257      ; 14.327     ;
; -13.073 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 14.011     ;
; -13.073 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~226 ; clk          ; clk         ; 1.000        ; 0.251      ; 14.319     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.875 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.243     ; 0.776      ;
; 0.943 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.187      ;
; 1.039 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.251      ;
; 1.039 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.128      ; 1.311      ;
; 1.065 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.309      ;
; 1.208 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.453      ;
; 1.214 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.129      ; 1.487      ;
; 1.224 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.128      ; 1.496      ;
; 1.239 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.088      ; 1.471      ;
; 1.244 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.458      ;
; 1.266 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.470      ;
; 1.270 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.129      ; 1.543      ;
; 1.292 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.132      ; 1.568      ;
; 1.296 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.541      ;
; 1.304 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.243     ; 1.205      ;
; 1.369 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.365      ; 1.878      ;
; 1.371 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.598      ;
; 1.375 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.584      ;
; 1.381 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.129      ; 1.654      ;
; 1.391 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.594      ;
; 1.397 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.601      ;
; 1.401 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.599      ;
; 1.407 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.652      ;
; 1.415 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.652      ;
; 1.425 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.662      ;
; 1.447 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.655      ;
; 1.486 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.723      ;
; 1.493 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~68                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.726      ;
; 1.502 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.365      ; 2.011      ;
; 1.504 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~164                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.738      ;
; 1.512 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.736      ;
; 1.515 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; -0.254     ; 1.405      ;
; 1.519 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.372      ; 2.035      ;
; 1.520 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~36                    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.725      ;
; 1.535 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.740      ;
; 1.541 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.736      ;
; 1.543 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.754      ;
; 1.545 ; arm:arm|datapath:dp|regfile:rf|rf~378                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.264     ; 1.425      ;
; 1.547 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.766      ;
; 1.548 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~420                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.767      ;
; 1.571 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.761      ;
; 1.575 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.376      ; 2.095      ;
; 1.578 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; 0.047      ; 1.769      ;
; 1.581 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.825      ;
; 1.605 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.800      ;
; 1.605 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.096      ; 1.845      ;
; 1.608 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~379                   ; clk          ; clk         ; 0.000        ; 0.438      ; 2.190      ;
; 1.630 ; dmem:dmem|RAM~1648                                      ; arm:arm|datapath:dp|regfile:rf|rf~464                   ; clk          ; clk         ; 0.000        ; 0.418      ; 2.192      ;
; 1.664 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.865      ;
; 1.664 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.875      ;
; 1.668 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.868      ;
; 1.672 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.254     ; 1.562      ;
; 1.677 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.877      ;
; 1.678 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.915      ;
; 1.686 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.883      ;
; 1.712 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.952      ;
; 1.723 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.367      ; 2.234      ;
; 1.727 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.096      ; 1.967      ;
; 1.734 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.923      ;
; 1.734 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~369                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.940      ;
; 1.735 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.959      ;
; 1.737 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.939      ;
; 1.737 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.939      ;
; 1.737 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.939      ;
; 1.737 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.939      ;
; 1.739 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.950      ;
; 1.751 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.369      ; 2.264      ;
; 1.751 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.380      ; 2.275      ;
; 1.751 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.108      ; 2.003      ;
; 1.773 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.380      ; 2.297      ;
; 1.777 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.001      ;
; 1.785 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.365      ; 2.294      ;
; 1.789 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.411      ; 2.344      ;
; 1.800 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.291     ; 1.653      ;
; 1.801 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.362      ; 2.307      ;
; 1.803 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~458                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.010      ;
; 1.807 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~377                   ; clk          ; clk         ; 0.000        ; 0.438      ; 2.389      ;
; 1.809 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.367      ; 2.320      ;
; 1.816 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.388      ; 2.348      ;
; 1.816 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.056      ; 2.016      ;
; 1.821 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; -0.253     ; 1.712      ;
; 1.822 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.030      ;
; 1.823 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.025      ;
; 1.823 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.025      ;
; 1.823 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.058      ; 2.025      ;
; 1.823 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.058      ; 2.025      ;
; 1.826 ; arm:arm|datapath:dp|regfile:rf|rf~346                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.237     ; 1.733      ;
; 1.831 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.054      ; 2.029      ;
; 1.835 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.383      ; 2.362      ;
; 1.838 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~462                   ; clk          ; clk         ; 0.000        ; 0.058      ; 2.040      ;
; 1.844 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.057      ;
; 1.846 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.361      ; 2.351      ;
; 1.847 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; dmem:dmem|RAM~2036                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.054      ;
; 1.848 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 2.061      ;
; 1.849 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.035      ; 2.028      ;
; 1.850 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; -0.250     ; 1.744      ;
; 1.857 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.378      ; 2.379      ;
; 1.858 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.376      ; 2.378      ;
; 1.858 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 2.071      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.366 ; -17158.307        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2773.816                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.366 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.495      ;
; -8.360 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.503      ;
; -8.325 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.454      ;
; -8.319 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.462      ;
; -8.318 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.145      ; 9.450      ;
; -8.308 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 9.261      ;
; -8.298 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.444      ;
; -8.291 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.418      ;
; -8.289 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.436      ;
; -8.285 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.154      ; 9.426      ;
; -8.279 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.408      ;
; -8.277 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.145      ; 9.409      ;
; -8.273 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.175      ; 9.435      ;
; -8.273 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.416      ;
; -8.267 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 9.220      ;
; -8.264 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.383      ;
; -8.257 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.403      ;
; -8.253 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.146      ; 9.386      ;
; -8.248 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.395      ;
; -8.243 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.143      ; 9.373      ;
; -8.236 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.373      ;
; -8.233 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.184      ;
; -8.232 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.175      ; 9.394      ;
; -8.231 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.145      ; 9.363      ;
; -8.229 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~421 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.358      ;
; -8.228 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 9.179      ;
; -8.223 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.366      ;
; -8.223 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.157      ; 9.367      ;
; -8.223 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.342      ;
; -8.221 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.350      ;
; -8.221 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 9.174      ;
; -8.219 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.166      ; 9.372      ;
; -8.214 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.359      ;
; -8.212 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.146      ; 9.345      ;
; -8.211 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.357      ;
; -8.209 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.352      ;
; -8.202 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.349      ;
; -8.198 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.173      ; 9.358      ;
; -8.195 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.138      ; 9.320      ;
; -8.195 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.332      ;
; -8.193 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.144      ;
; -8.189 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.323      ;
; -8.189 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.130      ; 9.306      ;
; -8.187 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 9.138      ;
; -8.186 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.175      ; 9.348      ;
; -8.183 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.313      ;
; -8.183 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.310      ;
; -8.182 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~223 ; clk          ; clk         ; 1.000        ; 0.153      ; 9.322      ;
; -8.181 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~49  ; clk          ; clk         ; 1.000        ; 0.145      ; 9.313      ;
; -8.180 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.309      ;
; -8.178 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.138      ; 9.303      ;
; -8.178 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.144      ; 9.309      ;
; -8.178 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.166      ; 9.331      ;
; -8.177 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.296      ;
; -8.175 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.304      ;
; -8.174 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.323      ;
; -8.171 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.034     ; 9.124      ;
; -8.168 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.158      ; 9.313      ;
; -8.168 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~128 ; clk          ; clk         ; 1.000        ; 0.155      ; 9.310      ;
; -8.168 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.311      ;
; -8.166 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~139 ; clk          ; clk         ; 1.000        ; 0.146      ; 9.299      ;
; -8.163 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~160 ; clk          ; clk         ; 1.000        ; 0.154      ; 9.304      ;
; -8.162 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~177 ; clk          ; clk         ; 1.000        ; 0.156      ; 9.305      ;
; -8.161 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~305 ; clk          ; clk         ; 1.000        ; 0.159      ; 9.307      ;
; -8.161 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.148      ; 9.296      ;
; -8.160 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~312 ; clk          ; clk         ; 1.000        ; 0.148      ; 9.295      ;
; -8.155 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~145 ; clk          ; clk         ; 1.000        ; 0.146      ; 9.288      ;
; -8.154 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~351 ; clk          ; clk         ; 1.000        ; 0.138      ; 9.279      ;
; -8.153 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.038     ; 9.102      ;
; -8.152 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.160      ; 9.299      ;
; -8.152 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.103      ;
; -8.149 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~293 ; clk          ; clk         ; 1.000        ; 0.169      ; 9.305      ;
; -8.149 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~349 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.286      ;
; -8.148 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~441 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.282      ;
; -8.146 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.273      ;
; -8.145 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.096      ;
; -8.145 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 9.102      ;
; -8.145 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.163      ; 9.295      ;
; -8.144 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~221 ; clk          ; clk         ; 1.000        ; 0.130      ; 9.261      ;
; -8.144 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.164      ; 9.295      ;
; -8.142 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.272      ;
; -8.142 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~224 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.269      ;
; -8.141 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 9.092      ;
; -8.141 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~223 ; clk          ; clk         ; 1.000        ; 0.153      ; 9.281      ;
; -8.140 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~461 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.274      ;
; -8.137 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~479 ; clk          ; clk         ; 1.000        ; 0.138      ; 9.262      ;
; -8.137 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~192 ; clk          ; clk         ; 1.000        ; 0.138      ; 9.262      ;
; -8.136 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[16] ; clk          ; clk         ; 1.000        ; -0.034     ; 9.089      ;
; -8.136 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~197 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.258      ;
; -8.136 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.175      ; 9.298      ;
; -8.134 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~171 ; clk          ; clk         ; 1.000        ; 0.154      ; 9.275      ;
; -8.134 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~427 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.263      ;
; -8.134 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.263      ;
; -8.133 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~43  ; clk          ; clk         ; 1.000        ; 0.145      ; 9.265      ;
; -8.133 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~185 ; clk          ; clk         ; 1.000        ; 0.162      ; 9.282      ;
; -8.132 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[15] ; clk          ; clk         ; 1.000        ; 0.149      ; 9.268      ;
; -8.132 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~5   ; clk          ; clk         ; 1.000        ; 0.166      ; 9.285      ;
; -8.127 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~267 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.246      ;
; -8.127 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.158      ; 9.272      ;
; -8.127 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~128 ; clk          ; clk         ; 1.000        ; 0.155      ; 9.269      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.516 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.142     ; 0.458      ;
; 0.555 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.602 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.730      ;
; 0.606 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.765      ;
; 0.620 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.765      ;
; 0.700 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.845      ;
; 0.704 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.864      ;
; 0.709 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.075      ; 0.868      ;
; 0.714 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.842      ;
; 0.727 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.865      ;
; 0.742 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.865      ;
; 0.750 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.911      ;
; 0.764 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.910      ;
; 0.768 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.142     ; 0.710      ;
; 0.771 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.811 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.118      ;
; 0.813 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.940      ;
; 0.820 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~229                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.980      ;
; 0.821 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.945      ;
; 0.822 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.956      ;
; 0.834 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.979      ;
; 0.837 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.956      ;
; 0.845 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.987      ;
; 0.845 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.969      ;
; 0.854 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.057      ; 0.995      ;
; 0.862 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.230      ; 1.176      ;
; 0.870 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.996      ;
; 0.876 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~68                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.015      ;
; 0.877 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.020      ;
; 0.886 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~164                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.026      ;
; 0.892 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~36                    ; clk          ; clk         ; 0.000        ; 0.040      ; 1.016      ;
; 0.894 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.047      ; 1.025      ;
; 0.898 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; -0.150     ; 0.832      ;
; 0.899 ; arm:arm|datapath:dp|regfile:rf|rf~378                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.154     ; 0.829      ;
; 0.900 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.207      ;
; 0.902 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.041      ; 1.027      ;
; 0.907 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~228                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.035      ;
; 0.909 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.032      ; 1.025      ;
; 0.912 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~420                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.040      ;
; 0.927 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.040      ;
; 0.929 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.057      ;
; 0.939 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.227      ; 1.250      ;
; 0.940 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.053      ;
; 0.946 ; dmem:dmem|RAM~1648                                      ; arm:arm|datapath:dp|regfile:rf|rf~464                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.277      ;
; 0.948 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.096      ;
; 0.953 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.098      ;
; 0.958 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.032      ; 1.074      ;
; 0.962 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~379                   ; clk          ; clk         ; 0.000        ; 0.262      ; 1.308      ;
; 0.974 ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; arm:arm|datapath:dp|flopr:pcreg|q[23]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.095      ;
; 0.983 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.103      ;
; 0.983 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.045      ; 1.112      ;
; 0.983 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.125      ;
; 0.991 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.111      ;
; 0.997 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.150     ; 0.931      ;
; 1.014 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.161      ;
; 1.019 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.028      ; 1.131      ;
; 1.024 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.032      ; 1.140      ;
; 1.025 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.170      ;
; 1.028 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.046      ; 1.158      ;
; 1.030 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~369                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.151      ;
; 1.031 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.047      ; 1.162      ;
; 1.042 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.349      ;
; 1.044 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 1.166      ;
; 1.044 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 1.166      ;
; 1.044 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.166      ;
; 1.044 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.166      ;
; 1.045 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.348      ;
; 1.046 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.232      ; 1.362      ;
; 1.052 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.232      ; 1.368      ;
; 1.053 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.362      ;
; 1.058 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 1.180      ;
; 1.058 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; clk          ; clk         ; 0.000        ; 0.038      ; 1.180      ;
; 1.058 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.180      ;
; 1.058 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.180      ;
; 1.062 ; arm:arm|datapath:dp|regfile:rf|rf~346                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.140     ; 1.006      ;
; 1.063 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.217      ;
; 1.065 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.396      ;
; 1.067 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.225      ; 1.376      ;
; 1.068 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~458                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.190      ;
; 1.069 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; dmem:dmem|RAM~2036                                      ; clk          ; clk         ; 0.000        ; 0.045      ; 1.198      ;
; 1.072 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.192      ;
; 1.073 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.392      ;
; 1.077 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.205      ;
; 1.077 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.171     ; 0.990      ;
; 1.078 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.200      ;
; 1.078 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 1.206      ;
; 1.078 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.206      ;
; 1.079 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~261                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.218      ;
; 1.079 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~377                   ; clk          ; clk         ; 0.000        ; 0.262      ; 1.425      ;
; 1.079 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.227      ; 1.390      ;
; 1.086 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.393      ;
; 1.088 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; -0.148     ; 1.024      ;
; 1.093 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~462                   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.215      ;
; 1.096 ; arm:arm|datapath:dp|regfile:rf|rf~375                   ; dmem:dmem|RAM~887                                       ; clk          ; clk         ; 0.000        ; -0.177     ; 1.003      ;
; 1.096 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.397      ;
; 1.096 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; -0.147     ; 1.033      ;
; 1.098 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.218      ;
; 1.099 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.041      ; 1.224      ;
; 1.100 ; arm:arm|datapath:dp|flopr:pcreg|q[27]                   ; arm:arm|datapath:dp|flopr:pcreg|q[27]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.221      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.934    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -14.934    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31359.707 ; 0.0   ; 0.0      ; 0.0     ; -2773.816           ;
;  clk             ; -31359.707 ; 0.000 ; N/A      ; N/A     ; -2773.816           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 604107843 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 604107843 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Wed Oct 26 17:47:28 2022
Info: Command: quartus_sta parcial2 -c parcial2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parcial2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.934          -31359.707 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.380          -27993.183 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.366          -17158.307 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2773.816 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4841 megabytes
    Info: Processing ended: Wed Oct 26 17:47:32 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


