################################################################################
#
# This file has been generated by SpyGlass:
#     Report Created by: xph2app003
#     Report Created on: Tue Jun  6 10:55:55 2017
#     Working Directory: /tp/xph2app/xph2app003/Prj_conception/Design/spy
#     Report Location  : ./spyglass-1/dft/dft_dsm_clocks/spyglass_reports/dft_dsm/dft_dsm_clock_gating_cell.rpt
#     SpyGlass Version : 5.6.0
#     Policy Name      : dft_dsm(5.6.0)
#     Comment          : Generated by rule CG_generateReport
#
################################################################################

################################################################################
# Purpose :
# I   Lists modules having structure similar to standard clock gating cells.
#
# II  Lists inferred Flat CGCs.
#
# III  Lists information about Clock Gating Cells (CGCs) in the design: 
#     Name, ModuleName(name of master module), Type, Test-enable pin,
#     Clock source(shift mode), Number of flip-flops connected, and CG rule 
#     violations (if any).
################################################################################


################################################################################
# Assumptions :
#     List of assumptions in handling of clock gating cell: 
#     1. Only one enable pin is required to set on to its required active value 
#        to propagate clock through gating cell. 
#     2. gating_cell constraint will take precedence over behavioural model of 
#        clock gating cell.
#     3. CG_consistency rule checks for inconsistency between behavioural model 
#        of clock gating cell and gating_cell constraint applied on it.
################################################################################


################################################################################
# Format :
# Section I: 
#     gating_cell -name moduleName -clkinTerm ckin -clkout ckoutTerm -clkEdgeType edgeType 
#          #instanceCount  -  affected flip-flops 'X' 
#               #inst1 - flopCount1  
#               #inst2 - flopCount2 
#
# Section II: 
#     Name     Clock-In     Sys-En
#
# Section III: 
#     Name     ModuleName     Type     Test-En     Clock(Shift_Mode)     Flops     Violations
#
# SUMMARY
#          Top Module Name : 'designName'
#       Distinct Clk Count : XX
#          Total CGC Count : XX
#       Inferred CGC Count : XX
#      Potential CGC Count : XX  
################################################################################

################################################################################
# Design : "CORDIC_top.A"
################################################################################

current_design "CORDIC_top.A"
# Section I:
    #None

# Section II: 
    #None

# Section III: 
    #None

################################################################################
# Summary :
#          Top Module Name : 'CORDIC_top.A'
#       Distinct Clk Count : 0
#          Total CGC Count : 0
#       Inferred CGC Count : 0
#      Potential CGC Count : 0
################################################################################

