TimeQuest Timing Analyzer report for RESDMAC
Thu Dec 29 23:17:01 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'SCLK'
 11. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 12. Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 13. Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 14. Slow Model Setup: 'LLW'
 15. Slow Model Setup: 'LHW'
 16. Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 17. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 18. Slow Model Setup: 'ADDR[2]'
 19. Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 20. Slow Model Hold: 'ADDR[2]'
 21. Slow Model Hold: 'SCLK'
 22. Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 23. Slow Model Hold: 'LHW'
 24. Slow Model Hold: 'LLW'
 25. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 26. Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 27. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 28. Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 29. Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 30. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 31. Slow Model Recovery: 'SCLK'
 32. Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 33. Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 34. Slow Model Recovery: 'ADDR[2]'
 35. Slow Model Removal: 'ADDR[2]'
 36. Slow Model Removal: 'SCLK'
 37. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 38. Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 39. Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 40. Slow Model Minimum Pulse Width: 'SCLK'
 41. Slow Model Minimum Pulse Width: 'ADDR[2]'
 42. Slow Model Minimum Pulse Width: 'LHW'
 43. Slow Model Minimum Pulse Width: 'LLW'
 44. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
 45. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
 46. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 47. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
 48. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
 49. Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
 50. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 51. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 52. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 53. Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
 54. Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast Model Setup Summary
 66. Fast Model Hold Summary
 67. Fast Model Recovery Summary
 68. Fast Model Removal Summary
 69. Fast Model Minimum Pulse Width Summary
 70. Fast Model Setup: 'SCLK'
 71. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 72. Fast Model Setup: 'LLW'
 73. Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'
 74. Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'
 75. Fast Model Setup: 'LHW'
 76. Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 77. Fast Model Setup: 'ADDR[2]'
 78. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'
 79. Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'
 80. Fast Model Hold: 'ADDR[2]'
 81. Fast Model Hold: 'SCLK'
 82. Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'
 83. Fast Model Hold: 'LLW'
 84. Fast Model Hold: 'LHW'
 85. Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'
 86. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'
 87. Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'
 88. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'
 89. Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
 90. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
 91. Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 92. Fast Model Recovery: 'SCLK'
 93. Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 94. Fast Model Recovery: 'ADDR[2]'
 95. Fast Model Removal: 'ADDR[2]'
 96. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
 97. Fast Model Removal: 'SCLK'
 98. Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
 99. Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
100. Fast Model Minimum Pulse Width: 'SCLK'
101. Fast Model Minimum Pulse Width: 'ADDR[2]'
102. Fast Model Minimum Pulse Width: 'LHW'
103. Fast Model Minimum Pulse Width: 'LLW'
104. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'
105. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'
106. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'
107. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'
108. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'
109. Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'
110. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'
111. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'
112. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'
113. Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'
114. Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'
115. Setup Times
116. Hold Times
117. Clock to Output Times
118. Minimum Clock to Output Times
119. Propagation Delay
120. Minimum Propagation Delay
121. Output Enable Times
122. Minimum Output Enable Times
123. Output Disable Times
124. Minimum Output Disable Times
125. Multicorner Timing Analysis Summary
126. Setup Times
127. Hold Times
128. Clock to Output Times
129. Minimum Clock to Output Times
130. Progagation Delay
131. Minimum Progagation Delay
132. Setup Transfers
133. Hold Transfers
134. Recovery Transfers
135. Removal Transfers
136. Report TCCS
137. Report RSKM
138. Unconstrained Paths
139. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; Clock Name                                                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                   ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+
; ADDR[2]                                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADDR[2] }                                                               ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|DECFIFO }                                               ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNI }                                                 ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|INCNO }                                                 ;
; CPU_SM:u_CPU_SM|PAS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PAS }                                                   ;
; CPU_SM:u_CPU_SM|PDS                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CPU_SM:u_CPU_SM|PDS }                                                   ;
; LHW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LHW }                                                                   ;
; LLW                                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LLW }                                                                   ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] } ;
; SCLK                                                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK }                                                                  ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|INCBO_o }                                             ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|nLS2CPU }                                             ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RDFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|RIFIFO_d }                                            ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCSI_SM:u_SCSI_SM|STATE[0] }                                            ;
+-----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                          ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                                  ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
; 78.38 MHz  ; 78.38 MHz       ; SCLK                      ;                                                       ;
; 354.74 MHz ; 354.74 MHz      ; CPU_SM:u_CPU_SM|DECFIFO   ;                                                       ;
; 484.97 MHz ; 303.95 MHz      ; ADDR[2]                   ; limit due to hold check                               ;
; 648.09 MHz ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNI     ; limit due to high minimum pulse width violation (tch) ;
; 684.46 MHz ; 402.58 MHz      ; CPU_SM:u_CPU_SM|INCNO     ; limit due to high minimum pulse width violation (tch) ;
; 805.15 MHz ; 402.58 MHz      ; SCSI_SM:u_SCSI_SM|INCBO_o ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -9.006 ; -271.965      ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.790 ; -3.790        ;
; CPU_SM:u_CPU_SM|PAS       ; -3.685 ; -100.202      ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -3.161 ; -13.610       ;
; LLW                       ; -3.148 ; -310.104      ;
; LHW                       ; -2.372 ; -149.837      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.659 ; -2.595        ;
; CPU_SM:u_CPU_SM|INCNI     ; -0.543 ; -0.658        ;
; ADDR[2]                   ; -0.531 ; -0.531        ;
; CPU_SM:u_CPU_SM|INCNO     ; -0.461 ; -0.499        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ADDR[2]                   ; -6.908 ; -17.306       ;
; SCLK                      ; -3.109 ; -27.121       ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.841 ; -2.242        ;
; LHW                       ; -0.714 ; -21.884       ;
; LLW                       ; -0.464 ; -5.667        ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.499  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.499  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.499  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.700  ; 0.000         ;
; CPU_SM:u_CPU_SM|PAS       ; 1.086  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -3.782 ; -3.782        ;
; SCLK                                                                  ; -1.853 ; -13.799       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -1.759 ; -1.759        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.304 ; -0.304        ;
; ADDR[2]                                                               ; -0.097 ; -0.097        ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.296 ; -0.406        ;
; SCLK                                                                  ; -0.008 ; -0.008        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.538  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.993  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 4.516  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.941 ; -86.529       ;
; ADDR[2]                                                               ; -1.941 ; -18.265       ;
; LHW                                                                   ; -0.742 ; -189.952      ;
; LLW                                                                   ; -0.742 ; -189.952      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.742 ; -47.488       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.742 ; -23.744       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.742 ; -11.872       ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.742 ; -7.420        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.742 ; -4.452        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.742 ; -4.452        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.742 ; -2.968        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.742 ; -1.484        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.742 ; -1.484        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.742 ; -1.484        ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCLK'                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.006 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -3.171     ; 6.875      ;
; -8.964 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.755     ; 7.249      ;
; -8.669 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.229     ; 6.480      ;
; -8.344 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.648     ; 5.736      ;
; -8.302 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.232     ; 6.110      ;
; -8.225 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.478      ; 9.743      ;
; -8.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.645     ; 5.610      ;
; -8.179 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.233     ; 5.986      ;
; -8.144 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.479      ; 9.663      ;
; -8.083 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.233     ; 5.890      ;
; -8.069 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.477      ; 9.586      ;
; -8.035 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.649     ; 5.426      ;
; -7.872 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -3.228     ; 5.684      ;
; -7.861 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -2.549     ; 6.352      ;
; -7.835 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -3.650     ; 5.225      ;
; -7.793 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -3.234     ; 5.599      ;
; -7.780 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.649     ; 5.171      ;
; -7.724 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.474      ; 9.238      ;
; -7.688 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 8.732      ;
; -7.625 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.229     ; 5.436      ;
; -7.608 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 8.654      ;
; -7.600 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 0.500        ; -1.868     ; 6.272      ;
; -7.573 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 8.619      ;
; -7.572 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.478      ; 9.090      ;
; -7.550 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.027     ; 5.563      ;
; -7.535 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 8.576      ;
; -7.532 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 8.575      ;
; -7.531 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -3.215     ; 5.356      ;
; -7.521 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.561      ;
; -7.517 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.562      ;
; -7.418 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -3.644     ; 4.814      ;
; -7.409 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]      ; SCLK        ; 1.000        ; -3.228     ; 5.221      ;
; -7.407 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.228     ; 5.219      ;
; -7.365 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 8.404      ;
; -7.333 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.234     ; 5.139      ;
; -7.291 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 8.332      ;
; -7.289 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 0.500        ; -2.346     ; 5.483      ;
; -7.261 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.301      ;
; -7.248 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -3.028     ; 5.260      ;
; -7.244 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.289      ;
; -7.209 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.254      ;
; -7.187 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 8.227      ;
; -7.164 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.209      ;
; -7.164 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.645     ; 4.559      ;
; -7.153 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 8.197      ;
; -7.145 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -3.631     ; 4.554      ;
; -7.129 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.174      ;
; -7.125 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 8.170      ;
; -7.103 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 0.500        ; -2.347     ; 5.296      ;
; -7.078 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; ADDR[2]      ; SCLK        ; 1.000        ; -3.664     ; 4.454      ;
; -7.045 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 8.086      ;
; -7.035 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 8.071      ;
; -7.024 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 8.068      ;
; -7.010 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 8.051      ;
; -6.989 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 8.033      ;
; -6.969 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 8.013      ;
; -6.955 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]      ; SCLK        ; 1.000        ; -3.644     ; 4.351      ;
; -6.953 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]      ; SCLK        ; 1.000        ; -3.644     ; 4.349      ;
; -6.910 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.026     ; 4.924      ;
; -6.896 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.936      ;
; -6.879 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.650     ; 4.269      ;
; -6.867 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 7.912      ;
; -6.838 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 7.876      ;
; -6.820 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 7.861      ;
; -6.819 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; -0.003     ; 7.856      ;
; -6.815 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.002      ; 7.857      ;
; -6.807 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.847      ;
; -6.792 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 7.831      ;
; -6.734 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.474      ; 8.248      ;
; -6.732 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 7.773      ;
; -6.715 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 7.754      ;
; -6.707 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.003     ; 7.744      ;
; -6.700 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.740      ;
; -6.693 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.023     ; 4.710      ;
; -6.679 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.719      ;
; -6.674 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 7.713      ;
; -6.616 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|S2CPU_o  ; SCLK         ; SCLK        ; 1.000        ; -2.583     ; 5.073      ;
; -6.613 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; 0.484      ; 8.137      ;
; -6.599 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.014     ; 7.625      ;
; -6.579 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; ADDR[2]      ; SCLK        ; 1.000        ; -3.651     ; 3.968      ;
; -6.566 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.005     ; 7.601      ;
; -6.563 ; SCSI_SM:u_SCSI_SM|STATE[1]                                      ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 1.000        ; -2.589     ; 5.014      ;
; -6.551 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 7.587      ;
; -6.542 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 7.581      ;
; -6.532 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -3.027     ; 4.545      ;
; -6.517 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|F2CPUH     ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 7.563      ;
; -6.515 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.005     ; 7.550      ;
; -6.512 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 0.500        ; -2.347     ; 4.705      ;
; -6.475 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 7.511      ;
; -6.460 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.006      ; 7.506      ;
; -6.443 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.016     ; 7.467      ;
; -6.434 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 7.475      ;
; -6.420 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -3.009     ; 4.451      ;
; -6.407 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.015     ; 7.432      ;
; -6.391 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 7.436      ;
; -6.364 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PLLW       ; SCLK         ; SCLK        ; 1.000        ; 0.021      ; 7.425      ;
; -6.362 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 7.400      ;
; -6.336 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 7.376      ;
; -6.330 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|RE_o     ; SCLK         ; SCLK        ; 1.000        ; -2.126     ; 5.244      ;
; -6.318 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.015     ; 7.343      ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.790 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -4.025     ; 0.805      ;
; -2.146 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 2.363      ; 5.049      ;
; -1.646 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 2.363      ; 5.049      ;
; -0.242 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.550      ; 1.832      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.805      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -3.685 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.800      ; 5.525      ;
; -3.622 ; fifo:int_fifo|BUFFER[0][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.037     ; 4.625      ;
; -3.531 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 5.372      ;
; -3.506 ; fifo:int_fifo|BUFFER[5][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.503     ; 4.043      ;
; -3.417 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 5.258      ;
; -3.416 ; fifo:int_fifo|BUFFER[5][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.489     ; 3.967      ;
; -3.403 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 5.230      ;
; -3.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 5.227      ;
; -3.362 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 5.206      ;
; -3.328 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 5.155      ;
; -3.325 ; fifo:int_fifo|BUFFER[5][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.503     ; 3.862      ;
; -3.319 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.799      ; 5.158      ;
; -3.314 ; fifo:int_fifo|BUFFER[3][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.514     ; 3.840      ;
; -3.277 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 5.121      ;
; -3.277 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 5.121      ;
; -3.273 ; fifo:int_fifo|BUFFER[5][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.366     ; 3.947      ;
; -3.246 ; fifo:int_fifo|BUFFER[5][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.106     ; 4.180      ;
; -3.231 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 5.075      ;
; -3.207 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 5.054      ;
; -3.204 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 5.051      ;
; -3.196 ; fifo:int_fifo|BUFFER[4][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.845      ;
; -3.193 ; fifo:int_fifo|BUFFER[2][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.368     ; 3.865      ;
; -3.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 5.019      ;
; -3.176 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 5.003      ;
; -3.166 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.993      ;
; -3.143 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.970      ;
; -3.134 ; fifo:int_fifo|BUFFER[4][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.490     ; 3.684      ;
; -3.130 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.957      ;
; -3.129 ; fifo:int_fifo|BUFFER[0][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.368     ; 3.801      ;
; -3.122 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.966      ;
; -3.121 ; fifo:int_fifo|BUFFER[4][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.770      ;
; -3.105 ; fifo:int_fifo|BUFFER[2][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.368     ; 3.777      ;
; -3.095 ; fifo:int_fifo|BUFFER[5][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.744      ;
; -3.094 ; fifo:int_fifo|BUFFER[2][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.343     ; 3.791      ;
; -3.088 ; fifo:int_fifo|BUFFER[0][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.528     ; 3.600      ;
; -3.076 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.725      ;
; -3.074 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 4.915      ;
; -3.069 ; fifo:int_fifo|BUFFER[2][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.091     ; 4.018      ;
; -3.056 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.883      ;
; -3.047 ; fifo:int_fifo|BUFFER[6][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.490     ; 3.597      ;
; -3.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.860      ;
; -3.022 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.869      ;
; -3.000 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.827      ;
; -2.999 ; fifo:int_fifo|BUFFER[2][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.034     ; 4.005      ;
; -2.996 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.821      ;
; -2.988 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.815      ;
; -2.976 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.803      ;
; -2.975 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.802      ;
; -2.974 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.821      ;
; -2.972 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.800      ; 4.812      ;
; -2.964 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.791      ;
; -2.959 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.812      ; 4.811      ;
; -2.958 ; fifo:int_fifo|BUFFER[0][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.034     ; 3.964      ;
; -2.954 ; fifo:int_fifo|BUFFER[4][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.506     ; 3.488      ;
; -2.950 ; fifo:int_fifo|BUFFER[6][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.504     ; 3.486      ;
; -2.949 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.776      ;
; -2.946 ; fifo:int_fifo|BUFFER[4][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.006     ; 3.980      ;
; -2.943 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.790      ;
; -2.943 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 4.784      ;
; -2.936 ; fifo:int_fifo|BUFFER[2][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.039     ; 3.937      ;
; -2.929 ; fifo:int_fifo|BUFFER[3][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.511     ; 3.458      ;
; -2.916 ; fifo:int_fifo|BUFFER[5][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.565      ;
; -2.915 ; fifo:int_fifo|BUFFER[3][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.089     ; 3.866      ;
; -2.911 ; fifo:int_fifo|BUFFER[2][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.524     ; 3.427      ;
; -2.910 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.737      ;
; -2.910 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.754      ;
; -2.905 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.749      ;
; -2.905 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.730      ;
; -2.890 ; fifo:int_fifo|BUFFER[5][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.505     ; 3.425      ;
; -2.888 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.799      ; 4.727      ;
; -2.888 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.715      ;
; -2.878 ; fifo:int_fifo|BUFFER[4][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.527      ;
; -2.868 ; fifo:int_fifo|BUFFER[2][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.034     ; 3.874      ;
; -2.860 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.685      ;
; -2.853 ; fifo:int_fifo|BUFFER[4][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.502      ;
; -2.849 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.693      ;
; -2.836 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.683      ;
; -2.832 ; fifo:int_fifo|BUFFER[5][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.391     ; 3.481      ;
; -2.829 ; fifo:int_fifo|BUFFER[5][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.505     ; 3.364      ;
; -2.829 ; fifo:int_fifo|BUFFER[0][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.016     ; 3.853      ;
; -2.824 ; fifo:int_fifo|BUFFER[2][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.368     ; 3.496      ;
; -2.813 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.787      ; 4.640      ;
; -2.810 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.812      ; 4.662      ;
; -2.786 ; fifo:int_fifo|BUFFER[5][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.029     ; 3.797      ;
; -2.779 ; fifo:int_fifo|BUFFER[3][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.030     ; 3.789      ;
; -2.773 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.799      ; 4.612      ;
; -2.773 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.617      ;
; -2.771 ; fifo:int_fifo|BUFFER[5][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.029     ; 3.782      ;
; -2.771 ; fifo:int_fifo|BUFFER[5][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.099     ; 3.712      ;
; -2.769 ; fifo:int_fifo|BUFFER[5][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.034     ; 3.775      ;
; -2.763 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.091     ; 3.712      ;
; -2.761 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.586      ;
; -2.755 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.004     ; 3.791      ;
; -2.721 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.801      ; 4.562      ;
; -2.719 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.785      ; 4.544      ;
; -2.718 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.565      ;
; -2.708 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.804      ; 4.552      ;
; -2.706 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.807      ; 4.553      ;
; -2.702 ; fifo:int_fifo|BUFFER[2][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.526     ; 3.216      ;
; -2.700 ; fifo:int_fifo|BUFFER[5][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.029     ; 3.711      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.161 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.093     ; 3.108      ;
; -2.900 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.093     ; 2.847      ;
; -2.636 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.093     ; 2.583      ;
; -2.622 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.093     ; 2.569      ;
; -2.291 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -1.093     ; 2.238      ;
; -1.819 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.859      ;
; -1.756 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.796      ;
; -1.558 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.598      ;
; -1.533 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.573      ;
; -1.495 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.535      ;
; -1.492 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.532      ;
; -1.329 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.369      ;
; -1.272 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.312      ;
; -1.176 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.216      ;
; -1.090 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.130      ;
; -1.082 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.122      ;
; -1.054 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.094      ;
; -0.966 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.006      ;
; -0.960 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 2.000      ;
; -0.466 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 1.506      ;
; -0.078 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.082      ; 3.004      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.805      ;
; 0.422  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.082      ; 3.004      ;
; 0.484  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.082      ; 2.442      ;
; 0.783  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.082      ; 2.143      ;
; 0.836  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.082      ; 2.090      ;
; 0.984  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.082      ; 2.442      ;
; 1.075  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 2.082      ; 1.851      ;
; 1.283  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.082      ; 2.143      ;
; 1.336  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.082      ; 2.090      ;
; 1.575  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 2.082      ; 1.851      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LLW'                                                                                                                                                              ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -3.148 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 4.170      ;
; -3.146 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 4.168      ;
; -3.122 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 4.165      ;
; -3.102 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 4.145      ;
; -3.101 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 4.144      ;
; -3.073 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.507      ; 4.120      ;
; -3.066 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.631      ;
; -3.022 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[1][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.031      ; 3.593      ;
; -3.021 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[2][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.030      ; 3.591      ;
; -3.013 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[2][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.030      ; 3.583      ;
; -2.987 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[4][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.552      ;
; -2.911 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 3.954      ;
; -2.897 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.488      ; 3.925      ;
; -2.877 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[0][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.030      ; 3.447      ;
; -2.867 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[1][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.031      ; 3.438      ;
; -2.858 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.031      ; 3.429      ;
; -2.849 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 3.871      ;
; -2.847 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 3.869      ;
; -2.842 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[0][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.030      ; 3.412      ;
; -2.841 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.480      ; 3.861      ;
; -2.831 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 3.874      ;
; -2.830 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 3.873      ;
; -2.747 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.507      ; 3.794      ;
; -2.742 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.501      ; 3.783      ;
; -2.722 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.488      ; 3.750      ;
; -2.719 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[0][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 3.762      ;
; -2.718 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.487      ; 3.745      ;
; -2.707 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.501      ; 3.748      ;
; -2.700 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.453      ; 3.693      ;
; -2.692 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 3.714      ;
; -2.690 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.482      ; 3.712      ;
; -2.681 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.023      ; 3.244      ;
; -2.676 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[7][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 3.203      ;
; -2.676 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[6][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 3.203      ;
; -2.671 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.483      ; 3.694      ;
; -2.668 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[5][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.233      ;
; -2.667 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.483      ; 3.690      ;
; -2.656 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[6][15] ; SCLK                ; LLW         ; 1.000        ; 1.296      ; 4.992      ;
; -2.656 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[7][15] ; SCLK                ; LLW         ; 1.000        ; 1.296      ; 4.992      ;
; -2.653 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[4][15] ; SCLK                ; LLW         ; 1.000        ; 1.298      ; 4.991      ;
; -2.653 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[6][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.006     ; 3.187      ;
; -2.653 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[7][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.006     ; 3.187      ;
; -2.650 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[4][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.004     ; 3.186      ;
; -2.646 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][10] ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.997      ;
; -2.645 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[7][11] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.994      ;
; -2.645 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[6][11] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.994      ;
; -2.644 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.472      ; 3.656      ;
; -2.636 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.023      ; 3.199      ;
; -2.635 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[7][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.023      ; 3.198      ;
; -2.626 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[7][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 3.153      ;
; -2.624 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[2][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.007      ; 3.171      ;
; -2.620 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 3.147      ;
; -2.619 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.503      ; 3.662      ;
; -2.602 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[1][9]  ; SCLK                ; LLW         ; 1.000        ; 1.317      ; 4.959      ;
; -2.601 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[2][10] ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.957      ;
; -2.593 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.949      ;
; -2.592 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[7][14] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.941      ;
; -2.587 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[6][13] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.936      ;
; -2.581 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[4][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.011     ; 3.110      ;
; -2.575 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[4][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.140      ;
; -2.574 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[5][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.139      ;
; -2.570 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[7][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.023      ; 3.133      ;
; -2.567 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[4][9]  ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.918      ;
; -2.564 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[4][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.011     ; 3.093      ;
; -2.554 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[0][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.006     ; 3.088      ;
; -2.547 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[4][14] ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.898      ;
; -2.531 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[4][13] ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.882      ;
; -2.531 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[3][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.018      ; 3.089      ;
; -2.520 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[0][14] ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.876      ;
; -2.519 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[5][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.025      ; 3.084      ;
; -2.493 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[7][1]  ; SCLK                ; LLW         ; 1.000        ; 1.755      ; 5.288      ;
; -2.491 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[5][1]  ; SCLK                ; LLW         ; 1.000        ; 1.755      ; 5.286      ;
; -2.490 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[5][15] ; SCLK                ; LLW         ; 1.000        ; 1.298      ; 4.828      ;
; -2.487 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[5][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.004     ; 3.023      ;
; -2.479 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 3.006      ;
; -2.468 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[0][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.007      ; 3.015      ;
; -2.467 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][1]  ; SCLK                ; LLW         ; 1.000        ; 1.776      ; 5.283      ;
; -2.467 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[4][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.011     ; 2.996      ;
; -2.459 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[2][0]  ; SCLK                ; LLW         ; 1.000        ; 1.776      ; 5.275      ;
; -2.458 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[0][0]  ; SCLK                ; LLW         ; 1.000        ; 1.776      ; 5.274      ;
; -2.457 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[0][10] ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.813      ;
; -2.447 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[1][10] ; SCLK                ; LLW         ; 1.000        ; 1.317      ; 4.804      ;
; -2.446 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[6][12] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.795      ;
; -2.446 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[1][9]  ; SCLK                ; LLW         ; 1.000        ; 1.317      ; 4.803      ;
; -2.443 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.453      ; 3.436      ;
; -2.443 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[7][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 2.970      ;
; -2.442 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.453      ; 3.435      ;
; -2.441 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.453      ; 3.434      ;
; -2.438 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[3][9]  ; SCLK                ; LLW         ; 1.000        ; 1.317      ; 4.795      ;
; -2.437 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[2][9]  ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.793      ;
; -2.434 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[4][12] ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.785      ;
; -2.431 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[6][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.013     ; 2.958      ;
; -2.423 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[6][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.454      ; 3.417      ;
; -2.422 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[0][9]  ; SCLK                ; LLW         ; 1.000        ; 1.316      ; 4.778      ;
; -2.422 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[4][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.454      ; 3.416      ;
; -2.418 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|BUFFER[3][3]  ; SCLK                ; LLW         ; 1.000        ; 1.780      ; 5.238      ;
; -2.418 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[5][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.011     ; 2.947      ;
; -2.412 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.474      ; 3.426      ;
; -2.411 ; SCSI_SM:u_SCSI_SM|S2F_o                                          ; fifo:int_fifo|BUFFER[4][9]  ; SCLK                ; LLW         ; 1.000        ; 1.311      ; 4.762      ;
; -2.410 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|BUFFER[7][13] ; SCLK                ; LLW         ; 1.000        ; 1.309      ; 4.759      ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LHW'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.372 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][24] ; SCLK         ; LHW         ; 1.000        ; 1.366      ; 4.778      ;
; -2.310 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][31] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.722      ;
; -2.233 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][30] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.645      ;
; -2.232 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][30] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.644      ;
; -2.170 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][25] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.594      ;
; -2.154 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][28] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.566      ;
; -2.153 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][28] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.565      ;
; -2.153 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][31] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.577      ;
; -2.153 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][31] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.577      ;
; -2.148 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][24] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 4.562      ;
; -2.113 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][28] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.529      ;
; -1.996 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][24] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.412      ;
; -1.987 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][24] ; SCLK         ; LHW         ; 1.000        ; 1.373      ; 4.400      ;
; -1.961 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][30] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.385      ;
; -1.961 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][30] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.385      ;
; -1.951 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][26] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.367      ;
; -1.951 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][26] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.367      ;
; -1.941 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][28] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.365      ;
; -1.939 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][28] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.363      ;
; -1.934 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][29] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.346      ;
; -1.871 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][29] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.295      ;
; -1.870 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][29] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 4.294      ;
; -1.860 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][21] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 4.556      ;
; -1.803 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][29] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.215      ;
; -1.724 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][29] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.140      ;
; -1.721 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][29] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.137      ;
; -1.679 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][31] ; SCLK         ; LHW         ; 1.000        ; 1.373      ; 4.092      ;
; -1.672 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][25] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 4.088      ;
; -1.670 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][30] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 4.084      ;
; -1.612 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][26] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 4.026      ;
; -1.611 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][26] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 4.025      ;
; -1.593 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][31] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 4.005      ;
; -1.570 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][28] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.986      ;
; -1.525 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][31] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.941      ;
; -1.456 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][23] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.129      ;
; -1.455 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][23] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.128      ;
; -1.435 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 4.131      ;
; -1.434 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][16] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 4.130      ;
; -1.430 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][23] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 4.126      ;
; -1.427 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][23] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 4.123      ;
; -1.421 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][16] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.094      ;
; -1.420 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][16] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.093      ;
; -1.418 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][21] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.091      ;
; -1.414 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][21] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 4.087      ;
; -1.380 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][16] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 4.062      ;
; -1.370 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][21] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 4.053      ;
; -1.370 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][21] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 4.053      ;
; -1.367 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][23] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 4.050      ;
; -1.366 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][23] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 4.049      ;
; -1.362 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][30] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.778      ;
; -1.362 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][30] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.778      ;
; -1.334 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][25] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.748      ;
; -1.332 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][25] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.746      ;
; -1.325 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][18] ; SCLK         ; LHW         ; 1.000        ; 1.670      ; 4.035      ;
; -1.325 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][27] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.741      ;
; -1.324 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][27] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.740      ;
; -1.312 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][27] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 3.724      ;
; -1.297 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][27] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.721      ;
; -1.268 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][27] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.682      ;
; -1.266 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][27] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.680      ;
; -1.239 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][24] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.663      ;
; -1.238 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][21] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.934      ;
; -1.237 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][24] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.661      ;
; -1.230 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][26] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 3.642      ;
; -1.230 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][26] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 3.642      ;
; -1.223 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][26] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.647      ;
; -1.223 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][26] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.647      ;
; -1.176 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][25] ; SCLK         ; LHW         ; 1.000        ; 1.384      ; 3.600      ;
; -1.160 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][25] ; SCLK         ; LHW         ; 1.000        ; 1.376      ; 3.576      ;
; -1.159 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][20] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.855      ;
; -1.157 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][20] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.853      ;
; -1.150 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][22] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.846      ;
; -1.149 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][22] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.845      ;
; -1.147 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][18] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.843      ;
; -1.147 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][22] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 3.820      ;
; -1.147 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][22] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 3.820      ;
; -1.120 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][20] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 3.793      ;
; -1.119 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][20] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 3.792      ;
; -1.103 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][22] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 3.786      ;
; -1.079 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][18] ; SCLK         ; LHW         ; 1.000        ; 1.633      ; 3.752      ;
; -1.065 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][18] ; SCLK         ; LHW         ; 1.000        ; 1.650      ; 3.755      ;
; -1.065 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][24] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 3.477      ;
; -0.982 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][31] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.396      ;
; -0.981 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][28] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.395      ;
; -0.933 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][16] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 3.616      ;
; -0.932 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][16] ; SCLK         ; LHW         ; 1.000        ; 1.643      ; 3.615      ;
; -0.871 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][23] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.553      ;
; -0.869 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][23] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.551      ;
; -0.846 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][24] ; SCLK         ; LHW         ; 1.000        ; 1.372      ; 3.258      ;
; -0.834 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][30] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.248      ;
; -0.832 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][29] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.246      ;
; -0.831 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][29] ; SCLK         ; LHW         ; 1.000        ; 1.374      ; 3.245      ;
; -0.806 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][17] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.502      ;
; -0.805 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][17] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.501      ;
; -0.794 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][19] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.490      ;
; -0.794 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][19] ; SCLK         ; LHW         ; 1.000        ; 1.656      ; 3.490      ;
; -0.763 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][20] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.445      ;
; -0.761 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][20] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.443      ;
; -0.754 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][22] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.436      ;
; -0.753 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][22] ; SCLK         ; LHW         ; 1.000        ; 1.642      ; 3.435      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.659 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 1.009      ; 2.208      ;
; -0.468 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 1.009      ; 2.017      ;
; -0.388 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.920      ;
; -0.387 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.919      ;
; -0.386 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.918      ;
; -0.380 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.912      ;
; -0.135 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.667      ;
; -0.134 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.666      ;
; -0.126 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.658      ;
; 0.024  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.508      ;
; 0.024  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.508      ;
; 0.025  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.507      ;
; 0.026  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.506      ;
; 0.027  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.505      ;
; 0.032  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.500      ;
; 0.034  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.992      ; 1.498      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.543 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.583      ;
; -0.115 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.155      ;
; -0.113 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 1.153      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.805      ;
+--------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ADDR[2]'                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.531 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; -0.009     ; 1.062      ;
; 0.235  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.805      ;
; 1.879  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 6.388      ; 5.049      ;
; 2.379  ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 6.388      ; 5.049      ;
; 3.783  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 4.575      ; 1.832      ;
; 4.260  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 4.025      ; 0.805      ;
; 7.606  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 8.910      ; 2.344      ;
; 7.642  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 8.910      ; 2.308      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.461 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.501      ;
; -0.038 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.078      ;
; -0.022 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 1.062      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -6.908 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 8.910      ; 2.308      ;
; -6.872 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 8.910      ; 2.344      ;
; -3.526 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 4.025      ; 0.805      ;
; -3.049 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 4.575      ; 1.832      ;
; -1.645 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 6.388      ; 5.049      ;
; -1.145 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 6.388      ; 5.049      ;
; 0.499  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.805      ;
; 1.265  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; -0.009     ; 1.062      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.109 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.307      ; 2.808      ;
; -2.676 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.326      ; 3.260      ;
; -2.609 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.307      ; 2.808      ;
; -2.531 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 2.726      ; 0.805      ;
; -2.299 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 2.737      ; 1.048      ;
; -2.240 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 5.307      ; 3.677      ;
; -2.176 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.326      ; 3.260      ;
; -2.031 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 2.726      ; 0.805      ;
; -1.799 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 2.737      ; 1.048      ;
; -1.740 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 5.307      ; 3.677      ;
; -1.584 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.567      ; 2.593      ;
; -1.549 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.122      ; 2.183      ;
; -1.548 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 3.122      ; 2.184      ;
; -1.510 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.737      ; 1.837      ;
; -1.268 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 3.846      ; 3.188      ;
; -1.254 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 2.759      ; 2.115      ;
; -1.236 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.732      ; 2.106      ;
; -1.084 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.567      ; 2.593      ;
; -1.049 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.122      ; 2.183      ;
; -1.048 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 3.122      ; 2.184      ;
; -1.028 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.724      ; 2.306      ;
; -1.010 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.737      ; 1.837      ;
; -0.768 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 3.846      ; 3.188      ;
; -0.754 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 2.759      ; 2.115      ;
; -0.746 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.724      ; 2.588      ;
; -0.736 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.732      ; 2.106      ;
; -0.584 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.724      ; 2.750      ;
; -0.553 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.567      ; 3.624      ;
; -0.528 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.724      ; 2.306      ;
; -0.371 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 3.552      ; 3.487      ;
; -0.341 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.737      ; 3.006      ;
; -0.339 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.737      ; 3.008      ;
; -0.251 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 3.573      ; 3.628      ;
; -0.246 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.724      ; 2.588      ;
; -0.208 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.724      ; 3.126      ;
; -0.178 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.181      ; 3.613      ;
; -0.174 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.567      ; 4.003      ;
; -0.093 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.737      ; 3.254      ;
; -0.084 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.724      ; 2.750      ;
; -0.073 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 3.343      ; 3.880      ;
; -0.053 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.567      ; 3.624      ;
; 0.159  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.737      ; 3.006      ;
; 0.161  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.737      ; 3.008      ;
; 0.182  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 3.573      ; 4.061      ;
; 0.292  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.724      ; 3.126      ;
; 0.322  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.181      ; 3.613      ;
; 0.326  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.567      ; 4.003      ;
; 0.368  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.441      ; 2.115      ;
; 0.407  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.737      ; 3.254      ;
; 0.427  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 3.343      ; 3.880      ;
; 0.447  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.759      ; 2.512      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.564  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.589      ; 3.459      ;
; 0.577  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.833      ; 2.716      ;
; 0.620  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.573      ; 3.499      ;
; 0.840  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.564      ; 3.710      ;
; 0.917  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.225      ; 4.448      ;
; 0.965  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 1.271      ;
; 0.979  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.812      ; 3.097      ;
; 0.979  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.812      ; 3.097      ;
; 1.053  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.573      ; 3.932      ;
; 1.160  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|RE_o                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.099      ; 2.565      ;
; 1.182  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.981      ; 2.469      ;
; 1.350  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.225      ; 4.881      ;
; 1.355  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.375      ; 2.036      ;
; 1.374  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.925      ; 2.605      ;
; 1.493  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|BREQ                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.656      ; 2.455      ;
; 1.533  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 3.225      ; 5.064      ;
; 1.644  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.485      ; 3.435      ;
; 1.667  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.564      ; 4.537      ;
; 1.757  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.063      ;
; 1.782  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.570      ; 4.658      ;
; 1.902  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.740      ; 3.948      ;
; 1.975  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.281      ;
; 1.976  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.656      ; 2.938      ;
; 1.992  ; CPU_SM:u_CPU_SM|PLHW                                                  ; LHW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; -0.017     ; 1.781      ;
; 2.025  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.019      ; 2.350      ;
; 2.043  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLLW                                                  ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.020      ; 2.369      ;
; 2.057  ; SCSI_SM:u_SCSI_SM|CRESET_                                             ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCLK                                                                  ; SCLK        ; -0.500       ; 0.000      ; 1.863      ;
; 2.167  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.485      ; 3.958      ;
; 2.168  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 2.570      ; 5.044      ;
; 2.168  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.675      ; 3.149      ;
; 2.194  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.261      ; 3.761      ;
; 2.231  ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.021      ; 2.558      ;
; 2.264  ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.570      ;
; 2.272  ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.004      ; 2.582      ;
; 2.314  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 1.530      ; 4.150      ;
; 2.365  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.675      ; 3.346      ;
; 2.397  ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.703      ;
; 2.420  ; CPU_SM:u_CPU_SM|PLLW                                                  ; LLW                                                                   ; SCLK                                                                  ; SCLK        ; -0.500       ; -0.032     ; 2.194      ;
; 2.456  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.375      ; 3.137      ;
; 2.486  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.642      ; 3.434      ;
; 2.543  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 1.740      ; 4.589      ;
; 2.566  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.843     ; 2.029      ;
; 2.595  ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.901      ;
; 2.602  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 2.908      ;
; 2.618  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PLHW                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.662      ; 3.586      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.841 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.082      ; 1.851      ;
; -0.602 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.082      ; 2.090      ;
; -0.549 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.082      ; 2.143      ;
; -0.341 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.082      ; 1.851      ;
; -0.250 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.082      ; 2.442      ;
; -0.102 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.082      ; 2.090      ;
; -0.049 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.082      ; 2.143      ;
; 0.250  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.082      ; 2.442      ;
; 0.312  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 2.082      ; 3.004      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.805      ;
; 0.812  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 2.082      ; 3.004      ;
; 1.200  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.506      ;
; 1.265  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.571      ;
; 1.355  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.661      ;
; 1.384  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.690      ;
; 1.517  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.823      ;
; 1.528  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.834      ;
; 1.537  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 1.843      ;
; 1.694  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.000      ;
; 1.700  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.006      ;
; 1.797  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.103      ;
; 1.824  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.130      ;
; 2.359  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 2.665      ;
; 3.024  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.093     ; 2.237      ;
; 3.025  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.093     ; 2.238      ;
; 3.356  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.093     ; 2.569      ;
; 3.370  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.093     ; 2.583      ;
; 3.370  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -1.093     ; 2.583      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LHW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.714 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.574      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.697      ;
; -0.515 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][18] ; SCLK                  ; LHW         ; 0.000        ; 1.633      ; 1.424      ;
; -0.512 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[0][17] ; SCLK                  ; LHW         ; 0.000        ; 1.633      ; 1.427      ;
; -0.511 ; SCSI_SM:u_SCSI_SM|S2F_o                              ; fifo:int_fifo|BUFFER[2][19] ; SCLK                  ; LHW         ; 0.000        ; 1.633      ; 1.428      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.437 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.861      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.410 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.878      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.387 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.910      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.383 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 2.914      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.999      ; 2.948      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.357 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.941      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.332 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 2.956      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.309 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 2.989      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.273 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.024      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.991      ; 3.038      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.239 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.992      ; 3.059      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.999      ; 3.070      ;
; -0.209 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 2.982      ; 3.079      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LLW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.464 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.122      ; 2.964      ;
; -0.336 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.122      ; 3.092      ;
; -0.188 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.123      ; 3.241      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.279      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.279      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.279      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.279      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.279      ;
; -0.123 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.123      ; 3.306      ;
; -0.116 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.332      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.315      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.107 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.341      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.319      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.089 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.334      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.088 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.336      ;
; -0.080 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.115      ; 3.341      ;
; -0.060 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.123      ; 3.369      ;
; -0.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.407      ;
; -0.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.407      ;
; -0.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.407      ;
; -0.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.407      ;
; -0.035 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.136      ; 3.407      ;
; -0.031 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.122      ; 3.397      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][14] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.026 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][15] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.658      ; 2.938      ;
; -0.005 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.123      ; 3.424      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][14] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.003  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][15] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.969      ;
; 0.007  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.455      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.009  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.117      ; 3.432      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][9]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][12] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][10] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][11] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][13] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][14] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][15] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.660      ; 2.977      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][5]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][6]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.011  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][7]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.142      ; 3.459      ;
; 0.018  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][8]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 2.642      ; 2.966      ;
; 0.019  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][1]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.443      ;
; 0.019  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][4]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.443      ;
; 0.019  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][2]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.443      ;
; 0.019  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.443      ;
; 0.019  ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][3]  ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 3.118      ; 3.443      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.805      ;
; 0.847 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.153      ;
; 0.849 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.155      ;
; 1.277 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 1.583      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.805      ;
; 0.756 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.062      ;
; 0.772 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.078      ;
; 1.195 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 1.501      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.805      ;
; 0.976 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.550      ; 1.832      ;
; 2.380 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 2.363      ; 5.049      ;
; 2.880 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 2.363      ; 5.049      ;
; 4.524 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -4.025     ; 0.805      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.700 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.498      ;
; 0.702 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.500      ;
; 0.707 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.505      ;
; 0.708 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.506      ;
; 0.709 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.507      ;
; 0.710 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.508      ;
; 0.710 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.508      ;
; 0.860 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.658      ;
; 0.868 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.666      ;
; 0.869 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.667      ;
; 1.114 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.912      ;
; 1.120 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.918      ;
; 1.121 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.919      ;
; 1.122 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.992      ; 1.920      ;
; 1.202 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 1.009      ; 2.017      ;
; 1.393 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 1.009      ; 2.208      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 1.086 ; fifo:int_fifo|BUFFER[3][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 1.363      ;
; 1.147 ; fifo:int_fifo|BUFFER[1][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.088     ; 1.365      ;
; 1.158 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.088     ; 1.376      ;
; 1.259 ; fifo:int_fifo|BUFFER[1][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 1.536      ;
; 1.459 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.801      ; 2.566      ;
; 1.461 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.801      ; 2.568      ;
; 1.483 ; fifo:int_fifo|BUFFER[7][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.702      ;
; 1.490 ; fifo:int_fifo|BUFFER[7][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.709      ;
; 1.491 ; fifo:int_fifo|BUFFER[7][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.710      ;
; 1.495 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.801      ; 2.602      ;
; 1.533 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.646      ;
; 1.534 ; fifo:int_fifo|BUFFER[6][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 1.813      ;
; 1.536 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.649      ;
; 1.537 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.650      ;
; 1.567 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.508     ; 1.365      ;
; 1.567 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.680      ;
; 1.568 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.681      ;
; 1.570 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.683      ;
; 1.570 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 2.683      ;
; 1.604 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 1.883      ;
; 1.605 ; fifo:int_fifo|BUFFER[7][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 1.884      ;
; 1.606 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 1.885      ;
; 1.610 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.380     ; 1.536      ;
; 1.614 ; fifo:int_fifo|BUFFER[6][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 1.893      ;
; 1.650 ; fifo:int_fifo|BUFFER[6][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.869      ;
; 1.651 ; fifo:int_fifo|BUFFER[7][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.870      ;
; 1.654 ; fifo:int_fifo|BUFFER[3][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.582      ;
; 1.660 ; fifo:int_fifo|BUFFER[7][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.879      ;
; 1.668 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 1.887      ;
; 1.739 ; fifo:int_fifo|BUFFER[1][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.508     ; 1.537      ;
; 1.741 ; fifo:int_fifo|BUFFER[7][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.508     ; 1.539      ;
; 1.744 ; fifo:int_fifo|BUFFER[1][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.508     ; 1.542      ;
; 1.744 ; fifo:int_fifo|BUFFER[1][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.365     ; 1.685      ;
; 1.758 ; fifo:int_fifo|BUFFER[1][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.686      ;
; 1.826 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.785      ; 2.917      ;
; 1.857 ; fifo:int_fifo|BUFFER[1][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.091     ; 2.072      ;
; 1.857 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.799      ; 2.962      ;
; 1.858 ; fifo:int_fifo|BUFFER[6][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.032     ; 2.132      ;
; 1.860 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.785      ; 2.951      ;
; 1.862 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.785      ; 2.953      ;
; 1.880 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.159      ;
; 1.890 ; fifo:int_fifo|BUFFER[3][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.089     ; 2.107      ;
; 1.892 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.799      ; 2.997      ;
; 1.908 ; fifo:int_fifo|BUFFER[1][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.091     ; 2.123      ;
; 1.927 ; fifo:int_fifo|BUFFER[1][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.855      ;
; 1.931 ; fifo:int_fifo|BUFFER[1][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.859      ;
; 1.931 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.024      ;
; 1.934 ; fifo:int_fifo|BUFFER[1][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.862      ;
; 1.936 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.029      ;
; 1.937 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.030      ;
; 1.938 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.031      ;
; 1.940 ; fifo:int_fifo|BUFFER[1][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 1.868      ;
; 1.940 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.033      ;
; 1.952 ; fifo:int_fifo|BUFFER[7][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.032     ; 2.226      ;
; 1.966 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.799      ; 3.071      ;
; 1.967 ; fifo:int_fifo|BUFFER[1][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.508     ; 1.765      ;
; 1.968 ; fifo:int_fifo|BUFFER[1][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.091     ; 2.183      ;
; 1.969 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.062      ;
; 1.974 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.067      ;
; 1.974 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.787      ; 3.067      ;
; 1.980 ; fifo:int_fifo|BUFFER[1][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.091     ; 2.195      ;
; 2.036 ; fifo:int_fifo|BUFFER[6][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.506     ; 1.836      ;
; 2.043 ; fifo:int_fifo|BUFFER[1][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.091     ; 2.258      ;
; 2.074 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 2.293      ;
; 2.086 ; fifo:int_fifo|BUFFER[7][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.015      ;
; 2.087 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 2.306      ;
; 2.092 ; fifo:int_fifo|BUFFER[7][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.021      ;
; 2.096 ; fifo:int_fifo|BUFFER[7][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.025      ;
; 2.105 ; fifo:int_fifo|BUFFER[6][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.034      ;
; 2.105 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.801      ; 3.212      ;
; 2.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 3.221      ;
; 2.125 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.804      ; 3.235      ;
; 2.126 ; fifo:int_fifo|BUFFER[6][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.405      ;
; 2.131 ; fifo:int_fifo|BUFFER[1][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.040     ; 2.397      ;
; 2.141 ; fifo:int_fifo|BUFFER[1][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.035     ; 2.412      ;
; 2.143 ; fifo:int_fifo|BUFFER[1][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.035     ; 2.414      ;
; 2.145 ; fifo:int_fifo|BUFFER[1][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.035     ; 2.416      ;
; 2.157 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 3.270      ;
; 2.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.807      ; 3.281      ;
; 2.169 ; fifo:int_fifo|BUFFER[1][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.035     ; 2.440      ;
; 2.169 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.800      ; 3.275      ;
; 2.208 ; fifo:int_fifo|BUFFER[7][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.505     ; 2.009      ;
; 2.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.800      ; 3.317      ;
; 2.212 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.800      ; 3.318      ;
; 2.216 ; fifo:int_fifo|BUFFER[6][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.087     ; 2.435      ;
; 2.247 ; fifo:int_fifo|BUFFER[7][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.526      ;
; 2.259 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.812      ; 3.377      ;
; 2.265 ; fifo:int_fifo|BUFFER[7][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.194      ;
; 2.270 ; fifo:int_fifo|BUFFER[3][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.549      ;
; 2.274 ; fifo:int_fifo|BUFFER[7][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.553      ;
; 2.274 ; fifo:int_fifo|BUFFER[6][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.377     ; 2.203      ;
; 2.276 ; fifo:int_fifo|BUFFER[7][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.555      ;
; 2.278 ; fifo:int_fifo|BUFFER[6][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.557      ;
; 2.279 ; fifo:int_fifo|BUFFER[6][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 2.558      ;
; 2.289 ; fifo:int_fifo|BUFFER[7][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.503     ; 2.092      ;
; 2.300 ; fifo:int_fifo|BUFFER[7][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.489     ; 2.117      ;
; 2.311 ; fifo:int_fifo|BUFFER[1][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.524     ; 2.093      ;
; 2.311 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.801      ; 3.418      ;
; 2.318 ; fifo:int_fifo|BUFFER[2][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.526     ; 2.098      ;
; 2.321 ; fifo:int_fifo|BUFFER[1][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.378     ; 2.249      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.782 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -1.441     ; 3.381      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.853 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; -0.006     ; 2.387      ;
; -1.853 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; -0.006     ; 2.387      ;
; -1.826 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; -0.004     ; 2.362      ;
; -1.826 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; -0.004     ; 2.362      ;
; -1.820 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; -0.005     ; 2.355      ;
; -1.802 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 2.342      ;
; -1.800 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 2.337      ;
; -1.019 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 0.824      ; 2.383      ;
; 0.717  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 2.564      ; 2.387      ;
; 0.717  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 2.564      ; 2.387      ;
; 0.742  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 2.583      ; 2.381      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -1.759 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 2.759      ; 5.058      ;
; -1.259 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 2.759      ; 5.058      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; -0.304 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 1.755      ; 2.903      ;
; 0.196  ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 1.755      ; 2.903      ;
+--------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ADDR[2]'                                                                                                                                             ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.097 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 4.633      ; 5.270      ;
; 0.289  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 5.076      ; 5.327      ;
; 0.289  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 5.076      ; 5.327      ;
; 0.403  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 4.633      ; 5.270      ;
; 0.789  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 5.076      ; 5.327      ;
; 0.789  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 5.076      ; 5.327      ;
; 1.030  ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 3.215      ; 3.225      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.296 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 3.215      ; 3.225      ;
; -0.055 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 5.076      ; 5.327      ;
; -0.055 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 5.076      ; 5.327      ;
; 0.331  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 4.633      ; 5.270      ;
; 0.445  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 5.076      ; 5.327      ;
; 0.445  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 5.076      ; 5.327      ;
; 0.831  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 4.633      ; 5.270      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCLK'                                                                                                            ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.008 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 2.583      ; 2.381      ;
; 0.017  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 2.564      ; 2.387      ;
; 0.017  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 2.564      ; 2.387      ;
; 1.753  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 0.824      ; 2.383      ;
; 2.534  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 2.337      ;
; 2.536  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 2.342      ;
; 2.554  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; -0.005     ; 2.355      ;
; 2.560  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; -0.004     ; 2.362      ;
; 2.560  ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; -0.004     ; 2.362      ;
; 2.587  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; -0.006     ; 2.387      ;
; 2.587  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; -0.006     ; 2.387      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.538 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 1.755      ; 2.903      ;
; 1.038 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 1.755      ; 2.903      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 1.993 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 2.759      ; 5.058      ;
; 2.493 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 2.759      ; 5.058      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 4.516 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -1.441     ; 3.381      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_RD_~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_RD_~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_RD_~0|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_RD_~0|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datab                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datab                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datab          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datab          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 4.393  ; 4.393  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -1.379 ; -1.379 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -0.875 ; -0.875 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 4.195  ; 4.195  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 4.263  ; 4.263  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 4.393  ; 4.393  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.378  ; 2.378  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 2.378  ; 2.378  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 3.509  ; 3.509  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.217 ; -0.217 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.678  ; 0.678  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.918  ; 3.918  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.421  ; 2.421  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 3.094  ; 3.094  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 3.918  ; 3.918  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 4.105  ; 4.105  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 4.026  ; 4.026  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 4.044  ; 4.044  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 4.105  ; 4.105  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 3.965  ; 3.965  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 3.608  ; 3.608  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 3.570  ; 3.570  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 3.609  ; 3.609  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 3.405  ; 3.405  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 4.058  ; 4.058  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 3.668  ; 3.668  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 3.631  ; 3.631  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 3.642  ; 3.642  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 3.695  ; 3.695  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 3.845  ; 3.845  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 3.611  ; 3.611  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 3.615  ; 3.615  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 7.760  ; 7.760  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 5.159  ; 5.159  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 6.283  ; 6.283  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 6.792  ; 6.792  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 6.653  ; 6.653  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 5.734  ; 5.734  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 6.476  ; 6.476  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 5.102  ; 5.102  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 5.282  ; 5.282  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 6.549  ; 6.549  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 7.760  ; 7.760  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 5.113  ; 5.113  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 6.995  ; 6.995  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.128  ; 5.128  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 6.442  ; 6.442  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 6.076  ; 6.076  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 6.111  ; 6.111  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 7.221  ; 7.221  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 6.227  ; 6.227  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 7.221  ; 7.221  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 7.037  ; 7.037  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 6.520  ; 6.520  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 6.170  ; 6.170  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 6.391  ; 6.391  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 6.354  ; 6.354  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 6.486  ; 6.486  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 8.457  ; 8.457  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.509  ; 7.509  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 7.597  ; 7.597  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 6.694  ; 6.694  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 8.457  ; 8.457  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 6.522  ; 6.522  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 6.728  ; 6.728  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 5.851  ; 5.851  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 7.324  ; 7.324  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.852  ; 6.852  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 7.863  ; 7.863  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 6.675  ; 6.675  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 7.637  ; 7.637  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 6.309  ; 6.309  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 7.966  ; 7.966  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 6.880  ; 6.880  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 6.547  ; 6.547  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 6.626  ; 6.626  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 6.280  ; 6.280  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 5.779  ; 5.779  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 6.626  ; 6.626  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 5.846  ; 5.846  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 5.682  ; 5.682  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 6.270  ; 6.270  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 6.102  ; 6.102  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 5.871  ; 5.871  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 7.350  ; 7.350  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 7.350  ; 7.350  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 6.562  ; 6.562  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 8.138  ; 8.138  ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; 13.430 ; 13.430 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 0.399  ; 0.399  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.703  ; 5.703  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 3.368  ; 3.368  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 2.068  ; 2.068  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 12.611 ; 12.611 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 12.611 ; 12.611 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 12.011 ; 12.011 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 10.243 ; 10.243 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 7.682  ; 7.682  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 2.674  ; 2.674  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 8.940  ; 8.940  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 8.940  ; 8.940  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 5.281  ; 5.281  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 5.750  ; 5.750  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.418  ; 8.418  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.646  ; 2.646  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.150  ; 3.150  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.220  ; 8.220  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.288  ; 8.288  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.418  ; 8.418  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.697  ; 5.697  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.697  ; 5.697  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.808  ; 3.808  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.703  ; 4.703  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.275  ; 5.275  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.643  ; 4.643  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.044  ; 4.044  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.482  ; 4.482  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.275  ; 5.275  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.390  ; 4.390  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.345  ; 4.345  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.682  ; 4.682  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.266  ; 4.266  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.645  ; 1.645  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 1.645  ; 1.645  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 1.141  ; 1.141  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -3.929 ; -3.929 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -3.997 ; -3.997 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -4.127 ; -4.127 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.406 ; -1.406 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.406 ; -1.406 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -3.231 ; -3.231 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 0.483  ; 0.483  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; -0.412 ; -0.412 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -2.155 ; -2.155 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -2.155 ; -2.155 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -2.828 ; -2.828 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -3.652 ; -3.652 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -3.139 ; -3.139 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -3.760 ; -3.760 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -3.778 ; -3.778 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -3.839 ; -3.839 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -3.699 ; -3.699 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -3.342 ; -3.342 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -3.304 ; -3.304 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -3.343 ; -3.343 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -3.139 ; -3.139 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -3.792 ; -3.792 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -3.402 ; -3.402 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -3.365 ; -3.365 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -3.376 ; -3.376 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -3.429 ; -3.429 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -3.579 ; -3.579 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -3.345 ; -3.345 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -3.349 ; -3.349 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -2.966 ; -2.966 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -3.989 ; -3.989 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -3.965 ; -3.965 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -3.952 ; -3.952 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -4.348 ; -4.348 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -4.002 ; -4.002 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -5.044 ; -5.044 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -3.378 ; -3.378 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -4.429 ; -4.429 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -4.757 ; -4.757 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -5.174 ; -5.174 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -4.119 ; -4.119 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -5.253 ; -5.253 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -2.966 ; -2.966 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -5.073 ; -5.073 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -4.411 ; -4.411 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -3.791 ; -3.791 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -3.673 ; -3.673 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -3.983 ; -3.983 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -4.204 ; -4.204 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -4.197 ; -4.197 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -3.673 ; -3.673 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -3.711 ; -3.711 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -4.526 ; -4.526 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -3.684 ; -3.684 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -4.166 ; -4.166 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -4.731 ; -4.731 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -5.979 ; -5.979 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -6.040 ; -6.040 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -5.604 ; -5.604 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -7.453 ; -7.453 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -5.306 ; -5.306 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -5.155 ; -5.155 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -4.827 ; -4.827 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -6.274 ; -6.274 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -4.731 ; -4.731 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -7.094 ; -7.094 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -5.483 ; -5.483 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -6.588 ; -6.588 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -5.205 ; -5.205 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -6.984 ; -6.984 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -5.955 ; -5.955 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -5.043 ; -5.043 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -3.802 ; -3.802 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -4.130 ; -4.130 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -4.176 ; -4.176 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -4.854 ; -4.854 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -4.763 ; -4.763 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -4.466 ; -4.466 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -3.802 ; -3.802 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -3.954 ; -3.954 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -3.972 ; -3.972 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -7.084 ; -7.084 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -7.084 ; -7.084 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -4.403 ; -4.403 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -7.709 ; -7.709 ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; -6.044 ; -6.044 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -0.133 ; -0.133 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -5.437 ; -5.437 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -3.102 ; -3.102 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; -0.479 ; -0.479 ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -5.404 ; -5.404 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -5.513 ; -5.513 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -5.404 ; -5.404 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -5.532 ; -5.532 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -5.140 ; -5.140 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.025 ; -0.025 ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -5.015 ; -5.015 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -8.674 ; -8.674 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -5.015 ; -5.015 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -5.484 ; -5.484 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.380 ; -2.380 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.380 ; -2.380 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.884 ; -2.884 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -7.954 ; -7.954 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -8.022 ; -8.022 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -8.152 ; -8.152 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -5.431 ; -5.431 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -5.431 ; -5.431 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.542 ; -3.542 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -4.437 ; -4.437 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.778 ; -3.778 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.377 ; -4.377 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -3.778 ; -3.778 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.216 ; -4.216 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -5.009 ; -5.009 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.124 ; -4.124 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.079 ; -4.079 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.416 ; -4.416 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -4.000 ; -4.000 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 18.791 ; 18.791 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.138 ; 17.138 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 18.791 ; 18.791 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 14.684 ; 14.684 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 14.318 ; 14.318 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 11.566 ; 11.566 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.452 ; 12.452 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.120 ; 13.120 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 12.572 ; 12.572 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 21.337 ; 21.337 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 19.944 ; 19.944 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 19.937 ; 19.937 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 21.337 ; 21.337 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 20.018 ; 20.018 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 18.471 ; 18.471 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 19.703 ; 19.703 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 19.673 ; 19.673 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 20.043 ; 20.043 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 15.337 ; 15.337 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 12.035 ; 12.035 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 15.337 ; 15.337 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 15.267 ; 15.267 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 14.318 ; 14.318 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 10.968 ; 10.968 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.341 ; 12.341 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.015 ; 13.015 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 14.075 ; 14.075 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.343 ; 10.343 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 11.676 ; 11.676 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 12.970 ; 12.970 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 13.621 ; 13.621 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 14.301 ; 14.301 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.922 ; 13.922 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 20.064 ; 20.064 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.195 ; 18.195 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.189 ; 18.189 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 20.064 ; 20.064 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.549 ; 18.549 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.790 ; 17.790 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.100 ; 18.100 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.785 ; 17.785 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.522 ; 18.522 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.373 ; 14.373 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.373 ; 14.373 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.419 ; 11.419 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.918 ; 10.918 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.787 ; 11.787 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.148 ; 10.148 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.363 ; 13.363 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.039 ; 14.039 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.909 ; 12.909 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.810 ; 10.810 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.640 ; 10.640 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.759 ; 10.759 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.024 ; 11.024 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.407 ; 10.407 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.358 ; 12.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.385 ; 11.385 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.751 ; 11.751 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.674 ; 12.674 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.495 ; 12.495 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.943 ; 12.943 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.996 ; 10.996 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.056 ; 11.056 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.779 ; 12.779 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.433 ; 12.433 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.437 ; 12.437 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.368 ; 14.368 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.196 ; 12.196 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.898 ; 11.898 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.016 ; 13.016 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.444 ; 12.444 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.382 ; 13.382 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.078 ; 12.078 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.208 ; 13.208 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.870 ; 12.870 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.687 ; 12.687 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.653 ; 11.653 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.974 ; 11.974 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.699 ; 12.699 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.268 ; 12.268 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.962 ; 11.962 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.870 ; 12.870 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.708 ; 12.708 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 20.103 ; 20.103 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 17.756 ; 17.756 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 18.334 ; 18.334 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 20.103 ; 20.103 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 18.479 ; 18.479 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 17.349 ; 17.349 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 18.010 ; 18.010 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 17.353 ; 17.353 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 18.817 ; 18.817 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 19.994 ; 19.994 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 18.264 ; 18.264 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 17.366 ; 17.366 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 19.994 ; 19.994 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 16.888 ; 16.888 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 17.113 ; 17.113 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 16.935 ; 16.935 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 17.784 ; 17.784 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 17.729 ; 17.729 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 14.510 ; 14.510 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 13.512 ; 13.512 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 10.725 ; 10.725 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 11.811 ; 11.811 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 10.840 ; 10.840 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 10.734 ; 10.734 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 12.731 ; 12.731 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 13.142 ; 13.142 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 13.042 ; 13.042 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 12.321 ; 12.321 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 10.555 ; 10.555 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 11.313 ; 11.313 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.936 ; 10.936 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 10.611 ; 10.611 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 11.890 ; 11.890 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 12.294 ; 12.294 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 12.358 ; 12.358 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 12.211 ; 12.211 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.224 ; 12.224 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 12.552 ; 12.552 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 12.048 ; 12.048 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 11.684 ; 11.684 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 12.680 ; 12.680 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 11.558 ; 11.558 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 12.029 ; 12.029 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 12.269 ; 12.269 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 14.510 ; 14.510 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 12.581 ; 12.581 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 13.353 ; 13.353 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 12.959 ; 12.959 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 13.342 ; 13.342 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.413 ; 13.413 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 13.819 ; 13.819 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 10.331 ; 10.331 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 16.368 ; 16.368 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 14.476 ; 14.476 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 14.934 ; 14.934 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 16.368 ; 16.368 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 15.015 ; 15.015 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 13.506 ; 13.506 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 14.396 ; 14.396 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 14.487 ; 14.487 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 14.908 ; 14.908 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 8.650  ; 8.650  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 9.511  ; 9.511  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 8.854  ; 8.854  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.345  ; 8.345  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 8.931  ; 8.931  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 10.329 ; 10.329 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 9.895  ; 9.895  ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.002  ; 9.002  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.284  ; 9.284  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.455 ; 11.455 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.065 ; 11.065 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 8.385  ; 8.385  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.241  ; 7.241  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 17.312 ; 17.312 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.919 ; 15.919 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.912 ; 15.912 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 17.312 ; 17.312 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.993 ; 15.993 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.446 ; 14.446 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.678 ; 15.678 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.648 ; 15.648 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 16.018 ; 16.018 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 7.938  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 7.938  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.659  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.536 ; 13.536 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.298 ; 12.298 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.172 ; 11.172 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.525  ; 9.525  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.521 ; 11.521 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.464 ; 10.464 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.518 ; 12.518 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.608 ; 11.608 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.017 ; 11.017 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.356 ; 11.356 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.977 ; 12.977 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.093 ; 11.093 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.208 ; 13.208 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.071 ; 12.071 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.536 ; 13.536 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.723 ; 12.723 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.899 ; 12.899 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 7.938  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 7.938  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.659  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.125 ; 10.125 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.125 ; 10.125 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.846  ; 8.846  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                              ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 10.850 ; 10.850 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 11.917 ; 11.917 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 11.710 ; 11.710 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 11.976 ; 11.976 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 12.209 ; 12.209 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 10.850 ; 10.850 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.223 ; 12.223 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 12.897 ; 12.897 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 12.572 ; 12.572 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 18.390 ; 18.390 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 19.638 ; 19.638 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 19.937 ; 19.937 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 20.303 ; 20.303 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 20.018 ; 20.018 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 18.390 ; 18.390 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 19.703 ; 19.703 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 18.889 ; 18.889 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 20.043 ; 20.043 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 10.850 ; 10.850 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 11.917 ; 11.917 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 11.710 ; 11.710 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 11.976 ; 11.976 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 12.209 ; 12.209 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 10.850 ; 10.850 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.223 ; 12.223 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 12.897 ; 12.897 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 12.572 ; 12.572 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.343 ; 10.343 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 11.676 ; 11.676 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 12.970 ; 12.970 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 13.621 ; 13.621 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 14.301 ; 14.301 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.922 ; 13.922 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.112 ; 14.112 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.961 ; 14.961 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.993 ; 14.993 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.259 ; 17.259 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.371 ; 14.371 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.278 ; 14.278 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.550 ; 14.550 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 14.112 ; 14.112 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 15.140 ; 15.140 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.148 ; 10.148 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.373 ; 14.373 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.419 ; 11.419 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.918 ; 10.918 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.787 ; 11.787 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.148 ; 10.148 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.363 ; 13.363 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.039 ; 14.039 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.909 ; 12.909 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.810 ; 10.810 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.640 ; 10.640 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.759 ; 10.759 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.024 ; 11.024 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.407 ; 10.407 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.358 ; 12.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.385 ; 11.385 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.751 ; 11.751 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.894 ; 11.894 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.428 ; 11.428 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.210 ; 12.210 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.839 ; 10.839 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.638 ; 10.638 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.763 ; 11.763 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.334 ; 11.334 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.309 ; 11.309 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.568 ; 11.568 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.275 ; 11.275 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.456 ; 10.456 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.021 ; 12.021 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.058 ; 12.058 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.292 ; 11.292 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.274 ; 11.274 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.584 ; 12.584 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.653 ; 11.653 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.687 ; 12.687 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.653 ; 11.653 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.974 ; 11.974 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.699 ; 12.699 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.268 ; 12.268 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.962 ; 11.962 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.870 ; 12.870 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.708 ; 12.708 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 14.121 ; 14.121 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 14.934 ; 14.934 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 15.738 ; 15.738 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 16.610 ; 16.610 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 16.211 ; 16.211 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 14.269 ; 14.269 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 15.587 ; 15.587 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 14.121 ; 14.121 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 15.370 ; 15.370 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 14.000 ; 14.000 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 14.363 ; 14.363 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 15.065 ; 15.065 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 16.341 ; 16.341 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 14.136 ; 14.136 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 14.000 ; 14.000 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 14.431 ; 14.431 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 14.248 ; 14.248 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 15.155 ; 15.155 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 9.255  ; 9.255  ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 11.409 ; 11.409 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 9.255  ; 9.255  ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 10.272 ; 10.272 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 9.898  ; 9.898  ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 10.065 ; 10.065 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 10.520 ; 10.520 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 10.373 ; 10.373 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 12.567 ; 12.567 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 11.453 ; 11.453 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 9.883  ; 9.883  ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 10.942 ; 10.942 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.265 ; 10.265 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 9.432  ; 9.432  ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 10.253 ; 10.253 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 10.605 ; 10.605 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 11.652 ; 11.652 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 9.596  ; 9.596  ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 11.744 ; 11.744 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 12.156 ; 12.156 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 11.813 ; 11.813 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 10.660 ; 10.660 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 11.851 ; 11.851 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 10.824 ; 10.824 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 11.297 ; 11.297 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 11.698 ; 11.698 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 11.881 ; 11.881 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 10.895 ; 10.895 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 12.170 ; 12.170 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 11.782 ; 11.782 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 12.165 ; 12.165 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 11.729 ; 11.729 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 11.911 ; 11.911 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 10.331 ; 10.331 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 9.940  ; 9.940  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 9.940  ; 9.940  ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 10.398 ; 10.398 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 11.358 ; 11.358 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 11.007 ; 11.007 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 11.609 ; 11.609 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 12.387 ; 12.387 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 12.369 ; 12.369 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 11.168 ; 11.168 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 8.650  ; 8.650  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 9.511  ; 9.511  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 8.854  ; 8.854  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.345  ; 8.345  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 8.931  ; 8.931  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 10.329 ; 10.329 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 9.895  ; 9.895  ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.002  ; 9.002  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.284  ; 9.284  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.455 ; 11.455 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.065 ; 11.065 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 8.385  ; 8.385  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.241  ; 7.241  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.511 ; 13.511 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.531 ; 14.531 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.487 ; 14.487 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.424 ; 15.424 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.596 ; 13.596 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.511 ; 13.511 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.143 ; 14.143 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.010 ; 14.010 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 13.800 ; 13.800 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.659  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 7.938  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.659  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.525  ; 9.525  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.298 ; 12.298 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.172 ; 11.172 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.525  ; 9.525  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.521 ; 11.521 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.464 ; 10.464 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.518 ; 12.518 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.608 ; 11.608 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.017 ; 11.017 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.356 ; 11.356 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.977 ; 12.977 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.093 ; 11.093 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.208 ; 13.208 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.071 ; 12.071 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.536 ; 13.536 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.723 ; 12.723 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.899 ; 12.899 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.659  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 7.938  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.659  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.846  ; 8.846  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.125 ; 10.125 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.846  ; 8.846  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 12.431 ; 12.301 ; 12.301 ; 12.431 ;
; ADDR[3]    ; DATA[1]     ; 12.797 ; 12.797 ; 12.797 ; 12.797 ;
; ADDR[3]    ; DATA[2]     ; 14.950 ; 13.617 ; 13.617 ; 14.950 ;
; ADDR[3]    ; DATA[4]     ; 14.584 ; 14.584 ; 14.584 ; 14.584 ;
; ADDR[3]    ; DATA[5]     ; 11.364 ; 11.234 ; 11.234 ; 11.364 ;
; ADDR[3]    ; DATA[6]     ; 12.737 ; 12.607 ; 12.607 ; 12.737 ;
; ADDR[3]    ; DATA[7]     ; 13.411 ; 13.281 ; 13.281 ; 13.411 ;
; ADDR[3]    ; DATA[8]     ; 12.838 ;        ;        ; 12.838 ;
; ADDR[3]    ; DATA_OE_    ; 11.164 ;        ;        ; 11.164 ;
; ADDR[3]    ; PD_PORT[0]  ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; ADDR[3]    ; PD_PORT[1]  ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; ADDR[3]    ; PD_PORT[2]  ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; ADDR[3]    ; PD_PORT[5]  ; 10.517 ; 10.517 ; 10.517 ; 10.517 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.864 ; 11.864 ; 11.864 ; 11.864 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; ADDR[4]    ; DATA[0]     ; 17.384 ;        ;        ; 17.384 ;
; ADDR[4]    ; DATA[1]     ; 17.880 ; 17.880 ; 17.880 ; 17.880 ;
; ADDR[4]    ; DATA[2]     ;        ; 20.033 ; 20.033 ;        ;
; ADDR[4]    ; DATA[4]     ; 19.667 ; 19.667 ; 19.667 ; 19.667 ;
; ADDR[4]    ; DATA[5]     ; 16.317 ;        ;        ; 16.317 ;
; ADDR[4]    ; DATA[6]     ; 17.690 ;        ;        ; 17.690 ;
; ADDR[4]    ; DATA[7]     ; 18.364 ;        ;        ; 18.364 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.921 ; 17.921 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 16.234 ; 16.234 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.520 ; 16.981 ; 16.981 ; 17.520 ;
; ADDR[5]    ; DATA[1]     ; 18.016 ; 18.016 ; 18.016 ; 18.016 ;
; ADDR[5]    ; DATA[2]     ; 18.167 ; 20.169 ; 20.169 ; 18.167 ;
; ADDR[5]    ; DATA[4]     ; 19.803 ; 19.803 ; 19.803 ; 19.803 ;
; ADDR[5]    ; DATA[5]     ; 16.453 ; 15.914 ; 15.914 ; 16.453 ;
; ADDR[5]    ; DATA[6]     ; 17.826 ; 17.287 ; 17.287 ; 17.826 ;
; ADDR[5]    ; DATA[7]     ; 18.500 ; 17.961 ; 17.961 ; 18.500 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.057 ; 18.057 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 16.302 ; 16.302 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.650 ; 17.111 ; 17.111 ; 17.650 ;
; ADDR[6]    ; DATA[1]     ; 18.146 ; 18.146 ; 18.146 ; 18.146 ;
; ADDR[6]    ; DATA[2]     ; 18.297 ; 20.299 ; 20.299 ; 18.297 ;
; ADDR[6]    ; DATA[4]     ; 19.933 ; 19.933 ; 19.933 ; 19.933 ;
; ADDR[6]    ; DATA[5]     ; 16.583 ; 16.044 ; 16.044 ; 16.583 ;
; ADDR[6]    ; DATA[6]     ; 17.956 ; 17.417 ; 17.417 ; 17.956 ;
; ADDR[6]    ; DATA[7]     ; 18.630 ; 18.091 ; 18.091 ; 18.630 ;
; ADDR[6]    ; DATA[8]     ;        ; 18.187 ; 18.187 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 16.432 ; 16.432 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.360 ;        ;        ; 16.360 ;
; DATA[1]    ; PD_PORT[1]  ; 15.102 ;        ;        ; 15.102 ;
; DATA[2]    ; PD_PORT[2]  ; 15.245 ;        ;        ; 15.245 ;
; DATA[3]    ; PD_PORT[3]  ; 16.083 ;        ;        ; 16.083 ;
; DATA[4]    ; PD_PORT[4]  ; 15.648 ;        ;        ; 15.648 ;
; DATA[5]    ; PD_PORT[5]  ; 15.745 ;        ;        ; 15.745 ;
; DATA[6]    ; PD_PORT[6]  ; 15.586 ;        ;        ; 15.586 ;
; DATA[7]    ; PD_PORT[7]  ; 16.042 ;        ;        ; 16.042 ;
; INTA       ; _INT        ;        ; 14.154 ; 14.154 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.691 ;        ;        ; 14.691 ;
; PD_PORT[1] ; PD_PORT[1]  ; 16.887 ;        ;        ; 16.887 ;
; PD_PORT[2] ; PD_PORT[2]  ; 16.527 ;        ;        ; 16.527 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.785 ;        ;        ; 15.785 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.528 ;        ;        ; 15.528 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.626 ;        ;        ; 15.626 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.042 ;        ;        ; 15.042 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.191 ;        ;        ; 14.191 ;
; R_W        ; DATA[0]     ; 11.440 ; 15.033 ; 15.033 ; 11.440 ;
; R_W        ; DATA[1]     ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; R_W        ; DATA[2]     ; 18.017 ; 12.626 ; 12.626 ; 18.017 ;
; R_W        ; DATA[4]     ; 17.651 ; 17.651 ; 17.651 ; 17.651 ;
; R_W        ; DATA[5]     ; 10.373 ; 13.966 ; 13.966 ; 10.373 ;
; R_W        ; DATA[6]     ; 11.746 ; 15.339 ; 15.339 ; 11.746 ;
; R_W        ; DATA[7]     ; 12.420 ; 16.013 ; 16.013 ; 12.420 ;
; R_W        ; DATA[8]     ; 15.574 ;        ;        ; 15.574 ;
; R_W        ; _LED_RD     ;        ; 13.553 ; 13.553 ;        ;
; R_W        ; _LED_WR     ; 13.174 ;        ;        ; 13.174 ;
; _AS        ; DATA[0]     ; 13.040 ; 12.501 ; 12.501 ; 13.040 ;
; _AS        ; DATA[1]     ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; _AS        ; DATA[2]     ; 13.687 ; 15.689 ; 15.689 ; 13.687 ;
; _AS        ; DATA[4]     ; 15.323 ; 15.323 ; 15.323 ; 15.323 ;
; _AS        ; DATA[5]     ; 11.973 ; 11.434 ; 11.434 ; 11.973 ;
; _AS        ; DATA[6]     ; 13.346 ; 12.807 ; 12.807 ; 13.346 ;
; _AS        ; DATA[7]     ; 14.020 ; 13.481 ; 13.481 ; 14.020 ;
; _AS        ; DATA[8]     ;        ; 13.577 ; 13.577 ;        ;
; _AS        ; DATA_OE_    ; 15.897 ; 11.822 ; 11.822 ; 15.897 ;
; _AS        ; _LED_RD     ; 16.596 ;        ;        ; 16.596 ;
; _AS        ; _LED_WR     ; 16.213 ;        ;        ; 16.213 ;
; _CS        ; DATA[0]     ; 13.935 ; 13.396 ; 13.396 ; 13.935 ;
; _CS        ; DATA[1]     ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; _CS        ; DATA[2]     ; 14.582 ; 16.584 ; 16.584 ; 14.582 ;
; _CS        ; DATA[4]     ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; _CS        ; DATA[5]     ; 12.868 ; 12.329 ; 12.329 ; 12.868 ;
; _CS        ; DATA[6]     ; 14.241 ; 13.702 ; 13.702 ; 14.241 ;
; _CS        ; DATA[7]     ; 14.915 ; 14.376 ; 14.376 ; 14.915 ;
; _CS        ; DATA[8]     ;        ; 14.472 ; 14.472 ;        ;
; _CS        ; DATA_OE_    ; 11.121 ; 12.717 ; 12.717 ; 11.121 ;
; _CS        ; _LED_RD     ; 11.588 ;        ;        ; 11.588 ;
; _CS        ; _LED_WR     ; 11.205 ;        ;        ; 11.205 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 12.431 ; 12.301 ; 12.301 ; 12.431 ;
; ADDR[3]    ; DATA[1]     ; 12.224 ; 12.797 ; 12.797 ; 12.224 ;
; ADDR[3]    ; DATA[2]     ; 14.950 ; 11.938 ; 11.938 ; 14.950 ;
; ADDR[3]    ; DATA[4]     ; 12.723 ; 14.584 ; 14.584 ; 12.723 ;
; ADDR[3]    ; DATA[5]     ; 11.364 ; 11.234 ; 11.234 ; 11.364 ;
; ADDR[3]    ; DATA[6]     ; 12.737 ; 12.607 ; 12.607 ; 12.737 ;
; ADDR[3]    ; DATA[7]     ; 13.411 ; 13.281 ; 13.281 ; 13.411 ;
; ADDR[3]    ; DATA[8]     ; 12.838 ;        ;        ; 12.838 ;
; ADDR[3]    ; DATA_OE_    ; 11.164 ;        ;        ; 11.164 ;
; ADDR[3]    ; PD_PORT[0]  ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; ADDR[3]    ; PD_PORT[1]  ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; ADDR[3]    ; PD_PORT[2]  ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; ADDR[3]    ; PD_PORT[5]  ; 10.517 ; 10.517 ; 10.517 ; 10.517 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.864 ; 11.864 ; 11.864 ; 11.864 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; ADDR[4]    ; DATA[0]     ; 17.021 ;        ;        ; 17.021 ;
; ADDR[4]    ; DATA[1]     ; 16.814 ; 17.880 ; 17.880 ; 16.814 ;
; ADDR[4]    ; DATA[2]     ;        ; 17.893 ; 17.893 ;        ;
; ADDR[4]    ; DATA[4]     ; 17.313 ; 19.667 ; 19.667 ; 17.313 ;
; ADDR[4]    ; DATA[5]     ; 15.954 ;        ;        ; 15.954 ;
; ADDR[4]    ; DATA[6]     ; 17.327 ;        ;        ; 17.327 ;
; ADDR[4]    ; DATA[7]     ; 18.001 ;        ;        ; 18.001 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.921 ; 17.921 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 16.234 ; 16.234 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.520 ; 16.981 ; 16.981 ; 17.520 ;
; ADDR[5]    ; DATA[1]     ; 18.016 ; 16.774 ; 16.774 ; 18.016 ;
; ADDR[5]    ; DATA[2]     ; 18.167 ; 17.936 ; 17.936 ; 18.167 ;
; ADDR[5]    ; DATA[4]     ; 19.803 ; 17.273 ; 17.273 ; 19.803 ;
; ADDR[5]    ; DATA[5]     ; 16.453 ; 15.914 ; 15.914 ; 16.453 ;
; ADDR[5]    ; DATA[6]     ; 17.826 ; 17.287 ; 17.287 ; 17.826 ;
; ADDR[5]    ; DATA[7]     ; 18.500 ; 17.961 ; 17.961 ; 18.500 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.057 ; 18.057 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 16.302 ; 16.302 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.650 ; 17.111 ; 17.111 ; 17.650 ;
; ADDR[6]    ; DATA[1]     ; 18.146 ; 16.904 ; 16.904 ; 18.146 ;
; ADDR[6]    ; DATA[2]     ; 18.297 ; 18.066 ; 18.066 ; 18.297 ;
; ADDR[6]    ; DATA[4]     ; 19.933 ; 17.403 ; 17.403 ; 19.933 ;
; ADDR[6]    ; DATA[5]     ; 16.583 ; 16.044 ; 16.044 ; 16.583 ;
; ADDR[6]    ; DATA[6]     ; 17.956 ; 17.417 ; 17.417 ; 17.956 ;
; ADDR[6]    ; DATA[7]     ; 18.630 ; 18.091 ; 18.091 ; 18.630 ;
; ADDR[6]    ; DATA[8]     ;        ; 18.187 ; 18.187 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 16.432 ; 16.432 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.360 ;        ;        ; 16.360 ;
; DATA[1]    ; PD_PORT[1]  ; 15.102 ;        ;        ; 15.102 ;
; DATA[2]    ; PD_PORT[2]  ; 15.245 ;        ;        ; 15.245 ;
; DATA[3]    ; PD_PORT[3]  ; 16.083 ;        ;        ; 16.083 ;
; DATA[4]    ; PD_PORT[4]  ; 15.648 ;        ;        ; 15.648 ;
; DATA[5]    ; PD_PORT[5]  ; 15.745 ;        ;        ; 15.745 ;
; DATA[6]    ; PD_PORT[6]  ; 15.586 ;        ;        ; 15.586 ;
; DATA[7]    ; PD_PORT[7]  ; 16.042 ;        ;        ; 16.042 ;
; INTA       ; _INT        ;        ; 14.154 ; 14.154 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.691 ;        ;        ; 14.691 ;
; PD_PORT[1] ; PD_PORT[1]  ; 16.887 ;        ;        ; 16.887 ;
; PD_PORT[2] ; PD_PORT[2]  ; 16.527 ;        ;        ; 16.527 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.785 ;        ;        ; 15.785 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.528 ;        ;        ; 15.528 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.626 ;        ;        ; 15.626 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.042 ;        ;        ; 15.042 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.191 ;        ;        ; 14.191 ;
; R_W        ; DATA[0]     ; 11.440 ; 15.033 ; 15.033 ; 11.440 ;
; R_W        ; DATA[1]     ; 11.233 ; 15.864 ; 15.864 ; 11.233 ;
; R_W        ; DATA[2]     ; 16.145 ; 12.626 ; 12.626 ; 16.145 ;
; R_W        ; DATA[4]     ; 11.732 ; 17.651 ; 17.651 ; 11.732 ;
; R_W        ; DATA[5]     ; 10.373 ; 13.966 ; 13.966 ; 10.373 ;
; R_W        ; DATA[6]     ; 11.746 ; 15.339 ; 15.339 ; 11.746 ;
; R_W        ; DATA[7]     ; 12.420 ; 16.013 ; 16.013 ; 12.420 ;
; R_W        ; DATA[8]     ; 15.574 ;        ;        ; 15.574 ;
; R_W        ; _LED_RD     ;        ; 13.553 ; 13.553 ;        ;
; R_W        ; _LED_WR     ; 13.174 ;        ;        ; 13.174 ;
; _AS        ; DATA[0]     ; 13.040 ; 12.501 ; 12.501 ; 13.040 ;
; _AS        ; DATA[1]     ; 13.536 ; 12.294 ; 12.294 ; 13.536 ;
; _AS        ; DATA[2]     ; 13.687 ; 13.456 ; 13.456 ; 13.687 ;
; _AS        ; DATA[4]     ; 15.323 ; 12.793 ; 12.793 ; 15.323 ;
; _AS        ; DATA[5]     ; 11.973 ; 11.434 ; 11.434 ; 11.973 ;
; _AS        ; DATA[6]     ; 13.346 ; 12.807 ; 12.807 ; 13.346 ;
; _AS        ; DATA[7]     ; 14.020 ; 13.481 ; 13.481 ; 14.020 ;
; _AS        ; DATA[8]     ;        ; 13.577 ; 13.577 ;        ;
; _AS        ; DATA_OE_    ; 15.897 ; 11.822 ; 11.822 ; 15.897 ;
; _AS        ; _LED_RD     ; 16.596 ;        ;        ; 16.596 ;
; _AS        ; _LED_WR     ; 16.213 ;        ;        ; 16.213 ;
; _CS        ; DATA[0]     ; 13.935 ; 13.396 ; 13.396 ; 13.935 ;
; _CS        ; DATA[1]     ; 14.431 ; 13.189 ; 13.189 ; 14.431 ;
; _CS        ; DATA[2]     ; 14.582 ; 14.351 ; 14.351 ; 14.582 ;
; _CS        ; DATA[4]     ; 16.218 ; 13.688 ; 13.688 ; 16.218 ;
; _CS        ; DATA[5]     ; 12.868 ; 12.329 ; 12.329 ; 12.868 ;
; _CS        ; DATA[6]     ; 14.241 ; 13.702 ; 13.702 ; 14.241 ;
; _CS        ; DATA[7]     ; 14.915 ; 14.376 ; 14.376 ; 14.915 ;
; _CS        ; DATA[8]     ;        ; 14.472 ; 14.472 ;        ;
; _CS        ; DATA_OE_    ; 11.121 ; 12.717 ; 12.717 ; 11.121 ;
; _CS        ; _LED_RD     ; 11.588 ;        ;        ; 11.588 ;
; _CS        ; _LED_WR     ; 11.205 ;        ;        ; 11.205 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.326 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 16.469 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 16.839 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 16.849 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 16.854 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 16.864 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 14.034 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 17.211 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 14.044 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 17.211 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 14.054 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 14.044 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 16.854 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.326 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.144 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 14.154 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.588 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.087 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.608 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.087 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.608 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.526 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.058 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.516 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.058 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.516 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.560 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 15.560 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.567 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 10.740 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 13.883 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 11.446 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 14.253 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 11.446 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 14.263 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 11.446 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 14.268 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 11.446 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 14.278 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 11.448 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 14.625 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 11.458 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 14.625 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.468 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.458 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 14.268 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 10.740 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 11.558 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 11.568 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.002 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 12.501 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 12.022 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 12.501 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 12.022 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.940 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 12.472 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.930 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 12.472 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.930 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.974 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.974 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.981 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.928  ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.729 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.928  ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.748 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.738 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.623 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.515 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.623 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 11.515 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.097  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.075  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.075  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.840  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.326 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 16.469 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 16.839 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 16.849 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 16.854 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 14.032 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 16.864 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 14.034 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 17.211 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 14.044 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 17.211 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 14.054 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 14.044 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 16.854 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.326 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.144 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 14.154 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.588 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.087 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.608 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.087 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.608 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.526 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.058 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.516 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.058 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.516 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.560 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 15.560 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.567 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.994  ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 13.137 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.700 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 13.507 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 10.700 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 13.517 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 10.700 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 13.522 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 10.700 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 13.532 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 10.702 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 13.879 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 10.712 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 13.879 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 10.722 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 10.712 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 13.522 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 9.994  ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 10.812 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 10.822 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 11.256 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 11.755 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 11.276 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 11.755 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 11.276 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.194 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 11.726 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.184 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 11.726 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.184 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.228 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.228 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.235 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.925  ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.726 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.925  ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.745 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.735 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.620 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.512 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.620 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 11.512 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.097  ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.075  ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.075  ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.840  ;      ; Rise       ; SCLK            ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.326    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 16.469    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 16.839    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 16.849    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 16.854    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 16.864    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 14.034    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 17.211    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 14.044    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 17.211    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 14.054    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 14.044    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 16.854    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.326    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.144    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 14.154    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.588    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.087    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.608    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.087    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.608    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.526    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.058    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.516    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.058    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.516    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.560    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 15.560    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.567    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 10.740    ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 13.883    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 11.446    ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 14.253    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 11.446    ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 14.263    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 11.446    ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 14.268    ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 11.446    ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 14.278    ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 11.448    ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 14.625    ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 11.458    ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 14.625    ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 11.468    ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 11.458    ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 14.268    ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 10.740    ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 11.558    ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 11.568    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 12.002    ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 12.501    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 12.022    ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 12.501    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 12.022    ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.940    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 12.472    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.930    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 12.472    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.930    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.974    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.974    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.981    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.928     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.729    ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.928     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.748    ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.738    ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.623    ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.515    ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.623    ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 11.515    ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.097     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.075     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.075     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.840     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 13.326    ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 16.469    ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 16.839    ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 16.849    ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 16.854    ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 14.032    ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 16.864    ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 14.034    ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 17.211    ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 14.044    ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 17.211    ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 14.054    ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 14.044    ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 16.854    ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 13.326    ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 14.144    ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 14.154    ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 14.588    ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 15.087    ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 14.608    ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 15.087    ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 14.608    ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 15.526    ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 15.058    ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 15.516    ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 15.058    ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 15.516    ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 15.560    ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 15.560    ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 15.567    ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 9.994     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 13.137    ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 10.700    ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 13.507    ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 10.700    ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 13.517    ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 10.700    ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 13.522    ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 10.700    ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 13.532    ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 10.702    ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 13.879    ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 10.712    ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 13.879    ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 10.722    ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 10.712    ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 13.522    ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 9.994     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 10.812    ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 10.822    ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 11.256    ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 11.755    ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 11.276    ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 11.755    ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 11.276    ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 12.194    ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 11.726    ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 12.184    ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 11.726    ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 12.184    ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 12.228    ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 12.228    ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 12.235    ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 9.925     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 10.726    ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 9.925     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 10.745    ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 10.735    ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 10.620    ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 11.512    ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 10.620    ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 11.512    ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 8.097     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 9.075     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 9.075     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 8.840     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SCLK                      ; -2.162 ; -53.948       ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.837 ; -0.837        ;
; LLW                       ; -0.780 ; -62.459       ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.536 ; -2.117        ;
; CPU_SM:u_CPU_SM|PAS       ; -0.451 ; -6.612        ;
; LHW                       ; -0.439 ; -9.778        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.079 ; -0.079        ;
; ADDR[2]                   ; 0.159  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.468  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.512  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ADDR[2]                   ; -2.428 ; -6.127        ;
; SCLK                      ; -1.441 ; -20.468       ;
; CPU_SM:u_CPU_SM|DECFIFO   ; -0.443 ; -1.494        ;
; LLW                       ; -0.331 ; -15.959       ;
; LHW                       ; -0.271 ; -11.962       ;
; CPU_SM:u_CPU_SM|PAS       ; 0.172  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNI     ; 0.215  ; 0.000         ;
; CPU_SM:u_CPU_SM|INCNO     ; 0.215  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.215  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.698  ; 0.000         ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                                    ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.888 ; -0.888        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.454 ; -0.454        ;
; SCLK                                                                  ; -0.436 ; -3.406        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.254  ; 0.000         ;
; ADDR[2]                                                               ; 0.259  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                                     ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; ADDR[2]                                                               ; -0.074 ; -0.148        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 0.126  ; 0.000         ;
; SCLK                                                                  ; 0.696  ; 0.000         ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.834  ; 0.000         ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1.768  ; 0.000         ;
+-----------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                         ;
+-----------------------------------------------------------------------+--------+---------------+
; Clock                                                                 ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------+--------+---------------+
; SCLK                                                                  ; -1.380 ; -58.380       ;
; ADDR[2]                                                               ; -1.380 ; -12.380       ;
; LHW                                                                   ; -0.500 ; -128.000      ;
; LLW                                                                   ; -0.500 ; -128.000      ;
; CPU_SM:u_CPU_SM|PAS                                                   ; -0.500 ; -32.000       ;
; CPU_SM:u_CPU_SM|PDS                                                   ; -0.500 ; -16.000       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.500 ; -8.000        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; -0.500 ; -5.000        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; -0.500 ; -3.000        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; -0.500 ; -3.000        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -0.500 ; -2.000        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; -0.500 ; -1.000        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; -0.500 ; -1.000        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500 ; -1.000        ;
+-----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCLK'                                                                                                                                                    ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.162 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.916     ; 2.278      ;
; -2.101 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.983     ; 2.150      ;
; -2.077 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.069     ; 3.040      ;
; -2.066 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.068     ; 3.030      ;
; -2.038 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 0.500        ; -0.590     ; 1.980      ;
; -2.031 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.070     ; 2.993      ;
; -1.937 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.072     ; 2.897      ;
; -1.912 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.069     ; 2.875      ;
; -1.843 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.844     ; 2.031      ;
; -1.789 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.846     ; 1.975      ;
; -1.765 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BGACK      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.823     ; 1.974      ;
; -1.751 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 0.500        ; -0.521     ; 1.762      ;
; -1.735 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 2.770      ;
; -1.728 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[2]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.913     ; 1.847      ;
; -1.718 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 0.500        ; -0.082     ; 2.168      ;
; -1.714 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.747      ;
; -1.710 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 2.747      ;
; -1.692 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.728      ;
; -1.689 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.002      ; 2.723      ;
; -1.689 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.847     ; 1.874      ;
; -1.685 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o   ; ADDR[2]      ; SCLK        ; 0.500        ; -0.496     ; 1.721      ;
; -1.673 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 2.710      ;
; -1.664 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 0.500        ; -0.082     ; 2.114      ;
; -1.663 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.695      ;
; -1.661 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[0]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.911     ; 1.782      ;
; -1.647 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 0.500        ; -0.522     ; 1.657      ;
; -1.637 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.847     ; 1.822      ;
; -1.628 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.914     ; 1.746      ;
; -1.621 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.657      ;
; -1.617 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.648      ;
; -1.611 ; CPU_SM:u_CPU_SM|nCYCLEDONE                                      ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.072     ; 2.571      ;
; -1.604 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.637      ;
; -1.603 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 2.638      ;
; -1.601 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.633      ;
; -1.595 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.627      ;
; -1.591 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.843     ; 1.780      ;
; -1.584 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.620      ;
; -1.577 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -0.848     ; 1.761      ;
; -1.573 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.609      ;
; -1.553 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|STATE[4] ; ADDR[2]      ; SCLK        ; 0.500        ; 0.093      ; 2.178      ;
; -1.552 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 2.587      ;
; -1.540 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 1.000        ; -0.003     ; 2.569      ;
; -1.536 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.572      ;
; -1.528 ; CPU_SM:u_CPU_SM|BGRANT_                                         ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.063     ; 2.497      ;
; -1.522 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.554      ;
; -1.516 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -0.915     ; 1.633      ;
; -1.515 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 2.550      ;
; -1.514 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.002      ; 2.548      ;
; -1.509 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.545      ;
; -1.508 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.844     ; 1.696      ;
; -1.506 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.914     ; 1.624      ;
; -1.496 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PDS        ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.529      ;
; -1.493 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 2.523      ;
; -1.491 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH  ; ADDR[2]      ; SCLK        ; 1.000        ; -0.836     ; 1.687      ;
; -1.478 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.754     ; 1.756      ;
; -1.467 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS        ; ADDR[2]      ; SCLK        ; 1.000        ; -0.843     ; 1.656      ;
; -1.466 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.097     ; 2.401      ;
; -1.465 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.843     ; 1.654      ;
; -1.463 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.003      ; 2.498      ;
; -1.459 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|PAS        ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.492      ;
; -1.459 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 0.500        ; -0.522     ; 1.469      ;
; -1.453 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.484      ;
; -1.450 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.482      ;
; -1.438 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.469      ;
; -1.433 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.466      ;
; -1.425 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|STATE[2] ; ADDR[2]      ; SCLK        ; 0.500        ; -0.496     ; 1.461      ;
; -1.423 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; -0.010     ; 1.945      ;
; -1.422 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.004      ; 2.458      ;
; -1.420 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.098     ; 2.354      ;
; -1.419 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 2.449      ;
; -1.418 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.449      ;
; -1.416 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.448      ;
; -1.414 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.001     ; 2.445      ;
; -1.409 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|SIZE1      ; ADDR[2]      ; SCLK        ; 1.000        ; -0.910     ; 1.531      ;
; -1.408 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]   ; ADDR[2]      ; SCLK        ; 1.000        ; -0.848     ; 1.592      ;
; -1.399 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.017     ; 2.414      ;
; -1.394 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 2.424      ;
; -1.393 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.426      ;
; -1.389 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 1.000        ; 0.000      ; 2.421      ;
; -1.369 ; DSACK_LATCHED_[1]                                               ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; -0.010     ; 1.891      ;
; -1.363 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.019     ; 2.376      ;
; -1.360 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|DIEL       ; SCLK         ; SCLK        ; 1.000        ; -0.018     ; 2.374      ;
; -1.359 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|F2CPUH     ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 2.396      ;
; -1.356 ; CPU_SM:u_CPU_SM|FLUSHFIFO                                       ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.068     ; 2.320      ;
; -1.353 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|BREQ       ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.381      ;
; -1.353 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]   ; ADDR[2]      ; SCLK        ; 0.500        ; -0.521     ; 1.364      ;
; -1.348 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|DECFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.003     ; 2.377      ;
; -1.347 ; CPU_SM:u_CPU_SM|STATE[2]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.002     ; 2.377      ;
; -1.346 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 1.000        ; -0.004     ; 2.374      ;
; -1.342 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; ADDR[2]      ; SCLK        ; 1.000        ; -0.930     ; 1.444      ;
; -1.341 ; CPU_SM:u_CPU_SM|DMAENA                                          ; CPU_SM:u_CPU_SM|BGACK      ; SCLK         ; SCLK        ; 1.000        ; -0.086     ; 2.287      ;
; -1.339 ; CPU_SM:u_CPU_SM|STATE[3]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.097     ; 2.274      ;
; -1.333 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; CPU_SM:u_CPU_SM|F2CPUL     ; ADDR[2]      ; SCLK        ; 1.000        ; -0.911     ; 1.454      ;
; -1.331 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|BREQ       ; ADDR[2]      ; SCLK        ; 1.000        ; -0.755     ; 1.608      ;
; -1.329 ; SCSI_SM:u_SCSI_SM|STATE[3]                                      ; SCSI_SM:u_SCSI_SM|RE_o     ; SCLK         ; SCLK        ; 1.000        ; -0.711     ; 1.650      ;
; -1.329 ; CPU_SM:u_CPU_SM|STATE[1]                                        ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 1.000        ; 0.001      ; 2.362      ;
; -1.326 ; CPU_SM:u_CPU_SM|STATE[0]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.100     ; 2.258      ;
; -1.326 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|INCFIFO    ; SCLK         ; SCLK        ; 1.000        ; -0.096     ; 2.262      ;
; -1.326 ; DSACK_LATCHED_[0]                                               ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; -0.012     ; 1.846      ;
; -1.323 ; CPU_SM:u_CPU_SM|STATE[4]                                        ; CPU_SM:u_CPU_SM|SIZE1      ; SCLK         ; SCLK        ; 1.000        ; 0.005      ; 2.360      ;
+--------+-----------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.837 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; -1.502     ; 0.367      ;
; -0.454 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.500        ; 0.840      ; 1.826      ;
; 0.046  ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.840      ; 1.826      ;
; 0.515  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.130      ; 0.647      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.000        ; 0.000      ; 0.367      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LLW'                                                                                                                                                              ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                     ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+
; -0.780 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[3][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.034     ; 1.278      ;
; -0.759 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[2][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.035     ; 1.256      ;
; -0.758 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[1][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.034     ; 1.256      ;
; -0.754 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[2][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.035     ; 1.251      ;
; -0.743 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[4][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.040     ; 1.235      ;
; -0.684 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[0][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.035     ; 1.181      ;
; -0.675 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[1][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.034     ; 1.173      ;
; -0.669 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[3][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.034     ; 1.167      ;
; -0.661 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[0][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.035     ; 1.158      ;
; -0.658 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[6][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.042     ; 1.148      ;
; -0.655 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[7][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 1.113      ;
; -0.655 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[6][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 1.113      ;
; -0.651 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[5][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.040     ; 1.143      ;
; -0.647 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[6][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.069     ; 1.110      ;
; -0.645 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[7][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.069     ; 1.108      ;
; -0.643 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[4][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.040     ; 1.135      ;
; -0.642 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[5][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.040     ; 1.134      ;
; -0.641 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[6][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.042     ; 1.131      ;
; -0.641 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[7][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.042     ; 1.131      ;
; -0.641 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[7][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 1.099      ;
; -0.641 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[4][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 1.106      ;
; -0.640 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[7][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.042     ; 1.130      ;
; -0.638 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[6][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 1.096      ;
; -0.635 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[5][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.361      ;
; -0.635 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[7][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.361      ;
; -0.627 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[0][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 1.092      ;
; -0.622 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[2][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.365      ;
; -0.620 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[2][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.054     ; 1.098      ;
; -0.617 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[4][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 1.077      ;
; -0.615 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[0][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.358      ;
; -0.613 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[2][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.356      ;
; -0.605 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[4][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 1.065      ;
; -0.599 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[3][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.215      ; 1.346      ;
; -0.598 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[6][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 1.056      ;
; -0.592 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[4][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 1.052      ;
; -0.577 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|BUFFER[5][9]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.040     ; 1.069      ;
; -0.575 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[3][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.046     ; 1.061      ;
; -0.554 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[5][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 1.019      ;
; -0.552 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[2][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.295      ;
; -0.551 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[0][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.294      ;
; -0.550 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[5][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 1.010      ;
; -0.546 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[1][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 1.012      ;
; -0.546 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[3][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 1.012      ;
; -0.543 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[2][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 1.008      ;
; -0.541 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[1][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.044     ; 1.029      ;
; -0.539 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[7][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 0.997      ;
; -0.537 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[0][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.054     ; 1.015      ;
; -0.536 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[5][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.235      ;
; -0.535 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[6][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 0.993      ;
; -0.535 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[0][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.062     ; 1.005      ;
; -0.534 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[2][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.062     ; 1.004      ;
; -0.531 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[7][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.257      ;
; -0.529 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[5][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.255      ;
; -0.529 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[3][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.192      ; 1.253      ;
; -0.528 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[4][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 0.988      ;
; -0.527 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[5][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 0.987      ;
; -0.525 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[5][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 0.985      ;
; -0.525 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|BUFFER[1][15] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.061     ; 0.996      ;
; -0.516 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[7][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.074     ; 0.974      ;
; -0.510 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[3][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.215      ; 1.257      ;
; -0.510 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[5][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.072     ; 0.970      ;
; -0.509 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[2][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.252      ;
; -0.509 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[0][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 0.974      ;
; -0.509 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[2][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 0.974      ;
; -0.507 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[1][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.210      ; 1.249      ;
; -0.506 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[3][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.196      ; 1.234      ;
; -0.500 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[1][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.195      ; 1.227      ;
; -0.500 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[1][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 0.966      ;
; -0.499 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[0][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.242      ;
; -0.498 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|BUFFER[3][14] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 0.964      ;
; -0.495 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[0][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 0.960      ;
; -0.493 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|BUFFER[2][12] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 0.958      ;
; -0.488 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[1][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.210      ; 1.230      ;
; -0.487 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[1][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.183      ; 1.202      ;
; -0.486 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[5][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.212      ;
; -0.483 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|BUFFER[7][3]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.194      ; 1.209      ;
; -0.470 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[6][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.195      ; 1.197      ;
; -0.469 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|BUFFER[4][0]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.195      ; 1.196      ;
; -0.465 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[7][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.164      ;
; -0.463 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[5][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.162      ;
; -0.462 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|BUFFER[1][2]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.196      ; 1.190      ;
; -0.458 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[4][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.158      ;
; -0.455 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[6][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.155      ;
; -0.452 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|BUFFER[6][10] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.042     ; 0.942      ;
; -0.451 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[7][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.150      ;
; -0.451 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[7][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.150      ;
; -0.450 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[5][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.167      ; 1.149      ;
; -0.441 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[6][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.141      ;
; -0.440 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|BUFFER[4][4]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.140      ;
; -0.437 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|BUFFER[0][1]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.211      ; 1.180      ;
; -0.436 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[6][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.136      ;
; -0.436 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|BUFFER[7][8]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.067     ; 0.901      ;
; -0.434 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[4][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.168      ; 1.134      ;
; -0.430 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|BUFFER[7][5]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.169      ; 1.131      ;
; -0.420 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[3][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 0.886      ;
; -0.415 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|BUFFER[1][13] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.066     ; 0.881      ;
; -0.414 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|BUFFER[0][7]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.184      ; 1.130      ;
; -0.411 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|BUFFER[0][11] ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; -0.065     ; 0.878      ;
; -0.409 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[2][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.184      ; 1.125      ;
; -0.408 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|BUFFER[0][6]  ; CPU_SM:u_CPU_SM|PDS ; LLW         ; 0.500        ; 0.184      ; 1.124      ;
+--------+------------------------------------------------------------------+-----------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.536 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.567     ; 1.001      ;
; -0.474 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.567     ; 0.939      ;
; -0.453 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.567     ; 0.918      ;
; -0.368 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.567     ; 0.833      ;
; -0.286 ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; -0.567     ; 0.751      ;
; 0.091  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.941      ;
; 0.110  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.922      ;
; 0.148  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.884      ;
; 0.165  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.867      ;
; 0.174  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.858      ;
; 0.178  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.854      ;
; 0.193  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.839      ;
; 0.238  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.794      ;
; 0.248  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.784      ;
; 0.302  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.730      ;
; 0.307  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.725      ;
; 0.327  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.705      ;
; 0.349  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.683      ;
; 0.353  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.679      ;
; 0.477  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.764      ; 0.960      ;
; 0.503  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.529      ;
; 0.639  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.764      ; 0.798      ;
; 0.665  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.000      ; 0.367      ;
; 0.722  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.764      ; 0.715      ;
; 0.733  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.764      ; 0.704      ;
; 0.823  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.500        ; 0.764      ; 0.614      ;
; 0.977  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.764      ; 0.960      ;
; 1.139  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.764      ; 0.798      ;
; 1.222  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.764      ; 0.715      ;
; 1.233  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.764      ; 0.704      ;
; 1.323  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 1.000        ; 0.764      ; 0.614      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; -0.451 ; fifo:int_fifo|BUFFER[5][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.206     ; 1.277      ;
; -0.418 ; fifo:int_fifo|BUFFER[5][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.191     ; 1.259      ;
; -0.396 ; fifo:int_fifo|BUFFER[5][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.206     ; 1.222      ;
; -0.391 ; fifo:int_fifo|BUFFER[3][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.212     ; 1.211      ;
; -0.349 ; fifo:int_fifo|BUFFER[0][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.044      ; 1.425      ;
; -0.336 ; fifo:int_fifo|BUFFER[0][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.227     ; 1.141      ;
; -0.328 ; fifo:int_fifo|BUFFER[5][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.009     ; 1.351      ;
; -0.316 ; fifo:int_fifo|BUFFER[4][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.156      ;
; -0.296 ; fifo:int_fifo|BUFFER[2][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.223     ; 1.105      ;
; -0.288 ; fifo:int_fifo|BUFFER[3][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.009      ; 1.329      ;
; -0.280 ; fifo:int_fifo|BUFFER[6][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.120      ;
; -0.279 ; fifo:int_fifo|BUFFER[3][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.207     ; 1.104      ;
; -0.274 ; fifo:int_fifo|BUFFER[6][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.207     ; 1.099      ;
; -0.259 ; fifo:int_fifo|BUFFER[4][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.206     ; 1.085      ;
; -0.242 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.540      ; 1.814      ;
; -0.241 ; fifo:int_fifo|BUFFER[5][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.016     ; 1.257      ;
; -0.237 ; fifo:int_fifo|BUFFER[2][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.007      ; 1.276      ;
; -0.234 ; fifo:int_fifo|BUFFER[5][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.205     ; 1.061      ;
; -0.233 ; fifo:int_fifo|BUFFER[5][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.205     ; 1.060      ;
; -0.220 ; fifo:int_fifo|BUFFER[4][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.207     ; 1.045      ;
; -0.220 ; fifo:int_fifo|BUFFER[2][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.222     ; 1.030      ;
; -0.217 ; fifo:int_fifo|BUFFER[2][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.021     ; 1.228      ;
; -0.208 ; fifo:int_fifo|BUFFER[7][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.068      ; 1.308      ;
; -0.207 ; fifo:int_fifo|BUFFER[1][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.221     ; 1.018      ;
; -0.205 ; fifo:int_fifo|BUFFER[5][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.191     ; 1.046      ;
; -0.204 ; fifo:int_fifo|BUFFER[4][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.044      ;
; -0.202 ; fifo:int_fifo|BUFFER[4][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.192      ;
; -0.196 ; fifo:int_fifo|BUFFER[4][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.186      ;
; -0.195 ; fifo:int_fifo|BUFFER[6][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.207     ; 1.020      ;
; -0.194 ; fifo:int_fifo|BUFFER[0][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.222     ; 1.004      ;
; -0.191 ; fifo:int_fifo|BUFFER[4][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.031      ;
; -0.189 ; fifo:int_fifo|BUFFER[7][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.205     ; 1.016      ;
; -0.188 ; fifo:int_fifo|BUFFER[5][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.178      ;
; -0.187 ; fifo:int_fifo|BUFFER[1][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.228     ; 0.991      ;
; -0.185 ; fifo:int_fifo|BUFFER[3][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.226     ; 0.991      ;
; -0.183 ; fifo:int_fifo|BUFFER[4][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.009     ; 1.206      ;
; -0.183 ; fifo:int_fifo|BUFFER[2][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.005      ; 1.220      ;
; -0.182 ; fifo:int_fifo|BUFFER[0][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.021     ; 1.193      ;
; -0.180 ; fifo:int_fifo|BUFFER[2][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.036      ; 1.248      ;
; -0.179 ; fifo:int_fifo|BUFFER[0][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.222     ; 0.989      ;
; -0.177 ; fifo:int_fifo|BUFFER[4][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.066      ; 1.275      ;
; -0.177 ; fifo:int_fifo|BUFFER[4][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.167      ;
; -0.175 ; fifo:int_fifo|BUFFER[6][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.015      ;
; -0.171 ; fifo:int_fifo|BUFFER[2][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.021     ; 1.182      ;
; -0.166 ; fifo:int_fifo|BUFFER[6][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.192     ; 1.006      ;
; -0.165 ; fifo:int_fifo|BUFFER[4][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.155      ;
; -0.163 ; fifo:int_fifo|BUFFER[4][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.207     ; 0.988      ;
; -0.162 ; fifo:int_fifo|BUFFER[2][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.046      ; 1.240      ;
; -0.160 ; fifo:int_fifo|BUFFER[0][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.055      ; 1.247      ;
; -0.157 ; fifo:int_fifo|BUFFER[0][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.046      ; 1.235      ;
; -0.154 ; fifo:int_fifo|BUFFER[2][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.222     ; 0.964      ;
; -0.152 ; fifo:int_fifo|BUFFER[5][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.142      ;
; -0.150 ; fifo:int_fifo|BUFFER[3][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.227     ; 0.955      ;
; -0.147 ; fifo:int_fifo|BUFFER[0][3]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.223     ; 0.956      ;
; -0.145 ; fifo:int_fifo|BUFFER[2][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.046      ; 1.223      ;
; -0.143 ; fifo:int_fifo|BUFFER[2][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.208     ; 0.967      ;
; -0.138 ; fifo:int_fifo|BUFFER[2][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.000      ; 1.170      ;
; -0.136 ; fifo:int_fifo|BUFFER[5][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.002     ; 1.166      ;
; -0.134 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.542      ; 1.708      ;
; -0.133 ; fifo:int_fifo|BUFFER[5][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.123      ;
; -0.129 ; fifo:int_fifo|BUFFER[2][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.007      ; 1.168      ;
; -0.129 ; fifo:int_fifo|BUFFER[2][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.021     ; 1.140      ;
; -0.126 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.527      ; 1.685      ;
; -0.124 ; fifo:int_fifo|BUFFER[0][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.009      ; 1.165      ;
; -0.114 ; fifo:int_fifo|BUFFER[4][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.104      ;
; -0.112 ; fifo:int_fifo|BUFFER[0][0]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.222     ; 0.922      ;
; -0.112 ; fifo:int_fifo|BUFFER[3][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.049      ; 1.193      ;
; -0.111 ; fifo:int_fifo|BUFFER[3][6]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.212     ; 0.931      ;
; -0.110 ; fifo:int_fifo|BUFFER[3][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.227     ; 0.915      ;
; -0.108 ; fifo:int_fifo|BUFFER[5][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.041      ; 1.181      ;
; -0.108 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.542      ; 1.682      ;
; -0.107 ; fifo:int_fifo|BUFFER[6][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.206     ; 0.933      ;
; -0.107 ; fifo:int_fifo|BUFFER[0][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.009      ; 1.148      ;
; -0.106 ; fifo:int_fifo|BUFFER[4][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.096      ;
; -0.105 ; fifo:int_fifo|BUFFER[2][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.208     ; 0.929      ;
; -0.105 ; fifo:int_fifo|BUFFER[5][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.051      ; 1.188      ;
; -0.105 ; fifo:int_fifo|BUFFER[5][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.051      ; 1.188      ;
; -0.098 ; fifo:int_fifo|BUFFER[0][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.208     ; 0.922      ;
; -0.098 ; fifo:int_fifo|BUFFER[3][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.009      ; 1.139      ;
; -0.097 ; fifo:int_fifo|BUFFER[3][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.009      ; 1.138      ;
; -0.097 ; fifo:int_fifo|BUFFER[5][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.087      ;
; -0.092 ; fifo:int_fifo|BUFFER[3][2]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.203     ; 0.921      ;
; -0.091 ; fifo:int_fifo|BUFFER[5][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.081      ;
; -0.090 ; fifo:int_fifo|BUFFER[5][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.042     ; 1.080      ;
; -0.089 ; fifo:int_fifo|BUFFER[5][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.191     ; 0.930      ;
; -0.085 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.527      ; 1.644      ;
; -0.083 ; fifo:int_fifo|BUFFER[6][5]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.206     ; 0.909      ;
; -0.082 ; fifo:int_fifo|BUFFER[1][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.003      ; 1.117      ;
; -0.081 ; fifo:int_fifo|BUFFER[5][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.051      ; 1.164      ;
; -0.081 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.540      ; 1.653      ;
; -0.079 ; fifo:int_fifo|BUFFER[0][7]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.208     ; 0.903      ;
; -0.075 ; fifo:int_fifo|BUFFER[2][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.208     ; 0.899      ;
; -0.075 ; fifo:int_fifo|BUFFER[5][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.002     ; 1.105      ;
; -0.073 ; fifo:int_fifo|BUFFER[5][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.002     ; 1.103      ;
; -0.072 ; fifo:int_fifo|BUFFER[5][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.002     ; 1.102      ;
; -0.071 ; fifo:int_fifo|BUFFER[2][4]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.223     ; 0.880      ;
; -0.071 ; fifo:int_fifo|BUFFER[0][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; -0.021     ; 1.082      ;
; -0.069 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.550      ; 1.651      ;
; -0.068 ; fifo:int_fifo|BUFFER[2][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.007      ; 1.107      ;
; -0.065 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 1.000        ; 0.540      ; 1.637      ;
+--------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LHW'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.439 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][31] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.760      ;
; -0.391 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][30] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.712      ;
; -0.388 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][30] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.709      ;
; -0.367 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][24] ; SCLK         ; LHW         ; 1.000        ; 0.284      ; 1.683      ;
; -0.348 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][28] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.669      ;
; -0.348 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][28] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.669      ;
; -0.340 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][31] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.675      ;
; -0.339 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][31] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.674      ;
; -0.335 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][30] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.670      ;
; -0.335 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][30] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.670      ;
; -0.328 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][29] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.649      ;
; -0.326 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][28] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.661      ;
; -0.326 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][24] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.650      ;
; -0.324 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][28] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.659      ;
; -0.324 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][28] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.650      ;
; -0.317 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][29] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.652      ;
; -0.316 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][29] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.651      ;
; -0.305 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][25] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.640      ;
; -0.254 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][29] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.575      ;
; -0.244 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][24] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.570      ;
; -0.233 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][24] ; SCLK         ; LHW         ; 1.000        ; 0.291      ; 1.556      ;
; -0.209 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][26] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.535      ;
; -0.209 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][26] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.535      ;
; -0.205 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][29] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.531      ;
; -0.201 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][29] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.527      ;
; -0.201 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][30] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.525      ;
; -0.180 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][31] ; SCLK         ; LHW         ; 1.000        ; 0.291      ; 1.503      ;
; -0.168 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][21] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.523      ;
; -0.129 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][31] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.450      ;
; -0.122 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][28] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.448      ;
; -0.121 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][25] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.447      ;
; -0.118 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][26] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.442      ;
; -0.116 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][26] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.440      ;
; -0.095 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][30] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.421      ;
; -0.095 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][30] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.421      ;
; -0.094 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][31] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.420      ;
; -0.081 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][18] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.415      ;
; -0.075 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][18] ; SCLK         ; LHW         ; 1.000        ; 0.316      ; 1.423      ;
; -0.045 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][23] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.379      ;
; -0.045 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][23] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.379      ;
; -0.030 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][25] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.354      ;
; -0.029 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][25] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.353      ;
; -0.028 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][16] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.362      ;
; -0.028 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][16] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.362      ;
; -0.025 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][21] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.359      ;
; -0.025 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][27] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.349      ;
; -0.023 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][27] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.347      ;
; -0.021 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][16] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.376      ;
; -0.021 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][21] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.355      ;
; -0.021 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][27] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.347      ;
; -0.020 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][27] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.346      ;
; -0.019 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][16] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.374      ;
; -0.019 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][23] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.374      ;
; -0.016 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][23] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.371      ;
; -0.011 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][27] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.332      ;
; -0.003 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][27] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.338      ;
; -0.002 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][24] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.337      ;
; -0.001 ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][24] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.336      ;
; 0.000  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][16] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.340      ;
; 0.000  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][26] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.321      ;
; 0.000  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][26] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.321      ;
; 0.003  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][21] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.339      ;
; 0.003  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][23] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.339      ;
; 0.004  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][21] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.338      ;
; 0.006  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][23] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.336      ;
; 0.009  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][26] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.326      ;
; 0.009  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][26] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.326      ;
; 0.013  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][18] ; SCLK         ; LHW         ; 1.000        ; 0.337      ; 1.356      ;
; 0.028  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][28] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.296      ;
; 0.030  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][31] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.294      ;
; 0.053  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][22] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.281      ;
; 0.054  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][22] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.280      ;
; 0.059  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][25] ; SCLK         ; LHW         ; 1.000        ; 0.303      ; 1.276      ;
; 0.061  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][20] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.294      ;
; 0.061  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][20] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.294      ;
; 0.063  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][22] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.292      ;
; 0.063  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][22] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.292      ;
; 0.069  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][20] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.265      ;
; 0.069  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[2][25] ; SCLK         ; LHW         ; 1.000        ; 0.294      ; 1.257      ;
; 0.070  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][20] ; SCLK         ; LHW         ; 1.000        ; 0.302      ; 1.264      ;
; 0.072  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][17] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.283      ;
; 0.073  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][17] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.282      ;
; 0.083  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][22] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.259      ;
; 0.088  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][24] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.233      ;
; 0.089  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][21] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.266      ;
; 0.110  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][30] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.214      ;
; 0.111  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][19] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.244      ;
; 0.111  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[4][19] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.244      ;
; 0.112  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[0][29] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.212      ;
; 0.113  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][29] ; SCLK         ; LHW         ; 1.000        ; 0.292      ; 1.211      ;
; 0.114  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[5][18] ; SCLK         ; LHW         ; 1.000        ; 0.323      ; 1.241      ;
; 0.118  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[1][16] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.224      ;
; 0.119  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[3][16] ; SCLK         ; LHW         ; 1.000        ; 0.310      ; 1.223      ;
; 0.126  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][24] ; SCLK         ; LHW         ; 1.000        ; 0.289      ; 1.195      ;
; 0.176  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][20] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.164      ;
; 0.177  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][22] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.163      ;
; 0.178  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][20] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.162      ;
; 0.178  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][22] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.162      ;
; 0.185  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[6][23] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.155      ;
; 0.186  ; SCSI_SM:u_SCSI_SM|S2F_o ; fifo:int_fifo|BUFFER[7][23] ; SCLK         ; LHW         ; 1.000        ; 0.308      ; 1.154      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.079 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.213      ; 0.824      ;
; -0.017 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.213      ; 0.762      ;
; 0.059  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.673      ;
; 0.062  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.670      ;
; 0.062  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.670      ;
; 0.064  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.668      ;
; 0.127  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.605      ;
; 0.129  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.603      ;
; 0.133  ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.599      ;
; 0.174  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.558      ;
; 0.174  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.558      ;
; 0.175  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.557      ;
; 0.176  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.556      ;
; 0.178  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.554      ;
; 0.180  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.552      ;
; 0.182  ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0.500        ; 0.200      ; 0.550      ;
+--------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ADDR[2]'                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.159 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 0.025      ; 0.398      ;
; 0.665 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 0.000      ; 0.367      ;
; 1.048 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.500        ; 2.342      ; 1.826      ;
; 1.548 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 1.000        ; 2.342      ; 1.826      ;
; 2.017 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 1.632      ; 0.647      ;
; 2.167 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 1.000        ; 1.502      ; 0.367      ;
; 3.292 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 3.098      ; 0.838      ;
; 3.308 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 1.000        ; 3.098      ; 0.822      ;
+-------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.468 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.564      ;
; 0.588 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.444      ;
; 0.588 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.444      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.512 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.520      ;
; 0.628 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.404      ;
; 0.636 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ADDR[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.428 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; registers:u_registers|registers_istr:u_registers_istr|FF    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 3.098      ; 0.822      ;
; -2.412 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; registers:u_registers|registers_istr:u_registers_istr|FE    ; CPU_SM:u_CPU_SM|DECFIFO   ; ADDR[2]     ; 0.000        ; 3.098      ; 0.838      ;
; -1.287 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 1.502      ; 0.367      ;
; -1.137 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; SCSI_SM:u_SCSI_SM|INCBO_o ; ADDR[2]     ; 0.000        ; 1.632      ; 0.647      ;
; -0.668 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 2.342      ; 1.826      ;
; -0.168 ; ADDR[2]                                                         ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 2.342      ; 1.826      ;
; 0.215  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; ADDR[2]                   ; ADDR[2]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.721  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ; registers:u_registers|registers_istr:u_registers_istr|INT_P ; ADDR[2]                   ; ADDR[2]     ; -0.500       ; 0.025      ; 0.398      ;
+--------+-----------------------------------------------------------------+-------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCLK'                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.441 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.042      ; 0.894      ;
; -1.338 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.412      ; 0.367      ;
; -1.307 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; 0.000        ; 1.426      ; 0.412      ;
; -1.276 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.051      ; 1.068      ;
; -1.189 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 2.042      ; 1.146      ;
; -1.089 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.426      ; 0.630      ;
; -1.022 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; 0.000        ; 1.442      ; 0.713      ;
; -1.007 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.421      ; 0.707      ;
; -0.941 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.042      ; 0.894      ;
; -0.940 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.765      ;
; -0.886 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.296      ; 0.703      ;
; -0.884 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; 0.000        ; 1.296      ; 0.705      ;
; -0.859 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.453      ; 0.887      ;
; -0.838 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.412      ; 0.367      ;
; -0.823 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.882      ;
; -0.807 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK        ; -0.500       ; 1.426      ; 0.412      ;
; -0.781 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; 0.000        ; 1.606      ; 1.118      ;
; -0.776 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.051      ; 1.068      ;
; -0.764 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 0.941      ;
; -0.740 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.420      ; 0.973      ;
; -0.739 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.420      ; 0.974      ;
; -0.689 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 2.042      ; 1.146      ;
; -0.682 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.420      ; 1.031      ;
; -0.675 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.412      ; 1.030      ;
; -0.589 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.426      ; 0.630      ;
; -0.558 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.453      ; 1.188      ;
; -0.522 ; CPU_SM:u_CPU_SM|PDS                                                   ; DS_O_                                                                 ; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK        ; -0.500       ; 1.442      ; 0.713      ;
; -0.507 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.421      ; 0.707      ;
; -0.440 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.765      ;
; -0.437 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.453      ; 1.309      ;
; -0.429 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.433      ; 1.297      ;
; -0.391 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 1.358      ; 1.119      ;
; -0.387 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; 0.000        ; 1.331      ; 1.237      ;
; -0.386 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.296      ; 0.703      ;
; -0.384 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK        ; -0.500       ; 1.296      ; 0.705      ;
; -0.359 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.453      ; 0.887      ;
; -0.343 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.372      ; 1.181      ;
; -0.323 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.882      ;
; -0.281 ; CPU_SM:u_CPU_SM|PAS                                                   ; AS_O_                                                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK        ; -0.500       ; 1.606      ; 1.118      ;
; -0.264 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 0.941      ;
; -0.240 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.420      ; 0.973      ;
; -0.239 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|WE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.420      ; 0.974      ;
; -0.218 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 1.372      ; 1.306      ;
; -0.182 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.420      ; 1.031      ;
; -0.175 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.412      ; 1.030      ;
; -0.100 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; CPU_SM:u_CPU_SM|INCFIFO                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.661      ; 0.713      ;
; -0.071 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.742      ; 0.823      ;
; -0.058 ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.453      ; 1.188      ;
; -0.044 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.587      ; 0.695      ;
; -0.020 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK        ; 0.000        ; 0.783      ; 0.915      ;
; 0.011  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.278      ; 1.441      ;
; 0.013  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|BREQ                                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.717      ; 0.882      ;
; 0.035  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|BREQ                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.663      ; 0.850      ;
; 0.063  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.453      ; 1.309      ;
; 0.071  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.433      ; 1.297      ;
; 0.075  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.598      ; 0.825      ;
; 0.108  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.769      ; 1.029      ;
; 0.109  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK        ; 0.000        ; 0.769      ; 1.030      ;
; 0.113  ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCSI_SM:u_SCSI_SM|RE_o                                                ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK        ; -0.500       ; 1.331      ; 1.237      ;
; 0.128  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|RE_o                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.567      ; 0.847      ;
; 0.136  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.278      ; 1.566      ;
; 0.158  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.663      ; 0.973      ;
; 0.172  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 1.278      ; 1.602      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.675      ; 1.042      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.274  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.675      ; 1.101      ;
; 0.282  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.587      ; 1.021      ;
; 0.314  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.466      ;
; 0.319  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PLHW                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.668      ; 1.139      ;
; 0.320  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.689      ; 1.161      ;
; 0.335  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[4]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.619      ; 1.106      ;
; 0.341  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[1]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.625      ; 1.118      ;
; 0.361  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.648      ; 1.161      ;
; 0.376  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PLLW                                                  ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.678      ; 1.206      ;
; 0.391  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.599      ; 1.142      ;
; 0.399  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STATE[4]                                              ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.717      ; 1.268      ;
; 0.406  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.669      ; 1.227      ;
; 0.422  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|F2CPUH                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.668      ; 1.242      ;
; 0.424  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|PAS                                                   ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.668      ; 1.244      ;
; 0.460  ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.619      ; 1.231      ;
; 0.467  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.729      ; 1.348      ;
; 0.486  ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.610      ; 1.248      ;
; 0.494  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.689      ; 1.335      ;
; 0.506  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.723      ; 1.381      ;
; 0.530  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PAS                                                   ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.668      ; 1.350      ;
; 0.536  ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.688      ;
; 0.552  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|STATE[3]                                            ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.589      ; 1.293      ;
; 0.554  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                            ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.710      ; 1.416      ;
; 0.567  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; CPU_SM:u_CPU_SM|PDS                                                   ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.668      ; 1.387      ;
; 0.574  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.664      ; 1.390      ;
; 0.585  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; SCLK                                                                  ; SCLK        ; 0.000        ; -0.041     ; 0.696      ;
; 0.586  ; SCSI_SM:u_SCSI_SM|STATE[2]                                            ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; SCLK                                                                  ; SCLK        ; 0.000        ; 0.000      ; 0.738      ;
; 0.595  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUL                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.591      ; 1.338      ;
; 0.611  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; CPU_SM:u_CPU_SM|F2CPUL                                                ; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK        ; 0.000        ; 0.667      ; 1.430      ;
; 0.611  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.593      ; 1.356      ;
; 0.626  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|F2CPUH                                                ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.592      ; 1.370      ;
; 0.628  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                            ; CPU_SM:u_CPU_SM|PAS                                                   ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK        ; 0.000        ; 0.592      ; 1.372      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.443 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.764      ; 0.614      ;
; -0.353 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.764      ; 0.704      ;
; -0.342 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.764      ; 0.715      ;
; -0.259 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.764      ; 0.798      ;
; -0.097 ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.764      ; 0.960      ;
; 0.057  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.764      ; 0.614      ;
; 0.147  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.764      ; 0.704      ;
; 0.158  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.764      ; 0.715      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.764      ; 0.798      ;
; 0.377  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.529      ;
; 0.392  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.544      ;
; 0.403  ; CPU_SM:u_CPU_SM|DECFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; -0.500       ; 0.764      ; 0.960      ;
; 0.429  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.581      ;
; 0.445  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.597      ;
; 0.470  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.622      ;
; 0.472  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.624      ;
; 0.479  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.631      ;
; 0.527  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.679      ;
; 0.531  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.683      ;
; 0.559  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.711      ;
; 0.578  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.730      ;
; 0.721  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; CPU_SM:u_CPU_SM|DECFIFO ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; 0.000      ; 0.873      ;
; 1.166  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.567     ; 0.751      ;
; 1.168  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.567     ; 0.753      ;
; 1.248  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.567     ; 0.833      ;
; 1.249  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.567     ; 0.834      ;
; 1.354  ; CPU_SM:u_CPU_SM|INCFIFO                                       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ; SCLK                    ; CPU_SM:u_CPU_SM|DECFIFO ; 0.000        ; -0.567     ; 0.939      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LLW'                                                                                                                                                    ;
+--------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                    ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.331 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.115      ;
; -0.297 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.149      ;
; -0.270 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.295      ; 1.177      ;
; -0.243 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.223      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.295      ; 1.206      ;
; -0.240 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.221      ;
; -0.240 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.221      ;
; -0.240 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.221      ;
; -0.240 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.221      ;
; -0.240 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.221      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.238 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.228      ;
; -0.236 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.295      ; 1.211      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.235 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[5][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.210      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.232 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.214      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.225 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.220      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.218 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.228      ;
; -0.217 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.291      ; 1.226      ;
; -0.214 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.295      ; 1.233      ;
; -0.212 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.254      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.314      ; 1.255      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[1][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.240      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.255      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.255      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.255      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.255      ;
; -0.206 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.309      ; 1.255      ;
; -0.190 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.291      ; 1.253      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[5][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.262      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.177 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.293      ; 1.268      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.175 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.271      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][3] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][5] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][6] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.163 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[4][7] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.294      ; 1.283      ;
; -0.160 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.315      ; 1.307      ;
; -0.157 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][1] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.310      ; 1.305      ;
; -0.157 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][4] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.310      ; 1.305      ;
; -0.157 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][2] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.310      ; 1.305      ;
; -0.157 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][0] ; CPU_SM:u_CPU_SM|INCNI ; LLW         ; 0.000        ; 1.310      ; 1.305      ;
+--------+------------------------------------------------------+----------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LHW'                                                                                                                                                     ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.271 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 0.989      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.241 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.019      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[7][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.186 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[6][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.080      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.178 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.090      ;
; -0.173 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[4][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.122      ; 1.101      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.168 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.100      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.159 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[0][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.101      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.151 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|BUFFER[2][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.109      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.144 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[1][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.124      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.141 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[3][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.116      ; 1.127      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.138 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[7][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.128      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][21] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][22] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.129 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[6][23] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.114      ; 1.137      ;
; -0.128 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][17] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.132      ;
; -0.128 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][20] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.132      ;
; -0.128 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][18] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.132      ;
; -0.128 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][16] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.132      ;
; -0.128 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|BUFFER[0][19] ; CPU_SM:u_CPU_SM|INCNI ; LHW         ; 0.000        ; 1.108      ; 1.132      ;
+--------+------------------------------------------------------+-----------------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|PAS'                                                                                                                                                                                    ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                            ; Launch Clock          ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+
; 0.172 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 0.866      ;
; 0.173 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 0.867      ;
; 0.174 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 0.868      ;
; 0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.910      ;
; 0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.910      ;
; 0.211 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.910      ;
; 0.213 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.912      ;
; 0.214 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.913      ;
; 0.214 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.913      ;
; 0.214 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 0.913      ;
; 0.289 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 0.981      ;
; 0.290 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 0.982      ;
; 0.307 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 0.999      ;
; 0.323 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.003      ;
; 0.324 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.004      ;
; 0.325 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.005      ;
; 0.330 ; fifo:int_fifo|BUFFER[3][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.045      ; 0.527      ;
; 0.338 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.017      ;
; 0.341 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.020      ;
; 0.342 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.021      ;
; 0.342 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.021      ;
; 0.342 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.021      ;
; 0.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.023      ;
; 0.344 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.023      ;
; 0.345 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.024      ;
; 0.358 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.057      ;
; 0.366 ; fifo:int_fifo|BUFFER[1][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.010      ; 0.528      ;
; 0.367 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 1.061      ;
; 0.371 ; fifo:int_fifo|BUFFER[3][24]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.010      ; 0.533      ;
; 0.375 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.074      ;
; 0.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.081      ;
; 0.379 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 1.071      ;
; 0.380 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 1.072      ;
; 0.380 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 1.072      ;
; 0.382 ; fifo:int_fifo|BUFFER[1][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.045      ; 0.579      ;
; 0.385 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.084      ;
; 0.411 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 1.105      ;
; 0.413 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.553      ; 1.118      ;
; 0.434 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.133      ;
; 0.444 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.553      ; 1.149      ;
; 0.457 ; fifo:int_fifo|BUFFER[3][18]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.030     ; 0.579      ;
; 0.460 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.540      ; 1.152      ;
; 0.465 ; fifo:int_fifo|BUFFER[7][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.629      ;
; 0.468 ; fifo:int_fifo|BUFFER[7][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.632      ;
; 0.470 ; fifo:int_fifo|BUFFER[7][29]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.634      ;
; 0.475 ; fifo:int_fifo|BUFFER[3][19]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.598      ;
; 0.476 ; fifo:int_fifo|BUFFER[6][12]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.681      ;
; 0.480 ; fifo:int_fifo|BUFFER[7][11]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.685      ;
; 0.481 ; fifo:int_fifo|BUFFER[7][10]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.686      ;
; 0.482 ; fifo:int_fifo|BUFFER[6][13]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.687      ;
; 0.483 ; fifo:int_fifo|BUFFER[1][23]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.016     ; 0.619      ;
; 0.486 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.185      ;
; 0.487 ; fifo:int_fifo|BUFFER[6][15]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.692      ;
; 0.492 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 1.186      ;
; 0.494 ; fifo:int_fifo|BUFFER[1][21]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.617      ;
; 0.496 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.553      ; 1.201      ;
; 0.503 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.202      ;
; 0.514 ; fifo:int_fifo|BUFFER[6][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.678      ;
; 0.515 ; fifo:int_fifo|BUFFER[7][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.679      ;
; 0.519 ; fifo:int_fifo|BUFFER[7][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.683      ;
; 0.523 ; fifo:int_fifo|BUFFER[6][31]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.687      ;
; 0.525 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.224      ;
; 0.528 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.227      ;
; 0.531 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.542      ; 1.225      ;
; 0.533 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.232      ;
; 0.535 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.237      ;
; 0.535 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.237      ;
; 0.536 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.235      ;
; 0.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.243      ;
; 0.541 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.243      ;
; 0.542 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.244      ;
; 0.545 ; fifo:int_fifo|BUFFER[1][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.668      ;
; 0.546 ; fifo:int_fifo|BUFFER[1][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.669      ;
; 0.548 ; fifo:int_fifo|BUFFER[1][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.671      ;
; 0.549 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.527      ; 1.228      ;
; 0.550 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.230      ;
; 0.553 ; fifo:int_fifo|BUFFER[1][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.029     ; 0.676      ;
; 0.560 ; fifo:int_fifo|BUFFER[7][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.765      ;
; 0.560 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.262      ;
; 0.561 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.263      ;
; 0.562 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.264      ;
; 0.562 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.264      ;
; 0.572 ; fifo:int_fifo|BUFFER[6][8]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.043      ; 0.767      ;
; 0.572 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.252      ;
; 0.577 ; fifo:int_fifo|BUFFER[1][30]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.007      ; 0.736      ;
; 0.582 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.550      ; 1.284      ;
; 0.583 ; fifo:int_fifo|BUFFER[1][1]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.207     ; 0.528      ;
; 0.585 ; fifo:int_fifo|BUFFER[7][17]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 0.710      ;
; 0.586 ; fifo:int_fifo|BUFFER[6][9]                            ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.053      ; 0.791      ;
; 0.588 ; fifo:int_fifo|BUFFER[7][14]                           ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; LLW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.043      ; 0.783      ;
; 0.588 ; fifo:int_fifo|BUFFER[7][22]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 0.713      ;
; 0.590 ; fifo:int_fifo|BUFFER[7][20]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 0.715      ;
; 0.594 ; fifo:int_fifo|BUFFER[3][27]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.009      ; 0.755      ;
; 0.596 ; fifo:int_fifo|BUFFER[6][25]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.760      ;
; 0.596 ; fifo:int_fifo|BUFFER[6][16]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; -0.027     ; 0.721      ;
; 0.604 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.284      ;
; 0.605 ; fifo:int_fifo|BUFFER[6][28]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.012      ; 0.769      ;
; 0.605 ; fifo:int_fifo|BUFFER[1][26]                           ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; LHW                   ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.007      ; 0.764      ;
; 0.605 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.528      ; 1.285      ;
; 0.613 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|PAS ; 0.000        ; 0.547      ; 1.312      ;
+-------+-------------------------------------------------------+--------------------------------------------------------------------+-----------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNI'                                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.367      ;
; 0.292 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.444      ;
; 0.412 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNI ; CPU_SM:u_CPU_SM|INCNI ; 0.000        ; 0.000      ; 0.564      ;
+-------+------------------------------------------------------+------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.396      ;
; 0.252 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.404      ;
; 0.368 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ; CPU_SM:u_CPU_SM|INCNO ; CPU_SM:u_CPU_SM|INCNO ; 0.000        ; 0.000      ; 0.520      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                                                                                     ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.000      ; 0.367      ;
; 0.365 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; SCSI_SM:u_SCSI_SM|INCBO_o ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.130      ; 0.647      ;
; 0.834 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; 0.840      ; 1.826      ;
; 1.334 ; ADDR[2]                                    ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.500       ; 0.840      ; 1.826      ;
; 1.717 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ; ADDR[2]                   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.000        ; -1.502     ; 0.367      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                                                   ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.698 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.550      ;
; 0.700 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.552      ;
; 0.702 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.554      ;
; 0.704 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.556      ;
; 0.705 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.557      ;
; 0.706 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.558      ;
; 0.706 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.558      ;
; 0.747 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.599      ;
; 0.751 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.603      ;
; 0.753 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.605      ;
; 0.816 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.668      ;
; 0.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.670      ;
; 0.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.670      ;
; 0.821 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.200      ; 0.673      ;
; 0.897 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.213      ; 0.762      ;
; 0.959 ; SCSI_SM:u_SCSI_SM|S2F_o   ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; SCLK         ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -0.500       ; 0.213      ; 0.824      ;
+-------+---------------------------+------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.888 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 1.000        ; -0.661     ; 1.259      ;
+--------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; -0.454 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.500        ; 1.000      ; 1.986      ;
; 0.046  ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 1.000        ; 1.000      ; 1.986      ;
+--------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCLK'                                                                                                           ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.436 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; 0.500        ; -0.005     ; 0.963      ;
; -0.436 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; 0.500        ; -0.005     ; 0.963      ;
; -0.431 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 0.960      ;
; -0.431 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; 0.500        ; -0.003     ; 0.960      ;
; -0.427 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; 0.500        ; -0.004     ; 0.955      ;
; -0.417 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; 0.500        ; -0.002     ; 0.947      ;
; -0.414 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; 0.500        ; 0.000      ; 0.946      ;
; -0.414 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; 0.500        ; 0.022      ; 0.968      ;
; 0.181  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; 0.500        ; 0.611      ; 0.962      ;
; 0.181  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; 0.500        ; 0.611      ; 0.962      ;
; 0.184  ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; 0.500        ; 0.620      ; 0.968      ;
+--------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                            ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.254 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.500        ; 0.684      ; 1.103      ;
; 0.754 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 1.000        ; 0.684      ; 1.103      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ADDR[2]'                                                                                                                                            ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.259 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.781      ; 2.054      ;
; 0.454 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.974      ; 2.052      ;
; 0.454 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.500        ; 1.974      ; 2.052      ;
; 0.672 ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 1.000        ; 0.836      ; 1.196      ;
; 0.759 ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.781      ; 2.054      ;
; 0.954 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.974      ; 2.052      ;
; 0.954 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 1.000        ; 1.974      ; 2.052      ;
+-------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ADDR[2]'                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.974      ; 2.052      ;
; -0.074 ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.974      ; 2.052      ;
; 0.121  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; 0.000        ; 1.781      ; 2.054      ;
; 0.208  ; CPU_SM:u_CPU_SM|STOPFLUSH ; registers:u_registers|FLUSHFIFO                                 ; SCLK         ; ADDR[2]     ; 0.000        ; 0.836      ; 1.196      ;
; 0.426  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.974      ; 2.052      ;
; 0.426  ; ADDR[2]                   ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.974      ; 2.052      ;
; 0.621  ; ADDR[2]                   ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; ADDR[2]      ; ADDR[2]     ; -0.500       ; 1.781      ; 2.054      ;
+--------+---------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                                                             ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock            ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+
; 0.126 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; 0.000        ; 0.684      ; 1.103      ;
; 0.626 ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_o ; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; -0.500       ; 0.684      ; 1.103      ;
+-------+-------------------------+----------------------------+-------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCLK'                                                                                                           ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.696 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[1] ; SCLK         ; SCLK        ; -0.500       ; 0.620      ; 0.968      ;
; 0.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[3] ; SCLK         ; SCLK        ; -0.500       ; 0.611      ; 0.962      ;
; 0.699 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[4] ; SCLK         ; SCLK        ; -0.500       ; 0.611      ; 0.962      ;
; 1.294 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]   ; SCLK         ; SCLK        ; -0.500       ; 0.000      ; 0.946      ;
; 1.294 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[2] ; SCLK         ; SCLK        ; -0.500       ; 0.022      ; 0.968      ;
; 1.297 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]   ; SCLK         ; SCLK        ; -0.500       ; -0.002     ; 0.947      ;
; 1.307 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]   ; SCLK         ; SCLK        ; -0.500       ; -0.004     ; 0.955      ;
; 1.311 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 0.960      ;
; 1.311 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]   ; SCLK         ; SCLK        ; -0.500       ; -0.003     ; 0.960      ;
; 1.316 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|STATE[0] ; SCLK         ; SCLK        ; -0.500       ; -0.005     ; 0.963      ;
; 1.316 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_  ; SCLK         ; SCLK        ; -0.500       ; -0.005     ; 0.963      ;
+-------+---------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+
; 0.834 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0.000        ; 1.000      ; 1.986      ;
; 1.334 ; ADDR[2]   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; ADDR[2]      ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; -0.500       ; 1.000      ; 1.986      ;
+-------+-----------+----------------------------------------------------------------+--------------+-----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                                                  ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.768 ; CPU_SM:u_CPU_SM|INCFIFO ; SCSI_SM:u_SCSI_SM|RIFIFO_o ; SCLK         ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; 0.000        ; -0.661     ; 1.259      ;
+-------+-------------------------+----------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SCLK  ; Rise       ; SCLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; AS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGACK       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BREQ        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DIEL        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DMAENA      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|DREQ_       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNI       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|INCNO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PAS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PDS         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLHW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|PLLW        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|SIZE1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DSACK_LATCHED_[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; DS_O_                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LHW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; LLW                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCLK  ; Rise       ; SCSI_SM:u_SCSI_SM|STATE[1]  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADDR[2]'                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ADDR[2] ; Rise       ; ADDR[2]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|A1                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|FLUSHFIFO                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|FF        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; registers:u_registers|registers_istr:u_registers_istr|INT_P     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; ADDR[2]|combout                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datad                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|A1|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|FLUSHFIFO|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ACR_WR|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_RD_~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_RD_~0|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_RD_~0|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|CONTR_RD_~0|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|CONTR_WR|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|FLUSH_~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ISTR_RD_~0|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_addr_decoder|ST_DMA|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|ST_DMA|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_addr_decoder|h_0C|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Fall       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|FF|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADDR[2] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                          ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LHW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[0][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[1][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[2][31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LHW   ; Rise       ; fifo:int_fifo|BUFFER[3][17] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LLW'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[2][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LLW   ; Rise       ; fifo:int_fifo|BUFFER[3][10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PAS'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS|regout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|inclk[0]                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_CPU_SM|PAS~clkctrl|outclk                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[7]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PAS ; Rise       ; u_datapath|u_datapath_output|LD_LATCH[8]|clk                       ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|PDS'                                                                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Fall       ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS|regout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|inclk[0]                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_CPU_SM|PDS~clkctrl|outclk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|PDS ; Rise       ; u_datapath|u_datapath_input|UD_LATCH[9]|clk                      ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|nLS2CPU'                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Fall       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU|regout                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|inclk[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_SCSI_SM|nLS2CPU~clkctrl|outclk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[4]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[5]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; Rise       ; u_datapath|u_datapath_scsi|SCSI_DATA_LATCHED[7]|clk                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|DECFIFO'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|COUNT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[1]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|COUNT[2]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOEMPTY|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|FIFOFULL|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datab                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; int_fifo|u_full_empty_ctr|clk|datab                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|DECFIFO ; Rise       ; u_CPU_SM|DECFIFO|regout                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNI'                                                                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; INCNI|datac                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; int_fifo|u_next_in_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNI ; Rise       ; u_CPU_SM|INCNI|regout                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CPU_SM:u_CPU_SM|INCNO'                                                                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; INCNO|datac                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; int_fifo|u_next_out_cntr|COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CPU_SM:u_CPU_SM|INCNO ; Rise       ; u_CPU_SM|INCNO|regout                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|INCBO_o'                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO0|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datab          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1_CLK|datab          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; int_fifo|u_byte_ptr|BO1|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|INCBO_o ; Rise       ; u_SCSI_SM|INCBO_o|regout                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RDFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RDFIFO_d ; Rise       ; u_SCSI_SM|RDFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|RIFIFO_d'                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_d|regout  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|RIFIFO_d ; Rise       ; u_SCSI_SM|RIFIFO_o|clk     ;
+--------+--------------+----------------+------------------+----------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SCSI_SM:u_SCSI_SM|STATE[0]'                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|STATE[0]|regout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|nLS2CPU|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_inputs|E24~0|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCSI_SM:u_SCSI_SM|STATE[0] ; Rise       ; u_SCSI_SM|u_scsi_sm_outputs|SET_DSACK|datac   ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                 ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; rtl~0|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; rtl~0|datad                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Fall       ; u_registers|u_registers_term|REG_DSK_|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|regout            ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 2.383  ; 2.383  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -0.548 ; -0.548 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -0.392 ; -0.392 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 2.300  ; 2.300  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 2.255  ; 2.255  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 2.383  ; 2.383  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 1.712  ; 1.712  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 1.712  ; 1.712  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 2.034  ; 2.034  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.135 ; -0.135 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.059  ; 0.059  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.105  ; 2.105  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 1.654  ; 1.654  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 1.908  ; 1.908  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 2.105  ; 2.105  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 2.173  ; 2.173  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 2.093  ; 2.093  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 2.133  ; 2.133  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 2.173  ; 2.173  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 2.097  ; 2.097  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 1.964  ; 1.964  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 1.952  ; 1.952  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 1.965  ; 1.965  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 1.859  ; 1.859  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 2.141  ; 2.141  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 2.027  ; 2.027  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 1.995  ; 1.995  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 1.991  ; 1.991  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 1.930  ; 1.930  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 2.002  ; 2.002  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 1.962  ; 1.962  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 1.977  ; 1.977  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 3.381  ; 3.381  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 2.533  ; 2.533  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 3.084  ; 3.084  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 3.106  ; 3.106  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 3.079  ; 3.079  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 2.658  ; 2.658  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 3.005  ; 3.005  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 2.497  ; 2.497  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 2.623  ; 2.623  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 2.913  ; 2.913  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 3.381  ; 3.381  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 2.396  ; 2.396  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 3.046  ; 3.046  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 2.480  ; 2.480  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 2.934  ; 2.934  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 2.800  ; 2.800  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 2.749  ; 2.749  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 3.381  ; 3.381  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 2.864  ; 2.864  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 3.193  ; 3.193  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 3.381  ; 3.381  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 3.197  ; 3.197  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 2.796  ; 2.796  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 3.112  ; 3.112  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 2.922  ; 2.922  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 2.990  ; 2.990  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 3.382  ; 3.382  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 3.123  ; 3.123  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 3.177  ; 3.177  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 2.846  ; 2.846  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 3.364  ; 3.364  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 2.754  ; 2.754  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 2.893  ; 2.893  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 2.598  ; 2.598  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 3.098  ; 3.098  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 2.997  ; 2.997  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 3.382  ; 3.382  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 2.923  ; 2.923  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 3.239  ; 3.239  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 2.755  ; 2.755  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 3.338  ; 3.338  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 3.021  ; 3.021  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 2.840  ; 2.840  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 2.908  ; 2.908  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 2.869  ; 2.869  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 2.694  ; 2.694  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 2.908  ; 2.908  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 2.722  ; 2.722  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 2.633  ; 2.633  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 2.869  ; 2.869  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 2.782  ; 2.782  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 2.739  ; 2.739  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 3.066  ; 3.066  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 3.066  ; 3.066  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 2.735  ; 2.735  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 3.332  ; 3.332  ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; 5.024  ; 5.024  ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; -0.159 ; -0.159 ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 2.496  ; 2.496  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.662  ; 0.662  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.340  ; 0.340  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 4.781  ; 4.781  ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 4.781  ; 4.781  ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 4.531  ; 4.531  ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 4.041  ; 4.041  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 3.341  ; 3.341  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.640  ; 0.640  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 3.513  ; 3.513  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 3.513  ; 3.513  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 2.339  ; 2.339  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 2.558  ; 2.558  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.885  ; 3.885  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 0.954  ; 0.954  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.110  ; 1.110  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.802  ; 3.802  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.757  ; 3.757  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.885  ; 3.885  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.977  ; 2.977  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.977  ; 2.977  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.367  ; 1.367  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 1.561  ; 1.561  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.711  ; 2.711  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.287  ; 2.287  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.142  ; 2.142  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.310  ; 2.310  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.711  ; 2.711  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.241  ; 2.241  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.206  ; 2.206  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.301  ; 2.301  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 2.163  ; 2.163  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 0.668  ; 0.668  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 0.668  ; 0.668  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 0.512  ; 0.512  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -2.180 ; -2.180 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -2.135 ; -2.135 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -2.263 ; -2.263 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.355 ; -1.355 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.355 ; -1.355 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -1.902 ; -1.902 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 0.255  ; 0.255  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.061  ; 0.061  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.534 ; -1.534 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.534 ; -1.534 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -1.788 ; -1.788 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -1.985 ; -1.985 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -1.739 ; -1.739 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -1.973 ; -1.973 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -2.013 ; -2.013 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.053 ; -2.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -1.977 ; -1.977 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -1.844 ; -1.844 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -1.832 ; -1.832 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -1.845 ; -1.845 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -1.739 ; -1.739 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.021 ; -2.021 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -1.907 ; -1.907 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -1.875 ; -1.875 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -1.871 ; -1.871 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -1.810 ; -1.810 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -1.882 ; -1.882 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -1.842 ; -1.842 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -1.857 ; -1.857 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.736 ; -1.736 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -2.216 ; -2.216 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.082 ; -2.082 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -2.251 ; -2.251 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.065 ; -2.065 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -2.519 ; -2.519 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -1.900 ; -1.900 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -2.272 ; -2.272 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -2.300 ; -2.300 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.498 ; -2.498 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -2.058 ; -2.058 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -2.441 ; -2.441 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -1.736 ; -1.736 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -2.373 ; -2.373 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -2.179 ; -2.179 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -1.911 ; -1.911 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -2.116 ; -2.116 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -2.216 ; -2.216 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -2.331 ; -2.331 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -2.044 ; -2.044 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -2.333 ; -2.333 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -2.050 ; -2.050 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -2.152 ; -2.152 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -2.187 ; -2.187 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.577 ; -2.577 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.619 ; -2.619 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.427 ; -2.427 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -3.024 ; -3.024 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.273 ; -2.273 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.312 ; -2.312 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.187 ; -2.187 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.707 ; -2.707 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.279 ; -2.279 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -3.081 ; -3.081 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.475 ; -2.475 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.875 ; -2.875 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.345 ; -2.345 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -2.995 ; -2.995 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.663 ; -2.663 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.305 ; -2.305 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -1.929 ; -1.929 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.002 ; -2.002 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -2.029 ; -2.029 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -2.398 ; -2.398 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -2.291 ; -2.291 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -2.088 ; -2.088 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -1.929 ; -1.929 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -1.981 ; -1.981 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -2.013 ; -2.013 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.946 ; -2.946 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.946 ; -2.946 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -2.148 ; -2.148 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -3.148 ; -3.148 ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; -2.553 ; -2.553 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 0.279  ; 0.279  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.376 ; -2.376 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.542 ; -0.542 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.198  ; 0.198  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.268 ; -2.268 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.386 ; -2.386 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.268 ; -2.268 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.343 ; -2.343 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.431 ; -2.431 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.326  ; 0.326  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.219 ; -2.219 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -3.393 ; -3.393 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.219 ; -2.219 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.438 ; -2.438 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.834 ; -0.834 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.834 ; -0.834 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.990 ; -0.990 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.682 ; -3.682 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.637 ; -3.637 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.765 ; -3.765 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.857 ; -2.857 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.857 ; -2.857 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.247 ; -1.247 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.441 ; -1.441 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.022 ; -2.022 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.167 ; -2.167 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.022 ; -2.022 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.190 ; -2.190 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.591 ; -2.591 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.121 ; -2.121 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.086 ; -2.086 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.181 ; -2.181 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.043 ; -2.043 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                    ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 6.851 ; 6.851 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 6.450 ; 6.450 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 6.851 ; 6.851 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 5.279 ; 5.279 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 5.351 ; 5.351 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.551 ; 4.551 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.889 ; 4.889 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 5.064 ; 5.064 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 4.690 ; 4.690 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 7.532 ; 7.532 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 7.095 ; 7.095 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 7.059 ; 7.059 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 7.532 ; 7.532 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 7.133 ; 7.133 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.622 ; 6.622 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.996 ; 6.996 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.969 ; 6.969 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 7.078 ; 7.078 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 5.728 ; 5.728 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.500 ; 4.500 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 5.728 ; 5.728 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 5.631 ; 5.631 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 5.328 ; 5.328 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.132 ; 4.132 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.620 ; 4.620 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.795 ; 4.795 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 5.293 ; 5.293 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.186 ; 4.186 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.660 ; 4.660 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 5.043 ; 5.043 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 5.216 ; 5.216 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.511 ; 5.511 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.391 ; 5.391 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.931 ; 6.931 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.320 ; 6.320 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.285 ; 6.285 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.931 ; 6.931 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.480 ; 6.480 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.184 ; 6.184 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.199 ; 6.199 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.144 ; 6.144 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.451 ; 6.451 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.531 ; 5.531 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.531 ; 5.531 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.601 ; 4.601 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.448 ; 4.448 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.747 ; 4.747 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.249 ; 4.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.198 ; 5.198 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.437 ; 5.437 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.102 ; 5.102 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.406 ; 4.406 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.375 ; 4.375 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.415 ; 4.415 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.494 ; 4.494 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.366 ; 4.366 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.951 ; 4.951 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.606 ; 4.606 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.695 ; 4.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.992 ; 4.992 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.855 ; 4.855 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.008 ; 5.008 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.423 ; 4.423 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.366 ; 4.366 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.904 ; 4.904 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.792 ; 4.792 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.805 ; 4.805 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.439 ; 5.439 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.869 ; 4.869 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.686 ; 4.686 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.998 ; 4.998 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.861 ; 4.861 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.092 ; 5.092 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.685 ; 4.685 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.105 ; 5.105 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.053 ; 5.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.959 ; 4.959 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.635 ; 4.635 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.779 ; 4.779 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.935 ; 4.935 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.816 ; 4.816 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.753 ; 4.753 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.053 ; 5.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.927 ; 4.927 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 7.122 ; 7.122 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 6.406 ; 6.406 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 6.471 ; 6.471 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 7.122 ; 7.122 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 6.656 ; 6.656 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 6.269 ; 6.269 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 6.378 ; 6.378 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 6.230 ; 6.230 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 6.802 ; 6.802 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 7.133 ; 7.133 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 6.576 ; 6.576 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 6.330 ; 6.330 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 7.133 ; 7.133 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 6.225 ; 6.225 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 6.276 ; 6.276 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 6.101 ; 6.101 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 6.449 ; 6.449 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 6.496 ; 6.496 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 5.926 ; 5.926 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 5.393 ; 5.393 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.610 ; 4.610 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.992 ; 4.992 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.577 ; 4.577 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.659 ; 4.659 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 5.125 ; 5.125 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 5.262 ; 5.262 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.462 ; 5.462 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 5.135 ; 5.135 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.493 ; 4.493 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.848 ; 4.848 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.611 ; 4.611 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.470 ; 4.470 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.917 ; 4.917 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 5.254 ; 5.254 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 5.150 ; 5.150 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 5.042 ; 5.042 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 5.083 ; 5.083 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 5.234 ; 5.234 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 5.060 ; 5.060 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.752 ; 4.752 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 5.049 ; 5.049 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.709 ; 4.709 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.890 ; 4.890 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 5.079 ; 5.079 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 5.926 ; 5.926 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 5.249 ; 5.249 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 5.379 ; 5.379 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 5.244 ; 5.244 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 5.373 ; 5.373 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 5.467 ; 5.467 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 5.602 ; 5.602 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 4.323 ; 4.323 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 6.140 ; 6.140 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 5.573 ; 5.573 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 5.665 ; 5.665 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 6.140 ; 6.140 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 5.738 ; 5.738 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 5.258 ; 5.258 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 5.517 ; 5.517 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 5.546 ; 5.546 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 5.651 ; 5.651 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 3.937 ; 3.937 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.962 ; 3.962 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 3.973 ; 3.973 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.858 ; 3.858 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 3.767 ; 3.767 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 4.322 ; 4.322 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.025 ; 4.025 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 3.995 ; 3.995 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.928 ; 3.928 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.529 ; 4.529 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.407 ; 4.407 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.644 ; 3.644 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.444 ; 3.444 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 6.030 ; 6.030 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.593 ; 5.593 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.557 ; 5.557 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 6.030 ; 6.030 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.631 ; 5.631 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.120 ; 5.120 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.494 ; 5.494 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.467 ; 5.467 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.576 ; 5.576 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.078 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.078 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.661 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.259 ; 5.259 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.981 ; 4.981 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.540 ; 4.540 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.024 ; 4.024 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.641 ; 4.641 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.311 ; 4.311 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.115 ; 5.115 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.722 ; 4.722 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.478 ; 4.478 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.520 ; 4.520 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.104 ; 5.104 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.423 ; 4.423 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.063 ; 5.063 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.691 ; 4.691 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.259 ; 5.259 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.911 ; 4.911 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.016 ; 5.016 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.078 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.078 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.661 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.882 ; 3.882 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.882 ; 3.882 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.465 ; 3.465 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.467 ; 4.467 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.376 ; 4.376 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.494 ; 4.494 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.762 ; 4.762 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 4.690 ; 4.690 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.591 ; 6.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 7.003 ; 7.003 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 7.059 ; 7.059 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 7.244 ; 7.244 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 7.133 ; 7.133 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.591 ; 6.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.996 ; 6.996 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.749 ; 6.749 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 7.078 ; 7.078 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.467 ; 4.467 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.376 ; 4.376 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.494 ; 4.494 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.762 ; 4.762 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 4.690 ; 4.690 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.186 ; 4.186 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.660 ; 4.660 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 5.043 ; 5.043 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 5.216 ; 5.216 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.511 ; 5.511 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.391 ; 5.391 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.058 ; 5.058 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.254 ; 5.254 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.307 ; 5.307 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.072 ; 6.072 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.199 ; 5.199 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.106 ; 5.106 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.230 ; 5.230 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.058 ; 5.058 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.397 ; 5.397 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.246 ; 4.246 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.531 ; 5.531 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.601 ; 4.601 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.448 ; 4.448 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.747 ; 4.747 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.249 ; 4.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.198 ; 5.198 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.437 ; 5.437 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.102 ; 5.102 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.406 ; 4.406 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.375 ; 4.375 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.415 ; 4.415 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.494 ; 4.494 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.366 ; 4.366 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.951 ; 4.951 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.606 ; 4.606 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.695 ; 4.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.760 ; 4.760 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.518 ; 4.518 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.822 ; 4.822 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.380 ; 4.380 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.246 ; 4.246 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.596 ; 4.596 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.471 ; 4.471 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.484 ; 4.484 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.561 ; 4.561 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.543 ; 4.543 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.265 ; 4.265 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.706 ; 4.706 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.718 ; 4.718 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.484 ; 4.484 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.472 ; 4.472 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.974 ; 4.974 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.635 ; 4.635 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.959 ; 4.959 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.635 ; 4.635 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.779 ; 4.779 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.935 ; 4.935 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.816 ; 4.816 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.753 ; 4.753 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.053 ; 5.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.927 ; 4.927 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.296 ; 5.296 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.569 ; 5.569 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 5.822 ; 5.822 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 6.116 ; 6.116 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 5.927 ; 5.927 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 5.309 ; 5.309 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 5.756 ; 5.756 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 5.296 ; 5.296 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 5.645 ; 5.645 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 5.303 ; 5.303 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.347 ; 5.347 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 5.717 ; 5.717 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 6.099 ; 6.099 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 5.476 ; 5.476 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 5.303 ; 5.303 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 5.541 ; 5.541 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 5.356 ; 5.356 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 5.688 ; 5.688 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.084 ; 4.084 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 4.787 ; 4.787 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.084 ; 4.084 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.366 ; 4.366 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.286 ; 4.286 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.334 ; 4.334 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 4.419 ; 4.419 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 4.423 ; 4.423 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.082 ; 5.082 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.751 ; 4.751 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.252 ; 4.252 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.594 ; 4.594 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.371 ; 4.371 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.100 ; 4.100 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.426 ; 4.426 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.485 ; 4.485 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.799 ; 4.799 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.182 ; 4.182 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.814 ; 4.814 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.961 ; 4.961 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.858 ; 4.858 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.541 ; 4.541 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.914 ; 4.914 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.585 ; 4.585 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.793 ; 4.793 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.803 ; 4.803 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.877 ; 4.877 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.529 ; 4.529 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.878 ; 4.878 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.727 ; 4.727 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.872 ; 4.872 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.749 ; 4.749 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.873 ; 4.873 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 4.323 ; 4.323 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.183 ; 4.183 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.183 ; 4.183 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.350 ; 4.350 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.663 ; 4.663 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.563 ; 4.563 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.687 ; 4.687 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.944 ; 4.944 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.925 ; 4.925 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.573 ; 4.573 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 3.937 ; 3.937 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.962 ; 3.962 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 3.973 ; 3.973 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.858 ; 3.858 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 3.767 ; 3.767 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 4.322 ; 4.322 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.025 ; 4.025 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 3.995 ; 3.995 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.928 ; 3.928 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.529 ; 4.529 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.407 ; 4.407 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.644 ; 3.644 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.444 ; 3.444 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.851 ; 4.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.128 ; 5.128 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.234 ; 5.234 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.504 ; 5.504 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.941 ; 4.941 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.851 ; 4.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.072 ; 5.072 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.009 ; 5.009 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.957 ; 4.957 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.661 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.078 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.661 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.024 ; 4.024 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.981 ; 4.981 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.540 ; 4.540 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.024 ; 4.024 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.641 ; 4.641 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.311 ; 4.311 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.115 ; 5.115 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.722 ; 4.722 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.478 ; 4.478 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.520 ; 4.520 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.104 ; 5.104 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.423 ; 4.423 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.063 ; 5.063 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.691 ; 4.691 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.259 ; 5.259 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.911 ; 4.911 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.016 ; 5.016 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.661 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.078 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.661 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.465 ; 3.465 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.882 ; 3.882 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.465 ; 3.465 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 4.624 ; 4.587 ; 4.587 ; 4.624 ;
; ADDR[3]    ; DATA[1]     ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; ADDR[3]    ; DATA[2]     ; 5.366 ; 4.991 ; 4.991 ; 5.366 ;
; ADDR[3]    ; DATA[4]     ; 5.283 ; 5.283 ; 5.283 ; 5.283 ;
; ADDR[3]    ; DATA[5]     ; 4.256 ; 4.219 ; 4.219 ; 4.256 ;
; ADDR[3]    ; DATA[6]     ; 4.744 ; 4.707 ; 4.707 ; 4.744 ;
; ADDR[3]    ; DATA[7]     ; 4.919 ; 4.882 ; 4.882 ; 4.919 ;
; ADDR[3]    ; DATA[8]     ; 4.777 ;       ;       ; 4.777 ;
; ADDR[3]    ; DATA_OE_    ; 4.307 ;       ;       ; 4.307 ;
; ADDR[3]    ; PD_PORT[0]  ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.445 ; 4.445 ; 4.445 ; 4.445 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; ADDR[4]    ; DATA[0]     ; 7.297 ;       ;       ; 7.297 ;
; ADDR[4]    ; DATA[1]     ; 7.436 ; 7.436 ; 7.436 ; 7.436 ;
; ADDR[4]    ; DATA[2]     ;       ; 8.076 ; 8.076 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.993 ; 7.993 ; 7.993 ; 7.993 ;
; ADDR[4]    ; DATA[5]     ; 6.929 ;       ;       ; 6.929 ;
; ADDR[4]    ; DATA[6]     ; 7.417 ;       ;       ; 7.417 ;
; ADDR[4]    ; DATA[7]     ; 7.592 ;       ;       ; 7.592 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.487 ; 7.487 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.999 ; 6.999 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.227 ; 7.102 ; 7.102 ; 7.227 ;
; ADDR[5]    ; DATA[1]     ; 7.366 ; 7.366 ; 7.366 ; 7.366 ;
; ADDR[5]    ; DATA[2]     ; 7.469 ; 8.006 ; 8.006 ; 7.469 ;
; ADDR[5]    ; DATA[4]     ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; ADDR[5]    ; DATA[5]     ; 6.859 ; 6.734 ; 6.734 ; 6.859 ;
; ADDR[5]    ; DATA[6]     ; 7.347 ; 7.222 ; 7.222 ; 7.347 ;
; ADDR[5]    ; DATA[7]     ; 7.522 ; 7.397 ; 7.397 ; 7.522 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.417 ; 7.417 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.954 ; 6.954 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.355 ; 7.230 ; 7.230 ; 7.355 ;
; ADDR[6]    ; DATA[1]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; ADDR[6]    ; DATA[2]     ; 7.597 ; 8.134 ; 8.134 ; 7.597 ;
; ADDR[6]    ; DATA[4]     ; 8.051 ; 8.051 ; 8.051 ; 8.051 ;
; ADDR[6]    ; DATA[5]     ; 6.987 ; 6.862 ; 6.862 ; 6.987 ;
; ADDR[6]    ; DATA[6]     ; 7.475 ; 7.350 ; 7.350 ; 7.475 ;
; ADDR[6]    ; DATA[7]     ; 7.650 ; 7.525 ; 7.525 ; 7.650 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.545 ; 7.545 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 7.082 ; 7.082 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.862 ;       ;       ; 6.862 ;
; DATA[1]    ; PD_PORT[1]  ; 6.474 ;       ;       ; 6.474 ;
; DATA[2]    ; PD_PORT[2]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[3]    ; PD_PORT[3]  ; 6.730 ;       ;       ; 6.730 ;
; DATA[4]    ; PD_PORT[4]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[5]    ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; DATA[6]    ; PD_PORT[6]  ; 6.577 ;       ;       ; 6.577 ;
; DATA[7]    ; PD_PORT[7]  ; 6.779 ;       ;       ; 6.779 ;
; INTA       ; _INT        ;       ; 6.341 ; 6.341 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.298 ;       ;       ; 6.298 ;
; PD_PORT[1] ; PD_PORT[1]  ; 7.077 ;       ;       ; 7.077 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.983 ;       ;       ; 6.983 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.889 ;       ;       ; 6.889 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.556 ;       ;       ; 6.556 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.423 ;       ;       ; 6.423 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.217 ;       ;       ; 6.217 ;
; R_W        ; DATA[0]     ; 4.310 ; 6.478 ; 6.478 ; 4.310 ;
; R_W        ; DATA[1]     ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; R_W        ; DATA[2]     ; 7.349 ; 4.677 ; 4.677 ; 7.349 ;
; R_W        ; DATA[4]     ; 7.266 ; 7.266 ; 7.266 ; 7.266 ;
; R_W        ; DATA[5]     ; 3.942 ; 6.110 ; 6.110 ; 3.942 ;
; R_W        ; DATA[6]     ; 4.430 ; 6.598 ; 6.598 ; 4.430 ;
; R_W        ; DATA[7]     ; 4.605 ; 6.773 ; 6.773 ; 4.605 ;
; R_W        ; DATA[8]     ; 6.649 ;       ;       ; 6.649 ;
; R_W        ; _LED_RD     ;       ; 6.042 ; 6.042 ;       ;
; R_W        ; _LED_WR     ; 5.930 ;       ;       ; 5.930 ;
; _AS        ; DATA[0]     ; 4.837 ; 4.712 ; 4.712 ; 4.837 ;
; _AS        ; DATA[1]     ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; _AS        ; DATA[2]     ; 5.079 ; 5.616 ; 5.616 ; 5.079 ;
; _AS        ; DATA[4]     ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; _AS        ; DATA[5]     ; 4.469 ; 4.344 ; 4.344 ; 4.469 ;
; _AS        ; DATA[6]     ; 4.957 ; 4.832 ; 4.832 ; 4.957 ;
; _AS        ; DATA[7]     ; 5.132 ; 5.007 ; 5.007 ; 5.132 ;
; _AS        ; DATA[8]     ;       ; 5.027 ; 5.027 ;       ;
; _AS        ; DATA_OE_    ; 6.856 ; 4.564 ; 4.564 ; 6.856 ;
; _AS        ; _LED_RD     ; 7.077 ;       ;       ; 7.077 ;
; _AS        ; _LED_WR     ; 6.960 ;       ;       ; 6.960 ;
; _CS        ; DATA[0]     ; 5.031 ; 4.906 ; 4.906 ; 5.031 ;
; _CS        ; DATA[1]     ; 5.170 ; 5.170 ; 5.170 ; 5.170 ;
; _CS        ; DATA[2]     ; 5.273 ; 5.810 ; 5.810 ; 5.273 ;
; _CS        ; DATA[4]     ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; _CS        ; DATA[5]     ; 4.663 ; 4.538 ; 4.538 ; 4.663 ;
; _CS        ; DATA[6]     ; 5.151 ; 5.026 ; 5.026 ; 5.151 ;
; _CS        ; DATA[7]     ; 5.326 ; 5.201 ; 5.201 ; 5.326 ;
; _CS        ; DATA[8]     ;       ; 5.221 ; 5.221 ;       ;
; _CS        ; DATA_OE_    ; 4.249 ; 4.758 ; 4.758 ; 4.249 ;
; _CS        ; _LED_RD     ; 4.376 ;       ;       ; 4.376 ;
; _CS        ; _LED_WR     ; 4.259 ;       ;       ; 4.259 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 4.624 ; 4.587 ; 4.587 ; 4.624 ;
; ADDR[3]    ; DATA[1]     ; 4.533 ; 4.726 ; 4.726 ; 4.533 ;
; ADDR[3]    ; DATA[2]     ; 5.366 ; 4.501 ; 4.501 ; 5.366 ;
; ADDR[3]    ; DATA[4]     ; 4.744 ; 5.283 ; 5.283 ; 4.744 ;
; ADDR[3]    ; DATA[5]     ; 4.256 ; 4.219 ; 4.219 ; 4.256 ;
; ADDR[3]    ; DATA[6]     ; 4.744 ; 4.707 ; 4.707 ; 4.744 ;
; ADDR[3]    ; DATA[7]     ; 4.919 ; 4.882 ; 4.882 ; 4.919 ;
; ADDR[3]    ; DATA[8]     ; 4.777 ;       ;       ; 4.777 ;
; ADDR[3]    ; DATA_OE_    ; 4.307 ;       ;       ; 4.307 ;
; ADDR[3]    ; PD_PORT[0]  ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.445 ; 4.445 ; 4.445 ; 4.445 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; ADDR[4]    ; DATA[0]     ; 7.147 ;       ;       ; 7.147 ;
; ADDR[4]    ; DATA[1]     ; 7.056 ; 7.436 ; 7.436 ; 7.056 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.399 ; 7.399 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.267 ; 7.993 ; 7.993 ; 7.267 ;
; ADDR[4]    ; DATA[5]     ; 6.779 ;       ;       ; 6.779 ;
; ADDR[4]    ; DATA[6]     ; 7.267 ;       ;       ; 7.267 ;
; ADDR[4]    ; DATA[7]     ; 7.442 ;       ;       ; 7.442 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.487 ; 7.487 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.999 ; 6.999 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.227 ; 7.102 ; 7.102 ; 7.227 ;
; ADDR[5]    ; DATA[1]     ; 7.366 ; 7.011 ; 7.011 ; 7.366 ;
; ADDR[5]    ; DATA[2]     ; 7.469 ; 7.366 ; 7.366 ; 7.469 ;
; ADDR[5]    ; DATA[4]     ; 7.923 ; 7.222 ; 7.222 ; 7.923 ;
; ADDR[5]    ; DATA[5]     ; 6.859 ; 6.734 ; 6.734 ; 6.859 ;
; ADDR[5]    ; DATA[6]     ; 7.347 ; 7.222 ; 7.222 ; 7.347 ;
; ADDR[5]    ; DATA[7]     ; 7.522 ; 7.397 ; 7.397 ; 7.522 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.417 ; 7.417 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.954 ; 6.954 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.355 ; 7.230 ; 7.230 ; 7.355 ;
; ADDR[6]    ; DATA[1]     ; 7.494 ; 7.139 ; 7.139 ; 7.494 ;
; ADDR[6]    ; DATA[2]     ; 7.597 ; 7.494 ; 7.494 ; 7.597 ;
; ADDR[6]    ; DATA[4]     ; 8.051 ; 7.350 ; 7.350 ; 8.051 ;
; ADDR[6]    ; DATA[5]     ; 6.987 ; 6.862 ; 6.862 ; 6.987 ;
; ADDR[6]    ; DATA[6]     ; 7.475 ; 7.350 ; 7.350 ; 7.475 ;
; ADDR[6]    ; DATA[7]     ; 7.650 ; 7.525 ; 7.525 ; 7.650 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.545 ; 7.545 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 7.082 ; 7.082 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.862 ;       ;       ; 6.862 ;
; DATA[1]    ; PD_PORT[1]  ; 6.474 ;       ;       ; 6.474 ;
; DATA[2]    ; PD_PORT[2]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[3]    ; PD_PORT[3]  ; 6.730 ;       ;       ; 6.730 ;
; DATA[4]    ; PD_PORT[4]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[5]    ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; DATA[6]    ; PD_PORT[6]  ; 6.577 ;       ;       ; 6.577 ;
; DATA[7]    ; PD_PORT[7]  ; 6.779 ;       ;       ; 6.779 ;
; INTA       ; _INT        ;       ; 6.341 ; 6.341 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.298 ;       ;       ; 6.298 ;
; PD_PORT[1] ; PD_PORT[1]  ; 7.077 ;       ;       ; 7.077 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.983 ;       ;       ; 6.983 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.889 ;       ;       ; 6.889 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.556 ;       ;       ; 6.556 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.423 ;       ;       ; 6.423 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.217 ;       ;       ; 6.217 ;
; R_W        ; DATA[0]     ; 4.310 ; 6.478 ; 6.478 ; 4.310 ;
; R_W        ; DATA[1]     ; 4.219 ; 6.709 ; 6.709 ; 4.219 ;
; R_W        ; DATA[2]     ; 6.799 ; 4.677 ; 4.677 ; 6.799 ;
; R_W        ; DATA[4]     ; 4.430 ; 7.266 ; 7.266 ; 4.430 ;
; R_W        ; DATA[5]     ; 3.942 ; 6.110 ; 6.110 ; 3.942 ;
; R_W        ; DATA[6]     ; 4.430 ; 6.598 ; 6.598 ; 4.430 ;
; R_W        ; DATA[7]     ; 4.605 ; 6.773 ; 6.773 ; 4.605 ;
; R_W        ; DATA[8]     ; 6.649 ;       ;       ; 6.649 ;
; R_W        ; _LED_RD     ;       ; 6.042 ; 6.042 ;       ;
; R_W        ; _LED_WR     ; 5.930 ;       ;       ; 5.930 ;
; _AS        ; DATA[0]     ; 4.837 ; 4.712 ; 4.712 ; 4.837 ;
; _AS        ; DATA[1]     ; 4.976 ; 4.621 ; 4.621 ; 4.976 ;
; _AS        ; DATA[2]     ; 5.079 ; 4.976 ; 4.976 ; 5.079 ;
; _AS        ; DATA[4]     ; 5.533 ; 4.832 ; 4.832 ; 5.533 ;
; _AS        ; DATA[5]     ; 4.469 ; 4.344 ; 4.344 ; 4.469 ;
; _AS        ; DATA[6]     ; 4.957 ; 4.832 ; 4.832 ; 4.957 ;
; _AS        ; DATA[7]     ; 5.132 ; 5.007 ; 5.007 ; 5.132 ;
; _AS        ; DATA[8]     ;       ; 5.027 ; 5.027 ;       ;
; _AS        ; DATA_OE_    ; 6.856 ; 4.564 ; 4.564 ; 6.856 ;
; _AS        ; _LED_RD     ; 7.077 ;       ;       ; 7.077 ;
; _AS        ; _LED_WR     ; 6.960 ;       ;       ; 6.960 ;
; _CS        ; DATA[0]     ; 5.031 ; 4.906 ; 4.906 ; 5.031 ;
; _CS        ; DATA[1]     ; 5.170 ; 4.815 ; 4.815 ; 5.170 ;
; _CS        ; DATA[2]     ; 5.273 ; 5.170 ; 5.170 ; 5.273 ;
; _CS        ; DATA[4]     ; 5.727 ; 5.026 ; 5.026 ; 5.727 ;
; _CS        ; DATA[5]     ; 4.663 ; 4.538 ; 4.538 ; 4.663 ;
; _CS        ; DATA[6]     ; 5.151 ; 5.026 ; 5.026 ; 5.151 ;
; _CS        ; DATA[7]     ; 5.326 ; 5.201 ; 5.201 ; 5.326 ;
; _CS        ; DATA[8]     ;       ; 5.221 ; 5.221 ;       ;
; _CS        ; DATA_OE_    ; 4.249 ; 4.758 ; 4.758 ; 4.249 ;
; _CS        ; _LED_RD     ; 4.376 ;       ;       ; 4.376 ;
; _CS        ; _LED_WR     ; 4.259 ;       ;       ; 4.259 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.271 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 6.275 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 6.386 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 6.396 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 6.402 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 6.405 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.479 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 6.501 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.489 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 6.501 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.499 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.489 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 6.402 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.271 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.381 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.391 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.533 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.732 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.551 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.732 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.551 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.873 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.703 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.863 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.703 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.863 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.906 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.906 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.913 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.593 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 5.597 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.798 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 5.708 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.798 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 5.718 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.798 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 5.724 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.798 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 5.727 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.801 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 5.823 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.811 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 5.823 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.821 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.811 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 5.724 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.593 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.703 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.713 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.855 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.054 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.873 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.054 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.873 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.195 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 5.025 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.185 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 5.025 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.185 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 5.228 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.228 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 5.235 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.158 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.425 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.158 ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.448 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.438 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.377 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.687 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.377 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.687 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.497 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.842 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.842 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.725 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.271 ;      ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 6.275 ;      ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 6.386 ;      ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 6.396 ;      ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 6.402 ;      ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.476 ;      ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 6.405 ;      ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.479 ;      ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 6.501 ;      ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.489 ;      ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 6.501 ;      ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.499 ;      ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.489 ;      ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 6.402 ;      ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.271 ;      ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.381 ;      ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.391 ;      ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.533 ;      ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.732 ;      ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.551 ;      ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.732 ;      ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.551 ;      ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.873 ;      ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.703 ;      ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.863 ;      ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.703 ;      ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.863 ;      ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.906 ;      ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.906 ;      ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.913 ;      ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.158 ;      ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 5.162 ;      ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.363 ;      ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 5.273 ;      ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.363 ;      ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 5.283 ;      ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.363 ;      ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 5.289 ;      ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.363 ;      ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 5.292 ;      ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.366 ;      ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 5.388 ;      ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.376 ;      ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 5.388 ;      ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.386 ;      ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.376 ;      ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 5.289 ;      ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.158 ;      ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.268 ;      ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.278 ;      ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.420 ;      ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 4.619 ;      ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.438 ;      ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 4.619 ;      ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.438 ;      ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 4.760 ;      ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.590 ;      ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 4.750 ;      ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.590 ;      ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 4.750 ;      ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.793 ;      ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.793 ;      ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.800 ;      ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.145 ;      ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.412 ;      ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.145 ;      ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.435 ;      ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.425 ;      ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.364 ;      ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.674 ;      ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.364 ;      ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.674 ;      ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.497 ;      ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.842 ;      ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.842 ;      ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.725 ;      ; Rise       ; SCLK            ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.271     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 6.275     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 6.386     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 6.396     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 6.402     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 6.405     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.479     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 6.501     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.489     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 6.501     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.499     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.489     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 6.402     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.271     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.381     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.391     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.533     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.732     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.551     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.732     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.551     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.873     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.703     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.863     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.703     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.863     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.906     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.906     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.913     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.593     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 5.597     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.798     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 5.708     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.798     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 5.718     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.798     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 5.724     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.798     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 5.727     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.801     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 5.823     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.811     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 5.823     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.821     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.811     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 5.724     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.593     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.703     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.713     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.855     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 5.054     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.873     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 5.054     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.873     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 5.195     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 5.025     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 5.185     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 5.025     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 5.185     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 5.228     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 5.228     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 5.235     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.158     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.425     ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.158     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.448     ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.438     ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.377     ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.687     ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.377     ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.687     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.497     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.842     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.842     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.725     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; DATA[*]     ; ADDR[2]    ; 5.271     ;           ; Fall       ; ADDR[2]         ;
;  DATA[0]    ; ADDR[2]    ; 6.275     ;           ; Fall       ; ADDR[2]         ;
;  DATA[1]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[2]    ; ADDR[2]    ; 6.386     ;           ; Fall       ; ADDR[2]         ;
;  DATA[3]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[4]    ; ADDR[2]    ; 6.396     ;           ; Fall       ; ADDR[2]         ;
;  DATA[5]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[6]    ; ADDR[2]    ; 6.402     ;           ; Fall       ; ADDR[2]         ;
;  DATA[7]    ; ADDR[2]    ; 5.476     ;           ; Fall       ; ADDR[2]         ;
;  DATA[8]    ; ADDR[2]    ; 6.405     ;           ; Fall       ; ADDR[2]         ;
;  DATA[9]    ; ADDR[2]    ; 5.479     ;           ; Fall       ; ADDR[2]         ;
;  DATA[10]   ; ADDR[2]    ; 6.501     ;           ; Fall       ; ADDR[2]         ;
;  DATA[11]   ; ADDR[2]    ; 5.489     ;           ; Fall       ; ADDR[2]         ;
;  DATA[12]   ; ADDR[2]    ; 6.501     ;           ; Fall       ; ADDR[2]         ;
;  DATA[13]   ; ADDR[2]    ; 5.499     ;           ; Fall       ; ADDR[2]         ;
;  DATA[14]   ; ADDR[2]    ; 5.489     ;           ; Fall       ; ADDR[2]         ;
;  DATA[15]   ; ADDR[2]    ; 6.402     ;           ; Fall       ; ADDR[2]         ;
;  DATA[16]   ; ADDR[2]    ; 5.271     ;           ; Fall       ; ADDR[2]         ;
;  DATA[17]   ; ADDR[2]    ; 5.381     ;           ; Fall       ; ADDR[2]         ;
;  DATA[18]   ; ADDR[2]    ; 5.391     ;           ; Fall       ; ADDR[2]         ;
;  DATA[19]   ; ADDR[2]    ; 5.533     ;           ; Fall       ; ADDR[2]         ;
;  DATA[20]   ; ADDR[2]    ; 5.732     ;           ; Fall       ; ADDR[2]         ;
;  DATA[21]   ; ADDR[2]    ; 5.551     ;           ; Fall       ; ADDR[2]         ;
;  DATA[22]   ; ADDR[2]    ; 5.732     ;           ; Fall       ; ADDR[2]         ;
;  DATA[23]   ; ADDR[2]    ; 5.551     ;           ; Fall       ; ADDR[2]         ;
;  DATA[24]   ; ADDR[2]    ; 5.873     ;           ; Fall       ; ADDR[2]         ;
;  DATA[25]   ; ADDR[2]    ; 5.703     ;           ; Fall       ; ADDR[2]         ;
;  DATA[26]   ; ADDR[2]    ; 5.863     ;           ; Fall       ; ADDR[2]         ;
;  DATA[27]   ; ADDR[2]    ; 5.703     ;           ; Fall       ; ADDR[2]         ;
;  DATA[28]   ; ADDR[2]    ; 5.863     ;           ; Fall       ; ADDR[2]         ;
;  DATA[29]   ; ADDR[2]    ; 5.906     ;           ; Fall       ; ADDR[2]         ;
;  DATA[30]   ; ADDR[2]    ; 5.906     ;           ; Fall       ; ADDR[2]         ;
;  DATA[31]   ; ADDR[2]    ; 5.913     ;           ; Fall       ; ADDR[2]         ;
; DATA[*]     ; SCLK       ; 4.158     ;           ; Rise       ; SCLK            ;
;  DATA[0]    ; SCLK       ; 5.162     ;           ; Rise       ; SCLK            ;
;  DATA[1]    ; SCLK       ; 4.363     ;           ; Rise       ; SCLK            ;
;  DATA[2]    ; SCLK       ; 5.273     ;           ; Rise       ; SCLK            ;
;  DATA[3]    ; SCLK       ; 4.363     ;           ; Rise       ; SCLK            ;
;  DATA[4]    ; SCLK       ; 5.283     ;           ; Rise       ; SCLK            ;
;  DATA[5]    ; SCLK       ; 4.363     ;           ; Rise       ; SCLK            ;
;  DATA[6]    ; SCLK       ; 5.289     ;           ; Rise       ; SCLK            ;
;  DATA[7]    ; SCLK       ; 4.363     ;           ; Rise       ; SCLK            ;
;  DATA[8]    ; SCLK       ; 5.292     ;           ; Rise       ; SCLK            ;
;  DATA[9]    ; SCLK       ; 4.366     ;           ; Rise       ; SCLK            ;
;  DATA[10]   ; SCLK       ; 5.388     ;           ; Rise       ; SCLK            ;
;  DATA[11]   ; SCLK       ; 4.376     ;           ; Rise       ; SCLK            ;
;  DATA[12]   ; SCLK       ; 5.388     ;           ; Rise       ; SCLK            ;
;  DATA[13]   ; SCLK       ; 4.386     ;           ; Rise       ; SCLK            ;
;  DATA[14]   ; SCLK       ; 4.376     ;           ; Rise       ; SCLK            ;
;  DATA[15]   ; SCLK       ; 5.289     ;           ; Rise       ; SCLK            ;
;  DATA[16]   ; SCLK       ; 4.158     ;           ; Rise       ; SCLK            ;
;  DATA[17]   ; SCLK       ; 4.268     ;           ; Rise       ; SCLK            ;
;  DATA[18]   ; SCLK       ; 4.278     ;           ; Rise       ; SCLK            ;
;  DATA[19]   ; SCLK       ; 4.420     ;           ; Rise       ; SCLK            ;
;  DATA[20]   ; SCLK       ; 4.619     ;           ; Rise       ; SCLK            ;
;  DATA[21]   ; SCLK       ; 4.438     ;           ; Rise       ; SCLK            ;
;  DATA[22]   ; SCLK       ; 4.619     ;           ; Rise       ; SCLK            ;
;  DATA[23]   ; SCLK       ; 4.438     ;           ; Rise       ; SCLK            ;
;  DATA[24]   ; SCLK       ; 4.760     ;           ; Rise       ; SCLK            ;
;  DATA[25]   ; SCLK       ; 4.590     ;           ; Rise       ; SCLK            ;
;  DATA[26]   ; SCLK       ; 4.750     ;           ; Rise       ; SCLK            ;
;  DATA[27]   ; SCLK       ; 4.590     ;           ; Rise       ; SCLK            ;
;  DATA[28]   ; SCLK       ; 4.750     ;           ; Rise       ; SCLK            ;
;  DATA[29]   ; SCLK       ; 4.793     ;           ; Rise       ; SCLK            ;
;  DATA[30]   ; SCLK       ; 4.793     ;           ; Rise       ; SCLK            ;
;  DATA[31]   ; SCLK       ; 4.800     ;           ; Rise       ; SCLK            ;
; PD_PORT[*]  ; SCLK       ; 4.145     ;           ; Rise       ; SCLK            ;
;  PD_PORT[0] ; SCLK       ; 4.412     ;           ; Rise       ; SCLK            ;
;  PD_PORT[1] ; SCLK       ; 4.145     ;           ; Rise       ; SCLK            ;
;  PD_PORT[2] ; SCLK       ; 4.435     ;           ; Rise       ; SCLK            ;
;  PD_PORT[3] ; SCLK       ; 4.425     ;           ; Rise       ; SCLK            ;
;  PD_PORT[4] ; SCLK       ; 4.364     ;           ; Rise       ; SCLK            ;
;  PD_PORT[5] ; SCLK       ; 4.674     ;           ; Rise       ; SCLK            ;
;  PD_PORT[6] ; SCLK       ; 4.364     ;           ; Rise       ; SCLK            ;
;  PD_PORT[7] ; SCLK       ; 4.674     ;           ; Rise       ; SCLK            ;
; R_W         ; SCLK       ; 3.497     ;           ; Rise       ; SCLK            ;
; SIZ1        ; SCLK       ; 3.842     ;           ; Rise       ; SCLK            ;
; _AS         ; SCLK       ; 3.842     ;           ; Rise       ; SCLK            ;
; _DS         ; SCLK       ; 3.725     ;           ; Rise       ; SCLK            ;
+-------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                    ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                                  ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                       ; -9.006   ; -6.908  ; -3.782   ; -0.296  ; -1.941              ;
;  ADDR[2]                                                               ; -0.531   ; -6.908  ; -0.097   ; -0.296  ; -1.941              ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -3.161   ; -0.841  ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.543   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.461   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -3.685   ; 0.172   ; N/A      ; N/A     ; -0.742              ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A     ; N/A      ; N/A     ; -0.742              ;
;  LHW                                                                   ; -2.372   ; -0.714  ; N/A      ; N/A     ; -0.742              ;
;  LLW                                                                   ; -3.148   ; -0.464  ; N/A      ; N/A     ; -0.742              ;
;  SCLK                                                                  ; -9.006   ; -3.109  ; -1.853   ; -0.008  ; -1.941              ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -3.790   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A     ; -0.304   ; 0.126   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A     ; -3.782   ; 1.768   ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A     ; N/A      ; N/A     ; -0.742              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -0.659   ; 0.698   ; N/A      ; N/A     ; -0.742              ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A     ; -1.759   ; 0.834   ; -0.742              ;
; Design-wide TNS                                                        ; -853.791 ; -74.22  ; -19.741  ; -0.414  ; -593.03             ;
;  ADDR[2]                                                               ; -0.531   ; -17.306 ; -0.097   ; -0.406  ; -18.265             ;
;  CPU_SM:u_CPU_SM|DECFIFO                                               ; -13.610  ; -2.242  ; N/A      ; N/A     ; -7.420              ;
;  CPU_SM:u_CPU_SM|INCNI                                                 ; -0.658   ; 0.000   ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|INCNO                                                 ; -0.499   ; 0.000   ; N/A      ; N/A     ; -4.452              ;
;  CPU_SM:u_CPU_SM|PAS                                                   ; -100.202 ; 0.000   ; N/A      ; N/A     ; -47.488             ;
;  CPU_SM:u_CPU_SM|PDS                                                   ; N/A      ; N/A     ; N/A      ; N/A     ; -23.744             ;
;  LHW                                                                   ; -149.837 ; -21.884 ; N/A      ; N/A     ; -189.952            ;
;  LLW                                                                   ; -310.104 ; -15.959 ; N/A      ; N/A     ; -189.952            ;
;  SCLK                                                                  ; -271.965 ; -27.121 ; -13.799  ; -0.008  ; -86.529             ;
;  SCSI_SM:u_SCSI_SM|INCBO_o                                             ; -3.790   ; 0.000   ; N/A      ; N/A     ; -2.968              ;
;  SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; N/A      ; N/A     ; -0.304   ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; N/A      ; N/A     ; -3.782   ; 0.000   ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|STATE[0]                                            ; N/A      ; N/A     ; N/A      ; N/A     ; -1.484              ;
;  SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; -2.595   ; 0.000   ; N/A      ; N/A     ; -11.872             ;
;  registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; N/A      ; N/A     ; -1.759   ; 0.000   ; -1.484              ;
+------------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 4.393  ; 4.393  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; -0.548 ; -0.548 ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; -0.392 ; -0.392 ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; 4.195  ; 4.195  ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; 4.263  ; 4.263  ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; 4.393  ; 4.393  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 2.378  ; 2.378  ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; 2.378  ; 2.378  ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; 3.509  ; 3.509  ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; -0.135 ; -0.135 ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.678  ; 0.678  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; 3.918  ; 3.918  ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; 2.421  ; 2.421  ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; 3.094  ; 3.094  ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; 3.918  ; 3.918  ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; 4.105  ; 4.105  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; 4.026  ; 4.026  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; 4.044  ; 4.044  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; 4.105  ; 4.105  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; 3.965  ; 3.965  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; 3.608  ; 3.608  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; 3.570  ; 3.570  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; 3.609  ; 3.609  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; 3.405  ; 3.405  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; 4.058  ; 4.058  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; 3.668  ; 3.668  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; 3.631  ; 3.631  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; 3.642  ; 3.642  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; 3.695  ; 3.695  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; 3.845  ; 3.845  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; 3.611  ; 3.611  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; 3.615  ; 3.615  ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; 7.760  ; 7.760  ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; 5.159  ; 5.159  ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; 6.283  ; 6.283  ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; 6.792  ; 6.792  ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; 6.653  ; 6.653  ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; 5.734  ; 5.734  ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; 6.476  ; 6.476  ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; 5.102  ; 5.102  ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; 5.282  ; 5.282  ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; 6.549  ; 6.549  ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; 7.760  ; 7.760  ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; 5.113  ; 5.113  ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; 6.995  ; 6.995  ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; 5.128  ; 5.128  ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; 6.442  ; 6.442  ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; 6.076  ; 6.076  ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; 6.111  ; 6.111  ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; 7.221  ; 7.221  ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; 6.227  ; 6.227  ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; 7.221  ; 7.221  ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; 7.037  ; 7.037  ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; 6.520  ; 6.520  ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; 6.170  ; 6.170  ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; 6.391  ; 6.391  ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; 6.354  ; 6.354  ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; 6.486  ; 6.486  ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; 8.457  ; 8.457  ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; 7.509  ; 7.509  ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; 7.597  ; 7.597  ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; 6.694  ; 6.694  ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; 8.457  ; 8.457  ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; 6.522  ; 6.522  ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; 6.728  ; 6.728  ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; 5.851  ; 5.851  ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; 7.324  ; 7.324  ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; 6.852  ; 6.852  ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; 7.863  ; 7.863  ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; 6.675  ; 6.675  ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; 7.637  ; 7.637  ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; 6.309  ; 6.309  ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; 7.966  ; 7.966  ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; 6.880  ; 6.880  ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; 6.547  ; 6.547  ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; 6.626  ; 6.626  ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; 6.280  ; 6.280  ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; 5.779  ; 5.779  ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; 6.626  ; 6.626  ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; 5.846  ; 5.846  ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; 5.682  ; 5.682  ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; 6.270  ; 6.270  ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; 6.102  ; 6.102  ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; 5.871  ; 5.871  ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; 7.350  ; 7.350  ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; 7.350  ; 7.350  ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; 6.562  ; 6.562  ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 8.138  ; 8.138  ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; 13.430 ; 13.430 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 0.399  ; 0.399  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; 5.703  ; 5.703  ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; 3.368  ; 3.368  ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 2.068  ; 2.068  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 12.611 ; 12.611 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 12.611 ; 12.611 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 12.011 ; 12.011 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; 10.243 ; 10.243 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; 7.682  ; 7.682  ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 2.674  ; 2.674  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; 8.940  ; 8.940  ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; 8.940  ; 8.940  ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; 5.281  ; 5.281  ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; 5.750  ; 5.750  ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.418  ; 8.418  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2.646  ; 2.646  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.150  ; 3.150  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.220  ; 8.220  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.288  ; 8.288  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; 8.418  ; 8.418  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.697  ; 5.697  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; 5.697  ; 5.697  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3.808  ; 3.808  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; 4.703  ; 4.703  ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.275  ; 5.275  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.643  ; 4.643  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.044  ; 4.044  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.482  ; 4.482  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 5.275  ; 5.275  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.390  ; 4.390  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.345  ; 4.345  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.682  ; 4.682  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 4.266  ; 4.266  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDR[*]     ; ADDR[2]                   ; 1.645  ; 1.645  ; Rise       ; ADDR[2]                   ;
;  ADDR[2]    ; ADDR[2]                   ; 1.645  ; 1.645  ; Rise       ; ADDR[2]                   ;
;  ADDR[3]    ; ADDR[2]                   ; 1.141  ; 1.141  ; Rise       ; ADDR[2]                   ;
;  ADDR[4]    ; ADDR[2]                   ; -2.180 ; -2.180 ; Rise       ; ADDR[2]                   ;
;  ADDR[5]    ; ADDR[2]                   ; -2.135 ; -2.135 ; Rise       ; ADDR[2]                   ;
;  ADDR[6]    ; ADDR[2]                   ; -2.263 ; -2.263 ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.355 ; -1.355 ; Rise       ; ADDR[2]                   ;
;  DATA[25]   ; ADDR[2]                   ; -1.355 ; -1.355 ; Rise       ; ADDR[2]                   ;
; INTA        ; ADDR[2]                   ; -1.902 ; -1.902 ; Rise       ; ADDR[2]                   ;
; _AS         ; ADDR[2]                   ; 0.483  ; 0.483  ; Rise       ; ADDR[2]                   ;
; _CS         ; ADDR[2]                   ; 0.061  ; 0.061  ; Rise       ; ADDR[2]                   ;
; DATA[*]     ; ADDR[2]                   ; -1.534 ; -1.534 ; Fall       ; ADDR[2]                   ;
;  DATA[1]    ; ADDR[2]                   ; -1.534 ; -1.534 ; Fall       ; ADDR[2]                   ;
;  DATA[2]    ; ADDR[2]                   ; -1.788 ; -1.788 ; Fall       ; ADDR[2]                   ;
;  DATA[4]    ; ADDR[2]                   ; -1.985 ; -1.985 ; Fall       ; ADDR[2]                   ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PDS       ; -1.739 ; -1.739 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PDS       ; -1.973 ; -1.973 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PDS       ; -2.013 ; -2.013 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PDS       ; -2.053 ; -2.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PDS       ; -1.977 ; -1.977 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PDS       ; -1.844 ; -1.844 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PDS       ; -1.832 ; -1.832 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PDS       ; -1.845 ; -1.845 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PDS       ; -1.739 ; -1.739 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PDS       ; -2.021 ; -2.021 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PDS       ; -1.907 ; -1.907 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PDS       ; -1.875 ; -1.875 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PDS       ; -1.871 ; -1.871 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PDS       ; -1.810 ; -1.810 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PDS       ; -1.882 ; -1.882 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PDS       ; -1.842 ; -1.842 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PDS       ; -1.857 ; -1.857 ; Fall       ; CPU_SM:u_CPU_SM|PDS       ;
; DATA[*]     ; LHW                       ; -1.736 ; -1.736 ; Rise       ; LHW                       ;
;  DATA[0]    ; LHW                       ; -2.097 ; -2.097 ; Rise       ; LHW                       ;
;  DATA[1]    ; LHW                       ; -2.216 ; -2.216 ; Rise       ; LHW                       ;
;  DATA[2]    ; LHW                       ; -2.082 ; -2.082 ; Rise       ; LHW                       ;
;  DATA[3]    ; LHW                       ; -2.251 ; -2.251 ; Rise       ; LHW                       ;
;  DATA[4]    ; LHW                       ; -2.065 ; -2.065 ; Rise       ; LHW                       ;
;  DATA[5]    ; LHW                       ; -2.519 ; -2.519 ; Rise       ; LHW                       ;
;  DATA[6]    ; LHW                       ; -1.900 ; -1.900 ; Rise       ; LHW                       ;
;  DATA[7]    ; LHW                       ; -2.272 ; -2.272 ; Rise       ; LHW                       ;
;  DATA[8]    ; LHW                       ; -2.300 ; -2.300 ; Rise       ; LHW                       ;
;  DATA[9]    ; LHW                       ; -2.498 ; -2.498 ; Rise       ; LHW                       ;
;  DATA[10]   ; LHW                       ; -2.058 ; -2.058 ; Rise       ; LHW                       ;
;  DATA[11]   ; LHW                       ; -2.441 ; -2.441 ; Rise       ; LHW                       ;
;  DATA[12]   ; LHW                       ; -1.736 ; -1.736 ; Rise       ; LHW                       ;
;  DATA[13]   ; LHW                       ; -2.373 ; -2.373 ; Rise       ; LHW                       ;
;  DATA[14]   ; LHW                       ; -2.179 ; -2.179 ; Rise       ; LHW                       ;
;  DATA[15]   ; LHW                       ; -1.911 ; -1.911 ; Rise       ; LHW                       ;
; PD_PORT[*]  ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  PD_PORT[0] ; LHW                       ; -2.116 ; -2.116 ; Rise       ; LHW                       ;
;  PD_PORT[1] ; LHW                       ; -2.216 ; -2.216 ; Rise       ; LHW                       ;
;  PD_PORT[2] ; LHW                       ; -2.331 ; -2.331 ; Rise       ; LHW                       ;
;  PD_PORT[3] ; LHW                       ; -1.967 ; -1.967 ; Rise       ; LHW                       ;
;  PD_PORT[4] ; LHW                       ; -2.044 ; -2.044 ; Rise       ; LHW                       ;
;  PD_PORT[5] ; LHW                       ; -2.333 ; -2.333 ; Rise       ; LHW                       ;
;  PD_PORT[6] ; LHW                       ; -2.050 ; -2.050 ; Rise       ; LHW                       ;
;  PD_PORT[7] ; LHW                       ; -2.152 ; -2.152 ; Rise       ; LHW                       ;
; DATA[*]     ; LLW                       ; -2.187 ; -2.187 ; Rise       ; LLW                       ;
;  DATA[0]    ; LLW                       ; -2.577 ; -2.577 ; Rise       ; LLW                       ;
;  DATA[1]    ; LLW                       ; -2.619 ; -2.619 ; Rise       ; LLW                       ;
;  DATA[2]    ; LLW                       ; -2.427 ; -2.427 ; Rise       ; LLW                       ;
;  DATA[3]    ; LLW                       ; -3.024 ; -3.024 ; Rise       ; LLW                       ;
;  DATA[4]    ; LLW                       ; -2.273 ; -2.273 ; Rise       ; LLW                       ;
;  DATA[5]    ; LLW                       ; -2.312 ; -2.312 ; Rise       ; LLW                       ;
;  DATA[6]    ; LLW                       ; -2.187 ; -2.187 ; Rise       ; LLW                       ;
;  DATA[7]    ; LLW                       ; -2.707 ; -2.707 ; Rise       ; LLW                       ;
;  DATA[8]    ; LLW                       ; -2.279 ; -2.279 ; Rise       ; LLW                       ;
;  DATA[9]    ; LLW                       ; -3.081 ; -3.081 ; Rise       ; LLW                       ;
;  DATA[10]   ; LLW                       ; -2.475 ; -2.475 ; Rise       ; LLW                       ;
;  DATA[11]   ; LLW                       ; -2.875 ; -2.875 ; Rise       ; LLW                       ;
;  DATA[12]   ; LLW                       ; -2.345 ; -2.345 ; Rise       ; LLW                       ;
;  DATA[13]   ; LLW                       ; -2.995 ; -2.995 ; Rise       ; LLW                       ;
;  DATA[14]   ; LLW                       ; -2.663 ; -2.663 ; Rise       ; LLW                       ;
;  DATA[15]   ; LLW                       ; -2.305 ; -2.305 ; Rise       ; LLW                       ;
; PD_PORT[*]  ; LLW                       ; -1.929 ; -1.929 ; Rise       ; LLW                       ;
;  PD_PORT[0] ; LLW                       ; -2.002 ; -2.002 ; Rise       ; LLW                       ;
;  PD_PORT[1] ; LLW                       ; -2.029 ; -2.029 ; Rise       ; LLW                       ;
;  PD_PORT[2] ; LLW                       ; -2.398 ; -2.398 ; Rise       ; LLW                       ;
;  PD_PORT[3] ; LLW                       ; -2.291 ; -2.291 ; Rise       ; LLW                       ;
;  PD_PORT[4] ; LLW                       ; -2.088 ; -2.088 ; Rise       ; LLW                       ;
;  PD_PORT[5] ; LLW                       ; -1.929 ; -1.929 ; Rise       ; LLW                       ;
;  PD_PORT[6] ; LLW                       ; -1.981 ; -1.981 ; Rise       ; LLW                       ;
;  PD_PORT[7] ; LLW                       ; -2.013 ; -2.013 ; Rise       ; LLW                       ;
; ADDR[*]     ; SCLK                      ; -2.946 ; -2.946 ; Rise       ; SCLK                      ;
;  ADDR[6]    ; SCLK                      ; -2.946 ; -2.946 ; Rise       ; SCLK                      ;
; R_W         ; SCLK                      ; -2.148 ; -2.148 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -3.148 ; -3.148 ; Rise       ; SCLK                      ;
; _BERR       ; SCLK                      ; -2.553 ; -2.553 ; Rise       ; SCLK                      ;
; _BG         ; SCLK                      ; 0.279  ; 0.279  ; Rise       ; SCLK                      ;
; _BGACK      ; SCLK                      ; -2.376 ; -2.376 ; Rise       ; SCLK                      ;
; _CS         ; SCLK                      ; -0.542 ; -0.542 ; Rise       ; SCLK                      ;
; _DREQ       ; SCLK                      ; 0.198  ; 0.198  ; Rise       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.268 ; -2.268 ; Rise       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -2.386 ; -2.386 ; Rise       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.268 ; -2.268 ; Rise       ; SCLK                      ;
; _STERM      ; SCLK                      ; -2.343 ; -2.343 ; Rise       ; SCLK                      ;
; _AS         ; SCLK                      ; -2.431 ; -2.431 ; Fall       ; SCLK                      ;
; _CS         ; SCLK                      ; 0.326  ; 0.326  ; Fall       ; SCLK                      ;
; _DSACK[*]   ; SCLK                      ; -2.219 ; -2.219 ; Fall       ; SCLK                      ;
;  _DSACK[0]  ; SCLK                      ; -3.393 ; -3.393 ; Fall       ; SCLK                      ;
;  _DSACK[1]  ; SCLK                      ; -2.219 ; -2.219 ; Fall       ; SCLK                      ;
; _RST        ; SCLK                      ; -2.438 ; -2.438 ; Fall       ; SCLK                      ;
; ADDR[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.834 ; -0.834 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[2]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.834 ; -0.834 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[3]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -0.990 ; -0.990 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[4]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.682 ; -3.682 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[5]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.637 ; -3.637 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  ADDR[6]    ; SCSI_SM:u_SCSI_SM|INCBO_o ; -3.765 ; -3.765 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.857 ; -2.857 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|INCBO_o ; -2.857 ; -2.857 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _AS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.247 ; -1.247 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; _CS         ; SCSI_SM:u_SCSI_SM|INCBO_o ; -1.441 ; -1.441 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.022 ; -2.022 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.167 ; -2.167 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.022 ; -2.022 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.190 ; -2.190 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.591 ; -2.591 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.121 ; -2.121 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.086 ; -2.086 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.181 ; -2.181 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|nLS2CPU ; -2.043 ; -2.043 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 18.791 ; 18.791 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 17.138 ; 17.138 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 18.791 ; 18.791 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 14.684 ; 14.684 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 14.318 ; 14.318 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 11.566 ; 11.566 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.452 ; 12.452 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.120 ; 13.120 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 12.572 ; 12.572 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 21.337 ; 21.337 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 19.944 ; 19.944 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 19.937 ; 19.937 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 21.337 ; 21.337 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 20.018 ; 20.018 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 18.471 ; 18.471 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 19.703 ; 19.703 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 19.673 ; 19.673 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 20.043 ; 20.043 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 15.337 ; 15.337 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 12.035 ; 12.035 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 15.337 ; 15.337 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 15.267 ; 15.267 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 14.318 ; 14.318 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 10.968 ; 10.968 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 12.341 ; 12.341 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 13.015 ; 13.015 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 14.075 ; 14.075 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 10.660 ; 10.660 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 10.343 ; 10.343 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 11.676 ; 11.676 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 12.970 ; 12.970 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 13.621 ; 13.621 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 14.301 ; 14.301 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 13.922 ; 13.922 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 20.064 ; 20.064 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.195 ; 18.195 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.189 ; 18.189 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 20.064 ; 20.064 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.549 ; 18.549 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.790 ; 17.790 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.100 ; 18.100 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 17.785 ; 17.785 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 18.522 ; 18.522 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.373 ; 14.373 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.373 ; 14.373 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.419 ; 11.419 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.918 ; 10.918 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.787 ; 11.787 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.148 ; 10.148 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.363 ; 13.363 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.039 ; 14.039 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.909 ; 12.909 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.810 ; 10.810 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.640 ; 10.640 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.759 ; 10.759 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.024 ; 11.024 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.407 ; 10.407 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.358 ; 12.358 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.385 ; 11.385 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.751 ; 11.751 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.674 ; 12.674 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.495 ; 12.495 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.943 ; 12.943 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 10.996 ; 10.996 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.056 ; 11.056 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.779 ; 12.779 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.433 ; 12.433 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.437 ; 12.437 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 14.368 ; 14.368 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.196 ; 12.196 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 11.898 ; 11.898 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.016 ; 13.016 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.444 ; 12.444 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.382 ; 13.382 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 12.078 ; 12.078 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 13.208 ; 13.208 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.870 ; 12.870 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.687 ; 12.687 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.653 ; 11.653 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.974 ; 11.974 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.699 ; 12.699 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.268 ; 12.268 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 11.962 ; 11.962 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.870 ; 12.870 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 12.708 ; 12.708 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 20.103 ; 20.103 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 17.756 ; 17.756 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 18.334 ; 18.334 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 20.103 ; 20.103 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 18.479 ; 18.479 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 17.349 ; 17.349 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 18.010 ; 18.010 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 17.353 ; 17.353 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 18.817 ; 18.817 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 19.994 ; 19.994 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 18.264 ; 18.264 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 17.366 ; 17.366 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 19.994 ; 19.994 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 16.888 ; 16.888 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 17.113 ; 17.113 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 16.935 ; 16.935 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 17.784 ; 17.784 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 17.729 ; 17.729 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 14.510 ; 14.510 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 13.512 ; 13.512 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 10.725 ; 10.725 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 11.811 ; 11.811 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 10.840 ; 10.840 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 10.734 ; 10.734 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 12.731 ; 12.731 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 13.142 ; 13.142 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 13.042 ; 13.042 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 12.321 ; 12.321 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 10.555 ; 10.555 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 11.313 ; 11.313 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 10.936 ; 10.936 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 10.611 ; 10.611 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 11.890 ; 11.890 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 12.294 ; 12.294 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 12.358 ; 12.358 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 12.211 ; 12.211 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 12.224 ; 12.224 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 12.552 ; 12.552 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 12.048 ; 12.048 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 11.684 ; 11.684 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 12.680 ; 12.680 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 11.558 ; 11.558 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 12.029 ; 12.029 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 12.269 ; 12.269 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 14.510 ; 14.510 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 12.581 ; 12.581 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 13.353 ; 13.353 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 12.959 ; 12.959 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 13.342 ; 13.342 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 13.413 ; 13.413 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 13.819 ; 13.819 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 10.331 ; 10.331 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 16.368 ; 16.368 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 14.476 ; 14.476 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 14.934 ; 14.934 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 16.368 ; 16.368 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 15.015 ; 15.015 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 13.506 ; 13.506 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 14.396 ; 14.396 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 14.487 ; 14.487 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 14.908 ; 14.908 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 8.650  ; 8.650  ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 9.511  ; 9.511  ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 8.854  ; 8.854  ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 8.345  ; 8.345  ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 8.931  ; 8.931  ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 10.329 ; 10.329 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 9.895  ; 9.895  ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 9.002  ; 9.002  ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 9.284  ; 9.284  ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 11.455 ; 11.455 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 11.065 ; 11.065 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 8.385  ; 8.385  ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 7.241  ; 7.241  ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 17.312 ; 17.312 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.919 ; 15.919 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.912 ; 15.912 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 17.312 ; 17.312 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.993 ; 15.993 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 14.446 ; 14.446 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.678 ; 15.678 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 15.648 ; 15.648 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 16.018 ; 16.018 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 7.938  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 7.938  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;        ; 6.659  ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.536 ; 13.536 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.298 ; 12.298 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.172 ; 11.172 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 9.525  ; 9.525  ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.521 ; 11.521 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 10.464 ; 10.464 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.518 ; 12.518 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.608 ; 11.608 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.017 ; 11.017 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.356 ; 11.356 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.977 ; 12.977 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 11.093 ; 11.093 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.208 ; 13.208 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.071 ; 12.071 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 13.536 ; 13.536 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.723 ; 12.723 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 12.899 ; 12.899 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 7.938  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 7.938  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 6.659  ;        ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.125 ; 10.125 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 10.125 ; 10.125 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 8.846  ; 8.846  ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                            ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; Data Port   ; Clock Port                                                            ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                       ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+
; DATA[*]     ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Rise       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.467 ; 4.467 ; Rise       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.376 ; 4.376 ; Rise       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.494 ; 4.494 ; Rise       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Rise       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Rise       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Rise       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.762 ; 4.762 ; Rise       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 4.690 ; 4.690 ; Rise       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Rise       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; ADDR[2]                                                               ; 6.591 ; 6.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[0] ; ADDR[2]                                                               ; 7.003 ; 7.003 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[1] ; ADDR[2]                                                               ; 7.059 ; 7.059 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[2] ; ADDR[2]                                                               ; 7.244 ; 7.244 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[3] ; ADDR[2]                                                               ; 7.133 ; 7.133 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[4] ; ADDR[2]                                                               ; 6.591 ; 6.591 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[5] ; ADDR[2]                                                               ; 6.996 ; 6.996 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[6] ; ADDR[2]                                                               ; 6.749 ; 6.749 ; Rise       ; ADDR[2]                                                               ;
;  PD_PORT[7] ; ADDR[2]                                                               ; 7.078 ; 7.078 ; Rise       ; ADDR[2]                                                               ;
; DATA[*]     ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Fall       ; ADDR[2]                                                               ;
;  DATA[0]    ; ADDR[2]                                                               ; 4.467 ; 4.467 ; Fall       ; ADDR[2]                                                               ;
;  DATA[1]    ; ADDR[2]                                                               ; 4.376 ; 4.376 ; Fall       ; ADDR[2]                                                               ;
;  DATA[2]    ; ADDR[2]                                                               ; 4.494 ; 4.494 ; Fall       ; ADDR[2]                                                               ;
;  DATA[4]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Fall       ; ADDR[2]                                                               ;
;  DATA[5]    ; ADDR[2]                                                               ; 4.099 ; 4.099 ; Fall       ; ADDR[2]                                                               ;
;  DATA[6]    ; ADDR[2]                                                               ; 4.587 ; 4.587 ; Fall       ; ADDR[2]                                                               ;
;  DATA[7]    ; ADDR[2]                                                               ; 4.762 ; 4.762 ; Fall       ; ADDR[2]                                                               ;
;  DATA[8]    ; ADDR[2]                                                               ; 4.690 ; 4.690 ; Fall       ; ADDR[2]                                                               ;
; DATA_OE_    ; ADDR[2]                                                               ; 4.151 ; 4.151 ; Fall       ; ADDR[2]                                                               ;
; R_W         ; ADDR[2]                                                               ; 4.186 ; 4.186 ; Fall       ; ADDR[2]                                                               ;
; _INT        ; ADDR[2]                                                               ; 4.660 ; 4.660 ; Fall       ; ADDR[2]                                                               ;
; _IOR        ; ADDR[2]                                                               ; 5.043 ; 5.043 ; Fall       ; ADDR[2]                                                               ;
; _IOW        ; ADDR[2]                                                               ; 5.216 ; 5.216 ; Fall       ; ADDR[2]                                                               ;
; _LED_RD     ; ADDR[2]                                                               ; 5.511 ; 5.511 ; Fall       ; ADDR[2]                                                               ;
; _LED_WR     ; ADDR[2]                                                               ; 5.391 ; 5.391 ; Fall       ; ADDR[2]                                                               ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.058 ; 5.058 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.254 ; 5.254 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.307 ; 5.307 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 6.072 ; 6.072 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.199 ; 5.199 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.106 ; 5.106 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.230 ; 5.230 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.058 ; 5.058 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|INCNO                                                 ; 5.397 ; 5.397 ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; DATA[*]     ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.246 ; 4.246 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[0]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.531 ; 5.531 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[1]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.601 ; 4.601 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[2]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.448 ; 4.448 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[3]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.747 ; 4.747 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[4]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.249 ; 4.249 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[5]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.198 ; 5.198 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[6]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.437 ; 5.437 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[7]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 5.102 ; 5.102 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[8]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.406 ; 4.406 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[9]    ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.375 ; 4.375 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[10]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.415 ; 4.415 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[11]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.494 ; 4.494 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[12]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.366 ; 4.366 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[13]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.951 ; 4.951 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[14]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.606 ; 4.606 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[15]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.695 ; 4.695 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[16]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.760 ; 4.760 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[17]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.518 ; 4.518 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[18]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.822 ; 4.822 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[19]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.380 ; 4.380 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[20]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.246 ; 4.246 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[21]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.596 ; 4.596 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[22]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.471 ; 4.471 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[23]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.484 ; 4.484 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[24]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.561 ; 4.561 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[25]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.543 ; 4.543 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[26]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.265 ; 4.265 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[27]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.706 ; 4.706 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[28]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.718 ; 4.718 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[29]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.484 ; 4.484 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[30]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.472 ; 4.472 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
;  DATA[31]   ; CPU_SM:u_CPU_SM|PAS                                                   ; 4.974 ; 4.974 ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; PD_PORT[*]  ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.635 ; 4.635 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[0] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.959 ; 4.959 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[1] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.635 ; 4.635 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[2] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.779 ; 4.779 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[3] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.935 ; 4.935 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[4] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.816 ; 4.816 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[5] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.753 ; 4.753 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[6] ; CPU_SM:u_CPU_SM|PDS                                                   ; 5.053 ; 5.053 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
;  PD_PORT[7] ; CPU_SM:u_CPU_SM|PDS                                                   ; 4.927 ; 4.927 ; Fall       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; PD_PORT[*]  ; LHW                                                                   ; 5.296 ; 5.296 ; Rise       ; LHW                                                                   ;
;  PD_PORT[0] ; LHW                                                                   ; 5.569 ; 5.569 ; Rise       ; LHW                                                                   ;
;  PD_PORT[1] ; LHW                                                                   ; 5.822 ; 5.822 ; Rise       ; LHW                                                                   ;
;  PD_PORT[2] ; LHW                                                                   ; 6.116 ; 6.116 ; Rise       ; LHW                                                                   ;
;  PD_PORT[3] ; LHW                                                                   ; 5.927 ; 5.927 ; Rise       ; LHW                                                                   ;
;  PD_PORT[4] ; LHW                                                                   ; 5.309 ; 5.309 ; Rise       ; LHW                                                                   ;
;  PD_PORT[5] ; LHW                                                                   ; 5.756 ; 5.756 ; Rise       ; LHW                                                                   ;
;  PD_PORT[6] ; LHW                                                                   ; 5.296 ; 5.296 ; Rise       ; LHW                                                                   ;
;  PD_PORT[7] ; LHW                                                                   ; 5.645 ; 5.645 ; Rise       ; LHW                                                                   ;
; PD_PORT[*]  ; LLW                                                                   ; 5.303 ; 5.303 ; Rise       ; LLW                                                                   ;
;  PD_PORT[0] ; LLW                                                                   ; 5.347 ; 5.347 ; Rise       ; LLW                                                                   ;
;  PD_PORT[1] ; LLW                                                                   ; 5.717 ; 5.717 ; Rise       ; LLW                                                                   ;
;  PD_PORT[2] ; LLW                                                                   ; 6.099 ; 6.099 ; Rise       ; LLW                                                                   ;
;  PD_PORT[3] ; LLW                                                                   ; 5.476 ; 5.476 ; Rise       ; LLW                                                                   ;
;  PD_PORT[4] ; LLW                                                                   ; 5.303 ; 5.303 ; Rise       ; LLW                                                                   ;
;  PD_PORT[5] ; LLW                                                                   ; 5.541 ; 5.541 ; Rise       ; LLW                                                                   ;
;  PD_PORT[6] ; LLW                                                                   ; 5.356 ; 5.356 ; Rise       ; LLW                                                                   ;
;  PD_PORT[7] ; LLW                                                                   ; 5.688 ; 5.688 ; Rise       ; LLW                                                                   ;
; DATA[*]     ; SCLK                                                                  ; 4.084 ; 4.084 ; Rise       ; SCLK                                                                  ;
;  DATA[0]    ; SCLK                                                                  ; 4.787 ; 4.787 ; Rise       ; SCLK                                                                  ;
;  DATA[1]    ; SCLK                                                                  ; 4.084 ; 4.084 ; Rise       ; SCLK                                                                  ;
;  DATA[2]    ; SCLK                                                                  ; 4.366 ; 4.366 ; Rise       ; SCLK                                                                  ;
;  DATA[3]    ; SCLK                                                                  ; 4.286 ; 4.286 ; Rise       ; SCLK                                                                  ;
;  DATA[4]    ; SCLK                                                                  ; 4.334 ; 4.334 ; Rise       ; SCLK                                                                  ;
;  DATA[5]    ; SCLK                                                                  ; 4.419 ; 4.419 ; Rise       ; SCLK                                                                  ;
;  DATA[6]    ; SCLK                                                                  ; 4.423 ; 4.423 ; Rise       ; SCLK                                                                  ;
;  DATA[7]    ; SCLK                                                                  ; 5.082 ; 5.082 ; Rise       ; SCLK                                                                  ;
;  DATA[8]    ; SCLK                                                                  ; 4.751 ; 4.751 ; Rise       ; SCLK                                                                  ;
;  DATA[9]    ; SCLK                                                                  ; 4.252 ; 4.252 ; Rise       ; SCLK                                                                  ;
;  DATA[10]   ; SCLK                                                                  ; 4.594 ; 4.594 ; Rise       ; SCLK                                                                  ;
;  DATA[11]   ; SCLK                                                                  ; 4.371 ; 4.371 ; Rise       ; SCLK                                                                  ;
;  DATA[12]   ; SCLK                                                                  ; 4.100 ; 4.100 ; Rise       ; SCLK                                                                  ;
;  DATA[13]   ; SCLK                                                                  ; 4.426 ; 4.426 ; Rise       ; SCLK                                                                  ;
;  DATA[14]   ; SCLK                                                                  ; 4.485 ; 4.485 ; Rise       ; SCLK                                                                  ;
;  DATA[15]   ; SCLK                                                                  ; 4.799 ; 4.799 ; Rise       ; SCLK                                                                  ;
;  DATA[16]   ; SCLK                                                                  ; 4.182 ; 4.182 ; Rise       ; SCLK                                                                  ;
;  DATA[17]   ; SCLK                                                                  ; 4.814 ; 4.814 ; Rise       ; SCLK                                                                  ;
;  DATA[18]   ; SCLK                                                                  ; 4.961 ; 4.961 ; Rise       ; SCLK                                                                  ;
;  DATA[19]   ; SCLK                                                                  ; 4.858 ; 4.858 ; Rise       ; SCLK                                                                  ;
;  DATA[20]   ; SCLK                                                                  ; 4.541 ; 4.541 ; Rise       ; SCLK                                                                  ;
;  DATA[21]   ; SCLK                                                                  ; 4.914 ; 4.914 ; Rise       ; SCLK                                                                  ;
;  DATA[22]   ; SCLK                                                                  ; 4.585 ; 4.585 ; Rise       ; SCLK                                                                  ;
;  DATA[23]   ; SCLK                                                                  ; 4.793 ; 4.793 ; Rise       ; SCLK                                                                  ;
;  DATA[24]   ; SCLK                                                                  ; 4.803 ; 4.803 ; Rise       ; SCLK                                                                  ;
;  DATA[25]   ; SCLK                                                                  ; 4.877 ; 4.877 ; Rise       ; SCLK                                                                  ;
;  DATA[26]   ; SCLK                                                                  ; 4.529 ; 4.529 ; Rise       ; SCLK                                                                  ;
;  DATA[27]   ; SCLK                                                                  ; 4.878 ; 4.878 ; Rise       ; SCLK                                                                  ;
;  DATA[28]   ; SCLK                                                                  ; 4.727 ; 4.727 ; Rise       ; SCLK                                                                  ;
;  DATA[29]   ; SCLK                                                                  ; 4.872 ; 4.872 ; Rise       ; SCLK                                                                  ;
;  DATA[30]   ; SCLK                                                                  ; 4.749 ; 4.749 ; Rise       ; SCLK                                                                  ;
;  DATA[31]   ; SCLK                                                                  ; 4.873 ; 4.873 ; Rise       ; SCLK                                                                  ;
; OWN_        ; SCLK                                                                  ; 4.323 ; 4.323 ; Rise       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCLK                                                                  ; 4.183 ; 4.183 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[0] ; SCLK                                                                  ; 4.183 ; 4.183 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[1] ; SCLK                                                                  ; 4.350 ; 4.350 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[2] ; SCLK                                                                  ; 4.663 ; 4.663 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[3] ; SCLK                                                                  ; 4.563 ; 4.563 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[4] ; SCLK                                                                  ; 4.687 ; 4.687 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[5] ; SCLK                                                                  ; 4.944 ; 4.944 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[6] ; SCLK                                                                  ; 4.925 ; 4.925 ; Rise       ; SCLK                                                                  ;
;  PD_PORT[7] ; SCLK                                                                  ; 4.573 ; 4.573 ; Rise       ; SCLK                                                                  ;
; SIZ1        ; SCLK                                                                  ; 3.937 ; 3.937 ; Rise       ; SCLK                                                                  ;
; _BGACK      ; SCLK                                                                  ; 3.962 ; 3.962 ; Rise       ; SCLK                                                                  ;
; _BR         ; SCLK                                                                  ; 3.973 ; 3.973 ; Rise       ; SCLK                                                                  ;
; _CSS        ; SCLK                                                                  ; 3.858 ; 3.858 ; Rise       ; SCLK                                                                  ;
; _DACK       ; SCLK                                                                  ; 3.767 ; 3.767 ; Rise       ; SCLK                                                                  ;
; _DMAEN      ; SCLK                                                                  ; 4.322 ; 4.322 ; Rise       ; SCLK                                                                  ;
; _IOR        ; SCLK                                                                  ; 4.025 ; 4.025 ; Rise       ; SCLK                                                                  ;
; _IOW        ; SCLK                                                                  ; 3.995 ; 3.995 ; Rise       ; SCLK                                                                  ;
; _LED_DMA    ; SCLK                                                                  ; 3.928 ; 3.928 ; Rise       ; SCLK                                                                  ;
; _LED_RD     ; SCLK                                                                  ; 4.529 ; 4.529 ; Rise       ; SCLK                                                                  ;
; _LED_WR     ; SCLK                                                                  ; 4.407 ; 4.407 ; Rise       ; SCLK                                                                  ;
; _AS         ; SCLK                                                                  ; 3.644 ; 3.644 ; Fall       ; SCLK                                                                  ;
; _DS         ; SCLK                                                                  ; 3.444 ; 3.444 ; Fall       ; SCLK                                                                  ;
; PD_PORT[*]  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.851 ; 4.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[0] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.128 ; 5.128 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[1] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.234 ; 5.234 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[2] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.504 ; 5.504 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[3] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.941 ; 4.941 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[4] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.851 ; 4.851 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[5] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.072 ; 5.072 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[6] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 5.009 ; 5.009 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
;  PD_PORT[7] ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; 4.957 ; 4.957 ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.661 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 3.078 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;       ; 2.661 ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; DATA[*]     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.024 ; 4.024 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[8]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.981 ; 4.981 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[9]    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.540 ; 4.540 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[10]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.024 ; 4.024 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[11]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.641 ; 4.641 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[12]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.311 ; 4.311 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[13]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.115 ; 5.115 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[14]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.722 ; 4.722 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[15]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.478 ; 4.478 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[24]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.520 ; 4.520 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[25]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.104 ; 5.104 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[26]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.423 ; 4.423 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[27]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.063 ; 5.063 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[28]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.691 ; 4.691 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[29]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.259 ; 5.259 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[30]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 4.911 ; 4.911 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  DATA[31]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 5.016 ; 5.016 ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.661 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[0]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 3.078 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
;  _DSACK[1]  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; 2.661 ;       ; Fall       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ;
; _DSACK[*]   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.465 ; 3.465 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[0]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.882 ; 3.882 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
;  _DSACK[1]  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 3.465 ; 3.465 ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
+-------------+-----------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[3]    ; DATA[0]     ; 12.431 ; 12.301 ; 12.301 ; 12.431 ;
; ADDR[3]    ; DATA[1]     ; 12.797 ; 12.797 ; 12.797 ; 12.797 ;
; ADDR[3]    ; DATA[2]     ; 14.950 ; 13.617 ; 13.617 ; 14.950 ;
; ADDR[3]    ; DATA[4]     ; 14.584 ; 14.584 ; 14.584 ; 14.584 ;
; ADDR[3]    ; DATA[5]     ; 11.364 ; 11.234 ; 11.234 ; 11.364 ;
; ADDR[3]    ; DATA[6]     ; 12.737 ; 12.607 ; 12.607 ; 12.737 ;
; ADDR[3]    ; DATA[7]     ; 13.411 ; 13.281 ; 13.281 ; 13.411 ;
; ADDR[3]    ; DATA[8]     ; 12.838 ;        ;        ; 12.838 ;
; ADDR[3]    ; DATA_OE_    ; 11.164 ;        ;        ; 11.164 ;
; ADDR[3]    ; PD_PORT[0]  ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; ADDR[3]    ; PD_PORT[1]  ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; ADDR[3]    ; PD_PORT[2]  ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; ADDR[3]    ; PD_PORT[3]  ; 11.107 ; 11.107 ; 11.107 ; 11.107 ;
; ADDR[3]    ; PD_PORT[4]  ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; ADDR[3]    ; PD_PORT[5]  ; 10.517 ; 10.517 ; 10.517 ; 10.517 ;
; ADDR[3]    ; PD_PORT[6]  ; 11.864 ; 11.864 ; 11.864 ; 11.864 ;
; ADDR[3]    ; PD_PORT[7]  ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; ADDR[4]    ; DATA[0]     ; 17.384 ;        ;        ; 17.384 ;
; ADDR[4]    ; DATA[1]     ; 17.880 ; 17.880 ; 17.880 ; 17.880 ;
; ADDR[4]    ; DATA[2]     ;        ; 20.033 ; 20.033 ;        ;
; ADDR[4]    ; DATA[4]     ; 19.667 ; 19.667 ; 19.667 ; 19.667 ;
; ADDR[4]    ; DATA[5]     ; 16.317 ;        ;        ; 16.317 ;
; ADDR[4]    ; DATA[6]     ; 17.690 ;        ;        ; 17.690 ;
; ADDR[4]    ; DATA[7]     ; 18.364 ;        ;        ; 18.364 ;
; ADDR[4]    ; DATA[8]     ;        ; 17.921 ; 17.921 ;        ;
; ADDR[4]    ; DATA_OE_    ;        ; 16.234 ; 16.234 ;        ;
; ADDR[5]    ; DATA[0]     ; 17.520 ; 16.981 ; 16.981 ; 17.520 ;
; ADDR[5]    ; DATA[1]     ; 18.016 ; 18.016 ; 18.016 ; 18.016 ;
; ADDR[5]    ; DATA[2]     ; 18.167 ; 20.169 ; 20.169 ; 18.167 ;
; ADDR[5]    ; DATA[4]     ; 19.803 ; 19.803 ; 19.803 ; 19.803 ;
; ADDR[5]    ; DATA[5]     ; 16.453 ; 15.914 ; 15.914 ; 16.453 ;
; ADDR[5]    ; DATA[6]     ; 17.826 ; 17.287 ; 17.287 ; 17.826 ;
; ADDR[5]    ; DATA[7]     ; 18.500 ; 17.961 ; 17.961 ; 18.500 ;
; ADDR[5]    ; DATA[8]     ;        ; 18.057 ; 18.057 ;        ;
; ADDR[5]    ; DATA_OE_    ;        ; 16.302 ; 16.302 ;        ;
; ADDR[6]    ; DATA[0]     ; 17.650 ; 17.111 ; 17.111 ; 17.650 ;
; ADDR[6]    ; DATA[1]     ; 18.146 ; 18.146 ; 18.146 ; 18.146 ;
; ADDR[6]    ; DATA[2]     ; 18.297 ; 20.299 ; 20.299 ; 18.297 ;
; ADDR[6]    ; DATA[4]     ; 19.933 ; 19.933 ; 19.933 ; 19.933 ;
; ADDR[6]    ; DATA[5]     ; 16.583 ; 16.044 ; 16.044 ; 16.583 ;
; ADDR[6]    ; DATA[6]     ; 17.956 ; 17.417 ; 17.417 ; 17.956 ;
; ADDR[6]    ; DATA[7]     ; 18.630 ; 18.091 ; 18.091 ; 18.630 ;
; ADDR[6]    ; DATA[8]     ;        ; 18.187 ; 18.187 ;        ;
; ADDR[6]    ; DATA_OE_    ;        ; 16.432 ; 16.432 ;        ;
; DATA[0]    ; PD_PORT[0]  ; 16.360 ;        ;        ; 16.360 ;
; DATA[1]    ; PD_PORT[1]  ; 15.102 ;        ;        ; 15.102 ;
; DATA[2]    ; PD_PORT[2]  ; 15.245 ;        ;        ; 15.245 ;
; DATA[3]    ; PD_PORT[3]  ; 16.083 ;        ;        ; 16.083 ;
; DATA[4]    ; PD_PORT[4]  ; 15.648 ;        ;        ; 15.648 ;
; DATA[5]    ; PD_PORT[5]  ; 15.745 ;        ;        ; 15.745 ;
; DATA[6]    ; PD_PORT[6]  ; 15.586 ;        ;        ; 15.586 ;
; DATA[7]    ; PD_PORT[7]  ; 16.042 ;        ;        ; 16.042 ;
; INTA       ; _INT        ;        ; 14.154 ; 14.154 ;        ;
; PD_PORT[0] ; PD_PORT[0]  ; 14.691 ;        ;        ; 14.691 ;
; PD_PORT[1] ; PD_PORT[1]  ; 16.887 ;        ;        ; 16.887 ;
; PD_PORT[2] ; PD_PORT[2]  ; 16.527 ;        ;        ; 16.527 ;
; PD_PORT[3] ; PD_PORT[3]  ; 15.785 ;        ;        ; 15.785 ;
; PD_PORT[4] ; PD_PORT[4]  ; 15.528 ;        ;        ; 15.528 ;
; PD_PORT[5] ; PD_PORT[5]  ; 15.626 ;        ;        ; 15.626 ;
; PD_PORT[6] ; PD_PORT[6]  ; 15.042 ;        ;        ; 15.042 ;
; PD_PORT[7] ; PD_PORT[7]  ; 14.191 ;        ;        ; 14.191 ;
; R_W        ; DATA[0]     ; 11.440 ; 15.033 ; 15.033 ; 11.440 ;
; R_W        ; DATA[1]     ; 15.864 ; 15.864 ; 15.864 ; 15.864 ;
; R_W        ; DATA[2]     ; 18.017 ; 12.626 ; 12.626 ; 18.017 ;
; R_W        ; DATA[4]     ; 17.651 ; 17.651 ; 17.651 ; 17.651 ;
; R_W        ; DATA[5]     ; 10.373 ; 13.966 ; 13.966 ; 10.373 ;
; R_W        ; DATA[6]     ; 11.746 ; 15.339 ; 15.339 ; 11.746 ;
; R_W        ; DATA[7]     ; 12.420 ; 16.013 ; 16.013 ; 12.420 ;
; R_W        ; DATA[8]     ; 15.574 ;        ;        ; 15.574 ;
; R_W        ; _LED_RD     ;        ; 13.553 ; 13.553 ;        ;
; R_W        ; _LED_WR     ; 13.174 ;        ;        ; 13.174 ;
; _AS        ; DATA[0]     ; 13.040 ; 12.501 ; 12.501 ; 13.040 ;
; _AS        ; DATA[1]     ; 13.536 ; 13.536 ; 13.536 ; 13.536 ;
; _AS        ; DATA[2]     ; 13.687 ; 15.689 ; 15.689 ; 13.687 ;
; _AS        ; DATA[4]     ; 15.323 ; 15.323 ; 15.323 ; 15.323 ;
; _AS        ; DATA[5]     ; 11.973 ; 11.434 ; 11.434 ; 11.973 ;
; _AS        ; DATA[6]     ; 13.346 ; 12.807 ; 12.807 ; 13.346 ;
; _AS        ; DATA[7]     ; 14.020 ; 13.481 ; 13.481 ; 14.020 ;
; _AS        ; DATA[8]     ;        ; 13.577 ; 13.577 ;        ;
; _AS        ; DATA_OE_    ; 15.897 ; 11.822 ; 11.822 ; 15.897 ;
; _AS        ; _LED_RD     ; 16.596 ;        ;        ; 16.596 ;
; _AS        ; _LED_WR     ; 16.213 ;        ;        ; 16.213 ;
; _CS        ; DATA[0]     ; 13.935 ; 13.396 ; 13.396 ; 13.935 ;
; _CS        ; DATA[1]     ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; _CS        ; DATA[2]     ; 14.582 ; 16.584 ; 16.584 ; 14.582 ;
; _CS        ; DATA[4]     ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; _CS        ; DATA[5]     ; 12.868 ; 12.329 ; 12.329 ; 12.868 ;
; _CS        ; DATA[6]     ; 14.241 ; 13.702 ; 13.702 ; 14.241 ;
; _CS        ; DATA[7]     ; 14.915 ; 14.376 ; 14.376 ; 14.915 ;
; _CS        ; DATA[8]     ;        ; 14.472 ; 14.472 ;        ;
; _CS        ; DATA_OE_    ; 11.121 ; 12.717 ; 12.717 ; 11.121 ;
; _CS        ; _LED_RD     ; 11.588 ;        ;        ; 11.588 ;
; _CS        ; _LED_WR     ; 11.205 ;        ;        ; 11.205 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[3]    ; DATA[0]     ; 4.624 ; 4.587 ; 4.587 ; 4.624 ;
; ADDR[3]    ; DATA[1]     ; 4.533 ; 4.726 ; 4.726 ; 4.533 ;
; ADDR[3]    ; DATA[2]     ; 5.366 ; 4.501 ; 4.501 ; 5.366 ;
; ADDR[3]    ; DATA[4]     ; 4.744 ; 5.283 ; 5.283 ; 4.744 ;
; ADDR[3]    ; DATA[5]     ; 4.256 ; 4.219 ; 4.219 ; 4.256 ;
; ADDR[3]    ; DATA[6]     ; 4.744 ; 4.707 ; 4.707 ; 4.744 ;
; ADDR[3]    ; DATA[7]     ; 4.919 ; 4.882 ; 4.882 ; 4.919 ;
; ADDR[3]    ; DATA[8]     ; 4.777 ;       ;       ; 4.777 ;
; ADDR[3]    ; DATA_OE_    ; 4.307 ;       ;       ; 4.307 ;
; ADDR[3]    ; PD_PORT[0]  ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; ADDR[3]    ; PD_PORT[1]  ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; ADDR[3]    ; PD_PORT[2]  ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; ADDR[3]    ; PD_PORT[3]  ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; ADDR[3]    ; PD_PORT[4]  ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; ADDR[3]    ; PD_PORT[5]  ; 4.019 ; 4.019 ; 4.019 ; 4.019 ;
; ADDR[3]    ; PD_PORT[6]  ; 4.445 ; 4.445 ; 4.445 ; 4.445 ;
; ADDR[3]    ; PD_PORT[7]  ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; ADDR[4]    ; DATA[0]     ; 7.147 ;       ;       ; 7.147 ;
; ADDR[4]    ; DATA[1]     ; 7.056 ; 7.436 ; 7.436 ; 7.056 ;
; ADDR[4]    ; DATA[2]     ;       ; 7.399 ; 7.399 ;       ;
; ADDR[4]    ; DATA[4]     ; 7.267 ; 7.993 ; 7.993 ; 7.267 ;
; ADDR[4]    ; DATA[5]     ; 6.779 ;       ;       ; 6.779 ;
; ADDR[4]    ; DATA[6]     ; 7.267 ;       ;       ; 7.267 ;
; ADDR[4]    ; DATA[7]     ; 7.442 ;       ;       ; 7.442 ;
; ADDR[4]    ; DATA[8]     ;       ; 7.487 ; 7.487 ;       ;
; ADDR[4]    ; DATA_OE_    ;       ; 6.999 ; 6.999 ;       ;
; ADDR[5]    ; DATA[0]     ; 7.227 ; 7.102 ; 7.102 ; 7.227 ;
; ADDR[5]    ; DATA[1]     ; 7.366 ; 7.011 ; 7.011 ; 7.366 ;
; ADDR[5]    ; DATA[2]     ; 7.469 ; 7.366 ; 7.366 ; 7.469 ;
; ADDR[5]    ; DATA[4]     ; 7.923 ; 7.222 ; 7.222 ; 7.923 ;
; ADDR[5]    ; DATA[5]     ; 6.859 ; 6.734 ; 6.734 ; 6.859 ;
; ADDR[5]    ; DATA[6]     ; 7.347 ; 7.222 ; 7.222 ; 7.347 ;
; ADDR[5]    ; DATA[7]     ; 7.522 ; 7.397 ; 7.397 ; 7.522 ;
; ADDR[5]    ; DATA[8]     ;       ; 7.417 ; 7.417 ;       ;
; ADDR[5]    ; DATA_OE_    ;       ; 6.954 ; 6.954 ;       ;
; ADDR[6]    ; DATA[0]     ; 7.355 ; 7.230 ; 7.230 ; 7.355 ;
; ADDR[6]    ; DATA[1]     ; 7.494 ; 7.139 ; 7.139 ; 7.494 ;
; ADDR[6]    ; DATA[2]     ; 7.597 ; 7.494 ; 7.494 ; 7.597 ;
; ADDR[6]    ; DATA[4]     ; 8.051 ; 7.350 ; 7.350 ; 8.051 ;
; ADDR[6]    ; DATA[5]     ; 6.987 ; 6.862 ; 6.862 ; 6.987 ;
; ADDR[6]    ; DATA[6]     ; 7.475 ; 7.350 ; 7.350 ; 7.475 ;
; ADDR[6]    ; DATA[7]     ; 7.650 ; 7.525 ; 7.525 ; 7.650 ;
; ADDR[6]    ; DATA[8]     ;       ; 7.545 ; 7.545 ;       ;
; ADDR[6]    ; DATA_OE_    ;       ; 7.082 ; 7.082 ;       ;
; DATA[0]    ; PD_PORT[0]  ; 6.862 ;       ;       ; 6.862 ;
; DATA[1]    ; PD_PORT[1]  ; 6.474 ;       ;       ; 6.474 ;
; DATA[2]    ; PD_PORT[2]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[3]    ; PD_PORT[3]  ; 6.730 ;       ;       ; 6.730 ;
; DATA[4]    ; PD_PORT[4]  ; 6.518 ;       ;       ; 6.518 ;
; DATA[5]    ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; DATA[6]    ; PD_PORT[6]  ; 6.577 ;       ;       ; 6.577 ;
; DATA[7]    ; PD_PORT[7]  ; 6.779 ;       ;       ; 6.779 ;
; INTA       ; _INT        ;       ; 6.341 ; 6.341 ;       ;
; PD_PORT[0] ; PD_PORT[0]  ; 6.298 ;       ;       ; 6.298 ;
; PD_PORT[1] ; PD_PORT[1]  ; 7.077 ;       ;       ; 7.077 ;
; PD_PORT[2] ; PD_PORT[2]  ; 6.983 ;       ;       ; 6.983 ;
; PD_PORT[3] ; PD_PORT[3]  ; 6.889 ;       ;       ; 6.889 ;
; PD_PORT[4] ; PD_PORT[4]  ; 6.556 ;       ;       ; 6.556 ;
; PD_PORT[5] ; PD_PORT[5]  ; 6.646 ;       ;       ; 6.646 ;
; PD_PORT[6] ; PD_PORT[6]  ; 6.423 ;       ;       ; 6.423 ;
; PD_PORT[7] ; PD_PORT[7]  ; 6.217 ;       ;       ; 6.217 ;
; R_W        ; DATA[0]     ; 4.310 ; 6.478 ; 6.478 ; 4.310 ;
; R_W        ; DATA[1]     ; 4.219 ; 6.709 ; 6.709 ; 4.219 ;
; R_W        ; DATA[2]     ; 6.799 ; 4.677 ; 4.677 ; 6.799 ;
; R_W        ; DATA[4]     ; 4.430 ; 7.266 ; 7.266 ; 4.430 ;
; R_W        ; DATA[5]     ; 3.942 ; 6.110 ; 6.110 ; 3.942 ;
; R_W        ; DATA[6]     ; 4.430 ; 6.598 ; 6.598 ; 4.430 ;
; R_W        ; DATA[7]     ; 4.605 ; 6.773 ; 6.773 ; 4.605 ;
; R_W        ; DATA[8]     ; 6.649 ;       ;       ; 6.649 ;
; R_W        ; _LED_RD     ;       ; 6.042 ; 6.042 ;       ;
; R_W        ; _LED_WR     ; 5.930 ;       ;       ; 5.930 ;
; _AS        ; DATA[0]     ; 4.837 ; 4.712 ; 4.712 ; 4.837 ;
; _AS        ; DATA[1]     ; 4.976 ; 4.621 ; 4.621 ; 4.976 ;
; _AS        ; DATA[2]     ; 5.079 ; 4.976 ; 4.976 ; 5.079 ;
; _AS        ; DATA[4]     ; 5.533 ; 4.832 ; 4.832 ; 5.533 ;
; _AS        ; DATA[5]     ; 4.469 ; 4.344 ; 4.344 ; 4.469 ;
; _AS        ; DATA[6]     ; 4.957 ; 4.832 ; 4.832 ; 4.957 ;
; _AS        ; DATA[7]     ; 5.132 ; 5.007 ; 5.007 ; 5.132 ;
; _AS        ; DATA[8]     ;       ; 5.027 ; 5.027 ;       ;
; _AS        ; DATA_OE_    ; 6.856 ; 4.564 ; 4.564 ; 6.856 ;
; _AS        ; _LED_RD     ; 7.077 ;       ;       ; 7.077 ;
; _AS        ; _LED_WR     ; 6.960 ;       ;       ; 6.960 ;
; _CS        ; DATA[0]     ; 5.031 ; 4.906 ; 4.906 ; 5.031 ;
; _CS        ; DATA[1]     ; 5.170 ; 4.815 ; 4.815 ; 5.170 ;
; _CS        ; DATA[2]     ; 5.273 ; 5.170 ; 5.170 ; 5.273 ;
; _CS        ; DATA[4]     ; 5.727 ; 5.026 ; 5.026 ; 5.727 ;
; _CS        ; DATA[5]     ; 4.663 ; 4.538 ; 4.538 ; 4.663 ;
; _CS        ; DATA[6]     ; 5.151 ; 5.026 ; 5.026 ; 5.151 ;
; _CS        ; DATA[7]     ; 5.326 ; 5.201 ; 5.201 ; 5.326 ;
; _CS        ; DATA[8]     ;       ; 5.221 ; 5.221 ;       ;
; _CS        ; DATA_OE_    ; 4.249 ; 4.758 ; 4.758 ; 4.249 ;
; _CS        ; _LED_RD     ; 4.376 ;       ;       ; 4.376 ;
; _CS        ; _LED_WR     ; 4.259 ;       ;       ; 4.259 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 36       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 141      ; 26       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 115      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2015     ; 142      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 124      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 43       ; 43       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                                            ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
; ADDR[2]                                                               ; ADDR[2]                   ; 2        ; 2        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; ADDR[2]                   ; 2        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; CPU_SM:u_CPU_SM|DECFIFO   ; 36       ; 5        ; 0        ; 0        ;
; SCLK                                                                  ; CPU_SM:u_CPU_SM|DECFIFO   ; 8        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; CPU_SM:u_CPU_SM|INCNI     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|INCNO     ; 6        ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNO                                                 ; CPU_SM:u_CPU_SM|PAS       ; 224      ; 0        ; 0        ; 0        ;
; LHW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; LLW                                                                   ; CPU_SM:u_CPU_SM|PAS       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LHW                       ; 384      ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; LHW                       ; 128      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|INCNI                                                 ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; LLW                       ; 0        ; 128      ; 0        ; 0        ;
; SCLK                                                                  ; LLW                       ; 384      ; 0        ; 0        ; 0        ;
; ADDR[2]                                                               ; SCLK                      ; 141      ; 26       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO                                               ; SCLK                      ; 115      ; 0        ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|PAS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; CPU_SM:u_CPU_SM|PDS                                                   ; SCLK                      ; 0        ; 0        ; 1        ; 1        ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; SCLK                      ; 0        ; 0        ; 3        ; 3        ;
; SCLK                                                                  ; SCLK                      ; 2015     ; 142      ; 2        ; 3        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCLK                      ; 124      ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                             ; SCLK                      ; 1        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; SCLK                      ; 4        ; 0        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|STATE[0]                                            ; SCLK                      ; 43       ; 43       ; 0        ; 0        ;
; ADDR[2]                                                               ; SCSI_SM:u_SCSI_SM|INCBO_o ; 2        ; 1        ; 0        ; 0        ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; SCSI_SM:u_SCSI_SM|INCBO_o ; 3        ; 0        ; 0        ; 0        ;
; SCLK                                                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                          ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                           ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
; ADDR[2]                 ; ADDR[2]                                                               ; 2        ; 2        ; 1        ; 1        ;
; SCLK                    ; ADDR[2]                                                               ; 1        ; 0        ; 0        ; 0        ;
; ADDR[2]                 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; 0        ; 0        ; 1        ; 1        ;
; SCLK                    ; SCLK                                                                  ; 0        ; 11       ; 0        ; 0        ;
; CPU_SM:u_CPU_SM|DECFIFO ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; 1        ; 1        ; 0        ; 0        ;
; SCLK                    ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; 1        ; 0        ; 0        ; 0        ;
+-------------------------+-----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 791   ; 791  ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 675   ; 675  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 29 23:16:59 2022
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RESDMAC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCLK SCLK
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RDFIFO_d SCSI_SM:u_SCSI_SM|RDFIFO_d
    Info (332105): create_clock -period 1.000 -name registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|DECFIFO CPU_SM:u_CPU_SM|DECFIFO
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|RIFIFO_d SCSI_SM:u_SCSI_SM|RIFIFO_d
    Info (332105): create_clock -period 1.000 -name ADDR[2] ADDR[2]
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|INCBO_o SCSI_SM:u_SCSI_SM|INCBO_o
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PAS CPU_SM:u_CPU_SM|PAS
    Info (332105): create_clock -period 1.000 -name LLW LLW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNI CPU_SM:u_CPU_SM|INCNI
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|PDS CPU_SM:u_CPU_SM|PDS
    Info (332105): create_clock -period 1.000 -name LHW LHW
    Info (332105): create_clock -period 1.000 -name CPU_SM:u_CPU_SM|INCNO CPU_SM:u_CPU_SM|INCNO
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|nLS2CPU SCSI_SM:u_SCSI_SM|nLS2CPU
    Info (332105): create_clock -period 1.000 -name SCSI_SM:u_SCSI_SM|STATE[0] SCSI_SM:u_SCSI_SM|STATE[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.006      -271.965 SCLK 
    Info (332119):    -3.790        -3.790 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -3.685      -100.202 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -3.161       -13.610 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -3.148      -310.104 LLW 
    Info (332119):    -2.372      -149.837 LHW 
    Info (332119):    -0.659        -2.595 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.543        -0.658 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.531        -0.531 ADDR[2] 
    Info (332119):    -0.461        -0.499 CPU_SM:u_CPU_SM|INCNO 
Info (332146): Worst-case hold slack is -6.908
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.908       -17.306 ADDR[2] 
    Info (332119):    -3.109       -27.121 SCLK 
    Info (332119):    -0.841        -2.242 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.714       -21.884 LHW 
    Info (332119):    -0.464        -5.667 LLW 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.499         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     0.499         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.700         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):     1.086         0.000 CPU_SM:u_CPU_SM|PAS 
Info (332146): Worst-case recovery slack is -3.782
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.782        -3.782 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -1.853       -13.799 SCLK 
    Info (332119):    -1.759        -1.759 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -0.304        -0.304 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.097        -0.097 ADDR[2] 
Info (332146): Worst-case removal slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -0.406 ADDR[2] 
    Info (332119):    -0.008        -0.008 SCLK 
    Info (332119):     0.538         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     1.993         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     4.516         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -86.529 SCLK 
    Info (332119):    -1.941       -18.265 ADDR[2] 
    Info (332119):    -0.742      -189.952 LHW 
    Info (332119):    -0.742      -189.952 LLW 
    Info (332119):    -0.742       -47.488 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.742       -23.744 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.742       -11.872 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.742        -7.420 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.742        -4.452 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.742        -2.968 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.742        -1.484 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.742        -1.484 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.162       -53.948 SCLK 
    Info (332119):    -0.837        -0.837 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.780       -62.459 LLW 
    Info (332119):    -0.536        -2.117 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.451        -6.612 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.439        -9.778 LHW 
    Info (332119):    -0.079        -0.079 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):     0.159         0.000 ADDR[2] 
    Info (332119):     0.468         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.512         0.000 CPU_SM:u_CPU_SM|INCNO 
Info (332146): Worst-case hold slack is -2.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.428        -6.127 ADDR[2] 
    Info (332119):    -1.441       -20.468 SCLK 
    Info (332119):    -0.443        -1.494 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.331       -15.959 LLW 
    Info (332119):    -0.271       -11.962 LHW 
    Info (332119):     0.172         0.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):     0.215         0.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):     0.215         0.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):     0.698         0.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
Info (332146): Worst-case recovery slack is -0.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.888        -0.888 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.454        -0.454 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):    -0.436        -3.406 SCLK 
    Info (332119):     0.254         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.259         0.000 ADDR[2] 
Info (332146): Worst-case removal slack is -0.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.074        -0.148 ADDR[2] 
    Info (332119):     0.126         0.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):     0.696         0.000 SCLK 
    Info (332119):     0.834         0.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
    Info (332119):     1.768         0.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -58.380 SCLK 
    Info (332119):    -1.380       -12.380 ADDR[2] 
    Info (332119):    -0.500      -128.000 LHW 
    Info (332119):    -0.500      -128.000 LLW 
    Info (332119):    -0.500       -32.000 CPU_SM:u_CPU_SM|PAS 
    Info (332119):    -0.500       -16.000 CPU_SM:u_CPU_SM|PDS 
    Info (332119):    -0.500        -8.000 SCSI_SM:u_SCSI_SM|nLS2CPU 
    Info (332119):    -0.500        -5.000 CPU_SM:u_CPU_SM|DECFIFO 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNI 
    Info (332119):    -0.500        -3.000 CPU_SM:u_CPU_SM|INCNO 
    Info (332119):    -0.500        -2.000 SCSI_SM:u_SCSI_SM|INCBO_o 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RDFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|RIFIFO_d 
    Info (332119):    -0.500        -1.000 SCSI_SM:u_SCSI_SM|STATE[0] 
    Info (332119):    -0.500        -1.000 registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Thu Dec 29 23:17:01 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


