## 목차
- [Analog Vs Digital](#analog-vs-digital)
  - [Analog](#analog)
  - [Digital](#digital)
- [FPGA Vs ASIC](#fpga-vs-asic)
  - [FPGA](#fpga)
- [OSAT](#osat)
- [Design House(Back-end)](#design-houseback-end)
  - [Pre Layout Vs Post Layout](#pre-layout-vs-post-layout)
  - [Formality](#formality)
  - [STA](#sta)
- [Asynchronous Reset Vs Synchronous Reset](#asynchronous-reset-vs-synchronous-reset)
  - [Async rst](#async-rst)
  - [Sync rst](#sync-rst)
- [⭐⭐⭐Blocking Vs Non Blocking⭐⭐⭐](#blocking-vs-non-blocking)
  - [Blocking](#blocking)
  - [Non Blocking](#non-blocking)
  - [Procedure문과 동시성](#procedure문과-동시성)
- [Shift 연산자](#shift-연산자)
  - [\<\<, \>\>: Logcial Shift](#--logcial-shift)
  - [\<\<\<, \>\>\>: Arithmetic Shift](#--arithmetic-shift)
- [Low-Power](#low-power)
  - [Gated Clock](#gated-clock)
- [VCS -VERDI](#vcs--verdi)
  - [명령어 정리](#명령어-정리)
  - [시뮬레이션 리빌드](#시뮬레이션-리빌드)
  - [⭐⭐⭐시뮬레이션 유의사항](#시뮬레이션-유의사항)

# Analog Vs Digital
## Analog
- power에서 유리
  - 디지털은 파워 문제가 큼
- 고주파수(RF) 대역을 처리하는데 유리
  - 초고속 통신에 유리
## Digital
- 수율 편차가 작음
  - Anaolog는 수율 편차가 큼
- 공정의 혁신으로 인해 Analog의 영역을 Digital이 잠식하는 추세
> ⭐⭐⭐Digital Signal Processing을 잘 알아야 함

- Digital 설계는 제어와 DSP로 나뉨
  - Processor 쪽은 주로 제어
  - 대부분은 **DSP**임

# FPGA Vs ASIC
## FPGA
- Power 제한이 없는 경우(Power 소모 굉장히 심함)
- 생산 개수가 적은 경우
- 클럭 Speed 제한
  - 현업 기준 280MHz가 Max
  - 검증 시에는 FPGA의 최대 클럭으로 Scale Down해서 검증 진행
> ASIC을 개발해도 할 줄 알아야함
> > 검증에 굉장히 많이 사용(FAB-IN 전에 반드시 거쳐야 하는 과정)

# OSAT
- 후공정 패키지 해줌
- 패키징 테스트도 해줌

# Design House(Back-end)
## Pre Layout Vs Post Layout

## Formality
- RTL 코드와 Synthesis의 결과가 동일한지 Check해주는 Tool
- RTL 결과와 Synthesis 결과가 다를 수 없음
  - Verilog 문법을 정확히 모르는 경우 발생함

## STA
- Logic Delay와 Wire Delay를 포함해서 Timing Check를 해줌
- Setup time & Hold time violation을 Check
- Clock Skew도 반영
- PVT Variation에 의한 Worst case를 고려
> Prime Time을 주로 사용

# Asynchronous Reset Vs Synchronous Reset
## Async rst
- Size가 큼
- 타이밍 문제에서 비교적 자유로움
- Power 소모가 적음음

## Sync rst
- Power 소모가 큼
- 타이밍 문제에 제약이 많음(Clock skew 등)
> Time scale은 Gate level Simulation에 주로 사용

# ⭐⭐⭐Blocking Vs Non Blocking⭐⭐⭐
## Blocking
- Sequential하게 동작
  - 시간의 흐름이 존재
- Combinational Logic으로 합성

## Non Blocking
- Concurrent하게 동작
  - 시간의 흐름X --> 동시에 수행됨
- Sequential Logic으로 합성

## Procedure문과 동시성
- Procedure문 안에서는 (Clk있을 때) Sequential하게 동작
- Procedure문끼리는 Concurrent하게 동작

> ⭐외우셈⭐
> > "<=" + clk --> Sequential logic<br>
> > "=" + Non-clk --> Combinational logic

# Shift 연산자
## <<, >>: Logcial Shift
- 부호 유지 X

## <<<, >>>: Arithmetic Shift
- 부호 유지

# Low-Power
## Gated Clock
- Sequential 회로에서 Power를 줄이기 위해 사용하는 방법
- ⭐Sequential Logic에서는 **else(default)를 빼주는게 Power에 유리**
  - Clock Gating
- ❗Combinational Logic은 Default 안하면 **Latch 발생**

# VCS -VERDI
## 명령어 정리
- vcs -full64 -kdb -debug_access+all -f <filelist>
- ./simv -verdi
  - 이거 치면 내가 testbench할 시뮬레이션 나옴
- script 파일 만들기
  - 위의 코드를 스크립트 파일 안에 작성함
  - 해당 파일에 chmod 755로 실행 권한 줌
  - source <스크립트 파일 이름> 하면 실행됨
  
## 시뮬레이션 리빌드
![alt text](시뮬레이션_Rebuild.png)<br>
![alt text](시뮬레이션_Rebuild2.png)

## ⭐⭐⭐시뮬레이션 유의사항
- posedge에 입력값을 주면 안됨
  - Metastability에 걸림
- **negedge**에 넣어주는 것이 안전