- 晶体管非线性电阻的受控机制：
	- MOSFET受控非线性电阻的伏安特性方程
	- 总论晶体管受控非线性电阻特性
- MOSFET的伏安特性方程：
	- 方程推导
	- PMOS和NMOS互补
- 总论晶体管受控非线性电阻特性：
	- JFET
	- MOSFET
	- BJT
PS：晶体管（Transistor <-Transfer Resistor转移电阻器）最开始其实就代表了晶体管的原始作用：受控非线性电阻

# MOSFET受控非线性电阻的伏安特性方程
![[../ImagesAssets/Pasted image 20240411215733.png]]
PMOS和NMOS的区别主要是看沟道：N-Channel（用电子导电）就是NMOS，反之就是PMOS
- MOS电容结构：Metal-Oxide-Substrate这个结构就形成了一个MOS电容，也是场效应的来源。
**PMOS和NMOS的电路图分辨**:
![[../ImagesAssets/Pasted image 20240411220342.png]]
![[../ImagesAssets/Pasted image 20240411220400.png]]
第一张是NMOS，第二张是PMOS，主要看箭头和S的相对方向，第一张箭头指向S，说明电流方向和载流子运动方向是相反的，因此载流子是电子，所以是NMOS（注意S的定义就是提供载流子的端）；第二张箭头远离S，说明载流子是空穴，是PMOS

MOSFET的伏安特性曲线（$V_{GS}$作为控制变量，对于PMOS就是$V_{SG}$，不过不是很重要）
![[../ImagesAssets/Pasted image 20240411220158.png]]

## 公式推导：
为了保证同一基片上的晶体管相互隔断，衬底接地（最低电位），以保证所有的PN结都是反偏截止的。
**MOSFET的立体结构**（这张图的参量对后面推导的理解很重要）
![[../ImagesAssets/Pasted image 20240411220941.png]]
**欧姆区**
- 加控制电压（$V_{GS}$）形成沟道：
![[../ImagesAssets/Pasted image 20240411221132.png]]
Understanding：
阈值电压$V_{TH}$是决定能够形成沟道的因素：可以理解为一种动态平衡，当场效应不够强时无法形成有效的导电沟道，但是当$V_{GS}$足够大后，吸引来的电子就多于能够中和的空穴，从而积累电荷，形成导电沟道。
根据这个思路，也能用电容电荷公式自然推出（单位长度沟道）积累电荷（密度）$Q_x$
PS：注意这里的$$C_{ox}=\frac{\varepsilon_{ox}}{t_{ox}}$$ 有$\varepsilon_{ox}=\frac{\varepsilon}{4\pi k(WL)}$， 理解为单位面积的电容
此时有$Q_x=-WC_{ox}V_{od},其中V_{od}=V_x-V_{TH}$
$V_{od}$是OverDrive电压的含义。

- 沟道加压导电，电荷分布不再均匀：
![[../ImagesAssets/Pasted image 20240411222335.png]]
当外加的$V_{DS}(源漏电压)<V_{DS,sat}$饱和电压时，此时$V_{GD}=V_{GS}-V_{DS}$,沟道未截断，但是电荷分布不再均匀（因为不同位置$V_{od}$不同）
![[../ImagesAssets/Pasted image 20240411222945.png]]
![[../ImagesAssets/Pasted image 20240411222957.png]]
经过计算可得：
$$\begin{aligned}&i_{D}=\mu_{n}C_{ox}\frac{W}{L}\biggl((v_{GS}-V_{TH})v_{DS}-\frac{1}{2}v_{DS}^{2}\biggr)\\&i_{D}=2\beta_{n}\left((v_{GS}-V_{TH})v_{DS}-\frac{1}{2}v_{DS}^{2}\right)
&\beta_n=\frac12\mu_nC_{ox}\frac WL
\end{aligned}$$
所以$i_D$和$V_{DS}$是二次函数关系（当$V_{DS}<V_{DS,sat}=V_{GS}-V_{TH}$时）

**饱和区**
![[../ImagesAssets/Pasted image 20240411223520.png]]
沟道夹断后仍然有电流（是因为电压吸引载流子形成漂移电流）
且此时电流几乎不变（有小幅度上升：厄利效应）
![[../ImagesAssets/Pasted image 20240411223706.png]]

小结：
![[../ImagesAssets/Pasted image 20240411223733.png]]

# 总论晶体管受控非线性电阻特性
根据$G=\sigma\frac{S}{L}$可知，控制电阻可以通过控制电导率（电荷密度）、面积实现
对电导率$\sigma=n\eta e$进行控制：可以通过控制电子/空穴浓度实现;
对面积控制可以通过控制导电通道厚度实现；

## JFET：控制导电沟道厚度实现：
![[../ImagesAssets/Pasted image 20240413114232.png]]
控制变量：$V_{GS}$,$V_{GS}$越高导电沟道厚度越大，电阻越小。
$V_{DS}$在小于$V_{DS,sat}$时，随着其增大，导电沟道厚度不断减小，从而电阻增大，呈现3/2次方的关系，当$V_{DS}\geqslant V_{DS,sat}$时导电沟道夹断，达到恒流区。
PS：截止区，栅极电压很低，耗尽层占满，导电沟道消失。

## MOSFET：导电沟道电荷密度控制方式
![[../ImagesAssets/Pasted image 20240413114823.png]]

## BJT：控制基区导电通道载流子浓度
NPN：控制电子浓度；PNP：控制空穴浓度
Bipolar Junction Transistor（双极结型晶体管）
E：Emitter，发射极
C：Collector，集电极
B：Base，基极
![[../ImagesAssets/无标题.png]]
伏安特性曲线
![[../ImagesAssets/Pasted image 20240413122900.png]]
以NPN-BJT为例分析：
![[../ImagesAssets/Pasted image 20240413122106.png]]
以$i_B$为控制变量分析$i_C和V_{CE}$的关系：
- 当$V_{CE}$很大时，CB结反偏，BE结正偏，N+区注入P区的电子几乎全部通过,因此$集电极电流几乎等于发射极电流i_E\approx i_C$,而发射极发射的电子少部分在基区复合，形成的基极电流与集电极电流近似成正比关系$i_C=\beta i_B,\beta\gg 1$ 所以在有源区（恒流区）$i_C$与$i_B$呈正比关系。（这也就是后面电流保持基本不变的原理）
PS：这个$i_C=\beta i_B$也形成了一个流控流源结构。
- 当$V_{CE}$比较小时，0.7V时，$V_{CB}=0$,未正偏导通，当$V_{CE}=0.2V$左右时，$V_{BC}=0.5V$开始导通，导致这段$i_C$下降迅猛，而$V_{CE}$几乎维持0.2V不变，由于这个电压饱和特性，这段在BJT中被称为“**饱和区**”(注意分辨不同晶体管的饱和区含义)


# 晶体管受控非线性特性小结：
- 通过对导电通道实施控制，实现对电阻的控制
	- JFET：控制导电沟道的厚度（截面面积）
	- MOSFET：控制导电沟道内的电荷密度（NMOS:电子密度/PMOS:空穴密度）
	- BJT：控制基区（导电通道）的载流子浓度（NPN:电子浓度/PNP:空穴浓度）
- 导电通道两端电压很小时，导电通道内单位长度载流子数目几乎均匀，通道方向电场强度几乎均匀，呈现出线性电阻特性（原点附近小范围看，特性曲线近似为过原点的直线）
- 导电通道两端电压持续增加，导电通道漏端（BJT集电端）变薄/载流子浓度变低，导电通道内单位长度载流子数目不再均匀（漏端减少），通道电阻变大，电阻阻值随电阻两端电压变化，呈现出非线性电阻特性（通道方向电场强度不再均匀）
- 当导电通道两端电压增大到饱和电压时，漏端通道夹断，通道电流不再增加，进入恒流区    PS：由于夹断点随通道两端电压的增加而内移，通道等效长度变短，电阻变小，电流微增，从而特性曲线并非完全水平（恒流），而是微微上翘（厄利效应）
![[../ImagesAssets/Pasted image 20240413134354.png]]

NOTICE：
PMOS和NMOS是互补关系，考虑导电沟道的形成是MOS电容的作用，吸引了载流子：所以在NMOS中一定是G端是高电压，这样才能吸引到电子；同样的PMOS中G端一定是低电压这样才能吸引到空穴。
