# 计算机组成原理

[TOC]



## 第一章 计算机系统概论

### 计算机系统概述

**计算机软件**

1. 分类：
    1. 系统软件：操作系统、语言处理程序（翻译程序+Linker,Debug,Loader)
        1. 其中，翻译程序有三种，汇编程序、编译程序、解释程序
    2. 应用软件

**计算机语言**

1. 机器语言
2. 汇编语言
3. 高级语言

**计算机系统的层次结构**

1. 实际机器：由硬件或者固件实现的机器
2. 虚拟机器：以软件为主实现的机器

![image-20230417163022283](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417163022283.png)

**现代计算机结构模型**

![image-20230417163312735](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417163312735.png)



### 计算机性能指标

#### CPI

1. CPI: cycle per instruction.执行一条指令所需要的时钟周期数。

​		计算计算机运行速度的指标：吉普森方法
$$
T_M = \sum^{n}_{i=1} f_it_i \\
其中，T_M表示运行速度，f_i表示指令出现频率，t_i表示该指令运行时间
$$

2. CPI的计算方法
    $$
    t = \sum_{i=1}^{n} CPI_i \times C_i, \quad其中t表示程序运行时间，
    $$
    

#### MIPS

MIPS：Million Instruciton Per Second,每秒执行百万条指令数

由于不同机器指令集不同、不同的指令执行周期不同，所以MIPS不能反应CPU的运行速度。



## 第三章 总线



### 总线标准

1. ISA总线：使用独立于CPU的总线时钟，并行，时钟频率8Mhz，带宽16MBps
2. EISA总线：ISA总线的拓展。并行。带宽33MBps
3. VESA总线：局部总线，能够实现将IO设备挂载到CPU上。
    1. PCI总线：串行。高性能、兼容性好、拓展性好

4. **波特率和比特率**：波特率指每秒传送的码元符号个数；比特率指有效信息数。所考题目通常为在异步串行传输系统中计算信息传送的波特和比特率。



### 总线结构

#### 总线判优控制

总线判优控制分为以下两种：

1. 集中式
    1. 链式查询：
        1. 一共三根线：总线忙线、总线请求、总线同意。
        2. 总线同意信号BG串行地从一个IO接口传输到下一个IO接口。
        3. 距离总线越近的设备优先级别越高
        4. 具有方便扩充设备、对故障敏感的特点。
    2. 计数器定时查询
        1. 相比于链式查询，多了一组设备地址线，但是少了一跟总线同意线。
        2. 优先级别可变。
        3. 控制较为复杂。
    3. 独立请求
        1. 对于N个设备，一共N个请求线与N个总线同意信号线。
        2. 响应速度快，优先次序控制灵活，但是控制线多，控制更为复杂。
2. 分布式

#### 总线通信控制

1. 同步：使用公共时钟，有统一的传输周期。由于需要等待最慢的模块，所以会大大拖累总线的速度。
2. 异步
    1. 无互锁：没有相互制约关系
    2. 半互锁：简单制约关系：总线接待到模块的回答信号之后才撤销请求信号，存在互锁关系。
    3. 全互锁：完全制约关系，主模块发出请求信号之后，必须等待从模块回答信号才撤销请求信号；从模块发出回答信号，必须等待主模块获知后，才撤销回答信号。
3. 半同步控制：在主模块发出读、写信号之后，如果从模块没准备好，那么则添加$\overline{WAIT}$信号之后，
4. 分离式通信：将一个总线传输周期分解为两个子周期，每个子周期可以供不同模块申请，每个模块都可以成为**主模块**。获得控制权的主模块采用同步方式传送，且仅仅在传输命令与数据时占用总线。



**习题**:

1. 控制总线所提供的完整信息为：所有存储器与IO设备的时序信号与控制信号、来自IO设备和存储器的响应信号
2. 计算机使用总线结构的主要优点是便于实现积木化，缺点是两种信息源的代码不能同时在总线中传送
3. 三总线的计算机结构是指：**IO总线、主存总线和DMA总线**的三组传输线



## 第四章 存储器

### 计算机系统存储器层次结构

1. 计算机系统存储层次可以分为缓存-主存层次与主存-辅存层次。前者主要解决速度问题，后者解决容量问题。

#### 主存

主存的分类：

1. 静态RAM：利用触发器工作原理制成，无需进行刷新，成本较高。多用于制作高速缓存
2. 动态RAM：采用电容原理制成，每2ms需要刷新一次，成本相对较低，多用于存放用户程序。
    1. 刷新方式又可以分为几种：集中刷新（在规定的一个刷新周期内，对全部存储芯片逐行进行刷新。存在死时间）、分散刷新（将存储单元的刷新分散到每个存取周期内完成。不存在死时间，但是会大大降低访存速度）、异步刷新（结合以上两种方式，既可以大大降低死时间，而且对存储器地访问速度没有太大的影响）。
    2. *这一部分可能考察死时间计算问题*
3. ROM
    1. EROM
    2. EPROM

#### ==主存与CPU的连接==

RAM芯片引脚：$\overline{OE},\overline{CE},\overline{WE}$。分别为：读允许，片选线，写允许。

ROM芯片则为:$\overline{PGM},\overline{CE},\overline{OE}$.分别为：编程允许，片选，读允许。

### 提高访存速度的措施

#### 单体多字并行主存系统





### Cache

因为主存的速度无法满足CPU的速度要求，因此，在CPU与主存之间，再增加一级存储结构，成为Cache.Cache由SRAM组成，具备速度极高、容量小等特点。

如图所示的存储三总线结构之中，CPU与Cache交互，而Cache则直接与主存进行交互。实际上，CPU会优先访问Cache，当Cache中不存在所需要的数据时，则会再次访问主存查找。

![image-20230417132855684](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417132855684.png)

#### 概述

1. **理论依据：**程序访问的局部性原理
2. Cache的工作原理：
3. Cache命中率的计算：

$$
h = \frac{N_c}{N_c+N_m} 
$$

4. Cache的读写操作：

    ![image-20230417133316315](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417133316315.png)

#### Cache映射

Cache映射的三种方式：

1. 直接

    1. 将主存的每一块映射到Cache中的一个固定的行的方式。
    2. 映射公式为：$i = j \quad mod \quad C$
    3. 每个缓存块可以与若干个主存块映射，而每个主存块只能与一个缓存块对应。每个Cache行中，标记为1表示该字块有效，否则无效。

    ![image-20230417134332207](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417134332207.png)

    4. 特点：容易实现，无需考虑替换问题。不够灵活，命中率低。

2. 全相联映像(fully associative)

    1. 主存之中的任意一块可以映射到缓存之中的任意一块。
    2. 分配主存地址时，只需要计算字块内地址。剩下的全部为主存字块标记。

    ![image-20230417135118322](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417135118322.png)

3. **组相联映射（Set Associative)**

    1. 将存储空间分为若干组，主存块与cache组之间直接映射，而与组内各块之间则是全相联映射。

    2. 主存地址分配

        ![image-20230417145235283](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230417145235283.png)
        $$
        字块内地址:b \\
        组地址: q = c-r \\
        主存字块标记: s = t+r \\
        $$
        其中，有$2^q = \frac{2^c}{2^r},即q = c -r$.

        







## 第六章

### 数的表示

1.   原码表示法

     整数
     $$
     [x]_原 = 
     \begin{cases}
     0,x \quad 0\le x < 2^n \\
     2^n-x \quad -2^n<x\le 0\\
     \end{cases}\\
     $$
     小数
     $$
     [x]_原 = 
     \begin{cases}
     x \quad 1>x\ge 0\\
     1-x \quad 0 \ge x > -1 \\
     \end{cases}
     $$
     
2.   补码

​	**整数：**
$$
[x]_{补} = 
\begin{cases}
0,x \quad 2^n > x \ge 0 \\
2^{n+1}+x\quad 0>x \ge -2^n (mod\ 2^{n+1})
\end{cases} \\
其中，x为真值，n为整数的位数
$$
​	**小数：**
$$
[x]_补 = 
\begin{cases}
x \qquad 1>x \ge 0 \\
2+x \qquad 0>x \ge -1(mod \ 2)
\end{cases} \\
x为真值
$$
3.   反码表示法

     1.   定义

          1.   整数
               $$
               [x]_反 = 
               \begin{cases}
               0,x \quad 2^n>x\ge 0 \\
               (2^{n+1}-1)+x \quad 0 \ge x > -2^n \\
               \end{cases}
               $$

          2.   小数
               $$
               [x]_反 = 
               \begin{cases}
               x \quad \quad \quad \quad \quad \quad  1>x \ge 0 \\
               (2-2^{-n})+x\quad 0\ge x>-1(mod 2-2^{-n}) \\
               \end{cases}
               $$

     

![teshu](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230418115346778.png)

==注意，当补码的位数不同时，同一数字的补码也会不同。==

比如，对于$[-2^{n-1}]$，当补码的位数为n时，$[-2^{n-1}]_{补}\ =\ 2^n - 2^{n-1}\ =\ 10...0$。当**补码的位数为n+1**时，模为$2^{n+1}$，$[-2^{n-1}]_补\ = \ 2^{n+1}-2^{n-1}\ =\ 10...0 （n+1）位$

![image-20230418121414160](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230418121414160.png)

​	原码 第一位代表符号位，其余七位数字按照无符号数转换为十进制即可。而反码需要除第一位以外，全部取反，所得便是真值。原码和反码都存在$\pm 0$。

​	而对于补码而言，可以将数值位取反加一（保留溢出），得到数值部分，结合符号位便得到原真值表示。

4.   移码表示方法

$$
[x]_{移} = 2^n+x \qquad (2^n>x \ge -2^n)
$$



![image-20230619232054209](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619232054209.png)



### 数字的定点表示和浮点表示

### 定点运算

1.   加减法运算

2.   算术移位的规则

![image-20230620122219383](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230620122219383.png)

3.   原码乘除法运算
4.   补码乘除法运算











## 第五章 输入输出系统

### 概述

1. IO系统的发展

    1. 早期：分散连接，程序查询方式，CPU与IO接口**串行**工作
    2. 接口模块与DMA阶段：CPU与IO**并行**工作，IO通过接口与主机交换信息
    3. 通道结构
    4. IO处理机：简称IOP，该方式有自己的指令系统，可以实现独立于CPU的IO操作

2. IO系统的组成（软件）

    1. IO指令：有操作码、命令码与设备码三部分组成
    2. 通道指令：指出数据组的首地址、字数或末地址、操作命令

3. IO系统的组成（硬件）

4. CPU和IO之间的联络方式

    1. 立即响应：适用于低速外设，只要有CPU命令立即相应

    2. 异步方式：慢速或者中速外设，与主机速度不匹配，且不在规则时间间隔内操作，大多数采用异步方式。

    3. 同速外设：以相等时间间隔进行操作。

5. IO与主机进行通信的控制方式

    1. 程序查询方式：适用于低速设备，用程序完成主机与外设之间的通信，使用**串行**工作方式

    2. 程序中断方式：CPU可以与外围设备**并行**工作，数据的出入经过CPU，一般用来连接低速设备

    3. DMA方式：

        1. 直接存储器存取，使用硬件在主存与设备之间进行数据传送，在数据传送期间不需要CPU程序干预。
        2. 主存与IO之间有一条直接数据通路，占用主存周期进行数据传送

        ![image-20230509123025263](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230509123025263.png)

![image-20230509123244968](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230509123244968.png)



### IO接口

1. **IO接口的功能：**
    
    1. 实现设备的选择：发出设备选择信号
    2. 实现数据缓冲：数据缓冲寄存器
    3. 实现数据串--并格式转换：移位寄存器
    4. 电平转换
    5. 传送控制命令
    6. 反应设备工作状态：忙，就绪，中断请求
    
2. **IO接口的分类：**
    
    1. 按数据传送方式：串行口与并行口
    2. 按能否连接多个设备：总线式与独占式
    3. 是否符合标准：标准接口（通用接口）与专用接口（专用接口）
    4. 按功能选择的灵活性：可编程结构与不可编程接口
    
3. **接口与端口的区别：**
    
    1. 接口(Interface)：主机与外设之间传送信息而设置的硬件线路，也可以指两个软件之间共同的逻辑边界
    2. 端口(Port)：接口电路中的一些寄存器，这些寄存器分别用来存储数据信息、控制信息和状态信息，相应的就是数据端口、控制端口和状态端口
    3. 若干个控制端口加上控制逻辑之后才能组成接口。CPU通过输入命令，从端口读入信息，通过输出指令，才能将信息写到端口之中。
    
4. IO接口的组成：
    1. 接口电路：数据线、设备选择线、命令线、状态线

5. 功能
    1. 选址功能：设备选择电路
    2. 传送主机命令：命令寄存器，命令译码器
    3. 数据的缓冲功能：CPU与外设之间的速度往往不匹配，为了消除速度差异，接口必须提供数据缓冲功能。通过DBR实现数据缓冲。
    4. 反应设备的工作状态：设备状态标记：完成触发器、工作触发器、中断请求触发器(INTR)以及中断屏蔽触发器（MASK）
    5. 输出输入功能
    6. 数据转换功能：模数转换、正负逻辑转换、串并转换。
    7. 检错纠错功能，中断功能、时序控制功能。
    
    




### 程序查询方式

1.   工作流程：
2.   程序查询方式的接口电路



### 中断方式

1.   中断工作流程
2.   中断的作用：
     1.   CPU与IO设备并行工作
     2.   处理硬件故障
     3.   实现人机联系（单步中断以debug了解计算机状态）
     4.   实现多道程序和分时操作
     5.   实现实时处理
     6.   实现应用程序和操作系统的联系
     7.   多处理机系统和处理机之间的联系
3.   分类：
     1.   内中断（发生在主机内部）和外中断（由主机外部事件引起的中断称为外中断）
     2.   向量中断与非向量中断
     3.   中断源位置：硬件中断与软件中断
     4.   是否可屏蔽：可屏蔽中断与不可屏蔽中断
4.   接口电路
     1.   配置中断请求触发器和中断屏蔽触发器
5.   中断响应的条件：
     1.   终端允许触发器EINT=1
6.   中断服务流程
7.   **向量中断方式与入口地址方式的区别和联系**
     1.   区别：向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首地址。
     2.   联系：中断向量地址可以理解为中断服务程序入口指示器，通过它方寸可以获得中断服务程序入口地址。




### DMA方式

1.   DMA方式的数据通路

     ![image-20230619123722593](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619123722593.png)

2.   DMA与主存交换数据的三种方式：

     1.   停止CPU访问主存：DMA接口向CPU发出一个停止信号，要求CPU放弃地址线、数据线以及相关控制线的使用权。DMA接口获得总线控制权之后开始数据传送。结束后将控制权交还给CPU

     2.   周期挪用：每当IO设备发出DMA请求时，IO设备便挪用或者窃取总线占用权一个或者几个周期，DMA不请求时，CPU继续访问主存

     3.   DMA与CPU交替访问：

          1.   使用于CPU工作周期大于存取周期的情况

               ![image-20230619124103044](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619124103044.png)

3.   DMA接口功能

     1.   向CPU申请DMA传送
     2.   处理总线控制权的转交
     3.   管理系统总线、控制数据传送
     4.   确定数据传送的首地址和长度
     5.   DMA传送结束后，通过中断方式向CPU发出操作完成信号

     ![image-20230619124239485](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619124239485.png)

4.   DMA工作过程：预处理、数据传送、后处理

     1.   预处理：通过几条输出输出指令预置如下信息
          1.   通知DMA控制逻辑传送方向
          2.   设备地址：DAR
          3.   主存地址：AR
          4.   传送字数：WC（Word Counter）

5.   DMA方式与中断方式的比较

     ![image-20230619124702446](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619124702446.png)

6.   DMA接口的类型

     1.   选择性：物理上连接多个设备，逻辑上只允许一个设备进行工作
     2.   多路型：物理上连接多个设备，逻辑上允许多个设备同时工作



## 第七章 指令系统

### 机器指令

1.   机器指令的一般格式

     ![image-20230619125421628](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619125421628.png)

     1.   操作码：长度固定与长度可变

     2.   拓展操作码技术

          ![image-20230619125615260](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619125615260.png)

          ![image-20230619125632876](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619125632876.png)

2.   地址码：设指令字长32位，操作码固定为8位

     1.   四地址码：分别包含第一第二第三操作数，第四操作数位下一条指令的地址。每个操作数占6位，寻址范围达$2^6 = 64$
     2.   三操作码：使用PC存储下一条指令的地址。寻址范围$2^8 = 256$.
     3.   二地址：结果存储在ACC之中，需要进行三次访存。寻址范围$2^{12} = 4k$.
     4.   一地址：寻址范围:$2^{24} = 16M$
     5.   零地址

3.   指令字长

     1.   指令字长决定于**操作码的长度、操作数地址的长度、操作数地址的个数**
     2.   指令字长固定：指令字长 == 存储字长 == 机器字长
     3.   指令字长可变

### 操作数类型和操作种类

1.   操作数类型：
     1.   地址：相对地址和绝对地址分别使用有符号数和无符号数进行表示
     2.   数字
     3.   字符
     4.   逻辑数
2.   数据在存储器中的存放方式
     1.   小端存储与大端存储
3.   操作类型：
     1.   数据传送
     2.   算数逻辑运算
     3.   移位操作：算数移位、逻辑移位、循环移位
     4.   转移指令：有条件与无条件
     5.   调用与返回
     6.   陷阱与陷阱指令：一般不提供给用户使用，当出现事故时有CPU自动产生并且执行。同时，在8086处理器之中，设置了提供给用户使用的陷阱指令，`int ...`指令，用于调用系统功能。
     7.   输入输出指令



### 寻址方式

1.   指令寻址

2.   数据寻址

     1.   立即寻址：形式地址就是操作数。指令执行阶段不访存。

     2.   直接寻址：EA = A，有效地址由形式地址直接给出![image-20230619133232060](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133232060.png)

     3.   隐含寻址：操作数地址隐含在操作码之中![image-20230619133321428](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133321428.png)

     4.   间接寻址![image-20230619133338759](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133338759.png)

     5.   寄存器直接寻址![image-20230619133422517](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133422517.png)

     6.   寄存器间接寻址![image-20230619133443801](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133443801.png)

     7.   基址寻址![image-20230619133459939](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133459939.png)

          ![image-20230619133516068](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133516068.png)

     8.   变址寻址![image-20230619133533892](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133533892.png)

     9.   相对寻址![image-20230619133554172](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133554172.png)

     10.   堆栈寻址![image-20230619133619337](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619133619337.png)



### 指令格式

### RISC技术

1.   RISC:精简指令集系统(Reduced Instruction Set Computer)
2.   特点：
     1.   采用指令流水线技术
     2.   指令定长
     3.   访存指令仅有LOAD/STORE
     4.   绝大数指令在一个执行周期内完成、
     5.   需要更多的寄存器
     6.   编译优化、组合逻辑、并行、流水线





## 第八章 CPU的结构与功能



1.   描述CPU之中的数据通路
2.   CPU之中的寄存器
3.   指令周期
4.   CPU多级流水线技术



### CPU的功能与结构

1.   控制器的功能

     1.   取指令
     2.   分析指令
     3.   执行指令
     4.   控制程序输入以及结果的输出
     5.   总线管理
     6.   处理异常情况以及特殊请求

2.   运算器的功能

     1.   实现算术运算与逻辑运算

3.   **CPU结构**

     1.   指令控制：PC、IR

     2.   操作控制以及时间控制：Control Unit 时序电路

     3.   数据加工：ALU以及寄存器

     4.   处理中断：中断系统

          ![image-20230619144007349](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619144007349.png)

4.   CPU中寄存器

     1.   用户可见寄存器：通用寄存器、数据寄存器、地址寄存器以及条件码寄存器
     2.   控制寄存器：`PC->MAR->M->MDR->IR`. 除PC外，用户不可见
     3.   状态寄存器

5.   控制单元与中断系统

     1.   控制单元：用于产生全部指令的微操作命令序列，指令译码。控制数据通路的动作，能对执行部件发出控制信号，是指令的控制部件。
     2.   中断系统



### 数据通路

1.   数据通路的定义：指令执行过程中，数据所经过的路径，包括路径之中的部件。它是指指令的执行部件。

2.   数据通路的基本结构：

     1.   组成：组合逻辑元件与存储元件
     2.   元件之间的连接方式：总线连接方式、分散链接方式

3.   数据通路的功能：进行数据存储、处理、传送

4.   操作元件：组合逻辑电路

     ![image-20230619145139036](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619145139036.png)

5.   状态元件：时序逻辑电路

     ![image-20230619145215054](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619145215054.png)

     数据通路与时序控制：

     1.   同步系统：所有动作都有专门的时序信号来定时，由时序信号来规定何时发出什么动作。
     2.   早期计算机的三级时序系统：机器周期-节拍-脉冲



### 指令周期

1.   指令周期的定义：**CPU取出并执行一条指令所需的全部时间**
2.   一条指令周期可以分为：
     1.   取址周期：取指、分析
     2.   执行周期：执行

3.   对于需要进行多次访问存储器的指令，其指令周期会更长
4.   指令周期的划分：

![image-20230605191912493](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230605191912493.png)

4.   指令周期流程：

![image-20230605191933173](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230605191933173.png)

5.   指令周期中的数据流
     1.   取指周期：程序计数器->MAR(存储器地址寄存器)->存储器->MDR(存储器数据寄存器)->IR(指令寄存器)
     2.   间指周期：Ad(IR)/Ad(MDR)->MAR->Mem->MDR
     3.   执行周期数据流：不一定
     4.   中断周期数据流：CU先将堆栈指针送往MAR，并且保存到地址总线上，然后由CU向存储器发出写命令，并且将PC的内容送到MDR，最终使程序断电经数据总线存入存储器。此外，CU还需要将中断服务程序的入口地址送到PC之中，为下一个指令周期的取指周期做好准备。![image-20230619212621350](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619212621350.png)



### 指令流水

1.   提高计算机速度的方式：改进系统结构，开发系统的并行性

2.   并行性：==（并行性与并发之间的区别）==
     1.   并发：两个或者多个时间在同一时间段发生。

     2.   同时：两个或者多个事件在同一时刻发生。

          并行性体现在不同等级上，一般分为4个级别：作业级或者程序级别、任务级或者进程级、指令之间级、指令内部级别。前两者为粗粒度，又称为过程级别；后两者称为细粒度，又称为指令级别。粗粒度并行性一般使用软件实现，细粒度并行性一般使用硬件实现。

3.   影响流水线性能的因素

     1.   结构相关：硬件资源满足不了指令重叠执行的要求
          1.   解决方式：停顿，让流水线在完成前一条指令对数据的存储器访问时，暂停一个时钟周期之后，去后一条指令
          2.   解决方式：设立两个独立的存储器分别存放操作数与指令，以免产生资源冲突。

     2.   数据相关：
          1.   几种产生原因：需要判断指令会产生的数据相关类型
               1.   读后写相关
               2.   写后读相关
               3.   写后写相关

          2.   解决方法：
               1.   后推法：停止后续指令的运行，知道前一条指令产生结果
               2.   数据旁路技术：直接将后边指令需要的执行结果送到其所需要的地方
               3.   编译优化

     3.   控制相关：流水线遇到分支指令和其他改变PC值的指令时所引起的。
          1.   尽早判别转移是否发生，尽早生成转移目标地址
          2.   预取转移成果和失败两个控制流方向上的目标指令
          3.   加快和提前形成条件码
          4.   提高转移方向上的猜准率

4.   **流水线性能的计算**

     1.   最大吞吐率：
          $$
          T_{Pmax} = \frac{1}{\vartriangle t}
          $$
          
     2.   实际吞吐率
          $$
          T_P = \frac{n}{m \vartriangle t+(n-1)\vartriangle t} = \frac{T_{Pmax}}{1+(m-1)/n}
          $$
          
     3.   加速比
          $$
          S_P = \frac{nm\vartriangle t}{m\vartriangle t+(n-1)\vartriangle t}
          $$
          
     4.   效率
          $$
          E = \frac{mn\vartriangle t}{m(m+n-1)\vartriangle t} = \frac{S_P}{m}
          $$
          
     
5.   可以简单地将CPU指令周期划分为取指周期和执行周期，在i指令执行的过程中取出$i+1$条指令。

6.   可以将指令周期再进行细分，从而得到多级流水线。

7.   **超标量流水线技术：**在每个时钟周期内同时并发多条指令

8.   **超流水线技术：**缩短原来流水线的处理器周期

9.   **超长指令字技术：**由编译器将多条指令组合成为一条指令

10.   RISC机器一定采用流水线技术

![image-20230619211823276](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619211823276.png)

### 中断系统

1.   中断的分类
     1.   按是否可以屏蔽分类：可屏蔽中断与不可屏蔽中断
     2.   按中断服务程序入口地址来分类：向量中断与非向量中断
     3.   按中断源分类：硬件中断与软件中断
     4.   按中断源来分类：内中断与外中断

2.   中断的处理方式：
     1.   中断请求标记：INTR，由多个INTR组成中断请求标记寄存器

3.   中断判优逻辑
     1.   排队器（硬件实现）
     2.   程序查询方式（软件实现）

4.   中断服务程序入口地址的寻找：硬件向量法与软件查询法。比如8086处理器中，系统中断向量表被安排在了0x0~0x3ff这段内存之中。

5.   中断相应
     1.   条件：中断允许触发器EINT=1
     2.   实现：指令执行周期结束时刻，CPU会发出查询信号
     3.   中断隐指令：保护程序断点、寻找中断服务程序入口地址、硬件关中断

6.   中断服务流程

     ![image-20230619150930212](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619150930212.png)

7.   多重中断

     1.   实现多重中断的条件
          1.   **提前设置开中断指令**
          2.   **优先级别高的中断有权中断级别较低的中断源**
     2.   屏蔽技术：
          1.   屏蔽触发器
          2.   所有中断源的屏蔽触发器组成屏蔽寄存器。在屏蔽寄存器之中写入屏蔽字即可实现优先级别设置。
          3.   **屏蔽技术可以改变处理优先等级，但是不能改变响应优先级别**：若处理优点等级与响应优先级别不同时，CPU会先对处理优先级别更高的指令进行相应，在中断服务程序中开中断指令执行完成后，便会去执行响应优先级别更高的程序。





## 第九章 控制单元的功能

### 操作命令的分析

1.   取指周期

     ```
     PC -> MAR -> 地址线
     1 -> R				# 启动主存读命令
     M(MAR) -> MDR
     MDR -> IR
     OP(IR) -> CU
     (PC)+1 -> PC
     ```

2.   间址周期

     ```
     Ad(IR) -> MAR
     1 -> R
     M(MAR) -> MDR
     MDR -> Ad(IR)
     ```

3.   执行周期

4.   中断周期

     ![image-20230619151853220](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619151853220.png)

     





### 控制单元的功能

1.   控制单元的外特性

     ![image-20230619151943752](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619151943752.png)

     1.   输入信号：

          1.   时钟信号
          2.   指令寄存器：`OP(IR) -> CU`
          3.   标志：CU受标志控制
          4.   外来信号：`INTR`:中断请求，`HRQ`:总线请求

     2.   输出信号

          1.   CPU内部控制信号

               ```
               Ri -> Rj
               (PC)+1 -> PC
               Alu +,-,*,div,or,and
               ```

          2.   送至控制总线的信号

               1.   $\overline{MREQ}$	访存控制信号
               2.   $\overline{IO} / M$       访问IO/存储器控制信号
               3.   读写命令
               4.   中断响应、总线响应信号





### 多级时序系统

1.   机器周期
     1.   机器周期的概念：所有指令执行过程中的一个基准时间
     2.   基准时间的确定：以完成最复杂指令功能的时间为准、以访问一次存储器的时间为基准（如果指令字长==存储字长，那么取值周期=机器周期）
     3.   一个机器周期内可以完成若干个微操作，而每个微操作需要一定的时间，用时钟信号来控制产生每一个微操作命令。因此，将一个机器周期分为若干个时间相等的时间段，也就是时钟周期（节拍、状态）
2.   **多级时序系统**（重点）

![image-20230619155250720](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619155250720.png)

3.   **指令周期、机器周期以及时钟周期之间的区别与联系**：
     1.   指令周期是CPU取出并执行一条指令所需要的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可以被称为节拍，是控制计算机操作的最小时间单位。
     2.   一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。
4.   能否说机器的主频越快，机器的速度就越快？为什么？
     1.   不可以。机器的速度不仅与主频有关，还与机器周期内所含的时钟周期数以及指令周期所含的机器周期数有关。同样主频的机器，由于机器周期所含的时钟周期数不同，机器的速度也不同。机器周期所含的时钟周期数少的机器，速度更快。                                                                          

### CU的控制方式

1.   同步控制方式：任意微操作均由统一基准时标的时序信号控制
     1.   采用定长的机器周期
     2.   采用不定长的机器周期
     3.   采用中央控制与局部控制相结合的方式
2.   异步控制
     1.   无基准时标信号
     2.   无固定的周期节拍和严格的时钟同步
     3.   采用应答方式
3.   联合控制方式
     1.   同步控制与异步控制相结合
4.   人工控制方式
     1.   Reset
     2.   连续与单条指令执行转换开关
     3.   符合停机开关







## 第十章 控制单元的设计

### 组合逻辑设计（不考）

1.   **CU外特性**

     ![image-20230619201127051](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230619201127051.png)

2.   节拍安排

     1.   安排微操作时序的基本原则
          1.   微操作的先后顺序不得随意更改
          2.   被控对象不同的微操作尽量安排在同意节拍内完成
          3.   占用时间较短的微操作尽量安排在一个节拍内完成，并且允许有先后顺序
     2.   微操作时序的安排：这一部分参看教科书

3.   微程序设计



#### 例题

1.   组合逻辑控制单元和微程序控制单元：控制单元CU是提供完成机器全部指令微操作命令序列的部件。微操作命令序列有两种形成方法：组合逻辑设计方法，为硬连线逻辑，用这种方法设计的CU即为组合逻辑控制单元；微程序设计方法，为存储逻辑，用这种方法设计的CU即为微程序控制的单元。

2.   机器指令与微程序：机器指令程序是指机器指令的有序集合；微程序是伪指令的有序集合，一条机器指令的功能由一个微程序来实现。

3.   机器指令和微指令：机器指令由0和1构成，能被机器直接识别。机器指令可以由有序微指令组成的微程序来解释，微指令也是由0和1组成的，也能被机器直接识别。

4.   微指令与毫微指令：微指令用来解释机器指令，毫微指令用来解释微指令。

5.   微操作命令和微操作：微操作命令是控制完成微操作的命令，微操作是微操作命令控制实现的最基本操作。

6.   主存储器与控制存储器：主存用来存放程序和数据，位于CPU外部，由RAM组成；控存用来存放微程序，位于CPU内部，由ROM组成。

7.   串行微程序控制与并行微程序控制：类似CPU流水线。

8.   水平型微指令和垂直型微指令：
     1.   水平型微指令一次能够定义并且执行多个并行操作。从编码方式上来看，直接编码、字段直接编码、字段间接编码以及直接和间接混合编码都属于水平型指令；
     2.   垂直型微指令的特点是采用类似机器指令操作码的方式，在微指令之中设置微操作码字段，由微操作码规定伪指令的功能。这种伪指令不强调其并行控制能力。

9.   静态微程序设计与动态微程序设计
     1.   通常一台机器的指令系统是固定的，对应每一条机器指令的微程序是计算机设计者事先编好的，因此一般微程序不需要改变，这种微程序设计技术被称为静态微程序设计，控存使用ROM。
     2.   如果通过改变微指令和微程序来改变机器的指令系统，那么机器就可以执行不同的指令集。这种技术被称为**动态微程序设计**，其控存使用**EPROM**，这种设计可以在一台机器上实现不同类型的指令系统，有利于仿真。

10.   微程序控制器和硬排线控制器之间的比较

      ![image-20230620153120670](https://cdn.jsdelivr.net/gh/moonchildink/image@main/imgs/image-20230620153120670.png)



