Classic Timing Analyzer report for pcmencode
Tue Jun 29 21:24:29 2021
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From     ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.505 ns                         ; d[8]     ; b~reg0   ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 5.680 ns                         ; b~reg0   ; b        ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.583 ns                        ; en       ; count[1] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 391.70 MHz ( period = 2.553 ns ) ; count[1] ; b~reg0   ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;          ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------+----------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                       ;
+-------+------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From     ; To       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 391.70 MHz ( period = 2.553 ns )               ; count[1] ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.369 ns                ;
; N/A   ; 397.61 MHz ( period = 2.515 ns )               ; count[0] ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.331 ns                ;
; N/A   ; 426.80 MHz ( period = 2.343 ns )               ; count[2] ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.159 ns                ;
; N/A   ; 472.81 MHz ( period = 2.115 ns )               ; c[5]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.931 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[1]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.724 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[4]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.672 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[0]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.454 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[6]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.414 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[2]     ; clk        ; clk      ; None                        ; None                      ; 1.300 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[2]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.274 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[2]     ; clk        ; clk      ; None                        ; None                      ; 1.262 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[3]     ; b~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.190 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[2]     ; clk        ; clk      ; None                        ; None                      ; 1.090 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[0]     ; clk        ; clk      ; None                        ; None                      ; 1.010 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[0]     ; clk        ; clk      ; None                        ; None                      ; 0.972 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[6]     ; clk        ; clk      ; None                        ; None                      ; 0.933 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[1]     ; clk        ; clk      ; None                        ; None                      ; 0.932 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[5]     ; clk        ; clk      ; None                        ; None                      ; 0.926 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[3]     ; clk        ; clk      ; None                        ; None                      ; 0.925 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[6]     ; clk        ; clk      ; None                        ; None                      ; 0.895 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[1]     ; clk        ; clk      ; None                        ; None                      ; 0.894 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[5]     ; clk        ; clk      ; None                        ; None                      ; 0.888 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[3]     ; clk        ; clk      ; None                        ; None                      ; 0.887 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[0]     ; clk        ; clk      ; None                        ; None                      ; 0.800 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[4]     ; clk        ; clk      ; None                        ; None                      ; 0.780 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; count[2] ; clk        ; clk      ; None                        ; None                      ; 0.734 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[6]     ; clk        ; clk      ; None                        ; None                      ; 0.723 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[1]     ; clk        ; clk      ; None                        ; None                      ; 0.722 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[5]     ; clk        ; clk      ; None                        ; None                      ; 0.716 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; c[3]     ; clk        ; clk      ; None                        ; None                      ; 0.715 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; count[1] ; clk        ; clk      ; None                        ; None                      ; 0.709 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; c[4]     ; clk        ; clk      ; None                        ; None                      ; 0.707 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; count[2] ; clk        ; clk      ; None                        ; None                      ; 0.705 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; c[4]     ; clk        ; clk      ; None                        ; None                      ; 0.689 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[0] ; count[0] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[2] ; count[2] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; count[1] ; count[1] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[5]     ; c[5]     ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[0]     ; c[0]     ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[1]     ; c[1]     ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[3]     ; c[3]     ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[4]     ; c[4]     ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[6]     ; c[6]     ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; c[2]     ; c[2]     ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+----------+----------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------+
; tsu                                                             ;
+-------+--------------+------------+-------+----------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To       ; To Clock ;
+-------+--------------+------------+-------+----------+----------+
; N/A   ; None         ; 8.505 ns   ; d[8]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 7.269 ns   ; d[8]  ; c[1]     ; clk      ;
; N/A   ; None         ; 6.941 ns   ; d[7]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 6.939 ns   ; d[8]  ; c[0]     ; clk      ;
; N/A   ; None         ; 6.203 ns   ; d[8]  ; c[5]     ; clk      ;
; N/A   ; None         ; 6.130 ns   ; d[9]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.873 ns   ; d[6]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.705 ns   ; d[7]  ; c[1]     ; clk      ;
; N/A   ; None         ; 5.532 ns   ; d[4]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.394 ns   ; d[11] ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.375 ns   ; d[7]  ; c[0]     ; clk      ;
; N/A   ; None         ; 5.375 ns   ; d[10] ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.160 ns   ; d[3]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 5.022 ns   ; d[2]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 4.776 ns   ; d[5]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 4.739 ns   ; d[8]  ; c[2]     ; clk      ;
; N/A   ; None         ; 4.687 ns   ; d[9]  ; c[5]     ; clk      ;
; N/A   ; None         ; 4.643 ns   ; d[8]  ; c[3]     ; clk      ;
; N/A   ; None         ; 4.639 ns   ; d[7]  ; c[5]     ; clk      ;
; N/A   ; None         ; 4.579 ns   ; d[6]  ; c[1]     ; clk      ;
; N/A   ; None         ; 4.430 ns   ; d[6]  ; c[5]     ; clk      ;
; N/A   ; None         ; 4.424 ns   ; d[8]  ; c[4]     ; clk      ;
; N/A   ; None         ; 4.375 ns   ; d[4]  ; c[2]     ; clk      ;
; N/A   ; None         ; 4.322 ns   ; d[1]  ; b~reg0   ; clk      ;
; N/A   ; None         ; 4.300 ns   ; d[10] ; c[2]     ; clk      ;
; N/A   ; None         ; 4.296 ns   ; d[4]  ; c[1]     ; clk      ;
; N/A   ; None         ; 4.269 ns   ; d[7]  ; c[2]     ; clk      ;
; N/A   ; None         ; 4.249 ns   ; d[6]  ; c[0]     ; clk      ;
; N/A   ; None         ; 4.236 ns   ; d[11] ; c[3]     ; clk      ;
; N/A   ; None         ; 4.195 ns   ; d[11] ; c[2]     ; clk      ;
; N/A   ; None         ; 4.158 ns   ; d[11] ; c[1]     ; clk      ;
; N/A   ; None         ; 4.139 ns   ; d[10] ; c[1]     ; clk      ;
; N/A   ; None         ; 4.088 ns   ; d[9]  ; c[2]     ; clk      ;
; N/A   ; None         ; 4.055 ns   ; d[9]  ; c[3]     ; clk      ;
; N/A   ; None         ; 4.051 ns   ; d[9]  ; c[1]     ; clk      ;
; N/A   ; None         ; 4.004 ns   ; d[3]  ; c[2]     ; clk      ;
; N/A   ; None         ; 3.976 ns   ; d[10] ; c[3]     ; clk      ;
; N/A   ; None         ; 3.968 ns   ; d[4]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.957 ns   ; d[6]  ; c[2]     ; clk      ;
; N/A   ; None         ; 3.954 ns   ; d[10] ; c[4]     ; clk      ;
; N/A   ; None         ; 3.943 ns   ; d[7]  ; c[4]     ; clk      ;
; N/A   ; None         ; 3.939 ns   ; d[11] ; c[0]     ; clk      ;
; N/A   ; None         ; 3.924 ns   ; d[3]  ; c[1]     ; clk      ;
; N/A   ; None         ; 3.795 ns   ; d[7]  ; c[3]     ; clk      ;
; N/A   ; None         ; 3.791 ns   ; d[6]  ; c[4]     ; clk      ;
; N/A   ; None         ; 3.786 ns   ; d[2]  ; c[1]     ; clk      ;
; N/A   ; None         ; 3.785 ns   ; d[10] ; c[0]     ; clk      ;
; N/A   ; None         ; 3.768 ns   ; d[6]  ; c[3]     ; clk      ;
; N/A   ; None         ; 3.716 ns   ; d[9]  ; c[4]     ; clk      ;
; N/A   ; None         ; 3.650 ns   ; d[4]  ; c[3]     ; clk      ;
; N/A   ; None         ; 3.625 ns   ; d[5]  ; c[2]     ; clk      ;
; N/A   ; None         ; 3.600 ns   ; d[12] ; b~reg0   ; clk      ;
; N/A   ; None         ; 3.594 ns   ; d[3]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.557 ns   ; d[5]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.549 ns   ; d[9]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.540 ns   ; d[5]  ; c[1]     ; clk      ;
; N/A   ; None         ; 3.518 ns   ; d[8]  ; c[6]     ; clk      ;
; N/A   ; None         ; 3.458 ns   ; d[2]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.418 ns   ; d[9]  ; c[6]     ; clk      ;
; N/A   ; None         ; 3.370 ns   ; d[5]  ; c[3]     ; clk      ;
; N/A   ; None         ; 3.359 ns   ; d[1]  ; c[0]     ; clk      ;
; N/A   ; None         ; 3.290 ns   ; d[5]  ; c[4]     ; clk      ;
; N/A   ; None         ; 3.261 ns   ; en    ; c[2]     ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; count[0] ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; c[5]     ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; c[4]     ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; c[6]     ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; c[1]     ; clk      ;
; N/A   ; None         ; 3.167 ns   ; en    ; c[3]     ; clk      ;
; N/A   ; None         ; 3.147 ns   ; en    ; c[0]     ; clk      ;
; N/A   ; None         ; 3.141 ns   ; d[10] ; c[6]     ; clk      ;
; N/A   ; None         ; 3.139 ns   ; d[11] ; c[4]     ; clk      ;
; N/A   ; None         ; 3.124 ns   ; d[11] ; c[5]     ; clk      ;
; N/A   ; None         ; 3.014 ns   ; d[11] ; c[6]     ; clk      ;
; N/A   ; None         ; 2.957 ns   ; d[10] ; c[5]     ; clk      ;
; N/A   ; None         ; 2.954 ns   ; en    ; count[2] ; clk      ;
; N/A   ; None         ; 2.954 ns   ; en    ; b~reg0   ; clk      ;
; N/A   ; None         ; 2.822 ns   ; en    ; count[1] ; clk      ;
+-------+--------------+------------+-------+----------+----------+


+--------------------------------------------------------------+
; tco                                                          ;
+-------+--------------+------------+--------+----+------------+
; Slack ; Required tco ; Actual tco ; From   ; To ; From Clock ;
+-------+--------------+------------+--------+----+------------+
; N/A   ; None         ; 5.680 ns   ; b~reg0 ; b  ; clk        ;
+-------+--------------+------------+--------+----+------------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+-----------+-------+----------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To       ; To Clock ;
+---------------+-------------+-----------+-------+----------+----------+
; N/A           ; None        ; -2.583 ns ; en    ; count[1] ; clk      ;
; N/A           ; None        ; -2.715 ns ; en    ; count[2] ; clk      ;
; N/A           ; None        ; -2.715 ns ; en    ; b~reg0   ; clk      ;
; N/A           ; None        ; -2.718 ns ; d[10] ; c[5]     ; clk      ;
; N/A           ; None        ; -2.775 ns ; d[11] ; c[6]     ; clk      ;
; N/A           ; None        ; -2.885 ns ; d[11] ; c[5]     ; clk      ;
; N/A           ; None        ; -2.900 ns ; d[11] ; c[4]     ; clk      ;
; N/A           ; None        ; -2.902 ns ; d[10] ; c[6]     ; clk      ;
; N/A           ; None        ; -2.908 ns ; en    ; c[0]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; count[0] ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; c[5]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; c[4]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; c[6]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; c[1]     ; clk      ;
; N/A           ; None        ; -2.928 ns ; en    ; c[3]     ; clk      ;
; N/A           ; None        ; -3.022 ns ; en    ; c[2]     ; clk      ;
; N/A           ; None        ; -3.051 ns ; d[5]  ; c[4]     ; clk      ;
; N/A           ; None        ; -3.120 ns ; d[1]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.131 ns ; d[5]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.179 ns ; d[9]  ; c[6]     ; clk      ;
; N/A           ; None        ; -3.219 ns ; d[2]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.231 ns ; d[10] ; c[0]     ; clk      ;
; N/A           ; None        ; -3.279 ns ; d[8]  ; c[6]     ; clk      ;
; N/A           ; None        ; -3.301 ns ; d[5]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.310 ns ; d[9]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.318 ns ; d[5]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.355 ns ; d[3]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.361 ns ; d[12] ; b~reg0   ; clk      ;
; N/A           ; None        ; -3.386 ns ; d[5]  ; c[2]     ; clk      ;
; N/A           ; None        ; -3.411 ns ; d[4]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.417 ns ; d[11] ; c[0]     ; clk      ;
; N/A           ; None        ; -3.451 ns ; d[7]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.477 ns ; d[9]  ; c[4]     ; clk      ;
; N/A           ; None        ; -3.529 ns ; d[6]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.547 ns ; d[2]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.552 ns ; d[6]  ; c[4]     ; clk      ;
; N/A           ; None        ; -3.556 ns ; d[7]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.566 ns ; d[6]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.613 ns ; d[7]  ; c[2]     ; clk      ;
; N/A           ; None        ; -3.685 ns ; d[3]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.694 ns ; d[10] ; c[3]     ; clk      ;
; N/A           ; None        ; -3.704 ns ; d[7]  ; c[4]     ; clk      ;
; N/A           ; None        ; -3.715 ns ; d[10] ; c[4]     ; clk      ;
; N/A           ; None        ; -3.718 ns ; d[6]  ; c[2]     ; clk      ;
; N/A           ; None        ; -3.729 ns ; d[4]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.733 ns ; d[10] ; c[1]     ; clk      ;
; N/A           ; None        ; -3.748 ns ; d[11] ; c[1]     ; clk      ;
; N/A           ; None        ; -3.753 ns ; d[6]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.765 ns ; d[3]  ; c[2]     ; clk      ;
; N/A           ; None        ; -3.770 ns ; d[10] ; c[2]     ; clk      ;
; N/A           ; None        ; -3.780 ns ; d[7]  ; c[0]     ; clk      ;
; N/A           ; None        ; -3.793 ns ; d[11] ; b~reg0   ; clk      ;
; N/A           ; None        ; -3.812 ns ; d[9]  ; c[1]     ; clk      ;
; N/A           ; None        ; -3.813 ns ; d[9]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.833 ns ; d[5]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -3.838 ns ; d[8]  ; c[3]     ; clk      ;
; N/A           ; None        ; -3.838 ns ; d[9]  ; c[2]     ; clk      ;
; N/A           ; None        ; -3.879 ns ; d[11] ; c[2]     ; clk      ;
; N/A           ; None        ; -3.920 ns ; d[10] ; b~reg0   ; clk      ;
; N/A           ; None        ; -3.923 ns ; d[11] ; c[3]     ; clk      ;
; N/A           ; None        ; -4.057 ns ; d[4]  ; c[1]     ; clk      ;
; N/A           ; None        ; -4.083 ns ; d[1]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.113 ns ; d[4]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.136 ns ; d[4]  ; c[2]     ; clk      ;
; N/A           ; None        ; -4.182 ns ; d[2]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.185 ns ; d[8]  ; c[4]     ; clk      ;
; N/A           ; None        ; -4.191 ns ; d[6]  ; c[5]     ; clk      ;
; N/A           ; None        ; -4.197 ns ; d[9]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.231 ns ; d[6]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.258 ns ; d[7]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.265 ns ; d[8]  ; c[1]     ; clk      ;
; N/A           ; None        ; -4.297 ns ; d[8]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.318 ns ; d[3]  ; b~reg0   ; clk      ;
; N/A           ; None        ; -4.400 ns ; d[7]  ; c[5]     ; clk      ;
; N/A           ; None        ; -4.426 ns ; d[8]  ; c[2]     ; clk      ;
; N/A           ; None        ; -4.448 ns ; d[9]  ; c[5]     ; clk      ;
; N/A           ; None        ; -4.709 ns ; d[8]  ; c[0]     ; clk      ;
; N/A           ; None        ; -5.964 ns ; d[8]  ; c[5]     ; clk      ;
+---------------+-------------+-----------+-------+----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jun 29 21:24:29 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pcmencode -c pcmencode --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 391.7 MHz between source register "count[1]" and destination register "b~reg0" (period= 2.553 ns)
    Info: + Longest register to register delay is 2.369 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y10_N17; Fanout = 6; REG Node = 'count[1]'
        Info: 2: + IC(0.259 ns) + CELL(0.228 ns) = 0.487 ns; Loc. = LCCOMB_X30_Y10_N20; Fanout = 6; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.231 ns) + CELL(0.053 ns) = 0.771 ns; Loc. = LCCOMB_X30_Y10_N18; Fanout = 2; COMB Node = 'c~61'
        Info: 4: + IC(0.406 ns) + CELL(0.272 ns) = 1.449 ns; Loc. = LCCOMB_X30_Y10_N0; Fanout = 1; COMB Node = 'b~9'
        Info: 5: + IC(0.236 ns) + CELL(0.272 ns) = 1.957 ns; Loc. = LCCOMB_X30_Y10_N4; Fanout = 1; COMB Node = 'b~13'
        Info: 6: + IC(0.204 ns) + CELL(0.053 ns) = 2.214 ns; Loc. = LCCOMB_X30_Y10_N24; Fanout = 1; COMB Node = 'b~17'
        Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 2.369 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
        Info: Total cell delay = 1.033 ns ( 43.60 % )
        Info: Total interconnect delay = 1.336 ns ( 56.40 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.479 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 11; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
            Info: Total cell delay = 1.472 ns ( 59.38 % )
            Info: Total interconnect delay = 1.007 ns ( 40.62 % )
        Info: - Longest clock path from clock "clk" to source register is 2.479 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 11; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X30_Y10_N17; Fanout = 6; REG Node = 'count[1]'
            Info: Total cell delay = 1.472 ns ( 59.38 % )
            Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "b~reg0" (data pin = "d[8]", clock pin = "clk") is 8.505 ns
    Info: + Longest pin to register delay is 10.894 ns
        Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_F8; Fanout = 10; PIN Node = 'd[8]'
        Info: 2: + IC(5.497 ns) + CELL(0.366 ns) = 6.690 ns; Loc. = LCCOMB_X29_Y1_N16; Fanout = 2; COMB Node = 'c~52'
        Info: 3: + IC(1.476 ns) + CELL(0.378 ns) = 8.544 ns; Loc. = LCCOMB_X29_Y10_N26; Fanout = 1; COMB Node = 'c~63'
        Info: 4: + IC(0.593 ns) + CELL(0.366 ns) = 9.503 ns; Loc. = LCCOMB_X30_Y10_N14; Fanout = 2; COMB Node = 'c~64'
        Info: 5: + IC(0.707 ns) + CELL(0.272 ns) = 10.482 ns; Loc. = LCCOMB_X30_Y10_N4; Fanout = 1; COMB Node = 'b~13'
        Info: 6: + IC(0.204 ns) + CELL(0.053 ns) = 10.739 ns; Loc. = LCCOMB_X30_Y10_N24; Fanout = 1; COMB Node = 'b~17'
        Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 10.894 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
        Info: Total cell delay = 2.417 ns ( 22.19 % )
        Info: Total interconnect delay = 8.477 ns ( 77.81 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 11; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
Info: tco from clock "clk" to destination pin "b" through register "b~reg0" is 5.680 ns
    Info: + Longest clock path from clock "clk" to source register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 11; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 3.107 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y10_N25; Fanout = 1; REG Node = 'b~reg0'
        Info: 2: + IC(1.125 ns) + CELL(1.982 ns) = 3.107 ns; Loc. = PIN_AA7; Fanout = 0; PIN Node = 'b'
        Info: Total cell delay = 1.982 ns ( 63.79 % )
        Info: Total interconnect delay = 1.125 ns ( 36.21 % )
Info: th for register "count[1]" (data pin = "en", clock pin = "clk") is -2.583 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 11; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X30_Y10_N17; Fanout = 6; REG Node = 'count[1]'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.211 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_N1; Fanout = 11; PIN Node = 'en'
        Info: 2: + IC(3.964 ns) + CELL(0.228 ns) = 5.056 ns; Loc. = LCCOMB_X30_Y10_N16; Fanout = 1; COMB Node = 'count[1]~0'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 5.211 ns; Loc. = LCFF_X30_Y10_N17; Fanout = 6; REG Node = 'count[1]'
        Info: Total cell delay = 1.247 ns ( 23.93 % )
        Info: Total interconnect delay = 3.964 ns ( 76.07 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Tue Jun 29 21:24:29 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


