---
layout: post
title: "verilog三段式状态机及简单的例子"
categories:
- Fpga
tags: fpga 状态机

---

关于状态机的基础知识，参考[维基百科](http://zh.wikipedia.org/wiki/%E6%9C%89%E9%99%90%E7%8A%B6%E6%80%81%E6%9C%BA)  
verilog三段式状态机的一种格式如下（[来源](http://blog.sina.com.cn/s/blog_6f0eeb330101djzu.html)）:

{% highlight v %}

//第一个进程，同步时序always模块，格式化描述次态寄存器迁移到现态寄存器
always @ (posedge clk or negedge rst_n) //异步复位
if(!rst_n)
current_state <= IDLE;
else
current_state <= next_state; //注意，使用的是非阻塞赋值

//第二个进程，组合逻辑always模块，描述状态转移条件判断
always @ (current_state or ...) //触发
begin
next_state = x; //要初始化，使得系统复位后能进入正确的状态
case(current_state)
S1: if(...)
next_state = S2; //阻塞赋值
...
endcase
end

//第三个进程，同步时序always模块，格式化描述次态寄存器输出
always @ (posedge clk or negedge rst_n)
...//初始化
case(next_state)
S1:
out1 <= 1'b1; //注意是非阻塞逻辑
S2:
out2 <= 1'b1;
default:... //default的作用是免除综合工具综合出锁存器
endcase
end

{% endhighlight %}
根据此写一个简单的实例：

{% highlight v %}

module ztj(input CLK,input RST,output reg [3:0]LED);

reg [32:0]c1;
reg c2;
reg [3:0]CS;//状态
reg [3:0]NS;//次态

parameter zt0=4'd0,
				zt1=4'd1,
				zt2=4'd2,
				zt3=4'd3;
				
always @ (posedge CLK or negedge RST)//计时器
if(!RST)c1<=0;
else
begin
if(c1<50000000)c1<=c1+1;
else c1<=0;
end

always @ (posedge CLK or negedge RST) //异步复位
if(!RST)
CS <= zt0;
else
CS <= NS;

always @ (CS or c1) //触发
begin
NS = 4'dx; //初始化，使得系统复位后能进入正确的状态
case(CS)
zt0: if(c1==0)begin NS = zt1;end else NS=zt0; //阻塞赋值
zt1: if(c1==0)begin NS = zt2;end else NS=zt1;
zt2: if(c1==0)begin NS = zt3;end else NS=zt2;
zt3: if(c1==0)begin NS = zt0;end else NS=zt3;
endcase
end

//第三个进程，同步时序always模块，格式化描述次态寄存器输出

always @ (posedge CLK)//初始化别忘了
case(CS)
zt0:LED <= 4'b1001;
zt1:LED <= 4'b0110; //不同状态的LED输出
zt2:LED <= 4'b1101;
zt3:LED <= 4'b1011;
default:LED <= 4'b1111;
endcase

endmodule 

{% endhighlight %}

