# P3 架构设计

## Pre

### R-type

| op   | rs   | rt   | rd   | shamt | funct |
| ---- | ---- | ---- | ---- | ----- | ----- |
| 6    | 5    | 5    | 5    | 5     | 6     |

### I-type

| op   | rs   | rt   | imm  |
| ---- | ---- | ---- | ---- |
| 6    | 5    | 5    | 16   |

### J-type

| op   | addr |
| ---- | ---- |
| 6    | 26   |

## Instructions

| ins  | Add-A | Add-B | PC            | IM ADD. | Reg1 | Reg2 | Wreg     | Wdata     | ALU-A  | ALU-B              | DM-Add. | DM-Wdata | Sign-ext |
| ---- | ----- | ----- | ------------- | ------- | ---- | ---- | -------- | --------- | ------ | ------------------ | ------- | -------- | -------- |
| R    | PC    | 4     | Adder         | PC      | rs   | rt   | rd       | ALU       | rdata1 | rdata2             |         |          |          |
| lw   | PC    | 4     | Adder         | PC      | rs   |      | rt       | DM        | rdata1 | signext            | ALU     |          | imm16    |
| sw   | PC    | 4     | Adder         | PC      | rs   | rt   |          |           | Rdata  | Signext            | ALU     | rdata2   | imm16    |
| beq  | PC    | 4     | Adder \| Nadd | PC      | rs   | rt   | rd \| rt | ALU \| DM | Rdata1 | Rdata2 \| Sign-ext | ALU     | Rdata2   | imm16    |



## 总体设计概述

- 32位单周期CPU
- 支持指令集为 `add, sub, ori, lw, sw, beq, lui, nop`
- `nop` 为空指令，机器码 `0x00000000`，不进行任何有效行为（修改寄存器等）
- `add, sub` 按无符号加减法处理（不考虑溢出）

## Module Design

### GRF

#### Port Definition

![2691.png](src\269-1.png)



#### Function

| Number | Function Name | Description                                                  |
| ------ | ------------- | ------------------------------------------------------------ |
| 1      | 复位          | 当 reset 信号有效时，所有寄存器存储数值清零，行为与 logisim 自带部件一致 |
| 2      | 读数据        | 读出 A1, A2 地址对应寄存器中所存储的数据到 RD1, RD2          |
| 3      | 写数据        | WE 有效且时钟上升沿来临时，将 WD 写入 A3 对应的寄存器中      |

### IFU

#### Port Definition

| Port Name   | Direction | Description       |
| ----------- | --------- | ----------------- |
| reset       | I         | reset signal      |
| clk         | I         | clock signal      |
| nPC-sel     | I         | change PC         |
| cmp         | I         | result of B-ins   |
| imm32[31:0] | I         | extended B offset |
| PC+4[31:0]  | O         | PC+4              |
| instr[31:0] | O         | instruction       |

#### Function

| No.  | Function Name | Description                                     |
| ---- | ------------- | ----------------------------------------------- |
| 1    | Reset         | **异步复位** PC 寄存器，起始地址 **0x00000000** |
| 2    | 取指令        | 连接 PC 与 IM，取出指令                         |
| 3    | 修改指令      | 当 nPC-sel 为真，且 cmp 为真，将 PC 偏移 imm32  |

### EXT

#### Port Definition

| Port Name   | Direction | Description                                               |
| ----------- | --------- | --------------------------------------------------------- |
| imm16[15:0] | I         |                                                           |
| sign[1:0]   | I         | if 00, extend 0; if 01, extend sign; if 11, load to upper |
| imm32[31:0] | O         | extended imm                                              |

#### Function

| No.  | Function Name | Description                                               |
| ---- | ------------- | --------------------------------------------------------- |
| 1    | Extend        | extend 16-bit immediate to 32bit according to requirement |

### SPL

#### Port Definition

| Port Name    | Direction | Description        |
| ------------ | --------- | ------------------ |
| Instr[31:0]  | I         | 32-bit Instruction |
| func[5:0]    | O         | Instr[5:0]         |
| shamt[4:0]   | O         | Instr[10:6]        |
| rd[4:0]      | O         | Instr[15:11]       |
| rt[4:0]      | O         | Instr[20:16]       |
| rs[4:0]      | O         | Instr[25:21]       |
| optCode[5:0] | O         | Instr[31:26]       |
| imm16[15:0]  | O         | Instr[15:0]        |

### ALU

#### Port Definition

| Port Name    | Direction | Description                     |
| ------------ | --------- | ------------------------------- |
| A1[31:0]     | I         |                                 |
| A2[31:0]     | I         |                                 |
| op[2:0]      | I         | deciding the calculation format |
| result[31:0] | O         |                                 |
| cmp          | O         |                                 |

#### Function

| No.  | Function Name      | Description                      |
| ---- | ------------------ | -------------------------------- |
| 1    | add                | result = A1+A2, when op = 000    |
| 2    | subtract           | result = A1-A2 , when op = 001   |
| 3    | and                | result = A1&A2, when op = 010    |
| 4    | or                 | result = A1\|A2, when op = 011   |
| 5    | logical shift left | result = A2 << A1, when op = 100 |
| 6    | compare            | cmp = (A1==A2), when op = 000    |

### DM

#### Port Definition

| Port Name | Direction | Description             |
| --------- | --------- | ----------------------- |
| clk       | I         |                         |
| reset     | I         |                         |
| WE        | I         | if 1, store into memory |
| A[31:0]   | I         | address                 |
| WD[31:0]  | I         | write data              |
| RD[31:0]  | O         | read data               |

#### Function

| No.  | Function Name | Description                     |
| ---- | ------------- | ------------------------------- |
| 1    | write data    | when WE=1, store WD into addr A |
| 2    | read data     | RD = addr A                     |
| 3    | reset         | async reset                     |

### Controller

#### Port Definition

| Port Name     | Direction | Description |
| ------------- | --------- | ----------- |
| optCode[5:0]  | I         |             |
| function[5:0] | I         |             |
| RegDst        | O         |             |
| ALUSrc        | O         |             |
| toReg[1:0]    | O         |             |
| RegWrite      | O         |             |
| MemWrite      | O         |             |
| nPC_sel       | O         |             |
| ExtOp[1:0]    | O         |             |
| ALUCtr[2:0]   | O         |             |

#### Function

| No.  | Function Name | Description                                                |
| ---- | ------------- | ---------------------------------------------------------- |
| 1    | Decode        | translate optCode and fuctionCode to basic control signals |
|      |               |                                                            |

## 思考题

### 1 

> 上面我们介绍了通过 FSM 理解单周期 CPU 的基本方法。请大家指出单周期 CPU 所用到的模块中，哪些发挥状态存储功能，哪些发挥状态转移功能

- 状态存储：
  - DM
  - GRF
  - IFU
- 状态转移
  - Controller
  - ALU

### 2

> 现在我们的模块中 IM 使用 ROM， DM 使用 RAM， GRF 使用 Register，这种做法合理吗？ 请给出分析，若有改进意见也请一并给出

合理

IM 只需做到指令读取，而不写入指令，与 ROM 功能契合

DM 单次只需修改或读出一个地址，与 RAM 功能契合，且所需空间较大，使用 RAM 更易实现

GRF 单次需要读出或写入多个地址，更适合使用 register 进行实现

无改进意见

### 3

> 在上述提示的模块之外，你是否在实际实现时设计了其他的模块？如果是的话，请给出介绍和设计的思路

设计了一个 SPL 模块，可以直接分出一条指令的各个部分，使得在上层结构的设计中不会过于混乱

使用多个 splitter 组件实现

### 4

> 事实上，实现 `nop` 空指令，我们并不需要将它加入控制信号真值表，为什么？

`nop` 指令等价于 `rt,rd,s` 均为 0 的  `sll` 指令。这样一条指令并不会对状态造成修改，和 `nop` 等效，无需特殊实现

### 5

> 上文提到，MARS 不能导出 PC 与 DM 起始地址均为 0 的机器码。实际上，可以避免手工修改的麻烦。请查阅相关资料进行了解，并阐释为了解决这个问题，你最终采用的方法

在 IFU 中每次将 PC 初始化为 `0x3000` ，而从 ROM 取指令时忽略这个值

### 6

> 阅读 Pre 的 [“MIPS 指令集及汇编语言”](http://cscore.buaa.edu.cn/tutorial/mips/mips-6/mips6-1/) 一节中给出的测试样例，评价其强度（可从各个指令的覆盖情况，单一指令各种行为的覆盖情况等方面分析），并指出具体的不足之处

强度较低

例如 `sw, lw` 指令没有覆盖 offset 为负的情况

没有进行循环的测试

