#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : clk1
# 最小时钟周期 : 5575.5 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf1/cnt[16]/BMUX [激发时钟: clk1, 上升沿1]
终点     : osc_c6_pin_MGIOL/CE  [捕获时钟: clk1, 上升沿2] 
数据产生路径
===============================================================================================================
|            节点             |  单元   |  延迟  |     类型      |   位置   |           连线           | 扇出 |
===============================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[16]/CLK         | SLICEL  | 1735.4 |      net      | R2C102L  | clk_25M_c                |      |
| --                          |   --    |     -- |      --       | --       | --                       | --   |
| led_wf1/cnt[16]/BMUX        | SLICEL  |   47.7 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[9]/C3           | SLICEL  |  756.4 |      net      | R2C101L  | led_wf1/cnt[11]          |      |
| led_wf1/cnt[9]/C            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[9]/D4           | SLICEL  |  209.9 |      net      | R2C101L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[9]/D            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  736.2 |      net      | R2C100L  | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     Tilo      |          | _n_141                   | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D1 | SLICEL  |  736.2 |      net      | R2C100L  | _n_141                   |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |     Tilo      |          | _n_140                   | 21   |
| osc_c6_pin_MGIOL/CE         | IOLOGIC | 2704.7 |      net      | IOL_T43C | _n_140                   |      |
===============================================================================================================
时钟路径延迟         = 2826.4    
数据路径延迟         = 5491.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5143.4 
        逻辑级数     = 4 
[数据捕获路径]
=========================================================================================
|         节点         |  单元   |  延迟  |     类型      |   位置   |   连线    | 扇出 |
=========================================================================================
| CLOCK'clk1           |   N/A   |      0 |               |          | N/A       |      |
| clk_25M              |   top   |      0 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 |      net      | IOL_T43C | clk_25M_c |      |
=========================================================================================
时钟路径延迟         = 2763.4    
    时钟偏差         = -63 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 5491.5     + 21         - 0          - -63        
       = 5575.5
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : clk1
最小时钟周期 : 5575.5 ps
最大时钟频率 : 179.4 MHz
#########################################################################
clk1 : 179.4 Mhz
