①在Verilog工程文件夹新建一个.tcl文件，命名随意（要在test.py里对应改掉），内容为
“
run 200us;
exit
”

②prj文件在工程目录里；ISE和fuse的路径可以参考我的然后小改一下，大家应该都差不多（

③在test.py里改完路径应该就能直接跑了（但愿（
（修改2似乎直接写“code.txt”就可以，不用改）