qsys-generate --sim --synthesis=VHDL viterbi_decoder.qsys
