\documentclass [11pt,a4paper,oneside,draft]{article}

\usepackage[italian]{babel}
\usepackage[utf8]{inputenc}
\usepackage{indentfirst}
\usepackage{graphicx}
\usepackage{geometry}
\usepackage{verbatim}

% Informations
\title{Implementazione del gioco del blackjack in VHDL}
\author{Emanuele Aina (matr. 129548)}
\date{}

% Margins
\geometry{bindingoffset=0.5cm}

% Caption
\newcommand{\mc}[1]{{\small\ #1}}
\newcommand{\makecaption}[1]{\caption{\mc\ #1}}

% URL
\newcommand{\url}[2]{#1\footnote{#2}}

% References
\newcommand{\refemph}[1]{\emph{#1}}
\newcommand{\imgref}[1]{\refemph{\ref{img:#1}}}
\newcommand{\imgrefx}[1]{\refemph{figura}~\imgref{#1}}

% Images
\newcommand{\im}[3]{
    \begin{figure}[!htb]
        \begin{center}
            \includegraphics{img/#1}
            \makecaption{#2}
            \label{img:#3}
        \end{center}
    \end{figure}
}

% Ignore the argument
\newcommand{\noop}[1]{}

% Foreign words
\newcommand{\foreign}[1]{\emph{#1}}

% Justify even if it has to leave a lot of blank space
\setlength{\emergencystretch}{3em}


\begin{document}

\maketitle

\begin{center}
\small{01GSS - Specifica e simulazione dei sistemi digitali}
\end{center}

\section{Specifiche di progetto}
Si progetti, a livello RT, un circuito che permetta di giocare al gioco del Blackjack.

\subsection{Spiegazione del gioco}
Il gioco si svolge tra due giocatori, di seguito denominati
Giocatore e Banco, con un mazzo di carte da poker. Inizia a giocare il Giocatore,
decidendo se estrarre una carta dal mazzo, oppure passare la mano al Banco. Ad ogni
estrazione, il valore della carta estratta viene sommata al punteggio corrente: lo scopo
è arrivare a totalizzare un punteggio il più vicino possibile a 21, senza mai superarlo.
Se tale valore viene superato durante la mano del Giocatore, il Banco vince
immediatamente. Viceversa, il Banco comincia ad estrarre carte dal mazzo con lo
scopo di realizzare un punteggio almeno pari a quello del Giocatore, senza comunque
superare il limite di 21. Se ciò non accade, vince il Giocatore.

\subsection{Implementazione}
Il circuito possiede quattro ingressi di controllo Reset, NewGame,
Stop ed En di parallelismo pari ad 1 bit e un ingresso di dato I di parallelismo pari a
3 bit, e si deve comportare nel seguente modo:

\begin{itemize}
\item Se Reset = 1, il circuito si porta sempre nello stato iniziale, in cui tutti i led e le
      4 cifre del display a 7 segmenti sono spenti, indipendentemente dal valore
      degli altri segnali.

\item La prima volta che il segnale NewGame assume il valore 1, il sistema si
      prepara a giocare una nuova partita: le due cifre più a destra del display a 7
      segmenti si accendono, riportando il valore del punteggio iniziale (ovvero 00)
      del Giocatore, mentre le due cifre più a sinistra del display e i led sono spenti.

\item Dopo aver iniziato una partita, ogni volta che En assume il valore 1, i segnali
      dell'ingresso di dato I vengono campionati e memorizzati. Essi rappresentano
      il valore, in binario, della carta estratta dal mazzo (si utilizzano carte con valori
      limitati tra 1 e 8, dove il valore 8 è codificato su tre bit come 000). Tale valore
      deve essere visualizzato sui led, ed essere sommato al punteggio corrente.

\item Nel momento in cui il segnale Stop si porta a 1, la mano passa al Banco: le
      due cifre più a sinistra del display a 7 segmenti si accendono e riportano il
      valore iniziale del punteggio del Banco (di nuovo, 00). Analogamente al passo
      precedente, ogni volta che il segnale assume il valore 1, una carta viene
      estratta dal mazzo, il suo valore viene visualizzato sui led e sommato al
      punteggio del Banco.

\item La partita termina quando:
      \begin{itemize}
      \item Il Banco ha totalizzato un punteggio superiore a quello del Giocatore,
            senza eccedere il limite di 21. In questo caso, i punti decimali relativi
            alle due cifre del punteggio del Banco si accendono.

      \item Il Banco ha totalizzato un punteggio superiore al limite di 21: in questo
            caso, si illuminano i punti decimali relativi alle due cifre che riportano il
            punteggio del Giocatore.

      \item Durante la sua mano, il Giocatore ha ottenuto un punteggio superiore a
            21: come nel primo caso, si illuminano i punti decimali delle due cifre
            del punteggio del Banco. Si noti che in questo caso il Banco non gioca
            affatto, quindi i punti decimali si devono accendere, ma le due cifre del
            display a 7 segmenti devono rimanere spente.
      \end{itemize}

\item A questo punto, il sistema si ferma e aspetta che il segnale NewGame si riporti
      a 1, in modo da iniziare una nuova partita.
\end{itemize}

Si implementi il circuito richiesto sulla FPGA in dotazione, utilizzando i bottoni BTN3,
BTN2, BTN1 e BTN0 per i segnali di Reset, NewGame, Stop ed En, e gli switch
SW7, SW6 e SW5 per il segnale di dato I. Il circuito lavori ad una frequenza di clock
pari a 50 kHz.

Si osservi che:
\begin{itemize}
\item Il numero visualizzato sul display deve essere codificato in base 10 (quindi, se
      il suo valore è 19 e viene incrementato, il nuovo valore da visualizzare è
      effettivamente 20, non 1A).

\item I led da illuminare ogni volta che una carta viene estratta sono in numero pari
      al valore della carta, e partono sempre da LD0. Per esempio, se la carta
      estratta ha un valori pari a 3, si devono illuminare i led LD0, LD1 e LD2.
\end{itemize}


\section{Implementazione}
\subsection{Metodologia}
Il progetto è stato implementato esclusivamente mediante descrizioni VHDL, sia a
livello comportamentale che a livello strutturale.

Lo sviluppo è avvenuto in ambiente Linux (Debian etch) utilizzando GHDL 0.25 per le
simulazioni e, successivamente, in ambiente Windows con Xilinx 6.1i per la
programmazione su FPGA.

Per ogni componente sviluppato è stato inoltre realizzato un testbench in VHDL 
puro, in modo da renderne possibile la verifica in modo automatico (make run). %FIXME

\subsection{Board}
Il componente ``board'' rappresenta l'entità di più alto livello e costituisce
la parte del progetto che verrà programmata sulla FPGA.

\verbatiminput{board/board.vhdl}

La descrizione è strutturale e provvede a istanziare i componenti ``blackjack''
e ``display'' connettendoli tra loro e a impiegare ``clock\_divider'' per 
convertire il clock della scheda a frequenze inferiori per la logica di 
gioco e per la logica di gestione del display. I segnali di input vengono 
inoltre filtrati usando dei generatori di impulsi al fine di evitare 
campionamenti multipli di una singola pressione.

Il componente è dotato del seguente testbench per la verifica automatica.

\verbatiminput{board/tb_board.vhdl}

Oltre all'unità da verificare, viene anche istanziato un simulatore per il
sistema di gestione dei display a sette segmenti disponibili sulla FPGA,
controllando il funzionamento della logica di codifica e multiplexing.

Il clock viene generato con un periodo di 1ns fino a che non esistano più
eventi per la simulazione. A tal punto anche il clock viene fermato in 
modo da segnalare al simulatore la fine del test.

Il processo ``count'' si limita a conteggiare il numero di colpi di clock
in modo che il processo ``test'' possa impostare i vettori di test con 
la cadenza specificata. Questo processo, infatti, si occupa di leggere
i vettori di input e gli output attesi da un file e applicarli all'unità
testata. Nel caso specifico, dovendo simulare l'input dell'utente, la
frequenza con cui gli input vengono applicati è nell'ordine dei 
millisecondi anziché dei nanosecondi usati dal clock di simulazione.

\verbatiminput{board/tb_board.test}

Su ogni riga è specificato l'istante corrispondente, gli input e gli
output.

\subsection{Blackjack}
Il componente ``blackjack'' contiene l'intera logica di gioco descritta
nelle specifiche, utilizzando al suo interno i componenti
``game\_logic'', il quale implementa le regole di vittoria/perdita,
``fsm'', che determina gli stati di gioco, ``bcd\_encoder'' per
convertire i punteggi in Binary Coded Decimal, nonché ``reg'' e ``rca'',
rispettivamente un registro PIPO e un Ripple Carry Adder.


\verbatiminput{blackjack/blackjack.vhdl}

Anche qui la descrizione è strutturale e si occupa di istanziare e 
interconnettere i componenti presenti. In particolare i due registri
sono usati per memorizzare il punteggio del Giocatore e del Mazziere:
a ciascuno è connesso un sommatore il quale somma il punteggio con il
valore in input ed è usato per calcolare il punteggio futuro.
``game\_logic'' determina se uno tra Giocatore o Mazziere ha vinto o
ha sballato al fine di segnalarlo alla macchina a stati, la quale
reagirà opportunamente. Entrambi i punteggi vengono poi convertiti in
BCD a due cifre.

\verbatiminput{blackjack/tb_blackjack.test}

I vettori di test simulano una serie di partite controllando il 
comportamente del sistema in alcune situazioni plausibili.
In questo caso a ogni riga corrisponde un colpo di clock, per cui
è necessario consentire alla macchina a stati il tempo necessario
a compiere le proprie funzioni, essendo l'unico componente a non
reagire nell'arco di un periodo di clock. Il codice VHDL del 
testbench è stato omesso essendo analogo a quanto visto nel caso del
componente ``board''.

\subsection{Fsm}

La macchina a stati si occupa di gestire le differenti fasi del gioco,
nonché di controllare l'acquisizione e la verifica dei valori in input
e di prendere le opportune decisioni. Questo è l'unico componente
realizzato il cui modo di operare richiede più colpi di clock: questa
è una scelta voluta, in modo da concentrare la logica per la gestione
delle tempistiche e degli stati in un singolo componente.

\includegraphics{fsm}

Lo stato iniziale è lo stato di ``IDLE'', nel quale la macchina resta
in attesa di eventi. Da qui ``CLEAN'' imposta le condizioni iniziali
del gioco, in modo da permettere il funzionamento degli stati successivi.
Tra questi, quelli i cui nomi
terminano con ``PC'' sono relativi al turno del Giocatore, mentre 
quelli con ``DC'' spettano al Mazziere. Questi rappresentano le fasi
di attesa, acquisizione e controllo dei valori in input, mentre quelli
che terminano con ``BUSTED'' o ``WINNER'' indicano le condizioni 
terminali del gioco.

\verbatiminput{fsm/fsm.vhdl}

La macchina a stati è stata costruita con tre processi: uno molto 
semplice per propagare lo stato futuro, uno per determinare quale
questo sia in funzione degli input e uno per determinare gli output
in funzione delllo stato corrente.

\verbatiminput{fsm/tb_fsm.test}

\subsection{game\_logic}

La logica che determina la vittoria o la sconfitta dei giocatori è
contenuta nel componente combinatorio ``game\_logic'', il quale
si occupa di controllare i punteggi nel caso questi superino 21 o
che si sia verificata una delle condizioni di vittoria.

\verbatiminput{game_logic/game_logic.vhdl}

La descrizione è comportamentale e prevede un processo per ciascun
output, utilizzando il tipo ``unsigned'' per effettuare i confronti
tra i punteggi.

\verbatiminput{game_logic/tb_game_logic.vhdl}

Essendo il componente combinatorio, il testbench risulta essere
leggermente più semplice rispetto a quelli impiegati per i componenti
precedenti, seppur rimanendo molto simile.

\verbatiminput{game_logic/tb_game_logic.test}

Il test si limita a sottoporre al circuito alcune situazioni di 
gioco senza un ordine particolare, valutando l'esito di ciascuna.

\subsection{reg}

L'entità ``reg'' descrive un semplice registro PIPO sincrono dotato di 
segnale di abilitazione (``EN'') oltre agli ingressi (``A'') e alle
uscite (``O''). Il parametro ``N'' permette di impostare la dimensione
in bit del registro.

\verbatiminput{reg/reg.vhdl}

La stessa entità è stata implementata sia con una descrizione
comportamentale che con una strutturale. La prima contiene
il costrutto condizionale comunemente usato per implementare
circuiti sincroni con segnale di reset asincrono e un semplice
assegnamento, mentre la seconda istanzia in un ciclo un vettore
di flip-flop di tipo D a cui connette ingressi e uscire.

\verbatiminput{reg/tb_reg.test}

Il test viene eseguito con un registro a tre bit verificandone
il comportamento.

\subsection{rca}

Il sommatore utilizzato è un comune Ripple Carry Adder con
dimensione determinata dal parametro ``N''.

\verbatiminput{rca/rca.vhdl}

La descrizione è ovviamente strutturale e provvede a istanziare
un vettore di full-adder definendo anche le connessioni necessarie
per la propagazione del riporto.

\verbatiminput{rca/tb_rca.test}

Ad ogni passo di test viene verificata la corrispondenza tra i
valori degli input e del riporto in ingresso con quelli attesi
del valore in uscita e del riporto in uscita.

\subsection{bcd\_encoder}

Questo componente si occupa di convertire un numero binario puro privo
di segno nel suo corrispondente codificato secondo lo schema Binary
Encoded Decimal, il quale prevede che vadano assegnati quattro bit  
a ogni cifra decimale. Ognuno di questi gruppi potrà quindi assumere
solo valori nell'intervallo tra 0 e 9. In particolare il componente
codifica su due cifre, ``H'' quella di grado maggiore e ``L'' quella
inferiore.

\verbatiminput{bcd_encoder/bcd_encoder.vhdl}

L'implementazione scelta è alquanto limitata e riduttiva, in quanto
non in grado di convertire valori superiori a 39. Questo è dovuto al
fatto che si è scelto di evitare l'uso di divisori e di usare semplici
sottrattori e comparatori, in modo da rendere il componente puramente
combinatorio. La limitazione è comunque tollerabile, in quanto per il
progetto è necessario poter convertire solamente numeri inferiori a
20 più il valore della carta massima.

\verbatiminput{bcd_encoder/tb_bcd_encoder.vhdl}

Il testbench in questo caso non legge alcun valore da un file esterno,
bensì verifica il comportamento del componente con ognuno dei valori
compresi nell'intervallo supportato facendo uso delle funzioni
aritmetiche disponibili per controllarne la correttezza.

\subsection{display}

La visualizzazione dello stato del gioco è affidata al componente
``display'' il quale si occupa di codificare i valori e di gestire
il refresh dei display, dal momento che sulla FPGA presa in 
considerazione è necessario accedervi in multiplexing.

\verbatiminput{display/display.vhdl}

Nell'implementazione strutturale è possibile evidenziare le due
funzioni svolte: la codifica è delegata a una batteria di
``sevensegment\_encoder'' che convertono le cifre BCD nelle
corrispondenti configurazioni per i display a sette segmenti.
L'uscita di ognuno di questi encoder viene posta in ingresso a
un multiplexer che controlla l'accensione o meno della relativa
cifra sul display. Il multiplexing e il refresh sono invece
effettuati dal componente ``display\_controller''.

\verbatiminput{display/sevensegment_encoder.vhdl}

La codifica per i display a sette segmenti viene effettuata
mediante una semplice tabella che in hardware viene
implementata con una CAM o una più semplice ROM.

\verbatiminput{display/tb_display.test}

Il test verifica il comportamento del circuito verificando
i segnali di refresh (``AN'') e controllando che il valore
della cifra che viene rinfrescata sia quello corretto.

\subsection{display\_controller}

La gestione del multiplexing e del refresh del display della FPGA
è demandata al componente ``display\_controller''. Questo si occupa
di effettuare il multiplexing temporale sull'uscita, ponendo in
sequenza il valore di ciascuno dei segnali in ingresso. Il bit 
azzerato in ``AN'' indica la cifra che verrà rinfrescata.

\verbatiminput{display_controller/display_controller.vhdl}

La descrizione è strutturale e fa uso di un registro a scorrimento
per la gestione del multiplexing: inizialmente vuoto, viene caricato
con un singolo bit che viene traslato in modo circolare ad ogni colpo
di clock. Un vettore di multiplexer a quattro ingressi controllati
dal registro a scorrimento determina il valore in uscita. I bit
del registro a scorrimento vengono invertiti in quanto il segnale
di abilitazione al refresh della FPGA è attivo basso.

\verbatiminput{display_controller/tb_display_controller.test}

Il test è simile a quello del componente ``display'' ma qui i valori in
ingresso sono del tutto arbitrari.

\subsection{display\_simulator}

Il componente ``display\_simulator'' viene utilizzato solo per scopi di
test e simula il comportamento del display della FPGA, restituendo come
output i valori dei display convertiti in interi e con i punti decimali
convertiti in valori booleani. I nomi degli ingressi riproducono i nomi
dei pin disponibili sulla FPGA.

\verbatiminput{display_simulator/display_simulator.vhdl}

L'architettura è comportamentale con un singolo processo in cui vengono
decodificate le cifre mediante una tabella e in cui i valori decodificati
vengono propagati verso l'uscita corretta.

\verbatiminput{display_simulator/tb_display_simulator.test}

Il test simula l'uso del display verificando il comportamento dei punti e
delle cifre.

\subsection{pulse\_generator}

Il generatore di impulsi viene usato semplicemente per evitare che una
pressione prolungata di un pulsante da parte dell'utente venga
campionata erroneamente in momenti successivi. Non appena viene
campionato in input un fronte di salita, l'uscita rimane alta per un solo
colpo di clock, rimanendo poi in attesa del fronte di salita successivo.

\verbatiminput{pulse_generator/pulse_generator.vhdl}

La descrizione è comportamentale ed è molto semplice, facendo uso di
una variabile per memorizzare il valore campionato in precedenza in
modi di riconoscere i fronti di salita.

\verbatiminput{pulse_generator/tb_pulse_generator.test}

\subsection{clock\_divider}

Dal clock di sistema vengono generati due clock con periodi più
lunghi per la logica di gioco e per la gestione del display.
Per fare questo è stato usato un divisore di frequenza costruito
sulla base di quanto riportato nelle FAQ del newsgroup
comp.lang.vhdl.

\verbatiminput{clock_divider/clock_divider.vhdl}

L'implementazione è comportamentale e contiene un contatore che viene
incrementato. Il parametro ``MODULUS'' indica il numero di colpi di
clock ad alta frequenza a cui corrisponde il nuovo clock: questo
resterà alto per MODULUS/2 colpi e basso per i rimanenti.

\verbatiminput{clock_divider/tb_clock_divider.test}

\subsection{shift\_reg}

Il componente ``shift\_reg'' implementa un registro SIPO, in cui
si ha un singolo ingresso seriale (``A'') mentre l'uscita è
parallela (``D'').

\verbatiminput{shift_reg/shift_reg.vhdl}

L'architettura strutturale istanzia il flip-flop D a cui è connesso
il segnale di input e poi procede a istanziare e connettere i restanti
flip-flop collegati in cascata.

\verbatiminput{shift_reg/tb_shift_reg.test}

\subsection{fd}

Il componente ``fd'' implementa un flip-flop di tipo D con segnale di
reset asincrono attivo basso e un segnale di abilitazione anch'esso
attivo basso.

\verbatiminput{fd/fd.vhdl}

La descrizione comportamentale presenta i costrutti condizionali
classici per l'implementazione di circuiti sincroni con reset asincrono.

\verbatiminput{fd/tb_fd.test}

\end{document}
