{"patent_id": "10-2023-0032509", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0138797", "출원번호": "10-2023-0032509", "발명의 명칭": "결함 검출을 수행하는 전자 장치 및 그의 동작 방법", "출원인": "주식회사 사피온코리아", "발명자": "황석중"}}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 프로세싱 레인들 및 적어도 하나의 추가 프로세싱 레인을 포함하는 전자 장치의 동작 방법으로서,상기 복수의 프로세싱 레인들 및 상기 적어도 하나의 추가 프로세싱 레인을 포함하는 복수의 레인들 중에서 동일한 입력 데이터를 처리할 레인들을 포함하는 레인 그룹을 확인하는 단계;각 레인 그룹에 포함된 레인들의 처리 결과 데이터들을 비교한 결과를 나타내는 비교 결과 데이터를 복수의 레인 그룹들 각각에 대하여 확인하는 단계; 및상기 복수의 레인 그룹들의 비교 결과 데이터들을 기초로 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 레인 그룹을 확인하는 단계는 제1 입력 데이터를 처리할 제1 레인 그룹 내지 제N 입력 데이터를 처리할 제N 레인 그룹을 확인하는 단계를 포함하고,상기 N은 2 이상의 자연수인 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 N은 상기 복수의 프로세싱 레인들의 개수에 대응하여 설정되고,상기 복수의 레인 그룹들 각각에 포함되는 레인들의 개수는 상기 적어도 하나의 추가 프로세싱 레인의 개수에대응하여 설정되는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 비교 결과 데이터를 복수의 레인 그룹들 각각에 대하여 확인하는 단계는:제1 레인 그룹에 포함된 레인들 각각에 제1 입력 데이터가 입력되도록 제어하는 단계; 및상기 제1 레인 그룹에 포함된 레인들의 처리 진행 상태에 기반하여, 제2 레인 그룹에 포함된 레인들 각각에 제2입력 데이터가 입력되도록 제어하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 복수의 레인 그룹들은 제1 레인 그룹 및 제2 레인 그룹을 포함하고,상기 제1 레인 그룹은 제1 레인 및 제2 레인을 포함하고,상기 제2 레인 그룹은 상기 제2 레인 및 제3 레인을 포함하고,상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계는 상기 제1 레인 그룹에 대한 제1 비교결과 데이터 및 상기 제2 레인 그룹에 대한 제2 비교 결과 데이터를 기반으로 상기 제1 레인, 상기 제2 레인 및상기 제3 레인 중 적어도 하나의 결함 여부를 확인하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "공개특허 10-2024-0138797-3-제1 항에 있어서,상기 비교 결과 데이터는:상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 일치하는 경우 제1 값을 가지고,상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 불일치하는 경우 제2 값을 가지고,상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계는:비교 결과 데이터가 상기 제2 값을 가지는 경우, 상기 비교 결과 데이터에 대응하는 레인들 각각의 카운터 값을증가시키는 단계; 및상기 카운터 값이 임계값 이상인 레인을 결함이 발생한 레인으로 확인하는 단계를 포함하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6 항에 있어서,상기 결함이 발생한 레인이 비활성화되도록 제어하고, 상기 복수의 레인들 중 상기 결함이 발생한 레인 이외의레인들이 입력 데이터를 처리하도록 제어하는 단계를 더 포함하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6 항에 있어서,상기 전자 장치는 설정된 주기에 따라 상기 복수의 레인들 각각에 대응하는 카운터 값을 확인하는 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항에 있어서,상기 전자 장치는 SIMD(Single Instruction Multiple Data) 프로세서 및 SIMT(Single Instruction MultipleThread) 프로세서 중 어느 하나인 동작 방법."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 항 내지 제9 항의 방법 중 어느 하나의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 비일시적 기록 매체."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "복수의 프로세싱 레인들;적어도 하나의 추가 프로세싱 레인; 및제어부를 포함하되,상기 제어부는:상기 복수의 프로세싱 레인들 및 상기 적어도 하나의 추가 프로세싱 레인을 포함하는 복수의 레인들 중에서 동일한 입력 데이터를 처리할 레인들을 포함하는 레인 그룹을 확인하고,각 레인 그룹에 포함된 레인들의 처리 결과 데이터들을 비교한 결과를 나타내는 비교 결과 데이터를 복수의 레인 그룹들 각각에 대하여 확인하고,상기 복수의 레인 그룹들의 비교 결과 데이터들을 기초로 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 전자 장치."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서,복수의 입력 데이터 중 상기 복수의 레인들 각각에 입력될 입력 데이터를 선택하는 입력 선택 회로; 및상기 복수의 레인 그룹들의 비교 결과 데이터들을 출력하고, 상기 복수의 레인들의 처리 결과 데이터들 중에서공개특허 10-2024-0138797-4-상기 복수의 입력 데이터에 대응되는 복수의 출력 데이터를 선택하는 출력 선택 회로를 더 포함하는 전자 장치."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 입력 선택 회로는 각 레인 그룹에 포함되는 레인들 각각에 동일하게 입력되는 입력 데이터를 선택하는 제1멀티플렉서(multiplexer)를 포함하고,상기 출력 선택 회로는 각 레인 그룹에 포함되는 레인들의 처리 결과 데이터들을 비교하기 위한 비교기 및 각레인 그룹에 포함되는 레인들의 처리 결과 데이터들로부터 출력 데이터를 선택하는 제2 멀티플렉서를 포함하는전자 장치."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11 항에 있어서,상기 전자 장치는 상기 복수의 레인들 각각에 대응하는 카운터를 더 포함하고,상기 비교 결과 데이터는:상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 일치하는 경우 제1 값을 가지고,상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 불일치하는 경우 제2 값을 가지고,상기 제어부는:비교 결과 데이터가 상기 제2 값을 가지는 경우, 상기 비교 결과 데이터에 대응하는 레인들 각각에 대응하는 카운터의 카운터 값을 증가시키고,상기 카운터 값이 임계값 이상인 레인을 결함이 발생한 레인으로 확인하는 전자 장치."}
{"patent_id": "10-2023-0032509", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11 항에 있어서,상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 경우, 결함 발생을 나타내는 신호를 출력하는출력부를 더 포함하는 전자 장치."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 결함 검출을 수행하는 전자 장치 및 그의 동작 방법에 관한 것으로, 본 개시의 실시 예에 따른 복수의 프로세싱 레인들 및 적어도 하나의 추가 프로세싱 레인을 포함하는 전자 장치의 동작 방법은 상기 복수의 프로세 싱 레인들 및 상기 적어도 하나의 추가 프로세싱 레인을 포함하는 복수의 레인들 중에서 동일한 입력 데이터를 처리할 레인들을 포함하는 레인 그룹을 확인하는 단계, 각 레인 그룹에 포함된 레인들의 처리 결과 데이터들을 비교한 결과를 나타내는 비교 결과 데이터를 복수의 레인 그룹들 각각에 대하여 확인하는 단계 및 상기 복수의 레인 그룹들의 비교 결과 데이터들을 기초로 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계를 포함한다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 결함 검출을 수행하는 전자 장치 및 그의 동작 방법에 관한 것으로, 보다 구체적으로, 본 개시는 전 자 장치 내부에서 발생한 결함을 검출하고, 이에 대한 대응을 수행하는 전자 장치 및 그의 동작 방법에 관한 것 이다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "시스템 반도체는 전자 기기의 시스템을 제어하고 운용하기 위한 것으로, 사물인터넷(Internet of Things, IoT), 인공지능(Artificial Intelligence, AI), 자율주행 등 4차 산업혁명 기술에 필수적인 존재로 각광받고 있다. 시 스템 반도체는 각종 연산, 제어, 정보 처리 등을 수행하는 프로세서를 포함할 수 있으며, 시스템 반도체가 이용 되는 전자 기기의 안정성을 도모하기 위하여 내부 결함을 검출하기 위한 방법들이 연구되고 있다. 별도의 결함 검출 장치 없이 전자 기기 내부의 결함을 검출하기 위하여, 로직(logic)에 스캔 체인(scan chain) 을 이용하는 내장형 자체 시험(Built-in Self-Test) 방법이 제안되었으나, 이와 같은 방법은 결함 검출을 위한 테스트 중에 로직을 사용할 수 없어 전자 기기의 성능을 저하시키고, 다수의 로직들이 동시에 활성화되므로 소 비 전력을 증가시키는 문제점을 가진다. 또한, 일정 주기로 테스트 워크로드(test workload)를 실행하여 골든 레퍼런스(golden reference)와 비교하여 결함을 검출하는 방법이 제안되었으나, 이와 같은 방법 또한 테스트 중 에 로직을 사용할 수 없어 전자 기기의 성능을 저하시키고, 테스트 커버리지(test coverage)가 높은 워크로드를확보하기 어렵다는 문제점을 가진다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 상술한 문제점을 해결하기 위하여, 별도의 결함 검출 장치 없이 전자 장치 내부에서 발생한 결함 검 출을 수행하는 전자 장치 및 그의 동작 방법을 제공하는 것을 목적으로 한다. 나아가, 본 개시는 전자 장치의 성능 저하 없이 검출된 결함에 대응하는 전자 장치 및 그의 동작 방법을 제공하 는 것을 목적으로 한다. 본 개시에 따른 실시 예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시 예들로부터 또 다른 기술적 과제들이 유추될 수 있다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 실시 예에 따른 복수의 프로세싱 레인들 및 적어도 하나의 추가 프로세싱 레인을 포함하는 전자 장치 의 동작 방법은 상기 복수의 프로세싱 레인들 및 상기 적어도 하나의 추가 프로세싱 레인을 포함하는 복수의 레 인들 중에서 동일한 입력 데이터를 처리할 레인들을 포함하는 레인 그룹을 확인하는 단계, 각 레인 그룹에 포함 된 레인들의 처리 결과 데이터들을 비교한 결과를 나타내는 비교 결과 데이터를 복수의 레인 그룹들 각각에 대 하여 확인하는 단계 및 상기 복수의 레인 그룹들의 비교 결과 데이터들을 기초로 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계를 포함할 수 있다. 예로서, 상기 레인 그룹을 확인하는 단계는 제1 입력 데이터를 처리할 제1 레인 그룹 내지 제N 입력 데이터를 처리할 제N 레인 그룹을 확인하는 단계를 포함하고, 상기 N은 2 이상의 자연수일 수 있다. 예로서, 상기 N은 상기 복수의 프로세싱 레인들의 개수에 대응하여 설정되고, 상기 복수의 레인 그룹들 각각에 포함되는 레인들의 개수는 상기 적어도 하나의 추가 프로세싱 레인의 개수에 대응하여 설정될 수 있다. 예로서, 상기 비교 결과 데이터를 복수의 레인 그룹들 각각에 대하여 확인하는 단계는 제1 레인 그룹에 포함된 레인들 각각에 제1 입력 데이터가 입력되도록 제어하는 단계 및 상기 제1 레인 그룹에 포함된 레인들의 처리 진 행 상태에 기반하여, 제2 레인 그룹에 포함된 레인들 각각에 제2 입력 데이터가 입력되도록 제어하는 단계를 포 함할 수 있다. 예로서, 상기 복수의 레인 그룹들은 제1 레인 그룹 및 제2 레인 그룹을 포함하고, 상기 제1 레인 그룹은 제1 레 인 및 제2 레인을 포함하고, 상기 제2 레인 그룹은 상기 제2 레인 및 제3 레인을 포함하고, 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계는 상기 제1 레인 그룹에 대한 제1 비교 결과 데이터 및 상기 제2 레인 그룹에 대한 제2 비교 결과 데이터를 기반으로 상기 제1 레인, 상기 제2 레인 및 상기 제3 레인 중 적 어도 하나의 결함 여부를 확인하는 단계를 포함할 수 있다. 예로서, 상기 비교 결과 데이터는 상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 일치하는 경우 제1 값을 가지고, 상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 불일치하는 경우 제2 값을 가지고, 상 기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 단계는 비교 결과 데이터가 상기 제2 값을 가지 는 경우, 상기 비교 결과 데이터에 대응하는 레인들 각각의 카운터 값을 증가시키는 단계 및 상기 카운터 값이 임계값 이상인 레인을 결함이 발생한 레인으로 확인하는 단계를 포함할 수 있다. 예로서, 상기 동작 방법은 상기 결함이 발생한 레인이 비활성화되도록 제어하고, 상기 복수의 레인들 중 상기 결함이 발생한 레인 이외의 레인들이 입력 데이터를 처리하도록 제어하는 단계를 더 포함할 수 있다. 예로서, 상기 전자 장치는 설정된 주기에 따라 상기 복수의 레인들 각각에 대응하는 카운터 값을 확인할 수 있 다. 예로서, 상기 전자 장치는 SIMD(Single Instruction Multiple Data) 프로세서 및 SIMT(Single Instruction Multiple Thread) 프로세서 중 어느 하나일 수 있다. 본 개시의 실시 예에 따른 전자 장치는 복수의 프로세싱 레인들, 적어도 하나의 추가 프로세싱 레인 및 제어부 를 포함하되, 상기 제어부는 상기 복수의 프로세싱 레인들 및 상기 적어도 하나의 추가 프로세싱 레인을 포함하 는 복수의 레인들 중에서 동일한 입력 데이터를 처리할 레인들을 포함하는 레인 그룹을 확인하고, 각 레인 그룹에 포함된 레인들의 처리 결과 데이터들을 비교한 결과를 나타내는 비교 결과 데이터를 복수의 레인 그룹들 각 각에 대하여 확인하고, 상기 복수의 레인 그룹들의 비교 결과 데이터들을 기초로 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출할 수 있다. 예로서, 상기 전자 장치는 복수의 입력 데이터 중 상기 복수의 레인들 각각에 입력될 입력 데이터를 선택하는 입력 선택 회로 및 상기 복수의 레인 그룹들의 비교 결과 데이터들을 출력하고, 상기 복수의 레인들의 처리 결 과 데이터들 중에서 상기 복수의 입력 데이터에 대응되는 복수의 출력 데이터를 선택하는 출력 선택 회로를 더 포함할 수 있다. 예로서, 상기 입력 선택 회로는 각 레인 그룹에 포함되는 레인들 각각에 동일하게 입력되는 입력 데이터를 선택 하는 제1 멀티플렉서(multiplexer)를 포함하고, 상기 출력 선택 회로는 각 레인 그룹에 포함되는 레인들의 처리 결과 데이터들을 비교하기 위한 비교기 및 각 레인 그룹에 포함되는 레인들의 처리 결과 데이터들로부터 출력 데이터를 선택하는 제2 멀티플렉서를 포함할 수 있다. 예로서, 상기 전자 장치는 상기 복수의 레인들 각각에 대응하는 카운터를 더 포함하고, 상기 비교 결과 데이터 는 상기 각 레인 그룹에 포함된 레인들의 처리 결과 데이터가 일치하는 경우 제1 값을 가지고, 상기 각 레인 그 룹에 포함된 레인들의 처리 결과 데이터가 불일치하는 경우 제2 값을 가지고, 상기 제어부는 비교 결과 데이터 가 상기 제2 값을 가지는 경우, 상기 비교 결과 데이터에 대응하는 레인들 각각에 대응하는 카운터의 카운터 값 을 증가시키고, 상기 카운터 값이 임계값 이상인 레인을 결함이 발생한 레인으로 확인할 수 있다. 예로서, 상기 전자 장치는 상기 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 경우, 결함 발생을 나타내는 신호를 출력하는 출력부를 더 포함할 수 있다. 본 개시의 실시 예에 따라, 상술한 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있 는 비일시적 기록 매체가 제공될 수 있다. 기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 실시 예에 따른 전자 장치는 입력 데이터를 처리하는 적어도 하나의 추가 프로세싱 레인(additional processing lane)을 포함하도록 구현되므로, 결함 검출을 위한 테스트 동작을 수행함에도 성능 저하 없이 전자 장치를 구동할 수 있으며, 하드웨어 면적 및 소비 전력 증가 문제를 최소화할 수 있다. 또한, 본 개시의 실시 예에 따른 전자 장치는 결함이 검출된 프로세싱 레인을 대체하여 추가 프로세싱 레인에 의한 데이터 처리를 수행함으로써, 전자 장치의 성능 유지 및 안정성을 도모할 수 있다. 본 개시의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재 로부터 당해 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시 예들에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들 을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의 미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 \"… 부\", \"…모듈\", \"… 유닛\" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨 어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 본 개시의 실시 예에 따른 전자 장치는 각종 연산, 제어, 정보 처리 등을 수행하는 장치일 수 있다. 본 개시의 실시 예에 따른 전자 장치는 병렬 컴퓨팅(parallel computing)을 수행하는 복수의 프로세싱 유닛(processing unit)들을 포함할 수 있으며, 프로세싱 유닛은 각종 연산, 제어, 정보 처리를 수행하는 하나의 단위를 의미할 수 있다. 본 명세서에서, 전자 장치는 SIMD(Single Instruction Multi Data) 프로세서의 구조를 차용하여 설명 될 것이나, 이는 본 개시의 이해를 돕기 위한 일 실시 예일 뿐, 본 개시에 따른 전자 장치의 유형을 제한하는 것은 아니다. 예로서, 본 개시의 실시 예에 따른 전자 장치는 SIMD 프로세서를 포함하는 각종 전자 기기, SIMT(Single Instruction Multiple Thread) 프로세서 및 다수의 프로세서들이 집적된 멀티 프로세서 중 어느 하나일 수 있다. 다시 말해, 본 개시의 실시 예에 따른 전자 장치는 복수의 프로세싱 유닛들을 통해 병렬 컴퓨 팅을 수행하는 구성을 포함하는 임의의 전자 장치일 수 있다. 본 명세서에서, 전자 장치를 SIMD 프로세서의 구조를 통해 설명함에 따라 \"프로세싱 레인(processing lane)\"의 용어는 프로세싱 유닛에 대응하는 개념으로 이해될 것이다. 한편, 본 개시의 실시 예에 따른 전자 장치가 멀티 프로세서로 구현되는 경우, 하나의 프로세서가 프로세싱 유닛에 대응하는 개념으로 이해될 수 있다. 또한, 본 명세서에 기재된\"추가 프로세싱 레인(additional processing lane)\"의 용어는 프로세싱 레인과 실질적으로 동일 한 동작을 수행하는 구성을 의미할 수 있으며, 설명의 편의를 위하여 전자 장치에 포함되는 프로세싱 레인과의 구분을 위하여 사용된 용어로 이해될 수 있다. 한편, 본 명세서에 기재된 \"복수의 레인들\"의 용어는 상술한 프 로세싱 레인 및 추가 프로세싱 레인을 포함하는 개념으로 이해될 수 있다. 이하, 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가 진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있 으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도 1은 본 개시의 일 실시 예에 따른 전자 장치를 나타내기 위한 블록도이다. 도 1을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치는 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N), 추가 프로세싱 레 인 및 제어부를 포함할 수 있다. 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N) 각각은 입력 데이터에 대응하여 연산을 수행하고, 연산 을 통하여 도출된 처리 결과 데이터를 출력할 수 있다. 실시 예에서, 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N)은 커맨드(command)에 대응하는 연산 수행을 위하여 동기화될 수 있으며, 제1 내지 제N 프로 세싱 레인(110_1, 110_2, …, 110_N) 각각에 포함되는 연산 수행을 위한 물리적 또는 논리적 회로는 동일한 구 조를 가질 수 있다. 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N)은 커맨드를 기반으로 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N) 각각에 대응하여 입력된 입력 데이터에 대한 연산 동작을 병렬적으로 수행할 수 있다. 추가 프로세싱 레인은 입력 데이터에 대응하여 연산을 수행하고, 연산을 통하여 도출된 처리 결과 데이터 를 출력할 수 있다. 추가 프로세싱 레인 또한 커맨드에 대응하는 연산 수행을 위하여 제1 내지 제N 프로세 싱 레인(110_1, 110_2, …, 110_N)과 동기화될 수 있으며, 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N)과 병렬적으로 입력 데이터에 대한 연산 동작을 수행할 수 있다. 본 명세서에서, 설명의 편의를 위하여 전자 장치가 하나의 추가 프로세싱 레인을 포함하는 것으로 기술되나, 이는 본 개시에 따른 일 실시 예일 뿐, 본 개시에 따른 전자 장치의 구성을 제한하는 것은 아니다. 구체적으로, 본 개시의 실시 예에 따 른 전자 장치는 복수의 추가 프로세싱 레인들을 포함할 수 있으며, 전자 장치가 복수의 추가 프로세싱레인들을 포함하는 경우, 복수의 추가 프로세싱 레인들 각각은 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N)과 병렬적으로 복수의 추가 프로세싱 레인들 각각에 대응하는 입력 데이터에 대한 연산 동작을 수행할 수 있다. 한편, 복수의 추가 프로세싱 레인들 각각에 포함되는 연산 수행을 위한 물리적 또는 논리적 회로는 프로 세싱 레인(110_1, 110_2, …, 또는 110_N)과 동일한 구조를 가질 수 있다. 한편, 본 명세서에서, 복수의 레인들(110_1, 110_2, …, 110_N, 120)은 하나의 행 또는 열로 배열되는 것으로 기술되나, 이는 설명의 편의를 위한 것일 뿐, 복수의 레인들(110_1, 110_2, …, 110_N, 120)의 배치 구조를 제 한하는 것은 아니다. 본 개시의 실시 예에 따른 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각의 구체적인 구성 및 배치 구조는 후술할 도 2a 및 도 2b를 통하여 상세히 설명한다. 제어부는 복수의 레인들(110_1, 110_2, …, 110_N, 120)의 동작을 제어할 수 있다. 제어부는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각과 내부 버스를 통하여 연결될 수 있으며, 제어부는 내부 버스 를 통하여 전자 장치에 포함된 복수의 레인들(110_1, 110_2, …, 110_N, 120)의 동작을 제어하기 위한 신호 를 전송할 수 있다. 제어부는 메모리(미도시)에 저장된 커맨드를 디코딩하고, 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대한 제어 신호를 생성할 수 있다. 실시 예에서, 제어 신호는 복수의 레인들 (110_1, 110_2, …, 110_N, 120) 각각에 대한 연산 수행을 명령하는 제1 제어 신호 및 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대한 활성화를 제어하는 제2 제어 신호 중 적어도 일부를 포함할 수 있다. 본 개시의 실시 예에 따른 전자 장치는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 동일한 입력 데이 터를 처리할 레인들을 포함하는 레인 그룹을 확인할 수 있다. 레인 그룹에 포함되는 레인들의 개수는 2 이상일 수 있으며, 레인 그룹을 확인하는 분류 기준은 설정된 기준에 따를 수 있다. 예로서, 물리적으로 인접한 2개의 레인들을 하나의 레인 그룹으로 확인하는 것으로 레인 그룹 분류 기준이 설정된 경우, 제1 레인 그룹은 제1 레 인 및 제1 레인과 물리적으로 인접한 제2 레인을 포함할 수 있고, 제2 레인 그룹은 제2 레인 및 제2 레인과 물 리적으로 인접한 제3 레인을 포함할 수 있다. 일부 실시 예에서, 전자 장치에 의하여 확인되는 레인 그룹의 개수는 프로세싱 레인들(110_1, 110_2, …, 110_N)의 개수에 대응하여 설정될 수 있으며, 레인 그룹에 포함되는 레인들의 개수는 추가 프로세싱 레인의 개수에 대응하여 설정될 수 있으나, 본 개시의 실시 예에 따라 확 인되는 레인 그룹의 개수 및 레인 그룹에 포함되는 레인들의 개수는 이에 제한되지 않는다. 본 개시의 실시 예에 따른 전자 장치는 하나의 레인 그룹에 포함된 레인들 각각으로부터 도출된 처리 결과 데이터를 비교하는 테스트 동작을 통하여 하나의 레인 그룹에 대한 에러(error) 발생 여부를 확인할 수 있다. 구체적으로, 하나의 레인 그룹에 포함된 레인들이 모두 정상 상태인 경우, 동기화된 레인들 각각에 동일한 데이 터가 입력되므로 레인들 각각으로부터 동일한 처리 결과 데이터가 도출될 수 있다. 한편, 하나의 레인 그룹에 포함된 레인들 중 적어도 하나에 결함이 발생한 경우, 동기화된 레인들 각각에 동일한 데이터가 입력되더라도 레인들 각각으로부터 도출된 처리 결과 데이터 중 적어도 하나는 상이한 결과 값을 가질 수 있다. 전자 장치 는 전자 장치로부터 확인된 복수의 레인 그룹들 각각에 대한 에러 발생 여부를 순환적(cyclic)으로 확 인하고, 복수의 레인 그룹들 각각에 대한 에러 발생 여부를 기반으로 전자 장치에 포함된 복수의 레인들 (110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 발생 여부를 확인할 수 있다. 한편, 도 1에 도시되지 않았으나, 본 개시의 일부 실시 예에 따른 전자 장치는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대응하는 카운터(미도시)를 더 포함할 수 있으며, 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대응하는 카운터는 결함 발생 가능성을 나타내는 카운터 값을 기록할 수 있다. 구체적으로, 하나의 레인 그룹에 대한 테스트 동작에서 에러 발생이 확인된 경우, 전자 장치는 하나의 레인 그룹에 포함되는 레인들 중 적어도 하나에 결함 발생 가능성이 있는 것으로 판단할 수 있고, 레인들 각각에 대 응하는 카운터 값을 증가시킬 수 있다. 또한, 본 개시의 일부 실시 예에 따른 전자 장치는 복수의 레인들 (110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 발생을 검출하는 경우, 결함 발생을 나타내는 신 호를 외부로 출력하기 위한 출력부(미도시)를 더 포함할 수 있다. 본 개시의 실시 예에 따르면, 전자 장치는 추가 프로세싱 레인을 포함하므로, 결함 검출을 위한 테스 트 동작을 수행하더라도 제1 내지 제N 프로세싱 레인(110_1, 110_2, …, 110_N)들을 통해 발휘하고자 하는 전자 장치의 성능 저하를 유발하지 않을 수 있다. 구체적인 예로서, 전자 장치가 제1 내지 제4 프로세싱 레 인(110_1, 110_2, 110_3, 110_4) 및 하나의 추가 프로세싱 레인을 포함하고, 전자 장치에 의하여 확 인되는 레인 그룹에 포함되는 레인들의 개수가 2개인 것으로 설정된 경우, 레인 그룹에 대한 에러 발생 여부를 확인하는 테스트 동작 수행 중에도 기존의 제1 내지 제4 프로세싱 레인(110_1, 110_2, 110_3, 110_4)을 통해 발 휘하고자 하는 전자 장치의 성능은 유지될 수 있다.또한, 본 개시의 실시 예에 따른 전자 장치는 결함이 검출된 레인을 비활성화하여 결함 대응 동작을 수행할 수 있고, 결함 대응 동작을 통하여 결함이 발생한 레인에 의한 데이터 처리 오류를 방지할 수 있다. 구체적인 예로서, 전자 장치가 제1 내지 제4 프로세싱 레인(110_1, 110_2, 110_3, 110_4) 및 하나의 추가 프로세싱 레인을 포함하고, 제1 프로세싱 레인(110_1)에 대한 결함이 검출된 경우, 제어부는 제1 프로세싱 레 인(110_1)을 비활성화할 수 있고, 전자 장치는 제2 내지 제4 프로세싱 레인(110_2, 110_3, 110_4) 및 추가 프로세싱 레인을 통해 데이터를 처리함으로써, 기존의 제1 내지 제4 프로세싱 레인(110_1, 110_2, 110_3, 110_4)을 통해 발휘하고자 하는 성능을 유지하고, 안정성을 유지할 수 있다. 한편, 본 개시의 실시 예에 따른 전자 장치는 하드웨어 전체를 이중화(full redundancy)하여 락스텝(lockstep) 방식으로 결함 검출을 수행하 는 결함 검출 방법과는 달리, 추가 프로세싱 레인의 추가(partial redundancy)를 통해 동일한 입력 데이터 에 대한 병렬 처리를 수행하므로, 하드웨어 이중화에 따른 면적 및 소비 전력 증가 문제를 최소화할 수 있다. 도 2a 및 도 2b는 본 개시의 실시 예에 따른 전자 장치(20b)의 동작을 비교 설명하기 위한 도면이다. 도 2a는 일반적으로 병렬 연산을 수행하는 전자 장치(20a)의 동작을 설명하기 위한 도면이며, 도 2b는 본 개시의 실시 예에 따라 추가 프로세싱 레인(AL)을 포함하는 전자 장치(20b)의 동작을 설명하기 위한 도면이다. 도 2a를 참조하면, 일반적으로 병렬 연산을 수행하는 전자 장치(20a)는 피연산자 입력부, 데이터 처리부 및 데이터 출력부를 포함할 수 있다. 데이터 처리부는 복수의 프로세싱 레인들(PL1, PL2, …, PLN)을 포함할 수 있다. 피연산자 입력부는 제어부에 의하여 메모리로부터 획득한 입력 데이터를 입력 받을 수 있다. 피연산 자 입력부는 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각에 대응하는 플립플롭(flip-flop)을 포함할 수 있으며, 피연산자 입력부에 포함되는 복수의 플립플롭들은 레지스터(register)에 대응할 수 있다. 피연 산자 입력부는 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각에 입력될 입력 데이터를 로드하고, 커맨 드에 대응하는 데이터 처리를 수행하기 위하여 로드된 입력 데이터를 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각에 전송할 수 있다. 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각은 커맨드에 대응하여 입력된 입력 데이터를 처리하고, 처리 결과 데이터를 도출할 수 있다. 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각은 입력된 데이터를 로드하는 제1 플립 플롭, 커맨드에 대응하는 연산을 수행하는 논리 회로 및 커맨드에 대응하는 처리 결과 데이터를 로드 하는 제2 플립 플롭을 포함할 수 있으며, 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각에 포함되는 논리 회 로는 커맨드에 대응하는 연산 처리를 수행하도록 구성될 수 있으며, 상호간 커맨드에 대응하여 동기화할 수 있 다. 데이터 출력부는 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각으로부터 도출된 처리 결과 데이터를 출 력할 수 있다. 데이터 출력부는 복수의 프로세싱 레인들(PL1, PL2, …, PLN) 각각에 대응하는 플립플롭 (flip-flop)을 포함할 수 있으며, 데이터 출력부에 포함되는 복수의 플립플롭들은 레지스터(register)에 대응할 수 있다. 도 2b를 참조하면, 본 개시의 실시 예에 따른 전자 장치(20b)는 피연산자 입력부, 데이터 처리부 및 데이터 출력부 외에도 입력 선택 회로(240 및 출력 선택 회로를 더 포함할 수 있다. 본 개시의 실시 예에 따른 전자 장치(20b)에 포함되는 피연산자 입력부, 데이터 처리부 및 데이터 출력부 일반 적으로 병렬 연산을 수행하는 전자 장치(20a)에 포함되는 피연산자 입력부, 데이터 처리부 및 데이터 출력부와 동일한 동작을 수행할 수 있으며, 해당 구성에 대한 구체적인 설명은 생략한다. 본 개시의 실시 예에 따르면, 입력 선택 회로는 피연산자 입력부로부터 제공되는 입력 데이터를 선택 할 수 있다. 보다 상세하게는, 본 개시의 실시 예에 따른 입력 선택 회로는 전자 장치(20b)에 포함되는 복 수의 레인들(PL1, PL2, …, PLN, AL)에 대하여 발생한 결함 검출을 위하여 하나의 레인 그룹에 포함되는 레인들 에 동일한 입력 데이터를 입력하기 위하여 피연산자 입력부로부터 전송된 입력 데이터를 선택할 수 있으며, 선택된 입력 데이터를 복수의 레인들(PL1, PL2, …, PLN, AL) 각각에 대하여 전송할 수 있다. 구체적인 예로서, 전자 장치(20b)가 제1 내지 제4 프로세싱 레인(PL1, PL2, PL3, PL4) 및 추가 프로세싱 레인(AL)을 포함 하고, 피연산자 입력부로부터 제1 내지 제4 입력 데이터를 전송받고, 제1 및 제2 프로세싱 레인(PL1, PL 2)을 포함하는 레인 그룹에 대한 에러 발생 여부를 확인하는 테스트 동작을 수행하는 경우, 입력 선택 회로 는 제1 및 제2 프로세싱 레인(PL1, PL2) 각각에 대하여 제1 입력 데이터를 전송하고, 제3 프로세싱 레인 (PL3)에 대하여 제2 입력 데이터를 전송하고, 제4 프로세싱 레인(PL4)에 대하여 제3 입력 데이터를 전송하고,추가 프로세싱 레인(AL)에 대하여 제4 입력 데이터를 전송할 수 있다. 한편, 출력 선택 회로는 복수의 레인들(PL1, PL2, …, PLN, AL)로부터 도출되는 처리 결과 데이터를 선택 할 수 있다. 구체적인 예로서, 전자 장치(20b)가 제1 내지 제4 프로세싱 레인(PL1, PL2, PL3, PL4) 및 추가 프 로세싱 레인(AL)을 포함하고, 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하는 레인 그룹에 대한 에러 발생 여 부를 확인하는 테스트 동작을 수행하는 경우, 출력 선택 회로는 제1 입력 데이터에 대응하여 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이터 및 제1 입력 데이터에 대응하여 제2 프로세싱 레인(PL2)으로부 터 도출된 제2 처리 결과 데이터 중 어느 하나, 제2 입력 데이터에 대응하여 제3 프로세싱 레인(PL3)으로부터 도출된 제3 처리 결과 데이터, 제3 입력 데이터에 대응하여 제4 프로세싱 레인(PL4)으로부터 도출된 제4 처리 결과 데이터 및 제4 입력 데이터에 대응하여 추가 프로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터를 선택하고, 선택된 처리 결과 데이터를 데이터 출력부로 전송할 수 있다. 또한, 출력 선택 회로는 레인 그룹에 포함되는 레인들로부터 도출된 처리 결과 데이터를 비교하여 비교 결 과 데이터를 도출할 수 있다. 구체적인 예로서, 레인 그룹에 제1 및 제2 프로세싱 레인(PL1, PL2)이 포함되는 경우, 출력 선택 회로는 제1 입력 데이터에 대응하여 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결 과 데이터 및 제1 입력 데이터에 대응하여 제2 프로세싱 레인(PL2)으로부터 도출된 제2 처리 결과 데이터를 비 교하여, 제1 및 제2 처리 결과 데이터가 일치하는 경우, 레인 그룹에 대하여 제1 값을 가지는 비교 결과 데이터 를 도출하고, 제1 및 제2 처리 결과 데이터가 불일치하는 경우, 레인 그룹에 대하여 제2 값을 가지는 비교 결과 데이터를 도출할 수 있다. 상술한 입력 선택 회로 및 출력 선택 회로의 물리적 또는 논리적 구조는 복수의 레인들(PL1, PL2, …, PLN, AL) 각각에 대한 입력 데이터 및 복수의 레인들(PL1, PL2, …, PLN, AL) 각각으로부터 도출되는 처리 결과 데이터를 선택하기 위한 임의의 구조를 가질 수 있으며, 본 개시의 일 실시 예에 따른 입력 선택 회로 및 출력 선택 회로의 구조는 후술할 도 4 및 도 6을 통하여 상세히 설명한다. 도 3은 본 개시의 실시 예에 따른 전자 장치(10, 도 1 참조)의 결함 검출을 위한 동작 방법을 설명하기 위한 순 서도이다. S310 단계에서, 본 개시의 실시 예에 따른 전자 장치는 전자 장치에 포함되는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 동일한 입력 데이터를 처리할 레인들로 구성된 레인 그룹을 확인할 수 있다. 상술한 바와 같이, 일부 실시 예에서, 전자 장치에 의하여 확인되는 레인 그룹의 개수는 복수의 프로세싱 레인들 (110_1, 110_2, …, 110_N)의 개수에 대응하여 설정될 수 있고, 레인 그룹에 포함되는 레인들의 개수는 추가 프 로세싱 레인의 개수에 대응하여 설정될 수 있다. 본 개시의 실시 예에 따라, 레인 그룹에 포함되는 레인들 은 동일한 입력 데이터를 제공받을 수 있도록 전자 장치의 구조가 구현될 수 있다. 구체적인 예로서, 전자 장치가 제1 내지 제4 프로세싱 레인(110_1, 110_2, 110_3, 110_4) 및 추가 프로세 싱 레인을 포함하는 경우, 전자 장치는 제1 내지 제4 레인 그룹을 확인할 수 있으며, 제1 내지 제4 레 인 그룹 각각은 2개의 레인들을 포함할 수 있다. 이 경우, 전자 장치에 의하여 제1 및 제2 프로세싱 레인 (110_1, 110_2)을 포함하는 제1 레인 그룹, 제2 및 제3 프로세싱 레인(110_2, 110_3)을 포함하는 제2 레인 그 룹, 제3 및 제4 프로세싱 레인(110_3, 110_4)을 포함하는 제3 레인 그룹, 및 제4 프로세싱 레인(110_4) 및 추가 프로세싱 레인을 포함하는 제4 레인 그룹이 확인될 수 있다. 한편, 일부 실시 예에서, 추가 프로세싱 레인이 제1 프로세싱 레인(110_1) 및 제N 프로세싱 레인(110_N) 각각과 동일한 입력 데이터를 제공받을 수 있도록 전자 장치의 구조가 구현된 경우, 전자 장치에 의하 여 제1 및 제2 프로세싱 레인(110_1, 110_2)을 포함하는 제1 레인 그룹, 제2 및 제3 프로세싱 레인(110_2, 110_3)을 포함하는 제2 레인 그룹, 제3 및 제4 프로세싱 레인(110_3, 110_4)을 포함하는 제3 레인 그룹, 제4 프 로세싱 레인(110_4) 및 추가 프로세싱 레인을 포함하는 제4 레인 그룹, 및 추가 프로세싱 레인 및 제 1 프로세싱 레인(110_1)을 포함하는 제5 레인 그룹이 확인될 수 있다. 또 다른 실시 예에서, 전자 장치가 제1 내지 제4 프로세싱 레인(110_1, 110_2, 110_3, 110_4) 및 제1 내지 제2 추가 프로세싱 레인을 포함하는 경우, 각 레인 그룹에 포함되는 레인들의 개수는 3개로 설정될 수 있고, 전 자 장치에 의하여 제1 내지 제3 프로세싱 레인(110_1, 110_2, 110_3)을 포함하는 제1 레인 그룹, 제2 내지 제4 프로세싱 레인(110_2, 110_3, 110_4)을 포함하는 제2 레인 그룹, 제3 내지 제4 프로세싱 레인(110_3, 110_4) 및 제1 추가 프로세싱 레인을 포함하는 제3 레인 그룹, 및 제4 프로세싱 레인(110_4), 제1 및 제2 추가 프로세싱 레인을 포함하는 제4 레인 그룹이 확인될 수 있다. 본 개시의 실시 예에 따라 레인 그룹을 확인하는방법은 상술한 예시에 따른 방법에 한정되지 않으며, 각 레인 그룹에 포함되는 레인들의 개수가 동일하고, 각 레인 그룹에 포함되는 레인들에 대하여 동일한 입력 데이터가 제공될 수 있는 임의의 방법에 따라 레인 그룹이 확인될 수 있다. S320 단계에서, 전자 장치는 S310 단계에서 확인된 복수의 레인 그룹들 각각에 대한 비교 결과 데이터를 확 인할 수 있다. 비교 결과 데이터는 각 레인 그룹에 포함되는 레인들 각각으로부터 도출된 처리 결과 데이터를 비교하여 도출될 수 있다. 구체적인 예로서, 전자 장치는 제1 및 제2 프로세싱 레인(110_1, 110_2)을 포함 하는 레인 그룹에 대하여, 제1 입력 데이터에 대응하여 제1 프로세싱 레인(110_1)으로부터 도출된 제1 처리 결 과 데이터 및 제1 입력 데이터에 대응하여 제2 프로세싱 레인(110_2)으로부터 도출된 제2 처리 결과 데이터를 비교할 수 있다. 실시 예에서, 레인 그룹에 포함되는 레인들 각각으로부터 도출된 처리 결과 데이터가 일치하는 경우, 비교 결과 데이터는 제1 값을 가질 수 있고, 레인 그룹에 포함되는 레인들 각각으로부터 도출된 처리 결 과 데이터가 불일치 하는 경우, 비교 결과 데이터는 제2 값을 가질 수 있다. 본 개시의 실시 예에 따른 전자 장치는 전자 장치에 의하여 확인된 복수의 레인 그룹들에 대하여 순환 적으로 S320 단계를 수행할 수 있다. 구체적인 예로서, 전자 장치에 의하여 제1 내지 제4 레인 그룹이 확인 된 경우, 전자 장치는 제1 레인 그룹 내지 제4 레인 그룹에 각각에 대한 테스트 동작을 순차적으로 수행할 수 있다. 다시 말하면, 전자 장치는 제1 레인 그룹에 포함된 레인들의 처리 진행 상태에 기반하여, 제2 레 인 그룹에 대하여 입력 데이터가 입력되도록 데이터 처리부(220, 도 2b 참조)를 제어하여 제2 레인 그룹에 대한 테스트 동작을 수행할 수 있다. 처리 진행 상태란, 하나의 커맨드에 대응한 전자 장치에 포함되는 복수의 레인들(110_1, 110_2, …, 110_N, 120, 도 1 참조)에서의 데이터 처리 진행 상태를 의미할 수 있다. 실시 예에 서, 하나의 레인 그룹에 대한 처리 진행 상태는 커맨드에 기반하여 확인될 수 있다. S330 단계에서, 전자 장치는 비교 결과 데이터를 기반으로 전자 장치에 포함된 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 유무를 검출할 수 있다. 구체적으로, 전자 장치는 S320 단계에서 확인된 각 레인 그룹에 대한 비교 결과 데이터를 기반으로 각 레인 그룹에 대한 결함 발생 가능 성을 확인할 수 있고, 각 레인 그룹에 대하여 확인된 결함 발생 가능성을 종합하여 결함이 발생한 레인을 특정 할 수 있다. 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 유무를 검출하는 구체 적인 방법은 후술할 도 4를 통하여 상세히 설명한다. 도 4는 본 개시의 일부 실시 예에 따라 복수의 레인들(110_1, 110_2, …, 110_N, 120, 도 1 참조) 중 적어도 하나에 대한 결함 유무를 검출하는 구체적인 방법을 설명하기 위한 순서도이다. S410 단계에서, 본 개시의 실시 예에 따른 전자 장치(10, 도 1 참조)는 상술한 도 3의 S320 단계에서 확인된 각 레인 그룹에 대한 비교 결과 데이터를 기반으로 레인 그룹에 대한 에러 발생 여부를 확인할 수 있다. 구체적인 예로서, 제1 및 제2 프로세싱 레인(110_1, 110_2)을 포함하는 레인 그룹에 대한 비교 결과 데이터가 제1 값을 가지는 경우, 전자 장치는 제1 및 제2 프로세싱 레인(110_1, 110_2)에 에러가 발생하지 않은 것으로 확인할 수 있으며, 제1 및 제2 프로세싱 레인(110_1, 110_2)을 포함하는 레인 그룹에 대한 비교 결과 데이터가 제2 값 을 가지는 경우, 전자 장치는 제1 및 제2 프로세싱 레인(110_1, 110_2)을 포함하는 레인 그룹에 대하여 에 러가 발생한 것으로 확인할 수 있다. S420 단계에서, 전자 장치는 에러가 발생한 것으로 확인된 레인 그룹에 포함된 레인들 각각에 대응하는 카 운터의 카운터 값을 증가시킬 수 있다. 구체적으로, 전자 장치는 레인 그룹에 포함된 레인들 중 적어도 하 나에 대하여 발생한 결함으로 인하여 에러가 발생한 것으로 판단할 수 있으며, 비교 결과 데이터를 기반으로 레 인 그룹에 포함된 레인들 중 어느 레인에서 결함이 발생하였는지 특정할 수 없으므로 에러가 발생한 것으로 확 인된 레인 그룹에 포함된 레인들에 대한 결함 발생 가능성을 나타내기 위한 카운터 값을 증가시킬 수 있다. 실 시 예에서, 전자 장치가 복수의 레인 그룹들에 대한 에러 발생 여부 확인 동작을 반복적으로 수행하는 경우, 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대응하는 카운터 값을 누적할 수 있다. S430 단계에서, 전자 장치는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대응하는 누적 카운터 값을 기반으로 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 유무를 검출할 수 있 다. 구체적으로, 전자 장치는 복수의 레인들(110_1, 110_2, …, 110_N, 120) 각각에 대응하는 카운터의 카 운터 값이 임계값을 초과하는지 여부를 확인하고, 특정 레인에 대응하는 카운터 값이 임계값을 초과하는 경우, 해당 레인에 결함이 발생한 것으로 확인할 수 있다. 임계값은 전자 장치에 대하여 미리 설정될 수 있다. 도 5는 본 개시의 일 실시 예에 따라 결함 검출을 수행하는 전자 장치의 구조를 도시한 도면이다. 도 5를 참조하면, 본 개시의 일 실시 예에 따른 복수의 플립플롭들을 포함하는 피연산자 입력부, 복수의 레인들 (PL1, PL2, PL3, PL4, AL)에 대한 입력 데이터를 선택하는 입력 선택 회로, 복수의 레인들(PL1, PL2, PL3, PL4, AL)을 통하여 입력 데이터를 처리하는 데이터 처리부, 복수의 레인들(PL1, PL2, PL3, PL4, A L)로부터 도출된 처리 결과 데이터를 비교하여 비교 결과 데이터를 도출하고, 복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각으로부터 도출된 처리 결과 데이터를 선택하는 출력 선택 회로 및 복수의 플립플롭들을 포함 하는 데이터 출력부를 포함할 수 있다. 도 5에서, 전자 장치의 동작을 설명하기 위하여 전자 장치(5 0)에 의하여 확인되는 각 레인 그룹은 2개의 레인들을 포함하도록 설정된 것을 전제한다. 도 5에 도시된 실시 예에서, 전자 장치는 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하는 제1 레인 그룹, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹, 제3 및 제4 프로세싱 레인(PL3, PL4)을 포함하 는 제3 레인 그룹, 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL)을 포함하는 제4 레인 그룹을 확인할 수 있다. 도 5에 도시된 실시 예에서, 전자 장치에 의하여 확인되는 각 레인 그룹이 2개의 레인들을 포함하므 로, 입력 선택 회로는 3개의 2-to-1 멀티플렉서(multiplexer)(IM1, IM2, IM3)를 포함하고, 출력 선택 회 로는 2개의 2-to-1 멀티플렉서(OM1, OM2)를 포함하는 것으로 도시 되었으나, 이는 본 개시에 따른 일 실시 예일 뿐, 입력 선택 회로 및 출력 선택 회로의 구성을 제한하는 것은 아니다. 또 다른 실시 예에서, 전자 장치에 의하여 확인되는 각 레인 그룹이 N개의 레인들을 포함하는 경우, 입력 선택 회로 및 출력 선택 회로 각각은 복수개의 N-to-1 멀티플렉서들을 포함할 수 있다. 도 5에 도시된 실시 예에 따라, 제1 내지 제4 레인 그룹에 대한 테스트 동작이 수행되는 경우, 제어부(130, 도 1 참조)는 아래 표 1과 같이 입력 선택 회로 및 출력 선택 회로를 제어하기 위한 제어 신호를 입력 선택 회로 및 출력 선택 회로에 포함되는 복수의 멀티플렉서들(IM1, IM2, IM3, OM1, OM2)에 제공할 수 있다. 표 1"}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "Step 1에서, 전자 장치는 제1 커맨드에 대응하는 동작을 수행하고, 제1 레인 그룹에 대한 에러 발생 여부를 확인할 수 있다. 피연산자 입력부는 제1 내지 제4 입력 데이터(IN1, IN2, IN3, IN4)를 입력 선택 회로 에 전송할 수 있고, 입력 선택 회로에 포함되는 제1 멀티플렉서(IM1)에 제1 및 제2 입력 데이터(IN1, IN2)가 입력되고, 입력 선택 회로에 포함되는 제2 멀티플렉서(IM2)에 제2 및 제3 입력 데이터(IN2, IN3)가 입력되고, 입력 선택 회로에 포함되는 제3 멀티 플렉서(IM3)에 제3 및 제4 입력 데이터(IN3, IN4)가 입력 될 수 있다. 제1 및 제2 프로세싱 레인(PL1, PL2)에 대하여 동일한 입력 데이터를 입력하기 위하여, 제어부는 제1 및 제2 입력 데이터(IN1, IN2) 중 제1 입력 데이터(IN1)를 출력하도록 제1 입력 제어 신호(I1)를 제1 멀티플렉서 (IM1)에 대하여 제공할 수 있으며, 제1 입력 제어 신호(I1)에 따라 제2 프로세싱 레인(PL2)에 대하여 제1 입력 데이터(IN1)가 입력될 수 있다. 또한, 제어부는 제2 및 제3 입력 데이터(IN2, IN3) 중 제2 입력 데이터 (IN2)를 출력하도록 제2 입력 제어 신호(I2)를 제2 멀티플렉서(IM2)에 대하여 제공하고, 제3 및 제4 입력 데이 터(IN3, IN4) 중 제3 입력 데이터(IN3)를 출력하도록 제3 입력 제어 신호(I2)를 제3 멀티플렉서(IM3)에 대하여 제공할 수 있다. 제2 및 제3 입력 제어 신호(I2, I3)에 따라 제3 프로세싱 레인(PL3)에 대하여 제2 입력 데이터 (IN2)가 입력되고, 제4 프로세싱 레인(PL4)에 대하여 제3 입력 데이터(IN3)가 입력되고, 제4 입력 데이터(IN4) 는 추가 프로세싱 레인(AL)에 대하여 입력될 수 있다.복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각은 입력 데이터에 대응하여 커맨드에 대응하는 데이터 처리를 수행 하고, 처리 결과 데이터를 도출할 수 있다. 전자 장치는 제1 레인 그룹에 대한 에러 발생 여부를 확인하기 위하여, 출력 선택 회로에 포함된 비교기를 통하여 제1 입력 데이터(IN1)에 대응하여 제1 프로세싱 레인 (PL1)으로부터 도출된 제1 처리 결과 데이터 및 제1 입력 데이터(IN1)에 대응하여 제2 프로세싱 레인(PL2)으로 부터 도출된 제2 처리 결과 데이터에 대한 제1 비교 결과 데이터(C1)를 도출할 수 있다. 제1 및 제2 처리 결과 데이터가 일치하는 경우 제1 비교 결과 데이터(C1)는 제1 값을 가질 수 있고, 제1 및 제2 처리 결과 데이터가 불일치하는 경우 제1 비교 결과 데이터(C1)는 제2 값을 가질 수 있으며, 제1 비교 결과 데이터(C1)가 제2 값을 가지는 경우, 전자 장치는 제1 레인 그룹에 대하여 에러가 발생한 것으로 확인할 수 있다. 한편, 제1 내지 제4 입력 데이터(IN1, IN2, IN3, IN4)에 대응하는 제1 내지 제4 출력 데이터(OUT1, OUT2, OUT3, OUT4)를 도출하기 위하여, 제어부는 출력 선택 회로에 포함되는 제1 및 제2 멀티플렉서(OM1, OM2)를 제어하기 위한 제1 및 제2 출력 제어 신호(O1, O2)를 제1 및 제2 멀티플렉서(OM1, OM2) 각각에 대하여 제공할 수 있다. 제1 입력 데이터(IN1)에 대응하여 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이 터는 제1 출력 데이터(OUT1)로 출력될 수 있다. 실시 예에서, 제2 입력 데이터에 대응하여 제3 프로세싱 레인(PL3)을 통하여 도출된 제3 처리 결과 데이터가 제 2 출력 데이터(OUT2)로 출력되기 위하여, 제어부는 제2 및 제3 처리 결과 데이터 중 제3 처리 결과 데이터 를 제2 출력 데이터(OUT2)로 출력하도록 제1 출력 제어 신호(O1)를 제1 멀티플렉서(OM1)에 대하여 제공할 수 있 다. 또한, 제어부는 제3 처리 결과 데이터 및 제3 입력 데이터에 대응하여 제4 프로세싱 레인(PL4)을 통하 여 도출된 제4 처리 결과 데이터 중 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하기 위하여 제2 출 력 제어 신호(O2)를 제2 멀티플렉서(OM2)에 대하여 제공할 수 있다. 제4 입력 데이터(IN4)에 대응하여 추가 프 로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터는 제4 출력 데이터(OUT4)로 출력될 수 있다. Step 2에서, 전자 장치는 제2 커맨드에 대응하는 동작을 수행하고, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹에 대한 에러 발생 여부를 확인할 수 있다. Step 2에서, 제1 프로세싱 레인(PL1)에 대하 여 제1 입력 데이터(IN1)가 입력될 수 있으며, 추가 프로세싱 레인(AL)에 대하여 제4 입력 데이터(IN4)가 입력 될 수 있다. 한편, 제어부는 제1 및 제2 입력 데이터(IN1, IN2) 중 제2 입력 데이터(IN2)를 출력하도록 제 1 입력 제어 신호(I1)를 제1 멀티 플렉서(IM1)에 대하여 제공할 수 있으며, 제2 및 제3 프로세싱 레인(PL2, PL3)에 동일한 입력 데이터를 입력하기 위하여 제2 및 제3 입력 데이터(IN2, IN3) 중 제2 입력 데이터(IN2)를 출력하도록 제2 입력 제어 신호(I2)를 제2 멀티플렉서(IM2)에 대하여 제공할 수 있다. 제어부는 제3 및 제 4 입력 데이터(IN3, IN4) 중 제3 입력 데이터(IN3)를 출력하도록 제3 입력 제어 신호(I3)를 제3 멀티플렉서 (IM3)에 대하여 제공할 수 있다. Step 2에서의 제2 레인 그룹에 대한 에러 발생 여부는 제2 입력 데이터(IN2)에 대응하여 제2 프로세싱 레인 (PL2)으로부터 도출된 제2 처리 결과 데이터 및 제2 입력 데이터(IN2)에 대응하여 제3 프로세싱 레인(PL3)으로 부터 도출된 제3 처리 결과 데이터를 비교하여 도출된 제2 비교 결과 데이터(C2)를 기반으로 확인될 수 있다. 도 5의 실시 예에서, 제1 입력 데이터(IN1)에 대응하여 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이터는 제1 출력 데이터(OUT1)로 출력될 수 있다. 한편, Step 2에서, 제2 레인 그룹에 대한 테스트 동작이 수 행 되었으므로, 제2 입력 데이터(IN2)에 대응하여 제2 프로세싱 레인(PL2)을 통하여 도출된 제2 처리 결과 데이 터 및 제2 입력 데이터(IN2)에 대응하여 제3 프로세싱 레인(PL3)을 통하여 도출된 제3 처리 결과 데이터 중 어 느 하나를 선택하도록 출력 선택 회로에 포함되는 제1 멀티 플렉서(OM1)에 대하여 제공되는 제1 출력 제어 신호(O1)는 어떤 값을 가지더라도 무방할 수 있다. 한편, 제3 입력 데이터에 대응하여 제4 프로세싱 레인(PL4) 을 통하여 도출된 제4 처리 결과 데이터가 제3 출력 데이터(OUT3)로 출력되기 위하여, 제어부는 제3 및 제 4 처리 결과 데이터 중 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하도록 제2 출력 제어 신호(O2)를 출력 선택 회로에 포함되는 제2 멀티 플렉서(OM2)에 대하여 제공할 수 있다. 제4 입력 데이터(IN4)에 대응 하여 추가 프로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터는 제4 출력 데이터(OUT4)로 출력될 수 있다. 전자 장치는 상술한 Step 1 및 2와 마찬가지로, Step 3에서, 제3 및 제4 프로세싱 레인(PL3, PL4)을 포함하 는 제3 레인 그룹에 대한 테스트 동작을 수행할 수 있으며, Step 4에서, 제4 프로세싱 레인(PL4) 및 추가 프로 세싱 레인(AL)을 포함하는 제4 레인 그룹에 대한 테스트 동작을 수행할 수 있다. 도 6은 도 5에 도시된 전자 장치(50, 도 5 참조)에서 결함이 발생한 레인을 검출하는 방법을 설명하기 위한 도 면이다. 도 6은 도 5에 도시된 실시 예에 대응한 결과를 도시한다. 실시 예에서, 제1 프로세싱 레인(PL1)에만 결함이 발생한 경우, 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하 는 제1 레인 그룹에 대한 테스트 동작(표 1의 Step 1)에 의하여 에러 발생 여부가 확인될 수 있다. 제1 프로세 싱 레인(PL1)에 결함이 발생한 경우, Step 1에서 도출되는 제1 비교 결과 데이터(C1, 도 5 참조)는 제2 값을 가 질 수 있으며, 본 개시의 실시 예에 따른 전자 장치는 제1 및 제2 프로세싱 레인(PL1, PL2) 각각에 대응하 는 카운터의 카운터 값을 증가시킬 수 있다. 도 6에 도시된 예시에서, 에러 발생시 카운터 값은 1씩 증가하는 것으로 상정한다. 실시 예에서, 제2 프로세싱 레인(PL2)에만 결함이 발생한 경우, 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하 는 제1 레인 그룹에 대한 테스트 동작(표 1의 Step 1)에 의하여 에러 발생 여부가 확인될 수 있고, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹에 대한 테스트 동작(표 1의 Step 2)에 의하여 에 의하여 에 러 발생 여부가 확인될 수 있다. 제2 프로세싱 레인(PL2)에 결함이 발생한 경우, Step 1에서 도출되는 제1 비교 결과 데이터(C1)를 기반으로 제1 및 제2 프로세싱 레인(PL1, PL2) 각각에 대응하는 카운터의 카운터 값이 1씩 증가할 수 있으며, Step 2에서 도출되는 제2 비교 결과 데이터(C2)를 기반으로 제2 및 제3 프로세싱 레인(PL2, PL2) 각각에 대응하는 카운터의 카운터 값이 1씩 증가할 수 있다. Step 1 및 2 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제2 프로세싱 레인(PL2)에 대한 결함 발생을 검출할 수 있다. 한편, 실시 예에서, 제3 프로세싱 레인(PL3)에만 결함이 발생한 경우, 제2 레인 그룹에 대한 테스트 동작(표 1 의 Step 2) 및 제3 레인 그룹에 대한 테스트 동작(표 1의 Step 3)에 의하여 에러 발생 여부가 확인될 수 있으며, Step 2 및 3 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제3 프로세싱 레인(PL3)에 대한 결함 발생을 검출할 수 있다. 또한, 제4 프로세싱 레인(PL4)에만 결함이 발생한 경우, 제3 레인 그룹에 대한 테 스트 동작(표 1의 Step 3) 및 제4 레인 그룹에 대한 테스트 동작(표 1의 Step 4)에 의하여 에러 발생 여부가 확 인될 수 있으며, Step 3 및 4 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제4 프로세싱 레인(PL 4)에 대한 결함 발생을 검출할 수 있다. 한편, 추가 프로세싱 레인(AL)에만 결함이 발생한 경우, 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL)을 포함하는 제4 레인 그룹에 대한 테스트 동작(표 1의 Step 4)에 의하여 에러 발생 여부가 확인될 수 있으며, 전 자 장치는 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL) 각각에 대응하는 카운터의 카운터 값을 1씩 증가시킬 수 있다. 본 개시에 따른 일부 실시 예에서, 전자 장치는 복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각에 대응하는 카운터 값을 설정된 주기 동안 누적하고, 누적된 카운터 값을 기반으로 결함 검출 레인을 확인할 수 있다. 구체 적으로, 표 1에 도시된 Step 1 내지 4의 과정이 수행되는 주기가 T인 경우, 전자 장치는 nT(n은 자연수) 동 안 복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각에 대응하는 카운터 값을 누적하고, 누적된 카운터 값이 임계값 을 초과하는지 여부를 통해 결함 발생 레인을 확인할 수 있다. 도 7은 본 개시의 또 다른 실시 예에 따른 전자 장치(10, 도 1 참조)의 동작 방법을 설명하기 위한 순서도이다. 구체적으로, 도 7은 본 개시의 실시 예에 따라 결함 검출 및 결함 대응을 수행하는 전자 장치의 동작 방법 을 설명하기 위한 순서도이다. S710 단계에서, 전자 장치는 상술한 도 3의 S310 내지 S330 단계를 통하여 전자 장치에 포함된 복수의 레인들(110_1, 110_2, …, 110_N, 120) 중 적어도 하나에 대한 결함 유무를 검출 할 수 있다. S720 단계에서, 전자 장치는 결함이 확인된 레인에 대한 결함 대응 동작을 수행할 수 있다. 구체적으로, 전 자 장치는 제어부(130, 도 1 참조)를 통하여 결함이 발생한 레인이 비활성화되도록 제어하고, 상기 복수의 레인들 중 상기 결함이 발생한 레인 이외의 레인들이 입력 데이터를 처리하도록 제어할 수 있다. 본 개시의 실 시 예에 따른 결함 대응 동작은 후술할 도 8 내지 도 10을 통하여 상세히 설명한다. 한편, 일부 실시 예에서, 전자 장치는 결함이 발생한 레인이 확인되는 경우, 출력부를 통하여 결함이 발생하였음을 알리는 신호를 출 력할 수 있다. 도 8은 본 개시의 실시 예에 따라 결함 검출 및 결함 대응을 수행하는 전자 장치의 구조를 도시한 도면이다. 도 8을 참조하면, 본 개시의 일 실시 예에 따른 전자 장치는 피연산자 입력부, 입력 선택 회로, 데이터 처리부, 출력 선택 회로 및 데이터 출력부를 포함할 수 있으며, 이와 같은 구성들은 상술한 도 5에 도시된 전자 장치(50, 도 5 참조)의 구성에 대응할 수 있다. 도 8에서, 전자 장치 의 동작을 설명하기 위하여 전자 장치에 의하여 확인되는 각 레인 그룹은 2개의 레인들을 포함하도록 설정된 것을 전제한다.도 8에 도시된 실시 예에서, 전자 장치는 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하 는 제1 레인 그룹, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹, 제3 및 제4 프로세싱 레인 (PL3, PL4)을 포함하는 제3 레인 그룹, 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL)을 포함하는 제4 레 인 그룹을 확인할 수 있다. 도 8에 도시된 실시 예에서, 전자 장치에 의하여 확인되는 각 레인 그룹이 2개 의 레인들을 포함하므로, 입력 선택 회로는 3개의 2-to-1 멀티플렉서(IM1, IM2, IM3)를 포함하고, 출력 선 택 회로는 4개의 2-to-1 멀티플렉서(OM1, OM2, OM3, OM4)를 포함하는 것으로 도시 되었으나, 이는 본 개시 에 따른 일 실시 예일 뿐, 입력 선택 회로 및 출력 선택 회로의 구성을 제한하는 것은 아니다. 도 8 에 도시된 실시 예에 따라, 제1 내지 제4 레인 그룹에 대한 테스트 동작이 수행되는 경우, 제어부(130, 도 1 참 조)는 아래 표 2와 같이 입력 선택 회로 및 출력 선택 회로를 제어하기 위한 제어 신호를 입력 선택 회로 및 출력 선택 회로에 포함되는 복수의 멀티플렉서들(IM1, IM2, IM3, OM1, OM2, OM3, OM4)에 제 공할 수 있다. 표 2"}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "Step 1에서, 전자 장치는 제1 커맨드에 대응하는 동작을 수행하고, 제1 레인 그룹에 대한 에러 발생 여부를 확인할 수 있다. 피연산자 입력부는 제1 내지 제4 입력 데이터(IN1, IN2, IN3, IN4)를 입력 선택 회로 에 전송할 수 있고, 입력 선택 회로에 포함되는 제1 멀티플렉서(IM1)에 제1 및 제2 입력 데이터(IN1, IN2)가 입력되고, 입력 선택 회로에 포함되는 제2 멀티플렉서(IM2)에 제2 및 제3 입력 데이터(IN2, IN3)가 입력되고, 입력 선택 회로에 포함되는 제3 멀티 플렉서(IM3)에 제3 및 제4 입력 데이터(IN3, IN4)가 입력 될 수 있다. 제1 및 제2 프로세싱 레인(PL1, PL2)에 대하여 동일한 입력 데이터를 입력하기 위하여, 제어부는 제1 및 제2 입력 데이터(IN1, IN2) 중 제1 입력 데이터(IN1)를 출력하도록 제1 입력 제어 신호(I1)를 제1 멀티플렉서 (IM1)에 대하여 제공할 수 있으며, 제1 입력 제어 신호(I1)에 따라 제2 프로세싱 레인(PL2)에 대하여 제1 입력 데이터(IN1)가 입력될 수 있다. 또한, 제어부는 제2 및 제3 입력 데이터(IN2, IN3) 중 제2 입력 데이터 (IN2)를 출력하도록 제2 입력 제어 신호(I2)를 제2 멀티플렉서(IM2)에 대하여 제공하고, 제3 및 제4 입력 데이 터(IN3, IN4) 중 제3 입력 데이터(IN3)를 출력하도록 제3 입력 제어 신호(I2)를 제3 멀티플렉서(IM3)에 대하여 제공할 수 있다. 제2 및 제3 입력 제어 신호(I2, I3)에 따라 제3 프로세싱 레인(PL3)에 대하여 제2 입력 데이터 (IN2)가 입력되고, 제4 프로세싱 레인(PL4)에 대하여 제3 입력 데이터(IN3)가 입력되고, 제4 입력 데이터(IN4) 는 추가 프로세싱 레인(AL)에 대하여 입력될 수 있다. 복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각은 입력 데이터에 대응하여 커맨드에 대응하는 데이터 처리를 수행 하고, 처리 결과 데이터를 도출할 수 있다. 전자 장치는 제1 레인 그룹에 대한 에러 발생 여부를 확인하기 위하여, 출력 선택 회로에 포함된 비교기를 통하여 제1 입력 데이터(IN1)에 대응하여 제1 프로세싱 레인 (PL1)으로부터 도출된 제1 처리 결과 데이터 및 제1 입력 데이터(IN1)에 대응하여 제2 프로세싱 레인(PL2)으로 부터 도출된 제2 처리 결과 데이터에 대한 제1 비교 결과 데이터(C1)를 도출할 수 있다. 제1 및 제2 처리 결과 데이터가 일치하는 경우 제1 비교 결과 데이터(C1)는 제1 값을 가질 수 있고, 제1 및 제2 처리 결과 데이터가 불일치하는 경우 제1 비교 결과 데이터(C1)는 제2 값을 가질 수 있으며, 제1 비교 결과 데이터(C1)가 제2 값을 가지는 경우, 전자 장치는 제1 레인 그룹에 대하여 에러가 발생한 것으로 확인할 수 있다. 한편, 제1 내지 제4 입력 데이터(IN1, IN2, IN3, IN4)에 대응하는 제1 내지 제4 출력 데이터(OUT1, OUT2, OUT3, OUT4)를 도출하기 위하여, 제어부는 출력 선택 회로에 포함되는 제1 내지 제4 멀티플렉서(OM1, OM2, OM3, OM4)를 제어하기 위한 제1 내지 제4 출력 제어 신호(O1, O2, O3, O4)를 제1 내지 제4 멀티플렉서 (OM1, OM2, OM3, OM4) 각각에 대하여 제공할 수 있다. 제1 레인 그룹에 대한 테스트 동작이 수행 되었으므로, 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이터 및 제2 프로세싱 레인(PL2)으로부터 도출된 제2 처리 결과 데이터 중 어느 하나를 제1 출력 데이터(OUT1)로 출력할 수 있고, 출력 선택 회로에 포함되는 제1 멀티 플렉서(OM1)에 대한 제1 출력 제어 신호(O1)는 어떤 값을 가지더라도 무방할 수 있다. 한편, 제2 입력 데이터에 대응하여 제3 프로세싱 레인(PL3)을 통하여 도출된 제3 처리 결과 데이터가 제2 출력 데이터(OUT2)로 출력되기 위하여, 제어부는 제2 및 제3 처리 결과 데이터 중 제3 처리 결과 데이터를 제2 출력 데이터(OUT2)로 출력하도록 제2 출력 제어 신호(O2)를 제2 멀티플렉서(OM2)에 대하여 제공할 수 있다. 또 한, 제어부는 제3 처리 결과 데이터 및 제3 입력 데이터에 대응하여 제4 프로세싱 레인(PL4)을 통하여 도 출된 제4 처리 결과 데이터 중 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하기 위하여 제3 출력 제 어 신호(O3)를 제3 멀티플렉서(OM3)에 대하여 제공하고, 제4 처리 결과 데이터 및 제4 입력 데이터에 대응하여 추가 프로세싱 레인(AL)을 통하여 도출된 제5 처리 결과 데이터 중 제5 처리 결과 데이터를 제4 출력 데이터 (OUT4)로 출력하기 위하여 제4 출력 제어 신호(O4)를 제4 멀티플렉서(OM4)에 대하여 제공할 수 있다. Step 2에서, 전자 장치는 제2 커맨드에 대응하는 동작을 수행하고, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹에 대한 에러 발생 여부를 확인할 수 있다. Step 2에서, 제1 프로세싱 레인(PL1)에 대하 여 제1 입력 데이터(IN1)가 입력될 수 있으며, 추가 프로세싱 레인(AL)에 대하여 제4 입력 데이터(IN4)가 입력 될 수 있다. 한편, 제어부는 제1 및 제2 입력 데이터(IN1, IN2) 중 제2 입력 데이터(IN2)를 출력하도록 제 1 입력 제어 신호(I1)를 제1 멀티 플렉서(IM1)에 대하여 제공할 수 있으며, 제2 및 제3 프로세싱 레인(PL2, PL3)에 동일한 입력 데이터를 입력하기 위하여 제2 및 제3 입력 데이터(IN2, IN3) 중 제2 입력 데이터(IN2)를 출력하도록 제2 입력 제어 신호(I2)를 제2 멀티플렉서(IM2)에 대하여 제공할 수 있다. 제어부는 제3 및 제 4 입력 데이터(IN3, IN4) 중 제3 입력 데이터(IN3)를 출력하도록 제3 입력 제어 신호(I3)를 제3 멀티플렉서 (IM3)에 대하여 제공할 수 있다. 한편, Step 2에서, 제1 입력 데이터에 대응하여 제1 프로세싱 레인(PL1)을 통하여 도출된 제1 처리 결과 데이터 가 제1 출력 데이터(OUT1)로 출력되기 위하여, 제어부는 제1 및 제2 처리 결과 데이터 중 제1 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출력하도록 제1 출력 제어 신호(O1)를 출력 선택 회로에 포함되는 제1 멀티 플렉서(OM1)에 대하여 제공할 수 있다. 제3 입력 데이터에 대응하여 제4 프로세싱 레인(PL4)을 통하여 도 출된 제4 처리 결과 데이터가 제3 출력 데이터(OUT3)로 출력되기 위하여, 제어부는 제3 및 제4 처리 결과 데이터 중 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하도록 제3 출력 제어 신호(O3)를 출력 선택 회로에 포함되는 제3 멀티 플렉서(OM3)에 대하여 제공하고, 제4 입력 데이터에 대응하여 추가 프로세싱 레 인(AL)을 통하여 도출된 제5 처리 결과 데이터가 제4 출력 데이터(OUT4)로 출력되기 위하여, 제어부는 제4 및 제5 처리 결과 데이터 중 제5 처리 결과 데이터를 제4 출력 데이터(OUT4)로 출력하도록 제4 출력 제어 신호 (O4)를 출력 선택 회로에 포함되는 제4 멀티 플렉서(OM4)에 대하여 제공할 수 있다. Step 2에서, 제2 레인 그룹에 대한 테스트 동작이 수행 되었으므로, 제2 입력 데이터(IN2)에 대응하여 제2 프로세싱 레인(PL2)을 통하 여 도출된 제2 처리 결과 데이터 및 제2 입력 데이터(IN2)에 대응하여 제3 프로세싱 레인(PL3)을 통하여 도출된 제3 처리 결과 데이터 중 어느 하나를 선택하도록 출력 선택 회로에 포함되는 제2 멀티 플렉서(OM2)에 대 하여 제공되는 제2 출력 제어 신호(O2)는 어떤 값을 가지더라도 무방할 수 있다. 또한, 전자 장치는 출력 선택 회로에 포함된 비교기를 통해 제2 처리 결과 데이터 및 제3 처리 결과 데이터에 대한 제2 비교 결과 데이터를 도출할 수 있다. 전자 장치는 상술한 Step 1 및 2와 마찬가지로, Step 3에서, 제3 및 제4 프로세싱 레인(PL3, PL4)을 포함하 는 제3 레인 그룹에 대한 테스트 동작을 수행할 수 있으며, Step 4에서, 제4 프로세싱 레인(PL4) 및 추가 프로 세싱 레인(AL)을 포함하는 제4 레인 그룹에 대한 테스트 동작을 수행할 수 있다. 상술한 도 6에서 설명한 바와 같이, 도 8에 도시된 전자 장치는 복수의 레인들(PL1, PL2, PL3, PL4, AL) 각각에 대응하는 카운터 값을 기 반으로 복수의 레인들(PL1, PL2, PL3, PL4, AL) 중 적어도 하나에 대한 결함을 검출할 수 있다. 한편, 본 개시의 실시 예에 따른 전자 장치는 상술한 과정을 통하여 검출한 결함이 발생한 레인에 대한 결 함 대응 동작을 수행할 수 있다. 실시 예에서, 결함 대응 동작은 아래 표 3의 제어 신호를 기반으로 수행될 수 있다.표 3"}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "전자 장치의 결함 검출 동작에 의하여, 제1 프로세싱 레인(PL1)에 결함이 발생한 것으로 검출되는 경우, 전 자 장치는 제1 프로세싱 레인(PL1)을 비활성화 시키고 제2 내지 제4 프로세싱 레인(PL1) 및 추가 프로세싱 레인(AL)을 통하여 데이터를 처리할 수 있다. 구체적으로, 전자 장치는 제어부를 통하여 제1 입력 데 이터(IN1)를 제2 프로세싱 레인(PL1)에 입력하도록 입력 선택 회로에 포함된 제1 멀티플렉서(IM1)에 대하 여 제1 입력 제어 신호(I1)를 제공할 수 있다. 또한, 전자 장치는 제어부를 통하여 제1 입력 데이터 (IN1)에 대응하여 제2 프로세싱 레인(PL2)으로부터 도출된 제2 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출 력하도록 출력 선택 회로에 포함된 제1 멀티플렉서(OM1)에 대하여 제1 출력 제어 신호(O1)를 제공할 수 있 다. 또한, 전자 장치는 제어부를 통하여 제2 입력 데이터(IN2)를 제3 프로세싱 레인(PL3)에 입력하도록 입 력 선택 회로에 포함된 제2 멀티플렉서(IM2)에 대하여 제2 입력 제어 신호(I2)를 제공하고, 제3 프로세싱 레인(PL3)으로부터 도출된 제3 처리 결과 데이터를 제2 출력 데이터(OUT2)로 출력하도록 출력 선택 회로에 포함된 제2 멀티플렉서(OM2)에 대하여 제2 출력 제어 신호(O2)를 제공할 수 있다. 또한, 전자 장치는 제어 부를 통하여 제3 입력 데이터(IN3)를 제4 프로세싱 레인(PL4)에 입력하도록 입력 선택 회로에 포함된 제3 멀티플렉서(IM3)에 대하여 제3 입력 제어 신호(I3)를 제공하고, 제4 프로세싱 레인(PL4)으로부터 도출된 제 4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하도록 출력 선택 회로에 포함된 제3 멀티플렉서(OM 3)에 대하여 제3 출력 제어 신호(O3)를 제공할 수 있다. 한편, 전자 장치는 제어부를 통하여 제4 입력 데이터(IN4)에 대응하여 추가 프로세싱 레인(AL)으로부 터 도출된 제5 처리 결과 데이터를 제4 출력 데이터(OUT4)로 출력하도록 출력 선택 회로에 포함된 제4 멀 티플렉서(OM4)에 대하여 제4 출력 제어 신호(O4)를 제공할 수 있다. 전자 장치의 결함 검출 동작에 의하여, 제2 프로세싱 레인(PL2)에 결함이 발생한 것으로 검출되는 경우, 제 1 입력 데이터(IN1)를 제1 프로세싱 레인(PL1)에 입력하고, 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출력하고, 제2 입력 데이터(IN2)를 제3 프로세싱 레인(PL3)에 입력하고, 제3 프로세싱 레인(PL3)으로부터 도출된 제3 처리 결과 데이터를 제2 출력 데이터(OUT2)로 출력하고, 제3 입력 데이터(IN3)를 제4 프로세싱 레인(PL4)에 입력하고, 제4 프로세싱 레인(PL4)으로부터 도출된 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하고, 제4 입력 데이터(IN4)를 추가 프로세싱 레인(AL)에 입력하고, 추가 프로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터를 제4 출력 데이터(OUT4)로 출력하도 록 제어 신호를 제공할 수 있다. 이 경우, 전자 장치는 제2 프로세싱 레인(PL2)을 비활성화 시킬 수 있으며, 제2 프로세싱 레인(PL2)의 비활 성화에 따라 제2 프로세싱 레인(PL2)에 대한 입력 데이터를 선택하는 입력 선택 회로에 포함되는 제1 멀티플렉 서(IM1)에 대한 제어 신호는 어떤 값을 가지더라도 무방할 수 있다. 한편, 상술한 원리에 따라, 제3 프로세싱 레인(PL3), 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL) 각각에 결함이 발생한 것으로 검출되는 경우, 전자 장치는 표적 구성에 대한 제어 신호를 제공하여 입력 데이터 및 출력 데이터를 선택할 수 있다. 도 9는 본 개시의 또 다른 실시 예에 따라 결함 검출 및 결함 대응을 수행하는 전자 장치의 구조를 도시한 도면이다. 도 9는 도 8에 도시된 전자 장치(80, 도 8 참조)와는 달리 제1 프로세싱 레인(PL1) 및 추가 프로세싱 레인(AL)에 대하여 동일한 입력 데이터가 입력될 수 있는 전자 장치를 도시한다. 도 9에서, 제1'프로세싱 레인(PL')은 설명의 편의를 위하여 도시되었을 뿐, 실체적인 구성을 의미하는 것은 아니며, 도 9에 도시된 제 1'프로세싱 레인(PL')은 제1 프로세싱 레인(PL1)을 의미한다. 도 9에서, 전자 장치의 동작을 설명하기 위하여 전자 장치에 의하여 확인되는 각 레인 그룹은 2개의 레 인들을 포함하도록 설정된 것을 전제하며, 이에 따라, 전자 장치는 제1 및 제2 프로세싱 레인(PL1, PL2)을 포함하는 제1 레인 그룹, 제2 및 제3 프로세싱 레인(PL2, PL3)을 포함하는 제2 레인 그룹, 제3 및 제4 프로세싱 레인(PL3, PL4)을 포함하는 제3 레인 그룹, 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL)을 포함하는 제4 레인 그룹, 추가 프로세싱 레인(AL) 및 제1 프로세싱 레인(PL1)을 포함하는 제5 레인 그룹을 확인할 수 있다. 다만, 도 9에 도시된 실시 예에서, 전자 장치는 5개의 레인 그룹에 대한 에러 발생 여부를 확인하므로, 입 력 선택 회로는 입력 데이터를 선택하기 위한 4개의 2-to-1 멀티플렉서 (IM1, IM2, IM3, IM4) 및 출력 선 택 회로는 출력 데이터를 선택하기 위한 4개의 2-to-1 멀티플렉서(OM1, OM2, OM3, OM4)를 포함할 수 있다. 도 9에 도시된 실시 예에 따라, 제1 내지 제5 레인 그룹에 대한 테스트 동작이 수행되는 경우, 제어부는 아래 표 4와 같이 입력 선택 회로에 포함되는 제1 내지 제4 멀티플렉서(IM1, IM2, IM3, IM4) 및 출력 선택 회로에 포함되는 제1 내지 제4 멀티플렉서(OM1, OM2, OM3, OM4)를 제어하기 위한 제어 신호를 각각의 표적 구성에 대하여 제공할 수 있다. 표 4"}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "표 4의 Step 1 내지 4에서, 전자 장치는 도 8에서 설명한 것과 동일한 원리에 따라 에러 발생 여부를 확인 하는 테스트 동작을 수행할 수 있다. Step 5에서, 전자 장치는 추가 프로세싱 레인(AL) 및 제1 프로세싱 레 인(PL1)을 포함하는 제5 레인 그룹에 대한 테스트 동작을 추가적으로 수행할 수 있다. 구체적으로, 전자 장치는 추가 프로세싱 레인(AL) 및 제1 프로세싱 레인(PL1)에 대하여 제1 입력 데이터 (IN1)를 입력할 수 있다. 이 때, 전자 장치는 제어부를 통하여 입력 선택 회로에 포함되는 제4 멀티플렉서(IM4)에 입력된 제1 입력 데이터(IN1) 및 제4 입력 데이터(IN4) 중 제1 입력 데이터(IN1)를 선택하도 록 제4 멀티플렉서(IM4)에 대한 제4 입력 제어 신호(IN4)를 제공할 수 있다. 전자 장치는 제1 입력 데이터 (IN1)에 대응하여 제1 프로세싱 레인(PL1)을 통해 도출된 제1 처리 결과 데이터 및 제1 입력 데이터(IN1)에 대 응하여 추가 프로세싱 레인(AL)을 통해 도출된 제5 처리 결과 데이터를 비교하여 제5 비교 결과 데이터(C5)를 도출할 수 있고, 제1 처리 결과 데이터 및 제5 처리 결과 데이터가 일치하는 경우, 제5 비교 결과 데이터(C5)는 제1 값을 가지며, 제1 처리 결과 데이터 및 제5 처리 결과 데이터가 불일치 하는 경우, 제5 비교 결과 데이터 (C5)는 제2 값을 가질 수 있다. Step 5에서, 제어부는 제1 입력 데이터(IN1)에 대응하여 제1 프로세싱 레인(PL1)을 통해 도출된 제1 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출력하도록 출력 선택 회로에 포함되는 제1 멀티플렉서(OM1)에 대하여 제1 출력 제어 신호(O1)를 제공할 수 있다. 도 10은 도 9에 도시된 전자 장치(90, 도 9 참조)에서 결함이 발생한 레인을 검출하는 방법을 설명하기 위한 도 면이다. 도 10은 도 9에 도시된 실시 예에 대응한 결과를 도시한다. 도 10에 도시된 예시에서, 에러가 발생한것으로 확인된 레인 그룹에 포함되는 레인들 각각에 대응하는 카운터 값은 1씩 증가하는 것으로 상정한다. 실시 예에서, 제1 프로세싱 레인(PL1)에만 결함이 발생한 경우, 제1 레인 그룹에 대한 테스트 동작(표 4의 Step 1) 및 제5 레인 그룹에 대한 테스트 동작(표 4의 Step 5)에 의하여 에러 발생 여부가 확인될 수 있으며, Step 1 및 5 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제1 프로세싱 레인(PL1)에 대한 결함 발생을 검 출할 수 있다. 제2 프로세싱 레인(PL2)에만 결함이 발생한 경우, 제1 레인 그룹에 대한 테스트 동작(표 4의 Step 1) 및 제2 레인 그룹에 대한 테스트 동작(표 4의 Step 2)에 의하여 에러 발생 여부가 확인될 수 있으며, Step 1 및 2 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제2 프로세싱 레인(PL2)에 대한 결함 발 생을 검출할 수 있다. 제3 프로세싱 레인(PL3)에만 결함이 발생한 경우, 제2 레인 그룹에 대한 테스트 동작(표 4의 Step 2) 및 제3 레인 그룹에 대한 테스트 동작(표 4의 Step 3)에 의하여 에러 발생 여부가 확인될 수 있으 며, Step 2 및 3 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제3 프로세싱 레인(PL3)에 대한 결함 발생을 검출할 수 있다. 제4 프로세싱 레인(PL4)에만 결함이 발생한 경우, 제3 레인 그룹에 대한 테스트 동작 (표 4의 Step 3) 및 제4 레인 그룹에 대한 테스트 동작(표 4의 Step 4)에 의하여 에러 발생 여부가 확인될 수 있으며, Step 3 및 4 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 제4 프로세싱 레인(PL4)에 대한 결함 발생을 검출할 수 있다. 한편, 추가 프로세싱 레인(PL)에만 결함이 발생한 경우, 제4 레인 그룹에 대한 테 스트 동작(표 4의 Step 4) 및 제5 레인 그룹에 대한 테스트 동작(표 4의 Step 5)에 의하여 에러 발생 여부가 확 인될 수 있으며, Step 4 및 5 과정을 통하여, 전자 장치는 카운터 값이 2로 산출된 추가 프로세싱 레인(P L)에 대한 결함 발생을 검출할 수 있다. 본 개시의 실시 예에 따른 전자 장치는 상술한 과정을 통하여 결함이 발생한 레인을 검출할 수 있고, 결함 이 발생한 레인에 대한 결함 대응 동작을 수행할 수 있다. 실시 예에서, 결함 대응 동작은 아래 표 5의 제어 신 호를 기반으로 수행될 수 있다. 표 5"}
{"patent_id": "10-2023-0032509", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "전자 장치의 결함 검출 동작에 의하여, 제1 프로세싱 레인(PL1)에 결함이 발생한 것으로 검출되는 경우, 제 1 입력 데이터(IN1)를 제2 프로세싱 레인(PL2)에 입력하고, 제2 프로세싱 레인(PL2)으로부터 도출된 제2 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출력하고, 제2 입력 데이터(IN2)를 제3 프로세싱 레인(PL3)에 입력하고, 제3 프로세싱 레인(PL3)으로부터 도출된 제3 처리 결과 데이터를 제2 출력 데이터(OUT2)로 출력하고, 제3 입력 데이터(IN3)를 제4 프로세싱 레인(PL4)에 입력하고, 제4 프로세싱 레인(PL4)으로부터 도출된 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하고, 제4 입력 데이터(IN4)를 추가 프로세싱 레인(AL)에 입력하고, 추가 프로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터를 제4 출력 데이터(OUT4)로 출력하도 록 제어 신호를 제공할 수 있다. 이 경우, 전자 장치는 제1 프로세싱 레인(PL1)을 비활성화 시킬 수 있다. 전자 장치의 결함 검출 동작에 의하여, 제2 프로세싱 레인(PL2)에 결함이 발생한 것으로 검출되는 경우, 제 1 입력 데이터(IN1)를 제1 프로세싱 레인(PL1)에 입력하고, 제1 프로세싱 레인(PL1)으로부터 도출된 제1 처리 결과 데이터를 제1 출력 데이터(OUT1)로 출력하고, 제2 입력 데이터(IN2)를 제3 프로세싱 레인(PL3)에 입력하고, 제3 프로세싱 레인(PL3)으로부터 도출된 제3 처리 결과 데이터를 제2 출력 데이터(OUT2)로 출력하고, 제3 입력 데이터(IN3)를 제4 프로세싱 레인(PL4)에 입력하고, 제4 프로세싱 레인(PL4)으로부터 도출된 제4 처리 결과 데이터를 제3 출력 데이터(OUT3)로 출력하고, 제4 입력 데이터(IN4)를 추가 프로세싱 레인(AL)에입력하고, 추가 프로세싱 레인(AL)으로부터 도출된 제5 처리 결과 데이터를 제4 출력 데이터(OUT4)로 출력하도 록 제어 신호를 제공할 수 있다. 이 경우, 전자 장치는 제2 프로세싱 레인(PL2)을 비활성화 시킬 수 있다. 제2 프로세싱 레인(PL2)의 비활성화에 따라 제2 프로세싱 레인(PL2)에 대한 입력 데이터를 선택하는 입력 선택 회로에 포함되는 제1 멀티플렉서(IM1)에 대한 제어 신호는 어떤 값을 가지더라도 무방할 수 있다. 한편, 상술한 원리에 따라, 제3 프로세싱 레인(PL3), 제4 프로세싱 레인(PL4) 및 추가 프로세싱 레인(AL) 각각에 결함 이 발생한 것으로 검출되는 경우, 전자 장치는 표적 구성에 대한 제어 신호를 제공하여 입력 데이터 및 출 력 데이터를 선택할 수 있다. 전술한 실시예들에 따른 장치는 프로세서, 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같 은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사 용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 프로세서상 에서 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read-only memory), RAM(random-Access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬 (CD-ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 컴퓨터가 읽을 수 있는 기록 매체는 네트워크 로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 매체는 컴퓨터에 의해 판독가능하며, 메모리에 저장되고, 프로세서에서 실행될 수 있다. 본 실시 예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 실시 예 는 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩 업 테이블(look-up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 본 실시 예는 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하 여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 실시 예는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. “매커니즘”, “요소”, “수단”, “구성”과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성 들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다. 전술한 실시예들은 일 예시일 뿐 후술하는 청구항들의 범위 내에서 다른 실시예들이 구현될 수 있다. 도면 도면1 도면2a 도면2b 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10"}
{"patent_id": "10-2023-0032509", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 실시 예에 따른 전자 장치를 나타내기 위한 블록도이다. 도 2a 및 도 2b는 본 개시의 실시 예에 따른 전자 장치의 동작을 비교 설명하기 위한 도면이다. 도 3은 본 개시의 실시 예에 따른 전자 장치의 결함 검출을 위한 동작 방법을 설명하기 위한 순서도이다. 도 4는 본 개시의 일부 실시 예에 따라 복수의 레인들 중 적어도 하나에 대한 결함 유무를 검출하는 구체적인 방법을 설명하기 위한 순서도이다. 도 5는 본 개시의 일 실시 예에 따라 결함 검출을 수행하는 전자 장치의 구조를 도시한 도면이다. 도 6은 도 5에 도시된 전자 장치에서 결함이 발생한 레인을 검출하는 방법을 설명하기 위한 도면이다. 도 7은 본 개시의 또 다른 실시 예에 따른 전자 장치의 동작 방법을 설명하기 위한 순서도이다. 도 8은 본 개시의 실시 예에 따라 결함 검출 및 결함 대응을 수행하는 전자 장치의 구조를 도시한 도면이다. 도 9는 본 개시의 또 다른 실시 예에 따라 결함 검출 및 결함 대응을 수행하는 전자 장치의 구조를 도시한 도면 이다.도 10은 도 9에 도시된 전자 장치에서 결함이 발생한 레인을 검출하는 방법을 설명하기 위한 도면이다."}
