`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/16/2024 05:44:59 PM
// Design Name: 
// Module Name: PS_PL_clk_sync
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module PS_PL_clk_sync(
    input clk,
    input PS_signal,
    output reg signal
    );
    
    always@(posedge clk)begin
        
    end
    
endmodule
