TimeQuest Timing Analyzer report for wordle
Sun Nov 24 21:26:37 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'state.s1'
 14. Slow 1200mV 85C Model Hold: 'state.s1'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'state.s1'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'state.s1'
 31. Slow 1200mV 0C Model Hold: 'state.s1'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'state.s1'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'state.s1'
 47. Fast 1200mV 0C Model Hold: 'state.s1'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'state.s1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wordle                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; state.s1   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.s1 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 363.9 MHz   ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1096.49 MHz ; 426.26 MHz      ; state.s1   ; limit due to hold check                                       ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -1.748 ; -64.938         ;
; state.s1 ; -1.450 ; -14.706         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; state.s1 ; -1.037 ; -7.104         ;
; clk      ; -0.114 ; -1.240         ;
+----------+--------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -73.000                       ;
; state.s1 ; 0.404  ; 0.000                         ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                       ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -1.748 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.678      ;
; -1.748 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.678      ;
; -1.739 ; count[1]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.673      ;
; -1.729 ; count[2]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.663      ;
; -1.719 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.649      ;
; -1.713 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.643      ;
; -1.682 ; count[1]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.616      ;
; -1.672 ; count[2]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.606      ;
; -1.671 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.605      ;
; -1.662 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.593      ;
; -1.662 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.593      ;
; -1.642 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.576      ;
; -1.618 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.549      ;
; -1.612 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.543      ;
; -1.536 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.471      ;
; -1.536 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.471      ;
; -1.534 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.469      ;
; -1.534 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.469      ;
; -1.505 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.435      ;
; -1.505 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.435      ;
; -1.491 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.421      ;
; -1.491 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.421      ;
; -1.454 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.454 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.387      ;
; -1.452 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.385      ;
; -1.452 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.385      ;
; -1.449 ; count[0]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.442 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.372      ;
; -1.442 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.372      ;
; -1.441 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.372      ;
; -1.441 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.372      ;
; -1.431 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.361      ;
; -1.425 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.355      ;
; -1.420 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.351      ;
; -1.414 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.345      ;
; -1.392 ; count[0]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.326      ;
; -1.355 ; UG1[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.290      ;
; -1.355 ; UG1[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.290      ;
; -1.352 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.283      ;
; -1.352 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.283      ;
; -1.344 ; UG4[5]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.275      ;
; -1.328 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.259      ;
; -1.322 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.253      ;
; -1.321 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.256      ;
; -1.321 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.256      ;
; -1.304 ; UG4[6]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.235      ;
; -1.298 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.231      ;
; -1.298 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.231      ;
; -1.293 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.228      ;
; -1.293 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.228      ;
; -1.290 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.223      ;
; -1.290 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.223      ;
; -1.279 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.212      ;
; -1.273 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.206      ;
; -1.270 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.203      ;
; -1.270 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.203      ;
; -1.262 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.197      ;
; -1.262 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.060     ; 2.197      ;
; -1.261 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.191      ;
; -1.261 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.191      ;
; -1.233 ; count[1]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.058     ; 2.170      ;
; -1.224 ; count[2]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.058     ; 2.161      ;
; -1.211 ; UG4[9]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.455     ; 1.751      ;
; -1.211 ; UG4[9]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.455     ; 1.751      ;
; -1.210 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.140      ;
; -1.210 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.140      ;
; -1.167 ; state.s5  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.101      ;
; -1.167 ; UG2[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.097      ;
; -1.161 ; UG2[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.091      ;
; -1.142 ; state.s2  ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.142 ; state.s2  ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.100     ; 2.037      ;
; -1.135 ; B         ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.135 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.066      ;
; -1.129 ; UG4[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.060      ;
; -1.128 ; UG4[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.128 ; UG4[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.059      ;
; -1.123 ; UG4[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.064     ; 2.054      ;
; -1.123 ; UG4[2]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.064     ; 2.054      ;
; -1.121 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
; -1.121 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
; -1.121 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
; -1.121 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
; -1.121 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
; -1.121 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.065     ; 2.051      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.s1'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.450 ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.792      ; 1.608      ;
; -1.341 ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.792      ; 1.499      ;
; -0.931 ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.793      ; 1.569      ;
; -0.865 ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.793      ; 1.503      ;
; -0.806 ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.783      ; 1.686      ;
; -0.729 ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.841      ; 1.667      ;
; -0.683 ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.788      ; 1.571      ;
; -0.656 ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.792      ; 1.658      ;
; -0.608 ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.779      ; 1.596      ;
; -0.598 ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.691      ; 1.498      ;
; -0.597 ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.693      ; 1.500      ;
; -0.591 ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.693      ; 1.498      ;
; -0.591 ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.771      ; 1.572      ;
; -0.581 ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.840      ; 1.521      ;
; -0.581 ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.809      ; 1.490      ;
; -0.577 ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.782      ; 1.570      ;
; -0.577 ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.811      ; 1.597      ;
; -0.573 ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.811      ; 1.596      ;
; -0.569 ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.812      ; 1.595      ;
; -0.556 ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; 0.500        ; 1.170      ; 0.949      ;
; -0.543 ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.812      ; 1.569      ;
; -0.518 ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.934      ; 1.554      ;
; -0.503 ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.913      ; 1.518      ;
; -0.488 ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.935      ; 1.523      ;
; -0.488 ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.811      ; 1.508      ;
; -0.484 ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.935      ; 1.521      ;
; -0.478 ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 1.166      ; 1.244      ;
; -0.450 ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.914      ; 1.464      ;
; -0.447 ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.811      ; 1.465      ;
; -0.447 ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.914      ; 1.463      ;
; -0.432 ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.782      ; 1.425      ;
; -0.427 ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.802      ; 1.443      ;
; -0.417 ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.781      ; 1.411      ;
; -0.399 ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.820      ; 1.316      ;
; -0.383 ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.811      ; 1.401      ;
; -0.193 ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; 0.500        ; 1.168      ; 0.961      ;
; -0.192 ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 1.166      ; 0.958      ;
; -0.172 ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; 0.500        ; 1.170      ; 0.943      ;
; 0.044  ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.626      ; 3.014      ;
; 0.378  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.461      ; 3.006      ;
; 0.403  ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.626      ; 3.155      ;
; 0.414  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.622      ; 3.017      ;
; 0.420  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.624      ; 3.013      ;
; 0.423  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.626      ; 3.013      ;
; 0.563  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.460      ; 2.979      ;
; 0.635  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.461      ; 2.908      ;
; 0.778  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.624      ; 3.155      ;
; 0.780  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.622      ; 3.151      ;
; 0.785  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.626      ; 3.151      ;
; 0.786  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.461      ; 3.098      ;
; 1.004  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.460      ; 3.038      ;
; 1.019  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.461      ; 3.024      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.s1'                                                                  ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.037 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.847      ; 3.009      ;
; -1.034 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.847      ; 3.012      ;
; -1.034 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.843      ; 3.008      ;
; -1.031 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.845      ; 3.013      ;
; -1.029 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.674      ; 2.844      ;
; -1.020 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.675      ; 2.854      ;
; -0.919 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.676      ; 2.956      ;
; -0.673 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.847      ; 2.893      ;
; -0.672 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.845      ; 2.892      ;
; -0.671 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.847      ; 2.895      ;
; -0.668 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.843      ; 2.894      ;
; -0.628 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.674      ; 2.765      ;
; -0.624 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.675      ; 2.770      ;
; -0.518 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.676      ; 2.877      ;
; -0.150 ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 1.471      ; 0.851      ;
; -0.150 ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; -0.500       ; 1.473      ; 0.853      ;
; -0.149 ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; -0.500       ; 1.475      ; 0.856      ;
; -0.146 ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; -0.500       ; 1.475      ; 0.859      ;
; 0.041  ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.194      ; 1.265      ;
; 0.042  ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 1.194      ; 1.266      ;
; 0.055  ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 1.471      ; 1.056      ;
; 0.111  ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 0.000        ; 1.077      ; 1.218      ;
; 0.137  ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.215      ; 1.382      ;
; 0.138  ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 1.215      ; 1.383      ;
; 0.155  ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 1.041      ; 1.226      ;
; 0.174  ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 1.194      ; 1.398      ;
; 0.184  ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 1.215      ; 1.429      ;
; 0.194  ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 1.072      ; 1.296      ;
; 0.221  ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 1.053      ; 1.304      ;
; 0.226  ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 1.054      ; 1.310      ;
; 0.245  ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 0.000        ; 1.055      ; 1.330      ;
; 0.253  ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 1.072      ; 1.355      ;
; 0.257  ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.029      ; 1.316      ;
; 0.269  ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 1.042      ; 1.341      ;
; 0.294  ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 1.074      ; 1.398      ;
; 0.300  ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 0.000        ; 1.061      ; 1.391      ;
; 0.307  ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.072      ; 1.409      ;
; 0.319  ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 1.046      ; 1.395      ;
; 0.343  ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 0.000        ; 1.073      ; 1.446      ;
; 0.343  ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 1.074      ; 1.447      ;
; 0.347  ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.072      ; 1.449      ;
; 0.353  ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 1.042      ; 1.425      ;
; 0.361  ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 0.000        ; 1.053      ; 1.444      ;
; 0.369  ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 1.054      ; 1.453      ;
; 0.383  ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 1.062      ; 1.475      ;
; 0.396  ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 1.067      ; 1.493      ;
; 0.408  ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 1.053      ; 1.491      ;
; 0.425  ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 1.008      ; 1.463      ;
; 0.432  ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.908      ; 1.370      ;
; 0.433  ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.908      ; 1.371      ;
; 0.435  ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.906      ; 1.371      ;
; 0.567  ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 0.000        ; 1.002      ; 1.599      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.114 ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.114 ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 2.414      ; 2.686      ;
; -0.100 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 2.417      ; 2.703      ;
; 0.344  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.454  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.454  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; -0.500       ; 2.414      ; 2.754      ;
; 0.485  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 2.417      ; 2.788      ;
; 0.518  ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.736      ;
; 0.580  ; count[2]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.674  ; UG3[9]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.893      ;
; 0.674  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.892      ;
; 0.675  ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.894      ;
; 0.698  ; state.00000   ; next_state.s1 ; clk          ; clk         ; 0.000        ; -0.265     ; 0.590      ;
; 0.725  ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; -0.291     ; 0.591      ;
; 0.753  ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.977      ;
; 0.763  ; next_state.s0 ; state.00000   ; clk          ; clk         ; 0.000        ; 0.046      ; 0.966      ;
; 0.803  ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.121      ; 1.081      ;
; 0.853  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.111      ;
; 0.854  ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.054      ;
; 0.864  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.124      ; 1.145      ;
; 0.885  ; count[0]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.103      ;
; 0.885  ; count[0]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.103      ;
; 0.886  ; count[1]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.104      ;
; 0.886  ; count[1]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.104      ;
; 0.895  ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.153      ;
; 0.901  ; state.s6      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.101      ;
; 0.902  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.103      ; 1.162      ;
; 0.906  ; UG1[8]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.124      ;
; 0.906  ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.125      ;
; 0.908  ; UG3[8]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.127      ;
; 0.909  ; state.s5      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.127      ;
; 0.909  ; state.s5      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.127      ;
; 0.915  ; state.s7      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.501      ;
; 0.919  ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.415      ; 1.491      ;
; 0.936  ; next_state.s7 ; state.s7      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.158      ;
; 0.945  ; state.s5      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.535      ;
; 0.951  ; state.s9      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.544      ;
; 0.959  ; state.s8      ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.045      ; 1.161      ;
; 0.964  ; UG3[3]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.965  ; UG1[5]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.183      ;
; 0.966  ; UG2[2]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.185      ;
; 0.973  ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.978  ; UG3[1]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.197      ;
; 0.982  ; UG2[3]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.201      ;
; 0.986  ; UG1[4]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.204      ;
; 0.992  ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.213      ;
; 1.001  ; B             ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.588      ;
; 1.022  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.240      ;
; 1.022  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.240      ;
; 1.031  ; count[0]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.249      ;
; 1.036  ; state.s6      ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.042      ; 1.235      ;
; 1.050  ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.264      ;
; 1.059  ; state.s6      ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.262      ;
; 1.060  ; B             ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.275      ;
; 1.066  ; B             ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.059      ; 1.282      ;
; 1.068  ; state.s6      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.046      ; 1.271      ;
; 1.071  ; state.s4      ; UG4[9]        ; clk          ; clk         ; 0.000        ; 0.458      ; 1.686      ;
; 1.075  ; count[1]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.293      ;
; 1.075  ; count[1]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.293      ;
; 1.085  ; state.s6      ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.285      ;
; 1.097  ; state.s5      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.318      ;
; 1.111  ; count[1]      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.701      ;
; 1.124  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.344      ;
; 1.130  ; count[3]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.348      ;
; 1.130  ; count[3]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.348      ;
; 1.140  ; count[2]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.358      ;
; 1.140  ; count[2]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.358      ;
; 1.157  ; UG2[4]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.376      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enter_old     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG4[9]        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s2      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s4      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s9      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.00000   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED3~reg0     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED4~reg0     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[0]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[1]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[2]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[3]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[4]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[5]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[6]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[7]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[8]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[9]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[0]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[1]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[2]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[3]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[4]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[5]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[6]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[7]        ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG3[8]        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'state.s1'                                                       ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[4]$latch             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[0]$latch             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[5]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[1]$latch             ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datac       ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datac       ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch             ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch             ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datac       ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datac       ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|inclk[0] ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|outclk   ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1|combout         ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[6]~1|datab           ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]~1|datab           ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4|combout         ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad       ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[1]$latch             ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad       ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad       ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[4]$latch|datad       ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[4]$latch             ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[5]$latch             ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[0]$latch|datad       ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[5]$latch|datad       ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[1]$latch|datad       ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[0]$latch             ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[3]$latch             ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[2]$latch             ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[6]$latch             ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1|combout         ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|inclk[0] ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|outclk   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]$latch|datac       ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[6]~4|datad           ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]$latch             ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[1]$latch             ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[3]$latch             ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[6]$latch             ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|inclk[0] ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|outclk   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[2]$latch|datac       ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[3]$latch|datac       ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|inclk[0] ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|outclk   ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[2]$latch             ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[3]$latch             ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|dataa           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch             ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[1]$latch|datad       ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch             ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch             ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[4]$latch|datad       ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[5]$latch|datad       ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|combout         ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[0]$latch|datad       ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[3]$latch|datad       ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[2]$latch|datad       ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]$latch|datad       ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[1]$latch|datad       ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[3]$latch|datad       ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]$latch|datad       ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[2]$latch|datac       ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[2]$latch             ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[4]$latch|datac       ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[5]$latch|datac       ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[4]$latch             ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[5]$latch             ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[0]$latch|datac       ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[0]$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q               ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[0]$latch             ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[0]$latch|datac       ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[4]$latch             ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[5]$latch             ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[2]$latch             ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[4]$latch|datac       ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[5]$latch|datac       ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[2]$latch|datac       ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[3]$latch|datad       ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[6]$latch|datad       ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[1]$latch|datad       ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[3]$latch|datad       ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[0]$latch|datad       ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[2]$latch|datad       ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[6]$latch|datad       ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4|combout         ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[1]$latch             ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[2]$latch             ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[6]$latch             ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[4]$latch|datad       ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[5]$latch|datad       ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[1]$latch|datad       ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4|dataa           ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[2]$latch             ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[3]$latch             ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4clkctrl|inclk[0] ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; enter            ; clk        ; 2.280 ; 2.719  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.805 ; 3.293  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.364 ; 2.860  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 2.389 ; 2.863  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 2.338 ; 2.807  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 2.367 ; 2.830  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 2.620 ; 3.087  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.631 ; 3.112  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.607 ; 3.071  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 2.119 ; 2.588  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 2.718 ; 3.201  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 2.805 ; 3.293  ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 9.638 ; 10.132 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 8.342 ; 8.816  ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 8.230 ; 8.638  ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 8.537 ; 9.003  ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 8.078 ; 8.560  ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 8.091 ; 8.574  ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 8.526 ; 9.013  ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 9.247 ; 9.714  ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 8.067 ; 8.521  ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 9.189 ; 9.670  ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 9.638 ; 10.132 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; 9.016 ; 9.544  ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 7.720 ; 8.228  ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.608 ; 8.050  ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.915 ; 8.415  ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.456 ; 7.972  ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.469 ; 7.986  ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 7.904 ; 8.425  ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 8.625 ; 9.126  ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.445 ; 7.933  ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 8.567 ; 9.082  ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 9.016 ; 9.544  ; Fall       ; state.s1        ;
+------------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.390 ; -1.826 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.548 ; -1.989 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.587 ; -2.034 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.661 ; -2.119 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.635 ; -2.083 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.595 ; -2.036 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.578 ; -2.029 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.553 ; -1.989 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.548 ; -2.007 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.583 ; -2.020 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.617 ; -2.059 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.926 ; -2.397 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -1.907 ; -2.345 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -2.250 ; -2.754 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.907 ; -2.345 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -2.230 ; -2.672 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -2.553 ; -3.033 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -2.482 ; -2.966 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -2.850 ; -3.305 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -2.814 ; -3.254 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -2.110 ; -2.577 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -2.685 ; -3.125 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -3.016 ; -3.490 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; -2.143 ; -2.588 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -2.493 ; -3.003 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -2.143 ; -2.588 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -2.727 ; -3.215 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -3.035 ; -3.528 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -3.076 ; -3.562 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -2.887 ; -3.402 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -3.033 ; -3.417 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -2.541 ; -3.027 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -2.850 ; -3.317 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -3.208 ; -3.709 ; Fall       ; state.s1        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.423 ; 6.511 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.609 ; 6.674 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.717 ; 7.905 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.766 ; 6.803 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 6.640 ; 6.573 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 6.597 ; 6.508 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 6.421 ; 6.362 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 6.640 ; 6.573 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 6.620 ; 6.555 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 6.267 ; 6.199 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 6.118 ; 6.094 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 6.604 ; 6.526 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 6.571 ; 6.491 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 6.080 ; 6.024 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 6.029 ; 5.977 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 6.364 ; 6.303 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 6.373 ; 6.302 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 6.294 ; 6.237 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 6.571 ; 6.491 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 6.387 ; 6.325 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 6.257 ; 6.195 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 5.935 ; 5.880 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 6.062 ; 5.986 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 5.967 ; 5.912 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 6.043 ; 5.973 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 6.020 ; 5.962 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 6.257 ; 6.195 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 6.128 ; 6.068 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 7.089 ; 7.007 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 7.057 ; 6.971 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 6.710 ; 6.641 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 6.764 ; 6.688 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 6.942 ; 6.877 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 6.879 ; 6.811 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 7.089 ; 7.007 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 6.537 ; 6.475 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.277 ; 6.361 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.454 ; 6.516 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.566 ; 7.751 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.606 ; 6.641 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 5.902 ; 5.877 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 6.362 ; 6.275 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 6.194 ; 6.135 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 6.405 ; 6.338 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 6.385 ; 6.320 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 6.046 ; 5.979 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 5.902 ; 5.877 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 6.368 ; 6.291 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 5.830 ; 5.779 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 5.880 ; 5.824 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 5.830 ; 5.779 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 6.154 ; 6.093 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 6.161 ; 6.090 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 6.085 ; 6.028 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 6.351 ; 6.273 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 6.176 ; 6.114 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 5.779 ; 5.724 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 5.779 ; 5.724 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 5.901 ; 5.826 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 5.810 ; 5.755 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 5.884 ; 5.814 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 5.862 ; 5.803 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 6.088 ; 6.027 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 5.964 ; 5.905 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 6.293 ; 6.231 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 6.790 ; 6.705 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 6.457 ; 6.388 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 6.509 ; 6.435 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 6.681 ; 6.616 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 6.621 ; 6.553 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 6.821 ; 6.740 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 6.293 ; 6.231 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 406.67 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 939.85 MHz ; 525.76 MHz      ; state.s1   ; limit due to hold check                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -1.459 ; -51.616        ;
; state.s1 ; -1.291 ; -13.267        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s1 ; -0.901 ; -6.129        ;
; clk      ; -0.106 ; -1.129        ;
+----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -73.000                      ;
; state.s1 ; 0.392  ; 0.000                        ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -1.459 ; count[1]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.399      ;
; -1.458 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.396      ;
; -1.455 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.393      ;
; -1.452 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.390      ;
; -1.450 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.388      ;
; -1.447 ; count[2]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.387      ;
; -1.415 ; count[1]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.355      ;
; -1.406 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.346      ;
; -1.403 ; count[2]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.343      ;
; -1.379 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.319      ;
; -1.373 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.309      ;
; -1.370 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.306      ;
; -1.365 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.301      ;
; -1.357 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.293      ;
; -1.266 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.207      ;
; -1.263 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.204      ;
; -1.259 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.200      ;
; -1.258 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.242 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.180      ;
; -1.234 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.172      ;
; -1.229 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.167      ;
; -1.221 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.159      ;
; -1.214 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.154      ;
; -1.211 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.151      ;
; -1.209 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.149      ;
; -1.206 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.146      ;
; -1.201 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.139      ;
; -1.200 ; count[0]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.140      ;
; -1.198 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.136      ;
; -1.196 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.132      ;
; -1.193 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.129      ;
; -1.185 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.123      ;
; -1.177 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.115      ;
; -1.170 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.106      ;
; -1.162 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.098      ;
; -1.156 ; count[0]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.096      ;
; -1.118 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.054      ;
; -1.115 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.051      ;
; -1.098 ; UG1[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.039      ;
; -1.093 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.034      ;
; -1.091 ; UG4[6]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.027      ;
; -1.090 ; UG1[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.031      ;
; -1.090 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 2.031      ;
; -1.089 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.025      ;
; -1.081 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 2.017      ;
; -1.074 ; UG4[5]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.010      ;
; -1.063 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.003      ;
; -1.060 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.000      ;
; -1.051 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.991      ;
; -1.043 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.983      ;
; -1.043 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.983      ;
; -1.040 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.981      ;
; -1.035 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.975      ;
; -1.032 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.973      ;
; -1.027 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.968      ;
; -1.026 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.964      ;
; -1.024 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.964      ;
; -1.018 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.956      ;
; -1.016 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.956      ;
; -1.011 ; count[1]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.955      ;
; -0.999 ; count[2]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.051     ; 1.943      ;
; -0.978 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.916      ;
; -0.970 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.908      ;
; -0.968 ; UG4[9]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.410     ; 1.553      ;
; -0.960 ; UG4[9]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.410     ; 1.545      ;
; -0.959 ; state.s2  ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.959 ; state.s2  ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.114     ; 1.840      ;
; -0.955 ; UG2[8]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.893      ;
; -0.952 ; UG2[8]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.057     ; 1.890      ;
; -0.941 ; UG4[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.059     ; 1.877      ;
; -0.938 ; UG4[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 1.874      ;
; -0.919 ; B         ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.919 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.055     ; 1.859      ;
; -0.914 ; state.s5  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.854      ;
; -0.914 ; UG4[1]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.059     ; 1.850      ;
; -0.904 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
; -0.904 ; B         ; UG1[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.842      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.s1'                                                                  ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -1.291 ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.611      ; 1.429      ;
; -1.198 ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.611      ; 1.336      ;
; -0.810 ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.612      ; 1.393      ;
; -0.756 ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.612      ; 1.339      ;
; -0.743 ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.600      ; 1.534      ;
; -0.636 ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.652      ; 1.479      ;
; -0.634 ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.604      ; 1.432      ;
; -0.571 ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.615      ; 1.477      ;
; -0.562 ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; 0.500        ; 0.931      ; 0.847      ;
; -0.531 ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.603      ; 1.424      ;
; -0.529 ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.621      ; 1.344      ;
; -0.526 ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.517      ; 1.333      ;
; -0.524 ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.519      ; 1.334      ;
; -0.520 ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.519      ; 1.333      ;
; -0.520 ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.652      ; 1.366      ;
; -0.510 ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.598      ; 1.399      ;
; -0.508 ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.602      ; 1.402      ;
; -0.506 ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.627      ; 1.423      ;
; -0.502 ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.627      ; 1.421      ;
; -0.500 ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.628      ; 1.422      ;
; -0.487 ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 0.926      ; 1.107      ;
; -0.476 ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.628      ; 1.398      ;
; -0.456 ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.730      ; 1.381      ;
; -0.447 ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.747      ; 1.389      ;
; -0.430 ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.627      ; 1.345      ;
; -0.429 ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.627      ; 1.346      ;
; -0.413 ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.746      ; 1.353      ;
; -0.411 ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.745      ; 1.352      ;
; -0.383 ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.602      ; 1.277      ;
; -0.381 ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.729      ; 1.304      ;
; -0.380 ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.728      ; 1.304      ;
; -0.366 ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.604      ; 1.264      ;
; -0.360 ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.626      ; 1.281      ;
; -0.348 ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.635      ; 1.174      ;
; -0.334 ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.627      ; 1.249      ;
; -0.245 ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; 0.500        ; 0.929      ; 0.868      ;
; -0.245 ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 0.926      ; 0.865      ;
; -0.215 ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; 0.500        ; 0.930      ; 0.840      ;
; -0.032 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.215      ; 2.791      ;
; 0.293  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.067      ; 2.759      ;
; 0.302  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.210      ; 2.792      ;
; 0.309  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.213      ; 2.788      ;
; 0.310  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.214      ; 2.789      ;
; 0.450  ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.215      ; 2.809      ;
; 0.494  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.065      ; 2.688      ;
; 0.505  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.500        ; 3.067      ; 2.679      ;
; 0.787  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.067      ; 2.765      ;
; 0.788  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.213      ; 2.809      ;
; 0.789  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.210      ; 2.805      ;
; 0.794  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.214      ; 2.805      ;
; 0.929  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.065      ; 2.753      ;
; 0.979  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 1.000        ; 3.067      ; 2.705      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.s1'                                                                   ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.901 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.410      ; 2.689      ;
; -0.898 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.411      ; 2.693      ;
; -0.898 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.407      ; 2.689      ;
; -0.896 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.409      ; 2.693      ;
; -0.879 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.256      ; 2.557      ;
; -0.858 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.254      ; 2.576      ;
; -0.799 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.000        ; 3.256      ; 2.637      ;
; -0.451 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.254      ; 2.503      ;
; -0.443 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.410      ; 2.667      ;
; -0.442 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.409      ; 2.667      ;
; -0.442 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.411      ; 2.669      ;
; -0.438 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.407      ; 2.669      ;
; -0.407 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.256      ; 2.549      ;
; -0.316 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; -0.500       ; 3.256      ; 2.640      ;
; 0.038  ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 1.198      ; 0.766      ;
; 0.038  ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; -0.500       ; 1.200      ; 0.768      ;
; 0.049  ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; -0.500       ; 1.201      ; 0.780      ;
; 0.050  ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; -0.500       ; 1.202      ; 0.782      ;
; 0.134  ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.981      ; 1.145      ;
; 0.135  ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.981      ; 1.146      ;
; 0.194  ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.872      ; 1.096      ;
; 0.222  ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 1.198      ; 0.950      ;
; 0.227  ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.998      ; 1.255      ;
; 0.228  ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.998      ; 1.256      ;
; 0.245  ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.983      ; 1.258      ;
; 0.264  ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 1.000      ; 1.294      ;
; 0.266  ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.833      ; 1.129      ;
; 0.274  ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.859      ; 1.163      ;
; 0.300  ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.842      ; 1.172      ;
; 0.303  ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.843      ; 1.176      ;
; 0.321  ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.859      ; 1.210      ;
; 0.330  ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.849      ; 1.209      ;
; 0.352  ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.818      ; 1.200      ;
; 0.356  ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.833      ; 1.219      ;
; 0.377  ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.860      ; 1.267      ;
; 0.381  ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.849      ; 1.260      ;
; 0.391  ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.844      ; 1.265      ;
; 0.397  ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.859      ; 1.286      ;
; 0.430  ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.860      ; 1.320      ;
; 0.431  ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.859      ; 1.320      ;
; 0.433  ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.859      ; 1.322      ;
; 0.438  ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.833      ; 1.301      ;
; 0.445  ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.848      ; 1.323      ;
; 0.464  ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.843      ; 1.337      ;
; 0.468  ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.850      ; 1.348      ;
; 0.472  ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.861      ; 1.363      ;
; 0.492  ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.801      ; 1.323      ;
; 0.501  ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.842      ; 1.373      ;
; 0.512  ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.710      ; 1.252      ;
; 0.513  ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.710      ; 1.253      ;
; 0.515  ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.708      ; 1.253      ;
; 0.618  ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.795      ; 1.443      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.106 ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.106 ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 2.224      ; 2.472      ;
; -0.069 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 2.228      ; 2.513      ;
; 0.299  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.382  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.382  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; -0.500       ; 2.224      ; 2.460      ;
; 0.402  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 2.228      ; 2.484      ;
; 0.466  ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.516  ; count[2]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.604  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.606  ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.606  ; UG3[9]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.804      ;
; 0.621  ; state.00000   ; next_state.s1 ; clk          ; clk         ; 0.000        ; -0.236     ; 0.529      ;
; 0.654  ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; -0.261     ; 0.537      ;
; 0.701  ; next_state.s0 ; state.00000   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.884      ;
; 0.707  ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.888      ;
; 0.715  ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.129      ; 0.988      ;
; 0.760  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.113      ; 1.017      ;
; 0.777  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.133      ; 1.054      ;
; 0.790  ; count[0]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.989      ;
; 0.791  ; count[0]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.990      ;
; 0.794  ; count[1]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.993      ;
; 0.795  ; count[1]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.994      ;
; 0.796  ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.113      ; 1.053      ;
; 0.801  ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.016      ; 0.961      ;
; 0.802  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.116      ; 1.062      ;
; 0.806  ; UG1[8]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.005      ;
; 0.806  ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.005      ;
; 0.808  ; state.s7      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.384      ; 1.336      ;
; 0.809  ; UG3[8]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.007      ;
; 0.815  ; state.s5      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.014      ;
; 0.815  ; state.s5      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.014      ;
; 0.846  ; state.s6      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.006      ;
; 0.859  ; state.s5      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.392      ;
; 0.862  ; next_state.s7 ; state.s7      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.066      ;
; 0.863  ; UG1[5]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.062      ;
; 0.863  ; UG3[3]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.866  ; UG2[2]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.065      ;
; 0.868  ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.350      ; 1.362      ;
; 0.881  ; UG1[4]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.080      ;
; 0.889  ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.088      ;
; 0.892  ; UG3[1]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.090      ;
; 0.893  ; state.s8      ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.019      ; 1.056      ;
; 0.895  ; UG2[3]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.094      ;
; 0.898  ; state.s9      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.367      ; 1.409      ;
; 0.916  ; B             ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.387      ; 1.447      ;
; 0.918  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.117      ;
; 0.921  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.120      ;
; 0.929  ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.106      ;
; 0.931  ; count[0]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.130      ;
; 0.956  ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.052      ; 1.152      ;
; 0.963  ; B             ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.053      ; 1.160      ;
; 0.964  ; state.s6      ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.015      ; 1.123      ;
; 0.968  ; B             ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.053      ; 1.165      ;
; 0.976  ; count[1]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.175      ;
; 0.976  ; count[1]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.175      ;
; 0.984  ; state.s6      ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.148      ;
; 0.986  ; state.s5      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.059      ; 1.189      ;
; 0.995  ; state.s6      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.020      ; 1.159      ;
; 1.002  ; state.s4      ; UG4[9]        ; clk          ; clk         ; 0.000        ; 0.388      ; 1.534      ;
; 1.010  ; state.s6      ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.016      ; 1.170      ;
; 1.018  ; count[3]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.217      ;
; 1.018  ; count[3]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.217      ;
; 1.023  ; count[2]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.222      ;
; 1.023  ; count[2]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.222      ;
; 1.025  ; count[1]      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.558      ;
; 1.033  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.234      ;
; 1.041  ; UG1[3]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.240      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s2      ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s4      ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s9      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s3      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s6      ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.s8      ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enter_old     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0 ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG4[9]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED2~reg0     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED4~reg0     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[1]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[2]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[3]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[4]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[5]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[6]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[7]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[8]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[9]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[1]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[2]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[3]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[4]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[5]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[6]        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'state.s1'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[0]$latch             ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[1]$latch             ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[4]$latch             ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[5]$latch             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[1]$latch             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[4]$latch             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[5]$latch             ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[0]$latch             ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[3]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[2]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[6]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[1]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[3]$latch             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[6]$latch             ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|inclk[0] ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|outclk   ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[0]$latch|datad       ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[1]$latch|datad       ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[4]$latch|datad       ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[5]$latch|datad       ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]$latch             ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|inclk[0] ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|outclk   ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|inclk[0] ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|outclk   ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]$latch|datac       ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[2]$latch             ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[3]$latch             ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[2]$latch|datac       ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[3]$latch|datac       ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[1]$latch|datad       ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[2]$latch             ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[4]$latch|datad       ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[5]$latch|datad       ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[2]$latch|datac       ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[0]$latch|datad       ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[3]$latch|datad       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[2]$latch|datad       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]$latch|datad       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[1]$latch|datad       ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[3]$latch|datad       ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[4]$latch             ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[5]$latch             ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]$latch|datad       ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1|combout         ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[4]$latch|datac       ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[5]$latch|datac       ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[0]$latch             ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[0]$latch|datac       ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4|combout         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]~1|datab           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[6]~1|datab           ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[6]~4|datad           ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1|combout         ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[6]$latch             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[1]$latch             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[2]$latch             ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|dataa           ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4clkctrl|inclk[0] ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4clkctrl|outclk   ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]$latch|datad       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|combout         ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[1]$latch|datad       ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[2]$latch|datad       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datac       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datac       ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datac       ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datac       ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch             ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[0]$latch             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[3]$latch             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[4]$latch             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS1[5]$latch             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[0]$latch|datac       ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[3]$latch|datac       ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[4]$latch|datac       ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[5]$latch|datac       ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad       ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad       ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad       ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4|combout         ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|inclk[0] ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|outclk   ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS1[6]~4|dataa           ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch             ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch             ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch             ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[6]~1|combout         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[6]~4|datad           ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[6]~1|datab           ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[6]~1|datab           ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[6]~1|combout         ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[6]~4|combout         ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[0]$latch|datac       ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[0]$latch             ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.965 ; 2.332 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.472 ; 2.849 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.059 ; 2.437 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 2.082 ; 2.445 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 2.037 ; 2.395 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 2.060 ; 2.415 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 2.303 ; 2.645 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.308 ; 2.650 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.284 ; 2.664 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 1.834 ; 2.223 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 2.388 ; 2.768 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 2.472 ; 2.849 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 8.650 ; 9.164 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 7.521 ; 7.938 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.386 ; 7.772 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.692 ; 8.104 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.290 ; 7.723 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.261 ; 7.760 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 7.665 ; 8.127 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 8.295 ; 8.787 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.235 ; 7.708 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 8.245 ; 8.759 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 8.650 ; 9.164 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; 8.115 ; 8.655 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 6.986 ; 7.429 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 6.851 ; 7.263 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.157 ; 7.595 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 6.755 ; 7.214 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 6.726 ; 7.251 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 7.130 ; 7.618 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 7.760 ; 8.278 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 6.700 ; 7.199 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 7.710 ; 8.250 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 8.115 ; 8.655 ; Fall       ; state.s1        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.185 ; -1.544 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -1.328 ; -1.686 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.361 ; -1.715 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.427 ; -1.788 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.412 ; -1.760 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.372 ; -1.734 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.358 ; -1.702 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.330 ; -1.686 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.328 ; -1.695 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.363 ; -1.710 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -1.395 ; -1.752 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.665 ; -2.053 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -1.741 ; -2.085 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -2.036 ; -2.432 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.741 ; -2.085 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -2.000 ; -2.376 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -2.294 ; -2.700 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -2.264 ; -2.622 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -2.563 ; -2.928 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -2.512 ; -2.925 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.930 ; -2.269 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -2.399 ; -2.809 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -2.775 ; -3.109 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; -1.977 ; -2.331 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -2.282 ; -2.694 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.977 ; -2.331 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -2.501 ; -2.861 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -2.808 ; -3.160 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -2.808 ; -3.234 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -2.680 ; -3.017 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -2.747 ; -3.120 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -2.360 ; -2.726 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -2.634 ; -3.022 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -3.007 ; -3.344 ; Fall       ; state.s1        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.111 ; 6.112 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.265 ; 6.270 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.391 ; 7.505 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.421 ; 6.391 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 6.188 ; 6.108 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 6.146 ; 6.019 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 5.991 ; 5.918 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 6.188 ; 6.108 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 6.170 ; 6.087 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 5.842 ; 5.751 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 5.707 ; 5.664 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 6.155 ; 6.047 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 6.119 ; 6.011 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 5.658 ; 5.602 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 5.614 ; 5.562 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 5.933 ; 5.861 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 5.929 ; 5.852 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 5.863 ; 5.795 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 6.119 ; 6.011 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 5.953 ; 5.863 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 5.831 ; 5.742 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 5.527 ; 5.455 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 5.650 ; 5.552 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 5.559 ; 5.489 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 5.631 ; 5.539 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 5.611 ; 5.536 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 5.831 ; 5.742 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 5.713 ; 5.626 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 6.564 ; 6.464 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 6.539 ; 6.442 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 6.221 ; 6.133 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 6.269 ; 6.189 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 6.429 ; 6.334 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 6.371 ; 6.285 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 6.564 ; 6.464 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 6.062 ; 6.001 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 5.978 ; 5.978 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.125 ; 6.130 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.256 ; 7.369 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.276 ; 6.247 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 5.513 ; 5.470 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 5.935 ; 5.810 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 5.786 ; 5.714 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 5.974 ; 5.895 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 5.956 ; 5.874 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 5.643 ; 5.553 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 5.513 ; 5.470 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 5.941 ; 5.835 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 5.437 ; 5.385 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 5.480 ; 5.425 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 5.437 ; 5.385 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 5.744 ; 5.673 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 5.740 ; 5.664 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 5.677 ; 5.610 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 5.923 ; 5.818 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 5.763 ; 5.675 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 5.388 ; 5.317 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 5.388 ; 5.317 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 5.507 ; 5.410 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 5.418 ; 5.348 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 5.488 ; 5.398 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 5.468 ; 5.394 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 5.680 ; 5.593 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 5.567 ; 5.481 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 5.844 ; 5.784 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 6.299 ; 6.204 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 5.996 ; 5.910 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 6.042 ; 5.963 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 6.196 ; 6.103 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 6.140 ; 6.056 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 6.324 ; 6.226 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 5.844 ; 5.784 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -0.553 ; -10.784        ;
; state.s1 ; -0.384 ; -0.480         ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; state.s1 ; -0.650 ; -4.131        ;
; clk      ; -0.173 ; -1.859        ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -76.686                      ;
; state.s1 ; 0.348  ; 0.000                        ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.553 ; UG2[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.503      ;
; -0.547 ; UG2[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.539 ; count[1]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.490      ;
; -0.531 ; count[2]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.522 ; UG2[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.472      ;
; -0.516 ; UG2[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.466      ;
; -0.511 ; count[1]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.462      ;
; -0.511 ; UG4[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.460      ;
; -0.505 ; UG4[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.454      ;
; -0.503 ; count[2]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.454      ;
; -0.477 ; UG4[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.426      ;
; -0.471 ; UG4[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.420      ;
; -0.461 ; count[3]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.412      ;
; -0.446 ; count[3]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.397      ;
; -0.426 ; UG2[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.376      ;
; -0.420 ; UG2[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.370      ;
; -0.418 ; UG2[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.368      ;
; -0.412 ; UG2[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.362      ;
; -0.410 ; UG1[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.362      ;
; -0.409 ; UG1[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.361      ;
; -0.404 ; UG1[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.356      ;
; -0.403 ; UG1[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.387 ; UG2[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.337      ;
; -0.387 ; UG4[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.336      ;
; -0.381 ; UG2[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.381 ; UG4[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.330      ;
; -0.380 ; count[0]  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.372 ; UG3[5]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.323      ;
; -0.370 ; UG3[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.366 ; UG2[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.316      ;
; -0.366 ; UG3[5]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.317      ;
; -0.364 ; UG3[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.315      ;
; -0.360 ; UG2[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.310      ;
; -0.352 ; count[0]  ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.350 ; UG4[1]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.299      ;
; -0.344 ; UG4[1]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.293      ;
; -0.342 ; UG4[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.291      ;
; -0.336 ; UG4[5]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.285      ;
; -0.336 ; UG4[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.285      ;
; -0.322 ; UG1[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.274      ;
; -0.321 ; UG4[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.270      ;
; -0.316 ; UG1[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.268      ;
; -0.315 ; UG4[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.264      ;
; -0.302 ; UG4[6]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.251      ;
; -0.298 ; UG1[7]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.250      ;
; -0.293 ; UG3[6]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.292 ; UG1[7]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.244      ;
; -0.288 ; UG3[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.287 ; UG2[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; UG3[6]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.238      ;
; -0.286 ; UG1[3]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.238      ;
; -0.282 ; UG3[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.281 ; UG2[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.231      ;
; -0.280 ; UG1[3]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.232      ;
; -0.278 ; UG3[4]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.229      ;
; -0.272 ; UG3[4]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.223      ;
; -0.266 ; UG1[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.218      ;
; -0.262 ; UG2[2]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.212      ;
; -0.260 ; UG1[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.035     ; 1.212      ;
; -0.260 ; UG3[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.256 ; UG2[2]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.254 ; UG4[9]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.246     ; 0.995      ;
; -0.254 ; UG3[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.249 ; count[1]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.203      ;
; -0.248 ; UG4[9]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.246     ; 0.989      ;
; -0.244 ; count[2]  ; next_state.s8 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.198      ;
; -0.243 ; state.s2  ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.243 ; state.s2  ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.218 ; B         ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[9]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[8]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; B         ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.168      ;
; -0.218 ; state.s5  ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.169      ;
; -0.217 ; B         ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.217 ; B         ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.168      ;
; -0.215 ; UG4[0]    ; next_state.s7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.164      ;
; -0.212 ; UG4[2]    ; LED4~reg0     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.161      ;
; -0.209 ; UG4[0]    ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.158      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.s1'                                                                  ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.384 ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.493      ; 0.902      ;
; -0.311 ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.493      ; 0.829      ;
; -0.044 ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.493      ; 0.873      ;
; -0.039 ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; 0.500        ; 0.708      ; 0.519      ;
; -0.013 ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.454      ; 0.955      ;
; -0.003 ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.493      ; 0.832      ;
; 0.008  ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 0.703      ; 0.683      ;
; 0.043  ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.492      ; 0.937      ;
; 0.066  ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.460      ; 0.943      ;
; 0.091  ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.478      ; 0.874      ;
; 0.111  ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.450      ; 0.888      ;
; 0.119  ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.409      ; 0.839      ;
; 0.121  ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.411      ; 0.839      ;
; 0.123  ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.411      ; 0.837      ;
; 0.128  ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.470      ; 0.829      ;
; 0.141  ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.468      ; 0.876      ;
; 0.142  ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 1.000        ; 0.491      ; 0.837      ;
; 0.155  ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.537      ; 0.870      ;
; 0.157  ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.537      ; 0.868      ;
; 0.160  ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.536      ; 0.864      ;
; 0.164  ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.487      ; 0.871      ;
; 0.165  ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.503      ; 0.887      ;
; 0.167  ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.504      ; 0.886      ;
; 0.167  ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.504      ; 0.885      ;
; 0.175  ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; 0.500        ; 0.703      ; 0.516      ;
; 0.178  ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.504      ; 0.875      ;
; 0.178  ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; 0.500        ; 0.706      ; 0.516      ;
; 0.182  ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; 0.500        ; 0.707      ; 0.513      ;
; 0.187  ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.544      ; 0.845      ;
; 0.214  ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.503      ; 0.838      ;
; 0.215  ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.466      ; 0.800      ;
; 0.218  ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 1.000        ; 0.545      ; 0.815      ;
; 0.220  ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 1.000        ; 0.452      ; 0.781      ;
; 0.221  ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 1.000        ; 0.545      ; 0.812      ;
; 0.234  ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 1.000        ; 0.500      ; 0.754      ;
; 0.245  ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 1.000        ; 0.487      ; 0.790      ;
; 0.266  ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.503      ; 0.785      ;
; 0.266  ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 1.000        ; 0.503      ; 0.785      ;
; 0.344  ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.132      ; 1.675      ;
; 0.558  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.127      ; 1.672      ;
; 0.559  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.130      ; 1.674      ;
; 0.565  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.131      ; 1.669      ;
; 0.585  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.041      ; 1.620      ;
; 0.621  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.039      ; 1.677      ;
; 0.624  ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.132      ; 1.895      ;
; 0.693  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.500        ; 2.040      ; 1.606      ;
; 0.838  ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.130      ; 1.895      ;
; 0.840  ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.127      ; 1.890      ;
; 0.847  ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.131      ; 1.887      ;
; 0.899  ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.041      ; 1.806      ;
; 0.988  ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.040      ; 1.811      ;
; 1.072  ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 1.000        ; 2.039      ; 1.726      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.s1'                                                                   ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.650 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.159      ; 1.614      ;
; -0.569 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.255      ; 1.791      ;
; -0.564 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.256      ; 1.797      ;
; -0.563 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.251      ; 1.793      ;
; -0.561 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.254      ; 1.798      ;
; -0.557 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.161      ; 1.709      ;
; -0.543 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; 0.000        ; 2.161      ; 1.723      ;
; -0.279 ; state.s1  ; SS1[3]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.255      ; 1.601      ;
; -0.276 ; state.s1  ; SS1[4]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.256      ; 1.605      ;
; -0.274 ; state.s1  ; SS1[5]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.254      ; 1.605      ;
; -0.273 ; state.s1  ; SS1[0]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.251      ; 1.603      ;
; -0.253 ; state.s1  ; SS1[2]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.161      ; 1.533      ;
; -0.233 ; state.s1  ; SS1[1]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.161      ; 1.553      ;
; -0.230 ; state.s1  ; SS1[6]$latch ; state.s1     ; state.s1    ; -0.500       ; 2.159      ; 1.554      ;
; -0.058 ; state.s8  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.709      ; 0.681      ;
; -0.057 ; state.s8  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.709      ; 0.682      ;
; -0.009 ; state.s8  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.629      ; 0.650      ;
; 0.001  ; state.s3  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.653      ; 0.684      ;
; 0.001  ; state.s2  ; SS2[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.628      ; 0.659      ;
; 0.014  ; state.s2  ; SS2[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.702      ; 0.746      ;
; 0.015  ; state.s2  ; SS2[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.702      ; 0.747      ;
; 0.019  ; state.s8  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.707      ; 0.756      ;
; 0.025  ; state.s3  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.642      ; 0.697      ;
; 0.026  ; state.s2  ; SS2[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.700      ; 0.756      ;
; 0.028  ; state.s3  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.643      ; 0.701      ;
; 0.042  ; state.s6  ; SS1[3]$latch ; clk          ; state.s1    ; -0.500       ; 0.881      ; 0.453      ;
; 0.043  ; state.s8  ; SS1[4]$latch ; clk          ; state.s1    ; -0.500       ; 0.882      ; 0.455      ;
; 0.049  ; state.s6  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 0.877      ; 0.456      ;
; 0.057  ; state.s8  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.636      ; 0.723      ;
; 0.058  ; state.s6  ; SS1[5]$latch ; clk          ; state.s1    ; -0.500       ; 0.880      ; 0.468      ;
; 0.066  ; state.s4  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.599      ; 0.695      ;
; 0.066  ; state.s8  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.654      ; 0.750      ;
; 0.069  ; state.s2  ; SS2[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.614      ; 0.713      ;
; 0.070  ; state.s8  ; SS3[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.653      ; 0.753      ;
; 0.073  ; state.s6  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.653      ; 0.756      ;
; 0.084  ; state.s3  ; SS3[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.654      ; 0.768      ;
; 0.085  ; state.s3  ; SS3[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.654      ; 0.769      ;
; 0.088  ; state.s3  ; SS3[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.653      ; 0.771      ;
; 0.090  ; state.s8  ; SS3[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.643      ; 0.763      ;
; 0.093  ; state.s3  ; SS3[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.636      ; 0.759      ;
; 0.094  ; state.s8  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.628      ; 0.752      ;
; 0.106  ; state.s4  ; SS4[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.621      ; 0.757      ;
; 0.111  ; state.s6  ; SS3[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.642      ; 0.783      ;
; 0.125  ; state.s2  ; SS2[5]$latch ; clk          ; state.s1    ; 0.000        ; 0.612      ; 0.767      ;
; 0.142  ; state.s4  ; SS4[4]$latch ; clk          ; state.s1    ; 0.000        ; 0.622      ; 0.794      ;
; 0.155  ; state.s2  ; SS2[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.621      ; 0.806      ;
; 0.157  ; state.s4  ; SS4[3]$latch ; clk          ; state.s1    ; 0.000        ; 0.538      ; 0.725      ;
; 0.158  ; state.s4  ; SS4[6]$latch ; clk          ; state.s1    ; 0.000        ; 0.538      ; 0.726      ;
; 0.160  ; state.s4  ; SS4[1]$latch ; clk          ; state.s1    ; 0.000        ; 0.535      ; 0.725      ;
; 0.161  ; state.s8  ; SS4[2]$latch ; clk          ; state.s1    ; 0.000        ; 0.606      ; 0.797      ;
; 0.167  ; state.s8  ; SS1[0]$latch ; clk          ; state.s1    ; -0.500       ; 0.877      ; 0.574      ;
; 0.222  ; state.s4  ; SS4[0]$latch ; clk          ; state.s1    ; 0.000        ; 0.582      ; 0.834      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                             ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.173 ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.173 ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; 0.000        ; 1.405      ; 1.451      ;
; -0.129 ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; 0.000        ; 1.408      ; 1.498      ;
; 0.179  ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187  ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s6 ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s7 ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; count[3]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; count[2]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.269  ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.309  ; count[2]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.359  ; UG3[9]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.478      ;
; 0.359  ; UG1[9]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.478      ;
; 0.362  ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.481      ;
; 0.374  ; state.00000   ; next_state.s1 ; clk          ; clk         ; 0.000        ; -0.140     ; 0.318      ;
; 0.383  ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; -0.154     ; 0.313      ;
; 0.391  ; next_state.s0 ; state.00000   ; clk          ; clk         ; 0.000        ; 0.028      ; 0.503      ;
; 0.409  ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.027      ; 0.520      ;
; 0.416  ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.065      ; 0.565      ;
; 0.428  ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.586      ;
; 0.441  ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.599      ;
; 0.443  ; state.s1      ; UG1[4]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[5]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[7]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[6]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[9]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[8]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[2]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[3]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[0]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.443  ; state.s1      ; UG1[1]        ; state.s1     ; clk         ; -0.500       ; 1.405      ; 1.567      ;
; 0.456  ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.572      ;
; 0.460  ; next_state.s6 ; state.s6      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.612      ;
; 0.463  ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.623      ;
; 0.471  ; count[0]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.472  ; count[0]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.474  ; state.s7      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.791      ;
; 0.477  ; count[1]      ; count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.478  ; count[1]      ; count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.478  ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.795      ;
; 0.483  ; state.s6      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.599      ;
; 0.485  ; state.s5      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.605      ;
; 0.487  ; state.s5      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.607      ;
; 0.492  ; UG1[8]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.611      ;
; 0.493  ; UG3[8]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.494  ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.613      ;
; 0.501  ; next_state.s7 ; state.s7      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.624      ;
; 0.505  ; UG3[3]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.624      ;
; 0.505  ; state.s9      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.815      ;
; 0.505  ; state.s8      ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.623      ;
; 0.507  ; UG1[5]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.626      ;
; 0.510  ; UG2[2]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.629      ;
; 0.512  ; UG3[1]        ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513  ; state.s5      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.834      ;
; 0.514  ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.519  ; UG2[3]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.541  ; count[1]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.661      ;
; 0.543  ; count[0]      ; count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.543  ; UG1[4]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.662      ;
; 0.546  ; count[0]      ; count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.666      ;
; 0.548  ; B             ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.867      ;
; 0.551  ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.660      ;
; 0.557  ; state.s6      ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.675      ;
; 0.561  ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.033      ; 0.678      ;
; 0.561  ; state.s6      ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.031      ; 0.676      ;
; 0.562  ; state.s6      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.034      ; 0.680      ;
; 0.564  ; B             ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.682      ;
; 0.566  ; state.s1      ; next_state.s2 ; state.s1     ; clk         ; -0.500       ; 1.408      ; 1.693      ;
; 0.569  ; count[1]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.689      ;
; 0.571  ; count[1]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.575  ; B             ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.693      ;
; 0.582  ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.587  ; state.s4      ; UG4[9]        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.906      ;
; 0.587  ; state.s6      ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.032      ; 0.703      ;
; 0.589  ; state.s5      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.711      ;
; 0.597  ; count[1]      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.237      ; 0.918      ;
; 0.609  ; count[3]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.729      ;
; 0.611  ; count[3]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.614  ; count[2]      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.734      ;
; 0.616  ; count[2]      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.736      ;
; 0.618  ; UG1[3]        ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.737      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.00000   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; enter_old     ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; next_state.s0 ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG4[9]        ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.00000   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; B             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED2~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED3~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED4~reg0     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[1]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[2]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[3]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[4]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[5]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[6]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[7]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[8]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG1[9]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[1]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[2]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[3]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[4]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[5]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[6]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[7]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[8]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UG2[9]        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'state.s1'                                                        ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[4]$latch             ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[5]$latch             ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[0]$latch             ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[3]$latch             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[4]$latch|datac       ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[5]$latch|datac       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[0]$latch|datac       ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[3]$latch|datac       ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[2]$latch|datad       ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[1]$latch|datad       ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]$latch|datad       ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[2]$latch             ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[1]$latch             ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS1[6]$latch             ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|inclk[0] ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4clkctrl|outclk   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1|combout         ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1|combout         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|dataa           ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]~1|datab           ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[6]~1|datab           ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS1[6]~4|combout         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4|combout         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[6]~4|datad           ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[4]$latch             ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[5]$latch             ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[2]$latch             ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[4]$latch|datac       ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[5]$latch|datac       ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[2]$latch|datac       ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[0]$latch             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[0]$latch|datad       ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[2]$latch|datad       ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[6]$latch|datad       ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[3]$latch|datad       ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[3]$latch|datad       ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[6]$latch|datad       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[0]$latch|datac       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[1]$latch|datad       ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[4]$latch|datad       ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[5]$latch|datad       ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[0]$latch             ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[1]$latch|datad       ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[2]$latch             ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[6]$latch             ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[3]$latch             ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[1]$latch             ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[3]$latch             ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS4[6]$latch             ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[4]$latch             ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[5]$latch             ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|inclk[0] ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]~1clkctrl|outclk   ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS3[1]$latch             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[2]$latch             ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[3]$latch             ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[2]$latch|datac       ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[3]$latch|datac       ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[6]$latch             ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[5]$latch             ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[6]$latch|datac       ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[0]$latch             ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[1]$latch|datad       ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[4]$latch             ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[6]~1clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS3[6]~1clkctrl|outclk   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[6]~4clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS4[6]~4clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[0]$latch|datad       ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[1]$latch             ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[4]$latch|datad       ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[5]$latch|datad       ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[5]$latch|datad       ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[0]$latch|datad       ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[4]$latch|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[1]$latch             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[1]$latch|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; state.s1|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; state.s1|q               ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[0]$latch             ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[4]$latch             ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; state.s1 ; Rise       ; SS2[5]$latch             ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[6]$latch|datac       ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|inclk[0] ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS3[6]~1clkctrl|outclk   ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|inclk[0] ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS4[6]~4clkctrl|outclk   ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[2]$latch|datac       ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; state.s1 ; Fall       ; SS2[3]$latch|datac       ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[6]$latch             ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[2]$latch             ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS2[3]$latch             ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[6]~1clkctrl|inclk[0] ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; state.s1 ; Fall       ; SS2[6]~1clkctrl|outclk   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[1]$latch             ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[4]$latch             ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[5]$latch             ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS4[1]$latch             ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[0]$latch             ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; state.s1 ; Rise       ; SS3[2]$latch             ;
+-------+--------------+----------------+------------------+----------+------------+--------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.289 ; 1.919 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 1.595 ; 2.271 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 1.320 ; 1.967 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 1.327 ; 1.967 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 1.290 ; 1.941 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 1.312 ; 1.949 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 1.456 ; 2.121 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 1.458 ; 2.130 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 1.455 ; 2.111 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 1.188 ; 1.811 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 1.507 ; 2.189 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 1.595 ; 2.271 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 5.407 ; 5.936 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 4.617 ; 5.185 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 4.594 ; 5.109 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 4.743 ; 5.271 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 4.496 ; 5.051 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 4.546 ; 5.041 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 4.711 ; 5.281 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 5.152 ; 5.633 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 4.534 ; 5.081 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 5.132 ; 5.629 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 5.407 ; 5.936 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; 5.047 ; 5.589 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 4.257 ; 4.838 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 4.234 ; 4.757 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 4.383 ; 4.924 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 4.136 ; 4.704 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 4.186 ; 4.694 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 4.351 ; 4.934 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 4.792 ; 5.286 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 4.174 ; 4.721 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 4.772 ; 5.282 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 5.047 ; 5.589 ; Fall       ; state.s1        ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.796 ; -1.417 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.855 ; -1.475 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.874 ; -1.502 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.924 ; -1.550 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.885 ; -1.499 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.895 ; -1.517 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.879 ; -1.495 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.865 ; -1.479 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.855 ; -1.475 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.887 ; -1.505 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.910 ; -1.533 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.095 ; -1.744 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -0.994 ; -1.613 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.183 ; -1.859 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -0.994 ; -1.613 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.181 ; -1.801 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -1.399 ; -1.988 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.295 ; -1.991 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.559 ; -2.175 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -1.536 ; -2.106 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.110 ; -1.786 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.424 ; -2.024 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -1.644 ; -2.388 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; -1.116 ; -1.738 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.317 ; -1.994 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.116 ; -1.738 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.389 ; -2.062 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -1.615 ; -2.287 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.665 ; -2.266 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.511 ; -2.297 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -1.672 ; -2.180 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.344 ; -2.041 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.476 ; -2.101 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -1.721 ; -2.528 ; Fall       ; state.s1        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.857 ; 3.989 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.962 ; 4.109 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.730 ; 5.005 ; Rise       ; clk             ;
; LED4      ; clk        ; 4.033 ; 4.182 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 3.944 ; 3.994 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 3.896 ; 3.949 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 3.844 ; 3.885 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 3.944 ; 3.994 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 3.915 ; 3.970 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 3.725 ; 3.752 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 3.672 ; 3.699 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 3.901 ; 3.936 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 3.907 ; 3.969 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 3.646 ; 3.675 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 3.608 ; 3.638 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 3.805 ; 3.854 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 3.806 ; 3.858 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 3.762 ; 3.810 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 3.907 ; 3.969 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 3.816 ; 3.867 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 3.725 ; 3.761 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 3.536 ; 3.553 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 3.601 ; 3.626 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 3.560 ; 3.578 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 3.608 ; 3.631 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 3.592 ; 3.610 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 3.725 ; 3.761 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 3.657 ; 3.693 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 4.192 ; 4.251 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 4.177 ; 4.242 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.999 ; 4.041 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 4.034 ; 4.090 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 4.136 ; 4.183 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 4.097 ; 4.140 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 4.192 ; 4.251 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.914 ; 3.956 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.772 ; 3.899 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.874 ; 4.014 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.644 ; 4.913 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.941 ; 4.083 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 3.547 ; 3.572 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 3.761 ; 3.812 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 3.714 ; 3.753 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 3.809 ; 3.856 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 3.780 ; 3.832 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 3.598 ; 3.624 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 3.547 ; 3.572 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 3.767 ; 3.800 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 3.497 ; 3.525 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 3.534 ; 3.562 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 3.497 ; 3.525 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 3.687 ; 3.733 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 3.688 ; 3.737 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 3.646 ; 3.691 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 3.785 ; 3.844 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 3.698 ; 3.745 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 3.448 ; 3.464 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 3.448 ; 3.464 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 3.511 ; 3.534 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 3.471 ; 3.488 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 3.517 ; 3.538 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 3.502 ; 3.519 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 3.629 ; 3.663 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 3.564 ; 3.598 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 3.778 ; 3.817 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 4.028 ; 4.090 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.859 ; 3.898 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 3.891 ; 3.944 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 3.990 ; 4.035 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 3.953 ; 3.994 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 4.043 ; 4.099 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.778 ; 3.817 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.748  ; -1.037 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.748  ; -0.173 ; N/A      ; N/A     ; -3.000              ;
;  state.s1        ; -1.450  ; -1.037 ; N/A      ; N/A     ; 0.348               ;
; Design-wide TNS  ; -79.644 ; -8.344 ; 0.0      ; 0.0     ; -76.686             ;
;  clk             ; -64.938 ; -1.859 ; N/A      ; N/A     ; -76.686             ;
;  state.s1        ; -14.706 ; -7.104 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+-------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+--------+------------+-----------------+
; enter            ; clk        ; 2.280 ; 2.719  ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 2.805 ; 3.293  ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 2.364 ; 2.860  ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 2.389 ; 2.863  ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 2.338 ; 2.807  ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 2.367 ; 2.830  ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 2.620 ; 3.087  ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 2.631 ; 3.112  ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 2.607 ; 3.071  ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 2.119 ; 2.588  ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 2.718 ; 3.201  ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 2.805 ; 3.293  ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; 9.638 ; 10.132 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 8.342 ; 8.816  ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 8.230 ; 8.638  ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 8.537 ; 9.003  ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 8.078 ; 8.560  ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 8.091 ; 8.574  ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 8.526 ; 9.013  ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 9.247 ; 9.714  ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 8.067 ; 8.521  ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 9.189 ; 9.670  ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 9.638 ; 10.132 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; 9.016 ; 9.544  ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; 7.720 ; 8.228  ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; 7.608 ; 8.050  ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; 7.915 ; 8.415  ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; 7.456 ; 7.972  ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; 7.469 ; 7.986  ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; 7.904 ; 8.425  ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; 8.625 ; 9.126  ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; 7.445 ; 7.933  ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; 8.567 ; 9.082  ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; 9.016 ; 9.544  ; Fall       ; state.s1        ;
+------------------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.796 ; -1.417 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.855 ; -1.475 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.874 ; -1.502 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.924 ; -1.550 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.885 ; -1.499 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.895 ; -1.517 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.879 ; -1.495 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.865 ; -1.479 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.855 ; -1.475 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.887 ; -1.505 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.910 ; -1.533 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.095 ; -1.744 ; Rise       ; clk             ;
; switch_input[*]  ; state.s1   ; -0.994 ; -1.613 ; Rise       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.183 ; -1.859 ; Rise       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -0.994 ; -1.613 ; Rise       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.181 ; -1.801 ; Rise       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -1.399 ; -1.988 ; Rise       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.295 ; -1.991 ; Rise       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.559 ; -2.175 ; Rise       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -1.536 ; -2.106 ; Rise       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.110 ; -1.786 ; Rise       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.424 ; -2.024 ; Rise       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -1.644 ; -2.388 ; Rise       ; state.s1        ;
; switch_input[*]  ; state.s1   ; -1.116 ; -1.738 ; Fall       ; state.s1        ;
;  switch_input[0] ; state.s1   ; -1.317 ; -1.994 ; Fall       ; state.s1        ;
;  switch_input[1] ; state.s1   ; -1.116 ; -1.738 ; Fall       ; state.s1        ;
;  switch_input[2] ; state.s1   ; -1.389 ; -2.062 ; Fall       ; state.s1        ;
;  switch_input[3] ; state.s1   ; -1.615 ; -2.287 ; Fall       ; state.s1        ;
;  switch_input[4] ; state.s1   ; -1.665 ; -2.266 ; Fall       ; state.s1        ;
;  switch_input[5] ; state.s1   ; -1.511 ; -2.297 ; Fall       ; state.s1        ;
;  switch_input[6] ; state.s1   ; -1.672 ; -2.180 ; Fall       ; state.s1        ;
;  switch_input[7] ; state.s1   ; -1.344 ; -2.041 ; Fall       ; state.s1        ;
;  switch_input[8] ; state.s1   ; -1.476 ; -2.101 ; Fall       ; state.s1        ;
;  switch_input[9] ; state.s1   ; -1.721 ; -2.528 ; Fall       ; state.s1        ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.423 ; 6.511 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.609 ; 6.674 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.717 ; 7.905 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.766 ; 6.803 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 6.640 ; 6.573 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 6.597 ; 6.508 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 6.421 ; 6.362 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 6.640 ; 6.573 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 6.620 ; 6.555 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 6.267 ; 6.199 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 6.118 ; 6.094 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 6.604 ; 6.526 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 6.571 ; 6.491 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 6.080 ; 6.024 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 6.029 ; 5.977 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 6.364 ; 6.303 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 6.373 ; 6.302 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 6.294 ; 6.237 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 6.571 ; 6.491 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 6.387 ; 6.325 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 6.257 ; 6.195 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 5.935 ; 5.880 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 6.062 ; 5.986 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 5.967 ; 5.912 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 6.043 ; 5.973 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 6.020 ; 5.962 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 6.257 ; 6.195 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 6.128 ; 6.068 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 7.089 ; 7.007 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 7.057 ; 6.971 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 6.710 ; 6.641 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 6.764 ; 6.688 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 6.942 ; 6.877 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 6.879 ; 6.811 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 7.089 ; 7.007 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 6.537 ; 6.475 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.772 ; 3.899 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.874 ; 4.014 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.644 ; 4.913 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.941 ; 4.083 ; Rise       ; clk             ;
; SS2[*]    ; state.s1   ; 3.547 ; 3.572 ; Rise       ; state.s1        ;
;  SS2[0]   ; state.s1   ; 3.761 ; 3.812 ; Rise       ; state.s1        ;
;  SS2[1]   ; state.s1   ; 3.714 ; 3.753 ; Rise       ; state.s1        ;
;  SS2[2]   ; state.s1   ; 3.809 ; 3.856 ; Rise       ; state.s1        ;
;  SS2[3]   ; state.s1   ; 3.780 ; 3.832 ; Rise       ; state.s1        ;
;  SS2[4]   ; state.s1   ; 3.598 ; 3.624 ; Rise       ; state.s1        ;
;  SS2[5]   ; state.s1   ; 3.547 ; 3.572 ; Rise       ; state.s1        ;
;  SS2[6]   ; state.s1   ; 3.767 ; 3.800 ; Rise       ; state.s1        ;
; SS3[*]    ; state.s1   ; 3.497 ; 3.525 ; Rise       ; state.s1        ;
;  SS3[0]   ; state.s1   ; 3.534 ; 3.562 ; Rise       ; state.s1        ;
;  SS3[1]   ; state.s1   ; 3.497 ; 3.525 ; Rise       ; state.s1        ;
;  SS3[2]   ; state.s1   ; 3.687 ; 3.733 ; Rise       ; state.s1        ;
;  SS3[3]   ; state.s1   ; 3.688 ; 3.737 ; Rise       ; state.s1        ;
;  SS3[4]   ; state.s1   ; 3.646 ; 3.691 ; Rise       ; state.s1        ;
;  SS3[5]   ; state.s1   ; 3.785 ; 3.844 ; Rise       ; state.s1        ;
;  SS3[6]   ; state.s1   ; 3.698 ; 3.745 ; Rise       ; state.s1        ;
; SS4[*]    ; state.s1   ; 3.448 ; 3.464 ; Rise       ; state.s1        ;
;  SS4[0]   ; state.s1   ; 3.448 ; 3.464 ; Rise       ; state.s1        ;
;  SS4[1]   ; state.s1   ; 3.511 ; 3.534 ; Rise       ; state.s1        ;
;  SS4[2]   ; state.s1   ; 3.471 ; 3.488 ; Rise       ; state.s1        ;
;  SS4[3]   ; state.s1   ; 3.517 ; 3.538 ; Rise       ; state.s1        ;
;  SS4[4]   ; state.s1   ; 3.502 ; 3.519 ; Rise       ; state.s1        ;
;  SS4[5]   ; state.s1   ; 3.629 ; 3.663 ; Rise       ; state.s1        ;
;  SS4[6]   ; state.s1   ; 3.564 ; 3.598 ; Rise       ; state.s1        ;
; SS1[*]    ; state.s1   ; 3.778 ; 3.817 ; Fall       ; state.s1        ;
;  SS1[0]   ; state.s1   ; 4.028 ; 4.090 ; Fall       ; state.s1        ;
;  SS1[1]   ; state.s1   ; 3.859 ; 3.898 ; Fall       ; state.s1        ;
;  SS1[2]   ; state.s1   ; 3.891 ; 3.944 ; Fall       ; state.s1        ;
;  SS1[3]   ; state.s1   ; 3.990 ; 4.035 ; Fall       ; state.s1        ;
;  SS1[4]   ; state.s1   ; 3.953 ; 3.994 ; Fall       ; state.s1        ;
;  SS1[5]   ; state.s1   ; 4.043 ; 4.099 ; Fall       ; state.s1        ;
;  SS1[6]   ; state.s1   ; 3.778 ; 3.817 ; Fall       ; state.s1        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch_input[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED8          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED8          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 336      ; 0        ; 0        ; 0        ;
; state.s1   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; clk        ; state.s1 ; 33       ; 0        ; 5        ; 0        ;
; state.s1   ; state.s1 ; 0        ; 0        ; 7        ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 336      ; 0        ; 0        ; 0        ;
; state.s1   ; clk      ; 11       ; 11       ; 0        ; 0        ;
; clk        ; state.s1 ; 33       ; 0        ; 5        ; 0        ;
; state.s1   ; state.s1 ; 0        ; 0        ; 7        ; 7        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Nov 24 21:26:36 2024
Info: Command: quartus_sta wordle -c wordle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 28 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wordle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.s1 state.s1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.748
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.748             -64.938 clk 
    Info (332119):    -1.450             -14.706 state.s1 
Info (332146): Worst-case hold slack is -1.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.037              -7.104 state.s1 
    Info (332119):    -0.114              -1.240 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 clk 
    Info (332119):     0.404               0.000 state.s1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.459             -51.616 clk 
    Info (332119):    -1.291             -13.267 state.s1 
Info (332146): Worst-case hold slack is -0.901
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.901              -6.129 state.s1 
    Info (332119):    -0.106              -1.129 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.000 clk 
    Info (332119):     0.392               0.000 state.s1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.553             -10.784 clk 
    Info (332119):    -0.384              -0.480 state.s1 
Info (332146): Worst-case hold slack is -0.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.650              -4.131 state.s1 
    Info (332119):    -0.173              -1.859 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.686 clk 
    Info (332119):     0.348               0.000 state.s1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4606 megabytes
    Info: Processing ended: Sun Nov 24 21:26:37 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


