# RLLmath
输入信号通过硬件 ADC 采集为数字信号，以供处理。直接处理数字信号
数据采集：通过定时器中断采样输入信号（待测信号）和参考信号的数据。
输出：生成同步的正弦和余弦波输出到 DAC。
本程序实现了一个锁相环（Phase-Locked Loop, PLL）算法，用于同步输入正弦周期信号的频率和相位。通过实时采样输入信号并对其进行分析，输出同频同相的正弦和余弦信号，可广泛应用于信号处理、通信系统和电力电子领域。

功能实现

采样模块
使用双通道 ADC 模块分别采集输入信号和参考信号，采样率设定为 10 kHz，确保满足最大 1 kHz 信号的奈奎斯特采样定理。
采样数据存储在环形缓冲区中，供后续算法处理。
滤波模块
对采样信号进行低通滤波，去除高频噪声，保留信号的主要频率成分，保证锁相环的鲁棒性。
频率提取
利用过零点检测法提取输入信号的频率，统计信号的周期并计算对应频率。
相位误差计算
使用点积法计算输入信号和参考信号之间的相位差，提高抗噪性能。
动态调整
根据输入信号的频率动态调整锁相环的相位步进值（phaseStep）。
采用比例控制（P 控制器）修正相位累积器，以逐步减少相位误差。
输出信号生成
根据锁相环算法生成同步的正弦信号和余弦信号。
输出信号通过 DAC（或 PWM）模块进行数字-模拟转换，驱动外部电路。
