Simulator report for PC_reg
Sat May 14 12:47:30 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 631 nodes    ;
; Simulation Coverage         ;      30.37 % ;
; Total Number of Transitions ; 10978        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Vector input source                                                                        ; PC_reg.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      30.37 % ;
; Total nodes checked                                 ; 631          ;
; Total output ports checked                          ; 629          ;
; Total output ports with complete 1/0-value coverage ; 191          ;
; Total output ports with no 1/0-value coverage       ; 429          ;
; Total output ports with no 1-value coverage         ; 430          ;
; Total output ports with no 0-value coverage         ; 437          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                  ;
+-----------------------------+-----------------------------+------------------+
; Node Name                   ; Output Port Name            ; Output Port Type ;
+-----------------------------+-----------------------------+------------------+
; |PC_reg|process_0~0         ; |PC_reg|process_0~0         ; out0             ;
; |PC_reg|stack_out~10        ; |PC_reg|stack_out~10        ; out              ;
; |PC_reg|stack_out~12        ; |PC_reg|stack_out~12        ; out              ;
; |PC_reg|stack_reg0~23       ; |PC_reg|stack_reg0~23       ; out              ;
; |PC_reg|stack_reg0~24       ; |PC_reg|stack_reg0~24       ; out              ;
; |PC_reg|stack_reg0~25       ; |PC_reg|stack_reg0~25       ; out              ;
; |PC_reg|stack_reg0~36       ; |PC_reg|stack_reg0~36       ; out              ;
; |PC_reg|stack_reg0~37       ; |PC_reg|stack_reg0~37       ; out              ;
; |PC_reg|stack_reg0~38       ; |PC_reg|stack_reg0~38       ; out              ;
; |PC_reg|stack_reg1~23       ; |PC_reg|stack_reg1~23       ; out              ;
; |PC_reg|stack_reg1~24       ; |PC_reg|stack_reg1~24       ; out              ;
; |PC_reg|stack_reg1~25       ; |PC_reg|stack_reg1~25       ; out              ;
; |PC_reg|stack_reg1~36       ; |PC_reg|stack_reg1~36       ; out              ;
; |PC_reg|stack_reg1~37       ; |PC_reg|stack_reg1~37       ; out              ;
; |PC_reg|stack_reg1~38       ; |PC_reg|stack_reg1~38       ; out              ;
; |PC_reg|stack_reg2~24       ; |PC_reg|stack_reg2~24       ; out              ;
; |PC_reg|stack_reg2~25       ; |PC_reg|stack_reg2~25       ; out              ;
; |PC_reg|stack_reg2~37       ; |PC_reg|stack_reg2~37       ; out              ;
; |PC_reg|stack_reg2~38       ; |PC_reg|stack_reg2~38       ; out              ;
; |PC_reg|stack_reg3~24       ; |PC_reg|stack_reg3~24       ; out              ;
; |PC_reg|stack_reg3~25       ; |PC_reg|stack_reg3~25       ; out              ;
; |PC_reg|stack_reg3~37       ; |PC_reg|stack_reg3~37       ; out              ;
; |PC_reg|stack_reg3~38       ; |PC_reg|stack_reg3~38       ; out              ;
; |PC_reg|stack_reg4~25       ; |PC_reg|stack_reg4~25       ; out              ;
; |PC_reg|stack_reg4~38       ; |PC_reg|stack_reg4~38       ; out              ;
; |PC_reg|stack_reg0[2]~10    ; |PC_reg|stack_reg0[2]~10    ; out              ;
; |PC_reg|stack_reg0[1]~11    ; |PC_reg|stack_reg0[1]~11    ; out              ;
; |PC_reg|stack_reg0[0]~12    ; |PC_reg|stack_reg0[0]~12    ; out              ;
; |PC_reg|stack_reg1[2]~10    ; |PC_reg|stack_reg1[2]~10    ; out              ;
; |PC_reg|stack_reg1[1]~11    ; |PC_reg|stack_reg1[1]~11    ; out              ;
; |PC_reg|stack_reg1[0]~12    ; |PC_reg|stack_reg1[0]~12    ; out              ;
; |PC_reg|stack_reg2[1]~11    ; |PC_reg|stack_reg2[1]~11    ; out              ;
; |PC_reg|stack_reg2[0]~12    ; |PC_reg|stack_reg2[0]~12    ; out              ;
; |PC_reg|stack_reg3[1]~11    ; |PC_reg|stack_reg3[1]~11    ; out              ;
; |PC_reg|stack_reg3[0]~12    ; |PC_reg|stack_reg3[0]~12    ; out              ;
; |PC_reg|stack_reg4[0]~12    ; |PC_reg|stack_reg4[0]~12    ; out              ;
; |PC_reg|nextpc_out~0        ; |PC_reg|nextpc_out~0        ; out              ;
; |PC_reg|nextpc_out~1        ; |PC_reg|nextpc_out~1        ; out              ;
; |PC_reg|nextpc_out~2        ; |PC_reg|nextpc_out~2        ; out              ;
; |PC_reg|nextpc_out~3        ; |PC_reg|nextpc_out~3        ; out              ;
; |PC_reg|nextpc_out~4        ; |PC_reg|nextpc_out~4        ; out              ;
; |PC_reg|nextpc_out~5        ; |PC_reg|nextpc_out~5        ; out              ;
; |PC_reg|nextpc_out~6        ; |PC_reg|nextpc_out~6        ; out              ;
; |PC_reg|nextpc_out~7        ; |PC_reg|nextpc_out~7        ; out              ;
; |PC_reg|nextpc_out~8        ; |PC_reg|nextpc_out~8        ; out              ;
; |PC_reg|nextpc_out~9        ; |PC_reg|nextpc_out~9        ; out              ;
; |PC_reg|nextpc_out~10       ; |PC_reg|nextpc_out~10       ; out              ;
; |PC_reg|nextpc_out~11       ; |PC_reg|nextpc_out~11       ; out              ;
; |PC_reg|nextpc_out~12       ; |PC_reg|nextpc_out~12       ; out              ;
; |PC_reg|nextpc_out~13       ; |PC_reg|nextpc_out~13       ; out              ;
; |PC_reg|nextpc_out~14       ; |PC_reg|nextpc_out~14       ; out              ;
; |PC_reg|nextpc_out~15       ; |PC_reg|nextpc_out~15       ; out              ;
; |PC_reg|nextpc_out~16       ; |PC_reg|nextpc_out~16       ; out              ;
; |PC_reg|nextpc_out~17       ; |PC_reg|nextpc_out~17       ; out              ;
; |PC_reg|nextpc_out~18       ; |PC_reg|nextpc_out~18       ; out              ;
; |PC_reg|nextpc_out~19       ; |PC_reg|nextpc_out~19       ; out              ;
; |PC_reg|nextpc_out~20       ; |PC_reg|nextpc_out~20       ; out              ;
; |PC_reg|nextpc_out~21       ; |PC_reg|nextpc_out~21       ; out              ;
; |PC_reg|nextpc_out~22       ; |PC_reg|nextpc_out~22       ; out              ;
; |PC_reg|nextpc_out~23       ; |PC_reg|nextpc_out~23       ; out              ;
; |PC_reg|nextpc_out~24       ; |PC_reg|nextpc_out~24       ; out              ;
; |PC_reg|nextpc_out~25       ; |PC_reg|nextpc_out~25       ; out              ;
; |PC_reg|process_1~0         ; |PC_reg|process_1~0         ; out0             ;
; |PC_reg|nextpc_out~26       ; |PC_reg|nextpc_out~26       ; out              ;
; |PC_reg|nextpc_out~27       ; |PC_reg|nextpc_out~27       ; out              ;
; |PC_reg|nextpc_out~28       ; |PC_reg|nextpc_out~28       ; out              ;
; |PC_reg|nextpc_out~29       ; |PC_reg|nextpc_out~29       ; out              ;
; |PC_reg|nextpc_out~30       ; |PC_reg|nextpc_out~30       ; out              ;
; |PC_reg|nextpc_out~31       ; |PC_reg|nextpc_out~31       ; out              ;
; |PC_reg|nextpc_out~32       ; |PC_reg|nextpc_out~32       ; out              ;
; |PC_reg|nextpc_out~33       ; |PC_reg|nextpc_out~33       ; out              ;
; |PC_reg|nextpc_out~34       ; |PC_reg|nextpc_out~34       ; out              ;
; |PC_reg|nextpc_out~35       ; |PC_reg|nextpc_out~35       ; out              ;
; |PC_reg|nextpc_out~36       ; |PC_reg|nextpc_out~36       ; out              ;
; |PC_reg|nextpc_out~37       ; |PC_reg|nextpc_out~37       ; out              ;
; |PC_reg|nextpc_out~38       ; |PC_reg|nextpc_out~38       ; out              ;
; |PC_reg|nextpc_out[0]~reg0  ; |PC_reg|nextpc_out[0]~reg0  ; regout           ;
; |PC_reg|process_1~1         ; |PC_reg|process_1~1         ; out0             ;
; |PC_reg|process_1~2         ; |PC_reg|process_1~2         ; out0             ;
; |PC_reg|dbus_out[7]~reg0    ; |PC_reg|dbus_out[7]~reg0    ; regout           ;
; |PC_reg|dbus_out[6]~reg0    ; |PC_reg|dbus_out[6]~reg0    ; regout           ;
; |PC_reg|dbus_out[5]~reg0    ; |PC_reg|dbus_out[5]~reg0    ; regout           ;
; |PC_reg|dbus_out[4]~reg0    ; |PC_reg|dbus_out[4]~reg0    ; regout           ;
; |PC_reg|dbus_out[3]~reg0    ; |PC_reg|dbus_out[3]~reg0    ; regout           ;
; |PC_reg|dbus_out[2]~reg0    ; |PC_reg|dbus_out[2]~reg0    ; regout           ;
; |PC_reg|dbus_out[1]~reg0    ; |PC_reg|dbus_out[1]~reg0    ; regout           ;
; |PC_reg|dbus_out[0]~reg0    ; |PC_reg|dbus_out[0]~reg0    ; regout           ;
; |PC_reg|nextpc_out[12]~reg0 ; |PC_reg|nextpc_out[12]~reg0 ; regout           ;
; |PC_reg|nextpc_out[11]~reg0 ; |PC_reg|nextpc_out[11]~reg0 ; regout           ;
; |PC_reg|nextpc_out[10]~reg0 ; |PC_reg|nextpc_out[10]~reg0 ; regout           ;
; |PC_reg|nextpc_out[9]~reg0  ; |PC_reg|nextpc_out[9]~reg0  ; regout           ;
; |PC_reg|nextpc_out[8]~reg0  ; |PC_reg|nextpc_out[8]~reg0  ; regout           ;
; |PC_reg|nextpc_out[7]~reg0  ; |PC_reg|nextpc_out[7]~reg0  ; regout           ;
; |PC_reg|nextpc_out[6]~reg0  ; |PC_reg|nextpc_out[6]~reg0  ; regout           ;
; |PC_reg|nextpc_out[5]~reg0  ; |PC_reg|nextpc_out[5]~reg0  ; regout           ;
; |PC_reg|nextpc_out[4]~reg0  ; |PC_reg|nextpc_out[4]~reg0  ; regout           ;
; |PC_reg|nextpc_out[3]~reg0  ; |PC_reg|nextpc_out[3]~reg0  ; regout           ;
; |PC_reg|nextpc_out[2]~reg0  ; |PC_reg|nextpc_out[2]~reg0  ; regout           ;
; |PC_reg|nextpc_out[1]~reg0  ; |PC_reg|nextpc_out[1]~reg0  ; regout           ;
; |PC_reg|dbus_out[0]~0       ; |PC_reg|dbus_out[0]~0       ; out0             ;
; |PC_reg|dbus_out[0]~en      ; |PC_reg|dbus_out[0]~en      ; regout           ;
; |PC_reg|dbus_out[0]~1       ; |PC_reg|dbus_out[0]~1       ; out              ;
; |PC_reg|dbus_out[1]~en      ; |PC_reg|dbus_out[1]~en      ; regout           ;
; |PC_reg|dbus_out[1]~2       ; |PC_reg|dbus_out[1]~2       ; out              ;
; |PC_reg|dbus_out[2]~en      ; |PC_reg|dbus_out[2]~en      ; regout           ;
; |PC_reg|dbus_out[2]~3       ; |PC_reg|dbus_out[2]~3       ; out              ;
; |PC_reg|dbus_out[3]~en      ; |PC_reg|dbus_out[3]~en      ; regout           ;
; |PC_reg|dbus_out[3]~4       ; |PC_reg|dbus_out[3]~4       ; out              ;
; |PC_reg|dbus_out[4]~en      ; |PC_reg|dbus_out[4]~en      ; regout           ;
; |PC_reg|dbus_out[4]~5       ; |PC_reg|dbus_out[4]~5       ; out              ;
; |PC_reg|dbus_out[5]~en      ; |PC_reg|dbus_out[5]~en      ; regout           ;
; |PC_reg|dbus_out[5]~6       ; |PC_reg|dbus_out[5]~6       ; out              ;
; |PC_reg|dbus_out[6]~en      ; |PC_reg|dbus_out[6]~en      ; regout           ;
; |PC_reg|dbus_out[6]~7       ; |PC_reg|dbus_out[6]~7       ; out              ;
; |PC_reg|dbus_out[7]~en      ; |PC_reg|dbus_out[7]~en      ; regout           ;
; |PC_reg|dbus_out[7]~8       ; |PC_reg|dbus_out[7]~8       ; out              ;
; |PC_reg|stack_reg3[0]       ; |PC_reg|stack_reg3[0]       ; regout           ;
; |PC_reg|stack_reg2[0]       ; |PC_reg|stack_reg2[0]       ; regout           ;
; |PC_reg|stack_reg2[1]       ; |PC_reg|stack_reg2[1]       ; regout           ;
; |PC_reg|stack_reg1[0]       ; |PC_reg|stack_reg1[0]       ; regout           ;
; |PC_reg|stack_reg1[1]       ; |PC_reg|stack_reg1[1]       ; regout           ;
; |PC_reg|stack_reg0[0]       ; |PC_reg|stack_reg0[0]       ; regout           ;
; |PC_reg|stack_reg0[1]       ; |PC_reg|stack_reg0[1]       ; regout           ;
; |PC_reg|stack_reg0[2]       ; |PC_reg|stack_reg0[2]       ; regout           ;
; |PC_reg|stack_out[2]~reg0   ; |PC_reg|stack_out[2]~reg0   ; regout           ;
; |PC_reg|clk_in              ; |PC_reg|clk_in              ; out              ;
; |PC_reg|addr_in[0]          ; |PC_reg|addr_in[0]          ; out              ;
; |PC_reg|addr_in[1]          ; |PC_reg|addr_in[1]          ; out              ;
; |PC_reg|addr_in[2]          ; |PC_reg|addr_in[2]          ; out              ;
; |PC_reg|addr_in[3]          ; |PC_reg|addr_in[3]          ; out              ;
; |PC_reg|addr_in[4]          ; |PC_reg|addr_in[4]          ; out              ;
; |PC_reg|addr_in[5]          ; |PC_reg|addr_in[5]          ; out              ;
; |PC_reg|addr_in[6]          ; |PC_reg|addr_in[6]          ; out              ;
; |PC_reg|addr_in[7]          ; |PC_reg|addr_in[7]          ; out              ;
; |PC_reg|addr_in[8]          ; |PC_reg|addr_in[8]          ; out              ;
; |PC_reg|addr_in[9]          ; |PC_reg|addr_in[9]          ; out              ;
; |PC_reg|addr_in[10]         ; |PC_reg|addr_in[10]         ; out              ;
; |PC_reg|abus_in[3]          ; |PC_reg|abus_in[3]          ; out              ;
; |PC_reg|dbus_in[0]          ; |PC_reg|dbus_in[0]          ; out              ;
; |PC_reg|dbus_in[1]          ; |PC_reg|dbus_in[1]          ; out              ;
; |PC_reg|dbus_in[2]          ; |PC_reg|dbus_in[2]          ; out              ;
; |PC_reg|dbus_in[3]          ; |PC_reg|dbus_in[3]          ; out              ;
; |PC_reg|dbus_in[4]          ; |PC_reg|dbus_in[4]          ; out              ;
; |PC_reg|dbus_in[5]          ; |PC_reg|dbus_in[5]          ; out              ;
; |PC_reg|dbus_in[6]          ; |PC_reg|dbus_in[6]          ; out              ;
; |PC_reg|dbus_in[7]          ; |PC_reg|dbus_in[7]          ; out              ;
; |PC_reg|inc_pc              ; |PC_reg|inc_pc              ; out              ;
; |PC_reg|load_pc             ; |PC_reg|load_pc             ; out              ;
; |PC_reg|wr_en               ; |PC_reg|wr_en               ; out              ;
; |PC_reg|rd_en               ; |PC_reg|rd_en               ; out              ;
; |PC_reg|stack_pop           ; |PC_reg|stack_pop           ; out              ;
; |PC_reg|nextpc_out[0]       ; |PC_reg|nextpc_out[0]       ; pin_out          ;
; |PC_reg|nextpc_out[1]       ; |PC_reg|nextpc_out[1]       ; pin_out          ;
; |PC_reg|nextpc_out[2]       ; |PC_reg|nextpc_out[2]       ; pin_out          ;
; |PC_reg|nextpc_out[3]       ; |PC_reg|nextpc_out[3]       ; pin_out          ;
; |PC_reg|nextpc_out[4]       ; |PC_reg|nextpc_out[4]       ; pin_out          ;
; |PC_reg|nextpc_out[5]       ; |PC_reg|nextpc_out[5]       ; pin_out          ;
; |PC_reg|nextpc_out[6]       ; |PC_reg|nextpc_out[6]       ; pin_out          ;
; |PC_reg|nextpc_out[7]       ; |PC_reg|nextpc_out[7]       ; pin_out          ;
; |PC_reg|nextpc_out[8]       ; |PC_reg|nextpc_out[8]       ; pin_out          ;
; |PC_reg|nextpc_out[9]       ; |PC_reg|nextpc_out[9]       ; pin_out          ;
; |PC_reg|nextpc_out[10]      ; |PC_reg|nextpc_out[10]      ; pin_out          ;
; |PC_reg|nextpc_out[11]      ; |PC_reg|nextpc_out[11]      ; pin_out          ;
; |PC_reg|nextpc_out[12]      ; |PC_reg|nextpc_out[12]      ; pin_out          ;
; |PC_reg|stack_in[0]         ; |PC_reg|stack_in[0]         ; out              ;
; |PC_reg|stack_in[1]         ; |PC_reg|stack_in[1]         ; out              ;
; |PC_reg|stack_in[2]         ; |PC_reg|stack_in[2]         ; out              ;
; |PC_reg|stack_in[3]         ; |PC_reg|stack_in[3]         ; out              ;
; |PC_reg|stack_in[4]         ; |PC_reg|stack_in[4]         ; out              ;
; |PC_reg|stack_in[5]         ; |PC_reg|stack_in[5]         ; out              ;
; |PC_reg|stack_out[2]        ; |PC_reg|stack_out[2]        ; pin_out          ;
; |PC_reg|dbus_out[0]         ; |PC_reg|dbus_out[0]         ; pin_out          ;
; |PC_reg|dbus_out[1]         ; |PC_reg|dbus_out[1]         ; pin_out          ;
; |PC_reg|dbus_out[2]         ; |PC_reg|dbus_out[2]         ; pin_out          ;
; |PC_reg|dbus_out[3]         ; |PC_reg|dbus_out[3]         ; pin_out          ;
; |PC_reg|dbus_out[4]         ; |PC_reg|dbus_out[4]         ; pin_out          ;
; |PC_reg|dbus_out[5]         ; |PC_reg|dbus_out[5]         ; pin_out          ;
; |PC_reg|dbus_out[6]         ; |PC_reg|dbus_out[6]         ; pin_out          ;
; |PC_reg|dbus_out[7]         ; |PC_reg|dbus_out[7]         ; pin_out          ;
; |PC_reg|Add0~0              ; |PC_reg|Add0~0              ; out0             ;
; |PC_reg|Add0~1              ; |PC_reg|Add0~1              ; out0             ;
; |PC_reg|Add0~2              ; |PC_reg|Add0~2              ; out0             ;
; |PC_reg|Add0~3              ; |PC_reg|Add0~3              ; out0             ;
; |PC_reg|Add0~4              ; |PC_reg|Add0~4              ; out0             ;
; |PC_reg|Add0~5              ; |PC_reg|Add0~5              ; out0             ;
; |PC_reg|Add0~6              ; |PC_reg|Add0~6              ; out0             ;
; |PC_reg|Add0~7              ; |PC_reg|Add0~7              ; out0             ;
; |PC_reg|Add0~8              ; |PC_reg|Add0~8              ; out0             ;
; |PC_reg|Add0~9              ; |PC_reg|Add0~9              ; out0             ;
; |PC_reg|Equal0~0            ; |PC_reg|Equal0~0            ; out0             ;
; |PC_reg|Equal1~0            ; |PC_reg|Equal1~0            ; out0             ;
+-----------------------------+-----------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |PC_reg|stack_reg7[0]~0    ; |PC_reg|stack_reg7[0]~0    ; out              ;
; |PC_reg|stack_out~0        ; |PC_reg|stack_out~0        ; out              ;
; |PC_reg|stack_out~1        ; |PC_reg|stack_out~1        ; out              ;
; |PC_reg|stack_out~2        ; |PC_reg|stack_out~2        ; out              ;
; |PC_reg|stack_out~3        ; |PC_reg|stack_out~3        ; out              ;
; |PC_reg|stack_out~4        ; |PC_reg|stack_out~4        ; out              ;
; |PC_reg|stack_out~5        ; |PC_reg|stack_out~5        ; out              ;
; |PC_reg|stack_out~6        ; |PC_reg|stack_out~6        ; out              ;
; |PC_reg|stack_out~7        ; |PC_reg|stack_out~7        ; out              ;
; |PC_reg|stack_out~8        ; |PC_reg|stack_out~8        ; out              ;
; |PC_reg|stack_out~9        ; |PC_reg|stack_out~9        ; out              ;
; |PC_reg|stack_reg0~13      ; |PC_reg|stack_reg0~13      ; out              ;
; |PC_reg|stack_reg0~14      ; |PC_reg|stack_reg0~14      ; out              ;
; |PC_reg|stack_reg0~15      ; |PC_reg|stack_reg0~15      ; out              ;
; |PC_reg|stack_reg0~16      ; |PC_reg|stack_reg0~16      ; out              ;
; |PC_reg|stack_reg0~17      ; |PC_reg|stack_reg0~17      ; out              ;
; |PC_reg|stack_reg0~18      ; |PC_reg|stack_reg0~18      ; out              ;
; |PC_reg|stack_reg0~19      ; |PC_reg|stack_reg0~19      ; out              ;
; |PC_reg|stack_reg0~20      ; |PC_reg|stack_reg0~20      ; out              ;
; |PC_reg|stack_reg0~21      ; |PC_reg|stack_reg0~21      ; out              ;
; |PC_reg|stack_reg0~22      ; |PC_reg|stack_reg0~22      ; out              ;
; |PC_reg|stack_reg0~26      ; |PC_reg|stack_reg0~26      ; out              ;
; |PC_reg|stack_reg0~27      ; |PC_reg|stack_reg0~27      ; out              ;
; |PC_reg|stack_reg0~28      ; |PC_reg|stack_reg0~28      ; out              ;
; |PC_reg|stack_reg0~29      ; |PC_reg|stack_reg0~29      ; out              ;
; |PC_reg|stack_reg0~30      ; |PC_reg|stack_reg0~30      ; out              ;
; |PC_reg|stack_reg0~31      ; |PC_reg|stack_reg0~31      ; out              ;
; |PC_reg|stack_reg0~32      ; |PC_reg|stack_reg0~32      ; out              ;
; |PC_reg|stack_reg0~33      ; |PC_reg|stack_reg0~33      ; out              ;
; |PC_reg|stack_reg0~34      ; |PC_reg|stack_reg0~34      ; out              ;
; |PC_reg|stack_reg0~35      ; |PC_reg|stack_reg0~35      ; out              ;
; |PC_reg|stack_reg1~13      ; |PC_reg|stack_reg1~13      ; out              ;
; |PC_reg|stack_reg1~14      ; |PC_reg|stack_reg1~14      ; out              ;
; |PC_reg|stack_reg1~15      ; |PC_reg|stack_reg1~15      ; out              ;
; |PC_reg|stack_reg1~16      ; |PC_reg|stack_reg1~16      ; out              ;
; |PC_reg|stack_reg1~17      ; |PC_reg|stack_reg1~17      ; out              ;
; |PC_reg|stack_reg1~18      ; |PC_reg|stack_reg1~18      ; out              ;
; |PC_reg|stack_reg1~19      ; |PC_reg|stack_reg1~19      ; out              ;
; |PC_reg|stack_reg1~20      ; |PC_reg|stack_reg1~20      ; out              ;
; |PC_reg|stack_reg1~21      ; |PC_reg|stack_reg1~21      ; out              ;
; |PC_reg|stack_reg1~22      ; |PC_reg|stack_reg1~22      ; out              ;
; |PC_reg|stack_reg1~26      ; |PC_reg|stack_reg1~26      ; out              ;
; |PC_reg|stack_reg1~27      ; |PC_reg|stack_reg1~27      ; out              ;
; |PC_reg|stack_reg1~28      ; |PC_reg|stack_reg1~28      ; out              ;
; |PC_reg|stack_reg1~29      ; |PC_reg|stack_reg1~29      ; out              ;
; |PC_reg|stack_reg1~30      ; |PC_reg|stack_reg1~30      ; out              ;
; |PC_reg|stack_reg1~31      ; |PC_reg|stack_reg1~31      ; out              ;
; |PC_reg|stack_reg1~32      ; |PC_reg|stack_reg1~32      ; out              ;
; |PC_reg|stack_reg1~33      ; |PC_reg|stack_reg1~33      ; out              ;
; |PC_reg|stack_reg1~34      ; |PC_reg|stack_reg1~34      ; out              ;
; |PC_reg|stack_reg1~35      ; |PC_reg|stack_reg1~35      ; out              ;
; |PC_reg|stack_reg2~13      ; |PC_reg|stack_reg2~13      ; out              ;
; |PC_reg|stack_reg2~14      ; |PC_reg|stack_reg2~14      ; out              ;
; |PC_reg|stack_reg2~15      ; |PC_reg|stack_reg2~15      ; out              ;
; |PC_reg|stack_reg2~16      ; |PC_reg|stack_reg2~16      ; out              ;
; |PC_reg|stack_reg2~17      ; |PC_reg|stack_reg2~17      ; out              ;
; |PC_reg|stack_reg2~18      ; |PC_reg|stack_reg2~18      ; out              ;
; |PC_reg|stack_reg2~19      ; |PC_reg|stack_reg2~19      ; out              ;
; |PC_reg|stack_reg2~20      ; |PC_reg|stack_reg2~20      ; out              ;
; |PC_reg|stack_reg2~21      ; |PC_reg|stack_reg2~21      ; out              ;
; |PC_reg|stack_reg2~22      ; |PC_reg|stack_reg2~22      ; out              ;
; |PC_reg|stack_reg2~23      ; |PC_reg|stack_reg2~23      ; out              ;
; |PC_reg|stack_reg2~26      ; |PC_reg|stack_reg2~26      ; out              ;
; |PC_reg|stack_reg2~27      ; |PC_reg|stack_reg2~27      ; out              ;
; |PC_reg|stack_reg2~28      ; |PC_reg|stack_reg2~28      ; out              ;
; |PC_reg|stack_reg2~29      ; |PC_reg|stack_reg2~29      ; out              ;
; |PC_reg|stack_reg2~30      ; |PC_reg|stack_reg2~30      ; out              ;
; |PC_reg|stack_reg2~31      ; |PC_reg|stack_reg2~31      ; out              ;
; |PC_reg|stack_reg2~32      ; |PC_reg|stack_reg2~32      ; out              ;
; |PC_reg|stack_reg2~33      ; |PC_reg|stack_reg2~33      ; out              ;
; |PC_reg|stack_reg2~34      ; |PC_reg|stack_reg2~34      ; out              ;
; |PC_reg|stack_reg2~35      ; |PC_reg|stack_reg2~35      ; out              ;
; |PC_reg|stack_reg2~36      ; |PC_reg|stack_reg2~36      ; out              ;
; |PC_reg|stack_reg3~13      ; |PC_reg|stack_reg3~13      ; out              ;
; |PC_reg|stack_reg3~14      ; |PC_reg|stack_reg3~14      ; out              ;
; |PC_reg|stack_reg3~15      ; |PC_reg|stack_reg3~15      ; out              ;
; |PC_reg|stack_reg3~16      ; |PC_reg|stack_reg3~16      ; out              ;
; |PC_reg|stack_reg3~17      ; |PC_reg|stack_reg3~17      ; out              ;
; |PC_reg|stack_reg3~18      ; |PC_reg|stack_reg3~18      ; out              ;
; |PC_reg|stack_reg3~19      ; |PC_reg|stack_reg3~19      ; out              ;
; |PC_reg|stack_reg3~20      ; |PC_reg|stack_reg3~20      ; out              ;
; |PC_reg|stack_reg3~21      ; |PC_reg|stack_reg3~21      ; out              ;
; |PC_reg|stack_reg3~22      ; |PC_reg|stack_reg3~22      ; out              ;
; |PC_reg|stack_reg3~23      ; |PC_reg|stack_reg3~23      ; out              ;
; |PC_reg|stack_reg3~26      ; |PC_reg|stack_reg3~26      ; out              ;
; |PC_reg|stack_reg3~27      ; |PC_reg|stack_reg3~27      ; out              ;
; |PC_reg|stack_reg3~28      ; |PC_reg|stack_reg3~28      ; out              ;
; |PC_reg|stack_reg3~29      ; |PC_reg|stack_reg3~29      ; out              ;
; |PC_reg|stack_reg3~30      ; |PC_reg|stack_reg3~30      ; out              ;
; |PC_reg|stack_reg3~31      ; |PC_reg|stack_reg3~31      ; out              ;
; |PC_reg|stack_reg3~32      ; |PC_reg|stack_reg3~32      ; out              ;
; |PC_reg|stack_reg3~33      ; |PC_reg|stack_reg3~33      ; out              ;
; |PC_reg|stack_reg3~34      ; |PC_reg|stack_reg3~34      ; out              ;
; |PC_reg|stack_reg3~35      ; |PC_reg|stack_reg3~35      ; out              ;
; |PC_reg|stack_reg3~36      ; |PC_reg|stack_reg3~36      ; out              ;
; |PC_reg|stack_reg4~13      ; |PC_reg|stack_reg4~13      ; out              ;
; |PC_reg|stack_reg4~14      ; |PC_reg|stack_reg4~14      ; out              ;
; |PC_reg|stack_reg4~15      ; |PC_reg|stack_reg4~15      ; out              ;
; |PC_reg|stack_reg4~16      ; |PC_reg|stack_reg4~16      ; out              ;
; |PC_reg|stack_reg4~17      ; |PC_reg|stack_reg4~17      ; out              ;
; |PC_reg|stack_reg4~18      ; |PC_reg|stack_reg4~18      ; out              ;
; |PC_reg|stack_reg4~19      ; |PC_reg|stack_reg4~19      ; out              ;
; |PC_reg|stack_reg4~20      ; |PC_reg|stack_reg4~20      ; out              ;
; |PC_reg|stack_reg4~21      ; |PC_reg|stack_reg4~21      ; out              ;
; |PC_reg|stack_reg4~22      ; |PC_reg|stack_reg4~22      ; out              ;
; |PC_reg|stack_reg4~23      ; |PC_reg|stack_reg4~23      ; out              ;
; |PC_reg|stack_reg4~24      ; |PC_reg|stack_reg4~24      ; out              ;
; |PC_reg|stack_reg4~26      ; |PC_reg|stack_reg4~26      ; out              ;
; |PC_reg|stack_reg4~27      ; |PC_reg|stack_reg4~27      ; out              ;
; |PC_reg|stack_reg4~28      ; |PC_reg|stack_reg4~28      ; out              ;
; |PC_reg|stack_reg4~29      ; |PC_reg|stack_reg4~29      ; out              ;
; |PC_reg|stack_reg4~30      ; |PC_reg|stack_reg4~30      ; out              ;
; |PC_reg|stack_reg4~31      ; |PC_reg|stack_reg4~31      ; out              ;
; |PC_reg|stack_reg4~32      ; |PC_reg|stack_reg4~32      ; out              ;
; |PC_reg|stack_reg4~33      ; |PC_reg|stack_reg4~33      ; out              ;
; |PC_reg|stack_reg4~34      ; |PC_reg|stack_reg4~34      ; out              ;
; |PC_reg|stack_reg4~35      ; |PC_reg|stack_reg4~35      ; out              ;
; |PC_reg|stack_reg4~36      ; |PC_reg|stack_reg4~36      ; out              ;
; |PC_reg|stack_reg4~37      ; |PC_reg|stack_reg4~37      ; out              ;
; |PC_reg|stack_reg5~13      ; |PC_reg|stack_reg5~13      ; out              ;
; |PC_reg|stack_reg5~14      ; |PC_reg|stack_reg5~14      ; out              ;
; |PC_reg|stack_reg5~15      ; |PC_reg|stack_reg5~15      ; out              ;
; |PC_reg|stack_reg5~16      ; |PC_reg|stack_reg5~16      ; out              ;
; |PC_reg|stack_reg5~17      ; |PC_reg|stack_reg5~17      ; out              ;
; |PC_reg|stack_reg5~18      ; |PC_reg|stack_reg5~18      ; out              ;
; |PC_reg|stack_reg5~19      ; |PC_reg|stack_reg5~19      ; out              ;
; |PC_reg|stack_reg5~20      ; |PC_reg|stack_reg5~20      ; out              ;
; |PC_reg|stack_reg5~21      ; |PC_reg|stack_reg5~21      ; out              ;
; |PC_reg|stack_reg5~22      ; |PC_reg|stack_reg5~22      ; out              ;
; |PC_reg|stack_reg5~23      ; |PC_reg|stack_reg5~23      ; out              ;
; |PC_reg|stack_reg5~24      ; |PC_reg|stack_reg5~24      ; out              ;
; |PC_reg|stack_reg5~25      ; |PC_reg|stack_reg5~25      ; out              ;
; |PC_reg|stack_reg5~26      ; |PC_reg|stack_reg5~26      ; out              ;
; |PC_reg|stack_reg5~27      ; |PC_reg|stack_reg5~27      ; out              ;
; |PC_reg|stack_reg5~28      ; |PC_reg|stack_reg5~28      ; out              ;
; |PC_reg|stack_reg5~29      ; |PC_reg|stack_reg5~29      ; out              ;
; |PC_reg|stack_reg5~30      ; |PC_reg|stack_reg5~30      ; out              ;
; |PC_reg|stack_reg5~31      ; |PC_reg|stack_reg5~31      ; out              ;
; |PC_reg|stack_reg5~32      ; |PC_reg|stack_reg5~32      ; out              ;
; |PC_reg|stack_reg5~33      ; |PC_reg|stack_reg5~33      ; out              ;
; |PC_reg|stack_reg5~34      ; |PC_reg|stack_reg5~34      ; out              ;
; |PC_reg|stack_reg5~35      ; |PC_reg|stack_reg5~35      ; out              ;
; |PC_reg|stack_reg5~36      ; |PC_reg|stack_reg5~36      ; out              ;
; |PC_reg|stack_reg5~37      ; |PC_reg|stack_reg5~37      ; out              ;
; |PC_reg|stack_reg5~38      ; |PC_reg|stack_reg5~38      ; out              ;
; |PC_reg|stack_reg6~13      ; |PC_reg|stack_reg6~13      ; out              ;
; |PC_reg|stack_reg6~14      ; |PC_reg|stack_reg6~14      ; out              ;
; |PC_reg|stack_reg6~15      ; |PC_reg|stack_reg6~15      ; out              ;
; |PC_reg|stack_reg6~16      ; |PC_reg|stack_reg6~16      ; out              ;
; |PC_reg|stack_reg6~17      ; |PC_reg|stack_reg6~17      ; out              ;
; |PC_reg|stack_reg6~18      ; |PC_reg|stack_reg6~18      ; out              ;
; |PC_reg|stack_reg6~19      ; |PC_reg|stack_reg6~19      ; out              ;
; |PC_reg|stack_reg6~20      ; |PC_reg|stack_reg6~20      ; out              ;
; |PC_reg|stack_reg6~21      ; |PC_reg|stack_reg6~21      ; out              ;
; |PC_reg|stack_reg6~22      ; |PC_reg|stack_reg6~22      ; out              ;
; |PC_reg|stack_reg6~23      ; |PC_reg|stack_reg6~23      ; out              ;
; |PC_reg|stack_reg6~24      ; |PC_reg|stack_reg6~24      ; out              ;
; |PC_reg|stack_reg6~25      ; |PC_reg|stack_reg6~25      ; out              ;
; |PC_reg|stack_reg6~26      ; |PC_reg|stack_reg6~26      ; out              ;
; |PC_reg|stack_reg6~27      ; |PC_reg|stack_reg6~27      ; out              ;
; |PC_reg|stack_reg6~28      ; |PC_reg|stack_reg6~28      ; out              ;
; |PC_reg|stack_reg6~29      ; |PC_reg|stack_reg6~29      ; out              ;
; |PC_reg|stack_reg6~30      ; |PC_reg|stack_reg6~30      ; out              ;
; |PC_reg|stack_reg6~31      ; |PC_reg|stack_reg6~31      ; out              ;
; |PC_reg|stack_reg6~32      ; |PC_reg|stack_reg6~32      ; out              ;
; |PC_reg|stack_reg6~33      ; |PC_reg|stack_reg6~33      ; out              ;
; |PC_reg|stack_reg6~34      ; |PC_reg|stack_reg6~34      ; out              ;
; |PC_reg|stack_reg6~35      ; |PC_reg|stack_reg6~35      ; out              ;
; |PC_reg|stack_reg6~36      ; |PC_reg|stack_reg6~36      ; out              ;
; |PC_reg|stack_reg6~37      ; |PC_reg|stack_reg6~37      ; out              ;
; |PC_reg|stack_reg6~38      ; |PC_reg|stack_reg6~38      ; out              ;
; |PC_reg|stack_reg7~13      ; |PC_reg|stack_reg7~13      ; out              ;
; |PC_reg|stack_reg7~14      ; |PC_reg|stack_reg7~14      ; out              ;
; |PC_reg|stack_reg7~15      ; |PC_reg|stack_reg7~15      ; out              ;
; |PC_reg|stack_reg7~16      ; |PC_reg|stack_reg7~16      ; out              ;
; |PC_reg|stack_reg7~17      ; |PC_reg|stack_reg7~17      ; out              ;
; |PC_reg|stack_reg7~18      ; |PC_reg|stack_reg7~18      ; out              ;
; |PC_reg|stack_reg7~19      ; |PC_reg|stack_reg7~19      ; out              ;
; |PC_reg|stack_reg7~20      ; |PC_reg|stack_reg7~20      ; out              ;
; |PC_reg|stack_reg7~21      ; |PC_reg|stack_reg7~21      ; out              ;
; |PC_reg|stack_reg7~22      ; |PC_reg|stack_reg7~22      ; out              ;
; |PC_reg|stack_reg7~23      ; |PC_reg|stack_reg7~23      ; out              ;
; |PC_reg|stack_reg7~24      ; |PC_reg|stack_reg7~24      ; out              ;
; |PC_reg|stack_reg7~25      ; |PC_reg|stack_reg7~25      ; out              ;
; |PC_reg|stack_reg7~26      ; |PC_reg|stack_reg7~26      ; out              ;
; |PC_reg|stack_reg7~27      ; |PC_reg|stack_reg7~27      ; out              ;
; |PC_reg|stack_reg7~28      ; |PC_reg|stack_reg7~28      ; out              ;
; |PC_reg|stack_reg7~29      ; |PC_reg|stack_reg7~29      ; out              ;
; |PC_reg|stack_reg7~30      ; |PC_reg|stack_reg7~30      ; out              ;
; |PC_reg|stack_reg7~31      ; |PC_reg|stack_reg7~31      ; out              ;
; |PC_reg|stack_reg7~32      ; |PC_reg|stack_reg7~32      ; out              ;
; |PC_reg|stack_reg7~33      ; |PC_reg|stack_reg7~33      ; out              ;
; |PC_reg|stack_reg7~34      ; |PC_reg|stack_reg7~34      ; out              ;
; |PC_reg|stack_reg7~35      ; |PC_reg|stack_reg7~35      ; out              ;
; |PC_reg|stack_reg7~36      ; |PC_reg|stack_reg7~36      ; out              ;
; |PC_reg|stack_reg7~37      ; |PC_reg|stack_reg7~37      ; out              ;
; |PC_reg|stack_reg7~38      ; |PC_reg|stack_reg7~38      ; out              ;
; |PC_reg|stack_reg0[12]~0   ; |PC_reg|stack_reg0[12]~0   ; out              ;
; |PC_reg|stack_reg0[11]~1   ; |PC_reg|stack_reg0[11]~1   ; out              ;
; |PC_reg|stack_reg0[10]~2   ; |PC_reg|stack_reg0[10]~2   ; out              ;
; |PC_reg|stack_reg0[9]~3    ; |PC_reg|stack_reg0[9]~3    ; out              ;
; |PC_reg|stack_reg0[8]~4    ; |PC_reg|stack_reg0[8]~4    ; out              ;
; |PC_reg|stack_reg0[7]~5    ; |PC_reg|stack_reg0[7]~5    ; out              ;
; |PC_reg|stack_reg0[6]~6    ; |PC_reg|stack_reg0[6]~6    ; out              ;
; |PC_reg|stack_reg0[5]~7    ; |PC_reg|stack_reg0[5]~7    ; out              ;
; |PC_reg|stack_reg0[4]~8    ; |PC_reg|stack_reg0[4]~8    ; out              ;
; |PC_reg|stack_reg0[3]~9    ; |PC_reg|stack_reg0[3]~9    ; out              ;
; |PC_reg|stack_reg1[12]~0   ; |PC_reg|stack_reg1[12]~0   ; out              ;
; |PC_reg|stack_reg1[11]~1   ; |PC_reg|stack_reg1[11]~1   ; out              ;
; |PC_reg|stack_reg1[10]~2   ; |PC_reg|stack_reg1[10]~2   ; out              ;
; |PC_reg|stack_reg1[9]~3    ; |PC_reg|stack_reg1[9]~3    ; out              ;
; |PC_reg|stack_reg1[8]~4    ; |PC_reg|stack_reg1[8]~4    ; out              ;
; |PC_reg|stack_reg1[7]~5    ; |PC_reg|stack_reg1[7]~5    ; out              ;
; |PC_reg|stack_reg1[6]~6    ; |PC_reg|stack_reg1[6]~6    ; out              ;
; |PC_reg|stack_reg1[5]~7    ; |PC_reg|stack_reg1[5]~7    ; out              ;
; |PC_reg|stack_reg1[4]~8    ; |PC_reg|stack_reg1[4]~8    ; out              ;
; |PC_reg|stack_reg1[3]~9    ; |PC_reg|stack_reg1[3]~9    ; out              ;
; |PC_reg|stack_reg2[12]~0   ; |PC_reg|stack_reg2[12]~0   ; out              ;
; |PC_reg|stack_reg2[11]~1   ; |PC_reg|stack_reg2[11]~1   ; out              ;
; |PC_reg|stack_reg2[10]~2   ; |PC_reg|stack_reg2[10]~2   ; out              ;
; |PC_reg|stack_reg2[9]~3    ; |PC_reg|stack_reg2[9]~3    ; out              ;
; |PC_reg|stack_reg2[8]~4    ; |PC_reg|stack_reg2[8]~4    ; out              ;
; |PC_reg|stack_reg2[7]~5    ; |PC_reg|stack_reg2[7]~5    ; out              ;
; |PC_reg|stack_reg2[6]~6    ; |PC_reg|stack_reg2[6]~6    ; out              ;
; |PC_reg|stack_reg2[5]~7    ; |PC_reg|stack_reg2[5]~7    ; out              ;
; |PC_reg|stack_reg2[4]~8    ; |PC_reg|stack_reg2[4]~8    ; out              ;
; |PC_reg|stack_reg2[3]~9    ; |PC_reg|stack_reg2[3]~9    ; out              ;
; |PC_reg|stack_reg2[2]~10   ; |PC_reg|stack_reg2[2]~10   ; out              ;
; |PC_reg|stack_reg3[12]~0   ; |PC_reg|stack_reg3[12]~0   ; out              ;
; |PC_reg|stack_reg3[11]~1   ; |PC_reg|stack_reg3[11]~1   ; out              ;
; |PC_reg|stack_reg3[10]~2   ; |PC_reg|stack_reg3[10]~2   ; out              ;
; |PC_reg|stack_reg3[9]~3    ; |PC_reg|stack_reg3[9]~3    ; out              ;
; |PC_reg|stack_reg3[8]~4    ; |PC_reg|stack_reg3[8]~4    ; out              ;
; |PC_reg|stack_reg3[7]~5    ; |PC_reg|stack_reg3[7]~5    ; out              ;
; |PC_reg|stack_reg3[6]~6    ; |PC_reg|stack_reg3[6]~6    ; out              ;
; |PC_reg|stack_reg3[5]~7    ; |PC_reg|stack_reg3[5]~7    ; out              ;
; |PC_reg|stack_reg3[4]~8    ; |PC_reg|stack_reg3[4]~8    ; out              ;
; |PC_reg|stack_reg3[3]~9    ; |PC_reg|stack_reg3[3]~9    ; out              ;
; |PC_reg|stack_reg3[2]~10   ; |PC_reg|stack_reg3[2]~10   ; out              ;
; |PC_reg|stack_reg4[12]~0   ; |PC_reg|stack_reg4[12]~0   ; out              ;
; |PC_reg|stack_reg4[11]~1   ; |PC_reg|stack_reg4[11]~1   ; out              ;
; |PC_reg|stack_reg4[10]~2   ; |PC_reg|stack_reg4[10]~2   ; out              ;
; |PC_reg|stack_reg4[9]~3    ; |PC_reg|stack_reg4[9]~3    ; out              ;
; |PC_reg|stack_reg4[8]~4    ; |PC_reg|stack_reg4[8]~4    ; out              ;
; |PC_reg|stack_reg4[7]~5    ; |PC_reg|stack_reg4[7]~5    ; out              ;
; |PC_reg|stack_reg4[6]~6    ; |PC_reg|stack_reg4[6]~6    ; out              ;
; |PC_reg|stack_reg4[5]~7    ; |PC_reg|stack_reg4[5]~7    ; out              ;
; |PC_reg|stack_reg4[4]~8    ; |PC_reg|stack_reg4[4]~8    ; out              ;
; |PC_reg|stack_reg4[3]~9    ; |PC_reg|stack_reg4[3]~9    ; out              ;
; |PC_reg|stack_reg4[2]~10   ; |PC_reg|stack_reg4[2]~10   ; out              ;
; |PC_reg|stack_reg4[1]~11   ; |PC_reg|stack_reg4[1]~11   ; out              ;
; |PC_reg|stack_reg5[12]~0   ; |PC_reg|stack_reg5[12]~0   ; out              ;
; |PC_reg|stack_reg5[11]~1   ; |PC_reg|stack_reg5[11]~1   ; out              ;
; |PC_reg|stack_reg5[10]~2   ; |PC_reg|stack_reg5[10]~2   ; out              ;
; |PC_reg|stack_reg5[9]~3    ; |PC_reg|stack_reg5[9]~3    ; out              ;
; |PC_reg|stack_reg5[8]~4    ; |PC_reg|stack_reg5[8]~4    ; out              ;
; |PC_reg|stack_reg5[7]~5    ; |PC_reg|stack_reg5[7]~5    ; out              ;
; |PC_reg|stack_reg5[6]~6    ; |PC_reg|stack_reg5[6]~6    ; out              ;
; |PC_reg|stack_reg5[5]~7    ; |PC_reg|stack_reg5[5]~7    ; out              ;
; |PC_reg|stack_reg5[4]~8    ; |PC_reg|stack_reg5[4]~8    ; out              ;
; |PC_reg|stack_reg5[3]~9    ; |PC_reg|stack_reg5[3]~9    ; out              ;
; |PC_reg|stack_reg5[2]~10   ; |PC_reg|stack_reg5[2]~10   ; out              ;
; |PC_reg|stack_reg5[1]~11   ; |PC_reg|stack_reg5[1]~11   ; out              ;
; |PC_reg|stack_reg5[0]~12   ; |PC_reg|stack_reg5[0]~12   ; out              ;
; |PC_reg|stack_reg6[12]~0   ; |PC_reg|stack_reg6[12]~0   ; out              ;
; |PC_reg|stack_reg6[11]~1   ; |PC_reg|stack_reg6[11]~1   ; out              ;
; |PC_reg|stack_reg6[10]~2   ; |PC_reg|stack_reg6[10]~2   ; out              ;
; |PC_reg|stack_reg6[9]~3    ; |PC_reg|stack_reg6[9]~3    ; out              ;
; |PC_reg|stack_reg6[8]~4    ; |PC_reg|stack_reg6[8]~4    ; out              ;
; |PC_reg|stack_reg6[7]~5    ; |PC_reg|stack_reg6[7]~5    ; out              ;
; |PC_reg|stack_reg6[6]~6    ; |PC_reg|stack_reg6[6]~6    ; out              ;
; |PC_reg|stack_reg6[5]~7    ; |PC_reg|stack_reg6[5]~7    ; out              ;
; |PC_reg|stack_reg6[4]~8    ; |PC_reg|stack_reg6[4]~8    ; out              ;
; |PC_reg|stack_reg6[3]~9    ; |PC_reg|stack_reg6[3]~9    ; out              ;
; |PC_reg|stack_reg6[2]~10   ; |PC_reg|stack_reg6[2]~10   ; out              ;
; |PC_reg|stack_reg6[1]~11   ; |PC_reg|stack_reg6[1]~11   ; out              ;
; |PC_reg|stack_reg6[0]~12   ; |PC_reg|stack_reg6[0]~12   ; out              ;
; |PC_reg|stack_reg7[12]~1   ; |PC_reg|stack_reg7[12]~1   ; out              ;
; |PC_reg|stack_reg7[11]~2   ; |PC_reg|stack_reg7[11]~2   ; out              ;
; |PC_reg|stack_reg7[10]~3   ; |PC_reg|stack_reg7[10]~3   ; out              ;
; |PC_reg|stack_reg7[9]~4    ; |PC_reg|stack_reg7[9]~4    ; out              ;
; |PC_reg|stack_reg7[8]~5    ; |PC_reg|stack_reg7[8]~5    ; out              ;
; |PC_reg|stack_reg7[7]~6    ; |PC_reg|stack_reg7[7]~6    ; out              ;
; |PC_reg|stack_reg7[6]~7    ; |PC_reg|stack_reg7[6]~7    ; out              ;
; |PC_reg|stack_reg7[5]~8    ; |PC_reg|stack_reg7[5]~8    ; out              ;
; |PC_reg|stack_reg7[4]~9    ; |PC_reg|stack_reg7[4]~9    ; out              ;
; |PC_reg|stack_reg7[3]~10   ; |PC_reg|stack_reg7[3]~10   ; out              ;
; |PC_reg|stack_reg7[2]~11   ; |PC_reg|stack_reg7[2]~11   ; out              ;
; |PC_reg|stack_reg7[1]~12   ; |PC_reg|stack_reg7[1]~12   ; out              ;
; |PC_reg|stack_reg7[0]      ; |PC_reg|stack_reg7[0]      ; regout           ;
; |PC_reg|stack_reg7[1]      ; |PC_reg|stack_reg7[1]      ; regout           ;
; |PC_reg|stack_reg7[2]      ; |PC_reg|stack_reg7[2]      ; regout           ;
; |PC_reg|stack_reg7[3]      ; |PC_reg|stack_reg7[3]      ; regout           ;
; |PC_reg|stack_reg7[4]      ; |PC_reg|stack_reg7[4]      ; regout           ;
; |PC_reg|stack_reg7[5]      ; |PC_reg|stack_reg7[5]      ; regout           ;
; |PC_reg|stack_reg7[6]      ; |PC_reg|stack_reg7[6]      ; regout           ;
; |PC_reg|stack_reg7[7]      ; |PC_reg|stack_reg7[7]      ; regout           ;
; |PC_reg|stack_reg7[8]      ; |PC_reg|stack_reg7[8]      ; regout           ;
; |PC_reg|stack_reg7[9]      ; |PC_reg|stack_reg7[9]      ; regout           ;
; |PC_reg|stack_reg7[10]     ; |PC_reg|stack_reg7[10]     ; regout           ;
; |PC_reg|stack_reg7[11]     ; |PC_reg|stack_reg7[11]     ; regout           ;
; |PC_reg|stack_reg7[12]     ; |PC_reg|stack_reg7[12]     ; regout           ;
; |PC_reg|stack_reg6[0]      ; |PC_reg|stack_reg6[0]      ; regout           ;
; |PC_reg|stack_reg6[1]      ; |PC_reg|stack_reg6[1]      ; regout           ;
; |PC_reg|stack_reg6[2]      ; |PC_reg|stack_reg6[2]      ; regout           ;
; |PC_reg|stack_reg6[3]      ; |PC_reg|stack_reg6[3]      ; regout           ;
; |PC_reg|stack_reg6[4]      ; |PC_reg|stack_reg6[4]      ; regout           ;
; |PC_reg|stack_reg6[5]      ; |PC_reg|stack_reg6[5]      ; regout           ;
; |PC_reg|stack_reg6[6]      ; |PC_reg|stack_reg6[6]      ; regout           ;
; |PC_reg|stack_reg6[7]      ; |PC_reg|stack_reg6[7]      ; regout           ;
; |PC_reg|stack_reg6[8]      ; |PC_reg|stack_reg6[8]      ; regout           ;
; |PC_reg|stack_reg6[9]      ; |PC_reg|stack_reg6[9]      ; regout           ;
; |PC_reg|stack_reg6[10]     ; |PC_reg|stack_reg6[10]     ; regout           ;
; |PC_reg|stack_reg6[11]     ; |PC_reg|stack_reg6[11]     ; regout           ;
; |PC_reg|stack_reg6[12]     ; |PC_reg|stack_reg6[12]     ; regout           ;
; |PC_reg|stack_reg5[0]      ; |PC_reg|stack_reg5[0]      ; regout           ;
; |PC_reg|stack_reg5[1]      ; |PC_reg|stack_reg5[1]      ; regout           ;
; |PC_reg|stack_reg5[2]      ; |PC_reg|stack_reg5[2]      ; regout           ;
; |PC_reg|stack_reg5[3]      ; |PC_reg|stack_reg5[3]      ; regout           ;
; |PC_reg|stack_reg5[4]      ; |PC_reg|stack_reg5[4]      ; regout           ;
; |PC_reg|stack_reg5[5]      ; |PC_reg|stack_reg5[5]      ; regout           ;
; |PC_reg|stack_reg5[6]      ; |PC_reg|stack_reg5[6]      ; regout           ;
; |PC_reg|stack_reg5[7]      ; |PC_reg|stack_reg5[7]      ; regout           ;
; |PC_reg|stack_reg5[8]      ; |PC_reg|stack_reg5[8]      ; regout           ;
; |PC_reg|stack_reg5[9]      ; |PC_reg|stack_reg5[9]      ; regout           ;
; |PC_reg|stack_reg5[10]     ; |PC_reg|stack_reg5[10]     ; regout           ;
; |PC_reg|stack_reg5[11]     ; |PC_reg|stack_reg5[11]     ; regout           ;
; |PC_reg|stack_reg5[12]     ; |PC_reg|stack_reg5[12]     ; regout           ;
; |PC_reg|stack_reg4[0]      ; |PC_reg|stack_reg4[0]      ; regout           ;
; |PC_reg|stack_reg4[1]      ; |PC_reg|stack_reg4[1]      ; regout           ;
; |PC_reg|stack_reg4[2]      ; |PC_reg|stack_reg4[2]      ; regout           ;
; |PC_reg|stack_reg4[3]      ; |PC_reg|stack_reg4[3]      ; regout           ;
; |PC_reg|stack_reg4[4]      ; |PC_reg|stack_reg4[4]      ; regout           ;
; |PC_reg|stack_reg4[5]      ; |PC_reg|stack_reg4[5]      ; regout           ;
; |PC_reg|stack_reg4[6]      ; |PC_reg|stack_reg4[6]      ; regout           ;
; |PC_reg|stack_reg4[7]      ; |PC_reg|stack_reg4[7]      ; regout           ;
; |PC_reg|stack_reg4[8]      ; |PC_reg|stack_reg4[8]      ; regout           ;
; |PC_reg|stack_reg4[9]      ; |PC_reg|stack_reg4[9]      ; regout           ;
; |PC_reg|stack_reg4[10]     ; |PC_reg|stack_reg4[10]     ; regout           ;
; |PC_reg|stack_reg4[11]     ; |PC_reg|stack_reg4[11]     ; regout           ;
; |PC_reg|stack_reg4[12]     ; |PC_reg|stack_reg4[12]     ; regout           ;
; |PC_reg|stack_reg3[1]      ; |PC_reg|stack_reg3[1]      ; regout           ;
; |PC_reg|stack_reg3[2]      ; |PC_reg|stack_reg3[2]      ; regout           ;
; |PC_reg|stack_reg3[3]      ; |PC_reg|stack_reg3[3]      ; regout           ;
; |PC_reg|stack_reg3[4]      ; |PC_reg|stack_reg3[4]      ; regout           ;
; |PC_reg|stack_reg3[5]      ; |PC_reg|stack_reg3[5]      ; regout           ;
; |PC_reg|stack_reg3[6]      ; |PC_reg|stack_reg3[6]      ; regout           ;
; |PC_reg|stack_reg3[7]      ; |PC_reg|stack_reg3[7]      ; regout           ;
; |PC_reg|stack_reg3[8]      ; |PC_reg|stack_reg3[8]      ; regout           ;
; |PC_reg|stack_reg3[9]      ; |PC_reg|stack_reg3[9]      ; regout           ;
; |PC_reg|stack_reg3[10]     ; |PC_reg|stack_reg3[10]     ; regout           ;
; |PC_reg|stack_reg3[11]     ; |PC_reg|stack_reg3[11]     ; regout           ;
; |PC_reg|stack_reg3[12]     ; |PC_reg|stack_reg3[12]     ; regout           ;
; |PC_reg|stack_reg2[2]      ; |PC_reg|stack_reg2[2]      ; regout           ;
; |PC_reg|stack_reg2[3]      ; |PC_reg|stack_reg2[3]      ; regout           ;
; |PC_reg|stack_reg2[4]      ; |PC_reg|stack_reg2[4]      ; regout           ;
; |PC_reg|stack_reg2[5]      ; |PC_reg|stack_reg2[5]      ; regout           ;
; |PC_reg|stack_reg2[6]      ; |PC_reg|stack_reg2[6]      ; regout           ;
; |PC_reg|stack_reg2[7]      ; |PC_reg|stack_reg2[7]      ; regout           ;
; |PC_reg|stack_reg2[8]      ; |PC_reg|stack_reg2[8]      ; regout           ;
; |PC_reg|stack_reg2[9]      ; |PC_reg|stack_reg2[9]      ; regout           ;
; |PC_reg|stack_reg2[10]     ; |PC_reg|stack_reg2[10]     ; regout           ;
; |PC_reg|stack_reg2[11]     ; |PC_reg|stack_reg2[11]     ; regout           ;
; |PC_reg|stack_reg2[12]     ; |PC_reg|stack_reg2[12]     ; regout           ;
; |PC_reg|stack_reg1[2]      ; |PC_reg|stack_reg1[2]      ; regout           ;
; |PC_reg|stack_reg1[3]      ; |PC_reg|stack_reg1[3]      ; regout           ;
; |PC_reg|stack_reg1[4]      ; |PC_reg|stack_reg1[4]      ; regout           ;
; |PC_reg|stack_reg1[5]      ; |PC_reg|stack_reg1[5]      ; regout           ;
; |PC_reg|stack_reg1[6]      ; |PC_reg|stack_reg1[6]      ; regout           ;
; |PC_reg|stack_reg1[7]      ; |PC_reg|stack_reg1[7]      ; regout           ;
; |PC_reg|stack_reg1[8]      ; |PC_reg|stack_reg1[8]      ; regout           ;
; |PC_reg|stack_reg1[9]      ; |PC_reg|stack_reg1[9]      ; regout           ;
; |PC_reg|stack_reg1[10]     ; |PC_reg|stack_reg1[10]     ; regout           ;
; |PC_reg|stack_reg1[11]     ; |PC_reg|stack_reg1[11]     ; regout           ;
; |PC_reg|stack_reg1[12]     ; |PC_reg|stack_reg1[12]     ; regout           ;
; |PC_reg|stack_reg0[3]      ; |PC_reg|stack_reg0[3]      ; regout           ;
; |PC_reg|stack_reg0[4]      ; |PC_reg|stack_reg0[4]      ; regout           ;
; |PC_reg|stack_reg0[5]      ; |PC_reg|stack_reg0[5]      ; regout           ;
; |PC_reg|stack_reg0[6]      ; |PC_reg|stack_reg0[6]      ; regout           ;
; |PC_reg|stack_reg0[7]      ; |PC_reg|stack_reg0[7]      ; regout           ;
; |PC_reg|stack_reg0[8]      ; |PC_reg|stack_reg0[8]      ; regout           ;
; |PC_reg|stack_reg0[9]      ; |PC_reg|stack_reg0[9]      ; regout           ;
; |PC_reg|stack_reg0[10]     ; |PC_reg|stack_reg0[10]     ; regout           ;
; |PC_reg|stack_reg0[11]     ; |PC_reg|stack_reg0[11]     ; regout           ;
; |PC_reg|stack_reg0[12]     ; |PC_reg|stack_reg0[12]     ; regout           ;
; |PC_reg|stack_out[3]~reg0  ; |PC_reg|stack_out[3]~reg0  ; regout           ;
; |PC_reg|stack_out[4]~reg0  ; |PC_reg|stack_out[4]~reg0  ; regout           ;
; |PC_reg|stack_out[5]~reg0  ; |PC_reg|stack_out[5]~reg0  ; regout           ;
; |PC_reg|stack_out[6]~reg0  ; |PC_reg|stack_out[6]~reg0  ; regout           ;
; |PC_reg|stack_out[7]~reg0  ; |PC_reg|stack_out[7]~reg0  ; regout           ;
; |PC_reg|stack_out[8]~reg0  ; |PC_reg|stack_out[8]~reg0  ; regout           ;
; |PC_reg|stack_out[9]~reg0  ; |PC_reg|stack_out[9]~reg0  ; regout           ;
; |PC_reg|stack_out[10]~reg0 ; |PC_reg|stack_out[10]~reg0 ; regout           ;
; |PC_reg|stack_out[11]~reg0 ; |PC_reg|stack_out[11]~reg0 ; regout           ;
; |PC_reg|stack_out[12]~reg0 ; |PC_reg|stack_out[12]~reg0 ; regout           ;
; |PC_reg|abus_in[0]         ; |PC_reg|abus_in[0]         ; out              ;
; |PC_reg|abus_in[1]         ; |PC_reg|abus_in[1]         ; out              ;
; |PC_reg|abus_in[2]         ; |PC_reg|abus_in[2]         ; out              ;
; |PC_reg|abus_in[4]         ; |PC_reg|abus_in[4]         ; out              ;
; |PC_reg|abus_in[5]         ; |PC_reg|abus_in[5]         ; out              ;
; |PC_reg|abus_in[6]         ; |PC_reg|abus_in[6]         ; out              ;
; |PC_reg|stack_push         ; |PC_reg|stack_push         ; out              ;
; |PC_reg|stack_in[7]        ; |PC_reg|stack_in[7]        ; out              ;
; |PC_reg|stack_in[8]        ; |PC_reg|stack_in[8]        ; out              ;
; |PC_reg|stack_in[9]        ; |PC_reg|stack_in[9]        ; out              ;
; |PC_reg|stack_in[10]       ; |PC_reg|stack_in[10]       ; out              ;
; |PC_reg|stack_in[11]       ; |PC_reg|stack_in[11]       ; out              ;
; |PC_reg|stack_in[12]       ; |PC_reg|stack_in[12]       ; out              ;
; |PC_reg|stack_out[3]       ; |PC_reg|stack_out[3]       ; pin_out          ;
; |PC_reg|stack_out[4]       ; |PC_reg|stack_out[4]       ; pin_out          ;
; |PC_reg|stack_out[5]       ; |PC_reg|stack_out[5]       ; pin_out          ;
; |PC_reg|stack_out[6]       ; |PC_reg|stack_out[6]       ; pin_out          ;
; |PC_reg|stack_out[7]       ; |PC_reg|stack_out[7]       ; pin_out          ;
; |PC_reg|stack_out[8]       ; |PC_reg|stack_out[8]       ; pin_out          ;
; |PC_reg|stack_out[9]       ; |PC_reg|stack_out[9]       ; pin_out          ;
; |PC_reg|stack_out[10]      ; |PC_reg|stack_out[10]      ; pin_out          ;
; |PC_reg|stack_out[11]      ; |PC_reg|stack_out[11]      ; pin_out          ;
; |PC_reg|stack_out[12]      ; |PC_reg|stack_out[12]      ; pin_out          ;
; |PC_reg|Add0~11            ; |PC_reg|Add0~11            ; out0             ;
; |PC_reg|Add0~12            ; |PC_reg|Add0~12            ; out0             ;
; |PC_reg|Add0~13            ; |PC_reg|Add0~13            ; out0             ;
; |PC_reg|Add0~14            ; |PC_reg|Add0~14            ; out0             ;
; |PC_reg|Add0~15            ; |PC_reg|Add0~15            ; out0             ;
; |PC_reg|Add0~16            ; |PC_reg|Add0~16            ; out0             ;
; |PC_reg|Add0~17            ; |PC_reg|Add0~17            ; out0             ;
; |PC_reg|Add0~18            ; |PC_reg|Add0~18            ; out0             ;
; |PC_reg|Add0~19            ; |PC_reg|Add0~19            ; out0             ;
; |PC_reg|Add0~20            ; |PC_reg|Add0~20            ; out0             ;
; |PC_reg|Add0~21            ; |PC_reg|Add0~21            ; out0             ;
; |PC_reg|Add0~22            ; |PC_reg|Add0~22            ; out0             ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                   ;
+----------------------------+----------------------------+------------------+
; Node Name                  ; Output Port Name           ; Output Port Type ;
+----------------------------+----------------------------+------------------+
; |PC_reg|stack_reg7[0]~0    ; |PC_reg|stack_reg7[0]~0    ; out              ;
; |PC_reg|stack_out~0        ; |PC_reg|stack_out~0        ; out              ;
; |PC_reg|stack_out~1        ; |PC_reg|stack_out~1        ; out              ;
; |PC_reg|stack_out~2        ; |PC_reg|stack_out~2        ; out              ;
; |PC_reg|stack_out~3        ; |PC_reg|stack_out~3        ; out              ;
; |PC_reg|stack_out~4        ; |PC_reg|stack_out~4        ; out              ;
; |PC_reg|stack_out~5        ; |PC_reg|stack_out~5        ; out              ;
; |PC_reg|stack_out~6        ; |PC_reg|stack_out~6        ; out              ;
; |PC_reg|stack_out~7        ; |PC_reg|stack_out~7        ; out              ;
; |PC_reg|stack_out~8        ; |PC_reg|stack_out~8        ; out              ;
; |PC_reg|stack_out~9        ; |PC_reg|stack_out~9        ; out              ;
; |PC_reg|stack_out~11       ; |PC_reg|stack_out~11       ; out              ;
; |PC_reg|stack_reg0~13      ; |PC_reg|stack_reg0~13      ; out              ;
; |PC_reg|stack_reg0~14      ; |PC_reg|stack_reg0~14      ; out              ;
; |PC_reg|stack_reg0~15      ; |PC_reg|stack_reg0~15      ; out              ;
; |PC_reg|stack_reg0~16      ; |PC_reg|stack_reg0~16      ; out              ;
; |PC_reg|stack_reg0~17      ; |PC_reg|stack_reg0~17      ; out              ;
; |PC_reg|stack_reg0~18      ; |PC_reg|stack_reg0~18      ; out              ;
; |PC_reg|stack_reg0~19      ; |PC_reg|stack_reg0~19      ; out              ;
; |PC_reg|stack_reg0~20      ; |PC_reg|stack_reg0~20      ; out              ;
; |PC_reg|stack_reg0~21      ; |PC_reg|stack_reg0~21      ; out              ;
; |PC_reg|stack_reg0~22      ; |PC_reg|stack_reg0~22      ; out              ;
; |PC_reg|stack_reg0~26      ; |PC_reg|stack_reg0~26      ; out              ;
; |PC_reg|stack_reg0~27      ; |PC_reg|stack_reg0~27      ; out              ;
; |PC_reg|stack_reg0~28      ; |PC_reg|stack_reg0~28      ; out              ;
; |PC_reg|stack_reg0~29      ; |PC_reg|stack_reg0~29      ; out              ;
; |PC_reg|stack_reg0~30      ; |PC_reg|stack_reg0~30      ; out              ;
; |PC_reg|stack_reg0~31      ; |PC_reg|stack_reg0~31      ; out              ;
; |PC_reg|stack_reg0~32      ; |PC_reg|stack_reg0~32      ; out              ;
; |PC_reg|stack_reg0~33      ; |PC_reg|stack_reg0~33      ; out              ;
; |PC_reg|stack_reg0~34      ; |PC_reg|stack_reg0~34      ; out              ;
; |PC_reg|stack_reg0~35      ; |PC_reg|stack_reg0~35      ; out              ;
; |PC_reg|stack_reg1~13      ; |PC_reg|stack_reg1~13      ; out              ;
; |PC_reg|stack_reg1~14      ; |PC_reg|stack_reg1~14      ; out              ;
; |PC_reg|stack_reg1~15      ; |PC_reg|stack_reg1~15      ; out              ;
; |PC_reg|stack_reg1~16      ; |PC_reg|stack_reg1~16      ; out              ;
; |PC_reg|stack_reg1~17      ; |PC_reg|stack_reg1~17      ; out              ;
; |PC_reg|stack_reg1~18      ; |PC_reg|stack_reg1~18      ; out              ;
; |PC_reg|stack_reg1~19      ; |PC_reg|stack_reg1~19      ; out              ;
; |PC_reg|stack_reg1~20      ; |PC_reg|stack_reg1~20      ; out              ;
; |PC_reg|stack_reg1~21      ; |PC_reg|stack_reg1~21      ; out              ;
; |PC_reg|stack_reg1~22      ; |PC_reg|stack_reg1~22      ; out              ;
; |PC_reg|stack_reg1~26      ; |PC_reg|stack_reg1~26      ; out              ;
; |PC_reg|stack_reg1~27      ; |PC_reg|stack_reg1~27      ; out              ;
; |PC_reg|stack_reg1~28      ; |PC_reg|stack_reg1~28      ; out              ;
; |PC_reg|stack_reg1~29      ; |PC_reg|stack_reg1~29      ; out              ;
; |PC_reg|stack_reg1~30      ; |PC_reg|stack_reg1~30      ; out              ;
; |PC_reg|stack_reg1~31      ; |PC_reg|stack_reg1~31      ; out              ;
; |PC_reg|stack_reg1~32      ; |PC_reg|stack_reg1~32      ; out              ;
; |PC_reg|stack_reg1~33      ; |PC_reg|stack_reg1~33      ; out              ;
; |PC_reg|stack_reg1~34      ; |PC_reg|stack_reg1~34      ; out              ;
; |PC_reg|stack_reg1~35      ; |PC_reg|stack_reg1~35      ; out              ;
; |PC_reg|stack_reg2~13      ; |PC_reg|stack_reg2~13      ; out              ;
; |PC_reg|stack_reg2~14      ; |PC_reg|stack_reg2~14      ; out              ;
; |PC_reg|stack_reg2~15      ; |PC_reg|stack_reg2~15      ; out              ;
; |PC_reg|stack_reg2~16      ; |PC_reg|stack_reg2~16      ; out              ;
; |PC_reg|stack_reg2~17      ; |PC_reg|stack_reg2~17      ; out              ;
; |PC_reg|stack_reg2~18      ; |PC_reg|stack_reg2~18      ; out              ;
; |PC_reg|stack_reg2~19      ; |PC_reg|stack_reg2~19      ; out              ;
; |PC_reg|stack_reg2~20      ; |PC_reg|stack_reg2~20      ; out              ;
; |PC_reg|stack_reg2~21      ; |PC_reg|stack_reg2~21      ; out              ;
; |PC_reg|stack_reg2~22      ; |PC_reg|stack_reg2~22      ; out              ;
; |PC_reg|stack_reg2~23      ; |PC_reg|stack_reg2~23      ; out              ;
; |PC_reg|stack_reg2~26      ; |PC_reg|stack_reg2~26      ; out              ;
; |PC_reg|stack_reg2~27      ; |PC_reg|stack_reg2~27      ; out              ;
; |PC_reg|stack_reg2~28      ; |PC_reg|stack_reg2~28      ; out              ;
; |PC_reg|stack_reg2~29      ; |PC_reg|stack_reg2~29      ; out              ;
; |PC_reg|stack_reg2~30      ; |PC_reg|stack_reg2~30      ; out              ;
; |PC_reg|stack_reg2~31      ; |PC_reg|stack_reg2~31      ; out              ;
; |PC_reg|stack_reg2~32      ; |PC_reg|stack_reg2~32      ; out              ;
; |PC_reg|stack_reg2~33      ; |PC_reg|stack_reg2~33      ; out              ;
; |PC_reg|stack_reg2~34      ; |PC_reg|stack_reg2~34      ; out              ;
; |PC_reg|stack_reg2~35      ; |PC_reg|stack_reg2~35      ; out              ;
; |PC_reg|stack_reg2~36      ; |PC_reg|stack_reg2~36      ; out              ;
; |PC_reg|stack_reg3~13      ; |PC_reg|stack_reg3~13      ; out              ;
; |PC_reg|stack_reg3~14      ; |PC_reg|stack_reg3~14      ; out              ;
; |PC_reg|stack_reg3~15      ; |PC_reg|stack_reg3~15      ; out              ;
; |PC_reg|stack_reg3~16      ; |PC_reg|stack_reg3~16      ; out              ;
; |PC_reg|stack_reg3~17      ; |PC_reg|stack_reg3~17      ; out              ;
; |PC_reg|stack_reg3~18      ; |PC_reg|stack_reg3~18      ; out              ;
; |PC_reg|stack_reg3~19      ; |PC_reg|stack_reg3~19      ; out              ;
; |PC_reg|stack_reg3~20      ; |PC_reg|stack_reg3~20      ; out              ;
; |PC_reg|stack_reg3~21      ; |PC_reg|stack_reg3~21      ; out              ;
; |PC_reg|stack_reg3~22      ; |PC_reg|stack_reg3~22      ; out              ;
; |PC_reg|stack_reg3~23      ; |PC_reg|stack_reg3~23      ; out              ;
; |PC_reg|stack_reg3~26      ; |PC_reg|stack_reg3~26      ; out              ;
; |PC_reg|stack_reg3~27      ; |PC_reg|stack_reg3~27      ; out              ;
; |PC_reg|stack_reg3~28      ; |PC_reg|stack_reg3~28      ; out              ;
; |PC_reg|stack_reg3~29      ; |PC_reg|stack_reg3~29      ; out              ;
; |PC_reg|stack_reg3~30      ; |PC_reg|stack_reg3~30      ; out              ;
; |PC_reg|stack_reg3~31      ; |PC_reg|stack_reg3~31      ; out              ;
; |PC_reg|stack_reg3~32      ; |PC_reg|stack_reg3~32      ; out              ;
; |PC_reg|stack_reg3~33      ; |PC_reg|stack_reg3~33      ; out              ;
; |PC_reg|stack_reg3~34      ; |PC_reg|stack_reg3~34      ; out              ;
; |PC_reg|stack_reg3~35      ; |PC_reg|stack_reg3~35      ; out              ;
; |PC_reg|stack_reg3~36      ; |PC_reg|stack_reg3~36      ; out              ;
; |PC_reg|stack_reg4~13      ; |PC_reg|stack_reg4~13      ; out              ;
; |PC_reg|stack_reg4~14      ; |PC_reg|stack_reg4~14      ; out              ;
; |PC_reg|stack_reg4~15      ; |PC_reg|stack_reg4~15      ; out              ;
; |PC_reg|stack_reg4~16      ; |PC_reg|stack_reg4~16      ; out              ;
; |PC_reg|stack_reg4~17      ; |PC_reg|stack_reg4~17      ; out              ;
; |PC_reg|stack_reg4~18      ; |PC_reg|stack_reg4~18      ; out              ;
; |PC_reg|stack_reg4~19      ; |PC_reg|stack_reg4~19      ; out              ;
; |PC_reg|stack_reg4~20      ; |PC_reg|stack_reg4~20      ; out              ;
; |PC_reg|stack_reg4~21      ; |PC_reg|stack_reg4~21      ; out              ;
; |PC_reg|stack_reg4~22      ; |PC_reg|stack_reg4~22      ; out              ;
; |PC_reg|stack_reg4~23      ; |PC_reg|stack_reg4~23      ; out              ;
; |PC_reg|stack_reg4~24      ; |PC_reg|stack_reg4~24      ; out              ;
; |PC_reg|stack_reg4~26      ; |PC_reg|stack_reg4~26      ; out              ;
; |PC_reg|stack_reg4~27      ; |PC_reg|stack_reg4~27      ; out              ;
; |PC_reg|stack_reg4~28      ; |PC_reg|stack_reg4~28      ; out              ;
; |PC_reg|stack_reg4~29      ; |PC_reg|stack_reg4~29      ; out              ;
; |PC_reg|stack_reg4~30      ; |PC_reg|stack_reg4~30      ; out              ;
; |PC_reg|stack_reg4~31      ; |PC_reg|stack_reg4~31      ; out              ;
; |PC_reg|stack_reg4~32      ; |PC_reg|stack_reg4~32      ; out              ;
; |PC_reg|stack_reg4~33      ; |PC_reg|stack_reg4~33      ; out              ;
; |PC_reg|stack_reg4~34      ; |PC_reg|stack_reg4~34      ; out              ;
; |PC_reg|stack_reg4~35      ; |PC_reg|stack_reg4~35      ; out              ;
; |PC_reg|stack_reg4~36      ; |PC_reg|stack_reg4~36      ; out              ;
; |PC_reg|stack_reg4~37      ; |PC_reg|stack_reg4~37      ; out              ;
; |PC_reg|stack_reg5~13      ; |PC_reg|stack_reg5~13      ; out              ;
; |PC_reg|stack_reg5~14      ; |PC_reg|stack_reg5~14      ; out              ;
; |PC_reg|stack_reg5~15      ; |PC_reg|stack_reg5~15      ; out              ;
; |PC_reg|stack_reg5~16      ; |PC_reg|stack_reg5~16      ; out              ;
; |PC_reg|stack_reg5~17      ; |PC_reg|stack_reg5~17      ; out              ;
; |PC_reg|stack_reg5~18      ; |PC_reg|stack_reg5~18      ; out              ;
; |PC_reg|stack_reg5~19      ; |PC_reg|stack_reg5~19      ; out              ;
; |PC_reg|stack_reg5~20      ; |PC_reg|stack_reg5~20      ; out              ;
; |PC_reg|stack_reg5~21      ; |PC_reg|stack_reg5~21      ; out              ;
; |PC_reg|stack_reg5~22      ; |PC_reg|stack_reg5~22      ; out              ;
; |PC_reg|stack_reg5~23      ; |PC_reg|stack_reg5~23      ; out              ;
; |PC_reg|stack_reg5~24      ; |PC_reg|stack_reg5~24      ; out              ;
; |PC_reg|stack_reg5~25      ; |PC_reg|stack_reg5~25      ; out              ;
; |PC_reg|stack_reg5~26      ; |PC_reg|stack_reg5~26      ; out              ;
; |PC_reg|stack_reg5~27      ; |PC_reg|stack_reg5~27      ; out              ;
; |PC_reg|stack_reg5~28      ; |PC_reg|stack_reg5~28      ; out              ;
; |PC_reg|stack_reg5~29      ; |PC_reg|stack_reg5~29      ; out              ;
; |PC_reg|stack_reg5~30      ; |PC_reg|stack_reg5~30      ; out              ;
; |PC_reg|stack_reg5~31      ; |PC_reg|stack_reg5~31      ; out              ;
; |PC_reg|stack_reg5~32      ; |PC_reg|stack_reg5~32      ; out              ;
; |PC_reg|stack_reg5~33      ; |PC_reg|stack_reg5~33      ; out              ;
; |PC_reg|stack_reg5~34      ; |PC_reg|stack_reg5~34      ; out              ;
; |PC_reg|stack_reg5~35      ; |PC_reg|stack_reg5~35      ; out              ;
; |PC_reg|stack_reg5~36      ; |PC_reg|stack_reg5~36      ; out              ;
; |PC_reg|stack_reg5~37      ; |PC_reg|stack_reg5~37      ; out              ;
; |PC_reg|stack_reg5~38      ; |PC_reg|stack_reg5~38      ; out              ;
; |PC_reg|stack_reg6~13      ; |PC_reg|stack_reg6~13      ; out              ;
; |PC_reg|stack_reg6~14      ; |PC_reg|stack_reg6~14      ; out              ;
; |PC_reg|stack_reg6~15      ; |PC_reg|stack_reg6~15      ; out              ;
; |PC_reg|stack_reg6~16      ; |PC_reg|stack_reg6~16      ; out              ;
; |PC_reg|stack_reg6~17      ; |PC_reg|stack_reg6~17      ; out              ;
; |PC_reg|stack_reg6~18      ; |PC_reg|stack_reg6~18      ; out              ;
; |PC_reg|stack_reg6~19      ; |PC_reg|stack_reg6~19      ; out              ;
; |PC_reg|stack_reg6~20      ; |PC_reg|stack_reg6~20      ; out              ;
; |PC_reg|stack_reg6~21      ; |PC_reg|stack_reg6~21      ; out              ;
; |PC_reg|stack_reg6~22      ; |PC_reg|stack_reg6~22      ; out              ;
; |PC_reg|stack_reg6~23      ; |PC_reg|stack_reg6~23      ; out              ;
; |PC_reg|stack_reg6~24      ; |PC_reg|stack_reg6~24      ; out              ;
; |PC_reg|stack_reg6~25      ; |PC_reg|stack_reg6~25      ; out              ;
; |PC_reg|stack_reg6~26      ; |PC_reg|stack_reg6~26      ; out              ;
; |PC_reg|stack_reg6~27      ; |PC_reg|stack_reg6~27      ; out              ;
; |PC_reg|stack_reg6~28      ; |PC_reg|stack_reg6~28      ; out              ;
; |PC_reg|stack_reg6~29      ; |PC_reg|stack_reg6~29      ; out              ;
; |PC_reg|stack_reg6~30      ; |PC_reg|stack_reg6~30      ; out              ;
; |PC_reg|stack_reg6~31      ; |PC_reg|stack_reg6~31      ; out              ;
; |PC_reg|stack_reg6~32      ; |PC_reg|stack_reg6~32      ; out              ;
; |PC_reg|stack_reg6~33      ; |PC_reg|stack_reg6~33      ; out              ;
; |PC_reg|stack_reg6~34      ; |PC_reg|stack_reg6~34      ; out              ;
; |PC_reg|stack_reg6~35      ; |PC_reg|stack_reg6~35      ; out              ;
; |PC_reg|stack_reg6~36      ; |PC_reg|stack_reg6~36      ; out              ;
; |PC_reg|stack_reg6~37      ; |PC_reg|stack_reg6~37      ; out              ;
; |PC_reg|stack_reg6~38      ; |PC_reg|stack_reg6~38      ; out              ;
; |PC_reg|stack_reg7~13      ; |PC_reg|stack_reg7~13      ; out              ;
; |PC_reg|stack_reg7~14      ; |PC_reg|stack_reg7~14      ; out              ;
; |PC_reg|stack_reg7~15      ; |PC_reg|stack_reg7~15      ; out              ;
; |PC_reg|stack_reg7~16      ; |PC_reg|stack_reg7~16      ; out              ;
; |PC_reg|stack_reg7~17      ; |PC_reg|stack_reg7~17      ; out              ;
; |PC_reg|stack_reg7~18      ; |PC_reg|stack_reg7~18      ; out              ;
; |PC_reg|stack_reg7~19      ; |PC_reg|stack_reg7~19      ; out              ;
; |PC_reg|stack_reg7~20      ; |PC_reg|stack_reg7~20      ; out              ;
; |PC_reg|stack_reg7~21      ; |PC_reg|stack_reg7~21      ; out              ;
; |PC_reg|stack_reg7~22      ; |PC_reg|stack_reg7~22      ; out              ;
; |PC_reg|stack_reg7~23      ; |PC_reg|stack_reg7~23      ; out              ;
; |PC_reg|stack_reg7~24      ; |PC_reg|stack_reg7~24      ; out              ;
; |PC_reg|stack_reg7~25      ; |PC_reg|stack_reg7~25      ; out              ;
; |PC_reg|stack_reg7~26      ; |PC_reg|stack_reg7~26      ; out              ;
; |PC_reg|stack_reg7~27      ; |PC_reg|stack_reg7~27      ; out              ;
; |PC_reg|stack_reg7~28      ; |PC_reg|stack_reg7~28      ; out              ;
; |PC_reg|stack_reg7~29      ; |PC_reg|stack_reg7~29      ; out              ;
; |PC_reg|stack_reg7~30      ; |PC_reg|stack_reg7~30      ; out              ;
; |PC_reg|stack_reg7~31      ; |PC_reg|stack_reg7~31      ; out              ;
; |PC_reg|stack_reg7~32      ; |PC_reg|stack_reg7~32      ; out              ;
; |PC_reg|stack_reg7~33      ; |PC_reg|stack_reg7~33      ; out              ;
; |PC_reg|stack_reg7~34      ; |PC_reg|stack_reg7~34      ; out              ;
; |PC_reg|stack_reg7~35      ; |PC_reg|stack_reg7~35      ; out              ;
; |PC_reg|stack_reg7~36      ; |PC_reg|stack_reg7~36      ; out              ;
; |PC_reg|stack_reg7~37      ; |PC_reg|stack_reg7~37      ; out              ;
; |PC_reg|stack_reg7~38      ; |PC_reg|stack_reg7~38      ; out              ;
; |PC_reg|stack_reg0[12]~0   ; |PC_reg|stack_reg0[12]~0   ; out              ;
; |PC_reg|stack_reg0[11]~1   ; |PC_reg|stack_reg0[11]~1   ; out              ;
; |PC_reg|stack_reg0[10]~2   ; |PC_reg|stack_reg0[10]~2   ; out              ;
; |PC_reg|stack_reg0[9]~3    ; |PC_reg|stack_reg0[9]~3    ; out              ;
; |PC_reg|stack_reg0[8]~4    ; |PC_reg|stack_reg0[8]~4    ; out              ;
; |PC_reg|stack_reg0[7]~5    ; |PC_reg|stack_reg0[7]~5    ; out              ;
; |PC_reg|stack_reg0[6]~6    ; |PC_reg|stack_reg0[6]~6    ; out              ;
; |PC_reg|stack_reg0[5]~7    ; |PC_reg|stack_reg0[5]~7    ; out              ;
; |PC_reg|stack_reg0[4]~8    ; |PC_reg|stack_reg0[4]~8    ; out              ;
; |PC_reg|stack_reg0[3]~9    ; |PC_reg|stack_reg0[3]~9    ; out              ;
; |PC_reg|stack_reg1[12]~0   ; |PC_reg|stack_reg1[12]~0   ; out              ;
; |PC_reg|stack_reg1[11]~1   ; |PC_reg|stack_reg1[11]~1   ; out              ;
; |PC_reg|stack_reg1[10]~2   ; |PC_reg|stack_reg1[10]~2   ; out              ;
; |PC_reg|stack_reg1[9]~3    ; |PC_reg|stack_reg1[9]~3    ; out              ;
; |PC_reg|stack_reg1[8]~4    ; |PC_reg|stack_reg1[8]~4    ; out              ;
; |PC_reg|stack_reg1[7]~5    ; |PC_reg|stack_reg1[7]~5    ; out              ;
; |PC_reg|stack_reg1[6]~6    ; |PC_reg|stack_reg1[6]~6    ; out              ;
; |PC_reg|stack_reg1[5]~7    ; |PC_reg|stack_reg1[5]~7    ; out              ;
; |PC_reg|stack_reg1[4]~8    ; |PC_reg|stack_reg1[4]~8    ; out              ;
; |PC_reg|stack_reg1[3]~9    ; |PC_reg|stack_reg1[3]~9    ; out              ;
; |PC_reg|stack_reg2[12]~0   ; |PC_reg|stack_reg2[12]~0   ; out              ;
; |PC_reg|stack_reg2[11]~1   ; |PC_reg|stack_reg2[11]~1   ; out              ;
; |PC_reg|stack_reg2[10]~2   ; |PC_reg|stack_reg2[10]~2   ; out              ;
; |PC_reg|stack_reg2[9]~3    ; |PC_reg|stack_reg2[9]~3    ; out              ;
; |PC_reg|stack_reg2[8]~4    ; |PC_reg|stack_reg2[8]~4    ; out              ;
; |PC_reg|stack_reg2[7]~5    ; |PC_reg|stack_reg2[7]~5    ; out              ;
; |PC_reg|stack_reg2[6]~6    ; |PC_reg|stack_reg2[6]~6    ; out              ;
; |PC_reg|stack_reg2[5]~7    ; |PC_reg|stack_reg2[5]~7    ; out              ;
; |PC_reg|stack_reg2[4]~8    ; |PC_reg|stack_reg2[4]~8    ; out              ;
; |PC_reg|stack_reg2[3]~9    ; |PC_reg|stack_reg2[3]~9    ; out              ;
; |PC_reg|stack_reg2[2]~10   ; |PC_reg|stack_reg2[2]~10   ; out              ;
; |PC_reg|stack_reg3[12]~0   ; |PC_reg|stack_reg3[12]~0   ; out              ;
; |PC_reg|stack_reg3[11]~1   ; |PC_reg|stack_reg3[11]~1   ; out              ;
; |PC_reg|stack_reg3[10]~2   ; |PC_reg|stack_reg3[10]~2   ; out              ;
; |PC_reg|stack_reg3[9]~3    ; |PC_reg|stack_reg3[9]~3    ; out              ;
; |PC_reg|stack_reg3[8]~4    ; |PC_reg|stack_reg3[8]~4    ; out              ;
; |PC_reg|stack_reg3[7]~5    ; |PC_reg|stack_reg3[7]~5    ; out              ;
; |PC_reg|stack_reg3[6]~6    ; |PC_reg|stack_reg3[6]~6    ; out              ;
; |PC_reg|stack_reg3[5]~7    ; |PC_reg|stack_reg3[5]~7    ; out              ;
; |PC_reg|stack_reg3[4]~8    ; |PC_reg|stack_reg3[4]~8    ; out              ;
; |PC_reg|stack_reg3[3]~9    ; |PC_reg|stack_reg3[3]~9    ; out              ;
; |PC_reg|stack_reg3[2]~10   ; |PC_reg|stack_reg3[2]~10   ; out              ;
; |PC_reg|stack_reg4[12]~0   ; |PC_reg|stack_reg4[12]~0   ; out              ;
; |PC_reg|stack_reg4[11]~1   ; |PC_reg|stack_reg4[11]~1   ; out              ;
; |PC_reg|stack_reg4[10]~2   ; |PC_reg|stack_reg4[10]~2   ; out              ;
; |PC_reg|stack_reg4[9]~3    ; |PC_reg|stack_reg4[9]~3    ; out              ;
; |PC_reg|stack_reg4[8]~4    ; |PC_reg|stack_reg4[8]~4    ; out              ;
; |PC_reg|stack_reg4[7]~5    ; |PC_reg|stack_reg4[7]~5    ; out              ;
; |PC_reg|stack_reg4[6]~6    ; |PC_reg|stack_reg4[6]~6    ; out              ;
; |PC_reg|stack_reg4[5]~7    ; |PC_reg|stack_reg4[5]~7    ; out              ;
; |PC_reg|stack_reg4[4]~8    ; |PC_reg|stack_reg4[4]~8    ; out              ;
; |PC_reg|stack_reg4[3]~9    ; |PC_reg|stack_reg4[3]~9    ; out              ;
; |PC_reg|stack_reg4[2]~10   ; |PC_reg|stack_reg4[2]~10   ; out              ;
; |PC_reg|stack_reg4[1]~11   ; |PC_reg|stack_reg4[1]~11   ; out              ;
; |PC_reg|stack_reg5[12]~0   ; |PC_reg|stack_reg5[12]~0   ; out              ;
; |PC_reg|stack_reg5[11]~1   ; |PC_reg|stack_reg5[11]~1   ; out              ;
; |PC_reg|stack_reg5[10]~2   ; |PC_reg|stack_reg5[10]~2   ; out              ;
; |PC_reg|stack_reg5[9]~3    ; |PC_reg|stack_reg5[9]~3    ; out              ;
; |PC_reg|stack_reg5[8]~4    ; |PC_reg|stack_reg5[8]~4    ; out              ;
; |PC_reg|stack_reg5[7]~5    ; |PC_reg|stack_reg5[7]~5    ; out              ;
; |PC_reg|stack_reg5[6]~6    ; |PC_reg|stack_reg5[6]~6    ; out              ;
; |PC_reg|stack_reg5[5]~7    ; |PC_reg|stack_reg5[5]~7    ; out              ;
; |PC_reg|stack_reg5[4]~8    ; |PC_reg|stack_reg5[4]~8    ; out              ;
; |PC_reg|stack_reg5[3]~9    ; |PC_reg|stack_reg5[3]~9    ; out              ;
; |PC_reg|stack_reg5[2]~10   ; |PC_reg|stack_reg5[2]~10   ; out              ;
; |PC_reg|stack_reg5[1]~11   ; |PC_reg|stack_reg5[1]~11   ; out              ;
; |PC_reg|stack_reg5[0]~12   ; |PC_reg|stack_reg5[0]~12   ; out              ;
; |PC_reg|stack_reg6[12]~0   ; |PC_reg|stack_reg6[12]~0   ; out              ;
; |PC_reg|stack_reg6[11]~1   ; |PC_reg|stack_reg6[11]~1   ; out              ;
; |PC_reg|stack_reg6[10]~2   ; |PC_reg|stack_reg6[10]~2   ; out              ;
; |PC_reg|stack_reg6[9]~3    ; |PC_reg|stack_reg6[9]~3    ; out              ;
; |PC_reg|stack_reg6[8]~4    ; |PC_reg|stack_reg6[8]~4    ; out              ;
; |PC_reg|stack_reg6[7]~5    ; |PC_reg|stack_reg6[7]~5    ; out              ;
; |PC_reg|stack_reg6[6]~6    ; |PC_reg|stack_reg6[6]~6    ; out              ;
; |PC_reg|stack_reg6[5]~7    ; |PC_reg|stack_reg6[5]~7    ; out              ;
; |PC_reg|stack_reg6[4]~8    ; |PC_reg|stack_reg6[4]~8    ; out              ;
; |PC_reg|stack_reg6[3]~9    ; |PC_reg|stack_reg6[3]~9    ; out              ;
; |PC_reg|stack_reg6[2]~10   ; |PC_reg|stack_reg6[2]~10   ; out              ;
; |PC_reg|stack_reg6[1]~11   ; |PC_reg|stack_reg6[1]~11   ; out              ;
; |PC_reg|stack_reg6[0]~12   ; |PC_reg|stack_reg6[0]~12   ; out              ;
; |PC_reg|stack_reg7[12]~1   ; |PC_reg|stack_reg7[12]~1   ; out              ;
; |PC_reg|stack_reg7[11]~2   ; |PC_reg|stack_reg7[11]~2   ; out              ;
; |PC_reg|stack_reg7[10]~3   ; |PC_reg|stack_reg7[10]~3   ; out              ;
; |PC_reg|stack_reg7[9]~4    ; |PC_reg|stack_reg7[9]~4    ; out              ;
; |PC_reg|stack_reg7[8]~5    ; |PC_reg|stack_reg7[8]~5    ; out              ;
; |PC_reg|stack_reg7[7]~6    ; |PC_reg|stack_reg7[7]~6    ; out              ;
; |PC_reg|stack_reg7[6]~7    ; |PC_reg|stack_reg7[6]~7    ; out              ;
; |PC_reg|stack_reg7[5]~8    ; |PC_reg|stack_reg7[5]~8    ; out              ;
; |PC_reg|stack_reg7[4]~9    ; |PC_reg|stack_reg7[4]~9    ; out              ;
; |PC_reg|stack_reg7[3]~10   ; |PC_reg|stack_reg7[3]~10   ; out              ;
; |PC_reg|stack_reg7[2]~11   ; |PC_reg|stack_reg7[2]~11   ; out              ;
; |PC_reg|stack_reg7[1]~12   ; |PC_reg|stack_reg7[1]~12   ; out              ;
; |PC_reg|stack_reg7[0]      ; |PC_reg|stack_reg7[0]      ; regout           ;
; |PC_reg|stack_reg7[1]      ; |PC_reg|stack_reg7[1]      ; regout           ;
; |PC_reg|stack_reg7[2]      ; |PC_reg|stack_reg7[2]      ; regout           ;
; |PC_reg|stack_reg7[3]      ; |PC_reg|stack_reg7[3]      ; regout           ;
; |PC_reg|stack_reg7[4]      ; |PC_reg|stack_reg7[4]      ; regout           ;
; |PC_reg|stack_reg7[5]      ; |PC_reg|stack_reg7[5]      ; regout           ;
; |PC_reg|stack_reg7[6]      ; |PC_reg|stack_reg7[6]      ; regout           ;
; |PC_reg|stack_reg7[7]      ; |PC_reg|stack_reg7[7]      ; regout           ;
; |PC_reg|stack_reg7[8]      ; |PC_reg|stack_reg7[8]      ; regout           ;
; |PC_reg|stack_reg7[9]      ; |PC_reg|stack_reg7[9]      ; regout           ;
; |PC_reg|stack_reg7[10]     ; |PC_reg|stack_reg7[10]     ; regout           ;
; |PC_reg|stack_reg7[11]     ; |PC_reg|stack_reg7[11]     ; regout           ;
; |PC_reg|stack_reg7[12]     ; |PC_reg|stack_reg7[12]     ; regout           ;
; |PC_reg|stack_reg6[0]      ; |PC_reg|stack_reg6[0]      ; regout           ;
; |PC_reg|stack_reg6[1]      ; |PC_reg|stack_reg6[1]      ; regout           ;
; |PC_reg|stack_reg6[2]      ; |PC_reg|stack_reg6[2]      ; regout           ;
; |PC_reg|stack_reg6[3]      ; |PC_reg|stack_reg6[3]      ; regout           ;
; |PC_reg|stack_reg6[4]      ; |PC_reg|stack_reg6[4]      ; regout           ;
; |PC_reg|stack_reg6[5]      ; |PC_reg|stack_reg6[5]      ; regout           ;
; |PC_reg|stack_reg6[6]      ; |PC_reg|stack_reg6[6]      ; regout           ;
; |PC_reg|stack_reg6[7]      ; |PC_reg|stack_reg6[7]      ; regout           ;
; |PC_reg|stack_reg6[8]      ; |PC_reg|stack_reg6[8]      ; regout           ;
; |PC_reg|stack_reg6[9]      ; |PC_reg|stack_reg6[9]      ; regout           ;
; |PC_reg|stack_reg6[10]     ; |PC_reg|stack_reg6[10]     ; regout           ;
; |PC_reg|stack_reg6[11]     ; |PC_reg|stack_reg6[11]     ; regout           ;
; |PC_reg|stack_reg6[12]     ; |PC_reg|stack_reg6[12]     ; regout           ;
; |PC_reg|stack_reg5[0]      ; |PC_reg|stack_reg5[0]      ; regout           ;
; |PC_reg|stack_reg5[1]      ; |PC_reg|stack_reg5[1]      ; regout           ;
; |PC_reg|stack_reg5[2]      ; |PC_reg|stack_reg5[2]      ; regout           ;
; |PC_reg|stack_reg5[3]      ; |PC_reg|stack_reg5[3]      ; regout           ;
; |PC_reg|stack_reg5[4]      ; |PC_reg|stack_reg5[4]      ; regout           ;
; |PC_reg|stack_reg5[5]      ; |PC_reg|stack_reg5[5]      ; regout           ;
; |PC_reg|stack_reg5[6]      ; |PC_reg|stack_reg5[6]      ; regout           ;
; |PC_reg|stack_reg5[7]      ; |PC_reg|stack_reg5[7]      ; regout           ;
; |PC_reg|stack_reg5[8]      ; |PC_reg|stack_reg5[8]      ; regout           ;
; |PC_reg|stack_reg5[9]      ; |PC_reg|stack_reg5[9]      ; regout           ;
; |PC_reg|stack_reg5[10]     ; |PC_reg|stack_reg5[10]     ; regout           ;
; |PC_reg|stack_reg5[11]     ; |PC_reg|stack_reg5[11]     ; regout           ;
; |PC_reg|stack_reg5[12]     ; |PC_reg|stack_reg5[12]     ; regout           ;
; |PC_reg|stack_reg4[0]      ; |PC_reg|stack_reg4[0]      ; regout           ;
; |PC_reg|stack_reg4[1]      ; |PC_reg|stack_reg4[1]      ; regout           ;
; |PC_reg|stack_reg4[2]      ; |PC_reg|stack_reg4[2]      ; regout           ;
; |PC_reg|stack_reg4[3]      ; |PC_reg|stack_reg4[3]      ; regout           ;
; |PC_reg|stack_reg4[4]      ; |PC_reg|stack_reg4[4]      ; regout           ;
; |PC_reg|stack_reg4[5]      ; |PC_reg|stack_reg4[5]      ; regout           ;
; |PC_reg|stack_reg4[6]      ; |PC_reg|stack_reg4[6]      ; regout           ;
; |PC_reg|stack_reg4[7]      ; |PC_reg|stack_reg4[7]      ; regout           ;
; |PC_reg|stack_reg4[8]      ; |PC_reg|stack_reg4[8]      ; regout           ;
; |PC_reg|stack_reg4[9]      ; |PC_reg|stack_reg4[9]      ; regout           ;
; |PC_reg|stack_reg4[10]     ; |PC_reg|stack_reg4[10]     ; regout           ;
; |PC_reg|stack_reg4[11]     ; |PC_reg|stack_reg4[11]     ; regout           ;
; |PC_reg|stack_reg4[12]     ; |PC_reg|stack_reg4[12]     ; regout           ;
; |PC_reg|stack_reg3[1]      ; |PC_reg|stack_reg3[1]      ; regout           ;
; |PC_reg|stack_reg3[2]      ; |PC_reg|stack_reg3[2]      ; regout           ;
; |PC_reg|stack_reg3[3]      ; |PC_reg|stack_reg3[3]      ; regout           ;
; |PC_reg|stack_reg3[4]      ; |PC_reg|stack_reg3[4]      ; regout           ;
; |PC_reg|stack_reg3[5]      ; |PC_reg|stack_reg3[5]      ; regout           ;
; |PC_reg|stack_reg3[6]      ; |PC_reg|stack_reg3[6]      ; regout           ;
; |PC_reg|stack_reg3[7]      ; |PC_reg|stack_reg3[7]      ; regout           ;
; |PC_reg|stack_reg3[8]      ; |PC_reg|stack_reg3[8]      ; regout           ;
; |PC_reg|stack_reg3[9]      ; |PC_reg|stack_reg3[9]      ; regout           ;
; |PC_reg|stack_reg3[10]     ; |PC_reg|stack_reg3[10]     ; regout           ;
; |PC_reg|stack_reg3[11]     ; |PC_reg|stack_reg3[11]     ; regout           ;
; |PC_reg|stack_reg3[12]     ; |PC_reg|stack_reg3[12]     ; regout           ;
; |PC_reg|stack_reg2[2]      ; |PC_reg|stack_reg2[2]      ; regout           ;
; |PC_reg|stack_reg2[3]      ; |PC_reg|stack_reg2[3]      ; regout           ;
; |PC_reg|stack_reg2[4]      ; |PC_reg|stack_reg2[4]      ; regout           ;
; |PC_reg|stack_reg2[5]      ; |PC_reg|stack_reg2[5]      ; regout           ;
; |PC_reg|stack_reg2[6]      ; |PC_reg|stack_reg2[6]      ; regout           ;
; |PC_reg|stack_reg2[7]      ; |PC_reg|stack_reg2[7]      ; regout           ;
; |PC_reg|stack_reg2[8]      ; |PC_reg|stack_reg2[8]      ; regout           ;
; |PC_reg|stack_reg2[9]      ; |PC_reg|stack_reg2[9]      ; regout           ;
; |PC_reg|stack_reg2[10]     ; |PC_reg|stack_reg2[10]     ; regout           ;
; |PC_reg|stack_reg2[11]     ; |PC_reg|stack_reg2[11]     ; regout           ;
; |PC_reg|stack_reg2[12]     ; |PC_reg|stack_reg2[12]     ; regout           ;
; |PC_reg|stack_reg1[2]      ; |PC_reg|stack_reg1[2]      ; regout           ;
; |PC_reg|stack_reg1[3]      ; |PC_reg|stack_reg1[3]      ; regout           ;
; |PC_reg|stack_reg1[4]      ; |PC_reg|stack_reg1[4]      ; regout           ;
; |PC_reg|stack_reg1[5]      ; |PC_reg|stack_reg1[5]      ; regout           ;
; |PC_reg|stack_reg1[6]      ; |PC_reg|stack_reg1[6]      ; regout           ;
; |PC_reg|stack_reg1[7]      ; |PC_reg|stack_reg1[7]      ; regout           ;
; |PC_reg|stack_reg1[8]      ; |PC_reg|stack_reg1[8]      ; regout           ;
; |PC_reg|stack_reg1[9]      ; |PC_reg|stack_reg1[9]      ; regout           ;
; |PC_reg|stack_reg1[10]     ; |PC_reg|stack_reg1[10]     ; regout           ;
; |PC_reg|stack_reg1[11]     ; |PC_reg|stack_reg1[11]     ; regout           ;
; |PC_reg|stack_reg1[12]     ; |PC_reg|stack_reg1[12]     ; regout           ;
; |PC_reg|stack_reg0[3]      ; |PC_reg|stack_reg0[3]      ; regout           ;
; |PC_reg|stack_reg0[4]      ; |PC_reg|stack_reg0[4]      ; regout           ;
; |PC_reg|stack_reg0[5]      ; |PC_reg|stack_reg0[5]      ; regout           ;
; |PC_reg|stack_reg0[6]      ; |PC_reg|stack_reg0[6]      ; regout           ;
; |PC_reg|stack_reg0[7]      ; |PC_reg|stack_reg0[7]      ; regout           ;
; |PC_reg|stack_reg0[8]      ; |PC_reg|stack_reg0[8]      ; regout           ;
; |PC_reg|stack_reg0[9]      ; |PC_reg|stack_reg0[9]      ; regout           ;
; |PC_reg|stack_reg0[10]     ; |PC_reg|stack_reg0[10]     ; regout           ;
; |PC_reg|stack_reg0[11]     ; |PC_reg|stack_reg0[11]     ; regout           ;
; |PC_reg|stack_reg0[12]     ; |PC_reg|stack_reg0[12]     ; regout           ;
; |PC_reg|stack_out[0]~reg0  ; |PC_reg|stack_out[0]~reg0  ; regout           ;
; |PC_reg|stack_out[1]~reg0  ; |PC_reg|stack_out[1]~reg0  ; regout           ;
; |PC_reg|stack_out[3]~reg0  ; |PC_reg|stack_out[3]~reg0  ; regout           ;
; |PC_reg|stack_out[4]~reg0  ; |PC_reg|stack_out[4]~reg0  ; regout           ;
; |PC_reg|stack_out[5]~reg0  ; |PC_reg|stack_out[5]~reg0  ; regout           ;
; |PC_reg|stack_out[6]~reg0  ; |PC_reg|stack_out[6]~reg0  ; regout           ;
; |PC_reg|stack_out[7]~reg0  ; |PC_reg|stack_out[7]~reg0  ; regout           ;
; |PC_reg|stack_out[8]~reg0  ; |PC_reg|stack_out[8]~reg0  ; regout           ;
; |PC_reg|stack_out[9]~reg0  ; |PC_reg|stack_out[9]~reg0  ; regout           ;
; |PC_reg|stack_out[10]~reg0 ; |PC_reg|stack_out[10]~reg0 ; regout           ;
; |PC_reg|stack_out[11]~reg0 ; |PC_reg|stack_out[11]~reg0 ; regout           ;
; |PC_reg|stack_out[12]~reg0 ; |PC_reg|stack_out[12]~reg0 ; regout           ;
; |PC_reg|nrst               ; |PC_reg|nrst               ; out              ;
; |PC_reg|abus_in[0]         ; |PC_reg|abus_in[0]         ; out              ;
; |PC_reg|abus_in[1]         ; |PC_reg|abus_in[1]         ; out              ;
; |PC_reg|abus_in[2]         ; |PC_reg|abus_in[2]         ; out              ;
; |PC_reg|abus_in[4]         ; |PC_reg|abus_in[4]         ; out              ;
; |PC_reg|abus_in[5]         ; |PC_reg|abus_in[5]         ; out              ;
; |PC_reg|abus_in[6]         ; |PC_reg|abus_in[6]         ; out              ;
; |PC_reg|stack_in[6]        ; |PC_reg|stack_in[6]        ; out              ;
; |PC_reg|stack_in[7]        ; |PC_reg|stack_in[7]        ; out              ;
; |PC_reg|stack_in[8]        ; |PC_reg|stack_in[8]        ; out              ;
; |PC_reg|stack_in[9]        ; |PC_reg|stack_in[9]        ; out              ;
; |PC_reg|stack_in[10]       ; |PC_reg|stack_in[10]       ; out              ;
; |PC_reg|stack_in[11]       ; |PC_reg|stack_in[11]       ; out              ;
; |PC_reg|stack_in[12]       ; |PC_reg|stack_in[12]       ; out              ;
; |PC_reg|stack_out[0]       ; |PC_reg|stack_out[0]       ; pin_out          ;
; |PC_reg|stack_out[1]       ; |PC_reg|stack_out[1]       ; pin_out          ;
; |PC_reg|stack_out[3]       ; |PC_reg|stack_out[3]       ; pin_out          ;
; |PC_reg|stack_out[4]       ; |PC_reg|stack_out[4]       ; pin_out          ;
; |PC_reg|stack_out[5]       ; |PC_reg|stack_out[5]       ; pin_out          ;
; |PC_reg|stack_out[6]       ; |PC_reg|stack_out[6]       ; pin_out          ;
; |PC_reg|stack_out[7]       ; |PC_reg|stack_out[7]       ; pin_out          ;
; |PC_reg|stack_out[8]       ; |PC_reg|stack_out[8]       ; pin_out          ;
; |PC_reg|stack_out[9]       ; |PC_reg|stack_out[9]       ; pin_out          ;
; |PC_reg|stack_out[10]      ; |PC_reg|stack_out[10]      ; pin_out          ;
; |PC_reg|stack_out[11]      ; |PC_reg|stack_out[11]      ; pin_out          ;
; |PC_reg|stack_out[12]      ; |PC_reg|stack_out[12]      ; pin_out          ;
; |PC_reg|Add0~10            ; |PC_reg|Add0~10            ; out0             ;
; |PC_reg|Add0~11            ; |PC_reg|Add0~11            ; out0             ;
; |PC_reg|Add0~12            ; |PC_reg|Add0~12            ; out0             ;
; |PC_reg|Add0~13            ; |PC_reg|Add0~13            ; out0             ;
; |PC_reg|Add0~14            ; |PC_reg|Add0~14            ; out0             ;
; |PC_reg|Add0~15            ; |PC_reg|Add0~15            ; out0             ;
; |PC_reg|Add0~16            ; |PC_reg|Add0~16            ; out0             ;
; |PC_reg|Add0~17            ; |PC_reg|Add0~17            ; out0             ;
; |PC_reg|Add0~18            ; |PC_reg|Add0~18            ; out0             ;
; |PC_reg|Add0~19            ; |PC_reg|Add0~19            ; out0             ;
; |PC_reg|Add0~20            ; |PC_reg|Add0~20            ; out0             ;
; |PC_reg|Add0~21            ; |PC_reg|Add0~21            ; out0             ;
; |PC_reg|Add0~22            ; |PC_reg|Add0~22            ; out0             ;
+----------------------------+----------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat May 14 12:47:30 2022
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off PC_reg -c PC_reg
Info: Using vector source file "C:/Users/GABRIEL/Desktop/vhdl/TrabsReconfig-main/trab2/PC_reg/PC_reg.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of PC_reg.vwf called PC_reg.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|dbus_out[6]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|dbus_out[4]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|dbus_out[3]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|dbus_out[2]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|dbus_out[1]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[12]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[11]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[10]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[9]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[6]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[4]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[3]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[2]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 5.0 ns on register "|PC_reg|nextpc_out[1]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 15.0 ns on register "|PC_reg|dbus_out[7]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 15.0 ns on register "|PC_reg|nextpc_out[7]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|nextpc_out[0]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[0]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[0]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[1]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[2]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[3]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[4]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[5]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[6]~en"
Warning: Found clock-sensitive change during active clock edge at time 25.0 ns on register "|PC_reg|dbus_out[7]~en"
Warning: Found clock-sensitive change during active clock edge at time 35.0 ns on register "|PC_reg|dbus_out[5]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 35.0 ns on register "|PC_reg|nextpc_out[8]~reg0"
Warning: Found clock-sensitive change during active clock edge at time 35.0 ns on register "|PC_reg|nextpc_out[5]~reg0"
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      30.37 %
Info: Number of transitions in simulation is 10978
Info: Vector file PC_reg.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 143 megabytes
    Info: Processing ended: Sat May 14 12:47:30 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


