**********************************************************
*** Generated by CyClocks(tm) 3.71 - Build #: 3.71.010 ***
**********************************************************
Modification Date: Mar/18/2008
Comments: ROACH U24 CY2292 Default configuration
Customer: Francois Kapp
FAE: 


# s cy2292fsl-xxx  
# r d
# m 3000

# f  12.00000 ;0
# f   0.00000 ;1
# f   0.00000 ;2
# f   0.00000 ;3
# f   0.00000 ;4
# f   0.00000 ;5
# f   0.00000 ;6
# f   0.00000 ;7
# f   0.00000 ;8
# f 100.00000 ;9
# f  96.00000 ;10
# f  25.00000 ;11
# f  48.00000 ;12
# f  50.00000 ;13
# f   0.00000 ;14
# f  25.00000 ;15
# f   0.00000 ;16
# f   0.00000 ;17
# f   0.00000 ;18
# f   0.00000 ;19
# f   0.00000 ;20
# f   0.00000 ;21
# f   0.00000 ;22
# f   0.00000 ;23

# i 1         ;0
# i 0         ;1
# i 0         ;2
# i 0         ;3
# i 1         ;4
# i 0         ;5
# i 0         ;6
# i 0         ;7
# i 0         ;8
# i 1         ;9
# i 0         ;10
# i 1         ;11
# i 1         ;12
# i 0         ;13
# i 0         ;14
# i 0         ;15
# i 1         ;16
# i 2         ;17
# i 12        ;18 UPLL P
# i 3         ;19 UPLL Q
# i 2         ;20
# i 25        ;21 SPLL P
# i 6         ;22 SPLL Q
# i 0         ;23
# i 3         ;24
# i 19        ;25
# i 12        ;26
# i 8         ;27
# i 13        ;28
# i 1         ;29
# i 1         ;30
# i 2         ;31
# i 3         ;32 CPU0 P
# i 2         ;33 CPU0 Q
# i 1         ;34
# i 1         ;35
# i 2         ;36
# i 3         ;37 CPU1 P
# i 2         ;38 CPU1 Q
# i 1         ;39
# i 1         ;40
# i 2         ;41
# i 3         ;42 CPU2 P
# i 2         ;43 CPU2 Q
# i 1         ;44
# i 1         ;45
# i 2         ;46
# i 3         ;47 CPU3 P
# i 2         ;48 CPU3 Q
# i 1         ;49
# i 1         ;50
# i 2         ;51
# i 3         ;52 CPU4 P
# i 2         ;53 CPU4 Q
# i 1         ;54
# i 1         ;55
# i 2         ;56
# i 3         ;57 CPU5 P
# i 2         ;58 CPU5 Q
# i 1         ;59
# i 1         ;60
# i 2         ;61
# i 3         ;62 CPU6 P
# i 2         ;63 CPU6 Q
# i 1         ;64
# i 1         ;65
# i 2         ;66
# i 3         ;67 CPU7 P
# i 2         ;68 CPU7 Q
