--This file was auto-generated.
--Modifications might be lost.
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_misc.all;
use ieee.numeric_std.all;
use work.AXIRegWidthPkg.all;
use work.AXIRegPkg.all;
use work.types.all;

use work.TAR_Ctrl.all;
use work.TAR_Ctrl_DEF.all;
entity TAR_map is
  port (
    clk_axi          : in  std_logic;
    reset_axi_n      : in  std_logic;
    slave_readMOSI   : in  AXIReadMOSI;
    slave_readMISO   : out AXIReadMISO  := DefaultAXIReadMISO;
    slave_writeMOSI  : in  AXIWriteMOSI;
    slave_writeMISO  : out AXIWriteMISO := DefaultAXIWriteMISO;
    
    Mon              : in  TAR_Mon_t;
    Ctrl             : out TAR_Ctrl_t
        
    );
end entity TAR_map;
architecture behavioral of TAR_map is
  signal localAddress       : std_logic_vector(AXI_ADDR_WIDTH-1 downto 0);
  signal localRdData        : slv_32_t;
  signal localRdData_latch  : slv_32_t;
  signal localWrData        : slv_32_t;
  signal localWrEn          : std_logic;
  signal localRdReq         : std_logic;
  signal localRdAck         : std_logic;
  signal regRdAck           : std_logic;

  
  
  signal reg_data :  slv32_array_t(integer range 0 to 3177);
  constant Default_reg_data : slv32_array_t(integer range 0 to 3177) := (others => x"00000000");
begin  -- architecture behavioral

  -------------------------------------------------------------------------------
  -- AXI 
  -------------------------------------------------------------------------------
  -------------------------------------------------------------------------------
  AXIRegBridge : entity work.axiLiteRegBlocking
    port map (
      clk_axi     => clk_axi,
      reset_axi_n => reset_axi_n,
      readMOSI    => slave_readMOSI,
      readMISO    => slave_readMISO,
      writeMOSI   => slave_writeMOSI,
      writeMISO   => slave_writeMISO,
      address     => localAddress,
      rd_data     => localRdData_latch,
      wr_data     => localWrData,
      write_en    => localWrEn,
      read_req    => localRdReq,
      read_ack    => localRdAck);

  -------------------------------------------------------------------------------
  -- Record read decoding
  -------------------------------------------------------------------------------
  -------------------------------------------------------------------------------

  latch_reads: process (clk_axi,reset_axi_n) is
  begin  -- process latch_reads
    if reset_axi_n = '0' then
      localRdAck <= '0';
    elsif clk_axi'event and clk_axi = '1' then  -- rising clock edge
      localRdAck <= '0';
      
      if regRdAck = '1' then
        localRdData_latch <= localRdData;
        localRdAck <= '1';
      
      end if;
    end if;
  end process latch_reads;

  
  reads: process (clk_axi,reset_axi_n) is
  begin  -- process latch_reads
    if reset_axi_n = '0' then
      regRdAck <= '0';
    elsif clk_axi'event and clk_axi = '1' then  -- rising clock edge
      regRdAck  <= '0';
      localRdData <= x"00000000";
      if localRdReq = '1' then
        regRdAck  <= '1';
        case to_integer(unsigned(localAddress(11 downto 0))) is
          
        when 1 => --0x1
          localRdData( 4)            <=  reg_data( 1)( 4);                                                --
          localRdData( 5)            <=  reg_data( 1)( 5);                                                --
          localRdData( 6)            <=  reg_data( 1)( 6);                                                --
        when 2 => --0x2
          localRdData( 0)            <=  Mon.STATUS.ENABLED;                                              --
          localRdData( 1)            <=  Mon.STATUS.READY;                                                --
          localRdData(11 downto  4)  <=  Mon.STATUS.ERROR;                                                --
        when 2320 => --0x910
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2320)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2320)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2320)( 8 downto  6);                                    --sel memory
        when 2322 => --0x912
          localRdData(11 downto  0)  <=  reg_data(2322)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2322)(27 downto 16);                                    --rd_Address
        when 2324 => --0x914
          localRdData(31 downto  0)  <=  reg_data(2324)(31 downto  0);                                    --Write Data 0
        when 2325 => --0x915
          localRdData( 9 downto  0)  <=  reg_data(2325)( 9 downto  0);                                    --Write Data 1
        when 2328 => --0x918
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_0;       --Read Data 0
        when 2329 => --0x919
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_1;       --Read Data 1
        when 2336 => --0x920
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2336)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2336)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2336)( 8 downto  6);                                    --sel memory
        when 2338 => --0x922
          localRdData(11 downto  0)  <=  reg_data(2338)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2338)(27 downto 16);                                    --rd_Address
        when 2340 => --0x924
          localRdData(31 downto  0)  <=  reg_data(2340)(31 downto  0);                                    --Write Data 0
        when 2341 => --0x925
          localRdData( 9 downto  0)  <=  reg_data(2341)( 9 downto  0);                                    --Write Data 1
        when 2344 => --0x928
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_0;       --Read Data 0
        when 2345 => --0x929
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_1;       --Read Data 1
        when 2352 => --0x930
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2352)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2352)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2352)( 8 downto  6);                                    --sel memory
        when 2354 => --0x932
          localRdData(11 downto  0)  <=  reg_data(2354)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2354)(27 downto 16);                                    --rd_Address
        when 2356 => --0x934
          localRdData(31 downto  0)  <=  reg_data(2356)(31 downto  0);                                    --Write Data 0
        when 2357 => --0x935
          localRdData( 9 downto  0)  <=  reg_data(2357)( 9 downto  0);                                    --Write Data 1
        when 2360 => --0x938
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_0;       --Read Data 0
        when 2361 => --0x939
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_1;       --Read Data 1
        when 2368 => --0x940
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2368)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2368)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2368)( 8 downto  6);                                    --sel memory
        when 2370 => --0x942
          localRdData(11 downto  0)  <=  reg_data(2370)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2370)(27 downto 16);                                    --rd_Address
        when 2372 => --0x944
          localRdData(31 downto  0)  <=  reg_data(2372)(31 downto  0);                                    --Write Data 0
        when 2373 => --0x945
          localRdData( 9 downto  0)  <=  reg_data(2373)( 9 downto  0);                                    --Write Data 1
        when 2376 => --0x948
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_0;       --Read Data 0
        when 2377 => --0x949
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_1;       --Read Data 1
        when 2384 => --0x950
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2384)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2384)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2384)( 8 downto  6);                                    --sel memory
        when 2386 => --0x952
          localRdData(11 downto  0)  <=  reg_data(2386)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2386)(27 downto 16);                                    --rd_Address
        when 2388 => --0x954
          localRdData(31 downto  0)  <=  reg_data(2388)(31 downto  0);                                    --Write Data 0
        when 2389 => --0x955
          localRdData( 9 downto  0)  <=  reg_data(2389)( 9 downto  0);                                    --Write Data 1
        when 2392 => --0x958
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_0;       --Read Data 0
        when 2393 => --0x959
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_1;       --Read Data 1
        when 2400 => --0x960
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2400)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2400)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2400)( 8 downto  6);                                    --sel memory
        when 2402 => --0x962
          localRdData(11 downto  0)  <=  reg_data(2402)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2402)(27 downto 16);                                    --rd_Address
        when 2404 => --0x964
          localRdData(31 downto  0)  <=  reg_data(2404)(31 downto  0);                                    --Write Data 0
        when 2405 => --0x965
          localRdData( 9 downto  0)  <=  reg_data(2405)( 9 downto  0);                                    --Write Data 1
        when 2408 => --0x968
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_0;       --Read Data 0
        when 2409 => --0x969
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_1;       --Read Data 1
        when 2576 => --0xa10
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2576)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2576)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2576)( 8 downto  6);                                    --sel memory
        when 2578 => --0xa12
          localRdData(11 downto  0)  <=  reg_data(2578)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2578)(27 downto 16);                                    --rd_Address
        when 2580 => --0xa14
          localRdData(31 downto  0)  <=  reg_data(2580)(31 downto  0);                                    --Write Data 0
        when 2581 => --0xa15
          localRdData( 9 downto  0)  <=  reg_data(2581)( 9 downto  0);                                    --Write Data 1
        when 2584 => --0xa18
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_0;       --Read Data 0
        when 2585 => --0xa19
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_1;       --Read Data 1
        when 2592 => --0xa20
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2592)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2592)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2592)( 8 downto  6);                                    --sel memory
        when 2594 => --0xa22
          localRdData(11 downto  0)  <=  reg_data(2594)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2594)(27 downto 16);                                    --rd_Address
        when 2596 => --0xa24
          localRdData(31 downto  0)  <=  reg_data(2596)(31 downto  0);                                    --Write Data 0
        when 2597 => --0xa25
          localRdData( 9 downto  0)  <=  reg_data(2597)( 9 downto  0);                                    --Write Data 1
        when 2600 => --0xa28
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_0;       --Read Data 0
        when 2601 => --0xa29
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_1;       --Read Data 1
        when 2608 => --0xa30
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2608)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2608)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2608)( 8 downto  6);                                    --sel memory
        when 2610 => --0xa32
          localRdData(11 downto  0)  <=  reg_data(2610)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2610)(27 downto 16);                                    --rd_Address
        when 2612 => --0xa34
          localRdData(31 downto  0)  <=  reg_data(2612)(31 downto  0);                                    --Write Data 0
        when 2613 => --0xa35
          localRdData( 9 downto  0)  <=  reg_data(2613)( 9 downto  0);                                    --Write Data 1
        when 2616 => --0xa38
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_0;       --Read Data 0
        when 2617 => --0xa39
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_1;       --Read Data 1
        when 2624 => --0xa40
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2624)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2624)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2624)( 8 downto  6);                                    --sel memory
        when 2626 => --0xa42
          localRdData(11 downto  0)  <=  reg_data(2626)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2626)(27 downto 16);                                    --rd_Address
        when 2628 => --0xa44
          localRdData(31 downto  0)  <=  reg_data(2628)(31 downto  0);                                    --Write Data 0
        when 2629 => --0xa45
          localRdData( 9 downto  0)  <=  reg_data(2629)( 9 downto  0);                                    --Write Data 1
        when 2632 => --0xa48
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_0;       --Read Data 0
        when 2633 => --0xa49
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_1;       --Read Data 1
        when 2640 => --0xa50
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2640)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2640)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2640)( 8 downto  6);                                    --sel memory
        when 2642 => --0xa52
          localRdData(11 downto  0)  <=  reg_data(2642)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2642)(27 downto 16);                                    --rd_Address
        when 2644 => --0xa54
          localRdData(31 downto  0)  <=  reg_data(2644)(31 downto  0);                                    --Write Data 0
        when 2645 => --0xa55
          localRdData( 9 downto  0)  <=  reg_data(2645)( 9 downto  0);                                    --Write Data 1
        when 2648 => --0xa58
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_0;       --Read Data 0
        when 2649 => --0xa59
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_1;       --Read Data 1
        when 2656 => --0xa60
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2656)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2656)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2656)( 8 downto  6);                                    --sel memory
        when 2658 => --0xa62
          localRdData(11 downto  0)  <=  reg_data(2658)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2658)(27 downto 16);                                    --rd_Address
        when 2660 => --0xa64
          localRdData(31 downto  0)  <=  reg_data(2660)(31 downto  0);                                    --Write Data 0
        when 2661 => --0xa65
          localRdData( 9 downto  0)  <=  reg_data(2661)( 9 downto  0);                                    --Write Data 1
        when 2664 => --0xa68
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_0;       --Read Data 0
        when 2665 => --0xa69
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_1;       --Read Data 1
        when 2832 => --0xb10
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2832)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2832)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2832)( 8 downto  6);                                    --sel memory
        when 2834 => --0xb12
          localRdData(11 downto  0)  <=  reg_data(2834)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2834)(27 downto 16);                                    --rd_Address
        when 2836 => --0xb14
          localRdData(31 downto  0)  <=  reg_data(2836)(31 downto  0);                                    --Write Data 0
        when 2837 => --0xb15
          localRdData( 9 downto  0)  <=  reg_data(2837)( 9 downto  0);                                    --Write Data 1
        when 2840 => --0xb18
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_0;       --Read Data 0
        when 2841 => --0xb19
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_1;       --Read Data 1
        when 2848 => --0xb20
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2848)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2848)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2848)( 8 downto  6);                                    --sel memory
        when 2850 => --0xb22
          localRdData(11 downto  0)  <=  reg_data(2850)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2850)(27 downto 16);                                    --rd_Address
        when 2852 => --0xb24
          localRdData(31 downto  0)  <=  reg_data(2852)(31 downto  0);                                    --Write Data 0
        when 2853 => --0xb25
          localRdData( 9 downto  0)  <=  reg_data(2853)( 9 downto  0);                                    --Write Data 1
        when 2856 => --0xb28
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_0;       --Read Data 0
        when 2857 => --0xb29
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_1;       --Read Data 1
        when 2864 => --0xb30
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2864)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2864)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2864)( 8 downto  6);                                    --sel memory
        when 2866 => --0xb32
          localRdData(11 downto  0)  <=  reg_data(2866)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2866)(27 downto 16);                                    --rd_Address
        when 2868 => --0xb34
          localRdData(31 downto  0)  <=  reg_data(2868)(31 downto  0);                                    --Write Data 0
        when 2869 => --0xb35
          localRdData( 9 downto  0)  <=  reg_data(2869)( 9 downto  0);                                    --Write Data 1
        when 2872 => --0xb38
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_0;       --Read Data 0
        when 2873 => --0xb39
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_1;       --Read Data 1
        when 2880 => --0xb40
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2880)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2880)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2880)( 8 downto  6);                                    --sel memory
        when 2882 => --0xb42
          localRdData(11 downto  0)  <=  reg_data(2882)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2882)(27 downto 16);                                    --rd_Address
        when 2884 => --0xb44
          localRdData(31 downto  0)  <=  reg_data(2884)(31 downto  0);                                    --Write Data 0
        when 2885 => --0xb45
          localRdData( 9 downto  0)  <=  reg_data(2885)( 9 downto  0);                                    --Write Data 1
        when 2888 => --0xb48
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_0;       --Read Data 0
        when 2889 => --0xb49
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_1;       --Read Data 1
        when 2896 => --0xb50
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2896)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2896)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2896)( 8 downto  6);                                    --sel memory
        when 2898 => --0xb52
          localRdData(11 downto  0)  <=  reg_data(2898)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2898)(27 downto 16);                                    --rd_Address
        when 2900 => --0xb54
          localRdData(31 downto  0)  <=  reg_data(2900)(31 downto  0);                                    --Write Data 0
        when 2901 => --0xb55
          localRdData( 9 downto  0)  <=  reg_data(2901)( 9 downto  0);                                    --Write Data 1
        when 2904 => --0xb58
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_0;       --Read Data 0
        when 2905 => --0xb59
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_1;       --Read Data 1
        when 2912 => --0xb60
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(2912)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(2912)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(2912)( 8 downto  6);                                    --sel memory
        when 2914 => --0xb62
          localRdData(11 downto  0)  <=  reg_data(2914)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(2914)(27 downto 16);                                    --rd_Address
        when 2916 => --0xb64
          localRdData(31 downto  0)  <=  reg_data(2916)(31 downto  0);                                    --Write Data 0
        when 2917 => --0xb65
          localRdData( 9 downto  0)  <=  reg_data(2917)( 9 downto  0);                                    --Write Data 1
        when 2920 => --0xb68
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_0;       --Read Data 0
        when 2921 => --0xb69
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_1;       --Read Data 1
        when 3088 => --0xc10
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3088)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3088)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3088)( 8 downto  6);                                    --sel memory
        when 3090 => --0xc12
          localRdData(11 downto  0)  <=  reg_data(3090)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3090)(27 downto 16);                                    --rd_Address
        when 3092 => --0xc14
          localRdData(31 downto  0)  <=  reg_data(3092)(31 downto  0);                                    --Write Data 0
        when 3093 => --0xc15
          localRdData( 9 downto  0)  <=  reg_data(3093)( 9 downto  0);                                    --Write Data 1
        when 3096 => --0xc18
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_0;       --Read Data 0
        when 3097 => --0xc19
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).rd_data.rd_data_1;       --Read Data 1
        when 3104 => --0xc20
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3104)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3104)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3104)( 8 downto  6);                                    --sel memory
        when 3106 => --0xc22
          localRdData(11 downto  0)  <=  reg_data(3106)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3106)(27 downto 16);                                    --rd_Address
        when 3108 => --0xc24
          localRdData(31 downto  0)  <=  reg_data(3108)(31 downto  0);                                    --Write Data 0
        when 3109 => --0xc25
          localRdData( 9 downto  0)  <=  reg_data(3109)( 9 downto  0);                                    --Write Data 1
        when 3112 => --0xc28
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_0;       --Read Data 0
        when 3113 => --0xc29
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).rd_data.rd_data_1;       --Read Data 1
        when 3120 => --0xc30
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3120)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3120)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3120)( 8 downto  6);                                    --sel memory
        when 3122 => --0xc32
          localRdData(11 downto  0)  <=  reg_data(3122)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3122)(27 downto 16);                                    --rd_Address
        when 3124 => --0xc34
          localRdData(31 downto  0)  <=  reg_data(3124)(31 downto  0);                                    --Write Data 0
        when 3125 => --0xc35
          localRdData( 9 downto  0)  <=  reg_data(3125)( 9 downto  0);                                    --Write Data 1
        when 3128 => --0xc38
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_0;       --Read Data 0
        when 3129 => --0xc39
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).rd_data.rd_data_1;       --Read Data 1
        when 3136 => --0xc40
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3136)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3136)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3136)( 8 downto  6);                                    --sel memory
        when 3138 => --0xc42
          localRdData(11 downto  0)  <=  reg_data(3138)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3138)(27 downto 16);                                    --rd_Address
        when 3140 => --0xc44
          localRdData(31 downto  0)  <=  reg_data(3140)(31 downto  0);                                    --Write Data 0
        when 3141 => --0xc45
          localRdData( 9 downto  0)  <=  reg_data(3141)( 9 downto  0);                                    --Write Data 1
        when 3144 => --0xc48
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_0;       --Read Data 0
        when 3145 => --0xc49
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).rd_data.rd_data_1;       --Read Data 1
        when 3152 => --0xc50
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3152)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3152)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3152)( 8 downto  6);                                    --sel memory
        when 3154 => --0xc52
          localRdData(11 downto  0)  <=  reg_data(3154)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3154)(27 downto 16);                                    --rd_Address
        when 3156 => --0xc54
          localRdData(31 downto  0)  <=  reg_data(3156)(31 downto  0);                                    --Write Data 0
        when 3157 => --0xc55
          localRdData( 9 downto  0)  <=  reg_data(3157)( 9 downto  0);                                    --Write Data 1
        when 3160 => --0xc58
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_0;       --Read Data 0
        when 3161 => --0xc59
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).rd_data.rd_data_1;       --Read Data 1
        when 3168 => --0xc60
          localRdData( 0)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_rdy;          --Read ready
          localRdData( 4)            <=  reg_data(3168)( 4);                                              --flush memory to Zync
          localRdData( 5)            <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_ena;      --freeze memory
          localRdData( 5)            <=  reg_data(3168)( 5);                                              --freeze memory
          localRdData( 8 downto  6)  <=  reg_data(3168)( 8 downto  6);                                    --sel memory
        when 3170 => --0xc62
          localRdData(11 downto  0)  <=  reg_data(3170)(11 downto  0);                                    --wr_Address
          localRdData(27 downto 16)  <=  reg_data(3170)(27 downto 16);                                    --rd_Address
        when 3172 => --0xc64
          localRdData(31 downto  0)  <=  reg_data(3172)(31 downto  0);                                    --Write Data 0
        when 3173 => --0xc65
          localRdData( 9 downto  0)  <=  reg_data(3173)( 9 downto  0);                                    --Write Data 1
        when 3176 => --0xc68
          localRdData(31 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_0;       --Read Data 0
        when 3177 => --0xc69
          localRdData( 9 downto  0)  <=  Mon.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).rd_data.rd_data_1;       --Read Data 1


          when others =>
            regRdAck <= '0';
            localRdData <= x"00000000";
        end case;
      end if;
    end if;
  end process reads;


  -------------------------------------------------------------------------------
  -- Record write decoding
  -------------------------------------------------------------------------------
  -------------------------------------------------------------------------------

  -- Register mapping to ctrl structures
  Ctrl.CONFIGS.INPUT_EN                                        <=  reg_data( 1)( 4);                 
  Ctrl.CONFIGS.OUTPUT_EN                                       <=  reg_data( 1)( 5);                 
  Ctrl.CONFIGS.FLUSH_MEM_RESET                                 <=  reg_data( 1)( 6);                 
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req   <=  reg_data(2320)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req  <=  reg_data(2320)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel     <=  reg_data(2320)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_addr             <=  reg_data(2322)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).rd_addr             <=  reg_data(2322)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0   <=  reg_data(2324)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1   <=  reg_data(2325)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req   <=  reg_data(2336)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req  <=  reg_data(2336)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel     <=  reg_data(2336)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_addr             <=  reg_data(2338)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).rd_addr             <=  reg_data(2338)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0   <=  reg_data(2340)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1   <=  reg_data(2341)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req   <=  reg_data(2352)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req  <=  reg_data(2352)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel     <=  reg_data(2352)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_addr             <=  reg_data(2354)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).rd_addr             <=  reg_data(2354)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0   <=  reg_data(2356)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1   <=  reg_data(2357)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req   <=  reg_data(2368)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req  <=  reg_data(2368)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel     <=  reg_data(2368)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_addr             <=  reg_data(2370)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).rd_addr             <=  reg_data(2370)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0   <=  reg_data(2372)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1   <=  reg_data(2373)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req   <=  reg_data(2384)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req  <=  reg_data(2384)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel     <=  reg_data(2384)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_addr             <=  reg_data(2386)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).rd_addr             <=  reg_data(2386)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0   <=  reg_data(2388)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1   <=  reg_data(2389)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req   <=  reg_data(2400)( 4);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req  <=  reg_data(2400)( 5);               
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel     <=  reg_data(2400)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_addr             <=  reg_data(2402)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).rd_addr             <=  reg_data(2402)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0   <=  reg_data(2404)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1   <=  reg_data(2405)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req   <=  reg_data(2576)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req  <=  reg_data(2576)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel     <=  reg_data(2576)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_addr             <=  reg_data(2578)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).rd_addr             <=  reg_data(2578)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0   <=  reg_data(2580)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1   <=  reg_data(2581)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req   <=  reg_data(2592)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req  <=  reg_data(2592)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel     <=  reg_data(2592)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_addr             <=  reg_data(2594)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).rd_addr             <=  reg_data(2594)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0   <=  reg_data(2596)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1   <=  reg_data(2597)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req   <=  reg_data(2608)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req  <=  reg_data(2608)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel     <=  reg_data(2608)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_addr             <=  reg_data(2610)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).rd_addr             <=  reg_data(2610)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0   <=  reg_data(2612)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1   <=  reg_data(2613)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req   <=  reg_data(2624)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req  <=  reg_data(2624)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel     <=  reg_data(2624)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_addr             <=  reg_data(2626)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).rd_addr             <=  reg_data(2626)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0   <=  reg_data(2628)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1   <=  reg_data(2629)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req   <=  reg_data(2640)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req  <=  reg_data(2640)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel     <=  reg_data(2640)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_addr             <=  reg_data(2642)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).rd_addr             <=  reg_data(2642)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0   <=  reg_data(2644)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1   <=  reg_data(2645)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req   <=  reg_data(2656)( 4);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req  <=  reg_data(2656)( 5);               
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel     <=  reg_data(2656)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_addr             <=  reg_data(2658)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).rd_addr             <=  reg_data(2658)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0   <=  reg_data(2660)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1   <=  reg_data(2661)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req   <=  reg_data(2832)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req  <=  reg_data(2832)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel     <=  reg_data(2832)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_addr             <=  reg_data(2834)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).rd_addr             <=  reg_data(2834)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0   <=  reg_data(2836)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1   <=  reg_data(2837)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req   <=  reg_data(2848)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req  <=  reg_data(2848)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel     <=  reg_data(2848)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_addr             <=  reg_data(2850)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).rd_addr             <=  reg_data(2850)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0   <=  reg_data(2852)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1   <=  reg_data(2853)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req   <=  reg_data(2864)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req  <=  reg_data(2864)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel     <=  reg_data(2864)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_addr             <=  reg_data(2866)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).rd_addr             <=  reg_data(2866)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0   <=  reg_data(2868)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1   <=  reg_data(2869)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req   <=  reg_data(2880)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req  <=  reg_data(2880)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel     <=  reg_data(2880)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_addr             <=  reg_data(2882)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).rd_addr             <=  reg_data(2882)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0   <=  reg_data(2884)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1   <=  reg_data(2885)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req   <=  reg_data(2896)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req  <=  reg_data(2896)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel     <=  reg_data(2896)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_addr             <=  reg_data(2898)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).rd_addr             <=  reg_data(2898)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0   <=  reg_data(2900)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1   <=  reg_data(2901)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req   <=  reg_data(2912)( 4);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req  <=  reg_data(2912)( 5);               
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel     <=  reg_data(2912)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_addr             <=  reg_data(2914)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).rd_addr             <=  reg_data(2914)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0   <=  reg_data(2916)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1   <=  reg_data(2917)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req   <=  reg_data(3088)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req  <=  reg_data(3088)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel     <=  reg_data(3088)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_addr             <=  reg_data(3090)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).rd_addr             <=  reg_data(3090)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0   <=  reg_data(3092)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1   <=  reg_data(3093)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req   <=  reg_data(3104)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req  <=  reg_data(3104)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel     <=  reg_data(3104)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_addr             <=  reg_data(3106)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).rd_addr             <=  reg_data(3106)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0   <=  reg_data(3108)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1   <=  reg_data(3109)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req   <=  reg_data(3120)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req  <=  reg_data(3120)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel     <=  reg_data(3120)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_addr             <=  reg_data(3122)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).rd_addr             <=  reg_data(3122)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0   <=  reg_data(3124)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1   <=  reg_data(3125)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req   <=  reg_data(3136)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req  <=  reg_data(3136)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel     <=  reg_data(3136)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_addr             <=  reg_data(3138)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).rd_addr             <=  reg_data(3138)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0   <=  reg_data(3140)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1   <=  reg_data(3141)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req   <=  reg_data(3152)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req  <=  reg_data(3152)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel     <=  reg_data(3152)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_addr             <=  reg_data(3154)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).rd_addr             <=  reg_data(3154)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0   <=  reg_data(3156)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1   <=  reg_data(3157)( 9 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req   <=  reg_data(3168)( 4);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req  <=  reg_data(3168)( 5);               
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel     <=  reg_data(3168)( 8 downto  6);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_addr             <=  reg_data(3170)(11 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).rd_addr             <=  reg_data(3170)(27 downto 16);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0   <=  reg_data(3172)(31 downto  0);     
  Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1   <=  reg_data(3173)( 9 downto  0);     


  reg_writes: process (clk_axi, reset_axi_n) is
  begin  -- process reg_writes
    if reset_axi_n = '0' then                 -- asynchronous reset (active low)
      reg_data( 1)( 4)  <= DEFAULT_TAR_CTRL_t.CONFIGS.INPUT_EN;
      reg_data( 1)( 5)  <= DEFAULT_TAR_CTRL_t.CONFIGS.OUTPUT_EN;
      reg_data( 1)( 6)  <= DEFAULT_TAR_CTRL_t.CONFIGS.FLUSH_MEM_RESET;
      reg_data(2320)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req;
      reg_data(2320)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req;
      reg_data(2320)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel;
      reg_data(2322)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_addr;
      reg_data(2322)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).rd_addr;
      reg_data(2324)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0;
      reg_data(2325)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1;
      reg_data(2336)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req;
      reg_data(2336)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req;
      reg_data(2336)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel;
      reg_data(2338)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_addr;
      reg_data(2338)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).rd_addr;
      reg_data(2340)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0;
      reg_data(2341)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1;
      reg_data(2352)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req;
      reg_data(2352)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req;
      reg_data(2352)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel;
      reg_data(2354)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_addr;
      reg_data(2354)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).rd_addr;
      reg_data(2356)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0;
      reg_data(2357)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1;
      reg_data(2368)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req;
      reg_data(2368)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req;
      reg_data(2368)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel;
      reg_data(2370)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_addr;
      reg_data(2370)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).rd_addr;
      reg_data(2372)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0;
      reg_data(2373)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1;
      reg_data(2384)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req;
      reg_data(2384)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req;
      reg_data(2384)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel;
      reg_data(2386)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_addr;
      reg_data(2386)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).rd_addr;
      reg_data(2388)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0;
      reg_data(2389)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1;
      reg_data(2400)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req;
      reg_data(2400)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req;
      reg_data(2400)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel;
      reg_data(2402)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_addr;
      reg_data(2402)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).rd_addr;
      reg_data(2404)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0;
      reg_data(2405)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1;
      reg_data(2576)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req;
      reg_data(2576)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req;
      reg_data(2576)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel;
      reg_data(2578)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_addr;
      reg_data(2578)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).rd_addr;
      reg_data(2580)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0;
      reg_data(2581)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1;
      reg_data(2592)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req;
      reg_data(2592)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req;
      reg_data(2592)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel;
      reg_data(2594)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_addr;
      reg_data(2594)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).rd_addr;
      reg_data(2596)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0;
      reg_data(2597)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1;
      reg_data(2608)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req;
      reg_data(2608)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req;
      reg_data(2608)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel;
      reg_data(2610)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_addr;
      reg_data(2610)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).rd_addr;
      reg_data(2612)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0;
      reg_data(2613)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1;
      reg_data(2624)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req;
      reg_data(2624)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req;
      reg_data(2624)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel;
      reg_data(2626)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_addr;
      reg_data(2626)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).rd_addr;
      reg_data(2628)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0;
      reg_data(2629)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1;
      reg_data(2640)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req;
      reg_data(2640)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req;
      reg_data(2640)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel;
      reg_data(2642)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_addr;
      reg_data(2642)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).rd_addr;
      reg_data(2644)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0;
      reg_data(2645)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1;
      reg_data(2656)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req;
      reg_data(2656)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req;
      reg_data(2656)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel;
      reg_data(2658)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_addr;
      reg_data(2658)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).rd_addr;
      reg_data(2660)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0;
      reg_data(2661)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1;
      reg_data(2832)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req;
      reg_data(2832)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req;
      reg_data(2832)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel;
      reg_data(2834)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_addr;
      reg_data(2834)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).rd_addr;
      reg_data(2836)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0;
      reg_data(2837)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1;
      reg_data(2848)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req;
      reg_data(2848)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req;
      reg_data(2848)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel;
      reg_data(2850)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_addr;
      reg_data(2850)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).rd_addr;
      reg_data(2852)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0;
      reg_data(2853)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1;
      reg_data(2864)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req;
      reg_data(2864)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req;
      reg_data(2864)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel;
      reg_data(2866)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_addr;
      reg_data(2866)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).rd_addr;
      reg_data(2868)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0;
      reg_data(2869)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1;
      reg_data(2880)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req;
      reg_data(2880)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req;
      reg_data(2880)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel;
      reg_data(2882)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_addr;
      reg_data(2882)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).rd_addr;
      reg_data(2884)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0;
      reg_data(2885)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1;
      reg_data(2896)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req;
      reg_data(2896)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req;
      reg_data(2896)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel;
      reg_data(2898)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_addr;
      reg_data(2898)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).rd_addr;
      reg_data(2900)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0;
      reg_data(2901)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1;
      reg_data(2912)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req;
      reg_data(2912)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req;
      reg_data(2912)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel;
      reg_data(2914)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_addr;
      reg_data(2914)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).rd_addr;
      reg_data(2916)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0;
      reg_data(2917)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1;
      reg_data(3088)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.flush_req;
      reg_data(3088)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.freeze_req;
      reg_data(3088)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.mem_sel;
      reg_data(3090)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_addr;
      reg_data(3090)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).rd_addr;
      reg_data(3092)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_0;
      reg_data(3093)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).wr_data.wr_data_1;
      reg_data(3104)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.flush_req;
      reg_data(3104)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.freeze_req;
      reg_data(3104)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.mem_sel;
      reg_data(3106)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_addr;
      reg_data(3106)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).rd_addr;
      reg_data(3108)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_0;
      reg_data(3109)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).wr_data.wr_data_1;
      reg_data(3120)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.flush_req;
      reg_data(3120)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.freeze_req;
      reg_data(3120)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.mem_sel;
      reg_data(3122)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_addr;
      reg_data(3122)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).rd_addr;
      reg_data(3124)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_0;
      reg_data(3125)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).wr_data.wr_data_1;
      reg_data(3136)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.flush_req;
      reg_data(3136)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.freeze_req;
      reg_data(3136)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.mem_sel;
      reg_data(3138)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_addr;
      reg_data(3138)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).rd_addr;
      reg_data(3140)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_0;
      reg_data(3141)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).wr_data.wr_data_1;
      reg_data(3152)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.flush_req;
      reg_data(3152)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.freeze_req;
      reg_data(3152)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.mem_sel;
      reg_data(3154)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_addr;
      reg_data(3154)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).rd_addr;
      reg_data(3156)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_0;
      reg_data(3157)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).wr_data.wr_data_1;
      reg_data(3168)( 4)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.flush_req;
      reg_data(3168)( 5)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.freeze_req;
      reg_data(3168)( 8 downto  6)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.mem_sel;
      reg_data(3170)(11 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_addr;
      reg_data(3170)(27 downto 16)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).rd_addr;
      reg_data(3172)(31 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_0;
      reg_data(3173)( 9 downto  0)  <= DEFAULT_TAR_CTRL_t.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).wr_data.wr_data_1;

    elsif clk_axi'event and clk_axi = '1' then  -- rising clock edge
      Ctrl.ACTIONS.RESET <= '0';
      Ctrl.ACTIONS.ENABLE <= '0';
      Ctrl.ACTIONS.DISABLE <= '0';
      Ctrl.ACTIONS.FREEZE <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req <= '0';
      Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack <= '0';
      

      
      if localWrEn = '1' then
        case to_integer(unsigned(localAddress(11 downto 0))) is
        when 0 => --0x0
          Ctrl.ACTIONS.RESET                                       <=  localWrData( 0);               
          Ctrl.ACTIONS.ENABLE                                      <=  localWrData( 1);               
          Ctrl.ACTIONS.DISABLE                                     <=  localWrData( 2);               
          Ctrl.ACTIONS.FREEZE                                      <=  localWrData( 3);               
        when 1 => --0x1
          reg_data( 1)( 4)                                         <=  localWrData( 4);                --
          reg_data( 1)( 5)                                         <=  localWrData( 5);                --
          reg_data( 1)( 6)                                         <=  localWrData( 6);                --
        when 2320 => --0x910
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2320)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2320)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2320)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2322 => --0x912
          reg_data(2322)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2322)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2324 => --0x914
          reg_data(2324)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2325 => --0x915
          reg_data(2325)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2336 => --0x920
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2336)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2336)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2336)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2338 => --0x922
          reg_data(2338)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2338)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2340 => --0x924
          reg_data(2340)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2341 => --0x925
          reg_data(2341)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2352 => --0x930
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2352)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2352)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2352)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2354 => --0x932
          reg_data(2354)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2354)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2356 => --0x934
          reg_data(2356)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2357 => --0x935
          reg_data(2357)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2368 => --0x940
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2368)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2368)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2368)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2370 => --0x942
          reg_data(2370)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2370)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2372 => --0x944
          reg_data(2372)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2373 => --0x945
          reg_data(2373)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2384 => --0x950
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2384)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2384)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2384)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2386 => --0x952
          reg_data(2386)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2386)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2388 => --0x954
          reg_data(2388)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2389 => --0x955
          reg_data(2389)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2400 => --0x960
          reg_data(2400)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(0).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2400)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2400)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2402 => --0x962
          reg_data(2402)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2402)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2404 => --0x964
          reg_data(2404)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2405 => --0x965
          reg_data(2405)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2576 => --0xa10
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2576)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2576)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2576)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2578 => --0xa12
          reg_data(2578)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2578)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2580 => --0xa14
          reg_data(2580)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2581 => --0xa15
          reg_data(2581)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2592 => --0xa20
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2592)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2592)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2592)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2594 => --0xa22
          reg_data(2594)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2594)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2596 => --0xa24
          reg_data(2596)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2597 => --0xa25
          reg_data(2597)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2608 => --0xa30
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2608)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2608)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2608)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2610 => --0xa32
          reg_data(2610)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2610)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2612 => --0xa34
          reg_data(2612)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2613 => --0xa35
          reg_data(2613)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2624 => --0xa40
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2624)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2624)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2624)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2626 => --0xa42
          reg_data(2626)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2626)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2628 => --0xa44
          reg_data(2628)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2629 => --0xa45
          reg_data(2629)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2640 => --0xa50
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2640)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2640)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2640)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2642 => --0xa52
          reg_data(2642)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2642)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2644 => --0xa54
          reg_data(2644)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2645 => --0xa55
          reg_data(2645)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2656 => --0xa60
          reg_data(2656)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(1).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2656)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2656)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2658 => --0xa62
          reg_data(2658)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2658)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2660 => --0xa64
          reg_data(2660)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2661 => --0xa65
          reg_data(2661)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2832 => --0xb10
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2832)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2832)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2832)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2834 => --0xb12
          reg_data(2834)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2834)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2836 => --0xb14
          reg_data(2836)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2837 => --0xb15
          reg_data(2837)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2848 => --0xb20
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2848)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2848)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2848)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2850 => --0xb22
          reg_data(2850)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2850)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2852 => --0xb24
          reg_data(2852)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2853 => --0xb25
          reg_data(2853)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2864 => --0xb30
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2864)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2864)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2864)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2866 => --0xb32
          reg_data(2866)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2866)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2868 => --0xb34
          reg_data(2868)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2869 => --0xb35
          reg_data(2869)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2880 => --0xb40
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2880)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2880)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2880)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2882 => --0xb42
          reg_data(2882)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2882)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2884 => --0xb44
          reg_data(2884)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2885 => --0xb45
          reg_data(2885)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2896 => --0xb50
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2896)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(2896)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2896)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2898 => --0xb52
          reg_data(2898)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2898)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2900 => --0xb54
          reg_data(2900)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2901 => --0xb55
          reg_data(2901)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 2912 => --0xb60
          reg_data(2912)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(2).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(2912)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(2912)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 2914 => --0xb62
          reg_data(2914)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(2914)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 2916 => --0xb64
          reg_data(2916)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 2917 => --0xb65
          reg_data(2917)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3088 => --0xc10
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(0).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3088)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(3088)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3088)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3090 => --0xc12
          reg_data(3090)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3090)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3092 => --0xc14
          reg_data(3092)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3093 => --0xc15
          reg_data(3093)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3104 => --0xc20
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(1).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3104)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(3104)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3104)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3106 => --0xc22
          reg_data(3106)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3106)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3108 => --0xc24
          reg_data(3108)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3109 => --0xc25
          reg_data(3109)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3120 => --0xc30
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(2).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3120)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(3120)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3120)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3122 => --0xc32
          reg_data(3122)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3122)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3124 => --0xc34
          reg_data(3124)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3125 => --0xc35
          reg_data(3125)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3136 => --0xc40
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(3).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3136)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(3136)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3136)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3138 => --0xc42
          reg_data(3138)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3138)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3140 => --0xc44
          reg_data(3140)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3141 => --0xc45
          reg_data(3141)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3152 => --0xc50
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(4).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3152)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          reg_data(3152)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3152)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3154 => --0xc52
          reg_data(3154)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3154)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3156 => --0xc54
          reg_data(3156)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3157 => --0xc55
          reg_data(3157)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1
        when 3168 => --0xc60
          reg_data(3168)( 4)                                       <=  localWrData( 4);                --flush memory to Zync
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_req  <=  localWrData( 0);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.wr_ack  <=  localWrData( 1);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_req  <=  localWrData( 2);               
          Ctrl.PL_ST.PL_ST(3).PL_CHAMBER.PL_MEM(5).SIGNALS.rd_ack  <=  localWrData( 3);               
          reg_data(3168)( 5)                                       <=  localWrData( 5);                --freeze memory
          reg_data(3168)( 8 downto  6)                             <=  localWrData( 8 downto  6);      --sel memory
        when 3170 => --0xc62
          reg_data(3170)(11 downto  0)                             <=  localWrData(11 downto  0);      --wr_Address
          reg_data(3170)(27 downto 16)                             <=  localWrData(27 downto 16);      --rd_Address
        when 3172 => --0xc64
          reg_data(3172)(31 downto  0)                             <=  localWrData(31 downto  0);      --Write Data 0
        when 3173 => --0xc65
          reg_data(3173)( 9 downto  0)                             <=  localWrData( 9 downto  0);      --Write Data 1

          when others => null;
        end case;
      end if;
    end if;
  end process reg_writes;







  
end architecture behavioral;