<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:20.3520</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0015940</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트구동부를 포함하는 표시장치</inventionTitle><inventionTitleEng>Display Appartus Including Gate Driving Unit</inventionTitleEng><openDate>2025.08.08</openDate><openNumber>10-2025-0119981</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서에 따른 표시장치는 영상데이터, 데이터제어신호, 및 게이트제어신호를 생성하는 타이밍제어부와; 적어도 하나의 클럭을 생성 및 변조하는 클럭생성부와; 영상데이터와 데이터제어신호를 이용하여 데이터신호를 생성하는 데이터구동부와; 게이트제어신호와 적어도 하나의 클럭을 이용하여 게이트신호를 생성하는 게이트구동부와; 데이터신호와 게이트신호를 이용하여 영상을 표시하는 표시패널을 포함할 수 있다. 게이트구동부는 다수의 스테이지를 포함할 수 있다. 적어도 하나의 클럭은 기준펄스에 다수의 스테이지의 위치에 따라 상이한 하강변조부 및 상승변조부 중 적어도 하나가 부가된 형태를 가질 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 영상데이터, 데이터제어신호, 및 게이트제어신호를 생성하는 타이밍제어부와;적어도 하나의 클럭을 생성 및 변조하는 클럭생성부와;상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하는 데이터구동부와;상기 게이트제어신호와 상기 적어도 하나의 클럭을 이용하여 게이트신호를 생성하는 게이트구동부와;상기 데이터신호와 상기 게이트신호를 이용하여 영상을 표시하는 표시패널을 포함하고,상기 게이트구동부는 다수의 스테이지를 포함하고,상기 적어도 하나의 클럭은 기준펄스에 상기 다수의 스테이지의 위치에 따라 상이한 하강변조부 및 상승변조부 중 적어도 하나가 부가된 형태를 갖는, 표시장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 표시패널은 표시영역과 상기 표시영역에 인접한 비표시영역을 포함하고,상기 비표시영역에는 상기 다수의 스테이지와, 상기 다수의 스테이지에 상기 적어도 하나의 클럭을 전달하는 적어도 하나의 클럭배선이 배치되고,상기 하강변조부 및 상기 상승변조부 중 적어도 하나의 시간 및 폭은 상기 적어도 하나의 클럭배선의 길이에 비례하는, 표시장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 다수의 스테이지는 제(n-1), 제(n) 및 제(n+1)스테이지를 포함하고,상기 적어도 하나의 클럭은 제1 및 제2클럭을 포함하고,상기 적어도 하나의 클럭배선은 제1 및 제2클럭배선을 포함하고,상기 제(n-1)스테이지로 전달되도록 상기 제2클럭배선의 입력부로 입력되는 상기 제2클럭은, 상기 기준펄스에 하강시점의 제1(n-1)시간과 제1(n-1)전압을 갖는 제(n-1)하강변조부 및 상승시점의 제2(n-1)시간과 제2(n-1)전압을 갖는 제(n-1)상승변조부 중 적어도 하나가 부가된 형태를 갖고,상기 제(n)스테이지로 전달되도록 상기 제1클럭배선의 입력부로 입력되는 상기 제1클럭은, 상기 기준펄스에 하강시점의 제1(n)시간과 제1(n)전압을 갖는 제(n)하강변조부 및 상승시점의 제2(n)시간과 제2(n)전압을 갖는 제(n)상승변조부 중 적어도 하나가 부가된 형태를 갖고, 제(n+1)스테이지로 전달되도록 상기 제2클럭배선)의 입력부로 입력되는 상기 제2클럭은, 상기 기준펄스에 하강시점의 제1(n+1)시간과 제1(n+1)전압을 갖는 제(n+1)하강변조부 및 상승시점의 제2(n+1)시간과 제2(n+1)전압을 갖는 제(n+1)상승변조부 중 적어도 하나가 부가된 형태를 갖는, 표시장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제1(n)시간은, 상기 제1(n-1)시간보다 작거나 같고, 상기 제1(n+1)시간보다 크거나 같고,상기 제1(n)전압은, 상기 제1(n-1)전압보다 작거나 같고, 상기 제1(n+1)전압보다 크거나 같고,상기 제2(n)시간은, 상기 제2(n-1)시간보다 작거나 같고, 상기 제2(n+1)시간보다 크거나 같고,상기 제2(n)전압은, 상기 제2(n-1)전압보다 작거나 같고, 상기 제2(n+1)전압보다 크거나 같은, 표시장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제(n)스테이지는 제1 내지 제8박막트랜지스터를 포함하고,상기 제1박막트랜지스터는 Q노드의 전압에 따라 스위칭되어 상기 제1클럭을 상기 게이트신호로 출력하고, 상기 제2박막트랜지스터는 QB노드의 전압에 따라 스위칭되어 게이트하이전압을 상기 게이트신호로 출력하고,상기 제3박막트랜지스터는 상기 제2클럭에 따라 스위칭되어 캐리신호를 상기 제3 및 제4박막트랜지스터 사이의 연결노드에 전달하고, 상기 제4박막트랜지스터는 상기 제1클럭에 따라 스위칭되어 상기 제4 및 제5박막트랜지스터 사이의 연결노드의 전압을 상기 제7박막트랜지스터의 게이트에 전달하고, 상기 제5박막트랜지스터는 상기 QB노드의 전압에 따라 스위칭되어 상기 게이트하이전압을 상기 제4 및 제5박막트랜지스터 사이의 연결노드에 전달하고,상기 제6박막트랜지스터는 상기 제2클럭에 따라 스위칭되어 게이트로우전압을 상기 QB노드로 전달하고, 상기 제7박막트랜지스터는 상기 제3 및 제4박막트랜지스터 사이의 연결노드의 전압에 따라 스위칭 되어 상기 제2클럭을 상기 QB노드로 전달하고, 상기 제8박막트랜지스터는 상기 게이트로우전압에 따라 스위칭되어 상기 제3 및 제4박막트랜지스터 사이의 연결노드의 전압을 상기 Q노드로 전달하는, 표시장치.</claim></claimInfo><claimInfo><claim>6. 제 3 항에 있어서,상기 제(n)스테이지는 제1 내지 제8박막트랜지스터를 포함하고,상기 제1박막트랜지스터의 게이트전극은 Q노드에 연결되고, 상기 제1박막트랜지스터의 소스전극은 제1(n)클럭에 연결되고, 상기 제1박막트랜지스터의 드레인전극은 상기 제2박막트랜지스터의 소스전극에 연결되고, 상기 제2박막트랜지스터의 게이트전극은 QB노드에 연결되고, 상기 제2박막트랜지스터의 소스전극은 상기 제1박막트랜지스터의 드레인전극에 연결되고, 상기 제2박막트랜지스터의 드레인전극은 게이트하이전압에 연결되고,상기 제3박막트랜지스터의 게이트전극은 제2(n)클럭에 연결되고, 상기 제3박막트랜지스터의 소스전극은 제(n-1)캐리신호에 연결되고, 상기 제3박막트랜지스터의 드레인전극은 상기 제4박막트랜지스터의 소스전극, 상기 제7박막트랜지스터의 게이트전극, 상기 제8박막트랜지스터의 소스전극에 연결되고,상기 제4박막트랜지스터의 게이트전극은 제1(n)클럭에 연결되고, 상기 제4박막트랜지스터의 소스전극은 상기 제3박막트랜지스터의 드레인전극, 상기 제7박막트랜지스터의 게이트전극, 상기 제8박막트랜지스터의 소스전극에 연결되고, 상기 제4박막트랜지스터의 드레인전극은 상기 제5박막트랜지스터의 소스전극에 연결되고,상기 제5박막트랜지스터의 게이트전극은 상기 QB노드에 연결되고, 상기 제5박막트랜지스터의 소스전극은 상기 제4박막트랜지스터의 드레인전극에 연결되고, 상기 제5박막트랜지스터의 드레인전극은 상기 게이트하이전압에 연결되고,상기 제6박막트랜지스터의 게이트전극은 제2(n)클럭에 연결되고, 상기 제6박막트랜지스터의 소스전극은 게이트로우전압에 연결되고, 상기 제6박막트랜지스터의 드레인전극은 상기 QB노드에 연결되고,상기 제7박막트랜지스터의 게이트전극은 상기 제3박막트랜지스터의 드레인전극, 상기 제4박막트랜지스터의 소스전극에 연결되고, 상기 제7박막트랜지스터의 소스전극은 상기 제2(n)클럭에 연결되고, 상기 제7박막트랜지스터의 드레인전극은 상기 QB노드에 연결되고,상기 제8박막트랜지스터의 게이트전극은 상기 게이트로우전압에 연결되고, 상기 제8박막트랜지스터의 소스전극은 상기 제3박막트랜지스터의 드레인전극, 상기 제4박막트랜지스터의 소스전극, 상기 제7박막트랜지스터의 게이트전극에 연결되고, 상기 제8박막트랜지스터의 드레인전극은 상기 Q노드에 연결되는, 표시장치.</claim></claimInfo><claimInfo><claim>7. 제 2 항에 있어서,상기 하강변조부 및 상기 상승변조부는 각각 구형파 또는 삼각파 형태를 갖는, 표시장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 클럭생성부는, 상기 기준펄스에 상기 하강변조부 및 상기 상승변조부 중 적어도 하나가 부가된 파형에 대응되는 아날로그신호를 생성하는 디지털 아날로그 변환부와;상기 아날로그신호를 증폭하여 상기 적어도 하나의 클럭을 출력하는 증폭부를 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 클럭생성부는, 상기 기준펄스에 상기 하강변조부 및 상기 상승변조부 사이에서 변동하는 파형에 대응되는 아날로그신호를 생성하는 디지털 아날로그 변환부와;상기 아날로그신호를 증폭하여 상기 하강변조부 및 상기 상승변조부에 대응되는 증폭신호를 생성하는 증폭부와;선택신호에 따라 상기 증폭신호, 제1게이트하이전압, 제1게이트로우전압 중 하나를 선택하여 상기 적어도 하나의 클럭으로 출력하는 먹스부를, 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 클럭생성부는, 선택신호에 따라 제1게이트하이전압, 제1게이트로우전압 제2게이트하이전압, 제2게이트로우전압 중 하나를 선택하여 상기 적어도 하나의 클럭으로 출력하는 먹스부를 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 클럭생성부는, 선택신호에 따라 제1게이트하이전압, 제1게이트로우전압 제2게이트로우전압 중 하나를 선택하여 상기 적어도 하나의 클럭으로 출력하는 먹스부를 포함하는, 표시장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 클럭생성부는, 선형 감소, 선형 감소 및 포화, 스텝함수 감소, 및 스플라인 곡선 감소 중 적어도 하나를 조합하여 상기 하강변조부 및 상기 상승변조부 중 적어도 하나를 변조하는, 표시장치.</claim></claimInfo><claimInfo><claim>13. 영상신호와 다수의 타이밍신호를 이용하여 영상데이터, 데이터제어신호, 게이트제어신호를 생성하는 타이밍제어부와;적어도 하나의 클럭을 생성 및 변조하는 클럭생성부와;상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하는 데이터구동부와;상기 게이트제어신호, 상기 적어도 하나의 클럭, 게이트하이전압 및 게이트로우전압을 이용하여 게이트신호를 생성하는 게이트구동부와;상기 데이터신호와 상기 게이트신호를 이용하여 영상을 표시하는 표시패널을 포함하고,상기 게이트구동부는 다수의 스테이지를 포함하고,상기 다수의 스테이지로 전달되는 상기 게이트하이전압은 하이변조부가 부가된 형태를 갖고, 상기 다수의 스테이지로 전달되는 상기 게이트로우전압은 로우변조부가 부가된 형태를 갖는, 표시장치.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 다수의 스테이지는 제(n)스테이지를 포함하고,상기 적어도 하나의 클럭은 제1클럭을 포함하고,상기 제(n)스테이지는, 제1 내지 제6박막트랜지스터를 포함하고,상기 제1박막트랜지스터는 Q노드의 전압에 따라 스위칭되어 상기 게이트로우전압을 상기 게이트신호로 출력하고, 상기 제2박막트랜지스터는 QB노드의 전압에 따라 스위칭되어 상기 게이트하이전압을 상기 게이트신호로 출력하고, 상기 제3박막트랜지스터는 상기 제1클럭에 따라 스위칭되어 시작전압 또는 캐리신호를 상기 제3 및 제4박막트랜지스터 사이의 연결노드에 전달하고, 상기 제4박막트랜지스터는 상기 게이트로우전압에 따라 스위칭되어 상기 제3 및 제4박막트랜지스터 사이의 연결노드의 전압을 상기 Q노드에 전달하고,상기 제5박막트랜지스터는 상기 제3 및 제4박막트랜지스터 사이의 연결노드의 전압에 따라 스위칭되어 상기 게이트하이전압을 상기 QB노드에 전달하고, 상기 제6박막트랜지스터는 상기 Q노드의 전압에 따라 스위칭되어 상기 게이트로우전압을 상기 QB노드에 전달하는, 표시장치.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서,상기 다수의 스테이지는 제(n)스테이지를 포함하고,상기 제(n)스테이지는 제1 내지 제6박막트랜지스터를 포함하고,상기 적어도 하나의 클럭은 제1(n)클럭을 포함하고,상기 제1박막트랜지스터의 게이트전극은 Q노드에 연결되고, 상기 제1박막트랜지스터의 소스전극은 게이트로우전압에 연결되고, 상기 제1박막트랜지스터의 드레인전극은 상기 제2박막트랜지스터의 소스전극에 연결되고, 상기 제2박막트랜지스터의 게이트전극은 QB노드에 연결되고, 상기 제2박막트랜지스터의 소스전극은 상기 제1박막트랜지스터의 드레인전극에 연결되고, 상기 제2박막트랜지스터의 드레인전극은 게이트하이전압에 연결되고,상기 제3박막트랜지스터의 게이트전극은 상기 제1(n)클럭에 연결되고, 상기 제3박막트랜지스터의 소스전극은 시작전압에 연결되고, 상기 제3박막트랜지스터의 드레인전극은 상기 제4박막트랜지스터의 소스전극, 상기 제5박막트랜지스터의 게이트전극에 연결되고,상기 제4박막트랜지스터의 게이트전극은 상기 게이트로우전압에 연결되고, 상기 제4박막트랜지스터의 소스전극은 상기 제3박막트랜지스터의 드레인전극에 연결되고, 상기 제4박막트랜지스터의 드레인전극은 상기 Q노드에 연결되고,상기 제5박막트랜지스터의 게이트전극은 상기 제3박막트랜지스터의 드레인전극, 상기 제4박막트랜지스터의 소스전극에 연결되고, 상기 제5박막트랜지스터의 소스전극은 상기 QB노드에 연결되고, 상기 제5박막트랜지스터의 드레인전극은 상기 게이트하이전압에 연결되고,상기 제6박막트랜지스터의 게이트전극은 상기 Q노드에 연결되고, 상기 제6박막트랜지스터의 드레인전극은 상기 게이트로우전압에 연결되고, 상기 제6박막트랜지스터의 소스전극은 상기 QB노드에 연결되는, 표시장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>LEE, Han Gyeol</engName><name>이한결</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>AHN, Soon Sung</engName><name>안순성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 ***, ***호(역삼동, 하나빌딩)</address><code>920041000023</code><country>대한민국</country><engName>Neit Patent &amp; Law Firm</engName><name>네이트특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.01</receiptDate><receiptNumber>1-1-2024-0130207-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240015940.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93bea0ae743ce7a51ba5de03c6fb30de0b19a1f16347d8eb51f59776be8646124ac86c005ee04339d9f39523429c241e16ecd1043d90c3e8bb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7a5b6846ac3233fbbbf16890bbf8bf02e10b0ad0ac9f76fff57b6b3ea99200921a28a11ad1d0d4e51735713ca10dc943dac19b430d025bb8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>