# Наиболее часто возникающие вопросы и ответы на них

### Все сделано правильно, но процессор всегда в состоянии `reset`

Если для сброса подключена кнопка/переключатель, необходимо повторно попробовать подключиться к процессору но уже с зажатой кнопкой/другим положением переключателя. Если все сработало — при подключении перепутана полярность. Необходимо учитывать следующее:
- Почти на всех платах **Terasic** кнопки подключены через подтяжку к питанию, а значит когда они не нажаты на ПЛИС приходит логическая единица.
- Многие модули, в том числе *Clock Source*, используемый для подключения внешних сигналов тактовой частоты и сброса, на самом деле используют в качестве сигнала сброса логический ноль (это можно узнать из документации или по названию сигналов в разделе *Hierarchy* — `reset_n`), необходимо учесть это при подключении сигналов сброса к блокам.

### Не получается залить elf-файл во второй лабораторной

Чаще всего это связано с модулем памяти (SDRAM). Наиболее распространенные недочеты:
- не указаны/неправильно указаны настройки параметров SDRAM в Qsys/Platform Designer
- не указан/неправильно указан сдвиг фазы тактового сигнала, подключаемого к `SDRAM_CLK`
- не указаны/неправильно указаны расположения пинов в **`Pin Planner`**

### Пины `DQM` обозначены как двубитная шина, а в таблице как `LDQM` и `UDQM`, какой чему соответствует?

`LDQM` — это `DQM[0]`, UDQM — это `DQM[1]`

### При настройке отладки/запуске ПО пишет, что timestamp и System ID не совпадают, хотя плата точно прошита

Наиболее распространенные причины:
- в **Qsys**/**Platform Designer** не добавлен System ID модуль
- Процессорная система по какой-то причине находится в состоянии сброса, проверьте кнопку сброса
- Файлы BSP были перегенерированы из-за модификаций в проекте в **Qsys**/**Platform Designer**, а в плате все еще прошита предыдущая версия ПО
