TimeQuest Timing Analyzer report for Library_Module
Fri Sep 09 18:10:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Library_Module                                                     ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE22F17C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.84 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.313 ; -28.752            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.465 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -54.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.313 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.598      ;
; -2.208 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.492      ;
; -2.174 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.458      ;
; -2.142 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.426      ;
; -2.072 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.356      ;
; -2.057 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.341      ;
; -1.985 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.919      ;
; -1.958 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.243      ;
; -1.899 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.183      ;
; -1.880 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.165      ;
; -1.880 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.813      ;
; -1.869 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.803      ;
; -1.866 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.151      ;
; -1.863 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.797      ;
; -1.858 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.143      ;
; -1.846 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.779      ;
; -1.816 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.101      ;
; -1.814 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.747      ;
; -1.812 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.745      ;
; -1.792 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.725      ;
; -1.771 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.690      ;
; -1.764 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.697      ;
; -1.763 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.048      ;
; -1.761 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.045      ;
; -1.758 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.691      ;
; -1.754 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.038      ;
; -1.753 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.687      ;
; -1.750 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.035      ;
; -1.744 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 3.029      ;
; -1.729 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.662      ;
; -1.727 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.011      ;
; -1.710 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.629      ;
; -1.701 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.986      ;
; -1.698 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.631      ;
; -1.695 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.979      ;
; -1.693 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.977      ;
; -1.683 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.968      ;
; -1.682 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.966      ;
; -1.673 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.957      ;
; -1.648 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.581      ;
; -1.645 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.929      ;
; -1.641 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.926      ;
; -1.639 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.923      ;
; -1.637 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.571      ;
; -1.631 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.565      ;
; -1.630 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.564      ;
; -1.628 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.913      ;
; -1.625 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.909      ;
; -1.621 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.906      ;
; -1.611 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.895      ;
; -1.610 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.894      ;
; -1.600 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.884      ;
; -1.589 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.873      ;
; -1.582 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.515      ;
; -1.579 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.863      ;
; -1.577 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.861      ;
; -1.571 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.504      ;
; -1.560 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.493      ;
; -1.557 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.841      ;
; -1.555 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.840      ;
; -1.552 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.486      ;
; -1.532 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.465      ;
; -1.530 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.464      ;
; -1.526 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.459      ;
; -1.523 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.807      ;
; -1.521 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.455      ;
; -1.519 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.804      ;
; -1.518 ; addersubtractor:inst1|Areg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.802      ;
; -1.515 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.449      ;
; -1.514 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.448      ;
; -1.511 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.796      ;
; -1.509 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.793      ;
; -1.508 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.442      ;
; -1.505 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.790      ;
; -1.504 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.789      ;
; -1.498 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.432      ;
; -1.494 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.778      ;
; -1.488 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.422      ;
; -1.488 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.772      ;
; -1.481 ; addersubtractor:inst1|Breg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.399      ;
; -1.477 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.411      ;
; -1.473 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.757      ;
; -1.466 ; addersubtractor:inst1|Areg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.750      ;
; -1.466 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.399      ;
; -1.461 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.380      ;
; -1.455 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.388      ;
; -1.452 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.736      ;
; -1.449 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.382      ;
; -1.444 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.377      ;
; -1.442 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.727      ;
; -1.436 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.370      ;
; -1.435 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.369      ;
; -1.433 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.718      ;
; -1.430 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.364      ;
; -1.426 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.359      ;
; -1.417 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.351      ;
; -1.416 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.349      ;
; -1.414 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.348      ;
; -1.411 ; addersubtractor:inst1|Areg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.289      ; 2.695      ;
; -1.411 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 2.696      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.049      ;
; 0.468 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.052      ;
; 0.636 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.220      ;
; 0.815 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.048      ;
; 0.815 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.048      ;
; 0.816 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.049      ;
; 0.828 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.046      ;
; 0.829 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.047      ;
; 0.829 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.047      ;
; 0.831 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.049      ;
; 0.832 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.416      ;
; 0.833 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.051      ;
; 0.834 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.052      ;
; 0.850 ; addersubtractor:inst1|Zreg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.083      ;
; 0.851 ; addersubtractor:inst1|Zreg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.084      ;
; 0.855 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.088      ;
; 0.855 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.439      ;
; 0.864 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.448      ;
; 0.877 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.461      ;
; 0.882 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.100      ;
; 0.908 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.492      ;
; 0.915 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.499      ;
; 0.934 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.518      ;
; 0.938 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.522      ;
; 0.940 ; addersubtractor:inst1|Breg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.174      ;
; 0.943 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.527      ;
; 0.943 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.527      ;
; 0.947 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.531      ;
; 0.958 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.191      ;
; 0.959 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.192      ;
; 0.963 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.182      ;
; 0.963 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.547      ;
; 0.963 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.548      ;
; 0.964 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.548      ;
; 0.967 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.186      ;
; 0.967 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.552      ;
; 0.967 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.185      ;
; 0.967 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.185      ;
; 0.970 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.188      ;
; 0.975 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.559      ;
; 0.979 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.213      ;
; 0.983 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.567      ;
; 0.986 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.570      ;
; 0.992 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.212      ;
; 0.992 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.210      ;
; 0.993 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.212      ;
; 0.994 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.212      ;
; 0.998 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.231      ;
; 0.999 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.217      ;
; 1.000 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.233      ;
; 1.005 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.589      ;
; 1.007 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.225      ;
; 1.013 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.598      ;
; 1.020 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.604      ;
; 1.022 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.606      ;
; 1.024 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.242      ;
; 1.028 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.246      ;
; 1.028 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.246      ;
; 1.030 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.263      ;
; 1.041 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.259      ;
; 1.042 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.626      ;
; 1.049 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.267      ;
; 1.050 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.268      ;
; 1.050 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.268      ;
; 1.050 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.634      ;
; 1.053 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.271      ;
; 1.054 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.638      ;
; 1.055 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.639      ;
; 1.056 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.640      ;
; 1.066 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.650      ;
; 1.075 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.659      ;
; 1.075 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.660      ;
; 1.076 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.660      ;
; 1.076 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.660      ;
; 1.076 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.660      ;
; 1.079 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.663      ;
; 1.088 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.672      ;
; 1.089 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.322      ;
; 1.089 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.322      ;
; 1.090 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.674      ;
; 1.092 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.676      ;
; 1.094 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.327      ;
; 1.098 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.682      ;
; 1.101 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.685      ;
; 1.103 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.321      ;
; 1.103 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.687      ;
; 1.104 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.323      ;
; 1.105 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.323      ;
; 1.105 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.324      ;
; 1.106 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.324      ;
; 1.106 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.324      ;
; 1.107 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.340      ;
; 1.109 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.327      ;
; 1.117 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.335      ;
; 1.117 ; addersubtractor:inst1|Zreg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.350      ;
; 1.117 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.335      ;
; 1.117 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.701      ;
; 1.118 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.336      ;
; 1.118 ; addersubtractor:inst1|Zreg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.351      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[9]  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[5]  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 2.091  ; 2.528  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 2.091  ; 2.528  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.019  ; 2.512  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.935  ; 2.393  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.496  ; 1.941  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.518 ; -0.340 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.150  ; 0.248  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.819  ; 2.305  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.715  ; 2.170  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.982  ; 2.410  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.795  ; 2.240  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 2.042  ; 2.507  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 1.514  ; 1.945  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 1.626  ; 2.046  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 1.602  ; 2.031  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 1.673  ; 2.164  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 1.678  ; 2.118  ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; 1.786  ; 2.283  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.228  ; 2.687  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.897  ; 2.362  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.179  ; 2.625  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.006  ; 2.481  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.952  ; 2.428  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.515 ; -0.329 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.228  ; 2.687  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.081  ; 0.153  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.970  ; 2.423  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.965  ; 2.380  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.027  ; 2.503  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 1.920  ; 2.373  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 1.176  ; 1.625  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 1.491  ; 1.931  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.641  ; 2.113  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.746  ; 2.189  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 1.161  ; 1.576  ; Rise       ; CLK             ;
; SEL       ; CLK        ; 1.320  ; 1.761  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.789  ; 0.611  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -1.706 ; -2.133 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.640 ; -2.119 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.556 ; -2.003 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.138 ; -1.570 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 0.789  ; 0.611  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.147  ; 0.047  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.446 ; -1.921 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.349 ; -1.791 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.605 ; -2.021 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.425 ; -1.858 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.662 ; -2.114 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -1.155 ; -1.574 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.235 ; -1.643 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.212 ; -1.629 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.277 ; -1.756 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.285 ; -1.713 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; -1.414 ; -1.899 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.786  ; 0.601  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.520 ; -1.974 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.791 ; -2.227 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.626 ; -2.089 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.574 ; -2.038 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 0.786  ; 0.601  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.839 ; -2.287 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.214  ; 0.139  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.593 ; -2.033 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.589 ; -1.993 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.648 ; -2.110 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.542 ; -1.985 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -0.802 ; -1.238 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.133 ; -1.561 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.245 ; -1.706 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.346 ; -1.779 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.787 ; -1.192 ; Rise       ; CLK             ;
; SEL       ; CLK        ; -0.958 ; -1.377 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 7.703 ; 7.822 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 7.313 ; 7.426 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 5.987 ; 6.039 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 6.428 ; 6.517 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 6.414 ; 6.501 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 5.789 ; 5.794 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 6.905 ; 6.964 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 6.667 ; 6.724 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 6.514 ; 6.551 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 7.313 ; 7.426 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 7.017 ; 7.043 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 5.890 ; 5.889 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 5.829 ; 5.848 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 5.891 ; 5.893 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 6.957 ; 7.019 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 6.642 ; 6.709 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 6.715 ; 6.734 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 6.794 ; 6.818 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 7.487 ; 7.604 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 5.602 ; 5.606 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 5.792 ; 5.840 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 6.214 ; 6.298 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 6.201 ; 6.283 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 5.602 ; 5.606 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 6.672 ; 6.727 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 6.443 ; 6.497 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 6.296 ; 6.331 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 7.113 ; 7.224 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 6.780 ; 6.803 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 5.698 ; 5.696 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 5.640 ; 5.657 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 5.699 ; 5.700 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 6.721 ; 6.780 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 6.417 ; 6.480 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 6.491 ; 6.508 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 6.565 ; 6.587 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 342.94 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.916 ; -23.502           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.416 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -54.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.916 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 3.171      ;
; -1.825 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 3.080      ;
; -1.815 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 3.070      ;
; -1.760 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 3.015      ;
; -1.734 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.989      ;
; -1.707 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.962      ;
; -1.637 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.577      ;
; -1.599 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.854      ;
; -1.554 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.494      ;
; -1.539 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.794      ;
; -1.537 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.477      ;
; -1.536 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.476      ;
; -1.536 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.476      ;
; -1.530 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.785      ;
; -1.522 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.777      ;
; -1.519 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.459      ;
; -1.518 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.773      ;
; -1.484 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.424      ;
; -1.481 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.421      ;
; -1.479 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.734      ;
; -1.455 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.382      ;
; -1.444 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.699      ;
; -1.439 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.694      ;
; -1.437 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.377      ;
; -1.436 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.376      ;
; -1.428 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.368      ;
; -1.422 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.677      ;
; -1.421 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.676      ;
; -1.421 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.676      ;
; -1.418 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.358      ;
; -1.413 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.668      ;
; -1.404 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.659      ;
; -1.397 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.324      ;
; -1.381 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.636      ;
; -1.381 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.372 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.627      ;
; -1.369 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.624      ;
; -1.369 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.624      ;
; -1.366 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.621      ;
; -1.348 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.603      ;
; -1.339 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.594      ;
; -1.337 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.277      ;
; -1.336 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.276      ;
; -1.330 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.585      ;
; -1.321 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.576      ;
; -1.321 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.576      ;
; -1.321 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.576      ;
; -1.320 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.260      ;
; -1.319 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.259      ;
; -1.315 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.570      ;
; -1.313 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.568      ;
; -1.304 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.559      ;
; -1.303 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.558      ;
; -1.302 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.557      ;
; -1.284 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.224      ;
; -1.281 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.221      ;
; -1.269 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.524      ;
; -1.266 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.521      ;
; -1.260 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.200      ;
; -1.251 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.506      ;
; -1.251 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.191      ;
; -1.248 ; addersubtractor:inst1|Areg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.503      ;
; -1.248 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.503      ;
; -1.239 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.179      ;
; -1.239 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.179      ;
; -1.237 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.177      ;
; -1.236 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.176      ;
; -1.230 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.485      ;
; -1.227 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[0]  ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.168      ;
; -1.220 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.160      ;
; -1.219 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.159      ;
; -1.218 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.158      ;
; -1.215 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.470      ;
; -1.213 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.468      ;
; -1.213 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.468      ;
; -1.205 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.460      ;
; -1.203 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.458      ;
; -1.202 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.142      ;
; -1.201 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.456      ;
; -1.200 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.140      ;
; -1.200 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.455      ;
; -1.197 ; addersubtractor:inst1|Breg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.124      ;
; -1.184 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.124      ;
; -1.183 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.110      ;
; -1.181 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.121      ;
; -1.176 ; addersubtractor:inst1|Areg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.431      ;
; -1.173 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.113      ;
; -1.160 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.100      ;
; -1.155 ; addersubtractor:inst1|Areg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.410      ;
; -1.155 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.095      ;
; -1.153 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.408      ;
; -1.151 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.091      ;
; -1.145 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.400      ;
; -1.145 ; addersubtractor:inst1|Zreg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.072      ;
; -1.142 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.082      ;
; -1.139 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.079      ;
; -1.137 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.077      ;
; -1.136 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.260      ; 2.391      ;
; -1.136 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.076      ;
; -1.134 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.074      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 0.943      ;
; 0.420 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 0.947      ;
; 0.562 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.088      ;
; 0.730 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.942      ;
; 0.731 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.943      ;
; 0.732 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.944      ;
; 0.732 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.259      ;
; 0.742 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.941      ;
; 0.743 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.743 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.745 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.944      ;
; 0.747 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.277      ;
; 0.760 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.287      ;
; 0.768 ; addersubtractor:inst1|Zreg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.980      ;
; 0.769 ; addersubtractor:inst1|Zreg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.981      ;
; 0.770 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.296      ;
; 0.774 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.986      ;
; 0.789 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.988      ;
; 0.804 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.330      ;
; 0.819 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.346      ;
; 0.823 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.350      ;
; 0.825 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.351      ;
; 0.827 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.354      ;
; 0.828 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.355      ;
; 0.838 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.365      ;
; 0.850 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.377      ;
; 0.851 ; addersubtractor:inst1|Breg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.063      ;
; 0.851 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.378      ;
; 0.854 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.381      ;
; 0.854 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.381      ;
; 0.855 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.382      ;
; 0.860 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.386      ;
; 0.860 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.059      ;
; 0.863 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.075      ;
; 0.863 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.075      ;
; 0.863 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.389      ;
; 0.869 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.067      ;
; 0.872 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.070      ;
; 0.876 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.088      ;
; 0.876 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.074      ;
; 0.876 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.074      ;
; 0.878 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.077      ;
; 0.885 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.084      ;
; 0.886 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.084      ;
; 0.889 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.101      ;
; 0.890 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.089      ;
; 0.891 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.103      ;
; 0.894 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.093      ;
; 0.901 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.099      ;
; 0.904 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.430      ;
; 0.912 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.439      ;
; 0.919 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.446      ;
; 0.921 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.447      ;
; 0.922 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.449      ;
; 0.923 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.449      ;
; 0.924 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.451      ;
; 0.924 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.451      ;
; 0.927 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.139      ;
; 0.936 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.135      ;
; 0.937 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.135      ;
; 0.941 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.139      ;
; 0.941 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.139      ;
; 0.942 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.469      ;
; 0.944 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.471      ;
; 0.945 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.144      ;
; 0.945 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.144      ;
; 0.946 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.473      ;
; 0.947 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.474      ;
; 0.949 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.476      ;
; 0.951 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.478      ;
; 0.951 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.478      ;
; 0.952 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.479      ;
; 0.954 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.153      ;
; 0.954 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.481      ;
; 0.958 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.157      ;
; 0.959 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.485      ;
; 0.960 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.487      ;
; 0.962 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.488      ;
; 0.963 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.490      ;
; 0.969 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.181      ;
; 0.973 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.185      ;
; 0.974 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.186      ;
; 0.976 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.502      ;
; 0.982 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.181      ;
; 0.986 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.185      ;
; 0.987 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.186      ;
; 0.990 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.189      ;
; 0.990 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.189      ;
; 0.990 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.202      ;
; 0.991 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.190      ;
; 0.991 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.190      ;
; 0.991 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.190      ;
; 0.992 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.191      ;
; 0.996 ; addersubtractor:inst1|Areg[10] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.522      ;
; 0.996 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.522      ;
; 0.999 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.198      ;
; 1.000 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.526      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[9]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 1.815  ; 2.139  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 1.815  ; 2.139  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 1.746  ; 2.100  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.664  ; 2.024  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.266  ; 1.605  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.452 ; -0.267 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.154  ; 0.287  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.557  ; 1.941  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.467  ; 1.805  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.717  ; 2.035  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.537  ; 1.894  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 1.763  ; 2.101  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 1.276  ; 1.613  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 1.393  ; 1.718  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 1.371  ; 1.692  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 1.432  ; 1.814  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 1.440  ; 1.783  ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; 1.534  ; 1.918  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 1.944  ; 2.298  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.633  ; 1.997  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 1.898  ; 2.230  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 1.736  ; 2.113  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.681  ; 2.048  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.445 ; -0.258 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 1.944  ; 2.298  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.101  ; 0.189  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.699  ; 2.021  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.711  ; 2.015  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 1.748  ; 2.099  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 1.655  ; 2.000  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 0.975  ; 1.329  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 1.261  ; 1.596  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.401  ; 1.768  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.505  ; 1.834  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 0.959  ; 1.289  ; Rise       ; CLK             ;
; SEL       ; CLK        ; 1.108  ; 1.436  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.696  ; 0.513  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -1.476 ; -1.792 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.413 ; -1.756 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.331 ; -1.682 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.952 ; -1.281 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 0.696  ; 0.513  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.115  ; -0.019 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.228 ; -1.601 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.145 ; -1.473 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.384 ; -1.692 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.212 ; -1.558 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.429 ; -1.757 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -0.962 ; -1.289 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.047 ; -1.363 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.026 ; -1.337 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.082 ; -1.454 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.092 ; -1.425 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; -1.206 ; -1.579 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.690  ; 0.504  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.300 ; -1.655 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.555 ; -1.878 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.400 ; -1.767 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.346 ; -1.704 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 0.690  ; 0.504  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.599 ; -1.944 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.165  ; 0.075  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.368 ; -1.680 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.378 ; -1.674 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.413 ; -1.754 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.322 ; -1.658 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -0.646 ; -0.989 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -0.946 ; -1.271 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.052 ; -1.409 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.152 ; -1.473 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.631 ; -0.951 ; Rise       ; CLK             ;
; SEL       ; CLK        ; -0.789 ; -1.102 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 6.906 ; 6.941 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 6.554 ; 6.583 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 5.383 ; 5.409 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 5.768 ; 5.796 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 5.761 ; 5.786 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 5.206 ; 5.185 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 6.228 ; 6.218 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 5.988 ; 6.011 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 5.864 ; 5.851 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 6.554 ; 6.583 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 6.305 ; 6.332 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 5.293 ; 5.269 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 5.239 ; 5.219 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 5.296 ; 5.278 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 6.250 ; 6.245 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 5.966 ; 5.974 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 6.048 ; 6.027 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 6.103 ; 6.117 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 6.700 ; 6.735 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 5.026 ; 5.006 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 5.198 ; 5.221 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 5.564 ; 5.590 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 5.557 ; 5.581 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 5.026 ; 5.006 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 6.005 ; 5.995 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 5.775 ; 5.796 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 5.656 ; 5.643 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 6.363 ; 6.391 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 6.079 ; 6.104 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 5.110 ; 5.085 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 5.058 ; 5.038 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 5.113 ; 5.094 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 6.027 ; 6.021 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 5.752 ; 5.759 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 5.834 ; 5.814 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 5.885 ; 5.898 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.891 ; -9.094            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.245 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -57.206                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.891 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.031      ;
; -0.834 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.974      ;
; -0.823 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.963      ;
; -0.786 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.926      ;
; -0.777 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.917      ;
; -0.759 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.899      ;
; -0.700 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.651      ;
; -0.682 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.822      ;
; -0.651 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.791      ;
; -0.647 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.787      ;
; -0.643 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.594      ;
; -0.636 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.587      ;
; -0.635 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.775      ;
; -0.632 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.583      ;
; -0.626 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.766      ;
; -0.595 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.546      ;
; -0.594 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.734      ;
; -0.590 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.730      ;
; -0.583 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.723      ;
; -0.579 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.719      ;
; -0.579 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.719      ;
; -0.579 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.530      ;
; -0.570 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.710      ;
; -0.568 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.519      ;
; -0.568 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.519      ;
; -0.565 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.515      ;
; -0.565 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.705      ;
; -0.564 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.515      ;
; -0.558 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.509      ;
; -0.547 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.490      ;
; -0.542 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.682      ;
; -0.533 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.673      ;
; -0.528 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.668      ;
; -0.527 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.478      ;
; -0.526 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.666      ;
; -0.522 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.662      ;
; -0.521 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.661      ;
; -0.521 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.661      ;
; -0.520 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.463      ;
; -0.515 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.655      ;
; -0.515 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.655      ;
; -0.515 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.655      ;
; -0.511 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.651      ;
; -0.505 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.645      ;
; -0.501 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.451      ;
; -0.497 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.447      ;
; -0.497 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.447      ;
; -0.496 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.636      ;
; -0.491 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.442      ;
; -0.477 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.617      ;
; -0.474 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.614      ;
; -0.469 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.609      ;
; -0.465 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.605      ;
; -0.465 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.605      ;
; -0.460 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.410      ;
; -0.458 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.598      ;
; -0.451 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.591      ;
; -0.447 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.587      ;
; -0.447 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.587      ;
; -0.446 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.586      ;
; -0.444 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.395      ;
; -0.438 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.578      ;
; -0.437 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.577      ;
; -0.435 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.386      ;
; -0.433 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.383      ;
; -0.433 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.383      ;
; -0.429 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.379      ;
; -0.429 ; addersubtractor:inst1|Zreg[0]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.379      ;
; -0.428 ; addersubtractor:inst1|Areg[9]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.568      ;
; -0.427 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.378      ;
; -0.423 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.563      ;
; -0.423 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.374      ;
; -0.423 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.373      ;
; -0.421 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.561      ;
; -0.420 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.560      ;
; -0.407 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.547      ;
; -0.404 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.355      ;
; -0.403 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.354      ;
; -0.401 ; addersubtractor:inst1|Zreg[11] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.541      ;
; -0.400 ; addersubtractor:inst1|Areg[10] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.540      ;
; -0.397 ; addersubtractor:inst1|Zreg[9]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.396 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.347      ;
; -0.392 ; addersubtractor:inst1|Areg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.342      ;
; -0.391 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.531      ;
; -0.385 ; addersubtractor:inst1|Breg[11] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.328      ;
; -0.383 ; addersubtractor:inst1|Zreg[10] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.523      ;
; -0.382 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.522      ;
; -0.381 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.332      ;
; -0.380 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.331      ;
; -0.379 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.519      ;
; -0.379 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.330      ;
; -0.378 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.518      ;
; -0.376 ; addersubtractor:inst1|Breg[0]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.327      ;
; -0.374 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[11] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.325      ;
; -0.374 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.317      ;
; -0.374 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.514      ;
; -0.371 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.322      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.245 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.562      ;
; 0.247 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.564      ;
; 0.328 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.645      ;
; 0.432 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.560      ;
; 0.433 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.561      ;
; 0.434 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.562      ;
; 0.439 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.560      ;
; 0.440 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.451 ; addersubtractor:inst1|Zreg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; addersubtractor:inst1|Zreg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.580      ;
; 0.457 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.775      ;
; 0.457 ; addersubtractor:inst1|Zreg[8]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.585      ;
; 0.468 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.786      ;
; 0.469 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.787      ;
; 0.473 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.790      ;
; 0.476 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.793      ;
; 0.478 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.599      ;
; 0.490 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.807      ;
; 0.497 ; addersubtractor:inst1|Breg[13] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.625      ;
; 0.502 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.820      ;
; 0.505 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.633      ;
; 0.505 ; addersubtractor:inst1|Areg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.633      ;
; 0.506 ; addersubtractor:inst1|Breg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.627      ;
; 0.509 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; addersubtractor:inst1|Areg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; addersubtractor:inst1|Areg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; addersubtractor:inst1|Areg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; addersubtractor:inst1|Breg[14] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.641      ;
; 0.520 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.838      ;
; 0.521 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.839      ;
; 0.522 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.650      ;
; 0.522 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.840      ;
; 0.523 ; addersubtractor:inst1|Areg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; addersubtractor:inst1|Breg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.652      ;
; 0.524 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.841      ;
; 0.525 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.842      ;
; 0.527 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.844      ;
; 0.528 ; addersubtractor:inst1|Breg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.648      ;
; 0.533 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.851      ;
; 0.535 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.853      ;
; 0.536 ; addersubtractor:inst1|Breg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.854      ;
; 0.537 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.854      ;
; 0.538 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.856      ;
; 0.539 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.856      ;
; 0.540 ; addersubtractor:inst1|Breg[9]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.857      ;
; 0.541 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.661      ;
; 0.541 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.662      ;
; 0.542 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; addersubtractor:inst1|Breg[12] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.859      ;
; 0.543 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.663      ;
; 0.544 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.665      ;
; 0.546 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.864      ;
; 0.553 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.674      ;
; 0.554 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; addersubtractor:inst1|Zreg[12] ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.683      ;
; 0.557 ; addersubtractor:inst1|SelR     ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.874      ;
; 0.560 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.681      ;
; 0.563 ; addersubtractor:inst1|Zreg[4]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.684      ;
; 0.565 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.686      ;
; 0.578 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.896      ;
; 0.579 ; addersubtractor:inst1|Zreg[6]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.897      ;
; 0.580 ; addersubtractor:inst1|Areg[14] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.708      ;
; 0.582 ; addersubtractor:inst1|Areg[12] ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.710      ;
; 0.584 ; addersubtractor:inst1|Zreg[15] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.712      ;
; 0.584 ; addersubtractor:inst1|Zreg[15] ; addersubtractor:inst1|Overflow ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.712      ;
; 0.584 ; addersubtractor:inst1|Zreg[1]  ; addersubtractor:inst1|Zreg[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; addersubtractor:inst1|Zreg[7]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.905      ;
; 0.588 ; addersubtractor:inst1|Breg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; addersubtractor:inst1|Zreg[5]  ; addersubtractor:inst1|Zreg[8]  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.906      ;
; 0.588 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.905      ;
; 0.589 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.907      ;
; 0.589 ; addersubtractor:inst1|Breg[2]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; addersubtractor:inst1|Areg[4]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.711      ;
; 0.590 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.907      ;
; 0.591 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.712      ;
; 0.591 ; addersubtractor:inst1|Breg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.908      ;
; 0.592 ; addersubtractor:inst1|AddSubR  ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.910      ;
; 0.592 ; addersubtractor:inst1|Areg[6]  ; addersubtractor:inst1|Zreg[13] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.910      ;
; 0.592 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.720      ;
; 0.592 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.712      ;
; 0.593 ; addersubtractor:inst1|Zreg[2]  ; addersubtractor:inst1|Zreg[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.714      ;
; 0.593 ; addersubtractor:inst1|Areg[8]  ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.910      ;
; 0.595 ; addersubtractor:inst1|Areg[13] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.723      ;
; 0.598 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; addersubtractor:inst1|Zreg[3]  ; addersubtractor:inst1|Zreg[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; addersubtractor:inst1|Zreg[14] ; addersubtractor:inst1|Zreg[15] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.727      ;
; 0.600 ; addersubtractor:inst1|Areg[5]  ; addersubtractor:inst1|Zreg[12] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.918      ;
; 0.600 ; addersubtractor:inst1|Breg[5]  ; addersubtractor:inst1|Zreg[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; addersubtractor:inst1|Breg[3]  ; addersubtractor:inst1|Zreg[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.722      ;
; 0.601 ; addersubtractor:inst1|Breg[10] ; addersubtractor:inst1|Zreg[14] ; CLK          ; CLK         ; 0.000        ; 0.234      ; 0.919      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[9]  ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[12] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[13] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[14] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[15] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[11] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[13] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[14] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[15] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Overflow ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[12] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[13] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[14] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[15] ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|AddSubR  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Areg[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Breg[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|SelR     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; addersubtractor:inst1|Zreg[5]  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; CLK        ; 1.150  ; 1.763 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 1.150  ; 1.763 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 1.150  ; 1.758 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.079  ; 1.703 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 0.831  ; 1.402 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.330 ; 0.009 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.098  ; 0.361 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.022  ; 1.646 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 0.962  ; 1.546 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.096  ; 1.698 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.005  ; 1.604 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 1.147  ; 1.759 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 0.831  ; 1.405 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 0.906  ; 1.500 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 0.879  ; 1.475 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 0.958  ; 1.597 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 0.938  ; 1.549 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; 1.017  ; 1.641 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 1.233  ; 1.875 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.064  ; 1.683 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 1.202  ; 1.838 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 1.139  ; 1.771 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.085  ; 1.711 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.325 ; 0.008 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 1.233  ; 1.875 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.087  ; 0.338 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.095  ; 1.694 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.082  ; 1.681 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 1.145  ; 1.756 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 1.063  ; 1.673 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 0.658  ; 1.237 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 0.825  ; 1.396 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.919  ; 1.545 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.971  ; 1.584 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 0.633  ; 1.208 ; Rise       ; CLK             ;
; SEL       ; CLK        ; 0.740  ; 1.314 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.484  ; 0.144  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.934 ; -1.537 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.932 ; -1.532 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.866 ; -1.480 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.626 ; -1.191 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 0.484  ; 0.144  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.074  ; -0.194 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.810 ; -1.424 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.752 ; -1.329 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -0.880 ; -1.475 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -0.793 ; -1.384 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -0.929 ; -1.533 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -0.625 ; -1.194 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -0.683 ; -1.269 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -0.656 ; -1.245 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -0.734 ; -1.362 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -0.713 ; -1.316 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; -0.806 ; -1.419 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.480  ; 0.145  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.850 ; -1.460 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.983 ; -1.608 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.922 ; -1.544 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.871 ; -1.487 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 0.480  ; 0.145  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.013 ; -1.644 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.084  ; -0.171 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.879 ; -1.471 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -0.867 ; -1.458 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -0.927 ; -1.530 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -0.850 ; -1.450 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -0.444 ; -1.016 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -0.620 ; -1.185 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -0.697 ; -1.312 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -0.746 ; -1.349 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.420 ; -0.988 ; Rise       ; CLK             ;
; SEL       ; CLK        ; -0.534 ; -1.094 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 4.660 ; 4.807 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 4.445 ; 4.593 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 3.505 ; 3.619 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 3.781 ; 3.900 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 3.775 ; 3.894 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 3.375 ; 3.460 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 3.985 ; 4.146 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 3.908 ; 4.042 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 3.792 ; 3.909 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 4.445 ; 4.593 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 4.094 ; 4.227 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 3.430 ; 3.522 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 3.402 ; 3.485 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 3.430 ; 3.518 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 4.061 ; 4.176 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 3.872 ; 3.976 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 3.901 ; 4.026 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 3.955 ; 4.081 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 4.534 ; 4.678 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 3.264 ; 3.347 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 3.391 ; 3.501 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 3.651 ; 3.766 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 3.645 ; 3.759 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 3.264 ; 3.347 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 3.847 ; 4.002 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 3.773 ; 3.901 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 3.661 ; 3.774 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 4.327 ; 4.472 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 3.953 ; 4.080 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 3.318 ; 3.407 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 3.291 ; 3.372 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 3.319 ; 3.404 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 3.920 ; 4.031 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 3.740 ; 3.840 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 3.770 ; 3.891 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 3.819 ; 3.940 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.313  ; 0.245 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.313  ; 0.245 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -28.752 ; 0.0   ; 0.0      ; 0.0     ; -57.206             ;
;  CLK             ; -28.752 ; 0.000 ; N/A      ; N/A     ; -57.206             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; A[*]      ; CLK        ; 2.091  ; 2.528 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 2.091  ; 2.528 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.019  ; 2.512 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.935  ; 2.393 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.496  ; 1.941 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.330 ; 0.009 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.154  ; 0.361 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.819  ; 2.305 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.715  ; 2.170 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.982  ; 2.410 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.795  ; 2.240 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 2.042  ; 2.507 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 1.514  ; 1.945 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 1.626  ; 2.046 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 1.602  ; 2.031 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 1.673  ; 2.164 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 1.678  ; 2.118 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; 1.786  ; 2.283 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.228  ; 2.687 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.897  ; 2.362 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.179  ; 2.625 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.006  ; 2.481 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.952  ; 2.428 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.325 ; 0.008 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.228  ; 2.687 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.101  ; 0.338 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.970  ; 2.423 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 1.965  ; 2.380 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.027  ; 2.503 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 1.920  ; 2.373 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 1.176  ; 1.625 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 1.491  ; 1.931 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.641  ; 2.113 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.746  ; 2.189 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 1.161  ; 1.576 ; Rise       ; CLK             ;
; SEL       ; CLK        ; 1.320  ; 1.761 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.789  ; 0.611  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.934 ; -1.537 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.932 ; -1.532 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.866 ; -1.480 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.626 ; -1.191 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 0.789  ; 0.611  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 0.147  ; 0.047  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.810 ; -1.424 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.752 ; -1.329 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -0.880 ; -1.475 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -0.793 ; -1.384 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -0.929 ; -1.533 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -0.625 ; -1.194 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -0.683 ; -1.269 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -0.656 ; -1.245 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -0.734 ; -1.362 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -0.713 ; -1.316 ; Rise       ; CLK             ;
; ADDSUB    ; CLK        ; -0.806 ; -1.419 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 0.786  ; 0.601  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.850 ; -1.460 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.983 ; -1.608 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.922 ; -1.544 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.871 ; -1.487 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 0.786  ; 0.601  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.013 ; -1.644 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 0.214  ; 0.139  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.879 ; -1.471 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -0.867 ; -1.458 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -0.927 ; -1.530 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -0.850 ; -1.450 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -0.444 ; -0.989 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -0.620 ; -1.185 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -0.697 ; -1.312 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -0.746 ; -1.349 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.420 ; -0.951 ; Rise       ; CLK             ;
; SEL       ; CLK        ; -0.534 ; -1.094 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 7.703 ; 7.822 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 7.313 ; 7.426 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 5.987 ; 6.039 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 6.428 ; 6.517 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 6.414 ; 6.501 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 5.789 ; 5.794 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 6.905 ; 6.964 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 6.667 ; 6.724 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 6.514 ; 6.551 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 7.313 ; 7.426 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 7.017 ; 7.043 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 5.890 ; 5.889 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 5.829 ; 5.848 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 5.891 ; 5.893 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 6.957 ; 7.019 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 6.642 ; 6.709 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 6.715 ; 6.734 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 6.794 ; 6.818 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Ov        ; CLK        ; 4.534 ; 4.678 ; Rise       ; CLK             ;
; Z[*]      ; CLK        ; 3.264 ; 3.347 ; Rise       ; CLK             ;
;  Z[0]     ; CLK        ; 3.391 ; 3.501 ; Rise       ; CLK             ;
;  Z[1]     ; CLK        ; 3.651 ; 3.766 ; Rise       ; CLK             ;
;  Z[2]     ; CLK        ; 3.645 ; 3.759 ; Rise       ; CLK             ;
;  Z[3]     ; CLK        ; 3.264 ; 3.347 ; Rise       ; CLK             ;
;  Z[4]     ; CLK        ; 3.847 ; 4.002 ; Rise       ; CLK             ;
;  Z[5]     ; CLK        ; 3.773 ; 3.901 ; Rise       ; CLK             ;
;  Z[6]     ; CLK        ; 3.661 ; 3.774 ; Rise       ; CLK             ;
;  Z[7]     ; CLK        ; 4.327 ; 4.472 ; Rise       ; CLK             ;
;  Z[8]     ; CLK        ; 3.953 ; 4.080 ; Rise       ; CLK             ;
;  Z[9]     ; CLK        ; 3.318 ; 3.407 ; Rise       ; CLK             ;
;  Z[10]    ; CLK        ; 3.291 ; 3.372 ; Rise       ; CLK             ;
;  Z[11]    ; CLK        ; 3.319 ; 3.404 ; Rise       ; CLK             ;
;  Z[12]    ; CLK        ; 3.920 ; 4.031 ; Rise       ; CLK             ;
;  Z[13]    ; CLK        ; 3.740 ; 3.840 ; Rise       ; CLK             ;
;  Z[14]    ; CLK        ; 3.770 ; 3.891 ; Rise       ; CLK             ;
;  Z[15]    ; CLK        ; 3.819 ; 3.940 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Ov            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADDSUB                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ov            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Z[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Z[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ov            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; Z[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Z[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; Z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Ov            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Z[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Z[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 863      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 863      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Sep 09 18:10:48 2022
Info: Command: quartus_sta Library_Module -c Library_Module
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Library_Module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.313       -28.752 CLK 
Info (332146): Worst-case hold slack is 0.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.465         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -54.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.916       -23.502 CLK 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.416         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -54.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.891        -9.094 CLK 
Info (332146): Worst-case hold slack is 0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.245         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.206 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Fri Sep 09 18:10:51 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


