标题title
一种欠压锁定电路及半桥开关驱动电路
摘要abst
本发明公开了一种欠压锁定电路及半桥开关驱动电路，该欠压锁定电路的开通信号锁定电路的第一输入端用于连接窄脉冲产生电路的开通脉冲输出端，开通信号锁定电路的第二输入端用于输入欠压信号，开通信号锁定电路的输出端用于输出开通锁定信号；欠压同步电路的第一输入端连接窄脉冲产生电路的关断脉冲输出端，欠压同步电路的第二输入端用于输入欠压信号，欠压同步电路的输出端用于输出关断锁定信号，用以在欠压信号有效时控制后级开关管的关断；该欠压锁定电路只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。
权利要求书clms
1.一种欠压锁定电路，其特征在于，包括：开通信号锁定电路，所述开通信号锁定电路的第一输入端用于连接窄脉冲产生电路的开通脉冲输出端，所述开通信号锁定电路的第二输入端用于输入欠压信号，所述开通信号锁定电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号进行锁定，输出开通锁定信号；欠压同步电路，所述欠压同步电路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步电路的第二输入端用于输入所述欠压信号，所述欠压同步电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号进行同步，输出关断锁定信号，用以在所述欠压信号有效时控制后级开关管的关断。2.根据权利要求1所述的欠压锁定电路，其特征在于，所述开通信号锁定电路包括：第一非门和第一或非门，所述第一非门的输入端连接所述窄脉冲产生电路的开通脉冲输出端，所述第一非门的输出端连接所述第一或非门的第一输入端，所述第一或非门的第二输入端用于输入所述欠压信号，所述第一或非门的输出端用于输出所述开通锁定信号。3.根据权利要求1所述的欠压锁定电路，其特征在于，所述欠压同步电路包括：第一或门，所述第一或门的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述第一或门的输出端用于输出所述关断锁定信号。4.根据权利要求1所述的欠压锁定电路，其特征在于，所述欠压同步电路包括：欠压同步支路、脉冲发生电路和第二或门，所述欠压同步支路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步支路的第二输入端用于输入所述欠压信号，所述欠压同步支路的输出端连接所述第二或门的第一输入端；所述脉冲发生电路的输入端用于输入所述欠压信号，所述脉冲发生电路的输出端连接所述第二或门的第二输入端，所述第二或门的输出端用于输出所述关断锁定信号。5.根据权利要求4所述的欠压锁定电路，其特征在于，所述欠压同步支路包括：第二非门和第二或非门，所述第二非门的输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述第二非门的输出端连接所述第二或非门的第一输入端，所述第二或非门的第二输入端用于输入所述欠压信号，所述第二或非门的输出端连接所述第二或门的第一输入端。6.一种半桥开关驱动电路，包括高压区驱动电路和低压区驱动电路，其特征在于，所述高压区驱动电路包括：低压侧电路和高压侧电路，所述低压侧电路包括：窄脉冲产生电路和开通信号锁定电路，所述窄脉冲产生电路的输入端用于输入控制信号，所述窄脉冲产生电路的开通脉冲输出端连接所述开通信号锁定电路的第一输入端，所述开通信号锁定电路的第二输入端用于输入欠压信号，所述开通信号锁定电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号进行锁定，输出开通锁定信号；欠压同步电路，所述欠压同步电路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步电路的第二输入端用于输入欠压信号，所述欠压同步电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号进行同步，输出关断锁定信号，用以在所述欠压信号有效时控制后级开关管的关断。7.根据权利要求6所述的半桥开关驱动电路，其特征在于，所述半桥开关驱动电路还包括：电压检测电路，所述电压检测电路的输入端连接电源，所述电压检测电路的输出端分别连接所述开通信号锁定电路的第二输入端和所述欠压同步电路的第二输入端，以向所述开通信号锁定电路和所述欠压同步电路分别提供所述欠压信号。8.根据权利要求7所述的半桥开关驱动电路，其特征在于，所述电压检测电路包括：分压支路、基准电压源和比较器，所述分压支路的输入端连接电源，所述分压支路的接地端接地，所述分压支路的输出端连接所述比较器的反相输入端；所述基准电压源的输入端连接电源，所述基准电压源的输出端连接所述比较器的同相输入端，所述比较器的输出端用于输出所述欠压信号。9.根据权利要求8所述的半桥开关驱动电路，其特征在于，所述分压支路包括：第一电阻和第二电阻，所述第一电阻的一端连接电源，所述第一电阻的另一端连接所述第二电阻的第一端，所述第二电阻的第二端接地，所述第一电阻和所述第二电阻的连接端连接所述比较器的反向输入端。10.根据权利要求9所述的半桥开关驱动电路，其特征在于，所述电压检测电路还包括：第三电阻和开关管，所述第三电阻的一端连接所述第二电阻的第二端，所述第三电阻的另一端接地；所述开关管的输入端连接所述第二电阻和所述第三电阻的连接端，所述开关管的输出端接地，所述开关管的控制端连接所述比较器的输出端。
说明书desc
技术领域本发明涉及开关管驱动技术领域，特别涉及一种欠压锁定电路及半桥开关驱动电路。背景技术高压集成电路是一种高度集成化的半桥MOSET/IGBT栅极驱动器，内部集成了欠压保护、过流保护、温度输出等各种保护功能，显著提高了整机的集成度和稳定性，如图1所示，HVIC分为低压区驱动电路和高压区驱动电路，低压区驱动电路用于驱动半桥MOSET/IGBT栅极驱动器的低边功率管TL，高压区驱动电路用于驱动半桥MOSET/IGBT栅极驱动器的高边功率管TH。图2为现有HVIC高压区驱动电路的基本电路，用于驱动高边功率管TH，输入信号IN经施密特、滤波电路处理后进入窄脉冲产生电路，窄脉冲产生电路分别在输入信号IN的上升沿、下降沿分别产生开通脉冲SET和关断脉冲RESET，电平移位电路将窄脉冲信号传送到高压区电路，经过噪声滤除电路，由RS触发器还原成正常波形，经输出级电路处理后具有一定的电流驱动能力，驱动外部高边功率管TH；低侧欠压保护电路在低压区、高侧欠压保护电路在高压区，分别检测低压侧和高压侧电源电压，低于一定值时将输出关断，防止外部高边功率管TH不能完全导通而功耗过大烧坏；低侧欠压保护电路又包括电压检测电路和欠压锁定电路，电压检测电路对电源电压进行实时监控并在欠压发生时输出欠压信号，然后通过欠压锁定电路关断HVIC的输出，现有HVIC基本电路各节点工作波形如图3所示，其中IN为外部控制信号，SET为开通脉冲，RESET为关断脉冲，Vsetin为开关管M1漏极电压，Vresetin为开关管M2漏极电压，VQ为RS触发器输出电压，HO为高边开关管TH的驱动信号。参见图4，为开关管M1的漏极电压Vsetin和开关管M2漏极电压Vrsetin变化波形图，半桥MOSET/IGBT开关切换期间，在电压VS快速变化过程中开关管M1和开关管M2漏极电压跟随电压VS变化，在电压VS电压上升到600V后，由于开关管M1和开关管M2寄生电容效应，开关管M1和开关管M2的漏极电压缓慢恢复到电压VB，TVS为电压VS变化的时间，TC为寄生电容充电时间；参见图5，为关断窄脉冲RESET在电压VS快速上升过程中被淹没的波形示意图，在电压VS变化和寄生电容充电时间段内，开关管M1和开关管M2的漏极电压同为低电平逻辑，窄脉冲检测电路判定电压Vsetin和电压Vresetin为共模噪声，将其屏蔽，所以窄脉冲检测电路输出电压Vs和电压Vr同为低电平逻辑；而关断脉冲RESET落在电压VS变化和寄生电容充电时间段时，窄脉冲检测电路只能检测到开通窄脉冲SET而无法检测到关断窄脉冲RESET，电压Vs的波形只会存在图5中如实线所示的短暂的高电平状态，电压Vr的波形则会如图5中实线所示的处于低电平状态，而无法生成虚线所示的理想的波形，导致高压区输出HO使高边MOSFET/IGBT开通后无法关断。参见图6，为现有的欠压锁定电路，欠压锁定电路的控制信号输入端用于输入外部控制信号IN，欠压信号输入端连接电压检测电路的输出端，输出端连接窄脉冲产生电路的输入端，欠压信号通过逻辑门电路实现对输出信号的锁定关断；由于欠压故障发生时间的不确定性，输入信号被锁定后的输出部分可能会有以下几种情况，参见图7，在B和D两种情况下会在欠压信号会掩蔽掉部分输入高电平信号，输出一个比输入脉冲宽度更窄的短信号，该短信号进入到窄脉冲发生电路及后续的电平移位电路会产生图5中电压Vs、Vr的实线波形所描述的现象，会导致高边MOSFET/IGBT一直处于导通状态，进而损坏高边MOSFET/IGBT。发明内容基于此，有必要针对上述技术问题，提供一种欠压锁定电路及半桥开关驱动电路，以解决现有的欠压锁定电路会导致高边MOSFET/IGBT一直处于导通状态，进而损坏高边MOSFET/IGBT的问题。第一方面，本发明实施例提供一种欠压锁定电路，包括：开通信号锁定电路，所述开通信号锁定电路的第一输入端用于连接窄脉冲产生电路的开通脉冲输出端，所述开通信号锁定电路的第二输入端用于输入欠压信号，所述开通信号锁定电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号进行锁定，输出开通锁定信号；欠压同步电路，所述欠压同步电路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步电路的第二输入端用于输入所述欠压信号，所述欠压同步电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号进行同步，输出关断锁定信号，用以在所述欠压信号有效时控制后级开关管的关断。上述方案具有以下有益效果：本发明的欠压锁定电路，设置于窄脉冲产生电路之后，开通信号锁定电路和欠压同步电路能够根据任意时刻产生的欠压信号对开通脉冲和关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。可选的，所述开通信号锁定电路包括：第一非门和第一或非门，所述第一非门的输入端连接所述窄脉冲产生电路的开通脉冲输出端，所述第一非门的输出端连接所述第一或非门第一输入端，所述第一或非门的第二输入端用于输入所述欠压信号，所述第一或非门的输出端用于输出所述开通锁定信号。可选的，所述欠压同步电路包括：第一或门，所述第一或门的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述第一或门的输出端用于输出所述关断锁定信号。可选的，所述欠压同步电路包括：欠压同步支路、脉冲发生电路和第二或门，所述欠压同步支路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步支路的第二输入端用于输入所述欠压信号，所述欠压同步支路的输出端连接所述第二或门的第一输入端；所述脉冲发生电路的输入端用于输入所述欠压信号，所述脉冲发生电路的输出端连接所述第二或门的第二输入端，所述第二或门的输出端用于输出所述关断锁定信号。可选的，所述欠压同步支路包括：第二非门和第二或非门，所述第二非门的输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述第二非门的输出端连接所述第二或非门的第一输入端，所述第二或非门的第二输入端用于输入所述欠压信号，所述第二或非门的输出端连接所述第二或门的第一输入端。第二方面，本发明实施例提供一种半桥开关驱动电路，包括高压区驱动电路和低压区驱动电路，包括：所述高压区驱动电路包括低压侧电路和高压侧电路，所述低压侧电路包括：窄脉冲产生电路和开通信号锁定电路，所述窄脉冲产生电路的输入端用于输入控制信号，所述窄脉冲产生电路的开通脉冲输出端连接所述开通信号锁定电路的第一输入端，所述开通信号锁定电路的第二输入端用于输入欠压信号，所述开通信号锁定电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号进行锁定，输出开通闭锁信号；欠压同步电路，所述欠压同步电路的第一输入端连接所述窄脉冲产生电路的关断脉冲输出端，所述欠压同步电路的第二输入端用于输入欠压信号，所述欠压同步电路的输出端用于利用所述欠压信号对所述窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号进行同步，输出关断锁定信号，用以在所述欠压信号有效时控制后级开关管的关断。上述方案具有以下有益效果：本发明的半桥开关驱动电路，设置高压区驱动电路和低压区驱动电路，高压区驱动电路包括低压侧电路，低压侧电路中的欠压锁定电路设置于窄脉冲产生电路之后，开通信号锁定电路和欠压同步电路能够根据任意时刻产生的欠压信号对开通脉冲和关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。可选的，所述半桥开关驱动电路还包括：电压检测电路，所述电压检测电路的输入端连接电源，所述电压检测电路的输出端分别连接所述开通信号锁定电路的第二输入端和所述欠压同步电路的第二输入端，以向所述开通信号锁定电路和所述欠压同步电路分别提供所述欠压信号。可选的，其特征在于，所述电压检测电路包括：分压支路、基准电压源和比较器，所述分压支路的输入端连接电源，所述分压支路的接地端接地，所述分压支路的输出端连接所述比较器的反相输入端；所述基准电压源的输入端连接电源，所述基准电压源的输出端连接所述比较器的同相输入端，所述比较器的输出端用于输出所述欠压信号。可选的，所述分压支路包括：第一电阻和第二电阻，所述第一电阻的一端连接电源，所述第一电阻的另一端连接所述第二电阻的第一端，所述第二电阻的第二端接地，所述第一电阻和所述第二电阻的连接端连接所述比较器的反向输入端。可选的，所述电压检测电路还包括：第三电阻和开关管，所述第三电阻的一端连接所述第二电阻的第二端，所述第三电阻的另一端接地；所述开关管的输入端连接所述第二电阻和所述第三电阻的连接端，所述开关管的输出端接地，所述开关管的控制端连接所述比较器的输出端。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中的一种高压集成电路示意图；图2是现有技术中的一种高压区驱动电路示意图；图3是高压区驱动电路中各个节点电压波形示意图；图4是电压Vsetin和电压Vresetin的电压变化波形示意图；图5是关断窄脉冲RESET在电压VS快速上升过程中被淹没的波形示意图；图6是现有技术中的一种欠压锁定电路示意图；图7是现有技术中的欠压锁定电路各信号的波形示意图；图8是本发明一实施例中提供的第一种欠压锁定电路示意图；图9是本发明一实施例中提供的第二种欠压锁定电路示意图；图10是本发明一实施例中提供的第三种欠压锁定电路示意图；图11是本发明一实施例中提供的一种半桥开关管驱动电路示意图；图12是本发明一实施例中提供的第一种电压检测电路示意图；图13是本发明一实施例中提供的第二种电压检测电路示意图；图14是本发明一实施例中提供的与第一种电压检测电路对应的各个节点电压波形示意图；图15是本发明一实施例中提供的与第二种电压检测电路各个节点电压对应的波形示意图；符号说明如下：1、开通信号锁定电路；2、欠压同步电路；21、欠压同步支路；22、脉冲发生电路；3、电压检测电路；31、分压支路。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在一实施例中，提供一种如图8所示的欠压锁定电路，该欠压锁定电路包括：开通信号锁定电路1和欠压同步电路2，其中，开通信号锁定电路1的第一输入端用于连接窄脉冲产生电路的开通脉冲输出端，开通信号锁定电路1的第二输入端用于输入欠压信号UVLO，开通信号锁定电路1的输出端用于利用欠压信号UVLO对窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号SET进行锁定，输出开通锁定信号SET1；窄脉冲产生电路的输入端用于输入控制信号IN，该控制信号IN为方波信号，其频率和方波宽度可根据实际需要进行设置。欠压同步电路2的第一输入端连接窄脉冲产生电路的关断脉冲输出端，欠压同步电路2的第二输入端用于输入欠压信号UVLO，欠压同步电路2的输出端用于利用欠压信号UVLO对窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号RESET进行同步，输出关断锁定信号RESET1，用以在欠压信号UVLO有效时控制后级开关管的关断。上述欠压锁定电路的工作过程如下：参见图14，窄脉冲产生电路在控制信号IN的上升沿生成开通脉冲SET，在控制信号IN的下降沿生成关断脉冲RESET，若没有发生欠压故障，即欠压信号UVLO为低电平，开通锁定信号SET1的波形跟随开通脉冲SET的波形，关断锁定信号RESET1的波形跟随关断脉冲RESET的波形，电路正常工作。若在任意时刻发生欠压故障，即欠压信号UVLO变为高电平，此时，开通信号锁定电路1会跟据高电平欠压信号UVLO输出低电平的开通锁定信号SET1，欠压同步电路2则会同步欠压信号UVLO，输出与欠压信号UVLO波形一致的关断锁定信号RESET1，然后将关断锁定信号RESET1传输至电平位移电路，高压侧的后级电路根据该关断锁定信号RESET1关断高边MOSFET/IGBT。本实施例的欠压锁定电路，设置于窄脉冲产生电路之后，开通信号锁定电路和欠压同步电路能够根据任意时刻产生的欠压信号对开通脉冲和关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。在一实施例中，提供一种如图9所示的欠压锁定电路，该欠压锁定电路包括：开通信号锁定电路1和欠压同步电路2，其中，开通信号锁定电路1和欠压同步电路2与窄脉冲产生电路的连接关系，与图8中的开通信号锁定电路1和欠压同步电路2与窄脉冲产生电路的连接关系相同。本实施例中，开通信号锁定电路1包括：非门INV1和或非门NOR2_1，其中，非门INV1的输入端连接窄脉冲产生电路的开通脉冲输出端，非门INV1的输出端连接或非门NOR2_1的第一输入端，或非门NOR2_1的第二输入端用于输入欠压信号UVLO，或非门NOR2_1的输出端用于输出开通锁定信号SET1。欠压同步电路2包括：或门OR2_1，该或门OR2_1的第一输入端连接窄脉冲产生电路的关断脉冲输出端，或门OR2_1的输出端用于输出关断锁定信号RESET1。上述欠压锁定电路的工作过程如下：参见图14，窄脉冲产生电路在外部控制信号IN的上升沿生成开通脉冲SET，在外部控制信号IN的下降沿生成关断脉冲RESET，若没有发生欠压故障，即欠压信号UVLO为低电平，当开通脉冲SET为高电平时，开通信号锁定电路1中的非门INV1输出低电平至或非门NOR2_1，或非门NOR2_1两个输入端均为低电平，则输出开通锁定信号SET1为高电平；当开通脉冲SET为低电平时，非门INV1输出高电平至或非门NOR2_1，或非门NOR2_1两个输入端一个为低电平，另一个为高电平，则输出开通锁定信号SET1为低电平；即开通锁定信号SET1的波形跟随开通脉冲SET的波形；欠压同步电路2中的或门OR2_1则输出与关断脉冲RESET1波形一致的关断锁定信号RESET1，电路正常工作。若在任意时刻发生欠压故障，即欠压信号UVLO变为高电平，此时，开通信号锁定电路1中的或非门NOR2_1的一个输入端为高电平，则会持续输出低电平的开通锁定信号SET1；欠压同步电路2中的或门OR2_1则会同步欠压信号UVLO，输出与欠压信号UVLO波形一致的关断锁定信号RESET1，然后将关断锁定信号RESET1传输至电平位移电路，高压侧的后级电路根据该关断锁定信号RESET1关断高边MOSFET/IGBT。本实施例的欠压锁定电路，设置于窄脉冲产生电路之后，开通信号锁定电路中的非门和或非门能够根据在欠压故障发生时对开通脉冲封锁，输出低电平的开通锁定信号；欠压同步电路中的或门能够根据任意时刻产生的欠压信号对关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。在一实施例中，提供一种如图10所示的欠压锁定电路，该欠压锁定电路与图9中的欠压锁定电路的不同之处在于提供另一种欠压同步电路2，该欠压同步电路2包括：欠压同步支路21、脉冲发生电路22和或门OR2_2，其中，欠压同步支路21的第一输入端连接窄脉冲产生电路的关断脉冲输出端，欠压同步支路21的第二输入端用于输入欠压信号UVLO，欠压同步支路21的输出端连接或门OR2_2的第一输入端。脉冲发生电路22的输入端用于输入欠压信号UVLO，脉冲发生电路22的输出端连接或门OR2_2的第二输入端，或门OR2_2的输出端用于输出关断锁定信号RESET1；脉冲发生电路22能够在欠压故障发生时，输出高电平的脉冲信号UVN，该脉冲信号UVN的脉冲宽度可根据实际需要进行设置。本实施例中，欠压同步支路21包括：非门INV3和或非门NOR2_3，其中，非门INV3的输入端连接窄脉冲产生电路的关断脉冲输出端，非门INV3的输出端连接或非门NOR2_3的第一输入端，或非门NOR2_3的第二输入端用于输入欠压信号UVLO，或非门NOR2_3的输出端连接或门OR2_2的第一输入端。上述欠压锁定电路的工作过程如下：参见图15，为本实施例的欠压锁定电路的各节点电压波形图，本实施例的欠压锁定电路的开通信号锁定电路1的工作过程，与图9中的开通信号锁定电路1工作过程相同，在此不再赘述。对于欠压同步电路2，在未发生欠压故障时，欠压信号UVLO为低电平，若关断脉冲RESET为高电平，欠压同步支路21中的非门INV3则输出低电平信号至或非门NOR2_3，或非门NOR2_3则输出信号RESET2为高电平；而脉冲发生电路22此时输出脉冲信号UVN为低电平信号，或门OR2_2输出关断锁定信号RESET1为高电平；若关断脉冲RESET为低电平，欠压同步支路21中的非门INV3则输出高电平信号至或非门NOR2_3，或非门NOR2_3则输出信号RESET2为低电平；而脉冲发生电路22此时输出脉冲信号UVN为低电平信号，或门OR2_2输出关断锁定信号RESET1为低电平，电路正常工作。在发生欠压故障时，欠压信号UVLO为高电平，无论关断脉冲RESET为高电平还是低电平，欠压同步支路21中的或非门NOR2_3都输出信号RESET2为低电平；而此时脉冲发生电路22会在欠压故障发生时，输出高电平脉冲信号UVN，从而，或门OR2_2输出的关断脉冲锁定信号RESET1也为一个高电平脉冲信号。本实施例的欠压锁定电路，相较于图9中的欠压锁定电路，欠压信号同时对开通脉冲和关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，同时，欠压信号经过脉冲发生电路，产生一个窄脉冲，该窄脉冲能够被传输至高压侧电路，用以关断高边MOSFET/IGBT；由于产生的是一个窄脉冲，还能够避免电平位移电路中的开关管持续导通，造成开关管发热。在一实施例中，提供一种半桥开关驱动电路，该半桥开关驱动电路包括：高压区驱动电路和低压区驱动电路。参见图11，高压区驱动电路包括低压侧电路和高压侧电路，低压侧电路包括：窄脉冲产生电路、开通信号锁定电路1、欠压同步电路2和电压检测电路3，其中，窄脉冲产生电路的输入端用于输入控制信号IN，窄脉冲产生电路的开通脉冲输出端连接开通信号锁定电路1的第一输入端，开通信号锁定电路1的第二输入端连接电压检测电路3的输出端，以接收欠压信号UVLO，开通信号锁定电路1的输出端用于利用欠压信号UVLO对窄脉冲产生电路的开通脉冲输出端输出的开通脉冲信号SET进行锁定，输出开通锁定信号SET1。欠压同步电路2的第一输入端连接窄脉冲产生电路的关断脉冲输出端，欠压同步电路2的第二输入端连接电压检测电路3的输出端，以接收欠压信号UVLO，欠压同步电路2的输出端用于利用欠压信号UVLO对窄脉冲产生电路的关断脉冲输出端输出的关断脉冲信号RESET进行同步，输出关断锁定信号RESET1，用以在欠压信号UVLO有效时控制后级开关管的关断。参见图12，为本实施例提供的一种电压检测电路，该电压检测电路3包括：分压支路31、基准电压源和比较器U1，其中，分压支路31的输入端连接电源VCC，分压支路31的接地端接地，分压支路31的输出端连接比较器U1的反相输入端。基准电压源的输入端连接电源VCC，基准电压源的输出端连接比较器U1的同相输入端，比较器U1的输出端用于输出欠压信号UVLO。本实施例中，分压支路31包括电阻R1和电阻R2，其中，电阻R1的一端连接电源VCC，电阻R1的另一端连接电阻R2的一端，电阻R2的另一端接地，电阻R1和电阻R2的连接端作为分压支路31的输出端，连接比较器U1的反向输入端。上述电压检测电路的工作过程如下：基准电压源为比较器U1提供基准电压，反压支路31中的电阻R1和电阻R2串联对电源VCC分压，将分压传输至比较器U1的反向输出端，与基准电压进行比较，当该分压小于基准电压时，即发生欠压故障，比较器U1则输出的欠压信号UVLO为高电平信号。本实施例的电压检测电路，能够实时检测电源电压，发生欠压故障时，能够迅速生成欠压信号。参见图13为本实施例提供的第二种电压检测电路，该电压检测电路3与图12中的电压检测电路3的不同之处在于，还包括：电阻R3和开关管M1，其中，电阻R2与电阻R3串联后接地，开关管M1的输入端连接电阻R2和电阻R3的连接端，开关管M1的输出端接地，开关管M1的控制端连接比较器U1的输出端。在发生欠压故障时，比较器U1输出的欠压信号UVLO为高电平信号，能够控制开关管M1导通，使得比较器U1反相输入端的电压更低，能够确保比较器U1有效输出高电平的欠压信号UVLO。本实施例的半桥开关驱动电路，设置高压区驱动电路和低压区驱动电路，高压区驱动电路包括低压侧电路，低压侧电路中的欠压锁定电路设置于窄脉冲产生电路之后，开通信号锁定电路和欠压同步电路能够根据任意时刻通过电压检测电路产生的欠压信号对开通脉冲和关断脉冲进行封锁，使输入脉冲的上升沿和下降沿产生的开通脉冲和关断脉冲无法到达高压电平移位电路，只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
