#**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************
create_clock -period 20 [get_ports CLOCK_50]

#**************************************************************
# Create Generated Clock
#**************************************************************
#derive_pll_clocks
create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name cpu_clk {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|clk[0]}
create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|inclk[0]} -multiply_by 2 -phase -90.00 -duty_cycle 50.00 -name cpu_shifted_clk {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|clk[1]}
create_generated_clock -source {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name io_clk {DE0_Nano_SOPC_inst|altpll_sys|sd1|pll7|clk[2]}



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************
set_input_delay -clock cpu_clk 5 [get_ports {LT24_ADC_BUSY LT24_ADC_DOUT LT24_ADC_PENIRQ_N}]


#**************************************************************
# Set Output Delay
#**************************************************************
set_output_delay -clock cpu_clk 5 [get_ports {LT24_ADC_CS_N LT24_ADC_DCLK LT24_ADC_DIN LT24_D* LT24_WR_N LT24_RD_N LT24_CS_N LT24_RESET_N LT24_RS LT24_LCD_ON}]


#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************



