Fitter report for adcudp
Thu Jul 28 22:33:05 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. I/O Assignment Warnings
 23. altmemphy Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 28 22:33:04 2022           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; adcudp                                          ;
; Top-level Entity Name              ; adcudp                                          ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE30F23C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 15,254 / 28,848 ( 53 % )                        ;
;     Total combinational functions  ; 11,221 / 28,848 ( 39 % )                        ;
;     Dedicated logic registers      ; 11,904 / 28,848 ( 41 % )                        ;
; Total registers                    ; 12014                                           ;
; Total pins                         ; 109 / 329 ( 33 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 169,848 / 608,256 ( 28 % )                      ;
; Embedded Multiplier 9-bit elements ; 116 / 132 ( 88 % )                              ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE30F23C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.4%      ;
;     Processor 3            ;   5.1%      ;
;     Processor 4            ;   5.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[0]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[1]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[2]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[3]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[4]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[5]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[6]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[7]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[8]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[9]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[10]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[11]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[12]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[13]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[14]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[15]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[16]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[17]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[0]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[1]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[2]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[3]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[4]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[5]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[6]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[7]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[8]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[9]                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[10]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[11]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[12]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[13]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[14]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[15]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[16]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated|pipeline_dffe[17]                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                                                                                                                                                                                               ; DATAB            ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+--------------+----------------+--------------+------------+-----------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value   ; Ignored Source ;
+--------------+----------------+--------------+------------+-----------------+----------------+
; I/O Standard ; adcudp         ;              ; ad1_data   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; ad2_data   ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; e_rxd      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; e_txd      ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; key_in     ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; led        ; 3.3-V LVTTL     ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; mem_addr   ; SSTL-18 CLASS I ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; mem_ba     ; SSTL-18 CLASS I ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; mem_dm     ; SSTL-18 CLASS I ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; mem_dq     ; SSTL-18 CLASS I ; QSF Assignment ;
; I/O Standard ; adcudp         ;              ; mem_dqs    ; SSTL-18 CLASS I ; QSF Assignment ;
+--------------+----------------+--------------+------------+-----------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 24027 )  ; 0.00 % ( 0 / 24027 )       ; 0.00 % ( 0 / 24027 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 24027 )  ; 0.00 % ( 0 / 24027 )       ; 0.00 % ( 0 / 24027 )     ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.10 % ( 17 / 17751 ) ; 0.10 % ( 17 / 17751 )      ; 0.00 % ( 0 / 17751 )     ;
;     -- Achieved     ; 0.10 % ( 17 / 17751 ) ; 0.10 % ( 17 / 17751 )      ; 0.00 % ( 0 / 17751 )     ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22549 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 217 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1237 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 24 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                   ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested ; Preservation Achieved ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Top                            ; Top                            ; 0.09 % ( 66 / 70202 )  ; 0.09 % ( 66 / 70202 ) ; Design Partitions   ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 51 )      ; 0.00 % ( 0 / 51 )     ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 51 )      ; 0.00 % ( 0 / 51 )     ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 794 )     ; 0.00 % ( 0 / 794 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 0.00 % ( 0 / 243 )     ; 0.00 % ( 0 / 243 )    ; N/A                 ;       ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 243 )     ; 0.00 % ( 0 / 243 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 0.00 % ( 0 / 134 )     ; 0.00 % ( 0 / 134 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 134 )     ; 0.00 % ( 0 / 134 )    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 4440 )    ; 0.00 % ( 0 / 4440 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 2216 )    ; 0.00 % ( 0 / 2216 )   ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2216 )    ; 0.00 % ( 0 / 2216 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 40 )      ; 0.00 % ( 0 / 40 )     ; N/A                 ;       ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Homework/AD9238/ADCUDP_e11/output_files/adcudp.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 15,254 / 28,848 ( 53 % )   ;
;     -- Combinational with no register       ; 3350                       ;
;     -- Register only                        ; 4033                       ;
;     -- Combinational with a register        ; 7871                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3463                       ;
;     -- 3 input functions                    ; 5755                       ;
;     -- <=2 input functions                  ; 2003                       ;
;     -- Register only                        ; 4033                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5803                       ;
;     -- arithmetic mode                      ; 5418                       ;
;                                             ;                            ;
; Total registers*                            ; 12,014 / 30,421 ( 39 % )   ;
;     -- Dedicated logic registers            ; 11,904 / 28,848 ( 41 % )   ;
;     -- I/O registers                        ; 110 / 1,573 ( 7 % )        ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,229 / 1,803 ( 68 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 109 / 329 ( 33 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 32 / 66 ( 48 % )           ;
; Total block memory bits                     ; 169,848 / 608,256 ( 28 % ) ;
; Total block memory implementation bits      ; 294,912 / 608,256 ( 48 % ) ;
; Embedded Multiplier 9-bit elements          ; 116 / 132 ( 88 % )         ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global signals                              ; 14                         ;
;     -- Global clocks                        ; 14 / 20 ( 70 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 12.1% / 12.0% / 12.3%      ;
; Peak interconnect usage (total/H/V)         ; 26.9% / 24.6% / 30.3%      ;
; Maximum fan-out                             ; 8052                       ;
; Highest non-global fan-out                  ; 8052                       ;
; Total fan-out                               ; 80030                      ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                              ;                        ;                       ;                                ;                                ;
; Total logic elements                         ; 14219 / 28848 ( 49 % ) ; 151 / 28848 ( < 1 % ) ; 878 / 28848 ( 3 % )            ; 6 / 28848 ( < 1 % )            ;
;     -- Combinational with no register        ; 3146                   ; 60                    ; 138                            ; 6                              ;
;     -- Register only                         ; 3597                   ; 25                    ; 411                            ; 0                              ;
;     -- Combinational with a register         ; 7476                   ; 66                    ; 329                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 3219                   ; 53                    ; 191                            ; 0                              ;
;     -- 3 input functions                     ; 5571                   ; 39                    ; 142                            ; 3                              ;
;     -- <=2 input functions                   ; 1832                   ; 34                    ; 134                            ; 3                              ;
;     -- Register only                         ; 3597                   ; 25                    ; 411                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;                                ;
;     -- normal mode                           ; 5299                   ; 118                   ; 380                            ; 6                              ;
;     -- arithmetic mode                       ; 5323                   ; 8                     ; 87                             ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total registers                              ; 11183                  ; 91                    ; 740                            ; 0                              ;
;     -- Dedicated logic registers             ; 11073 / 28848 ( 38 % ) ; 91 / 28848 ( < 1 % )  ; 740 / 28848 ( 3 % )            ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                         ; 220                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 1139 / 1803 ( 63 % )   ; 13 / 1803 ( < 1 % )   ; 83 / 1803 ( 5 % )              ; 1 / 1803 ( < 1 % )             ;
;                                              ;                        ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 109                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 116 / 132 ( 88 % )     ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 42872                  ; 0                     ; 126976                         ; 0                              ;
; Total RAM block bits                         ; 147456                 ; 0                     ; 147456                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 16 / 66 ( 24 % )       ; 0 / 66 ( 0 % )        ; 16 / 66 ( 24 % )               ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 7 / 24 ( 29 % )        ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 6 / 24 ( 25 % )                ;
; Double Data Rate I/O output circuitry        ; 45 / 520 ( 8 % )       ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ; 0 / 520 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 18 / 520 ( 3 % )       ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ; 0 / 520 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;                                ;
; Connections                                  ;                        ;                       ;                                ;                                ;
;     -- Input Connections                     ; 11168                  ; 134                   ; 1028                           ; 10                             ;
;     -- Registered Input Connections          ; 10947                  ; 101                   ; 790                            ; 0                              ;
;     -- Output Connections                    ; 993                    ; 167                   ; 34                             ; 11146                          ;
;     -- Registered Output Connections         ; 40                     ; 167                   ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;                                ;
;     -- Total Connections                     ; 78265                  ; 877                   ; 4505                           ; 11181                          ;
;     -- Registered Connections                ; 39281                  ; 625                   ; 2441                           ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; External Connections                         ;                        ;                       ;                                ;                                ;
;     -- Top                                   ; 42                     ; 123                   ; 840                            ; 11156                          ;
;     -- sld_hub:auto_hub                      ; 123                    ; 20                    ; 158                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 840                    ; 158                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 11156                  ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;                                ;
;     -- Input Ports                           ; 46                     ; 45                    ; 162                            ; 10                             ;
;     -- Output Ports                          ; 73                     ; 62                    ; 77                             ; 8                              ;
;     -- Bidir Ports                           ; 21                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                      ; 4                     ; 22                             ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 29                    ; 63                             ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 0                     ; 20                             ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 25                    ; 35                             ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 30                    ; 49                             ; 2                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 29                    ; 65                             ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ad1_data[0]  ; AA1   ; 2        ; 0            ; 6            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[10] ; T4    ; 2        ; 0            ; 4            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[11] ; U2    ; 2        ; 0            ; 15           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[1]  ; V4    ; 2        ; 0            ; 5            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[2]  ; V3    ; 2        ; 0            ; 5            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[3]  ; Y1    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[4]  ; W2    ; 2        ; 0            ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[5]  ; R6    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[6]  ; W1    ; 2        ; 0            ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[7]  ; V2    ; 2        ; 0            ; 13           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[8]  ; T5    ; 2        ; 0            ; 4            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad1_data[9]  ; V1    ; 2        ; 0            ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[0]  ; P4    ; 2        ; 0            ; 16           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[10] ; M5    ; 2        ; 0            ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[11] ; R7    ; 2        ; 0            ; 2            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[1]  ; P5    ; 2        ; 0            ; 12           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[2]  ; R1    ; 2        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[3]  ; R2    ; 2        ; 0            ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[4]  ; P2    ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[5]  ; P3    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[6]  ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[7]  ; P1    ; 2        ; 0            ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[8]  ; N5    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad2_data[9]  ; P6    ; 2        ; 0            ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxc        ; E3    ; 1        ; 0            ; 39           ; 7            ; 201                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[0]     ; H6    ; 1        ; 0            ; 37           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[1]     ; G5    ; 1        ; 0            ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[2]     ; H7    ; 1        ; 0            ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[3]     ; E4    ; 1        ; 0            ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[4]     ; D2    ; 1        ; 0            ; 37           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[5]     ; C1    ; 1        ; 0            ; 38           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[6]     ; C2    ; 1        ; 0            ; 38           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxd[7]     ; B1    ; 1        ; 0            ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxdv       ; J6    ; 1        ; 0            ; 36           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_rxer       ; B2    ; 1        ; 0            ; 41           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; e_txc        ; J4    ; 1        ; 0            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key_in[0]    ; C17   ; 7        ; 56           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key_in[1]    ; A19   ; 7        ; 56           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key_in[2]    ; D17   ; 7        ; 61           ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; key_in[3]    ; E13   ; 7        ; 41           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n        ; B19   ; 7        ; 56           ; 43           ; 14           ; 8052                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sys_clk      ; T21   ; 5        ; 67           ; 22           ; 14           ; 421                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; trigger      ; E11   ; 7        ; 36           ; 43           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad1_clk      ; Y2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad2_clk      ; N6    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_gtxc       ; H1    ; 1        ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_mdc        ; K8    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_reset      ; F1    ; 1        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[0]     ; F2    ; 1        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[1]     ; E1    ; 1        ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[2]     ; G4    ; 1        ; 0            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[3]     ; J1    ; 1        ; 0            ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[4]     ; H5    ; 1        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[5]     ; J3    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[6]     ; K7    ; 1        ; 0            ; 30           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txd[7]     ; J7    ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txen       ; G3    ; 1        ; 0            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e_txer       ; L6    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]       ; D15   ; 7        ; 54           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]       ; G13   ; 7        ; 52           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]       ; C15   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]       ; E12   ; 7        ; 36           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[0]  ; V6    ; 3        ; 1            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[10] ; U14   ; 4        ; 50           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[11] ; T9    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[12] ; R15   ; 4        ; 65           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[13] ; T10   ; 3        ; 18           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[14] ; T16   ; 4        ; 63           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[1]  ; U13   ; 4        ; 50           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[2]  ; V7    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[3]  ; T14   ; 4        ; 52           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[4]  ; U7    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[5]  ; U15   ; 4        ; 50           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[6]  ; U8    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[7]  ; R16   ; 4        ; 63           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[8]  ; U10   ; 3        ; 22           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_addr[9]  ; R14   ; 4        ; 65           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[0]    ; Y17   ; 4        ; 61           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[1]    ; W15   ; 4        ; 52           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ba[2]    ; V15   ; 4        ; 50           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cas_n    ; AB10  ; 3        ; 34           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cke[0]   ; AB3   ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_cs_n[0]  ; Y6    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_dm[0]    ; AA7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_dm[1]    ; V5    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_odt[0]   ; AB5   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_ras_n    ; AA4   ; 3        ; 9            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_we_n     ; AA3   ; 3        ; 7            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; e_mdio       ; L8    ; 1        ; 0            ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL     ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                    ;
; mem_clk[0]   ; AA17  ; 4        ; 54           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                    ;
; mem_clk_n[0] ; AB17  ; 4        ; 54           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                    ;
; mem_dq[0]    ; AB8   ; 3        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ;
; mem_dq[10]   ; V8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ;
; mem_dq[11]   ; W6    ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ;
; mem_dq[12]   ; W7    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ;
; mem_dq[13]   ; W8    ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ;
; mem_dq[14]   ; Y3    ; 3        ; 3            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ;
; mem_dq[15]   ; AA5   ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ;
; mem_dq[1]    ; Y8    ; 3        ; 18           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ;
; mem_dq[2]    ; AA9   ; 3        ; 27           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ;
; mem_dq[3]    ; W10   ; 3        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ;
; mem_dq[4]    ; V11   ; 3        ; 34           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ;
; mem_dq[5]    ; Y10   ; 3        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ;
; mem_dq[6]    ; AB7   ; 3        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ;
; mem_dq[7]    ; AA8   ; 3        ; 22           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ;
; mem_dq[8]    ; Y7    ; 3        ; 14           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ;
; mem_dq[9]    ; U9    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ;
; mem_dqs[0]   ; AB9   ; 3        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]   ;
; mem_dqs[1]   ; V10   ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L4p, nRESET           ; Use as regular IO        ; e_rxd[3]                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L8n, DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                      ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                      ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                          ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                          ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                          ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                          ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                          ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                        ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                        ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T27n, PADD13          ; Use as regular IO        ; trigger                 ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 29 / 35 ( 83 % ) ; 3.3V          ; --           ;
; 2        ; 27 / 45 ( 60 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 42 ( 79 % ) ; 1.8V          ; 0.9V         ;
; 4        ; 13 / 43 ( 30 % ) ; 1.8V          ; 0.9V         ;
; 5        ; 1 / 41 ( 2 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 37 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 43 ( 23 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                           ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; key_in[1]                                                 ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; ad1_data[0]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; mem_we_n                                                  ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; mem_ras_n                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; mem_dq[15]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; mem_dm[0]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; mem_dq[7]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; mem_dq[2]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; mem_clk[0]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; VREFB4N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; mem_cke[0]                                                ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; VREFB3N2                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; mem_odt[0]                                                ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; mem_dq[6]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; mem_dq[0]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; mem_dqs[0]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; mem_cas_n                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; mem_clk_n[0]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; e_rxd[7]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 3          ; 1        ; e_rxer                                                    ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; rst_n                                                     ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; e_rxd[5]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 14         ; 1        ; e_rxd[6]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; led[2]                                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; key_in[0]                                                 ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; e_rxd[4]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; led[0]                                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; key_in[2]                                                 ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; e_txd[1]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; e_rxc                                                     ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 8          ; 1        ; e_rxd[3]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; trigger                                                   ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 476        ; 7        ; led[3]                                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 468        ; 7        ; key_in[3]                                                 ; input  ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; e_reset                                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; e_txd[0]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; e_txen                                                    ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 0          ; 1        ; e_txd[2]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 5          ; 1        ; e_rxd[1]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; led[1]                                                    ; output ; 3.3-V LVTTL     ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; e_gtxc                                                    ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; e_txd[4]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 1        ; e_rxd[0]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 18         ; 1        ; e_rxd[2]                                                  ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; e_txd[3]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; e_txd[5]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 50         ; 1        ; e_txc                                                     ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; e_rxdv                                                    ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 45         ; 1        ; e_txd[7]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; e_txd[6]                                                  ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 44         ; 1        ; e_mdc                                                     ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL     ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; e_txer                                                    ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; e_mdio                                                    ; bidir  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; ad2_data[10]                                              ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; ad2_data[8]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 104        ; 2        ; ad2_clk                                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; ad2_data[7]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 83         ; 2        ; ad2_data[4]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 89         ; 2        ; ad2_data[5]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 88         ; 2        ; ad2_data[0]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 103        ; 2        ; ad2_data[1]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 131        ; 2        ; ad2_data[9]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; ad2_data[2]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 85         ; 2        ; ad2_data[3]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; ad1_data[5]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 137        ; 2        ; ad2_data[11]                                              ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; mem_addr[9]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 269        ; 4        ; mem_addr[12]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 267        ; 4        ; mem_addr[7]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; ad1_data[10]                                              ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 133        ; 2        ; ad1_data[8]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; ad2_data[6]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; mem_addr[11]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 176        ; 3        ; mem_addr[13]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; mem_addr[3]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; mem_addr[14]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; sys_clk                                                   ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; ad1_data[11]                                              ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; mem_addr[4]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 146        ; 3        ; mem_addr[6]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; mem_dq[9]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; mem_addr[8]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 191        ; 3        ; VREFB3N0                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; mem_addr[1]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 235        ; 4        ; mem_addr[10]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 236        ; 4        ; mem_addr[5]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; ad1_data[9]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 97         ; 2        ; ad1_data[7]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 130        ; 2        ; ad1_data[2]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; ad1_data[1]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; mem_dm[1]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; mem_addr[0]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; mem_addr[2]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; mem_dq[10]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; VREFB3N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; mem_dqs[1]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; mem_dq[4]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; mem_ba[2]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; ad1_data[6]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 110        ; 2        ; ad1_data[4]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; mem_dq[11]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; mem_dq[12]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; mem_dq[13]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; mem_dq[3]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; mem_ba[1]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; ad1_data[3]                                               ; input  ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 2        ; ad1_clk                                                   ; output ; 3.3-V LVTTL     ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 148        ; 3        ; mem_dq[14]                                                ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; VREFB3N3                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; mem_cs_n[0]                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; mem_dq[8]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; mem_dq[1]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; mem_dq[5]                                                 ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; mem_ba[0]                                                 ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                             ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                   ;
; PLL mode                      ; Normal                                                                    ; Normal                                                                                                                                                                                                                                                 ;
; Compensate clock              ; clock0                                                                    ; clock1                                                                                                                                                                                                                                                 ;
; Compensated input/output pins ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Switchover type               ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                  ; 50.0 MHz                                                                                                                                                                                                                                               ;
; Input frequency 1             ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ; 16.7 MHz                                                                                                                                                                                                                                               ;
; Nominal VCO frequency         ; 650.0 MHz                                                                 ; 1166.7 MHz                                                                                                                                                                                                                                             ;
; VCO post scale K counter      ; 2                                                                         ; --                                                                                                                                                                                                                                                     ;
; VCO frequency control         ; Auto                                                                      ; Manual Phase                                                                                                                                                                                                                                           ;
; VCO phase shift step          ; 192 ps                                                                    ; 107 ps                                                                                                                                                                                                                                                 ;
; VCO multiply                  ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; VCO divide                    ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Freq min lock                 ; 23.08 MHz                                                                 ; 29.4 MHz                                                                                                                                                                                                                                               ;
; Freq max lock                 ; 50.02 MHz                                                                 ; 55.73 MHz                                                                                                                                                                                                                                              ;
; M VCO Tap                     ; 0                                                                         ; 6                                                                                                                                                                                                                                                      ;
; M Initial                     ; 1                                                                         ; 2                                                                                                                                                                                                                                                      ;
; M value                       ; 13                                                                        ; 70                                                                                                                                                                                                                                                     ;
; N value                       ; 1                                                                         ; 3                                                                                                                                                                                                                                                      ;
; Charge pump current           ; setting 1                                                                 ; setting 1                                                                                                                                                                                                                                              ;
; Loop filter resistance        ; setting 27                                                                ; setting 24                                                                                                                                                                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                 ; setting 0                                                                                                                                                                                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ; 450 kHz to 980 kHz                                                                                                                                                                                                                                     ;
; Bandwidth type                ; Medium                                                                    ; Medium                                                                                                                                                                                                                                                 ;
; Real time reconfigurable      ; Off                                                                       ; On                                                                                                                                                                                                                                                     ;
; Scan chain MIF file           ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                       ; Off                                                                                                                                                                                                                                                    ;
; PLL location                  ; PLL_4                                                                     ; PLL_2                                                                                                                                                                                                                                                  ;
; Inclk0 signal                 ; sys_clk                                                                   ; sys_clk                                                                                                                                                                                                                                                ;
; Inclk1 signal                 ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                             ; Dedicated Pin                                                                                                                                                                                                                                          ;
; Inclk1 signal type            ; --                                                                        ; --                                                                                                                                                                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------+
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                    ; clock0       ; 13   ; 10  ; 65.0 MHz         ; 0 (0 ps)       ; 4.50 (192 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                        ;
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                    ; clock1       ; 1    ; 10  ; 5.0 MHz          ; 0 (0 ps)       ; 0.35 (192 ps)    ; 50/50      ; C1      ; 130           ; 65/65 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] ; clock1       ; 10   ; 3   ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C3      ; 7             ; 4/3 Odd    ; --            ; 2       ; 6       ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] ; clock2       ; 10   ; 3   ; 166.67 MHz       ; -90 (-1500 ps) ; 6.43 (107 ps)    ; 50/50      ; C2      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] ; clock3       ; 10   ; 3   ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 2       ; 6       ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] ; clock4       ; 10   ; 3   ; 166.67 MHz       ; 0 (0 ps)       ; 6.43 (107 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 2       ; 6       ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4] ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; led[0]       ; Missing drive strength               ;
; led[1]       ; Missing drive strength               ;
; led[2]       ; Missing drive strength               ;
; led[3]       ; Missing drive strength               ;
; ad1_clk      ; Missing drive strength               ;
; ad2_clk      ; Missing drive strength               ;
; e_reset      ; Missing drive strength               ;
; e_mdc        ; Missing drive strength               ;
; e_gtxc       ; Missing drive strength               ;
; e_txen       ; Missing drive strength               ;
; e_txer       ; Missing drive strength               ;
; e_txd[0]     ; Missing drive strength               ;
; e_txd[1]     ; Missing drive strength               ;
; e_txd[2]     ; Missing drive strength               ;
; e_txd[3]     ; Missing drive strength               ;
; e_txd[4]     ; Missing drive strength               ;
; e_txd[5]     ; Missing drive strength               ;
; e_txd[6]     ; Missing drive strength               ;
; e_txd[7]     ; Missing drive strength               ;
; mem_addr[0]  ; Missing drive strength and slew rate ;
; mem_addr[1]  ; Missing drive strength and slew rate ;
; mem_addr[2]  ; Missing drive strength and slew rate ;
; mem_addr[3]  ; Missing drive strength and slew rate ;
; mem_addr[4]  ; Missing drive strength and slew rate ;
; mem_addr[5]  ; Missing drive strength and slew rate ;
; mem_addr[6]  ; Missing drive strength and slew rate ;
; mem_addr[7]  ; Missing drive strength and slew rate ;
; mem_addr[8]  ; Missing drive strength and slew rate ;
; mem_addr[9]  ; Missing drive strength and slew rate ;
; mem_addr[10] ; Missing drive strength and slew rate ;
; mem_addr[11] ; Missing drive strength and slew rate ;
; mem_addr[12] ; Missing drive strength and slew rate ;
; mem_addr[13] ; Missing drive strength and slew rate ;
; mem_addr[14] ; Missing drive strength and slew rate ;
; mem_ba[0]    ; Missing drive strength and slew rate ;
; mem_ba[1]    ; Missing drive strength and slew rate ;
; mem_ba[2]    ; Missing drive strength and slew rate ;
; mem_cas_n    ; Missing drive strength and slew rate ;
; mem_cke[0]   ; Missing drive strength and slew rate ;
; mem_cs_n[0]  ; Missing drive strength and slew rate ;
; mem_dm[0]    ; Missing drive strength and slew rate ;
; mem_dm[1]    ; Missing drive strength and slew rate ;
; mem_odt[0]   ; Missing drive strength and slew rate ;
; mem_ras_n    ; Missing drive strength and slew rate ;
; mem_we_n     ; Missing drive strength and slew rate ;
; e_mdio       ; Missing drive strength               ;
; mem_clk[0]   ; Missing drive strength and slew rate ;
; mem_clk_n[0] ; Missing drive strength and slew rate ;
; mem_dq[0]    ; Missing drive strength and slew rate ;
; mem_dq[1]    ; Missing drive strength and slew rate ;
; mem_dq[2]    ; Missing drive strength and slew rate ;
; mem_dq[3]    ; Missing drive strength and slew rate ;
; mem_dq[4]    ; Missing drive strength and slew rate ;
; mem_dq[5]    ; Missing drive strength and slew rate ;
; mem_dq[6]    ; Missing drive strength and slew rate ;
; mem_dq[7]    ; Missing drive strength and slew rate ;
; mem_dq[8]    ; Missing drive strength and slew rate ;
; mem_dq[9]    ; Missing drive strength and slew rate ;
; mem_dq[10]   ; Missing drive strength and slew rate ;
; mem_dq[11]   ; Missing drive strength and slew rate ;
; mem_dq[12]   ; Missing drive strength and slew rate ;
; mem_dq[13]   ; Missing drive strength and slew rate ;
; mem_dq[14]   ; Missing drive strength and slew rate ;
; mem_dq[15]   ; Missing drive strength and slew rate ;
; mem_dqs[0]   ; Missing drive strength and slew rate ;
; mem_dqs[1]   ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+-----------------------------------+---------------------+-------------------+------------------------------------+---------------------+
; Name                                                                                                                                                                                                                                                             ; Type  ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; I/O Standard    ; Current Strength ; Output Termination                ; Input DQS Frequency ; Max DQS Frequency ; DQS Delay (Slow Model, Fast Model) ; Delay Chain Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+-----------------------------------+---------------------+-------------------+------------------------------------+---------------------+
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3]~clkctrl ; Clock ;           ;              ; 67         ; 22         ; 28         ;               ;          ;          ;                 ;                  ;                                   ; 166.7 MHz           ;                   ;                                    ;                     ;
;      mem_dqs[0]                                                                                                                                                                                                                                                  ; DQS   ; Bidir     ; AB9          ; 27         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[0]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; AB8          ; 22         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[1]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; Y8           ; 18         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[2]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; AA9          ; 27         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[3]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; W10          ; 34         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[4]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; V11          ; 34         ; 0          ; 28         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[5]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; Y10          ; 34         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[6]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; AB7          ; 18         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[7]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; AA8          ; 22         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dm[0]                                                                                                                                                                                                                                              ; DQ    ; Output    ; AA7          ; 16         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;      mem_dqs[1]                                                                                                                                                                                                                                                  ; DQS   ; Bidir     ; V10          ; 20         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[8]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; Y7           ; 14         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[9]                                                                                                                                                                                                                                              ; DQ    ; Bidir     ; U9           ; 16         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[10]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; V8           ; 16         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[11]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; W6           ; 7          ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[12]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; W7           ; 14         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[13]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; W8           ; 16         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[14]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; Y3           ; 3          ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dq[15]                                                                                                                                                                                                                                             ; DQ    ; Bidir     ; AA5          ; 9          ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           mem_dm[1]                                                                                                                                                                                                                                              ; DQ    ; Output    ; V5           ; 1          ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 8mA              ; Series 50 Ohm without Calibration ; 166.7 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+-----------------------------------+---------------------+-------------------+------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |adcudp                                                                                                                                 ; 15254 (207) ; 11904 (106)               ; 110 (110)     ; 169848      ; 32   ; 116          ; 0       ; 58        ; 109  ; 0            ; 3350 (100)   ; 4033 (3)          ; 7871 (105)       ; |adcudp                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; adcudp                                  ; work         ;
;    |cic:cic_i1|                                                                                                                         ; 671 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_i1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cic                                     ; cic          ;
;       |cic_cic_ii_0:cic_ii_0|                                                                                                           ; 671 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; cic_cic_ii_0                            ; cic          ;
;          |alt_cic_core:core|                                                                                                            ; 671 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cic_core                            ; cic          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 570 (7)     ; 536 (5)                   ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (2)       ; 156 (0)           ; 380 (4)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                                                                                                                                       ; alt_cic_dec_siso                        ; cic          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                                                                                                                               ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                      |scfifo_km51:auto_generated|                                                                                       ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated                                                                                                                                                                                                                                                                                 ; scfifo_km51                             ; work         ;
;                         |a_dpfifo_vju:dpfifo|                                                                                           ; 26 (18)     ; 12 (7)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (10)      ; 0 (0)             ; 13 (8)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo                                                                                                                                                                                                                                                             ; a_dpfifo_vju                            ; work         ;
;                            |altsyncram_97h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|altsyncram_97h1:FIFOram                                                                                                                                                                                                                                     ; altsyncram_97h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter                                                                                                                                                                                                                                      ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                                                                                                                                         ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr                                                                                                                                                                                                                                             ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 74 (39)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 54 (44)     ; 52 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (6)            ; 36 (36)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 25 (25)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                                                                                                                                           ; auk_dspip_downsample                    ; cic          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                                                                                                                                            ; counter_module                          ; cic          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                                                                                                                                       ; counter_module                          ; cic          ;
;                |counter_module:rate_cnt_inst|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst                                                                                                                                                                                                                                                                                                                                          ; counter_module                          ; cic          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 27 (1)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 16 (1)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                                                                                                                                        ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                                                                                                                                     ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 33 (1)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (1)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                                                                                                                                         ; scfifo_gf71                             ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 32 (21)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 16 (8)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                                                                                                                                     ; a_dpfifo_1lv                            ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                                                                                                                                             ; altsyncram_l7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                                                                                                                                              ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                                                                                                                                 ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                                                                                                                                     ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (1)      ; 25 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (1)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_ci71                             ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                                                                                                                                            ; a_dpfifo_9qv                            ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                                                                                                                                    ; altsyncram_hah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                                                                                                                                     ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                                                                                                                        ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |adcudp|cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                                                                                                                            ; cntr_u9b                                ; work         ;
;    |cic:cic_q1|                                                                                                                         ; 672 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_q1                                                                                                                                                                                                                                                                                                                                                                                                                                        ; cic                                     ; cic          ;
;       |cic_cic_ii_0:cic_ii_0|                                                                                                           ; 672 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                                                                                                                                  ; cic_cic_ii_0                            ; cic          ;
;          |alt_cic_core:core|                                                                                                            ; 672 (0)     ; 594 (0)                   ; 0 (0)         ; 780         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 156 (0)           ; 438 (0)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                                                                                                                                ; alt_cic_core                            ; cic          ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 570 (7)     ; 536 (5)                   ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (2)       ; 156 (0)           ; 380 (4)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                                                                                                                                       ; alt_cic_dec_siso                        ; cic          ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                                                                                                                               ; auk_dspip_channel_buffer                ; cic          ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                      |scfifo_km51:auto_generated|                                                                                       ; 26 (0)      ; 12 (0)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 13 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated                                                                                                                                                                                                                                                                                 ; scfifo_km51                             ; work         ;
;                         |a_dpfifo_vju:dpfifo|                                                                                           ; 26 (18)     ; 12 (7)                    ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (10)      ; 0 (0)             ; 13 (8)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo                                                                                                                                                                                                                                                             ; a_dpfifo_vju                            ; work         ;
;                            |altsyncram_97h1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 140         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|altsyncram_97h1:FIFOram                                                                                                                                                                                                                                     ; altsyncram_97h1                         ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter                                                                                                                                                                                                                                      ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                                                                                                                                         ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr                                                                                                                                                                                                                                             ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 35 (0)            ; 36 (36)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (35)           ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 73 (38)     ; 71 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (0)            ; 37 (36)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 1 (1)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 56 (45)     ; 52 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 17 (6)            ; 36 (36)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                                                                                                                                         ; auk_dspip_differentiator                ; cic          ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 24 (24)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 7 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                                                                                                                                           ; auk_dspip_downsample                    ; cic          ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                                                                                                                                            ; counter_module                          ; cic          ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 35 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                                                                                                                                        ; auk_dspip_integrator                    ; cic          ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                                                                                                                              ; auk_dspip_delay                         ; cic          ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                                                                                                                                       ; counter_module                          ; cic          ;
;                |counter_module:rate_cnt_inst|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst                                                                                                                                                                                                                                                                                                                                          ; counter_module                          ; cic          ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 28 (1)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 16 (1)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                                                                                                                                        ; auk_dspip_avalon_streaming_controller   ; cic          ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 15 (15)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                                                                                                                                       ; auk_dspip_avalon_streaming_small_fifo   ; cic          ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                                                                                                                                     ; auk_dspip_avalon_streaming_sink         ; cic          ;
;                |scfifo:sink_FIFO|                                                                                                       ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                                                                                                                                    ; scfifo                                  ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 33 (1)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (1)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                                                                                                                                         ; scfifo_gf71                             ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 32 (21)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 16 (8)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                                                                                                                                     ; a_dpfifo_1lv                            ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                                                                                                                                             ; altsyncram_l7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                                                                                                                                              ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                                                                                                                                 ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                                                                                                                                     ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (1)      ; 25 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (1)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                                                                                                                                              ; auk_dspip_avalon_streaming_source       ; cic          ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                                                                                                                                           ; scfifo                                  ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                                                                                                                                ; scfifo_ci71                             ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                                                                                                                                            ; a_dpfifo_9qv                            ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                                                                                                                                    ; altsyncram_hah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                                                                                                                                     ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                                                                                                                                        ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |adcudp|cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                                                                                                                                            ; cntr_u9b                                ; work         ;
;    |ddr2:ddr_m0|                                                                                                                        ; 5178 (0)    ; 2784 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2394 (0)     ; 605 (0)           ; 2179 (0)         ; |adcudp|ddr2:ddr_m0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; ddr2                                    ; work         ;
;       |ddr2_controller_phy:ddr2_controller_phy_inst|                                                                                    ; 5178 (0)    ; 2784 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2394 (0)     ; 605 (0)           ; 2179 (0)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                                          ; ddr2_controller_phy                     ; work         ;
;          |ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|                                                       ; 3371 (0)    ; 1786 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1578 (0)     ; 373 (0)           ; 1420 (0)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                                                                   ; ddr2_alt_mem_ddrx_controller_top        ; work         ;
;             |alt_mem_ddrx_controller_st_top:controller_inst|                                                                            ; 3355 (0)    ; 1782 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1566 (0)     ; 373 (0)           ; 1416 (0)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst                                                                                                                                                                                                                                                                    ; alt_mem_ddrx_controller_st_top          ; work         ;
;                |alt_mem_ddrx_controller:controller_inst|                                                                                ; 3355 (1)    ; 1782 (1)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1566 (0)     ; 373 (0)           ; 1416 (0)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                            ; alt_mem_ddrx_controller                 ; work         ;
;                   |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                       ; 52 (7)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (7)       ; 0 (0)             ; 41 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                              ; alt_mem_ddrx_addr_cmd_wrap              ; work         ;
;                      |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                                     ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; alt_mem_ddrx_addr_cmd                   ; work         ;
;                      |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                                     ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; alt_mem_ddrx_addr_cmd                   ; work         ;
;                      |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                                ; alt_mem_ddrx_odt_gen                    ; work         ;
;                         |alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                       ; alt_mem_ddrx_ddr2_odt_gen               ; work         ;
;                      |alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|                                                    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                                ; alt_mem_ddrx_odt_gen                    ; work         ;
;                         |alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[1].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                       ; alt_mem_ddrx_ddr2_odt_gen               ; work         ;
;                   |alt_mem_ddrx_arbiter:arbiter_inst|                                                                                   ; 210 (210)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 2 (2)             ; 123 (123)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                          ; alt_mem_ddrx_arbiter                    ; work         ;
;                   |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                               ; 84 (84)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 6 (6)             ; 62 (62)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                      ; alt_mem_ddrx_burst_gen                  ; work         ;
;                   |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                                   ; 204 (204)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 14 (14)           ; 84 (84)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                          ; alt_mem_ddrx_cmd_gen                    ; work         ;
;                   |alt_mem_ddrx_input_if:input_if_inst|                                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                        ; alt_mem_ddrx_input_if                   ; work         ;
;                   |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                             ; 179 (179)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 56 (56)           ; 58 (58)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                    ; alt_mem_ddrx_rank_timer                 ; work         ;
;                   |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                             ; 476 (88)    ; 256 (34)                  ; 0 (0)         ; 8384        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (54)     ; 5 (1)             ; 251 (33)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                    ; alt_mem_ddrx_rdata_path                 ; work         ;
;                      |alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                  ; alt_mem_ddrx_buffer                     ; work         ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component                                                                                  ; altsyncram                              ; work         ;
;                            |altsyncram_7pl1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated                                                   ; altsyncram_7pl1                         ; work         ;
;                      |alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|                                                 ; 36 (2)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 0 (0)             ; 23 (1)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                   ; alt_mem_ddrx_fifo                       ; work         ;
;                         |scfifo:gen_fifo_instance.scfifo_component|                                                                     ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component                                                                         ; scfifo                                  ; work         ;
;                            |scfifo_j941:auto_generated|                                                                                 ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated                                              ; scfifo_j941                             ; work         ;
;                               |a_dpfifo_sk31:dpfifo|                                                                                    ; 35 (24)     ; 23 (12)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 23 (12)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo                         ; a_dpfifo_sk31                           ; work         ;
;                                  |altsyncram_9ah1:FIFOram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram ; altsyncram_9ah1                         ; work         ;
;                                  |cntr_bo7:usedw_counter|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_bo7:usedw_counter  ; cntr_bo7                                ; work         ;
;                                  |cntr_unb:rd_ptr_msb|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_unb:rd_ptr_msb     ; cntr_unb                                ; work         ;
;                                  |cntr_vnb:wr_ptr|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr         ; cntr_vnb                                ; work         ;
;                      |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                                ; 35 (1)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (1)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                  ; alt_mem_ddrx_fifo                       ; work         ;
;                         |scfifo:gen_fifo_instance.scfifo_component|                                                                     ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                        ; scfifo                                  ; work         ;
;                            |scfifo_q941:auto_generated|                                                                                 ; 35 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 23 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated                                                                             ; scfifo_q941                             ; work         ;
;                               |a_dpfifo_3l31:dpfifo|                                                                                    ; 35 (24)     ; 23 (12)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 23 (12)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo                                                        ; a_dpfifo_3l31                           ; work         ;
;                                  |altsyncram_nah1:FIFOram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|altsyncram_nah1:FIFOram                                ; altsyncram_nah1                         ; work         ;
;                                  |cntr_bo7:usedw_counter|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|cntr_bo7:usedw_counter                                 ; cntr_bo7                                ; work         ;
;                                  |cntr_unb:rd_ptr_msb|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|cntr_unb:rd_ptr_msb                                    ; cntr_unb                                ; work         ;
;                                  |cntr_vnb:wr_ptr|                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|cntr_vnb:wr_ptr                                        ; cntr_vnb                                ; work         ;
;                      |alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|                                                ; 177 (177)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 4 (4)             ; 92 (92)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                  ; alt_mem_ddrx_list                       ; work         ;
;                      |alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|                                                      ; 140 (140)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 80 (80)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst                                                                                                                        ; alt_mem_ddrx_list                       ; work         ;
;                   |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                       ; 589 (589)   ; 465 (465)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 203 (203)         ; 270 (270)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                              ; alt_mem_ddrx_rdwr_data_tmg              ; work         ;
;                   |alt_mem_ddrx_sideband:sideband_inst|                                                                                 ; 76 (76)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 1 (1)             ; 36 (36)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                        ; alt_mem_ddrx_sideband                   ; work         ;
;                   |alt_mem_ddrx_tbp:tbp_inst|                                                                                           ; 917 (917)   ; 409 (409)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 504 (504)    ; 62 (62)           ; 351 (351)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                  ; alt_mem_ddrx_tbp                        ; work         ;
;                   |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                             ; 699 (3)     ; 292 (3)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 404 (0)      ; 24 (0)            ; 271 (3)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                    ; alt_mem_ddrx_wdata_path                 ; work         ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; alt_mem_ddrx_buffer                     ; work         ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; altsyncram                              ; work         ;
;                            |altsyncram_lil1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated            ; altsyncram_lil1                         ; work         ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; alt_mem_ddrx_buffer                     ; work         ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; altsyncram                              ; work         ;
;                            |altsyncram_vll1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; altsyncram_vll1                         ; work         ;
;                      |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; alt_mem_ddrx_buffer                     ; work         ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; altsyncram                              ; work         ;
;                            |altsyncram_vll1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; altsyncram_vll1                         ; work         ;
;                      |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                           ; 35 (35)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                             ; alt_mem_ddrx_burst_tracking             ; work         ;
;                      |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                           ; 526 (461)   ; 213 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 311 (286)    ; 21 (18)           ; 194 (157)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                             ; alt_mem_ddrx_dataid_manager             ; work         ;
;                         |alt_mem_ddrx_list:burstcount_list|                                                                             ; 65 (65)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 37 (37)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                           ; alt_mem_ddrx_list                       ; work         ;
;                      |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                                  ; 72 (72)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 34 (34)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                    ; alt_mem_ddrx_list                       ; work         ;
;                      |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                        ; 63 (63)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 33 (33)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                          ; alt_mem_ddrx_list                       ; work         ;
;             |alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|                                                                         ; 16 (16)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst                                                                                                                                                                                                                                                                 ; alt_mem_ddrx_mm_st_converter            ; work         ;
;          |ddr2_phy:ddr2_phy_inst|                                                                                                       ; 1819 (0)    ; 998 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 816 (0)      ; 232 (0)           ; 771 (0)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst                                                                                                                                                                                                                                                                                                                                                                   ; ddr2_phy                                ; work         ;
;             |ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|                                                                            ; 1819 (0)    ; 998 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 816 (0)      ; 232 (0)           ; 771 (0)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy                    ; work         ;
;                |ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                                    ; 96 (0)      ; 69 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 27 (0)            ; 44 (0)           ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                                                                                                ; ddr2_phy_alt_mem_phy_addr_cmd           ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                                                                                   ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                                                                                   ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                                                                                   ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[13].addr_struct|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[13].addr_struct                                                                                                                                                                                                                   ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[13].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[13].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                         ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                                                                                        ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; altddio_out                             ; work         ;
;                         |ddio_out_akd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; ddio_out_akd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                                                                                        ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; altddio_out                             ; work         ;
;                         |ddio_out_akd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; ddio_out_akd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct                                                                                                                                                                                                                        ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; altddio_out                             ; work         ;
;                         |ddio_out_akd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; ddio_out_akd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:cas_n_struct|                                                                                ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                                                                                           ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                                                                                      ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                       ; altddio_out                             ; work         ;
;                         |ddio_out_akd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                           ; ddio_out_akd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                                                                                              ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                               ; altddio_out                             ; work         ;
;                         |ddio_out_akd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                   ; ddio_out_akd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:ras_n_struct|                                                                                ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                                                                                           ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; ddio_out_nhd                            ; work         ;
;                   |ddr2_phy_alt_mem_phy_ac:we_n_struct|                                                                                 ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                                                                                            ; ddr2_phy_alt_mem_phy_ac                 ; work         ;
;                      |altddio_out:full_rate.addr_pin|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                             ; altddio_out                             ; work         ;
;                         |ddio_out_nhd:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                 ; ddio_out_nhd                            ; work         ;
;                |ddr2_phy_alt_mem_phy_clk_reset:clk|                                                                                     ; 60 (33)     ; 49 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 21 (15)           ; 28 (16)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                                                                 ; ddr2_phy_alt_mem_phy_clk_reset          ; work         ;
;                   |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                                                                                      ; altddio_bidir                           ; work         ;
;                      |ddio_bidir_ref:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_ref:auto_generated                                                                                                                                                                                                        ; ddio_bidir_ref                          ; work         ;
;                   |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                          ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                                                                                      ; altddio_bidir                           ; work         ;
;                      |ddio_bidir_n5h:auto_generated|                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated                                                                                                                                                                                                        ; ddio_bidir_n5h                          ; work         ;
;                   |ddr2_phy_alt_mem_phy_pll:pll|                                                                                        ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll                                                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_pll                ; work         ;
;                      |altpll:altpll_component|                                                                                          ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                                                                                            ; altpll                                  ; work         ;
;                         |altpll_2il3:auto_generated|                                                                                    ; 18 (10)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 1 (1)             ; 8 (4)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated                                                                                                                                                                                                 ; altpll_2il3                             ; work         ;
;                            |altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2                                                                                                                                                    ; altpll_dyn_phase_le_4ho                 ; work         ;
;                            |altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4                                                                                                                                                    ; altpll_dyn_phase_le_5ho                 ; work         ;
;                            |altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5                                                                                                                                                    ; altpll_dyn_phase_le_6ho                 ; work         ;
;                            |cntr_22e:phasestep_counter|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|cntr_22e:phasestep_counter                                                                                                                                                                      ; cntr_22e                                ; work         ;
;                            |cntr_8ge:pll_internal_phasestep|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|cntr_8ge:pll_internal_phasestep                                                                                                                                                                 ; cntr_8ge                                ; work         ;
;                   |ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                                                                                                  ; ddr2_phy_alt_mem_phy_reset_pipe         ; work         ;
;                   |ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                                                                                ; ddr2_phy_alt_mem_phy_reset_pipe         ; work         ;
;                   |ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                                                                                          ; ddr2_phy_alt_mem_phy_reset_pipe         ; work         ;
;                   |ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                                                                                                 ; ddr2_phy_alt_mem_phy_reset_pipe         ; work         ;
;                |ddr2_phy_alt_mem_phy_dp_io:dpio|                                                                                        ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 111 (63)          ; 1 (1)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_dp_io              ; work         ;
;                   |altddio_in:dqs_group[0].dq[0].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[1].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[2].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[3].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[4].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[5].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[6].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[0].dq[7].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[0].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[1].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[2].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[3].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[4].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[5].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[6].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                   |altddio_in:dqs_group[1].dq[7].dqi|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                                                                                                  ; altddio_in                              ; work         ;
;                      |ddio_in_9gd:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; ddio_in_9gd                             ; work         ;
;                |ddr2_phy_alt_mem_phy_mimic:mmc|                                                                                         ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 6 (6)             ; 18 (18)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                                                                     ; ddr2_phy_alt_mem_phy_mimic              ; work         ;
;                |ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                              ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                                                                                          ; ddr2_phy_alt_mem_phy_rdata_valid        ; work         ;
;                   |altsyncram:altsyncram_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                              ; work         ;
;                      |altsyncram_boi1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated                                                                                                                                                                                                           ; altsyncram_boi1                         ; work         ;
;                |ddr2_phy_alt_mem_phy_read_dp:rdp|                                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                                                                                                   ; ddr2_phy_alt_mem_phy_read_dp            ; work         ;
;                   |altsyncram:full_rate_ram_gen.altsyncram_component|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                                                                                                 ; altsyncram                              ; work         ;
;                      |altsyncram_reh1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated                                                                                                                                                                                                  ; altsyncram_reh1                         ; work         ;
;                |ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                           ; 1452 (0)    ; 685 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 765 (0)      ; 63 (0)            ; 624 (0)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                                                                                       ; ddr2_phy_alt_mem_phy_seq_wrapper        ; work         ;
;                   |ddr2_phy_alt_mem_phy_seq:seq_inst|                                                                                   ; 1452 (43)   ; 685 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 765 (7)      ; 63 (8)            ; 624 (26)         ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                                                                                     ; ddr2_phy_alt_mem_phy_seq                ; work         ;
;                      |ddr2_phy_alt_mem_phy_admin:admin|                                                                                 ; 290 (290)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 2 (2)             ; 87 (87)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin                                                                                                                                                                                                    ; ddr2_phy_alt_mem_phy_admin              ; work         ;
;                      |ddr2_phy_alt_mem_phy_ctrl:ctrl|                                                                                   ; 217 (217)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 8 (8)             ; 144 (144)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                                                                                      ; ddr2_phy_alt_mem_phy_ctrl               ; work         ;
;                      |ddr2_phy_alt_mem_phy_dgrb:dgrb|                                                                                   ; 810 (810)   ; 373 (373)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 434 (434)    ; 33 (33)           ; 343 (343)        ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                                                                                      ; ddr2_phy_alt_mem_phy_dgrb               ; work         ;
;                      |ddr2_phy_alt_mem_phy_dgwb:dgwb|                                                                                   ; 116 (116)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 12 (12)           ; 46 (46)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                                                                                      ; ddr2_phy_alt_mem_phy_dgwb               ; work         ;
;                |ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                                 ; 45 (45)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 40 (40)          ; |adcudp|ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                                                                                             ; ddr2_phy_alt_mem_phy_write_dp_fr        ; work         ;
;    |fifo:indata_temp|                                                                                                                   ; 115 (0)     ; 84 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 21 (0)            ; 63 (0)           ; |adcudp|fifo:indata_temp                                                                                                                                                                                                                                                                                                                                                                                                                                  ; fifo                                    ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                         ; 115 (0)     ; 84 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 21 (0)            ; 63 (0)           ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                                                          ; dcfifo                                  ; work         ;
;          |dcfifo_2tk1:auto_generated|                                                                                                   ; 115 (41)    ; 84 (31)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (9)       ; 21 (13)           ; 63 (6)           ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated                                                                                                                                                                                                                                                                                                                                                                               ; dcfifo_2tk1                             ; work         ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                               ; a_gray2bin_ugb                          ; work         ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                               ; a_gray2bin_ugb                          ; work         ;
;             |a_graycounter_pjc:wrptr_g1p|                                                                                               ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                   ; a_graycounter_pjc                       ; work         ;
;             |a_graycounter_t57:rdptr_g1p|                                                                                               ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                   ; a_graycounter_t57                       ; work         ;
;             |alt_synch_pipe_oc8:rs_dgwp|                                                                                                ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 6 (0)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|alt_synch_pipe_oc8:rs_dgwp                                                                                                                                                                                                                                                                                                                                                    ; alt_synch_pipe_oc8                      ; work         ;
;                |dffpipe_id9:dffpipe4|                                                                                                   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|alt_synch_pipe_oc8:rs_dgwp|dffpipe_id9:dffpipe4                                                                                                                                                                                                                                                                                                                               ; dffpipe_id9                             ; work         ;
;             |altsyncram_iv61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|altsyncram_iv61:fifo_ram                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_iv61                         ; work         ;
;             |dffpipe_3dc:wraclr|                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|dffpipe_3dc:wraclr                                                                                                                                                                                                                                                                                                                                                            ; dffpipe_3dc                             ; work         ;
;             |dffpipe_gd9:rs_brp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                                                                                                                            ; dffpipe_gd9                             ; work         ;
;             |dffpipe_gd9:rs_bwp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                                                                                                            ; dffpipe_gd9                             ; work         ;
;             |mux_j28:rdemp_eq_comp_lsb_mux|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|mux_j28:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                                 ; mux_j28                                 ; work         ;
;             |mux_j28:rdemp_eq_comp_msb_mux|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|mux_j28:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                                 ; mux_j28                                 ; work         ;
;             |mux_j28:wrfull_eq_comp_lsb_mux|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|mux_j28:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                                                                ; mux_j28                                 ; work         ;
;             |mux_j28:wrfull_eq_comp_msb_mux|                                                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |adcudp|fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|mux_j28:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                                                                ; mux_j28                                 ; work         ;
;    |filter:fir_i1|                                                                                                                      ; 3186 (0)    ; 3179 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 7 (0)        ; 1316 (0)          ; 1863 (0)         ; |adcudp|filter:fir_i1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; filter                                  ; filter       ;
;       |filter_0002:filter_inst|                                                                                                         ; 3186 (0)    ; 3179 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 7 (0)        ; 1316 (0)          ; 1863 (0)         ; |adcudp|filter:fir_i1|filter_0002:filter_inst                                                                                                                                                                                                                                                                                                                                                                                                             ; filter_0002                             ; filter       ;
;          |filter_0002_ast:filter_0002_ast_inst|                                                                                         ; 3186 (0)    ; 3179 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 7 (0)        ; 1316 (0)          ; 1863 (0)         ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst                                                                                                                                                                                                                                                                                                                                                                        ; filter_0002_ast                         ; filter       ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_source_hpfir ; filter       ;
;             |filter_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                     ; 3172 (2132) ; 3163 (2113)               ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 7 (7)        ; 1302 (262)        ; 1863 (1863)      ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                                                                                                                                                                  ; filter_0002_rtl_core                    ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|                                                                           ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|                                                                           ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|                                                                           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|                                                                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 2 (2)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|                                                                        ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13                                                                                                                                                                                                                                                                  ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|                                                                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 3 (3)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14                                                                                                                                                                                                                                                                  ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr10|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr11|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr12|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr13|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr14|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr15|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr16|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr17|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr18|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr19|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr1|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr20|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr21|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr22|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr23|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr24|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr25|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr26|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr27|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr28|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr29|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr2|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr30|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr31|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr32|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr33|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr34|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr35|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr36|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr37|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr38|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr39|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr3|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr40|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr41|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr42|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr43|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr44|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr45|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr46|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr47|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr48|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr49|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr4|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr50|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr5|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr6|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr7|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr8|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr9|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_12_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_deu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated                                                                                                                                                                                                                                              ; mult_deu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_15_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_16_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_17_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_18_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_19_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_20_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_21_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_24_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_26_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_29_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_30_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_31_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_32_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_33_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_34_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_35_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_38_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_deu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated                                                                                                                                                                                                                                              ; mult_deu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_41_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_42_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_43_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_46_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_beu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated                                                                                                                                                                                                                                              ; mult_beu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_4_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_beu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated                                                                                                                                                                                                                                               ; mult_beu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_7_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_8_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_9_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;    |filter:fir_q1|                                                                                                                      ; 3299 (0)    ; 3293 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 6 (0)        ; 1324 (0)          ; 1969 (0)         ; |adcudp|filter:fir_q1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; filter                                  ; filter       ;
;       |filter_0002:filter_inst|                                                                                                         ; 3299 (0)    ; 3293 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 6 (0)        ; 1324 (0)          ; 1969 (0)         ; |adcudp|filter:fir_q1|filter_0002:filter_inst                                                                                                                                                                                                                                                                                                                                                                                                             ; filter_0002                             ; filter       ;
;          |filter_0002_ast:filter_0002_ast_inst|                                                                                         ; 3299 (0)    ; 3293 (0)                  ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 6 (0)        ; 1324 (0)          ; 1969 (0)         ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst                                                                                                                                                                                                                                                                                                                                                                        ; filter_0002_ast                         ; filter       ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_source_hpfir ; filter       ;
;             |filter_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                     ; 3283 (2241) ; 3277 (2217)               ; 0 (0)         ; 0           ; 0    ; 52           ; 0       ; 26        ; 0    ; 0            ; 6 (6)        ; 1308 (266)        ; 1969 (1969)      ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                                                                                                                                                                  ; filter_0002_rtl_core                    ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|                                                                           ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|                                                                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|                                                                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12                                                                                                                                                                                                                                                                      ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|                                                                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|                                                                           ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|                                                                           ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|                                                                           ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11                                                                                                                                                                                                                                                                     ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|                                                                        ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 48 (48)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13                                                                                                                                                                                                                                                                  ; dspba_delay                             ; filter       ;
;                |dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14                                                                                                                                                                                                                                                                  ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr10|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr11|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr12|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr13|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr14|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr15|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr16|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr17|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr18|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr19|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr1|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr20|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr21|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr22|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr23|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr24|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr25|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr26|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr27|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr28|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr29|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr2|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr30|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr31|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr32|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr33|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr34|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr35|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr36|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr37|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr38|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr39|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr3|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr40|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr41|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr42|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr43|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr44|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr45|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr46|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr47|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr48|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr49|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr4|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr50|                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50                                                                                                                                                                                                                                                                            ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr5|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr6|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr7|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr8|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |dspba_delay:u0_m0_wo0_wi0_r0_delayr9|                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9                                                                                                                                                                                                                                                                             ; dspba_delay                             ; filter       ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_12_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_deu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated                                                                                                                                                                                                                                              ; mult_deu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_15_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_16_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_17_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_18_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_19_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_20_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_21_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_24_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_26_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_29_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_30_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_31_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_aeu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated                                                                                                                                                                                                                                              ; mult_aeu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_32_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_33_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_4eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated                                                                                                                                                                                                                                              ; mult_4eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_34_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_35_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_2eu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated                                                                                                                                                                                                                                              ; mult_2eu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_38_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_deu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated                                                                                                                                                                                                                                              ; mult_deu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_41_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_42_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_43_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated                                                                                                                                                                                                                                              ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_46_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component                                                                                                                                                                                                                                                                      ; lpm_mult                                ; work         ;
;                   |mult_beu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated                                                                                                                                                                                                                                              ; mult_beu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_4_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_beu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated                                                                                                                                                                                                                                               ; mult_beu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_7_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_8_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_9_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component                                                                                                                                                                                                                                                                       ; lpm_mult                                ; work         ;
;                   |mult_ceu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated                                                                                                                                                                                                                                               ; mult_ceu                                ; work         ;
;    |mem_burst_v2:mem_burst_m0|                                                                                                          ; 146 (146)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 1 (1)             ; 64 (64)          ; |adcudp|mem_burst_v2:mem_burst_m0                                                                                                                                                                                                                                                                                                                                                                                                                         ; mem_burst_v2                            ; work         ;
;    |nco0:nco0_inst|                                                                                                                     ; 265 (0)     ; 177 (0)                   ; 0 (0)         ; 13824       ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 88 (0)       ; 2 (0)             ; 175 (0)          ; |adcudp|nco0:nco0_inst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; nco0                                    ; nco0         ;
;       |nco0_nco_ii_0:nco_ii_0|                                                                                                          ; 265 (0)     ; 177 (0)                   ; 0 (0)         ; 13824       ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 88 (0)       ; 2 (0)             ; 175 (0)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                                                                                                                             ; nco0_nco_ii_0                           ; nco0         ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 31 (1)      ; 31 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 30 (0)           ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                                                                                                                        ; asj_altqmcpipe                          ; nco0         ;
;             |lpm_add_sub:acc|                                                                                                           ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                                                                                                                        ; lpm_add_sub                             ; work         ;
;                |add_sub_v4i:auto_generated|                                                                                             ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated                                                                                                                                                                                                                                                                                                                                             ; add_sub_v4i                             ; work         ;
;          |asj_dxx:ux002|                                                                                                                ; 37 (37)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 32 (32)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002                                                                                                                                                                                                                                                                                                                                                                                               ; asj_dxx                                 ; nco0         ;
;          |asj_dxx_g:ux001|                                                                                                              ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 19 (19)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001                                                                                                                                                                                                                                                                                                                                                                                             ; asj_dxx_g                               ; nco0         ;
;          |asj_gam_dp:ux008|                                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                                                                                                                            ; asj_gam_dp                              ; nco0         ;
;          |asj_nco_as_m_cen:ux0122|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                                                                                                                                     ; asj_nco_as_m_cen                        ; nco0         ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                              ; work         ;
;                |altsyncram_at91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_at91:auto_generated                                                                                                                                                                                                                                                                                                                     ; altsyncram_at91                         ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                                                                                                                                     ; asj_nco_as_m_cen                        ; nco0         ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                                                                                                                    ; altsyncram                              ; work         ;
;                |altsyncram_5t91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_5t91:auto_generated                                                                                                                                                                                                                                                                                                                     ; altsyncram_5t91                         ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                                                                                                                                  ; asj_nco_as_m_dp_cen                     ; nco0         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                              ; work         ;
;                |altsyncram_n582:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated                                                                                                                                                                                                                                                                                                                   ; altsyncram_n582                         ; work         ;
;          |asj_nco_madx_cen:m1|                                                                                                          ; 36 (36)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 19 (19)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                                                                                                                         ; asj_nco_madx_cen                        ; nco0         ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                ; work         ;
;                |mult_c6t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                  ; mult_c6t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                ; work         ;
;                |mult_c6t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                  ; mult_c6t                                ; work         ;
;          |asj_nco_mady_cen:m0|                                                                                                          ; 36 (36)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 19 (19)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                                                                                                                                                         ; asj_nco_mady_cen                        ; nco0         ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                ; work         ;
;                |mult_c6t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                  ; mult_c6t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                          ; lpm_mult                                ; work         ;
;                |mult_c6t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                  ; mult_c6t                                ; work         ;
;          |asj_nco_mob_w:blk0|                                                                                                           ; 43 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (6)       ; 0 (0)             ; 19 (19)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                                                                                                                                                          ; asj_nco_mob_w                           ; nco0         ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                                                                                                                        ; lpm_add_sub                             ; work         ;
;                |add_sub_lpk:auto_generated|                                                                                             ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated                                                                                                                                                                                                                                                                                                                             ; add_sub_lpk                             ; work         ;
;          |asj_nco_mob_w:blk1|                                                                                                           ; 43 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (6)       ; 0 (0)             ; 19 (19)          ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                                                                                                                          ; asj_nco_mob_w                           ; nco0         ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                                                                                                                        ; lpm_add_sub                             ; work         ;
;                |add_sub_lpk:auto_generated|                                                                                             ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |adcudp|nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_lpk:auto_generated                                                                                                                                                                                                                                                                                                                             ; add_sub_lpk                             ; work         ;
;    |pll65m:pll_inst|                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|pll65m:pll_inst                                                                                                                                                                                                                                                                                                                                                                                                                                   ; pll65m                                  ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|pll65m:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                           ; altpll                                  ; work         ;
;          |pll65m_altpll:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                              ; pll65m_altpll                           ; work         ;
;    |product:product_cos1|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_cos1                                                                                                                                                                                                                                                                                                                                                                                                                              ; product                                 ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_cos1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;          |mult_j8n:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated                                                                                                                                                                                                                                                                                                                                                                          ; mult_j8n                                ; work         ;
;    |product:product_sin1|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_sin1                                                                                                                                                                                                                                                                                                                                                                                                                              ; product                                 ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_sin1|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;          |mult_j8n:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated                                                                                                                                                                                                                                                                                                                                                                          ; mult_j8n                                ; work         ;
;    |ram:outdata_temp|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ram:outdata_temp                                                                                                                                                                                                                                                                                                                                                                                                                                  ; ram                                     ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ram:outdata_temp|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                              ; work         ;
;          |altsyncram_8ij1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram_8ij1                         ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 151 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 25 (0)            ; 66 (0)           ; |adcudp|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub                                 ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 150 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 25 (0)            ; 66 (0)           ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_with_jtag_input             ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 150 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 25 (0)            ; 66 (0)           ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                               ; alt_sld_fab                             ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 150 (6)     ; 91 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 25 (4)            ; 66 (0)           ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                           ; alt_sld_fab_alt_sld_fab                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 145 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 21 (0)            ; 66 (0)           ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                               ; alt_sld_fab_alt_sld_fab_sldfabric       ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 145 (103)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (44)      ; 21 (20)           ; 66 (41)          ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                  ; sld_jtag_hub                            ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                          ; sld_rom_sr                              ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |adcudp|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                        ; sld_shadow_jsm                          ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 878 (64)    ; 740 (62)                  ; 0 (0)         ; 126976      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (2)      ; 411 (62)          ; 329 (0)          ; |adcudp|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_signaltap                           ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 814 (0)     ; 678 (0)                   ; 0 (0)         ; 126976      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (0)      ; 349 (0)           ; 329 (0)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap_impl                      ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 814 (243)   ; 678 (208)                 ; 0 (0)         ; 126976      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 136 (35)     ; 349 (153)         ; 329 (54)         ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                       ; sld_signaltap_implb                     ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 51 (51)           ; 27 (0)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                        ; altdpram                                ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                    ; lpm_decode                              ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                                                                          ; decode_dvf                              ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                                                            ; lpm_mux                                 ; work         ;
;                   |mux_tsc:auto_generated|                                                                                              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_tsc:auto_generated                                                                                                                                                                                                                                     ; mux_tsc                                 ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 126976      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                       ; altsyncram                              ; work         ;
;                |altsyncram_6b24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 126976      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_6b24                         ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                        ; lpm_shiftreg                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                          ; lpm_shiftreg                            ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                               ; serial_crc_16                           ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 120 (120)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 25 (25)           ; 44 (44)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                            ; sld_buffer_manager                      ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 181 (1)     ; 171 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 107 (0)           ; 64 (1)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                           ; sld_ela_control                         ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                   ; lpm_shiftreg                            ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 155 (0)     ; 155 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 93 (0)            ; 62 (0)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                                    ; sld_ela_basic_multi_level_trigger       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 93 (93)     ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 92 (92)           ; 1 (1)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                         ; lpm_shiftreg                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 63 (0)      ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 62 (0)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                                                                     ; sld_mbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                                                                              ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                                                                               ; sld_sbpmg                               ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 21 (11)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 10 (0)            ; 1 (1)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                             ; sld_ela_trigger_flow_mgr                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                     ; lpm_shiftreg                            ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 121 (10)    ; 104 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (10)      ; 1 (0)             ; 103 (0)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                      ; sld_offload_buffer_mgr                  ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                            ; lpm_counter                             ; work         ;
;                   |cntr_dgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_dgi:auto_generated                                                                                                                                                                    ; cntr_dgi                                ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                     ; lpm_counter                             ; work         ;
;                   |cntr_m9j:auto_generated|                                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_m9j:auto_generated                                                                                                                                                                                             ; cntr_m9j                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                           ; lpm_counter                             ; work         ;
;                   |cntr_ggi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ggi:auto_generated                                                                                                                                                                                   ; cntr_ggi                                ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                              ; lpm_counter                             ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                                                                      ; cntr_23j                                ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                     ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 32 (32)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 30 (30)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                      ; lpm_shiftreg                            ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                   ; lpm_shiftreg                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |adcudp|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                 ; sld_rom_sr                              ; work         ;
;    |udp:u1|                                                                                                                             ; 487 (0)     ; 197 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (0)      ; 13 (0)            ; 184 (0)          ; |adcudp|udp:u1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; udp                                     ; work         ;
;       |crc:crc_inst|                                                                                                                    ; 47 (47)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 32 (32)          ; |adcudp|udp:u1|crc:crc_inst                                                                                                                                                                                                                                                                                                                                                                                                                               ; crc                                     ; work         ;
;       |ipsend:ipsend_inst|                                                                                                              ; 441 (441)   ; 165 (165)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (275)    ; 13 (13)           ; 153 (153)        ; |adcudp|udp:u1|ipsend:ipsend_inst                                                                                                                                                                                                                                                                                                                                                                                                                         ; ipsend                                  ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+--------------+----------+---------------+---------------+-----------------------+------------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+------------+----------+
; key_in[0]    ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; key_in[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; key_in[2]    ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; key_in[3]    ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; led[0]       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; led[1]       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; led[2]       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; led[3]       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[0]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[1]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[2]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[3]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[4]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[5]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[6]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[7]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[8]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[9]  ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[10] ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad2_data[11] ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; ad1_clk      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; ad2_clk      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_reset      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_mdc        ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_rxdv       ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxer       ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[0]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[1]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[2]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[3]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[4]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[5]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[6]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_rxd[7]     ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_txc        ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; e_gtxc       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txen       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txer       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[0]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[1]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[2]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[3]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[4]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[5]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[6]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; e_txd[7]     ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; mem_addr[0]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[1]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[2]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[3]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[4]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[5]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[6]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[7]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[8]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[9]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[10] ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[11] ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[12] ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[13] ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_addr[14] ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; mem_ba[0]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ba[1]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ba[2]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cas_n    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cke[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_cs_n[0]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_dm[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_dm[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_odt[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_ras_n    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; mem_we_n     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; e_mdio       ; Bidir    ; --            ; --            ; --                    ; --         ; --       ;
; mem_clk[0]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; --       ;
; mem_clk_n[0] ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; mem_dq[0]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[1]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[2]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[3]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[4]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[5]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[6]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[7]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[8]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[9]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[10]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[11]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[12]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[13]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[14]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dq[15]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dqs[0]   ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; mem_dqs[1]   ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; trigger      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; e_rxc        ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --         ; --       ;
; rst_n        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; sys_clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; ad1_data[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; ad1_data[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; ad1_data[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; ad1_data[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; ad1_data[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ad1_data[10] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; ad1_data[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
+--------------+----------+---------------+---------------+-----------------------+------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; key_in[0]                                                                                                                                                                                                                                                                   ;                   ;         ;
; key_in[1]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                                                                                                                                                                                    ; 0                 ; 6       ;
; key_in[2]                                                                                                                                                                                                                                                                   ;                   ;         ;
; key_in[3]                                                                                                                                                                                                                                                                   ;                   ;         ;
; ad2_data[0]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[1]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[2]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[3]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[4]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[5]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[6]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[7]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[8]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[9]                                                                                                                                                                                                                                                                 ;                   ;         ;
; ad2_data[10]                                                                                                                                                                                                                                                                ;                   ;         ;
; ad2_data[11]                                                                                                                                                                                                                                                                ;                   ;         ;
; e_rxdv                                                                                                                                                                                                                                                                      ;                   ;         ;
; e_rxer                                                                                                                                                                                                                                                                      ;                   ;         ;
; e_rxd[0]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[1]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[2]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[3]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[4]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[5]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[6]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_rxd[7]                                                                                                                                                                                                                                                                    ;                   ;         ;
; e_txc                                                                                                                                                                                                                                                                       ;                   ;         ;
; e_mdio                                                                                                                                                                                                                                                                      ;                   ;         ;
; mem_clk[0]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]~feeder    ; 1                 ; 0       ;
; mem_clk_n[0]                                                                                                                                                                                                                                                                ;                   ;         ;
; mem_dq[0]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[1]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[2]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[3]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[4]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[5]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[6]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[7]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[8]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[9]                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[10]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[11]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[12]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dq[13]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[14]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 1                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 1                 ; 0       ;
; mem_dq[15]                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                   ; 0                 ; 0       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                   ; 0                 ; 0       ;
; mem_dqs[0]                                                                                                                                                                                                                                                                  ;                   ;         ;
; mem_dqs[1]                                                                                                                                                                                                                                                                  ;                   ;         ;
; trigger                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - trigger_d                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - flag_trigger~0                                                                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - led[0]~output                                                                                                                                                                                                                                                        ; 1                 ; 6       ;
; e_rxc                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a0                                                                                                                                                                         ; 1                 ; 6       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[1]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[3]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|i[2]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|i[3]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|i[4]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|j[1]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|j[2]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|j[0]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|i[0]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|i[1]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][24]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][17]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][25]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][18]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][26]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][19]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][27]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][20]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][28]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][21]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][29]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][22]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][30]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][23]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][31]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[0]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[1]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[2]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[3]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[4]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[5]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[6]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ram_rd_addr[7]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[0]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[1]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[2]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[3]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[4]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[5]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[6]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[7]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[8]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[9]                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[10]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[11]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[12]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[13]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[14]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_data_counter[15]                                                                                                                                                                                                                        ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|j[3]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|j[4]                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[0]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[8]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[9]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[1]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[10]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[2]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[11]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[3]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[12]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[4]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[13]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[5]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[14]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[6]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[7]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[15]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[0]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_state[0]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|txen                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|txer                                                                                                                                                                                                                                       ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[2]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[4]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[5]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[6]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|dataout[7]                                                                                                                                                                                                                                 ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_state[1]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|tx_state[2]                                                                                                                                                                                                                                ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][0]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][8]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[1][16]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[24]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[16]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[0]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[8]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[31]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[23]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[7]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[15]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][9]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][1]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[9]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[17]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[1]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[25]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[14]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[22]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[6]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[30]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[13]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[21]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[5]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[29]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][10]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][2]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[18]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[10]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[2]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[26]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][11]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][3]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[19]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[11]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[3]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[27]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[12]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[20]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[4]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[28]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[19]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[11]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[3]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[27]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][12]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][4]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[20]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[12]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[4]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[28]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[10]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[18]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[2]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[26]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][13]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][5]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[13]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[21]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[5]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[29]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[17]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[9]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[1]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[25]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][6]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][14]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[22]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[14]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[6]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[30]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][15]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|ip_header[2][7]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[31]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[23]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[7]                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|datain_reg[15]                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[24]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[8]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[0]                                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|crc:crc_inst|Crc[16]                                                                                                                                                                                                                                          ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[13]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[12]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[11]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[10]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[31]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[30]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[29]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[28]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[27]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[26]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[25]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[24]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[23]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[22]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[19]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[18]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[17]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[16]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[15]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[14]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[5]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[4]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[3]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[2]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[1]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[0]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[9]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[8]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[7]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[6]                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[21]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|time_counter[20]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|crcre                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|crcen                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|rdreq                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[16]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[18]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - udp:u1|ipsend:ipsend_inst|check_buffer[17]                                                                                                                                                                                                                           ; 0                 ; 0       ;
;      - e_gtxc~output                                                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]~feeder                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                                                                                                                                             ; 1                 ; 6       ;
; rst_n                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - oen                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - wr_burst_req                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - wr_finish                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - fifo_wrreq                                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - trigger_ddd                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - trigger_dd                                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - trigger_d                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_mult1                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_out2                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_mult1                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_out2                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[1]                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[0]                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[1]                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[0]                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|counter_reg_bit[0]                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[2]                                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[1]                                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[0]                                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[2]                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[1]                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[0]                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[1]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[0]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[1]                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[0]                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[1]                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[0]                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|counter_reg_bit[0]                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[2]                                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[1]                                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[0]                                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[2]                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[1]                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|counter_reg_bit[0]                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[1]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|counter_reg_bit[0]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|full_dff                                                                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|state[0]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|full_dff                                                                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|state[0]                                                                                                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[4][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[3][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[2][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[1][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[5][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[4][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[3][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[2][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[1][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_array[0][0]                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s[0]                                                                                                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|ena_diff_s[0]                                                                                                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|sample_state[0]                                                                                                                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|sample_state[0]                                                                                                                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|full_dff                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|full_dff                                                                       ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|is_zero                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|is_zero                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - read_state.000                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - read_state.010                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - read_state.100                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - write_state.00                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - write_state.01                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - write_state.10                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - write_state.11                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - next_state.MEM_READ                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - next_state.MEM_WRITE                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - save_state.00                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - save_state.01                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - save_state.10                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - save_state.11                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.MEM_WRITE                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.MEM_WRITE_BURST_BEGIN                                                                                                                                                                                                                ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.MEM_WRITE_FIRST                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - rd_burst_req                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.MEM_READ_WAIT                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - read_state.001                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - read_state.011                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.MEM_READ                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|dffe_nae                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|dffe_nae                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]                                                                                           ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]                                                                                           ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                           ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[2]                                                                                           ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[3]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[2]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[1]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|dxxrv[0]                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - rd_burst_addr[10]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[11]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[12]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[13]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[14]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[15]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[16]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[17]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[18]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[19]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[20]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[21]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[22]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[23]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[24]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[25]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[26]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - rd_burst_addr[27]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - count[0]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[1]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[2]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[3]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[4]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[5]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[6]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - count[7]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - rd_burst_addr[9]                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - addra[0]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[1]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[2]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[3]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[4]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[5]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[6]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - addra[7]                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - rd_burst_addr[8]                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add5_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[7]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[7]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[8]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[8]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[9]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[9]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[10]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[10]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[11]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[11]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[12]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[12]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[13]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[13]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[14]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[14]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[15]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[15]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[16]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[16]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[17]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[17]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[18]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[18]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[19]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[19]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[20]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[20]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[21]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[21]                                                                                                       ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[21]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[21]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add4_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[7]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[8]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[15]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[9]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[16]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[10]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[17]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[11]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[18]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[12]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[16]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[11]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[18]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[21]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[14]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[20]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[19]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[13]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[17]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[15]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[21]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[12]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[20]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[13]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[19]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[14]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add3_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_12_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add2_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[0]                                                                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_6_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_7_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_8_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_9_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_10_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_4_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_7_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_8_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_9_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_10_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_12_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_14_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_15_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_16_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_17_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_20_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_21_o[0]                                                                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[20]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[25]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[19]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[21]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[26]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[22]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[27]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[23]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[28]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[24]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[29]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[30]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[31]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[32]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[33]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[34]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[18]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[17]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[16]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[15]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[14]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][20]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][25]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][19]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[13]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][21]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][26]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][22]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][27]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][23]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][28]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][24]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][29]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][30]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][31]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][32]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][33]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][34]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][18]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[12]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][17]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[11]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][16]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[10]                                                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][15]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[9]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][14]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[8]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][13]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[7]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][12]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[6]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                                                                                                                                            ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp[7]                                                                                                                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][11]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[5]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][10]                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[4]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[13]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[14]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[15]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[16]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[18]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[20]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[5]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[6]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[7]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[8]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[9]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[10]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[12]                                                                                                                                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][9]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[3]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[24]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[19]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[21]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                                                                                                                              ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][8]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[2]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[15]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][7]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[1]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][6]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[0]                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[13]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][5]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][4]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[11]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][3]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[10]                                                                                                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][2]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][1]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[8]                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|\register_fifo:fifo_data[0][0]                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                                                                                                                               ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                                                                                                                               ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[5]                                                                                                                                               ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                                                                                                                               ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                                                                                                                               ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[2]                                                                                                                                               ; 0                 ; 6       ;
;      - mem_burst_v2:mem_burst_m0|state.000                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - read_state.101                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - wr_burst_addr[19]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[18]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[17]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[16]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[15]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[14]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[13]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[12]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[11]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[10]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[27]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[26]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[25]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[24]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[23]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[22]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[21]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - wr_burst_addr[20]                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - count2ms[3]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[2]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[1]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[0]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[16]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[19]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[18]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[17]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[15]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[14]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[13]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[12]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[11]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[9]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[8]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[10]                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - count2ms[7]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[6]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[5]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - count2ms[4]                                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - next_state.IDLE                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|internal_phasestep ; 0                 ; 6       ;
;      - wr_burst_addr[9]                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - wr_burst_addr[8]                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - fifo_clr                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|phasedone_state    ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll_lock_sync      ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0                                                                             ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|_~0                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]                                                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]                                                                                                                               ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_24_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add1_11_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_50_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_14|delay_signals[0][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_0_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_1_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_2_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_3_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_5_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[5]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[4]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[3]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[2]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[1]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[0]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_11_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_13_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[5]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[4]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[3]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[2]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_19_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_22_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[1]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_23_o[0]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_49_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_48_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_6_o[6]                                                                                                         ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_add0_18_o[6]                                                                                                        ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[0][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_13|delay_signals[0][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_25_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_sub_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[4]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_sub_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_3_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_5_o[6]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_5_o[5]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[7]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_sub_5_o[8]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[9]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_5_o[6]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_add_3_o[10]                                                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[0][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[1][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[0][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[0][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[0][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_1_sub_1_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_add_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_sub_1_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_2_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_sub_1_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_5_add_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_add_1_o[3]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[2]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[0]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_14_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[5]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_36_sub_1_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_add_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_sub_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_45_add_3_o[0]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][0]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][4]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][2]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][1]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][3]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][1]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][0]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][5]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][4]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][3]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][2]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_23_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_add_1_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][5]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][6]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][0]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][6]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][7]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_3_add_3_o[1]                                                                                                  ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[2]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_47_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][7]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][8]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][1]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[3]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][8]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][9]                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_10_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_39_add_3_o[4]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_40_add_3_o[1]                                                                                                 ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][9]                                                                     ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][10]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][10]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][11]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][11]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][12]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][2]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][12]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][13]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][3]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][13]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][14]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][15]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr25_q_11|delay_signals[0][15]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][4]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr2_q_12|delay_signals[1][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][14]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_phasedelay0_q_13|delay_signals[2][15]                                                                ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][5]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr1_q_12|delay_signals[1][15]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][6]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][7]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][11]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][8]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][12]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][9]                                                                    ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr50_q_11|delay_signals[0][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr49_q_11|delay_signals[0][13]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr37_q_12|delay_signals[1][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr36_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr13_q_12|delay_signals[1][14]                                                                   ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_wi0_r0_delayr14_q_11|delay_signals[0][10]                                                                   ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr46|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr43|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr42|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr41|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr38|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr35|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr34|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr33|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr32|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr31|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr30|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr29|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr26|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr24|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr21|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr20|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr19|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr18|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr17|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr16|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr15|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr12|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr9|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr8|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr7|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr4|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][0]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][2]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][1]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][3]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][4]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][0]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][5]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][1]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][6]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][2]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][7]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][3]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][8]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][4]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][9]                                                                            ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][5]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][10]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][6]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][11]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][7]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][12]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr50|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr48|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr40|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr36|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr25|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][8]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr14|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr10|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][13]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr2|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr49|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr45|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][9]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr11|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr5|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][14]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr1|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr47|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][10]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr3|delay_signals[0][15]                                                                           ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][11]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr27|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][12]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][13]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr37|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][14]                                                                          ; 0                 ; 6       ;
;      - filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr13|delay_signals[0][15]                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s~0                                                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg~0                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|usedw_will_be_1~3                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff~1                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]~56                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                           ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[0]~0                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~0                                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                       ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[1]~1                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[2]~2                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[3]~3                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[4]~4                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s~0                                                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~1                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg~0                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|usedw_will_be_1~3                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff~1                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]~58                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                           ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[0]~0                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~0                                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[1]~1                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[2]~2                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[3]~3                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|low_addressa[4]~4                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~1                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[3]~0                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[3]~1                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[0]~5                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff~2                                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[4]~75                                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[1]~0                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[3]~1                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst|count[0]~5                                                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff~2                                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[34]~77                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                             ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[28]~75                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                             ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[31]~77                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]~1                                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[0]~2                                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]~3                                                                                          ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|empty_dff~0                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|usedw_will_be_1~3                                                                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~0                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~3                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]~75                                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~0                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr~3                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[2]~1                                                                                          ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[0]~2                                                                                          ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|fifo_usedw[1]~3                                                                                          ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|empty_dff~0                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|usedw_will_be_1~3                                                                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[20]~77                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                         ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~2                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~3                                                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[7]~75                                                                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout_valid~0                                                                                                               ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[1]~1                                                                                         ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~2                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr~3                                                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][20]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][19]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][18]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][17]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][16]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][15]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][14]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][13]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][12]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][11]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][10]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][9]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][8]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][7]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][6]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][5]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][4]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][3]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][2]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][1]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][0]                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[30]~77                                                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][24]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][23]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][22]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][21]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][25]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][26]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][27]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][28]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][29]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][30]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][31]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][32]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][33]                                                                 ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0|\register_fifo:fifo_data[0][34]                                                                 ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~1                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst|count[0]~0                                                                                                                                                  ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~2                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~3                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~4                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|usedw_will_be_1~2                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|empty_dff~1                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|_~0                                                            ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|low_addressa[0]~0                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~0                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~1                                                                   ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                        ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|low_addressa[1]~1                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~1                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst|count[3]~0                                                                                                                                                  ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~2                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~3                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~4                                                                                                       ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|usedw_will_be_1~2                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|empty_dff~1                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|_~0                                                            ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|low_addressa[0]~0                                                              ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~0                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~1                                                                   ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                        ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|low_addressa[1]~1                                                              ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|_~0                                                     ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|empty_dff~2                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|_~0                                                     ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|empty_dff~2                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                    ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[0]~0                                                                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~0                                                                                           ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                           ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[1]~1                                                                                      ; 0                 ; 6       ;
;      - cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[2]~2                                                                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                    ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[0]~0                                                                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~0                                                                                           ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                           ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[1]~1                                                                                      ; 0                 ; 6       ;
;      - cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|low_addressa[2]~2                                                                                      ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~0                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~1                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~2                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~3                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~4                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~5                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~6                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~7                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~8                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~9                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~10                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~11                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~12                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~13                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~14                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~15                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~16                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|data_tmp~17                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~0                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~1                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~2                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~3                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~4                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~5                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~6                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~7                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~8                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~9                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~10                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~11                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~12                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~13                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~14                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~15                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~16                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|data_tmp~17                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~2                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~3                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~4                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~5                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~6                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp~7                                                                                                                                                                                             ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cs~0                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cs~1                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~0                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~1                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~2                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~3                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~4                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~5                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~6                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_f~7                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~0                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~1                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~2                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~3                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~4                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~5                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~6                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~7                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~8                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~9                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~10                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~11                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~12                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~13                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~14                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo~15                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~1                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~2                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~3                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~4                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~5                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~6                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~7                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~8                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~9                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~10                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~11                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~12                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~13                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~14                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg~15                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1               ; 0                 ; 6       ;
;      - pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1                                                                                                                                                                                            ; 0                 ; 6       ;
;      - nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]~feeder                                                                                                                                                                                ; 0                 ; 6       ;
; sys_clk                                                                                                                                                                                                                                                                     ;                   ;         ;
; ad1_data[0]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
; ad1_data[1]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[2]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[3]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
; ad1_data[4]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
; ad1_data[5]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
; ad1_data[6]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[7]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[8]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[9]                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
; ad1_data[10]                                                                                                                                                                                                                                                                ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 1                 ; 6       ;
; ad1_data[11]                                                                                                                                                                                                                                                                ;                   ;         ;
;      - product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
;      - product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                                                                                   ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Location              ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Selector35~1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y17_N30    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Selector7~0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y12_N30    ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Selector99~1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y14_N22    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; addra[0]~12                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y18_N28    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; addra[6]~27                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y18_N22    ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y22_N0        ; 444     ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y22_N0        ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                                                                                                             ; LCCOMB_X57_Y38_N26    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                ; LCCOMB_X57_Y36_N28    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                                                                                                                    ; LCCOMB_X57_Y36_N30    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                           ; LCCOMB_X56_Y39_N18    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|valid_rreq                                                                                                                                                                                                                                             ; LCCOMB_X56_Y39_N6     ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|valid_wreq~1                                                                                                                                                                                                                                           ; LCCOMB_X56_Y38_N10    ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[7]~75                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y39_N26    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y39_N20    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[9]~75                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y39_N0     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y39_N16    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[28]~75                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y39_N2     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y39_N10    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[4]~75                                                                                                                                                                                                                                                                                         ; LCCOMB_X63_Y39_N18    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X60_Y39_N6     ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y39_N24    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]~56                                                                                                                                                                                                                                                                                        ; LCCOMB_X60_Y39_N4     ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~87                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y39_N26    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst|count[0]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y38_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[0]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y34_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[0]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y38_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                                                                                                         ; FF_X57_Y34_N1         ; 204     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y30_N24    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y28_N0     ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y28_N30    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                                                                                                                                                                                                       ; FF_X63_Y28_N29        ; 11      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y28_N18    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq~3                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y34_N6     ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                                                                                                            ; LCCOMB_X57_Y39_N4     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                               ; LCCOMB_X57_Y37_N6     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y37_N12    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                                                                                                             ; FF_X57_Y39_N17        ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                                          ; LCCOMB_X57_Y28_N30    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                                                                                                          ; LCCOMB_X60_Y39_N8     ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s                                                                                                                                                                                                                                                                                                                          ; FF_X51_Y37_N25        ; 800     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                                                                                                             ; LCCOMB_X55_Y36_N28    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                ; LCCOMB_X55_Y36_N10    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N24    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                           ; LCCOMB_X53_Y36_N6     ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|valid_rreq                                                                                                                                                                                                                                             ; LCCOMB_X53_Y36_N8     ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|valid_wreq~1                                                                                                                                                                                                                                           ; LCCOMB_X53_Y36_N2     ; 9       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout[30]~77                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y39_N24    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y39_N18    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout[20]~77                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y39_N4     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y39_N2     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout[31]~77                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y39_N0     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y39_N6     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout[34]~77                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y39_N12    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~106                                                                                                                                                                                                                                                                                           ; LCCOMB_X50_Y39_N28    ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout[31]~58                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y39_N4     ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~1                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y39_N20    ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~87                                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y39_N0     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:rate_cnt_inst|count[3]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y36_N20    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|rd_addr_ptr[2]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y31_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|wr_addr_ptr[1]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y31_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                                                                                                         ; FF_X42_Y31_N7         ; 204     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y32_N6     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y32_N30    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y32_N28    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|full_dff                                                                                                                                                                                                                                                                       ; FF_X39_Y32_N7         ; 11      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y32_N18    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq~3                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y32_N8     ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                                                                                                            ; LCCOMB_X46_Y38_N2     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                                                                                                               ; LCCOMB_X49_Y39_N30    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y38_N28    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|empty_dff                                                                                                                                                                                                                                                             ; FF_X46_Y38_N31        ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y40_N30    ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq~0                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y39_N2     ; 12      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s                                                                                                                                                                                                                                                                                                                          ; FF_X46_Y38_N25        ; 800     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; count[7]~12                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y12_N10    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_odt_gen:gen_bg_afi_signal_decode[0].odt_gen_inst|alt_mem_ddrx_ddr2_odt_gen:ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst|int_tcwl[1]                      ; FF_X11_Y7_N9          ; 129     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req                                                                                                                                                                  ; LCCOMB_X16_Y10_N30    ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_row_addr[13]~18                                                                                                                                                                 ; LCCOMB_X18_Y9_N16     ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_size[3]~6                                                                                                                                                                       ; LCCOMB_X20_Y11_N2     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~1                                                                                                                                                                              ; LCCOMB_X18_Y9_N28     ; 42      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|generating                                                                                                                                                                          ; FF_X19_Y12_N21        ; 35      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full~2                                                                                                                                                                    ; LCCOMB_X18_Y12_N30    ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_trrd_cnt[2]~11                                                                                                                                    ; LCCOMB_X16_Y7_N24     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_tfaw_cmd_cnt~0                                                                                                                                                            ; LCCOMB_X16_Y6_N8      ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always164~0                                                                                                                                                                   ; LCCOMB_X15_Y6_N10     ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_read~1                                                                                                                                                                ; LCCOMB_X16_Y8_N30     ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_write~6                                                                                                                                                               ; LCCOMB_X16_Y8_N28     ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~4                                                                                                                              ; LCCOMB_X20_Y10_N10    ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~4                                                                                                                             ; LCCOMB_X19_Y8_N22     ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_diff_chip[0]~14                                                                                                                             ; LCCOMB_X20_Y10_N0     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_this_chip[0]~19                                                                                                                             ; LCCOMB_X17_Y8_N2      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[3]~7                                                                                                                             ; LCCOMB_X19_Y8_N2      ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_this_chip[3]~22                                                                                                                            ; LCCOMB_X17_Y7_N28     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                                   ; LCCOMB_X19_Y16_N14    ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~12               ; LCCOMB_X22_Y19_N2     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~6                ; LCCOMB_X19_Y16_N2     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|pulse_ram_output~2 ; LCCOMB_X19_Y19_N24    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                                    ; LCCOMB_X22_Y14_N22    ; 16      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|_~10                                              ; LCCOMB_X23_Y14_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|_~11                                              ; LCCOMB_X23_Y14_N8     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|pulse_ram_output~3                                ; LCCOMB_X23_Y14_N12    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[10][1]~50                                                                                              ; LCCOMB_X19_Y15_N20    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[11][2]~55                                                                                              ; LCCOMB_X15_Y15_N16    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[12][2]~60                                                                                              ; LCCOMB_X17_Y15_N30    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[13][0]~65                                                                                              ; LCCOMB_X18_Y15_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[14][3]~70                                                                                              ; LCCOMB_X17_Y15_N12    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[15][3]~74                                                                                              ; LCCOMB_X14_Y15_N28    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][3]~1                                                                                                ; LCCOMB_X21_Y18_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[2][0]~6                                                                                                ; LCCOMB_X17_Y18_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[3][0]~15                                                                                               ; LCCOMB_X17_Y17_N20    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[4][3]~20                                                                                               ; LCCOMB_X17_Y17_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][3]~25                                                                                               ; LCCOMB_X18_Y17_N8     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][3]~30                                                                                               ; LCCOMB_X18_Y17_N30    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][3]~35                                                                                               ; LCCOMB_X19_Y17_N24    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][1]~40                                                                                               ; LCCOMB_X19_Y17_N16    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[9][3]~45                                                                                               ; LCCOMB_X22_Y18_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[0]~2                                                                                            ; LCCOMB_X18_Y16_N22    ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][0]~13                                                                                                     ; LCCOMB_X16_Y19_N28    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[10][1]~66                                                                                                    ; LCCOMB_X15_Y20_N20    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][0]~71                                                                                                    ; LCCOMB_X15_Y20_N2     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[12][2]~75                                                                                                    ; LCCOMB_X15_Y16_N10    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~85                                                                                                    ; LCCOMB_X15_Y19_N4     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][2]~20                                                                                                     ; LCCOMB_X16_Y19_N0     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[2][3]~24                                                                                                     ; LCCOMB_X16_Y16_N4     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[3][2]~30                                                                                                     ; LCCOMB_X16_Y18_N6     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][3]~35                                                                                                     ; LCCOMB_X15_Y18_N28    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][3]~41                                                                                                     ; LCCOMB_X15_Y18_N8     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[6][0]~46                                                                                                     ; LCCOMB_X16_Y18_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][0]~51                                                                                                     ; LCCOMB_X14_Y18_N12    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[8][0]~55                                                                                                     ; LCCOMB_X14_Y18_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[9][0]~61                                                                                                     ; LCCOMB_X15_Y17_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~10                                                                                                         ; LCCOMB_X15_Y19_N10    ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~16                                                                                                         ; LCCOMB_X16_Y20_N10    ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~28                                                                                                         ; LCCOMB_X15_Y16_N14    ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~37                                                                                                         ; LCCOMB_X15_Y16_N0     ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~45                                                                                                         ; LCCOMB_X16_Y20_N2     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~46                                                                                                         ; LCCOMB_X15_Y19_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~9                                                                                                                                                              ; LCCOMB_X18_Y16_N16    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|inordr_read_data_valid_r                                                                                                                                                      ; FF_X20_Y19_N21        ; 7       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|rdata_burst_complete                                                                                                                                                          ; LCCOMB_X23_Y15_N26    ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|Equal17~1                                                                                                                                                               ; LCCOMB_X10_Y17_N24    ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|doing_write_pipe_eq_afi_wlat_minus_2~21                                                                                                                                 ; LCCOMB_X10_Y17_N30    ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                                        ; LCCOMB_X15_Y4_N4      ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[2]~39                                                                                                                                  ; LCCOMB_X15_Y2_N0      ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[5]~17                                                                                                                             ; LCCOMB_X17_Y4_N26     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                                        ; LCCOMB_X15_Y4_N26     ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan41~10                                                                                                                                                                               ; LCCOMB_X7_Y7_N30      ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan43~10                                                                                                                                                                               ; LCCOMB_X6_Y8_N14      ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan45~10                                                                                                                                                                               ; LCCOMB_X6_Y6_N28      ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|LessThan47~10                                                                                                                                                                               ; LCCOMB_X10_Y3_N28     ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][4]~75                                                                                                                                                                          ; LCCOMB_X5_Y7_N8       ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][5]~66                                                                                                                                                                          ; LCCOMB_X8_Y8_N4       ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][4]~78                                                                                                                                                                          ; LCCOMB_X5_Y6_N8       ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][4]~42                                                                                                                                                                          ; LCCOMB_X8_Y3_N26      ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~4                                                                                                                                                                               ; LCCOMB_X15_Y12_N20    ; 68      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~3                                                                                                                                                                               ; LCCOMB_X15_Y12_N26    ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                                               ; LCCOMB_X15_Y12_N4     ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~1                                                                                                                                                                               ; LCCOMB_X15_Y12_N2     ; 72      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][5]~56                                                                                                                                                                          ; LCCOMB_X8_Y9_N16      ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][5]~59                                                                                                                                                                          ; LCCOMB_X7_Y4_N4       ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][2]~58                                                                                                                                                                          ; LCCOMB_X5_Y5_N8       ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][1]~57                                                                                                                                                                          ; LCCOMB_X10_Y2_N26     ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[4]~8                                                                                                     ; LCCOMB_X15_Y11_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][2]~4                                                                         ; LCCOMB_X14_Y11_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][0]~9                                                                         ; LCCOMB_X14_Y10_N4     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][3]~14                                                                        ; LCCOMB_X12_Y10_N14    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][2]~20                                                                        ; LCCOMB_X12_Y10_N30    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][3]~25                                                                        ; LCCOMB_X15_Y13_N12    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][2]~30                                                                        ; LCCOMB_X15_Y13_N16    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][2]~35                                                                        ; LCCOMB_X14_Y13_N4     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~39                                                                        ; LCCOMB_X14_Y12_N12    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~0                                                                                                             ; LCCOMB_X9_Y14_N4      ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~1                                                                                                             ; LCCOMB_X10_Y12_N0     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~0                                                                                                             ; LCCOMB_X6_Y14_N30     ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~1                                                                                                             ; LCCOMB_X10_Y12_N26    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                                             ; LCCOMB_X7_Y15_N2      ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~3                                                                                                             ; LCCOMB_X10_Y12_N10    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                                             ; LCCOMB_X8_Y16_N24     ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~3                                                                                                             ; LCCOMB_X10_Y12_N20    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                                              ; LCCOMB_X9_Y15_N30     ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~3                                                                                                              ; LCCOMB_X9_Y15_N10     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                                              ; LCCOMB_X12_Y16_N4     ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~3                                                                                                              ; LCCOMB_X10_Y12_N2     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                                              ; LCCOMB_X7_Y12_N6      ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~3                                                                                                              ; LCCOMB_X11_Y12_N22    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                                              ; LCCOMB_X12_Y11_N26    ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~3                                                                                                              ; LCCOMB_X11_Y11_N10    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~20                                                                                             ; LCCOMB_X16_Y12_N30    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[2][4]~88                                                                                          ; LCCOMB_X7_Y12_N4      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][0]~114                                                                                         ; LCCOMB_X6_Y12_N14     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][0]~101                                                                                         ; LCCOMB_X6_Y14_N0      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][4]~140                                                                                         ; LCCOMB_X7_Y15_N0      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][0]~127                                                                                         ; LCCOMB_X8_Y16_N2      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[0][3]~1                                                                                        ; LCCOMB_X9_Y15_N0      ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[1][1]~0                                                                                        ; LCCOMB_X12_Y16_N18    ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[3][3]~2                                                                                        ; LCCOMB_X12_Y11_N4     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                                               ; LCCOMB_X16_Y12_N28    ; 23      ; Clock enable, Sync. load, Write enable              ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][0]~2                                                                                                                  ; LCCOMB_X7_Y10_N8      ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][1]~7                                                                                                                  ; LCCOMB_X6_Y10_N22     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][0]~12                                                                                                                 ; LCCOMB_X7_Y11_N4      ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][2]~17                                                                                                                 ; LCCOMB_X7_Y10_N30     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][0]~21                                                                                                                 ; LCCOMB_X6_Y10_N28     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][0]~25                                                                                                                 ; LCCOMB_X10_Y10_N20    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~29                                                                                                                 ; LCCOMB_X10_Y10_N22    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[7]~11                                                                                                             ; LCCOMB_X8_Y10_N22     ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][0]~2                                                                                                                        ; LCCOMB_X16_Y14_N26    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][1]~6                                                                                                                        ; LCCOMB_X17_Y14_N28    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][0]~11                                                                                                                       ; LCCOMB_X16_Y13_N26    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][0]~18                                                                                                                       ; LCCOMB_X16_Y13_N28    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][1]~23                                                                                                                       ; LCCOMB_X16_Y15_N22    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~33                                                                                                                       ; LCCOMB_X14_Y16_N28    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~16                                                                                                                           ; LCCOMB_X17_Y16_N30    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~24                                                                                                                           ; LCCOMB_X14_Y16_N18    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                                         ; FF_X16_Y12_N29        ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|always2~5                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y12_N6     ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y14_N22    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                                                                      ; FF_X34_Y42_N9         ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y1_N12     ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|_~0                                                                                                                                                                                        ; LCCOMB_X66_Y42_N8     ; 3       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1]                                                                                                                                                                                     ; PLL_2                 ; 2795    ; Clock                                               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2]                                                                                                                                                                                     ; PLL_2                 ; 82      ; Clock                                               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3]                                                                                                                                                                                     ; PLL_2                 ; 119     ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4]                                                                                                                                                                                     ; PLL_2                 ; 27      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|phasedone_state                                                                                                                                                                            ; FF_X65_Y41_N1         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1~LOCKED                                                                                                                                                                                ; PLL_2                 ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                 ; FF_X66_Y41_N1         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                                                                                                 ; FF_X35_Y1_N31         ; 2       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                                               ; FF_X41_Y4_N1          ; 24      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                                                         ; FF_X33_Y1_N13         ; 13      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                ; FF_X34_Y1_N3          ; 52      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                                                           ; FF_X37_Y1_N5          ; 6       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y42_N2     ; 6       ; Async. clear                                        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                                                             ; LCCOMB_X65_Y42_N0     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                                                 ; FF_X65_Y42_N25        ; 13      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                         ; FF_X37_Y1_N25         ; 2484    ; Async. clear                                        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                         ; FF_X37_Y1_N25         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                   ; FF_X34_Y42_N1         ; 24      ; Clock                                               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N5  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y0_N19  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                                         ; DDIOOECELL_X14_Y0_N19 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N12 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                                         ; DDIOOECELL_X3_Y0_N12  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y0_N19  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y0_N19 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                                          ; DDIOOECELL_X27_Y0_N12 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N26 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N33 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N19 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y0_N26 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N12 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                                          ; DDIOOECELL_X14_Y0_N12 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                                          ; DDIOOECELL_X16_Y0_N26 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                                                                                           ; DDIOOECELL_X27_Y0_N5  ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                                                                                           ; DDIOOECELL_X20_Y0_N19 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out[0]~1                                                                                                                                                                                                                                                        ; LCCOMB_X42_Y5_N6      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y9_N30     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|ctl_rdata_valid[0]                                                                                                                                                                                                                                                  ; FF_X23_Y9_N29         ; 15      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                                                           ; FF_X33_Y7_N17         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:seen_phy_init_complete                                                                                                                                                                                                 ; FF_X30_Y6_N25         ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|Add3~69                                                                                                                                                                                       ; LCCOMB_X27_Y4_N28     ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state~21                                                                                                                                                                                   ; LCCOMB_X28_Y4_N16     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                                                                ; FF_X28_Y4_N11         ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                                                                                                  ; LCCOMB_X28_Y4_N28     ; 25      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|refresh_count[9]~19                                                                                                                                                                           ; LCCOMB_X26_Y7_N18     ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|stage_counter[12]~5                                                                                                                                                                           ; LCCOMB_X27_Y4_N0      ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                                                        ; LCCOMB_X30_Y8_N22     ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                                                                                                      ; LCCOMB_X36_Y7_N28     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                                                                                                      ; LCCOMB_X36_Y7_N22     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                                                                    ; LCCOMB_X37_Y5_N26     ; 10      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                                                             ; FF_X34_Y5_N31         ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~33                                                                                                                                                                                        ; LCCOMB_X35_Y6_N28     ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~38                                                                                                                                                                                        ; LCCOMB_X35_Y5_N18     ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[12]~17                                                                                                                                                                          ; LCCOMB_X35_Y8_N0      ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear                                                                                                                                                                           ; FF_X35_Y8_N23         ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear~1                                                                                                                                                                         ; LCCOMB_X35_Y8_N4      ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[0]~10                                                                                                                                                                       ; LCCOMB_X38_Y5_N30     ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~27                                                                                                                                                                                        ; LCCOMB_X43_Y8_N18     ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Selector70~3                                                                                                                                                                                    ; LCCOMB_X42_Y8_N12     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                                                                  ; FF_X32_Y10_N1         ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[3]~7                                                                                                                                                                        ; LCCOMB_X28_Y10_N28    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[5]~4                                                                                                                                                                        ; LCCOMB_X29_Y10_N30    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[4]~1                                                                                                                                                                        ; LCCOMB_X33_Y10_N18    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[7]~2                                                                                                                                                                 ; LCCOMB_X33_Y9_N22     ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[4]~0                                                                                                                                                                ; LCCOMB_X32_Y9_N26     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[5]~4                                                                                                                                                                       ; LCCOMB_X34_Y8_N0      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[7]~4                                                                                                                                                                       ; LCCOMB_X35_Y8_N6      ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_num_phase_shifts[0]~2                                                                                                                                                            ; LCCOMB_X41_Y10_N8     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                                                          ; FF_X36_Y10_N3         ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[5]~0                                                                                                                                                                   ; LCCOMB_X43_Y8_N0      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_remaining_samples[5]~0                                                                                                                                                           ; LCCOMB_X42_Y10_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[3]~9                                                                                                                                                               ; LCCOMB_X42_Y6_N30     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                                                       ; FF_X39_Y6_N27         ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                                                        ; FF_X38_Y6_N27         ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                                                                     ; FF_X38_Y6_N5          ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|btp_addr_array~0                                                                                                                                                                                ; LCCOMB_X29_Y10_N20    ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|find_centre_of_largest_data_valid_window~2                                                                                                                                                      ; LCCOMB_X38_Y9_N24     ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[1]~10                                                                                                                                                                ; LCCOMB_X37_Y9_N10     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[1]~9                                                                                                                                                                 ; LCCOMB_X36_Y9_N28     ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~20                                                                                                                                                      ; LCCOMB_X37_Y9_N8      ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~22                                                                                                                                                      ; LCCOMB_X37_Y9_N2      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~18                                                                                                                                                        ; LCCOMB_X37_Y8_N4      ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~20                                                                                                                                                        ; LCCOMB_X37_Y8_N2      ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.first_good_edge[2]~0                                                                                                                                                             ; LCCOMB_X37_Y9_N12     ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.largest_window_centre[4]~0                                                                                                                                                       ; LCCOMB_X38_Y8_N26     ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                                                              ; FF_X39_Y9_N31         ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[8]~4                                                                                                                                                              ; LCCOMB_X38_Y7_N2      ; 55      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                                                                     ; FF_X32_Y7_N17         ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                                                          ; FF_X34_Y7_N27         ; 123     ; Clock enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_wait_admin                                                                                                                                                                     ; FF_X32_Y7_N23         ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state~44                                                                                                                                                                               ; LCCOMB_X34_Y7_N16     ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[3]~1                                                                                                                                                                             ; LCCOMB_X29_Y8_N20     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                                                                                             ; LCCOMB_X37_Y10_N0     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|Selector67~5                                                                                                                                                                                    ; LCCOMB_X30_Y5_N22     ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[4]~5                                                                                                                                                                  ; LCCOMB_X32_Y5_N22     ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_addr_cmd[0].addr[4]~8                                                                                                                                                                       ; LCCOMB_X29_Y5_N26     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                                                                ; FF_X33_Y5_N27         ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                                                                     ; FF_X32_Y6_N5          ; 29      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                                                            ; FF_X33_Y5_N3          ; 22      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|process_4~2                                                                                                                                                                                                                    ; LCCOMB_X30_Y7_N10     ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                                                                                            ; FF_X30_Y6_N11         ; 3       ; Async. clear                                        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                                                                                      ; FF_X15_Y14_N11        ; 3       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; e_rxc                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_E3                ; 201     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|dffpipe_3dc:wraclr|dffe14a[0]                                                                                                                                                                                                                                                                                                                                            ; FF_X22_Y16_N17        ; 34      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y16_N0     ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y16_N6     ; 25      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; fifo_clr                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X25_Y16_N11        ; 53      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; mem_burst_v2:mem_burst_m0|always10~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y14_N30    ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; mem_burst_v2:mem_burst_m0|local_address[15]~50                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y12_N30    ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; mem_burst_v2:mem_burst_m0|local_size[1]~6                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X20_Y12_N0     ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; mem_burst_v2:mem_burst_m0|state.000                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X21_Y12_N29        ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; mem_burst_v2:mem_burst_m0|wr_remain_len[3]~0                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X18_Y14_N8     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                                                        ; PLL_4                 ; 1406    ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                                                                        ; PLL_4                 ; 6612    ; Clock                                               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rd_burst_addr[11]~57                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y12_N0     ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_B19               ; 8052    ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; save_state.01                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X30_Y17_N5         ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                     ; FF_X35_Y19_N5         ; 27      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                          ; LCCOMB_X35_Y20_N20    ; 4       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                            ; LCCOMB_X35_Y20_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                          ; LCCOMB_X35_Y19_N28    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                             ; LCCOMB_X35_Y21_N18    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                                                                                             ; LCCOMB_X36_Y19_N6     ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                                                                                                               ; FF_X37_Y19_N1         ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                                                                                                               ; FF_X37_Y19_N11        ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                                                                               ; LCCOMB_X37_Y19_N6     ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13                                                                                               ; LCCOMB_X35_Y20_N0     ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14                                                                                               ; LCCOMB_X35_Y20_N14    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                        ; LCCOMB_X35_Y19_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17                                                                                       ; LCCOMB_X35_Y20_N6     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                  ; LCCOMB_X36_Y20_N28    ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                  ; LCCOMB_X36_Y20_N30    ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                          ; FF_X36_Y21_N17        ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                         ; FF_X36_Y21_N15        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                          ; FF_X36_Y21_N9         ; 36      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                          ; FF_X35_Y19_N1         ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                   ; LCCOMB_X36_Y21_N18    ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                         ; FF_X38_Y21_N13        ; 34      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                       ; LCCOMB_X35_Y21_N4     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                                                                                                        ; LCCOMB_X38_Y15_N2     ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                                                                                                        ; LCCOMB_X38_Y15_N28    ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                                                                      ; FF_X37_Y16_N9         ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y15_N30    ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y17_N18    ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y17_N0     ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                                        ; FF_X38_Y18_N21        ; 260     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y17_N6     ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                                                                   ; LCCOMB_X37_Y15_N20    ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y15_N10    ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                                                                                        ; LCCOMB_X43_Y17_N8     ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                                              ; LCCOMB_X41_Y17_N4     ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_dgi:auto_generated|counter_reg_bit[4]~0                                                                                                                                          ; LCCOMB_X39_Y18_N2     ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ggi:auto_generated|counter_reg_bit[4]~0                                                                                                                                                         ; LCCOMB_X43_Y17_N24    ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                                                                                                            ; LCCOMB_X39_Y19_N10    ; 1       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                                    ; LCCOMB_X39_Y18_N30    ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y20_N12    ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y20_N4     ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N10    ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y16_N18    ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~34                                                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y17_N20    ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X37_Y17_N24    ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y17_N8     ; 119     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; state.MEM_READ                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X26_Y17_N27        ; 64      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_T21               ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_T21               ; 419     ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; udp:u1|ipsend:ipsend_inst|Equal9~1                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y25_N26    ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|check_buffer[0]~18                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X16_Y25_N4     ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|check_buffer[18]~49                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X7_Y28_N2      ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|crcen                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X16_Y25_N23        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|crcre                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X7_Y29_N3          ; 32      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; udp:u1|ipsend:ipsend_inst|datain_reg[29]~0                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y25_N24    ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|dataout[1]~22                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X11_Y28_N26    ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|dataout[1]~37                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X7_Y29_N0      ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|i[0]~14                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y27_N0     ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|i[0]~15                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y28_N6     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|ip_header[2][0]~31                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X7_Y31_N10     ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|j[1]~7                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X8_Y28_N22     ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|j[1]~8                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X15_Y27_N6     ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|ram_rd_addr[4]~10                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y21_N24    ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|ram_rd_addr[4]~12                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y21_N20    ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|time_counter[31]~1                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X12_Y27_N20    ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|tx_data_counter[10]~18                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y21_N26    ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|tx_state[0]                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X15_Y27_N25        ; 42      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; udp:u1|ipsend:ipsend_inst|tx_state[2]                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X15_Y27_N17        ; 54      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                     ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                             ; JTAG_X1_Y22_N0    ; 444     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] ; PLL_2             ; 2795    ; 230                                  ; Global Clock         ; GCLK8            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] ; PLL_2             ; 82      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] ; PLL_2             ; 119     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] ; PLL_2             ; 27      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0                                                                 ; LCCOMB_X39_Y42_N2 ; 6       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                     ; FF_X37_Y1_N25     ; 2484    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                               ; FF_X34_Y42_N1     ; 24      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                        ; FF_X30_Y6_N11     ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                    ; PLL_4             ; 1406    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                    ; PLL_4             ; 6612    ; 70                                   ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                    ; FF_X38_Y18_N21    ; 260     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; sys_clk                                                                                                                                                                                                                                                  ; PIN_T21           ; 419     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; udp:u1|ipsend:ipsend_inst|crcre                                                                                                                                                                                                                          ; FF_X7_Y29_N3      ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; rst_n~input                                                                                                         ; 8052    ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s ; 800     ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s ; 800     ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                     ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|altsyncram_97h1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 35           ; 4            ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 140    ; 4                           ; 35                          ; 4                           ; 35                          ; 140                 ; 1    ; None                    ; M9K_X58_Y34_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                    ; M9K_X58_Y28_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544    ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                    ; M9K_X58_Y37_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_km51:auto_generated|a_dpfifo_vju:dpfifo|altsyncram_97h1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 35           ; 4            ; 35           ; yes                    ; no                      ; yes                    ; yes                     ; 140    ; 4                           ; 35                          ; 4                           ; 35                          ; 140                 ; 1    ; None                    ; M9K_X58_Y38_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                    ; M9K_X40_Y32_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cic:cic_q1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544    ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                    ; M9K_X40_Y40_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                    ; M9K_X24_Y15_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 192    ; 16                          ; 4                           ; 16                          ; 4                           ; 64                  ; 1    ; None                    ; M9K_X24_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_q941:auto_generated|a_dpfifo_3l31:dpfifo|altsyncram_nah1:FIFOram|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 46           ; 16           ; 46           ; yes                    ; no                      ; yes                    ; yes                     ; 736    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                    ; M9K_X24_Y14_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None                    ; M9K_X24_Y12_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                    ; M9K_X24_Y12_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                    ; M9K_X24_Y12_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None                    ; M9K_X24_Y9_N0                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                    ; M9K_X24_Y8_N0                                                                                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|altsyncram_iv61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                    ; M9K_X24_Y16_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_at91:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 18           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4608   ; 256                         ; 18                          ; --                          ; --                          ; 4608                ; 1    ; nco0_nco_ii_0_sin_f.hex ; M9K_X40_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_5t91:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 18           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4608   ; 256                         ; 18                          ; --                          ; --                          ; 4608                ; 1    ; nco0_nco_ii_0_cos_f.hex ; M9K_X40_Y19_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                   ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 18           ; 256          ; 18           ; yes                    ; yes                     ; yes                    ; yes                     ; 4608   ; 256                         ; 18                          ; 256                         ; 18                          ; 4608                ; 1    ; nco0_nco_ii_0_sin_c.hex ; M9K_X24_Y22_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                    ; M9K_X24_Y18_N0                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 31           ; 4096         ; 31           ; yes                    ; no                      ; yes                    ; no                      ; 126976 ; 4096                        ; 31                          ; 4096                        ; 31                          ; 126976              ; 16   ; None                    ; M9K_X58_Y12_N0, M9K_X58_Y14_N0, M9K_X58_Y17_N0, M9K_X58_Y13_N0, M9K_X58_Y16_N0, M9K_X58_Y18_N0, M9K_X58_Y15_N0, M9K_X58_Y11_N0, M9K_X40_Y18_N0, M9K_X40_Y17_N0, M9K_X40_Y16_N0, M9K_X40_Y11_N0, M9K_X40_Y14_N0, M9K_X40_Y13_N0, M9K_X40_Y15_N0, M9K_X40_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 58          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 58          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 116         ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 58          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y24_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_mult1 ;                            ; DSPMULT_X47_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_4_component|mult_beu:auto_generated|mac_mult1  ;                            ; DSPMULT_X31_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_7_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_8_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X47_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_9_component|mult_ceu:auto_generated|mac_mult1  ;                            ; DSPMULT_X47_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_12_component|mult_deu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_15_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_16_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_17_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_18_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_19_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_20_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_21_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_24_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_26_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_29_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_30_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_31_component|mult_aeu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_32_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y34_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_33_component|mult_4eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_34_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_35_component|mult_2eu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y35_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_38_component|mult_deu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_41_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_42_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_43_component|mult_ceu:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y38_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_46_component|mult_beu:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|result[0]                                                                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    product:product_cos1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                             ;                            ; DSPMULT_X31_Y24_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|result[0]                                                                                                                                ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    product:product_sin1|lpm_mult:lpm_mult_component|mult_j8n:auto_generated|mac_mult1                                                                                                                             ;                            ; DSPMULT_X31_Y29_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_c6t:auto_generated|mac_out2                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_c6t:auto_generated|mac_mult1                                                                                                     ;                            ; DSPMULT_X31_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_out2                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                     ;                            ; DSPMULT_X31_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_c6t:auto_generated|mac_out2                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_c6t:auto_generated|mac_mult1                                                                                                     ;                            ; DSPMULT_X31_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_c6t:auto_generated|mac_out2                                                                                                         ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                     ;                            ; DSPMULT_X31_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 20,558 / 116,715 ( 18 % ) ;
; C16 interconnects     ; 154 / 3,886 ( 4 % )       ;
; C4 interconnects      ; 9,419 / 73,752 ( 13 % )   ;
; Direct links          ; 4,428 / 116,715 ( 4 % )   ;
; Global clocks         ; 14 / 20 ( 70 % )          ;
; Local interconnects   ; 6,850 / 39,600 ( 17 % )   ;
; R24 interconnects     ; 295 / 3,777 ( 8 % )       ;
; R4 interconnects      ; 11,887 / 99,858 ( 12 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.41) ; Number of LABs  (Total = 1229) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 50                             ;
; 2                                           ; 35                             ;
; 3                                           ; 18                             ;
; 4                                           ; 19                             ;
; 5                                           ; 23                             ;
; 6                                           ; 18                             ;
; 7                                           ; 15                             ;
; 8                                           ; 18                             ;
; 9                                           ; 34                             ;
; 10                                          ; 69                             ;
; 11                                          ; 123                            ;
; 12                                          ; 71                             ;
; 13                                          ; 62                             ;
; 14                                          ; 71                             ;
; 15                                          ; 117                            ;
; 16                                          ; 486                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.26) ; Number of LABs  (Total = 1229) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1013                           ;
; 1 Clock                            ; 1143                           ;
; 1 Clock enable                     ; 436                            ;
; 1 Sync. clear                      ; 46                             ;
; 1 Sync. load                       ; 45                             ;
; 2 Async. clears                    ; 3                              ;
; 2 Clock enables                    ; 55                             ;
; 2 Clocks                           ; 36                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.96) ; Number of LABs  (Total = 1229) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 10                             ;
; 2                                            ; 42                             ;
; 3                                            ; 13                             ;
; 4                                            ; 26                             ;
; 5                                            ; 17                             ;
; 6                                            ; 17                             ;
; 7                                            ; 4                              ;
; 8                                            ; 20                             ;
; 9                                            ; 13                             ;
; 10                                           ; 10                             ;
; 11                                           ; 12                             ;
; 12                                           ; 14                             ;
; 13                                           ; 17                             ;
; 14                                           ; 17                             ;
; 15                                           ; 23                             ;
; 16                                           ; 26                             ;
; 17                                           ; 29                             ;
; 18                                           ; 46                             ;
; 19                                           ; 38                             ;
; 20                                           ; 76                             ;
; 21                                           ; 50                             ;
; 22                                           ; 129                            ;
; 23                                           ; 60                             ;
; 24                                           ; 76                             ;
; 25                                           ; 42                             ;
; 26                                           ; 48                             ;
; 27                                           ; 37                             ;
; 28                                           ; 63                             ;
; 29                                           ; 60                             ;
; 30                                           ; 49                             ;
; 31                                           ; 61                             ;
; 32                                           ; 81                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.02) ; Number of LABs  (Total = 1229) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 3                              ;
; 1                                               ; 94                             ;
; 2                                               ; 69                             ;
; 3                                               ; 58                             ;
; 4                                               ; 57                             ;
; 5                                               ; 42                             ;
; 6                                               ; 52                             ;
; 7                                               ; 55                             ;
; 8                                               ; 64                             ;
; 9                                               ; 83                             ;
; 10                                              ; 111                            ;
; 11                                              ; 161                            ;
; 12                                              ; 77                             ;
; 13                                              ; 72                             ;
; 14                                              ; 62                             ;
; 15                                              ; 64                             ;
; 16                                              ; 86                             ;
; 17                                              ; 12                             ;
; 18                                              ; 3                              ;
; 19                                              ; 1                              ;
; 20                                              ; 2                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.92) ; Number of LABs  (Total = 1229) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 23                             ;
; 3                                            ; 61                             ;
; 4                                            ; 73                             ;
; 5                                            ; 72                             ;
; 6                                            ; 59                             ;
; 7                                            ; 51                             ;
; 8                                            ; 35                             ;
; 9                                            ; 33                             ;
; 10                                           ; 27                             ;
; 11                                           ; 30                             ;
; 12                                           ; 41                             ;
; 13                                           ; 43                             ;
; 14                                           ; 54                             ;
; 15                                           ; 54                             ;
; 16                                           ; 45                             ;
; 17                                           ; 40                             ;
; 18                                           ; 42                             ;
; 19                                           ; 39                             ;
; 20                                           ; 42                             ;
; 21                                           ; 23                             ;
; 22                                           ; 49                             ;
; 23                                           ; 36                             ;
; 24                                           ; 53                             ;
; 25                                           ; 80                             ;
; 26                                           ; 29                             ;
; 27                                           ; 11                             ;
; 28                                           ; 16                             ;
; 29                                           ; 7                              ;
; 30                                           ; 15                             ;
; 31                                           ; 8                              ;
; 32                                           ; 16                             ;
; 33                                           ; 1                              ;
; 34                                           ; 4                              ;
; 35                                           ; 0                              ;
; 36                                           ; 11                             ;
; 37                                           ; 1                              ;
; 38                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                                                   ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                                                     ; Memory Interfaces   ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 109          ; 45           ; 109          ; 0            ; 20           ; 113       ; 109          ; 0            ; 113       ; 113       ; 0            ; 46           ; 0            ; 0            ; 44           ; 0            ; 46           ; 44           ; 0            ; 0            ; 1            ; 46           ; 0            ; 0            ; 0            ; 0            ; 0            ; 113       ; 0            ; 67           ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 68           ; 4            ; 113          ; 93           ; 0         ; 4            ; 113          ; 0         ; 0         ; 113          ; 67           ; 113          ; 113          ; 69           ; 113          ; 67           ; 69           ; 113          ; 113          ; 112          ; 67           ; 113          ; 113          ; 113          ; 113          ; 113          ; 0         ; 113          ; 46           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; key_in[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ad2_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad2_data[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ad2_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_reset             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_mdc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_rxdv              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxer              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxd[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_txc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_gtxc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txen              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txer              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_txd[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_addr[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ba[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cas_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cke[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_cs_n[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_odt[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_ras_n           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_we_n            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; e_mdio              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_clk[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_clk_n[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dqs[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; mem_dqs[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; trigger             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e_rxc               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad1_data[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                       ; Destination Clock(s)                                                                                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                  ; sys_clk                                                                                                                     ; 43.6              ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0],I/O                                                                                                                                                                              ; sys_clk                                                                                                                     ; 9.4               ;
; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                                                           ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ; 7.4               ;
; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                        ; 7.3               ;
; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                                                           ; pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                        ; 4.9               ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                        ; 4.1               ;
; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1],pll_inst|altpll_component|auto_generated|pll1|clk[0],pll_inst|altpll_component|auto_generated|pll1|clk[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                        ; 3.8               ;
; sys_clk                                                                                                                                                                                                                               ; sys_clk                                                                                                                     ; 2.9               ;
; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]                                                                                                           ; ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ; 2.7               ;
; pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                                                                                                                                  ; pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                        ; 2.1               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; save_state.01                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 5.129             ;
; trigger_dd                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4.777             ;
; trigger_ddd                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4.710             ;
; trigger                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4.710             ;
; trigger_d                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4.710             ;
; save_state.11                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                                                                                                                                                                                                                                                                                                                                                                                                ; 4.694             ;
; save_state.10                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 4.669             ;
; fifo_wrreq                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 4.404             ;
; save_state.00                                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                                                                                                                                                                                                                                                                                                                                                                ; 4.398             ;
; wr_finish                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo_clr                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1.851             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[6]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 1.622             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 1.622             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 1.487             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 1.474             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 1.462             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a6                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a5                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|dffpipe_3dc:wraclr|dffe14a[0]                                                                                                                                                                                                                                                                                                                                                            ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.811             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.792             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.780             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.777             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.777             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.744             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a7                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.744             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.737             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a8                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.737             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.728             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.728             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.717             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.717             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a4                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.713             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a2                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.713             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a3                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.642             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a0                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.642             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[10]                                                                                                                                                                                                                                                                            ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                                                                                                                                  ; 0.409             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                                                                                                                       ; 0.393             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[7]                                                                                                                                                                                                                                                                             ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                                                                   ; 0.382             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[0]                                                                                                                                                                                                                                                                             ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                                                   ; 0.382             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[7]                                                                                                                                                                                                                                                                             ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                                                                                                  ; 0.382             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter6a1                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.364             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                                                                                                                                                                        ; 0.361             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|rd_ram_wr_addr[1]                                                                                                                                                                                                                                                                            ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                                                                                                 ; 0.359             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|rd_ram_wr_addr[3]                                                                                                                                                                                                                                                                            ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                                                                                                 ; 0.359             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                                                                                                                                               ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                                                                                                                                    ; 0.352             ;
; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|a_graycounter_t57:rdptr_g1p|counter3a1                                                                                                                                                                                                                                                                                                                                                   ; fifo:indata_temp|dcfifo:dcfifo_component|dcfifo_2tk1:auto_generated|altsyncram_iv61:fifo_ram|ram_block3a0~portb_address_reg0                                                                                                                                                                                                                                                                                                                                                      ; 0.341             ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                                                                                                                                                                                                                                                                                                                                    ; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ram_block1a17~portb_address_reg0                                                                                                                                                                                                                                                                                                                  ; 0.338             ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cc_temp[7]                                                                                                                                                                                                                                                                                                                                                                                    ; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ram_block1a17~portb_address_reg0                                                                                                                                                                                                                                                                                                                  ; 0.338             ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                                                                                             ; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                                             ; 0.337             ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cs[6]                                                                                                                                                                                                                                                                                                                                                                                         ; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ram_block1a17~porta_address_reg0                                                                                                                                                                                                                                                                                                                  ; 0.337             ;
; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_gam_dp:ux008|rom_add_cs[7]                                                                                                                                                                                                                                                                                                                                                                                         ; nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ram_block1a17~porta_address_reg0                                                                                                                                                                                                                                                                                                                  ; 0.337             ;
; addra[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.337             ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                                                                                             ; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                                             ; 0.336             ;
; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                                                                                             ; cic:cic_i1|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                                                                             ; 0.336             ;
; addra[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; addra[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; ram:outdata_temp|altsyncram:altsyncram_component|altsyncram_8ij1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                                                                                                                                                                                                  ; 0.336             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                                                                                                                                                                        ; 0.334             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                                                                                                                                                                        ; 0.334             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a18~porta_datain_reg0                                                                                                                                                                                                                                                        ; 0.334             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a26~porta_address_reg0                                                                                                                                                                                                                                                       ; 0.309             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6b24:auto_generated|ram_block1a30~porta_address_reg0                                                                                                                                                                                                                                                       ; 0.308             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[10]                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[6]                                                                                                                                                                                                                                                                                                     ; 0.231             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[9]                                                                                                                                                                                                                                                                                                     ; 0.231             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[1]                                                                                                                                                                                                                                                                                                     ; 0.231             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[13]                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]                                                                                                                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|rdata_n_ams[12]                                                                                                                                                                                                                                                                                                    ; 0.231             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][5]                                                                                                                                                                                                                                                                   ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[8]                                                                                                                                                                                                                                                                                                              ; 0.147             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr6|delay_signals[0][9]                                                                                                                                                                                                                                                                    ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_44_sub_3_o[12]                                                                                                                                                                                                                                                                                                             ; 0.147             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr44|delay_signals[0][12]                                                                                                                                                                                                                                                                  ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_6_sub_3_o[12]                                                                                                                                                                                                                                                                                                              ; 0.144             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr22|delay_signals[0][15]                                                                                                                                                                                                                                                                  ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_28_add_1_o[20]                                                                                                                                                                                                                                                                                                             ; 0.144             ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr39|delay_signals[0][10]                                                                                                                                                                                                                                                                  ; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_11_add_3_o[15]                                                                                                                                                                                                                                                                                                             ; 0.144             ;
; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr28|delay_signals[0][6]                                                                                                                                                                                                                                                                   ; filter:fir_q1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_22_sub_3_o[9]                                                                                                                                                                                                                                                                                                              ; 0.144             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[2] ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ram_block1a3~porta_address_reg0 ; 0.143             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][5]                                                                                                                                                                                                                                                                   ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[9]                                                                                                                                                                                                                                                                                                              ; 0.141             ;
; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_wi0_r0_delayr23|delay_signals[0][9]                                                                                                                                                                                                                                                                   ; filter:fir_i1|filter_0002:filter_inst|filter_0002_ast:filter_0002_ast_inst|filter_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_27_sub_3_o[9]                                                                                                                                                                                                                                                                                                              ; 0.141             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[1] ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ram_block1a3~porta_address_reg0 ; 0.134             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr|counter_reg_bit[0] ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ram_block1a3~porta_address_reg0 ; 0.134             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][0]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][0]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][0]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][0]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][1]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][1]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][1]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][1]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][2]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][2]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][2]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][2]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][3]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][3]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][3]                                                                                                                  ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][3]                                                                                                                                       ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[2]                                                                                                                                                                                               ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\tp_match_block:sig_rdata_current_pin[14]                                                                                                                                                                                            ; 0.122             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][1]                                                                                                                        ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][1]                                                                                                                                             ; 0.121             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][3]                                                                                                                        ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][3]                                                                                                                                             ; 0.121             ;
; next_state.MEM_WRITE                                                                                                                                                                                                                                                                                                                                                                                                                                         ; state.MEM_WRITE                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0.120             ;
; next_state.MEM_READ                                                                                                                                                                                                                                                                                                                                                                                                                                          ; state.MEM_READ                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0.120             ;
; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][1]                                                                                                                        ; ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][1]                                                                                                                                             ; 0.119             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE30F23C8 for design "adcudp"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 13, clock division of 10, and phase shift of 0 degrees (0 ps) for pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[1] port File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 50
Info (15535): Implemented PLL "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 42
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] port File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 42
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of -90 degrees (-1500 ps) for ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] port File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 42
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] port File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 42
    Info (15099): Implementing clock multiplication of 10, clock division of 3, and phase shift of 0 degrees (0 ps) for ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] port File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 42
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "nco0:nco0_inst|nco0_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_n582:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE40F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176125): The input ports of the PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and the PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port PHASEUPDOWN File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port PHASESTEP File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port SCANCLK File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Warning (176124): PLL ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|pll1 and PLL pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
Critical Warning (176598): PLL "pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_T21" File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 108
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altpll_2il3
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity dcfifo_2tk1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_id9:dffpipe4|dffe5a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddr2_example_top.sdc'
Warning (332174): Ignored filter at ddr2_example_top.sdc(1): pnf could not be matched with a port File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 1
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(1): Argument <to> is an empty collection File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 1
    Info (332050): set_false_path -from * -to [get_ports "pnf"] File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 1
Warning (332174): Ignored filter at ddr2_example_top.sdc(2): test_complete could not be matched with a port File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 2
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(2): Argument <to> is an empty collection File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 2
    Info (332050): set_false_path -from * -to [get_ports "test_complete"] File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 2
Warning (332174): Ignored filter at ddr2_example_top.sdc(3): pnf_per_byte[*] could not be matched with a port File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 3
Warning (332049): Ignored set_false_path at ddr2_example_top.sdc(3): Argument <to> is an empty collection File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 3
    Info (332050): set_false_path -from * -to [get_ports "pnf_per_byte\[*\]"] File: D:/Homework/AD9238/ADCUDP_e11/ddr2_example_top.sdc Line: 3
Info (332104): Reading SDC File: 'ddr2_phy_ddr_timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -phase -90.00 -duty_cycle 50.00 -name {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 10 -duty_cycle 50.00 -name {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: e_rxc was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register udp:u1|ipsend:ipsend_inst|ram_rd_addr[7] is being clocked by e_rxc
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[0].dqs_ddio_out  from: muxsel  to: dataout
    Info (332098): Cell: ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[1].dqs_ddio_out  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 54 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info (332111):   12.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_fall
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_ac_rise
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDQSS
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_mem_clk_n[0]_tDSS
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_fall
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_ac_rise
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDQSS
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_mem_clk[0]_tDSS
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_capture
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[0]
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_mem_dqs[1]
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_mimic
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_1
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_2
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_3
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_4
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_5
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_6
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_7
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_8
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_9
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_10
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_11
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_12
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_13
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_14
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_15
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_16
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_17
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_18
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_19
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_20
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_21
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_22
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_23
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_24
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_25
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_26
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_27
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_28
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_29
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_30
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_31
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_32
    Info (332111):    6.000 ddr_m0|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_mem_clk[0]_mimic_launch_clock
    Info (332111):   15.384 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  200.000 pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000      sys_clk
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[1] (placed in counter C3 of PLL_2) File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[2] (placed in counter C2 of PLL_2) File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[3] (placed in counter C0 of PLL_2) File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_2il3:auto_generated|clk[4] (placed in counter C1 of PLL_2) File: D:/Homework/AD9238/ADCUDP_e11/db/altpll_2il3.tdf Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4) File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node sys_clk~input (placed in PIN T21 (CLK6, DIFFCLK_3p)) File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk  File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 1219
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk~0 File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 1219
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n  File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 1130
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:mmc_seq_value_r
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node udp:u1|ipsend:ipsend_inst|crcre  File: D:/Homework/AD9238/ADCUDP_e11/ipsend.v Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node udp:u1|ipsend:ipsend_inst|crcre~0 File: D:/Homework/AD9238/ADCUDP_e11/ipsend.v Line: 14
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0  File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 1197
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable  File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy_seq.vhd Line: 12783
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X22_Y0_N1 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[0]" is constrained to location PIN AB8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X18_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[1]" is constrained to location PIN Y8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X27_Y0_N8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[2]" is constrained to location PIN AA9 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N22 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[3]" is constrained to location PIN W10 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N29 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[4]" is constrained to location PIN V11 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[5]" is constrained to location PIN Y10 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X18_Y0_N22 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[6]" is constrained to location PIN AB7 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X22_Y0_N8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[7]" is constrained to location PIN AA8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X14_Y0_N8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[8]" is constrained to location PIN Y7 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N22 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[9]" is constrained to location PIN U9 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[10]" is constrained to location PIN V8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X7_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[11]" is constrained to location PIN W6 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X14_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[12]" is constrained to location PIN W7 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[13]" is constrained to location PIN W8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X3_Y0_N8 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[14]" is constrained to location PIN Y3 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 33
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N15 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "mem_dq[15]" is constrained to location PIN AA5 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 36
    Info (176467): Node "ddr2:ddr_m0|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]" is constrained to location LAB_X54_Y1_N0 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/db/ddio_bidir_n5h.tdf Line: 41
    Info (176467): Node "mem_clk[0]~input" is constrained to location IOIBUF_X54_Y0_N29 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 32
    Info (176467): Node "mem_clk[0]" is constrained to location PIN AA17 to improve DDIO timing File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 32
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 34 registers into blocks of type Block RAM
    Extra Info (176218): Packed 36 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type I/O Output Buffer
Info (165008): altmemphy pin placement was successful
Warning (15064): PLL "pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1" output port clk[0] feeds output pin "ad2_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 50
Warning (15064): PLL "pll65m:pll_inst|altpll:altpll_component|pll65m_altpll:auto_generated|pll1" output port clk[0] feeds output pin "ad1_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Homework/AD9238/ADCUDP_e11/db/pll65m_altpll.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:43
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.10 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 23.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 44 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin key_in[0] uses I/O standard 3.3-V LVTTL at C17 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 6
    Info (169178): Pin key_in[1] uses I/O standard 3.3-V LVTTL at A19 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 6
    Info (169178): Pin key_in[2] uses I/O standard 3.3-V LVTTL at D17 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 6
    Info (169178): Pin key_in[3] uses I/O standard 3.3-V LVTTL at E13 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 6
    Info (169178): Pin ad2_data[0] uses I/O standard 3.3-V LVTTL at P4 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[1] uses I/O standard 3.3-V LVTTL at P5 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[2] uses I/O standard 3.3-V LVTTL at R1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[3] uses I/O standard 3.3-V LVTTL at R2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[4] uses I/O standard 3.3-V LVTTL at P2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[5] uses I/O standard 3.3-V LVTTL at P3 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[6] uses I/O standard 3.3-V LVTTL at T7 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[7] uses I/O standard 3.3-V LVTTL at P1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[8] uses I/O standard 3.3-V LVTTL at N5 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[9] uses I/O standard 3.3-V LVTTL at P6 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[10] uses I/O standard 3.3-V LVTTL at M5 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin ad2_data[11] uses I/O standard 3.3-V LVTTL at R7 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 11
    Info (169178): Pin e_rxdv uses I/O standard 3.3-V LVTTL at J6 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 19
    Info (169178): Pin e_rxer uses I/O standard 3.3-V LVTTL at B2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 20
    Info (169178): Pin e_rxd[0] uses I/O standard 3.3-V LVTTL at H6 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[1] uses I/O standard 3.3-V LVTTL at G5 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[2] uses I/O standard 3.3-V LVTTL at H7 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[3] uses I/O standard 3.3-V LVTTL at E4 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[4] uses I/O standard 3.3-V LVTTL at D2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[5] uses I/O standard 3.3-V LVTTL at C1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[6] uses I/O standard 3.3-V LVTTL at C2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_rxd[7] uses I/O standard 3.3-V LVTTL at B1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 21
    Info (169178): Pin e_txc uses I/O standard 3.3-V LVTTL at J4 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 22
    Info (169178): Pin e_mdio uses I/O standard 3.3-V LVTTL at L8 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 17
    Info (169178): Pin trigger uses I/O standard 3.3-V LVTTL at E11 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 7
    Info (169178): Pin e_rxc uses I/O standard 3.3-V LVTTL at E3 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 18
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at B19 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 4
    Info (169178): Pin sys_clk uses I/O standard 3.3-V LVTTL at T21 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 5
    Info (169178): Pin ad1_data[0] uses I/O standard 3.3-V LVTTL at AA1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[1] uses I/O standard 3.3-V LVTTL at V4 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[2] uses I/O standard 3.3-V LVTTL at V3 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[3] uses I/O standard 3.3-V LVTTL at Y1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[4] uses I/O standard 3.3-V LVTTL at W2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[5] uses I/O standard 3.3-V LVTTL at R6 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[6] uses I/O standard 3.3-V LVTTL at W1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[7] uses I/O standard 3.3-V LVTTL at V2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[8] uses I/O standard 3.3-V LVTTL at T5 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[9] uses I/O standard 3.3-V LVTTL at V1 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[10] uses I/O standard 3.3-V LVTTL at T4 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
    Info (169178): Pin ad1_data[11] uses I/O standard 3.3-V LVTTL at U2 File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 10
Warning (169064): Following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin e_mdio has a permanently disabled output enable File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 17
    Info (169065): Pin mem_clk[0] has a permanently enabled output enable File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 32
    Info (169065): Pin mem_clk_n[0] has a permanently enabled output enable File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 33
Warning (169069): Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin mem_addr[14] has GND driving its datain port File: D:/Homework/AD9238/ADCUDP_e11/adcudp.v Line: 28
Info (144001): Generated suppressed messages file D:/Homework/AD9238/ADCUDP_e11/output_files/adcudp.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 5840 megabytes
    Info: Processing ended: Thu Jul 28 22:33:10 2022
    Info: Elapsed time: 00:02:00
    Info: Total CPU time (on all processors): 00:03:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Homework/AD9238/ADCUDP_e11/output_files/adcudp.fit.smsg.


