CLK = 0
bus.wrbus = highZ
intr1.imr1 = true
intr1.imr0 = true
intr1.imr3 = true
intr1.imr2 = true
bus.abus = highZ
exec4.grt = true
bus.notemar = true
mem_oper.select_not = true
fetch1.ir19 = true
fetch1.ir14 = true
fetch1.ir13 = true
fetch1.ir12 = true
fetch1.ir11 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir16 = true
fetch1.ir15 = true
fetch1.ir20 = true
fetch1.ir21 = true
exec4.grteu = true
fetch1.ir10 = true
exec3.NOT45 = true
exec3.NOT46 = true
mem_uprav.NOT13 = true
exec3.NOT40 = true
exec3.NOT43 = true
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT42 = true
fetch2.g1 = true
fetch3.gropr = true
fetch1.pc15_8 = 1
exec3.NOT38 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT35 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
bus.notfcbus = true
fetch1.ir8 = true
fetch1.ir9 = true
fetch1.ir2 = true
fetch1.ir3 = true
fetch1.ir0 = true
fetch1.ir1 = true
fetch1.ir6 = true
fetch1.ir7 = true
fetch1.ir4 = true
fetch1.ir5 = true
addr.sp = 4096
exec2.NOT17 = true
exec2.NOT18 = true
exec2.NOT19 = true
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT23 = true
exec2.NOT20 = true
exec2.NOT21 = true
exec2.NOT26 = true
exec2.NOT27 = true
exec2.NOT24 = true
exec2.NOT25 = true
exec2.NOT28 = true
exec2.NOT29 = true
mem_uprav.time = 4
mem_uprav.cmp_les = true
mem_oper.notrdbus = true
uprav.NOT10 = true
uprav.NOT11 = true
uprav.kmadr = 65
fetch2.imm = true
bus.rdbus = highZ
uprav.t0 = true
uprav.brnotstart = true
exec4.novf = true
exec4.neql = true
intr3.uext = 8
exec3.z_and = true
intr1.NOT12 = true
intr2.cmp_eql = true
exec4.mx7 = true
exec4.grte = true
exec4.grtu = true
uprav.NOT4 = true
uprav.NOT2 = true
uprav.NOT7 = true
uprav.NOT8 = true
uprav.NOT5 = true
uprav.NOT6 = true
uprav.NOT9 = true
uprav.NOT0 = true
bus.mx1 = 256
exec2.start = true
intr1.imr = 15
bus.dbus = highZ
fetch1.pc = 256
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
fetch1.ir25 = true
fetch1.ir24 = true
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir29 = true
fetch1.ir28 = true
fetch1.ir27 = true
fetch1.ir26 = true
bus.notrdbus = highZ
fetch1.ir30 = true
mem_oper.notwrbus = true
exec4.nneg = true
uprav.val0 = true
uprav.t = true
fetch1.ir_bool = true
intr1.imr_bool = true
--------------------------------
CLK = 1
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 1
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 256
bus.mx1 = 257
fetch1.pc = 257
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3
bus.mar_out = 256
bus.abus = 256
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5
mem_uprav.memacc = 2
--------------------------------
CLK = 6
mem_uprav.memacc = 3
--------------------------------
CLK = 7
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 8
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 9
uprav.cnt_bool = true
fetch1.ir19 = false
fetch1.ir14 = false
fetch1.ir13 = false
fetch1.ir12 = false
fetch1.ir11 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir15 = false
fetch1.ir20 = false
fetch1.ir21 = false
fetch1.ir10 = false
fetch2.dc1 = true
fetch2.g0 = true
fetch2.g1 = false
fetch2.dc7 = true
fetch3.gropr = false
uprav.ldir0 = false
fetch2.dc11 = true
fetch1.ir31_24 = 32
fetch1.ir8 = false
fetch1.ir9 = false
fetch1.ir2 = false
fetch1.ir3 = false
fetch1.ir0 = false
fetch1.ir1 = false
fetch1.ir6 = false
fetch1.ir7 = false
fetch1.ir4 = false
fetch1.ir5 = false
uprav.cnt = 5
fetch2.regdir = true
exec2.NOT19 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or0 = true
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = false
fetch1.ir = 536870912
uprav.NOT3 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.z = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir28 = false
fetch1.ir27 = false
fetch1.ir26 = false
fetch1.ir30 = false
uprav.val7 = true
fetch1.ir_bool = false
--------------------------------
CLK = 10
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 11
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 12
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 2
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 257
bus.mx1 = 258
fetch1.pc = 258
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 13
bus.mar_out = 257
bus.abus = 257
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 14
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 15
mem_uprav.memacc = 2
--------------------------------
CLK = 16
mem_uprav.memacc = 3
--------------------------------
CLK = 17
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 18
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 19
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551550976
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 20
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 21
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 22
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 23
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 3
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 258
bus.mx1 = 259
fetch1.pc = 259
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 24
bus.mar_out = 258
bus.abus = 258
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus1 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 25
mem_oper.mem = 200
mem_uprav.memacc = 1
--------------------------------
CLK = 26
mem_uprav.memacc = 2
--------------------------------
CLK = 27
mem_uprav.memacc = 3
--------------------------------
CLK = 28
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 200
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 200
mem_uprav.incmemacc = false
bus.dbus = 200
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 29
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 200
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT22 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 200
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 30
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = true
fetch1.ir11 = true
fetch1.ir15 = true
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 200
fetch1.ir = 551602176
fetch1.ir15_0 = 51200
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57544
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 31
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 32
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 33
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 200
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 34
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
uprav.mxbb1 = false
exec1.bb3 = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 35
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 36
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 37
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 38
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 39
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 40
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 4
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 259
bus.mx1 = 260
fetch1.pc = 260
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 41
bus.mar_out = 259
bus.abus = 259
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 42
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 43
mem_uprav.memacc = 2
--------------------------------
CLK = 44
mem_uprav.memacc = 3
--------------------------------
CLK = 45
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 46
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = true
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 47
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585156608
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 48
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 49
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 50
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 5
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 260
bus.mx1 = 261
fetch1.pc = 261
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 51
bus.mar_out = 260
bus.abus = 260
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 52
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 53
mem_uprav.memacc = 2
--------------------------------
CLK = 54
mem_uprav.memacc = 3
--------------------------------
CLK = 55
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 56
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 57
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570476544
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 200
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 58
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 59
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 60
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 61
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 62
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 63
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 64
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 65
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 66
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 67
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 68
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 6
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 261
bus.mx1 = 262
fetch1.pc = 262
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 69
bus.mar_out = 261
bus.abus = 261
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 70
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 71
mem_uprav.memacc = 2
--------------------------------
CLK = 72
mem_uprav.memacc = 3
--------------------------------
CLK = 73
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 74
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 75
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536922112
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 76
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 77
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 78
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 7
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 262
bus.mx1 = 263
fetch1.pc = 263
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 79
bus.mar_out = 262
bus.abus = 262
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 80
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 81
mem_uprav.memacc = 2
--------------------------------
CLK = 82
mem_uprav.memacc = 3
--------------------------------
CLK = 83
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 84
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 85
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 551602176
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57544
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 86
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 87
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 88
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 89
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 8
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 263
bus.mx1 = 264
fetch1.pc = 264
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 90
bus.mar_out = 263
bus.abus = 263
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 91
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 92
mem_uprav.memacc = 2
--------------------------------
CLK = 93
mem_uprav.memacc = 3
--------------------------------
CLK = 94
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 95
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT22 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr1 = true
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 96
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir14 = false
fetch1.ir15 = false
uprav.ldir2 = false
fetch1.ir9 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 10
fetch1.ir = 551553536
fetch1.ir15_0 = 2560
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57354
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 97
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 98
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 99
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 10
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 100
exec1.bb = 10
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
uprav.val50 = false
exec3.vsub_and1 = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 101
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 10
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 102
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 10
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 10
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 10
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 103
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 104
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 105
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 106
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 9
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 264
bus.mx1 = 265
fetch1.pc = 265
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 107
bus.mar_out = 264
bus.abus = 264
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 108
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 109
mem_uprav.memacc = 2
--------------------------------
CLK = 110
mem_uprav.memacc = 3
--------------------------------
CLK = 111
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 112
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 113
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 585107968
uprav.NOT4 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.gradr = true
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 114
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 115
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 116
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 10
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 265
bus.mx1 = 266
fetch1.pc = 266
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 117
bus.mar_out = 265
bus.abus = 265
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 118
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 119
mem_uprav.memacc = 2
--------------------------------
CLK = 120
mem_uprav.memacc = 3
--------------------------------
CLK = 121
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 122
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 123
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570558976
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 522
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 124
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 125
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 126
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 127
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 128
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 129
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 130
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 131
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 132
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 133
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 134
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 11
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 266
bus.mx1 = 267
fetch1.pc = 267
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 135
bus.mar_out = 266
bus.abus = 266
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 136
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 137
mem_uprav.memacc = 2
--------------------------------
CLK = 138
mem_uprav.memacc = 3
--------------------------------
CLK = 139
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 140
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 141
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 10
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 167905792
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 142
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 143
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 144
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 12
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 267
bus.mx1 = 268
fetch1.pc = 268
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 145
bus.mar_out = 267
bus.abus = 267
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 146
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 147
mem_uprav.memacc = 2
--------------------------------
CLK = 148
mem_uprav.memacc = 3
--------------------------------
CLK = 149
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 150
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 151
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167840256
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 266
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 152
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 153
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 154
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 155
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 13
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 268
bus.mx1 = 269
fetch1.pc = 269
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 156
bus.mar_out = 268
bus.abus = 268
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 157
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 158
mem_uprav.memacc = 2
--------------------------------
CLK = 159
mem_uprav.memacc = 3
--------------------------------
CLK = 160
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 161
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 162
uprav.cnt_bool = false
fetch1.ir10 = true
uprav.ldir2 = false
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 163
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 164
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4097
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4097
uprav.incsp = false
--------------------------------
CLK = 165
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4097
bus.mx2 = 0
bus.mx1 = 269
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 166
bus.wrbus = false
bus.mar_out = 4097
bus.abus = 4097
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 167
mem_uprav.memacc = 1
--------------------------------
CLK = 168
mem_uprav.memacc = 2
--------------------------------
CLK = 169
mem_uprav.memacc = 3
--------------------------------
CLK = 170
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 171
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 172
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4098
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 13
bus.mx1 = 4098
uprav.incsp = false
--------------------------------
CLK = 173
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 13
uprav.cnt = 171
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr3 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 13
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4098
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 269
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 174
bus.wrbus = false
bus.mar_out = 4098
bus.abus = 4098
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 13
mem_uprav.incmemacc = true
bus.mdr_out = 13
bus.dbus = 13
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 175
mem_uprav.memacc = 1
--------------------------------
CLK = 176
mem_uprav.memacc = 2
--------------------------------
CLK = 177
mem_uprav.memacc = 3
--------------------------------
CLK = 178
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 179
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 180
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 181
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 182
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 183
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 184
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 185
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 186
mem_uprav.memacc = 2
--------------------------------
CLK = 187
mem_uprav.memacc = 3
--------------------------------
CLK = 188
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 189
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT24 = false
bus.mdr2 = false
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 190
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 191
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 192
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 193
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 194
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 195
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 196
mem_uprav.memacc = 2
--------------------------------
CLK = 197
mem_uprav.memacc = 3
--------------------------------
CLK = 198
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 199
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 200
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 201
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 202
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 203
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 204
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 205
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 206
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 207
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 208
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 209
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 210
mem_uprav.memacc = 2
--------------------------------
CLK = 211
mem_uprav.memacc = 3
--------------------------------
CLK = 212
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 213
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 214
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 215
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 216
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 217
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 218
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 219
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 220
mem_uprav.memacc = 2
--------------------------------
CLK = 221
mem_uprav.memacc = 3
--------------------------------
CLK = 222
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 223
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 224
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 225
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 226
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 227
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 228
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 229
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 230
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 231
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 232
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 10
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 233
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 234
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 235
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 236
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 237
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 238
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 239
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 240
mem_uprav.memacc = 2
--------------------------------
CLK = 241
mem_uprav.memacc = 3
--------------------------------
CLK = 242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 244
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 245
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 246
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 247
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 248
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 249
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 250
mem_uprav.memacc = 2
--------------------------------
CLK = 251
mem_uprav.memacc = 3
--------------------------------
CLK = 252
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 253
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 254
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 255
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 256
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 257
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 258
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 259
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 260
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 261
mem_uprav.memacc = 2
--------------------------------
CLK = 262
mem_uprav.memacc = 3
--------------------------------
CLK = 263
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 264
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 265
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 266
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 267
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 268
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 269
mem_uprav.memacc = 1
--------------------------------
CLK = 270
mem_uprav.memacc = 2
--------------------------------
CLK = 271
mem_uprav.memacc = 3
--------------------------------
CLK = 272
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 273
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 274
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 275
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 276
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 277
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 278
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 10
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 279
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 10
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
uprav.mp = 92
bus.mdr = 10
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 280
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 10
mem_uprav.incmemacc = true
bus.mdr_out = 10
bus.dbus = 10
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 281
mem_uprav.memacc = 1
--------------------------------
CLK = 282
mem_uprav.memacc = 2
--------------------------------
CLK = 283
mem_uprav.memacc = 3
--------------------------------
CLK = 284
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 285
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 286
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 287
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 288
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 289
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 290
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 291
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 292
mem_uprav.memacc = 2
--------------------------------
CLK = 293
mem_uprav.memacc = 3
--------------------------------
CLK = 294
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 295
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 296
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 297
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 298
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 300
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 301
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 302
mem_uprav.memacc = 2
--------------------------------
CLK = 303
mem_uprav.memacc = 3
--------------------------------
CLK = 304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 306
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 307
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 308
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 309
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 310
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 311
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 312
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 313
mem_uprav.memacc = 2
--------------------------------
CLK = 314
mem_uprav.memacc = 3
--------------------------------
CLK = 315
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 316
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 317
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 318
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 319
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 320
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 321
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb3 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 322
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu3 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 9
exec1.mx1 = 9
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 323
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 9
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu3 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 9
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 9
uprav.bruncnd = true
--------------------------------
CLK = 324
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 325
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 326
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 327
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 328
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 329
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 330
mem_uprav.memacc = 2
--------------------------------
CLK = 331
mem_uprav.memacc = 3
--------------------------------
CLK = 332
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 333
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 334
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 335
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 336
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 337
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 338
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 339
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 340
mem_uprav.memacc = 2
--------------------------------
CLK = 341
mem_uprav.memacc = 3
--------------------------------
CLK = 342
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 343
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 344
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 345
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 346
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 347
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 348
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 349
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 350
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 351
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 352
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 353
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 354
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 355
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 356
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 357
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 358
mem_uprav.memacc = 2
--------------------------------
CLK = 359
mem_uprav.memacc = 3
--------------------------------
CLK = 360
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 361
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 362
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 363
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 364
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 365
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 366
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 367
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 368
mem_uprav.memacc = 2
--------------------------------
CLK = 369
mem_uprav.memacc = 3
--------------------------------
CLK = 370
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 371
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 372
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 373
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 374
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 375
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 376
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 377
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 378
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 379
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 380
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 381
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 382
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 383
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 384
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 385
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 386
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 387
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 388
mem_uprav.memacc = 2
--------------------------------
CLK = 389
mem_uprav.memacc = 3
--------------------------------
CLK = 390
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 391
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 392
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 393
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 394
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 395
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 396
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 397
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 398
mem_uprav.memacc = 2
--------------------------------
CLK = 399
mem_uprav.memacc = 3
--------------------------------
CLK = 400
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 401
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 402
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 403
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 404
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 405
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 406
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 407
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 408
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 409
mem_uprav.memacc = 2
--------------------------------
CLK = 410
mem_uprav.memacc = 3
--------------------------------
CLK = 411
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 412
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 413
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 414
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 415
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 416
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 417
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 418
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 201
exec1.mx1 = 201
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 419
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 201
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 201
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.bruncnd = true
--------------------------------
CLK = 420
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 421
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 422
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 423
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 424
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 425
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 426
mem_uprav.memacc = 2
--------------------------------
CLK = 427
mem_uprav.memacc = 3
--------------------------------
CLK = 428
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 429
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 430
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 431
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 432
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 433
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 434
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 435
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 436
mem_uprav.memacc = 2
--------------------------------
CLK = 437
mem_uprav.memacc = 3
--------------------------------
CLK = 438
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 439
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 440
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 441
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 442
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 443
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 444
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 445
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 446
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 447
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 448
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 449
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 450
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 451
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 452
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 453
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 454
mem_uprav.memacc = 2
--------------------------------
CLK = 455
mem_uprav.memacc = 3
--------------------------------
CLK = 456
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 457
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 458
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 459
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 460
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 461
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 462
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 463
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 464
mem_uprav.memacc = 2
--------------------------------
CLK = 465
mem_uprav.memacc = 3
--------------------------------
CLK = 466
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 467
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 468
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 469
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 470
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 471
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 472
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 473
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 474
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 475
exec1.bb = 9
exec1.bb3 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 476
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 9
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 477
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 9
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 9
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 9
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 478
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 479
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 480
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 481
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 482
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 483
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 484
mem_uprav.memacc = 2
--------------------------------
CLK = 485
mem_uprav.memacc = 3
--------------------------------
CLK = 486
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 487
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 488
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 489
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 490
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 491
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 492
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 493
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 494
mem_uprav.memacc = 2
--------------------------------
CLK = 495
mem_uprav.memacc = 3
--------------------------------
CLK = 496
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 497
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 498
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 499
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 500
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 501
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 502
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 503
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 504
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 505
mem_uprav.memacc = 2
--------------------------------
CLK = 506
mem_uprav.memacc = 3
--------------------------------
CLK = 507
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 508
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 509
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 510
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 511
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4099
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4099
uprav.incsp = false
--------------------------------
CLK = 512
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4099
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 513
bus.wrbus = false
bus.mar_out = 4099
bus.abus = 4099
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 514
mem_uprav.memacc = 1
--------------------------------
CLK = 515
mem_uprav.memacc = 2
--------------------------------
CLK = 516
mem_uprav.memacc = 3
--------------------------------
CLK = 517
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 518
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 519
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4100
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4100
uprav.incsp = false
--------------------------------
CLK = 520
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4100
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 521
bus.wrbus = false
bus.mar_out = 4100
bus.abus = 4100
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 522
mem_uprav.memacc = 1
--------------------------------
CLK = 523
mem_uprav.memacc = 2
--------------------------------
CLK = 524
mem_uprav.memacc = 3
--------------------------------
CLK = 525
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 526
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 527
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 528
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 529
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 530
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 531
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 532
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 533
mem_uprav.memacc = 2
--------------------------------
CLK = 534
mem_uprav.memacc = 3
--------------------------------
CLK = 535
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 536
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 537
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 538
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 539
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 540
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 541
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 542
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 543
mem_uprav.memacc = 2
--------------------------------
CLK = 544
mem_uprav.memacc = 3
--------------------------------
CLK = 545
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 546
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 547
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 548
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 549
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 550
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 551
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 552
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 553
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 554
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 555
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 556
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 557
mem_uprav.memacc = 2
--------------------------------
CLK = 558
mem_uprav.memacc = 3
--------------------------------
CLK = 559
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 560
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 561
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 562
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 563
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 564
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 565
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 566
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 567
mem_uprav.memacc = 2
--------------------------------
CLK = 568
mem_uprav.memacc = 3
--------------------------------
CLK = 569
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 570
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 571
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 572
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 573
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 574
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 575
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 576
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 577
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 578
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 579
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 9
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 580
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 581
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 582
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 583
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 584
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 585
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 586
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 587
mem_uprav.memacc = 2
--------------------------------
CLK = 588
mem_uprav.memacc = 3
--------------------------------
CLK = 589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 591
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 592
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 593
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 594
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 595
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 596
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 597
mem_uprav.memacc = 2
--------------------------------
CLK = 598
mem_uprav.memacc = 3
--------------------------------
CLK = 599
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 600
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 601
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 602
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 603
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 604
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 605
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 606
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 607
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 608
mem_uprav.memacc = 2
--------------------------------
CLK = 609
mem_uprav.memacc = 3
--------------------------------
CLK = 610
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 611
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 612
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 613
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 614
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 615
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 616
mem_uprav.memacc = 1
--------------------------------
CLK = 617
mem_uprav.memacc = 2
--------------------------------
CLK = 618
mem_uprav.memacc = 3
--------------------------------
CLK = 619
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 620
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 621
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 622
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 623
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 624
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 625
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 9
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 626
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 9
uprav.cnt = 92
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr3 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 9
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 627
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 9
mem_uprav.incmemacc = true
bus.mdr_out = 9
bus.dbus = 9
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 628
mem_uprav.memacc = 1
--------------------------------
CLK = 629
mem_uprav.memacc = 2
--------------------------------
CLK = 630
mem_uprav.memacc = 3
--------------------------------
CLK = 631
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 632
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 633
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 634
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 635
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 636
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 637
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 638
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 639
mem_uprav.memacc = 2
--------------------------------
CLK = 640
mem_uprav.memacc = 3
--------------------------------
CLK = 641
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 642
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr3 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 643
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 644
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 645
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 647
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 648
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 649
mem_uprav.memacc = 2
--------------------------------
CLK = 650
mem_uprav.memacc = 3
--------------------------------
CLK = 651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 653
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 654
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 655
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 656
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 657
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 658
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 659
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 660
mem_uprav.memacc = 2
--------------------------------
CLK = 661
mem_uprav.memacc = 3
--------------------------------
CLK = 662
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 663
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 664
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 665
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 666
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 667
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 668
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb3 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 669
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu3 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 8
exec1.mx1 = 8
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 670
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 8
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu3 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 8
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 8
uprav.bruncnd = true
--------------------------------
CLK = 671
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 672
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 673
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 674
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 675
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 676
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 677
mem_uprav.memacc = 2
--------------------------------
CLK = 678
mem_uprav.memacc = 3
--------------------------------
CLK = 679
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 680
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 681
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 682
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 683
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 684
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 685
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 686
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 687
mem_uprav.memacc = 2
--------------------------------
CLK = 688
mem_uprav.memacc = 3
--------------------------------
CLK = 689
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 690
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 691
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 692
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 693
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 694
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 695
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 696
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 697
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 698
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 699
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 700
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 701
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 702
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 703
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 704
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 705
mem_uprav.memacc = 2
--------------------------------
CLK = 706
mem_uprav.memacc = 3
--------------------------------
CLK = 707
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 708
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 709
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 710
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 711
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 712
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 713
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 714
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 715
mem_uprav.memacc = 2
--------------------------------
CLK = 716
mem_uprav.memacc = 3
--------------------------------
CLK = 717
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 718
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 719
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 720
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 721
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 722
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 723
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 724
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 725
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 726
exec1.bb = 201
exec1.bb6 = true
exec1.bb7 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 727
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 201
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 728
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 201
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 201
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 729
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 730
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 731
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 732
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 733
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 734
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 735
mem_uprav.memacc = 2
--------------------------------
CLK = 736
mem_uprav.memacc = 3
--------------------------------
CLK = 737
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 738
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 739
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 740
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 741
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 742
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 743
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 744
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 745
mem_uprav.memacc = 2
--------------------------------
CLK = 746
mem_uprav.memacc = 3
--------------------------------
CLK = 747
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 748
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 749
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 750
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 751
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 752
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 753
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 754
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 755
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 756
mem_uprav.memacc = 2
--------------------------------
CLK = 757
mem_uprav.memacc = 3
--------------------------------
CLK = 758
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 759
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 760
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 761
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 762
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 763
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 764
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 765
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 202
exec1.mx1 = 202
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 766
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 202
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.bruncnd = true
--------------------------------
CLK = 767
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 768
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 769
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 770
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 771
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 772
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 773
mem_uprav.memacc = 2
--------------------------------
CLK = 774
mem_uprav.memacc = 3
--------------------------------
CLK = 775
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 776
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 777
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 778
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 779
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 780
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 781
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 782
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 783
mem_uprav.memacc = 2
--------------------------------
CLK = 784
mem_uprav.memacc = 3
--------------------------------
CLK = 785
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 786
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 787
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 788
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 789
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 790
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 791
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 792
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 793
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 794
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 795
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 796
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 797
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 798
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 799
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 800
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 801
mem_uprav.memacc = 2
--------------------------------
CLK = 802
mem_uprav.memacc = 3
--------------------------------
CLK = 803
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 804
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 805
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 806
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 807
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 808
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 809
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 810
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 811
mem_uprav.memacc = 2
--------------------------------
CLK = 812
mem_uprav.memacc = 3
--------------------------------
CLK = 813
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 814
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 815
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 816
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 817
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 818
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 819
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 820
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 821
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 822
exec1.bb = 8
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 823
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 8
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 824
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 8
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 8
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 8
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 825
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 826
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 827
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 828
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 829
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 830
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 831
mem_uprav.memacc = 2
--------------------------------
CLK = 832
mem_uprav.memacc = 3
--------------------------------
CLK = 833
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 834
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 835
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 836
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 837
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 838
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 839
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 840
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 841
mem_uprav.memacc = 2
--------------------------------
CLK = 842
mem_uprav.memacc = 3
--------------------------------
CLK = 843
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 844
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 845
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 846
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 847
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 848
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 849
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 850
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 851
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 852
mem_uprav.memacc = 2
--------------------------------
CLK = 853
mem_uprav.memacc = 3
--------------------------------
CLK = 854
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 855
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 856
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 857
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 858
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4101
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4101
uprav.incsp = false
--------------------------------
CLK = 859
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4101
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 860
bus.wrbus = false
bus.mar_out = 4101
bus.abus = 4101
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 861
mem_uprav.memacc = 1
--------------------------------
CLK = 862
mem_uprav.memacc = 2
--------------------------------
CLK = 863
mem_uprav.memacc = 3
--------------------------------
CLK = 864
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 865
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 866
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4102
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4102
uprav.incsp = false
--------------------------------
CLK = 867
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4102
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 868
bus.wrbus = false
bus.mar_out = 4102
bus.abus = 4102
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 869
mem_uprav.memacc = 1
--------------------------------
CLK = 870
mem_uprav.memacc = 2
--------------------------------
CLK = 871
mem_uprav.memacc = 3
--------------------------------
CLK = 872
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 873
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 874
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 875
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 876
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 877
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 878
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 879
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 880
mem_uprav.memacc = 2
--------------------------------
CLK = 881
mem_uprav.memacc = 3
--------------------------------
CLK = 882
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 883
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 884
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 885
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 886
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 887
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 888
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 889
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 890
mem_uprav.memacc = 2
--------------------------------
CLK = 891
mem_uprav.memacc = 3
--------------------------------
CLK = 892
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 893
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 894
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 895
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 896
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 897
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 898
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 899
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 900
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 901
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 902
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 903
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 904
mem_uprav.memacc = 2
--------------------------------
CLK = 905
mem_uprav.memacc = 3
--------------------------------
CLK = 906
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 907
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 908
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 909
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 910
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 911
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 912
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 913
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 914
mem_uprav.memacc = 2
--------------------------------
CLK = 915
mem_uprav.memacc = 3
--------------------------------
CLK = 916
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 917
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 918
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 919
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 920
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 921
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 922
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 923
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 924
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 925
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 926
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 8
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 927
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 928
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 929
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 930
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 931
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 932
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 933
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 934
mem_uprav.memacc = 2
--------------------------------
CLK = 935
mem_uprav.memacc = 3
--------------------------------
CLK = 936
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 937
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 938
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 939
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 940
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 941
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 942
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 943
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 944
mem_uprav.memacc = 2
--------------------------------
CLK = 945
mem_uprav.memacc = 3
--------------------------------
CLK = 946
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 947
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 948
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 949
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 950
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 951
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 952
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 953
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 954
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 955
mem_uprav.memacc = 2
--------------------------------
CLK = 956
mem_uprav.memacc = 3
--------------------------------
CLK = 957
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 958
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 959
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 960
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 961
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 962
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 963
mem_uprav.memacc = 1
--------------------------------
CLK = 964
mem_uprav.memacc = 2
--------------------------------
CLK = 965
mem_uprav.memacc = 3
--------------------------------
CLK = 966
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 967
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 968
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 969
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 970
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 971
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 972
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 8
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 973
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 8
uprav.cnt = 92
exec2.NOT22 = false
bus.mdr3 = true
uprav.mp = 92
bus.mdr = 8
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 974
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 8
mem_uprav.incmemacc = true
bus.mdr_out = 8
bus.dbus = 8
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 975
mem_uprav.memacc = 1
--------------------------------
CLK = 976
mem_uprav.memacc = 2
--------------------------------
CLK = 977
mem_uprav.memacc = 3
--------------------------------
CLK = 978
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 979
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 980
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 981
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 982
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 983
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 984
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 985
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 986
mem_uprav.memacc = 2
--------------------------------
CLK = 987
mem_uprav.memacc = 3
--------------------------------
CLK = 988
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 989
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 990
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 991
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 992
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 994
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 995
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 996
mem_uprav.memacc = 2
--------------------------------
CLK = 997
mem_uprav.memacc = 3
--------------------------------
CLK = 998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1000
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1001
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1002
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1003
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1004
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1005
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1006
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1007
mem_uprav.memacc = 2
--------------------------------
CLK = 1008
mem_uprav.memacc = 3
--------------------------------
CLK = 1009
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1010
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1011
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1012
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1013
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1014
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1015
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1016
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 7
exec1.mx1 = 7
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1017
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 7
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = false
exec3.NOT33 = true
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 7
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab3 = false
exec1.ab2 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 7
uprav.bruncnd = true
--------------------------------
CLK = 1018
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1019
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1020
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1021
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1022
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1023
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1024
mem_uprav.memacc = 2
--------------------------------
CLK = 1025
mem_uprav.memacc = 3
--------------------------------
CLK = 1026
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1027
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1028
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1029
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1030
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1031
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1032
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1033
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1034
mem_uprav.memacc = 2
--------------------------------
CLK = 1035
mem_uprav.memacc = 3
--------------------------------
CLK = 1036
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1037
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1038
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1039
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1040
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1041
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1042
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1043
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1044
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1045
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1046
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1047
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1048
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1049
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1050
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1051
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1052
mem_uprav.memacc = 2
--------------------------------
CLK = 1053
mem_uprav.memacc = 3
--------------------------------
CLK = 1054
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1055
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1056
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1057
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1058
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1059
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1060
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1061
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1062
mem_uprav.memacc = 2
--------------------------------
CLK = 1063
mem_uprav.memacc = 3
--------------------------------
CLK = 1064
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1065
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1066
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1067
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1068
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1069
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1070
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1071
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1072
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1073
exec1.bb = 202
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb1 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1074
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 202
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1075
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 202
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT32 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1076
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1077
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1078
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1079
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1080
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1081
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1082
mem_uprav.memacc = 2
--------------------------------
CLK = 1083
mem_uprav.memacc = 3
--------------------------------
CLK = 1084
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1085
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1086
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1087
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1088
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1089
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1090
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1091
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1092
mem_uprav.memacc = 2
--------------------------------
CLK = 1093
mem_uprav.memacc = 3
--------------------------------
CLK = 1094
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1095
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1096
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1097
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1098
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1099
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1100
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1101
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1102
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1103
mem_uprav.memacc = 2
--------------------------------
CLK = 1104
mem_uprav.memacc = 3
--------------------------------
CLK = 1105
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1106
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1107
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1108
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1109
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1110
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1111
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1112
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 203
exec1.mx1 = 203
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1113
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 203
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 203
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.bruncnd = true
--------------------------------
CLK = 1114
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1115
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1116
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1117
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1118
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1119
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1120
mem_uprav.memacc = 2
--------------------------------
CLK = 1121
mem_uprav.memacc = 3
--------------------------------
CLK = 1122
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1123
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1124
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1125
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1126
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1127
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1128
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1129
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1130
mem_uprav.memacc = 2
--------------------------------
CLK = 1131
mem_uprav.memacc = 3
--------------------------------
CLK = 1132
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1133
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1134
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1135
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1136
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1137
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1138
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1139
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1140
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1141
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1142
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1143
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1144
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1145
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1146
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1147
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1148
mem_uprav.memacc = 2
--------------------------------
CLK = 1149
mem_uprav.memacc = 3
--------------------------------
CLK = 1150
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1151
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1152
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1153
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1154
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1155
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1156
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1157
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1158
mem_uprav.memacc = 2
--------------------------------
CLK = 1159
mem_uprav.memacc = 3
--------------------------------
CLK = 1160
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1161
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1162
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1163
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1164
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1165
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1166
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1167
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1168
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1169
exec1.bb = 7
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1170
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 7
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1171
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 7
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT32 = false
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 7
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 7
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1172
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1173
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1174
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1175
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1176
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1177
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1178
mem_uprav.memacc = 2
--------------------------------
CLK = 1179
mem_uprav.memacc = 3
--------------------------------
CLK = 1180
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1181
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1182
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1183
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1184
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1185
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1186
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1187
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1188
mem_uprav.memacc = 2
--------------------------------
CLK = 1189
mem_uprav.memacc = 3
--------------------------------
CLK = 1190
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1191
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1192
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1193
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1194
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1195
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1196
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1197
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1198
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1199
mem_uprav.memacc = 2
--------------------------------
CLK = 1200
mem_uprav.memacc = 3
--------------------------------
CLK = 1201
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1202
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1203
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1204
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1205
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4103
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4103
uprav.incsp = false
--------------------------------
CLK = 1206
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4103
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1207
bus.wrbus = false
bus.mar_out = 4103
bus.abus = 4103
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1208
mem_uprav.memacc = 1
--------------------------------
CLK = 1209
mem_uprav.memacc = 2
--------------------------------
CLK = 1210
mem_uprav.memacc = 3
--------------------------------
CLK = 1211
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1212
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1213
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4104
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4104
uprav.incsp = false
--------------------------------
CLK = 1214
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4104
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1215
bus.wrbus = false
bus.mar_out = 4104
bus.abus = 4104
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1216
mem_uprav.memacc = 1
--------------------------------
CLK = 1217
mem_uprav.memacc = 2
--------------------------------
CLK = 1218
mem_uprav.memacc = 3
--------------------------------
CLK = 1219
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1220
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1221
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1222
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1223
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1224
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1225
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1226
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1227
mem_uprav.memacc = 2
--------------------------------
CLK = 1228
mem_uprav.memacc = 3
--------------------------------
CLK = 1229
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1230
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1231
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1232
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1233
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1234
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1235
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1236
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1237
mem_uprav.memacc = 2
--------------------------------
CLK = 1238
mem_uprav.memacc = 3
--------------------------------
CLK = 1239
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1240
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1241
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1242
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1243
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1244
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1245
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1246
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1247
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1248
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1249
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1250
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1251
mem_uprav.memacc = 2
--------------------------------
CLK = 1252
mem_uprav.memacc = 3
--------------------------------
CLK = 1253
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1254
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1255
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1256
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1257
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1258
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1259
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1260
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1261
mem_uprav.memacc = 2
--------------------------------
CLK = 1262
mem_uprav.memacc = 3
--------------------------------
CLK = 1263
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1264
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1265
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1266
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1267
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1268
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1269
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1270
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1271
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1272
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1273
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 7
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1274
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1275
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1276
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1277
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1278
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1279
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1280
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1281
mem_uprav.memacc = 2
--------------------------------
CLK = 1282
mem_uprav.memacc = 3
--------------------------------
CLK = 1283
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1284
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1285
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1286
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1287
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1288
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1289
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1290
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1291
mem_uprav.memacc = 2
--------------------------------
CLK = 1292
mem_uprav.memacc = 3
--------------------------------
CLK = 1293
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1294
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1295
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1296
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1297
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1298
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1300
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1301
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1302
mem_uprav.memacc = 2
--------------------------------
CLK = 1303
mem_uprav.memacc = 3
--------------------------------
CLK = 1304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1306
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1307
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 1308
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 1309
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1310
mem_uprav.memacc = 1
--------------------------------
CLK = 1311
mem_uprav.memacc = 2
--------------------------------
CLK = 1312
mem_uprav.memacc = 3
--------------------------------
CLK = 1313
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1314
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1315
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 1316
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 1317
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1318
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1319
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 7
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 1320
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 7
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 7
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 1321
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 7
mem_uprav.incmemacc = true
bus.mdr_out = 7
bus.dbus = 7
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1322
mem_uprav.memacc = 1
--------------------------------
CLK = 1323
mem_uprav.memacc = 2
--------------------------------
CLK = 1324
mem_uprav.memacc = 3
--------------------------------
CLK = 1325
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1326
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1327
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1328
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1329
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1330
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1331
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1332
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 1333
mem_uprav.memacc = 2
--------------------------------
CLK = 1334
mem_uprav.memacc = 3
--------------------------------
CLK = 1335
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1336
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1337
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1338
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1339
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1341
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1342
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1343
mem_uprav.memacc = 2
--------------------------------
CLK = 1344
mem_uprav.memacc = 3
--------------------------------
CLK = 1345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1347
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1348
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1349
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1350
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1351
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1352
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1353
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1354
mem_uprav.memacc = 2
--------------------------------
CLK = 1355
mem_uprav.memacc = 3
--------------------------------
CLK = 1356
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1357
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1358
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1359
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1360
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1361
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1362
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb2 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1363
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 6
exec1.mx1 = 6
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1364
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 6
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu2 = false
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 6
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 6
uprav.bruncnd = true
--------------------------------
CLK = 1365
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1366
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1367
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1368
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1369
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1370
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1371
mem_uprav.memacc = 2
--------------------------------
CLK = 1372
mem_uprav.memacc = 3
--------------------------------
CLK = 1373
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1374
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1375
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1376
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1377
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1378
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1379
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1380
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1381
mem_uprav.memacc = 2
--------------------------------
CLK = 1382
mem_uprav.memacc = 3
--------------------------------
CLK = 1383
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1384
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1385
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1386
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1387
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1388
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1389
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1390
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1391
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1392
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1393
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1394
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1395
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1396
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1397
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1398
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1399
mem_uprav.memacc = 2
--------------------------------
CLK = 1400
mem_uprav.memacc = 3
--------------------------------
CLK = 1401
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1402
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1403
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1404
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1405
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1406
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1407
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1408
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1409
mem_uprav.memacc = 2
--------------------------------
CLK = 1410
mem_uprav.memacc = 3
--------------------------------
CLK = 1411
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1412
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1413
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1414
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1415
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1416
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1417
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1418
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1419
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1420
exec1.bb = 203
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1421
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 203
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1422
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 203
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT32 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 203
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1423
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1424
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1425
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1426
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1427
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1428
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1429
mem_uprav.memacc = 2
--------------------------------
CLK = 1430
mem_uprav.memacc = 3
--------------------------------
CLK = 1431
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1432
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1433
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1434
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1435
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1436
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1437
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1438
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1439
mem_uprav.memacc = 2
--------------------------------
CLK = 1440
mem_uprav.memacc = 3
--------------------------------
CLK = 1441
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1442
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1443
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1444
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1445
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1446
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1447
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1448
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1449
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1450
mem_uprav.memacc = 2
--------------------------------
CLK = 1451
mem_uprav.memacc = 3
--------------------------------
CLK = 1452
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1453
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1454
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1455
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1456
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1457
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1458
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1459
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
uprav.cnt = 141
exec1.alu = 204
exec1.mx1 = 204
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1460
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 204
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab2 = true
exec1.ab1 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.bruncnd = true
--------------------------------
CLK = 1461
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1462
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1463
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1464
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1465
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1466
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1467
mem_uprav.memacc = 2
--------------------------------
CLK = 1468
mem_uprav.memacc = 3
--------------------------------
CLK = 1469
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1470
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1471
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1472
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1473
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1474
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1475
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1476
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1477
mem_uprav.memacc = 2
--------------------------------
CLK = 1478
mem_uprav.memacc = 3
--------------------------------
CLK = 1479
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1480
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1481
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1482
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1483
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1484
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1485
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1486
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1487
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1488
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1489
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1490
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1491
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1492
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1493
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1494
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1495
mem_uprav.memacc = 2
--------------------------------
CLK = 1496
mem_uprav.memacc = 3
--------------------------------
CLK = 1497
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1498
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1499
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1500
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1501
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1502
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1503
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1504
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1505
mem_uprav.memacc = 2
--------------------------------
CLK = 1506
mem_uprav.memacc = 3
--------------------------------
CLK = 1507
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1508
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1509
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1510
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1511
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1512
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1513
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1514
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1515
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1516
exec1.bb = 6
exec1.bb0 = false
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1517
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 6
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1518
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 6
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 6
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 6
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1519
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1520
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1521
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1522
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1523
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1524
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1525
mem_uprav.memacc = 2
--------------------------------
CLK = 1526
mem_uprav.memacc = 3
--------------------------------
CLK = 1527
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1528
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1529
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1530
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1531
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1532
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1533
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1534
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1535
mem_uprav.memacc = 2
--------------------------------
CLK = 1536
mem_uprav.memacc = 3
--------------------------------
CLK = 1537
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1538
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1539
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1540
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1541
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1542
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1543
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1544
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1545
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1546
mem_uprav.memacc = 2
--------------------------------
CLK = 1547
mem_uprav.memacc = 3
--------------------------------
CLK = 1548
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1549
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1550
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1551
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1552
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4105
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4105
uprav.incsp = false
--------------------------------
CLK = 1553
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4105
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1554
bus.wrbus = false
bus.mar_out = 4105
bus.abus = 4105
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1555
mem_uprav.memacc = 1
--------------------------------
CLK = 1556
mem_uprav.memacc = 2
--------------------------------
CLK = 1557
mem_uprav.memacc = 3
--------------------------------
CLK = 1558
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1559
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1560
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4106
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4106
uprav.incsp = false
--------------------------------
CLK = 1561
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4106
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1562
bus.wrbus = false
bus.mar_out = 4106
bus.abus = 4106
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1563
mem_uprav.memacc = 1
--------------------------------
CLK = 1564
mem_uprav.memacc = 2
--------------------------------
CLK = 1565
mem_uprav.memacc = 3
--------------------------------
CLK = 1566
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1567
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1568
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1569
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1570
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1571
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1572
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1573
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1574
mem_uprav.memacc = 2
--------------------------------
CLK = 1575
mem_uprav.memacc = 3
--------------------------------
CLK = 1576
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1577
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1578
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1579
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1580
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1581
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1582
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1583
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1584
mem_uprav.memacc = 2
--------------------------------
CLK = 1585
mem_uprav.memacc = 3
--------------------------------
CLK = 1586
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1587
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1588
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1589
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1590
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1591
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1592
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1593
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1594
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1595
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1596
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1597
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1598
mem_uprav.memacc = 2
--------------------------------
CLK = 1599
mem_uprav.memacc = 3
--------------------------------
CLK = 1600
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1601
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1602
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1603
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1604
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1605
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1606
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1607
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1608
mem_uprav.memacc = 2
--------------------------------
CLK = 1609
mem_uprav.memacc = 3
--------------------------------
CLK = 1610
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1611
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1612
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1613
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1614
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1615
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1616
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1617
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1618
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1619
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1620
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 6
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1621
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1622
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1623
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1624
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1625
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1626
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1627
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1628
mem_uprav.memacc = 2
--------------------------------
CLK = 1629
mem_uprav.memacc = 3
--------------------------------
CLK = 1630
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1631
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1632
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1633
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1634
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1635
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1636
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1637
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1638
mem_uprav.memacc = 2
--------------------------------
CLK = 1639
mem_uprav.memacc = 3
--------------------------------
CLK = 1640
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1641
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1642
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1643
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1644
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1645
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1647
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1648
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1649
mem_uprav.memacc = 2
--------------------------------
CLK = 1650
mem_uprav.memacc = 3
--------------------------------
CLK = 1651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1653
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1654
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 1655
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 1656
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1657
mem_uprav.memacc = 1
--------------------------------
CLK = 1658
mem_uprav.memacc = 2
--------------------------------
CLK = 1659
mem_uprav.memacc = 3
--------------------------------
CLK = 1660
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1661
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1662
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 1663
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 1664
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1665
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1666
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 6
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 1667
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 6
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
uprav.mp = 92
bus.mdr = 6
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 1668
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 6
mem_uprav.incmemacc = true
bus.mdr_out = 6
bus.dbus = 6
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1669
mem_uprav.memacc = 1
--------------------------------
CLK = 1670
mem_uprav.memacc = 2
--------------------------------
CLK = 1671
mem_uprav.memacc = 3
--------------------------------
CLK = 1672
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1673
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1674
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1675
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1676
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1677
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1678
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1679
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 1680
mem_uprav.memacc = 2
--------------------------------
CLK = 1681
mem_uprav.memacc = 3
--------------------------------
CLK = 1682
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1683
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1684
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1685
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1686
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1687
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1688
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1689
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1690
mem_uprav.memacc = 2
--------------------------------
CLK = 1691
mem_uprav.memacc = 3
--------------------------------
CLK = 1692
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1693
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1694
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1695
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1696
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1697
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1698
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1699
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1700
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1701
mem_uprav.memacc = 2
--------------------------------
CLK = 1702
mem_uprav.memacc = 3
--------------------------------
CLK = 1703
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1704
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1705
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1706
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1707
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1708
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1709
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb2 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1710
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 5
exec1.mx1 = 5
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1711
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 5
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu2 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 5
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 5
uprav.bruncnd = true
--------------------------------
CLK = 1712
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1713
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1714
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1715
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1716
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1717
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1718
mem_uprav.memacc = 2
--------------------------------
CLK = 1719
mem_uprav.memacc = 3
--------------------------------
CLK = 1720
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1721
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1722
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1723
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1724
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1725
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1726
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1727
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1728
mem_uprav.memacc = 2
--------------------------------
CLK = 1729
mem_uprav.memacc = 3
--------------------------------
CLK = 1730
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1731
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1732
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1733
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1734
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1735
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1736
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1737
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1738
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1739
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1740
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1741
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1742
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1743
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1744
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1745
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1746
mem_uprav.memacc = 2
--------------------------------
CLK = 1747
mem_uprav.memacc = 3
--------------------------------
CLK = 1748
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1749
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1750
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1751
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1752
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1753
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1754
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1755
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1756
mem_uprav.memacc = 2
--------------------------------
CLK = 1757
mem_uprav.memacc = 3
--------------------------------
CLK = 1758
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1759
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1760
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1761
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1762
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1763
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1764
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1765
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1766
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1767
exec1.bb = 204
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1768
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 204
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1769
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 204
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1770
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1771
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1772
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1773
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1774
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1775
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 1776
mem_uprav.memacc = 2
--------------------------------
CLK = 1777
mem_uprav.memacc = 3
--------------------------------
CLK = 1778
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1779
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1780
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 1781
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1782
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1783
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1784
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1785
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 1786
mem_uprav.memacc = 2
--------------------------------
CLK = 1787
mem_uprav.memacc = 3
--------------------------------
CLK = 1788
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1789
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1790
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1791
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1792
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1793
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1794
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1795
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1796
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1797
mem_uprav.memacc = 2
--------------------------------
CLK = 1798
mem_uprav.memacc = 3
--------------------------------
CLK = 1799
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1800
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1801
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 1802
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 1803
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 1804
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 1805
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 1806
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 205
exec1.mx1 = 205
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1807
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 205
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 205
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.bruncnd = true
--------------------------------
CLK = 1808
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1809
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1810
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1811
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1812
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1813
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1814
mem_uprav.memacc = 2
--------------------------------
CLK = 1815
mem_uprav.memacc = 3
--------------------------------
CLK = 1816
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1817
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1818
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1819
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1820
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1821
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1822
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1823
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1824
mem_uprav.memacc = 2
--------------------------------
CLK = 1825
mem_uprav.memacc = 3
--------------------------------
CLK = 1826
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1827
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1828
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1829
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1830
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1831
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1832
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1833
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 1834
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 1835
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 1836
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1837
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1838
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1839
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1840
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1841
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1842
mem_uprav.memacc = 2
--------------------------------
CLK = 1843
mem_uprav.memacc = 3
--------------------------------
CLK = 1844
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1845
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1846
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 1847
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1848
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1849
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1850
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1851
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1852
mem_uprav.memacc = 2
--------------------------------
CLK = 1853
mem_uprav.memacc = 3
--------------------------------
CLK = 1854
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1855
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1856
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1857
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1858
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1859
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1860
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1861
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1862
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1863
exec1.bb = 5
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1864
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 5
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1865
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 5
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 5
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 5
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1866
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1867
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1868
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1869
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1870
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1871
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 1872
mem_uprav.memacc = 2
--------------------------------
CLK = 1873
mem_uprav.memacc = 3
--------------------------------
CLK = 1874
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1875
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1876
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 1877
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1878
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1879
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1880
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1881
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 1882
mem_uprav.memacc = 2
--------------------------------
CLK = 1883
mem_uprav.memacc = 3
--------------------------------
CLK = 1884
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1885
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1886
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1887
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1888
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1889
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1890
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1891
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1892
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 1893
mem_uprav.memacc = 2
--------------------------------
CLK = 1894
mem_uprav.memacc = 3
--------------------------------
CLK = 1895
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1896
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1897
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 1898
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 1899
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4107
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4107
uprav.incsp = false
--------------------------------
CLK = 1900
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4107
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 1901
bus.wrbus = false
bus.mar_out = 4107
bus.abus = 4107
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1902
mem_uprav.memacc = 1
--------------------------------
CLK = 1903
mem_uprav.memacc = 2
--------------------------------
CLK = 1904
mem_uprav.memacc = 3
--------------------------------
CLK = 1905
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1906
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1907
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4108
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4108
uprav.incsp = false
--------------------------------
CLK = 1908
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4108
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 1909
bus.wrbus = false
bus.mar_out = 4108
bus.abus = 4108
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1910
mem_uprav.memacc = 1
--------------------------------
CLK = 1911
mem_uprav.memacc = 2
--------------------------------
CLK = 1912
mem_uprav.memacc = 3
--------------------------------
CLK = 1913
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1914
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 1915
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1916
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1917
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1918
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1919
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1920
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 1921
mem_uprav.memacc = 2
--------------------------------
CLK = 1922
mem_uprav.memacc = 3
--------------------------------
CLK = 1923
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1924
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1925
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 1926
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1927
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1928
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1929
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1930
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 1931
mem_uprav.memacc = 2
--------------------------------
CLK = 1932
mem_uprav.memacc = 3
--------------------------------
CLK = 1933
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1934
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1935
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1936
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1937
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 1938
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 1939
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 1940
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1941
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1942
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1943
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1944
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 1945
mem_uprav.memacc = 2
--------------------------------
CLK = 1946
mem_uprav.memacc = 3
--------------------------------
CLK = 1947
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1948
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1949
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 1950
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1951
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1952
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1953
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1954
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 1955
mem_uprav.memacc = 2
--------------------------------
CLK = 1956
mem_uprav.memacc = 3
--------------------------------
CLK = 1957
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1958
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1959
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1960
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1961
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 1962
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 1963
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 1964
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 1965
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 1966
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 1967
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 5
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 1968
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 1969
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 1970
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 1971
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 1972
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 1973
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1974
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 1975
mem_uprav.memacc = 2
--------------------------------
CLK = 1976
mem_uprav.memacc = 3
--------------------------------
CLK = 1977
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1978
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1979
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 1980
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 1981
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 1982
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 1983
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 1984
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 1985
mem_uprav.memacc = 2
--------------------------------
CLK = 1986
mem_uprav.memacc = 3
--------------------------------
CLK = 1987
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1988
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 1989
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 1990
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 1991
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 1992
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 1993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 1994
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 1995
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 1996
mem_uprav.memacc = 2
--------------------------------
CLK = 1997
mem_uprav.memacc = 3
--------------------------------
CLK = 1998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 1999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2000
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2001
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2002
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2003
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2004
mem_uprav.memacc = 1
--------------------------------
CLK = 2005
mem_uprav.memacc = 2
--------------------------------
CLK = 2006
mem_uprav.memacc = 3
--------------------------------
CLK = 2007
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2008
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2009
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2010
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2011
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2012
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2013
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 5
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2014
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 5
uprav.cnt = 92
exec2.NOT16 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 5
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2015
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 5
mem_uprav.incmemacc = true
bus.mdr_out = 5
bus.dbus = 5
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2016
mem_uprav.memacc = 1
--------------------------------
CLK = 2017
mem_uprav.memacc = 2
--------------------------------
CLK = 2018
mem_uprav.memacc = 3
--------------------------------
CLK = 2019
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2020
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2021
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2022
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2023
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2024
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2025
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2026
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2027
mem_uprav.memacc = 2
--------------------------------
CLK = 2028
mem_uprav.memacc = 3
--------------------------------
CLK = 2029
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2030
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2031
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2032
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2033
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2034
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2035
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2036
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2037
mem_uprav.memacc = 2
--------------------------------
CLK = 2038
mem_uprav.memacc = 3
--------------------------------
CLK = 2039
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2040
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2041
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2042
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2043
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2044
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2045
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2046
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2047
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2048
mem_uprav.memacc = 2
--------------------------------
CLK = 2049
mem_uprav.memacc = 3
--------------------------------
CLK = 2050
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2051
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2052
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2053
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2054
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2055
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2056
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb2 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2057
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu2 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 4
exec1.mx1 = 4
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2058
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 4
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu2 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 4
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 4
uprav.bruncnd = true
--------------------------------
CLK = 2059
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2060
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2061
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2062
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2063
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2064
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2065
mem_uprav.memacc = 2
--------------------------------
CLK = 2066
mem_uprav.memacc = 3
--------------------------------
CLK = 2067
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2068
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2069
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2070
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2071
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2072
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2073
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2074
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2075
mem_uprav.memacc = 2
--------------------------------
CLK = 2076
mem_uprav.memacc = 3
--------------------------------
CLK = 2077
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2078
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2079
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2080
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2081
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2082
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2083
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2084
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2085
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2086
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2087
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2088
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2089
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2090
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2091
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2092
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2093
mem_uprav.memacc = 2
--------------------------------
CLK = 2094
mem_uprav.memacc = 3
--------------------------------
CLK = 2095
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2096
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2097
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2098
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2099
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2100
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2101
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2102
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2103
mem_uprav.memacc = 2
--------------------------------
CLK = 2104
mem_uprav.memacc = 3
--------------------------------
CLK = 2105
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2106
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2107
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2108
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2109
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2110
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2111
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2112
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2113
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2114
exec1.bb = 205
exec1.bb6 = true
exec1.bb7 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2115
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 205
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2116
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 205
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 205
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2117
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2118
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2119
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2120
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2121
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2122
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2123
mem_uprav.memacc = 2
--------------------------------
CLK = 2124
mem_uprav.memacc = 3
--------------------------------
CLK = 2125
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2126
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2127
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2128
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2129
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2130
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2131
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2132
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2133
mem_uprav.memacc = 2
--------------------------------
CLK = 2134
mem_uprav.memacc = 3
--------------------------------
CLK = 2135
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2136
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2137
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2138
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2139
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2140
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2141
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2142
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2143
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2144
mem_uprav.memacc = 2
--------------------------------
CLK = 2145
mem_uprav.memacc = 3
--------------------------------
CLK = 2146
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2147
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2148
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2149
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2150
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2151
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2152
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2153
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 206
exec1.mx1 = 206
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2154
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 206
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.bruncnd = true
--------------------------------
CLK = 2155
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2156
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2157
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2158
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2159
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2160
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2161
mem_uprav.memacc = 2
--------------------------------
CLK = 2162
mem_uprav.memacc = 3
--------------------------------
CLK = 2163
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2164
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2165
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2166
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2167
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2168
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2169
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2170
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2171
mem_uprav.memacc = 2
--------------------------------
CLK = 2172
mem_uprav.memacc = 3
--------------------------------
CLK = 2173
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2174
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2175
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2176
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2177
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2178
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2179
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2180
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2181
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2182
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2183
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2184
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2185
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2186
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2187
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2188
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2189
mem_uprav.memacc = 2
--------------------------------
CLK = 2190
mem_uprav.memacc = 3
--------------------------------
CLK = 2191
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2192
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2193
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2194
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2195
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2196
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2197
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2198
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2199
mem_uprav.memacc = 2
--------------------------------
CLK = 2200
mem_uprav.memacc = 3
--------------------------------
CLK = 2201
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2202
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2203
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2204
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2205
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2206
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2207
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2208
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2209
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2210
exec1.bb = 4
exec1.bb0 = false
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2211
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 4
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2212
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 4
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 4
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 4
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2213
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2214
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2215
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2216
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2217
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2218
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2219
mem_uprav.memacc = 2
--------------------------------
CLK = 2220
mem_uprav.memacc = 3
--------------------------------
CLK = 2221
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2222
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2223
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2224
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2225
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2226
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2227
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2228
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2229
mem_uprav.memacc = 2
--------------------------------
CLK = 2230
mem_uprav.memacc = 3
--------------------------------
CLK = 2231
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2232
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2233
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2234
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2235
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2236
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2237
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2238
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2239
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2240
mem_uprav.memacc = 2
--------------------------------
CLK = 2241
mem_uprav.memacc = 3
--------------------------------
CLK = 2242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2244
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2245
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2246
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4109
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4109
uprav.incsp = false
--------------------------------
CLK = 2247
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4109
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2248
bus.wrbus = false
bus.mar_out = 4109
bus.abus = 4109
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2249
mem_uprav.memacc = 1
--------------------------------
CLK = 2250
mem_uprav.memacc = 2
--------------------------------
CLK = 2251
mem_uprav.memacc = 3
--------------------------------
CLK = 2252
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2253
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2254
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4110
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4110
uprav.incsp = false
--------------------------------
CLK = 2255
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4110
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2256
bus.wrbus = false
bus.mar_out = 4110
bus.abus = 4110
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2257
mem_uprav.memacc = 1
--------------------------------
CLK = 2258
mem_uprav.memacc = 2
--------------------------------
CLK = 2259
mem_uprav.memacc = 3
--------------------------------
CLK = 2260
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2261
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2262
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2263
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2264
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2265
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2266
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2267
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2268
mem_uprav.memacc = 2
--------------------------------
CLK = 2269
mem_uprav.memacc = 3
--------------------------------
CLK = 2270
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2271
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2272
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2273
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2274
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2275
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2276
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2277
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2278
mem_uprav.memacc = 2
--------------------------------
CLK = 2279
mem_uprav.memacc = 3
--------------------------------
CLK = 2280
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2281
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2282
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2283
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2284
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2285
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2286
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2287
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2288
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2289
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2290
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2291
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2292
mem_uprav.memacc = 2
--------------------------------
CLK = 2293
mem_uprav.memacc = 3
--------------------------------
CLK = 2294
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2295
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2296
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2297
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2298
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2299
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2300
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2301
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2302
mem_uprav.memacc = 2
--------------------------------
CLK = 2303
mem_uprav.memacc = 3
--------------------------------
CLK = 2304
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2305
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2306
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2307
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2308
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2309
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2310
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2311
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2312
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2313
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2314
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 4
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2315
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2316
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2317
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2318
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2319
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2320
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2321
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2322
mem_uprav.memacc = 2
--------------------------------
CLK = 2323
mem_uprav.memacc = 3
--------------------------------
CLK = 2324
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2325
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2326
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 2327
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2328
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2329
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2330
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2331
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 2332
mem_uprav.memacc = 2
--------------------------------
CLK = 2333
mem_uprav.memacc = 3
--------------------------------
CLK = 2334
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2335
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2336
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2337
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2338
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2339
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2341
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2342
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2343
mem_uprav.memacc = 2
--------------------------------
CLK = 2344
mem_uprav.memacc = 3
--------------------------------
CLK = 2345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2347
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2348
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2349
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2350
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2351
mem_uprav.memacc = 1
--------------------------------
CLK = 2352
mem_uprav.memacc = 2
--------------------------------
CLK = 2353
mem_uprav.memacc = 3
--------------------------------
CLK = 2354
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2355
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2356
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2357
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2358
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2359
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2360
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 4
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2361
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 4
uprav.cnt = 92
exec2.NOT20 = false
bus.mdr2 = true
uprav.mp = 92
bus.mdr = 4
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2362
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 4
mem_uprav.incmemacc = true
bus.mdr_out = 4
bus.dbus = 4
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2363
mem_uprav.memacc = 1
--------------------------------
CLK = 2364
mem_uprav.memacc = 2
--------------------------------
CLK = 2365
mem_uprav.memacc = 3
--------------------------------
CLK = 2366
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2367
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2368
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2369
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2370
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2371
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2372
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2373
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2374
mem_uprav.memacc = 2
--------------------------------
CLK = 2375
mem_uprav.memacc = 3
--------------------------------
CLK = 2376
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2377
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr2 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2378
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2379
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2380
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2381
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2382
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2383
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2384
mem_uprav.memacc = 2
--------------------------------
CLK = 2385
mem_uprav.memacc = 3
--------------------------------
CLK = 2386
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2387
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2388
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2389
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2390
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2391
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2392
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2393
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2394
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2395
mem_uprav.memacc = 2
--------------------------------
CLK = 2396
mem_uprav.memacc = 3
--------------------------------
CLK = 2397
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2398
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2399
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2400
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2401
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2402
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2403
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb2 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2404
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 3
exec1.mx1 = 3
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2405
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 3
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = true
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 3
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab2 = false
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 3
uprav.bruncnd = true
--------------------------------
CLK = 2406
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2407
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2408
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2409
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2410
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2411
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2412
mem_uprav.memacc = 2
--------------------------------
CLK = 2413
mem_uprav.memacc = 3
--------------------------------
CLK = 2414
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2415
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2416
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2417
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2418
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2419
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2420
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2421
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2422
mem_uprav.memacc = 2
--------------------------------
CLK = 2423
mem_uprav.memacc = 3
--------------------------------
CLK = 2424
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2425
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2426
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2427
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2428
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2429
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2430
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2431
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2432
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2433
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2434
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2435
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2436
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2437
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2438
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2439
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2440
mem_uprav.memacc = 2
--------------------------------
CLK = 2441
mem_uprav.memacc = 3
--------------------------------
CLK = 2442
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2443
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2444
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2445
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2446
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2447
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2448
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2449
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2450
mem_uprav.memacc = 2
--------------------------------
CLK = 2451
mem_uprav.memacc = 3
--------------------------------
CLK = 2452
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2453
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2454
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2455
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2456
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2457
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2458
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2459
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2460
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2461
exec1.bb = 206
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb1 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2462
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 206
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2463
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 206
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
exec3.NOT32 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2464
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2465
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2466
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2467
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2468
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2469
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2470
mem_uprav.memacc = 2
--------------------------------
CLK = 2471
mem_uprav.memacc = 3
--------------------------------
CLK = 2472
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2473
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2474
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2475
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2476
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2477
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2478
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2479
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2480
mem_uprav.memacc = 2
--------------------------------
CLK = 2481
mem_uprav.memacc = 3
--------------------------------
CLK = 2482
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2483
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2484
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2485
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2486
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2487
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2488
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2489
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2490
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2491
mem_uprav.memacc = 2
--------------------------------
CLK = 2492
mem_uprav.memacc = 3
--------------------------------
CLK = 2493
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2494
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2495
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2496
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2497
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2498
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2499
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2500
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 207
exec1.mx1 = 207
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2501
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 207
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 207
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.bruncnd = true
--------------------------------
CLK = 2502
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2503
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2504
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2505
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2506
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2507
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2508
mem_uprav.memacc = 2
--------------------------------
CLK = 2509
mem_uprav.memacc = 3
--------------------------------
CLK = 2510
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2511
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2512
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2513
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2514
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2515
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2516
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2517
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2518
mem_uprav.memacc = 2
--------------------------------
CLK = 2519
mem_uprav.memacc = 3
--------------------------------
CLK = 2520
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2521
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2522
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2523
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2524
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2525
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2526
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2527
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2528
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2529
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2530
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2531
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2532
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2533
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2534
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2535
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2536
mem_uprav.memacc = 2
--------------------------------
CLK = 2537
mem_uprav.memacc = 3
--------------------------------
CLK = 2538
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2539
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2540
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2541
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2542
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2543
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2544
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2545
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2546
mem_uprav.memacc = 2
--------------------------------
CLK = 2547
mem_uprav.memacc = 3
--------------------------------
CLK = 2548
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2549
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2550
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2551
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2552
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2553
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2554
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2555
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2556
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2557
exec1.bb = 3
exec1.bb1 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2558
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 3
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2559
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 3
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 3
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 3
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2560
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2561
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2562
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2563
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2564
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2565
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2566
mem_uprav.memacc = 2
--------------------------------
CLK = 2567
mem_uprav.memacc = 3
--------------------------------
CLK = 2568
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2569
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2570
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2571
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2572
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2573
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2574
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2575
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2576
mem_uprav.memacc = 2
--------------------------------
CLK = 2577
mem_uprav.memacc = 3
--------------------------------
CLK = 2578
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2579
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2580
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2581
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2582
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2583
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2584
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2585
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2586
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2587
mem_uprav.memacc = 2
--------------------------------
CLK = 2588
mem_uprav.memacc = 3
--------------------------------
CLK = 2589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2591
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2592
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2593
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4111
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4111
uprav.incsp = false
--------------------------------
CLK = 2594
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4111
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2595
bus.wrbus = false
bus.mar_out = 4111
bus.abus = 4111
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2596
mem_uprav.memacc = 1
--------------------------------
CLK = 2597
mem_uprav.memacc = 2
--------------------------------
CLK = 2598
mem_uprav.memacc = 3
--------------------------------
CLK = 2599
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2600
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2601
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4112
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4112
uprav.incsp = false
--------------------------------
CLK = 2602
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4112
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2603
bus.wrbus = false
bus.mar_out = 4112
bus.abus = 4112
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2604
mem_uprav.memacc = 1
--------------------------------
CLK = 2605
mem_uprav.memacc = 2
--------------------------------
CLK = 2606
mem_uprav.memacc = 3
--------------------------------
CLK = 2607
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2608
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2609
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2610
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2611
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2612
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2613
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2614
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2615
mem_uprav.memacc = 2
--------------------------------
CLK = 2616
mem_uprav.memacc = 3
--------------------------------
CLK = 2617
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2618
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2619
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2620
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2621
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2622
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2623
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2624
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2625
mem_uprav.memacc = 2
--------------------------------
CLK = 2626
mem_uprav.memacc = 3
--------------------------------
CLK = 2627
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2628
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2629
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2630
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2631
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2632
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2633
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2634
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2635
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2636
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2637
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2638
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2639
mem_uprav.memacc = 2
--------------------------------
CLK = 2640
mem_uprav.memacc = 3
--------------------------------
CLK = 2641
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2642
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2643
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2644
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2645
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2646
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2647
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2648
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2649
mem_uprav.memacc = 2
--------------------------------
CLK = 2650
mem_uprav.memacc = 3
--------------------------------
CLK = 2651
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2652
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2653
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2654
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2655
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2656
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2657
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2658
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2659
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2660
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2661
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 3
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2662
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2663
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2664
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2665
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2666
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2667
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2668
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2669
mem_uprav.memacc = 2
--------------------------------
CLK = 2670
mem_uprav.memacc = 3
--------------------------------
CLK = 2671
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2672
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2673
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 2674
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2675
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2676
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2677
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2678
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 2679
mem_uprav.memacc = 2
--------------------------------
CLK = 2680
mem_uprav.memacc = 3
--------------------------------
CLK = 2681
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2682
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2683
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2684
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2685
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2686
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2687
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2688
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2689
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2690
mem_uprav.memacc = 2
--------------------------------
CLK = 2691
mem_uprav.memacc = 3
--------------------------------
CLK = 2692
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2693
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2694
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2695
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 2696
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 2697
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2698
mem_uprav.memacc = 1
--------------------------------
CLK = 2699
mem_uprav.memacc = 2
--------------------------------
CLK = 2700
mem_uprav.memacc = 3
--------------------------------
CLK = 2701
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2702
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2703
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 2704
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 2705
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2706
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2707
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 3
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 2708
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 3
uprav.cnt = 92
exec2.NOT18 = false
exec2.NOT16 = false
bus.mdr1 = true
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 3
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 2709
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 3
mem_uprav.incmemacc = true
bus.mdr_out = 3
bus.dbus = 3
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2710
mem_uprav.memacc = 1
--------------------------------
CLK = 2711
mem_uprav.memacc = 2
--------------------------------
CLK = 2712
mem_uprav.memacc = 3
--------------------------------
CLK = 2713
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2714
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2715
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2716
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2717
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2718
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2719
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2720
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 2721
mem_uprav.memacc = 2
--------------------------------
CLK = 2722
mem_uprav.memacc = 3
--------------------------------
CLK = 2723
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2724
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2725
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2726
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2727
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2728
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2729
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2730
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2731
mem_uprav.memacc = 2
--------------------------------
CLK = 2732
mem_uprav.memacc = 3
--------------------------------
CLK = 2733
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2734
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2735
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2736
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2737
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2738
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2739
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2740
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2741
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2742
mem_uprav.memacc = 2
--------------------------------
CLK = 2743
mem_uprav.memacc = 3
--------------------------------
CLK = 2744
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2745
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2746
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2747
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2748
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2749
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2750
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb1 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2751
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 2
exec1.mx1 = 2
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2752
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 2
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 2
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 2
uprav.bruncnd = true
--------------------------------
CLK = 2753
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2754
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2755
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2756
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2757
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2758
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2759
mem_uprav.memacc = 2
--------------------------------
CLK = 2760
mem_uprav.memacc = 3
--------------------------------
CLK = 2761
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2762
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2763
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2764
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2765
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2766
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2767
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2768
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2769
mem_uprav.memacc = 2
--------------------------------
CLK = 2770
mem_uprav.memacc = 3
--------------------------------
CLK = 2771
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2772
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2773
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2774
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2775
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2776
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2777
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2778
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2779
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2780
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2781
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2782
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2783
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2784
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2785
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2786
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2787
mem_uprav.memacc = 2
--------------------------------
CLK = 2788
mem_uprav.memacc = 3
--------------------------------
CLK = 2789
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2790
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2791
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2792
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2793
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2794
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2795
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2796
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2797
mem_uprav.memacc = 2
--------------------------------
CLK = 2798
mem_uprav.memacc = 3
--------------------------------
CLK = 2799
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2800
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2801
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2802
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2803
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2804
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2805
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2806
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2807
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2808
exec1.bb = 207
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2809
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 207
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2810
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 207
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
exec3.NOT32 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 207
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2811
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2812
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2813
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2814
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2815
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2816
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 2817
mem_uprav.memacc = 2
--------------------------------
CLK = 2818
mem_uprav.memacc = 3
--------------------------------
CLK = 2819
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2820
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2821
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 2822
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2823
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2824
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2825
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2826
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 2827
mem_uprav.memacc = 2
--------------------------------
CLK = 2828
mem_uprav.memacc = 3
--------------------------------
CLK = 2829
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2830
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2831
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2832
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2833
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2834
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2835
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2836
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2837
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2838
mem_uprav.memacc = 2
--------------------------------
CLK = 2839
mem_uprav.memacc = 3
--------------------------------
CLK = 2840
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2841
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2842
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 2843
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 2844
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 2845
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 2846
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 2847
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
uprav.cnt = 141
exec1.alu = 208
exec1.mx1 = 208
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2848
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 208
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT34 = false
exec3.NOT30 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab4 = true
exec1.ab3 = false
exec1.ab2 = false
exec1.ab1 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.bruncnd = true
--------------------------------
CLK = 2849
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2850
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2851
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2852
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2853
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2854
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 2855
mem_uprav.memacc = 2
--------------------------------
CLK = 2856
mem_uprav.memacc = 3
--------------------------------
CLK = 2857
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2858
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2859
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2860
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2861
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2862
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2863
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2864
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 2865
mem_uprav.memacc = 2
--------------------------------
CLK = 2866
mem_uprav.memacc = 3
--------------------------------
CLK = 2867
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2868
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2869
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2870
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2871
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2872
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2873
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2874
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 2875
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 2876
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 2877
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2878
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2879
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2880
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2881
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2882
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2883
mem_uprav.memacc = 2
--------------------------------
CLK = 2884
mem_uprav.memacc = 3
--------------------------------
CLK = 2885
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2886
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2887
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 2888
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2889
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2890
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2891
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2892
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2893
mem_uprav.memacc = 2
--------------------------------
CLK = 2894
mem_uprav.memacc = 3
--------------------------------
CLK = 2895
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2896
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2897
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2898
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2899
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 2900
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 2901
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 2902
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 2903
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 2904
exec1.bb = 2
exec1.bb0 = false
exec1.bb1 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 2905
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 2
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 2906
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 2
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 2
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
exec1.ab1 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 2
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 2907
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2908
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2909
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2910
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2911
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2912
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 2913
mem_uprav.memacc = 2
--------------------------------
CLK = 2914
mem_uprav.memacc = 3
--------------------------------
CLK = 2915
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2916
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2917
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 2918
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2919
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2920
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2921
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2922
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 2923
mem_uprav.memacc = 2
--------------------------------
CLK = 2924
mem_uprav.memacc = 3
--------------------------------
CLK = 2925
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2926
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2927
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2928
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2929
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 2930
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 2931
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 2932
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2933
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 2934
mem_uprav.memacc = 2
--------------------------------
CLK = 2935
mem_uprav.memacc = 3
--------------------------------
CLK = 2936
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2937
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2938
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 2939
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 2940
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4113
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4113
uprav.incsp = false
--------------------------------
CLK = 2941
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4113
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 2942
bus.wrbus = false
bus.mar_out = 4113
bus.abus = 4113
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2943
mem_uprav.memacc = 1
--------------------------------
CLK = 2944
mem_uprav.memacc = 2
--------------------------------
CLK = 2945
mem_uprav.memacc = 3
--------------------------------
CLK = 2946
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2947
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2948
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4114
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4114
uprav.incsp = false
--------------------------------
CLK = 2949
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4114
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 2950
bus.wrbus = false
bus.mar_out = 4114
bus.abus = 4114
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2951
mem_uprav.memacc = 1
--------------------------------
CLK = 2952
mem_uprav.memacc = 2
--------------------------------
CLK = 2953
mem_uprav.memacc = 3
--------------------------------
CLK = 2954
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2955
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 2956
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 2957
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2958
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2959
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2960
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2961
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 2962
mem_uprav.memacc = 2
--------------------------------
CLK = 2963
mem_uprav.memacc = 3
--------------------------------
CLK = 2964
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2965
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2966
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 2967
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2968
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2969
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2970
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2971
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 2972
mem_uprav.memacc = 2
--------------------------------
CLK = 2973
mem_uprav.memacc = 3
--------------------------------
CLK = 2974
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2975
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2976
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 2977
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 2978
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 2979
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 2980
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 2981
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 2982
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 2983
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 2984
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 2985
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 2986
mem_uprav.memacc = 2
--------------------------------
CLK = 2987
mem_uprav.memacc = 3
--------------------------------
CLK = 2988
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2989
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 2990
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 2991
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 2992
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 2993
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 2994
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 2995
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 2996
mem_uprav.memacc = 2
--------------------------------
CLK = 2997
mem_uprav.memacc = 3
--------------------------------
CLK = 2998
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 2999
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3000
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3001
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3002
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3003
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3004
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3005
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3006
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3007
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3008
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 2
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3009
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3010
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3011
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3012
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3013
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3014
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3015
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3016
mem_uprav.memacc = 2
--------------------------------
CLK = 3017
mem_uprav.memacc = 3
--------------------------------
CLK = 3018
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3019
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3020
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 3021
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3022
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3023
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3024
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3025
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 3026
mem_uprav.memacc = 2
--------------------------------
CLK = 3027
mem_uprav.memacc = 3
--------------------------------
CLK = 3028
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3029
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3030
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3031
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3032
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3033
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3034
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3035
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3036
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3037
mem_uprav.memacc = 2
--------------------------------
CLK = 3038
mem_uprav.memacc = 3
--------------------------------
CLK = 3039
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3040
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3041
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3042
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 3043
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 3044
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3045
mem_uprav.memacc = 1
--------------------------------
CLK = 3046
mem_uprav.memacc = 2
--------------------------------
CLK = 3047
mem_uprav.memacc = 3
--------------------------------
CLK = 3048
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3049
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3050
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 3051
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 3052
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3053
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3054
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 2
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 3055
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 2
uprav.cnt = 92
exec2.NOT18 = false
bus.mdr1 = true
uprav.mp = 92
bus.mdr = 2
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 3056
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 2
mem_uprav.incmemacc = true
bus.mdr_out = 2
bus.dbus = 2
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3057
mem_uprav.memacc = 1
--------------------------------
CLK = 3058
mem_uprav.memacc = 2
--------------------------------
CLK = 3059
mem_uprav.memacc = 3
--------------------------------
CLK = 3060
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3061
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3062
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3063
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3064
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3065
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3066
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3067
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3068
mem_uprav.memacc = 2
--------------------------------
CLK = 3069
mem_uprav.memacc = 3
--------------------------------
CLK = 3070
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3071
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3072
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3073
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3074
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3075
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3076
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3077
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3078
mem_uprav.memacc = 2
--------------------------------
CLK = 3079
mem_uprav.memacc = 3
--------------------------------
CLK = 3080
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3081
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3082
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3083
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3084
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3085
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3086
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3087
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3088
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3089
mem_uprav.memacc = 2
--------------------------------
CLK = 3090
mem_uprav.memacc = 3
--------------------------------
CLK = 3091
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3092
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3093
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3094
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3095
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3096
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3097
exec1.bb = 1
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb_bool = true
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3098
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 1
exec1.mx1 = 1
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3099
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 1
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.bruncnd = true
--------------------------------
CLK = 3100
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3101
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3102
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3103
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3104
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3105
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3106
mem_uprav.memacc = 2
--------------------------------
CLK = 3107
mem_uprav.memacc = 3
--------------------------------
CLK = 3108
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3109
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3110
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec4.brpom = false
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3111
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3112
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3113
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3114
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3115
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3116
mem_uprav.memacc = 2
--------------------------------
CLK = 3117
mem_uprav.memacc = 3
--------------------------------
CLK = 3118
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3119
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3120
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3121
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3122
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3123
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3124
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3125
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3126
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3127
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3128
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3129
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3130
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3131
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3132
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3133
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3134
mem_uprav.memacc = 2
--------------------------------
CLK = 3135
mem_uprav.memacc = 3
--------------------------------
CLK = 3136
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3137
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3138
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537002240
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3139
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3140
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3141
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3142
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3143
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3144
mem_uprav.memacc = 2
--------------------------------
CLK = 3145
mem_uprav.memacc = 3
--------------------------------
CLK = 3146
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3147
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3148
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3149
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3150
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3151
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3152
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3153
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3154
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3155
exec1.bb = 208
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb4 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3156
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 208
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3157
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 208
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.n = true
exec1.ab_bool = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3158
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3159
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3160
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3161
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3162
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3163
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 3164
mem_uprav.memacc = 2
--------------------------------
CLK = 3165
mem_uprav.memacc = 3
--------------------------------
CLK = 3166
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3167
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3168
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3169
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3170
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3171
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3172
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3173
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3174
mem_uprav.memacc = 2
--------------------------------
CLK = 3175
mem_uprav.memacc = 3
--------------------------------
CLK = 3176
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3177
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3178
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3179
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3180
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3181
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3182
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3183
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3184
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3185
mem_uprav.memacc = 2
--------------------------------
CLK = 3186
mem_uprav.memacc = 3
--------------------------------
CLK = 3187
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3188
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3189
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3190
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3191
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3192
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3193
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb4 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3194
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 209
exec1.mx1 = 209
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3195
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 209
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 209
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.bruncnd = true
--------------------------------
CLK = 3196
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3197
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3198
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3199
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3200
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3201
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3202
mem_uprav.memacc = 2
--------------------------------
CLK = 3203
mem_uprav.memacc = 3
--------------------------------
CLK = 3204
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3205
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3206
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3207
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3208
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3209
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3210
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3211
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3212
mem_uprav.memacc = 2
--------------------------------
CLK = 3213
mem_uprav.memacc = 3
--------------------------------
CLK = 3214
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3215
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3216
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3217
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3218
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3219
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3220
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3221
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3222
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3223
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3224
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3225
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3226
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3227
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3228
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3229
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3230
mem_uprav.memacc = 2
--------------------------------
CLK = 3231
mem_uprav.memacc = 3
--------------------------------
CLK = 3232
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3233
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3234
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3235
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3236
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3237
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3238
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3239
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3240
mem_uprav.memacc = 2
--------------------------------
CLK = 3241
mem_uprav.memacc = 3
--------------------------------
CLK = 3242
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3243
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3244
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3245
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3246
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3247
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3248
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3249
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3250
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3251
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3252
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3253
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3254
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3255
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3256
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3257
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3258
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3259
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 3260
mem_uprav.memacc = 2
--------------------------------
CLK = 3261
mem_uprav.memacc = 3
--------------------------------
CLK = 3262
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3263
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3264
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 167903488
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 3265
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3266
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3267
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3268
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3269
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3270
mem_uprav.memacc = 2
--------------------------------
CLK = 3271
mem_uprav.memacc = 3
--------------------------------
CLK = 3272
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3273
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3274
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3275
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3276
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3277
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3278
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3279
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3280
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 3281
mem_uprav.memacc = 2
--------------------------------
CLK = 3282
mem_uprav.memacc = 3
--------------------------------
CLK = 3283
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3284
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3285
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 3286
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 3287
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4115
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4115
uprav.incsp = false
--------------------------------
CLK = 3288
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4115
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 3289
bus.wrbus = false
bus.mar_out = 4115
bus.abus = 4115
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3290
mem_uprav.memacc = 1
--------------------------------
CLK = 3291
mem_uprav.memacc = 2
--------------------------------
CLK = 3292
mem_uprav.memacc = 3
--------------------------------
CLK = 3293
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3294
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3295
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4116
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4116
uprav.incsp = false
--------------------------------
CLK = 3296
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4116
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 3297
bus.wrbus = false
bus.mar_out = 4116
bus.abus = 4116
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3298
mem_uprav.memacc = 1
--------------------------------
CLK = 3299
mem_uprav.memacc = 2
--------------------------------
CLK = 3300
mem_uprav.memacc = 3
--------------------------------
CLK = 3301
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3302
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3303
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3304
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3305
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3306
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3307
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3308
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 3309
mem_uprav.memacc = 2
--------------------------------
CLK = 3310
mem_uprav.memacc = 3
--------------------------------
CLK = 3311
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3312
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3313
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 268504576
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 3314
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3315
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3316
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3317
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3318
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 3319
mem_uprav.memacc = 2
--------------------------------
CLK = 3320
mem_uprav.memacc = 3
--------------------------------
CLK = 3321
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3322
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3323
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3324
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3325
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3326
uprav.brcnd_and13 = true
uprav.cnt_bool = true
uprav.cnt = 161
uprav.mp = 192
uprav.kmbr = 192
uprav.brcnd = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3327
uprav.brcnd_and14 = true
uprav.brcnd_and13 = false
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.tC0 = true
uprav.tA1 = false
uprav.brnotbrpom = false
uprav.valC0 = false
uprav.val0 = true
--------------------------------
CLK = 3328
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3329
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3330
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 17
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 272
bus.mx1 = 273
fetch1.pc = 273
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3331
bus.mar_out = 272
bus.abus = 272
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3332
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3333
mem_uprav.memacc = 2
--------------------------------
CLK = 3334
mem_uprav.memacc = 3
--------------------------------
CLK = 3335
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3336
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3337
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3338
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3339
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3340
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 18
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 273
bus.mx1 = 274
fetch1.pc = 274
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3341
bus.mar_out = 273
bus.abus = 273
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3342
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3343
mem_uprav.memacc = 2
--------------------------------
CLK = 3344
mem_uprav.memacc = 3
--------------------------------
CLK = 3345
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3346
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3347
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537005568
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 526
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3348
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3349
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3350
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3351
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3352
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3353
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3354
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3355
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3356
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
uprav.mxab = false
uprav.cnt = 88
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3357
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3358
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3359
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3360
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 19
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 274
bus.mx1 = 275
fetch1.pc = 275
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3361
bus.mar_out = 274
bus.abus = 274
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3362
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3363
mem_uprav.memacc = 2
--------------------------------
CLK = 3364
mem_uprav.memacc = 3
--------------------------------
CLK = 3365
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3366
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3367
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570560000
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch2.ldb = false
fetch1.ir25 = true
uprav.val7 = true
--------------------------------
CLK = 3368
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3369
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3370
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 20
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 275
bus.mx1 = 276
fetch1.pc = 276
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3371
bus.mar_out = 275
bus.abus = 275
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3372
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 3373
mem_uprav.memacc = 2
--------------------------------
CLK = 3374
mem_uprav.memacc = 3
--------------------------------
CLK = 3375
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3376
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3377
uprav.cnt_bool = false
intr3.mx1 = 128
fetch1.ir17 = false
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 578817536
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32782
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3378
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3379
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3380
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3381
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 21
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 276
bus.mx1 = 277
fetch1.pc = 277
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3382
bus.mar_out = 276
bus.abus = 276
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3383
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3384
mem_uprav.memacc = 2
--------------------------------
CLK = 3385
mem_uprav.memacc = 3
--------------------------------
CLK = 3386
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3387
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3388
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir9 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 578813952
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3389
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 3390
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 22
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 277
bus.mx1 = 278
fetch1.pc = 278
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 3391
bus.mar_out = 277
bus.abus = 277
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3392
mem_uprav.memacc = 1
--------------------------------
CLK = 3393
mem_uprav.memacc = 2
--------------------------------
CLK = 3394
mem_uprav.memacc = 3
--------------------------------
CLK = 3395
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3396
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3397
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 3398
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.ldmar = true
uprav.cnt = 50
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 3399
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.ldmar = false
uprav.cnt = 80
uprav.mxmar2 = false
uprav.mp = 90
uprav.brcnd = false
uprav.cnt1 = false
uprav.mxadda0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxaddb0 = false
uprav.val50 = false
bus.mar = 0
bus.mx1 = 278
uprav.t32 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3400
uprav.brregdir = true
uprav.cnt = 90
uprav.cnt_or = false
uprav.mp = 95
uprav.kmbr = 95
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3401
uprav.cnt_bool = true
uprav.ldmdr = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.brregdir = false
uprav.cnt = 91
uprav.val5F = false
uprav.cnt0 = true
bus.mx2 = 1
uprav.t5B = true
uprav.t5A = false
--------------------------------
CLK = 3402
uprav.cnt_bool = false
uprav.ldmdr = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 92
exec2.NOT16 = false
bus.mdr0 = true
uprav.mp = 92
bus.mdr = 1
uprav.kmbr = 92
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val5C = true
bus.mx2 = 0
bus.mdr_bool = true
uprav.t5B = false
uprav.t5C = true
uprav.brhack = true
--------------------------------
CLK = 3403
bus.wrbus = false
bus.mar_out = 0
bus.abus = 0
uprav.wrcpu = true
uprav.cnt_bool = true
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 93
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 93
uprav.kmbr = 93
uprav.brcnd = true
uprav.cnt0 = true
uprav.val5C = false
uprav.val5D = true
bus.onewrbus = true
uprav.NOT0 = false
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.t5C = false
uprav.t5D = true
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3404
mem_uprav.memacc = 1
--------------------------------
CLK = 3405
mem_uprav.memacc = 2
--------------------------------
CLK = 3406
mem_uprav.memacc = 3
--------------------------------
CLK = 3407
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3408
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = false
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 94
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val5D = false
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.NOT0 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
mem_oper.fcbus_one = highZ
uprav.t5E = true
uprav.t5D = false
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3409
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5E = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3410
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3411
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3412
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 23
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 278
bus.mx1 = 279
fetch1.pc = 279
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3413
bus.mar_out = 278
bus.abus = 278
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3414
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3415
mem_uprav.memacc = 2
--------------------------------
CLK = 3416
mem_uprav.memacc = 3
--------------------------------
CLK = 3417
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3418
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3419
exec3.c_or1 = true
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 49
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 830472192
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
exec3.n_z_or = true
fetch1.ir25 = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3420
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3421
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3422
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 24
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 279
bus.mx1 = 280
fetch1.pc = 280
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3423
bus.mar_out = 279
bus.abus = 279
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3424
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3425
mem_uprav.memacc = 2
--------------------------------
CLK = 3426
mem_uprav.memacc = 3
--------------------------------
CLK = 3427
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3428
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3429
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 65
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3430
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3431
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3432
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3433
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 25
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 280
bus.mx1 = 281
fetch1.pc = 281
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3434
bus.mar_out = 280
bus.abus = 280
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3435
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3436
mem_uprav.memacc = 2
--------------------------------
CLK = 3437
mem_uprav.memacc = 3
--------------------------------
CLK = 3438
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3439
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3440
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3441
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3442
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3443
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3444
uprav.mxbb1 = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3445
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu_c8 = true
exec3.NOT38 = false
uprav.sub = true
uprav.cnt = 143
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
exec3.c = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3446
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 0
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu_c8 = false
exec3.NOT38 = true
exec3.NOT30 = true
exec2.pswz_s_and0 = true
uprav.sub = false
uprav.cnt = 144
exec2.NOT19 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 0
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_s = true
exec3.z_and = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.z = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 0
uprav.bruncnd = true
--------------------------------
CLK = 3447
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec4.grt = false
exec4.eql = true
exec2.pswn_r_and1 = false
exec2.pswz_s_and0 = false
exec2.psw7_0 = 2
uprav.cnt = 192
uprav.brnotprekid = true
exec4.brpom = false
exec2.pswn_r = false
uprav.mp = 0
exec4.lsseu = true
uprav.kmbr = 0
exec2.pswz_s = false
exec4.neql = false
uprav.brcnd = true
uprav.cnt6 = true
uprav.cnt4 = false
exec4.mx7 = false
exec4.grtu = false
uprav.NOT5 = true
uprav.tC0 = true
exec4.lsse = true
exec2.pswz = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3448
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3449
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3450
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 26
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 281
bus.mx1 = 282
fetch1.pc = 282
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3451
bus.mar_out = 281
bus.abus = 281
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3452
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3453
mem_uprav.memacc = 2
--------------------------------
CLK = 3454
mem_uprav.memacc = 3
--------------------------------
CLK = 3455
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3456
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3457
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT19 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 585105664
uprav.NOT4 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.z = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3458
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3459
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3460
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 27
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 282
bus.mx1 = 283
fetch1.pc = 283
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3461
bus.mar_out = 282
bus.abus = 282
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3462
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3463
mem_uprav.memacc = 2
--------------------------------
CLK = 3464
mem_uprav.memacc = 3
--------------------------------
CLK = 3465
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3466
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3467
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
fetch1.ir21 = false
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570556672
uprav.NOT4 = true
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3468
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3469
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3470
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3471
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3472
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3473
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3474
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3475
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3476
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3477
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3478
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 28
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 283
bus.mx1 = 284
fetch1.pc = 284
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3479
bus.mar_out = 283
bus.abus = 283
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3480
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3481
mem_uprav.memacc = 2
--------------------------------
CLK = 3482
mem_uprav.memacc = 3
--------------------------------
CLK = 3483
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3484
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3485
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT19 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 537002240
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.z = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3486
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3487
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3488
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 29
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 284
bus.mx1 = 285
fetch1.pc = 285
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3489
bus.mar_out = 284
bus.abus = 284
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3490
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3491
mem_uprav.memacc = 2
--------------------------------
CLK = 3492
mem_uprav.memacc = 3
--------------------------------
CLK = 3493
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3494
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3495
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536871168
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3496
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3497
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3498
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3499
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3500
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3501
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3502
exec1.bb = 209
exec1.bb6 = true
exec1.bb7 = true
exec1.bb4 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3503
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 209
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3504
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 209
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT30 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 209
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3505
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = false
uprav.kmbr = 0
exec2.pswz_r = false
exec4.neql = true
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = false
exec4.grte = false
exec4.grtu = true
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec2.pswz = false
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3506
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3507
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3508
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 30
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 285
bus.mx1 = 286
fetch1.pc = 286
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3509
bus.mar_out = 285
bus.abus = 285
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3510
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 3511
mem_uprav.memacc = 2
--------------------------------
CLK = 3512
mem_uprav.memacc = 3
--------------------------------
CLK = 3513
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3514
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3515
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT23 = false
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 805306624
fetch2.add = true
exec3.v_and0 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.v = true
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3516
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3517
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3518
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 31
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 286
bus.mx1 = 287
fetch1.pc = 287
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3519
bus.mar_out = 286
bus.abus = 286
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3520
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3521
mem_uprav.memacc = 2
--------------------------------
CLK = 3522
mem_uprav.memacc = 3
--------------------------------
CLK = 3523
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3524
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3525
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 819986688
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57345
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3526
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3527
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3528
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3529
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 32
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 287
bus.mx1 = 288
fetch1.pc = 288
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3530
bus.mar_out = 287
bus.abus = 287
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3531
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3532
mem_uprav.memacc = 2
--------------------------------
CLK = 3533
mem_uprav.memacc = 3
--------------------------------
CLK = 3534
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3535
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3536
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3537
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3538
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3539
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3540
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb4 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = true
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and0 = false
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = false
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3541
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec3.NOT41 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 210
exec1.mx1 = 210
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
uprav.NOT0 = true
exec3.vsub_and1 = false
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3542
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 210
uprav.cnt_bool = false
exec3.NOT44 = true
exec3.NOT41 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 210
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec3.vsub = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.vsub_and1 = true
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 210
uprav.bruncnd = true
--------------------------------
CLK = 3543
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3544
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3545
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3546
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 33
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 288
bus.mx1 = 289
fetch1.pc = 289
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3547
bus.mar_out = 288
bus.abus = 288
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3548
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3549
mem_uprav.memacc = 2
--------------------------------
CLK = 3550
mem_uprav.memacc = 3
--------------------------------
CLK = 3551
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3552
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3553
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
exec4.mx7 = true
fetch1.ir = 585105664
fetch2.add = false
uprav.NOT4 = false
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3554
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3555
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3556
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 34
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 289
bus.mx1 = 290
fetch1.pc = 290
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3557
bus.mar_out = 289
bus.abus = 289
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3558
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3559
mem_uprav.memacc = 2
--------------------------------
CLK = 3560
mem_uprav.memacc = 3
--------------------------------
CLK = 3561
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3562
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3563
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3564
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3565
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3566
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3567
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3568
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3569
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3570
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3571
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3572
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3573
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3574
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 35
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 290
bus.mx1 = 291
fetch1.pc = 291
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3575
bus.mar_out = 290
bus.abus = 290
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3576
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3577
mem_uprav.memacc = 2
--------------------------------
CLK = 3578
mem_uprav.memacc = 3
--------------------------------
CLK = 3579
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3580
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3581
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
exec2.NOT17 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3582
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3583
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3584
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 36
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 291
bus.mx1 = 292
fetch1.pc = 292
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3585
bus.mar_out = 291
bus.abus = 291
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3586
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3587
mem_uprav.memacc = 2
--------------------------------
CLK = 3588
mem_uprav.memacc = 3
--------------------------------
CLK = 3589
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3590
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3591
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 537002240
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch1.ir23_8 = 513
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3592
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3593
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3594
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3595
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3596
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3597
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3598
exec1.bb = 0
exec1.bb0 = false
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3599
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3600
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 0
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
uprav.mxab = false
exec2.pswz_s_and0 = true
uprav.cnt = 88
exec2.NOT17 = true
exec2.NOT19 = false
exec1.mx3 = false
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 0
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_s = true
exec3.vdec = false
exec3.z_and = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.z = true
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 0
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3601
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = true
exec2.pswn_r_and1 = false
exec2.pswz_s_and0 = false
exec2.psw7_0 = 2
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec4.brpom = true
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = true
uprav.kmbr = 0
exec2.pswz_s = false
exec4.neql = false
uprav.brcnd = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = true
exec4.grte = true
exec4.grtu = false
uprav.NOT5 = false
uprav.tC0 = true
exec4.neg = false
exec2.pswz = true
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3602
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3603
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3604
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 37
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 292
bus.mx1 = 293
fetch1.pc = 293
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3605
bus.mar_out = 292
bus.abus = 292
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3606
mem_oper.mem = 10
mem_uprav.memacc = 1
--------------------------------
CLK = 3607
mem_uprav.memacc = 2
--------------------------------
CLK = 3608
mem_uprav.memacc = 3
--------------------------------
CLK = 3609
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 10
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 10
mem_uprav.incmemacc = false
bus.dbus = 10
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3610
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 10
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT22 = false
bus.mdr3 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 10
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3611
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 10
uprav.cnt = 5
fetch2.g0_pg1 = true
exec2.NOT19 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = true
exec4.brpom = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 165
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 167903488
uprav.NOT5 = true
uprav.brnotgropr = true
fetch3.l3_jump = true
uprav.NOT0 = false
exec3.n_z_or = false
exec3.z = false
fetch3.l2_arlog = false
fetch2.ldb = false
fetch1.ir25 = true
fetch1.ir29 = false
fetch1.ir27 = true
uprav.val7 = true
--------------------------------
CLK = 3612
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3613
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3614
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 38
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 293
bus.mx1 = 294
fetch1.pc = 294
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3615
bus.mar_out = 293
bus.abus = 293
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3616
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3617
mem_uprav.memacc = 2
--------------------------------
CLK = 3618
mem_uprav.memacc = 3
--------------------------------
CLK = 3619
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3620
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3621
uprav.cnt_bool = false
intr3.mx1 = 1
fetch1.ir17 = false
fetch1.ir16 = true
addr.ir_to_mx3 = 1
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 167837952
fetch1.ir23_16 = 1
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 1
fetch1.ir23_8 = 257
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3622
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3623
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3624
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3625
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 39
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 294
bus.mx1 = 295
fetch1.pc = 295
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3626
bus.mar_out = 294
bus.abus = 294
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3627
mem_oper.mem = 14
mem_uprav.memacc = 1
--------------------------------
CLK = 3628
mem_uprav.memacc = 2
--------------------------------
CLK = 3629
mem_uprav.memacc = 3
--------------------------------
CLK = 3630
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 14
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 14
mem_uprav.incmemacc = false
bus.dbus = 14
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3631
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 14
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
uprav.brcnd_and8 = true
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = false
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 14
bus.rdbus = highZ
uprav.kmbr = 80
uprav.brcnd = true
uprav.val12 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.NOT0 = false
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3632
uprav.cnt_bool = false
fetch1.ir11 = true
fetch1.ir10 = true
uprav.ldir2 = false
fetch1.ir8 = false
fetch1.ir9 = true
uprav.cnt = 80
uprav.brcnd_and8 = false
uprav.mp = 165
uprav.kmbr = 18
uprav.brcnd = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
fetch1.ir15_8 = 14
fetch1.ir = 167841280
fetch1.ir15_0 = 3584
uprav.val50 = false
uprav.brl3_jump = false
uprav.t50 = true
fetch1.ir23_8 = 270
uprav.bropr = true
uprav.t13 = false
--------------------------------
CLK = 3633
uprav.cnt_bool = true
uprav.cnt = 165
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA5 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.bropr = false
uprav.incsp = true
--------------------------------
CLK = 3634
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
bus.ldmdr = true
uprav.cnt = 166
addr.sp = 4117
uprav.mxmar2 = true
uprav.mp = 192
uprav.mxmar0 = true
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA6 = true
uprav.tA5 = false
bus.mx2 = 1
bus.mx1 = 4117
uprav.incsp = false
--------------------------------
CLK = 3635
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
bus.ldmdr = false
addr.mdr_to_gprar = 1
uprav.cnt = 167
exec2.NOT18 = true
exec2.NOT16 = false
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr3 = false
bus.mdr0 = true
uprav.mxmar2 = false
uprav.mp = 167
bus.mdr = 1
uprav.mxmar0 = false
uprav.kmbr = 167
uprav.cnt0 = true
uprav.tA6 = false
uprav.tA7 = true
bus.mar = 4117
bus.mx2 = 0
bus.mx1 = 295
bus.mdr_bool = true
uprav.valA7 = true
uprav.brhack = true
--------------------------------
CLK = 3636
bus.wrbus = false
bus.mar_out = 4117
bus.abus = 4117
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 168
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 168
uprav.kmbr = 168
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
bus.onewrbus = true
uprav.tA8 = true
uprav.tA7 = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 1
mem_uprav.incmemacc = true
bus.mdr_out = 1
bus.dbus = 1
uprav.emar = true
bus.notwrbus = false
uprav.valA8 = true
uprav.valA7 = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3637
mem_uprav.memacc = 1
--------------------------------
CLK = 3638
mem_uprav.memacc = 2
--------------------------------
CLK = 3639
mem_uprav.memacc = 3
--------------------------------
CLK = 3640
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3641
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 169
mem_uprav.cmp_les = true
bus.fccpu = false
bus.abus0 = false
bus.abus4 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tA8 = false
uprav.tA9 = true
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valA8 = false
mem_oper.fcbus_one = highZ
uprav.incsp = true
mem_oper.notwrbus = true
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3642
uprav.ldmar = true
uprav.cnt_bool = false
uprav.ldmdr = true
uprav.mxmdr2 = true
uprav.mxmdr0 = true
bus.ldmdr = true
uprav.cnt = 170
addr.sp = 4118
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tA9 = false
uprav.tAA = true
bus.mx2 = 39
bus.mx1 = 4118
uprav.incsp = false
--------------------------------
CLK = 3643
uprav.ldmar = false
uprav.cnt_bool = true
uprav.ldmdr = false
uprav.mxmdr2 = false
uprav.mxmdr0 = false
bus.ldmdr = false
addr.mdr_to_gprar = 39
uprav.cnt = 171
exec2.NOT18 = false
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr1 = true
uprav.mxmar2 = false
uprav.mp = 171
bus.mdr = 39
uprav.mxmar0 = false
uprav.kmbr = 171
uprav.cnt0 = true
bus.mar = 4118
uprav.tAA = false
uprav.tAB = true
bus.mx2 = 0
bus.mx1 = 295
uprav.valAB = true
uprav.brhack = true
--------------------------------
CLK = 3644
bus.wrbus = false
bus.mar_out = 4118
bus.abus = 4118
uprav.wrcpu = true
uprav.cnt_bool = false
mem_oper.notwrbus_not = true
bus.notemar = false
uprav.emdr = true
mem_oper.wrmem = true
uprav.brnotfccpu = true
uprav.cnt = 172
uprav.brcnd_and2 = true
uprav.cnt_or = true
uprav.mp = 172
uprav.kmbr = 172
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
bus.onewrbus = true
uprav.tAC = true
uprav.tAB = false
uprav.NOT0 = false
bus.abus12 = true
bus.mx2 = 39
mem_uprav.incmemacc = true
bus.mdr_out = 39
bus.dbus = 39
uprav.emar = true
bus.notwrbus = false
uprav.valAC = true
uprav.valAB = false
uprav.brhack = false
mem_oper.notwrbus = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3645
mem_uprav.memacc = 1
--------------------------------
CLK = 3646
mem_uprav.memacc = 2
--------------------------------
CLK = 3647
mem_uprav.memacc = 3
--------------------------------
CLK = 3648
mem_uprav.memacc = 4
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
uprav.brcnd = false
uprav.NOT2 = false
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3649
bus.wrbus = highZ
bus.mar_out = highZ
bus.abus = highZ
uprav.wrcpu = false
uprav.cnt_bool = true
mem_oper.notwrbus_not = false
bus.notemar = true
mem_uprav.memacc = 0
uprav.emdr = false
mem_uprav.NOT13 = true
mem_oper.wrmem = false
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 173
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.mxpc1 = true
uprav.mp = 192
uprav.kmbr = 192
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
bus.onewrbus = highZ
uprav.tAC = false
uprav.tAD = true
uprav.NOT0 = false
fetch1.mx = 270
bus.abus12 = false
bus.mx2 = 0
bus.mdr_out = highZ
bus.dbus = highZ
uprav.ldpc = true
uprav.emar = false
bus.notwrbus = highZ
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valC0 = true
uprav.valAC = false
mem_oper.fcbus_one = highZ
mem_oper.notwrbus = true
mem_uprav.fcmem = false
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3650
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mxpc1 = false
fetch1.pc7_0 = 14
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.tC0 = true
uprav.tAD = false
fetch1.mx = 0
bus.mx1 = 270
uprav.ldpc = false
fetch1.pc = 270
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3651
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3652
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3653
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 15
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 270
bus.mx1 = 271
fetch1.pc = 271
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3654
bus.mar_out = 270
bus.abus = 270
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3655
mem_oper.mem = 16
mem_uprav.memacc = 1
--------------------------------
CLK = 3656
mem_uprav.memacc = 2
--------------------------------
CLK = 3657
mem_uprav.memacc = 3
--------------------------------
CLK = 3658
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 16
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 16
mem_uprav.incmemacc = false
bus.dbus = 16
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3659
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 16
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT20 = true
exec2.NOT26 = true
exec2.NOT24 = false
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 16
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3660
fetch2.beql = true
uprav.cnt_bool = true
fetch2.dc5 = true
uprav.ldir0 = false
fetch1.ir31_24 = 16
uprav.cnt = 5
fetch2.g0_pg2 = true
fetch2.g0_pg1 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch2.jsr = false
exec4.brpom = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 161
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 268504576
uprav.NOT5 = false
uprav.brnotgropr = true
fetch3.l3_jump = false
uprav.NOT0 = false
fetch3.l2_branch = true
fetch1.ir25 = false
fetch1.ir28 = true
fetch1.ir27 = false
uprav.val7 = true
--------------------------------
CLK = 3661
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3662
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3663
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 16
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 271
bus.mx1 = 272
fetch1.pc = 272
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3664
bus.mar_out = 271
bus.abus = 271
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3665
mem_oper.mem = 31
mem_uprav.memacc = 1
--------------------------------
CLK = 3666
mem_uprav.memacc = 2
--------------------------------
CLK = 3667
mem_uprav.memacc = 3
--------------------------------
CLK = 3668
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 31
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 31
mem_uprav.incmemacc = false
bus.dbus = 31
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3669
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 31
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 31
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3670
uprav.cnt_bool = false
intr3.mx1 = 31
fetch1.ir19 = true
fetch1.ir18 = true
fetch1.ir17 = true
fetch1.ir20 = true
addr.ir_to_mx3 = 31
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 270470656
fetch1.ir23_16 = 31
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 31
fetch1.ir23_8 = 7950
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3671
uprav.cnt = 14
uprav.brcnd_and6 = true
uprav.brcnd_and5 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3672
uprav.cnt = 80
uprav.brcnd_and6 = false
uprav.mp = 161
uprav.kmbr = 0
uprav.tE = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.cnt3 = false
uprav.brl2_branch = false
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3673
uprav.cnt_bool = true
uprav.cnt = 161
uprav.cnt_or = false
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt7 = true
uprav.tA1 = true
uprav.NOT0 = true
uprav.brnotbrpom = true
uprav.valC0 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3674
uprav.cnt_bool = false
uprav.cnt = 162
uprav.cnt_or = true
addr.mx3 = 31
addr.mx2 = 272
uprav.mxpc0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.mxadda1 = true
uprav.mxaddb0 = true
uprav.mxaddb1 = true
uprav.tA2 = true
uprav.tA1 = false
uprav.NOT0 = false
fetch1.mx = 303
uprav.brnotbrpom = false
uprav.ldpc = true
addr.add = 303
uprav.bruncnd = true
--------------------------------
CLK = 3675
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
addr.mx3 = 0
addr.mx2 = 0
uprav.mxpc0 = false
fetch1.pc7_0 = 47
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.mxadda1 = false
uprav.mxaddb0 = false
uprav.mxaddb1 = false
uprav.tC0 = true
uprav.tA2 = false
fetch1.mx = 0
bus.mx1 = 303
uprav.ldpc = false
fetch1.pc = 303
uprav.valC0 = false
addr.add = 0
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3676
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3677
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3678
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3679
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3680
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3681
mem_uprav.memacc = 2
--------------------------------
CLK = 3682
mem_uprav.memacc = 3
--------------------------------
CLK = 3683
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3684
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT16 = true
exec2.NOT22 = true
exec2.NOT20 = true
exec2.NOT26 = false
exec2.NOT24 = true
bus.mdr5 = true
bus.mdr2 = false
bus.mdr1 = false
bus.mdr4 = false
bus.mdr3 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3685
fetch2.beql = false
uprav.cnt_bool = true
fetch2.dc5 = false
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
fetch2.g0_pg2 = false
exec2.NOT19 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 538906112
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch3.l2_branch = false
exec3.z = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir29 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3686
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3687
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3688
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3689
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3690
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3691
mem_uprav.memacc = 2
--------------------------------
CLK = 3692
mem_uprav.memacc = 3
--------------------------------
CLK = 3693
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3694
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3695
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir19 = false
fetch1.ir18 = false
fetch1.ir17 = false
fetch1.ir16 = false
fetch1.ir20 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536874496
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 14
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3696
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3697
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3698
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3699
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3700
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3701
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3702
exec1.bb = 210
exec1.bb6 = true
exec1.bb7 = true
exec1.bb1 = true
exec1.bb4 = true
uprav.cnt_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3703
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 210
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3704
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 210
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec2.NOT19 = true
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 210
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
exec3.z_and = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab1 = true
uprav.NOT0 = false
exec3.z = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 210
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3705
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.eql = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec4.brpom = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
exec4.lsseu = false
uprav.kmbr = 0
exec2.pswz_r = false
exec4.neql = true
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx7 = false
exec4.grte = false
exec4.grtu = true
uprav.NOT5 = true
uprav.tC0 = true
exec4.neg = true
exec2.pswz = false
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3706
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3707
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3708
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3709
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3710
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3711
mem_uprav.memacc = 2
--------------------------------
CLK = 3712
mem_uprav.memacc = 3
--------------------------------
CLK = 3713
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3714
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3715
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822087168
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3716
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3717
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3718
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3719
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3720
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3721
mem_uprav.memacc = 2
--------------------------------
CLK = 3722
mem_uprav.memacc = 3
--------------------------------
CLK = 3723
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3724
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3725
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836767232
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57358
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3726
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3727
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3728
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3729
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3730
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3731
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3732
mem_uprav.memacc = 2
--------------------------------
CLK = 3733
mem_uprav.memacc = 3
--------------------------------
CLK = 3734
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3735
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3736
uprav.brl3_arlog = true
uprav.cnt_bool = false
fetch1.ir11 = false
fetch1.ir10 = false
uprav.ldir2 = false
fetch1.ir8 = true
fetch1.ir9 = false
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3737
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3738
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3739
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3740
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb4 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3741
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 209
exec1.mx1 = 209
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3742
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 209
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 209
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.bruncnd = true
--------------------------------
CLK = 3743
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3744
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3745
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3746
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3747
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3748
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3749
mem_uprav.memacc = 2
--------------------------------
CLK = 3750
mem_uprav.memacc = 3
--------------------------------
CLK = 3751
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3752
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3753
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3754
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3755
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3756
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3757
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3758
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3759
mem_uprav.memacc = 2
--------------------------------
CLK = 3760
mem_uprav.memacc = 3
--------------------------------
CLK = 3761
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3762
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3763
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3764
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3765
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3766
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3767
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3768
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3769
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3770
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3771
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3772
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3773
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3774
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3775
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3776
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 3777
mem_uprav.memacc = 2
--------------------------------
CLK = 3778
mem_uprav.memacc = 3
--------------------------------
CLK = 3779
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3780
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3781
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 3782
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 3783
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 3784
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4118
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3785
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4117
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4118
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 3786
bus.mar_out = 4118
bus.abus = 4118
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3787
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 3788
mem_uprav.memacc = 2
--------------------------------
CLK = 3789
mem_uprav.memacc = 3
--------------------------------
CLK = 3790
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3791
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3792
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
bus.dwl = 39
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
bus.dw = 39
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
fetch1.mx = 39
bus.mx1 = 4117
--------------------------------
CLK = 3793
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4116
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4117
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 3794
bus.mar_out = 4117
bus.abus = 4117
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3795
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3796
mem_uprav.memacc = 2
--------------------------------
CLK = 3797
mem_uprav.memacc = 3
--------------------------------
CLK = 3798
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3799
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3800
uprav.cnt_bool = false
bus.dwh = 1
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
bus.dw = 295
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
fetch1.mx = 295
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 3801
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3802
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3803
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3804
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3805
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3806
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3807
mem_uprav.memacc = 2
--------------------------------
CLK = 3808
mem_uprav.memacc = 3
--------------------------------
CLK = 3809
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3810
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3811
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 3812
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3813
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3814
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3815
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3816
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 3817
mem_uprav.memacc = 2
--------------------------------
CLK = 3818
mem_uprav.memacc = 3
--------------------------------
CLK = 3819
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3820
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3821
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3822
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3823
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3824
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3825
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3826
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3827
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3828
mem_uprav.memacc = 2
--------------------------------
CLK = 3829
mem_uprav.memacc = 3
--------------------------------
CLK = 3830
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3831
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3832
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3833
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 3834
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 3835
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3836
mem_uprav.memacc = 1
--------------------------------
CLK = 3837
mem_uprav.memacc = 2
--------------------------------
CLK = 3838
mem_uprav.memacc = 3
--------------------------------
CLK = 3839
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3840
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3841
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 3842
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 3843
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 3844
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 3845
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3846
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3847
mem_uprav.memacc = 2
--------------------------------
CLK = 3848
mem_uprav.memacc = 3
--------------------------------
CLK = 3849
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3850
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3851
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 3852
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3853
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3854
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3855
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3856
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3857
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3858
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3859
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3860
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 3861
mem_uprav.memacc = 2
--------------------------------
CLK = 3862
mem_uprav.memacc = 3
--------------------------------
CLK = 3863
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3864
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3865
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3866
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3867
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3868
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3869
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3870
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3871
mem_uprav.memacc = 2
--------------------------------
CLK = 3872
mem_uprav.memacc = 3
--------------------------------
CLK = 3873
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3874
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3875
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3876
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3877
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3878
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3879
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3880
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3881
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3882
exec1.bb = 0
exec1.bb0 = false
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3883
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 1
exec1.mx1 = 1
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3884
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 3885
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3886
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3887
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3888
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3889
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3890
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3891
mem_uprav.memacc = 2
--------------------------------
CLK = 3892
mem_uprav.memacc = 3
--------------------------------
CLK = 3893
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3894
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3895
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3896
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3897
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3898
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3899
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3900
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 3901
mem_uprav.memacc = 2
--------------------------------
CLK = 3902
mem_uprav.memacc = 3
--------------------------------
CLK = 3903
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3904
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3905
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3906
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3907
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3908
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3909
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3910
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 3911
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 3912
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 3913
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3914
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3915
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3916
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3917
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3918
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 3919
mem_uprav.memacc = 2
--------------------------------
CLK = 3920
mem_uprav.memacc = 3
--------------------------------
CLK = 3921
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3922
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3923
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 3924
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3925
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3926
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3927
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3928
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3929
mem_uprav.memacc = 2
--------------------------------
CLK = 3930
mem_uprav.memacc = 3
--------------------------------
CLK = 3931
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3932
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3933
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3934
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3935
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 3936
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 3937
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 3938
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 3939
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 3940
exec1.bb = 209
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = true
exec1.bb4 = true
uprav.cnt_bool = false
exec1.bb_bool = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 3941
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 209
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 3942
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 209
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 209
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 209
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 3943
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3944
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3945
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3946
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3947
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3948
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 3949
mem_uprav.memacc = 2
--------------------------------
CLK = 3950
mem_uprav.memacc = 3
--------------------------------
CLK = 3951
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3952
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3953
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 3954
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3955
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3956
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3957
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3958
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 3959
mem_uprav.memacc = 2
--------------------------------
CLK = 3960
mem_uprav.memacc = 3
--------------------------------
CLK = 3961
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3962
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3963
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 3964
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 3965
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 3966
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 3967
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 3968
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3969
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 3970
mem_uprav.memacc = 2
--------------------------------
CLK = 3971
mem_uprav.memacc = 3
--------------------------------
CLK = 3972
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3973
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 3974
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 3975
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 3976
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 3977
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 3978
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb4 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 3979
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu4 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 208
exec1.mx1 = 208
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 3980
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 208
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu4 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.bruncnd = true
--------------------------------
CLK = 3981
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 3982
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 3983
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 3984
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 3985
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 3986
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 3987
mem_uprav.memacc = 2
--------------------------------
CLK = 3988
mem_uprav.memacc = 3
--------------------------------
CLK = 3989
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 3990
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 3991
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 3992
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 3993
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 3994
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 3995
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 3996
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 3997
mem_uprav.memacc = 2
--------------------------------
CLK = 3998
mem_uprav.memacc = 3
--------------------------------
CLK = 3999
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4000
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4001
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4002
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4003
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4004
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4005
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4006
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4007
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4008
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4009
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4010
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4011
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4012
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4013
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4014
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 4015
mem_uprav.memacc = 2
--------------------------------
CLK = 4016
mem_uprav.memacc = 3
--------------------------------
CLK = 4017
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4018
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4019
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 4020
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 4021
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 4022
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4116
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4023
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4115
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4116
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 4024
bus.mar_out = 4116
bus.abus = 4116
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4025
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 4026
mem_uprav.memacc = 2
--------------------------------
CLK = 4027
mem_uprav.memacc = 3
--------------------------------
CLK = 4028
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4029
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4030
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4115
--------------------------------
CLK = 4031
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4114
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4115
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 4032
bus.mar_out = 4115
bus.abus = 4115
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4033
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4034
mem_uprav.memacc = 2
--------------------------------
CLK = 4035
mem_uprav.memacc = 3
--------------------------------
CLK = 4036
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4037
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4038
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 4039
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4040
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4041
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4042
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4043
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4044
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4045
mem_uprav.memacc = 2
--------------------------------
CLK = 4046
mem_uprav.memacc = 3
--------------------------------
CLK = 4047
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4048
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4049
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 4050
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4051
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4052
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4053
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4054
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 4055
mem_uprav.memacc = 2
--------------------------------
CLK = 4056
mem_uprav.memacc = 3
--------------------------------
CLK = 4057
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4058
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4059
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4060
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4061
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4062
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4063
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4064
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4065
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4066
mem_uprav.memacc = 2
--------------------------------
CLK = 4067
mem_uprav.memacc = 3
--------------------------------
CLK = 4068
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4069
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4070
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4071
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 4072
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 4073
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4074
mem_uprav.memacc = 1
--------------------------------
CLK = 4075
mem_uprav.memacc = 2
--------------------------------
CLK = 4076
mem_uprav.memacc = 3
--------------------------------
CLK = 4077
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4078
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4079
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 4080
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 4081
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 4082
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 4083
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4084
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4085
mem_uprav.memacc = 2
--------------------------------
CLK = 4086
mem_uprav.memacc = 3
--------------------------------
CLK = 4087
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4088
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4089
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 4090
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4091
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4092
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT34 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab4 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4093
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4094
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4095
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4096
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4097
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4098
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 4099
mem_uprav.memacc = 2
--------------------------------
CLK = 4100
mem_uprav.memacc = 3
--------------------------------
CLK = 4101
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4102
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4103
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4104
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4105
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4106
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4107
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4108
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4109
mem_uprav.memacc = 2
--------------------------------
CLK = 4110
mem_uprav.memacc = 3
--------------------------------
CLK = 4111
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4112
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4113
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4114
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4115
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4116
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4117
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4118
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4119
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4120
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4121
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 2
exec1.mx1 = 2
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4122
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 2
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 2
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 2
uprav.bruncnd = true
--------------------------------
CLK = 4123
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4124
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4125
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4126
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4127
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4128
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4129
mem_uprav.memacc = 2
--------------------------------
CLK = 4130
mem_uprav.memacc = 3
--------------------------------
CLK = 4131
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4132
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4133
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4134
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4135
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4136
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4137
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4138
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4139
mem_uprav.memacc = 2
--------------------------------
CLK = 4140
mem_uprav.memacc = 3
--------------------------------
CLK = 4141
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4142
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4143
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4144
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4145
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4146
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4147
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4148
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4149
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4150
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4151
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4152
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4153
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4154
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4155
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4156
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4157
mem_uprav.memacc = 2
--------------------------------
CLK = 4158
mem_uprav.memacc = 3
--------------------------------
CLK = 4159
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4160
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4161
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 4162
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4163
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4164
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4165
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4166
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4167
mem_uprav.memacc = 2
--------------------------------
CLK = 4168
mem_uprav.memacc = 3
--------------------------------
CLK = 4169
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4170
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4171
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4172
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4173
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4174
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4175
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4176
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4177
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4178
exec1.bb = 208
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb4 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4179
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 208
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4180
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 208
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT34 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 208
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab4 = true
exec1.ab1 = false
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 208
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4181
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4182
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4183
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4184
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4185
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4186
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 4187
mem_uprav.memacc = 2
--------------------------------
CLK = 4188
mem_uprav.memacc = 3
--------------------------------
CLK = 4189
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4190
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4191
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4192
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4193
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4194
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4195
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4196
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 4197
mem_uprav.memacc = 2
--------------------------------
CLK = 4198
mem_uprav.memacc = 3
--------------------------------
CLK = 4199
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4200
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4201
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4202
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4203
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4204
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4205
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4206
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4207
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4208
mem_uprav.memacc = 2
--------------------------------
CLK = 4209
mem_uprav.memacc = 3
--------------------------------
CLK = 4210
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4211
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4212
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4213
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 4214
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 4215
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 4216
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb4 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4217
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 207
exec1.mx1 = 207
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4218
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 207
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT34 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = false
exec3.NOT33 = false
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 207
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec1.ab4 = false
exec1.ab3 = true
exec1.ab2 = true
exec3.v_and1 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.bruncnd = true
--------------------------------
CLK = 4219
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4220
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4221
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4222
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4223
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4224
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4225
mem_uprav.memacc = 2
--------------------------------
CLK = 4226
mem_uprav.memacc = 3
--------------------------------
CLK = 4227
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4228
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4229
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4230
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4231
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4232
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4233
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4234
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4235
mem_uprav.memacc = 2
--------------------------------
CLK = 4236
mem_uprav.memacc = 3
--------------------------------
CLK = 4237
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4238
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4239
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4240
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4241
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4242
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4243
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4244
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4245
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4246
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4247
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4248
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4249
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4250
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4251
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4252
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 4253
mem_uprav.memacc = 2
--------------------------------
CLK = 4254
mem_uprav.memacc = 3
--------------------------------
CLK = 4255
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4256
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4257
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 4258
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 4259
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 4260
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4114
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4261
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4113
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4114
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 4262
bus.mar_out = 4114
bus.abus = 4114
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4263
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 4264
mem_uprav.memacc = 2
--------------------------------
CLK = 4265
mem_uprav.memacc = 3
--------------------------------
CLK = 4266
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4267
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4268
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4113
--------------------------------
CLK = 4269
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4112
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4113
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 4270
bus.mar_out = 4113
bus.abus = 4113
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4271
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4272
mem_uprav.memacc = 2
--------------------------------
CLK = 4273
mem_uprav.memacc = 3
--------------------------------
CLK = 4274
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4275
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4276
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 4277
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4278
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4279
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4280
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4281
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4282
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4283
mem_uprav.memacc = 2
--------------------------------
CLK = 4284
mem_uprav.memacc = 3
--------------------------------
CLK = 4285
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4286
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4287
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 4288
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4289
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4290
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4291
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4292
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 4293
mem_uprav.memacc = 2
--------------------------------
CLK = 4294
mem_uprav.memacc = 3
--------------------------------
CLK = 4295
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4296
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4297
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4298
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4299
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4300
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4301
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4302
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4303
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4304
mem_uprav.memacc = 2
--------------------------------
CLK = 4305
mem_uprav.memacc = 3
--------------------------------
CLK = 4306
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4307
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4308
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4309
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 4310
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 4311
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4312
mem_uprav.memacc = 1
--------------------------------
CLK = 4313
mem_uprav.memacc = 2
--------------------------------
CLK = 4314
mem_uprav.memacc = 3
--------------------------------
CLK = 4315
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4316
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4317
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 4318
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 4319
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 4320
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 4321
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4322
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4323
mem_uprav.memacc = 2
--------------------------------
CLK = 4324
mem_uprav.memacc = 3
--------------------------------
CLK = 4325
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4326
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4327
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 4328
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4329
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4330
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4331
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4332
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4333
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4334
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4335
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4336
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 4337
mem_uprav.memacc = 2
--------------------------------
CLK = 4338
mem_uprav.memacc = 3
--------------------------------
CLK = 4339
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4340
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4341
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4342
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4343
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4344
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4345
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4346
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4347
mem_uprav.memacc = 2
--------------------------------
CLK = 4348
mem_uprav.memacc = 3
--------------------------------
CLK = 4349
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4350
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4351
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4352
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4353
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4354
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4355
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4356
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4357
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4358
exec1.bb = 2
exec1.bb0 = false
exec1.bb1 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4359
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 3
exec1.mx1 = 3
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4360
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 3
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT31 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 3
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab1 = true
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 3
uprav.bruncnd = true
--------------------------------
CLK = 4361
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4362
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4363
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4364
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4365
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4366
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4367
mem_uprav.memacc = 2
--------------------------------
CLK = 4368
mem_uprav.memacc = 3
--------------------------------
CLK = 4369
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4370
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4371
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4372
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4373
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4374
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4375
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4376
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4377
mem_uprav.memacc = 2
--------------------------------
CLK = 4378
mem_uprav.memacc = 3
--------------------------------
CLK = 4379
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4380
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4381
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4382
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4383
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4384
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4385
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4386
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4387
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4388
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4389
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4390
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4391
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4392
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4393
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4394
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4395
mem_uprav.memacc = 2
--------------------------------
CLK = 4396
mem_uprav.memacc = 3
--------------------------------
CLK = 4397
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4398
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4399
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 4400
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4401
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4402
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4403
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4404
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4405
mem_uprav.memacc = 2
--------------------------------
CLK = 4406
mem_uprav.memacc = 3
--------------------------------
CLK = 4407
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4408
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4409
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4410
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4411
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4412
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4413
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4414
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4415
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4416
exec1.bb = 207
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = true
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4417
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 207
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4418
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 207
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT32 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 207
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 207
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4419
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4420
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4421
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4422
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4423
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4424
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 4425
mem_uprav.memacc = 2
--------------------------------
CLK = 4426
mem_uprav.memacc = 3
--------------------------------
CLK = 4427
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4428
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4429
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4430
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4431
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4432
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4433
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4434
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 4435
mem_uprav.memacc = 2
--------------------------------
CLK = 4436
mem_uprav.memacc = 3
--------------------------------
CLK = 4437
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4438
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4439
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4440
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4441
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4442
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4443
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4444
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4445
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4446
mem_uprav.memacc = 2
--------------------------------
CLK = 4447
mem_uprav.memacc = 3
--------------------------------
CLK = 4448
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4449
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4450
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4451
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 4452
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 4453
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 4454
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4455
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 206
exec1.mx1 = 206
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4456
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 206
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.bruncnd = true
--------------------------------
CLK = 4457
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4458
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4459
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4460
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4461
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4462
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4463
mem_uprav.memacc = 2
--------------------------------
CLK = 4464
mem_uprav.memacc = 3
--------------------------------
CLK = 4465
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4466
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4467
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4468
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4469
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4470
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4471
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4472
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4473
mem_uprav.memacc = 2
--------------------------------
CLK = 4474
mem_uprav.memacc = 3
--------------------------------
CLK = 4475
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4476
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4477
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4478
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4479
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4480
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4481
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4482
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4483
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4484
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4485
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4486
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4487
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4488
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4489
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4490
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 4491
mem_uprav.memacc = 2
--------------------------------
CLK = 4492
mem_uprav.memacc = 3
--------------------------------
CLK = 4493
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4494
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4495
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 4496
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 4497
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 4498
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4112
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4499
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4111
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4112
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 4500
bus.mar_out = 4112
bus.abus = 4112
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus4 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4501
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 4502
mem_uprav.memacc = 2
--------------------------------
CLK = 4503
mem_uprav.memacc = 3
--------------------------------
CLK = 4504
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4505
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus4 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4506
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4111
--------------------------------
CLK = 4507
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4110
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4111
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 4508
bus.mar_out = 4111
bus.abus = 4111
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4509
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4510
mem_uprav.memacc = 2
--------------------------------
CLK = 4511
mem_uprav.memacc = 3
--------------------------------
CLK = 4512
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4513
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4514
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 4515
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4516
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4517
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4518
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4519
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4520
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4521
mem_uprav.memacc = 2
--------------------------------
CLK = 4522
mem_uprav.memacc = 3
--------------------------------
CLK = 4523
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4524
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4525
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 4526
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4527
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4528
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4529
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4530
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 4531
mem_uprav.memacc = 2
--------------------------------
CLK = 4532
mem_uprav.memacc = 3
--------------------------------
CLK = 4533
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4534
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4535
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4536
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4537
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4538
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4539
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4540
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4541
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4542
mem_uprav.memacc = 2
--------------------------------
CLK = 4543
mem_uprav.memacc = 3
--------------------------------
CLK = 4544
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4545
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4546
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4547
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 4548
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 4549
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4550
mem_uprav.memacc = 1
--------------------------------
CLK = 4551
mem_uprav.memacc = 2
--------------------------------
CLK = 4552
mem_uprav.memacc = 3
--------------------------------
CLK = 4553
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4554
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4555
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 4556
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 4557
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 4558
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 4559
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4560
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4561
mem_uprav.memacc = 2
--------------------------------
CLK = 4562
mem_uprav.memacc = 3
--------------------------------
CLK = 4563
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4564
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4565
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 4566
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4567
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4568
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4569
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4570
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4571
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4572
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4573
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4574
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 4575
mem_uprav.memacc = 2
--------------------------------
CLK = 4576
mem_uprav.memacc = 3
--------------------------------
CLK = 4577
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4578
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4579
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4580
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4581
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4582
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4583
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4584
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4585
mem_uprav.memacc = 2
--------------------------------
CLK = 4586
mem_uprav.memacc = 3
--------------------------------
CLK = 4587
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4588
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4589
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4590
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4591
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4592
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4593
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4594
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4595
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4596
exec1.bb = 3
exec1.bb1 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4597
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu2 = true
uprav.cnt = 141
exec1.alu = 4
exec1.mx1 = 4
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4598
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 4
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT30 = true
exec3.NOT32 = false
exec1.alu2 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 4
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab2 = true
exec1.ab0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 4
uprav.bruncnd = true
--------------------------------
CLK = 4599
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4600
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4601
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4602
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4603
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4604
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4605
mem_uprav.memacc = 2
--------------------------------
CLK = 4606
mem_uprav.memacc = 3
--------------------------------
CLK = 4607
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4608
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4609
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4610
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4611
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4612
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4613
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4614
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4615
mem_uprav.memacc = 2
--------------------------------
CLK = 4616
mem_uprav.memacc = 3
--------------------------------
CLK = 4617
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4618
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4619
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4620
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4621
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4622
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4623
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4624
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4625
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4626
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4627
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4628
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4629
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4630
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4631
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4632
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4633
mem_uprav.memacc = 2
--------------------------------
CLK = 4634
mem_uprav.memacc = 3
--------------------------------
CLK = 4635
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4636
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4637
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 4638
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4639
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4640
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4641
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4642
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4643
mem_uprav.memacc = 2
--------------------------------
CLK = 4644
mem_uprav.memacc = 3
--------------------------------
CLK = 4645
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4646
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4647
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4648
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4649
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4650
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4651
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4652
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4653
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4654
exec1.bb = 206
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb2 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4655
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 206
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4656
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 206
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 206
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab1 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 206
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4657
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4658
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4659
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4660
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4661
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4662
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 4663
mem_uprav.memacc = 2
--------------------------------
CLK = 4664
mem_uprav.memacc = 3
--------------------------------
CLK = 4665
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4666
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4667
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4668
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4669
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4670
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4671
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4672
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 4673
mem_uprav.memacc = 2
--------------------------------
CLK = 4674
mem_uprav.memacc = 3
--------------------------------
CLK = 4675
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4676
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4677
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4678
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4679
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4680
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4681
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4682
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4683
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4684
mem_uprav.memacc = 2
--------------------------------
CLK = 4685
mem_uprav.memacc = 3
--------------------------------
CLK = 4686
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4687
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4688
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4689
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 4690
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 4691
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 4692
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4693
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 205
exec1.mx1 = 205
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4694
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 205
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 205
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.bruncnd = true
--------------------------------
CLK = 4695
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4696
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4697
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4698
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4699
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4700
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4701
mem_uprav.memacc = 2
--------------------------------
CLK = 4702
mem_uprav.memacc = 3
--------------------------------
CLK = 4703
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4704
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4705
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4706
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4707
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4708
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4709
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4710
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4711
mem_uprav.memacc = 2
--------------------------------
CLK = 4712
mem_uprav.memacc = 3
--------------------------------
CLK = 4713
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4714
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4715
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4716
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4717
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4718
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4719
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4720
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4721
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4722
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4723
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4724
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4725
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4726
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4727
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4728
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 4729
mem_uprav.memacc = 2
--------------------------------
CLK = 4730
mem_uprav.memacc = 3
--------------------------------
CLK = 4731
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4732
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4733
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 4734
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 4735
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 4736
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4110
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4737
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4109
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4110
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 4738
bus.mar_out = 4110
bus.abus = 4110
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4739
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 4740
mem_uprav.memacc = 2
--------------------------------
CLK = 4741
mem_uprav.memacc = 3
--------------------------------
CLK = 4742
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4743
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4744
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4109
--------------------------------
CLK = 4745
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4108
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4109
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 4746
bus.mar_out = 4109
bus.abus = 4109
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4747
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4748
mem_uprav.memacc = 2
--------------------------------
CLK = 4749
mem_uprav.memacc = 3
--------------------------------
CLK = 4750
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4751
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4752
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 4753
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4754
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4755
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4756
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4757
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4758
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4759
mem_uprav.memacc = 2
--------------------------------
CLK = 4760
mem_uprav.memacc = 3
--------------------------------
CLK = 4761
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4762
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4763
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 4764
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4765
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4766
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4767
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4768
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 4769
mem_uprav.memacc = 2
--------------------------------
CLK = 4770
mem_uprav.memacc = 3
--------------------------------
CLK = 4771
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4772
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4773
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4774
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4775
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4776
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4777
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4778
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4779
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4780
mem_uprav.memacc = 2
--------------------------------
CLK = 4781
mem_uprav.memacc = 3
--------------------------------
CLK = 4782
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4783
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4784
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4785
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 4786
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 4787
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4788
mem_uprav.memacc = 1
--------------------------------
CLK = 4789
mem_uprav.memacc = 2
--------------------------------
CLK = 4790
mem_uprav.memacc = 3
--------------------------------
CLK = 4791
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4792
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4793
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 4794
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 4795
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 4796
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 4797
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4798
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4799
mem_uprav.memacc = 2
--------------------------------
CLK = 4800
mem_uprav.memacc = 3
--------------------------------
CLK = 4801
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4802
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4803
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 4804
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4805
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4806
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4807
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4808
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4809
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4810
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4811
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4812
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 4813
mem_uprav.memacc = 2
--------------------------------
CLK = 4814
mem_uprav.memacc = 3
--------------------------------
CLK = 4815
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4816
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4817
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4818
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4819
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4820
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4821
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4822
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4823
mem_uprav.memacc = 2
--------------------------------
CLK = 4824
mem_uprav.memacc = 3
--------------------------------
CLK = 4825
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4826
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4827
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4828
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4829
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4830
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4831
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4832
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4833
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4834
exec1.bb = 4
exec1.bb0 = false
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4835
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu2 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 5
exec1.mx1 = 5
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4836
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 5
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT32 = false
exec1.alu2 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 5
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab2 = true
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 5
uprav.bruncnd = true
--------------------------------
CLK = 4837
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4838
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4839
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4840
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4841
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4842
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4843
mem_uprav.memacc = 2
--------------------------------
CLK = 4844
mem_uprav.memacc = 3
--------------------------------
CLK = 4845
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4846
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4847
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4848
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4849
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4850
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4851
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4852
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 4853
mem_uprav.memacc = 2
--------------------------------
CLK = 4854
mem_uprav.memacc = 3
--------------------------------
CLK = 4855
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4856
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4857
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4858
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4859
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4860
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4861
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4862
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4863
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4864
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4865
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4866
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4867
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4868
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4869
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4870
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4871
mem_uprav.memacc = 2
--------------------------------
CLK = 4872
mem_uprav.memacc = 3
--------------------------------
CLK = 4873
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4874
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4875
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 4876
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4877
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4878
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4879
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4880
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4881
mem_uprav.memacc = 2
--------------------------------
CLK = 4882
mem_uprav.memacc = 3
--------------------------------
CLK = 4883
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4884
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4885
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4886
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4887
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4888
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4889
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4890
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 4891
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 4892
exec1.bb = 205
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = true
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 4893
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 205
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 4894
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 205
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 205
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 205
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 4895
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4896
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4897
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4898
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4899
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4900
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 4901
mem_uprav.memacc = 2
--------------------------------
CLK = 4902
mem_uprav.memacc = 3
--------------------------------
CLK = 4903
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4904
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4905
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 4906
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4907
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4908
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4909
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4910
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 4911
mem_uprav.memacc = 2
--------------------------------
CLK = 4912
mem_uprav.memacc = 3
--------------------------------
CLK = 4913
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4914
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4915
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4916
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4917
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 4918
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 4919
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 4920
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4921
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4922
mem_uprav.memacc = 2
--------------------------------
CLK = 4923
mem_uprav.memacc = 3
--------------------------------
CLK = 4924
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4925
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 4926
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 4927
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 4928
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 4929
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 4930
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb2 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 4931
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu2 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 204
exec1.mx1 = 204
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4932
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 204
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu2 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.bruncnd = true
--------------------------------
CLK = 4933
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4934
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4935
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4936
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4937
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4938
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 4939
mem_uprav.memacc = 2
--------------------------------
CLK = 4940
mem_uprav.memacc = 3
--------------------------------
CLK = 4941
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4942
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4943
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 4944
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 4945
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 4946
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 4947
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4948
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 4949
mem_uprav.memacc = 2
--------------------------------
CLK = 4950
mem_uprav.memacc = 3
--------------------------------
CLK = 4951
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4952
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4953
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 4954
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 4955
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 4956
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 4957
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 4958
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 4959
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 4960
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 4961
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4962
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4963
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4964
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4965
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4966
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 4967
mem_uprav.memacc = 2
--------------------------------
CLK = 4968
mem_uprav.memacc = 3
--------------------------------
CLK = 4969
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4970
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4971
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 4972
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 4973
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 4974
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4108
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 4975
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4107
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4108
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 4976
bus.mar_out = 4108
bus.abus = 4108
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4977
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 4978
mem_uprav.memacc = 2
--------------------------------
CLK = 4979
mem_uprav.memacc = 3
--------------------------------
CLK = 4980
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4981
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4982
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4107
--------------------------------
CLK = 4983
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4106
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4107
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 4984
bus.mar_out = 4107
bus.abus = 4107
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 4985
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 4986
mem_uprav.memacc = 2
--------------------------------
CLK = 4987
mem_uprav.memacc = 3
--------------------------------
CLK = 4988
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 4989
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 4990
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 4991
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 4992
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 4993
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 4994
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 4995
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 4996
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 4997
mem_uprav.memacc = 2
--------------------------------
CLK = 4998
mem_uprav.memacc = 3
--------------------------------
CLK = 4999
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5000
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5001
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 5002
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5003
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5004
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5005
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5006
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 5007
mem_uprav.memacc = 2
--------------------------------
CLK = 5008
mem_uprav.memacc = 3
--------------------------------
CLK = 5009
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5010
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5011
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5012
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5013
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5014
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5015
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5016
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5017
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5018
mem_uprav.memacc = 2
--------------------------------
CLK = 5019
mem_uprav.memacc = 3
--------------------------------
CLK = 5020
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5021
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5022
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5023
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 5024
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 5025
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5026
mem_uprav.memacc = 1
--------------------------------
CLK = 5027
mem_uprav.memacc = 2
--------------------------------
CLK = 5028
mem_uprav.memacc = 3
--------------------------------
CLK = 5029
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5030
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5031
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 5032
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 5033
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 5034
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 5035
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5036
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5037
mem_uprav.memacc = 2
--------------------------------
CLK = 5038
mem_uprav.memacc = 3
--------------------------------
CLK = 5039
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5040
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5041
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 5042
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5043
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5044
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = false
exec3.NOT32 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab2 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5045
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5046
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5047
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5048
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5049
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5050
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 5051
mem_uprav.memacc = 2
--------------------------------
CLK = 5052
mem_uprav.memacc = 3
--------------------------------
CLK = 5053
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5054
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5055
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5056
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5057
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5058
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5059
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5060
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5061
mem_uprav.memacc = 2
--------------------------------
CLK = 5062
mem_uprav.memacc = 3
--------------------------------
CLK = 5063
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5064
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5065
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5066
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5067
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5068
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5069
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5070
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5071
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5072
exec1.bb = 5
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5073
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu2 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 6
exec1.mx1 = 6
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5074
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 6
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec3.NOT32 = false
exec1.alu2 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 6
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab2 = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 6
uprav.bruncnd = true
--------------------------------
CLK = 5075
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5076
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5077
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5078
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5079
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5080
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5081
mem_uprav.memacc = 2
--------------------------------
CLK = 5082
mem_uprav.memacc = 3
--------------------------------
CLK = 5083
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5084
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5085
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5086
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5087
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5088
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5089
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5090
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5091
mem_uprav.memacc = 2
--------------------------------
CLK = 5092
mem_uprav.memacc = 3
--------------------------------
CLK = 5093
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5094
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5095
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5096
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5097
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5098
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5099
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5100
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5101
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5102
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5103
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5104
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5105
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5106
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5107
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5108
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5109
mem_uprav.memacc = 2
--------------------------------
CLK = 5110
mem_uprav.memacc = 3
--------------------------------
CLK = 5111
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5112
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5113
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 5114
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5115
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5116
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5117
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5118
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5119
mem_uprav.memacc = 2
--------------------------------
CLK = 5120
mem_uprav.memacc = 3
--------------------------------
CLK = 5121
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5122
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5123
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5124
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5125
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5126
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5127
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5128
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5129
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5130
exec1.bb = 204
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5131
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 204
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5132
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 204
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 204
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab1 = false
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 204
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5133
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5134
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5135
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5136
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5137
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5138
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 5139
mem_uprav.memacc = 2
--------------------------------
CLK = 5140
mem_uprav.memacc = 3
--------------------------------
CLK = 5141
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5142
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5143
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5144
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5145
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5146
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5147
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5148
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 5149
mem_uprav.memacc = 2
--------------------------------
CLK = 5150
mem_uprav.memacc = 3
--------------------------------
CLK = 5151
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5152
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5153
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5154
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5155
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5156
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5157
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5158
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5159
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5160
mem_uprav.memacc = 2
--------------------------------
CLK = 5161
mem_uprav.memacc = 3
--------------------------------
CLK = 5162
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5163
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5164
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5165
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 5166
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 5167
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 5168
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb2 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5169
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 203
exec1.mx1 = 203
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5170
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 203
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 203
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec1.ab2 = false
exec3.v_and1 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.bruncnd = true
--------------------------------
CLK = 5171
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5172
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5173
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5174
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5175
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5176
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5177
mem_uprav.memacc = 2
--------------------------------
CLK = 5178
mem_uprav.memacc = 3
--------------------------------
CLK = 5179
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5180
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5181
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5182
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5183
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5184
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5185
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5186
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5187
mem_uprav.memacc = 2
--------------------------------
CLK = 5188
mem_uprav.memacc = 3
--------------------------------
CLK = 5189
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5190
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5191
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5192
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5193
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5194
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5195
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5196
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5197
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5198
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5199
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5200
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5201
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5202
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5203
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5204
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 5205
mem_uprav.memacc = 2
--------------------------------
CLK = 5206
mem_uprav.memacc = 3
--------------------------------
CLK = 5207
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5208
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5209
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 5210
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 5211
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 5212
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4106
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5213
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4105
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4106
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 5214
bus.mar_out = 4106
bus.abus = 4106
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus3 = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5215
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 5216
mem_uprav.memacc = 2
--------------------------------
CLK = 5217
mem_uprav.memacc = 3
--------------------------------
CLK = 5218
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5219
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5220
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4105
--------------------------------
CLK = 5221
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4104
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4105
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 5222
bus.mar_out = 4105
bus.abus = 4105
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5223
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5224
mem_uprav.memacc = 2
--------------------------------
CLK = 5225
mem_uprav.memacc = 3
--------------------------------
CLK = 5226
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5227
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5228
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 5229
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5230
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5231
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5232
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5233
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5234
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5235
mem_uprav.memacc = 2
--------------------------------
CLK = 5236
mem_uprav.memacc = 3
--------------------------------
CLK = 5237
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5238
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5239
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 5240
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5241
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5242
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5243
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5244
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 5245
mem_uprav.memacc = 2
--------------------------------
CLK = 5246
mem_uprav.memacc = 3
--------------------------------
CLK = 5247
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5248
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5249
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5250
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5251
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5252
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5253
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5254
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5255
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5256
mem_uprav.memacc = 2
--------------------------------
CLK = 5257
mem_uprav.memacc = 3
--------------------------------
CLK = 5258
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5259
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5260
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5261
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 5262
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 5263
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5264
mem_uprav.memacc = 1
--------------------------------
CLK = 5265
mem_uprav.memacc = 2
--------------------------------
CLK = 5266
mem_uprav.memacc = 3
--------------------------------
CLK = 5267
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5268
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5269
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 5270
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 5271
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 5272
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 5273
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5274
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5275
mem_uprav.memacc = 2
--------------------------------
CLK = 5276
mem_uprav.memacc = 3
--------------------------------
CLK = 5277
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5278
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5279
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 5280
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5281
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5282
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT31 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5283
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5284
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5285
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5286
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5287
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5288
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 5289
mem_uprav.memacc = 2
--------------------------------
CLK = 5290
mem_uprav.memacc = 3
--------------------------------
CLK = 5291
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5292
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5293
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5294
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5295
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5296
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5297
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5298
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5299
mem_uprav.memacc = 2
--------------------------------
CLK = 5300
mem_uprav.memacc = 3
--------------------------------
CLK = 5301
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5302
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5303
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5304
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5305
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5306
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5307
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5308
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5309
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5310
exec1.bb = 6
exec1.bb0 = false
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5311
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 7
exec1.mx1 = 7
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5312
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 7
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT31 = false
exec3.NOT32 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 7
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab2 = true
exec1.ab1 = true
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 7
uprav.bruncnd = true
--------------------------------
CLK = 5313
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5314
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5315
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5316
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5317
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5318
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5319
mem_uprav.memacc = 2
--------------------------------
CLK = 5320
mem_uprav.memacc = 3
--------------------------------
CLK = 5321
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5322
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5323
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5324
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5325
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5326
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5327
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5328
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5329
mem_uprav.memacc = 2
--------------------------------
CLK = 5330
mem_uprav.memacc = 3
--------------------------------
CLK = 5331
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5332
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5333
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5334
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5335
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5336
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5337
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5338
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5339
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5340
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5341
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5342
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5343
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5344
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5345
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5346
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5347
mem_uprav.memacc = 2
--------------------------------
CLK = 5348
mem_uprav.memacc = 3
--------------------------------
CLK = 5349
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5350
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5351
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 5352
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5353
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5354
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5355
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5356
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5357
mem_uprav.memacc = 2
--------------------------------
CLK = 5358
mem_uprav.memacc = 3
--------------------------------
CLK = 5359
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5360
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5361
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5362
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5363
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5364
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5365
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5366
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5367
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5368
exec1.bb = 203
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = true
exec1.bb2 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5369
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 203
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5370
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 203
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT32 = true
exec3.NOT33 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 203
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab3 = true
exec1.ab2 = false
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 203
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5371
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5372
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5373
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5374
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5375
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5376
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 5377
mem_uprav.memacc = 2
--------------------------------
CLK = 5378
mem_uprav.memacc = 3
--------------------------------
CLK = 5379
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5380
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5381
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5382
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5383
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5384
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5385
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5386
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 5387
mem_uprav.memacc = 2
--------------------------------
CLK = 5388
mem_uprav.memacc = 3
--------------------------------
CLK = 5389
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5390
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5391
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5392
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5393
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5394
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5395
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5396
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5397
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5398
mem_uprav.memacc = 2
--------------------------------
CLK = 5399
mem_uprav.memacc = 3
--------------------------------
CLK = 5400
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5401
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5402
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5403
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 5404
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 5405
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 5406
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5407
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu1 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 202
exec1.mx1 = 202
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5408
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 202
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu1 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.bruncnd = true
--------------------------------
CLK = 5409
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5410
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5411
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5412
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5413
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5414
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5415
mem_uprav.memacc = 2
--------------------------------
CLK = 5416
mem_uprav.memacc = 3
--------------------------------
CLK = 5417
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5418
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5419
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5420
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5421
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5422
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5423
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5424
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5425
mem_uprav.memacc = 2
--------------------------------
CLK = 5426
mem_uprav.memacc = 3
--------------------------------
CLK = 5427
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5428
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5429
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5430
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5431
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5432
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5433
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5434
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5435
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5436
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5437
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5438
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5439
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5440
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5441
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5442
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 5443
mem_uprav.memacc = 2
--------------------------------
CLK = 5444
mem_uprav.memacc = 3
--------------------------------
CLK = 5445
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5446
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5447
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 5448
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 5449
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 5450
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4104
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5451
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4103
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4104
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 5452
bus.mar_out = 4104
bus.abus = 4104
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus3 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5453
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 5454
mem_uprav.memacc = 2
--------------------------------
CLK = 5455
mem_uprav.memacc = 3
--------------------------------
CLK = 5456
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5457
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus3 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5458
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4103
--------------------------------
CLK = 5459
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4102
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4103
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 5460
bus.mar_out = 4103
bus.abus = 4103
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5461
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5462
mem_uprav.memacc = 2
--------------------------------
CLK = 5463
mem_uprav.memacc = 3
--------------------------------
CLK = 5464
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5465
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5466
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 5467
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5468
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5469
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5470
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5471
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5472
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5473
mem_uprav.memacc = 2
--------------------------------
CLK = 5474
mem_uprav.memacc = 3
--------------------------------
CLK = 5475
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5476
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5477
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 5478
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5479
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5480
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5481
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5482
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 5483
mem_uprav.memacc = 2
--------------------------------
CLK = 5484
mem_uprav.memacc = 3
--------------------------------
CLK = 5485
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5486
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5487
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5488
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5489
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5490
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5491
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5492
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5493
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5494
mem_uprav.memacc = 2
--------------------------------
CLK = 5495
mem_uprav.memacc = 3
--------------------------------
CLK = 5496
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5497
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5498
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5499
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 5500
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 5501
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5502
mem_uprav.memacc = 1
--------------------------------
CLK = 5503
mem_uprav.memacc = 2
--------------------------------
CLK = 5504
mem_uprav.memacc = 3
--------------------------------
CLK = 5505
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5506
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5507
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 5508
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 5509
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 5510
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 5511
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5512
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5513
mem_uprav.memacc = 2
--------------------------------
CLK = 5514
mem_uprav.memacc = 3
--------------------------------
CLK = 5515
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5516
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5517
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 5518
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5519
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5520
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5521
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5522
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5523
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5524
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5525
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5526
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 5527
mem_uprav.memacc = 2
--------------------------------
CLK = 5528
mem_uprav.memacc = 3
--------------------------------
CLK = 5529
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5530
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5531
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5532
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5533
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5534
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5535
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5536
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5537
mem_uprav.memacc = 2
--------------------------------
CLK = 5538
mem_uprav.memacc = 3
--------------------------------
CLK = 5539
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5540
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5541
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5542
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5543
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5544
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5545
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5546
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5547
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5548
exec1.bb = 7
exec1.bb1 = true
exec1.bb2 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5549
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu3 = true
uprav.cnt = 141
exec1.alu = 8
exec1.mx1 = 8
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5550
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 8
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT30 = true
exec3.NOT33 = false
exec1.alu3 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 8
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab3 = true
exec1.ab0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 8
uprav.bruncnd = true
--------------------------------
CLK = 5551
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5552
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5553
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5554
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5555
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5556
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5557
mem_uprav.memacc = 2
--------------------------------
CLK = 5558
mem_uprav.memacc = 3
--------------------------------
CLK = 5559
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5560
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5561
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5562
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5563
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5564
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5565
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5566
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5567
mem_uprav.memacc = 2
--------------------------------
CLK = 5568
mem_uprav.memacc = 3
--------------------------------
CLK = 5569
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5570
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5571
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5572
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5573
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5574
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5575
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5576
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5577
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5578
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5579
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5580
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5581
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5582
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5583
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5584
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5585
mem_uprav.memacc = 2
--------------------------------
CLK = 5586
mem_uprav.memacc = 3
--------------------------------
CLK = 5587
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5588
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5589
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 5590
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5591
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5592
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5593
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5594
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5595
mem_uprav.memacc = 2
--------------------------------
CLK = 5596
mem_uprav.memacc = 3
--------------------------------
CLK = 5597
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5598
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5599
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5600
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5601
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5602
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5603
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5604
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5605
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5606
exec1.bb = 202
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
exec1.bb2 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5607
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 202
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5608
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 202
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 202
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab1 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 202
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5609
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5610
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5611
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5612
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5613
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5614
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 5615
mem_uprav.memacc = 2
--------------------------------
CLK = 5616
mem_uprav.memacc = 3
--------------------------------
CLK = 5617
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5618
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5619
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5620
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5621
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5622
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5623
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5624
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 5625
mem_uprav.memacc = 2
--------------------------------
CLK = 5626
mem_uprav.memacc = 3
--------------------------------
CLK = 5627
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5628
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5629
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5630
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5631
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5632
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5633
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5634
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5635
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5636
mem_uprav.memacc = 2
--------------------------------
CLK = 5637
mem_uprav.memacc = 3
--------------------------------
CLK = 5638
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5639
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5640
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5641
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 5642
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 5643
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 5644
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb1 = false
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5645
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 201
exec1.mx1 = 201
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5646
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 201
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 201
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab1 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.bruncnd = true
--------------------------------
CLK = 5647
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5648
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5649
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5650
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5651
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5652
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5653
mem_uprav.memacc = 2
--------------------------------
CLK = 5654
mem_uprav.memacc = 3
--------------------------------
CLK = 5655
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5656
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5657
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5658
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5659
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5660
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5661
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5662
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5663
mem_uprav.memacc = 2
--------------------------------
CLK = 5664
mem_uprav.memacc = 3
--------------------------------
CLK = 5665
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5666
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5667
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5668
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5669
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5670
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5671
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5672
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5673
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5674
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5675
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5676
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5677
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5678
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5679
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5680
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 5681
mem_uprav.memacc = 2
--------------------------------
CLK = 5682
mem_uprav.memacc = 3
--------------------------------
CLK = 5683
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5684
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5685
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 5686
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 5687
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 5688
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4102
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5689
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4101
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4102
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 5690
bus.mar_out = 4102
bus.abus = 4102
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus2 = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5691
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 5692
mem_uprav.memacc = 2
--------------------------------
CLK = 5693
mem_uprav.memacc = 3
--------------------------------
CLK = 5694
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5695
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5696
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4101
--------------------------------
CLK = 5697
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4100
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4101
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 5698
bus.mar_out = 4101
bus.abus = 4101
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5699
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5700
mem_uprav.memacc = 2
--------------------------------
CLK = 5701
mem_uprav.memacc = 3
--------------------------------
CLK = 5702
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5703
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5704
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 5705
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5706
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5707
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5708
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5709
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5710
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5711
mem_uprav.memacc = 2
--------------------------------
CLK = 5712
mem_uprav.memacc = 3
--------------------------------
CLK = 5713
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5714
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5715
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 5716
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5717
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5718
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5719
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5720
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 5721
mem_uprav.memacc = 2
--------------------------------
CLK = 5722
mem_uprav.memacc = 3
--------------------------------
CLK = 5723
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5724
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5725
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5726
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5727
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5728
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5729
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5730
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5731
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5732
mem_uprav.memacc = 2
--------------------------------
CLK = 5733
mem_uprav.memacc = 3
--------------------------------
CLK = 5734
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5735
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5736
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5737
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 5738
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 5739
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5740
mem_uprav.memacc = 1
--------------------------------
CLK = 5741
mem_uprav.memacc = 2
--------------------------------
CLK = 5742
mem_uprav.memacc = 3
--------------------------------
CLK = 5743
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5744
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5745
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 5746
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 5747
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 5748
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 5749
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5750
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5751
mem_uprav.memacc = 2
--------------------------------
CLK = 5752
mem_uprav.memacc = 3
--------------------------------
CLK = 5753
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5754
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5755
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 5756
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5757
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5758
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5759
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5760
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5761
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5762
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5763
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5764
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 5765
mem_uprav.memacc = 2
--------------------------------
CLK = 5766
mem_uprav.memacc = 3
--------------------------------
CLK = 5767
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5768
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5769
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5770
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5771
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5772
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5773
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5774
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5775
mem_uprav.memacc = 2
--------------------------------
CLK = 5776
mem_uprav.memacc = 3
--------------------------------
CLK = 5777
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5778
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5779
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5780
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5781
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5782
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5783
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5784
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5785
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5786
exec1.bb = 8
exec1.bb0 = false
exec1.bb3 = true
uprav.cnt_bool = false
exec1.bb_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5787
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu3 = true
exec1.alu0 = true
uprav.cnt = 141
exec1.alu = 9
exec1.mx1 = 9
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5788
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 9
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT33 = false
exec1.alu3 = false
exec1.alu0 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
exec1.alu_bool = false
addr.mx1 = 9
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab3 = true
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 9
uprav.bruncnd = true
--------------------------------
CLK = 5789
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5790
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5791
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5792
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5793
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5794
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5795
mem_uprav.memacc = 2
--------------------------------
CLK = 5796
mem_uprav.memacc = 3
--------------------------------
CLK = 5797
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5798
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5799
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5800
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5801
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5802
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5803
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5804
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 5805
mem_uprav.memacc = 2
--------------------------------
CLK = 5806
mem_uprav.memacc = 3
--------------------------------
CLK = 5807
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5808
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5809
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5810
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5811
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5812
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5813
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5814
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5815
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5816
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5817
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5818
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5819
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5820
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5821
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5822
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5823
mem_uprav.memacc = 2
--------------------------------
CLK = 5824
mem_uprav.memacc = 3
--------------------------------
CLK = 5825
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5826
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5827
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 5828
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5829
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5830
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5831
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5832
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5833
mem_uprav.memacc = 2
--------------------------------
CLK = 5834
mem_uprav.memacc = 3
--------------------------------
CLK = 5835
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5836
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5837
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5838
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5839
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5840
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5841
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5842
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 5843
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 5844
exec1.bb = 201
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = true
uprav.cnt_bool = false
exec1.bb_bool = true
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 5845
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 201
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5846
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 201
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 201
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 201
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5847
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5848
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5849
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5850
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5851
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5852
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 5853
mem_uprav.memacc = 2
--------------------------------
CLK = 5854
mem_uprav.memacc = 3
--------------------------------
CLK = 5855
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5856
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5857
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 5858
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5859
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5860
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5861
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5862
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 5863
mem_uprav.memacc = 2
--------------------------------
CLK = 5864
mem_uprav.memacc = 3
--------------------------------
CLK = 5865
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5866
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5867
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5868
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5869
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5870
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5871
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5872
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5873
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5874
mem_uprav.memacc = 2
--------------------------------
CLK = 5875
mem_uprav.memacc = 3
--------------------------------
CLK = 5876
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5877
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5878
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5879
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 5880
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 5881
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 5882
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb3 = false
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5883
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu3 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 200
exec1.mx1 = 200
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5884
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 200
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu3 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec3.v_and1 = true
exec1.ab0 = false
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = false
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.bruncnd = true
--------------------------------
CLK = 5885
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5886
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5887
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5888
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5889
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5890
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 5891
mem_uprav.memacc = 2
--------------------------------
CLK = 5892
mem_uprav.memacc = 3
--------------------------------
CLK = 5893
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5894
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5895
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 5896
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5897
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5898
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5899
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5900
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5901
mem_uprav.memacc = 2
--------------------------------
CLK = 5902
mem_uprav.memacc = 3
--------------------------------
CLK = 5903
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5904
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5905
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5906
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5907
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 5908
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 5909
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 5910
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 5911
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 5912
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 5913
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5914
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5915
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5916
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5917
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5918
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 5919
mem_uprav.memacc = 2
--------------------------------
CLK = 5920
mem_uprav.memacc = 3
--------------------------------
CLK = 5921
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5922
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5923
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 5924
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 5925
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 5926
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4100
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 5927
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4099
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4100
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 5928
bus.mar_out = 4100
bus.abus = 4100
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus2 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5929
mem_oper.mem = 39
mem_uprav.memacc = 1
--------------------------------
CLK = 5930
mem_uprav.memacc = 2
--------------------------------
CLK = 5931
mem_uprav.memacc = 3
--------------------------------
CLK = 5932
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 39
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 39
mem_uprav.incmemacc = false
bus.dbus = 39
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5933
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 39
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = false
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr2 = true
bus.mdr3 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 39
bus.rdbus = highZ
bus.mdrin = false
bus.abus2 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5934
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
bus.mx1 = 4099
--------------------------------
CLK = 5935
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4098
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4099
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 5936
bus.mar_out = 4099
bus.abus = 4099
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus1 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5937
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5938
mem_uprav.memacc = 2
--------------------------------
CLK = 5939
mem_uprav.memacc = 3
--------------------------------
CLK = 5940
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5941
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr2 = false
bus.mdr1 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus1 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5942
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 5943
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 39
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 295
uprav.ldpc = false
fetch1.pc = 295
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5944
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5945
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 5946
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 40
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 295
bus.mx1 = 296
fetch1.pc = 296
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 5947
bus.mar_out = 295
bus.abus = 295
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5948
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 5949
mem_uprav.memacc = 2
--------------------------------
CLK = 5950
mem_uprav.memacc = 3
--------------------------------
CLK = 5951
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5952
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5953
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
uprav.cnt = 5
exec2.NOT17 = false
fetch2.g0_pg1 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
exec4.brpom = false
fetch3.l2_arlog_or0 = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 536871168
uprav.NOT5 = true
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
exec3.n = true
fetch3.l2_arlog = true
fetch2.ldb = true
fetch1.ir25 = false
fetch1.ir24 = false
fetch1.ir29 = true
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 5954
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 5955
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 5956
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 41
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 296
bus.mx1 = 297
fetch1.pc = 297
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 5957
bus.mar_out = 296
bus.abus = 296
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5958
mem_oper.mem = 128
mem_uprav.memacc = 1
--------------------------------
CLK = 5959
mem_uprav.memacc = 2
--------------------------------
CLK = 5960
mem_uprav.memacc = 3
--------------------------------
CLK = 5961
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 128
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 128
mem_uprav.incmemacc = false
bus.dbus = 128
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5962
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 128
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr7 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 128
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5963
uprav.cnt_bool = false
intr3.mx1 = 128
addr.ir_to_mx3 = 65408
uprav.ldir1 = false
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = true
uprav.kmadr = 50
fetch3.l2_arlog_or1 = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 545259776
fetch1.ir23_16 = 128
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 128
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir23_8 = 32769
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 5964
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 5965
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 5966
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 5967
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 42
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 297
bus.mx1 = 298
fetch1.pc = 298
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 5968
bus.mar_out = 297
bus.abus = 297
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus3 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5969
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 5970
mem_uprav.memacc = 2
--------------------------------
CLK = 5971
mem_uprav.memacc = 3
--------------------------------
CLK = 5972
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5973
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
bus.mdr7 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 0
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
uprav.brl3_jump = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5974
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = false
uprav.cnt = 20
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 0
fetch1.ir = 545259520
fetch1.ir15_0 = 0
uprav.val50 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 32768
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 5975
uprav.ldmar = true
uprav.brl3_arlog = false
uprav.cnt_bool = true
uprav.cnt = 21
uprav.val20 = false
uprav.cnt0 = true
uprav.t14 = false
uprav.t15 = true
uprav.incpc = true
--------------------------------
CLK = 5976
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 22
fetch1.pc7_0 = 43
uprav.mp = 22
uprav.kmbr = 22
uprav.val16 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 298
bus.mx1 = 299
fetch1.pc = 299
uprav.brhack = true
uprav.t15 = false
uprav.t16 = true
uprav.incpc = false
--------------------------------
CLK = 5977
bus.mar_out = 298
bus.abus = 298
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 23
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 23
bus.rdbus = false
uprav.kmbr = 23
uprav.brcnd = true
uprav.val17 = true
uprav.val16 = false
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t16 = false
uprav.t17 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 5978
mem_uprav.memacc = 1
--------------------------------
CLK = 5979
mem_uprav.memacc = 2
--------------------------------
CLK = 5980
mem_uprav.memacc = 3
--------------------------------
CLK = 5981
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5982
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir3 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 24
bus.onerdbus = highZ
uprav.cnt_or = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 32
bus.rdbus = highZ
uprav.kmbr = 32
uprav.val20 = true
uprav.val17 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.NOT0 = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t17 = false
uprav.t18 = true
uprav.bruncnd = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 5983
uprav.ldir3 = false
uprav.cnt = 32
uprav.mp = 50
uprav.kmbr = 0
uprav.val20 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.cnt3 = false
uprav.bradr = true
uprav.t18 = false
uprav.bruncnd = false
uprav.t20 = true
--------------------------------
CLK = 5984
uprav.brstore = true
uprav.ldmar = true
uprav.cnt = 50
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.mxadda0 = true
uprav.cnt4 = true
uprav.mxaddb0 = true
uprav.val50 = true
uprav.NOT0 = true
bus.mx1 = 0
uprav.bradr = false
uprav.t32 = true
uprav.t20 = false
--------------------------------
CLK = 5985
uprav.brstore = false
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 51
uprav.cnt_or = true
uprav.mxmar2 = false
uprav.mp = 56
uprav.kmbr = 56
uprav.mxadda0 = false
uprav.cnt0 = true
uprav.mxaddb0 = false
uprav.val38 = true
uprav.val50 = false
bus.mar = 0
uprav.NOT0 = false
bus.mx1 = 299
uprav.t32 = false
uprav.t33 = true
uprav.bruncnd = true
--------------------------------
CLK = 5986
uprav.cnt_bool = false
uprav.cnt = 56
uprav.cnt_or = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.NOT0 = true
uprav.t38 = true
uprav.t33 = false
uprav.brhack = true
uprav.bruncnd = false
--------------------------------
CLK = 5987
bus.mar_out = 0
bus.abus = 0
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 57
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 57
bus.rdbus = false
uprav.kmbr = 57
uprav.brcnd = true
uprav.cnt0 = true
uprav.val38 = false
uprav.val39 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.t39 = true
uprav.t38 = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 5988
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 5989
mem_uprav.memacc = 2
--------------------------------
CLK = 5990
mem_uprav.memacc = 3
--------------------------------
CLK = 5991
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 5992
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 58
bus.onerdbus = highZ
exec2.NOT16 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
uprav.brldw = true
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 60
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 60
bus.mdrin = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT2 = true
uprav.val39 = false
mem_uprav.memout = false
uprav.val3C = true
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.t39 = false
uprav.rdcpu = false
uprav.t3A = true
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 5993
uprav.mxbb0 = true
uprav.cnt_bool = true
uprav.cnt = 59
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val3C = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t3A = false
uprav.t3B = true
uprav.bruncnd = true
--------------------------------
CLK = 5994
uprav.mxbb0 = false
uprav.cnt_bool = false
uprav.cnt = 80
exec1.mx2 = 0
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt3 = false
uprav.val50 = false
uprav.t3B = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 5995
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 1
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 5996
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 1
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT45 = true
exec3.NOT42 = true
exec3.NOT39 = true
exec3.NOT36 = true
exec3.NOT37 = true
exec3.NOT30 = false
exec3.NOT33 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = true
exec1.mx3 = false
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = true
addr.mx1 = 1
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_r = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = false
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec3.vsub = false
exec1.ab7 = false
exec1.ab6 = false
exec1.ab3 = false
exec1.ab0 = true
uprav.NOT0 = false
exec3.vsub_and1 = false
exec3.n = false
exec1.ab_bool = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 1
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 5997
exec4.lss = false
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = true
exec2.pswn_r_and1 = false
exec2.psw7_0 = 0
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswv_r_and1 = false
exec2.pswn_r = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = true
exec4.grte = true
uprav.tC0 = true
exec4.neg = false
exec4.lsse = false
exec2.pswn = false
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = true
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 5998
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 5999
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6000
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 44
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 299
bus.mx1 = 300
fetch1.pc = 300
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6001
bus.mar_out = 299
bus.abus = 299
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6002
mem_oper.mem = 48
mem_uprav.memacc = 1
--------------------------------
CLK = 6003
mem_uprav.memacc = 2
--------------------------------
CLK = 6004
mem_uprav.memacc = 3
--------------------------------
CLK = 6005
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 48
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 48
mem_uprav.incmemacc = false
bus.dbus = 48
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6006
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 48
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = true
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 48
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6007
exec3.c_or0 = true
uprav.cnt_bool = true
fetch2.dc9 = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 48
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 141
uprav.brcnd = true
uprav.cnt0 = true
fetch1.ir = 813694976
fetch2.add = true
uprav.brnotgropr = true
uprav.NOT0 = false
fetch2.ldb = false
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 6008
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 6009
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 6010
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 45
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 300
bus.mx1 = 301
fetch1.pc = 301
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 6011
bus.mar_out = 300
bus.abus = 300
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6012
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 6013
mem_uprav.memacc = 2
--------------------------------
CLK = 6014
mem_uprav.memacc = 3
--------------------------------
CLK = 6015
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6016
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT26 = true
exec2.NOT24 = true
bus.mdr5 = false
bus.mdr1 = true
bus.mdr4 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6017
uprav.cnt_bool = false
intr3.mx1 = 2
fetch1.ir17 = true
addr.ir_to_mx3 = 2
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
fetch2.regindpom = false
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 805437440
fetch1.ir23_16 = 2
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 2
fetch3.l2_arlog = true
fetch1.ir23 = false
fetch1.ir23_8 = 512
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 6018
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 6019
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 6020
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 6021
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 6022
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 6023
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 6024
exec1.bb = 9
exec1.bb3 = true
uprav.cnt_bool = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 141
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 6025
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec1.alu3 = true
exec1.alu1 = true
uprav.cnt = 141
exec1.alu = 10
exec1.mx1 = 10
uprav.cnt_or = false
exec2.pswc_r = true
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.add = true
uprav.mp = 192
exec2.pswv_r = true
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
uprav.cnt7 = true
uprav.NOT0 = true
uprav.t8D = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 6026
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 10
uprav.cnt_bool = false
exec2.pswn_r_and1 = true
exec3.NOT30 = true
exec3.NOT31 = false
exec3.NOT33 = false
exec1.alu3 = false
exec1.alu1 = false
uprav.cnt = 142
exec1.alu = 0
exec1.mx1 = 0
uprav.cnt_or = true
exec2.pswc_r = false
addr.mx1 = 10
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_r = true
uprav.add = false
exec2.pswv_r = false
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt1 = true
uprav.cnt0 = false
exec1.ab3 = true
exec1.ab1 = true
exec1.ab0 = false
uprav.NOT0 = false
uprav.t8D = false
uprav.t8E = true
exec1.ab_bool = false
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 10
uprav.bruncnd = true
--------------------------------
CLK = 6027
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
exec2.pswn_r_and1 = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_r = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt3 = false
uprav.tC0 = true
uprav.t8E = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6028
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6029
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6030
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 46
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 301
bus.mx1 = 302
fetch1.pc = 302
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6031
bus.mar_out = 301
bus.abus = 301
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6032
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 6033
mem_uprav.memacc = 2
--------------------------------
CLK = 6034
mem_uprav.memacc = 3
--------------------------------
CLK = 6035
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6036
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT26 = false
bus.mdr5 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6037
exec3.c_or0 = false
uprav.cnt_bool = true
fetch2.dc9 = false
uprav.ldir0 = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
fetch1.ir = 570556416
fetch2.add = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = false
fetch1.ir25 = true
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 6038
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 6039
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 6040
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 47
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 302
bus.mx1 = 303
fetch1.pc = 303
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 6041
bus.mar_out = 302
bus.abus = 302
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6042
mem_oper.mem = 2
mem_uprav.memacc = 1
--------------------------------
CLK = 6043
mem_uprav.memacc = 2
--------------------------------
CLK = 6044
mem_uprav.memacc = 3
--------------------------------
CLK = 6045
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 2
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 2
mem_uprav.incmemacc = false
bus.dbus = 2
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6046
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 2
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 2
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6047
uprav.cnt_bool = false
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT0 = false
uprav.brnotgradr = true
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 6048
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 6049
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 6050
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 6051
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 6052
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 6053
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 6054
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 6055
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6056
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6057
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6058
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 48
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 303
bus.mx1 = 304
fetch1.pc = 304
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6059
bus.mar_out = 303
bus.abus = 303
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6060
mem_oper.mem = 32
mem_uprav.memacc = 1
--------------------------------
CLK = 6061
mem_uprav.memacc = 2
--------------------------------
CLK = 6062
mem_uprav.memacc = 3
--------------------------------
CLK = 6063
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 32
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 32
mem_uprav.incmemacc = false
bus.dbus = 32
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6064
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 32
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 32
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6065
uprav.cnt_bool = true
fetch2.dc7 = true
uprav.ldir0 = false
fetch1.ir31_24 = 32
fetch3.store = false
uprav.cnt = 5
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = true
uprav.kmopr = 87
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 537001984
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.n_z_or = true
fetch2.ldb = true
fetch1.ir25 = false
uprav.val7 = true
--------------------------------
CLK = 6066
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 6067
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 6068
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 49
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 304
bus.mx1 = 305
fetch1.pc = 305
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 6069
bus.mar_out = 304
bus.abus = 304
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6070
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 6071
mem_uprav.memacc = 2
--------------------------------
CLK = 6072
mem_uprav.memacc = 3
--------------------------------
CLK = 6073
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6074
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT26 = true
bus.mdr5 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6075
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir17 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
uprav.cnt = 12
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 536870912
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch1.ir23_8 = 0
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 6076
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 6077
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 6078
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 6079
uprav.brstore = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 6080
uprav.brstore = false
uprav.cnt_bool = false
uprav.cnt = 34
uprav.brldw = true
uprav.mp = 36
uprav.kmbr = 36
uprav.val24 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val50 = false
uprav.t22 = true
uprav.t21 = false
--------------------------------
CLK = 6081
uprav.cnt_bool = true
uprav.cnt = 35
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.val24 = false
uprav.cnt0 = true
uprav.val50 = true
uprav.NOT0 = false
uprav.bruncnd = true
uprav.t22 = false
uprav.t23 = true
--------------------------------
CLK = 6082
exec1.bb = 200
exec1.bb6 = true
exec1.bb7 = true
exec1.bb0 = false
uprav.cnt_bool = false
exec1.bb_bool = false
exec3.NOT40 = false
exec3.NOT43 = false
uprav.cnt = 80
uprav.ldbb = false
uprav.mp = 87
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
uprav.t23 = false
--------------------------------
CLK = 6083
uprav.cnt_bool = true
uprav.mxab = true
uprav.cnt = 87
exec1.mx1 = 200
uprav.cnt_or = false
uprav.ldab = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.NOT0 = true
uprav.t50 = false
uprav.t57 = true
uprav.bropr = false
--------------------------------
CLK = 6084
uprav.ldz = true
uprav.ldv = true
uprav.ldn = true
uprav.ldc = true
exec1.ab = 200
uprav.cnt_bool = false
exec3.vadd = true
exec3.NOT45 = false
exec3.NOT42 = false
exec3.NOT39 = false
exec3.NOT36 = false
exec3.NOT37 = false
exec3.NOT31 = true
uprav.mxab = false
uprav.cnt = 88
exec2.NOT17 = false
exec1.mx3 = true
exec1.mx1 = 0
exec3.vadd_and1 = true
uprav.cnt_or = true
exec2.pswc_r = true
exec2.pswn_s_and0 = true
addr.mx1 = 200
exec2.pswv_r_and1 = true
uprav.ldab = false
exec2.pswn_s = true
exec2.pswv_r = true
exec2.pswz_r = true
exec3.vdec = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
exec1.ab7 = true
exec1.ab6 = true
exec1.ab1 = false
uprav.NOT0 = false
exec3.n = true
exec2.pswc_r_and1 = true
uprav.valC0 = true
addr.ab_to_mx1 = 200
uprav.t58 = true
uprav.t57 = false
uprav.bruncnd = true
--------------------------------
CLK = 6085
exec4.lss = true
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldv = false
uprav.ldn = false
uprav.ldc = false
exec4.grt = false
exec2.psw7_0 = 1
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswc_r = false
exec2.pswn_s_and0 = false
exec2.pswv_r_and1 = false
exec2.pswn_s = false
uprav.mp = 0
exec2.pswv_r = false
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
exec4.mx8 = false
exec4.grte = false
uprav.tC0 = true
exec4.neg = true
exec4.lsse = true
exec2.pswn = true
exec2.pswc_r_and1 = false
uprav.valC0 = false
uprav.t58 = false
exec4.nneg = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6086
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6087
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6088
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 50
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 305
bus.mx1 = 306
fetch1.pc = 306
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6089
bus.mar_out = 305
bus.abus = 305
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6090
mem_oper.mem = 49
mem_uprav.memacc = 1
--------------------------------
CLK = 6091
mem_uprav.memacc = 2
--------------------------------
CLK = 6092
mem_uprav.memacc = 3
--------------------------------
CLK = 6093
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 49
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 49
mem_uprav.incmemacc = false
bus.dbus = 49
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6094
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 49
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT16 = false
exec2.NOT26 = false
exec2.NOT24 = false
bus.mdr5 = true
bus.mdr4 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 49
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6095
exec3.c_or1 = true
uprav.cnt_bool = true
fetch2.dc7 = false
uprav.ldir0 = false
fetch1.ir31_24 = 49
uprav.cnt = 5
fetch2.g0_pg6 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
exec2.NOT21 = false
uprav.cnt_or = true
exec4.brpom = true
exec3.c_and1 = true
fetch2.sub = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 143
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx7 = true
fetch1.ir = 822083584
uprav.NOT5 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = true
fetch2.ldb = false
fetch1.ir24 = true
fetch1.ir28 = true
uprav.val7 = true
--------------------------------
CLK = 6096
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 6097
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 6098
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 51
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 306
bus.mx1 = 307
fetch1.pc = 307
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 6099
bus.mar_out = 306
bus.abus = 306
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6100
mem_oper.mem = 224
mem_uprav.memacc = 1
--------------------------------
CLK = 6101
mem_uprav.memacc = 2
--------------------------------
CLK = 6102
mem_uprav.memacc = 3
--------------------------------
CLK = 6103
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 224
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 224
mem_uprav.incmemacc = false
bus.dbus = 224
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6104
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 224
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT14 = false
exec2.NOT15 = false
exec2.NOT16 = true
exec2.NOT24 = true
exec2.NOT28 = false
bus.mdr6 = true
bus.mdr7 = true
bus.mdr4 = false
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 224
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6105
uprav.cnt_bool = false
intr3.mx1 = 224
fetch1.ir21 = true
addr.ir_to_mx3 = 65504
uprav.ldir1 = false
fetch3.l3_arlog = true
fetch2.dc11 = false
uprav.cnt = 12
fetch2.regdir = false
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 65
fetch3.l2_arlog_or1 = false
fetch2.imm = true
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 836763648
fetch1.ir23_16 = 224
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 224
fetch3.l2_arlog = false
fetch1.ir23 = true
fetch1.ir22 = true
fetch1.ir23_8 = 57344
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 6106
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 6107
uprav.cnt_bool = true
uprav.cnt = 15
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
--------------------------------
CLK = 6108
uprav.ldmar = true
uprav.cnt_bool = false
uprav.cnt = 16
uprav.mp = 0
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
uprav.t10 = true
uprav.incpc = true
--------------------------------
CLK = 6109
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 17
fetch1.pc7_0 = 52
uprav.mp = 17
uprav.kmbr = 17
uprav.val11 = true
uprav.cnt0 = true
bus.mar = 307
bus.mx1 = 308
fetch1.pc = 308
uprav.brhack = true
uprav.t10 = false
uprav.t11 = true
uprav.incpc = false
--------------------------------
CLK = 6110
bus.mar_out = 307
bus.abus = 307
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 18
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 18
bus.rdbus = false
uprav.kmbr = 18
uprav.brcnd = true
uprav.val12 = true
bus.abus0 = true
bus.abus4 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.val11 = false
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.t11 = false
uprav.t12 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6111
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 6112
mem_uprav.memacc = 2
--------------------------------
CLK = 6113
mem_uprav.memacc = 3
--------------------------------
CLK = 6114
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6115
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir2 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 19
bus.onerdbus = highZ
exec2.NOT14 = true
exec2.NOT15 = true
exec2.NOT16 = false
exec2.NOT26 = true
exec2.NOT28 = true
bus.mdr6 = false
bus.mdr5 = false
bus.mdr7 = false
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 80
bus.mdr = 1
bus.rdbus = highZ
uprav.kmbr = 80
uprav.val12 = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
uprav.val50 = true
bus.mx2 = 0
uprav.brl3_jump = true
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.t12 = false
uprav.t13 = true
mem_uprav.memacc_or = false
--------------------------------
CLK = 6116
uprav.brl3_arlog = true
uprav.cnt_bool = false
uprav.ldir2 = false
fetch1.ir8 = true
uprav.cnt = 20
uprav.brcnd_and9 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.val20 = true
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir15_8 = 1
fetch1.ir = 836763904
fetch1.ir15_0 = 256
uprav.val50 = false
uprav.NOT0 = false
uprav.brl3_jump = false
fetch1.ir23_8 = 57345
uprav.t13 = false
uprav.t14 = true
--------------------------------
CLK = 6117
uprav.brl3_arlog = false
uprav.cnt = 32
uprav.brcnd_and9 = false
uprav.mp = 65
uprav.kmbr = 0
uprav.val20 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt5 = true
uprav.cnt4 = false
uprav.bradr = true
uprav.t14 = false
uprav.t20 = true
--------------------------------
CLK = 6118
uprav.cnt_bool = true
uprav.cnt = 65
uprav.cnt_or = false
uprav.brldw = true
uprav.mp = 67
uprav.kmbr = 67
uprav.cnt0 = true
uprav.cnt6 = true
uprav.cnt5 = false
uprav.val43 = true
uprav.NOT0 = true
uprav.bradr = false
uprav.t41 = true
uprav.t20 = false
--------------------------------
CLK = 6119
uprav.mxbb1 = true
uprav.cnt_bool = false
uprav.cnt = 66
exec1.mx2 = 1
uprav.cnt_or = true
uprav.brldw = false
uprav.ldbb = true
uprav.mp = 80
uprav.kmbr = 80
uprav.cnt1 = true
uprav.cnt0 = false
uprav.val43 = false
uprav.val50 = true
uprav.NOT0 = false
uprav.t41 = false
uprav.t42 = true
uprav.bruncnd = true
--------------------------------
CLK = 6120
exec1.bb = 1
exec1.bb6 = false
exec1.bb7 = false
uprav.mxbb1 = false
exec1.bb0 = true
exec1.bb3 = false
exec1.bb_bool = true
exec3.vadd = false
exec3.NOT40 = true
exec3.NOT43 = true
uprav.cnt = 80
exec1.mx2 = 0
exec2.NOT23 = false
exec3.vadd_and1 = false
uprav.ldbb = false
uprav.mp = 143
uprav.cnt1 = false
uprav.cnt4 = true
exec3.vsub = true
exec3.v_and1 = true
uprav.val50 = false
exec3.vsub_and1 = true
exec3.v = true
uprav.t42 = false
uprav.t50 = true
uprav.bropr = true
uprav.bruncnd = false
--------------------------------
CLK = 6121
uprav.ldv = true
uprav.ldc = true
uprav.cnt_bool = true
exec3.NOT44 = false
exec1.alu_c8 = true
exec3.NOT41 = false
exec3.NOT38 = false
exec1.alu7 = true
exec1.alu6 = true
exec1.alu2 = true
exec1.alu1 = true
exec1.alu0 = true
uprav.sub = true
uprav.cnt = 143
exec1.alu = 199
exec1.mx1 = 199
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = false
exec2.pswc_r = true
exec1.alu_bool = true
exec3.c_and1 = false
exec2.pswv_r_and1 = true
uprav.ldab = true
uprav.mp = 32
exec2.pswv_r = true
uprav.kmbr = 32
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt0 = true
uprav.cnt6 = false
uprav.cnt4 = false
uprav.cnt3 = true
exec3.vsub = false
uprav.cnt7 = true
exec3.v_and1 = false
uprav.NOT0 = true
exec3.c = false
exec3.vsub_and1 = false
exec3.v = false
uprav.t8F = true
exec2.pswc_r_and1 = true
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 6122
uprav.ldz = true
uprav.ldv = false
uprav.ldn = true
uprav.ldc = false
exec1.ab = 199
uprav.cnt_bool = false
exec3.NOT44 = true
exec1.alu_c8 = false
exec3.NOT41 = true
exec3.NOT38 = true
exec3.NOT30 = false
exec3.NOT31 = false
exec3.NOT32 = false
exec3.NOT33 = true
exec1.alu7 = false
exec1.alu6 = false
exec1.alu2 = false
exec1.alu1 = false
exec1.alu0 = false
uprav.sub = false
uprav.cnt = 144
exec1.alu = 0
exec1.mx1 = 0
exec2.NOT23 = false
exec2.NOT21 = false
uprav.cnt_or = true
exec2.pswc_r = false
exec2.pswn_s_and0 = true
exec1.alu_bool = false
addr.mx1 = 199
exec3.c_and1 = true
exec2.pswv_r_and1 = false
uprav.ldab = false
exec2.pswn_s = true
uprav.mp = 192
exec2.pswv_r = false
uprav.kmbr = 192
exec2.pswz_r = true
exec2.pswz_r_and1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = true
uprav.cnt3 = false
exec3.vsub = true
exec1.ab3 = false
exec1.ab2 = true
exec3.v_and1 = true
exec1.ab1 = true
exec1.ab0 = true
uprav.NOT0 = false
exec3.c = true
exec3.vsub_and1 = true
exec3.v = true
uprav.t8F = false
exec1.ab_bool = true
uprav.t90 = true
exec2.pswc_r_and1 = false
uprav.valC0 = true
addr.ab_to_mx1 = 199
uprav.bruncnd = true
--------------------------------
CLK = 6123
uprav.brcnd_and14 = true
uprav.ldz = false
uprav.ldn = false
uprav.cnt = 192
uprav.brnotprekid = true
exec2.pswn_s_and0 = false
exec2.pswn_s = false
uprav.mp = 0
uprav.kmbr = 0
exec2.pswz_r = false
uprav.brcnd = true
exec2.pswz_r_and1 = false
uprav.cnt6 = true
uprav.cnt4 = false
uprav.tC0 = true
uprav.t90 = false
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6124
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6125
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6126
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 53
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 308
bus.mx1 = 309
fetch1.pc = 309
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6127
bus.mar_out = 308
bus.abus = 308
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6128
mem_oper.mem = 34
mem_uprav.memacc = 1
--------------------------------
CLK = 6129
mem_uprav.memacc = 2
--------------------------------
CLK = 6130
mem_uprav.memacc = 3
--------------------------------
CLK = 6131
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 34
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 34
mem_uprav.incmemacc = false
bus.dbus = 34
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6132
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 34
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = true
exec2.NOT26 = false
bus.mdr5 = true
bus.mdr1 = true
bus.mdr0 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 34
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6133
exec3.c_or1 = false
uprav.cnt_bool = true
uprav.ldir0 = false
fetch3.l3_arlog = false
fetch1.ir31_24 = 34
fetch3.store = true
uprav.cnt = 5
exec2.NOT17 = true
fetch2.g0_pg6 = false
fetch2.g0_pg4 = true
uprav.brcnd_and3 = true
exec2.NOT23 = true
exec2.NOT21 = true
uprav.cnt_or = true
exec3.c_and1 = false
fetch2.sub = false
fetch3.gradr_or = true
uprav.mp = 7
fetch2.stb = true
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
fetch3.l3_arlog_or = false
uprav.kmopr = 90
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = true
fetch1.ir = 585105664
uprav.NOT4 = false
exec3.v_and1 = false
uprav.brnotgropr = true
uprav.NOT0 = false
exec3.c = false
exec3.n_z_or = false
exec3.v = false
exec3.n = false
fetch3.gradr = true
fetch1.ir25 = true
fetch1.ir24 = false
fetch1.ir28 = false
uprav.val7 = true
--------------------------------
CLK = 6134
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and3 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.NOT0 = true
uprav.val7 = false
--------------------------------
CLK = 6135
uprav.ldmar = true
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 8
uprav.mp = 0
uprav.kmbr = 0
uprav.t8 = true
uprav.t7 = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.val50 = false
uprav.incpc = true
--------------------------------
CLK = 6136
uprav.ldmar = false
uprav.cnt_bool = true
uprav.cnt = 9
fetch1.pc7_0 = 54
uprav.mp = 9
uprav.kmbr = 9
uprav.t8 = false
uprav.t9 = true
uprav.cnt0 = true
bus.mar = 309
bus.mx1 = 310
fetch1.pc = 310
uprav.brhack = true
uprav.val9 = true
uprav.incpc = false
--------------------------------
CLK = 6137
bus.mar_out = 309
bus.abus = 309
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 10
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 10
bus.rdbus = false
uprav.kmbr = 10
uprav.t9 = false
uprav.tA = true
uprav.brcnd = true
bus.abus0 = true
bus.abus4 = true
bus.abus2 = true
bus.abus8 = true
bus.abus5 = true
bus.abus_bool = true
uprav.cnt1 = true
uprav.cnt0 = false
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.valA = true
uprav.val9 = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6138
mem_oper.mem = 0
mem_uprav.memacc = 1
--------------------------------
CLK = 6139
mem_uprav.memacc = 2
--------------------------------
CLK = 6140
mem_uprav.memacc = 3
--------------------------------
CLK = 6141
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 0
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
mem_uprav.incmemacc = false
bus.dbus = 0
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6142
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir1 = true
bus.notfcbus = true
addr.mdr_to_gprar = 0
uprav.brnotfccpu = false
uprav.cnt = 11
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT26 = true
bus.mdr5 = false
bus.mdr1 = false
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 0
bus.rdbus = highZ
uprav.tB = true
uprav.tA = false
bus.abus0 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus8 = false
bus.abus5 = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
mem_uprav.memout = false
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
uprav.ldgprar = true
uprav.valA = false
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6143
uprav.cnt_bool = false
intr3.mx1 = 0
fetch1.ir21 = false
addr.ir_to_mx3 = 0
uprav.ldir1 = false
fetch2.dc11 = true
uprav.cnt = 12
fetch2.regdir = true
uprav.brcnd_and5 = true
uprav.cnt_or = true
uprav.kmadr = 33
fetch3.l2_arlog_or1 = true
fetch2.imm = false
uprav.mp = 14
uprav.kmbr = 14
uprav.tC = true
uprav.tB = false
uprav.brcnd = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
fetch1.ir = 570425600
uprav.NOT4 = true
fetch1.ir23_16 = 0
uprav.NOT0 = false
uprav.brnotgradr = true
addr.gprar = 0
fetch3.l2_arlog = true
fetch3.gradr = false
fetch1.ir23 = false
fetch1.ir22 = false
fetch1.ir23_8 = 1
uprav.ldgprar = false
uprav.valE = true
--------------------------------
CLK = 6144
uprav.cnt = 14
uprav.brcnd_and5 = false
uprav.cnt_or = false
uprav.mp = 80
uprav.kmbr = 80
uprav.tE = true
uprav.tC = false
uprav.brcnd = false
uprav.cnt1 = true
uprav.brl2_branch = true
uprav.val50 = true
uprav.NOT0 = true
uprav.brnotgradr = false
uprav.valE = false
--------------------------------
CLK = 6145
uprav.cnt_bool = true
uprav.cnt = 15
uprav.brcnd_and7 = true
uprav.cnt_or = true
uprav.mp = 32
uprav.kmbr = 32
uprav.tF = true
uprav.tE = false
uprav.val20 = true
uprav.brcnd = true
uprav.brl2_arlog = true
uprav.cnt0 = true
uprav.brl2_branch = false
uprav.val50 = false
uprav.NOT0 = false
--------------------------------
CLK = 6146
uprav.cnt_bool = false
uprav.cnt = 32
uprav.brcnd_and7 = false
uprav.mp = 33
uprav.kmbr = 0
uprav.tF = false
uprav.val20 = false
uprav.brcnd = false
uprav.brl2_arlog = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt5 = true
uprav.cnt3 = false
uprav.bradr = true
uprav.t20 = true
--------------------------------
CLK = 6147
uprav.brstore = true
uprav.brcnd_and10 = true
uprav.cnt_bool = true
uprav.cnt = 33
uprav.mp = 80
uprav.kmbr = 80
uprav.brcnd = true
uprav.cnt0 = true
uprav.val50 = true
uprav.bradr = false
uprav.t20 = false
uprav.t21 = true
--------------------------------
CLK = 6148
uprav.brstore = false
uprav.brcnd_and10 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.mp = 90
uprav.brcnd = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
uprav.t21 = false
--------------------------------
CLK = 6149
uprav.brcnd_and12 = true
uprav.brregdir = true
uprav.cnt = 90
uprav.mp = 95
uprav.kmbr = 95
uprav.brcnd = true
uprav.val5F = true
uprav.cnt1 = true
uprav.cnt3 = true
uprav.t50 = false
uprav.t5A = true
uprav.bropr = false
--------------------------------
CLK = 6150
uprav.brcnd_and12 = false
uprav.cnt_bool = true
uprav.brregdir = false
uprav.cnt = 95
uprav.mp = 192
uprav.kmbr = 192
uprav.wrgpr = true
uprav.brcnd = false
uprav.val5F = false
uprav.cnt2 = true
uprav.cnt0 = true
uprav.valC0 = true
uprav.t5A = false
uprav.t5F = true
uprav.bruncnd = true
--------------------------------
CLK = 6151
uprav.brcnd_and14 = true
uprav.cnt_bool = false
uprav.cnt = 192
uprav.brnotprekid = true
uprav.mp = 0
uprav.kmbr = 0
uprav.wrgpr = false
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.cnt7 = true
uprav.tC0 = true
uprav.valC0 = false
uprav.t5F = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6152
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6153
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6154
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 55
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 310
bus.mx1 = 311
fetch1.pc = 311
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6155
bus.mar_out = 310
bus.abus = 310
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus4 = true
bus.abus2 = true
bus.abus1 = true
bus.abus8 = true
bus.abus5 = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6156
mem_oper.mem = 11
mem_uprav.memacc = 1
--------------------------------
CLK = 6157
mem_uprav.memacc = 2
--------------------------------
CLK = 6158
mem_uprav.memacc = 3
--------------------------------
CLK = 6159
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 11
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 11
mem_uprav.incmemacc = false
bus.dbus = 11
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6160
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
addr.mdr_to_gprar = 11
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
exec2.NOT18 = false
exec2.NOT16 = false
exec2.NOT22 = false
bus.mdr1 = true
bus.mdr3 = true
bus.mdr0 = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.mdr = 11
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.mdrin = false
bus.abus4 = false
bus.abus2 = false
bus.abus1 = false
bus.abus8 = false
bus.abus5 = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.mdr_bool = true
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6161
uprav.cnt_bool = true
uprav.ldir0 = false
fetch1.ir31_24 = 11
fetch3.store = false
uprav.cnt = 5
fetch2.g0_pg1 = true
fetch2.g0_pg4 = false
uprav.brcnd_and3 = true
uprav.cnt_or = true
fetch3.gradr_or = false
fetch3.l2_arlog_or0 = false
uprav.mp = 7
fetch2.stb = false
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 182
uprav.brcnd = true
fetch3.l1 = true
uprav.cnt0 = true
exec4.mx7 = false
fetch1.ir = 184549632
uprav.brnotgropr = true
uprav.NOT0 = false
fetch3.l2_arlog = false
fetch1.ir24 = true
fetch1.ir29 = false
fetch1.ir27 = true
fetch2.rts = true
uprav.val7 = true
--------------------------------
CLK = 6162
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 6163
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 182
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 6164
uprav.ldmar = true
uprav.decsp = true
uprav.cnt = 182
uprav.cnt_or = false
uprav.mxmar2 = true
uprav.mp = 56
uprav.mxmar0 = true
uprav.kmbr = 56
uprav.cnt2 = true
uprav.cnt1 = true
uprav.cnt6 = false
uprav.cnt5 = true
uprav.cnt7 = true
uprav.tB6 = true
uprav.NOT0 = true
bus.mx1 = 4098
uprav.t50 = false
uprav.bropr = false
--------------------------------
CLK = 6165
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 183
addr.sp = 4097
uprav.mxmar2 = false
uprav.mp = 183
uprav.mxmar0 = false
uprav.kmbr = 183
uprav.cnt0 = true
uprav.tB7 = true
uprav.tB6 = false
bus.mar = 4098
bus.mx1 = 311
uprav.valB7 = true
uprav.brhack = true
--------------------------------
CLK = 6166
bus.mar_out = 4098
bus.abus = 4098
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 184
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 184
bus.rdbus = false
uprav.kmbr = 184
uprav.brcnd = true
bus.abus1 = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt3 = true
uprav.tB7 = false
uprav.tB8 = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valB7 = false
uprav.rdcpu = true
uprav.valB8 = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6167
mem_oper.mem = 13
mem_uprav.memacc = 1
--------------------------------
CLK = 6168
mem_uprav.memacc = 2
--------------------------------
CLK = 6169
mem_uprav.memacc = 3
--------------------------------
CLK = 6170
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 13
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 13
mem_uprav.incmemacc = false
bus.dbus = 13
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6171
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 13
uprav.brnotfccpu = false
uprav.cnt = 185
bus.onerdbus = highZ
exec2.NOT18 = true
exec2.NOT20 = false
bus.mdr2 = true
bus.mdr1 = false
uprav.lddwl = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 13
bus.rdbus = highZ
bus.mdrin = false
bus.abus1 = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tB9 = true
uprav.tB8 = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
uprav.valB8 = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6172
uprav.ldmar = true
uprav.cnt_bool = false
uprav.decsp = true
bus.dwl = 13
uprav.cnt = 186
uprav.lddwl = false
uprav.mxmar2 = true
uprav.mxmar0 = true
bus.dw = 269
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tB9 = false
uprav.tBA = true
fetch1.mx = 269
bus.mx1 = 4097
--------------------------------
CLK = 6173
uprav.ldmar = false
uprav.cnt_bool = true
uprav.decsp = false
uprav.cnt = 187
addr.sp = 4096
uprav.mxmar2 = false
uprav.mp = 187
uprav.mxmar0 = false
uprav.kmbr = 187
uprav.cnt0 = true
uprav.tBB = true
uprav.tBA = false
bus.mar = 4097
bus.mx1 = 311
uprav.valBB = true
uprav.brhack = true
--------------------------------
CLK = 6174
bus.mar_out = 4097
bus.abus = 4097
uprav.cnt_bool = false
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 188
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 188
bus.rdbus = false
uprav.kmbr = 188
uprav.brcnd = true
bus.abus0 = true
bus.abus_bool = true
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.tBB = false
uprav.tBC = true
uprav.NOT0 = false
bus.abus12 = true
mem_uprav.incmemacc = true
uprav.emar = true
uprav.valBC = true
uprav.valBB = false
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
mem_uprav.memacc_or = true
--------------------------------
CLK = 6175
mem_oper.mem = 1
mem_uprav.memacc = 1
--------------------------------
CLK = 6176
mem_uprav.memacc = 2
--------------------------------
CLK = 6177
mem_uprav.memacc = 3
--------------------------------
CLK = 6178
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6179
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = true
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
bus.notfcbus = true
addr.mdr_to_gprar = 1
uprav.brnotfccpu = false
uprav.cnt = 189
bus.onerdbus = highZ
exec2.NOT22 = true
exec2.NOT20 = true
bus.mdr2 = false
bus.mdr3 = false
uprav.lddwh = true
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
bus.mdr = 1
bus.rdbus = highZ
bus.abus0 = false
bus.mdrin = false
bus.abus_bool = false
uprav.cnt0 = true
uprav.NOT2 = true
uprav.tBD = true
uprav.tBC = false
mem_uprav.memout = false
bus.abus12 = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.valBC = false
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6180
uprav.cnt_bool = false
uprav.cnt = 190
uprav.lddwh = false
uprav.cnt_or = true
uprav.mp = 192
uprav.kmbr = 192
uprav.cnt1 = true
uprav.cnt0 = false
uprav.tBD = false
uprav.tBE = true
uprav.NOT0 = false
uprav.ldpc = true
uprav.valC0 = true
uprav.bruncnd = true
--------------------------------
CLK = 6181
uprav.brcnd_and14 = true
uprav.cnt = 192
uprav.brnotprekid = true
fetch1.pc7_0 = 13
uprav.mp = 0
uprav.kmbr = 0
uprav.brcnd = true
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt6 = true
uprav.cnt5 = false
uprav.cnt4 = false
uprav.cnt3 = false
uprav.tBE = false
uprav.tC0 = true
bus.mx1 = 269
uprav.ldpc = false
fetch1.pc = 269
uprav.valC0 = false
uprav.val0 = true
uprav.bruncnd = false
--------------------------------
CLK = 6182
uprav.brcnd_and14 = false
uprav.cnt = 0
uprav.brnotprekid = false
uprav.cnt_or = false
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = false
uprav.cnt6 = false
uprav.cnt7 = false
uprav.tC0 = false
uprav.NOT0 = true
uprav.t = true
--------------------------------
CLK = 6183
uprav.ldmar = true
uprav.cnt_bool = true
uprav.cnt = 1
uprav.t1 = true
uprav.t0 = false
uprav.brnotstart = false
uprav.cnt0 = true
uprav.val0 = false
uprav.t = false
uprav.incpc = true
--------------------------------
CLK = 6184
uprav.ldmar = false
uprav.cnt_bool = false
uprav.cnt = 2
fetch1.pc7_0 = 14
uprav.mp = 2
uprav.kmbr = 2
uprav.t1 = false
uprav.t2 = true
uprav.cnt1 = true
uprav.cnt0 = false
bus.mar = 269
bus.mx1 = 270
fetch1.pc = 270
uprav.brhack = true
uprav.val2 = true
uprav.incpc = false
--------------------------------
CLK = 6185
bus.mar_out = 269
bus.abus = 269
uprav.cnt_bool = true
bus.notemar = false
mem_oper.rdmem = true
uprav.brnotfccpu = true
uprav.cnt = 3
bus.onerdbus = true
uprav.brcnd_and2 = true
uprav.cnt_or = true
mem_oper.notrdbus = false
mem_oper.notrdbus_not = true
uprav.mp = 3
bus.rdbus = false
uprav.kmbr = 3
uprav.t2 = false
uprav.t3 = true
uprav.brcnd = true
bus.abus0 = true
bus.abus3 = true
bus.abus2 = true
bus.abus8 = true
bus.abus_bool = true
uprav.cnt0 = true
uprav.NOT0 = false
mem_uprav.incmemacc = true
uprav.emar = true
uprav.rdcpu = true
bus.notrdbus = false
uprav.brhack = false
uprav.val2 = false
uprav.val3 = true
mem_uprav.memacc_or = true
--------------------------------
CLK = 6186
mem_uprav.memacc = 1
--------------------------------
CLK = 6187
mem_uprav.memacc = 2
--------------------------------
CLK = 6188
mem_uprav.memacc = 3
--------------------------------
CLK = 6189
mem_uprav.memacc = 4
bus.ldmdr = true
mem_uprav.NOT13 = false
bus.notfcbus = false
uprav.brcnd_and2 = false
uprav.cnt_or = false
mem_uprav.cmp_les = false
bus.fccpu = true
mem_oper.mem_out = 1
uprav.brcnd = false
bus.mdrin = true
uprav.NOT2 = false
mem_uprav.memout = true
uprav.NOT0 = true
bus.mx2 = 1
mem_uprav.incmemacc = false
bus.dbus = 1
bus.fcbus = false
mem_oper.fcbus = false
mem_oper.fcbus_one = true
mem_uprav.fcmem = true
--------------------------------
CLK = 6190
bus.mar_out = highZ
bus.abus = highZ
uprav.cnt_bool = false
bus.notemar = true
mem_uprav.memacc = 0
bus.ldmdr = false
mem_oper.rdmem = false
mem_uprav.NOT13 = true
uprav.ldir0 = true
bus.notfcbus = true
uprav.brnotfccpu = false
uprav.cnt = 4
bus.onerdbus = highZ
mem_uprav.cmp_les = true
bus.fccpu = false
mem_oper.notrdbus = true
mem_oper.notrdbus_not = false
mem_oper.mem_out = highZ
uprav.mp = 0
bus.rdbus = highZ
uprav.kmbr = 0
uprav.t4 = true
uprav.t3 = false
bus.abus0 = false
bus.mdrin = false
bus.abus3 = false
bus.abus2 = false
bus.abus8 = false
bus.abus_bool = false
uprav.cnt2 = true
uprav.cnt1 = false
uprav.cnt0 = false
uprav.NOT2 = true
mem_uprav.memout = false
bus.mx2 = 0
bus.dbus = highZ
uprav.emar = false
bus.fcbus = highZ
mem_oper.fcbus = highZ
uprav.rdcpu = false
bus.notrdbus = highZ
mem_oper.fcbus_one = highZ
mem_uprav.fcmem = false
uprav.val3 = false
mem_uprav.memacc_or = false
--------------------------------
CLK = 6191
uprav.cnt_bool = true
fetch2.halt = true
fetch2.dc2 = true
uprav.ldir0 = false
fetch1.ir31_24 = 1
uprav.cnt = 5
fetch2.g0_pg1 = false
fetch2.g0_pg0 = true
uprav.brcnd_and3 = true
uprav.cnt_or = true
uprav.mp = 7
uprav.kmbr = 7
uprav.t4 = false
uprav.t5 = true
uprav.kmopr = 82
uprav.brcnd = true
uprav.cnt0 = true
exec4.mx8 = false
exec4.mx7 = true
fetch1.ir = 16777472
uprav.brnotgropr = true
uprav.NOT0 = false
fetch1.ir25 = false
fetch1.ir27 = false
fetch2.rts = false
uprav.val7 = true
--------------------------------
CLK = 6192
uprav.brl1 = true
uprav.cnt = 7
uprav.brcnd_and4 = true
uprav.brcnd_and3 = false
uprav.mp = 80
uprav.kmbr = 80
uprav.t7 = true
uprav.t5 = false
uprav.cnt1 = true
uprav.val50 = true
uprav.brnotgropr = false
uprav.val7 = false
--------------------------------
CLK = 6193
uprav.brl1 = false
uprav.cnt_bool = false
uprav.cnt = 80
uprav.brcnd_and4 = false
uprav.mp = 82
uprav.kmbr = 0
uprav.t7 = false
uprav.brcnd = false
uprav.cnt2 = false
uprav.cnt1 = false
uprav.cnt0 = false
uprav.cnt6 = true
uprav.cnt4 = true
uprav.val50 = false
uprav.t50 = true
uprav.bropr = true
--------------------------------
CLK = 6194
uprav.clstart = true
uprav.cnt = 82
uprav.mp = 0
uprav.cnt1 = true
uprav.t50 = false
uprav.t52 = true
uprav.bropr = false
uprav.val0 = true
uprav.bruncnd = true
--------------------------------
CLK = 6195
uprav.clstart = false
fetch2.halt = false
fetch2.dc1 = false
fetch2.dc2 = false
fetch2.g0 = false
uprav.cnt = 0
fetch2.g0_pg0 = false
uprav.brcnd_and0 = true
uprav.t0 = true
uprav.brnotstart = true
uprav.brcnd = true
fetch3.l1 = false
uprav.cnt1 = false
uprav.cnt6 = false
uprav.cnt4 = false
uprav.NOT1 = true
exec2.start = false
uprav.t52 = false
uprav.t = true
uprav.bruncnd = false
--------------------------------
CLK = 6196
--------------------------------
CLK = 6197
--------------------------------
CLK = 6198
--------------------------------
CLK = 6199
--------------------------------
CLK = 6200
--------------------------------
CLK = 6201
--------------------------------
CLK = 6202
--------------------------------
CLK = 6203
--------------------------------
CLK = 6204
--------------------------------
CLK = 6205
--------------------------------
CLK = 6206
--------------------------------
CLK = 6207
--------------------------------
CLK = 6208
--------------------------------
CLK = 6209
--------------------------------
CLK = 6210
--------------------------------
CLK = 6211
--------------------------------
CLK = 6212
--------------------------------
CLK = 6213
--------------------------------
CLK = 6214
--------------------------------
CLK = 6215
--------------------------------
CLK = 6216
--------------------------------
CLK = 6217
--------------------------------
CLK = 6218
--------------------------------
CLK = 6219
--------------------------------
CLK = 6220
--------------------------------
CLK = 6221
--------------------------------
CLK = 6222
--------------------------------
CLK = 6223
--------------------------------
CLK = 6224
--------------------------------
CLK = 6225
--------------------------------
CLK = 6226
--------------------------------
CLK = 6227
--------------------------------
CLK = 6228
--------------------------------
CLK = 6229
--------------------------------
CLK = 6230
--------------------------------
CLK = 6231
--------------------------------
CLK = 6232
--------------------------------
CLK = 6233
--------------------------------
CLK = 6234
--------------------------------
CLK = 6235
--------------------------------
CLK = 6236
--------------------------------
CLK = 6237
--------------------------------
CLK = 6238
--------------------------------
CLK = 6239
--------------------------------
CLK = 6240
--------------------------------
CLK = 6241
--------------------------------
CLK = 6242
--------------------------------
CLK = 6243
--------------------------------
CLK = 6244
--------------------------------
CLK = 6245
--------------------------------
CLK = 6246
--------------------------------
CLK = 6247
--------------------------------
CLK = 6248
--------------------------------
CLK = 6249
--------------------------------
CLK = 6250
--------------------------------
CLK = 6251
--------------------------------
CLK = 6252
--------------------------------
CLK = 6253
--------------------------------
CLK = 6254
--------------------------------
CLK = 6255
--------------------------------
CLK = 6256
--------------------------------
CLK = 6257
--------------------------------
CLK = 6258
--------------------------------
CLK = 6259
--------------------------------
CLK = 6260
--------------------------------
CLK = 6261
--------------------------------
CLK = 6262
--------------------------------
CLK = 6263
--------------------------------
CLK = 6264
--------------------------------
CLK = 6265
--------------------------------
CLK = 6266
--------------------------------
CLK = 6267
--------------------------------
CLK = 6268
--------------------------------
CLK = 6269
--------------------------------
CLK = 6270
--------------------------------
CLK = 6271
--------------------------------
CLK = 6272
--------------------------------
CLK = 6273
--------------------------------
CLK = 6274
--------------------------------
CLK = 6275
--------------------------------
CLK = 6276
--------------------------------
CLK = 6277
--------------------------------
CLK = 6278
--------------------------------
CLK = 6279
--------------------------------
CLK = 6280
--------------------------------
CLK = 6281
--------------------------------
CLK = 6282
--------------------------------
CLK = 6283
--------------------------------
CLK = 6284
--------------------------------
CLK = 6285
--------------------------------
CLK = 6286
--------------------------------
CLK = 6287
--------------------------------
CLK = 6288
--------------------------------
CLK = 6289
--------------------------------
CLK = 6290
--------------------------------
CLK = 6291
--------------------------------
CLK = 6292
--------------------------------
CLK = 6293
--------------------------------
CLK = 6294
--------------------------------
CLK = 6295
--------------------------------
CLK = 6296
--------------------------------
CLK = 6297
--------------------------------
CLK = 6298
--------------------------------
CLK = 6299
--------------------------------
CLK = 6300
--------------------------------
CLK = 6301
--------------------------------
CLK = 6302
--------------------------------
CLK = 6303
--------------------------------
CLK = 6304
--------------------------------
CLK = 6305
--------------------------------
CLK = 6306
--------------------------------
CLK = 6307
--------------------------------
CLK = 6308
--------------------------------
CLK = 6309
--------------------------------
CLK = 6310
--------------------------------
CLK = 6311
--------------------------------
CLK = 6312
--------------------------------
CLK = 6313
--------------------------------
CLK = 6314
--------------------------------
CLK = 6315
--------------------------------
CLK = 6316
--------------------------------
CLK = 6317
--------------------------------
CLK = 6318
--------------------------------
CLK = 6319
--------------------------------
CLK = 6320
--------------------------------
CLK = 6321
--------------------------------
CLK = 6322
--------------------------------
CLK = 6323
--------------------------------
CLK = 6324
--------------------------------
CLK = 6325
--------------------------------
CLK = 6326
--------------------------------
CLK = 6327
--------------------------------
CLK = 6328
--------------------------------
CLK = 6329
--------------------------------
CLK = 6330
--------------------------------
CLK = 6331
--------------------------------
CLK = 6332
--------------------------------
CLK = 6333
--------------------------------
CLK = 6334
--------------------------------
CLK = 6335
--------------------------------
CLK = 6336
--------------------------------
CLK = 6337
--------------------------------
CLK = 6338
--------------------------------
CLK = 6339
--------------------------------
CLK = 6340
--------------------------------
CLK = 6341
--------------------------------
CLK = 6342
--------------------------------
CLK = 6343
--------------------------------
CLK = 6344
--------------------------------
CLK = 6345
--------------------------------
CLK = 6346
--------------------------------
CLK = 6347
--------------------------------
CLK = 6348
--------------------------------
CLK = 6349
--------------------------------
CLK = 6350
--------------------------------
CLK = 6351
--------------------------------
CLK = 6352
--------------------------------
CLK = 6353
--------------------------------
CLK = 6354
--------------------------------
CLK = 6355
--------------------------------
CLK = 6356
--------------------------------
CLK = 6357
--------------------------------
CLK = 6358
--------------------------------
CLK = 6359
--------------------------------
CLK = 6360
--------------------------------
CLK = 6361
--------------------------------
CLK = 6362
--------------------------------
CLK = 6363
--------------------------------
CLK = 6364
--------------------------------
CLK = 6365
--------------------------------
CLK = 6366
--------------------------------
CLK = 6367
--------------------------------
CLK = 6368
--------------------------------
CLK = 6369
--------------------------------
CLK = 6370
--------------------------------
CLK = 6371
--------------------------------
CLK = 6372
--------------------------------
CLK = 6373
--------------------------------
CLK = 6374
--------------------------------
CLK = 6375
--------------------------------
CLK = 6376
--------------------------------
CLK = 6377
--------------------------------
CLK = 6378
--------------------------------
CLK = 6379
--------------------------------
CLK = 6380
--------------------------------
CLK = 6381
--------------------------------
CLK = 6382
--------------------------------
CLK = 6383
--------------------------------
CLK = 6384
--------------------------------
CLK = 6385
--------------------------------
CLK = 6386
--------------------------------
CLK = 6387
--------------------------------
CLK = 6388
--------------------------------
CLK = 6389
--------------------------------
CLK = 6390
--------------------------------
CLK = 6391
--------------------------------
CLK = 6392
--------------------------------
CLK = 6393
--------------------------------
CLK = 6394
--------------------------------
CLK = 6395
--------------------------------
CLK = 6396
--------------------------------
CLK = 6397
--------------------------------
CLK = 6398
--------------------------------
CLK = 6399
--------------------------------
CLK = 6400
--------------------------------
CLK = 6401
--------------------------------
CLK = 6402
--------------------------------
CLK = 6403
--------------------------------
CLK = 6404
--------------------------------
CLK = 6405
--------------------------------
CLK = 6406
--------------------------------
CLK = 6407
--------------------------------
CLK = 6408
--------------------------------
CLK = 6409
--------------------------------
CLK = 6410
--------------------------------
CLK = 6411
--------------------------------
CLK = 6412
--------------------------------
CLK = 6413
--------------------------------
CLK = 6414
--------------------------------
CLK = 6415
--------------------------------
CLK = 6416
--------------------------------
CLK = 6417
--------------------------------
CLK = 6418
--------------------------------
CLK = 6419
--------------------------------
CLK = 6420
--------------------------------
CLK = 6421
--------------------------------
CLK = 6422
--------------------------------
CLK = 6423
--------------------------------
CLK = 6424
--------------------------------
CLK = 6425
--------------------------------
CLK = 6426
--------------------------------
CLK = 6427
--------------------------------
CLK = 6428
--------------------------------
CLK = 6429
--------------------------------
CLK = 6430
--------------------------------
CLK = 6431
--------------------------------
CLK = 6432
--------------------------------
CLK = 6433
--------------------------------
CLK = 6434
--------------------------------
CLK = 6435
--------------------------------
CLK = 6436
--------------------------------
CLK = 6437
--------------------------------
CLK = 6438
--------------------------------
CLK = 6439
--------------------------------
CLK = 6440
--------------------------------
CLK = 6441
--------------------------------
CLK = 6442
--------------------------------
CLK = 6443
--------------------------------
CLK = 6444
--------------------------------
CLK = 6445
--------------------------------
CLK = 6446
--------------------------------
CLK = 6447
--------------------------------
CLK = 6448
--------------------------------
CLK = 6449
--------------------------------
CLK = 6450
--------------------------------
CLK = 6451
--------------------------------
CLK = 6452
--------------------------------
CLK = 6453
--------------------------------
CLK = 6454
--------------------------------
CLK = 6455
--------------------------------
CLK = 6456
--------------------------------
CLK = 6457
--------------------------------
CLK = 6458
--------------------------------
CLK = 6459
--------------------------------
CLK = 6460
--------------------------------
CLK = 6461
--------------------------------
CLK = 6462
--------------------------------
CLK = 6463
--------------------------------
CLK = 6464
--------------------------------
CLK = 6465
--------------------------------
CLK = 6466
--------------------------------
CLK = 6467
--------------------------------
CLK = 6468
--------------------------------
CLK = 6469
--------------------------------
CLK = 6470
--------------------------------
CLK = 6471
--------------------------------
CLK = 6472
--------------------------------
CLK = 6473
--------------------------------
CLK = 6474
--------------------------------
CLK = 6475
--------------------------------
CLK = 6476
--------------------------------
CLK = 6477
--------------------------------
CLK = 6478
--------------------------------
CLK = 6479
--------------------------------
CLK = 6480
--------------------------------
CLK = 6481
--------------------------------
CLK = 6482
--------------------------------
CLK = 6483
--------------------------------
CLK = 6484
--------------------------------
CLK = 6485
--------------------------------
CLK = 6486
--------------------------------
CLK = 6487
--------------------------------
CLK = 6488
--------------------------------
CLK = 6489
--------------------------------
CLK = 6490
--------------------------------
CLK = 6491
--------------------------------
CLK = 6492
--------------------------------
CLK = 6493
--------------------------------
CLK = 6494
--------------------------------
CLK = 6495
--------------------------------
CLK = 6496
--------------------------------
CLK = 6497
--------------------------------
CLK = 6498
--------------------------------
CLK = 6499
--------------------------------
CLK = 6500
--------------------------------
CLK = 6501
--------------------------------
CLK = 6502
--------------------------------
CLK = 6503
--------------------------------
CLK = 6504
--------------------------------
CLK = 6505
--------------------------------
CLK = 6506
--------------------------------
CLK = 6507
--------------------------------
CLK = 6508
--------------------------------
CLK = 6509
--------------------------------
CLK = 6510
--------------------------------
CLK = 6511
--------------------------------
CLK = 6512
--------------------------------
CLK = 6513
--------------------------------
CLK = 6514
--------------------------------
CLK = 6515
--------------------------------
CLK = 6516
--------------------------------
CLK = 6517
--------------------------------
CLK = 6518
--------------------------------
CLK = 6519
--------------------------------
CLK = 6520
--------------------------------
CLK = 6521
--------------------------------
CLK = 6522
--------------------------------
CLK = 6523
--------------------------------
CLK = 6524
--------------------------------
CLK = 6525
--------------------------------
CLK = 6526
--------------------------------
CLK = 6527
--------------------------------
CLK = 6528
--------------------------------
CLK = 6529
--------------------------------
CLK = 6530
--------------------------------
CLK = 6531
--------------------------------
CLK = 6532
--------------------------------
CLK = 6533
--------------------------------
CLK = 6534
--------------------------------
CLK = 6535
--------------------------------
CLK = 6536
--------------------------------
CLK = 6537
--------------------------------
CLK = 6538
--------------------------------
CLK = 6539
--------------------------------
CLK = 6540
--------------------------------
CLK = 6541
--------------------------------
CLK = 6542
--------------------------------
CLK = 6543
--------------------------------
CLK = 6544
--------------------------------
CLK = 6545
--------------------------------
CLK = 6546
--------------------------------
CLK = 6547
--------------------------------
CLK = 6548
--------------------------------
CLK = 6549
--------------------------------
CLK = 6550
--------------------------------
CLK = 6551
--------------------------------
CLK = 6552
--------------------------------
CLK = 6553
--------------------------------
CLK = 6554
--------------------------------
CLK = 6555
--------------------------------
CLK = 6556
--------------------------------
CLK = 6557
--------------------------------
CLK = 6558
--------------------------------
CLK = 6559
--------------------------------
CLK = 6560
--------------------------------
CLK = 6561
--------------------------------
CLK = 6562
--------------------------------
CLK = 6563
--------------------------------
CLK = 6564
--------------------------------
CLK = 6565
--------------------------------
CLK = 6566
--------------------------------
CLK = 6567
--------------------------------
CLK = 6568
--------------------------------
CLK = 6569
--------------------------------
CLK = 6570
--------------------------------
CLK = 6571
--------------------------------
CLK = 6572
--------------------------------
CLK = 6573
--------------------------------
CLK = 6574
--------------------------------
CLK = 6575
--------------------------------
CLK = 6576
--------------------------------
CLK = 6577
--------------------------------
CLK = 6578
--------------------------------
CLK = 6579
--------------------------------
CLK = 6580
--------------------------------
CLK = 6581
--------------------------------
CLK = 6582
--------------------------------
CLK = 6583
--------------------------------
CLK = 6584
--------------------------------
CLK = 6585
--------------------------------
CLK = 6586
--------------------------------
CLK = 6587
--------------------------------
CLK = 6588
--------------------------------
CLK = 6589
--------------------------------
CLK = 6590
--------------------------------
CLK = 6591
--------------------------------
CLK = 6592
--------------------------------
CLK = 6593
--------------------------------
CLK = 6594
--------------------------------
CLK = 6595
--------------------------------
CLK = 6596
--------------------------------
CLK = 6597
--------------------------------
CLK = 6598
--------------------------------
CLK = 6599
--------------------------------
CLK = 6600
--------------------------------
CLK = 6601
--------------------------------
CLK = 6602
--------------------------------
CLK = 6603
--------------------------------
CLK = 6604
--------------------------------
CLK = 6605
--------------------------------
CLK = 6606
--------------------------------
CLK = 6607
--------------------------------
CLK = 6608
--------------------------------
CLK = 6609
--------------------------------
CLK = 6610
--------------------------------
CLK = 6611
--------------------------------
CLK = 6612
--------------------------------
CLK = 6613
--------------------------------
CLK = 6614
--------------------------------
CLK = 6615
--------------------------------
CLK = 6616
--------------------------------
CLK = 6617
--------------------------------
CLK = 6618
--------------------------------
CLK = 6619
--------------------------------
CLK = 6620
--------------------------------
CLK = 6621
--------------------------------
CLK = 6622
--------------------------------
CLK = 6623
--------------------------------
CLK = 6624
--------------------------------
CLK = 6625
--------------------------------
CLK = 6626
--------------------------------
CLK = 6627
--------------------------------
CLK = 6628
--------------------------------
CLK = 6629
--------------------------------
CLK = 6630
--------------------------------
CLK = 6631
--------------------------------
CLK = 6632
--------------------------------
CLK = 6633
--------------------------------
CLK = 6634
--------------------------------
CLK = 6635
--------------------------------
CLK = 6636
--------------------------------
CLK = 6637
--------------------------------
CLK = 6638
--------------------------------
CLK = 6639
--------------------------------
CLK = 6640
--------------------------------
CLK = 6641
--------------------------------
CLK = 6642
--------------------------------
CLK = 6643
--------------------------------
CLK = 6644
--------------------------------
CLK = 6645
--------------------------------
CLK = 6646
--------------------------------
CLK = 6647
--------------------------------
CLK = 6648
--------------------------------
CLK = 6649
--------------------------------
CLK = 6650
--------------------------------
CLK = 6651
--------------------------------
CLK = 6652
--------------------------------
CLK = 6653
--------------------------------
CLK = 6654
--------------------------------
CLK = 6655
--------------------------------
CLK = 6656
--------------------------------
CLK = 6657
--------------------------------
CLK = 6658
--------------------------------
CLK = 6659
--------------------------------
CLK = 6660
--------------------------------
CLK = 6661
--------------------------------
CLK = 6662
--------------------------------
CLK = 6663
--------------------------------
CLK = 6664
--------------------------------
CLK = 6665
--------------------------------
CLK = 6666
--------------------------------
CLK = 6667
--------------------------------
CLK = 6668
--------------------------------
CLK = 6669
--------------------------------
CLK = 6670
--------------------------------
CLK = 6671
--------------------------------
CLK = 6672
--------------------------------
CLK = 6673
--------------------------------
CLK = 6674
--------------------------------
CLK = 6675
--------------------------------
CLK = 6676
--------------------------------
CLK = 6677
--------------------------------
CLK = 6678
--------------------------------
CLK = 6679
--------------------------------
CLK = 6680
--------------------------------
CLK = 6681
--------------------------------
CLK = 6682
--------------------------------
CLK = 6683
--------------------------------
CLK = 6684
--------------------------------
CLK = 6685
--------------------------------
CLK = 6686
--------------------------------
CLK = 6687
--------------------------------
CLK = 6688
--------------------------------
CLK = 6689
--------------------------------
CLK = 6690
--------------------------------
CLK = 6691
--------------------------------
CLK = 6692
--------------------------------
CLK = 6693
--------------------------------
CLK = 6694
--------------------------------
CLK = 6695
--------------------------------
CLK = 6696
--------------------------------
CLK = 6697
--------------------------------
CLK = 6698
--------------------------------
CLK = 6699
--------------------------------
CLK = 6700
--------------------------------
CLK = 6701
--------------------------------
CLK = 6702
--------------------------------
CLK = 6703
--------------------------------
CLK = 6704
--------------------------------
CLK = 6705
--------------------------------
CLK = 6706
--------------------------------
CLK = 6707
--------------------------------
CLK = 6708
--------------------------------
CLK = 6709
--------------------------------
CLK = 6710
--------------------------------
CLK = 6711
--------------------------------
CLK = 6712
--------------------------------
CLK = 6713
--------------------------------
CLK = 6714
--------------------------------
CLK = 6715
--------------------------------
CLK = 6716
--------------------------------
CLK = 6717
--------------------------------
CLK = 6718
--------------------------------
CLK = 6719
--------------------------------
CLK = 6720
--------------------------------
CLK = 6721
--------------------------------
CLK = 6722
--------------------------------
CLK = 6723
--------------------------------
CLK = 6724
--------------------------------
CLK = 6725
--------------------------------
CLK = 6726
--------------------------------
CLK = 6727
--------------------------------
CLK = 6728
--------------------------------
CLK = 6729
--------------------------------
CLK = 6730
--------------------------------
CLK = 6731
--------------------------------
CLK = 6732
--------------------------------
CLK = 6733
--------------------------------
CLK = 6734
--------------------------------
CLK = 6735
--------------------------------
CLK = 6736
--------------------------------
CLK = 6737
--------------------------------
CLK = 6738
--------------------------------
CLK = 6739
--------------------------------
CLK = 6740
--------------------------------
CLK = 6741
--------------------------------
CLK = 6742
--------------------------------
CLK = 6743
--------------------------------
CLK = 6744
--------------------------------
CLK = 6745
--------------------------------
CLK = 6746
--------------------------------
CLK = 6747
--------------------------------
CLK = 6748
--------------------------------
CLK = 6749
--------------------------------
CLK = 6750
--------------------------------
CLK = 6751
--------------------------------
CLK = 6752
--------------------------------
CLK = 6753
--------------------------------
CLK = 6754
--------------------------------
CLK = 6755
--------------------------------
CLK = 6756
--------------------------------
CLK = 6757
--------------------------------
CLK = 6758
--------------------------------
CLK = 6759
--------------------------------
CLK = 6760
--------------------------------
CLK = 6761
--------------------------------
CLK = 6762
--------------------------------
CLK = 6763
--------------------------------
CLK = 6764
--------------------------------
CLK = 6765
--------------------------------
CLK = 6766
--------------------------------
CLK = 6767
--------------------------------
CLK = 6768
--------------------------------
CLK = 6769
--------------------------------
CLK = 6770
--------------------------------
CLK = 6771
--------------------------------
CLK = 6772
--------------------------------
CLK = 6773
--------------------------------
CLK = 6774
--------------------------------
CLK = 6775
--------------------------------
CLK = 6776
--------------------------------
CLK = 6777
--------------------------------
CLK = 6778
--------------------------------
CLK = 6779
--------------------------------
CLK = 6780
--------------------------------
CLK = 6781
--------------------------------
CLK = 6782
--------------------------------
CLK = 6783
--------------------------------
CLK = 6784
--------------------------------
CLK = 6785
--------------------------------
CLK = 6786
--------------------------------
CLK = 6787
--------------------------------
CLK = 6788
--------------------------------
CLK = 6789
--------------------------------
CLK = 6790
--------------------------------
CLK = 6791
--------------------------------
CLK = 6792
--------------------------------
CLK = 6793
--------------------------------
CLK = 6794
--------------------------------
CLK = 6795
--------------------------------
CLK = 6796
--------------------------------
CLK = 6797
--------------------------------
CLK = 6798
--------------------------------
CLK = 6799
--------------------------------
CLK = 6800
--------------------------------
CLK = 6801
--------------------------------
CLK = 6802
--------------------------------
CLK = 6803
--------------------------------
CLK = 6804
--------------------------------
CLK = 6805
--------------------------------
CLK = 6806
--------------------------------
CLK = 6807
--------------------------------
CLK = 6808
--------------------------------
CLK = 6809
--------------------------------
CLK = 6810
--------------------------------
CLK = 6811
--------------------------------
CLK = 6812
--------------------------------
CLK = 6813
--------------------------------
CLK = 6814
--------------------------------
CLK = 6815
--------------------------------
CLK = 6816
--------------------------------
CLK = 6817
--------------------------------
CLK = 6818
--------------------------------
CLK = 6819
--------------------------------
CLK = 6820
--------------------------------
CLK = 6821
--------------------------------
CLK = 6822
--------------------------------
CLK = 6823
--------------------------------
CLK = 6824
--------------------------------
CLK = 6825
--------------------------------
CLK = 6826
--------------------------------
CLK = 6827
--------------------------------
CLK = 6828
--------------------------------
CLK = 6829
--------------------------------
CLK = 6830
--------------------------------
CLK = 6831
--------------------------------
CLK = 6832
--------------------------------
CLK = 6833
--------------------------------
CLK = 6834
--------------------------------
CLK = 6835
--------------------------------
CLK = 6836
--------------------------------
CLK = 6837
--------------------------------
CLK = 6838
--------------------------------
CLK = 6839
--------------------------------
CLK = 6840
--------------------------------
CLK = 6841
--------------------------------
CLK = 6842
--------------------------------
CLK = 6843
--------------------------------
CLK = 6844
--------------------------------
CLK = 6845
--------------------------------
CLK = 6846
--------------------------------
CLK = 6847
--------------------------------
CLK = 6848
--------------------------------
CLK = 6849
--------------------------------
CLK = 6850
--------------------------------
CLK = 6851
--------------------------------
CLK = 6852
--------------------------------
CLK = 6853
--------------------------------
CLK = 6854
--------------------------------
CLK = 6855
--------------------------------
CLK = 6856
--------------------------------
CLK = 6857
--------------------------------
CLK = 6858
--------------------------------
CLK = 6859
--------------------------------
CLK = 6860
--------------------------------
CLK = 6861
--------------------------------
CLK = 6862
--------------------------------
CLK = 6863
--------------------------------
CLK = 6864
--------------------------------
CLK = 6865
--------------------------------
CLK = 6866
--------------------------------
CLK = 6867
--------------------------------
CLK = 6868
--------------------------------
CLK = 6869
--------------------------------
CLK = 6870
--------------------------------
CLK = 6871
--------------------------------
CLK = 6872
--------------------------------
CLK = 6873
--------------------------------
CLK = 6874
--------------------------------
CLK = 6875
--------------------------------
CLK = 6876
--------------------------------
CLK = 6877
--------------------------------
CLK = 6878
--------------------------------
CLK = 6879
--------------------------------
CLK = 6880
--------------------------------
CLK = 6881
--------------------------------
CLK = 6882
--------------------------------
CLK = 6883
--------------------------------
CLK = 6884
--------------------------------
CLK = 6885
--------------------------------
CLK = 6886
--------------------------------
CLK = 6887
--------------------------------
CLK = 6888
--------------------------------
CLK = 6889
--------------------------------
CLK = 6890
--------------------------------
CLK = 6891
--------------------------------
CLK = 6892
--------------------------------
CLK = 6893
--------------------------------
CLK = 6894
--------------------------------
CLK = 6895
--------------------------------
CLK = 6896
--------------------------------
CLK = 6897
--------------------------------
CLK = 6898
--------------------------------
CLK = 6899
--------------------------------
CLK = 6900
--------------------------------
CLK = 6901
--------------------------------
CLK = 6902
--------------------------------
CLK = 6903
--------------------------------
CLK = 6904
--------------------------------
CLK = 6905
--------------------------------
CLK = 6906
--------------------------------
CLK = 6907
--------------------------------
CLK = 6908
--------------------------------
CLK = 6909
--------------------------------
CLK = 6910
--------------------------------
CLK = 6911
--------------------------------
CLK = 6912
--------------------------------
CLK = 6913
--------------------------------
CLK = 6914
--------------------------------
CLK = 6915
--------------------------------
CLK = 6916
--------------------------------
CLK = 6917
--------------------------------
CLK = 6918
--------------------------------
CLK = 6919
--------------------------------
CLK = 6920
--------------------------------
CLK = 6921
--------------------------------
CLK = 6922
--------------------------------
CLK = 6923
--------------------------------
CLK = 6924
--------------------------------
CLK = 6925
--------------------------------
CLK = 6926
--------------------------------
CLK = 6927
--------------------------------
CLK = 6928
--------------------------------
CLK = 6929
--------------------------------
CLK = 6930
--------------------------------
CLK = 6931
--------------------------------
CLK = 6932
--------------------------------
CLK = 6933
--------------------------------
CLK = 6934
--------------------------------
CLK = 6935
--------------------------------
CLK = 6936
--------------------------------
CLK = 6937
--------------------------------
CLK = 6938
--------------------------------
CLK = 6939
--------------------------------
CLK = 6940
--------------------------------
CLK = 6941
--------------------------------
CLK = 6942
--------------------------------
CLK = 6943
--------------------------------
CLK = 6944
--------------------------------
CLK = 6945
--------------------------------
CLK = 6946
--------------------------------
CLK = 6947
--------------------------------
CLK = 6948
--------------------------------
CLK = 6949
--------------------------------
CLK = 6950
--------------------------------
CLK = 6951
--------------------------------
CLK = 6952
--------------------------------
CLK = 6953
--------------------------------
CLK = 6954
--------------------------------
CLK = 6955
--------------------------------
CLK = 6956
--------------------------------
CLK = 6957
--------------------------------
CLK = 6958
--------------------------------
CLK = 6959
--------------------------------
CLK = 6960
--------------------------------
CLK = 6961
--------------------------------
CLK = 6962
--------------------------------
CLK = 6963
--------------------------------
CLK = 6964
--------------------------------
CLK = 6965
--------------------------------
CLK = 6966
--------------------------------
CLK = 6967
--------------------------------
CLK = 6968
--------------------------------
CLK = 6969
--------------------------------
CLK = 6970
--------------------------------
CLK = 6971
--------------------------------
CLK = 6972
--------------------------------
CLK = 6973
--------------------------------
CLK = 6974
--------------------------------
CLK = 6975
--------------------------------
CLK = 6976
--------------------------------
CLK = 6977
--------------------------------
CLK = 6978
--------------------------------
CLK = 6979
--------------------------------
CLK = 6980
--------------------------------
CLK = 6981
--------------------------------
CLK = 6982
--------------------------------
CLK = 6983
--------------------------------
CLK = 6984
--------------------------------
CLK = 6985
--------------------------------
CLK = 6986
--------------------------------
CLK = 6987
--------------------------------
CLK = 6988
--------------------------------
CLK = 6989
--------------------------------
CLK = 6990
--------------------------------
CLK = 6991
--------------------------------
CLK = 6992
--------------------------------
CLK = 6993
--------------------------------
CLK = 6994
--------------------------------
CLK = 6995
--------------------------------
CLK = 6996
--------------------------------
CLK = 6997
--------------------------------
CLK = 6998
--------------------------------
CLK = 6999
--------------------------------
CLK = 7000
--------------------------------
CLK = 7001
--------------------------------
CLK = 7002
--------------------------------
CLK = 7003
--------------------------------
CLK = 7004
--------------------------------
CLK = 7005
--------------------------------
CLK = 7006
--------------------------------
CLK = 7007
--------------------------------
CLK = 7008
--------------------------------
CLK = 7009
--------------------------------
CLK = 7010
--------------------------------
CLK = 7011
--------------------------------
CLK = 7012
--------------------------------
CLK = 7013
--------------------------------
CLK = 7014
--------------------------------
CLK = 7015
--------------------------------
CLK = 7016
--------------------------------
CLK = 7017
--------------------------------
CLK = 7018
--------------------------------
CLK = 7019
--------------------------------
CLK = 7020
--------------------------------
CLK = 7021
--------------------------------
CLK = 7022
--------------------------------
CLK = 7023
--------------------------------
CLK = 7024
--------------------------------
CLK = 7025
--------------------------------
CLK = 7026
--------------------------------
CLK = 7027
--------------------------------
CLK = 7028
--------------------------------
CLK = 7029
--------------------------------
CLK = 7030
--------------------------------
CLK = 7031
--------------------------------
CLK = 7032
--------------------------------
CLK = 7033
--------------------------------
CLK = 7034
--------------------------------
CLK = 7035
--------------------------------
CLK = 7036
--------------------------------
CLK = 7037
--------------------------------
CLK = 7038
--------------------------------
CLK = 7039
--------------------------------
CLK = 7040
--------------------------------
CLK = 7041
--------------------------------
CLK = 7042
--------------------------------
CLK = 7043
--------------------------------
CLK = 7044
--------------------------------
CLK = 7045
--------------------------------
CLK = 7046
--------------------------------
CLK = 7047
--------------------------------
CLK = 7048
--------------------------------
CLK = 7049
--------------------------------
CLK = 7050
--------------------------------
CLK = 7051
--------------------------------
CLK = 7052
--------------------------------
CLK = 7053
--------------------------------
CLK = 7054
--------------------------------
CLK = 7055
--------------------------------
CLK = 7056
--------------------------------
CLK = 7057
--------------------------------
CLK = 7058
--------------------------------
CLK = 7059
--------------------------------
CLK = 7060
--------------------------------
CLK = 7061
--------------------------------
CLK = 7062
--------------------------------
CLK = 7063
--------------------------------
CLK = 7064
--------------------------------
CLK = 7065
--------------------------------
CLK = 7066
--------------------------------
CLK = 7067
--------------------------------
CLK = 7068
--------------------------------
CLK = 7069
--------------------------------
CLK = 7070
--------------------------------
CLK = 7071
--------------------------------
CLK = 7072
--------------------------------
CLK = 7073
--------------------------------
CLK = 7074
--------------------------------
CLK = 7075
--------------------------------
CLK = 7076
--------------------------------
CLK = 7077
--------------------------------
CLK = 7078
--------------------------------
CLK = 7079
--------------------------------
CLK = 7080
--------------------------------
CLK = 7081
--------------------------------
CLK = 7082
--------------------------------
CLK = 7083
--------------------------------
CLK = 7084
--------------------------------
CLK = 7085
--------------------------------
CLK = 7086
--------------------------------
CLK = 7087
--------------------------------
CLK = 7088
--------------------------------
CLK = 7089
--------------------------------
CLK = 7090
--------------------------------
CLK = 7091
--------------------------------
CLK = 7092
--------------------------------
CLK = 7093
--------------------------------
CLK = 7094
--------------------------------
CLK = 7095
--------------------------------
CLK = 7096
--------------------------------
CLK = 7097
--------------------------------
CLK = 7098
--------------------------------
CLK = 7099
--------------------------------
CLK = 7100
--------------------------------
CLK = 7101
--------------------------------
CLK = 7102
--------------------------------
CLK = 7103
--------------------------------
CLK = 7104
--------------------------------
CLK = 7105
--------------------------------
CLK = 7106
--------------------------------
CLK = 7107
--------------------------------
CLK = 7108
--------------------------------
CLK = 7109
--------------------------------
CLK = 7110
--------------------------------
CLK = 7111
--------------------------------
CLK = 7112
--------------------------------
CLK = 7113
--------------------------------
CLK = 7114
--------------------------------
CLK = 7115
--------------------------------
CLK = 7116
--------------------------------
CLK = 7117
--------------------------------
CLK = 7118
--------------------------------
CLK = 7119
--------------------------------
CLK = 7120
--------------------------------
CLK = 7121
--------------------------------
CLK = 7122
--------------------------------
CLK = 7123
--------------------------------
CLK = 7124
--------------------------------
CLK = 7125
--------------------------------
CLK = 7126
--------------------------------
CLK = 7127
--------------------------------
CLK = 7128
--------------------------------
CLK = 7129
--------------------------------
CLK = 7130
--------------------------------
CLK = 7131
--------------------------------
CLK = 7132
--------------------------------
CLK = 7133
--------------------------------
CLK = 7134
--------------------------------
CLK = 7135
--------------------------------
CLK = 7136
--------------------------------
CLK = 7137
--------------------------------
CLK = 7138
--------------------------------
CLK = 7139
--------------------------------
CLK = 7140
--------------------------------
CLK = 7141
--------------------------------
CLK = 7142
--------------------------------
CLK = 7143
--------------------------------
CLK = 7144
--------------------------------
CLK = 7145
--------------------------------
CLK = 7146
--------------------------------
CLK = 7147
--------------------------------
CLK = 7148
--------------------------------
CLK = 7149
--------------------------------
CLK = 7150
--------------------------------
CLK = 7151
--------------------------------
CLK = 7152
--------------------------------
CLK = 7153
--------------------------------
CLK = 7154
--------------------------------
CLK = 7155
--------------------------------
CLK = 7156
--------------------------------
CLK = 7157
--------------------------------
CLK = 7158
--------------------------------
CLK = 7159
--------------------------------
CLK = 7160
--------------------------------
CLK = 7161
--------------------------------
CLK = 7162
--------------------------------
CLK = 7163
--------------------------------
CLK = 7164
--------------------------------
CLK = 7165
--------------------------------
CLK = 7166
--------------------------------
CLK = 7167
--------------------------------
CLK = 7168
--------------------------------
CLK = 7169
--------------------------------
CLK = 7170
--------------------------------
CLK = 7171
--------------------------------
CLK = 7172
--------------------------------
CLK = 7173
--------------------------------
CLK = 7174
--------------------------------
CLK = 7175
--------------------------------
CLK = 7176
--------------------------------
CLK = 7177
--------------------------------
CLK = 7178
--------------------------------
CLK = 7179
--------------------------------
CLK = 7180
--------------------------------
CLK = 7181
--------------------------------
CLK = 7182
--------------------------------
CLK = 7183
--------------------------------
CLK = 7184
--------------------------------
CLK = 7185
--------------------------------
CLK = 7186
--------------------------------
CLK = 7187
--------------------------------
CLK = 7188
--------------------------------
CLK = 7189
--------------------------------
CLK = 7190
--------------------------------
CLK = 7191
--------------------------------
CLK = 7192
--------------------------------
CLK = 7193
--------------------------------
CLK = 7194
--------------------------------
CLK = 7195
--------------------------------
CLK = 7196
--------------------------------
CLK = 7197
--------------------------------
CLK = 7198
--------------------------------
CLK = 7199
--------------------------------
CLK = 7200
--------------------------------
CLK = 7201
--------------------------------
CLK = 7202
--------------------------------
CLK = 7203
--------------------------------
CLK = 7204
--------------------------------
CLK = 7205
--------------------------------
CLK = 7206
--------------------------------
CLK = 7207
--------------------------------
CLK = 7208
--------------------------------
CLK = 7209
--------------------------------
CLK = 7210
--------------------------------
CLK = 7211
--------------------------------
CLK = 7212
--------------------------------
CLK = 7213
--------------------------------
CLK = 7214
--------------------------------
CLK = 7215
--------------------------------
CLK = 7216
--------------------------------
CLK = 7217
--------------------------------
CLK = 7218
--------------------------------
CLK = 7219
--------------------------------
CLK = 7220
--------------------------------
CLK = 7221
--------------------------------
CLK = 7222
--------------------------------
CLK = 7223
--------------------------------
CLK = 7224
--------------------------------
CLK = 7225
--------------------------------
CLK = 7226
--------------------------------
CLK = 7227
--------------------------------
CLK = 7228
--------------------------------
CLK = 7229
--------------------------------
CLK = 7230
--------------------------------
CLK = 7231
--------------------------------
CLK = 7232
--------------------------------
CLK = 7233
--------------------------------
CLK = 7234
--------------------------------
CLK = 7235
--------------------------------
CLK = 7236
--------------------------------
CLK = 7237
--------------------------------
CLK = 7238
--------------------------------
CLK = 7239
--------------------------------
CLK = 7240
--------------------------------
CLK = 7241
--------------------------------
CLK = 7242
--------------------------------
CLK = 7243
--------------------------------
CLK = 7244
--------------------------------
CLK = 7245
--------------------------------
CLK = 7246
--------------------------------
CLK = 7247
--------------------------------
CLK = 7248
--------------------------------
CLK = 7249
--------------------------------
CLK = 7250
--------------------------------
CLK = 7251
--------------------------------
CLK = 7252
--------------------------------
CLK = 7253
--------------------------------
CLK = 7254
--------------------------------
CLK = 7255
--------------------------------
CLK = 7256
--------------------------------
CLK = 7257
--------------------------------
CLK = 7258
--------------------------------
CLK = 7259
--------------------------------
CLK = 7260
--------------------------------
CLK = 7261
--------------------------------
CLK = 7262
--------------------------------
CLK = 7263
--------------------------------
CLK = 7264
--------------------------------
CLK = 7265
--------------------------------
CLK = 7266
--------------------------------
CLK = 7267
--------------------------------
CLK = 7268
--------------------------------
CLK = 7269
--------------------------------
CLK = 7270
--------------------------------
CLK = 7271
--------------------------------
CLK = 7272
--------------------------------
CLK = 7273
--------------------------------
CLK = 7274
--------------------------------
CLK = 7275
--------------------------------
CLK = 7276
--------------------------------
CLK = 7277
--------------------------------
CLK = 7278
--------------------------------
CLK = 7279
--------------------------------
CLK = 7280
--------------------------------
CLK = 7281
--------------------------------
CLK = 7282
--------------------------------
CLK = 7283
--------------------------------
CLK = 7284
--------------------------------
CLK = 7285
--------------------------------
CLK = 7286
--------------------------------
CLK = 7287
--------------------------------
CLK = 7288
--------------------------------
CLK = 7289
--------------------------------
CLK = 7290
--------------------------------
CLK = 7291
--------------------------------
CLK = 7292
--------------------------------
CLK = 7293
--------------------------------
CLK = 7294
--------------------------------
CLK = 7295
--------------------------------
CLK = 7296
--------------------------------
CLK = 7297
--------------------------------
CLK = 7298
--------------------------------
CLK = 7299
--------------------------------
CLK = 7300
--------------------------------
CLK = 7301
--------------------------------
CLK = 7302
--------------------------------
CLK = 7303
--------------------------------
CLK = 7304
--------------------------------
CLK = 7305
--------------------------------
CLK = 7306
--------------------------------
CLK = 7307
--------------------------------
CLK = 7308
--------------------------------
CLK = 7309
--------------------------------
CLK = 7310
--------------------------------
CLK = 7311
--------------------------------
CLK = 7312
--------------------------------
CLK = 7313
--------------------------------
CLK = 7314
--------------------------------
CLK = 7315
--------------------------------
CLK = 7316
--------------------------------
CLK = 7317
--------------------------------
CLK = 7318
--------------------------------
CLK = 7319
--------------------------------
CLK = 7320
--------------------------------
CLK = 7321
--------------------------------
CLK = 7322
--------------------------------
CLK = 7323
--------------------------------
CLK = 7324
--------------------------------
CLK = 7325
--------------------------------
CLK = 7326
--------------------------------
CLK = 7327
--------------------------------
CLK = 7328
--------------------------------
CLK = 7329
--------------------------------
CLK = 7330
--------------------------------
CLK = 7331
--------------------------------
CLK = 7332
--------------------------------
CLK = 7333
--------------------------------
CLK = 7334
--------------------------------
CLK = 7335
--------------------------------
CLK = 7336
--------------------------------
CLK = 7337
--------------------------------
CLK = 7338
--------------------------------
CLK = 7339
--------------------------------
CLK = 7340
--------------------------------
CLK = 7341
--------------------------------
CLK = 7342
--------------------------------
CLK = 7343
--------------------------------
CLK = 7344
--------------------------------
CLK = 7345
--------------------------------
CLK = 7346
--------------------------------
CLK = 7347
--------------------------------
CLK = 7348
--------------------------------
CLK = 7349
--------------------------------
CLK = 7350
--------------------------------
CLK = 7351
--------------------------------
CLK = 7352
--------------------------------
CLK = 7353
--------------------------------
CLK = 7354
--------------------------------
CLK = 7355
--------------------------------
CLK = 7356
--------------------------------
CLK = 7357
--------------------------------
CLK = 7358
--------------------------------
CLK = 7359
--------------------------------
CLK = 7360
--------------------------------
CLK = 7361
--------------------------------
CLK = 7362
--------------------------------
CLK = 7363
--------------------------------
CLK = 7364
--------------------------------
CLK = 7365
--------------------------------
CLK = 7366
--------------------------------
CLK = 7367
--------------------------------
CLK = 7368
--------------------------------
CLK = 7369
--------------------------------
CLK = 7370
--------------------------------
CLK = 7371
--------------------------------
CLK = 7372
--------------------------------
CLK = 7373
--------------------------------
CLK = 7374
--------------------------------
CLK = 7375
--------------------------------
CLK = 7376
--------------------------------
CLK = 7377
--------------------------------
CLK = 7378
--------------------------------
CLK = 7379
--------------------------------
CLK = 7380
--------------------------------
CLK = 7381
--------------------------------
CLK = 7382
--------------------------------
CLK = 7383
--------------------------------
CLK = 7384
--------------------------------
CLK = 7385
--------------------------------
CLK = 7386
--------------------------------
CLK = 7387
--------------------------------
CLK = 7388
--------------------------------
CLK = 7389
--------------------------------
CLK = 7390
--------------------------------
CLK = 7391
--------------------------------
CLK = 7392
--------------------------------
CLK = 7393
--------------------------------
CLK = 7394
--------------------------------
CLK = 7395
--------------------------------
CLK = 7396
--------------------------------
CLK = 7397
--------------------------------
CLK = 7398
--------------------------------
CLK = 7399
--------------------------------
CLK = 7400
--------------------------------
CLK = 7401
--------------------------------
CLK = 7402
--------------------------------
CLK = 7403
--------------------------------
CLK = 7404
--------------------------------
CLK = 7405
--------------------------------
CLK = 7406
--------------------------------
CLK = 7407
--------------------------------
CLK = 7408
--------------------------------
CLK = 7409
--------------------------------
CLK = 7410
--------------------------------
CLK = 7411
--------------------------------
CLK = 7412
--------------------------------
CLK = 7413
--------------------------------
CLK = 7414
--------------------------------
CLK = 7415
--------------------------------
CLK = 7416
--------------------------------
CLK = 7417
--------------------------------
CLK = 7418
--------------------------------
CLK = 7419
--------------------------------
CLK = 7420
--------------------------------
CLK = 7421
--------------------------------
CLK = 7422
--------------------------------
CLK = 7423
--------------------------------
CLK = 7424
--------------------------------
CLK = 7425
--------------------------------
CLK = 7426
--------------------------------
CLK = 7427
--------------------------------
CLK = 7428
--------------------------------
CLK = 7429
--------------------------------
CLK = 7430
--------------------------------
CLK = 7431
--------------------------------
CLK = 7432
--------------------------------
CLK = 7433
--------------------------------
CLK = 7434
--------------------------------
CLK = 7435
--------------------------------
CLK = 7436
--------------------------------
CLK = 7437
--------------------------------
CLK = 7438
--------------------------------
CLK = 7439
--------------------------------
CLK = 7440
--------------------------------
CLK = 7441
--------------------------------
CLK = 7442
--------------------------------
CLK = 7443
--------------------------------
CLK = 7444
--------------------------------
CLK = 7445
--------------------------------
CLK = 7446
--------------------------------
CLK = 7447
--------------------------------
CLK = 7448
--------------------------------
CLK = 7449
--------------------------------
CLK = 7450
--------------------------------
CLK = 7451
--------------------------------
CLK = 7452
--------------------------------
CLK = 7453
--------------------------------
CLK = 7454
--------------------------------
CLK = 7455
--------------------------------
CLK = 7456
--------------------------------
CLK = 7457
--------------------------------
CLK = 7458
--------------------------------
CLK = 7459
--------------------------------
CLK = 7460
--------------------------------
CLK = 7461
--------------------------------
CLK = 7462
--------------------------------
CLK = 7463
--------------------------------
CLK = 7464
--------------------------------
CLK = 7465
--------------------------------
CLK = 7466
--------------------------------
CLK = 7467
--------------------------------
CLK = 7468
--------------------------------
CLK = 7469
--------------------------------
CLK = 7470
--------------------------------
CLK = 7471
--------------------------------
CLK = 7472
--------------------------------
CLK = 7473
--------------------------------
CLK = 7474
--------------------------------
CLK = 7475
--------------------------------
CLK = 7476
--------------------------------
CLK = 7477
--------------------------------
CLK = 7478
--------------------------------
CLK = 7479
--------------------------------
CLK = 7480
--------------------------------
CLK = 7481
--------------------------------
CLK = 7482
--------------------------------
CLK = 7483
--------------------------------
CLK = 7484
--------------------------------
CLK = 7485
--------------------------------
CLK = 7486
--------------------------------
CLK = 7487
--------------------------------
CLK = 7488
--------------------------------
CLK = 7489
--------------------------------
CLK = 7490
--------------------------------
CLK = 7491
--------------------------------
CLK = 7492
--------------------------------
CLK = 7493
--------------------------------
CLK = 7494
--------------------------------
CLK = 7495
--------------------------------
CLK = 7496
--------------------------------
CLK = 7497
--------------------------------
CLK = 7498
--------------------------------
CLK = 7499
--------------------------------
CLK = 7500
--------------------------------
CLK = 7501
--------------------------------
CLK = 7502
--------------------------------
CLK = 7503
--------------------------------
CLK = 7504
--------------------------------
CLK = 7505
--------------------------------
CLK = 7506
--------------------------------
CLK = 7507
--------------------------------
CLK = 7508
--------------------------------
CLK = 7509
--------------------------------
CLK = 7510
--------------------------------
CLK = 7511
--------------------------------
CLK = 7512
--------------------------------
CLK = 7513
--------------------------------
CLK = 7514
--------------------------------
CLK = 7515
--------------------------------
CLK = 7516
--------------------------------
CLK = 7517
--------------------------------
CLK = 7518
--------------------------------
CLK = 7519
--------------------------------
CLK = 7520
--------------------------------
CLK = 7521
--------------------------------
CLK = 7522
--------------------------------
CLK = 7523
--------------------------------
CLK = 7524
--------------------------------
CLK = 7525
--------------------------------
CLK = 7526
--------------------------------
CLK = 7527
--------------------------------
CLK = 7528
--------------------------------
CLK = 7529
--------------------------------
CLK = 7530
--------------------------------
CLK = 7531
--------------------------------
CLK = 7532
--------------------------------
CLK = 7533
--------------------------------
CLK = 7534
--------------------------------
CLK = 7535
--------------------------------
CLK = 7536
--------------------------------
CLK = 7537
--------------------------------
CLK = 7538
--------------------------------
CLK = 7539
--------------------------------
CLK = 7540
--------------------------------
CLK = 7541
--------------------------------
CLK = 7542
--------------------------------
CLK = 7543
--------------------------------
CLK = 7544
--------------------------------
CLK = 7545
--------------------------------
CLK = 7546
--------------------------------
CLK = 7547
--------------------------------
CLK = 7548
--------------------------------
CLK = 7549
--------------------------------
CLK = 7550
--------------------------------
CLK = 7551
--------------------------------
CLK = 7552
--------------------------------
CLK = 7553
--------------------------------
CLK = 7554
--------------------------------
CLK = 7555
--------------------------------
CLK = 7556
--------------------------------
CLK = 7557
--------------------------------
CLK = 7558
--------------------------------
CLK = 7559
--------------------------------
CLK = 7560
--------------------------------
CLK = 7561
--------------------------------
CLK = 7562
--------------------------------
CLK = 7563
--------------------------------
CLK = 7564
--------------------------------
CLK = 7565
--------------------------------
CLK = 7566
--------------------------------
CLK = 7567
--------------------------------
CLK = 7568
--------------------------------
CLK = 7569
--------------------------------
CLK = 7570
--------------------------------
CLK = 7571
--------------------------------
CLK = 7572
--------------------------------
CLK = 7573
--------------------------------
CLK = 7574
--------------------------------
CLK = 7575
--------------------------------
CLK = 7576
--------------------------------
CLK = 7577
--------------------------------
CLK = 7578
--------------------------------
CLK = 7579
--------------------------------
CLK = 7580
--------------------------------
CLK = 7581
--------------------------------
CLK = 7582
--------------------------------
CLK = 7583
--------------------------------
CLK = 7584
--------------------------------
CLK = 7585
--------------------------------
CLK = 7586
--------------------------------
CLK = 7587
--------------------------------
CLK = 7588
--------------------------------
CLK = 7589
--------------------------------
CLK = 7590
--------------------------------
CLK = 7591
--------------------------------
CLK = 7592
--------------------------------
CLK = 7593
--------------------------------
CLK = 7594
--------------------------------
CLK = 7595
--------------------------------
CLK = 7596
--------------------------------
CLK = 7597
--------------------------------
CLK = 7598
--------------------------------
CLK = 7599
--------------------------------
CLK = 7600
--------------------------------
CLK = 7601
--------------------------------
CLK = 7602
--------------------------------
CLK = 7603
--------------------------------
CLK = 7604
--------------------------------
CLK = 7605
--------------------------------
CLK = 7606
--------------------------------
CLK = 7607
--------------------------------
CLK = 7608
--------------------------------
CLK = 7609
--------------------------------
CLK = 7610
--------------------------------
CLK = 7611
--------------------------------
CLK = 7612
--------------------------------
CLK = 7613
--------------------------------
CLK = 7614
--------------------------------
CLK = 7615
--------------------------------
CLK = 7616
--------------------------------
CLK = 7617
--------------------------------
CLK = 7618
--------------------------------
CLK = 7619
--------------------------------
CLK = 7620
--------------------------------
CLK = 7621
--------------------------------
CLK = 7622
--------------------------------
CLK = 7623
--------------------------------
CLK = 7624
--------------------------------
CLK = 7625
--------------------------------
CLK = 7626
--------------------------------
CLK = 7627
--------------------------------
CLK = 7628
--------------------------------
CLK = 7629
--------------------------------
CLK = 7630
--------------------------------
CLK = 7631
--------------------------------
CLK = 7632
--------------------------------
CLK = 7633
--------------------------------
CLK = 7634
--------------------------------
CLK = 7635
--------------------------------
CLK = 7636
--------------------------------
CLK = 7637
--------------------------------
CLK = 7638
--------------------------------
CLK = 7639
--------------------------------
CLK = 7640
--------------------------------
CLK = 7641
--------------------------------
CLK = 7642
--------------------------------
CLK = 7643
--------------------------------
CLK = 7644
--------------------------------
CLK = 7645
--------------------------------
CLK = 7646
--------------------------------
CLK = 7647
--------------------------------
CLK = 7648
--------------------------------
CLK = 7649
--------------------------------
CLK = 7650
--------------------------------
CLK = 7651
--------------------------------
CLK = 7652
--------------------------------
CLK = 7653
--------------------------------
CLK = 7654
--------------------------------
CLK = 7655
--------------------------------
CLK = 7656
--------------------------------
CLK = 7657
--------------------------------
CLK = 7658
--------------------------------
CLK = 7659
--------------------------------
CLK = 7660
--------------------------------
CLK = 7661
--------------------------------
CLK = 7662
--------------------------------
CLK = 7663
--------------------------------
CLK = 7664
--------------------------------
CLK = 7665
--------------------------------
CLK = 7666
--------------------------------
CLK = 7667
--------------------------------
CLK = 7668
--------------------------------
CLK = 7669
--------------------------------
CLK = 7670
--------------------------------
CLK = 7671
--------------------------------
CLK = 7672
--------------------------------
CLK = 7673
--------------------------------
CLK = 7674
--------------------------------
CLK = 7675
--------------------------------
CLK = 7676
--------------------------------
CLK = 7677
--------------------------------
CLK = 7678
--------------------------------
CLK = 7679
--------------------------------
CLK = 7680
--------------------------------
CLK = 7681
--------------------------------
CLK = 7682
--------------------------------
CLK = 7683
--------------------------------
CLK = 7684
--------------------------------
CLK = 7685
--------------------------------
CLK = 7686
--------------------------------
CLK = 7687
--------------------------------
CLK = 7688
--------------------------------
CLK = 7689
--------------------------------
CLK = 7690
--------------------------------
CLK = 7691
--------------------------------
CLK = 7692
--------------------------------
CLK = 7693
--------------------------------
CLK = 7694
--------------------------------
CLK = 7695
--------------------------------
CLK = 7696
--------------------------------
CLK = 7697
--------------------------------
CLK = 7698
--------------------------------
CLK = 7699
--------------------------------
CLK = 7700
--------------------------------
CLK = 7701
--------------------------------
CLK = 7702
--------------------------------
CLK = 7703
--------------------------------
CLK = 7704
--------------------------------
CLK = 7705
--------------------------------
CLK = 7706
--------------------------------
CLK = 7707
--------------------------------
CLK = 7708
--------------------------------
CLK = 7709
--------------------------------
CLK = 7710
--------------------------------
CLK = 7711
--------------------------------
CLK = 7712
--------------------------------
CLK = 7713
--------------------------------
CLK = 7714
--------------------------------
CLK = 7715
--------------------------------
CLK = 7716
--------------------------------
CLK = 7717
--------------------------------
CLK = 7718
--------------------------------
CLK = 7719
--------------------------------
CLK = 7720
--------------------------------
CLK = 7721
--------------------------------
CLK = 7722
--------------------------------
CLK = 7723
--------------------------------
CLK = 7724
--------------------------------
CLK = 7725
--------------------------------
CLK = 7726
--------------------------------
CLK = 7727
--------------------------------
CLK = 7728
--------------------------------
CLK = 7729
--------------------------------
CLK = 7730
--------------------------------
CLK = 7731
--------------------------------
CLK = 7732
--------------------------------
CLK = 7733
--------------------------------
CLK = 7734
--------------------------------
CLK = 7735
--------------------------------
CLK = 7736
--------------------------------
CLK = 7737
--------------------------------
CLK = 7738
--------------------------------
CLK = 7739
--------------------------------
CLK = 7740
--------------------------------
CLK = 7741
--------------------------------
CLK = 7742
--------------------------------
CLK = 7743
--------------------------------
CLK = 7744
--------------------------------
CLK = 7745
--------------------------------
CLK = 7746
--------------------------------
CLK = 7747
--------------------------------
CLK = 7748
--------------------------------
CLK = 7749
--------------------------------
CLK = 7750
--------------------------------
CLK = 7751
--------------------------------
CLK = 7752
--------------------------------
CLK = 7753
--------------------------------
CLK = 7754
--------------------------------
CLK = 7755
--------------------------------
CLK = 7756
--------------------------------
CLK = 7757
--------------------------------
CLK = 7758
--------------------------------
CLK = 7759
--------------------------------
CLK = 7760
--------------------------------
CLK = 7761
--------------------------------
CLK = 7762
--------------------------------
CLK = 7763
--------------------------------
CLK = 7764
--------------------------------
CLK = 7765
--------------------------------
CLK = 7766
--------------------------------
CLK = 7767
--------------------------------
CLK = 7768
--------------------------------
CLK = 7769
--------------------------------
CLK = 7770
--------------------------------
CLK = 7771
--------------------------------
CLK = 7772
--------------------------------
CLK = 7773
--------------------------------
CLK = 7774
--------------------------------
CLK = 7775
--------------------------------
CLK = 7776
--------------------------------
CLK = 7777
--------------------------------
CLK = 7778
--------------------------------
CLK = 7779
--------------------------------
CLK = 7780
--------------------------------
CLK = 7781
--------------------------------
CLK = 7782
--------------------------------
CLK = 7783
--------------------------------
CLK = 7784
--------------------------------
CLK = 7785
--------------------------------
CLK = 7786
--------------------------------
CLK = 7787
--------------------------------
CLK = 7788
--------------------------------
CLK = 7789
--------------------------------
CLK = 7790
--------------------------------
CLK = 7791
--------------------------------
CLK = 7792
--------------------------------
CLK = 7793
--------------------------------
CLK = 7794
--------------------------------
CLK = 7795
--------------------------------
CLK = 7796
--------------------------------
CLK = 7797
--------------------------------
CLK = 7798
--------------------------------
CLK = 7799
--------------------------------
CLK = 7800
--------------------------------
CLK = 7801
--------------------------------
CLK = 7802
--------------------------------
CLK = 7803
--------------------------------
CLK = 7804
--------------------------------
CLK = 7805
--------------------------------
CLK = 7806
--------------------------------
CLK = 7807
--------------------------------
CLK = 7808
--------------------------------
CLK = 7809
--------------------------------
CLK = 7810
--------------------------------
CLK = 7811
--------------------------------
CLK = 7812
--------------------------------
CLK = 7813
--------------------------------
CLK = 7814
--------------------------------
CLK = 7815
--------------------------------
CLK = 7816
--------------------------------
CLK = 7817
--------------------------------
CLK = 7818
--------------------------------
CLK = 7819
--------------------------------
CLK = 7820
--------------------------------
CLK = 7821
--------------------------------
CLK = 7822
--------------------------------
CLK = 7823
--------------------------------
CLK = 7824
--------------------------------
CLK = 7825
--------------------------------
CLK = 7826
--------------------------------
CLK = 7827
--------------------------------
CLK = 7828
--------------------------------
CLK = 7829
--------------------------------
CLK = 7830
--------------------------------
CLK = 7831
--------------------------------
CLK = 7832
--------------------------------
CLK = 7833
--------------------------------
CLK = 7834
--------------------------------
CLK = 7835
--------------------------------
CLK = 7836
--------------------------------
CLK = 7837
--------------------------------
CLK = 7838
--------------------------------
CLK = 7839
--------------------------------
CLK = 7840
--------------------------------
CLK = 7841
--------------------------------
CLK = 7842
--------------------------------
CLK = 7843
--------------------------------
CLK = 7844
--------------------------------
CLK = 7845
--------------------------------
CLK = 7846
--------------------------------
CLK = 7847
--------------------------------
CLK = 7848
--------------------------------
CLK = 7849
--------------------------------
CLK = 7850
--------------------------------
CLK = 7851
--------------------------------
CLK = 7852
--------------------------------
CLK = 7853
--------------------------------
CLK = 7854
--------------------------------
CLK = 7855
--------------------------------
CLK = 7856
--------------------------------
CLK = 7857
--------------------------------
CLK = 7858
--------------------------------
CLK = 7859
--------------------------------
CLK = 7860
--------------------------------
CLK = 7861
--------------------------------
CLK = 7862
--------------------------------
CLK = 7863
--------------------------------
CLK = 7864
--------------------------------
CLK = 7865
--------------------------------
CLK = 7866
--------------------------------
CLK = 7867
--------------------------------
CLK = 7868
--------------------------------
CLK = 7869
--------------------------------
CLK = 7870
--------------------------------
CLK = 7871
--------------------------------
CLK = 7872
--------------------------------
CLK = 7873
--------------------------------
CLK = 7874
--------------------------------
CLK = 7875
--------------------------------
CLK = 7876
--------------------------------
CLK = 7877
--------------------------------
CLK = 7878
--------------------------------
CLK = 7879
--------------------------------
CLK = 7880
--------------------------------
CLK = 7881
--------------------------------
CLK = 7882
--------------------------------
CLK = 7883
--------------------------------
CLK = 7884
--------------------------------
CLK = 7885
--------------------------------
CLK = 7886
--------------------------------
CLK = 7887
--------------------------------
CLK = 7888
--------------------------------
CLK = 7889
--------------------------------
CLK = 7890
--------------------------------
CLK = 7891
--------------------------------
CLK = 7892
--------------------------------
CLK = 7893
--------------------------------
CLK = 7894
--------------------------------
CLK = 7895
--------------------------------
CLK = 7896
--------------------------------
CLK = 7897
--------------------------------
CLK = 7898
--------------------------------
CLK = 7899
--------------------------------
CLK = 7900
--------------------------------
CLK = 7901
--------------------------------
CLK = 7902
--------------------------------
CLK = 7903
--------------------------------
CLK = 7904
--------------------------------
CLK = 7905
--------------------------------
CLK = 7906
--------------------------------
CLK = 7907
--------------------------------
CLK = 7908
--------------------------------
CLK = 7909
--------------------------------
CLK = 7910
--------------------------------
CLK = 7911
--------------------------------
CLK = 7912
--------------------------------
CLK = 7913
--------------------------------
CLK = 7914
--------------------------------
CLK = 7915
--------------------------------
CLK = 7916
--------------------------------
CLK = 7917
--------------------------------
CLK = 7918
--------------------------------
CLK = 7919
--------------------------------
CLK = 7920
--------------------------------
CLK = 7921
--------------------------------
CLK = 7922
--------------------------------
CLK = 7923
--------------------------------
CLK = 7924
--------------------------------
CLK = 7925
--------------------------------
CLK = 7926
--------------------------------
CLK = 7927
--------------------------------
CLK = 7928
--------------------------------
CLK = 7929
--------------------------------
CLK = 7930
--------------------------------
CLK = 7931
--------------------------------
CLK = 7932
--------------------------------
CLK = 7933
--------------------------------
CLK = 7934
--------------------------------
CLK = 7935
--------------------------------
CLK = 7936
--------------------------------
CLK = 7937
--------------------------------
CLK = 7938
--------------------------------
CLK = 7939
--------------------------------
CLK = 7940
--------------------------------
CLK = 7941
--------------------------------
CLK = 7942
--------------------------------
CLK = 7943
--------------------------------
CLK = 7944
--------------------------------
CLK = 7945
--------------------------------
CLK = 7946
--------------------------------
CLK = 7947
--------------------------------
CLK = 7948
--------------------------------
CLK = 7949
--------------------------------
CLK = 7950
--------------------------------
CLK = 7951
--------------------------------
CLK = 7952
--------------------------------
CLK = 7953
--------------------------------
CLK = 7954
--------------------------------
CLK = 7955
--------------------------------
CLK = 7956
--------------------------------
CLK = 7957
--------------------------------
CLK = 7958
--------------------------------
CLK = 7959
--------------------------------
CLK = 7960
--------------------------------
CLK = 7961
--------------------------------
CLK = 7962
--------------------------------
CLK = 7963
--------------------------------
CLK = 7964
--------------------------------
CLK = 7965
--------------------------------
CLK = 7966
--------------------------------
CLK = 7967
--------------------------------
CLK = 7968
--------------------------------
CLK = 7969
--------------------------------
CLK = 7970
--------------------------------
CLK = 7971
--------------------------------
CLK = 7972
--------------------------------
CLK = 7973
--------------------------------
CLK = 7974
--------------------------------
CLK = 7975
--------------------------------
CLK = 7976
--------------------------------
CLK = 7977
--------------------------------
CLK = 7978
--------------------------------
CLK = 7979
--------------------------------
CLK = 7980
--------------------------------
CLK = 7981
--------------------------------
CLK = 7982
--------------------------------
CLK = 7983
--------------------------------
CLK = 7984
--------------------------------
CLK = 7985
--------------------------------
CLK = 7986
--------------------------------
CLK = 7987
--------------------------------
CLK = 7988
--------------------------------
CLK = 7989
--------------------------------
CLK = 7990
--------------------------------
CLK = 7991
--------------------------------
CLK = 7992
--------------------------------
CLK = 7993
--------------------------------
CLK = 7994
--------------------------------
CLK = 7995
--------------------------------
CLK = 7996
--------------------------------
CLK = 7997
--------------------------------
CLK = 7998
--------------------------------
CLK = 7999
--------------------------------
CLK = 8000
--------------------------------
CLK = 8001
--------------------------------
CLK = 8002
--------------------------------
CLK = 8003
--------------------------------
CLK = 8004
--------------------------------
CLK = 8005
--------------------------------
CLK = 8006
--------------------------------
CLK = 8007
--------------------------------
CLK = 8008
--------------------------------
CLK = 8009
--------------------------------
CLK = 8010
--------------------------------
CLK = 8011
--------------------------------
CLK = 8012
--------------------------------
CLK = 8013
--------------------------------
CLK = 8014
--------------------------------
CLK = 8015
--------------------------------
CLK = 8016
--------------------------------
CLK = 8017
--------------------------------
CLK = 8018
--------------------------------
CLK = 8019
--------------------------------
CLK = 8020
--------------------------------
CLK = 8021
--------------------------------
CLK = 8022
--------------------------------
CLK = 8023
--------------------------------
CLK = 8024
--------------------------------
CLK = 8025
--------------------------------
CLK = 8026
--------------------------------
CLK = 8027
--------------------------------
CLK = 8028
--------------------------------
CLK = 8029
--------------------------------
CLK = 8030
--------------------------------
CLK = 8031
--------------------------------
CLK = 8032
--------------------------------
CLK = 8033
--------------------------------
CLK = 8034
--------------------------------
CLK = 8035
--------------------------------
CLK = 8036
--------------------------------
CLK = 8037
--------------------------------
CLK = 8038
--------------------------------
CLK = 8039
--------------------------------
CLK = 8040
--------------------------------
CLK = 8041
--------------------------------
CLK = 8042
--------------------------------
CLK = 8043
--------------------------------
CLK = 8044
--------------------------------
CLK = 8045
--------------------------------
CLK = 8046
--------------------------------
CLK = 8047
--------------------------------
CLK = 8048
--------------------------------
CLK = 8049
--------------------------------
CLK = 8050
--------------------------------
CLK = 8051
--------------------------------
CLK = 8052
--------------------------------
CLK = 8053
--------------------------------
CLK = 8054
--------------------------------
CLK = 8055
--------------------------------
CLK = 8056
--------------------------------
CLK = 8057
--------------------------------
CLK = 8058
--------------------------------
CLK = 8059
--------------------------------
CLK = 8060
--------------------------------
CLK = 8061
--------------------------------
CLK = 8062
--------------------------------
CLK = 8063
--------------------------------
CLK = 8064
--------------------------------
CLK = 8065
--------------------------------
CLK = 8066
--------------------------------
CLK = 8067
--------------------------------
CLK = 8068
--------------------------------
CLK = 8069
--------------------------------
CLK = 8070
--------------------------------
CLK = 8071
--------------------------------
CLK = 8072
--------------------------------
CLK = 8073
--------------------------------
CLK = 8074
--------------------------------
CLK = 8075
--------------------------------
CLK = 8076
--------------------------------
CLK = 8077
--------------------------------
CLK = 8078
--------------------------------
CLK = 8079
--------------------------------
CLK = 8080
--------------------------------
CLK = 8081
--------------------------------
CLK = 8082
--------------------------------
CLK = 8083
--------------------------------
CLK = 8084
--------------------------------
CLK = 8085
--------------------------------
CLK = 8086
--------------------------------
CLK = 8087
--------------------------------
CLK = 8088
--------------------------------
CLK = 8089
--------------------------------
CLK = 8090
--------------------------------
CLK = 8091
--------------------------------
CLK = 8092
--------------------------------
CLK = 8093
--------------------------------
CLK = 8094
--------------------------------
CLK = 8095
--------------------------------
CLK = 8096
--------------------------------
CLK = 8097
--------------------------------
CLK = 8098
--------------------------------
CLK = 8099
--------------------------------
CLK = 8100
--------------------------------
CLK = 8101
--------------------------------
CLK = 8102
--------------------------------
CLK = 8103
--------------------------------
CLK = 8104
--------------------------------
CLK = 8105
--------------------------------
CLK = 8106
--------------------------------
CLK = 8107
--------------------------------
CLK = 8108
--------------------------------
CLK = 8109
--------------------------------
CLK = 8110
--------------------------------
CLK = 8111
--------------------------------
CLK = 8112
--------------------------------
CLK = 8113
--------------------------------
CLK = 8114
--------------------------------
CLK = 8115
--------------------------------
CLK = 8116
--------------------------------
CLK = 8117
--------------------------------
CLK = 8118
--------------------------------
CLK = 8119
--------------------------------
CLK = 8120
--------------------------------
CLK = 8121
--------------------------------
CLK = 8122
--------------------------------
CLK = 8123
--------------------------------
CLK = 8124
--------------------------------
CLK = 8125
--------------------------------
CLK = 8126
--------------------------------
CLK = 8127
--------------------------------
CLK = 8128
--------------------------------
CLK = 8129
--------------------------------
CLK = 8130
--------------------------------
CLK = 8131
--------------------------------
CLK = 8132
--------------------------------
CLK = 8133
--------------------------------
CLK = 8134
--------------------------------
CLK = 8135
--------------------------------
CLK = 8136
--------------------------------
CLK = 8137
--------------------------------
CLK = 8138
--------------------------------
CLK = 8139
--------------------------------
CLK = 8140
--------------------------------
CLK = 8141
--------------------------------
CLK = 8142
--------------------------------
CLK = 8143
--------------------------------
CLK = 8144
--------------------------------
CLK = 8145
--------------------------------
CLK = 8146
--------------------------------
CLK = 8147
--------------------------------
CLK = 8148
--------------------------------
CLK = 8149
--------------------------------
CLK = 8150
--------------------------------
CLK = 8151
--------------------------------
CLK = 8152
--------------------------------
CLK = 8153
--------------------------------
CLK = 8154
--------------------------------
CLK = 8155
--------------------------------
CLK = 8156
--------------------------------
CLK = 8157
--------------------------------
CLK = 8158
--------------------------------
CLK = 8159
--------------------------------
CLK = 8160
--------------------------------
CLK = 8161
--------------------------------
CLK = 8162
--------------------------------
CLK = 8163
--------------------------------
CLK = 8164
--------------------------------
CLK = 8165
--------------------------------
CLK = 8166
--------------------------------
CLK = 8167
--------------------------------
CLK = 8168
--------------------------------
CLK = 8169
--------------------------------
CLK = 8170
--------------------------------
CLK = 8171
--------------------------------
CLK = 8172
--------------------------------
CLK = 8173
--------------------------------
CLK = 8174
--------------------------------
CLK = 8175
--------------------------------
CLK = 8176
--------------------------------
CLK = 8177
--------------------------------
CLK = 8178
--------------------------------
CLK = 8179
--------------------------------
CLK = 8180
--------------------------------
CLK = 8181
--------------------------------
CLK = 8182
--------------------------------
CLK = 8183
--------------------------------
CLK = 8184
--------------------------------
CLK = 8185
--------------------------------
CLK = 8186
--------------------------------
CLK = 8187
--------------------------------
CLK = 8188
--------------------------------
CLK = 8189
--------------------------------
CLK = 8190
--------------------------------
CLK = 8191
--------------------------------
CLK = 8192
--------------------------------
CLK = 8193
--------------------------------
CLK = 8194
--------------------------------
CLK = 8195
--------------------------------
CLK = 8196
--------------------------------
CLK = 8197
--------------------------------
CLK = 8198
--------------------------------
CLK = 8199
--------------------------------
CLK = 8200
--------------------------------
CLK = 8201
--------------------------------
CLK = 8202
--------------------------------
CLK = 8203
--------------------------------
CLK = 8204
--------------------------------
CLK = 8205
--------------------------------
CLK = 8206
--------------------------------
CLK = 8207
--------------------------------
CLK = 8208
--------------------------------
CLK = 8209
--------------------------------
CLK = 8210
--------------------------------
CLK = 8211
--------------------------------
CLK = 8212
--------------------------------
CLK = 8213
--------------------------------
CLK = 8214
--------------------------------
CLK = 8215
--------------------------------
CLK = 8216
--------------------------------
CLK = 8217
--------------------------------
CLK = 8218
--------------------------------
CLK = 8219
--------------------------------
CLK = 8220
--------------------------------
CLK = 8221
--------------------------------
CLK = 8222
--------------------------------
CLK = 8223
--------------------------------
CLK = 8224
--------------------------------
CLK = 8225
--------------------------------
CLK = 8226
--------------------------------
CLK = 8227
--------------------------------
CLK = 8228
--------------------------------
CLK = 8229
--------------------------------
CLK = 8230
--------------------------------
CLK = 8231
--------------------------------
CLK = 8232
--------------------------------
CLK = 8233
--------------------------------
CLK = 8234
--------------------------------
CLK = 8235
--------------------------------
CLK = 8236
--------------------------------
CLK = 8237
--------------------------------
CLK = 8238
--------------------------------
CLK = 8239
--------------------------------
CLK = 8240
--------------------------------
CLK = 8241
--------------------------------
CLK = 8242
--------------------------------
CLK = 8243
--------------------------------
CLK = 8244
--------------------------------
CLK = 8245
--------------------------------
CLK = 8246
--------------------------------
CLK = 8247
--------------------------------
CLK = 8248
--------------------------------
CLK = 8249
--------------------------------
CLK = 8250
--------------------------------
CLK = 8251
--------------------------------
CLK = 8252
--------------------------------
CLK = 8253
--------------------------------
CLK = 8254
--------------------------------
CLK = 8255
--------------------------------
CLK = 8256
--------------------------------
CLK = 8257
--------------------------------
CLK = 8258
--------------------------------
CLK = 8259
--------------------------------
CLK = 8260
--------------------------------
CLK = 8261
--------------------------------
CLK = 8262
--------------------------------
CLK = 8263
--------------------------------
CLK = 8264
--------------------------------
CLK = 8265
--------------------------------
CLK = 8266
--------------------------------
CLK = 8267
--------------------------------
CLK = 8268
--------------------------------
CLK = 8269
--------------------------------
CLK = 8270
--------------------------------
CLK = 8271
--------------------------------
CLK = 8272
--------------------------------
CLK = 8273
--------------------------------
CLK = 8274
--------------------------------
CLK = 8275
--------------------------------
CLK = 8276
--------------------------------
CLK = 8277
--------------------------------
CLK = 8278
--------------------------------
CLK = 8279
--------------------------------
CLK = 8280
--------------------------------
CLK = 8281
--------------------------------
CLK = 8282
--------------------------------
CLK = 8283
--------------------------------
CLK = 8284
--------------------------------
CLK = 8285
--------------------------------
CLK = 8286
--------------------------------
CLK = 8287
--------------------------------
CLK = 8288
--------------------------------
CLK = 8289
--------------------------------
CLK = 8290
--------------------------------
CLK = 8291
--------------------------------
CLK = 8292
--------------------------------
CLK = 8293
--------------------------------
CLK = 8294
--------------------------------
CLK = 8295
--------------------------------
CLK = 8296
--------------------------------
CLK = 8297
--------------------------------
CLK = 8298
--------------------------------
CLK = 8299
--------------------------------
CLK = 8300
--------------------------------
CLK = 8301
--------------------------------
CLK = 8302
--------------------------------
CLK = 8303
--------------------------------
CLK = 8304
--------------------------------
CLK = 8305
--------------------------------
CLK = 8306
--------------------------------
CLK = 8307
--------------------------------
CLK = 8308
--------------------------------
CLK = 8309
--------------------------------
CLK = 8310
--------------------------------
CLK = 8311
--------------------------------
CLK = 8312
--------------------------------
CLK = 8313
--------------------------------
CLK = 8314
--------------------------------
CLK = 8315
--------------------------------
CLK = 8316
--------------------------------
CLK = 8317
--------------------------------
CLK = 8318
--------------------------------
CLK = 8319
--------------------------------
CLK = 8320
--------------------------------
CLK = 8321
--------------------------------
CLK = 8322
--------------------------------
CLK = 8323
--------------------------------
CLK = 8324
--------------------------------
CLK = 8325
--------------------------------
CLK = 8326
--------------------------------
CLK = 8327
--------------------------------
CLK = 8328
--------------------------------
CLK = 8329
--------------------------------
CLK = 8330
--------------------------------
CLK = 8331
--------------------------------
CLK = 8332
--------------------------------
CLK = 8333
--------------------------------
CLK = 8334
--------------------------------
CLK = 8335
--------------------------------
CLK = 8336
--------------------------------
CLK = 8337
--------------------------------
CLK = 8338
--------------------------------
CLK = 8339
--------------------------------
CLK = 8340
--------------------------------
CLK = 8341
--------------------------------
CLK = 8342
--------------------------------
CLK = 8343
--------------------------------
CLK = 8344
--------------------------------
CLK = 8345
--------------------------------
CLK = 8346
--------------------------------
CLK = 8347
--------------------------------
CLK = 8348
--------------------------------
CLK = 8349
--------------------------------
CLK = 8350
--------------------------------
CLK = 8351
--------------------------------
CLK = 8352
--------------------------------
CLK = 8353
--------------------------------
CLK = 8354
--------------------------------
CLK = 8355
--------------------------------
CLK = 8356
--------------------------------
CLK = 8357
--------------------------------
CLK = 8358
--------------------------------
CLK = 8359
--------------------------------
CLK = 8360
--------------------------------
CLK = 8361
--------------------------------
CLK = 8362
--------------------------------
CLK = 8363
--------------------------------
CLK = 8364
--------------------------------
CLK = 8365
--------------------------------
CLK = 8366
--------------------------------
CLK = 8367
--------------------------------
CLK = 8368
--------------------------------
CLK = 8369
--------------------------------
CLK = 8370
--------------------------------
CLK = 8371
--------------------------------
CLK = 8372
--------------------------------
CLK = 8373
--------------------------------
CLK = 8374
--------------------------------
CLK = 8375
--------------------------------
CLK = 8376
--------------------------------
CLK = 8377
--------------------------------
CLK = 8378
--------------------------------
CLK = 8379
--------------------------------
CLK = 8380
--------------------------------
CLK = 8381
--------------------------------
CLK = 8382
--------------------------------
CLK = 8383
--------------------------------
CLK = 8384
--------------------------------
CLK = 8385
--------------------------------
CLK = 8386
--------------------------------
CLK = 8387
--------------------------------
CLK = 8388
--------------------------------
CLK = 8389
--------------------------------
CLK = 8390
--------------------------------
CLK = 8391
--------------------------------
CLK = 8392
--------------------------------
CLK = 8393
--------------------------------
CLK = 8394
--------------------------------
CLK = 8395
--------------------------------
CLK = 8396
--------------------------------
CLK = 8397
--------------------------------
CLK = 8398
--------------------------------
CLK = 8399
--------------------------------
CLK = 8400
--------------------------------
CLK = 8401
--------------------------------
CLK = 8402
--------------------------------
CLK = 8403
--------------------------------
CLK = 8404
--------------------------------
CLK = 8405
--------------------------------
CLK = 8406
--------------------------------
CLK = 8407
--------------------------------
CLK = 8408
--------------------------------
CLK = 8409
--------------------------------
CLK = 8410
--------------------------------
CLK = 8411
--------------------------------
CLK = 8412
--------------------------------
CLK = 8413
--------------------------------
CLK = 8414
--------------------------------
CLK = 8415
--------------------------------
CLK = 8416
--------------------------------
CLK = 8417
--------------------------------
CLK = 8418
--------------------------------
CLK = 8419
--------------------------------
CLK = 8420
--------------------------------
CLK = 8421
--------------------------------
CLK = 8422
--------------------------------
CLK = 8423
--------------------------------
CLK = 8424
--------------------------------
CLK = 8425
--------------------------------
CLK = 8426
--------------------------------
CLK = 8427
--------------------------------
CLK = 8428
--------------------------------
CLK = 8429
--------------------------------
CLK = 8430
--------------------------------
CLK = 8431
--------------------------------
CLK = 8432
--------------------------------
CLK = 8433
--------------------------------
CLK = 8434
--------------------------------
CLK = 8435
--------------------------------
CLK = 8436
--------------------------------
CLK = 8437
--------------------------------
CLK = 8438
--------------------------------
CLK = 8439
--------------------------------
CLK = 8440
--------------------------------
CLK = 8441
--------------------------------
CLK = 8442
--------------------------------
CLK = 8443
--------------------------------
CLK = 8444
--------------------------------
CLK = 8445
--------------------------------
CLK = 8446
--------------------------------
CLK = 8447
--------------------------------
CLK = 8448
--------------------------------
CLK = 8449
--------------------------------
CLK = 8450
--------------------------------
CLK = 8451
--------------------------------
CLK = 8452
--------------------------------
CLK = 8453
--------------------------------
CLK = 8454
--------------------------------
CLK = 8455
--------------------------------
CLK = 8456
--------------------------------
CLK = 8457
--------------------------------
CLK = 8458
--------------------------------
CLK = 8459
--------------------------------
CLK = 8460
--------------------------------
CLK = 8461
--------------------------------
CLK = 8462
--------------------------------
CLK = 8463
--------------------------------
CLK = 8464
--------------------------------
CLK = 8465
--------------------------------
CLK = 8466
--------------------------------
CLK = 8467
--------------------------------
CLK = 8468
--------------------------------
CLK = 8469
--------------------------------
CLK = 8470
--------------------------------
CLK = 8471
--------------------------------
CLK = 8472
--------------------------------
CLK = 8473
--------------------------------
CLK = 8474
--------------------------------
CLK = 8475
--------------------------------
CLK = 8476
--------------------------------
CLK = 8477
--------------------------------
CLK = 8478
--------------------------------
CLK = 8479
--------------------------------
CLK = 8480
--------------------------------
CLK = 8481
--------------------------------
CLK = 8482
--------------------------------
CLK = 8483
--------------------------------
CLK = 8484
--------------------------------
CLK = 8485
--------------------------------
CLK = 8486
--------------------------------
CLK = 8487
--------------------------------
CLK = 8488
--------------------------------
CLK = 8489
--------------------------------
CLK = 8490
--------------------------------
CLK = 8491
--------------------------------
CLK = 8492
--------------------------------
CLK = 8493
--------------------------------
CLK = 8494
--------------------------------
CLK = 8495
--------------------------------
CLK = 8496
--------------------------------
CLK = 8497
--------------------------------
CLK = 8498
--------------------------------
CLK = 8499
--------------------------------
CLK = 8500
--------------------------------
CLK = 8501
--------------------------------
CLK = 8502
--------------------------------
CLK = 8503
--------------------------------
CLK = 8504
--------------------------------
CLK = 8505
--------------------------------
CLK = 8506
--------------------------------
CLK = 8507
--------------------------------
CLK = 8508
--------------------------------
CLK = 8509
--------------------------------
CLK = 8510
--------------------------------
CLK = 8511
--------------------------------
CLK = 8512
--------------------------------
CLK = 8513
--------------------------------
CLK = 8514
--------------------------------
CLK = 8515
--------------------------------
CLK = 8516
--------------------------------
CLK = 8517
--------------------------------
CLK = 8518
--------------------------------
CLK = 8519
--------------------------------
CLK = 8520
--------------------------------
CLK = 8521
--------------------------------
CLK = 8522
--------------------------------
CLK = 8523
--------------------------------
CLK = 8524
--------------------------------
CLK = 8525
--------------------------------
CLK = 8526
--------------------------------
CLK = 8527
--------------------------------
CLK = 8528
--------------------------------
CLK = 8529
--------------------------------
CLK = 8530
--------------------------------
CLK = 8531
--------------------------------
CLK = 8532
--------------------------------
CLK = 8533
--------------------------------
CLK = 8534
--------------------------------
CLK = 8535
--------------------------------
CLK = 8536
--------------------------------
CLK = 8537
--------------------------------
CLK = 8538
--------------------------------
CLK = 8539
--------------------------------
CLK = 8540
--------------------------------
CLK = 8541
--------------------------------
CLK = 8542
--------------------------------
CLK = 8543
--------------------------------
CLK = 8544
--------------------------------
CLK = 8545
--------------------------------
CLK = 8546
--------------------------------
CLK = 8547
--------------------------------
CLK = 8548
--------------------------------
CLK = 8549
--------------------------------
CLK = 8550
--------------------------------
CLK = 8551
--------------------------------
CLK = 8552
--------------------------------
CLK = 8553
--------------------------------
CLK = 8554
--------------------------------
CLK = 8555
--------------------------------
CLK = 8556
--------------------------------
CLK = 8557
--------------------------------
CLK = 8558
--------------------------------
CLK = 8559
--------------------------------
CLK = 8560
--------------------------------
CLK = 8561
--------------------------------
CLK = 8562
--------------------------------
CLK = 8563
--------------------------------
CLK = 8564
--------------------------------
CLK = 8565
--------------------------------
CLK = 8566
--------------------------------
CLK = 8567
--------------------------------
CLK = 8568
--------------------------------
CLK = 8569
--------------------------------
CLK = 8570
--------------------------------
CLK = 8571
--------------------------------
CLK = 8572
--------------------------------
CLK = 8573
--------------------------------
CLK = 8574
--------------------------------
CLK = 8575
--------------------------------
CLK = 8576
--------------------------------
CLK = 8577
--------------------------------
CLK = 8578
--------------------------------
CLK = 8579
--------------------------------
CLK = 8580
--------------------------------
CLK = 8581
--------------------------------
CLK = 8582
--------------------------------
CLK = 8583
--------------------------------
CLK = 8584
--------------------------------
CLK = 8585
--------------------------------
CLK = 8586
--------------------------------
CLK = 8587
--------------------------------
CLK = 8588
--------------------------------
CLK = 8589
--------------------------------
CLK = 8590
--------------------------------
CLK = 8591
--------------------------------
CLK = 8592
--------------------------------
CLK = 8593
--------------------------------
CLK = 8594
--------------------------------
CLK = 8595
--------------------------------
CLK = 8596
--------------------------------
CLK = 8597
--------------------------------
CLK = 8598
--------------------------------
CLK = 8599
--------------------------------
CLK = 8600
--------------------------------
CLK = 8601
--------------------------------
CLK = 8602
--------------------------------
CLK = 8603
--------------------------------
CLK = 8604
--------------------------------
CLK = 8605
--------------------------------
CLK = 8606
--------------------------------
CLK = 8607
--------------------------------
CLK = 8608
--------------------------------
CLK = 8609
--------------------------------
CLK = 8610
--------------------------------
CLK = 8611
--------------------------------
CLK = 8612
--------------------------------
CLK = 8613
--------------------------------
CLK = 8614
--------------------------------
CLK = 8615
--------------------------------
CLK = 8616
--------------------------------
CLK = 8617
--------------------------------
CLK = 8618
--------------------------------
CLK = 8619
--------------------------------
CLK = 8620
--------------------------------
CLK = 8621
--------------------------------
CLK = 8622
--------------------------------
CLK = 8623
--------------------------------
CLK = 8624
--------------------------------
CLK = 8625
--------------------------------
CLK = 8626
--------------------------------
CLK = 8627
--------------------------------
CLK = 8628
--------------------------------
CLK = 8629
--------------------------------
CLK = 8630
--------------------------------
CLK = 8631
--------------------------------
CLK = 8632
--------------------------------
CLK = 8633
--------------------------------
CLK = 8634
--------------------------------
CLK = 8635
--------------------------------
CLK = 8636
--------------------------------
CLK = 8637
--------------------------------
CLK = 8638
--------------------------------
CLK = 8639
--------------------------------
CLK = 8640
--------------------------------
CLK = 8641
--------------------------------
CLK = 8642
--------------------------------
CLK = 8643
--------------------------------
CLK = 8644
--------------------------------
CLK = 8645
--------------------------------
CLK = 8646
--------------------------------
CLK = 8647
--------------------------------
CLK = 8648
--------------------------------
CLK = 8649
--------------------------------
CLK = 8650
--------------------------------
CLK = 8651
--------------------------------
CLK = 8652
--------------------------------
CLK = 8653
--------------------------------
CLK = 8654
--------------------------------
CLK = 8655
--------------------------------
CLK = 8656
--------------------------------
CLK = 8657
--------------------------------
CLK = 8658
--------------------------------
CLK = 8659
--------------------------------
CLK = 8660
--------------------------------
CLK = 8661
--------------------------------
CLK = 8662
--------------------------------
CLK = 8663
--------------------------------
CLK = 8664
--------------------------------
CLK = 8665
--------------------------------
CLK = 8666
--------------------------------
CLK = 8667
--------------------------------
CLK = 8668
--------------------------------
CLK = 8669
--------------------------------
CLK = 8670
--------------------------------
CLK = 8671
--------------------------------
CLK = 8672
--------------------------------
CLK = 8673
--------------------------------
CLK = 8674
--------------------------------
CLK = 8675
--------------------------------
CLK = 8676
--------------------------------
CLK = 8677
--------------------------------
CLK = 8678
--------------------------------
CLK = 8679
--------------------------------
CLK = 8680
--------------------------------
CLK = 8681
--------------------------------
CLK = 8682
--------------------------------
CLK = 8683
--------------------------------
CLK = 8684
--------------------------------
CLK = 8685
--------------------------------
CLK = 8686
--------------------------------
CLK = 8687
--------------------------------
CLK = 8688
--------------------------------
CLK = 8689
--------------------------------
CLK = 8690
--------------------------------
CLK = 8691
--------------------------------
CLK = 8692
--------------------------------
CLK = 8693
--------------------------------
CLK = 8694
--------------------------------
CLK = 8695
--------------------------------
CLK = 8696
--------------------------------
CLK = 8697
--------------------------------
CLK = 8698
--------------------------------
CLK = 8699
--------------------------------
CLK = 8700
--------------------------------
CLK = 8701
--------------------------------
CLK = 8702
--------------------------------
CLK = 8703
--------------------------------
CLK = 8704
--------------------------------
CLK = 8705
--------------------------------
CLK = 8706
--------------------------------
CLK = 8707
--------------------------------
CLK = 8708
--------------------------------
CLK = 8709
--------------------------------
CLK = 8710
--------------------------------
CLK = 8711
--------------------------------
CLK = 8712
--------------------------------
CLK = 8713
--------------------------------
CLK = 8714
--------------------------------
CLK = 8715
--------------------------------
CLK = 8716
--------------------------------
CLK = 8717
--------------------------------
CLK = 8718
--------------------------------
CLK = 8719
--------------------------------
CLK = 8720
--------------------------------
CLK = 8721
--------------------------------
CLK = 8722
--------------------------------
CLK = 8723
--------------------------------
CLK = 8724
--------------------------------
CLK = 8725
--------------------------------
CLK = 8726
--------------------------------
CLK = 8727
--------------------------------
CLK = 8728
--------------------------------
CLK = 8729
--------------------------------
CLK = 8730
--------------------------------
CLK = 8731
--------------------------------
CLK = 8732
--------------------------------
CLK = 8733
--------------------------------
CLK = 8734
--------------------------------
CLK = 8735
--------------------------------
CLK = 8736
--------------------------------
CLK = 8737
--------------------------------
CLK = 8738
--------------------------------
CLK = 8739
--------------------------------
CLK = 8740
--------------------------------
CLK = 8741
--------------------------------
CLK = 8742
--------------------------------
CLK = 8743
--------------------------------
CLK = 8744
--------------------------------
CLK = 8745
--------------------------------
CLK = 8746
--------------------------------
CLK = 8747
--------------------------------
CLK = 8748
--------------------------------
CLK = 8749
--------------------------------
CLK = 8750
--------------------------------
CLK = 8751
--------------------------------
CLK = 8752
--------------------------------
CLK = 8753
--------------------------------
CLK = 8754
--------------------------------
CLK = 8755
--------------------------------
CLK = 8756
--------------------------------
CLK = 8757
--------------------------------
CLK = 8758
--------------------------------
CLK = 8759
--------------------------------
CLK = 8760
--------------------------------
CLK = 8761
--------------------------------
CLK = 8762
--------------------------------
CLK = 8763
--------------------------------
CLK = 8764
--------------------------------
CLK = 8765
--------------------------------
CLK = 8766
--------------------------------
CLK = 8767
--------------------------------
CLK = 8768
--------------------------------
CLK = 8769
--------------------------------
CLK = 8770
--------------------------------
CLK = 8771
--------------------------------
CLK = 8772
--------------------------------
CLK = 8773
--------------------------------
CLK = 8774
--------------------------------
CLK = 8775
--------------------------------
CLK = 8776
--------------------------------
CLK = 8777
--------------------------------
CLK = 8778
--------------------------------
CLK = 8779
--------------------------------
CLK = 8780
--------------------------------
CLK = 8781
--------------------------------
CLK = 8782
--------------------------------
CLK = 8783
--------------------------------
CLK = 8784
--------------------------------
CLK = 8785
--------------------------------
CLK = 8786
--------------------------------
CLK = 8787
--------------------------------
CLK = 8788
--------------------------------
CLK = 8789
--------------------------------
CLK = 8790
--------------------------------
CLK = 8791
--------------------------------
CLK = 8792
--------------------------------
CLK = 8793
--------------------------------
CLK = 8794
--------------------------------
CLK = 8795
--------------------------------
CLK = 8796
--------------------------------
CLK = 8797
--------------------------------
CLK = 8798
--------------------------------
CLK = 8799
--------------------------------
CLK = 8800
--------------------------------
CLK = 8801
--------------------------------
CLK = 8802
--------------------------------
CLK = 8803
--------------------------------
CLK = 8804
--------------------------------
CLK = 8805
--------------------------------
CLK = 8806
--------------------------------
CLK = 8807
--------------------------------
CLK = 8808
--------------------------------
CLK = 8809
--------------------------------
CLK = 8810
--------------------------------
CLK = 8811
--------------------------------
CLK = 8812
--------------------------------
CLK = 8813
--------------------------------
CLK = 8814
--------------------------------
CLK = 8815
--------------------------------
CLK = 8816
--------------------------------
CLK = 8817
--------------------------------
CLK = 8818
--------------------------------
CLK = 8819
--------------------------------
CLK = 8820
--------------------------------
CLK = 8821
--------------------------------
CLK = 8822
--------------------------------
CLK = 8823
--------------------------------
CLK = 8824
--------------------------------
CLK = 8825
--------------------------------
CLK = 8826
--------------------------------
CLK = 8827
--------------------------------
CLK = 8828
--------------------------------
CLK = 8829
--------------------------------
CLK = 8830
--------------------------------
CLK = 8831
--------------------------------
CLK = 8832
--------------------------------
CLK = 8833
--------------------------------
CLK = 8834
--------------------------------
CLK = 8835
--------------------------------
CLK = 8836
--------------------------------
CLK = 8837
--------------------------------
CLK = 8838
--------------------------------
CLK = 8839
--------------------------------
CLK = 8840
--------------------------------
CLK = 8841
--------------------------------
CLK = 8842
--------------------------------
CLK = 8843
--------------------------------
CLK = 8844
--------------------------------
CLK = 8845
--------------------------------
CLK = 8846
--------------------------------
CLK = 8847
--------------------------------
CLK = 8848
--------------------------------
CLK = 8849
--------------------------------
CLK = 8850
--------------------------------
CLK = 8851
--------------------------------
CLK = 8852
--------------------------------
CLK = 8853
--------------------------------
CLK = 8854
--------------------------------
CLK = 8855
--------------------------------
CLK = 8856
--------------------------------
CLK = 8857
--------------------------------
CLK = 8858
--------------------------------
CLK = 8859
--------------------------------
CLK = 8860
--------------------------------
CLK = 8861
--------------------------------
CLK = 8862
--------------------------------
CLK = 8863
--------------------------------
CLK = 8864
--------------------------------
CLK = 8865
--------------------------------
CLK = 8866
--------------------------------
CLK = 8867
--------------------------------
CLK = 8868
--------------------------------
CLK = 8869
--------------------------------
CLK = 8870
--------------------------------
CLK = 8871
--------------------------------
CLK = 8872
--------------------------------
CLK = 8873
--------------------------------
CLK = 8874
--------------------------------
CLK = 8875
--------------------------------
CLK = 8876
--------------------------------
CLK = 8877
--------------------------------
CLK = 8878
--------------------------------
CLK = 8879
--------------------------------
CLK = 8880
--------------------------------
CLK = 8881
--------------------------------
CLK = 8882
--------------------------------
CLK = 8883
--------------------------------
CLK = 8884
--------------------------------
CLK = 8885
--------------------------------
CLK = 8886
--------------------------------
CLK = 8887
--------------------------------
CLK = 8888
--------------------------------
CLK = 8889
--------------------------------
CLK = 8890
--------------------------------
CLK = 8891
--------------------------------
CLK = 8892
--------------------------------
CLK = 8893
--------------------------------
CLK = 8894
--------------------------------
CLK = 8895
--------------------------------
CLK = 8896
--------------------------------
CLK = 8897
--------------------------------
CLK = 8898
--------------------------------
CLK = 8899
--------------------------------
CLK = 8900
--------------------------------
CLK = 8901
--------------------------------
CLK = 8902
--------------------------------
CLK = 8903
--------------------------------
CLK = 8904
--------------------------------
CLK = 8905
--------------------------------
CLK = 8906
--------------------------------
CLK = 8907
--------------------------------
CLK = 8908
--------------------------------
CLK = 8909
--------------------------------
CLK = 8910
--------------------------------
CLK = 8911
--------------------------------
CLK = 8912
--------------------------------
CLK = 8913
--------------------------------
CLK = 8914
--------------------------------
CLK = 8915
--------------------------------
CLK = 8916
--------------------------------
CLK = 8917
--------------------------------
CLK = 8918
--------------------------------
CLK = 8919
--------------------------------
CLK = 8920
--------------------------------
CLK = 8921
--------------------------------
CLK = 8922
--------------------------------
CLK = 8923
--------------------------------
CLK = 8924
--------------------------------
CLK = 8925
--------------------------------
CLK = 8926
--------------------------------
CLK = 8927
--------------------------------
CLK = 8928
--------------------------------
CLK = 8929
--------------------------------
CLK = 8930
--------------------------------
CLK = 8931
--------------------------------
CLK = 8932
--------------------------------
CLK = 8933
--------------------------------
CLK = 8934
--------------------------------
CLK = 8935
--------------------------------
CLK = 8936
--------------------------------
CLK = 8937
--------------------------------
CLK = 8938
--------------------------------
CLK = 8939
--------------------------------
CLK = 8940
--------------------------------
CLK = 8941
--------------------------------
CLK = 8942
--------------------------------
CLK = 8943
--------------------------------
CLK = 8944
--------------------------------
CLK = 8945
--------------------------------
CLK = 8946
--------------------------------
CLK = 8947
--------------------------------
CLK = 8948
--------------------------------
CLK = 8949
--------------------------------
CLK = 8950
--------------------------------
CLK = 8951
--------------------------------
CLK = 8952
--------------------------------
CLK = 8953
--------------------------------
CLK = 8954
--------------------------------
CLK = 8955
--------------------------------
CLK = 8956
--------------------------------
CLK = 8957
--------------------------------
CLK = 8958
--------------------------------
CLK = 8959
--------------------------------
CLK = 8960
--------------------------------
CLK = 8961
--------------------------------
CLK = 8962
--------------------------------
CLK = 8963
--------------------------------
CLK = 8964
--------------------------------
CLK = 8965
--------------------------------
CLK = 8966
--------------------------------
CLK = 8967
--------------------------------
CLK = 8968
--------------------------------
CLK = 8969
--------------------------------
CLK = 8970
--------------------------------
CLK = 8971
--------------------------------
CLK = 8972
--------------------------------
CLK = 8973
--------------------------------
CLK = 8974
--------------------------------
CLK = 8975
--------------------------------
CLK = 8976
--------------------------------
CLK = 8977
--------------------------------
CLK = 8978
--------------------------------
CLK = 8979
--------------------------------
CLK = 8980
--------------------------------
CLK = 8981
--------------------------------
CLK = 8982
--------------------------------
CLK = 8983
--------------------------------
CLK = 8984
--------------------------------
CLK = 8985
--------------------------------
CLK = 8986
--------------------------------
CLK = 8987
--------------------------------
CLK = 8988
--------------------------------
CLK = 8989
--------------------------------
CLK = 8990
--------------------------------
CLK = 8991
--------------------------------
CLK = 8992
--------------------------------
CLK = 8993
--------------------------------
CLK = 8994
--------------------------------
CLK = 8995
--------------------------------
CLK = 8996
--------------------------------
CLK = 8997
--------------------------------
CLK = 8998
--------------------------------
CLK = 8999
--------------------------------
CLK = 9000
--------------------------------
CLK = 9001
--------------------------------
CLK = 9002
--------------------------------
CLK = 9003
--------------------------------
CLK = 9004
--------------------------------
CLK = 9005
--------------------------------
CLK = 9006
--------------------------------
CLK = 9007
--------------------------------
CLK = 9008
--------------------------------
CLK = 9009
--------------------------------
CLK = 9010
--------------------------------
CLK = 9011
--------------------------------
CLK = 9012
--------------------------------
CLK = 9013
--------------------------------
CLK = 9014
--------------------------------
CLK = 9015
--------------------------------
CLK = 9016
--------------------------------
CLK = 9017
--------------------------------
CLK = 9018
--------------------------------
CLK = 9019
--------------------------------
CLK = 9020
--------------------------------
CLK = 9021
--------------------------------
CLK = 9022
--------------------------------
CLK = 9023
--------------------------------
CLK = 9024
--------------------------------
CLK = 9025
--------------------------------
CLK = 9026
--------------------------------
CLK = 9027
--------------------------------
CLK = 9028
--------------------------------
CLK = 9029
--------------------------------
CLK = 9030
--------------------------------
CLK = 9031
--------------------------------
CLK = 9032
--------------------------------
CLK = 9033
--------------------------------
CLK = 9034
--------------------------------
CLK = 9035
--------------------------------
CLK = 9036
--------------------------------
CLK = 9037
--------------------------------
CLK = 9038
--------------------------------
CLK = 9039
--------------------------------
CLK = 9040
--------------------------------
CLK = 9041
--------------------------------
CLK = 9042
--------------------------------
CLK = 9043
--------------------------------
CLK = 9044
--------------------------------
CLK = 9045
--------------------------------
CLK = 9046
--------------------------------
CLK = 9047
--------------------------------
CLK = 9048
--------------------------------
CLK = 9049
--------------------------------
CLK = 9050
--------------------------------
CLK = 9051
--------------------------------
CLK = 9052
--------------------------------
CLK = 9053
--------------------------------
CLK = 9054
--------------------------------
CLK = 9055
--------------------------------
CLK = 9056
--------------------------------
CLK = 9057
--------------------------------
CLK = 9058
--------------------------------
CLK = 9059
--------------------------------
CLK = 9060
--------------------------------
CLK = 9061
--------------------------------
CLK = 9062
--------------------------------
CLK = 9063
--------------------------------
CLK = 9064
--------------------------------
CLK = 9065
--------------------------------
CLK = 9066
--------------------------------
CLK = 9067
--------------------------------
CLK = 9068
--------------------------------
CLK = 9069
--------------------------------
CLK = 9070
--------------------------------
CLK = 9071
--------------------------------
CLK = 9072
--------------------------------
CLK = 9073
--------------------------------
CLK = 9074
--------------------------------
CLK = 9075
--------------------------------
CLK = 9076
--------------------------------
CLK = 9077
--------------------------------
CLK = 9078
--------------------------------
CLK = 9079
--------------------------------
CLK = 9080
--------------------------------
CLK = 9081
--------------------------------
CLK = 9082
--------------------------------
CLK = 9083
--------------------------------
CLK = 9084
--------------------------------
CLK = 9085
--------------------------------
CLK = 9086
--------------------------------
CLK = 9087
--------------------------------
CLK = 9088
--------------------------------
CLK = 9089
--------------------------------
CLK = 9090
--------------------------------
CLK = 9091
--------------------------------
CLK = 9092
--------------------------------
CLK = 9093
--------------------------------
CLK = 9094
--------------------------------
CLK = 9095
--------------------------------
CLK = 9096
--------------------------------
CLK = 9097
--------------------------------
CLK = 9098
--------------------------------
CLK = 9099
--------------------------------
CLK = 9100
--------------------------------
CLK = 9101
--------------------------------
CLK = 9102
--------------------------------
CLK = 9103
--------------------------------
CLK = 9104
--------------------------------
CLK = 9105
--------------------------------
CLK = 9106
--------------------------------
CLK = 9107
--------------------------------
CLK = 9108
--------------------------------
CLK = 9109
--------------------------------
CLK = 9110
--------------------------------
CLK = 9111
--------------------------------
CLK = 9112
--------------------------------
CLK = 9113
--------------------------------
CLK = 9114
--------------------------------
CLK = 9115
--------------------------------
CLK = 9116
--------------------------------
CLK = 9117
--------------------------------
CLK = 9118
--------------------------------
CLK = 9119
--------------------------------
CLK = 9120
--------------------------------
CLK = 9121
--------------------------------
CLK = 9122
--------------------------------
CLK = 9123
--------------------------------
CLK = 9124
--------------------------------
CLK = 9125
--------------------------------
CLK = 9126
--------------------------------
CLK = 9127
--------------------------------
CLK = 9128
--------------------------------
CLK = 9129
--------------------------------
CLK = 9130
--------------------------------
CLK = 9131
--------------------------------
CLK = 9132
--------------------------------
CLK = 9133
--------------------------------
CLK = 9134
--------------------------------
CLK = 9135
--------------------------------
CLK = 9136
--------------------------------
CLK = 9137
--------------------------------
CLK = 9138
--------------------------------
CLK = 9139
--------------------------------
CLK = 9140
--------------------------------
CLK = 9141
--------------------------------
CLK = 9142
--------------------------------
CLK = 9143
--------------------------------
CLK = 9144
--------------------------------
CLK = 9145
--------------------------------
CLK = 9146
--------------------------------
CLK = 9147
--------------------------------
CLK = 9148
--------------------------------
CLK = 9149
--------------------------------
CLK = 9150
--------------------------------
CLK = 9151
--------------------------------
CLK = 9152
--------------------------------
CLK = 9153
--------------------------------
CLK = 9154
--------------------------------
CLK = 9155
--------------------------------
CLK = 9156
--------------------------------
CLK = 9157
--------------------------------
CLK = 9158
--------------------------------
CLK = 9159
--------------------------------
CLK = 9160
--------------------------------
CLK = 9161
--------------------------------
CLK = 9162
--------------------------------
CLK = 9163
--------------------------------
CLK = 9164
--------------------------------
CLK = 9165
--------------------------------
CLK = 9166
--------------------------------
CLK = 9167
--------------------------------
CLK = 9168
--------------------------------
CLK = 9169
--------------------------------
CLK = 9170
--------------------------------
CLK = 9171
--------------------------------
CLK = 9172
--------------------------------
CLK = 9173
--------------------------------
CLK = 9174
--------------------------------
CLK = 9175
--------------------------------
CLK = 9176
--------------------------------
CLK = 9177
--------------------------------
CLK = 9178
--------------------------------
CLK = 9179
--------------------------------
CLK = 9180
--------------------------------
CLK = 9181
--------------------------------
CLK = 9182
--------------------------------
CLK = 9183
--------------------------------
CLK = 9184
--------------------------------
CLK = 9185
--------------------------------
CLK = 9186
--------------------------------
CLK = 9187
--------------------------------
CLK = 9188
--------------------------------
CLK = 9189
--------------------------------
CLK = 9190
--------------------------------
CLK = 9191
--------------------------------
CLK = 9192
--------------------------------
CLK = 9193
--------------------------------
CLK = 9194
--------------------------------
CLK = 9195
--------------------------------
CLK = 9196
--------------------------------
CLK = 9197
--------------------------------
CLK = 9198
--------------------------------
CLK = 9199
--------------------------------
CLK = 9200
--------------------------------
CLK = 9201
--------------------------------
CLK = 9202
--------------------------------
CLK = 9203
--------------------------------
CLK = 9204
--------------------------------
CLK = 9205
--------------------------------
CLK = 9206
--------------------------------
CLK = 9207
--------------------------------
CLK = 9208
--------------------------------
CLK = 9209
--------------------------------
CLK = 9210
--------------------------------
CLK = 9211
--------------------------------
CLK = 9212
--------------------------------
CLK = 9213
--------------------------------
CLK = 9214
--------------------------------
CLK = 9215
--------------------------------
CLK = 9216
--------------------------------
CLK = 9217
--------------------------------
CLK = 9218
--------------------------------
CLK = 9219
--------------------------------
CLK = 9220
--------------------------------
CLK = 9221
--------------------------------
CLK = 9222
--------------------------------
CLK = 9223
--------------------------------
CLK = 9224
--------------------------------
CLK = 9225
--------------------------------
CLK = 9226
--------------------------------
CLK = 9227
--------------------------------
CLK = 9228
--------------------------------
CLK = 9229
--------------------------------
CLK = 9230
--------------------------------
CLK = 9231
--------------------------------
CLK = 9232
--------------------------------
CLK = 9233
--------------------------------
CLK = 9234
--------------------------------
CLK = 9235
--------------------------------
CLK = 9236
--------------------------------
CLK = 9237
--------------------------------
CLK = 9238
--------------------------------
CLK = 9239
--------------------------------
CLK = 9240
--------------------------------
CLK = 9241
--------------------------------
CLK = 9242
--------------------------------
CLK = 9243
--------------------------------
CLK = 9244
--------------------------------
CLK = 9245
--------------------------------
CLK = 9246
--------------------------------
CLK = 9247
--------------------------------
CLK = 9248
--------------------------------
CLK = 9249
--------------------------------
CLK = 9250
--------------------------------
CLK = 9251
--------------------------------
CLK = 9252
--------------------------------
CLK = 9253
--------------------------------
CLK = 9254
--------------------------------
CLK = 9255
--------------------------------
CLK = 9256
--------------------------------
CLK = 9257
--------------------------------
CLK = 9258
--------------------------------
CLK = 9259
--------------------------------
CLK = 9260
--------------------------------
CLK = 9261
--------------------------------
CLK = 9262
--------------------------------
CLK = 9263
--------------------------------
CLK = 9264
--------------------------------
CLK = 9265
--------------------------------
CLK = 9266
--------------------------------
CLK = 9267
--------------------------------
CLK = 9268
--------------------------------
CLK = 9269
--------------------------------
CLK = 9270
--------------------------------
CLK = 9271
--------------------------------
CLK = 9272
--------------------------------
CLK = 9273
--------------------------------
CLK = 9274
--------------------------------
CLK = 9275
--------------------------------
CLK = 9276
--------------------------------
CLK = 9277
--------------------------------
CLK = 9278
--------------------------------
CLK = 9279
--------------------------------
CLK = 9280
--------------------------------
CLK = 9281
--------------------------------
CLK = 9282
--------------------------------
CLK = 9283
--------------------------------
CLK = 9284
--------------------------------
CLK = 9285
--------------------------------
CLK = 9286
--------------------------------
CLK = 9287
--------------------------------
CLK = 9288
--------------------------------
CLK = 9289
--------------------------------
CLK = 9290
--------------------------------
CLK = 9291
--------------------------------
CLK = 9292
--------------------------------
CLK = 9293
--------------------------------
CLK = 9294
--------------------------------
CLK = 9295
--------------------------------
CLK = 9296
--------------------------------
CLK = 9297
--------------------------------
CLK = 9298
--------------------------------
CLK = 9299
--------------------------------
CLK = 9300
--------------------------------
CLK = 9301
--------------------------------
CLK = 9302
--------------------------------
CLK = 9303
--------------------------------
CLK = 9304
--------------------------------
CLK = 9305
--------------------------------
CLK = 9306
--------------------------------
CLK = 9307
--------------------------------
CLK = 9308
--------------------------------
CLK = 9309
--------------------------------
CLK = 9310
--------------------------------
CLK = 9311
--------------------------------
CLK = 9312
--------------------------------
CLK = 9313
--------------------------------
CLK = 9314
--------------------------------
CLK = 9315
--------------------------------
CLK = 9316
--------------------------------
CLK = 9317
--------------------------------
CLK = 9318
--------------------------------
CLK = 9319
--------------------------------
CLK = 9320
--------------------------------
CLK = 9321
--------------------------------
CLK = 9322
--------------------------------
CLK = 9323
--------------------------------
CLK = 9324
--------------------------------
CLK = 9325
--------------------------------
CLK = 9326
--------------------------------
CLK = 9327
--------------------------------
CLK = 9328
--------------------------------
CLK = 9329
--------------------------------
CLK = 9330
--------------------------------
CLK = 9331
--------------------------------
CLK = 9332
--------------------------------
CLK = 9333
--------------------------------
CLK = 9334
--------------------------------
CLK = 9335
--------------------------------
CLK = 9336
--------------------------------
CLK = 9337
--------------------------------
CLK = 9338
--------------------------------
CLK = 9339
--------------------------------
CLK = 9340
--------------------------------
CLK = 9341
--------------------------------
CLK = 9342
--------------------------------
CLK = 9343
--------------------------------
CLK = 9344
--------------------------------
CLK = 9345
--------------------------------
CLK = 9346
--------------------------------
CLK = 9347
--------------------------------
CLK = 9348
--------------------------------
CLK = 9349
--------------------------------
CLK = 9350
--------------------------------
CLK = 9351
--------------------------------
CLK = 9352
--------------------------------
CLK = 9353
--------------------------------
CLK = 9354
--------------------------------
CLK = 9355
--------------------------------
CLK = 9356
--------------------------------
CLK = 9357
--------------------------------
CLK = 9358
--------------------------------
CLK = 9359
--------------------------------
CLK = 9360
--------------------------------
CLK = 9361
--------------------------------
CLK = 9362
--------------------------------
CLK = 9363
--------------------------------
CLK = 9364
--------------------------------
CLK = 9365
--------------------------------
CLK = 9366
--------------------------------
CLK = 9367
--------------------------------
CLK = 9368
--------------------------------
CLK = 9369
--------------------------------
CLK = 9370
--------------------------------
CLK = 9371
--------------------------------
CLK = 9372
--------------------------------
CLK = 9373
--------------------------------
CLK = 9374
--------------------------------
CLK = 9375
--------------------------------
CLK = 9376
--------------------------------
CLK = 9377
--------------------------------
CLK = 9378
--------------------------------
CLK = 9379
--------------------------------
CLK = 9380
--------------------------------
CLK = 9381
--------------------------------
CLK = 9382
--------------------------------
CLK = 9383
--------------------------------
CLK = 9384
--------------------------------
CLK = 9385
--------------------------------
CLK = 9386
--------------------------------
CLK = 9387
--------------------------------
CLK = 9388
--------------------------------
CLK = 9389
--------------------------------
CLK = 9390
--------------------------------
CLK = 9391
--------------------------------
CLK = 9392
--------------------------------
CLK = 9393
--------------------------------
CLK = 9394
--------------------------------
CLK = 9395
--------------------------------
CLK = 9396
--------------------------------
CLK = 9397
--------------------------------
CLK = 9398
--------------------------------
CLK = 9399
--------------------------------
CLK = 9400
--------------------------------
CLK = 9401
--------------------------------
CLK = 9402
--------------------------------
CLK = 9403
--------------------------------
CLK = 9404
--------------------------------
CLK = 9405
--------------------------------
CLK = 9406
--------------------------------
CLK = 9407
--------------------------------
CLK = 9408
--------------------------------
CLK = 9409
--------------------------------
CLK = 9410
--------------------------------
CLK = 9411
--------------------------------
CLK = 9412
--------------------------------
CLK = 9413
--------------------------------
CLK = 9414
--------------------------------
CLK = 9415
--------------------------------
CLK = 9416
--------------------------------
CLK = 9417
--------------------------------
CLK = 9418
--------------------------------
CLK = 9419
--------------------------------
CLK = 9420
--------------------------------
CLK = 9421
--------------------------------
CLK = 9422
--------------------------------
CLK = 9423
--------------------------------
CLK = 9424
--------------------------------
CLK = 9425
--------------------------------
CLK = 9426
--------------------------------
CLK = 9427
--------------------------------
CLK = 9428
--------------------------------
CLK = 9429
--------------------------------
CLK = 9430
--------------------------------
CLK = 9431
--------------------------------
CLK = 9432
--------------------------------
CLK = 9433
--------------------------------
CLK = 9434
--------------------------------
CLK = 9435
--------------------------------
CLK = 9436
--------------------------------
CLK = 9437
--------------------------------
CLK = 9438
--------------------------------
CLK = 9439
--------------------------------
CLK = 9440
--------------------------------
CLK = 9441
--------------------------------
CLK = 9442
--------------------------------
CLK = 9443
--------------------------------
CLK = 9444
--------------------------------
CLK = 9445
--------------------------------
CLK = 9446
--------------------------------
CLK = 9447
--------------------------------
CLK = 9448
--------------------------------
CLK = 9449
--------------------------------
CLK = 9450
--------------------------------
CLK = 9451
--------------------------------
CLK = 9452
--------------------------------
CLK = 9453
--------------------------------
CLK = 9454
--------------------------------
CLK = 9455
--------------------------------
CLK = 9456
--------------------------------
CLK = 9457
--------------------------------
CLK = 9458
--------------------------------
CLK = 9459
--------------------------------
CLK = 9460
--------------------------------
CLK = 9461
--------------------------------
CLK = 9462
--------------------------------
CLK = 9463
--------------------------------
CLK = 9464
--------------------------------
CLK = 9465
--------------------------------
CLK = 9466
--------------------------------
CLK = 9467
--------------------------------
CLK = 9468
--------------------------------
CLK = 9469
--------------------------------
CLK = 9470
--------------------------------
CLK = 9471
--------------------------------
CLK = 9472
--------------------------------
CLK = 9473
--------------------------------
CLK = 9474
--------------------------------
CLK = 9475
--------------------------------
CLK = 9476
--------------------------------
CLK = 9477
--------------------------------
CLK = 9478
--------------------------------
CLK = 9479
--------------------------------
CLK = 9480
--------------------------------
CLK = 9481
--------------------------------
CLK = 9482
--------------------------------
CLK = 9483
--------------------------------
CLK = 9484
--------------------------------
CLK = 9485
--------------------------------
CLK = 9486
--------------------------------
CLK = 9487
--------------------------------
CLK = 9488
--------------------------------
CLK = 9489
--------------------------------
CLK = 9490
--------------------------------
CLK = 9491
--------------------------------
CLK = 9492
--------------------------------
CLK = 9493
--------------------------------
CLK = 9494
--------------------------------
CLK = 9495
--------------------------------
CLK = 9496
--------------------------------
CLK = 9497
--------------------------------
CLK = 9498
--------------------------------
CLK = 9499
--------------------------------
CLK = 9500
--------------------------------
CLK = 9501
--------------------------------
CLK = 9502
--------------------------------
CLK = 9503
--------------------------------
CLK = 9504
--------------------------------
CLK = 9505
--------------------------------
CLK = 9506
--------------------------------
CLK = 9507
--------------------------------
CLK = 9508
--------------------------------
CLK = 9509
--------------------------------
CLK = 9510
--------------------------------
CLK = 9511
--------------------------------
CLK = 9512
--------------------------------
CLK = 9513
--------------------------------
CLK = 9514
--------------------------------
CLK = 9515
--------------------------------
CLK = 9516
--------------------------------
CLK = 9517
--------------------------------
CLK = 9518
--------------------------------
CLK = 9519
--------------------------------
CLK = 9520
--------------------------------
CLK = 9521
--------------------------------
CLK = 9522
--------------------------------
CLK = 9523
--------------------------------
CLK = 9524
--------------------------------
CLK = 9525
--------------------------------
CLK = 9526
--------------------------------
CLK = 9527
--------------------------------
CLK = 9528
--------------------------------
CLK = 9529
--------------------------------
CLK = 9530
--------------------------------
CLK = 9531
--------------------------------
CLK = 9532
--------------------------------
CLK = 9533
--------------------------------
CLK = 9534
--------------------------------
CLK = 9535
--------------------------------
CLK = 9536
--------------------------------
CLK = 9537
--------------------------------
CLK = 9538
--------------------------------
CLK = 9539
--------------------------------
CLK = 9540
--------------------------------
CLK = 9541
--------------------------------
CLK = 9542
--------------------------------
CLK = 9543
--------------------------------
CLK = 9544
--------------------------------
CLK = 9545
--------------------------------
CLK = 9546
--------------------------------
CLK = 9547
--------------------------------
CLK = 9548
--------------------------------
CLK = 9549
--------------------------------
CLK = 9550
--------------------------------
CLK = 9551
--------------------------------
CLK = 9552
--------------------------------
CLK = 9553
--------------------------------
CLK = 9554
--------------------------------
CLK = 9555
--------------------------------
CLK = 9556
--------------------------------
CLK = 9557
--------------------------------
CLK = 9558
--------------------------------
CLK = 9559
--------------------------------
CLK = 9560
--------------------------------
CLK = 9561
--------------------------------
CLK = 9562
--------------------------------
CLK = 9563
--------------------------------
CLK = 9564
--------------------------------
CLK = 9565
--------------------------------
CLK = 9566
--------------------------------
CLK = 9567
--------------------------------
CLK = 9568
--------------------------------
CLK = 9569
--------------------------------
CLK = 9570
--------------------------------
CLK = 9571
--------------------------------
CLK = 9572
--------------------------------
CLK = 9573
--------------------------------
CLK = 9574
--------------------------------
CLK = 9575
--------------------------------
CLK = 9576
--------------------------------
CLK = 9577
--------------------------------
CLK = 9578
--------------------------------
CLK = 9579
--------------------------------
CLK = 9580
--------------------------------
CLK = 9581
--------------------------------
CLK = 9582
--------------------------------
CLK = 9583
--------------------------------
CLK = 9584
--------------------------------
CLK = 9585
--------------------------------
CLK = 9586
--------------------------------
CLK = 9587
--------------------------------
CLK = 9588
--------------------------------
CLK = 9589
--------------------------------
CLK = 9590
--------------------------------
CLK = 9591
--------------------------------
CLK = 9592
--------------------------------
CLK = 9593
--------------------------------
CLK = 9594
--------------------------------
CLK = 9595
--------------------------------
CLK = 9596
--------------------------------
CLK = 9597
--------------------------------
CLK = 9598
--------------------------------
CLK = 9599
--------------------------------
CLK = 9600
--------------------------------
CLK = 9601
--------------------------------
CLK = 9602
--------------------------------
CLK = 9603
--------------------------------
CLK = 9604
--------------------------------
CLK = 9605
--------------------------------
CLK = 9606
--------------------------------
CLK = 9607
--------------------------------
CLK = 9608
--------------------------------
CLK = 9609
--------------------------------
CLK = 9610
--------------------------------
CLK = 9611
--------------------------------
CLK = 9612
--------------------------------
CLK = 9613
--------------------------------
CLK = 9614
--------------------------------
CLK = 9615
--------------------------------
CLK = 9616
--------------------------------
CLK = 9617
--------------------------------
CLK = 9618
--------------------------------
CLK = 9619
--------------------------------
CLK = 9620
--------------------------------
CLK = 9621
--------------------------------
CLK = 9622
--------------------------------
CLK = 9623
--------------------------------
CLK = 9624
--------------------------------
CLK = 9625
--------------------------------
CLK = 9626
--------------------------------
CLK = 9627
--------------------------------
CLK = 9628
--------------------------------
CLK = 9629
--------------------------------
CLK = 9630
--------------------------------
CLK = 9631
--------------------------------
CLK = 9632
--------------------------------
CLK = 9633
--------------------------------
CLK = 9634
--------------------------------
CLK = 9635
--------------------------------
CLK = 9636
--------------------------------
CLK = 9637
--------------------------------
CLK = 9638
--------------------------------
CLK = 9639
--------------------------------
CLK = 9640
--------------------------------
CLK = 9641
--------------------------------
CLK = 9642
--------------------------------
CLK = 9643
--------------------------------
CLK = 9644
--------------------------------
CLK = 9645
--------------------------------
CLK = 9646
--------------------------------
CLK = 9647
--------------------------------
CLK = 9648
--------------------------------
CLK = 9649
--------------------------------
CLK = 9650
--------------------------------
CLK = 9651
--------------------------------
CLK = 9652
--------------------------------
CLK = 9653
--------------------------------
CLK = 9654
--------------------------------
CLK = 9655
--------------------------------
CLK = 9656
--------------------------------
CLK = 9657
--------------------------------
CLK = 9658
--------------------------------
CLK = 9659
--------------------------------
CLK = 9660
--------------------------------
CLK = 9661
--------------------------------
CLK = 9662
--------------------------------
CLK = 9663
--------------------------------
CLK = 9664
--------------------------------
CLK = 9665
--------------------------------
CLK = 9666
--------------------------------
CLK = 9667
--------------------------------
CLK = 9668
--------------------------------
CLK = 9669
--------------------------------
CLK = 9670
--------------------------------
CLK = 9671
--------------------------------
CLK = 9672
--------------------------------
CLK = 9673
--------------------------------
CLK = 9674
--------------------------------
CLK = 9675
--------------------------------
CLK = 9676
--------------------------------
CLK = 9677
--------------------------------
CLK = 9678
--------------------------------
CLK = 9679
--------------------------------
CLK = 9680
--------------------------------
CLK = 9681
--------------------------------
CLK = 9682
--------------------------------
CLK = 9683
--------------------------------
CLK = 9684
--------------------------------
CLK = 9685
--------------------------------
CLK = 9686
--------------------------------
CLK = 9687
--------------------------------
CLK = 9688
--------------------------------
CLK = 9689
--------------------------------
CLK = 9690
--------------------------------
CLK = 9691
--------------------------------
CLK = 9692
--------------------------------
CLK = 9693
--------------------------------
CLK = 9694
--------------------------------
CLK = 9695
--------------------------------
CLK = 9696
--------------------------------
CLK = 9697
--------------------------------
CLK = 9698
--------------------------------
CLK = 9699
--------------------------------
CLK = 9700
--------------------------------
CLK = 9701
--------------------------------
CLK = 9702
--------------------------------
CLK = 9703
--------------------------------
CLK = 9704
--------------------------------
CLK = 9705
--------------------------------
CLK = 9706
--------------------------------
CLK = 9707
--------------------------------
CLK = 9708
--------------------------------
CLK = 9709
--------------------------------
CLK = 9710
--------------------------------
CLK = 9711
--------------------------------
CLK = 9712
--------------------------------
CLK = 9713
--------------------------------
CLK = 9714
--------------------------------
CLK = 9715
--------------------------------
CLK = 9716
--------------------------------
CLK = 9717
--------------------------------
CLK = 9718
--------------------------------
CLK = 9719
--------------------------------
CLK = 9720
--------------------------------
CLK = 9721
--------------------------------
CLK = 9722
--------------------------------
CLK = 9723
--------------------------------
CLK = 9724
--------------------------------
CLK = 9725
--------------------------------
CLK = 9726
--------------------------------
CLK = 9727
--------------------------------
CLK = 9728
--------------------------------
CLK = 9729
--------------------------------
CLK = 9730
--------------------------------
CLK = 9731
--------------------------------
CLK = 9732
--------------------------------
CLK = 9733
--------------------------------
CLK = 9734
--------------------------------
CLK = 9735
--------------------------------
CLK = 9736
--------------------------------
CLK = 9737
--------------------------------
CLK = 9738
--------------------------------
CLK = 9739
--------------------------------
CLK = 9740
--------------------------------
CLK = 9741
--------------------------------
CLK = 9742
--------------------------------
CLK = 9743
--------------------------------
CLK = 9744
--------------------------------
CLK = 9745
--------------------------------
CLK = 9746
--------------------------------
CLK = 9747
--------------------------------
CLK = 9748
--------------------------------
CLK = 9749
--------------------------------
CLK = 9750
--------------------------------
CLK = 9751
--------------------------------
CLK = 9752
--------------------------------
CLK = 9753
--------------------------------
CLK = 9754
--------------------------------
CLK = 9755
--------------------------------
CLK = 9756
--------------------------------
CLK = 9757
--------------------------------
CLK = 9758
--------------------------------
CLK = 9759
--------------------------------
CLK = 9760
--------------------------------
CLK = 9761
--------------------------------
CLK = 9762
--------------------------------
CLK = 9763
--------------------------------
CLK = 9764
--------------------------------
CLK = 9765
--------------------------------
CLK = 9766
--------------------------------
CLK = 9767
--------------------------------
CLK = 9768
--------------------------------
CLK = 9769
--------------------------------
CLK = 9770
--------------------------------
CLK = 9771
--------------------------------
CLK = 9772
--------------------------------
CLK = 9773
--------------------------------
CLK = 9774
--------------------------------
CLK = 9775
--------------------------------
CLK = 9776
--------------------------------
CLK = 9777
--------------------------------
CLK = 9778
--------------------------------
CLK = 9779
--------------------------------
CLK = 9780
--------------------------------
CLK = 9781
--------------------------------
CLK = 9782
--------------------------------
CLK = 9783
--------------------------------
CLK = 9784
--------------------------------
CLK = 9785
--------------------------------
CLK = 9786
--------------------------------
CLK = 9787
--------------------------------
CLK = 9788
--------------------------------
CLK = 9789
--------------------------------
CLK = 9790
--------------------------------
CLK = 9791
--------------------------------
CLK = 9792
--------------------------------
CLK = 9793
--------------------------------
CLK = 9794
--------------------------------
CLK = 9795
--------------------------------
CLK = 9796
--------------------------------
CLK = 9797
--------------------------------
CLK = 9798
--------------------------------
CLK = 9799
--------------------------------
CLK = 9800
--------------------------------
CLK = 9801
--------------------------------
CLK = 9802
--------------------------------
CLK = 9803
--------------------------------
CLK = 9804
--------------------------------
CLK = 9805
--------------------------------
CLK = 9806
--------------------------------
CLK = 9807
--------------------------------
CLK = 9808
--------------------------------
CLK = 9809
--------------------------------
CLK = 9810
--------------------------------
CLK = 9811
--------------------------------
CLK = 9812
--------------------------------
CLK = 9813
--------------------------------
CLK = 9814
--------------------------------
CLK = 9815
--------------------------------
CLK = 9816
--------------------------------
CLK = 9817
--------------------------------
CLK = 9818
--------------------------------
CLK = 9819
--------------------------------
CLK = 9820
--------------------------------
CLK = 9821
--------------------------------
CLK = 9822
--------------------------------
CLK = 9823
--------------------------------
CLK = 9824
--------------------------------
CLK = 9825
--------------------------------
CLK = 9826
--------------------------------
CLK = 9827
--------------------------------
CLK = 9828
--------------------------------
CLK = 9829
--------------------------------
CLK = 9830
--------------------------------
CLK = 9831
--------------------------------
CLK = 9832
--------------------------------
CLK = 9833
--------------------------------
CLK = 9834
--------------------------------
CLK = 9835
--------------------------------
CLK = 9836
--------------------------------
CLK = 9837
--------------------------------
CLK = 9838
--------------------------------
CLK = 9839
--------------------------------
CLK = 9840
--------------------------------
CLK = 9841
--------------------------------
CLK = 9842
--------------------------------
CLK = 9843
--------------------------------
CLK = 9844
--------------------------------
CLK = 9845
--------------------------------
CLK = 9846
--------------------------------
CLK = 9847
--------------------------------
CLK = 9848
--------------------------------
CLK = 9849
--------------------------------
CLK = 9850
--------------------------------
CLK = 9851
--------------------------------
CLK = 9852
--------------------------------
CLK = 9853
--------------------------------
CLK = 9854
--------------------------------
CLK = 9855
--------------------------------
CLK = 9856
--------------------------------
CLK = 9857
--------------------------------
CLK = 9858
--------------------------------
CLK = 9859
--------------------------------
CLK = 9860
--------------------------------
CLK = 9861
--------------------------------
CLK = 9862
--------------------------------
CLK = 9863
--------------------------------
CLK = 9864
--------------------------------
CLK = 9865
--------------------------------
CLK = 9866
--------------------------------
CLK = 9867
--------------------------------
CLK = 9868
--------------------------------
CLK = 9869
--------------------------------
CLK = 9870
--------------------------------
CLK = 9871
--------------------------------
CLK = 9872
--------------------------------
CLK = 9873
--------------------------------
CLK = 9874
--------------------------------
CLK = 9875
--------------------------------
CLK = 9876
--------------------------------
CLK = 9877
--------------------------------
CLK = 9878
--------------------------------
CLK = 9879
--------------------------------
CLK = 9880
--------------------------------
CLK = 9881
--------------------------------
CLK = 9882
--------------------------------
CLK = 9883
--------------------------------
CLK = 9884
--------------------------------
CLK = 9885
--------------------------------
CLK = 9886
--------------------------------
CLK = 9887
--------------------------------
CLK = 9888
--------------------------------
CLK = 9889
--------------------------------
CLK = 9890
--------------------------------
CLK = 9891
--------------------------------
CLK = 9892
--------------------------------
CLK = 9893
--------------------------------
CLK = 9894
--------------------------------
CLK = 9895
--------------------------------
CLK = 9896
--------------------------------
CLK = 9897
--------------------------------
CLK = 9898
--------------------------------
CLK = 9899
--------------------------------
CLK = 9900
--------------------------------
CLK = 9901
--------------------------------
CLK = 9902
--------------------------------
CLK = 9903
--------------------------------
CLK = 9904
--------------------------------
CLK = 9905
--------------------------------
CLK = 9906
--------------------------------
CLK = 9907
--------------------------------
CLK = 9908
--------------------------------
CLK = 9909
--------------------------------
CLK = 9910
--------------------------------
CLK = 9911
--------------------------------
CLK = 9912
--------------------------------
CLK = 9913
--------------------------------
CLK = 9914
--------------------------------
CLK = 9915
--------------------------------
CLK = 9916
--------------------------------
CLK = 9917
--------------------------------
CLK = 9918
--------------------------------
CLK = 9919
--------------------------------
CLK = 9920
--------------------------------
CLK = 9921
--------------------------------
CLK = 9922
--------------------------------
CLK = 9923
--------------------------------
CLK = 9924
--------------------------------
CLK = 9925
--------------------------------
CLK = 9926
--------------------------------
CLK = 9927
--------------------------------
CLK = 9928
--------------------------------
CLK = 9929
--------------------------------
CLK = 9930
--------------------------------
CLK = 9931
--------------------------------
CLK = 9932
--------------------------------
CLK = 9933
--------------------------------
CLK = 9934
--------------------------------
CLK = 9935
--------------------------------
CLK = 9936
--------------------------------
CLK = 9937
--------------------------------
CLK = 9938
--------------------------------
CLK = 9939
--------------------------------
CLK = 9940
--------------------------------
CLK = 9941
--------------------------------
CLK = 9942
--------------------------------
CLK = 9943
--------------------------------
CLK = 9944
--------------------------------
CLK = 9945
--------------------------------
CLK = 9946
--------------------------------
CLK = 9947
--------------------------------
CLK = 9948
--------------------------------
CLK = 9949
--------------------------------
CLK = 9950
--------------------------------
CLK = 9951
--------------------------------
CLK = 9952
--------------------------------
CLK = 9953
--------------------------------
CLK = 9954
--------------------------------
CLK = 9955
--------------------------------
CLK = 9956
--------------------------------
CLK = 9957
--------------------------------
CLK = 9958
--------------------------------
CLK = 9959
--------------------------------
CLK = 9960
--------------------------------
CLK = 9961
--------------------------------
CLK = 9962
--------------------------------
CLK = 9963
--------------------------------
CLK = 9964
--------------------------------
CLK = 9965
--------------------------------
CLK = 9966
--------------------------------
CLK = 9967
--------------------------------
CLK = 9968
--------------------------------
CLK = 9969
--------------------------------
CLK = 9970
--------------------------------
CLK = 9971
--------------------------------
CLK = 9972
--------------------------------
CLK = 9973
--------------------------------
CLK = 9974
--------------------------------
CLK = 9975
--------------------------------
CLK = 9976
--------------------------------
CLK = 9977
--------------------------------
CLK = 9978
--------------------------------
CLK = 9979
--------------------------------
CLK = 9980
--------------------------------
CLK = 9981
--------------------------------
CLK = 9982
--------------------------------
CLK = 9983
--------------------------------
CLK = 9984
--------------------------------
CLK = 9985
--------------------------------
CLK = 9986
--------------------------------
CLK = 9987
--------------------------------
CLK = 9988
--------------------------------
CLK = 9989
--------------------------------
CLK = 9990
--------------------------------
CLK = 9991
--------------------------------
CLK = 9992
--------------------------------
CLK = 9993
--------------------------------
CLK = 9994
--------------------------------
CLK = 9995
--------------------------------
CLK = 9996
--------------------------------
CLK = 9997
--------------------------------
CLK = 9998
--------------------------------
CLK = 9999
--------------------------------
