Fitter report for Therm_de0_nano
Thu May 15 14:52:28 2014
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu May 15 14:52:27 2014     ;
; Quartus II 64-Bit Version          ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; Therm_de0_nano                            ;
; Top-level Entity Name              ; Therm_sch                                 ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE22F17C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 2,332 / 22,320 ( 10 % )                   ;
;     Total combinational functions  ; 2,025 / 22,320 ( 9 % )                    ;
;     Dedicated logic registers      ; 1,161 / 22,320 ( 5 % )                    ;
; Total registers                    ; 1161                                      ;
; Total pins                         ; 93 / 154 ( 60 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 64,512 / 608,256 ( 11 % )                 ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  12.5%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; BL_OUT1       ; Missing drive strength and slew rate ;
; CLK10         ; Missing drive strength               ;
; BL_OUT2       ; Missing drive strength and slew rate ;
; BL_OUT3       ; Missing drive strength and slew rate ;
; BL_OUT4       ; Missing drive strength and slew rate ;
; SPI_MISO      ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; H_SYNC        ; Missing drive strength               ;
; V_SYNC        ; Missing drive strength               ;
; UART_TX       ; Missing drive strength and slew rate ;
; UART_RX       ; Missing drive strength and slew rate ;
; CLK300        ; Missing drive strength and slew rate ;
; INT_MK        ; Missing drive strength and slew rate ;
; BLUE[9]       ; Missing drive strength               ;
; BLUE[8]       ; Missing drive strength               ;
; BLUE[7]       ; Missing drive strength               ;
; BLUE[6]       ; Missing drive strength               ;
; BLUE[5]       ; Missing drive strength               ;
; BLUE[4]       ; Missing drive strength               ;
; BLUE[3]       ; Missing drive strength and slew rate ;
; BLUE[2]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; GREEN[9]      ; Missing drive strength               ;
; GREEN[8]      ; Missing drive strength               ;
; GREEN[7]      ; Missing drive strength               ;
; GREEN[6]      ; Missing drive strength               ;
; GREEN[5]      ; Missing drive strength               ;
; GREEN[4]      ; Missing drive strength               ;
; GREEN[3]      ; Missing drive strength and slew rate ;
; GREEN[2]      ; Missing drive strength and slew rate ;
; RED[9]        ; Missing drive strength               ;
; RED[8]        ; Missing drive strength               ;
; RED[7]        ; Missing drive strength               ;
; RED[6]        ; Missing drive strength               ;
; RED[5]        ; Missing drive strength               ;
; RED[4]        ; Missing drive strength               ;
; RED[3]        ; Missing drive strength and slew rate ;
; RED[2]        ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; BLUE[1]    ; PIN_K15       ; QSF Assignment ;
; Location     ;                ;              ; GREEN[1]   ; PIN_L13       ; QSF Assignment ;
; Location     ;                ;              ; RED[0]     ; PIN_J16       ; QSF Assignment ;
; Location     ;                ;              ; RED[1]     ; PIN_J13       ; QSF Assignment ;
; I/O Standard ;                ;              ; BLUE[1]    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; GREEN[1]   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; RED[0]     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; RED[1]     ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3512 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3512 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 21 / 2649 ( 0.79 % )   ;
;     -- Achieved     ; 21 / 2649 ( 0.79 % )   ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3507    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 13814         ; 8           ; 8           ;
; hard_block:auto_generated_inst ; Top                            ; 178           ; 3           ; 3           ;
; Top                            ; hard_block:auto_generated_inst ; 178           ; 3           ; 3           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 10            ; 10          ; 10          ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ANDREY_KAZAKOV/Thermographic/Quartus_projekt/therm_repo/Thermographic/thermographic/Therm_de0_nano.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                             ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,332 / 22,320 ( 10 % )                                                                     ;
;     -- Combinational with no register       ; 1171                                                                                        ;
;     -- Register only                        ; 307                                                                                         ;
;     -- Combinational with a register        ; 854                                                                                         ;
;                                             ;                                                                                             ;
; Logic element usage by number of LUT inputs ;                                                                                             ;
;     -- 4 input functions                    ; 790                                                                                         ;
;     -- 3 input functions                    ; 616                                                                                         ;
;     -- <=2 input functions                  ; 619                                                                                         ;
;     -- Register only                        ; 307                                                                                         ;
;                                             ;                                                                                             ;
; Logic elements by mode                      ;                                                                                             ;
;     -- normal mode                          ; 1489                                                                                        ;
;     -- arithmetic mode                      ; 536                                                                                         ;
;                                             ;                                                                                             ;
; Total registers*                            ; 1,161 / 23,018 ( 5 % )                                                                      ;
;     -- Dedicated logic registers            ; 1,161 / 22,320 ( 5 % )                                                                      ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )                                                                             ;
;                                             ;                                                                                             ;
; Total LABs:  partially or completely used   ; 184 / 1,395 ( 13 % )                                                                        ;
; User inserted logic elements                ; 0                                                                                           ;
; Virtual pins                                ; 0                                                                                           ;
; I/O pins                                    ; 93 / 154 ( 60 % )                                                                           ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )                                                                              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                               ;
; Global signals                              ; 19                                                                                          ;
; M9Ks                                        ; 12 / 66 ( 18 % )                                                                            ;
; Total block memory bits                     ; 64,512 / 608,256 ( 11 % )                                                                   ;
; Total block memory implementation bits      ; 110,592 / 608,256 ( 18 % )                                                                  ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )                                                                             ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                              ;
; Global clocks                               ; 19 / 20 ( 95 % )                                                                            ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                               ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%                                                                                ;
; Peak interconnect usage (total/H/V)         ; 10% / 10% / 11%                                                                             ;
; Maximum fan-out node                        ; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 404                                                                                         ;
; Highest non-global fan-out signal           ; sdram_sdram:sdram|r_state[6]                                                                ;
; Highest non-global fan-out                  ; 76                                                                                          ;
; Total fan-out                               ; 10731                                                                                       ;
; Average fan-out                             ; 2.94                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2332 / 22320 ( 10 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1171                  ; 0                              ;
;     -- Register only                        ; 307                   ; 0                              ;
;     -- Combinational with a register        ; 854                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 790                   ; 0                              ;
;     -- 3 input functions                    ; 616                   ; 0                              ;
;     -- <=2 input functions                  ; 619                   ; 0                              ;
;     -- Register only                        ; 307                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1489                  ; 0                              ;
;     -- arithmetic mode                      ; 536                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1161                  ; 0                              ;
;     -- Dedicated logic registers            ; 1161 / 22320 ( 5 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 184 / 1395 ( 13 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 93                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 4 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 64512                 ; 0                              ;
; Total RAM block bits                        ; 110592                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 12 / 66 ( 18 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 15 / 24 ( 62 % )      ; 4 / 24 ( 16 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 642                   ; 1                              ;
;     -- Registered Input Connections         ; 601                   ; 0                              ;
;     -- Output Connections                   ; 17                    ; 626                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10913                 ; 632                            ;
;     -- Registered Connections               ; 4677                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 627                            ;
;     -- hard_block:auto_generated_inst       ; 627                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 1                              ;
;     -- Output Ports                         ; 62                    ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_DCO      ; R9    ; 4        ; 27           ; 0            ; 7            ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_DCO_n    ; T9    ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FCO      ; T14   ; 4        ; 45           ; 0            ; 21           ; 29                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FCO_n    ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_VIDEO1   ; R13   ; 4        ; 40           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_VIDEO1_n ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_VIDEO2   ; R12   ; 4        ; 36           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_VIDEO2_n ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; BL_IN1       ; P11   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BL_IN2       ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BL_IN3       ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 104                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_CLK      ; M16   ; 5        ; 53           ; 17           ; 21           ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SPI_MOSI     ; E15   ; 6        ; 53           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_NSS      ; E16   ; 6        ; 53           ; 17           ; 7            ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADC_CLOCK     ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_CLOCK_n   ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[2]       ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[3]       ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[4]       ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[5]       ; D14   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[6]       ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[7]       ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[8]       ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BLUE[9]       ; C16   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BL_OUT1       ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BL_OUT2       ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BL_OUT3       ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BL_OUT4       ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CLK10         ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CLK300        ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[2]      ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[3]      ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[4]      ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[5]      ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[6]      ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[7]      ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[8]      ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; GREEN[9]      ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; H_SYNC        ; F16   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; INT_MK        ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; RED[2]        ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[3]        ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[4]        ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[5]        ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[6]        ; D5    ; 8        ; 5            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[7]        ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[8]        ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RED[9]        ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SPI_MISO      ; A14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_RX       ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TX       ; N14   ; 5        ; 53           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; G15   ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; V_SYNC        ; F14   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT            ; -                   ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT            ; -                   ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_sdram:sdram|DRAM_INOUT (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                            ;
+----------+-----------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+-----------------------------------------+------------------------+------------------+---------------------------+
; F4       ; nSTATUS                                 ; -                      ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG                                 ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                      ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                               ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                      ; -                ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R5p, CRC_ERROR                   ; Use as regular IO      ; VGA_CLK          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin ; H_SYNC           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                      ; Use as regular IO      ; BLUE[4]          ; Dual Purpose Pin          ;
; D16      ; DIFFIO_R4p, CLKUSR                      ; -                      ; BLUE[7]          ; Dual Purpose Pin          ;
; D15      ; PADD23                                  ; Use as regular IO      ; BLUE[6]          ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5  ; Use as regular IO      ; BLUE[9]          ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO      ; RED[4]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                      ; Use as regular IO      ; RED[5]           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                       ; Use as regular IO      ; RED[7]           ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO      ; RED[8]           ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                      ; Use as regular IO      ; RED[9]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO      ; GREEN[4]         ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7             ; Use as regular IO      ; GREEN[5]         ; Dual Purpose Pin          ;
+----------+-----------------------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 20 ( 85 % ) ; 2.5V          ; --           ;
; 5        ; 10 / 18 ( 56 % ) ; 2.5V          ; --           ;
; 6        ; 11 / 13 ( 85 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 24 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GREEN[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GREEN[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; RED[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; RED[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; RED[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; SPI_MISO                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; CLK10                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GREEN[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GREEN[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; RED[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RED[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GREEN[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; BLUE[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; BLUE[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; GREEN[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RED[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; BLUE[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; BLUE[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; BLUE[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; SPI_MOSI                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; SPI_NSS                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; BL_IN3                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; V_SYNC                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; BLUE[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; H_SYNC                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; UART_RX                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; INT_MK                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RED[2]                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; CLK300                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RED[3]                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; SPI_CLK                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; BL_OUT4                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; UART_TX                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; BLUE[2]                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GREEN[2]                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; BL_IN1                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GREEN[3]                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; ADC_CLOCK_n                     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; ADC_DCO                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 96         ; 4        ; BL_OUT2                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; BL_OUT3                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; ADC_VIDEO2                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; ADC_VIDEO1                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; BLUE[3]                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; ADC_CLOCK                       ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; ADC_DCO_n                       ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; BL_IN2                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; BL_OUT1                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; ADC_VIDEO2_n                    ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; ADC_VIDEO1_n                    ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; ADC_FCO                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; ADC_FCO_n                       ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                                ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 400.0 MHz                                                               ;
; VCO post scale                ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 312 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; Freq min lock                 ; 37.5 MHz                                                                ;
; Freq max lock                 ; 81.27 MHz                                                               ;
; M VCO Tap                     ; 0                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 8                                                                       ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                    ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_4                                                                   ;
; Inclk0 signal                 ; CLOCK_50                                                                ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 11.25 (312 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 113 (3125 ps) ; 11.25 (312 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 2       ; 2       ; PLL|altpll_component|auto_generated|pll1|clk[1] ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[3] ; clock3       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)      ; 1.13 (312 ps)    ; 50/50      ; C3      ; 40            ; 20/20 Even ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[3] ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[4] ; clock4       ; 8    ; 27  ; 14.81 MHz        ; 0 (0 ps)      ; 1.67 (312 ps)    ; 50/50      ; C2      ; 27            ; 14/13 Odd  ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[4] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
; |Therm_sch                                ; 2332 (2)    ; 1161 (0)                  ; 0 (0)         ; 64512       ; 12   ; 6            ; 0       ; 3         ; 93   ; 0            ; 1171 (2)     ; 307 (0)           ; 854 (0)          ; |Therm_sch                                                                                        ;              ;
;    |SPIslave:SPI|                         ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 11 (11)          ; |Therm_sch|SPIslave:SPI                                                                           ;              ;
;    |VGA:vga|                              ; 31 (31)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 14 (14)          ; |Therm_sch|VGA:vga                                                                                ;              ;
;    |adc_control:ADC|                      ; 57 (57)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 54 (54)           ; 2 (2)            ; |Therm_sch|adc_control:ADC                                                                        ;              ;
;    |add_average:add_average|              ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 16 (0)           ; |Therm_sch|add_average:add_average                                                                ;              ;
;       |lpm_add_sub:LPM_ADD_SUB_component| ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 16 (0)           ; |Therm_sch|add_average:add_average|lpm_add_sub:LPM_ADD_SUB_component                              ;              ;
;          |add_sub_5oj:auto_generated|     ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 16 (16)          ; |Therm_sch|add_average:add_average|lpm_add_sub:LPM_ADD_SUB_component|add_sub_5oj:auto_generated   ;              ;
;    |altpll0:PLL|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|altpll0:PLL                                                                            ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|altpll0:PLL|altpll:altpll_component                                                    ;              ;
;          |altpll0_altpll1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated                     ;              ;
;    |average:average|                      ; 114 (114)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 8 (8)             ; 53 (53)          ; |Therm_sch|average:average                                                                        ;              ;
;    |beaten_pix:beaten_pixel|              ; 269 (269)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (122)    ; 37 (37)           ; 110 (110)        ; |Therm_sch|beaten_pix:beaten_pixel                                                                ;              ;
;    |bidirec:bidirec|                      ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 24 (24)          ; |Therm_sch|bidirec:bidirec                                                                        ;              ;
;    |bol_640_control:bol_640_control|      ; 110 (110)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 28 (28)           ; 29 (29)          ; |Therm_sch|bol_640_control:bol_640_control                                                        ;              ;
;    |bufer_in_one_line:buf_in1|            ; 66 (66)     ; 62 (62)                   ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 13 (13)           ; 49 (49)          ; |Therm_sch|bufer_in_one_line:buf_in1                                                              ;              ;
;       |altsyncram:bufer1_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in1|altsyncram:bufer1_rtl_0                                      ;              ;
;          |altsyncram_9ie1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in1|altsyncram:bufer1_rtl_0|altsyncram_9ie1:auto_generated       ;              ;
;       |altsyncram:bufer2_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in1|altsyncram:bufer2_rtl_0                                      ;              ;
;          |altsyncram_9ie1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in1|altsyncram:bufer2_rtl_0|altsyncram_9ie1:auto_generated       ;              ;
;    |bufer_in_one_line:buf_in2|            ; 62 (62)     ; 53 (53)                   ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 44 (44)          ; |Therm_sch|bufer_in_one_line:buf_in2                                                              ;              ;
;       |altsyncram:bufer1_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in2|altsyncram:bufer1_rtl_0                                      ;              ;
;          |altsyncram_9ie1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in2|altsyncram:bufer1_rtl_0|altsyncram_9ie1:auto_generated       ;              ;
;       |altsyncram:bufer2_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in2|altsyncram:bufer2_rtl_0                                      ;              ;
;          |altsyncram_9ie1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7168        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_in_one_line:buf_in2|altsyncram:bufer2_rtl_0|altsyncram_9ie1:auto_generated       ;              ;
;    |bufer_out_line:bufer_out_line|        ; 110 (110)   ; 63 (63)                   ; 0 (0)         ; 17920       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 10 (10)           ; 53 (53)          ; |Therm_sch|bufer_out_line:bufer_out_line                                                          ;              ;
;       |altsyncram:bufer1_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_out_line:bufer_out_line|altsyncram:bufer1_rtl_0                                  ;              ;
;          |altsyncram_m5d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_out_line:bufer_out_line|altsyncram:bufer1_rtl_0|altsyncram_m5d1:auto_generated   ;              ;
;       |altsyncram:bufer2_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_out_line:bufer_out_line|altsyncram:bufer2_rtl_0                                  ;              ;
;          |altsyncram_m5d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_out_line:bufer_out_line|altsyncram:bufer2_rtl_0|altsyncram_m5d1:auto_generated   ;              ;
;    |bufer_ped:BUFER_PED|                  ; 97 (97)     ; 66 (66)                   ; 0 (0)         ; 17920       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 11 (11)           ; 55 (55)          ; |Therm_sch|bufer_ped:BUFER_PED                                                                    ;              ;
;       |altsyncram:bufer1_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_ped:BUFER_PED|altsyncram:bufer1_rtl_0                                            ;              ;
;          |altsyncram_m5d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_ped:BUFER_PED|altsyncram:bufer1_rtl_0|altsyncram_m5d1:auto_generated             ;              ;
;       |altsyncram:bufer2_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_ped:BUFER_PED|altsyncram:bufer2_rtl_0                                            ;              ;
;          |altsyncram_m5d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8960        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|bufer_ped:BUFER_PED|altsyncram:bufer2_rtl_0|altsyncram_m5d1:auto_generated             ;              ;
;    |contrast:contrast|                    ; 139 (139)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 14 (14)           ; 59 (59)          ; |Therm_sch|contrast:contrast                                                                      ;              ;
;    |control:control|                      ; 55 (55)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 30 (30)          ; |Therm_sch|control:control                                                                        ;              ;
;    |delay_sync:inst25|                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |Therm_sch|delay_sync:inst25                                                                      ;              ;
;    |dev16:dev16|                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |Therm_sch|dev16:dev16                                                                            ;              ;
;    |dev2:dev2|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Therm_sch|dev2:dev2                                                                              ;              ;
;    |jet:rgb|                              ; 71 (71)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 0 (0)            ; |Therm_sch|jet:rgb                                                                                ;              ;
;    |lpm_add_sub1:lpm_add_sub1|            ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 24 (0)           ; |Therm_sch|lpm_add_sub1:lpm_add_sub1                                                              ;              ;
;       |lpm_add_sub:LPM_ADD_SUB_component| ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 24 (0)           ; |Therm_sch|lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component                            ;              ;
;          |add_sub_8pj:auto_generated|     ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 24 (24)          ; |Therm_sch|lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated ;              ;
;    |memory_control:memory_control|        ; 194 (194)   ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 54 (54)          ; |Therm_sch|memory_control:memory_control                                                          ;              ;
;    |mult_diff_chan1:mult_diff_chan1|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan1                                                        ;              ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component                            ;              ;
;          |mult_gdp:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated    ;              ;
;    |mult_diff_chan1:mult_diff_chan2|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan2                                                        ;              ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component                            ;              ;
;          |mult_gdp:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated    ;              ;
;    |mult_out:mult_out_out|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_out:mult_out_out                                                                  ;              ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_out:mult_out_out|lpm_mult:lpm_mult_component                                      ;              ;
;          |mult_vbp:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated              ;              ;
;    |output_module:output_module|          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|output_module:output_module                                                            ;              ;
;    |ped_control:pedestal_control_math|    ; 172 (172)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 19 (19)           ; 69 (69)          ; |Therm_sch|ped_control:pedestal_control_math                                                      ;              ;
;    |pedestal_en:peden|                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |Therm_sch|pedestal_en:peden                                                                      ;              ;
;    |reset_all:RESET|                      ; 37 (37)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 22 (22)          ; |Therm_sch|reset_all:RESET                                                                        ;              ;
;    |sdram_sdram:sdram|                    ; 340 (340)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (270)    ; 1 (1)             ; 69 (69)          ; |Therm_sch|sdram_sdram:sdram                                                                      ;              ;
;    |simulate_bol:simulate|                ; 98 (98)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 25 (25)           ; 28 (28)          ; |Therm_sch|simulate_bol:simulate                                                                  ;              ;
;    |sub:sub|                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Therm_sch|sub:sub                                                                                ;              ;
;    |switch:switch|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Therm_sch|switch:switch                                                                          ;              ;
;    |switch_test_work:switch_test_work|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Therm_sch|switch_test_work:switch_test_work                                                      ;              ;
;    |switch_test_work_adc:inst11|          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 5 (5)            ; |Therm_sch|switch_test_work_adc:inst11                                                            ;              ;
;    |top_cnt:top_counter|                  ; 28 (28)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 22 (22)          ; |Therm_sch|top_cnt:top_counter                                                                    ;              ;
;    |uart_out:uart|                        ; 162 (162)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 86 (86)          ; |Therm_sch|uart_out:uart                                                                          ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; BL_OUT1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK10         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL_IN2        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BL_IN3        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BL_OUT2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL_OUT3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL_OUT4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_MISO      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLOCK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLOCK_n   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H_SYNC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; V_SYNC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TX       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RX       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK300        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; INT_MK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BLUE[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GREEN[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; ADC_DCO       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_DCO_n     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_FCO       ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_FCO_n     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_VIDEO1    ; Input    ; --            ; (6) 2224 ps   ; --                    ; --  ; --   ;
; ADC_VIDEO1_n  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_VIDEO2    ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
; ADC_VIDEO2_n  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SPI_CLK       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SPI_NSS       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SPI_MOSI      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; BL_IN1        ; Input    ; (6) 2224 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; BL_IN2                                               ;                   ;         ;
; BL_IN3                                               ;                   ;         ;
; DRAM_DQ[15]                                          ;                   ;         ;
; DRAM_DQ[14]                                          ;                   ;         ;
; DRAM_DQ[13]                                          ;                   ;         ;
;      - bidirec:bidirec|b[13]                         ; 0                 ; 6       ;
; DRAM_DQ[12]                                          ;                   ;         ;
;      - bidirec:bidirec|b[12]                         ; 0                 ; 6       ;
; DRAM_DQ[11]                                          ;                   ;         ;
;      - bidirec:bidirec|b[11]                         ; 1                 ; 6       ;
; DRAM_DQ[10]                                          ;                   ;         ;
;      - bidirec:bidirec|b[10]                         ; 1                 ; 6       ;
; DRAM_DQ[9]                                           ;                   ;         ;
;      - bidirec:bidirec|b[9]                          ; 0                 ; 6       ;
; DRAM_DQ[8]                                           ;                   ;         ;
;      - bidirec:bidirec|b[8]                          ; 0                 ; 6       ;
; DRAM_DQ[7]                                           ;                   ;         ;
;      - bidirec:bidirec|b[7]                          ; 0                 ; 6       ;
; DRAM_DQ[6]                                           ;                   ;         ;
;      - bidirec:bidirec|b[6]                          ; 1                 ; 6       ;
; DRAM_DQ[5]                                           ;                   ;         ;
;      - bidirec:bidirec|b[5]                          ; 0                 ; 6       ;
; DRAM_DQ[4]                                           ;                   ;         ;
;      - bidirec:bidirec|b[4]                          ; 0                 ; 6       ;
; DRAM_DQ[3]                                           ;                   ;         ;
;      - bidirec:bidirec|b[3]~feeder                   ; 1                 ; 6       ;
; DRAM_DQ[2]                                           ;                   ;         ;
;      - bidirec:bidirec|b[2]~feeder                   ; 0                 ; 6       ;
; DRAM_DQ[1]                                           ;                   ;         ;
;      - bidirec:bidirec|b[1]~feeder                   ; 1                 ; 6       ;
; DRAM_DQ[0]                                           ;                   ;         ;
;      - bidirec:bidirec|b[0]~feeder                   ; 1                 ; 6       ;
; ADC_DCO                                              ;                   ;         ;
; ADC_DCO_n                                            ;                   ;         ;
; ADC_FCO                                              ;                   ;         ;
;      - adc_control:ADC|ADC_OUT1[0]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[1]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[2]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[3]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[4]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[5]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[6]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[7]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[8]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[9]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[10]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[11]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[12]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[13]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[0]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[1]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[2]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[3]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[4]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[5]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[6]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[7]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[8]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[9]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[10]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[11]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[12]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[13]                  ; 1                 ; 0       ;
;      - UART_RX~output                                ; 1                 ; 0       ;
; ADC_FCO_n                                            ;                   ;         ;
;      - adc_control:ADC|ADC_OUT1[0]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[1]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[2]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[3]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[4]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[5]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[6]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[7]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[8]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[9]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[10]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[11]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[12]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT1[13]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[0]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[1]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[2]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[3]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[4]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[5]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[6]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[7]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[8]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[9]                   ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[10]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[11]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[12]                  ; 1                 ; 0       ;
;      - adc_control:ADC|ADC_OUT2[13]                  ; 1                 ; 0       ;
;      - UART_RX~output                                ; 1                 ; 0       ;
; ADC_VIDEO1                                           ;                   ;         ;
;      - adc_control:ADC|adc_reg1[0]                   ; 1                 ; 6       ;
;      - adc_control:ADC|adc_reg3[0]                   ; 1                 ; 6       ;
; ADC_VIDEO1_n                                         ;                   ;         ;
;      - adc_control:ADC|adc_reg1[0]                   ; 1                 ; 0       ;
;      - adc_control:ADC|adc_reg3[0]                   ; 1                 ; 0       ;
; ADC_VIDEO2                                           ;                   ;         ;
;      - adc_control:ADC|adc_reg2[0]~feeder            ; 0                 ; 6       ;
;      - adc_control:ADC|adc_reg4[0]~feeder            ; 0                 ; 6       ;
; ADC_VIDEO2_n                                         ;                   ;         ;
;      - adc_control:ADC|adc_reg2[0]~feeder            ; 0                 ; 0       ;
;      - adc_control:ADC|adc_reg4[0]~feeder            ; 0                 ; 0       ;
; CLOCK_50                                             ;                   ;         ;
; SPI_CLK                                              ;                   ;         ;
; SPI_NSS                                              ;                   ;         ;
; SPI_MOSI                                             ;                   ;         ;
; BL_IN1                                               ;                   ;         ;
;      - switch_test_work:switch_test_work|DATAVALID~0 ; 0                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location           ; Fan-Out ; Usage                                        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------+--------+----------------------+------------------+---------------------------+
; ADC_DCO                                                                             ; PIN_R9             ; 28      ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; ADC_FCO                                                                             ; PIN_T14            ; 29      ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                            ; PIN_R8             ; 102     ; Clock                                        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; CLOCK_50                                                                            ; PIN_R8             ; 3       ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; SPI_CLK                                                                             ; PIN_M16            ; 21      ; Clock                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SPI_NSS                                                                             ; PIN_E16            ; 17      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; SPI_NSS                                                                             ; PIN_E16            ; 5       ; Async. clear                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; SPIslave:SPI|count[4]                                                               ; FF_X1_Y16_N15      ; 17      ; Async. clear, Clock                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SPIslave:SPI|state[2]                                                               ; FF_X24_Y29_N29     ; 4       ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; SPIslave:SPI|state[2]                                                               ; FF_X24_Y29_N29     ; 27      ; Clock                                        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; VGA:vga|always0~7                                                                   ; LCCOMB_X27_Y27_N10 ; 10      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 404     ; Clock                                        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[3] ; PLL_4              ; 213     ; Clock                                        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[4] ; PLL_4              ; 8       ; Clock                                        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; and2                                                                                ; LCCOMB_X25_Y30_N24 ; 14      ; Clock                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; average:average|counter[0]~70                                                       ; LCCOMB_X32_Y15_N14 ; 32      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; average:average|counter[18]~71                                                      ; LCCOMB_X27_Y22_N28 ; 32      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; beaten_pix:beaten_pixel|input2[0]~0                                                 ; LCCOMB_X35_Y23_N8  ; 29      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; beaten_pix:beaten_pixel|out_adc1[10]~14                                             ; LCCOMB_X35_Y23_N4  ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; beaten_pix:beaten_pixel|out_adc2[6]~14                                              ; LCCOMB_X35_Y23_N26 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; beaten_pix:beaten_pixel|prev_value[13]~3                                            ; LCCOMB_X35_Y23_N10 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; beaten_pix:beaten_pixel|state~12                                                    ; LCCOMB_X35_Y23_N12 ; 29      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bol_640_control:bol_640_control|BL_MC                                               ; LCCOMB_X24_Y29_N16 ; 34      ; Clock                                        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; bol_640_control:bol_640_control|Equal0~1                                            ; LCCOMB_X29_Y20_N4  ; 7       ; Sync. load                                   ; no     ; --                   ; --               ; --                        ;
; bol_640_control:bol_640_control|Equal0~2                                            ; LCCOMB_X29_Y20_N24 ; 11      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bol_640_control:bol_640_control|cnt_row[5]~14                                       ; LCCOMB_X30_Y15_N14 ; 10      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bol_640_control:bol_640_control|cnt_write[5]~9                                      ; LCCOMB_X31_Y20_N14 ; 6       ; Sync. load                                   ; no     ; --                   ; --               ; --                        ;
; bol_640_control:bol_640_control|dalay_shift[13]                                     ; FF_X35_Y23_N15     ; 65      ; Clock, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in1|out[13]~3                                                 ; LCCOMB_X26_Y24_N14 ; 24      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in1|out[13]~4                                                 ; LCCOMB_X26_Y24_N0  ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in2|bufer1~15                                                 ; LCCOMB_X31_Y22_N28 ; 28      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in2|bufer2~17                                                 ; LCCOMB_X34_Y23_N0  ; 28      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in2|comb~0                                                    ; LCCOMB_X32_Y23_N28 ; 3       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in2|comb~1                                                    ; LCCOMB_X34_Y23_N2  ; 3       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_in_one_line:buf_in2|out[13]~3                                                 ; LCCOMB_X32_Y23_N16 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_out_line:bufer_out_line|bufer1~17                                             ; LCCOMB_X23_Y21_N0  ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_out_line:bufer_out_line|bufer2~20                                             ; LCCOMB_X23_Y21_N22 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_out_line:bufer_out_line|cnt1[9]~9                                             ; LCCOMB_X23_Y24_N0  ; 9       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; bufer_out_line:bufer_out_line|comb~4                                                ; LCCOMB_X23_Y23_N8  ; 2       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_out_line:bufer_out_line|comb~5                                                ; LCCOMB_X23_Y21_N26 ; 2       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|bufer1~17                                                       ; LCCOMB_X23_Y21_N16 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|bufer2~20                                                       ; LCCOMB_X23_Y21_N30 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|cnt1[9]~9                                                       ; LCCOMB_X29_Y21_N0  ; 9       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|comb~4                                                          ; LCCOMB_X23_Y21_N20 ; 2       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|comb~5                                                          ; LCCOMB_X25_Y21_N4  ; 2       ; Clock enable, Write enable                   ; no     ; --                   ; --               ; --                        ;
; bufer_ped:BUFER_PED|dalay_shift[2]                                                  ; FF_X21_Y23_N15     ; 24      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|average[19]~56                                                    ; LCCOMB_X19_Y25_N26 ; 20      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|max[13]~0                                                         ; LCCOMB_X17_Y24_N2  ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|min[13]~0                                                         ; LCCOMB_X19_Y25_N14 ; 35      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|min[13]~1                                                         ; LCCOMB_X17_Y25_N2  ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|min_out[13]~0                                                     ; LCCOMB_X26_Y24_N6  ; 56      ; Async. clear, Latch enable                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; contrast:contrast|mult_contrast[0]~11                                               ; LCCOMB_X19_Y25_N16 ; 7       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|mult_rezult_contrast[0]~1                                         ; LCCOMB_X19_Y25_N8  ; 8       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; contrast:contrast|state.idle_s~clear_lut                                            ; LCCOMB_X19_Y25_N2  ; 1       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; control:control|Decoder0~4                                                          ; LCCOMB_X25_Y29_N4  ; 8       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; control:control|Decoder0~5                                                          ; LCCOMB_X25_Y29_N12 ; 6       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; control:control|Decoder0~6                                                          ; LCCOMB_X25_Y29_N6  ; 8       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; control:control|out_enable~2                                                        ; LCCOMB_X25_Y29_N26 ; 3       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; dev16:dev16|mean                                                                    ; FF_X25_Y30_N21     ; 85      ; Clock                                        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; dev16:dev16|mean                                                                    ; FF_X25_Y30_N21     ; 4       ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; dev2:dev2|CLK                                                                       ; FF_X24_Y30_N15     ; 5       ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; dev2:dev2|CLK                                                                       ; FF_X24_Y30_N15     ; 91      ; Clock                                        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; memory_control:memory_control|BUF_IN_EN~0                                           ; LCCOMB_X28_Y22_N4  ; 17      ; Sync. load                                   ; no     ; --                   ; --               ; --                        ;
; memory_control:memory_control|BUF_OUT_EN~0                                          ; LCCOMB_X23_Y22_N30 ; 13      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; memory_control:memory_control|BUF_PED_EN~0                                          ; LCCOMB_X25_Y21_N24 ; 13      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; memory_control:memory_control|Equal3~1                                              ; LCCOMB_X27_Y22_N14 ; 13      ; Sync. load                                   ; no     ; --                   ; --               ; --                        ;
; output_module:output_module|CLK_BUF                                                 ; LCCOMB_X25_Y30_N18 ; 63      ; Clock                                        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; output_module:output_module|ENABLE_UART~0                                           ; LCCOMB_X24_Y27_N12 ; 18      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; output_module:output_module|ENABLE_VGA~0                                            ; LCCOMB_X24_Y26_N18 ; 13      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; output_module:output_module|RESET                                                   ; LCCOMB_X24_Y27_N20 ; 2       ; Clock                                        ; no     ; --                   ; --               ; --                        ;
; output_module:output_module|RESET                                                   ; LCCOMB_X24_Y27_N20 ; 11      ; Clock                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ped_control:pedestal_control_math|bufer~12826                                       ; LCCOMB_X21_Y25_N28 ; 20      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|bufer~12828                                       ; LCCOMB_X26_Y24_N28 ; 20      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|cnt2[4]~11                                        ; LCCOMB_X28_Y22_N0  ; 9       ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|cnt2[4]~12                                        ; LCCOMB_X23_Y25_N2  ; 9       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|cnt_frame[4]~clear_lut                            ; LCCOMB_X26_Y24_N24 ; 8       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|cnt_frame[7]~18                                   ; LCCOMB_X26_Y23_N10 ; 8       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|out[19]~1                                         ; LCCOMB_X21_Y25_N10 ; 14      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|out[19]~2                                         ; LCCOMB_X23_Y25_N28 ; 10      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; ped_control:pedestal_control_math|row_addr[9]~0                                     ; LCCOMB_X27_Y22_N0  ; 9       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; reset_all:RESET|LessThan0~6                                                         ; LCCOMB_X44_Y20_N26 ; 20      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; reset_all:RESET|RESET                                                               ; FF_X26_Y24_N17     ; 199     ; Async. clear                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; reset_all:RESET|RESET                                                               ; FF_X26_Y24_N17     ; 73      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; reset_all:RESET|RESET_MEM                                                           ; FF_X43_Y21_N5      ; 69      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|DRAM_INOUT                                                        ; FF_X21_Y20_N11     ; 17      ; Output enable                                ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|r_address[5]~16                                                   ; LCCOMB_X19_Y20_N24 ; 5       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|r_address[7]~8                                                    ; LCCOMB_X23_Y20_N12 ; 7       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|r_cnt_pix[1]~20                                                   ; LCCOMB_X18_Y20_N12 ; 10      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|r_cnt_pix[1]~30                                                   ; LCCOMB_X18_Y19_N18 ; 10      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; sdram_sdram:sdram|r_rf_counter[5]~15                                                ; LCCOMB_X19_Y21_N0  ; 10      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; simulate_bol:simulate|dalay_shift[9]                                                ; FF_X41_Y22_N3      ; 10      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; simulate_bol:simulate|shift_datavalid[10]~clear_lut                                 ; LCCOMB_X31_Y14_N26 ; 4       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; simulate_bol:simulate|shift_datavalid[9]~5                                          ; LCCOMB_X31_Y14_N4  ; 7       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; switch:switch|IN_BUF_EN_CAN1~0                                                      ; LCCOMB_X31_Y25_N30 ; 13      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; switch:switch|IN_BUF_EN_CAN2~0                                                      ; LCCOMB_X30_Y23_N28 ; 13      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; switch_test_work:switch_test_work|CLK_TEST                                          ; LCCOMB_X25_Y29_N20 ; 44      ; Clock                                        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; switch_test_work:switch_test_work|INT_TEST~0                                        ; LCCOMB_X31_Y15_N8  ; 12      ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; switch_test_work:switch_test_work|RESET_TEST~0                                      ; LCCOMB_X31_Y15_N30 ; 9       ; Async. clear                                 ; no     ; --                   ; --               ; --                        ;
; top_cnt:top_counter|LessThan0~3                                                     ; LCCOMB_X26_Y28_N0  ; 22      ; Clock enable, Sync. clear                    ; no     ; --                   ; --               ; --                        ;
; top_cnt:top_counter|LessThan1~1                                                     ; LCCOMB_X26_Y27_N26 ; 11      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; top_cnt:top_counter|reset_bol                                                       ; FF_X25_Y27_N11     ; 49      ; Async. clear, Latch enable                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; uart_out:uart|OUT_UART[0]~10                                                        ; LCCOMB_X25_Y26_N28 ; 18      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|OUT_UART[0]~8                                                         ; LCCOMB_X24_Y27_N6  ; 4       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|OUT_UART[1]~12                                                        ; LCCOMB_X25_Y25_N0  ; 7       ; Sync. load                                   ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|OUT_UART[1]~6                                                         ; LCCOMB_X25_Y26_N30 ; 7       ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt[7]~20                                                             ; LCCOMB_X23_Y27_N2  ; 8       ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt[7]~21                                                             ; LCCOMB_X25_Y27_N8  ; 8       ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_pix[9]~17                                                         ; LCCOMB_X21_Y26_N0  ; 10      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_pix[9]~18                                                         ; LCCOMB_X24_Y26_N16 ; 10      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_row[0]~30                                                         ; LCCOMB_X24_Y26_N22 ; 10      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_row[9]~32                                                         ; LCCOMB_X25_Y27_N26 ; 10      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_wait[15]~51                                                       ; LCCOMB_X26_Y27_N0  ; 16      ; Clock enable                                 ; no     ; --                   ; --               ; --                        ;
; uart_out:uart|cnt_wait[9]~50                                                        ; LCCOMB_X27_Y32_N16 ; 16      ; Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                            ; PIN_R8             ; 102     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; SPI_CLK                                                                             ; PIN_M16            ; 21      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; SPI_NSS                                                                             ; PIN_E16            ; 5       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; SPIslave:SPI|count[4]                                                               ; FF_X1_Y16_N15      ; 17      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; SPIslave:SPI|state[2]                                                               ; FF_X24_Y29_N29     ; 27      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 404     ; 8                                    ; Global Clock         ; GCLK19           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[3] ; PLL_4              ; 213     ; 4                                    ; Global Clock         ; GCLK16           ; --                        ;
; altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[4] ; PLL_4              ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; and2                                                                                ; LCCOMB_X25_Y30_N24 ; 14      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; bol_640_control:bol_640_control|BL_MC                                               ; LCCOMB_X24_Y29_N16 ; 34      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; contrast:contrast|min_out[13]~0                                                     ; LCCOMB_X26_Y24_N6  ; 56      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; dev16:dev16|mean                                                                    ; FF_X25_Y30_N21     ; 85      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; dev2:dev2|CLK                                                                       ; FF_X24_Y30_N15     ; 91      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; output_module:output_module|CLK_BUF                                                 ; LCCOMB_X25_Y30_N18 ; 63      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; output_module:output_module|RESET                                                   ; LCCOMB_X24_Y27_N20 ; 11      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; reset_all:RESET|RESET                                                               ; FF_X26_Y24_N17     ; 199     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; switch_test_work:switch_test_work|CLK_TEST                                          ; LCCOMB_X25_Y29_N20 ; 44      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; top_cnt:top_counter|reset_bol                                                       ; FF_X25_Y27_N11     ; 49      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; sdram_sdram:sdram|r_state[6]                                                                             ; 76      ;
; reset_all:RESET|RESET                                                                                    ; 72      ;
; reset_all:RESET|RESET_MEM                                                                                ; 69      ;
; sdram_sdram:sdram|r_state[4]                                                                             ; 69      ;
; sdram_sdram:sdram|r_state[7]                                                                             ; 68      ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                          ; 65      ;
; sdram_sdram:sdram|r_state[8]                                                                             ; 61      ;
; sdram_sdram:sdram|r_state[5]                                                                             ; 61      ;
; sdram_sdram:sdram|r_act_row[0]                                                                           ; 51      ;
; control:control|mode_work[0]                                                                             ; 49      ;
; sdram_sdram:sdram|r_state[1]                                                                             ; 44      ;
; VGA:vga|BUFER                                                                                            ; 40      ;
; sdram_sdram:sdram|r_state[2]                                                                             ; 39      ;
; control:control|test                                                                                     ; 38      ;
; sdram_sdram:sdram|r_state[0]                                                                             ; 37      ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[16]                     ; 36      ;
; contrast:contrast|min[13]~0                                                                              ; 35      ;
; output_module:output_module|BUF_CHANGE~0                                                                 ; 34      ;
; bol_640_control:bol_640_control|BUFER_CHANGE                                                             ; 33      ;
; average:average|counter[18]~71                                                                           ; 32      ;
; average:average|counter[0]~70                                                                            ; 32      ;
; sdram_sdram:sdram|r_end_operation                                                                        ; 32      ;
; memory_control:memory_control|state.S_READ                                                               ; 32      ;
; beaten_pix:beaten_pixel|state~12                                                                         ; 29      ;
; beaten_pix:beaten_pixel|input2[0]~0                                                                      ; 29      ;
; memory_control:memory_control|state.S_READ_REQ                                                           ; 29      ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[15]                     ; 29      ;
; inbuf2                                                                                                   ; 29      ;
; bufer_in_one_line:buf_in2|bufer1~15                                                                      ; 28      ;
; bufer_in_one_line:buf_in2|bufer2~17                                                                      ; 28      ;
; control:control|mode_work[18]                                                                            ; 28      ;
; bufer_ped:BUFER_PED|out[3]~0                                                                             ; 28      ;
; bufer_in_one_line:buf_in2|out[4]~0                                                                       ; 28      ;
; bufer_in_one_line:buf_in1|out[2]~0                                                                       ; 28      ;
; bufer_out_line:bufer_out_line|out[10]~28                                                                 ; 28      ;
; control:control|mode_work[20]                                                                            ; 28      ;
; beaten_pix:beaten_pixel|LessThan1~26                                                                     ; 28      ;
; beaten_pix:beaten_pixel|LessThan0~26                                                                     ; 28      ;
; inbuf1                                                                                                   ; 28      ;
; memory_control:memory_control|state.S_READ_PED_MATH                                                      ; 25      ;
; bufer_ped:BUFER_PED|dalay_shift[2]                                                                       ; 24      ;
; bufer_in_one_line:buf_in1|out[13]~3                                                                      ; 24      ;
; memory_control:memory_control|state.S_READ_PED                                                           ; 24      ;
; memory_control:memory_control|state.S_WRITE_PED_MATH                                                     ; 24      ;
; memory_control:memory_control|state.S_READ_PED_REQ                                                       ; 23      ;
; uart_out:uart|LessThan4~1                                                                                ; 22      ;
; top_cnt:top_counter|LessThan0~3                                                                          ; 22      ;
; control:control|mode_work[11]                                                                            ; 21      ;
; ped_control:pedestal_control_math|bufer~12828                                                            ; 20      ;
; ped_control:pedestal_control_math|bufer~12826                                                            ; 20      ;
; ped_control:pedestal_control_math|bufer~12805                                                            ; 20      ;
; contrast:contrast|average[19]~56                                                                         ; 20      ;
; reset_all:RESET|LessThan0~6                                                                              ; 20      ;
; memory_control:memory_control|state.000000                                                               ; 20      ;
; ped_control:pedestal_control_math|Equal1~1                                                               ; 20      ;
; memory_control:memory_control|Equal3~0                                                                   ; 20      ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[14]                     ; 20      ;
; control:control|mode_work[17]                                                                            ; 19      ;
; output_module:output_module|ENABLE_UART~0                                                                ; 18      ;
; uart_out:uart|OUT_UART[0]~10                                                                             ; 18      ;
; beaten_pix:beaten_pixel|state.third                                                                      ; 17      ;
; memory_control:memory_control|BUF_IN_EN~0                                                                ; 17      ;
; sdram_sdram:sdram|DRAM_INOUT                                                                             ; 17      ;
; bol_640_control:bol_640_control|BUFER_IN_VALID                                                           ; 17      ;
; control:control|mode_work[10]                                                                            ; 17      ;
; SPI_NSS~input                                                                                            ; 16      ;
; ped_control:pedestal_control_math|state.read_s                                                           ; 16      ;
; uart_out:uart|BUFER_EN                                                                                   ; 16      ;
; uart_out:uart|cnt_wait[15]~51                                                                            ; 16      ;
; uart_out:uart|cnt_wait[9]~50                                                                             ; 16      ;
; memory_control:memory_control|WideNor0~4                                                                 ; 16      ;
; memory_control:memory_control|state.S_WRITE                                                              ; 16      ;
; sdram_sdram:sdram|Selector7~3                                                                            ; 16      ;
; ped_control:pedestal_control_math|Equal1~0                                                               ; 15      ;
; memory_control:memory_control|state.S_WRITE_PED                                                          ; 15      ;
; beaten_pix:beaten_pixel|LessThan3~26                                                                     ; 15      ;
; beaten_pix:beaten_pixel|LessThan2~26                                                                     ; 15      ;
; beaten_pix:beaten_pixel|prev_value[13]~3                                                                 ; 14      ;
; beaten_pix:beaten_pixel|prev_value~1                                                                     ; 14      ;
; beaten_pix:beaten_pixel|out_adc2[6]~14                                                                   ; 14      ;
; beaten_pix:beaten_pixel|out_adc1[10]~14                                                                  ; 14      ;
; contrast:contrast|max[13]~0                                                                              ; 14      ;
; bufer_ped:BUFER_PED|bufer1~17                                                                            ; 14      ;
; bufer_ped:BUFER_PED|bufer2~20                                                                            ; 14      ;
; ped_control:pedestal_control_math|out[19]~1                                                              ; 14      ;
; bufer_in_one_line:buf_in2|out[13]~3                                                                      ; 14      ;
; bufer_in_one_line:buf_in1|out[13]~4                                                                      ; 14      ;
; contrast:contrast|min[13]~1                                                                              ; 14      ;
; bufer_out_line:bufer_out_line|bufer1~17                                                                  ; 14      ;
; bufer_out_line:bufer_out_line|bufer2~20                                                                  ; 14      ;
; memory_control:memory_control|C_ROW_ADDRESS[4]~10                                                        ; 14      ;
; memory_control:memory_control|state.S_WRITE_REQ                                                          ; 14      ;
; memory_control:memory_control|BUF_PED_EN~0                                                               ; 13      ;
; switch:switch|IN_BUF_EN_CAN2~0                                                                           ; 13      ;
; switch:switch|IN_BUF_EN_CAN1~0                                                                           ; 13      ;
; memory_control:memory_control|BUF_OUT_EN~0                                                               ; 13      ;
; sdram_sdram:sdram|r_bufer_en                                                                             ; 13      ;
; output_module:output_module|ENABLE_VGA~0                                                                 ; 13      ;
; memory_control:memory_control|Equal3~1                                                                   ; 13      ;
; memory_control:memory_control|Equal6~0                                                                   ; 13      ;
; sdram_sdram:sdram|r_write                                                                                ; 13      ;
; switch_test_work:switch_test_work|INT_TEST~0                                                             ; 12      ;
; contrast:contrast|min_out[13]~0                                                                          ; 12      ;
; output_module:output_module|BUFER_EN~0                                                                   ; 12      ;
; memory_control:memory_control|Equal5~0                                                                   ; 12      ;
; uart_out:uart|state.S_TX_BYTE                                                                            ; 12      ;
; control:control|out_enable                                                                               ; 12      ;
; sdram_sdram:sdram|r_cnt_pix[8]                                                                           ; 12      ;
; uart_out:uart|OUT_UART[0]~17                                                                             ; 11      ;
; bol_640_control:bol_640_control|Equal0~2                                                                 ; 11      ;
; uart_out:uart|state.000000                                                                               ; 11      ;
; sdram_sdram:sdram|r_state~1                                                                              ; 11      ;
; sdram_sdram:sdram|r_read                                                                                 ; 11      ;
; top_cnt:top_counter|LessThan1~1                                                                          ; 11      ;
; SPIslave:SPI|dataOUT[13]                                                                                 ; 11      ;
; top_cnt:top_counter|reset_bol                                                                            ; 11      ;
; simulate_bol:simulate|dalay_shift[9]                                                                     ; 10      ;
; ped_control:pedestal_control_math|out[19]~2                                                              ; 10      ;
; sdram_sdram:sdram|r_rf_counter[5]~15                                                                     ; 10      ;
; VGA:vga|always0~7                                                                                        ; 10      ;
; uart_out:uart|cnt_pix[9]~18                                                                              ; 10      ;
; uart_out:uart|cnt_pix[9]~17                                                                              ; 10      ;
; uart_out:uart|cnt_row[9]~32                                                                              ; 10      ;
; uart_out:uart|cnt_row[0]~30                                                                              ; 10      ;
; uart_out:uart|OUT_UART[1]~11                                                                             ; 10      ;
; sdram_sdram:sdram|r_cnt_pix[1]~30                                                                        ; 10      ;
; sdram_sdram:sdram|r_cnt_pix[1]~20                                                                        ; 10      ;
; sdram_sdram:sdram|Add2~7                                                                                 ; 10      ;
; bol_640_control:bol_640_control|cnt_row[5]~14                                                            ; 10      ;
; uart_out:uart|state.S_WAIT_FTDI                                                                          ; 10      ;
; sdram_sdram:sdram|r_address[7]~1                                                                         ; 10      ;
; sdram_sdram:sdram|r_cnt_pix[9]                                                                           ; 10      ;
; sdram_sdram:sdram|r_cnt_pix[1]                                                                           ; 10      ;
; sdram_sdram:sdram|r_cnt_pix[6]                                                                           ; 10      ;
; simulate_bol:simulate|shift_datavalid[10]~latch                                                          ; 9       ;
; memory_control:memory_control|C_ROW_ADDRESS[4]~32                                                        ; 9       ;
; switch_test_work:switch_test_work|RESET_TEST~0                                                           ; 9       ;
; bufer_ped:BUFER_PED|cnt1[9]~9                                                                            ; 9       ;
; ped_control:pedestal_control_math|cnt2[4]~12                                                             ; 9       ;
; ped_control:pedestal_control_math|cnt2[4]~11                                                             ; 9       ;
; bufer_out_line:bufer_out_line|cnt1[9]~9                                                                  ; 9       ;
; ped_control:pedestal_control_math|cnt_frame[6]~16                                                        ; 9       ;
; uart_out:uart|OUT_UART[5]~14                                                                             ; 9       ;
; uart_out:uart|ID_BYTE[11]                                                                                ; 9       ;
; ped_control:pedestal_control_math|row_addr[9]~0                                                          ; 9       ;
; ped_control:pedestal_control_math|Selector16~0                                                           ; 9       ;
; ped_control:pedestal_control_math|Add5~18                                                                ; 9       ;
; memory_control:memory_control|C_ROW_ADDRESS[4]~12                                                        ; 9       ;
; uart_out:uart|state.S_TX_ID_FRAME                                                                        ; 9       ;
; sdram_sdram:sdram|r_address[7]~0                                                                         ; 9       ;
; sdram_sdram:sdram|always0~2                                                                              ; 9       ;
; sdram_sdram:sdram|r_cnt_pix[7]                                                                           ; 9       ;
; control:control|Decoder0~6                                                                               ; 8       ;
; control:control|Decoder0~4                                                                               ; 8       ;
; ped_control:pedestal_control_math|cnt_frame[7]~18                                                        ; 8       ;
; ped_control:pedestal_control_math|cnt_frame[4]~clear_lut                                                 ; 8       ;
; contrast:contrast|mult_rezult_contrast[0]~1                                                              ; 8       ;
; ped_control:pedestal_control_math|state.write_s                                                          ; 8       ;
; uart_out:uart|cnt[7]~21                                                                                  ; 8       ;
; uart_out:uart|cnt[7]~20                                                                                  ; 8       ;
; sdram_sdram:sdram|always0~11                                                                             ; 8       ;
; uart_out:uart|state.S_READ_UP                                                                            ; 8       ;
; uart_out:uart|state.S_TX_ID_ROW                                                                          ; 8       ;
; sdram_sdram:sdram|Equal7~0                                                                               ; 8       ;
; SPIslave:SPI|dataOUT[0]                                                                                  ; 8       ;
; sdram_sdram:sdram|r_bank[1]                                                                              ; 8       ;
; memory_control:memory_control|RESET_CLK_OUT                                                              ; 8       ;
; top_cnt:top_counter|vertical[5]                                                                          ; 8       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[11]                     ; 8       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[10]                     ; 8       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[9]                      ; 8       ;
; simulate_bol:simulate|shift_datavalid[9]~5                                                               ; 7       ;
; memory_control:memory_control|RESET_CLK_PED                                                              ; 7       ;
; contrast:contrast|mult_contrast[0]~11                                                                    ; 7       ;
; ped_control:pedestal_control_math|cnt_frame[0]~head_lut                                                  ; 7       ;
; output_module:output_module|READ_EN~0                                                                    ; 7       ;
; uart_out:uart|OUT_UART[1]~12                                                                             ; 7       ;
; sdram_sdram:sdram|r_address[7]~8                                                                         ; 7       ;
; sdram_sdram:sdram|r_address[7]~2                                                                         ; 7       ;
; memory_control:memory_control|WideNor3~0                                                                 ; 7       ;
; uart_out:uart|state.S_TX_NUMB_ROW                                                                        ; 7       ;
; uart_out:uart|OUT_UART[1]~6                                                                              ; 7       ;
; sdram_sdram:sdram|always0~3                                                                              ; 7       ;
; bol_640_control:bol_640_control|Equal0~1                                                                 ; 7       ;
; SPIslave:SPI|dataOUT[8]                                                                                  ; 7       ;
; beaten_pix:beaten_pixel|prev_value[0]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[1]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[2]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[3]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[4]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[5]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[6]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[7]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[8]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[9]                                                                    ; 7       ;
; beaten_pix:beaten_pixel|prev_value[10]                                                                   ; 7       ;
; beaten_pix:beaten_pixel|prev_value[11]                                                                   ; 7       ;
; beaten_pix:beaten_pixel|prev_value[12]                                                                   ; 7       ;
; beaten_pix:beaten_pixel|prev_value[13]                                                                   ; 7       ;
; bufer_ped:BUFER_PED|cnt1[9]                                                                              ; 7       ;
; bufer_ped:BUFER_PED|cnt1[8]                                                                              ; 7       ;
; bufer_ped:BUFER_PED|cnt1[7]                                                                              ; 7       ;
; bufer_ped:BUFER_PED|cnt1[6]                                                                              ; 7       ;
; bufer_ped:BUFER_PED|cnt1[5]                                                                              ; 7       ;
; bufer_in_one_line:buf_in1|cnt1[8]                                                                        ; 7       ;
; bufer_out_line:bufer_out_line|cnt1[9]                                                                    ; 7       ;
; bufer_out_line:bufer_out_line|cnt1[8]                                                                    ; 7       ;
; bufer_out_line:bufer_out_line|cnt1[7]                                                                    ; 7       ;
; bufer_out_line:bufer_out_line|cnt1[6]                                                                    ; 7       ;
; bufer_out_line:bufer_out_line|cnt1[5]                                                                    ; 7       ;
; bol_640_control:bol_640_control|cnt[8]                                                                   ; 7       ;
; bol_640_control:bol_640_control|cnt[6]                                                                   ; 7       ;
; simulate_bol:simulate|shift_datavalid[10]~7                                                              ; 6       ;
; control:control|Decoder0~5                                                                               ; 6       ;
; bol_640_control:bol_640_control|cnt_write[5]~9                                                           ; 6       ;
; top_cnt:top_counter|change                                                                               ; 6       ;
; uart_out:uart|BUF_CHANGE                                                                                 ; 6       ;
; memory_control:memory_control|state~45                                                                   ; 6       ;
; uart_out:uart|state.S_WAIT_TWO                                                                           ; 6       ;
; sdram_sdram:sdram|r_init_counter[0]                                                                      ; 6       ;
; sdram_sdram:sdram|Selector7~0                                                                            ; 6       ;
; sdram_sdram:sdram|r_address[10]                                                                          ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[22]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[13]           ; 6       ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[12]           ; 6       ;
; bufer_ped:BUFER_PED|cnt1[4]                                                                              ; 6       ;
; bufer_ped:BUFER_PED|cnt1[3]                                                                              ; 6       ;
; bufer_ped:BUFER_PED|cnt1[2]                                                                              ; 6       ;
; bufer_ped:BUFER_PED|cnt1[1]                                                                              ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[7]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[6]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[5]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[4]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[3]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[2]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[1]                                                                        ; 6       ;
; bufer_in_one_line:buf_in1|cnt1[0]                                                                        ; 6       ;
; bufer_out_line:bufer_out_line|cnt1[4]                                                                    ; 6       ;
; bufer_out_line:bufer_out_line|cnt1[3]                                                                    ; 6       ;
; bufer_out_line:bufer_out_line|cnt1[2]                                                                    ; 6       ;
; bufer_out_line:bufer_out_line|cnt1[1]                                                                    ; 6       ;
; uart_out:uart|cnt_row[9]                                                                                 ; 6       ;
; uart_out:uart|cnt_wait[15]                                                                               ; 6       ;
; sdram_sdram:sdram|r_cnt_pix[0]                                                                           ; 6       ;
; top_cnt:top_counter|horizontal[7]                                                                        ; 6       ;
; top_cnt:top_counter|vertical[9]                                                                          ; 6       ;
; bol_640_control:bol_640_control|cnt[0]                                                                   ; 6       ;
; bol_640_control:bol_640_control|cnt_row[9]                                                               ; 6       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[13]                     ; 6       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[12]                     ; 6       ;
; uart_out:uart|OUT_UART[18]~16                                                                            ; 5       ;
; bufer_ped:BUFER_PED|Add2~29                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~26                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~23                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~20                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~17                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~14                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~11                                                                              ; 5       ;
; bufer_ped:BUFER_PED|Add2~8                                                                               ; 5       ;
; bufer_ped:BUFER_PED|Add2~5                                                                               ; 5       ;
; bufer_ped:BUFER_PED|Add2~2                                                                               ; 5       ;
; bufer_in_one_line:buf_in2|comb~1                                                                         ; 5       ;
; bufer_in_one_line:buf_in2|comb~0                                                                         ; 5       ;
; memory_control:memory_control|RESET_CLK_MATH_PED                                                         ; 5       ;
; bufer_out_line:bufer_out_line|Add2~29                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~26                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~23                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~20                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~17                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~14                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~11                                                                    ; 5       ;
; bufer_out_line:bufer_out_line|Add2~8                                                                     ; 5       ;
; bufer_out_line:bufer_out_line|Add2~5                                                                     ; 5       ;
; bufer_out_line:bufer_out_line|Add2~2                                                                     ; 5       ;
; memory_control:memory_control|state~41                                                                   ; 5       ;
; ped_control:pedestal_control_math|state.request_write_s                                                  ; 5       ;
; memory_control:memory_control|state~33                                                                   ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[28] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[27] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[26] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[25] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[24] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[23] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[22] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[21] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[20] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[19] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[18] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[17] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[16] ; 5       ;
; lpm_add_sub1:lpm_add_sub1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_8pj:auto_generated|pipeline_dffe[15] ; 5       ;
; bol_640_control:bol_640_control|Add1~3                                                                   ; 5       ;
; sdram_sdram:sdram|r_address[5]~16                                                                        ; 5       ;
; sdram_sdram:sdram|Selector17~4                                                                           ; 5       ;
; uart_out:uart|state.S_WAIT_FERST                                                                         ; 5       ;
; uart_out:uart|OUT_UART[1]~7                                                                              ; 5       ;
; uart_out:uart|state.S_READ_DOWN                                                                          ; 5       ;
; sdram_sdram:sdram|LessThan0~0                                                                            ; 5       ;
; sdram_sdram:sdram|always0~10                                                                             ; 5       ;
; sdram_sdram:sdram|Equal7~3                                                                               ; 5       ;
; sdram_sdram:sdram|Selector6~2                                                                            ; 5       ;
; sdram_sdram:sdram|Selector2~0                                                                            ; 5       ;
; sdram_sdram:sdram|r_rf_pending                                                                           ; 5       ;
; SPIslave:SPI|dataOUT[15]                                                                                 ; 5       ;
; jet:rgb|R[6]~17                                                                                          ; 5       ;
; jet:rgb|R[6]~16                                                                                          ; 5       ;
; jet:rgb|R[6]~15                                                                                          ; 5       ;
; sdram_sdram:sdram|r_bank[0]                                                                              ; 5       ;
; jet:rgb|B[3]~17                                                                                          ; 5       ;
; jet:rgb|B[3]~16                                                                                          ; 5       ;
; jet:rgb|B[3]~15                                                                                          ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[22]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[13]           ; 5       ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[12]           ; 5       ;
; uart_out:uart|cnt_row[5]                                                                                 ; 5       ;
; uart_out:uart|cnt_wait[14]                                                                               ; 5       ;
; sdram_sdram:sdram|r_init_counter[7]                                                                      ; 5       ;
; sdram_sdram:sdram|r_init_counter[1]                                                                      ; 5       ;
; top_cnt:top_counter|horizontal[4]                                                                        ; 5       ;
; top_cnt:top_counter|horizontal[6]                                                                        ; 5       ;
; top_cnt:top_counter|horizontal[5]                                                                        ; 5       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[8]                      ; 5       ;
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[7]                      ; 5       ;
; bol_640_control:bol_640_control|BL_INT                                                                   ; 5       ;
; bufer_ped:BUFER_PED|comb~5                                                                               ; 4       ;
; bufer_ped:BUFER_PED|comb~4                                                                               ; 4       ;
; bufer_out_line:bufer_out_line|comb~5                                                                     ; 4       ;
; bufer_out_line:bufer_out_line|comb~4                                                                     ; 4       ;
; memory_control:memory_control|state~82                                                                   ; 4       ;
; simulate_bol:simulate|shift_datavalid[10]~clear_lut                                                      ; 4       ;
; simulate_bol:simulate|cnt_pix[4]                                                                         ; 4       ;
; memory_control:memory_control|CAN_PED[13]~13                                                             ; 4       ;
; memory_control:memory_control|CAN_PED[12]~12                                                             ; 4       ;
; memory_control:memory_control|CAN_PED[11]~11                                                             ; 4       ;
; memory_control:memory_control|CAN_PED[10]~10                                                             ; 4       ;
; memory_control:memory_control|CAN_PED[9]~9                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[8]~8                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[7]~7                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[6]~6                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[5]~5                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[4]~4                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[3]~3                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[2]~2                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[1]~1                                                               ; 4       ;
; memory_control:memory_control|CAN_PED[0]~0                                                               ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[0]~13                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[0]~13                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[1]~12                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[1]~12                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[2]~11                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[2]~11                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[3]~10                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[3]~10                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[4]~9                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[4]~9                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[5]~8                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[5]~8                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[6]~7                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[6]~7                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[7]~6                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[7]~6                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[8]~5                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[8]~5                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[9]~4                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[9]~4                                                                    ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[10]~3                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[10]~3                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[11]~2                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[11]~2                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[12]~1                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[12]~1                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC2[13]~0                                                                   ; 4       ;
; beaten_pix:beaten_pixel|OUT_ADC1[13]~0                                                                   ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[5]~head_lut                                                  ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[6]~head_lut                                                  ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[7]~head_lut                                                  ; 4       ;
; contrast:contrast|mult_contrast[0]~7                                                                     ; 4       ;
; memory_control:memory_control|CAN_OUT[13]~13                                                             ; 4       ;
; memory_control:memory_control|CAN_OUT[12]~12                                                             ; 4       ;
; memory_control:memory_control|CAN_OUT[11]~11                                                             ; 4       ;
; memory_control:memory_control|CAN_OUT[10]~10                                                             ; 4       ;
; memory_control:memory_control|CAN_OUT[9]~9                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[8]~8                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[7]~7                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[6]~6                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[5]~5                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[4]~4                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[3]~3                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[2]~2                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[1]~1                                                               ; 4       ;
; memory_control:memory_control|CAN_OUT[0]~0                                                               ; 4       ;
; control:control|Decoder0~2                                                                               ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[1]~head_lut                                                  ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[2]~head_lut                                                  ; 4       ;
; VGA:vga|always0~1                                                                                        ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[3]~head_lut                                                  ; 4       ;
; uart_out:uart|READ_IN_EN                                                                                 ; 4       ;
; ped_control:pedestal_control_math|cnt_frame[4]~head_lut                                                  ; 4       ;
; uart_out:uart|Selector12~1                                                                               ; 4       ;
; reset_all:RESET|cnt[0]                                                                                   ; 4       ;
; ped_control:pedestal_control_math|row_addr[1]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[2]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[3]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[4]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[5]                                                            ; 4       ;
; sdram_sdram:sdram|Selector18~2                                                                           ; 4       ;
; ped_control:pedestal_control_math|row_addr[6]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[7]                                                            ; 4       ;
; ped_control:pedestal_control_math|row_addr[8]                                                            ; 4       ;
; memory_control:memory_control|WideNor3~1                                                                 ; 4       ;
; ped_control:pedestal_control_math|row_addr[9]                                                            ; 4       ;
; sdram_sdram:sdram|Decoder0~0                                                                             ; 4       ;
; sdram_sdram:sdram|Selector3~5                                                                            ; 4       ;
; uart_out:uart|state~45                                                                                   ; 4       ;
; uart_out:uart|Selector65~0                                                                               ; 4       ;
; uart_out:uart|LessThan0~0                                                                                ; 4       ;
; uart_out:uart|OUT_UART[0]~8                                                                              ; 4       ;
; sdram_sdram:sdram|r_state~4                                                                              ; 4       ;
; sdram_sdram:sdram|Equal7~1                                                                               ; 4       ;
; sdram_sdram:sdram|Selector3~4                                                                            ; 4       ;
; sdram_sdram:sdram|Selector1~0                                                                            ; 4       ;
; dev2:dev2|CLK                                                                                            ; 4       ;
; VGA:vga|always0~0                                                                                        ; 4       ;
; bol_640_control:bol_640_control|Equal1~2                                                                 ; 4       ;
; SPIslave:SPI|dataOUT[9]                                                                                  ; 4       ;
; SPIslave:SPI|dataOUT[12]                                                                                 ; 4       ;
; bol_640_control:bol_640_control|BL_RESET                                                                 ; 4       ;
; memory_control:memory_control|RESET_CLK_IN                                                               ; 4       ;
; reset_all:RESET|cnt[4]                                                                                   ; 4       ;
; reset_all:RESET|cnt[3]                                                                                   ; 4       ;
; reset_all:RESET|cnt[11]                                                                                  ; 4       ;
; reset_all:RESET|cnt[10]                                                                                  ; 4       ;
; reset_all:RESET|cnt[8]                                                                                   ; 4       ;
; reset_all:RESET|cnt[7]                                                                                   ; 4       ;
; reset_all:RESET|cnt[5]                                                                                   ; 4       ;
; reset_all:RESET|cnt[2]                                                                                   ; 4       ;
; uart_out:uart|cnt_pix[9]                                                                                 ; 4       ;
; uart_out:uart|cnt_pix[8]                                                                                 ; 4       ;
; uart_out:uart|cnt_pix[7]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[8]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[7]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[6]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[4]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[3]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[2]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[1]                                                                                 ; 4       ;
; uart_out:uart|cnt_row[0]                                                                                 ; 4       ;
; uart_out:uart|cnt_wait[9]                                                                                ; 4       ;
; uart_out:uart|cnt_wait[6]                                                                                ; 4       ;
; uart_out:uart|cnt_wait[5]                                                                                ; 4       ;
; uart_out:uart|cnt_wait[8]                                                                                ; 4       ;
; uart_out:uart|cnt_wait[7]                                                                                ; 4       ;
; sdram_sdram:sdram|r_cnt_pix[5]                                                                           ; 4       ;
; top_cnt:top_counter|vertical[4]                                                                          ; 4       ;
; top_cnt:top_counter|vertical[3]                                                                          ; 4       ;
; top_cnt:top_counter|vertical[2]                                                                          ; 4       ;
; bol_640_control:bol_640_control|cnt[1]                                                                   ; 4       ;
; bol_640_control:bol_640_control|cnt_row[0]                                                               ; 4       ;
; bol_640_control:bol_640_control|cnt_row[8]                                                               ; 4       ;
; bol_640_control:bol_640_control|cnt_row[7]                                                               ; 4       ;
; bol_640_control:bol_640_control|cnt_row[6]                                                               ; 4       ;
; bol_640_control:bol_640_control|cnt_row[5]                                                               ; 4       ;
; bol_640_control:bol_640_control|cnt_row[1]                                                               ; 4       ;
; bol_640_control:bol_640_control|dalay_shift[13]~_wirecell                                                ; 3       ;
; ~GND                                                                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[5]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[6]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[7]~latch                                                     ; 3       ;
; contrast:contrast|state.idle_s~latch                                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[0]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[1]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[2]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[3]~latch                                                     ; 3       ;
; ped_control:pedestal_control_math|cnt_frame[4]~latch                                                     ; 3       ;
; memory_control:memory_control|WideNor0                                                                   ; 3       ;
; simulate_bol:simulate|shift[0]                                                                           ; 3       ;
; simulate_bol:simulate|shift_datavalid[0]                                                                 ; 3       ;
; simulate_bol:simulate|datavalid_start                                                                    ; 3       ;
; simulate_bol:simulate|datavalid                                                                          ; 3       ;
; beaten_pix:beaten_pixel|state.idle                                                                       ; 3       ;
; bufer_in_one_line:buf_in2|cnt2[0]                                                                        ; 3       ;
; bufer_in_one_line:buf_in1|cnt2[0]                                                                        ; 3       ;
; bidirec:bidirec|b[13]                                                                                    ; 3       ;
; bidirec:bidirec|b[12]                                                                                    ; 3       ;
; bidirec:bidirec|b[11]                                                                                    ; 3       ;
; bidirec:bidirec|b[10]                                                                                    ; 3       ;
; bidirec:bidirec|b[9]                                                                                     ; 3       ;
; bidirec:bidirec|b[8]                                                                                     ; 3       ;
; bidirec:bidirec|b[7]                                                                                     ; 3       ;
; bidirec:bidirec|b[6]                                                                                     ; 3       ;
; bidirec:bidirec|b[5]                                                                                     ; 3       ;
; bidirec:bidirec|b[4]                                                                                     ; 3       ;
; bidirec:bidirec|b[3]                                                                                     ; 3       ;
; bidirec:bidirec|b[2]                                                                                     ; 3       ;
; bidirec:bidirec|b[1]                                                                                     ; 3       ;
; bidirec:bidirec|b[0]                                                                                     ; 3       ;
; uart_out:uart|ID_BYTE[2]                                                                                 ; 3       ;
; sdram_sdram:sdram|DRAM_INOUT~1                                                                           ; 3       ;
; SPIslave:SPI|dataOUT[4]                                                                                  ; 3       ;
; SPIslave:SPI|dataOUT[5]                                                                                  ; 3       ;
; SPIslave:SPI|dataOUT[1]                                                                                  ; 3       ;
; SPIslave:SPI|dataOUT[2]                                                                                  ; 3       ;
; SPIslave:SPI|dataOUT[3]                                                                                  ; 3       ;
; contrast:contrast|mult_contrast[0]                                                                       ; 3       ;
; contrast:contrast|min[13]                                                                                ; 3       ;
; contrast:contrast|min[12]                                                                                ; 3       ;
; contrast:contrast|min[11]                                                                                ; 3       ;
; contrast:contrast|min[10]                                                                                ; 3       ;
; contrast:contrast|min[9]                                                                                 ; 3       ;
; contrast:contrast|min[8]                                                                                 ; 3       ;
; contrast:contrast|min[7]                                                                                 ; 3       ;
; contrast:contrast|min[6]                                                                                 ; 3       ;
; contrast:contrast|min[5]                                                                                 ; 3       ;
; contrast:contrast|min[4]                                                                                 ; 3       ;
; contrast:contrast|min[3]                                                                                 ; 3       ;
; contrast:contrast|min[2]                                                                                 ; 3       ;
; contrast:contrast|min[1]                                                                                 ; 3       ;
; contrast:contrast|min[0]                                                                                 ; 3       ;
; ped_control:pedestal_control_math|LessThan2~2                                                            ; 3       ;
; VGA:vga|always0~4                                                                                        ; 3       ;
; memory_control:memory_control|state~49                                                                   ; 3       ;
; ped_control:pedestal_control_math|state.request_read_s                                                   ; 3       ;
; VGA:vga|READ_OUT_EN                                                                                      ; 3       ;
; bufer_out_line:bufer_out_line|out[13]                                                                    ; 3       ;
; bufer_out_line:bufer_out_line|out[12]                                                                    ; 3       ;
; bufer_out_line:bufer_out_line|out[11]                                                                    ; 3       ;
; bufer_out_line:bufer_out_line|out[10]                                                                    ; 3       ;
; bufer_out_line:bufer_out_line|out[9]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[8]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[7]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[6]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[5]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[4]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[3]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[2]                                                                     ; 3       ;
; bufer_out_line:bufer_out_line|out[1]                                                                     ; 3       ;
; dev16:dev16|cnt[0]                                                                                       ; 3       ;
; dev16:dev16|cnt[1]                                                                                       ; 3       ;
; uart_out:uart|LessThan5~1                                                                                ; 3       ;
; bufer_out_line:bufer_out_line|out[0]                                                                     ; 3       ;
; sdram_sdram:sdram|Selector3~8                                                                            ; 3       ;
; control:control|out_enable~2                                                                             ; 3       ;
; memory_control:memory_control|C_BANK[0]~7                                                                ; 3       ;
; sdram_sdram:sdram|Selector24~3                                                                           ; 3       ;
; memory_control:memory_control|C_BANK[1]~6                                                                ; 3       ;
; memory_control:memory_control|Equal1~1                                                                   ; 3       ;
; control:control|mode_work[8]                                                                             ; 3       ;
; control:control|mode_work[9]                                                                             ; 3       ;
; sdram_sdram:sdram|Selector12~13                                                                          ; 3       ;
; sdram_sdram:sdram|Selector12~3                                                                           ; 3       ;
; sdram_sdram:sdram|Selector12~1                                                                           ; 3       ;
; sdram_sdram:sdram|Selector12~0                                                                           ; 3       ;
; memory_control:memory_control|C_ROW_ADDRESS[10]~9                                                        ; 3       ;
; memory_control:memory_control|C_BANK~3                                                                   ; 3       ;
; memory_control:memory_control|C_BANK~2                                                                   ; 3       ;
; VGA:vga|LessThan8~0                                                                                      ; 3       ;
; uart_out:uart|LessThan2~2                                                                                ; 3       ;
; uart_out:uart|state.S_READ_FIRST_ROW_DOWN                                                                ; 3       ;
; uart_out:uart|state.S_READ_FIRST_ROW_UP                                                                  ; 3       ;
; uart_out:uart|state.S_RESET_DOWN                                                                         ; 3       ;
; uart_out:uart|state.S_RESET_UP                                                                           ; 3       ;
; uart_out:uart|LessThan1~3                                                                                ; 3       ;
; dev16:dev16|mean                                                                                         ; 3       ;
; sdram_sdram:sdram|Selector1~1                                                                            ; 3       ;
; sdram_sdram:sdram|Equal2~4                                                                               ; 3       ;
; sdram_sdram:sdram|r_state~0                                                                              ; 3       ;
; sdram_sdram:sdram|Equal5~0                                                                               ; 3       ;
; sdram_sdram:sdram|Equal2~2                                                                               ; 3       ;
; sdram_sdram:sdram|Selector38~0                                                                           ; 3       ;
; bol_640_control:bol_640_control|Equal6~0                                                                 ; 3       ;
; bol_640_control:bol_640_control|always0~2                                                                ; 3       ;
; bol_640_control:bol_640_control|Equal3~0                                                                 ; 3       ;
; bol_640_control:bol_640_control|Equal1~3                                                                 ; 3       ;
; bol_640_control:bol_640_control|LessThan1~0                                                              ; 3       ;
; SPIslave:SPI|state[2]                                                                                    ; 3       ;
; control:control|Decoder0~0                                                                               ; 3       ;
; SPIslave:SPI|dataOUT[14]                                                                                 ; 3       ;
; simulate_bol:simulate|cnt_pix[13]                                                                        ; 3       ;
; simulate_bol:simulate|cnt_pix[12]                                                                        ; 3       ;
; simulate_bol:simulate|cnt_pix[11]                                                                        ; 3       ;
; simulate_bol:simulate|cnt_pix[10]                                                                        ; 3       ;
; simulate_bol:simulate|cnt_pix[9]                                                                         ; 3       ;
; simulate_bol:simulate|cnt_pix[8]                                                                         ; 3       ;
; simulate_bol:simulate|cnt_pix[7]                                                                         ; 3       ;
; simulate_bol:simulate|cnt_pix[6]                                                                         ; 3       ;
; simulate_bol:simulate|cnt_pix[5]                                                                         ; 3       ;
; bufer_in_one_line:buf_in2|Add1~14                                                                        ; 3       ;
; bufer_in_one_line:buf_in2|Add1~12                                                                        ; 3       ;
; bufer_in_one_line:buf_in2|Add1~10                                                                        ; 3       ;
; bufer_in_one_line:buf_in2|Add1~8                                                                         ; 3       ;
; bufer_in_one_line:buf_in2|Add1~6                                                                         ; 3       ;
; bufer_in_one_line:buf_in2|Add1~4                                                                         ; 3       ;
; bufer_in_one_line:buf_in2|Add1~2                                                                         ; 3       ;
; bufer_in_one_line:buf_in2|Add1~0                                                                         ; 3       ;
; bufer_in_one_line:buf_in1|Add1~14                                                                        ; 3       ;
; bufer_in_one_line:buf_in1|Add1~12                                                                        ; 3       ;
; bufer_in_one_line:buf_in1|Add1~10                                                                        ; 3       ;
; bufer_in_one_line:buf_in1|Add1~8                                                                         ; 3       ;
; bufer_in_one_line:buf_in1|Add1~6                                                                         ; 3       ;
; bufer_in_one_line:buf_in1|Add1~4                                                                         ; 3       ;
; bufer_in_one_line:buf_in1|Add1~2                                                                         ; 3       ;
; bufer_in_one_line:buf_in1|Add1~0                                                                         ; 3       ;
; ped_control:pedestal_control_math|cnt2[9]                                                                ; 3       ;
; ped_control:pedestal_control_math|cnt2[8]                                                                ; 3       ;
; ped_control:pedestal_control_math|cnt2[7]                                                                ; 3       ;
; ped_control:pedestal_control_math|cnt2[6]                                                                ; 3       ;
; ped_control:pedestal_control_math|cnt2[1]                                                                ; 3       ;
; bol_640_control:bol_640_control|cnt_write[5]                                                             ; 3       ;
; bol_640_control:bol_640_control|cnt_write[4]                                                             ; 3       ;
; bol_640_control:bol_640_control|cnt_write[3]                                                             ; 3       ;
; bol_640_control:bol_640_control|cnt_write[1]                                                             ; 3       ;
; bol_640_control:bol_640_control|cnt_write[2]                                                             ; 3       ;
; bol_640_control:bol_640_control|cnt_write[0]                                                             ; 3       ;
; contrast:contrast|average[19]                                                                            ; 3       ;
; contrast:contrast|average[18]                                                                            ; 3       ;
; contrast:contrast|average[17]                                                                            ; 3       ;
; reset_all:RESET|cnt[9]                                                                                   ; 3       ;
; reset_all:RESET|cnt[6]                                                                                   ; 3       ;
; reset_all:RESET|cnt[1]                                                                                   ; 3       ;
; top_cnt:top_counter|vertical[1]                                                                          ; 3       ;
; top_cnt:top_counter|vertical[0]                                                                          ; 3       ;
; uart_out:uart|cnt_pix[6]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[5]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[4]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[3]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[2]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[1]                                                                                 ; 3       ;
; uart_out:uart|cnt_pix[0]                                                                                 ; 3       ;
; uart_out:uart|cnt_wait[4]                                                                                ; 3       ;
; uart_out:uart|cnt_wait[3]                                                                                ; 3       ;
; uart_out:uart|cnt[4]                                                                                     ; 3       ;
; uart_out:uart|cnt[1]                                                                                     ; 3       ;
; uart_out:uart|cnt[0]                                                                                     ; 3       ;
; uart_out:uart|cnt[7]                                                                                     ; 3       ;
; uart_out:uart|cnt[6]                                                                                     ; 3       ;
; uart_out:uart|cnt[5]                                                                                     ; 3       ;
; sdram_sdram:sdram|r_init_counter[3]                                                                      ; 3       ;
; sdram_sdram:sdram|r_init_counter[2]                                                                      ; 3       ;
; sdram_sdram:sdram|r_init_counter[14]                                                                     ; 3       ;
; sdram_sdram:sdram|r_init_counter[13]                                                                     ; 3       ;
; sdram_sdram:sdram|r_init_counter[12]                                                                     ; 3       ;
; sdram_sdram:sdram|r_cnt_pix[2]                                                                           ; 3       ;
; sdram_sdram:sdram|r_cnt_pix[3]                                                                           ; 3       ;
; sdram_sdram:sdram|r_cnt_pix[4]                                                                           ; 3       ;
; top_cnt:top_counter|horizontal[9]                                                                        ; 3       ;
; top_cnt:top_counter|horizontal[8]                                                                        ; 3       ;
; top_cnt:top_counter|horizontal[3]                                                                        ; 3       ;
; top_cnt:top_counter|horizontal[2]                                                                        ; 3       ;
; top_cnt:top_counter|horizontal[1]                                                                        ; 3       ;
; top_cnt:top_counter|horizontal[0]                                                                        ; 3       ;
; top_cnt:top_counter|vertical[8]                                                                          ; 3       ;
; top_cnt:top_counter|vertical[7]                                                                          ; 3       ;
; top_cnt:top_counter|vertical[6]                                                                          ; 3       ;
; bol_640_control:bol_640_control|cnt[4]                                                                   ; 3       ;
; bol_640_control:bol_640_control|cnt[2]                                                                   ; 3       ;
; bol_640_control:bol_640_control|cnt_row[4]                                                               ; 3       ;
; bol_640_control:bol_640_control|cnt_row[3]                                                               ; 3       ;
; bol_640_control:bol_640_control|cnt_row[2]                                                               ; 3       ;
; CLOCK_50~input                                                                                           ; 2       ;
; bufer_in_one_line:buf_in2|cnt2[0]~_wirecell                                                              ; 2       ;
; bufer_in_one_line:buf_in1|cnt2[0]~_wirecell                                                              ; 2       ;
; average:average|count_out[13]                                                                            ; 2       ;
; average:average|count_out[12]                                                                            ; 2       ;
; average:average|count_out[11]                                                                            ; 2       ;
; average:average|count_out[10]                                                                            ; 2       ;
; average:average|count_out[9]                                                                             ; 2       ;
; average:average|count_out[8]                                                                             ; 2       ;
; average:average|count_out[7]                                                                             ; 2       ;
; average:average|count_out[6]                                                                             ; 2       ;
; average:average|count_out[5]                                                                             ; 2       ;
; average:average|count_out[4]                                                                             ; 2       ;
; average:average|count_out[3]                                                                             ; 2       ;
; average:average|count_out[2]                                                                             ; 2       ;
; average:average|count_out[1]                                                                             ; 2       ;
; average:average|count_out[0]                                                                             ; 2       ;
; contrast:contrast|razn[0]                                                                                ; 2       ;
; contrast:contrast|razn[1]                                                                                ; 2       ;
; contrast:contrast|razn[2]                                                                                ; 2       ;
; contrast:contrast|razn[3]                                                                                ; 2       ;
; contrast:contrast|razn[4]                                                                                ; 2       ;
; contrast:contrast|razn[5]                                                                                ; 2       ;
; contrast:contrast|razn[6]                                                                                ; 2       ;
; contrast:contrast|razn[7]                                                                                ; 2       ;
; contrast:contrast|razn[8]                                                                                ; 2       ;
; contrast:contrast|razn[9]                                                                                ; 2       ;
; contrast:contrast|razn[10]                                                                               ; 2       ;
; contrast:contrast|razn[11]                                                                               ; 2       ;
; contrast:contrast|razn[12]                                                                               ; 2       ;
; contrast:contrast|razn[13]                                                                               ; 2       ;
; contrast:contrast|min_out[13]                                                                            ; 2       ;
; contrast:contrast|min_out[12]                                                                            ; 2       ;
; contrast:contrast|min_out[11]                                                                            ; 2       ;
; contrast:contrast|min_out[10]                                                                            ; 2       ;
; contrast:contrast|min_out[9]                                                                             ; 2       ;
; contrast:contrast|min_out[8]                                                                             ; 2       ;
; contrast:contrast|min_out[7]                                                                             ; 2       ;
; contrast:contrast|min_out[6]                                                                             ; 2       ;
; contrast:contrast|min_out[5]                                                                             ; 2       ;
; contrast:contrast|min_out[4]                                                                             ; 2       ;
; contrast:contrast|min_out[3]                                                                             ; 2       ;
; contrast:contrast|min_out[2]                                                                             ; 2       ;
; contrast:contrast|min_out[1]                                                                             ; 2       ;
; contrast:contrast|min_out[0]                                                                             ; 2       ;
; memory_control:memory_control|C_ROW_ADDRESS[10]~31                                                       ; 2       ;
; simulate_bol:simulate|shift_datavalid[8]~head_lut                                                        ; 2       ;
; simulate_bol:simulate|shift_datavalid[2]~head_lut                                                        ; 2       ;
; simulate_bol:simulate|shift_datavalid[5]~head_lut                                                        ; 2       ;
; simulate_bol:simulate|shift_datavalid[10]~head_lut                                                       ; 2       ;
; uart_out:uart|OUT_UART[19]                                                                               ; 2       ;
; simulate_bol:simulate|shift_datavalid[6]                                                                 ; 2       ;
; simulate_bol:simulate|shift_datavalid[1]                                                                 ; 2       ;
; simulate_bol:simulate|shift_datavalid[3]                                                                 ; 2       ;
; simulate_bol:simulate|shift_datavalid[4]                                                                 ; 2       ;
; simulate_bol:simulate|shift_datavalid[7]                                                                 ; 2       ;
; simulate_bol:simulate|shift_datavalid[9]                                                                 ; 2       ;
; uart_out:uart|OUT_UART[14]                                                                               ; 2       ;
; uart_out:uart|OUT_UART[13]                                                                               ; 2       ;
; adc_control:ADC|adc_reg4[5]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[5]                                                                              ; 2       ;
; adc_control:ADC|adc_reg4[4]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[4]                                                                              ; 2       ;
; adc_control:ADC|adc_reg4[3]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[3]                                                                              ; 2       ;
; adc_control:ADC|adc_reg4[2]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[2]                                                                              ; 2       ;
; adc_control:ADC|adc_reg4[1]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[1]                                                                              ; 2       ;
; adc_control:ADC|adc_reg4[0]                                                                              ; 2       ;
; adc_control:ADC|adc_reg2[0]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[5]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[5]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[4]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[4]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[3]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[3]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[2]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[2]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[1]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[1]                                                                              ; 2       ;
; adc_control:ADC|adc_reg3[0]                                                                              ; 2       ;
; adc_control:ADC|adc_reg1[0]                                                                              ; 2       ;
; simulate_bol:simulate|Add4~9                                                                             ; 2       ;
; simulate_bol:simulate|Add4~8                                                                             ; 2       ;
; simulate_bol:simulate|Add4~7                                                                             ; 2       ;
; simulate_bol:simulate|Add4~6                                                                             ; 2       ;
; simulate_bol:simulate|Add4~5                                                                             ; 2       ;
; simulate_bol:simulate|Add4~4                                                                             ; 2       ;
; simulate_bol:simulate|Add4~3                                                                             ; 2       ;
; simulate_bol:simulate|Add4~2                                                                             ; 2       ;
; simulate_bol:simulate|Add4~1                                                                             ; 2       ;
; simulate_bol:simulate|Add4~0                                                                             ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT2[3]~3                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT2[2]~2                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT2[1]~1                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT2[0]~0                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[13]~13                                                              ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[12]~12                                                              ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[11]~11                                                              ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[10]~10                                                              ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[9]~9                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[8]~8                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[7]~7                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[6]~6                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[5]~5                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[4]~4                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[3]~3                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[2]~2                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[1]~1                                                                ; 2       ;
; switch_test_work_adc:inst11|ADC_OUT1[0]~0                                                                ; 2       ;
; beaten_pix:beaten_pixel|state.first                                                                      ; 2       ;
; uart_out:uart|ID_BYTE[5]                                                                                 ; 2       ;
; beaten_pix:beaten_pixel|input2[0]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[0]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[1]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[1]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[2]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[2]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[3]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[3]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[4]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[4]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[5]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[5]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[6]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[6]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[7]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[7]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[8]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[8]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[9]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input1[9]                                                                        ; 2       ;
; beaten_pix:beaten_pixel|input2[10]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input1[10]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input2[11]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input1[11]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input2[12]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input1[12]                                                                       ; 2       ;
; beaten_pix:beaten_pixel|input2[13]                                                                       ; 2       ;
; control:control|mode[18]                                                                                 ; 2       ;
; beaten_pix:beaten_pixel|state.second                                                                     ; 2       ;
; control:control|beaten_pix_level[0]                                                                      ; 2       ;
; control:control|beaten_pix_level[1]                                                                      ; 2       ;
; control:control|beaten_pix_level[2]                                                                      ; 2       ;
; control:control|beaten_pix_level[3]                                                                      ; 2       ;
; control:control|beaten_pix_level[4]                                                                      ; 2       ;
; control:control|beaten_pix_level[5]                                                                      ; 2       ;
; control:control|beaten_pix_level[6]                                                                      ; 2       ;
; control:control|beaten_pix_level[7]                                                                      ; 2       ;
; control:control|beaten_pix_level[8]                                                                      ; 2       ;
; control:control|beaten_pix_level[9]                                                                      ; 2       ;
; control:control|beaten_pix_level[10]                                                                     ; 2       ;
; control:control|beaten_pix_level[11]                                                                     ; 2       ;
; control:control|beaten_pix_level[12]                                                                     ; 2       ;
; control:control|beaten_pix_level[13]                                                                     ; 2       ;
; beaten_pix:beaten_pixel|input1[13]                                                                       ; 2       ;
; bufer_ped:BUFER_PED|bufer2~19                                                                            ; 2       ;
; bufer_ped:BUFER_PED|bufer2~17                                                                            ; 2       ;
; bufer_ped:BUFER_PED|cnt2[0]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[1]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[2]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[3]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[4]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[5]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[6]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[7]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[8]                                                                              ; 2       ;
; bufer_ped:BUFER_PED|cnt2[9]                                                                              ; 2       ;
; memory_control:memory_control|Selector11~2                                                               ; 2       ;
; bufer_in_one_line:buf_in2|bufer2~16                                                                      ; 2       ;
; bufer_in_one_line:buf_in2|bufer2~15                                                                      ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~30                                                           ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~29                                                           ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~28                                                           ; 2       ;
; contrast:contrast|max[0]                                                                                 ; 2       ;
; contrast:contrast|max[1]                                                                                 ; 2       ;
; contrast:contrast|max[2]                                                                                 ; 2       ;
; contrast:contrast|max[3]                                                                                 ; 2       ;
; contrast:contrast|max[4]                                                                                 ; 2       ;
; contrast:contrast|max[5]                                                                                 ; 2       ;
; contrast:contrast|max[6]                                                                                 ; 2       ;
; contrast:contrast|max[7]                                                                                 ; 2       ;
; contrast:contrast|max[8]                                                                                 ; 2       ;
; contrast:contrast|max[9]                                                                                 ; 2       ;
; contrast:contrast|max[10]                                                                                ; 2       ;
; contrast:contrast|max[11]                                                                                ; 2       ;
; contrast:contrast|max[12]                                                                                ; 2       ;
; contrast:contrast|max[13]                                                                                ; 2       ;
; memory_control:memory_control|RESET_CLK_OUT~3                                                            ; 2       ;
; memory_control:memory_control|Selector10~0                                                               ; 2       ;
; ped_control:pedestal_control_math|bufer~12819                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12818                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12817                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12816                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12815                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12814                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12813                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12812                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12811                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12810                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12809                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12808                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12807                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12806                                                            ; 2       ;
; ped_control:pedestal_control_math|bufer~12803                                                            ; 2       ;
; SPIslave:SPI|data[4]                                                                                     ; 2       ;
; SPIslave:SPI|data[5]                                                                                     ; 2       ;
; SPIslave:SPI|data[1]                                                                                     ; 2       ;
; SPIslave:SPI|data[2]                                                                                     ; 2       ;
; SPIslave:SPI|data[3]                                                                                     ; 2       ;
; contrast:contrast|state.idle_s~head_lut                                                                  ; 2       ;
; contrast:contrast|enable_shift[5]                                                                        ; 2       ;
; bufer_out_line:bufer_out_line|bufer2~19                                                                  ; 2       ;
; bufer_out_line:bufer_out_line|bufer2~17                                                                  ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[0]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[1]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[2]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[3]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[4]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[5]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[6]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[7]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[8]                                                                    ; 2       ;
; bufer_out_line:bufer_out_line|cnt2[9]                                                                    ; 2       ;
; SPIslave:SPI|data[6]                                                                                     ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~24                                                           ; 2       ;
; SPIslave:SPI|dataOUT[6]                                                                                  ; 2       ;
; SPIslave:SPI|dataOUT[7]                                                                                  ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~23                                                           ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~22                                                           ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~21                                                           ; 2       ;
; ped_control:pedestal_control_math|cnt_frame~19                                                           ; 2       ;
; ped_control:pedestal_control_math|state~27                                                               ; 2       ;
; ped_control:pedestal_control_math|state.stop_s                                                           ; 2       ;
; ped_control:pedestal_control_math|state.start_s                                                          ; 2       ;
; ped_control:pedestal_control_math|state~26                                                               ; 2       ;
; ped_control:pedestal_control_math|cnt_frame[6]~14                                                        ; 2       ;
; control:control|mode[20]                                                                                 ; 2       ;
; SPIslave:SPI|data[7]                                                                                     ; 2       ;
; SPIslave:SPI|count[0]                                                                                    ; 2       ;
; ped_control:pedestal_control_math|state.0000000000                                                       ; 2       ;
; memory_control:memory_control|state~59                                                                   ; 2       ;
; VGA:vga|always0~3                                                                                        ; 2       ;
; VGA:vga|Equal0~1                                                                                         ; 2       ;
; memory_control:memory_control|state~37                                                                   ; 2       ;
; memory_control:memory_control|state~36                                                                   ; 2       ;
; uart_out:uart|RESET_BL                                                                                   ; 2       ;
; control:control|Decoder0~1                                                                               ; 2       ;
; uart_out:uart|OUT_UART[1]~13                                                                             ; 2       ;
; uart_out:uart|cnt_pix[9]~16                                                                              ; 2       ;
; uart_out:uart|state~52                                                                                   ; 2       ;
; uart_out:uart|LessThan0~2                                                                                ; 2       ;
; dev16:dev16|Equal0~0                                                                                     ; 2       ;
; dev16:dev16|cnt[2]                                                                                       ; 2       ;
; dev16:dev16|cnt[3]                                                                                       ; 2       ;
; dev16:dev16|cnt[4]                                                                                       ; 2       ;
; dev16:dev16|cnt[5]                                                                                       ; 2       ;
; uart_out:uart|Selector12~0                                                                               ; 2       ;
; control:control|mode[0]                                                                                  ; 2       ;
; sdram_sdram:sdram|Equal0~2                                                                               ; 2       ;
; sdram_sdram:sdram|Selector23~2                                                                           ; 2       ;
; sdram_sdram:sdram|DRAM_INOUT~0                                                                           ; 2       ;
; sdram_sdram:sdram|Decoder0~2                                                                             ; 2       ;
; sdram_sdram:sdram|Equal6~0                                                                               ; 2       ;
; sdram_sdram:sdram|Selector9~0                                                                            ; 2       ;
; sdram_sdram:sdram|Selector3~14                                                                           ; 2       ;
; sdram_sdram:sdram|Selector1~14                                                                           ; 2       ;
; sdram_sdram:sdram|Selector6~10                                                                           ; 2       ;
; sdram_sdram:sdram|Selector1~8                                                                            ; 2       ;
; sdram_sdram:sdram|Decoder0~1                                                                             ; 2       ;
; sdram_sdram:sdram|Selector1~2                                                                            ; 2       ;
; sdram_sdram:sdram|Selector24~13                                                                          ; 2       ;
; sdram_sdram:sdram|Add2~16                                                                                ; 2       ;
; sdram_sdram:sdram|Add2~9                                                                                 ; 2       ;
; sdram_sdram:sdram|Selector3~7                                                                            ; 2       ;
; sdram_sdram:sdram|Selector3~6                                                                            ; 2       ;
; bol_640_control:bol_640_control|Add1~1                                                                   ; 2       ;
; reset_all:RESET|Equal0~0                                                                                 ; 2       ;
; reset_all:RESET|LessThan0~2                                                                              ; 2       ;
; SPIslave:SPI|data[8]                                                                                     ; 2       ;
; SPIslave:SPI|data[13]                                                                                    ; 2       ;
; SPIslave:SPI|data[9]                                                                                     ; 2       ;
; SPIslave:SPI|data[0]                                                                                     ; 2       ;
; SPIslave:SPI|data[11]                                                                                    ; 2       ;
; SPIslave:SPI|data[10]                                                                                    ; 2       ;
; SPIslave:SPI|data[12]                                                                                    ; 2       ;
; control:control|out_enable~1                                                                             ; 2       ;
; sdram_sdram:sdram|Selector38~7                                                                           ; 2       ;
; sdram_sdram:sdram|Selector4~2                                                                            ; 2       ;
; sdram_sdram:sdram|Selector24~5                                                                           ; 2       ;
; bol_640_control:bol_640_control|row_write[1]                                                             ; 2       ;
; sdram_sdram:sdram|r_act_row[0]~1                                                                         ; 2       ;
; sdram_sdram:sdram|r_act_row[0]~0                                                                         ; 2       ;
; sdram_sdram:sdram|r_address[5]~9                                                                         ; 2       ;
; sdram_sdram:sdram|Selector12~4                                                                           ; 2       ;
; memory_control:memory_control|C_ROW_ADDRESS[10]~5                                                        ; 2       ;
; control:control|mode[17]                                                                                 ; 2       ;
; VGA:vga|LessThan4~1                                                                                      ; 2       ;
; uart_out:uart|Selector65~2                                                                               ; 2       ;
; uart_out:uart|Selector65~1                                                                               ; 2       ;
; uart_out:uart|Equal0~2                                                                                   ; 2       ;
; uart_out:uart|LessThan3~1                                                                                ; 2       ;
; uart_out:uart|LessThan5~0                                                                                ; 2       ;
; uart_out:uart|LessThan2~1                                                                                ; 2       ;
; uart_out:uart|OUT_UART[0]~9                                                                              ; 2       ;
; uart_out:uart|WideOr16                                                                                   ; 2       ;
; uart_out:uart|LessThan1~2                                                                                ; 2       ;
; uart_out:uart|Equal1~0                                                                                   ; 2       ;
; sdram_sdram:sdram|LessThan5~1                                                                            ; 2       ;
; sdram_sdram:sdram|r_state~3                                                                              ; 2       ;
; sdram_sdram:sdram|LessThan7~0                                                                            ; 2       ;
; sdram_sdram:sdram|Equal9~0                                                                               ; 2       ;
; sdram_sdram:sdram|LessThan5~0                                                                            ; 2       ;
; sdram_sdram:sdram|LessThan2~0                                                                            ; 2       ;
; sdram_sdram:sdram|Equal8~1                                                                               ; 2       ;
; sdram_sdram:sdram|Equal8~0                                                                               ; 2       ;
; sdram_sdram:sdram|Equal7~2                                                                               ; 2       ;
; sdram_sdram:sdram|Selector4~1                                                                            ; 2       ;
; sdram_sdram:sdram|Selector4~0                                                                            ; 2       ;
+----------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; Name                                                                                            ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
; bufer_in_one_line:buf_in1|altsyncram:bufer1_rtl_0|altsyncram_9ie1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 14           ; 512          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 7168 ; 512                         ; 14                          ; 512                         ; 14                          ; 7168                ; 1    ; None ; M9K_X33_Y24_N0                 ;
; bufer_in_one_line:buf_in1|altsyncram:bufer2_rtl_0|altsyncram_9ie1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 14           ; 512          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 7168 ; 512                         ; 14                          ; 512                         ; 14                          ; 7168                ; 1    ; None ; M9K_X33_Y25_N0                 ;
; bufer_in_one_line:buf_in2|altsyncram:bufer1_rtl_0|altsyncram_9ie1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 14           ; 512          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 7168 ; 512                         ; 14                          ; 512                         ; 14                          ; 7168                ; 1    ; None ; M9K_X33_Y22_N0                 ;
; bufer_in_one_line:buf_in2|altsyncram:bufer2_rtl_0|altsyncram_9ie1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 14           ; 512          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 7168 ; 512                         ; 14                          ; 512                         ; 14                          ; 7168                ; 1    ; None ; M9K_X33_Y23_N0                 ;
; bufer_out_line:bufer_out_line|altsyncram:bufer1_rtl_0|altsyncram_m5d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 640          ; 14           ; 640          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 8960 ; 640                         ; 14                          ; 640                         ; 14                          ; 8960                ; 2    ; None ; M9K_X22_Y23_N0, M9K_X22_Y24_N0 ;
; bufer_out_line:bufer_out_line|altsyncram:bufer2_rtl_0|altsyncram_m5d1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 640          ; 14           ; 640          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 8960 ; 640                         ; 14                          ; 640                         ; 14                          ; 8960                ; 2    ; None ; M9K_X22_Y22_N0, M9K_X22_Y25_N0 ;
; bufer_ped:BUFER_PED|altsyncram:bufer1_rtl_0|altsyncram_m5d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 640          ; 14           ; 640          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 8960 ; 640                         ; 14                          ; 640                         ; 14                          ; 8960                ; 2    ; None ; M9K_X22_Y21_N0, M9K_X22_Y20_N0 ;
; bufer_ped:BUFER_PED|altsyncram:bufer2_rtl_0|altsyncram_m5d1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks ; 640          ; 14           ; 640          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 8960 ; 640                         ; 14                          ; 640                         ; 14                          ; 8960                ; 2    ; None ; M9K_X33_Y21_N0, M9K_X33_Y20_N0 ;
+-------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|result[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult_out:mult_out_out|lpm_mult:lpm_mult_component|mult_vbp:auto_generated|mac_mult1           ;                            ; DSPMULT_X13_Y26_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y25_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y22_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,278 / 71,559 ( 5 % ) ;
; C16 interconnects          ; 110 / 2,597 ( 4 % )    ;
; C4 interconnects           ; 1,703 / 46,848 ( 4 % ) ;
; Direct links               ; 713 / 71,559 ( 1 % )   ;
; Global clocks              ; 19 / 20 ( 95 % )       ;
; Local interconnects        ; 1,178 / 24,624 ( 5 % ) ;
; R24 interconnects          ; 115 / 2,496 ( 5 % )    ;
; R4 interconnects           ; 1,926 / 62,424 ( 3 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 184) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 10                            ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 8                             ;
; 14                                          ; 11                            ;
; 15                                          ; 15                            ;
; 16                                          ; 102                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 184) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 70                            ;
; 1 Clock                            ; 125                           ;
; 1 Clock enable                     ; 50                            ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 18                            ;
; 2 Clocks                           ; 30                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.11) ; Number of LABs  (Total = 184) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 12                            ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 0                             ;
; 15                                           ; 3                             ;
; 16                                           ; 18                            ;
; 17                                           ; 3                             ;
; 18                                           ; 13                            ;
; 19                                           ; 14                            ;
; 20                                           ; 3                             ;
; 21                                           ; 5                             ;
; 22                                           ; 6                             ;
; 23                                           ; 3                             ;
; 24                                           ; 13                            ;
; 25                                           ; 9                             ;
; 26                                           ; 15                            ;
; 27                                           ; 9                             ;
; 28                                           ; 6                             ;
; 29                                           ; 1                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 184) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 17                            ;
; 2                                               ; 14                            ;
; 3                                               ; 11                            ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 9                             ;
; 7                                               ; 12                            ;
; 8                                               ; 13                            ;
; 9                                               ; 12                            ;
; 10                                              ; 12                            ;
; 11                                              ; 9                             ;
; 12                                              ; 10                            ;
; 13                                              ; 5                             ;
; 14                                              ; 13                            ;
; 15                                              ; 9                             ;
; 16                                              ; 18                            ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.88) ; Number of LABs  (Total = 184) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 11                            ;
; 3                                            ; 14                            ;
; 4                                            ; 3                             ;
; 5                                            ; 10                            ;
; 6                                            ; 14                            ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 3                             ;
; 11                                           ; 7                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 5                             ;
; 16                                           ; 8                             ;
; 17                                           ; 10                            ;
; 18                                           ; 6                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 2                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 7                             ;
; 33                                           ; 3                             ;
; 34                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ; 17 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ; 17 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                                       ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 91           ; 0            ; 91           ; 0            ; 0            ; 93        ; 91           ; 0            ; 93        ; 93        ; 0            ; 14           ; 0            ; 0            ; 23           ; 0            ; 14           ; 23           ; 0            ; 0            ; 2            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 93        ; 86           ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 93           ; 2            ; 93           ; 93           ; 0         ; 2            ; 93           ; 0         ; 0         ; 93           ; 79           ; 93           ; 93           ; 70           ; 93           ; 79           ; 70           ; 93           ; 93           ; 91           ; 79           ; 93           ; 93           ; 93           ; 93           ; 93           ; 0         ; 7            ; 93           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; BL_OUT1            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK10              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BL_IN2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL_IN3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL_OUT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BL_OUT3            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BL_OUT4            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPI_MISO           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_CLOCK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_CLOCK_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; H_SYNC             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; V_SYNC             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_TX            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_RX            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK300             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; INT_MK             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; BLUE[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQM[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; GREEN[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_DCO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_DCO_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FCO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FCO_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_VIDEO1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_VIDEO1_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_VIDEO2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_VIDEO2_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_NSS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MOSI           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL_IN1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                       ;
+----------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s) ; Delay Added in ns ;
+----------------------------------------------------------+----------------------+-------------------+
; PLL|altpll_component|auto_generated|pll1|clk[3]          ; CLOCK_50             ; 136.0             ;
; PLL|altpll_component|auto_generated|pll1|clk[3],CLOCK_50 ; CLOCK_50             ; 71.2              ;
+----------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                               ;
+------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+
; Source Register                                                                                ; Destination Register                   ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|state.idle     ; 2.690             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|state.idle     ; 2.690             ;
; beaten_pix:beaten_pixel|state.third                                                            ; beaten_pix:beaten_pixel|state.idle     ; 2.690             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|state.idle     ; 2.690             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|state.first    ; 2.627             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|state.first    ; 2.627             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|state.first    ; 2.627             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|state.second   ; 2.275             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|input2[12]     ; 2.246             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17] ; beaten_pix:beaten_pixel|input2[5]      ; 2.111             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16] ; beaten_pix:beaten_pixel|input2[4]      ; 2.035             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|out_adc2[13]   ; 2.031             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20] ; beaten_pix:beaten_pixel|input2[8]      ; 2.030             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|input2[11]     ; 2.019             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[13] ; beaten_pix:beaten_pixel|input2[1]      ; 2.015             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15] ; beaten_pix:beaten_pixel|input2[3]      ; 2.003             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|input2[9]      ; 1.962             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[22] ; beaten_pix:beaten_pixel|input1[10]     ; 1.956             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15] ; beaten_pix:beaten_pixel|input1[3]      ; 1.937             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14] ; beaten_pix:beaten_pixel|input1[2]      ; 1.930             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16] ; beaten_pix:beaten_pixel|prev_value[4]  ; 1.918             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18] ; beaten_pix:beaten_pixel|out_adc2[6]    ; 1.913             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|state.third    ; 1.910             ;
; beaten_pix:beaten_pixel|state.second                                                           ; beaten_pix:beaten_pixel|state.third    ; 1.910             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19] ; beaten_pix:beaten_pixel|out_adc1[7]    ; 1.905             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20] ; beaten_pix:beaten_pixel|out_adc1[8]    ; 1.885             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17] ; beaten_pix:beaten_pixel|prev_value[5]  ; 1.875             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14] ; beaten_pix:beaten_pixel|out_adc1[2]    ; 1.861             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15] ; beaten_pix:beaten_pixel|out_adc1[3]    ; 1.857             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16] ; beaten_pix:beaten_pixel|out_adc1[4]    ; 1.852             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14] ; beaten_pix:beaten_pixel|out_adc2[2]    ; 1.850             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input2[13]     ; 1.846             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input2[13]     ; 1.846             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input2[13]     ; 1.846             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19] ; beaten_pix:beaten_pixel|input2[7]      ; 1.827             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|input1[11]     ; 1.825             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16] ; beaten_pix:beaten_pixel|out_adc2[4]    ; 1.821             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|prev_value[9]  ; 1.819             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19] ; beaten_pix:beaten_pixel|input1[7]      ; 1.817             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|prev_value[11] ; 1.816             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18] ; beaten_pix:beaten_pixel|prev_value[6]  ; 1.815             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[16] ; beaten_pix:beaten_pixel|input1[4]      ; 1.814             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|prev_value[13] ; 1.814             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15] ; beaten_pix:beaten_pixel|prev_value[3]  ; 1.813             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input2[0]      ; 1.812             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input2[0]      ; 1.812             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input2[0]      ; 1.812             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input2[1]      ; 1.811             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input2[1]      ; 1.811             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input2[1]      ; 1.811             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20] ; beaten_pix:beaten_pixel|prev_value[8]  ; 1.811             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19] ; beaten_pix:beaten_pixel|prev_value[7]  ; 1.809             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|prev_value[4]  ; 1.805             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input1[13]     ; 1.787             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input1[13]     ; 1.787             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input1[13]     ; 1.787             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|prev_value[12] ; 1.787             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|out_adc2[6]    ; 1.786             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[13] ; beaten_pix:beaten_pixel|prev_value[1]  ; 1.774             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|out_adc1[13]   ; 1.744             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[22] ; beaten_pix:beaten_pixel|input2[10]     ; 1.728             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25] ; beaten_pix:beaten_pixel|input2[13]     ; 1.728             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18] ; beaten_pix:beaten_pixel|input2[6]      ; 1.728             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[12] ; beaten_pix:beaten_pixel|input2[0]      ; 1.726             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|out_adc1[8]    ; 1.710             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[13] ; beaten_pix:beaten_pixel|input1[1]      ; 1.696             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input1[5]      ; 1.681             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input1[5]      ; 1.681             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input1[5]      ; 1.681             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25] ; beaten_pix:beaten_pixel|res_sub1[13]   ; 1.679             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[18] ; beaten_pix:beaten_pixel|input1[6]      ; 1.678             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14] ; beaten_pix:beaten_pixel|prev_value[2]  ; 1.676             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|input1[9]      ; 1.672             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|input1[12]     ; 1.672             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17] ; beaten_pix:beaten_pixel|out_adc2[5]    ; 1.672             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[17] ; beaten_pix:beaten_pixel|input1[5]      ; 1.660             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[12] ; beaten_pix:beaten_pixel|input1[0]      ; 1.655             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|res_sub1[13]   ; 1.654             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|res_sub1[12]   ; 1.654             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|res_sub1[11]   ; 1.654             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|res_sub1[10]   ; 1.654             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|res_sub1[9]    ; 1.654             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|out_adc1[11]   ; 1.653             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[14] ; beaten_pix:beaten_pixel|input2[2]      ; 1.652             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25] ; beaten_pix:beaten_pixel|prev_value[13] ; 1.651             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[15] ; beaten_pix:beaten_pixel|out_adc2[3]    ; 1.650             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[21] ; beaten_pix:beaten_pixel|out_adc2[9]    ; 1.649             ;
; bol_640_control:bol_640_control|dalay_shift[13]                                                ; beaten_pix:beaten_pixel|input1[1]      ; 1.648             ;
; beaten_pix:beaten_pixel|state.idle                                                             ; beaten_pix:beaten_pixel|input1[1]      ; 1.648             ;
; CLOCK_50                                                                                       ; beaten_pix:beaten_pixel|input1[1]      ; 1.648             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[20] ; beaten_pix:beaten_pixel|out_adc2[8]    ; 1.647             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[19] ; beaten_pix:beaten_pixel|out_adc2[7]    ; 1.645             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[12] ; beaten_pix:beaten_pixel|out_adc1[0]    ; 1.643             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|out_adc1[12]   ; 1.641             ;
; mult_diff_chan1:mult_diff_chan2|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|out_adc2[12]   ; 1.637             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|res_sub1[13]   ; 1.634             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|res_sub1[12]   ; 1.634             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[23] ; beaten_pix:beaten_pixel|res_sub1[11]   ; 1.634             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[25] ; beaten_pix:beaten_pixel|input1[13]     ; 1.629             ;
; mult_diff_chan1:mult_diff_chan1|lpm_mult:lpm_mult_component|mult_gdp:auto_generated|result[24] ; beaten_pix:beaten_pixel|res_sub1[13]   ; 1.626             ;
+------------------------------------------------------------------------------------------------+----------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Thu May 15 14:52:01 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Therm_de0_nano -c Therm_de0_nano
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4CE22F17C6 for design "Therm_de0_nano"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Implemented PLL "altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value 108.0 degrees for clock output altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of 112.5 degrees
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 113 degrees (3125 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[3] port
    Info: Implementing clock multiplication of 8, clock division of 27, and phase shift of 0 degrees (0 ps) for altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[4] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C6 is compatible
    Info: Device EP4CE6F17C6 is compatible
    Info: Device EP4CE15F17C6 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 2 pins of 88 total pins
    Info: Pin CLK300 not assigned to an exact location on the device
    Info: Pin INT_MK not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "contrast|min_out[0]|combout" is a latch
    Warning: Node "contrast|min_out[1]|combout" is a latch
    Warning: Node "contrast|min_out[2]|combout" is a latch
    Warning: Node "contrast|min_out[3]|combout" is a latch
    Warning: Node "contrast|min_out[4]|combout" is a latch
    Warning: Node "contrast|min_out[5]|combout" is a latch
    Warning: Node "contrast|min_out[6]|combout" is a latch
    Warning: Node "contrast|min_out[7]|combout" is a latch
    Warning: Node "contrast|min_out[8]|combout" is a latch
    Warning: Node "contrast|min_out[9]|combout" is a latch
    Warning: Node "contrast|min_out[10]|combout" is a latch
    Warning: Node "contrast|min_out[11]|combout" is a latch
    Warning: Node "contrast|min_out[12]|combout" is a latch
    Warning: Node "contrast|min_out[13]|combout" is a latch
    Warning: Node "contrast|state.idle_s~latch|combout" is a latch
    Warning: Node "average|count_out[0]|combout" is a latch
    Warning: Node "average|count_out[1]|combout" is a latch
    Warning: Node "average|count_out[2]|combout" is a latch
    Warning: Node "average|count_out[3]|combout" is a latch
    Warning: Node "average|count_out[4]|combout" is a latch
    Warning: Node "average|count_out[5]|combout" is a latch
    Warning: Node "average|count_out[6]|combout" is a latch
    Warning: Node "average|count_out[7]|combout" is a latch
    Warning: Node "average|count_out[8]|combout" is a latch
    Warning: Node "average|count_out[9]|combout" is a latch
    Warning: Node "average|count_out[10]|combout" is a latch
    Warning: Node "average|count_out[11]|combout" is a latch
    Warning: Node "average|count_out[12]|combout" is a latch
    Warning: Node "average|count_out[13]|combout" is a latch
    Warning: Node "contrast|razn[13]|combout" is a latch
    Warning: Node "contrast|razn[12]|combout" is a latch
    Warning: Node "contrast|razn[11]|combout" is a latch
    Warning: Node "contrast|razn[10]|combout" is a latch
    Warning: Node "contrast|razn[9]|combout" is a latch
    Warning: Node "contrast|razn[8]|combout" is a latch
    Warning: Node "contrast|razn[7]|combout" is a latch
    Warning: Node "contrast|razn[6]|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[0]~latch|combout" is a latch
    Warning: Node "contrast|razn[5]|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[7]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[6]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[5]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[4]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[3]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[2]~latch|combout" is a latch
    Warning: Node "pedestal_control_math|cnt_frame[1]~latch|combout" is a latch
    Warning: Node "contrast|razn[4]|combout" is a latch
    Warning: Node "contrast|razn[3]|combout" is a latch
    Warning: Node "contrast|razn[2]|combout" is a latch
    Warning: Node "contrast|razn[1]|combout" is a latch
    Warning: Node "contrast|razn[0]|combout" is a latch
    Warning: Node "simulate|shift_datavalid[10]~latch|combout" is a latch
Info: Reading SDC File: 'Therm_de0_nano.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL|altpll_component|auto_generated|pll1|clk[0]} {PLL|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 112.50 -duty_cycle 50.00 -name {PLL|altpll_component|auto_generated|pll1|clk[1]} {PLL|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL|altpll_component|auto_generated|pll1|clk[3]} {PLL|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 8 -duty_cycle 50.00 -name {PLL|altpll_component|auto_generated|pll1|clk[4]} {PLL|altpll_component|auto_generated|pll1|clk[4]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[7]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~14|dataa"
    Warning: Node "pedestal_control_math|Add4~14|combout"
    Warning: Node "pedestal_control_math|cnt_frame~28|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~28|combout"
    Warning: Node "pedestal_control_math|cnt_frame[7]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~28|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[6]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~12|dataa"
    Warning: Node "pedestal_control_math|Add4~12|combout"
    Warning: Node "pedestal_control_math|cnt_frame~29|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~29|combout"
    Warning: Node "pedestal_control_math|cnt_frame[6]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~29|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[5]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~10|dataa"
    Warning: Node "pedestal_control_math|Add4~10|combout"
    Warning: Node "pedestal_control_math|cnt_frame~30|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~30|combout"
    Warning: Node "pedestal_control_math|cnt_frame[5]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~30|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[4]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~8|dataa"
    Warning: Node "pedestal_control_math|Add4~8|combout"
    Warning: Node "pedestal_control_math|cnt_frame~19|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~19|combout"
    Warning: Node "pedestal_control_math|cnt_frame[4]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~19|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[3]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~6|dataa"
    Warning: Node "pedestal_control_math|Add4~6|combout"
    Warning: Node "pedestal_control_math|cnt_frame~21|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~21|combout"
    Warning: Node "pedestal_control_math|cnt_frame[3]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~21|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[2]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~4|dataa"
    Warning: Node "pedestal_control_math|Add4~4|combout"
    Warning: Node "pedestal_control_math|cnt_frame~22|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~22|combout"
    Warning: Node "pedestal_control_math|cnt_frame[2]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~22|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|cnt_frame[1]~head_lut|combout"
    Warning: Node "pedestal_control_math|Add4~2|dataa"
    Warning: Node "pedestal_control_math|Add4~2|combout"
    Warning: Node "pedestal_control_math|cnt_frame~23|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~23|combout"
    Warning: Node "pedestal_control_math|cnt_frame[1]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame~23|datab"
Warning: Found combinational loop of 7 nodes
    Warning: Node "pedestal_control_math|Add4~0|dataa"
    Warning: Node "pedestal_control_math|Add4~0|combout"
    Warning: Node "pedestal_control_math|cnt_frame~24|dataa"
    Warning: Node "pedestal_control_math|cnt_frame~24|combout"
    Warning: Node "pedestal_control_math|cnt_frame[0]~head_lut|datac"
    Warning: Node "pedestal_control_math|cnt_frame[0]~head_lut|combout"
    Warning: Node "pedestal_control_math|cnt_frame~24|datab"
Warning: Node: SPIslave:SPI|state[2] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: SPIslave:SPI|count[4] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: SPI_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: dev2:dev2|CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: control:control|mode_work[0] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: dev16:dev16|mean was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ADC_FCO was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ADC_DCO was determined to be a clock but was found without an associated clock assignment.
Warning: Node: bol_640_control:bol_640_control|dalay_shift[13] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: reset_all:RESET|RESET was determined to be a clock but was found without an associated clock assignment.
Warning: Node: top_cnt:top_counter|reset_bol was determined to be a clock but was found without an associated clock assignment.
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 5 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000     CLOCK_50
    Info:   10.000 PLL|altpll_component|auto_generated|pll1|clk[0]
    Info:   10.000 PLL|altpll_component|auto_generated|pll1|clk[1]
    Info:  100.000 PLL|altpll_component|auto_generated|pll1|clk[3]
    Info:   67.500 PLL|altpll_component|auto_generated|pll1|clk[4]
Info: Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[3] (placed in counter C3 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info: Automatically promoted node altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[4] (placed in counter C2 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node dev2:dev2|CLK
Info: Automatically promoted node SPI_CLK~input (placed in PIN M16 (CLK7, DIFFCLK_3n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node output_module:output_module|CLK_BUF 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node dev2:dev2|CLK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_cnt:top_counter|reset_bol
        Info: Destination node and2
        Info: Destination node output_module:output_module|CLK_BUF
        Info: Destination node dev2:dev2|CLK~0
Info: Automatically promoted node dev16:dev16|mean 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node dev16:dev16|mean~0
        Info: Destination node uart_out:uart|RESET_BL
        Info: Destination node output_module:output_module|CLK_BUF
Info: Automatically promoted node switch_test_work:switch_test_work|CLK_TEST 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node contrast:contrast|min_out[13]~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[4]~clear_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[4]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[3]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[2]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[1]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[0]~head_lut
        Info: Destination node contrast:contrast|state.idle_s~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[7]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[6]~head_lut
        Info: Destination node ped_control:pedestal_control_math|cnt_frame[5]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node bol_640_control:bol_640_control|BL_MC 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node switch_test_work:switch_test_work|CLK_BOL~0
        Info: Destination node switch_test_work:switch_test_work|CLK_TEST
Info: Automatically promoted node SPIslave:SPI|state[2] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:control|test
        Info: Destination node control:control|bl_enable
        Info: Destination node control:control|out_enable
Info: Automatically promoted node SPIslave:SPI|count[4] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SPIslave:SPI|count[4]~10
Info: Automatically promoted node and2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node VGA_CLK~output
Info: Automatically promoted node top_cnt:top_counter|reset_bol 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node switch_test_work:switch_test_work|SERDATA_BOL~0
        Info: Destination node top_cnt:top_counter|reset_bol~0
        Info: Destination node output_module:output_module|RESET
        Info: Destination node ped_control:pedestal_control_math|row_addr[9]~0
        Info: Destination node contrast:contrast|mult_rezult_contrast[0]~0
        Info: Destination node contrast:contrast|min_out[13]~0
        Info: Destination node contrast:contrast|min[13]~0
        Info: Destination node contrast:contrast|mult_contrast[0]~8
        Info: Destination node contrast:contrast|mult_contrast[0]~11
        Info: Destination node average:average|counter[0]~70
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node output_module:output_module|RESET 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:control|mode_work[0]
Info: Automatically promoted node SPI_NSS~input (placed in PIN E16 (CLK5, DIFFCLK_2n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node SPIslave:SPI|data[14]
        Info: Destination node SPIslave:SPI|data[15]
        Info: Destination node SPIslave:SPI|data[12]
        Info: Destination node SPIslave:SPI|data[10]
        Info: Destination node SPIslave:SPI|data[11]
        Info: Destination node SPIslave:SPI|data[0]
        Info: Destination node SPIslave:SPI|data[9]
        Info: Destination node SPIslave:SPI|data[13]
        Info: Destination node SPIslave:SPI|data[8]
        Info: Destination node SPIslave:SPI|data[7]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node reset_all:RESET|RESET 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_cnt:top_counter|reset_bol
        Info: Destination node bufer_ped:BUFER_PED|out[0]
        Info: Destination node bufer_ped:BUFER_PED|out[1]
        Info: Destination node bufer_ped:BUFER_PED|out[2]
        Info: Destination node bufer_ped:BUFER_PED|out[3]
        Info: Destination node bufer_ped:BUFER_PED|out[4]
        Info: Destination node bufer_ped:BUFER_PED|out[5]
        Info: Destination node bufer_ped:BUFER_PED|out[6]
        Info: Destination node bufer_ped:BUFER_PED|out[7]
        Info: Destination node bufer_ped:BUFER_PED|out[8]
        Info: Non-global destination nodes limited to 10 nodes
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  9 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  3 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  1 pins available
        Info: I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 17 total pin(s) used --  3 pins available
        Info: I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  10 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  2 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  22 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  12 pins available
Warning: PLL "altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" output port clk[3] feeds output pin "CLK10~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "altpll0:PLL|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" output port clk[4] feeds output pin "CLK300~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "BLUE[1]"
    Warning: Ignored I/O standard assignment to node "GREEN[1]"
    Warning: Ignored I/O standard assignment to node "RED[0]"
    Warning: Ignored I/O standard assignment to node "RED[1]"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "BLUE[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GREEN[1]" is assigned to location or region, but does not exist in design
    Warning: Node "RED[0]" is assigned to location or region, but does not exist in design
    Warning: Node "RED[1]" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:09
Info: Fitter routing operations beginning
Info: Router is attempting to preserve 0.79 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X32_Y23 to location X42_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:08
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 20 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin BL_IN3 uses I/O standard 3.3-V LVTTL at F13
    Info: Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info: Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info: Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info: Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info: Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info: Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info: Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info: Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info: Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info: Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info: Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info: Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info: Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info: Pin SPI_NSS uses I/O standard 3.3-V LVTTL at E16
    Info: Pin SPI_MOSI uses I/O standard 3.3-V LVTTL at E15
Info: Generated suppressed messages file C:/ANDREY_KAZAKOV/Thermographic/Quartus_projekt/therm_repo/Thermographic/thermographic/Therm_de0_nano.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 147 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Thu May 15 14:52:29 2014
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ANDREY_KAZAKOV/Thermographic/Quartus_projekt/therm_repo/Thermographic/thermographic/Therm_de0_nano.fit.smsg.


