/* SPDX-License-Identifier: GPL-2.0+ */
/*
 * Sunplus SP7350 SoC DRM DSI driver
 *
 * Author: dx.jiang<dx.jiang@sunmedia.com.cn>
 */

#ifndef __SP7350_DRM_DSI_H__
#define __SP7350_DRM_DSI_H__

#include <linux/types.h>

#define SP7350_REG_OFFSET_MIPITX_G204			0x00 /* G204 */
#define SP7350_REG_OFFSET_MIPITX_G205			0x01 /* G205 */
#define SP7350_REG_OFFSET_MIPITX_AO_MOON3		0x00 /* AO_G3 */

#define DISP_MIPITX_G204_REG	(SP7350_REG_OFFSET_MIPITX_G204 << 7)	/* G204 */
#define MIPITX_VM_HT_CTRL			(DISP_MIPITX_G204_REG + (0 << 2))
#define MIPITX_VM_VT0_CTRL			(DISP_MIPITX_G204_REG + (1 << 2))
#define MIPITX_VM_VT1_CTRL			(DISP_MIPITX_G204_REG + (2 << 2))
#define MIPITX_RESERVED_204_03			(DISP_MIPITX_G204_REG + (3 << 2))
#define MIPITX_LP_CK				(DISP_MIPITX_G204_REG + (4 << 2))
#define MIPITX_LANE_TIME_CTRL			(DISP_MIPITX_G204_REG + (5 << 2))
#define MIPITX_CLK_TIME_CTRL0			(DISP_MIPITX_G204_REG + (6 << 2))
#define MIPITX_CLK_TIME_CTRL1			(DISP_MIPITX_G204_REG + (7 << 2))
#define MIPITX_DATA_TIME_CTRL0			(DISP_MIPITX_G204_REG + (8 << 2))
#define MIPITX_SPKT_HEAD			(DISP_MIPITX_G204_REG + (9 << 2))
#define MIPITX_LPKT_HEAD			(DISP_MIPITX_G204_REG + (10 << 2))
#define MIPITX_LPKT_PAYLOAD			(DISP_MIPITX_G204_REG + (11 << 2))
#define MIPITX_FORMAT_CTRL			(DISP_MIPITX_G204_REG + (12 << 2))
#define MIPITX_BLANK_POWER_CTRL			(DISP_MIPITX_G204_REG + (13 << 2))
#define MIPITX_OP_CTRL				(DISP_MIPITX_G204_REG + (14 << 2))
#define MIPITX_CORE_CTRL			(DISP_MIPITX_G204_REG + (15 << 2))
#define MIPITX_CMD_FIFO				(DISP_MIPITX_G204_REG + (16 << 2))
#define MIPITX_BTA_CTRL				(DISP_MIPITX_G204_REG + (17 << 2))
#define MIPITX_LANE_CTRL			(DISP_MIPITX_G204_REG + (18 << 2))
#define MIPITX_WORD_CNT				(DISP_MIPITX_G204_REG + (19 << 2))
#define MIPITX_RETURN_DATA			(DISP_MIPITX_G204_REG + (20 << 2))
#define MIPITX_ACT_ERROR			(DISP_MIPITX_G204_REG + (21 << 2))
#define MIPITX_RETURN_CNT			(DISP_MIPITX_G204_REG + (22 << 2))
#define MIPITX_AUTO_DELAY			(DISP_MIPITX_G204_REG + (23 << 2))
#define MIPITX_INT_STATUS			(DISP_MIPITX_G204_REG + (24 << 2))
#define MIPITX_INT_ENABLE			(DISP_MIPITX_G204_REG + (25 << 2))
#define MIPITX_ERROR_STATUS			(DISP_MIPITX_G204_REG + (26 << 2))
#define MIPITX_RESERVED_204_27			(DISP_MIPITX_G204_REG + (27 << 2))
#define MIPITX_INFO_STATUS			(DISP_MIPITX_G204_REG + (28 << 2))
#define MIPITX_ULPS_DELAY			(DISP_MIPITX_G204_REG + (29 << 2))
#define MIPITX_CLK_CTRL				(DISP_MIPITX_G204_REG + (30 << 2))
#define MIPITX_RESERVED_204_31			(DISP_MIPITX_G204_REG + (31 << 2))

#define DISP_MIPITX_G205_REG	(SP7350_REG_OFFSET_MIPITX_G205 << 7)	/* G205 */
#define MIPITX_DEBUG_STATUS0			(DISP_MIPITX_G205_REG + (0 << 2))
#define MIPITX_DEBUG_STATUS1			(DISP_MIPITX_G205_REG + (1 << 2))
#define MIPITX_RESERVED_205_02			(DISP_MIPITX_G205_REG + (2 << 2))
#define MIPITX_RESERVED_205_03			(DISP_MIPITX_G205_REG + (3 << 2))
#define MIPITX_ANALOG_CTRL1			(DISP_MIPITX_G205_REG + (4 << 2))
#define MIPITX_DEBUG_CTRL			(DISP_MIPITX_G205_REG + (5 << 2))
#define MIPITX_ANALOG_CTRL2			(DISP_MIPITX_G205_REG + (6 << 2))
#define MIPITX_ANALOG_CTRL3			(DISP_MIPITX_G205_REG + (7 << 2))
#define MIPITX_CTRL				(DISP_MIPITX_G205_REG + (8 << 2))
#define MIPITX_ANALOG_CTRL4			(DISP_MIPITX_G205_REG + (9 << 2))
#define MIPITX_ANALOG_CTRL5			(DISP_MIPITX_G205_REG + (10 << 2))
#define MIPITX_ANALOG_CTRL6			(DISP_MIPITX_G205_REG + (11 << 2))
#define MIPITX_ANALOG_CTRL7			(DISP_MIPITX_G205_REG + (12 << 2))
#define MIPITX_ANALOG_CTRL8			(DISP_MIPITX_G205_REG + (13 << 2))
#define MIPITX_ANALOG_CTRL9			(DISP_MIPITX_G205_REG + (14 << 2))
#define MIPITX_RESERVED_205_15			(DISP_MIPITX_G205_REG + (15 << 2))
#define MIPITX_RESERVED_205_16			(DISP_MIPITX_G205_REG + (16 << 2))
#define MIPITX_RESERVED_205_17			(DISP_MIPITX_G205_REG + (17 << 2))
#define MIPITX_RESERVED_205_18			(DISP_MIPITX_G205_REG + (18 << 2))
#define MIPITX_RESERVED_205_19			(DISP_MIPITX_G205_REG + (19 << 2))
#define MIPITX_RESERVED_205_20			(DISP_MIPITX_G205_REG + (20 << 2))
#define MIPITX_RESERVED_205_21			(DISP_MIPITX_G205_REG + (21 << 2))
#define MIPITX_RESERVED_205_22			(DISP_MIPITX_G205_REG + (22 << 2))
#define MIPITX_RESERVED_205_23			(DISP_MIPITX_G205_REG + (23 << 2))
#define MIPITX_RESERVED_205_24			(DISP_MIPITX_G205_REG + (24 << 2))
#define MIPITX_RESERVED_205_25			(DISP_MIPITX_G205_REG + (25 << 2))
#define MIPITX_RESERVED_205_26			(DISP_MIPITX_G205_REG + (26 << 2))
#define MIPITX_RESERVED_205_27			(DISP_MIPITX_G205_REG + (27 << 2))
#define MIPITX_RESERVED_205_28			(DISP_MIPITX_G205_REG + (28 << 2))
#define MIPITX_RESERVED_205_29			(DISP_MIPITX_G205_REG + (29 << 2))
#define MIPITX_RESERVED_205_30			(DISP_MIPITX_G205_REG + (30 << 2))
#define MIPITX_RESERVED_205_31			(DISP_MIPITX_G205_REG + (31 << 2))

#define DISP_MIPITX_AO_MOON3_REG	(SP7350_REG_OFFSET_MIPITX_AO_MOON3 << 7)	/* AO_G3 */
#define MIPITX_AO_MOON3_00_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (0 << 2))
#define MIPITX_AO_MOON3_01_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (1 << 2))
#define MIPITX_AO_MOON3_02_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (2 << 2))
#define MIPITX_AO_MOON3_03_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (3 << 2))
#define MIPITX_AO_MOON3_04_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (4 << 2))
#define MIPITX_AO_MOON3_05_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (5 << 2))
#define MIPITX_AO_MOON3_06_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (6 << 2))
#define MIPITX_AO_MOON3_07_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (7 << 2))
#define MIPITX_AO_MOON3_08_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (8 << 2))
#define MIPITX_AO_MOON3_09_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (9 << 2))
#define MIPITX_AO_MOON3_10_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (10 << 2))
#define MIPITX_AO_MOON3_11_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (11 << 2))
#define MIPITX_AO_MOON3_12_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (12 << 2))
#define MIPITX_AO_MOON3_13_RESERVED	    (DISP_MIPITX_AO_MOON3_REG + (13 << 2))
#define MIPITX_AO_MOON3_14			    (DISP_MIPITX_AO_MOON3_REG + (14 << 2))
#define MIPITX_AO_MOON3_15			    (DISP_MIPITX_AO_MOON3_REG + (15 << 2))
#define MIPITX_AO_MOON3_16			    (DISP_MIPITX_AO_MOON3_REG + (16 << 2))
#define MIPITX_AO_MOON3_17_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (17 << 2))
#define MIPITX_AO_MOON3_18_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (18 << 2))
#define MIPITX_AO_MOON3_19_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (19 << 2))
#define MIPITX_AO_MOON3_20_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (20 << 2))
#define MIPITX_AO_MOON3_21_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (21 << 2))
#define MIPITX_AO_MOON3_22_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (22 << 2))
#define MIPITX_AO_MOON3_23_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (23 << 2))
#define MIPITX_AO_MOON3_24_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (24 << 2))
#define MIPITX_AO_MOON3_25			    (DISP_MIPITX_AO_MOON3_REG + (25 << 2))
#define MIPITX_AO_MOON3_26_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (26 << 2))
#define MIPITX_AO_MOON3_27_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (27 << 2))
#define MIPITX_AO_MOON3_28_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (28 << 2))
#define MIPITX_AO_MOON3_29_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (29 << 2))
#define MIPITX_AO_MOON3_30_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (30 << 2))
#define MIPITX_AO_MOON3_31_RESERVED		(DISP_MIPITX_AO_MOON3_REG + (31 << 2))

#endif /* __SP7350_DRM_DSI_H__ */
