<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:58.4058</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.12.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7009815</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디지털 위상 동기 루프를 교정하는 시스템 및 방법</inventionTitle><inventionTitleEng>SYSTEMS AND METHODS FOR CALIBRATING DIGITAL PHASE-LOCKED LOOPS</inventionTitleEng><openDate>2022.08.30</openDate><openNumber>10-2022-0120542</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.03.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03L 7/081</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H03L 7/085</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 클록 생성기 교정 시스템은 위상 고정 루프와 보정 회로를 포함할 수 있다. PLL은 출력 클록 신호를 생성할 수 있고, 보정 회로는 PLL의 디지털 신호에 기초하여 PLL의 주파수 신호를 조정할 수 있다. 디지털 신호는 조정된 주파수 신호를 기반으로 생성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.07.01</internationOpenDate><internationOpenNumber>WO2021133415</internationOpenNumber><internationalApplicationDate>2019.12.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2019/068847</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 클록 생성기 교정 시스템으로서,출력 클록 신호를 생성하도록 구성된 위상 동기 루프(phased-locked loop; PLL)와,상기 PLL의 디지털 신호에 기초하여 상기 PLL의 주파수 신호를 조정하도록 구성되는 보정 회로(correction circuit) - 상기 디지털 신호는 상기 조정된 주파수 신호에 기초하여 생성됨 - 를 포함하는,클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 주파수 신호는 기준 클록 신호이고, 상기 출력 클록 신호는 상기 기준 클록 신호에 기초하여 생성되는, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 주파수 신호는 상기 출력 클록 신호에 대응하고, 상기 주파수 신호는 상기 PLL 내의 피드백 신호인, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 PLL은,상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기(time-to-digital converter) - 상기 출력 클록 신호는 상기 디지털 신호에 기초하여 생성됨 - 와,상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록 구성된 디지털-시간 변환기를 포함하는,클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 보정 회로는 상기 디지털 신호의 값의 통계를 결정하도록 구성되고, 상기 주파수 신호의 조정은 상기 결정된 통계에 기초하는, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 보정 회로는,코드를 생성하도록 구성된 코드 램프와,상기 생성된 코드 및 상기 디지털 신호에 기초하여 상기 보정 신호를 생성하도록 구성된 통계 프로세서와,상기 보정 신호 및 상기 생성된 코드에 기초하여 상기 주파수 신호의 조정을 제어하는 제어 신호를 생성하도록 구성된 전치 왜곡 룩업 테이블(PD-LUT)을 포함하는,클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 PLL은,상기 조정된 주파수 신호 및 기준 신호에 기초하여 상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기와,상기 디지털 신호에 기초하여 상기 출력 클럭 신호를 생성하도록 구성되는 제어 발진기 - 상기 주파수 신호는 상기 출력 클럭 신호에 기초함 - 와,상기 PLL의 피드백 루프에 있고, 상기 피드백 루프를 통해 상기 주파수 신호를 수신하며 상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록도록 구성된 디지털-시간 변환기를 포함하는, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 PLL은,상기 출력 클록 신호와 연관된 피드백 신호와 상기 조정된 주파수 신호에 기초하여 상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기와,상기 디지털 신호에 기초하여 상기 출력 클록 신호를 생성하도록 구성된 제어 발진기와,상기 주파수 신호를 수신하도록 구성되고 상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록 구성된 디지털-시간 변환기 - 상기 주파수 신호는 기준 클록 신호임 - 를 포함하는,클록 생성기 교정 시스템. </claim></claimInfo><claimInfo><claim>9. 제7항 또는 제8항에 있어서, 상기 보정 회로는,코드를 생성하도록 구성된 코드 램프와,상기 생성된 코드 및 상기 디지털 신호에 기초하여 보정 신호를 생성하도록 구성된 통계 프로세서와,제어 신호를 생성하고 상기 디지털-시간 변환기에 상기 제어 신호를 제공하도록 구성된 전치 왜곡 룩업 테이블(PD-LUT) - 상기 제어 신호는 상기 보정 신호 및 상기 생성된 코드에 기초하여 상기 디지털-시간 변환기에 의해 상기 주파수 신호의 조정을 제어함 - 을 포함하는,클록 생성기 교정 시스템. </claim></claimInfo><claimInfo><claim>10. 제7항 또는 제8항에 있어서, 상기 시간-디지털 변환기는 뱅뱅 시간-디지털 변환기(bang-bang time-to-digital converter)인, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>11. 제4항에 있어서, 상기 시간-디지털 변환기는 뱅뱅 시간-디지털 변환기인, 클록 생성기 교정 시스템.</claim></claimInfo><claimInfo><claim>12. 실행 가능한 컴퓨터 프로그램이 저장된 비일시적 컴퓨터 판독 가능 저장 매체로서, 상기 프로그램은 프로세서에게,PLL에 의해 기준 클록 신호에 기초하여 출력 클록 신호를 생성하고,상기 PLL의 디지털 신호에 기초하여 상기 PLL의 주파수 신호를 조정하도록 지시하며, 상기 디지털 신호는 상기 조정된 주파수 신호에 기초하여 생성되는,비일시적 컴퓨터 판독 가능 저장 매체.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 주파수 신호는 기준 클록 신호이고, 상기 출력 클록 신호는 상기 기준 클록 신호에 기초하여 생성되는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 주파수 신호는 상기 출력 클록 신호에 대응하고, 상기 주파수 신호는 상기 PLL 내의 피드백 신호인, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 PLL은,상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기 - 상기 출력 클록 신호는 상기 디지털 신호에 기초하여 생성됨 - 와,상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록 구성된 디지털-시간 변환기를 포함하는,비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>16. 제13항 또는 제14항에 있어서, 상기 프로그램은 상기 디지털 신호의 값의 통계를 결정하도록 상기 프로세서에 더 지시하고, 상기 주파수 신호의 조정은 상기 결정된 통계에 기초하는, 비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>17. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 주파수 신호는 보정 회로를 사용하여 조정되고, 상기 보정 회로는,코드를 생성하도록 구성된 코드 램프와,상기 생성된 코드 및 상기 디지털 신호에 기초하여 보정 신호를 생성하도록 구성된 통계 프로세서와,상기 보정 신호 및 상기 생성된 코드에 기초하여 상기 주파수 신호의 조정을 제어하는 제어 신호를 생성하도록 구성된 전치 왜곡 룩업 테이블(PD-LUT)을 포함하는,비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서, 상기 PLL은,상기 조정된 주파수 신호 및 기준 신호에 기초하여 상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기와,상기 디지털 신호에 기초하여 상기 출력 클럭 신호를 생성하도록 구성된 제어 발진기 - 상기 주파수 신호는 상기 출력 클럭 신호에 기초함 - 와,상기 PLL의 피드백 루프에 있고, 상기 피드백 루프를 통해 상기 주파수 신호를 수신하며, 상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록 구성된 디지털-시간 변환기를 포함하는,비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>19. 제12항에 있어서, 상기 PLL은,상기 출력 클록 신호와 연관된 피드백 신호와 상기 조정된 주파수 신호에 기초하여 상기 디지털 신호를 생성하도록 구성된 시간-디지털 변환기와,상기 디지털 신호에 기초하여 상기 출력 클록 신호를 생성하도록 구성된 제어 발진기와,상기 주파수 신호를 수신하도록 구성되고 상기 디지털 신호에 기초하여 상기 조정된 주파수 신호를 생성하도록 구성된 디지털-시간 변환기 - 상기 주파수 신호는 기준 클록 신호임 - 를 포함하는,비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>20. 제18항 또는 제19항에 있어서, 상기 주파수 신호는 보정 회로를 사용하여 조정되며, 상기 보정 회로는, 코드를 생성하도록 구성된 코드 램프와,상기 생성된 코드 및 상기 디지털 신호에 기초하여 보정 신호를 생성하도록 구성된 통계 프로세서와,제어 신호를 생성하고 상기 디지털-시간 변환기에 상기 제어 신호를 제공하도록 구성된 전치 왜곡 룩업 테이블(PD-LUT) - 상기 제어 신호는 상기 디지털-시간 변환기에 의해 상기 보정 신호와 생성된 코드에 기초하여 상기 주파수 신호의 조정을 제어함 - 을 포함하는,비일시적 컴퓨터 판독가능 저장 매체.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항의 클록 생성기 교정 시스템을 포함하는, 통신 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>이스라엘 엠 ***...</address><code> </code><country> </country><engName>BANIN, Elan</engName><name>바닌 엘란</name></inventorInfo><inventorInfo><address>이스라엘 ******* 호...</address><code> </code><country> </country><engName>COHEN, Yaniv</engName><name>코헨 야니브</name></inventorInfo><inventorInfo><address>이스라엘 ***...</address><code> </code><country> </country><engName>DEGANI, Ofir</engName><name>데가니 오피르</name></inventorInfo><inventorInfo><address>이스라엘 엠 ******...</address><code> </code><country> </country><engName>KUSHNIR, Igal</engName><name>쿠쉬니르 이갈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.03.24</receiptDate><receiptNumber>1-1-2022-0316756-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.08.01</receiptDate><receiptNumber>1-5-2022-0113463-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.12.26</receiptDate><receiptNumber>1-1-2022-1398253-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.23</receiptDate><receiptNumber>9-5-2025-0595716-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.08.25</receiptDate><receiptNumber>1-1-2025-0970687-31</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.25</receiptDate><receiptNumber>1-1-2025-0970715-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227009815.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9310863d0ff148af8b64df3a22e7c7372e2cc33a1c45f2ceed8a2d0e3e654f3affeade14bb6cd109afecac45a5f1d5f27530bf7471f626740a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd81115423dbfa0007c5acd9890c546d4e064f7e9e33317d50b1bef35f5c4a596698ca433a78ac535d38c6c310ac372b745b5d915cbee482f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>