<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:55:11.5511</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.02</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7009243</applicationNumber><claimCount>40</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>하드웨어 강제 전력 제어를 제한하는 것에 기초한 전력 관리</inventionTitle><inventionTitleEng>POWER MANAGEMENT BASED ON LIMITING HARDWARE-FORCED POWER  CONTROL</inventionTitleEng><openDate>2025.04.07</openDate><openNumber>10-2025-0048116</openNumber><originalApplicationDate>2022.08.02</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7006762</originalApplicationNumber><originalExaminationRequestDate>2025.03.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3296</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3228</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/324</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3293</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/28</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247006762</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적 회로들에서의 전력 감소 관리를 위한 다양한 기법들 및 회로 구현예들이 개시된다. 구체적으로, 집적 회로(예컨대, 시스템 온 칩) 내의 전력 관리자 회로는, 전압 조절기 과부하를 표시하는 외부 시그널링에 의해 야기되는 전력 제어량을 감소시키기 위해(예컨대, 전압 강하) 집적 회로 내의 다양한 컴포넌트들에 대한 전력 예산들을 수정할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.09</internationOpenDate><internationOpenNumber>WO2023033969</internationOpenNumber><internationalApplicationDate>2022.08.02</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/039136</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템으로서,집적 회로;상기 집적 회로에 복수의 공급 전압들을 공급하도록 구성된 복수의 전압 조절기들; 및상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링된 복수의 전력 전달 트리거 회로들 - 상기 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들을 모니터링하도록 그리고 상기 복수의 전압 조절기들에 의해 경험되는 전기 부하에 기초하여 복수의 트리거 신호들을 생성하도록 구성됨 - 을 포함하고,상기 집적 회로는, 메모리에 액세스하기 위해 메모리 트랜잭션들을 생성하도록 구성된 복수의 컴포넌트들; 상기 메모리를 제어하도록 구성된 복수의 메모리 제어기 회로들; 상기 복수의 컴포넌트들 및 상기 복수의 메모리 제어기 회로들을 상호접속시키는 복수의 회로들을 포함하는 통신 조직; 상기 복수의 전력 전달 트리거 회로들에 커플링된 트리거 로직 회로 - 상기 트리거 로직 회로는 상기 복수의 전력 전달 트리거 회로들로부터 수신된 상기 복수의 트리거 신호들에 기초하여 전력 감소 신호를 생성하도록 구성됨 -; 및 상기 통신 조직 내의 상기 복수의 회로들에 대한 클록 레이트를 제어하도록 구성된 레이트 제어 회로 - 상기 레이트 제어 회로는 상기 복수의 전력 전달 트리거 회로들 중 적어도 하나에 커플링되고, 상기 전력 전달 트리거 회로들 중 상기 적어도 하나로부터의 상기 복수의 트리거 신호들 중 적어도 하나에 기초하여 상기 클록 레이트를 감소시키도록 구성됨 - 를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 전력 전달 트리거 회로들 중 상기 적어도 하나로부터의 상기 복수의 트리거 신호들 중 상기 적어도 하나에 기초하여 감소된 상기 클록 레이트는 상기 통신 조직의 클록 레이트인, 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 적어도 하나의 추가적인 집적 회로에 상기 전력 감소 신호를 제공하도록 구성된 적어도 하나의 트리거 로직 출력 회로를 추가로 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 전력 감소 신호는 상기 집적 회로의 클록 사이클과 동기화되고, 상기 레이트 제어 회로는 상기 클록 사이클과는 비동기적으로 상기 클록 레이트를 감소시키는, 시스템.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 컴포넌트들 중 적어도 하나는 하나 이상의 중앙 처리 장치(central processing unit, CPU) 프로세서들을 포함하고, 상기 레이트 제어 회로는 상기 CPU 프로세서들 중 적어도 하나에 제공되고 있는 상기 전력 감소 신호를 수신하는 것에 기초하여 상기 클록 레이트를 감소시키도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 컴포넌트들 중 적어도 하나는 하나 이상의 중앙 처리 장치(CPU) 프로세서들을 포함하고, 상기 CPU 프로세서들은 동적 전압 및 주파수 제어를 사용하여 상기 집적 회로에서 전력 제어를 구현하기 위한 복수의 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 레이트 제어 회로는, 상기 CPU 프로세서들이 동적 전압 및 주파수 제어를 사용하여 상기 집적 회로에서 전력 제어를 구현하기 위한 시간 윈도우보다 더 작은 시간 윈도우에서 상기 전력 전달 트리거 회로들 중 상기 적어도 하나로부터의 상기 복수의 트리거 신호들 중 상기 적어도 하나에 응답하여 상기 클록 레이트를 감소시키도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 주어진 메모리 제어기 회로 내의 파이프라인 내의 복수의 위치들에의 복수의 레이트 제한기 회로들을 추가로 포함하고, 상기 복수의 레이트 제한기 회로들은 상기 복수의 위치들을 통해 메모리 트랜잭션들이 흐르는 레이트를 제한하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>9. 시스템으로서,집적 회로;상기 집적 회로에 복수의 공급 전압들을 공급하도록 구성된 복수의 전압 조절기들; 및상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링된 복수의 전력 전달 트리거 회로들 - 상기 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들을 모니터링하도록 그리고 상기 복수의 전압 조절기들에 의해 경험되는 전기 부하에 기초하여 복수의 트리거 신호들을 생성하도록 구성됨 - 을 포함하고,상기 집적 회로는, 메모리에 액세스하기 위해 메모리 트랜잭션들을 생성하도록 구성된 복수의 컴포넌트들; 상기 메모리를 제어하도록 구성된 복수의 메모리 제어기 회로들; 및 상기 복수의 전력 전달 트리거 회로들에 커플링된 트리거 로직 회로 - 상기 트리거 로직 회로는 상기 복수의 전력 전달 트리거 회로들로부터 수신된 상기 복수의 트리거 신호들에 기초하여 전력 감소 신호를 생성하도록 구성됨 - 를 포함하고, 상기 복수의 메모리 제어기 회로들 중 주어진 메모리 제어기 회로는 상기 주어진 메모리 제어기 회로 내의 파이프라인 내의 복수의 위치들에의 복수의 레이트 제한기 회로들을 포함하고, 상기 복수의 레이트 제한기 회로들 중 하나 이상은 상기 복수의 위치들을 통해 메모리 트랜잭션들이 흐르는 레이트를 제한하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는 상기 파이프라인 내의 중재 포인트에 위치되는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는 상기 파이프라인 내의 기입 메모리 중재기에 위치되는, 시스템.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는 상기 파이프라인 내의 판독 메모리 중재기에 위치되는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는 상기 파이프라인 내의 버퍼에 위치되는, 시스템.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는 상기 파이프라인 내의 메모리 중재기와 메모리 캐시 사이에 위치되는, 시스템.</claim></claimInfo><claimInfo><claim>15. 제9항에 있어서, 적어도 하나의 추가적인 집적 회로에 상기 전력 감소 신호를 제공하도록 구성된 적어도 하나의 트리거 로직 출력 회로를 추가로 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>16. 제9항에 있어서, 상기 복수의 전력 전달 트리거 회로들 중 적어도 하나에 커플링된 레이트 제어 회로를 추가로 포함하고, 상기 레이트 제어 회로는 통신 조직 내의 복수의 회로들에 대한 클록 레이트를 제어하도록 구성되고, 상기 레이트 제어 회로는 상기 전력 전달 트리거 회로들 중 상기 적어도 하나로부터의 상기 복수의 트리거 신호들 중 적어도 하나에 기초하여 상기 클록 레이트를 감소시키도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>17. 방법으로서,집적 회로에서, 복수의 전압 조절기들로부터의 복수의 공급 전압들을 수신하는 단계 - 상기 집적 회로는 메모리에 액세스하기 위해 메모리 트랜잭션들을 생성하는 복수의 컴포넌트들, 상기 메모리를 제어하는 복수의 메모리 제어기 회로들, 및 상기 복수의 컴포넌트들 및 상기 복수의 메모리 제어기 회로들을 상호접속시키는 복수의 회로들을 포함하는 통신 조직을 포함함 -;상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링된 복수의 전력 전달 트리거 회로들에 의해, 상기 복수의 전압 조절기들에 의해 경험되는 전기 부하에 기초하여 복수의 트리거 신호들을 생성하는 단계;상기 복수의 전력 전달 트리거 회로들에 커플링된 트리거 로직 회로에서, 상기 복수의 전력 전달 트리거 회로들로부터 수신된 상기 복수의 트리거 신호들에 기초하여 전력 감소 신호를 생성하는 단계;상기 복수의 전력 전달 트리거 회로들 중 적어도 하나에 커플링된 레이트 제어 회로에 의해, 상기 통신 조직 내의 상기 복수의 회로들에 대한 클록 레이트를 제어하는 단계 - 상기 클록 레이트는 상기 전력 전달 트리거 회로들 중 상기 적어도 하나로부터의 상기 복수의 트리거 신호들 중 적어도 하나에 기초하여 감소됨 -; 및상기 복수의 메모리 제어기 회로들 중 주어진 메모리 제어기 회로에 의해, 상기 주어진 메모리 제어기 회로 내의 파이프라인 내의 복수의 위치들에 있는 복수의 레이트 제한기 회로들에 따라 상기 복수의 위치들을 통해 메모리 트랜잭션들이 흐르는 레이트를 제어하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 적어도 하나의 추가적인 집적 회로에 상기 전력 감소 신호를 제공하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 레이트 제어 회로는 상기 집적 회로의 클록 사이클과는 비동기적으로 상기 클록 레이트를 제어하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 레이트 제한기 회로들 중 적어도 하나는, 상기 주어진 메모리 제어기 회로에 커플링된 메모리 중재기, 상기 주어진 메모리 제어기 회로 내의 기입 메모리 중재기, 상기 주어진 메모리 제어기 회로 내의 판독 메모리 중재기, 상기 주어진 메모리 제어기 회로에 커플링된 버퍼, 및 상기 주어진 메모리 제어기 회로에 커플링된 다운스트림 메모리 중재기로부터 선택된 위치에 위치되는, 방법.</claim></claimInfo><claimInfo><claim>21. 시스템으로서,집적 회로;상기 집적 회로에 복수의 공급 전압들을 공급하도록 구성된 복수의 전압 조절기들; 및상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링된 복수의 전력 전달 트리거 회로들 - 상기 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들을 모니터링하도록 그리고 상기 복수의 전압 조절기들에 의해 경험되는 전기 부하에 기초하여 복수의 트리거 신호들을 생성하도록 구성되고, 상기 복수의 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들 내의 전압 조절기들의 하나 이상의 세트들에 커플링된 제1 유형의 전력 전달 트리거 회로 및 제2 유형의 전력 전달 트리거 회로를 포함하고, 전압 조절기들의 주어진 세트는 상기 제1 유형의 적어도 하나의 전력 전달 트리거 회로 및 상기 제2 유형의 적어도 하나의 전력 전달 트리거 회로에 커플링됨 - 을 포함하고,상기 제1 유형의 전력 전달 트리거 회로들은 복수의 단방향 유선 인터페이스들에 의해 상기 집적 회로에 커플링되고, 상기 제1 유형의 전력 전달 트리거 회로들은 트리거 신호들을 생성하도록 그리고 상기 전압 조절기들에 의해 경험되는 상기 전기 부하가 제1 임계치를 만족할 때 상기 단방향 유선 인터페이스들을 통해 상기 트리거 신호들을 전송하도록 구성되고,상기 제2 유형의 전력 전달 트리거 회로들은 복수의 양방향 직렬 통신 인터페이스들에 의해 상기 집적 회로에 커플링되고, 상기 제2 유형의 전력 전달 트리거 회로들은 트리거 신호들을 생성하도록 그리고 상기 전압 조절기들에 의해 경험되는 상기 전기 부하가 제2 임계치를 만족할 때 상기 양방향 직렬 통신 인터페이스들을 통해 상기 트리거 신호들을 전송하도록 구성되고,상기 제1 임계치는 상기 제2 임계치보다 상기 집적 회로의 기능 실패 포인트에 더 가까운, 시스템.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 상기 집적 회로는 트리거 신호들을 생성하기 위해 상기 제2 유형의 전력 전달 트리거 회로들에게 상기 제2 유형의 전력 전달 트리거 회로들에 대해 질의하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>23. 제21항에 있어서, 상기 집적 회로는 상기 제2 유형의 전력 전달 트리거 회로들로부터의 상기 트리거 신호들보다 더 빠른 레이트로 상기 제1 유형의 전력 전달 트리거 회로들로부터의 상기 트리거 신호들에 응답하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>24. 제21항에 있어서, 상기 전압 조절기들의 하나 이상의 세트들은 전압 조절기들의 제1 세트 및 전압 조절기들의 제2 세트를 포함하고, 상기 전압 조절기들의 제2 세트에 커플링된 상기 전력 전달 트리거 회로들 중 적어도 하나는 상기 전압 조절기들의 제1 세트에서 전력을 감소시키기 위한 트리거 신호를 생성하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>25. 제21항에 있어서, 상기 전력 전달 트리거 회로들 중 적어도 하나는 전압 감지 요소에 기초하여 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하를 평가하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>26. 제21항에 있어서, 상기 전력 전달 트리거 회로들 중 적어도 하나는, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하가 부족전압 임계치(undervoltage threshold) 미만으로 떨어질 때, 트리거 신호를 생성하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>27. 제21항에 있어서, 상기 제1 임계치 및 상기 제2 임계치는 부족전압 임계치들이고, 상기 제1 임계치는 상기 제2 임계치보다 더 낮은 전압인, 시스템.</claim></claimInfo><claimInfo><claim>28. 제21항에 있어서, 상기 전력 전달 트리거 회로들 중 적어도 하나는, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하가 과전류 임계치(overcurrent threshold)를 초과할 때, 트리거 신호를 생성하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>29. 제21항에 있어서, 상기 제1 임계치 및 상기 제2 임계치는 과전류 임계치들이고, 상기 제1 임계치는 상기 제2 임계치보다 더 높은 전류인, 시스템.</claim></claimInfo><claimInfo><claim>30. 제21항에 있어서, 상기 집적 회로 내의 적어도 하나의 트리거 로직 출력 회로를 추가로 포함하고, 상기 적어도 하나의 트리거 로직 출력 회로는 상기 제1 유형의 전력 전달 트리거 회로들 중 하나로부터 트리거 신호를 수신하는 것에 응답하여 전력 감소 신호를 제공하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>31. 제21항에 있어서, 상기 집적 회로는, 상기 제2 유형의 전력 전달 트리거 회로들로부터 트리거 신호를 수신하는 것에 응답하여, 동적 전압 및 주파수 제어를 사용하여 상기 집적 회로에서 전력 제어를 구현하기 위한 복수의 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>32. 방법으로서,집적 회로에서, 복수의 전압 조절기들로부터의 복수의 공급 전압들을 수신하는 단계 - 복수의 전력 전달 트리거 회로들은 상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링되고, 상기 복수의 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들 내의 전압 조절기들의 하나 이상의 세트들에 커플링된 제1 유형의 전력 전달 트리거 회로 및 제2 유형의 전력 전달 트리거 회로를 포함하고, 전압 조절기들의 주어진 세트는 상기 제1 유형의 적어도 하나의 전력 전달 트리거 회로 및 상기 제2 유형의 적어도 하나의 전력 전달 트리거 회로에 커플링됨 -;복수의 단방향 유선 인터페이스들에 의해 상기 집적 회로에 커플링된 상기 제1 유형의 전력 전달 트리거 회로들에 의해, 상기 전압 조절기들에 의해 경험되는 전기 부하가 제1 임계치를 만족할 때 트리거 신호들을 생성하는 단계; 및복수의 양방향 직렬 통신 인터페이스들에 의해 상기 집적 회로에 커플링된 상기 제2 유형의 전력 전달 트리거 회로들에 의해, 상기 전압 조절기들에 의해 경험되는 상기 전기 부하가 제2 임계치를 만족할 때 트리거 신호들을 생성하는 단계 - 상기 제1 임계치는 상기 제2 임계치보다 상기 집적 회로의 기능 실패 포인트에 더 가까움 - 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 전압 조절기들의 하나 이상의 세트들은 전압 조절기들의 제1 세트 및 전압 조절기들의 제2 세트를 포함하고, 상기 방법은, 상기 전압 조절기들의 제2 세트에 커플링된 상기 전력 전달 트리거 회로들 중 적어도 하나에 의해, 상기 전압 조절기들의 제1 세트에서 전력을 감소시키기 위한 트리거 신호를 생성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>34. 제32항에 있어서, 상기 집적 회로는 상기 제2 유형의 전력 전달 트리거 회로들로부터의 상기 트리거 신호보다 더 빠른 레이트로 상기 제1 유형의 전력 전달 트리거 회로들로부터의 상기 트리거 신호들에 응답하는, 방법.</claim></claimInfo><claimInfo><claim>35. 제32항에 있어서, 상기 제2 유형의 전력 전달 트리거 회로들 중 적어도 하나에 의해, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 온도를 평가하는 단계를 추가로 포함하고, 상기 제2 유형의 전력 전달 트리거 회로들 중 상기 적어도 하나는 상기 온도가 미리정의된 임계치를 초과하는 것에 응답하여 트리거 신호를 생성하는, 방법.</claim></claimInfo><claimInfo><claim>36. 제32항에 있어서, 상기 전력 전달 트리거 회로들 중 적어도 하나와 연관된 전류 감지 요소에 의해, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하를 평가하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>37. 제32항에 있어서, 상기 전력 전달 트리거 회로들 중 적어도 하나는, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하가 부족전압 임계치 미만으로 떨어질 때, 트리거 신호를 생성하고, 상기 전력 전달 트리거 회로들 중 적어도 하나는, 상기 전압 조절기들 중 적어도 하나에 의해 경험되는 상기 전기 부하가 과전류 임계치를 초과할 때, 트리거 신호를 생성하는, 방법.</claim></claimInfo><claimInfo><claim>38. 제32항에 있어서, 상기 집적 회로 내의 적어도 하나의 트리거 로직 출력 회로에 의해, 상기 제1 유형의 전력 전달 트리거 회로들로부터 트리거 신호를 수신하는 것에 응답하여 적어도 하나의 추가적인 집적 회로에 전력 감소 신호를 제공하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>39. 복수의 컴포넌트들을 또한 포함하는 집적 회로의 전력 관리 회로 내의 전력 관리 프로세서에 대한 복수의 명령어들을 저장하는 비일시적 컴퓨터 판독가능 매체로서, 상기 집적 회로는 상기 집적 회로에 대한 트리거 신호들에 응답하여 상기 복수의 컴포넌트들에 걸쳐 전력 제어를 적용하도록 구성된 글로벌 전력 제어 회로를 추가로 포함하고, 상기 복수의 명령어들은, 상기 전력 관리 프로세서에 의해 실행될 때, 상기 전력 관리 프로세서로 하여금,상기 집적 회로에서, 복수의 전압 조절기들로부터의 복수의 공급 전압들을 수신하는 것 - 복수의 전력 전달 트리거 회로들은 상기 집적 회로 및 상기 복수의 전압 조절기들에 커플링되고, 상기 복수의 전력 전달 트리거 회로들은 상기 복수의 전압 조절기들 내의 전압 조절기들의 하나 이상의 세트들에 커플링된 제1 유형의 전력 전달 트리거 회로 및 제2 유형의 전력 전달 트리거 회로를 포함하고, 전압 조절기들의 주어진 세트는 상기 제1 유형의 적어도 하나의 전력 전달 트리거 회로 및 상기 제2 유형의 적어도 하나의 전력 전달 트리거 회로에 커플링됨 -;복수의 단방향 유선 인터페이스들에 의해 상기 집적 회로에 커플링된 상기 제1 유형의 전력 전달 트리거 회로들에 의해, 상기 전압 조절기들에 의해 경험되는 전기 부하가 제1 임계치를 만족할 때 트리거 신호들을 생성하는 것; 및복수의 양방향 직렬 통신 인터페이스들에 의해 상기 집적 회로에 커플링된 상기 제2 유형의 전력 전달 트리거 회로들에 의해, 상기 전압 조절기들에 의해 경험되는 상기 전기 부하가 제2 임계치를 만족할 때 트리거 신호들을 생성하는 것 - 상기 제1 임계치는 상기 제2 임계치보다 상기 집적 회로의 기능 실패 포인트에 더 가까움 - 을 포함하는 동작들을 수행하게 하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서, 상기 동작들은, 상기 집적 회로에 의해, 트리거 신호들을 생성하기 위해 상기 제2 유형의 전력 전달 트리거 회로들에게 상기 제2 유형의 전력 전달 트리거 회로들에 대해 질의하는 것을 추가로 포함하는, 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>RAJWAN, Doron</engName><name>라즈완, 도론</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>WULCAN, Karl Daniel</engName><name>울칸, 칼 다니엘</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>KUZI, Tal</engName><name>쿠지, 탈</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>SODHI, Inder M.</engName><name>소디, 인더 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>ZAHIR, Achmed R.</engName><name>자히르, 아크메드 알.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.31</priorityApplicationDate><priorityApplicationNumber>63/239,264</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.21</priorityApplicationDate><priorityApplicationNumber>17/676,665</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.21</priorityApplicationDate><priorityApplicationNumber>17/676,668</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.02.21</priorityApplicationDate><priorityApplicationNumber>17/676,683</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.20</receiptDate><receiptNumber>1-1-2025-0317973-01</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257009243.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934d82fb28e9a9b5ebf366dcb8f7f9180989c9dac874b2f3054ac4c473422292e79a30efeb15f7f82d8e4cd5a511d636ed53d847b1e28ad2f8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf17f0920d8fbb6609f07ea8ac92c952356c765e809f31546a98bac4233662cb3d3a3c6d330bc2c047b5136c9f2f100e5ea2f54d20416dd192</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>