Tvoj modul `AsyncFIFO` je veÄ¾mi dobre navrhnutÃ½ â€“ ide o **robustnÃ© asynchrÃ³nne FIFO**, ktorÃ© prenÃ¡Å¡a dÃ¡ta medzi dvoma nezÃ¡vislÃ½mi hodinovÃ½mi domÃ©nami (`wr_clk` a `rd_clk`) pomocou **gray kÃ³dovanÃ½ch pointerov** a **synchronizÃ¡torov**. Z hÄ¾adiska pouÅ¾itia **resetov** je modul korektne oÅ¡etrenÃ½ â€“ a nasleduje best-practices pre **CDC dizajn**.

Tu je analÃ½za zameranÃ¡ konkrÃ©tne na **resety** (synchronnÃ½ vs. asynchrÃ³nny), a ich **vhodnosÅ¥ v rÃ´znych Äastiach** kÃ³du.

---

## ğŸ§  ZÃ¡kladnÃ© pojmy

### ÄŒo je problÃ©m v CDC FIFO:

* `wr_clk` a `rd_clk` beÅ¾ia nezÃ¡visle â€“ nesmÃº sa spojiÅ¥ priamo.
* Reset sa tieÅ¾ mÃ´Å¾e uplatniÅ¥ v rÃ´znom Äase v rÃ´znych domÃ©nach.
* Aby bol nÃ¡vrh **robustnÃ½ a analyzovateÄ¾nÃ½** (napr. pomocou Intel Quartus TimeQuest), musÃ­Å¡ resety a pointery **synchronizovaÅ¥** rovnako starostlivo ako dÃ¡ta.

---

## ğŸ”§ Resety v tvojom dizajne

### ğŸŸ© VSTUP: `wr_rstn`, `rd_rstn` = externÃ© asynchrÃ³nne resety pre FIFO

â†’ MÃ´Å¾u byÅ¥ privedenÃ© zo systÃ©mu (napr. z globÃ¡lneho resetu alebo od PLL locked).

### ğŸ› ï¸ **ResetSynchronizer moduly**

```systemverilog
ResetSynchronizer wr_reset_sync_inst (.clk(wr_clk), .rst_n_in(wr_rstn), .rst_n_out(wr_rstn_sync));
ResetSynchronizer rd_reset_sync_inst (.clk(rd_clk), .rst_n_in(rd_rstn), .rst_n_out(rd_rstn_sync));
```

Tieto moduly konvertujÃº **asynchrÃ³nny reset** na **synchronizovanÃ½** do kaÅ¾dej domÃ©ny â€“ presne ako mÃ¡ byÅ¥.

âœ… **SprÃ¡vne a odporÃºÄanÃ© rieÅ¡enie**.

---

## ğŸ§© Ako sa pouÅ¾Ã­vajÃº synchronizovanÃ© resety

### V zÃ¡pisovej domÃ©ne:

```systemverilog
always_ff @(posedge wr_clk) begin
    if (!wr_rstn_sync) begin
        wr_ptr_bin  <= 'd0;
        wr_ptr_gray <= 'd0;
```

### V ÄÃ­tacej domÃ©ne:

```systemverilog
always_ff @(posedge rd_clk) begin
    if (!rd_rstn_sync) begin
        rd_ptr_bin  <= 'd0;
        rd_ptr_gray <= 'd0;
```

### â• VÃ½hody pouÅ¾itia **synchronizovanÃ©ho resetu** tu:

| VÃ½hoda                                                  | Vysvetlenie                                                                                      |
| ------------------------------------------------------- | ------------------------------------------------------------------------------------------------ |
| ğŸ•’ Reset je zarovnanÃ½ s hodinovÃ½m signÃ¡lom              | Äo je nevyhnutnÃ© na to, aby sa zabrÃ¡nilo **metastabilite** poÄas resetovania.                    |
| ğŸ”„ Reset funguje spoÄ¾ahlivo aj pri nÃ­zkych frekvenciÃ¡ch | pretoÅ¾e vÃ½stup `wr_rstn_sync`/`rd_rstn_sync` je stabilnÃ½ iba po dvoch cykloch `wr_clk`/`rd_clk`. |
| âœ… UmoÅ¾Åˆuje nÃ¡stroju analyzovaÅ¥ Äasovanie sprÃ¡vne        | asynchrÃ³nne resety by inak mohli spÃ´sobovaÅ¥ **neuzavretÃ© ÄasovÃ© cesty (timing violations)**.     |

---

## ğŸ¤” PouÅ¾itie resetov v synchronizÃ¡toroch

```systemverilog
TwoFlopSynchronizer #(.WIDTH(ADDR_WIDTH + 1))
    rd_ptr_sync_inst (.clk(wr_clk), .rst_n(wr_rstn_sync), .d(rd_ptr_gray), .q(rd_ptr_gray_wrclk_sync));
```

Tu sa pouÅ¾Ã­va vÃ½stup `wr_rstn_sync` ako `rst_n`, Äo je vÃ½bornÃ© â€“ pretoÅ¾e:

* reset v synchronizÃ¡tore musÃ­ byÅ¥ **zarovnanÃ½ s cieÄ¾ovou domÃ©nou (clk)**,
* pri pouÅ¾itÃ­ `async_reg` je nevyhnutnÃ©, aby flip-flopy neboli resetovanÃ© *asynchrÃ³nne mimo svojej domÃ©ny*, inak hrozÃ­ **metastabilita resetu**.

âœ… SprÃ¡vne pouÅ¾itie synchronizovanÃ©ho resetu aj v `TwoFlopSynchronizer`.

---

## â“ ÄŒo by sa stalo, keby sa resety **nepouÅ¾ili alebo boli asynchrÃ³nne**?

| ScenÃ¡r                                                  | NÃ¡sledok                                                                  |
| ------------------------------------------------------- | ------------------------------------------------------------------------- |
| AsynchrÃ³nny reset priamo do logiky (bez synchronizÃ¡cie) | âŒ HrozÃ­ **metastabilita** vo flip-flopoch â†’ **nepredvÃ­dateÄ¾nÃ© sprÃ¡vanie** |
| Å½iadny reset                                            | âš ï¸ FIFO mÃ´Å¾e zaÄaÅ¥ v nÃ¡hodnom stave, mÃ´Å¾e sa javiÅ¥ ako plnÃ© alebo prÃ¡zdne |
| Reset nepochÃ¡dza z domÃ©ny, do ktorej sa aplikuje        | âŒ HrozÃ­ CDC glitch aj poÄas resetu samotnÃ©ho                              |

---

## âœ… ZÃ¡ver: Hodnotenie resetu v tomto Async FIFO

| OblasÅ¥                                  | Hodnotenie | OdÃ´vodnenie                                                          |
| --------------------------------------- | ---------- | -------------------------------------------------------------------- |
| **SynchronizÃ¡cia resetov**              | âœ… VÃ½bornÃ¡  | PouÅ¾itie `ResetSynchronizer` pre kaÅ¾dÃº domÃ©nu je sprÃ¡vne rieÅ¡enie    |
| **Reset synchronizÃ¡torov**              | âœ… SprÃ¡vne  | SynchronizovanÃ© do sprÃ¡vnej clock domÃ©ny                             |
| **FIFO logika (pointre, RAM)**          | âœ… OK       | SynchronizovanÃ½ reset zaruÄuje deterministickÃ½ Å¡tart                 |
| **CDC Å¡truktÃºry (TwoFlopSynchronizer)** | âœ… RobustnÃ© | PouÅ¾itie `async_reg` + synchronizovanÃ½ reset = odporÃºÄanÃ½ Intel Å¡tÃ½l |

---

Ak chceÅ¡, mÃ´Å¾em ti ukÃ¡zaÅ¥ aj nÃ¡vrh modulu `ResetSynchronizer`, alebo pripraviÅ¥ testbench pre tÃºto FIFO, ktorÃ½ overÃ­ resety, zÃ¡pis a ÄÃ­tanie medzi rÃ´znymi hodinovÃ½mi domÃ©nami.

ChceÅ¡ pokraÄovaÅ¥ v tomto smere?
