<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:24.2424</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0020194</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.08.22</openDate><openNumber>10-2024-0127151</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 복수의 층으로 구비된 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 상기 제2 절연층 상에 배치된 제1 보호층; 및 상기 제1 절연층의 하면으로부터 상기 제2 절연층의 상면을 관통하는 방열부를 포함하고, 상기 방열부는, 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 방열 패드; 상기 제1 절연층 하에 배치된 제2 방열 패드; 및 상기 복수의 층의 상기 제1 절연층을 일괄적으로 관통하며 구비되고, 상기 제1 및 제2 방열 패드와 연결된 제1 방열 비아;를 포함하고, 상기 제1 보호층은 수평 방향으로 상호 이격된 복수의 오픈 파트를 포함하는 제1 오픈 영역을 포함하고, 상기 제1 방열 비아는 상기 제1 오픈 영역의 상기 복수의 오픈 파트 각각과 수직으로 중첩된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 층으로 구비된 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층;상기 제2 절연층 상에 배치된 제1 보호층; 및상기 제1 절연층의 하면으로부터 상기 제2 절연층의 상면을 관통하는 방열부를 포함하고,상기 방열부는,상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 방열 패드;상기 제1 절연층 하에 배치된 제2 방열 패드; 및상기 복수의 층의 상기 제1 절연층을 일괄적으로 관통하며 구비되고, 상기 제1 및 제2 방열 패드와 연결된 제1 방열 비아;를 포함하고,상기 제1 보호층은 수평 방향으로 상호 이격된 복수의 오픈 파트를 포함하는 제1 오픈 영역을 포함하고, 상기 제1 방열 비아는 상기 제1 오픈 영역의 상기 복수의 오픈 파트와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 방열 비아는 단일 개로 구비되고,상기 단일 개의 상기 제1 방열 비아는 상기 제1 오픈 영역의 복수의 오픈 파트와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 절연층은 복수의 층으로 구비되고,상기 방열부는,상기 제2 절연층 상에 배치된 제3 방열 패드; 및상기 복수의 층의 상기 제2 절연층을 관통하며 구비되고, 상기 제1 및 제3 방열 패드와 연결된 제2 방열 비아를 포함하고,상기 제3 방열 패드는,상기 제1 방열 패드, 상기 제2 방열 비아 및 상기 제1 오픈 영역의 상기 복수의 오픈 파트와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제3 방열 패드는 단일 개로 구비되고,상기 단일 개의 상기 제3 방열 패드의 상면은 상기 제1 오픈 영역의 상기 복수의 오픈 파트를 통해 복수의 영역으로 구획되는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제2 방열 비아는 상기 복수의 층의 상기 제2 절연층을 일괄적으로 관통하며 구비되고,상기 제1 방열 비아 및 상기 제2 방열 비아는, 상기 제1 방열 패드를 기준으로 상호 대칭 형상을 가진,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 제3 방열 패드는 상기 제1 오픈 영역의 상기 복수의 오픈 파트와 수직으로 중첩되며 상호 분리된 복수의 서브 방열 패드를 포함하고,상기 제1 방열 패드는,상기 복수의 서브 방열 패드와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2 방열 비아는 상기 복수의 서브 방열 패드와 수직으로 중첩되고, 수평 방향으로 상호 이격된 복수의 분기 방열 비아를 포함하고,상기 제1 방열 비아는 상기 복수의 분기 방열 비아와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 복수의 분기 방열 비아 사이에 배치되고, 상기 복수의 분기 방열 비아와 수평 방향으로 이격된 전극 패턴을 더 포함하고,상기 전극 패턴은 상기 제1 방열 비아와 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제2 절연층의 복수의 층 각각에는 복수의 분기 방열 비아가 배치되고,상기 제2 절연층의 최하층에 배치된 복수의 분기 방열 비아는 상기 제1 방열 패드에 공통으로 연결된,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 제2 절연층의 상기 복수의 층은,상기 제2 방열 비아의 상기 복수의 분기 방열 비아가 배치된 층과,상기 복수의 분기 방열 비아와 상기 제1 방열 비아 사이에 배치되고, 상기 복수의 분기 방열 비아와 공통으로 수직으로 중첩된 상기 제2 방열 비아의 단일 방열 비아가 배치된 층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제2항에 있어서,상기 제1 오픈 영역의 상기 복수의 오픈 파트 각각은 반도체 소자가 부착되는 반도체 소자 부착 영역에 대응되고,상기 제1 방열 비아는 상기 복수의 오픈 파트에 대응하는 복수의 반도체 소자 부착 영역 각각과 수직으로 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,상기 방열부는,상기 제1 절연층의 복수의 층 사이에 상기 제1 방열 비아의 측면의 둘레 방향을 따라 구비되고, 상기 제1 방열 비아의 측면과 접촉하는 가이드 패드를 더 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제3항에 있어서,상기 방열부와 수평 방향으로 이격된 전극부를 더 포함하고,상기 전극부는,상기 제1 절연층의 복수의 층 및 상기 제2 절연층의 복수의 층 각각을 관통하는 복수의 비아 전극; 및상기 복수의 비아 전극 사이에 각각 배치된 패드 전극을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 복수의 비아 전극 각각의 폭 또는 평면 면적은 상기 제1 방열 비아 및 상기 제2 방열 비아 각각의 폭 또는 평면 면적보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제2 방열 비아의 측면의 경사가 기울어진 방향은,상기 제2 방열 비아와 수평 방향으로 중첩된 상기 전극부의 비아 전극의 측면의 경사가 기울어진 방향과 전체적으로 동일한,회로 기판. </claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 제1 방열 비아의 측면의 경사가 기울어진 방향은,상기 제1 방열 비아와 수평 방향으로 중첩된 상기 전극부의 비아 전극의 측면의 경사가 기울어진 방향과 부분적으로 동일한,회로 기판. </claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,상기 복수의 비아 전극은 상기 제1 방열 비아와 수평 방향으로 중첩되고 측면의 경사가 기울어진 방향이 상기 제1 방열 비아와 다른 방향으로 기울어진 제1 측면을 가지는 제1 비아 전극과, 상기 제1 방열 비아와 수평 방향으로 중첩되고 측면의 경사가 기울어진 방향이 상기 제1 방열 비아와 동일한 방향으로 기울어진 제2 측면을 가지는 제2 비아 전극을 포함하고,상기 제1 측면을 가지는 제1 비아 전극은, 상기 제2 측면을 가지는 제2 비아 전극보다 상기 제2 방열 비아에 가깝게 위치한,회로 기판.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 절연층의 층수는, 상기 제2 절연층의 층수보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서,상기 제1 방열 비아와 상기 비아 전극의 수평 방향으로의 최소 이격 간격은 상기 제1 절연층의 각각의 층의 두께 및 상기 제2 절연층의 각각의 층의 두께보다 큰,회로 기판. </claim></claimInfo><claimInfo><claim>20. 복수의 층으로 구비된 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층;상기 제1 절연층의 하면으로부터 상기 제2 절연층의 상면을 관통하는 방열부;상기 제2 절연층 상에 배치되고, 상기 방열부와 수직으로 중첩된 복수의 오픈 파트를 포함하는 제1 오픈 영역을 구비한 제1 보호층; 및상기 제1 오픈 영역의 상기 복수의 오픈 파트 내에 각각 배치된 복수의 반도체 소자를 포함하고,상기 방열부는,상기 제1 절연층과 상기 제2 절연층 사이에 배치된 제1 방열 패드;상기 제1 절연층 하에 배치된 제2 방열 패드; 및상기 복수의 층의 상기 제1 절연층을 일괄적으로 관통하며 구비되고, 상기 제1 및 제2 방열 패드와 연결되고, 상기 복수의 오픈 파트와 수직으로 중첩된 단일 개의 제1 방열 비아;상기 제2 절연층 상에 배치되고, 상기 복수의 오픈 파트 각각과 수직으로 중첩된 복수의 서브 방열 패드를 포함하는 제3 방열 패드; 및상기 제2 절연층을 관통하며 구비되고, 상기 제1 및 제3 방열 패드와 연결되며, 상기 복수의 서브 방열 패드와 수직으로 중첩된 복수의 분기 방열 비아를 포함하는 제2 방열 비아를 포함하며,상기 단일 개의 제1 방열 비아는,상기 복수의 반도체 소자와 수직 방향으로 중첩된,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SEONG, GI HO</engName><name>성기호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>MOON, DAE SUNG</engName><name>문대성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.15</receiptDate><receiptNumber>1-1-2023-0178445-64</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230020194.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cbf03a4aff0cc1c488691a5314b45367746d58c37e68506d80e460298ffdc21fb51eb92da4e3c4f0611610ee72b89bce3ab9858b39d299c1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf26f1322e1a1643c3b73ca1bddab552b1e56f355ebe6730fe59dab230cb3e352f6599d75a56817fd4fcb2888346fe0d543ab111203a6f7369</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>