<?xml version="1.0" encoding="UTF-8" standalone="no" ?> 
<ip_presets schema="1.0">
  <ip_preset preset_proc_name="ddr3_sdram_preset">
    <ip vendor="xilinx.com" library="ip" name="mig_7series">
      <user_parameters>
        <user_parameter name="CONFIG.XML_INPUT_FILE" value="mig.prj" value_type="file"/> 
      </user_parameters>
    </ip>
  </ip_preset>
  
   <ip_preset preset_proc_name="uart_preset">
    <ip vendor="xilinx.com" library="ip" name="iomodule" ip_interface="UART">
        <user_parameters>
          <user_parameter name="CONFIG.C_USE_UART_RX" value="1"/> 
          <user_parameter name="CONFIG.C_USE_UART_TX" value="1"/> 
        </user_parameters>
    </ip>
    <ip vendor="xilinx.com" library="ip" name="microblaze_mcs" ip_interface="UART">
        <user_parameters>
          <user_parameter name="CONFIG.USE_UART_RX" value="1"/> 
          <user_parameter name="CONFIG.USE_UART_RX" value="1"/> 
        </user_parameters>
    </ip>
  </ip_preset>
  
   <ip_preset preset_proc_name="sys_clock_preset">
    <ip vendor="xilinx.com" library="ip" name="clk_wiz" ip_interface="clk_in1">
        <user_parameters>
          <user_parameter name="CONFIG.PRIM_IN_FREQ" value="100"/> 
          <user_parameter name="CONFIG.PRIM_SOURCE" value="Single_ended_clock_capable_pin"/> 
		  <user_parameter name="CONFIG.RESET_TYPE" value="Active High"/>
		  <user_parameter name="CONFIG.RESET_PORT" value="reset"/> 		  
        </user_parameters>
    </ip>
    <ip vendor="xilinx.com" library="ip" name="clk_wiz" ip_interface="clk_in2">
        <user_parameters>
		<user_parameter name="CONFIG.USE_INCLK_SWITCHOVER" value="true"/>
        <user_parameter name="CONFIG.SECONDARY_IN_FREQ" value="100"/>
        <user_parameter name="CONFIG.SECONDARY_SOURCE" value="Single_ended_clock_capable_pin"/> 
		<user_parameter name="CONFIG.RESET_TYPE" value="Active High"/> 
		<user_parameter name="CONFIG.RESET_PORT" value="reset"/> 
        </user_parameters>
    </ip>
  </ip_preset>
  
  
</ip_presets>
