# 为什么不用硬盘代替内存条？

## 初识存储器层次
要有一个概念，CPU访问不同层次的存储器需要的时间不同。访问CPU寄存器，需要0个周期；访问高速缓存，需要4~75个周期；访问主存，
需要上百个周期；访问磁盘，需要几千万个周期。那么不同层次是如何组织的呢？

## 先来了解一下各种存储设备吧
### 随机访问存储器
常说的内存条就是随机访问存储器的一种。总体上分为两类：静态RAM（SRAM），动态RAM(DRAM)。</br>
- 静态RAMA</br>
SRAM速度比DRAM快，价格也贵的多，可用作高速缓存，既可以用在CPU芯片上，也可以用在片下。结构上，用6个晶体管实现一个单元。功能上，拥有双稳态特性，每个位
可以一直保持下去。即使现在是不稳定状态，也能很快的变为一种稳定状态并保持。只要有电，就能保持下去。
- 动态RAM</br>
作为主存，以及图形系统的帧缓冲区。结构上，由一个电容和一个访问晶体管组成。功能上，对光电干扰十分敏感。被干扰后会在10~100毫秒内失去电荷，但所幸，
计算机时钟周期以纳秒为单位。这样就可以定期重写刷新内存的每一位。
- 传统DRAM</br>
数据存储在超单元中，一个超单元有8位。超单元被排列成矩阵形式。总共能存储行*列*8位数据。数据通过引脚进行读取写入，每个引脚传递1位信号。
为了一次能读出一个字节，数据引脚一般为8个一组，地址就是行列数，因此只需要2位。每个DRAM芯片要连接到内存控制器这样的电路上，通过这个电路读写数据。二维阵列
减少了地址引脚的个数，但增加了访问时间。因为先取行数据到缓冲区，再从缓冲区取列数据。
- 内存模块</br>
DRAM芯片封装在内存模块中，插到主板的扩展槽上。把数据传到内存控制器和从控制器中读出数据。结构上，8个DRAM芯片并联。每个超单元存8bit，一次使用64bits，每个DRAM
提供一个超单元，这些超单元地址相同，比如都是2行2列的那个超单元。

