|A2D_test
clk => clk.IN2
RST_n => RST_n.IN1
SS_n << A2D_intf:iA2D.SS_n
SCLK << A2D_intf:iA2D.SCLK
MOSI << A2D_intf:iA2D.MOSI
MISO => MISO.IN1
LED[0] << LED[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[1] << LED[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[2] << LED[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[3] << LED[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[4] << LED[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[5] << LED[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[6] << LED[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
LED[7] << LED[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|A2D_test|reset_synch:iRS
RST_n => rst_n~reg0.ACLR
RST_n => btwn_ffs.ACLR
clk => rst_n~reg0.CLK
clk => btwn_ffs.CLK
rst_n <= rst_n~reg0.DB_MAX_OUTPUT_PORT_TYPE


|A2D_test|A2D_intf:iA2D
clk => clk.IN1
rst_n => rst_n.IN1
strt_cnv => cnv_cmplt.OUTPUTSELECT
strt_cnv => Selector0.IN3
strt_cnv => Selector2.IN3
strt_cnv => Selector1.IN1
chnnl[0] => cmd[11].IN1
chnnl[1] => cmd[12].IN1
chnnl[2] => cmd[13].IN1
cnv_cmplt <= cnv_cmplt~reg0.DB_MAX_OUTPUT_PORT_TYPE
res[0] <= SPI_mstr16:iSPI.rd_data
res[1] <= SPI_mstr16:iSPI.rd_data
res[2] <= SPI_mstr16:iSPI.rd_data
res[3] <= SPI_mstr16:iSPI.rd_data
res[4] <= SPI_mstr16:iSPI.rd_data
res[5] <= SPI_mstr16:iSPI.rd_data
res[6] <= SPI_mstr16:iSPI.rd_data
res[7] <= SPI_mstr16:iSPI.rd_data
res[8] <= SPI_mstr16:iSPI.rd_data
res[9] <= SPI_mstr16:iSPI.rd_data
res[10] <= SPI_mstr16:iSPI.rd_data
res[11] <= SPI_mstr16:iSPI.rd_data
SS_n <= SPI_mstr16:iSPI.SS_n
SCLK <= SPI_mstr16:iSPI.SCLK
MOSI <= SPI_mstr16:iSPI.MOSI
MISO <= SPI_mstr16:iSPI.MISO


|A2D_test|A2D_intf:iA2D|SPI_mstr16:iSPI
clk => done~reg0.CLK
clk => bitcnt[0].CLK
clk => bitcnt[1].CLK
clk => bitcnt[2].CLK
clk => bitcnt[3].CLK
clk => bitcnt[4].CLK
clk => shift_reg[0].CLK
clk => shift_reg[1].CLK
clk => shift_reg[2].CLK
clk => shift_reg[3].CLK
clk => shift_reg[4].CLK
clk => shift_reg[5].CLK
clk => shift_reg[6].CLK
clk => shift_reg[7].CLK
clk => shift_reg[8].CLK
clk => shift_reg[9].CLK
clk => shift_reg[10].CLK
clk => shift_reg[11].CLK
clk => shift_reg[12].CLK
clk => shift_reg[13].CLK
clk => shift_reg[14].CLK
clk => shift_reg[15].CLK
clk => MISO_smpl.CLK
clk => sclk_div[0].CLK
clk => sclk_div[1].CLK
clk => sclk_div[2].CLK
clk => sclk_div[3].CLK
clk => sclk_div[4].CLK
clk => state~1.DATAIN
rst_n => bitcnt[0].ACLR
rst_n => bitcnt[1].ACLR
rst_n => bitcnt[2].ACLR
rst_n => bitcnt[3].ACLR
rst_n => bitcnt[4].ACLR
rst_n => done~reg0.ACLR
rst_n => state~3.DATAIN
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => shift_reg.OUTPUTSELECT
wrt => Selector1.IN3
wrt => Selector4.IN3
wrt => clr_done.DATAB
wrt => Selector0.IN1
cmd[0] => shift_reg.DATAB
cmd[1] => shift_reg.DATAB
cmd[2] => shift_reg.DATAB
cmd[3] => shift_reg.DATAB
cmd[4] => shift_reg.DATAB
cmd[5] => shift_reg.DATAB
cmd[6] => shift_reg.DATAB
cmd[7] => shift_reg.DATAB
cmd[8] => shift_reg.DATAB
cmd[9] => shift_reg.DATAB
cmd[10] => shift_reg.DATAB
cmd[11] => shift_reg.DATAB
cmd[12] => shift_reg.DATAB
cmd[13] => shift_reg.DATAB
cmd[14] => shift_reg.DATAB
cmd[15] => shift_reg.DATAB
MISO => MISO_smpl.DATAIN
rd_data[0] <= shift_reg[0].DB_MAX_OUTPUT_PORT_TYPE
rd_data[1] <= shift_reg[1].DB_MAX_OUTPUT_PORT_TYPE
rd_data[2] <= shift_reg[2].DB_MAX_OUTPUT_PORT_TYPE
rd_data[3] <= shift_reg[3].DB_MAX_OUTPUT_PORT_TYPE
rd_data[4] <= shift_reg[4].DB_MAX_OUTPUT_PORT_TYPE
rd_data[5] <= shift_reg[5].DB_MAX_OUTPUT_PORT_TYPE
rd_data[6] <= shift_reg[6].DB_MAX_OUTPUT_PORT_TYPE
rd_data[7] <= shift_reg[7].DB_MAX_OUTPUT_PORT_TYPE
rd_data[8] <= shift_reg[8].DB_MAX_OUTPUT_PORT_TYPE
rd_data[9] <= shift_reg[9].DB_MAX_OUTPUT_PORT_TYPE
rd_data[10] <= shift_reg[10].DB_MAX_OUTPUT_PORT_TYPE
rd_data[11] <= shift_reg[11].DB_MAX_OUTPUT_PORT_TYPE
rd_data[12] <= shift_reg[12].DB_MAX_OUTPUT_PORT_TYPE
rd_data[13] <= shift_reg[13].DB_MAX_OUTPUT_PORT_TYPE
rd_data[14] <= shift_reg[14].DB_MAX_OUTPUT_PORT_TYPE
rd_data[15] <= shift_reg[15].DB_MAX_OUTPUT_PORT_TYPE
SS_n <= SS_n.DB_MAX_OUTPUT_PORT_TYPE
SCLK <= SCLK.DB_MAX_OUTPUT_PORT_TYPE
MOSI <= shift_reg[15].DB_MAX_OUTPUT_PORT_TYPE
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE


