LOAD #32      ; RAM_OS
STORE 2       ; RAM_OS
LOAD #16      ; RAM_OS
STORE 5       ; RAM_OS
STORE 16        ; DECLA_VAR i
STORE 17        ; DECLA_VAR j
STORE 18        ; DECLA_VAR n
LOAD #0       ;  NB
STORE 19        ; DECLA_VAR cpt
READ ;
STORE 18        ; <-
LOAD #0       ;  NB
STORE 16        ; <-
LOAD 18      ;   ID
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD 16      ;   ID
SUB @2        ; <
JUML 21       ; <
LOAD #0 ; <
JUMP 22      ; <
LOAD #1 ; <
DEC 2         ; PILE--
JUMZ 66        ; TQ
LOAD 16      ;   ID
STORE 17        ; <-
LOAD 18      ;   ID
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD 17      ;   ID
SUB @2        ; <
JUML 34       ; <
LOAD #0 ; <
JUMP 35      ; <
LOAD #1 ; <
DEC 2         ; PILE--
JUMZ 52        ; TQ
LOAD #1       ;  NB
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD 19      ;   ID
ADD @2        ; ADDITION
DEC 2         ; PILE--
STORE 19        ; <-
LOAD #1       ;  NB
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD 17      ;   ID
ADD @2        ; ADDITION
DEC 2         ; PILE--
STORE 17        ; <-
JUMP 26       ;  FTQ
LOAD #1       ;  NB
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD 16      ;   ID
ADD @2        ; ADDITION
DEC 2         ; PILE--
STORE 16        ; <-
LOAD #1       ;  NB
INC 2         ; PILE++
STORE @2         ; STOCKAGE AU SOMMET DE PILE
LOAD #1       ;  NB
ADD @2        ; ADDITION
DEC 2         ; PILE--
JUMP 13       ;  FTQ
LOAD 19      ;   ID
WRITE ;
STOP ;
