Timing Analyzer report for toolflow
Sat Nov 30 12:34:35 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.66        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  34.9%      ;
;     Processor 3            ;  18.0%      ;
;     Processor 4            ;  13.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Sat Nov 30 12:34:32 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.94 MHz ; 35.94 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -3.911 ; -66.245            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.350 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; iCLK  ; -1.693 ; -43.307               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 4.089 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.623 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.911 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.078      ; 13.987     ;
; -2.821 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.078      ; 12.897     ;
; -2.442 ; mem:IMem|ram~43                                                                              ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; -0.032     ; 12.408     ;
; -2.235 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 12.052     ;
; -2.092 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.908     ;
; -2.088 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.904     ;
; -2.087 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.903     ;
; -2.012 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 11.830     ;
; -1.990 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 12.210     ;
; -1.973 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.439     ; 21.532     ;
; -1.970 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 12.170     ;
; -1.934 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 11.751     ;
; -1.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 12.117     ;
; -1.929 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 12.116     ;
; -1.928 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 12.148     ;
; -1.927 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.189      ; 12.114     ;
; -1.927 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.036      ; 11.961     ;
; -1.859 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.437     ; 21.420     ;
; -1.846 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.653     ;
; -1.845 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.652     ;
; -1.750 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 11.982     ;
; -1.748 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 11.944     ;
; -1.747 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.198      ; 11.943     ;
; -1.701 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.508     ;
; -1.694 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 11.518     ;
; -1.687 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 11.907     ;
; -1.683 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 11.903     ;
; -1.676 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.483     ;
; -1.676 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.483     ;
; -1.672 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.186      ; 11.856     ;
; -1.646 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.869     ;
; -1.639 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 11.858     ;
; -1.635 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 11.854     ;
; -1.628 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.379      ; 12.005     ;
; -1.591 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 11.823     ;
; -1.584 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.391     ;
; -1.556 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:0:REGI|s_Q                                ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.094     ; 21.460     ;
; -1.551 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 11.374     ;
; -1.547 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 11.370     ;
; -1.546 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 11.369     ;
; -1.542 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 11.359     ;
; -1.471 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 11.296     ;
; -1.431 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.238     ;
; -1.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 11.636     ;
; -1.425 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 11.676     ;
; -1.404 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.210     ;
; -1.400 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.206     ;
; -1.399 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.205     ;
; -1.393 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.094     ; 21.297     ;
; -1.393 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 11.217     ;
; -1.388 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.439     ; 20.947     ;
; -1.375 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:1:REGI|s_Q                                ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.089     ; 21.284     ;
; -1.369 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 11.591     ;
; -1.366 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 11.588     ;
; -1.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 11.583     ;
; -1.364 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 11.582     ;
; -1.363 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 11.614     ;
; -1.362 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.220      ; 11.580     ;
; -1.361 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 11.169     ;
; -1.343 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.384      ; 11.725     ;
; -1.339 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 11.549     ;
; -1.325 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 11.525     ;
; -1.321 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 11.521     ;
; -1.291 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 11.125     ;
; -1.289 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.192      ; 11.479     ;
; -1.283 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.090     ;
; -1.281 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 11.119     ;
; -1.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 11.118     ;
; -1.275 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 11.452     ;
; -1.274 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.437     ; 20.835     ;
; -1.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 11.450     ;
; -1.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.179      ; 11.446     ;
; -1.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.057     ;
; -1.247 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.053     ;
; -1.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 11.456     ;
; -1.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.052     ;
; -1.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 11.050     ;
; -1.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 11.043     ;
; -1.213 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRsAddr:1:REGI|s_Q                                 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.089     ; 21.122     ;
; -1.209 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.241      ; 11.448     ;
; -1.208 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 11.016     ;
; -1.207 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 11.410     ;
; -1.206 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 11.409     ;
; -1.195 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.992     ;
; -1.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.991     ;
; -1.191 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 11.013     ;
; -1.186 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 11.396     ;
; -1.185 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 11.007     ;
; -1.175 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.172     ; 11.001     ;
; -1.172 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:1:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.384      ; 11.554     ;
; -1.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.169     ; 10.985     ;
; -1.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 10.974     ;
; -1.150 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 10.972     ;
; -1.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.981     ;
; -1.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 10.975     ;
; -1.147 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.965     ;
; -1.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.977     ;
; -1.143 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.976     ;
; -1.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 10.974     ;
; -1.136 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.192      ; 11.326     ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.350 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.013      ;
; 0.351 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.014      ;
; 0.353 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.435      ; 1.010      ;
; 0.371 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.034      ;
; 0.376 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.039      ;
; 0.390 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.674      ;
; 0.427 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.694      ;
; 0.428 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.696      ;
; 0.428 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.440 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.707      ;
; 0.440 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.708      ;
; 0.441 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.708      ;
; 0.441 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.709      ;
; 0.441 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.709      ;
; 0.442 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.709      ;
; 0.445 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.712      ;
; 0.488 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.513      ; 1.187      ;
; 0.526 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.811      ;
; 0.531 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.816      ;
; 0.535 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.819      ;
; 0.551 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.836      ;
; 0.556 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.840      ;
; 0.556 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.824      ;
; 0.560 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.828      ;
; 0.564 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.832      ;
; 0.568 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.836      ;
; 0.569 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.853      ;
; 0.571 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 1.272      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.866      ;
; 0.583 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.867      ;
; 0.586 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 1.300      ;
; 0.588 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 1.302      ;
; 0.589 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.873      ;
; 0.590 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 1.304      ;
; 0.592 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.251      ;
; 0.597 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.865      ;
; 0.598 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.866      ;
; 0.598 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.865      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.867      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.605 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.606 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.873      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.875      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.607 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.874      ;
; 0.609 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.876      ;
; 0.610 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.877      ;
; 0.613 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.880      ;
; 0.615 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.882      ;
; 0.619 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.886      ;
; 0.621 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.432      ; 1.275      ;
; 0.623 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.890      ;
; 0.625 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.910      ;
; 0.627 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.911      ;
; 0.630 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:24:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.897      ;
; 0.632 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.916      ;
; 0.639 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 1.305      ;
; 0.640 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.925      ;
; 0.641 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.302      ;
; 0.642 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.302      ;
; 0.642 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.926      ;
; 0.642 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.910      ;
; 0.645 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.913      ;
; 0.649 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.916      ;
; 0.652 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.937      ;
; 0.652 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.936      ;
; 0.656 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.316      ;
; 0.657 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.942      ;
; 0.659 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.445      ; 1.326      ;
; 0.662 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.946      ;
; 0.664 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.437      ; 1.323      ;
; 0.665 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.328      ;
; 0.669 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.443      ; 1.334      ;
; 0.671 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.334      ;
; 0.674 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.446      ; 1.342      ;
; 0.674 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.942      ;
; 0.679 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.438      ; 1.339      ;
; 0.685 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.348      ;
; 0.686 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 1.349      ;
; 0.687 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 1.349      ;
; 0.690 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 1.356      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.693 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 11.499     ;
; -1.637 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.453     ;
; -1.637 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.453     ;
; -1.637 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 11.453     ;
; -1.631 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 11.448     ;
; -1.631 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 11.448     ;
; -1.631 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 11.448     ;
; -1.626 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 11.444     ;
; -1.626 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 11.444     ;
; -1.532 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 11.739     ;
; -1.360 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.167     ;
; -1.360 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.167     ;
; -1.360 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.167     ;
; -1.360 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 11.167     ;
; -1.298 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 11.520     ;
; -1.298 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.224      ; 11.520     ;
; -1.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 11.504     ;
; -1.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 11.504     ;
; -1.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.222      ; 11.504     ;
; -1.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 11.470     ;
; -1.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 11.470     ;
; -1.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 11.489     ;
; -1.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.202      ; 11.470     ;
; -1.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 11.489     ;
; -1.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 11.444     ;
; -1.128 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.965     ;
; -1.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.919     ;
; -1.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.919     ;
; -1.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.919     ;
; -1.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.914     ;
; -1.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.914     ;
; -1.090 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.914     ;
; -1.085 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 10.910     ;
; -1.085 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 10.910     ;
; -1.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.202     ; 10.838     ;
; -0.986 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.792     ;
; -0.986 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.792     ;
; -0.986 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.792     ;
; -0.980 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.787     ;
; -0.980 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.787     ;
; -0.980 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.787     ;
; -0.975 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.783     ;
; -0.975 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.783     ;
; -0.967 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.240      ; 11.205     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.225      ; 11.170     ;
; -0.889 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.202     ; 10.685     ;
; -0.881 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 11.078     ;
; -0.833 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.639     ;
; -0.833 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.639     ;
; -0.833 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.639     ;
; -0.827 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.634     ;
; -0.827 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.634     ;
; -0.827 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.634     ;
; -0.822 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.630     ;
; -0.822 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.630     ;
; -0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 10.633     ;
; -0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 10.633     ;
; -0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 10.633     ;
; -0.795 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 10.633     ;
; -0.749 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.572     ;
; -0.733 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.255      ; 10.986     ;
; -0.733 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.255      ; 10.986     ;
; -0.729 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.936     ;
; -0.729 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.936     ;
; -0.729 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.209      ; 10.936     ;
; -0.728 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.199      ; 10.925     ;
; -0.719 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.970     ;
; -0.719 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.970     ;
; -0.719 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.970     ;
; -0.709 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.506     ;
; -0.709 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.506     ;
; -0.709 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.506     ;
; -0.709 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.201     ; 10.506     ;
; -0.705 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 10.955     ;
; -0.705 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 10.955     ;
; -0.693 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.526     ;
; -0.693 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.526     ;
; -0.693 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.165     ; 10.526     ;
; -0.687 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 10.521     ;
; -0.687 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 10.521     ;
; -0.687 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 10.521     ;
; -0.682 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 10.517     ;
; -0.682 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 10.517     ;
; -0.671 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.241      ; 10.910     ;
; -0.661 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 10.497     ;
; -0.653 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.490     ;
; -0.647 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.859     ;
; -0.647 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.859     ;
; -0.637 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.204     ; 10.431     ;
; -0.633 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.843     ;
; -0.633 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.843     ;
; -0.633 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.212      ; 10.843     ;
; -0.629 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.176     ; 10.451     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.089 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.366      ;
; 4.304 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.124      ; 4.614      ;
; 4.365 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.642      ;
; 4.365 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.642      ;
; 4.365 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.642      ;
; 4.387 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.660      ;
; 4.387 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.660      ;
; 4.419 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.692      ;
; 4.419 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.692      ;
; 4.419 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 4.692      ;
; 4.421 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 4.697      ;
; 4.421 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.090      ; 4.697      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.440 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.113      ; 4.739      ;
; 4.492 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.585      ; 5.263      ;
; 4.493 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.579      ; 5.258      ;
; 4.493 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.579      ; 5.258      ;
; 4.504 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.571      ; 5.261      ;
; 4.504 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.571      ; 5.261      ;
; 4.511 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.567      ; 5.264      ;
; 4.511 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.567      ; 5.264      ;
; 4.513 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.574      ; 5.273      ;
; 4.513 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.574      ; 5.273      ;
; 4.515 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 5.263      ;
; 4.515 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.562      ; 5.263      ;
; 4.519 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.343     ; 4.362      ;
; 4.519 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.343     ; 4.362      ;
; 4.519 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.343     ; 4.362      ;
; 4.519 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.343     ; 4.362      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.556      ; 5.264      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.556      ; 5.264      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.556      ; 5.264      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.556      ; 5.264      ;
; 4.523 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.554      ; 5.263      ;
; 4.523 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.551      ; 5.260      ;
; 4.523 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.554      ; 5.263      ;
; 4.523 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.551      ; 5.260      ;
; 4.523 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.554      ; 5.263      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.551      ; 5.261      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 5.262      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.554      ; 5.264      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 5.262      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.543      ; 5.253      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.543      ; 5.253      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.548      ; 5.258      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.548      ; 5.258      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.551      ; 5.261      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.552      ; 5.262      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.548      ; 5.258      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.548      ; 5.258      ;
; 4.524 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.542      ; 5.252      ;
; 4.525 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 5.255      ;
; 4.525 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.544      ; 5.255      ;
; 4.529 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 5.250      ;
; 4.529 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 5.250      ;
; 4.529 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 5.250      ;
; 4.529 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 5.250      ;
; 4.537 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 5.248      ;
; 4.537 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 5.248      ;
; 4.537 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 5.248      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.517      ; 5.242      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.517      ; 5.242      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.247      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.249      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.247      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.249      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.247      ;
; 4.549 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.247      ;
; 4.560 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 5.265      ;
; 4.560 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.519      ; 5.265      ;
; 4.561 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 5.257      ;
; 4.584 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 5.242      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.635 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.339      ;
; 4.648 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.074      ; 4.908      ;
; 4.652 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX                 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.585      ; 5.423      ;
; 4.653 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX                 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.579      ; 5.418      ;
; 4.653 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX                 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.579      ; 5.418      ;
; 4.664 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX                 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.571      ; 5.421      ;
; 4.664 ; hazardDetectionUnit:hazard_Detection|s_FlushIDEX                 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.571      ; 5.421      ;
; 4.669 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 5.376      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.87 MHz ; 38.87 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; iCLK  ; -2.863 ; -31.244           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.349 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; iCLK  ; -0.793 ; -14.503              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 3.661 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.646 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.863 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.057      ; 12.919     ;
; -1.832 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.057      ; 11.888     ;
; -1.518 ; mem:IMem|ram~43                                                                              ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; -0.054     ; 11.463     ;
; -1.289 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 11.148     ;
; -1.195 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 11.053     ;
; -1.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 11.048     ;
; -1.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 11.048     ;
; -1.093 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.139     ; 10.953     ;
; -1.066 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 11.294     ;
; -1.063 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 11.273     ;
; -1.044 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 11.240     ;
; -1.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.901     ;
; -1.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 11.238     ;
; -1.039 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.197      ; 11.235     ;
; -1.021 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 11.249     ;
; -0.973 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.017      ; 10.989     ;
; -0.935 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.785     ;
; -0.933 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.783     ;
; -0.885 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 11.088     ;
; -0.883 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.204      ; 11.086     ;
; -0.834 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.242      ; 11.075     ;
; -0.804 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.654     ;
; -0.799 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 10.650     ;
; -0.799 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 10.650     ;
; -0.787 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.194      ; 10.980     ;
; -0.785 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 11.013     ;
; -0.780 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 11.008     ;
; -0.776 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.638     ;
; -0.760 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.993     ;
; -0.747 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.974     ;
; -0.743 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.970     ;
; -0.706 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.242      ; 10.947     ;
; -0.682 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.543     ;
; -0.677 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.538     ;
; -0.677 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.538     ;
; -0.670 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.323      ; 10.992     ;
; -0.665 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q         ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.524     ;
; -0.600 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.449     ;
; -0.580 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 10.443     ;
; -0.550 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.763     ;
; -0.532 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.784     ;
; -0.529 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.391     ;
; -0.517 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.748     ;
; -0.513 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.744     ;
; -0.510 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.730     ;
; -0.508 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.728     ;
; -0.506 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.354     ;
; -0.505 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.221      ; 10.725     ;
; -0.501 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.349     ;
; -0.501 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.349     ;
; -0.492 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.341     ;
; -0.487 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.739     ;
; -0.474 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.684     ;
; -0.471 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.681     ;
; -0.446 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 10.318     ;
; -0.404 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.254     ;
; -0.401 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 10.275     ;
; -0.399 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 10.273     ;
; -0.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.246     ;
; -0.393 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.241     ;
; -0.393 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.241     ;
; -0.391 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.253     ;
; -0.383 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.328      ; 10.710     ;
; -0.377 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 10.595     ;
; -0.374 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 10.574     ;
; -0.372 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.578     ;
; -0.370 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.207      ; 10.576     ;
; -0.355 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.541     ;
; -0.353 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.202     ;
; -0.353 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.539     ;
; -0.352 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 10.223     ;
; -0.350 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.536     ;
; -0.347 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 10.218     ;
; -0.347 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 10.218     ;
; -0.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.139     ; 10.194     ;
; -0.332 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 10.550     ;
; -0.321 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.245      ; 10.565     ;
; -0.320 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 10.183     ;
; -0.307 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.135     ; 10.171     ;
; -0.297 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.158     ;
; -0.296 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.146     ;
; -0.292 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.153     ;
; -0.292 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.153     ;
; -0.287 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.393     ; 19.893     ;
; -0.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 10.144     ;
; -0.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.131     ;
; -0.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.219      ; 10.487     ;
; -0.266 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.201      ; 10.466     ;
; -0.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 10.140     ;
; -0.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 10.140     ;
; -0.257 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.122     ;
; -0.253 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.218      ; 10.470     ;
; -0.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.503     ;
; -0.250 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 10.123     ;
; -0.249 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.108     ;
; -0.247 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.433     ;
; -0.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.498     ;
; -0.246 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 10.086     ;
; -0.245 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 10.094     ;
; -0.245 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.187      ; 10.431     ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.349 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.608      ;
; 0.360 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 0.954      ;
; 0.360 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.389      ; 0.950      ;
; 0.361 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 0.955      ;
; 0.369 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 0.965      ;
; 0.376 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.393      ; 0.970      ;
; 0.386 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.630      ;
; 0.395 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.639      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.640      ;
; 0.397 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.641      ;
; 0.398 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.642      ;
; 0.398 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.642      ;
; 0.399 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.643      ;
; 0.399 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.643      ;
; 0.400 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.644      ;
; 0.402 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.646      ;
; 0.450 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 1.091      ;
; 0.477 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.736      ;
; 0.482 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.741      ;
; 0.483 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.743      ;
; 0.502 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.762      ;
; 0.503 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.763      ;
; 0.503 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.747      ;
; 0.507 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.751      ;
; 0.512 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.756      ;
; 0.516 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.760      ;
; 0.526 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.785      ;
; 0.527 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.471      ; 1.169      ;
; 0.531 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.791      ;
; 0.532 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.792      ;
; 0.542 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.802      ;
; 0.542 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 1.196      ;
; 0.543 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 1.197      ;
; 0.546 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.790      ;
; 0.546 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.790      ;
; 0.546 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 1.200      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.790      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.793      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.553 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.796      ;
; 0.553 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.797      ;
; 0.553 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.797      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.798      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.798      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.798      ;
; 0.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.390      ; 1.146      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.799      ;
; 0.556 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.800      ;
; 0.559 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.802      ;
; 0.561 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.805      ;
; 0.562 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.805      ;
; 0.572 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.814      ;
; 0.572 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.831      ;
; 0.574 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.816      ;
; 0.574 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.833      ;
; 0.577 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:24:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.820      ;
; 0.579 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.838      ;
; 0.586 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.846      ;
; 0.586 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.846      ;
; 0.586 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.846      ;
; 0.588 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.832      ;
; 0.590 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.834      ;
; 0.594 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.386      ; 1.181      ;
; 0.594 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.838      ;
; 0.595 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.855      ;
; 0.601 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.860      ;
; 0.605 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.865      ;
; 0.606 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.866      ;
; 0.619 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.863      ;
; 0.621 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.219      ;
; 0.624 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 1.216      ;
; 0.625 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.218      ;
; 0.625 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.392      ; 1.218      ;
; 0.634 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.878      ;
; 0.636 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.394      ; 1.231      ;
; 0.638 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.236      ;
; 0.639 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.399      ; 1.239      ;
; 0.641 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.390      ; 1.232      ;
; 0.645 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.889      ;
; 0.648 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.395      ; 1.244      ;
; 0.650 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.391      ; 1.242      ;
; 0.651 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.400      ; 1.252      ;
; 0.657 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.397      ; 1.255      ;
; 0.660 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.919      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.793 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.641     ;
; -0.738 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 10.596     ;
; -0.738 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 10.596     ;
; -0.738 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 10.596     ;
; -0.732 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.591     ;
; -0.732 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.591     ;
; -0.732 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.140     ; 10.591     ;
; -0.727 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.139     ; 10.587     ;
; -0.727 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.139     ; 10.587     ;
; -0.661 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.215      ; 10.875     ;
; -0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.333     ;
; -0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.333     ;
; -0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.333     ;
; -0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 10.333     ;
; -0.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.657     ;
; -0.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.232      ; 10.657     ;
; -0.420 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 10.648     ;
; -0.420 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 10.648     ;
; -0.420 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.229      ; 10.648     ;
; -0.406 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.633     ;
; -0.406 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.228      ; 10.633     ;
; -0.397 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.607     ;
; -0.397 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.607     ;
; -0.397 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.211      ; 10.607     ;
; -0.346 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.242      ; 10.587     ;
; -0.259 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 10.131     ;
; -0.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.086     ;
; -0.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.086     ;
; -0.225 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 10.086     ;
; -0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.081     ;
; -0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.081     ;
; -0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.081     ;
; -0.214 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 10.077     ;
; -0.214 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 10.077     ;
; -0.138 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 9.976      ;
; -0.127 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.239      ; 10.365     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.099 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.234      ; 10.332     ;
; -0.083 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.931      ;
; -0.083 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.931      ;
; -0.083 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.931      ;
; -0.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.926      ;
; -0.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.926      ;
; -0.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.926      ;
; -0.072 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.922      ;
; -0.072 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.922      ;
; -0.030 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 9.868      ;
; -0.006 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 10.210     ;
; 0.025  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.823      ;
; 0.025  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.823      ;
; 0.025  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.823      ;
; 0.031  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.818      ;
; 0.031  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.818      ;
; 0.031  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.150     ; 9.818      ;
; 0.036  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.814      ;
; 0.036  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.814      ;
; 0.050  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.811      ;
; 0.051  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 9.823      ;
; 0.051  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 9.823      ;
; 0.051  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 9.823      ;
; 0.051  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.125     ; 9.823      ;
; 0.102  ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; 0.205      ; 10.102     ;
; 0.105  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 9.766      ;
; 0.105  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 9.766      ;
; 0.105  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.128     ; 9.766      ;
; 0.108  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.256      ; 10.147     ;
; 0.108  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.256      ; 10.147     ;
; 0.111  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.761      ;
; 0.111  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.761      ;
; 0.111  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.761      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.138     ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.138     ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.253      ; 10.138     ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.097     ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.097     ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.214      ; 10.097     ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.757      ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.757      ;
; 0.126  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.127     ; 9.746      ;
; 0.128  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 10.123     ;
; 0.128  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 10.123     ;
; 0.160  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.701      ;
; 0.160  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.701      ;
; 0.160  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.701      ;
; 0.166  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 9.696      ;
; 0.166  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 9.696      ;
; 0.166  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 9.696      ;
; 0.167  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.245      ; 10.077     ;
; 0.168  ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.167     ; 9.664      ;
; 0.171  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 9.692      ;
; 0.171  ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.136     ; 9.692      ;
; 0.172  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.668      ;
; 0.172  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.668      ;
; 0.172  ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.668      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                           ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.661 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 3.914      ;
; 3.859 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.111      ; 4.141      ;
; 3.912 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 4.162      ;
; 3.912 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 4.162      ;
; 3.912 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 4.162      ;
; 3.933 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.075      ; 4.179      ;
; 3.933 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.075      ; 4.179      ;
; 3.956 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.077      ; 4.204      ;
; 3.956 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.077      ; 4.204      ;
; 3.956 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.077      ; 4.204      ;
; 3.959 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 4.209      ;
; 3.959 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.079      ; 4.209      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.014 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.287      ;
; 4.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.317     ; 3.907      ;
; 4.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.317     ; 3.907      ;
; 4.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.317     ; 3.907      ;
; 4.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.317     ; 3.907      ;
; 4.067 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.535      ; 4.773      ;
; 4.067 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 4.770      ;
; 4.067 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.532      ; 4.770      ;
; 4.078 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 4.771      ;
; 4.078 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.522      ; 4.771      ;
; 4.083 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.520      ; 4.774      ;
; 4.083 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.520      ; 4.774      ;
; 4.087 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 4.783      ;
; 4.087 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 4.783      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 4.773      ;
; 4.088 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 4.773      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.772      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 4.771      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.772      ;
; 4.094 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:24:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.506      ; 4.771      ;
; 4.095 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.773      ;
; 4.096 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.774      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.772      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 4.773      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 4.773      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.765      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.765      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 4.770      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 4.770      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.772      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.505      ; 4.773      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 4.770      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.502      ; 4.770      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 4.764      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.496      ; 4.764      ;
; 4.097 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 4.762      ;
; 4.098 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.773      ;
; 4.098 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.773      ;
; 4.098 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.773      ;
; 4.098 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.504      ; 4.773      ;
; 4.099 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.760      ;
; 4.099 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.760      ;
; 4.099 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:22:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.760      ;
; 4.099 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:23:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.760      ;
; 4.104 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 4.757      ;
; 4.104 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 4.757      ;
; 4.104 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 4.757      ;
; 4.108 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 4.752      ;
; 4.108 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.473      ; 4.752      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:0:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.757      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 4.759      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.757      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.470      ; 4.759      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:3:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.757      ;
; 4.118 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRegWr:4:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.757      ;
; 4.132 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.471      ; 4.774      ;
; 4.132 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.471      ; 4.774      ;
; 4.133 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.462      ; 4.766      ;
; 4.153 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.428      ; 4.752      ;
; 4.167 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.062      ; 4.400      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 4.829      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
; 4.196 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.845      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 17.956 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 3.519 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.144 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 3.756 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.919 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.372 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.519 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 6.025      ;
; 3.530 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot  ; iCLK         ; iCLK        ; 10.000       ; 0.393      ; 6.850      ;
; 3.582 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.961      ;
; 3.588 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.955      ;
; 3.589 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.954      ;
; 3.599 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 6.132      ;
; 3.609 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.935      ;
; 3.633 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.271     ; 6.083      ;
; 3.633 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 6.096      ;
; 3.635 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 6.091      ;
; 3.635 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.271     ; 6.081      ;
; 3.638 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.271     ; 6.078      ;
; 3.656 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.888      ;
; 3.718 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 6.003      ;
; 3.718 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 6.003      ;
; 3.722 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.816      ;
; 3.723 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.815      ;
; 3.725 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.248     ; 6.014      ;
; 3.748 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.983      ;
; 3.754 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.977      ;
; 3.764 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.274     ; 5.949      ;
; 3.771 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.958      ;
; 3.774 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.955      ;
; 3.791 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.747      ;
; 3.802 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.736      ;
; 3.802 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.736      ;
; 3.807 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.927      ;
; 3.809 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.248     ; 5.930      ;
; 3.823 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.724      ;
; 3.840 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.698      ;
; 3.865 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.679      ;
; 3.885 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.653      ;
; 3.886 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.660      ;
; 3.892 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.654      ;
; 3.893 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.653      ;
; 3.903 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.634      ;
; 3.909 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.628      ;
; 3.910 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.627      ;
; 3.913 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.634      ;
; 3.918 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.831      ;
; 3.920 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.805      ;
; 3.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.608      ;
; 3.933 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.798      ;
; 3.938 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.793      ;
; 3.939 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.790      ;
; 3.948 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.589      ;
; 3.952 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 5.795      ;
; 3.952 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.782      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.780      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.756      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.769      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.583      ;
; 3.954 ; mem:IMem|ram~43                                                                              ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot  ; iCLK         ; iCLK        ; 10.000       ; 0.349      ; 6.382      ;
; 3.955 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.582      ;
; 3.956 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.267     ; 5.764      ;
; 3.956 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.754      ;
; 3.957 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.777      ;
; 3.959 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.751      ;
; 3.960 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.587      ;
; 3.965 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.760      ;
; 3.971 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.755      ;
; 3.974 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.752      ;
; 3.975 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.563      ;
; 3.977 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.561      ;
; 3.982 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.571      ;
; 3.986 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.558      ;
; 3.997 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.552      ;
; 3.999 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.711      ;
; 3.999 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.264     ; 5.724      ;
; 4.001 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.267     ; 5.719      ;
; 4.001 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.709      ;
; 4.004 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:6:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.277     ; 5.706      ;
; 4.016 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:29:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 5.529      ;
; 4.017 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.530      ;
; 4.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 5.702      ;
; 4.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.263     ; 5.702      ;
; 4.022 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.516      ;
; 4.029 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.245     ; 5.713      ;
; 4.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.514      ;
; 4.039 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.676      ;
; 4.039 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.272     ; 5.676      ;
; 4.041 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.515      ;
; 4.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.514      ;
; 4.043 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 5.489      ;
; 4.044 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 5.488      ;
; 4.044 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.505      ;
; 4.045 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.507      ;
; 4.046 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q    ; iCLK         ; iCLK        ; 10.000       ; -0.254     ; 5.687      ;
; 4.049 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.494      ;
; 4.050 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.494      ;
; 4.051 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.501      ;
; 4.051 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot  ; iCLK         ; iCLK        ; 10.000       ; 0.393      ; 6.329      ;
; 4.052 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q                          ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.500      ;
; 4.055 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.488      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.487      ;
; 4.057 ; regFile:g_REGFILE|reg_N:\G_N_Reg:25:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.489      ;
; 4.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.486      ;
; 4.060 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.488      ;
; 4.060 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.484      ;
; 4.062 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.266     ; 5.659      ;
+-------+----------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.474      ;
; 0.144 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.474      ;
; 0.149 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.477      ;
; 0.155 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:26:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.485      ;
; 0.160 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.491      ;
; 0.180 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.193 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.319      ;
; 0.197 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.324      ;
; 0.198 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.325      ;
; 0.199 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.326      ;
; 0.200 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.327      ;
; 0.204 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.330      ;
; 0.208 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.538      ;
; 0.233 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.563      ;
; 0.239 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.373      ;
; 0.242 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.376      ;
; 0.244 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.378      ;
; 0.251 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.578      ;
; 0.252 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.387      ;
; 0.253 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:21:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.387      ;
; 0.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 0.592      ;
; 0.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.380      ;
; 0.255 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.389      ;
; 0.255 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 0.594      ;
; 0.256 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.390      ;
; 0.257 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 0.596      ;
; 0.257 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.384      ;
; 0.260 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.260 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:22:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.386      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:23:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.396      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.264 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.391      ;
; 0.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:0:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:0:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:12:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:12:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:17:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:28:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:1:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.393      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.394      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:4:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.393      ;
; 0.268 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:4:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.393      ;
; 0.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.396      ;
; 0.271 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:2:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.396      ;
; 0.272 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.599      ;
; 0.272 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:25:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.397      ;
; 0.274 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.226      ; 0.604      ;
; 0.278 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.614      ;
; 0.280 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:24:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:24:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.406      ;
; 0.283 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.615      ;
; 0.286 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.620      ;
; 0.286 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.618      ;
; 0.286 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.420      ;
; 0.287 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.421      ;
; 0.290 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.618      ;
; 0.291 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.630      ;
; 0.292 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.627      ;
; 0.294 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.228      ; 0.627      ;
; 0.295 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.429      ;
; 0.296 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.623      ;
; 0.297 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.234      ; 0.635      ;
; 0.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:10:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.632      ;
; 0.298 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.432      ;
; 0.301 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.435      ;
; 0.301 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.224      ; 0.629      ;
; 0.302 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.230      ; 0.636      ;
; 0.302 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 0.437      ;
; 0.305 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.439      ;
; 0.306 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.642      ;
; 0.308 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:11:REGI|s_Q    ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.644      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.756 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.778      ;
; 3.801 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.742      ;
; 3.801 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.742      ;
; 3.801 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.742      ;
; 3.805 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.739      ;
; 3.805 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.739      ;
; 3.805 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.739      ;
; 3.808 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.736      ;
; 3.808 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.736      ;
; 3.821 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; -0.259     ; 5.907      ;
; 3.946 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.785      ;
; 3.946 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.785      ;
; 3.949 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.782      ;
; 3.949 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.782      ;
; 3.949 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.782      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.584      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.584      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.584      ;
; 3.954 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.584      ;
; 3.958 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.771      ;
; 3.958 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.771      ;
; 3.974 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.752      ;
; 3.974 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.752      ;
; 3.974 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.261     ; 5.752      ;
; 4.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.248     ; 5.736      ;
; 4.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.477      ;
; 4.100 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.428      ;
; 4.105 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.441      ;
; 4.105 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.441      ;
; 4.105 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.441      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.438      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.438      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.438      ;
; 4.112 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.435      ;
; 4.112 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.440     ; 5.435      ;
; 4.140 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; -0.241     ; 5.606      ;
; 4.145 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.392      ;
; 4.145 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.392      ;
; 4.145 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.392      ;
; 4.145 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.383      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.148 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.253     ; 5.586      ;
; 4.149 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.389      ;
; 4.149 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.389      ;
; 4.149 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.389      ;
; 4.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.386      ;
; 4.152 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.386      ;
; 4.165 ; regFile:g_REGFILE|reg_N:\G_N_Reg:8:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q  ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.557      ;
; 4.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.347      ;
; 4.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.347      ;
; 4.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.347      ;
; 4.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.344      ;
; 4.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.344      ;
; 4.194 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.344      ;
; 4.197 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.341      ;
; 4.197 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.341      ;
; 4.210 ; regFile:g_REGFILE|reg_N:\G_N_Reg:11:REGI|dffg:\G_NBit_Reg:28:REGI|s_Q ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 10.000       ; -0.265     ; 5.512      ;
; 4.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.463     ; 5.305      ;
; 4.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.324      ;
; 4.238 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.438     ; 5.311      ;
; 4.264 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.288      ;
; 4.264 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.288      ;
; 4.264 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.288      ;
; 4.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.484      ;
; 4.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.484      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.481      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.481      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.238     ; 5.481      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.275      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.275      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.444     ; 5.275      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.285      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.285      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.285      ;
; 4.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:7:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.283      ;
; 4.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.282      ;
; 4.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:5:REGI|dffg:\G_NBit_Reg:9:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.282      ;
; 4.272 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.272      ;
; 4.272 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.272      ;
; 4.272 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.272      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.283      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.283      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.283      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.431     ; 5.283      ;
; 4.275 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.269      ;
; 4.275 ; regFile:g_REGFILE|reg_N:\G_N_Reg:20:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.443     ; 5.269      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 5.470      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.240     ; 5.470      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.451      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.451      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.258     ; 5.451      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.269      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.269      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg:12:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.269      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 1.919 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.046      ; 2.049      ;
; 2.029 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.067      ; 2.180      ;
; 2.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.190      ;
; 2.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.190      ;
; 2.053 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.190      ;
; 2.080 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 2.205      ;
; 2.080 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 2.205      ;
; 2.082 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 2.209      ;
; 2.082 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 2.209      ;
; 2.082 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 2.209      ;
; 2.085 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 2.212      ;
; 2.085 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.043      ; 2.212      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.091 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.061      ; 2.236      ;
; 2.121 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 2.047      ;
; 2.121 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 2.047      ;
; 2.121 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 2.047      ;
; 2.121 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.158     ; 2.047      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.171 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.508      ;
; 2.191 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.040      ; 2.315      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.208 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                    ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.544      ;
; 2.228 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.067      ; 2.379      ;
; 2.232 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.136     ; 2.180      ;
; 2.232 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.136     ; 2.180      ;
; 2.236 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.183      ;
; 2.236 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.183      ;
; 2.236 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.183      ;
; 2.238 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.185      ;
; 2.238 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.185      ;
; 2.238 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.137     ; 2.185      ;
; 2.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.390      ;
; 2.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.390      ;
; 2.253 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.053      ; 2.390      ;
; 2.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.056      ; 2.405      ;
; 2.265 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.056      ; 2.405      ;
; 2.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 2.409      ;
; 2.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 2.409      ;
; 2.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 2.409      ;
; 2.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 2.412      ;
; 2.270 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.058      ; 2.412      ;
; 2.281 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:21:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.274      ; 2.639      ;
; 2.286 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.162     ; 2.208      ;
; 2.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.143     ; 2.233      ;
; 2.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.143     ; 2.233      ;
; 2.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.143     ; 2.233      ;
; 2.292 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:19:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.143     ; 2.233      ;
; 2.295 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.283      ; 2.662      ;
; 2.295 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.659      ;
; 2.295 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:30:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.659      ;
; 2.296 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 2.661      ;
; 2.296 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.281      ; 2.661      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q       ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.631      ;
; 2.299 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.279      ; 2.662      ;
; 2.299 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q   ; iCLK         ; iCLK        ; 0.000        ; 0.279      ; 2.662      ;
; 2.300 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:12:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.284      ; 2.668      ;
; 2.300 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:12:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.284      ; 2.668      ;
; 2.301 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 2.662      ;
; 2.301 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.277      ; 2.662      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
; 2.303 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.254      ; 2.641      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 24.795 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.911  ; 0.144 ; -1.693   ; 1.919   ; 9.372               ;
;  iCLK            ; -3.911  ; 0.144 ; -1.693   ; 1.919   ; 9.372               ;
; Design-wide TNS  ; -66.245 ; 0.0   ; -43.307  ; 0.0     ; 0.0                 ;
;  iCLK            ; -66.245 ; 0.000 ; -43.307  ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1106760  ; 157799   ; 20430    ; 1984     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1106760  ; 157799   ; 20430    ; 1984     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 274869   ; 65781    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 274869   ; 65781    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1505  ; 1505 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 7375  ; 7375 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Sat Nov 30 12:34:30 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.911             -66.245 iCLK 
Info (332146): Worst-case hold slack is 0.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.350               0.000 iCLK 
Info (332146): Worst-case recovery slack is -1.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.693             -43.307 iCLK 
Info (332146): Worst-case removal slack is 4.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.089               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.623
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.623               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -3.911
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -3.911 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.383      3.383  R        clock network delay
    Info (332115):      3.646      0.263     uTco  mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      6.536      2.890 FR  CELL  IMem|ram_rtl_0|auto_generated|ram_block1a0|portbdataout[6]
    Info (332115):      7.251      0.715 RR    IC  IMem|ram~50|datad
    Info (332115):      7.406      0.155 RR  CELL  IMem|ram~50|combout
    Info (332115):      9.111      1.705 RR    IC  g_REGFILE|g_MUX_RS|Mux21~0|datab
    Info (332115):      9.513      0.402 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~0|combout
    Info (332115):      9.961      0.448 RR    IC  g_REGFILE|g_MUX_RS|Mux21~1|datab
    Info (332115):     10.379      0.418 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~1|combout
    Info (332115):     12.824      2.445 RR    IC  g_REGFILE|g_MUX_RS|Mux21~19|datac
    Info (332115):     13.111      0.287 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~19|combout
    Info (332115):     13.735      0.624 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:10:MUXI|g_Or|o_F~1|datad
    Info (332115):     13.890      0.155 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:10:MUXI|g_Or|o_F~1|combout
    Info (332115):     14.647      0.757 RR    IC  e_equalityModule|Equal0~23|datad
    Info (332115):     14.786      0.139 RF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     15.062      0.276 FF    IC  e_equalityModule|Equal0~26|dataa
    Info (332115):     15.468      0.406 FR  CELL  e_equalityModule|Equal0~26|combout
    Info (332115):     16.139      0.671 RR    IC  e_equalityModule|Equal0~36|datab
    Info (332115):     16.484      0.345 RR  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     16.687      0.203 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     16.826      0.139 RF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     17.133      0.307 FF    IC  hazard_Detection|s_FlushIFID~3|datad
    Info (332115):     17.283      0.150 FR  CELL  hazard_Detection|s_FlushIFID~3|combout
    Info (332115):     17.283      0.000 RR    IC  hazard_Detection|s_FlushIFIDnot|d
    Info (332115):     17.370      0.087 RR  CELL  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     13.453      3.453  F        clock network delay
    Info (332115):     13.461      0.008           clock pessimism removed
    Info (332115):     13.441     -0.020           clock uncertainty
    Info (332115):     13.459      0.018     uTsu  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.370
    Info (332115): Data Required Time :    13.459
    Info (332115): Slack              :    -3.911 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.350
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.350 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.982      2.982  R        clock network delay
    Info (332115):      3.214      0.232     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q
    Info (332115):      3.214      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:24:REGI|s_Q|q
    Info (332115):      3.923      0.709 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadatain[1]
    Info (332115):      3.995      0.072 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.455      3.455  R        clock network delay
    Info (332115):      3.423     -0.032           clock pessimism removed
    Info (332115):      3.423      0.000           clock uncertainty
    Info (332115):      3.645      0.222      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.995
    Info (332115): Data Required Time :     3.645
    Info (332115): Slack              :     0.350 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -1.693
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -1.693 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.186      3.186  F        clock network delay
    Info (332115):     13.418      0.232     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115):     13.418      0.000 FF  CELL  g_REGFILE|\G_N_Reg:4:REGI|\G_NBit_Reg:13:REGI|s_Q|q
    Info (332115):     14.314      0.896 FF    IC  g_REGFILE|g_MUX_RS|Mux18~0|datab
    Info (332115):     14.739      0.425 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~0|combout
    Info (332115):     15.453      0.714 FF    IC  g_REGFILE|g_MUX_RS|Mux18~1|datad
    Info (332115):     15.603      0.150 FR  CELL  g_REGFILE|g_MUX_RS|Mux18~1|combout
    Info (332115):     16.521      0.918 RR    IC  g_REGFILE|g_MUX_RS|Mux18~2|datad
    Info (332115):     16.676      0.155 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~2|combout
    Info (332115):     16.879      0.203 RR    IC  g_REGFILE|g_MUX_RS|Mux18~3|datad
    Info (332115):     17.034      0.155 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~3|combout
    Info (332115):     19.377      2.343 RR    IC  g_REGFILE|g_MUX_RS|Mux18~19|datad
    Info (332115):     19.532      0.155 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~19|combout
    Info (332115):     19.738      0.206 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|datad
    Info (332115):     19.893      0.155 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|combout
    Info (332115):     20.567      0.674 RR    IC  e_equalityModule|Equal0~30|datab
    Info (332115):     21.001      0.434 RF  CELL  e_equalityModule|Equal0~30|combout
    Info (332115):     21.233      0.232 FF    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     21.494      0.261 FR  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     22.195      0.701 RR    IC  e_equalityModule|Equal0~36|datad
    Info (332115):     22.350      0.155 RR  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     22.553      0.203 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     22.692      0.139 RF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     22.998      0.306 FF    IC  comb~3|datad
    Info (332115):     23.148      0.150 FR  CELL  comb~3|combout
    Info (332115):     23.916      0.768 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):     24.685      0.769 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.986      2.986  R        clock network delay
    Info (332115):     22.994      0.008           clock pessimism removed
    Info (332115):     22.974     -0.020           clock uncertainty
    Info (332115):     22.992      0.018     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.685
    Info (332115): Data Required Time :    22.992
    Info (332115): Slack              :    -1.693 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.089
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.089 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.411      3.411  R        clock network delay
    Info (332115):      3.643      0.232     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      3.643      0.000 FF  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      4.566      0.923 FF    IC  hazard_Detection|o_FlushIFID~0|datab
    Info (332115):      4.884      0.318 FF  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      6.344      1.460 FF    IC  comb~3|datac
    Info (332115):      6.613      0.269 FF  CELL  comb~3|combout
    Info (332115):      7.038      0.425 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:11:REGI|s_Q|clrn
    Info (332115):      7.777      0.739 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.534      3.534  R        clock network delay
    Info (332115):      3.502     -0.032           clock pessimism removed
    Info (332115):      3.502      0.000           clock uncertainty
    Info (332115):      3.688      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.777
    Info (332115): Data Required Time :     3.688
    Info (332115): Slack              :     4.089 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.863
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.863             -31.244 iCLK 
Info (332146): Worst-case hold slack is 0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.349               0.000 iCLK 
Info (332146): Worst-case recovery slack is -0.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.793             -14.503 iCLK 
Info (332146): Worst-case removal slack is 3.661
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.661               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.646               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 17.956 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -2.863
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -2.863 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.065      3.065  R        clock network delay
    Info (332115):      3.301      0.236     uTco  mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      5.919      2.618 FR  CELL  IMem|ram_rtl_0|auto_generated|ram_block1a0|portbdataout[6]
    Info (332115):      6.594      0.675 RR    IC  IMem|ram~50|datad
    Info (332115):      6.738      0.144 RR  CELL  IMem|ram~50|combout
    Info (332115):      8.321      1.583 RR    IC  g_REGFILE|g_MUX_RS|Mux21~0|datab
    Info (332115):      8.690      0.369 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~0|combout
    Info (332115):      9.118      0.428 RR    IC  g_REGFILE|g_MUX_RS|Mux21~1|datab
    Info (332115):      9.499      0.381 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~1|combout
    Info (332115):     11.792      2.293 RR    IC  g_REGFILE|g_MUX_RS|Mux21~19|datac
    Info (332115):     12.057      0.265 RR  CELL  g_REGFILE|g_MUX_RS|Mux21~19|combout
    Info (332115):     12.649      0.592 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:10:MUXI|g_Or|o_F~1|datad
    Info (332115):     12.793      0.144 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:10:MUXI|g_Or|o_F~1|combout
    Info (332115):     13.499      0.706 RR    IC  e_equalityModule|Equal0~23|datad
    Info (332115):     13.624      0.125 RF  CELL  e_equalityModule|Equal0~23|combout
    Info (332115):     13.873      0.249 FF    IC  e_equalityModule|Equal0~26|dataa
    Info (332115):     14.233      0.360 FR  CELL  e_equalityModule|Equal0~26|combout
    Info (332115):     14.867      0.634 RR    IC  e_equalityModule|Equal0~36|datab
    Info (332115):     15.180      0.313 RR  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     15.367      0.187 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     15.492      0.125 RF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     15.770      0.278 FF    IC  hazard_Detection|s_FlushIFID~3|datad
    Info (332115):     15.904      0.134 FR  CELL  hazard_Detection|s_FlushIFID~3|combout
    Info (332115):     15.904      0.000 RR    IC  hazard_Detection|s_FlushIFIDnot|d
    Info (332115):     15.984      0.080 RR  CELL  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     13.115      3.115  F        clock network delay
    Info (332115):     13.122      0.007           clock pessimism removed
    Info (332115):     13.102     -0.020           clock uncertainty
    Info (332115):     13.121      0.019     uTsu  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.984
    Info (332115): Data Required Time :    13.121
    Info (332115): Slack              :    -2.863 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.349
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.349 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.095      3.095  R        clock network delay
    Info (332115):      3.308      0.213     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115):      3.308      0.000 FF  CELL  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|q
    Info (332115):      3.308      0.000 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|datac
    Info (332115):      3.641      0.333 FR  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:2:MUXI|g_Or|o_F~2|combout
    Info (332115):      3.641      0.000 RR    IC  g_NBITREG_PC|\G_NBit_Reg0:2:REGI|s_Q|d
    Info (332115):      3.703      0.062 RR  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.211      3.211  R        clock network delay
    Info (332115):      3.183     -0.028           clock pessimism removed
    Info (332115):      3.183      0.000           clock uncertainty
    Info (332115):      3.354      0.171      uTh  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.703
    Info (332115): Data Required Time :     3.354
    Info (332115): Slack              :     0.349 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -0.793
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -0.793 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.873      2.873  F        clock network delay
    Info (332115):     13.086      0.213     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115):     13.086      0.000 RR  CELL  g_REGFILE|\G_N_Reg:4:REGI|\G_NBit_Reg:13:REGI|s_Q|q
    Info (332115):     13.883      0.797 RR    IC  g_REGFILE|g_MUX_RS|Mux18~0|datab
    Info (332115):     14.264      0.381 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~0|combout
    Info (332115):     14.933      0.669 RR    IC  g_REGFILE|g_MUX_RS|Mux18~1|datad
    Info (332115):     15.077      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~1|combout
    Info (332115):     15.939      0.862 RR    IC  g_REGFILE|g_MUX_RS|Mux18~2|datad
    Info (332115):     16.083      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~2|combout
    Info (332115):     16.270      0.187 RR    IC  g_REGFILE|g_MUX_RS|Mux18~3|datad
    Info (332115):     16.414      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~3|combout
    Info (332115):     18.615      2.201 RR    IC  g_REGFILE|g_MUX_RS|Mux18~19|datad
    Info (332115):     18.759      0.144 RR  CELL  g_REGFILE|g_MUX_RS|Mux18~19|combout
    Info (332115):     18.949      0.190 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|datad
    Info (332115):     19.093      0.144 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|combout
    Info (332115):     19.733      0.640 RR    IC  e_equalityModule|Equal0~30|datab
    Info (332115):     20.128      0.395 RF  CELL  e_equalityModule|Equal0~30|combout
    Info (332115):     20.340      0.212 FF    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     20.578      0.238 FR  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     21.239      0.661 RR    IC  e_equalityModule|Equal0~36|datad
    Info (332115):     21.383      0.144 RR  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     21.570      0.187 RR    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     21.695      0.125 RF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     21.972      0.277 FF    IC  comb~3|datad
    Info (332115):     22.106      0.134 FR  CELL  comb~3|combout
    Info (332115):     22.824      0.718 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):     23.514      0.690 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.715      2.715  R        clock network delay
    Info (332115):     22.722      0.007           clock pessimism removed
    Info (332115):     22.702     -0.020           clock uncertainty
    Info (332115):     22.721      0.019     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.514
    Info (332115): Data Required Time :    22.721
    Info (332115): Slack              :    -0.793 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.661
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.661 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.107      3.107  R        clock network delay
    Info (332115):      3.320      0.213     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      3.320      0.000 FF  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      4.144      0.824 FF    IC  hazard_Detection|o_FlushIFID~0|datab
    Info (332115):      4.425      0.281 FF  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      5.735      1.310 FF    IC  comb~3|datac
    Info (332115):      5.976      0.241 FF  CELL  comb~3|combout
    Info (332115):      6.358      0.382 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:11:REGI|s_Q|clrn
    Info (332115):      7.021      0.663 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.217      3.217  R        clock network delay
    Info (332115):      3.189     -0.028           clock pessimism removed
    Info (332115):      3.189      0.000           clock uncertainty
    Info (332115):      3.360      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.021
    Info (332115): Data Required Time :     3.360
    Info (332115): Slack              :     3.661 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.519               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 iCLK 
Info (332146): Worst-case recovery slack is 3.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.756               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.919
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.919               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.372               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 24.795 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.519
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.519 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115): To Node      : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.058      2.058  F        clock network delay
    Info (332115):     12.163      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115):     12.163      0.000 FF  CELL  g_REGFILE|\G_N_Reg:4:REGI|\G_NBit_Reg:13:REGI|s_Q|q
    Info (332115):     12.637      0.474 FF    IC  g_REGFILE|g_MUX_RS|Mux18~0|datab
    Info (332115):     12.844      0.207 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~0|combout
    Info (332115):     13.228      0.384 FF    IC  g_REGFILE|g_MUX_RS|Mux18~1|datad
    Info (332115):     13.291      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~1|combout
    Info (332115):     13.765      0.474 FF    IC  g_REGFILE|g_MUX_RS|Mux18~2|datad
    Info (332115):     13.828      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~2|combout
    Info (332115):     13.935      0.107 FF    IC  g_REGFILE|g_MUX_RS|Mux18~3|datad
    Info (332115):     13.998      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~3|combout
    Info (332115):     15.226      1.228 FF    IC  g_REGFILE|g_MUX_RS|Mux18~19|datad
    Info (332115):     15.289      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~19|combout
    Info (332115):     15.399      0.110 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|datad
    Info (332115):     15.462      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|combout
    Info (332115):     15.801      0.339 FF    IC  e_equalityModule|Equal0~30|datab
    Info (332115):     16.012      0.211 FR  CELL  e_equalityModule|Equal0~30|combout
    Info (332115):     16.101      0.089 RR    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     16.225      0.124 RF  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     16.595      0.370 FF    IC  e_equalityModule|Equal0~36|datad
    Info (332115):     16.658      0.063 FF  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     16.766      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     16.829      0.063 FF  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     16.979      0.150 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:24:REGI|s_Q~0|datad
    Info (332115):     17.042      0.063 FF  CELL  g_NBITREG_PC|\G_NBit_Reg2:24:REGI|s_Q~0|combout
    Info (332115):     17.413      0.371 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~0|datac
    Info (332115):     17.546      0.133 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~0|combout
    Info (332115):     17.657      0.111 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~1|datac
    Info (332115):     17.790      0.133 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~1|combout
    Info (332115):     17.900      0.110 FF    IC  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~2|datac
    Info (332115):     18.033      0.133 FF  CELL  g_NBITMUX_PCnextAddr|\G_NBit_MUX:23:MUXI|g_Or|o_F~2|combout
    Info (332115):     18.033      0.000 FF    IC  g_NBITREG_PC|\G_NBit_Reg2:23:REGI|s_Q|d
    Info (332115):     18.083      0.050 FF  CELL  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.611      1.611  R        clock network delay
    Info (332115):     21.615      0.004           clock pessimism removed
    Info (332115):     21.595     -0.020           clock uncertainty
    Info (332115):     21.602      0.007     uTsu  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:23:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.083
    Info (332115): Data Required Time :    21.602
    Info (332115): Slack              :     3.519 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.144
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.144 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q
    Info (332115): To Node      : mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.598      1.598  R        clock network delay
    Info (332115):      1.703      0.105     uTco  reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:24:REGI|s_Q
    Info (332115):      1.703      0.000 RR  CELL  EXMEM_Pipeline_Red|\G_NBit_RegRdDtaB:24:REGI|s_Q|q
    Info (332115):      2.036      0.333 RR    IC  DMem|ram_rtl_0|auto_generated|ram_block1a0|portadatain[1]
    Info (332115):      2.072      0.036 RR  CELL  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.844      1.844  R        clock network delay
    Info (332115):      1.824     -0.020           clock pessimism removed
    Info (332115):      1.824      0.000           clock uncertainty
    Info (332115):      1.928      0.104      uTh  mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.072
    Info (332115): Data Required Time :     1.928
    Info (332115): Slack              :     0.144 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 3.756
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 3.756 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.058      2.058  F        clock network delay
    Info (332115):     12.163      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:13:REGI|s_Q
    Info (332115):     12.163      0.000 FF  CELL  g_REGFILE|\G_N_Reg:4:REGI|\G_NBit_Reg:13:REGI|s_Q|q
    Info (332115):     12.637      0.474 FF    IC  g_REGFILE|g_MUX_RS|Mux18~0|datab
    Info (332115):     12.844      0.207 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~0|combout
    Info (332115):     13.228      0.384 FF    IC  g_REGFILE|g_MUX_RS|Mux18~1|datad
    Info (332115):     13.291      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~1|combout
    Info (332115):     13.765      0.474 FF    IC  g_REGFILE|g_MUX_RS|Mux18~2|datad
    Info (332115):     13.828      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~2|combout
    Info (332115):     13.935      0.107 FF    IC  g_REGFILE|g_MUX_RS|Mux18~3|datad
    Info (332115):     13.998      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~3|combout
    Info (332115):     15.226      1.228 FF    IC  g_REGFILE|g_MUX_RS|Mux18~19|datad
    Info (332115):     15.289      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux18~19|combout
    Info (332115):     15.399      0.110 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|datad
    Info (332115):     15.462      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:13:MUXI|g_Or|o_F~1|combout
    Info (332115):     15.801      0.339 FF    IC  e_equalityModule|Equal0~30|datab
    Info (332115):     16.012      0.211 FR  CELL  e_equalityModule|Equal0~30|combout
    Info (332115):     16.101      0.089 RR    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     16.225      0.124 RF  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     16.595      0.370 FF    IC  e_equalityModule|Equal0~36|datad
    Info (332115):     16.658      0.063 FF  CELL  e_equalityModule|Equal0~36|combout
    Info (332115):     16.766      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F|datad
    Info (332115):     16.838      0.072 FR  CELL  g_FETCHLOGIC|g_ADD|o_F|combout
    Info (332115):     16.965      0.127 RR    IC  comb~3|datad
    Info (332115):     17.031      0.066 RF  CELL  comb~3|combout
    Info (332115):     17.445      0.414 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):     17.836      0.391 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.601      1.601  R        clock network delay
    Info (332115):     21.605      0.004           clock pessimism removed
    Info (332115):     21.585     -0.020           clock uncertainty
    Info (332115):     21.592      0.007     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.836
    Info (332115): Data Required Time :    21.592
    Info (332115): Slack              :     3.756 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.919
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.919 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.805      1.805  R        clock network delay
    Info (332115):      1.910      0.105     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      1.910      0.000 RR  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      2.321      0.411 RR    IC  hazard_Detection|o_FlushIFID~0|datab
    Info (332115):      2.475      0.154 RR  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      3.175      0.700 RR    IC  comb~3|datac
    Info (332115):      3.300      0.125 RR  CELL  comb~3|combout
    Info (332115):      3.488      0.188 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:11:REGI|s_Q|clrn
    Info (332115):      3.854      0.366 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.871      1.871  R        clock network delay
    Info (332115):      1.851     -0.020           clock pessimism removed
    Info (332115):      1.851      0.000           clock uncertainty
    Info (332115):      1.935      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.854
    Info (332115): Data Required Time :     1.935
    Info (332115): Slack              :     1.919 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 872 megabytes
    Info: Processing ended: Sat Nov 30 12:34:35 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


