5000 (Max_Time_Left)
2 8 1 (data_accesstime)
2 8 1 (latency)
3 8 1 (latency)
4 8 1 (latency)
CLOCK (clockName)
IDLE (INSTRUCTION)
IDLE (DATA)
1 (inst_accesstime)
65536 (I_Mem_Size)
65536 (D_Mem_Size)
I_Mem_Size (NoOfElements)
D_Mem_Size (NoOfElements)
32 (NoOfElements)
32 (NoOfElements)
CLOCK (clockName)
main (label)
0 (offset)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
CLOCK (clockName)
main (label)
0 (offset)
0 (FP)
CLOCK (clockName)
--- (WAW)
--- (RAW1)
--- (RAW2)
--- (SHz)
--- (CHz)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src)
- (dest)
- (src_reg)
- (dest_reg)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (dest_reg)
- (src_reg1)
0 (immediate)
- (dest_reg)
0 (immediate)
- (src_reg)
- (label)
- (label)
- (label)
- (src_reg)
- (dest_reg)
- (src_reg1)
- (src_reg2)
- (src_reg1)
- (src_reg2)
0 (cycle)
10.0 (period)
-1.0 (period1)
CLOCK (clockName)
0 (cycle)
