
"smart_sources:0. mocs/Architettura degli elaboratori.md": {"path":"0. mocs/Architettura degli elaboratori.md","last_embed":{"hash":null},"embeddings":{},"last_read":{"hash":"1rrweu3","at":1760976440392},"class_name":"SmartSource","last_import":{"mtime":1734361015000,"size":18821,"at":1760976440406,"hash":"1rrweu3"},"blocks":{"#---frontmatter---":[1,7],"#Architettura degli elaboratori":[8,224],"#Architettura degli elaboratori#{1}":[9,9],"#Architettura degli elaboratori#Lezioni":[10,60],"#Architettura degli elaboratori#Lezioni#Ultima lezione":[11,19],"#Architettura degli elaboratori#Lezioni#Ultima lezione#{1}":[12,19],"#Architettura degli elaboratori#Lezioni#Lista":[20,52],"#Architettura degli elaboratori#Lezioni#Lista#{1}":[21,52],"#Architettura degli elaboratori#Lezioni#Da processare":[53,60],"#Architettura degli elaboratori#Lezioni#Da processare#{1}":[54,60],"#Architettura degli elaboratori#Note":[61,221],"#Architettura degli elaboratori#Note#{1}":[62,62],"#Architettura degli elaboratori#Note#{2}":[63,63],"#Architettura degli elaboratori#Note#{3}":[64,64],"#Architettura degli elaboratori#Note#{4}":[65,65],"#Architettura degli elaboratori#Note#{5}":[66,66],"#Architettura degli elaboratori#Note#{6}":[67,73],"#Architettura degli elaboratori#Note#{7}":[74,77],"#Architettura degli elaboratori#Note#{8}":[78,85],"#Architettura degli elaboratori#Note#{9}":[86,100],"#Architettura degli elaboratori#Note#{10}":[101,221],"#Architettura degli elaboratori#Referenze":[222,224],"#Architettura degli elaboratori#Referenze#{1}":[223,223],"#Architettura degli elaboratori#Referenze#{2}":[224,224]},"outlinks":[{"title":"Architettura degli elaboratori","target":"Architettura degli elaboratori","line":17},{"title":"Cache","target":"Cache","line":17},{"title":"Direct Mapped Cache","target":"Direct Mapped Cache","line":17},{"title":"DRAM","target":"DRAM","line":17},{"title":"Lecture 18102023151217","target":"Lecture 18102023151217","line":17},{"title":"Memorie","target":"Memorie","line":17},{"title":"Microarchitettura","target":"Microarchitettura","line":17},{"title":"Microarchitettura HACK","target":"Microarchitettura HACK","line":17},{"title":"SRAM","target":"SRAM","line":17},{"title":"Lecture 18102023151217","target":"Lecture 18102023151217","line":26},{"title":"Lecture 21092023130150","target":"Lecture 21092023130150","line":27},{"title":"Lecture 22112023151203","target":"Lecture 22112023151203","line":28},{"title":"Lecture 05102023130513","target":"Lecture 05102023130513","line":29},{"title":"Lecture 02112023130607","target":"Lecture 02112023130607","line":30},{"title":"Lecture 25092023130405","target":"Lecture 25092023130405","line":31},{"title":"Lecture 19102023130600","target":"Lecture 19102023130600","line":32},{"title":"Lecture 16112023133640","target":"Lecture 16112023133640","line":33},{"title":"Lecture 20092023151652","target":"Lecture 20092023151652","line":34},{"title":"Lecture 16102023125805","target":"Lecture 16102023125805","line":35},{"title":"Lecture 20112023130829","target":"Lecture 20112023130829","line":36},{"title":"Lecture 28092023130653","target":"Lecture 28092023130653","line":37},{"title":"Lecture 11102023151203","target":"Lecture 11102023151203","line":38},{"title":"Lecture 25102023150405","target":"Lecture 25102023150405","line":39},{"title":"Lecture 12102023130419","target":"Lecture 12102023130419","line":40},{"title":"Lecture 13112023131012","target":"Lecture 13112023131012","line":41},{"title":"Lecture 26102023132035","target":"Lecture 26102023132035","line":42},{"title":"Lecture 09112023093612","target":"Lecture 09112023093612","line":43},{"title":"Lecture 18092023130242","target":"Lecture 18092023130242","line":44},{"title":"Lecture 27092023150312","target":"Lecture 27092023150312","line":45},{"title":"Lecture 23112023130836","target":"Lecture 23112023130836","line":46},{"title":"Lecture 06112023131103","target":"Lecture 06112023131103","line":47},{"title":"Lecture 09102023132029","target":"Lecture 09102023132029","line":48},{"title":"Lecture 02102023130256","target":"Lecture 02102023130256","line":49},{"title":"Lecture 15112023151146","target":"Lecture 15112023151146","line":50},{"title":"Storia degli elaboratori","target":"Storia degli elaboratori","line":63},{"title":"Architettura di von Neumann","target":"Architettura di von Neumann","line":64},{"title":"Parallelismo","target":"Parallelismo","line":65},{"title":"Macchina multilivello","target":"Macchina multilivello","line":66},{"title":"Circuiti combinatori","target":"Circuiti combinatori","line":68},{"title":"Porte logiche","target":"Porte logiche","line":68},{"title":"Rappresentazione dell'informazione","target":"Rappresentazione dell'informazione","line":69},{"title":"Codici correttori","target":"Codici correttori","line":70},{"title":"ALU HACK","target":"ALU HACK","line":71},{"title":"Circuiti sequenziali","target":"Circuiti sequenziali","line":72},{"title":"Memorie","target":"Memorie","line":73},{"title":"Microarchitettura","target":"Microarchitettura","line":74},{"title":"Microarchitettura HACK","target":"Microarchitettura HACK","line":75},{"title":"Cache","target":"Cache","line":76},{"title":"Pipelining","target":"Pipelining","line":77},{"title":"ISA","target":"ISA","line":78},{"title":"Istruzioni ISA","target":"Istruzioni ISA","line":79},{"title":"ISA HACK","target":"ISA HACK","line":80},{"title":"Computer HACK","target":"Computer HACK","line":81},{"title":"Invocazione di procedura","target":"Invocazione di procedura","line":82},{"title":"Record di attivazione","target":"Record di attivazione","line":83},{"title":"Trap","target":"Trap","line":84},{"title":"Interrupt","target":"Interrupt","line":85},{"title":"Sistema operativo","target":"Sistema operativo","line":86},{"title":"Paginazione","target":"Paginazione","line":88},{"title":"Segmentazione","target":"Segmentazione","line":89},{"title":"Frammentazione","target":"Frammentazione","line":90},{"title":"Combinazione segmentazione-paginazione","target":"Combinazione segmentazione-paginazione","line":91},{"title":"Workflow di compilazione","target":"Workflow di compilazione","line":92},{"title":"Linker","target":"Linker","line":93},{"title":"Linking statico","target":"Linking statico","line":94},{"title":"Linking dinamico","target":"Linking dinamico","line":95},{"title":"Compilazione diretta","target":"Compilazione diretta","line":96},{"title":"Compilazione a 2 livelli","target":"Compilazione a 2 livelli","line":97},{"title":"Virtual machine","target":"Virtual machine","line":98},{"title":"Virtual machine HACK","target":"Virtual machine HACK","line":99},{"title":"Big-endian & Little-endian","target":"Big-endian & Little-endian","line":106},{"title":"UNICODE","target":"UNICODE","line":107},{"title":"ASCII","target":"ASCII","line":108},{"title":"Codifica dei caratteri","target":"Codifica dei caratteri","line":109},{"title":"Rappresentazione dell'informazione","target":"Rappresentazione dell'informazione","line":110},{"title":"UTF-8","target":"UTF-8","line":111},{"title":"Memorie","target":"Memorie","line":112},{"title":"Codifica floating-point","target":"Codifica floating-point","line":113},{"title":"Pipelining","target":"Pipelining","line":114},{"title":"Virtual machine HACK","target":"Virtual machine HACK","line":115},{"title":"Paginazione","target":"Paginazione","line":116},{"title":"Cache","target":"Cache","line":117},{"title":"ALU HACK","target":"ALU HACK","line":118},{"title":"Direct Mapped Cache","target":"Direct Mapped Cache","line":119},{"title":"Ciclo di fetch-decode-execute","target":"Ciclo di fetch-decode-execute","line":120},{"title":"Mappe di Karnaugh","target":"Mappe di Karnaugh","line":121},{"title":"Dimostrazione R non numerabile","target":"Dimostrazione R non numerabile","line":122},{"title":"ISA HACK","target":"ISA HACK","line":123},{"title":"Linking statico","target":"Linking statico","line":124},{"title":"Codici correttori","target":"Codici correttori","line":125},{"title":"RAM","target":"RAM","line":126},{"title":"Codifica numeri interi","target":"Codifica numeri interi","line":127},{"title":"Microarchitettura","target":"Microarchitettura","line":128},{"title":"Microarchitettura HACK","target":"Microarchitettura HACK","line":129},{"title":"Combinazione segmentazione-paginazione","target":"Combinazione segmentazione-paginazione","line":130},{"title":"Storia degli elaboratori","target":"Storia degli elaboratori","line":131},{"title":"Computer HACK","target":"Computer HACK","line":132},{"title":"Conversione binario-decimale","target":"Conversione binario-decimale","line":133},{"title":"Linking dinamico","target":"Linking dinamico","line":134},{"title":"Interrupt","target":"Interrupt","line":135},{"title":"Architettura di von Neumann","target":"Architettura di von Neumann","line":136},{"title":"Clock","target":"Clock","line":137},{"title":"Record di attivazione","target":"Record di attivazione","line":138},{"title":"Segmentazione","target":"Segmentazione","line":139},{"title":"Complemento a 2","target":"Complemento a 2","line":140},{"title":"NAND","target":"NAND","line":141},{"title":"Codice di Hamming","target":"Codice di Hamming","line":142},{"title":"Registro","target":"Registro","line":143},{"title":"Forma canonica booleana","target":"Forma canonica booleana","line":144},{"title":"Invocazione di procedura","target":"Invocazione di procedura","line":145},{"title":"Linker","target":"Linker","line":146},{"title":"Sistema operativo","target":"Sistema operativo","line":147},{"title":"Istruzioni ISA","target":"Istruzioni ISA","line":148},{"title":"Modalità di indirizzamento","target":"Modalità di indirizzamento","line":149},{"title":"DFF Latch","target":"DFF Latch","line":150},{"title":"Frammentazione esterna","target":"Frammentazione esterna","line":151},{"title":"Multiplexer","target":"Multiplexer","line":152},{"title":"Compilazione a 2 livelli","target":"Compilazione a 2 livelli","line":153},{"title":"ISA","target":"ISA","line":154},{"title":"Array computer","target":"Array computer","line":155},{"title":"Circuiti sequenziali","target":"Circuiti sequenziali","line":156},{"title":"PC","target":"PC","line":157},{"title":"CISC e RISC","target":"CISC e RISC","line":158},{"title":"CU","target":"CU","line":159},{"title":"Bit di parità","target":"Bit di parità","line":160},{"title":"Commutazione al fronte","target":"Commutazione al fronte","line":161},{"title":"CPU","target":"CPU","line":162},{"title":"Macchina multilivello","target":"Macchina multilivello","line":163},{"title":"HDL","target":"HDL","line":164},{"title":"SRAM","target":"SRAM","line":165},{"title":"Algoritmi di paginazione","target":"Algoritmi di paginazione","line":166},{"title":"Workflow di compilazione","target":"Workflow di compilazione","line":167},{"title":"HardwareSimulator","target":"HardwareSimulator","line":168},{"title":"DRAM","target":"DRAM","line":169},{"title":"Algebra di Boole","target":"Algebra di Boole","line":170},{"title":"First fit","target":"First fit","line":171},{"title":"PLA","target":"PLA","line":172},{"title":"SR Latch","target":"SR Latch","line":173},{"title":"Full-adder","target":"Full-adder","line":174},{"title":"CU HACK","target":"CU HACK","line":175},{"title":"FIFO paginazione","target":"FIFO paginazione","line":176},{"title":"1-bit register","target":"1-bit register","line":177},{"title":"I-O","target":"I-O","line":178},{"title":"Circuiti combinatori","target":"Circuiti combinatori","line":179},{"title":"Pre-fetch","target":"Pre-fetch","line":180},{"title":"ALU","target":"ALU","line":181},{"title":"D Latch","target":"D Latch","line":182},{"title":"Half-adder","target":"Half-adder","line":183},{"title":"HD","target":"HD","line":184},{"title":"Trap","target":"Trap","line":185},{"title":"RAID","target":"RAID","line":186},{"title":"Dirty bit","target":"Dirty bit","line":187},{"title":"Codifica in eccesso","target":"Codifica in eccesso","line":188},{"title":"SR Latch temporizzato","target":"SR Latch temporizzato","line":189},{"title":"Distanza di Hamming","target":"Distanza di Hamming","line":190},{"title":"Complemento a 1","target":"Complemento a 1","line":191},{"title":"NOT","target":"NOT","line":192},{"title":"Modulo e segno","target":"Modulo e segno","line":193},{"title":"Best fit","target":"Best fit","line":194},{"title":"Multicomputer","target":"Multicomputer","line":195},{"title":"Multiprocessori","target":"Multiprocessori","line":196},{"title":"LRU","target":"LRU","line":197},{"title":"Transistor","target":"Transistor","line":198},{"title":"Architettura HACK","target":"Architettura HACK","line":199},{"title":"Frammentazione","target":"Frammentazione","line":200},{"title":"SSD","target":"SSD","line":201},{"title":"CD","target":"CD","line":202},{"title":"Frammentazione interna","target":"Frammentazione interna","line":203},{"title":"Stack","target":"Stack","line":204},{"title":"Commutazione a livello","target":"Commutazione a livello","line":205},{"title":"Principio di astrazione-implementazione","target":"Principio di astrazione-implementazione","line":206},{"title":"Memoria virtuale","target":"Memoria virtuale","line":207},{"title":"Conversione binario-ottale-esadecimale","target":"Conversione binario-ottale-esadecimale","line":208},{"title":"Multicore","target":"Multicore","line":209},{"title":"Tabella di verità","target":"Tabella di verità","line":210},{"title":"Defrag","target":"Defrag","line":211},{"title":"Parallelismo","target":"Parallelismo","line":212},{"title":"Compilazione diretta","target":"Compilazione diretta","line":213},{"title":"Circuiti digitali","target":"Circuiti digitali","line":214},{"title":"w-bit register","target":"w-bit register","line":215},{"title":"Virtual machine","target":"Virtual machine","line":216},{"title":"Porte logiche","target":"Porte logiche","line":217},{"title":"GPU","target":"GPU","line":218},{"title":"Adder","target":"Adder","line":219},{"title":"virtuale","target":"https://virtuale.unibo.it/course/view.php?id=53548","line":223},{"title":"dynamik","target":"https://dynamik.vercel.app/architettura-degli-elaboratori","line":224}],"metadata":{"tags":["#category/moc","#status/finished","#topic/architettura-degli-elaboratori"],"date":"18-09-2023 12:56:24"},"task_lines":[]},