参考教程：比较完整的流程讲解
[数字asic流程实验（五） ICC布局布线 - sasasatori - 博客园 (cnblogs.com)](https://www.cnblogs.com/sasasatori/p/15068606.html)
[ChuYC292-CSDN博客](https://blog.csdn.net/weixin_46752319)
[IC Compiler (ICC) | 皓宇的筆記 (wordpress.com)](https://timsnote.wordpress.com/digital-ic-design/ic-compiler/)

完整的教程、包括一些技能
[数字后端_zwsange的博客-CSDN博客](https://blog.csdn.net/qq_47485904/category_12191605.html)****

全流程和设计归纳，还有一些CPU设计实例
[数字集成电路全流程设计、仿真、综合以及版图等设计，使用centos中EDA软件。包括vcs仿真、DC综合、FM形式验证、Astro版图设计、物理验证、PT时序分析等各步骤_ant检查-CSDN博客](https://blog.csdn.net/weixin_48984764/article/details/130029307)

数字全流程各部分学习方法
[数字ic后端学习ing-CSDN博客](https://blog.csdn.net/weixin_41788560/article/details/117594807)

IC Compiler（以下简称ICC）是Synopsys公司用于把门级网表转换成代工厂可用于掩膜的版图信息的工具。其基本工作流程为

- 数据准备（Data Setup）：将门极网表、约束文件、元件库、工艺文件、物理库、寄生参数模型等输入ICC；
- 布局规划（Design Planning）：规定芯片尺寸、形状，确定IO、电源、pad位置等，放置宏单元，放置标准单元，铺设电源网络；
- 布局（Placement）：将电路中各个基本单元在芯片中进行布局；
- 时钟树综合（Clock Tree Synthesis）：将时钟信号连接至需要驱动的基本单元；
- 布线（Routing）：将各个基本单元对应端口进行连接；
- 可造性设计（Chip Finishing）：连线拓展、加宽连线，冗余通孔插入，插入填充单元，填充金属等；

如下图所示。

![[back_end.png]]即将DC综合后输出的SDC约束文件，门极网表，代工厂提供的元件库（.db），物理库（physical lib），工艺文件（.tf），RC参数文件（tlu+）等输入ICC后，通过软件中完成布局布线操作，最终会输出可以提供给代工厂进行芯片加工的版图。
![[data.png]]


观察剖面图可以很容易的看出制作时的分层关系。制作该非门时所需要的版图包括：

- N-well：N阱
- active：有源区
- N-implant：N型掺杂
- P-implant：P型掺杂
- poly：栅
- contact：金属触点
- metal1：金属连线

如下图所示

![[layer.png]]

通过编写运行TCL脚本完成Data Setup步骤，该步骤主要的目的是将门极网表（.v）、约束文件（.sdc）、单元库（.db，.sdb）、物理库（physical lib）、寄生参数模型（tlu+）等输入ICC。

本次实验的TCL脚本内容如下：