Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Wed Jan 12 22:13:55 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/boundtop_submodules/resultinterface/post_route_timing.rpt
| Design       : resultinterface
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
temp_id3b_reg[2]/G             id3b_reg[2]/D                  inf           
temp_id3b_reg[8]/G             id3b_reg[8]/D                  inf           
temp_u2b_reg[1]/G              u2b_reg[1]/D                   inf           
temp_v2b_reg[11]/G             v2b_reg[11]/D                  inf           
temp_v2b_reg[7]/G              v2b_reg[7]/D                   inf           
temp_id3b_reg[3]/G             id3b_reg[3]/D                  inf           
temp_id3b_reg[14]/G            id3b_reg[14]/D                 inf           
temp_t1b_reg[5]/G              t1b_reg[5]/D                   inf           
temp_id3b_reg[9]/G             id3b_reg[9]/D                  inf           
temp_id3b_reg[11]/G            id3b_reg[11]/D                 inf           
temp_id3b_reg[4]/G             id3b_reg[4]/D                  inf           
temp_id3b_reg[10]/G            id3b_reg[10]/D                 inf           
temp_v1b_reg[15]/G             v1b_reg[15]/D                  inf           
temp_v1b_reg[4]/G              v1b_reg[4]/D                   inf           
temp_v1b_reg[7]/G              v1b_reg[7]/D                   inf           
temp_id1b_reg[0]/G             id1b_reg[0]/D                  inf           
temp_u3b_reg[9]/G              u3b_reg[9]/D                   inf           
temp_v3b_reg[2]/G              v3b_reg[2]/D                   inf           
temp_id3b_reg[5]/G             id3b_reg[5]/D                  inf           
temp_u1b_reg[2]/G              u1b_reg[2]/D                   inf           
temp_t3b_reg[2]/G              t3b_reg[2]/D                   inf           
temp_t3b_reg[21]/G             t3b_reg[21]/D                  inf           
temp_id2b_reg[13]/G            id2b_reg[13]/D                 inf           
temp_id2b_reg[15]/G            id2b_reg[15]/D                 inf           
temp_t1b_reg[29]/G             t1b_reg[29]/D                  inf           
temp_t1b_reg[28]/G             t1b_reg[28]/D                  inf           
temp_u3b_reg[5]/G              u3b_reg[5]/D                   inf           
temp_id3b_reg[0]/G             id3b_reg[0]/D                  inf           
temp_id1b_reg[2]/G             id1b_reg[2]/D                  inf           
temp_id1b_reg[8]/G             id1b_reg[8]/D                  inf           
temp_id3b_reg[15]/G            id3b_reg[15]/D                 inf           
temp_hit3b_reg/G               hit3b_reg/D                    inf           
temp_id3b_reg[13]/G            id3b_reg[13]/D                 inf           
temp_id3b_reg[7]/G             id3b_reg[7]/D                  inf           
temp_t2b_reg[6]/G              t2b_reg[6]/D                   inf           
temp_t2b_reg[7]/G              t2b_reg[7]/D                   inf           
temp_t3b_reg[29]/G             t3b_reg[29]/D                  inf           
temp_id3b_reg[1]/G             id3b_reg[1]/D                  inf           
temp_t3b_reg[1]/G              t3b_reg[1]/D                   inf           
temp_u1b_reg[0]/G              u1b_reg[0]/D                   inf           
temp_u1b_reg[14]/G             u1b_reg[14]/D                  inf           
temp_u2b_reg[0]/G              u2b_reg[0]/D                   inf           
temp_u2b_reg[11]/G             u2b_reg[11]/D                  inf           
temp_u2b_reg[2]/G              u2b_reg[2]/D                   inf           
temp_u2b_reg[7]/G              u2b_reg[7]/D                   inf           
temp_u3b_reg[13]/G             u3b_reg[13]/D                  inf           
temp_u3b_reg[15]/G             u3b_reg[15]/D                  inf           
temp_u3b_reg[2]/G              u3b_reg[2]/D                   inf           
temp_v1b_reg[13]/G             v1b_reg[13]/D                  inf           
temp_v1b_reg[1]/G              v1b_reg[1]/D                   inf           
temp_v2b_reg[0]/G              v2b_reg[0]/D                   inf           
temp_u1b_reg[3]/G              u1b_reg[3]/D                   inf           
temp_u1b_reg[6]/G              u1b_reg[6]/D                   inf           
temp_u2b_reg[13]/G             u2b_reg[13]/D                  inf           
temp_u2b_reg[14]/G             u2b_reg[14]/D                  inf           
temp_v1b_reg[0]/G              v1b_reg[0]/D                   inf           
temp_v2b_reg[2]/G              v2b_reg[2]/D                   inf           
temp_t2b_reg[17]/G             t2b_reg[17]/D                  inf           
temp_t1b_reg[6]/G              t1b_reg[6]/D                   inf           
temp_t3b_reg[17]/G             t3b_reg[17]/D                  inf           
temp_t3b_reg[23]/G             t3b_reg[23]/D                  inf           
temp_t3b_reg[5]/G              t3b_reg[5]/D                   inf           
temp_t1b_reg[0]/G              t1b_reg[0]/D                   inf           
temp_t1b_reg[7]/G              t1b_reg[7]/D                   inf           
temp_t2b_reg[5]/G              t2b_reg[5]/D                   inf           
temp_u1b_reg[9]/G              u1b_reg[9]/D                   inf           
temp_t1b_reg[17]/G             t1b_reg[17]/D                  inf           
temp_t3b_reg[31]/G             t3b_reg[31]/D                  inf           
temp_t3b_reg[9]/G              t3b_reg[9]/D                   inf           
temp_u2b_reg[10]/G             u2b_reg[10]/D                  inf           
temp_u3b_reg[11]/G             u3b_reg[11]/D                  inf           
temp_u3b_reg[10]/G             u3b_reg[10]/D                  inf           
temp_id2b_reg[1]/G             id2b_reg[1]/D                  inf           
temp_t1b_reg[21]/G             t1b_reg[21]/D                  inf           
temp_u3b_reg[1]/G              u3b_reg[1]/D                   inf           
temp_t1b_reg[1]/G              t1b_reg[1]/D                   inf           
temp_t2b_reg[15]/G             t2b_reg[15]/D                  inf           
temp_id2b_reg[3]/G             id2b_reg[3]/D                  inf           
temp_id3b_reg[12]/G            id3b_reg[12]/D                 inf           
temp_t1b_reg[31]/G             t1b_reg[31]/D                  inf           
temp_t3b_reg[16]/G             t3b_reg[16]/D                  inf           
temp_id3b_reg[6]/G             id3b_reg[6]/D                  inf           
temp_v3b_reg[10]/G             v3b_reg[10]/D                  inf           
temp_t1b_reg[16]/G             t1b_reg[16]/D                  inf           
temp_u1b_reg[1]/G              u1b_reg[1]/D                   inf           
temp_id1b_reg[1]/G             id1b_reg[1]/D                  inf           
temp_u1b_reg[13]/G             u1b_reg[13]/D                  inf           
temp_t3b_reg[24]/G             t3b_reg[24]/D                  inf           
temp_t3b_reg[8]/G              t3b_reg[8]/D                   inf           
temp_v2b_reg[6]/G              v2b_reg[6]/D                   inf           
temp_t3b_reg[18]/G             t3b_reg[18]/D                  inf           
temp_t3b_reg[19]/G             t3b_reg[19]/D                  inf           
temp_u3b_reg[3]/G              u3b_reg[3]/D                   inf           
temp_t2b_reg[11]/G             t2b_reg[11]/D                  inf           
temp_u2b_reg[5]/G              u2b_reg[5]/D                   inf           
temp_t2b_reg[23]/G             t2b_reg[23]/D                  inf           
temp_id2b_reg[7]/G             id2b_reg[7]/D                  inf           
temp_t2b_reg[27]/G             t2b_reg[27]/D                  inf           
temp_t2b_reg[31]/G             t2b_reg[31]/D                  inf           
temp_t1b_reg[26]/G             t1b_reg[26]/D                  inf           



