# system info SistemaEmbarcado_tb on 2022.07.03.00:54:54
system_info:
name,value
DEVICE,EP4CE115F29C7
DEVICE_FAMILY,Cyclone IV E
GENERATION_ID,1656820436
#
#
# Files generated for SistemaEmbarcado_tb on 2022.07.03.00:54:54
files:
filepath,kind,attributes,module,is_top
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/SistemaEmbarcado_tb.v,VERILOG,,SistemaEmbarcado_tb,true
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado.v,VERILOG,,SistemaEmbarcado,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_clock_source.sv,SYSTEM_VERILOG,,altera_avalon_clock_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_reset_source.sv,SYSTEM_VERILOG,,altera_avalon_reset_source,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Reader_Interface.v,VERILOG,,Reader_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Reader.v,VERILOG,,Reader_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Clock_Counter_Interface.v,VERILOG,,Clock_Counter_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Clock_Counter.v,VERILOG,,Clock_Counter_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaImg1.v,VERILOG,,SistemaEmbarcado_MemoriaImg1,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaImg2.v,VERILOG,,SistemaEmbarcado_MemoriaImg2,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaPrograma.hex,HEX,,SistemaEmbarcado_MemoriaPrograma,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_MemoriaPrograma.v,VERILOG,,SistemaEmbarcado_MemoriaPrograma,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador.v,VERILOG,,SistemaEmbarcado_Processador,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Subtrator_Interface.v,VERILOG,,Teste_Subtrator_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/Subtrator.v,VERILOG,,Teste_Subtrator_Interface,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_jtag_uart_0.v,VERILOG,,SistemaEmbarcado_jtag_uart_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_irq_mapper.sv,SYSTEM_VERILOG,,SistemaEmbarcado_irq_mapper,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu.sdc,SDC,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_sysclk.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_tck.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_debug_slave_wrapper.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_nios2_waves.do,OTHER,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_ociram_default_contents.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_a.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.dat,DAT,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.hex,HEX,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_rf_ram_b.mif,MIF,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_Processador_cpu_test_bench.v,VERILOG,,SistemaEmbarcado_Processador_cpu,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_002,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_010.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_010,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_router_012.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_router_012,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_adapter.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_adapter_uncmpr.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_adapter_13_1.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_adapter_new.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_incr_burst_converter.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_wrap_burst_converter.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_default_burst_converter.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_address_alignment.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_st_pipeline_stage.sv,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_avalon_st_pipeline_base.v,SYSTEM_VERILOG,,altera_merlin_burst_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_demux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_demux_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_cmd_mux_008.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux_008,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_cmd_mux_008,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_demux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_rsp_mux_001.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_width_adapter.sv,SYSTEM_VERILOG,,altera_merlin_width_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_address_alignment.sv,SYSTEM_VERILOG,,altera_merlin_width_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_width_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010.v,VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
SistemaEmbarcado/testbench/SistemaEmbarcado_tb/simulation/submodules/SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010_error_adapter_0.sv,SYSTEM_VERILOG,,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
SistemaEmbarcado_tb.SistemaEmbarcado_inst,SistemaEmbarcado
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Conduit_Img_1,Reader_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Conduit_Img_2,Reader_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Medidor,Clock_Counter_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MemoriaImg1,SistemaEmbarcado_MemoriaImg1
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MemoriaImg2,SistemaEmbarcado_MemoriaImg2
SistemaEmbarcado_tb.SistemaEmbarcado_inst.MemoriaPrograma,SistemaEmbarcado_MemoriaPrograma
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador,SistemaEmbarcado_Processador
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Processador.cpu,SistemaEmbarcado_Processador_cpu
SistemaEmbarcado_tb.SistemaEmbarcado_inst.Subtrator,Teste_Subtrator_Interface
SistemaEmbarcado_tb.SistemaEmbarcado_inst.jtag_uart_0,SistemaEmbarcado_jtag_uart_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0,SistemaEmbarcado_mm_interconnect_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_data_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_instruction_master_translator,altera_merlin_master_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Escrita_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Escrita_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Escrita_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Subtrator_Leitura_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_translator,altera_merlin_slave_translator
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_data_master_agent,altera_merlin_master_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_instruction_master_agent,altera_merlin_master_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Escrita_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Escrita_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Escrita_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Subtrator_Leitura_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_agent,altera_merlin_slave_agent
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Escrita_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Escrita_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Escrita_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Medidor_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_1_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Conduit_Img_2_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Subtrator_Leitura_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.Processador_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaPrograma_s1_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_agent_rsp_fifo,altera_avalon_sc_fifo
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router,SistemaEmbarcado_mm_interconnect_0_router
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_001,SistemaEmbarcado_mm_interconnect_0_router_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_002,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_003,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_004,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_005,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_006,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_007,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_008,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_009,SistemaEmbarcado_mm_interconnect_0_router_002
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_010,SistemaEmbarcado_mm_interconnect_0_router_010
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_011,SistemaEmbarcado_mm_interconnect_0_router_010
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_012,SistemaEmbarcado_mm_interconnect_0_router_012
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.router_013,SistemaEmbarcado_mm_interconnect_0_router_012
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_burst_adapter,altera_merlin_burst_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_burst_adapter,altera_merlin_burst_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_demux,SistemaEmbarcado_mm_interconnect_0_cmd_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_demux_001,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_008,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_009,SistemaEmbarcado_mm_interconnect_0_cmd_demux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_001,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_002,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_003,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_004,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_005,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_006,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_007,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_010,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_011,SistemaEmbarcado_mm_interconnect_0_cmd_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_008,SistemaEmbarcado_mm_interconnect_0_cmd_mux_008
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.cmd_mux_009,SistemaEmbarcado_mm_interconnect_0_cmd_mux_008
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_001,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_002,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_003,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_004,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_005,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_006,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_007,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_010,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_demux_011,SistemaEmbarcado_mm_interconnect_0_rsp_demux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_mux,SistemaEmbarcado_mm_interconnect_0_rsp_mux
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.rsp_mux_001,SistemaEmbarcado_mm_interconnect_0_rsp_mux_001
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_rsp_width_adapter,altera_merlin_width_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_rsp_width_adapter,altera_merlin_width_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg1_s1_cmd_width_adapter,altera_merlin_width_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.MemoriaImg2_s1_cmd_width_adapter,altera_merlin_width_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_001,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_001.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_002,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_002.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_003,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_003.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_004,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_004.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_005,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_005.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_006,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_006.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_007,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_007.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_008,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_008.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_009,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_009.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_010,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_010.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_011,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010
SistemaEmbarcado_tb.SistemaEmbarcado_inst.mm_interconnect_0.avalon_st_adapter_011.error_adapter_0,SistemaEmbarcado_mm_interconnect_0_avalon_st_adapter_010_error_adapter_0
SistemaEmbarcado_tb.SistemaEmbarcado_inst.irq_mapper,SistemaEmbarcado_irq_mapper
SistemaEmbarcado_tb.SistemaEmbarcado_inst.rst_controller,altera_reset_controller
SistemaEmbarcado_tb.SistemaEmbarcado_inst_clk_bfm,altera_avalon_clock_source
SistemaEmbarcado_tb.SistemaEmbarcado_inst_reset_bfm,altera_avalon_reset_source
