+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; PD|rst_controller_004|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_004|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_004                                                                                                                                ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_003|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_003|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_003                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_002|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_002|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_002                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_001|alt_rst_req_sync_uq1                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_001|alt_rst_sync_uq1                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller_001                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller|alt_rst_req_sync_uq1                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller|alt_rst_sync_uq1                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|rst_controller                                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|avalon_st_adapter                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|rsp_mux                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|rsp_demux                                                                                                                       ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|cmd_mux                                                                                                                         ; 115   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|cmd_demux                                                                                                                       ; 115   ; 1              ; 2            ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                  ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                    ; 39    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                          ; 115   ; 0              ; 1            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_burst_adapter                                                                                                         ; 115   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|router_001|the_default_decode                                                                                                   ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|router_001                                                                                                                      ; 114   ; 0              ; 2            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|router|the_default_decode                                                                                                       ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|router                                                                                                                          ; 114   ; 0              ; 3            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_agent_rsp_fifo                                                                                                        ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_agent|uncompressor                                                                                                    ; 52    ; 1              ; 0            ; 1              ; 50     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_agent                                                                                                                 ; 302   ; 39             ; 38           ; 39             ; 335    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|dma_0_write_master_agent                                                                                                        ; 196   ; 28             ; 81           ; 28             ; 146    ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|fifo_0_in_translator                                                                                                            ; 114   ; 37             ; 30           ; 37             ; 68     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1|dma_0_write_master_translator                                                                                                   ; 122   ; 9              ; 0            ; 9              ; 82     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_1                                                                                                                                 ; 81    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                           ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_003                                                                                                           ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_002                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter_001                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|avalon_st_adapter                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser_001|clock_xer                                                                                                           ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser_001                                                                                                                     ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser|clock_xer                                                                                                               ; 123   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|crosser                                                                                                                         ; 125   ; 2              ; 0            ; 2              ; 119    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_cmd_width_adapter                                                                                         ; 124   ; 3              ; 0            ; 3              ; 101    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter|uncompressor                                                                            ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_rsp_width_adapter                                                                                         ; 106   ; 3              ; 0            ; 3              ; 119    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_mux_001                                                                                                                     ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_mux|arb|adder                                                                                                               ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_mux|arb                                                                                                                     ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_mux                                                                                                                         ; 475   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_demux_003                                                                                                                   ; 122   ; 4              ; 2            ; 4              ; 237    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_demux_002                                                                                                                   ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_demux_001                                                                                                                   ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|rsp_demux                                                                                                                       ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux_003|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux_003                                                                                                                     ; 239   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux_002                                                                                                                     ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux_001                                                                                                                     ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_mux                                                                                                                         ; 121   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_demux_001                                                                                                                   ; 121   ; 1              ; 2            ; 1              ; 119    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|cmd_demux                                                                                                                       ; 127   ; 16             ; 2            ; 16             ; 473    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                               ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                               ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                               ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                               ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                               ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                      ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                               ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                      ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                      ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                        ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                              ; 103   ; 0              ; 1            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_burst_adapter                                                                                             ; 103   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|master_0_master_limiter                                                                                                         ; 240   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_005|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_005                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_004|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_004                                                                                                                      ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_003|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_003                                                                                                                      ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_002|the_default_decode                                                                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_002                                                                                                                      ; 117   ; 0              ; 2            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_001|the_default_decode                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router_001                                                                                                                      ; 117   ; 6              ; 4            ; 6              ; 119    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router|the_default_decode                                                                                                       ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|router                                                                                                                          ; 117   ; 0              ; 4            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_agent_rdata_fifo                                                                                          ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_agent_rsp_fifo                                                                                            ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_agent|uncompressor                                                                                        ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_agent                                                                                                     ; 243   ; 22             ; 25           ; 22             ; 271    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pio_0_s1_agent_rsp_fifo                                                                                                         ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pio_0_s1_agent|uncompressor                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pio_0_s1_agent                                                                                                                  ; 311   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pll_reconfig_0_mgmt_avalon_slave_agent_rdata_fifo                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pll_reconfig_0_mgmt_avalon_slave_agent_rsp_fifo                                                                                 ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pll_reconfig_0_mgmt_avalon_slave_agent|uncompressor                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pll_reconfig_0_mgmt_avalon_slave_agent                                                                                          ; 311   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_control_port_slave_agent_rsp_fifo                                                                                         ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_control_port_slave_agent|uncompressor                                                                                     ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_control_port_slave_agent                                                                                                  ; 311   ; 39             ; 41           ; 39             ; 342    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_read_master_agent                                                                                                         ; 203   ; 30             ; 87           ; 30             ; 149    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|master_0_master_agent                                                                                                           ; 196   ; 40             ; 87           ; 40             ; 149    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|sdram_controller_0_s1_translator                                                                                                ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pio_0_s1_translator                                                                                                             ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|pll_reconfig_0_mgmt_avalon_slave_translator                                                                                     ; 115   ; 5              ; 26           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_control_port_slave_translator                                                                                             ; 114   ; 7              ; 33           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|dma_0_read_master_translator                                                                                                    ; 117   ; 45             ; 0            ; 45             ; 116    ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0|master_0_master_translator                                                                                                      ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|mm_interconnect_0                                                                                                                                 ; 227   ; 0              ; 1            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|sdram_controller_0|the_em_project_final_pd_sdram_controller_0_input_efifo_module                                                                  ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|sdram_controller_0                                                                                                                                ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_sdram                                                                                                                                         ; 66    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_rfr                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_dprio_read                                                        ; 6     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_fpll_0_1                                                          ; 1     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init_inst                                                    ; 3     ; 19             ; 1            ; 19             ; 31     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux_inst                                                          ; 60    ; 0              ; 3            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset_inst                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_4                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_3                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_2                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_1                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_0                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst                                                    ; 29    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer_inst                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; 106   ; 25             ; 46           ; 25             ; 107    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pll_reconfig_0                                                                                                                                    ; 110   ; 4              ; 0            ; 4              ; 97     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|pio_0                                                                                                                                             ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|rst_controller|alt_rst_req_sync_uq1                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|rst_controller|alt_rst_sync_uq1                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|rst_controller                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|p2b_adapter                                                                                                                              ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|b2p_adapter                                                                                                                              ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|transacto|p2m                                                                                                                            ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|transacto                                                                                                                                ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|p2b                                                                                                                                      ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|b2p                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|fifo                                                                                                                                     ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|timing_adt                                                                                                                               ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                 ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                      ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                   ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                   ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                    ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                 ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master|node                                                                                                    ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0|jtag_phy_embedded_in_jtag_master                                                                                                         ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|master_0                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_map_fifo_other_info_to_avalonst                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_map_avalonmm_to_avalonst_other_info                                                                                                    ; 36    ; 16             ; 5            ; 16             ; 19     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|wrfull_eq_comp                                                                        ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|rdempty_eq_comp                                                                       ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe9                                                                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|ws_dgrp                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|ws_bwp                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|ws_brp                                                                                ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|wraclr                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe6                                                                      ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|rs_dgwp                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|rdaclr                                                                                ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|fifo_ram                                                                              ; 49    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|wrptr_g1p                                                                             ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|rdptr_g1p                                                                             ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                                                      ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                                                      ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info|dual_clock_fifo|auto_generated                                                                                       ; 24    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_other_info                                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_map_avalonmm_to_avalonst                                                                                                               ; 32    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|rdreq_sync_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrfull_eq_comp                                                          ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrempty_eq_comp                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdempty_eq_comp                                                         ; 26    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp|dffpipe18                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_bwp                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_brp                                                                  ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wraclr                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp|dffpipe14                                                       ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rs_dgwp                                                                 ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdaclr                                                                  ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|fifo_ram                                                                ; 62    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|rdptr_g1p                                                               ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|ws_dgrp_gray2bin                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated|wrptr_g_gray2bin                                                        ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo|dual_clock_fifo|auto_generated                                                                         ; 37    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls|the_dcfifo                                                                                                        ; 37    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0|the_dcfifo_with_controls                                                                                                                   ; 75    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|fifo_0                                                                                                                                            ; 23    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_mem_write                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_mem_read                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_fifo_module|em_project_final_pd_dma_0_fifo_module_fifo_ram|lpm_ram_dp_component|sram|ram_block|auto_generated ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_fifo_module|em_project_final_pd_dma_0_fifo_module_fifo_ram                                                    ; 51    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_fifo_module                                                                                                   ; 39    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_byteenables                                                                                                   ; 33    ; 0              ; 29           ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0|the_em_project_final_pd_dma_0_read_data_mux                                                                                                 ; 105   ; 0              ; 54           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD|dma_0                                                                                                                                             ; 73    ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD                                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; PIXEL_GEN                                                                                                                                            ; 29    ; 0              ; 28           ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VGA_VTC                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
