#Substrate Graph
# noVertices
40
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 778 778 1
2 797 797 1
3 150 150 0
4 267 267 1
5 37 37 0
6 124 124 1
7 37 37 0
8 99 99 1
9 686 686 1
10 37 37 0
11 37 37 0
12 248 248 1
13 100 100 0
14 100 100 0
15 124 124 1
16 630 630 1
17 124 124 1
18 25 25 0
19 412 412 1
20 124 124 1
21 817 817 1
22 749 749 1
23 37 37 0
24 25 25 0
25 1011 1011 1
26 37 37 0
27 37 37 0
28 124 124 1
29 960 960 1
30 150 150 0
31 37 37 0
32 500 500 1
33 37 37 0
34 37 37 0
35 37 37 0
36 37 37 0
37 500 500 1
38 124 124 1
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 5 37
1 0 5 37
1 2 5 250
2 1 5 250
1 3 5 75
3 1 5 75
1 8 4 62
8 1 4 62
1 10 4 37
10 1 4 37
1 12 5 93
12 1 5 93
1 13 4 75
13 1 4 75
1 14 4 75
14 1 4 75
1 34 4 37
34 1 4 37
1 36 4 37
36 1 4 37
2 5 2 37
5 2 2 37
2 7 5 37
7 2 5 37
2 9 1 156
9 2 1 156
2 20 1 62
20 2 1 62
2 23 2 37
23 2 2 37
2 17 3 62
17 2 3 62
2 22 2 156
22 2 2 156
3 4 1 75
4 3 1 75
4 6 3 62
6 4 3 62
4 11 5 37
11 4 5 37
4 12 4 93
12 4 4 93
6 20 9 62
20 6 9 62
8 27 3 37
27 8 3 37
9 15 5 62
15 9 5 62
9 16 1 156
16 9 1 156
9 29 8 156
29 9 8 156
9 25 3 156
25 9 3 156
12 17 2 62
17 12 2 62
13 24 3 25
24 13 3 25
14 18 2 25
18 14 2 25
15 16 6 62
16 15 6 62
16 19 4 125
19 16 4 125
16 26 1 37
26 16 1 37
16 32 5 125
32 16 5 125
16 37 2 125
37 16 2 125
19 21 1 125
21 19 1 125
19 33 1 37
33 19 1 37
19 25 5 125
25 19 5 125
21 22 4 156
22 21 4 156
21 29 5 187
29 21 5 187
21 39 1 37
39 21 1 37
21 25 7 187
25 21 7 187
21 32 3 125
32 21 3 125
22 25 5 156
25 22 5 156
22 37 1 125
37 22 1 125
22 29 7 156
29 22 7 156
25 28 3 62
28 25 3 62
25 30 3 75
30 25 3 75
25 32 1 125
32 25 1 125
25 37 2 125
37 25 2 125
28 38 3 62
38 28 3 62
29 31 3 37
31 29 3 37
29 35 3 37
35 29 3 37
29 37 1 125
37 29 1 125
29 32 4 125
32 29 4 125
29 38 8 62
38 29 8 62
29 30 1 75
30 29 1 75
