TimeQuest Timing Analyzer report for LM75A_test
Sun Apr 12 17:29:05 2015
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; LM75A_test                                                       ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6E22C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.40        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  50.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.06 MHz ; 167.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.986 ; -207.562           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -126.421                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.986 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.898      ;
; -4.983 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.895      ;
; -4.547 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.089     ; 5.459      ;
; -4.543 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.089     ; 5.455      ;
; -4.469 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.381      ;
; -4.466 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.378      ;
; -4.356 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.268      ;
; -4.353 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.265      ;
; -4.331 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.250      ;
; -4.330 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.249      ;
; -4.329 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.248      ;
; -4.328 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.248      ;
; -4.327 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.247      ;
; -4.327 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.247      ;
; -4.139 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.059      ;
; -4.138 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.057      ;
; -4.137 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.056      ;
; -4.136 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.056      ;
; -4.135 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 5.054      ;
; -4.135 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.047      ;
; -4.133 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.053      ;
; -4.132 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 5.044      ;
; -4.130 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.050      ;
; -4.122 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.087     ; 5.036      ;
; -4.082 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.996      ;
; -4.049 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.963      ;
; -4.034 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.940      ;
; -4.031 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.937      ;
; -4.030 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.942      ;
; -4.026 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.089     ; 4.938      ;
; -4.021 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.935      ;
; -4.009 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.915      ;
; -4.006 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.912      ;
; -3.917 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.829      ;
; -3.913 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.089     ; 4.825      ;
; -3.858 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.764      ;
; -3.855 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.761      ;
; -3.851 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.777      ;
; -3.819 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.725      ;
; -3.816 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.722      ;
; -3.814 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.733      ;
; -3.813 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.732      ;
; -3.812 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.731      ;
; -3.811 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.731      ;
; -3.810 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.730      ;
; -3.810 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.730      ;
; -3.804 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.710      ;
; -3.801 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.707      ;
; -3.788 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.694      ;
; -3.785 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.691      ;
; -3.782 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.694      ;
; -3.780 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.692      ;
; -3.779 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.691      ;
; -3.777 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.689      ;
; -3.774 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.696      ;
; -3.734 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.656      ;
; -3.726 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.632      ;
; -3.723 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.629      ;
; -3.701 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.620      ;
; -3.700 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.620      ;
; -3.700 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.619      ;
; -3.699 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.618      ;
; -3.698 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.618      ;
; -3.697 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.617      ;
; -3.697 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.617      ;
; -3.696 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.616      ;
; -3.696 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.089     ; 4.608      ;
; -3.694 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.614      ;
; -3.692 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.598      ;
; -3.692 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.089     ; 4.604      ;
; -3.690 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.610      ;
; -3.689 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.595      ;
; -3.689 ; I2C_READ:I2C_READ|timer_cnt[7]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.595      ;
; -3.686 ; I2C_READ:I2C_READ|timer_cnt[7]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.592      ;
; -3.679 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.601      ;
; -3.676 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.588      ;
; -3.673 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.585      ;
; -3.639 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.561      ;
; -3.629 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.551      ;
; -3.621 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.540      ;
; -3.620 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.539      ;
; -3.618 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.537      ;
; -3.617 ; I2C_READ:I2C_READ|data_cnt[1]   ; I2C_READ:I2C_READ|sda_r         ; clk          ; clk         ; 1.000        ; -0.093     ; 4.525      ;
; -3.613 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.527      ;
; -3.610 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.531      ;
; -3.609 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.523      ;
; -3.595 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.095     ; 4.501      ;
; -3.591 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.095     ; 4.497      ;
; -3.589 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.511      ;
; -3.570 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.484      ;
; -3.570 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.095     ; 4.476      ;
; -3.566 ; I2C_READ:I2C_READ|timer_cnt[18] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.478      ;
; -3.566 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.087     ; 4.480      ;
; -3.566 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.095     ; 4.472      ;
; -3.563 ; I2C_READ:I2C_READ|timer_cnt[18] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.475      ;
; -3.558 ; I2C_READ:I2C_READ|timer_cnt[5]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.464      ;
; -3.555 ; I2C_READ:I2C_READ|timer_cnt[5]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.095     ; 4.461      ;
; -3.545 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.466      ;
; -3.531 ; I2C_READ:I2C_READ|timer_cnt[13] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 4.443      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; I2C_READ:I2C_READ|scl            ; I2C_READ:I2C_READ|scl            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|address_reg[0] ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_cnt[1]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_cnt[2]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SEG_D:SEG_D|disp_dat[1]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[13]     ; I2C_READ:I2C_READ|data_r[13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[5]      ; I2C_READ:I2C_READ|data_r[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[9]      ; I2C_READ:I2C_READ|data_r[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[14]     ; I2C_READ:I2C_READ|data_r[14]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[6]      ; I2C_READ:I2C_READ|data_r[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[10]     ; I2C_READ:I2C_READ|data_r[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[15]     ; I2C_READ:I2C_READ|data_r[15]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[7]      ; I2C_READ:I2C_READ|data_r[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[11]     ; I2C_READ:I2C_READ|data_r[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[12]     ; I2C_READ:I2C_READ|data_r[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; I2C_READ:I2C_READ|data_r[8]      ; I2C_READ:I2C_READ|data_r[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.510 ; SEG_D:SEG_D|delay_cnt[16]        ; SEG_D:SEG_D|delay_cnt[16]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.533 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.541 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.542 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.552 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.553 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.557 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.649 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.696 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.989      ;
; 0.708 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.722 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.723 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.732 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.024      ;
; 0.742 ; SEG_D:SEG_D|delay_cnt[3]         ; SEG_D:SEG_D|delay_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; SEG_D:SEG_D|delay_cnt[5]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.744 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.751 ; I2C_READ:I2C_READ|scl_cnt[5]     ; I2C_READ:I2C_READ|scl_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.044      ;
; 0.755 ; I2C_READ:I2C_READ|scl_cnt[2]     ; I2C_READ:I2C_READ|scl_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.759 ; SEG_D:SEG_D|delay_cnt[7]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[11]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; I2C_READ:I2C_READ|timer_cnt[18]  ; I2C_READ:I2C_READ|timer_cnt[18]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; I2C_READ:I2C_READ|timer_cnt[16]  ; I2C_READ:I2C_READ|timer_cnt[16]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; SEG_D:SEG_D|delay_cnt[13]        ; SEG_D:SEG_D|delay_cnt[13]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; I2C_READ:I2C_READ|timer_cnt[6]   ; I2C_READ:I2C_READ|timer_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; I2C_READ:I2C_READ|timer_cnt[24]  ; I2C_READ:I2C_READ|timer_cnt[24]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; I2C_READ:I2C_READ|timer_cnt[3]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; I2C_READ:I2C_READ|timer_cnt[4]   ; I2C_READ:I2C_READ|timer_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; I2C_READ:I2C_READ|timer_cnt[11]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; SEG_D:SEG_D|delay_cnt[2]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; SEG_D:SEG_D|delay_cnt[10]        ; SEG_D:SEG_D|delay_cnt[10]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; I2C_READ:I2C_READ|timer_cnt[9]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; SEG_D:SEG_D|delay_cnt[12]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; I2C_READ:I2C_READ|timer_cnt[5]   ; I2C_READ:I2C_READ|timer_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.771 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.789 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.794 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.796 ; I2C_READ:I2C_READ|scl_cnt[0]     ; I2C_READ:I2C_READ|scl_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.796 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.802 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.819 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|scl_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.112      ;
; 0.842 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.963 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.972 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.264      ;
; 1.014 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.308      ;
; 1.065 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.351      ;
; 1.069 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.074 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.368      ;
; 1.098 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; I2C_READ:I2C_READ|scl_cnt[3]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.105 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|scl_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.398      ;
; 1.107 ; SEG_D:SEG_D|delay_cnt[4]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; SEG_D:SEG_D|delay_cnt[6]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.088      ; 1.409      ;
; 1.115 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; I2C_READ:I2C_READ|timer_cnt[4]   ; I2C_READ:I2C_READ|timer_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; SEG_D:SEG_D|delay_cnt[15]        ; SEG_D:SEG_D|delay_cnt[16]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; SEG_D:SEG_D|delay_cnt[9]         ; SEG_D:SEG_D|delay_cnt[10]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.120 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.413      ;
; 1.124 ; I2C_READ:I2C_READ|timer_cnt[3]   ; I2C_READ:I2C_READ|timer_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; SEG_D:SEG_D|delay_cnt[2]         ; SEG_D:SEG_D|delay_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; I2C_READ:I2C_READ|timer_cnt[9]   ; I2C_READ:I2C_READ|timer_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; SEG_D:SEG_D|delay_cnt[10]        ; SEG_D:SEG_D|delay_cnt[11]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|address_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.000        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.001        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.010        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.011        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_link       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_r          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ADDRESS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.NACK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.START    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.STOP     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[1]          ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[10]     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[11]     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[13]     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[14]     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[15]     ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[5]      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[6]      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[7]      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[8]      ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[9]      ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[12]     ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl            ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[0]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[1]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[2]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[3]    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 4.242 ; 4.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sda       ; clk        ; -2.512 ; -2.850 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cs[*]     ; clk        ; 10.072 ; 10.119 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 8.459  ; 8.258  ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 8.262  ; 8.453  ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 10.072 ; 10.119 ; Rise       ; clk             ;
; scl       ; clk        ; 8.252  ; 8.077  ; Rise       ; clk             ;
; sda       ; clk        ; 7.813  ; 7.949  ; Rise       ; clk             ;
; seg[*]    ; clk        ; 12.464 ; 12.252 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 12.030 ; 11.816 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 11.460 ; 11.265 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 12.000 ; 11.736 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 12.085 ; 11.887 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 12.464 ; 12.252 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 12.112 ; 11.928 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 11.870 ; 12.066 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs[*]     ; clk        ; 7.562 ; 7.507 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 7.723 ; 7.507 ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 7.562 ; 7.674 ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 9.303 ; 9.469 ; Rise       ; clk             ;
; scl       ; clk        ; 7.962 ; 7.792 ; Rise       ; clk             ;
; sda       ; clk        ; 7.539 ; 7.672 ; Rise       ; clk             ;
; seg[*]    ; clk        ; 8.827 ; 8.656 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 9.362 ; 9.174 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 8.827 ; 8.656 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 9.319 ; 9.099 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 9.398 ; 9.173 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 9.821 ; 9.572 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 9.443 ; 9.282 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 9.170 ; 9.365 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.378 ; 8.264 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.058 ; 7.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 8.128     ; 8.242     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.813     ; 7.927     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.43 MHz ; 174.43 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.733 ; -187.191          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -126.421                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.733 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.652      ;
; -4.730 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.649      ;
; -4.309 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.228      ;
; -4.306 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.083     ; 5.225      ;
; -4.236 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.155      ;
; -4.233 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.152      ;
; -4.137 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.056      ;
; -4.134 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.053      ;
; -4.093 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.021      ;
; -4.092 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.021      ;
; -4.092 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.021      ;
; -4.092 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.020      ;
; -4.092 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.021      ;
; -4.091 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.019      ;
; -3.905 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.833      ;
; -3.905 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.833      ;
; -3.903 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.831      ;
; -3.894 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.823      ;
; -3.891 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.820      ;
; -3.888 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.817      ;
; -3.885 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.814      ;
; -3.863 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.782      ;
; -3.860 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.779      ;
; -3.817 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.738      ;
; -3.814 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.812 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.731      ;
; -3.809 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.728      ;
; -3.775 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.696      ;
; -3.772 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.693      ;
; -3.721 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.635      ;
; -3.718 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.632      ;
; -3.713 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.632      ;
; -3.710 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.629      ;
; -3.692 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.606      ;
; -3.689 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.603      ;
; -3.638 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.552      ;
; -3.635 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.549      ;
; -3.615 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.068     ; 4.549      ;
; -3.599 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.513      ;
; -3.596 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.510      ;
; -3.596 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.524      ;
; -3.595 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.524      ;
; -3.595 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.524      ;
; -3.595 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.523      ;
; -3.595 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.524      ;
; -3.594 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.522      ;
; -3.566 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.480      ;
; -3.563 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.477      ;
; -3.544 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.464      ;
; -3.541 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.461      ;
; -3.541 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.461      ;
; -3.538 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.458      ;
; -3.522 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.436      ;
; -3.520 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.434      ;
; -3.519 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.433      ;
; -3.517 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.431      ;
; -3.497 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.425      ;
; -3.496 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.425      ;
; -3.496 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.425      ;
; -3.496 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.424      ;
; -3.496 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.425      ;
; -3.495 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.423      ;
; -3.470 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.399      ;
; -3.467 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.396      ;
; -3.464 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.393      ;
; -3.461 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.390      ;
; -3.446 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.443 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.363      ;
; -3.439 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.083     ; 4.358      ;
; -3.436 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.083     ; 4.355      ;
; -3.415 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.329      ;
; -3.412 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.326      ;
; -3.408 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.336      ;
; -3.408 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.336      ;
; -3.408 ; I2C_READ:I2C_READ|timer_cnt[7]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.322      ;
; -3.406 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.334      ;
; -3.405 ; I2C_READ:I2C_READ|timer_cnt[7]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.319      ;
; -3.393 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.314      ;
; -3.390 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.311      ;
; -3.359 ; I2C_READ:I2C_READ|timer_cnt[5]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.273      ;
; -3.356 ; I2C_READ:I2C_READ|timer_cnt[5]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.088     ; 4.270      ;
; -3.351 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.272      ;
; -3.348 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.269      ;
; -3.327 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.258      ;
; -3.314 ; I2C_READ:I2C_READ|timer_cnt[13] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.234      ;
; -3.311 ; I2C_READ:I2C_READ|timer_cnt[13] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.231      ;
; -3.309 ; I2C_READ:I2C_READ|data_cnt[1]   ; I2C_READ:I2C_READ|sda_r         ; clk          ; clk         ; 1.000        ; -0.083     ; 4.228      ;
; -3.309 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.237      ;
; -3.309 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.237      ;
; -3.307 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.235      ;
; -3.297 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.088     ; 4.211      ;
; -3.297 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.227      ;
; -3.294 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.088     ; 4.208      ;
; -3.283 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.214      ;
; -3.275 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.206      ;
; -3.268 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.088     ; 4.182      ;
; -3.265 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.088     ; 4.179      ;
; -3.258 ; I2C_READ:I2C_READ|timer_cnt[18] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.177      ;
; -3.255 ; I2C_READ:I2C_READ|timer_cnt[18] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.174      ;
; -3.254 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 4.192      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_cnt[1]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_cnt[2]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|scl            ; I2C_READ:I2C_READ|scl            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SEG_D:SEG_D|disp_dat[1]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[13]     ; I2C_READ:I2C_READ|data_r[13]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[5]      ; I2C_READ:I2C_READ|data_r[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[9]      ; I2C_READ:I2C_READ|data_r[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[14]     ; I2C_READ:I2C_READ|data_r[14]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[6]      ; I2C_READ:I2C_READ|data_r[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[10]     ; I2C_READ:I2C_READ|data_r[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[15]     ; I2C_READ:I2C_READ|data_r[15]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[7]      ; I2C_READ:I2C_READ|data_r[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[11]     ; I2C_READ:I2C_READ|data_r[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[12]     ; I2C_READ:I2C_READ|data_r[12]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; I2C_READ:I2C_READ|data_r[8]      ; I2C_READ:I2C_READ|data_r[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|address_reg[0] ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.469 ; SEG_D:SEG_D|delay_cnt[16]        ; SEG_D:SEG_D|delay_cnt[16]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.492 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.505 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.772      ;
; 0.507 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.775      ;
; 0.509 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.516 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.784      ;
; 0.521 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.788      ;
; 0.600 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.620 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.649 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.657 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.925      ;
; 0.674 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.942      ;
; 0.674 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.942      ;
; 0.691 ; SEG_D:SEG_D|delay_cnt[3]         ; SEG_D:SEG_D|delay_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; SEG_D:SEG_D|delay_cnt[5]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.694 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.698 ; I2C_READ:I2C_READ|scl_cnt[5]     ; I2C_READ:I2C_READ|scl_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.704 ; SEG_D:SEG_D|delay_cnt[7]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; I2C_READ:I2C_READ|timer_cnt[16]  ; I2C_READ:I2C_READ|timer_cnt[16]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[11]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; SEG_D:SEG_D|delay_cnt[13]        ; SEG_D:SEG_D|delay_cnt[13]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; I2C_READ:I2C_READ|timer_cnt[24]  ; I2C_READ:I2C_READ|timer_cnt[24]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; I2C_READ:I2C_READ|timer_cnt[18]  ; I2C_READ:I2C_READ|timer_cnt[18]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; I2C_READ:I2C_READ|scl_cnt[2]     ; I2C_READ:I2C_READ|scl_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; I2C_READ:I2C_READ|timer_cnt[3]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; I2C_READ:I2C_READ|timer_cnt[4]   ; I2C_READ:I2C_READ|timer_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; I2C_READ:I2C_READ|timer_cnt[6]   ; I2C_READ:I2C_READ|timer_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.709 ; I2C_READ:I2C_READ|timer_cnt[11]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; SEG_D:SEG_D|delay_cnt[2]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; SEG_D:SEG_D|delay_cnt[10]        ; SEG_D:SEG_D|delay_cnt[10]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; I2C_READ:I2C_READ|timer_cnt[5]   ; I2C_READ:I2C_READ|timer_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; I2C_READ:I2C_READ|timer_cnt[9]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; SEG_D:SEG_D|delay_cnt[12]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.718 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.730 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.733 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.739 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.741 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.745 ; I2C_READ:I2C_READ|scl_cnt[0]     ; I2C_READ:I2C_READ|scl_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.013      ;
; 0.745 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.012      ;
; 0.763 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|scl_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.031      ;
; 0.781 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.049      ;
; 0.890 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.157      ;
; 0.898 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.166      ;
; 0.920 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.188      ;
; 0.962 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 0.987 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.991 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.259      ;
; 0.996 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.264      ;
; 1.002 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|scl_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.270      ;
; 1.013 ; SEG_D:SEG_D|delay_cnt[4]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[4]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; I2C_READ:I2C_READ|scl_cnt[3]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; SEG_D:SEG_D|delay_cnt[6]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.023 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.025 ; I2C_READ:I2C_READ|timer_cnt[3]   ; I2C_READ:I2C_READ|timer_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; SEG_D:SEG_D|delay_cnt[2]         ; SEG_D:SEG_D|delay_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; I2C_READ:I2C_READ|timer_cnt[9]   ; I2C_READ:I2C_READ|timer_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; SEG_D:SEG_D|delay_cnt[10]        ; SEG_D:SEG_D|delay_cnt[11]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; SEG_D:SEG_D|delay_cnt[12]        ; SEG_D:SEG_D|delay_cnt[13]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; I2C_READ:I2C_READ|timer_cnt[5]   ; I2C_READ:I2C_READ|timer_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|address_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.000        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.001        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.010        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.011        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_link       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_r          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ADDRESS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.NACK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.START    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|state.STOP     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[16]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[1]          ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[10]  ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[11]  ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[2]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[3]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[4]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[5]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[6]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[7]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[8]   ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[9]   ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.000        ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.010        ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.011        ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[0]     ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[1]     ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[2]     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.875 ; 3.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sda       ; clk        ; -2.299 ; -2.399 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cs[*]     ; clk        ; 9.113  ; 9.146  ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 7.798  ; 7.441  ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 7.445  ; 7.791  ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 9.113  ; 9.146  ; Rise       ; clk             ;
; scl       ; clk        ; 7.580  ; 7.290  ; Rise       ; clk             ;
; sda       ; clk        ; 7.056  ; 7.289  ; Rise       ; clk             ;
; seg[*]    ; clk        ; 11.624 ; 11.303 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 11.208 ; 10.911 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 10.646 ; 10.216 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 11.181 ; 10.832 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 11.258 ; 10.979 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 11.624 ; 11.303 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 11.282 ; 11.010 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 10.955 ; 11.249 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs[*]     ; clk        ; 6.890 ; 6.747 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 7.093 ; 6.747 ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 6.890 ; 6.951 ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 8.286 ; 8.647 ; Rise       ; clk             ;
; scl       ; clk        ; 7.295 ; 7.015 ; Rise       ; clk             ;
; sda       ; clk        ; 6.790 ; 7.015 ; Rise       ; clk             ;
; seg[*]    ; clk        ; 7.992 ; 7.769 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 8.504 ; 8.230 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 7.992 ; 7.769 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 8.467 ; 8.159 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 8.552 ; 8.229 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 8.941 ; 8.601 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 8.577 ; 8.325 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 8.229 ; 8.512 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.680 ; 7.587 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.375 ; 7.282 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.314     ; 7.407     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.020     ; 7.113     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.644 ; -47.417           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -91.251                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.644 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.586      ;
; -1.641 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.583      ;
; -1.490 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.045     ; 2.432      ;
; -1.486 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.045     ; 2.428      ;
; -1.410 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.352      ;
; -1.407 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.349      ;
; -1.369 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.364 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.314      ;
; -1.363 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.313      ;
; -1.361 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.311      ;
; -1.298 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.248      ;
; -1.298 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.248      ;
; -1.296 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.246      ;
; -1.292 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.234      ;
; -1.291 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.242      ;
; -1.289 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.240      ;
; -1.289 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.231      ;
; -1.288 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.239      ;
; -1.286 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.237      ;
; -1.256 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.045     ; 2.198      ;
; -1.252 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.045     ; 2.194      ;
; -1.244 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.188      ;
; -1.233 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.177      ;
; -1.218 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.162      ;
; -1.197 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.141      ;
; -1.170 ; I2C_READ:I2C_READ|timer_cnt[22] ; I2C_READ:I2C_READ|timer_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.122      ;
; -1.163 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.105      ;
; -1.160 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.102      ;
; -1.149 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.089      ;
; -1.146 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.086      ;
; -1.143 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.083      ;
; -1.140 ; I2C_READ:I2C_READ|timer_cnt[3]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.080      ;
; -1.138 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.045     ; 2.080      ;
; -1.137 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.088      ;
; -1.135 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.086      ;
; -1.135 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.086      ;
; -1.135 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.086      ;
; -1.135 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.086      ;
; -1.134 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.045     ; 2.076      ;
; -1.133 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.084      ;
; -1.132 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.072      ;
; -1.131 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.082      ;
; -1.130 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.080      ;
; -1.129 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.079      ;
; -1.129 ; I2C_READ:I2C_READ|timer_cnt[10] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.069      ;
; -1.128 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.068      ;
; -1.127 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.077      ;
; -1.125 ; I2C_READ:I2C_READ|timer_cnt[6]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.065      ;
; -1.122 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.075      ;
; -1.113 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.053      ;
; -1.111 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.064      ;
; -1.110 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.053      ;
; -1.110 ; I2C_READ:I2C_READ|timer_cnt[4]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.050      ;
; -1.108 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.051      ;
; -1.107 ; I2C_READ:I2C_READ|timer_cnt[14] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.050      ;
; -1.105 ; I2C_READ:I2C_READ|timer_cnt[12] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.048      ;
; -1.079 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.019      ;
; -1.076 ; I2C_READ:I2C_READ|timer_cnt[2]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 2.016      ;
; -1.064 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.014      ;
; -1.064 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.014      ;
; -1.064 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.043     ; 2.008      ;
; -1.062 ; I2C_READ:I2C_READ|timer_cnt[23] ; I2C_READ:I2C_READ|timer_cnt[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.012      ;
; -1.060 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.043     ; 2.004      ;
; -1.055 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.008      ;
; -1.050 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.990      ;
; -1.047 ; I2C_READ:I2C_READ|timer_cnt[8]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.987      ;
; -1.046 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.989      ;
; -1.044 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.997      ;
; -1.043 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.043     ; 1.987      ;
; -1.043 ; I2C_READ:I2C_READ|timer_cnt[15] ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.986      ;
; -1.039 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.043     ; 1.983      ;
; -1.017 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.968      ;
; -1.017 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.968      ;
; -1.017 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.968      ;
; -1.016 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.976      ;
; -1.016 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.976      ;
; -1.016 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.976      ;
; -1.014 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[22] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.974      ;
; -1.014 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[23] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.974      ;
; -1.014 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[25] ; clk          ; clk         ; 1.000        ; -0.027     ; 1.974      ;
; -1.012 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.962      ;
; -1.012 ; I2C_READ:I2C_READ|scl_cnt[0]    ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.964      ;
; -1.011 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.970      ;
; -1.011 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.961      ;
; -1.010 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.969      ;
; -1.009 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.968      ;
; -1.009 ; I2C_READ:I2C_READ|timer_cnt[25] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.959      ;
; -1.009 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.045     ; 1.951      ;
; -1.008 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[14] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.967      ;
; -1.008 ; I2C_READ:I2C_READ|timer_cnt[20] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.967      ;
; -1.006 ; I2C_READ:I2C_READ|timer_cnt[21] ; I2C_READ:I2C_READ|timer_cnt[17] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.965      ;
; -1.005 ; I2C_READ:I2C_READ|data_cnt[3]   ; I2C_READ:I2C_READ|sda_r         ; clk          ; clk         ; 1.000        ; -0.044     ; 1.948      ;
; -1.005 ; I2C_READ:I2C_READ|timer_cnt[24] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.045     ; 1.947      ;
; -1.001 ; I2C_READ:I2C_READ|scl_cnt[1]    ; I2C_READ:I2C_READ|timer_cnt[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.953      ;
; -0.995 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.START   ; clk          ; clk         ; 1.000        ; -0.047     ; 1.935      ;
; -0.995 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[20] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.935      ;
; -0.992 ; I2C_READ:I2C_READ|timer_cnt[9]  ; I2C_READ:I2C_READ|timer_cnt[21] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.932      ;
; -0.991 ; I2C_READ:I2C_READ|timer_cnt[11] ; I2C_READ:I2C_READ|state.IDLE    ; clk          ; clk         ; 1.000        ; -0.047     ; 1.931      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SEG_D:SEG_D|disp_dat[1]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[13]     ; I2C_READ:I2C_READ|data_r[13]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[5]      ; I2C_READ:I2C_READ|data_r[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[9]      ; I2C_READ:I2C_READ|data_r[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[14]     ; I2C_READ:I2C_READ|data_r[14]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[6]      ; I2C_READ:I2C_READ|data_r[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[10]     ; I2C_READ:I2C_READ|data_r[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[15]     ; I2C_READ:I2C_READ|data_r[15]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[7]      ; I2C_READ:I2C_READ|data_r[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[11]     ; I2C_READ:I2C_READ|data_r[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; I2C_READ:I2C_READ|data_r[8]      ; I2C_READ:I2C_READ|data_r[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|address_reg[0] ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|data_cnt[1]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|data_cnt[2]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|scl            ; I2C_READ:I2C_READ|scl            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; I2C_READ:I2C_READ|data_r[12]     ; I2C_READ:I2C_READ|data_r[12]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; SEG_D:SEG_D|delay_cnt[16]        ; SEG_D:SEG_D|delay_cnt[16]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.212 ; I2C_READ:I2C_READ|state.READ1    ; I2C_READ:I2C_READ|state.ACK2     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.215 ; I2C_READ:I2C_READ|state.READ2    ; I2C_READ:I2C_READ|state.NACK     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.219 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.221 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.343      ;
; 0.225 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.263 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.266 ; I2C_READ:I2C_READ|state.ACK1     ; I2C_READ:I2C_READ|state.READ1    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.282 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.293 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.011        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.000        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.296 ; SEG_D:SEG_D|delay_cnt[5]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; SEG_D:SEG_D|delay_cnt[3]         ; SEG_D:SEG_D|delay_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.301 ; I2C_READ:I2C_READ|scl_cnt[5]     ; I2C_READ:I2C_READ|scl_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; SEG_D:SEG_D|delay_cnt[7]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; I2C_READ:I2C_READ|scl_cnt[2]     ; I2C_READ:I2C_READ|scl_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[10]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; SEG_D:SEG_D|delay_cnt[13]        ; SEG_D:SEG_D|delay_cnt[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; I2C_READ:I2C_READ|timer_cnt[3]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; I2C_READ:I2C_READ|timer_cnt[4]   ; I2C_READ:I2C_READ|timer_cnt[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[5]   ; I2C_READ:I2C_READ|timer_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[6]   ; I2C_READ:I2C_READ|timer_cnt[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[11]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[24]  ; I2C_READ:I2C_READ|timer_cnt[24]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[18]  ; I2C_READ:I2C_READ|timer_cnt[18]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; I2C_READ:I2C_READ|timer_cnt[16]  ; I2C_READ:I2C_READ|timer_cnt[16]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SEG_D:SEG_D|delay_cnt[2]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; SEG_D:SEG_D|delay_cnt[12]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; SEG_D:SEG_D|delay_cnt[10]        ; SEG_D:SEG_D|delay_cnt[10]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; I2C_READ:I2C_READ|timer_cnt[9]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; I2C_READ:I2C_READ|state.ADDRESS  ; I2C_READ:I2C_READ|state.ACK1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; I2C_READ:I2C_READ|state.ACK2     ; I2C_READ:I2C_READ|state.READ2    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; I2C_READ:I2C_READ|state.IDLE     ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.317 ; SEG_D:SEG_D|disp_dat[0]          ; SEG_D:SEG_D|disp_dat[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.323 ; I2C_READ:I2C_READ|scl_cnt[0]     ; I2C_READ:I2C_READ|scl_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.326 ; I2C_READ:I2C_READ|state.STOP     ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.ADDRESS  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.335 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|scl_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.346 ; I2C_READ:I2C_READ|scl_cnt[4]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.380 ; I2C_READ:I2C_READ|state.START    ; I2C_READ:I2C_READ|address_reg[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.499      ;
; 0.389 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; I2C_READ:I2C_READ|state.NACK     ; I2C_READ:I2C_READ|state.STOP     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.510      ;
; 0.428 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.START    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.428 ; I2C_READ:I2C_READ|cnt.001        ; I2C_READ:I2C_READ|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.437 ; I2C_READ:I2C_READ|scl_cnt[6]     ; I2C_READ:I2C_READ|cnt.010        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.565      ;
; 0.440 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; I2C_READ:I2C_READ|scl_cnt[1]     ; I2C_READ:I2C_READ|cnt.001        ; clk          ; clk         ; 0.000        ; 0.029      ; 0.553      ;
; 0.441 ; SEG_D:SEG_D|delay_cnt[0]         ; SEG_D:SEG_D|delay_cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.447 ; SEG_D:SEG_D|delay_cnt[1]         ; SEG_D:SEG_D|delay_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; I2C_READ:I2C_READ|scl_cnt[3]     ; I2C_READ:I2C_READ|scl_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; I2C_READ:I2C_READ|data_cnt[0]    ; I2C_READ:I2C_READ|data_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; I2C_READ:I2C_READ|timer_cnt[2]   ; I2C_READ:I2C_READ|timer_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; I2C_READ:I2C_READ|timer_cnt[10]  ; I2C_READ:I2C_READ|timer_cnt[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; I2C_READ:I2C_READ|timer_cnt[8]   ; I2C_READ:I2C_READ|timer_cnt[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; SEG_D:SEG_D|delay_cnt[4]         ; SEG_D:SEG_D|delay_cnt[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; I2C_READ:I2C_READ|timer_cnt[4]   ; I2C_READ:I2C_READ|timer_cnt[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; SEG_D:SEG_D|delay_cnt[11]        ; SEG_D:SEG_D|delay_cnt[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; SEG_D:SEG_D|delay_cnt[6]         ; SEG_D:SEG_D|delay_cnt[6]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; SEG_D:SEG_D|delay_cnt[15]        ; SEG_D:SEG_D|delay_cnt[16]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; SEG_D:SEG_D|delay_cnt[9]         ; SEG_D:SEG_D|delay_cnt[10]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; I2C_READ:I2C_READ|timer_cnt[25]  ; I2C_READ:I2C_READ|timer_cnt[25]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; SEG_D:SEG_D|delay_cnt[4]         ; SEG_D:SEG_D|delay_cnt[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; I2C_READ:I2C_READ|timer_cnt[22]  ; I2C_READ:I2C_READ|timer_cnt[22]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; SEG_D:SEG_D|delay_cnt[6]         ; SEG_D:SEG_D|delay_cnt[7]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|address_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_link       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_r          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ACK2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.ADDRESS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.NACK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.READ2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|state.STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; I2C_READ:I2C_READ|timer_cnt[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|delay_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SEG_D:SEG_D|disp_dat[1]          ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.000        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.010        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|cnt.011        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[0]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[1]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[2]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_cnt[3]    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|data_r[12]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl            ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[0]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[1]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[2]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[3]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[4]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|scl_cnt[5]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; I2C_READ:I2C_READ|sda_link       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 1.938 ; 2.701 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sda       ; clk        ; -1.166 ; -1.864 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs[*]     ; clk        ; 4.955 ; 4.971 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 3.844 ; 3.971 ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 3.972 ; 3.843 ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 4.955 ; 4.971 ; Rise       ; clk             ;
; scl       ; clk        ; 3.831 ; 3.958 ; Rise       ; clk             ;
; sda       ; clk        ; 3.813 ; 3.698 ; Rise       ; clk             ;
; seg[*]    ; clk        ; 5.795 ; 5.861 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 5.583 ; 5.637 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 5.182 ; 5.404 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 5.532 ; 5.624 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 5.614 ; 5.673 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 5.795 ; 5.861 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 5.630 ; 5.701 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 5.636 ; 5.606 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs[*]     ; clk        ; 3.537 ; 3.618 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 3.537 ; 3.632 ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 3.558 ; 3.618 ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 4.738 ; 4.577 ; Rise       ; clk             ;
; scl       ; clk        ; 3.705 ; 3.827 ; Rise       ; clk             ;
; sda       ; clk        ; 3.688 ; 3.577 ; Rise       ; clk             ;
; seg[*]    ; clk        ; 4.015 ; 4.061 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 4.254 ; 4.297 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 4.015 ; 4.061 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 4.210 ; 4.267 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 4.265 ; 4.319 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 4.434 ; 4.530 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 4.294 ; 4.355 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 4.293 ; 4.243 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.880 ; 3.866 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.751 ; 3.737 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.988     ; 4.002     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.855     ; 3.869     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.986   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.986   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -207.562 ; 0.0   ; 0.0      ; 0.0     ; -126.421            ;
;  clk             ; -207.562 ; 0.000 ; N/A      ; N/A     ; -126.421            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 4.242 ; 4.556 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sda       ; clk        ; -1.166 ; -1.864 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cs[*]     ; clk        ; 10.072 ; 10.119 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 8.459  ; 8.258  ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 8.262  ; 8.453  ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 10.072 ; 10.119 ; Rise       ; clk             ;
; scl       ; clk        ; 8.252  ; 8.077  ; Rise       ; clk             ;
; sda       ; clk        ; 7.813  ; 7.949  ; Rise       ; clk             ;
; seg[*]    ; clk        ; 12.464 ; 12.252 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 12.030 ; 11.816 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 11.460 ; 11.265 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 12.000 ; 11.736 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 12.085 ; 11.887 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 12.464 ; 12.252 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 12.112 ; 11.928 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 11.870 ; 12.066 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cs[*]     ; clk        ; 3.537 ; 3.618 ; Rise       ; clk             ;
;  cs[0]    ; clk        ; 3.537 ; 3.632 ; Rise       ; clk             ;
;  cs[1]    ; clk        ; 3.558 ; 3.618 ; Rise       ; clk             ;
;  cs[2]    ; clk        ; 4.738 ; 4.577 ; Rise       ; clk             ;
; scl       ; clk        ; 3.705 ; 3.827 ; Rise       ; clk             ;
; sda       ; clk        ; 3.688 ; 3.577 ; Rise       ; clk             ;
; seg[*]    ; clk        ; 4.015 ; 4.061 ; Rise       ; clk             ;
;  seg[0]   ; clk        ; 4.254 ; 4.297 ; Rise       ; clk             ;
;  seg[1]   ; clk        ; 4.015 ; 4.061 ; Rise       ; clk             ;
;  seg[2]   ; clk        ; 4.210 ; 4.267 ; Rise       ; clk             ;
;  seg[3]   ; clk        ; 4.265 ; 4.319 ; Rise       ; clk             ;
;  seg[4]   ; clk        ; 4.434 ; 4.530 ; Rise       ; clk             ;
;  seg[5]   ; clk        ; 4.294 ; 4.355 ; Rise       ; clk             ;
;  seg[6]   ; clk        ; 4.293 ; 4.243 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------+
; Input Transition Times                                   ;
+-------+--------------+-----------------+-----------------+
; Pin   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------+--------------+-----------------+-----------------+
; sda   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; cs[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; cs[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cs[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
+--------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1408     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1408     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 100   ; 100  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Apr 12 17:29:02 2015
Info: Command: quartus_sta LM75A_test -c LM75A_test
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'LM75A_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.986
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.986      -207.562 clk 
Info: Worst-case hold slack is 0.452
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.452         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -126.421 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.733
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.733      -187.191 clk 
Info: Worst-case hold slack is 0.401
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.401         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -126.421 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.644
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.644       -47.417 clk 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -91.251 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 372 megabytes
    Info: Processing ended: Sun Apr 12 17:29:05 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


