         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 1
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  500 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  500 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.
Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                                          
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock, Data, q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock, J, K, q);
input clock, J, K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock, J, K, q);
input clock, J, K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, включая структуру блока debouncer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 2
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  600 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал установки? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 50 нс, время моделирования  -  1000 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
      
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2, ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 3
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  740 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  900 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 


         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 4
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  780 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал установки? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  700 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 



         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 5
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  650 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал установки? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  1200 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 6
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  920 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 7
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  1000 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 8
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  1200 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  700 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 9
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  600 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс. 
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 10
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  900 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 11

1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  500 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  900 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 12
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  400 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 13
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  700 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 14
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  1000 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 15
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  550 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 
         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 16
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  700 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  500 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 
         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 17
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  400 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  600 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 
         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 18
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  400 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 
         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 19
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  560 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 
         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 20
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  480 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  600 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения. 
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock or posedge reset)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>.

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 21

1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 50 нс, время моделирования  -  475 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 36 нс, время моделирования  -  840 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, включая структуру блока debouncer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 22
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 30 нс, время моделирования  -  680 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал установки? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 50 нс, время моделирования  -  1000 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2, ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 23

1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 80 нс, время моделирования  -  760 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 44 нс, время моделирования  -  840 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, включая структуру блока debouncer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 24
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 46 нс, время моделирования  -  690 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал установки? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 42 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock, Data, q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock, J, K, q);
input clock, J, K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock, J, K, q);
input clock, J, K;
output q;
reg q;
always @(posedge clock)
    case({J, K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2, ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>.

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 25

1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  500 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  900 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(posedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 26
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  400 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(posedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(posedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 27
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  700 нс. 
1а. Ввести в D-триггер сигнал установки. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №1.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
      D-триггер с сигналом установки (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, set, q);
input clock, Data, set;
output q;
reg q;
always @(negedge clock or posedge set)
            begin
            if (set)
                q <= 1'b1;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>. 

         Задание на лабораторную работу №4
 Исследование работы синхронных D- и J-K-триггеров
                               Вариант 28
                                       
1. Собрать схему синхронного D-триггера в текстовом редакторе. Для этого воспользоваться кодом 1 задания.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 40 нс, время моделирования  -  1000 нс. 
1а. Ввести в D-триггер сигнал сброса. Для этого воспользоваться кодом из 2 задания. Проделать всё то же самое, что и для простого D-триггера.
Синхронным или асинхронным является сигнал сброса? Объяснить, почему. Ответ не должен быть основан на построенных временных диаграммах, они являются следствием, а не причиной.
2. Собрать схему синхронного J-K-триггера в текстовом редакторе. Для этого воспользоваться кодом 3 задания, вариант реализации №2.
Изучить схему, реализованную в RTL-Viewer.
Построить временные диаграммы, иллюстрирующие работу устройства. Период тактового сигнала задать 20 нс, время моделирования  -  800 нс.
ВАЖНО:
 На временных диаграммах должны быть показаны все четыре режима работы J-K-триггера
 Во всех временных диаграммах только тактовый сигнал должен быть задан в виде меандра! Другие входные сигналы задавать в виде меандров не нужно!
 Входные синхронные сигналы не должны меняться в моменты рабочих перепадов тактового сигнала.
3. Устранение дребезга контактов в схеме с J-K-триггером. Для этого воспользоваться кодом из приложения в конце файла задания (он общий для всех вариантов). 
Рассмотреть устройство проекта в целом и одного модуля подавления дребезга в RTL-Viewer. Что он делает и почему? Временное моделирование не проводить.

Для успешной защиты работы необходимо:
 Понимать принцип работы синхронных триггеров и различия их реализаций с асинхронными и синхронными сигналами управления;
 Знать, что такое дребезг контактов, когда он появляется, как его устранить;
 Понимать принцип работы кода подавления дребезга контактов;
 Понимать, к чему приводит синхронный приход тактового сигнала в ПЛИС и внешних сигналов, возникающие при этом явления, риски и меры их предотвращения.
                          Пример фрагмента кода на Verilog
                          D-триггер (код 1)
         D-триггер с сигналом сброса (код 2)
module dff_my(clock,Data,q);
input clock, Data;
output q;
reg q;
always @(negedge clock)
	q<=Data;
endmodule
module dff_my(clock, Data, reset, q);
input clock, Data, reset;
output q;
reg q;
always @(negedge clock)
            begin
            if (reset)
                q <= 1'b0;
            else
                q <= Data;
            end
endmodule
                         J-K-триггер (код 3)
Вариант реализации №1
Module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
	if (J==1 && K==0)
	q<=1;
	else if (J==0 && K==1)
	q<=0;
	else if (J==1 && K==1)
	q<=~q;
endmodule
Вариант реализации №2
module jkff_my(clock,J,K,q);
input clock, J,K;
output q;
reg q;
always @(posedge clock)
    case({J,K})
      2'b0_0 : q <= q;
      2'b0_1 : q <= 1'b0;
      2'b1_0 : q <= 1'b1;
      2'b1_1 : q <= ~q;
endcase
endmodule
                                       
Отчет должен содержать: текст программ, скриншоты из RTL-Viewer, временные диаграммы при наличии задержек (пункты 1 и 2), ответы на вопросы из п.1а и 3. Защита отчёта предполагает демонстрацию знаний по разделам, указанным в разделе <<для успешной защиты необходимо>>.



                            Приложение 1
Код подавления дребезга контактов в схеме JK триггера.
module lab3_new (clk, clk_JK, J, K, rst_n_inp, q);
input clk, clk_JK, J, K, rst_n_inp;
output q;
reg q;
wire J_state, K_state, clk_state;

Debouncer J_button (J,clk,rst_n_inp,J_state);
Debouncer K_button (K,clk,rst_n_inp,K_state);
Debouncer CLK_button (clk_JK,clk,rst_n_inp,clk_state);

always @(posedge clk_state)
begin
	if (J_state==1 && K_state==0)
		q<=1'b1;
   else 
		if (J_state==0 && K_state==1)
			q<=1'b0;
		else 
			if (J_state==1 && K_state==1)
			q<=~q;
end
endmodule

module Debouncer
(
   input       Signal, 
   input       clk, 
   input wire  reset_n,
   output reg  Button_state
);

/* Register definition */
reg Button_sync_0;
reg Button_sync_1;
reg [17:0] Button_cnt;

always @(posedge clk or negedge reset_n) 
begin
	if (!reset_n)
		Button_sync_0 <= 1'b0;
	else	
		Button_sync_0 <= !Signal;
end   

always @(posedge clk or negedge reset_n) 
begin
	if (!reset_n)
		Button_sync_1 <= 1'b0;	
	else		
		Button_sync_1 <= Button_sync_0;
end   

wire Button_idle = (Button_state==Button_sync_1);
wire Button_cnt_max = &Button_cnt;

always @(posedge clk or negedge reset_n)
begin
	if (!reset_n) 
		Button_cnt 	<= 18'h0;
	else
	begin
		if(Button_idle)
			Button_cnt 	<= 18'h0;
		else
		begin
			Button_cnt 	<= Button_cnt + 18'd1;
			if (Button_cnt_max)
				Button_state <= ~Button_state;
		end
	end
end   

endmodule

