onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iFREE_DEFAULT
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iFREE_RESTART
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/b0_rs_alu3_exe_pointer
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[7]} -radix hexadecimal}} -expand -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[0]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[1]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[2]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[3]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[4]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[5]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[6]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[7]} {-height 15 -radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1]} -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][0]} -radix hexadecimal}}} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[7]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[0]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1]} {-height 15 -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][0]} -radix hexadecimal}}} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1][0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[2]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[3]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[4]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[5]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[6]} {-height 15 -radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[7]} {-height 15 -radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_state}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source1_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_ex_pointer_matching}
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[31]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[30]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[29]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[28]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[27]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[26]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[25]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[24]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[23]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[22]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[21]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[20]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[19]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[18]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[17]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[16]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[15]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[14]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[13]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[12]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[11]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[10]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[9]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[8]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[7]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[0]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[31]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[30]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[29]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[28]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[27]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[26]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[25]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[24]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[23]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[22]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[21]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[20]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[19]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[18]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[17]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[16]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[15]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[14]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[13]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[12]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[11]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[10]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[9]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[8]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[7]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0[0]} {-radix hexadecimal}} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0_sysreg}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_pc}
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_0_VALID
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_0_SOURCE0
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_0_SOURCE1
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_PC
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/oPREVIOUS_LOCK
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/iRESTART_VALID}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/b_regname}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/b_rollback_point}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/b_state}
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {16592158 ns} 0}
configure wave -namecolwidth 205
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ns
update
WaveRestoreZoom {16588521 ns} {16596119 ns}
