TimeQuest Timing Analyzer report for tst2
Sat May 21 13:59:18 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_1s'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_1s'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'sys_clk'
 28. Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'
 29. Slow 1200mV 0C Model Hold: 'sys_clk'
 30. Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'sys_clk'
 42. Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'
 43. Fast 1200mV 0C Model Hold: 'sys_clk'
 44. Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; tst2                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE40F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock_Division:inst|CLK_1s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Division:inst|CLK_1s } ;
; sys_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 55.29 MHz  ; 55.29 MHz       ; sys_clk                    ;                                                ;
; 630.12 MHz ; 402.09 MHz      ; Clock_Division:inst|CLK_1s ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; sys_clk                    ; -17.088 ; -133.783      ;
; Clock_Division:inst|CLK_1s ; -0.587  ; -2.098        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; sys_clk                    ; 0.177 ; 0.000         ;
; Clock_Division:inst|CLK_1s ; 0.453 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -43.149       ;
; Clock_Division:inst|CLK_1s ; -1.487 ; -10.409       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -17.088 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 18.002     ;
; -16.994 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.908     ;
; -16.942 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.856     ;
; -16.846 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.760     ;
; -16.800 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.714     ;
; -16.703 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.617     ;
; -16.653 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.567     ;
; -16.558 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.472     ;
; -16.410 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.324     ;
; -16.360 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.274     ;
; -16.213 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 17.127     ;
; -16.195 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 16.618     ;
; -16.133 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 16.556     ;
; -15.934 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 16.848     ;
; -15.795 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.087     ; 16.709     ;
; -15.552 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 15.975     ;
; -15.189 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 15.612     ;
; -14.771 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 15.194     ;
; -14.603 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 15.519     ;
; -14.384 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 14.807     ;
; -14.225 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 15.141     ;
; -14.075 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 14.498     ;
; -13.792 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 14.215     ;
; -13.745 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 14.168     ;
; -13.149 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 14.065     ;
; -13.093 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.578     ; 13.516     ;
; -9.306  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.696     ;
; -9.198  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.588     ;
; -9.160  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.550     ;
; -9.050  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.440     ;
; -9.018  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.408     ;
; -8.907  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.297     ;
; -8.871  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.261     ;
; -8.812  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.202     ;
; -8.777  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.167     ;
; -8.764  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.154     ;
; -8.744  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.134     ;
; -8.704  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.094     ;
; -8.669  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.059     ;
; -8.666  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.056     ;
; -8.656  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.046     ;
; -8.636  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.026     ;
; -8.631  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.021     ;
; -8.618  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 10.008     ;
; -8.606  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.996      ;
; -8.598  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.988      ;
; -8.574  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.964      ;
; -8.556  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.946      ;
; -8.524  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.914      ;
; -8.521  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.911      ;
; -8.508  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.898      ;
; -8.489  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.879      ;
; -8.488  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.878      ;
; -8.476  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.866      ;
; -8.466  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.856      ;
; -8.458  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.848      ;
; -8.456  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.846      ;
; -8.443  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.833      ;
; -8.428  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.818      ;
; -8.413  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 9.312      ;
; -8.413  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.803      ;
; -8.378  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.768      ;
; -8.377  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.767      ;
; -8.365  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.755      ;
; -8.351  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 9.250      ;
; -8.345  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.735      ;
; -8.342  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.732      ;
; -8.329  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.719      ;
; -8.318  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.708      ;
; -8.309  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.699      ;
; -8.296  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.686      ;
; -8.286  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.676      ;
; -8.175  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.565      ;
; -8.152  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.542      ;
; -8.139  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.529      ;
; -8.112  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.502      ;
; -8.077  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.467      ;
; -8.064  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.454      ;
; -8.044  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.434      ;
; -8.013  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.403      ;
; -7.964  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.354      ;
; -7.949  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.339      ;
; -7.929  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.319      ;
; -7.919  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.818      ;
; -7.916  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.306      ;
; -7.914  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.304      ;
; -7.901  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.291      ;
; -7.896  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.286      ;
; -7.884  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.783      ;
; -7.881  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.271      ;
; -7.874  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.264      ;
; -7.871  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.770      ;
; -7.857  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.756      ;
; -7.851  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.750      ;
; -7.822  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.721      ;
; -7.809  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.708      ;
; -7.802  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.192      ;
; -7.789  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.688      ;
; -7.770  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.102     ; 8.669      ;
; -7.767  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.389      ; 9.157      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                 ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.587 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.507      ;
; -0.404 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.324      ;
; -0.384 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.304      ;
; -0.383 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.303      ;
; -0.374 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.294      ;
; -0.355 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.275      ;
; -0.333 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.253      ;
; -0.311 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 1.231      ;
; -0.031 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.951      ;
; -0.017 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.937      ;
; -0.017 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.937      ;
; -0.015 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.935      ;
; -0.014 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.934      ;
; -0.013 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.933      ;
; 0.062  ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                   ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.177 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 3.011      ; 3.691      ;
; 0.522 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 3.011      ; 3.536      ;
; 0.732 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.027      ;
; 0.732 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.027      ;
; 0.733 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.028      ;
; 0.733 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.028      ;
; 0.733 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.028      ;
; 0.733 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.028      ;
; 0.733 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.028      ;
; 0.734 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.029      ;
; 0.734 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.029      ;
; 0.735 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.030      ;
; 0.735 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.030      ;
; 0.750 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.045      ;
; 1.087 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.382      ;
; 1.087 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.382      ;
; 1.087 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.382      ;
; 1.087 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.382      ;
; 1.088 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.383      ;
; 1.094 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.389      ;
; 1.094 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.389      ;
; 1.095 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.390      ;
; 1.095 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.390      ;
; 1.096 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.391      ;
; 1.103 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.398      ;
; 1.103 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.398      ;
; 1.104 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.399      ;
; 1.104 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.399      ;
; 1.105 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.400      ;
; 1.105 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.400      ;
; 1.217 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.512      ;
; 1.218 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.513      ;
; 1.218 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.513      ;
; 1.219 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.514      ;
; 1.227 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.522      ;
; 1.227 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.522      ;
; 1.227 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.522      ;
; 1.228 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.523      ;
; 1.234 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.529      ;
; 1.235 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.530      ;
; 1.235 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.530      ;
; 1.236 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.531      ;
; 1.243 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.538      ;
; 1.244 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.539      ;
; 1.245 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.540      ;
; 1.245 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.540      ;
; 1.251 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.544      ;
; 1.358 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.653      ;
; 1.358 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.653      ;
; 1.359 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.654      ;
; 1.367 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.662      ;
; 1.367 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.662      ;
; 1.367 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.662      ;
; 1.368 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.661      ;
; 1.374 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.669      ;
; 1.376 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.671      ;
; 1.376 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.671      ;
; 1.383 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.678      ;
; 1.384 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.679      ;
; 1.384 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.679      ;
; 1.385 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.680      ;
; 1.385 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.678      ;
; 1.391 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.684      ;
; 1.472 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[7]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.767      ;
; 1.497 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.792      ;
; 1.498 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.793      ;
; 1.507 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.802      ;
; 1.507 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.802      ;
; 1.508 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.801      ;
; 1.509 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.802      ;
; 1.515 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.810      ;
; 1.516 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.811      ;
; 1.523 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.818      ;
; 1.523 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.818      ;
; 1.524 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.819      ;
; 1.525 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.818      ;
; 1.526 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.819      ;
; 1.562 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.383      ;
; 1.563 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.384      ;
; 1.563 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.384      ;
; 1.578 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.399      ;
; 1.579 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.400      ;
; 1.632 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[12] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.927      ;
; 1.637 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.932      ;
; 1.638 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.933      ;
; 1.647 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.942      ;
; 1.649 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.942      ;
; 1.650 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.943      ;
; 1.654 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.949      ;
; 1.655 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.950      ;
; 1.663 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.083      ; 1.958      ;
; 1.666 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.959      ;
; 1.667 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.960      ;
; 1.700 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.521      ;
; 1.702 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.523      ;
; 1.703 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.524      ;
; 1.718 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.539      ;
; 1.720 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.391     ; 1.541      ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                 ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.453 ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.758      ;
; 0.518 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.812      ;
; 0.521 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.814      ;
; 0.525 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 0.818      ;
; 0.776 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.069      ;
; 0.782 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.075      ;
; 0.801 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.094      ;
; 0.807 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.100      ;
; 0.811 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.104      ;
; 0.811 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.104      ;
; 0.815 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.108      ;
; 1.134 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.081      ; 1.427      ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[16]|clk             ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[18]|clk             ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[24]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[1]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[2]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[3]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[4]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[5]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[6]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[7]|clk              ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[8]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; 0.113  ; 0.333        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; 0.474  ; 0.662        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 13.043 ; 12.667 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 13.043 ; 12.667 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 12.076 ; 12.177 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 11.742 ; 11.563 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 10.172 ; 10.295 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 10.307 ; 10.188 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 11.007 ; 10.769 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.852 ; 10.613 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 9.236  ; 9.345  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 9.236  ; 9.345  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 8.447  ; 8.518  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 8.936  ; 9.078  ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 10.588 ; 10.581 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 8.666  ; 8.611  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 8.869  ; 8.771  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 8.672  ; 8.613  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 10.588 ; 10.581 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 9.296  ; 9.335  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 12.109 ; 11.706 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 11.198 ; 11.277 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 10.886 ; 10.640 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 9.296  ; 9.439  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 9.506  ; 9.335  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.150 ; 9.865  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 9.989  ; 9.745  ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 8.120  ; 8.192  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 8.882  ; 8.989  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 8.120  ; 8.192  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 8.589  ; 8.730  ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 8.339  ; 8.284  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 8.339  ; 8.284  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 8.532  ; 8.436  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 8.345  ; 8.285  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 10.236 ; 10.232 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-----------+-----------------+----------------------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-----------+-----------------+----------------------------+------------------------------------------------+
; 59.83 MHz ; 59.83 MHz       ; sys_clk                    ;                                                ;
; 673.4 MHz ; 402.09 MHz      ; Clock_Division:inst|CLK_1s ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; sys_clk                    ; -15.713 ; -122.406      ;
; Clock_Division:inst|CLK_1s ; -0.485  ; -1.433        ;
+----------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; sys_clk                    ; 0.313 ; 0.000         ;
; Clock_Division:inst|CLK_1s ; 0.402 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -43.149       ;
; Clock_Division:inst|CLK_1s ; -1.487 ; -10.738       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                       ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -15.713 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.637     ;
; -15.597 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.521     ;
; -15.588 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.512     ;
; -15.468 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.392     ;
; -15.467 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.391     ;
; -15.346 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.270     ;
; -15.340 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 16.264     ;
; -14.969 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.893     ;
; -14.856 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 15.320     ;
; -14.846 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 15.310     ;
; -14.841 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.765     ;
; -14.821 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.745     ;
; -14.694 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.618     ;
; -14.631 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.555     ;
; -14.520 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.078     ; 15.444     ;
; -14.307 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 14.771     ;
; -13.727 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 14.191     ;
; -13.371 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 13.835     ;
; -13.180 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 14.106     ;
; -13.077 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 13.541     ;
; -12.973 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 13.899     ;
; -12.769 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 13.233     ;
; -12.576 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 13.040     ;
; -12.456 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 12.920     ;
; -11.983 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.076     ; 12.909     ;
; -11.907 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.538     ; 12.371     ;
; -8.684  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 10.054     ;
; -8.568  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.938      ;
; -8.559  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.929      ;
; -8.439  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.809      ;
; -8.438  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.808      ;
; -8.317  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.687      ;
; -8.311  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.681      ;
; -8.244  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.614      ;
; -8.216  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.586      ;
; -8.196  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.566      ;
; -8.176  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.546      ;
; -8.128  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.498      ;
; -8.119  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.489      ;
; -8.100  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.470      ;
; -8.091  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.461      ;
; -8.080  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.450      ;
; -8.071  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.441      ;
; -8.060  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.430      ;
; -8.051  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.421      ;
; -8.020  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.390      ;
; -7.999  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.369      ;
; -7.998  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.368      ;
; -7.971  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.341      ;
; -7.970  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.340      ;
; -7.951  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.321      ;
; -7.950  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.320      ;
; -7.931  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.301      ;
; -7.930  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.300      ;
; -7.921  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.291      ;
; -7.904  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.274      ;
; -7.895  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.265      ;
; -7.877  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.247      ;
; -7.871  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.241      ;
; -7.849  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.219      ;
; -7.843  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.213      ;
; -7.829  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.199      ;
; -7.827  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.737      ;
; -7.823  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.193      ;
; -7.817  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.727      ;
; -7.809  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.179      ;
; -7.803  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.173      ;
; -7.793  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.163      ;
; -7.792  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.162      ;
; -7.775  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.145      ;
; -7.774  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.144      ;
; -7.665  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.035      ;
; -7.653  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.023      ;
; -7.647  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 9.017      ;
; -7.602  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.972      ;
; -7.491  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.861      ;
; -7.481  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.851      ;
; -7.453  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.823      ;
; -7.433  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.803      ;
; -7.413  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.783      ;
; -7.387  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.297      ;
; -7.377  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.287      ;
; -7.359  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.269      ;
; -7.353  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.723      ;
; -7.352  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.722      ;
; -7.349  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.259      ;
; -7.339  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.249      ;
; -7.329  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.239      ;
; -7.325  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.695      ;
; -7.324  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.694      ;
; -7.319  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.229      ;
; -7.309  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.219      ;
; -7.305  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.675      ;
; -7.304  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.674      ;
; -7.285  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.655      ;
; -7.284  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.654      ;
; -7.278  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.092     ; 8.188      ;
; -7.257  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.627      ;
; -7.225  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.595      ;
; -7.197  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.368      ; 8.567      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                  ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.485 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.415      ;
; -0.260 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.190      ;
; -0.246 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.176      ;
; -0.244 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.174      ;
; -0.236 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.166      ;
; -0.222 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.152      ;
; -0.202 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.132      ;
; -0.180 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 1.110      ;
; 0.066  ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.864      ;
; 0.078  ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.852      ;
; 0.079  ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.851      ;
; 0.080  ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.850      ;
; 0.082  ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.848      ;
; 0.082  ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.848      ;
; 0.160  ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.072     ; 0.770      ;
+--------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.313 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 2.747      ; 3.525      ;
; 0.460 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 2.747      ; 3.172      ;
; 0.680 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.949      ;
; 0.681 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.950      ;
; 0.682 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.682 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.951      ;
; 0.683 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.952      ;
; 0.683 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.952      ;
; 0.686 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.955      ;
; 0.703 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 0.972      ;
; 1.000 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.269      ;
; 1.001 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.270      ;
; 1.001 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.270      ;
; 1.001 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.270      ;
; 1.002 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.271      ;
; 1.003 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.272      ;
; 1.006 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.275      ;
; 1.007 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.276      ;
; 1.007 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.276      ;
; 1.008 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.277      ;
; 1.016 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.285      ;
; 1.016 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.285      ;
; 1.016 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.285      ;
; 1.016 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.285      ;
; 1.020 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.289      ;
; 1.020 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.289      ;
; 1.094 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.363      ;
; 1.100 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.369      ;
; 1.100 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.369      ;
; 1.102 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.371      ;
; 1.123 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.392      ;
; 1.123 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.392      ;
; 1.123 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.392      ;
; 1.124 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.393      ;
; 1.125 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.394      ;
; 1.129 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.398      ;
; 1.129 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.398      ;
; 1.130 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.399      ;
; 1.138 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.407      ;
; 1.138 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.407      ;
; 1.142 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.411      ;
; 1.142 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.411      ;
; 1.147 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.414      ;
; 1.222 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.491      ;
; 1.223 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.492      ;
; 1.224 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.493      ;
; 1.245 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.514      ;
; 1.246 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.515      ;
; 1.247 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.516      ;
; 1.247 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.516      ;
; 1.251 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.520      ;
; 1.251 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.520      ;
; 1.252 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.519      ;
; 1.260 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.529      ;
; 1.260 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.529      ;
; 1.260 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.529      ;
; 1.261 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.528      ;
; 1.264 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.533      ;
; 1.269 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.536      ;
; 1.338 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.607      ;
; 1.345 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.614      ;
; 1.367 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.636      ;
; 1.368 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.637      ;
; 1.369 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.638      ;
; 1.372 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[7]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.641      ;
; 1.373 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.642      ;
; 1.374 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.641      ;
; 1.374 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.641      ;
; 1.382 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.651      ;
; 1.382 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.651      ;
; 1.382 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.651      ;
; 1.383 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.650      ;
; 1.384 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.651      ;
; 1.449 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.274      ;
; 1.452 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.277      ;
; 1.452 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.277      ;
; 1.460 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.285      ;
; 1.460 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.729      ;
; 1.464 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.289      ;
; 1.466 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.735      ;
; 1.489 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[12] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.758      ;
; 1.489 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.758      ;
; 1.489 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.758      ;
; 1.495 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.764      ;
; 1.496 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.763      ;
; 1.498 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.765      ;
; 1.504 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.074      ; 1.773      ;
; 1.506 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.773      ;
; 1.510 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.072      ; 1.777      ;
; 1.571 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.396      ;
; 1.572 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.397      ;
; 1.573 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.398      ;
; 1.582 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.407      ;
; 1.586 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.370     ; 1.411      ;
+-------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                  ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.402 ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.684      ;
; 0.477 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.747      ;
; 0.487 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.754      ;
; 0.720 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.987      ;
; 0.726 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 0.993      ;
; 0.749 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.016      ;
; 0.755 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.022      ;
; 0.756 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.023      ;
; 0.757 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.024      ;
; 0.757 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.024      ;
; 1.008 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.072      ; 1.275      ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.251  ; 0.467        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|CLK_1s|clk               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[13]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[14]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[15]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[16]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[17]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[18]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[19]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[1]|clk              ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[20]|clk             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[21]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; -0.047 ; 0.169        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.225  ; 0.225        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; 0.634  ; 0.818        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.765  ; 0.765        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.765  ; 0.765        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.767  ; 0.767        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 12.179 ; 11.612 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 12.179 ; 11.612 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 11.021 ; 11.369 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 10.809 ; 10.600 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 9.349  ; 9.486  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 9.529  ; 9.365  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.129 ; 9.902  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.081 ; 9.770  ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 8.423  ; 8.592  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 8.423  ; 8.592  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 7.723  ; 7.825  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 8.163  ; 8.380  ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 9.681  ; 9.556  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 7.937  ; 7.865  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 8.141  ; 8.003  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 7.941  ; 7.866  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 9.681  ; 9.556  ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 8.492  ; 8.530  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 11.229 ; 10.679 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 10.157 ; 10.480 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 10.026 ; 9.698  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 8.492  ; 8.643  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 8.693  ; 8.530  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 9.362  ; 9.015  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 9.195  ; 8.912  ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 7.405  ; 7.505  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 8.080  ; 8.243  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 7.405  ; 7.505  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 7.825  ; 8.036  ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 7.617  ; 7.546  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 7.617  ; 7.546  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 7.811  ; 7.677  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 7.621  ; 7.547  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 9.337  ; 9.217  ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -6.906 ; -43.074       ;
; Clock_Division:inst|CLK_1s ; 0.303  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -0.161 ; -0.161        ;
; Clock_Division:inst|CLK_1s ; 0.186  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -31.714       ;
; Clock_Division:inst|CLK_1s ; -1.000 ; -7.000        ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -6.906 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.852      ;
; -6.893 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.839      ;
; -6.834 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.780      ;
; -6.825 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.771      ;
; -6.770 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.716      ;
; -6.757 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.703      ;
; -6.689 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.635      ;
; -6.617 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.563      ;
; -6.546 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.492      ;
; -6.518 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 7.266      ;
; -6.512 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.458      ;
; -6.444 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.390      ;
; -6.421 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 7.169      ;
; -6.389 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.335      ;
; -6.295 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 7.241      ;
; -6.188 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.936      ;
; -6.005 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.753      ;
; -5.906 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.654      ;
; -5.753 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 6.701      ;
; -5.690 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.438      ;
; -5.661 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 6.609      ;
; -5.601 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.349      ;
; -5.472 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.220      ;
; -5.456 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 6.204      ;
; -5.188 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.039     ; 6.136      ;
; -5.184 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.239     ; 5.932      ;
; -3.414 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.554      ;
; -3.401 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.541      ;
; -3.342 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.482      ;
; -3.333 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.473      ;
; -3.278 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.418      ;
; -3.265 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.405      ;
; -3.200 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.340      ;
; -3.197 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.337      ;
; -3.187 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.327      ;
; -3.185 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.325      ;
; -3.176 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.316      ;
; -3.172 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.312      ;
; -3.164 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.304      ;
; -3.163 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.303      ;
; -3.151 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.291      ;
; -3.128 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.268      ;
; -3.125 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.265      ;
; -3.119 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.259      ;
; -3.113 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.253      ;
; -3.104 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.244      ;
; -3.104 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.244      ;
; -3.095 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.235      ;
; -3.092 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.232      ;
; -3.083 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.223      ;
; -3.080 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.220      ;
; -3.067 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.207      ;
; -3.064 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.204      ;
; -3.054 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.194      ;
; -3.051 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.191      ;
; -3.049 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.189      ;
; -3.040 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.180      ;
; -3.036 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.176      ;
; -3.028 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.168      ;
; -3.027 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.167      ;
; -3.026 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.968      ;
; -3.020 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.160      ;
; -3.015 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.155      ;
; -3.008 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.148      ;
; -2.999 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.139      ;
; -2.983 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.123      ;
; -2.968 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.108      ;
; -2.959 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.099      ;
; -2.952 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.092      ;
; -2.947 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.087      ;
; -2.944 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.084      ;
; -2.931 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.071      ;
; -2.929 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.871      ;
; -2.911 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.051      ;
; -2.897 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.037      ;
; -2.896 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.036      ;
; -2.887 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.027      ;
; -2.875 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.015      ;
; -2.863 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 4.003      ;
; -2.840 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.980      ;
; -2.825 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.965      ;
; -2.816 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.956      ;
; -2.812 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.754      ;
; -2.806 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.946      ;
; -2.804 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.944      ;
; -2.803 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[20] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.943      ;
; -2.797 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.739      ;
; -2.791 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.931      ;
; -2.791 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.931      ;
; -2.788 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.730      ;
; -2.782 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.922      ;
; -2.776 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.718      ;
; -2.770 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.910      ;
; -2.738 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.878      ;
; -2.723 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.863      ;
; -2.720 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.860      ;
; -2.715 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[17] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.657      ;
; -2.714 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[22] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.854      ;
; -2.702 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; 0.153      ; 3.842      ;
; -2.700 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.045     ; 3.642      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                 ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.303 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.647      ;
; 0.383 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.567      ;
; 0.390 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.560      ;
; 0.393 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.557      ;
; 0.398 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.552      ;
; 0.407 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.543      ;
; 0.417 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.533      ;
; 0.427 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.523      ;
; 0.551 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.399      ;
; 0.555 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.395      ;
; 0.556 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.394      ;
; 0.557 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.393      ;
; 0.560 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.390      ;
; 0.563 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.387      ;
; 0.591 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                     ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.161 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 1.404      ; 1.462      ;
; 0.291  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.414      ;
; 0.301  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.440  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.441  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.562      ;
; 0.443  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.564      ;
; 0.449  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.570      ;
; 0.450  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.450  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.450  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.451  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.572      ;
; 0.453  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.503  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.504  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.625      ;
; 0.506  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 1.404      ; 1.629      ;
; 0.507  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.628      ;
; 0.509  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.630      ;
; 0.516  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.638      ;
; 0.519  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.641      ;
; 0.526  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.645      ;
; 0.570  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.691      ;
; 0.570  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.691      ;
; 0.572  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.572  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.573  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.694      ;
; 0.573  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.694      ;
; 0.574  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.693      ;
; 0.582  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.703      ;
; 0.583  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.704      ;
; 0.583  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.704      ;
; 0.585  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.706      ;
; 0.585  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.706      ;
; 0.586  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.707      ;
; 0.586  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.705      ;
; 0.592  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.711      ;
; 0.594  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[7]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.715      ;
; 0.635  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.564      ;
; 0.635  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.564      ;
; 0.635  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.756      ;
; 0.635  ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.564      ;
; 0.636  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.757      ;
; 0.638  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.759      ;
; 0.639  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.760      ;
; 0.640  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.759      ;
; 0.641  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.760      ;
; 0.645  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.574      ;
; 0.646  ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.575      ;
; 0.648  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.769      ;
; 0.649  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.770      ;
; 0.651  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.772      ;
; 0.651  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.772      ;
; 0.651  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.772      ;
; 0.652  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.771      ;
; 0.653  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.772      ;
; 0.655  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[12] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.776      ;
; 0.698  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.627      ;
; 0.699  ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.628      ;
; 0.701  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.630      ;
; 0.701  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.822      ;
; 0.702  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.823      ;
; 0.705  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.826      ;
; 0.707  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.826      ;
; 0.709  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.828      ;
; 0.711  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.640      ;
; 0.712  ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.155     ; 0.641      ;
; 0.714  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.835      ;
; 0.714  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.835      ;
; 0.717  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.838      ;
; 0.719  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.838      ;
; 0.720  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.035      ; 0.839      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                  ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.186 ; cnt_time:cnt|SE[2]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[0]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.329      ;
; 0.210 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[1]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.331      ;
; 0.211 ; cnt_time:cnt|SE[0]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.332      ;
; 0.211 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.332      ;
; 0.213 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; cnt_time:cnt|count[2] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.334      ;
; 0.312 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.433      ;
; 0.314 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.435      ;
; 0.322 ; cnt_time:cnt|count[0] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.443      ;
; 0.327 ; cnt_time:cnt|SE[1]    ; cnt_time:cnt|SE[2]    ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.449      ;
; 0.329 ; cnt_time:cnt|count[3] ; cnt_time:cnt|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.450      ;
; 0.444 ; cnt_time:cnt|count[1] ; cnt_time:cnt|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.565      ;
+-------+-----------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -0.078 ; 0.106        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[13]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[14]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[15]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[17]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[19]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[20]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[21]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[22]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[23]|clk             ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[25]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|CLK_1s|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[16]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[18]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[1]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[24]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[2]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[3]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[4]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[5]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[6]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[7]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[8]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[9]|clk              ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[0]           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[1]           ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|SE[2]           ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[0]        ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[1]        ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[2]        ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:cnt|count[3]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[0]|clk                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[1]|clk                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|SE[2]|clk                ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[0]|clk             ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[1]|clk             ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[2]|clk             ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt|count[3]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 5.885 ; 6.068 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 5.885 ; 6.068 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 5.734 ; 5.545 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 5.358 ; 5.392 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 4.733 ; 4.762 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 4.758 ; 4.790 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 4.977 ; 4.958 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 4.922 ; 4.974 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 4.367 ; 4.318 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 4.367 ; 4.318 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 3.953 ; 3.910 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 4.181 ; 4.130 ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 5.056 ; 5.238 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 4.054 ; 4.064 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 4.109 ; 4.125 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 4.055 ; 4.065 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 5.056 ; 5.238 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 4.340 ; 4.334 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 5.428 ; 5.582 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 5.308 ; 5.103 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 4.970 ; 5.025 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 4.340 ; 4.334 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 4.405 ; 4.367 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 4.551 ; 4.595 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 4.505 ; 4.547 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 3.813 ; 3.771 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 4.213 ; 4.166 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 3.813 ; 3.771 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 4.027 ; 3.979 ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 3.915 ; 3.924 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 3.915 ; 3.924 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 3.967 ; 3.981 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 3.916 ; 3.925 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 4.908 ; 5.087 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -17.088  ; -0.161 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Division:inst|CLK_1s ; -0.587   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  sys_clk                    ; -17.088  ; -0.161 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -135.881 ; -0.161 ; 0.0      ; 0.0     ; -53.887             ;
;  Clock_Division:inst|CLK_1s ; -2.098   ; 0.000  ; N/A      ; N/A     ; -10.738             ;
;  sys_clk                    ; -133.783 ; -0.161 ; N/A      ; N/A     ; -43.149             ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 13.043 ; 12.667 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 13.043 ; 12.667 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 12.076 ; 12.177 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 11.742 ; 11.563 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 10.172 ; 10.295 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 10.307 ; 10.188 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 11.007 ; 10.769 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.852 ; 10.613 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 9.236  ; 9.345  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 9.236  ; 9.345  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 8.447  ; 8.518  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 8.936  ; 9.078  ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 10.588 ; 10.581 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 8.666  ; 8.611  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 8.869  ; 8.771  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 8.672  ; 8.613  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 10.588 ; 10.581 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 4.340 ; 4.334 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 5.428 ; 5.582 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 5.308 ; 5.103 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 4.970 ; 5.025 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 4.340 ; 4.334 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 4.405 ; 4.367 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 4.551 ; 4.595 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 4.505 ; 4.547 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_1s ; 3.813 ; 3.771 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[0]   ; Clock_Division:inst|CLK_1s ; 4.213 ; 4.166 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[1]   ; Clock_Division:inst|CLK_1s ; 3.813 ; 3.771 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  SEL[2]   ; Clock_Division:inst|CLK_1s ; 4.027 ; 3.979 ; Rise       ; Clock_Division:inst|CLK_1s ;
; count[*]  ; Clock_Division:inst|CLK_1s ; 3.915 ; 3.924 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[0] ; Clock_Division:inst|CLK_1s ; 3.915 ; 3.924 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[1] ; Clock_Division:inst|CLK_1s ; 3.967 ; 3.981 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[2] ; Clock_Division:inst|CLK_1s ; 3.916 ; 3.925 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  count[3] ; Clock_Division:inst|CLK_1s ; 4.908 ; 5.087 ; Rise       ; Clock_Division:inst|CLK_1s ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 21       ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_1s ; sys_clk                    ; 1        ; 1        ; 0        ; 0        ;
; sys_clk                    ; sys_clk                    ; 5581357  ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 21       ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_1s ; sys_clk                    ; 1        ; 1        ; 0        ; 0        ;
; sys_clk                    ; sys_clk                    ; 5581357  ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat May 21 13:59:16 2022
Info: Command: quartus_sta tst2 -c tst2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tst2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name Clock_Division:inst|CLK_1s Clock_Division:inst|CLK_1s
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -17.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.088            -133.783 sys_clk 
    Info (332119):    -0.587              -2.098 Clock_Division:inst|CLK_1s 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 sys_clk 
    Info (332119):     0.453               0.000 Clock_Division:inst|CLK_1s 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 sys_clk 
    Info (332119):    -1.487             -10.409 Clock_Division:inst|CLK_1s 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.713
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.713            -122.406 sys_clk 
    Info (332119):    -0.485              -1.433 Clock_Division:inst|CLK_1s 
Info (332146): Worst-case hold slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 sys_clk 
    Info (332119):     0.402               0.000 Clock_Division:inst|CLK_1s 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 sys_clk 
    Info (332119):    -1.487             -10.738 Clock_Division:inst|CLK_1s 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.906
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.906             -43.074 sys_clk 
    Info (332119):     0.303               0.000 Clock_Division:inst|CLK_1s 
Info (332146): Worst-case hold slack is -0.161
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.161              -0.161 sys_clk 
    Info (332119):     0.186               0.000 Clock_Division:inst|CLK_1s 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.714 sys_clk 
    Info (332119):    -1.000              -7.000 Clock_Division:inst|CLK_1s 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4733 megabytes
    Info: Processing ended: Sat May 21 13:59:18 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


