    assume adl=1
    rst.lil 08h
    rst.lis 08h
    rst.sis 08h
    rst.sil 08h
