# Intel-cvw

## **Обзор**

Проект CVW (Core-V Wally) представляет собой полнофункциональный 5-ступенчатый конвейерный процессор RISC-V, написанный на SystemVerilog. В настоящее время он поддерживает только FPGA Xilinx с использованием Vivado. Основные Xilinx-специфичные компоненты включают: DDR3/DDR4 MIG контроллеры, AHB-Lite к AXI мосты, MMCM/PLL для управления тактовыми сигналами, контроллеры сброса и конвертеры тактовых доменов. Архитектура: wallypipelinedsoc → AHB-Lite → AXI bridge → clock converter → DDR controller.


## **Цель проекта**

Создание параллельной ветки поддержки Intel FPGA путем замены Xilinx-специфичных IP-ядер на эквивалентные Intel IP, адаптации системы сборки под Quartus Prime, создания новых файлов ограничений и конфигураций для Intel плат. Подход минимизирует изменения в основном RTL коде процессора, сохраняя совместимость с существующей Xilinx реализацией.