/*==================================================================
* Family:            Cyclone V
* Device:            5CSEMA5F31C6
* Stage:             DE1-SOC	Quartus II 64-Bit Version & 13.1.0 		
* Version:           v1.0
* Author:            Qiaoxu
* Address:           Lab
* Data:              2017/
* Function:				
* 
* ==================================================================*/

`timescale 1ns/1ns

module led_top(
	
	input wire     clk,	
	input	wire     rst_n,
	
);


//====================================================================
// ********** Define Parameter and Internal Signals *************
//====================================================================



//====================================================================
// ************************* Main Code *************************
//====================================================================

	/************************* Function ****************************/

	
	
	
	
	
	
	
	
	
	
	
	
endmodule

