# system info DUT_pcie_tb_ip on 2019.04.20.11:04:37
system_info:
name,value
DEVICE,10AT115S2F45E2SG
DEVICE_FAMILY,Arria 10
GENERATION_ID,0
#
#
# Files generated for DUT_pcie_tb_ip on 2019.04.20.11:04:37
files:
filepath,kind,attributes,module,is_top
sim/DUT_pcie_tb_ip.v,VERILOG,CONTAINS_INLINE_CONFIGURATION,DUT_pcie_tb_ip,true
altera_pcie_a10_tbed_171/sim/altpcietb_ltssm_mon.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_pipe_phy.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_pipe32_hip_interface.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_pipe32_driver.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcie_a10_tbed_hwtcl.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_log.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_configure.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_constants.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_rdwr.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_req_intf.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_shmem.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_tlp_inspector.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/stratixiv_hssi_atoms.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/stratixiv_pcie_hip_atoms.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/mentor/stratixv_hssi_atoms.v,VERILOG_ENCRYPT,MENTOR_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/synopsys/stratixv_hssi_atoms.v,VERILOG_ENCRYPT,SYNOPSYS_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/cadence/stratixv_hssi_atoms.v,VERILOG_ENCRYPT,CADENCE_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/aldec/stratixv_hssi_atoms.v,VERILOG_ENCRYPT,ALDEC_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/mentor/stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,MENTOR_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/synopsys/stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,SYNOPSYS_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/cadence/stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,CADENCE_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/aldec/stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,ALDEC_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/mentor/pcie_stratixv_hssi_atoms.v,VERILOG_ENCRYPT,MENTOR_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/synopsys/pcie_stratixv_hssi_atoms.v,VERILOG_ENCRYPT,SYNOPSYS_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/cadence/pcie_stratixv_hssi_atoms.v,VERILOG_ENCRYPT,CADENCE_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/aldec/pcie_stratixv_hssi_atoms.v,VERILOG_ENCRYPT,ALDEC_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/mentor/pcie_stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,MENTOR_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/synopsys/pcie_stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,SYNOPSYS_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/cadence/pcie_stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,CADENCE_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/aldec/pcie_stratixv_pcie_hip_atoms.v,VERILOG_ENCRYPT,ALDEC_SPECIFIC,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_top_rp.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_log.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_configure.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_constants.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_rdwr.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_req_intf.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_shmem.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_g3bfm_vc_intf_ast_common.v,VERILOG_INCLUDE,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcierd_tl_cfg_sample.v,VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcied_a10_hwtcl.sv,SYSTEM_VERILOG,,altpcie_a10_tbed_hwtcl,false
altera_pcie_a10_tbed_171/sim/altpcietb_bfm_rp_gen3_x8.sv,SYSTEM_VERILOG,,altpcie_a10_tbed_hwtcl,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
DUT_pcie_tb_ip.DUT_pcie_tb,altpcie_a10_tbed_hwtcl
