# This file is automatically generated by pyo3_stub_gen
# ruff: noqa: E501, F401

from enum import Enum

class SuperHRegister(Enum):
    R0 = ...
    R1 = ...
    R2 = ...
    R3 = ...
    R4 = ...
    R5 = ...
    R6 = ...
    R7 = ...
    R8 = ...
    R9 = ...
    R10 = ...
    R11 = ...
    R12 = ...
    R13 = ...
    R14 = ...
    R15 = ...
    Pc = ...
    Pr = ...
    Gbr = ...
    Vbr = ...
    Mach = ...
    Macl = ...
    Sr = ...
    Fpul = ...
    Fpscr = ...
    Fr0 = ...
    Fr1 = ...
    Fr2 = ...
    Fr3 = ...
    Fr4 = ...
    Fr5 = ...
    Fr6 = ...
    Fr7 = ...
    Fr8 = ...
    Fr9 = ...
    Fr10 = ...
    Fr11 = ...
    Fr12 = ...
    Fr13 = ...
    Fr14 = ...
    Fr15 = ...
    Ibcr = ...
    Ibnr = ...
    Tbr = ...
    Dr0 = ...
    Dr2 = ...
    Dr4 = ...
    Dr6 = ...
    Dr8 = ...
    Dr10 = ...
    Dr12 = ...
    Dr14 = ...
    Dsr = ...
    A0g = ...
    A0 = ...
    A1g = ...
    A1 = ...
    M0 = ...
    M1 = ...
    X0 = ...
    X1 = ...
    Y0 = ...
    Y1 = ...
    Mod = ...
    Rs = ...
    Re = ...
    Bank = ...
    r"""
    Pseudo register, only accessible via the GDB interface
    """
    R0b = ...
    R1b = ...
    R2b = ...
    R3b = ...
    R4b = ...
    R5b = ...
    R6b = ...
    R7b = ...
    R8b = ...
    R9b = ...
    R10b = ...
    R11b = ...
    R12b = ...
    R13b = ...
    R14b = ...
    Pcb = ...
    Prb = ...
    Gbrb = ...
    Vbrb = ...
    Machb = ...
    Maclb = ...
    Ivnb = ...
    Ssr = ...
    Spc = ...
    R0b0 = ...
    R1b0 = ...
    R2b0 = ...
    R3b0 = ...
    R4b0 = ...
    R5b0 = ...
    R6b0 = ...
    R7b0 = ...
    R0b1 = ...
    R1b1 = ...
    R2b1 = ...
    R3b1 = ...
    R4b1 = ...
    R5b1 = ...
    R6b1 = ...
    R7b1 = ...
    Fv0 = ...
    Fv4 = ...
    Fv8 = ...
    Fv12 = ...

class SuperHVariant(Enum):
    SH1 = ...
    SH1Dsp = ...
    SH2 = ...
    SH2A = ...
    SH2E = ...
    SH3 = ...
    SH3Dsp = ...
    SH3E = ...
    SH4 = ...
    SH4A = ...
    SH4ALDsp = ...
    SH4ANoFpu = ...
    SH4NoFpu = ...
