Fitter report for AESproject
Sat Feb 29 18:35:53 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Feb 29 18:35:53 2020       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; AESproject                                  ;
; Top-level Entity Name           ; AESproject                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,058 / 32,070 ( 10 % )                     ;
; Total registers                 ; 3380                                        ;
; Total pins                      ; 2 / 457 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 857,600 / 4,065,280 ( 21 % )                ;
; Total RAM Blocks                ; 110 / 397 ( 28 % )                          ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk_clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[0]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[1]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[2]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[3]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[4]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[5]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[6]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|q_b[7]                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[3]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[4]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[5]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[6]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[11]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[12]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[14]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[17]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[22]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[23]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[28]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[29]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_0[31]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_0[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_1[5]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_1[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_1[13]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_1[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|event_counter_1[16]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|event_counter_1[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[1]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[11]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[13]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[17]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[21]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[25]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[27]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[35]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[35]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[41]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[41]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[42]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[42]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[53]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[53]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[59]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[59]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_0[61]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_0[61]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[11]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[21]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[23]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[25]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[27]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[27]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[31]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[35]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[35]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[37]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[37]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[41]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[41]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[43]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[43]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[51]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[51]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[56]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[56]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[59]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[59]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[61]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[61]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_counter_0:counter_0|time_counter_1[63]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_counter_0:counter_0|time_counter_1[63]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|iE_reg                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|iE_reg~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|rx_holding_reg[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|rx_holding_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg[4]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg[5]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[1]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[3]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[4]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[6]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[6]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[1]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[2]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[3]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[6]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[6]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[7]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw|counter_reg_bit[7]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; AESproject_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_control_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|last_channel[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|last_channel[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[36]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~DUPLICATE            ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_avalon_reg:the_AESproject_nios2_qsys_0_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_avalon_reg:the_AESproject_nios2_qsys_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[3]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[7]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[7]~DUPLICATE                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[10]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[10]~DUPLICATE                                                                                                                 ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[11]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[11]~DUPLICATE                                                                                                                 ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[12]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[12]~DUPLICATE                                                                                                                 ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|writedata[3]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|writedata[3]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[2]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[6]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[9]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[9]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ld_align_sh8~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ld_align_sh16~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[16]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[16]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[18]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[18]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[23]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[23]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[24]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[24]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[30]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[30]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[31]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_st_data[31]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[9]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[10]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[15]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[17]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[19]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[20]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[21]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[24]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_extra_pc[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_extra_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_iw[9]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_iw[9]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[19]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[20]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[24]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[29]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_alu_result[29]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_ctrl_ld~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_norm_intr_req                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_norm_intr_req~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_debug_mode~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_estatus_reg_pie                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_estatus_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_fill_dp_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[0]                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[25]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[28]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[30]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|internal_counter[31]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_h_register[1]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_h_register[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_h_register[2]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_h_register[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_h_register[10]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_h_register[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; AESproject_timer_0:timer_0|period_l_register[5]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_l_register[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_l_register[7]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_l_register[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_l_register[9]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_l_register[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_0|period_l_register[15]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_0|period_l_register[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[10]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[13]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[17]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[25]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[25]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[28]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[29]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|internal_counter[31]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|internal_counter[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|period_h_register[5]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|period_h_register[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|period_l_register[0]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|period_l_register[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|period_l_register[5]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|period_l_register[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|period_l_register[6]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|period_l_register[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; AESproject_timer_0:timer_1|period_l_register[11]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AESproject_timer_0:timer_1|period_l_register[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|cnt_reg[0]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|cnt_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|cnt_reg[3]                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|cnt_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[9]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[22]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[22]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[23]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[23]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[28]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[28]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[31]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[31]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[34]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[34]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[51]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[51]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[56]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[56]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[71]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[71]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[74]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[74]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[76]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[76]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[82]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[82]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[86]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[86]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[90]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[90]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[91]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[91]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[93]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[93]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[95]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY|reg_int_reg[95]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[5]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[7]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[9]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[10]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[10]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[12]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[14]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[15]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[16]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|current_dest_address_reg[16]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_counter_reg[2]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_counter_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_counter_reg[11]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_counter_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_counter_reg[15]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_counter_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_length_reg[4]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_length_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_length_reg[5]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_length_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_length_reg[6]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_length_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|data_length_reg[11]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|data_length_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][6]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|keys_reg[3][6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][9]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|keys_reg[3][9]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][21]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|keys_reg[3][21]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][23]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|keys_reg[3][23]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][25]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|keys_reg[3][25]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; aes_accelerator:aes_accelerator_0|state_reg.ST_READ                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; aes_accelerator:aes_accelerator_0|state_reg.ST_READ~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]~DUPLICATE                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE               ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8426 ) ; 0.00 % ( 0 / 8426 )        ; 0.00 % ( 0 / 8426 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8426 ) ; 0.00 % ( 0 / 8426 )        ; 0.00 % ( 0 / 8426 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8025 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 225 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/bilal/Documents/Embedded/output_files/AESproject.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,058 / 32,070        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 3,058                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,411 / 32,070        ; 11 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,087                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,838                 ;       ;
;         [c] ALMs used for registers                         ; 486                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 386 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 33                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 447 / 3,207           ; 14 %  ;
;     -- Logic LABs                                           ; 447                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,861                 ;       ;
;     -- 7 input functions                                    ; 56                    ;       ;
;     -- 6 input functions                                    ; 1,048                 ;       ;
;     -- 5 input functions                                    ; 1,076                 ;       ;
;     -- 4 input functions                                    ; 871                   ;       ;
;     -- <=3 input functions                                  ; 1,810                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 461                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,380                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,146 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 234 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,174                 ;       ;
;         -- Routing optimization registers                   ; 206                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 2 / 457               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 110 / 397             ; 28 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 857,600 / 4,065,280   ; 21 %  ;
; Total block memory implementation bits                      ; 1,126,400 / 4,065,280 ; 28 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 87                ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 1 / 1                 ; 100 % ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.1% / 2.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 26.9% / 27.8% / 24.0% ;       ;
; Maximum fan-out                                             ; 3244                  ;       ;
; Highest non-global fan-out                                  ; 1814                  ;       ;
; Total fan-out                                               ; 36143                 ;       ;
; Average fan-out                                             ; 4.10                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2916 / 32070 ( 9 % )  ; 61 / 32070 ( < 1 % ) ; 81 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2916                  ; 61                   ; 81                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3245 / 32070 ( 10 % ) ; 76 / 32070 ( < 1 % ) ; 93 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1045                  ; 11                   ; 32                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1752                  ; 40                   ; 47                   ; 0                              ;
;         [c] ALMs used for registers                         ; 448                   ; 25                   ; 14                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 362 / 32070 ( 1 % )   ; 15 / 32070 ( < 1 % ) ; 12 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 33                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 425 / 3207 ( 13 % )   ; 13 / 3207 ( < 1 % )  ; 12 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 425                   ; 13                   ; 12                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 4633                  ; 94                   ; 134                  ; 0                              ;
;     -- 7 input functions                                    ; 53                    ; 3                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 1004                  ; 13                   ; 31                   ; 0                              ;
;     -- 5 input functions                                    ; 1036                  ; 15                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 838                   ; 18                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 1702                  ; 45                   ; 63                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 414                   ; 36                   ; 11                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 2984 / 64140 ( 5 % )  ; 72 / 64140 ( < 1 % ) ; 90 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 227 / 64140 ( < 1 % ) ; 4 / 64140 ( < 1 % )  ; 3 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 3011                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 200                   ; 4                    ; 2                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 2                     ; 0                    ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 857600                ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1126400               ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 110 / 397 ( 27 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ;
; ASMI block                                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 292                   ; 64                   ; 148                  ; 10                             ;
;     -- Registered Input Connections                         ; 144                   ; 29                   ; 102                  ; 0                              ;
;     -- Output Connections                                   ; 18                    ; 5                    ; 227                  ; 264                            ;
;     -- Registered Output Connections                        ; 8                     ; 3                    ; 227                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 36323                 ; 579                  ; 1054                 ; 282                            ;
;     -- Registered Connections                               ; 11773                 ; 349                  ; 779                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 1                    ; 201                  ; 108                            ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 31                             ;
;     -- sld_hub:auto_hub                                     ; 201                   ; 37                   ; 2                    ; 135                            ;
;     -- hard_block:auto_generated_inst                       ; 108                   ; 31                   ; 135                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 40                    ; 11                   ; 87                   ; 13                             ;
;     -- Output Ports                                         ; 6                     ; 4                    ; 104                  ; 10                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 6                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 5                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk_clk       ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 3244                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; reset_reset_n ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; reset_reset_n                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk_clk                         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;           ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                        ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; |AESproject                                                                                                                             ; 3057.5 (0.8)         ; 3410.5 (1.0)                     ; 385.5 (0.2)                                       ; 32.5 (0.0)                       ; 0.0 (0.0)            ; 4861 (2)            ; 3380 (0)                  ; 0 (0)         ; 857600            ; 110   ; 3          ; 2    ; 0            ; |AESproject                                                                                                                                                                                                                                                                                                                                                                                                                 ; AESproject                                         ; aesproject   ;
;    |AESproject_counter_0:counter_0|                                                                                                     ; 166.4 (166.4)        ; 162.5 (162.5)                    ; 0.8 (0.8)                                         ; 4.8 (4.8)                        ; 0.0 (0.0)            ; 297 (297)           ; 270 (270)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_counter_0:counter_0                                                                                                                                                                                                                                                                                                                                                                                  ; AESproject_counter_0                               ; AESproject   ;
;    |AESproject_epcs:epcs|                                                                                                               ; 48.7 (0.7)           ; 64.7 (0.7)                       ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (1)              ; 123 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_epcs:epcs                                                                                                                                                                                                                                                                                                                                                                                            ; AESproject_epcs                                    ; AESproject   ;
;       |AESproject_epcs_sub:the_AESproject_epcs_sub|                                                                                     ; 48.1 (48.1)          ; 64.1 (64.1)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub                                                                                                                                                                                                                                                                                                                                                ; AESproject_epcs_sub                                ; AESproject   ;
;       |altsyncram:the_boot_copier_rom|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_epcs:epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                         ; work         ;
;          |altsyncram_lsa1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_lsa1:auto_generated                                                                                                                                                                                                                                                                                                                              ; altsyncram_lsa1                                    ; work         ;
;       |tornado_AESproject_epcs_atom:the_tornado_AESproject_epcs_atom|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_epcs:epcs|tornado_AESproject_epcs_atom:the_tornado_AESproject_epcs_atom                                                                                                                                                                                                                                                                                                                              ; tornado_AESproject_epcs_atom                       ; AESproject   ;
;    |AESproject_jtag_uart_0:jtag_uart_0|                                                                                                 ; 69.8 (17.3)          ; 83.5 (18.9)                      ; 13.7 (1.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (39)            ; 127 (14)                  ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                              ; AESproject_jtag_uart_0                             ; AESproject   ;
;       |AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|                                                             ; 16.1 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 30 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                          ; AESproject_jtag_uart_0_scfifo_r                    ; AESproject   ;
;          |scfifo:rfifo|                                                                                                                 ; 16.1 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 30 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                             ; scfifo                                             ; work         ;
;             |scfifo_o391:auto_generated|                                                                                                ; 16.1 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 30 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_o391                                        ; work         ;
;                |a_dpfifo_q871:dpfifo|                                                                                                   ; 16.1 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 30 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_q871                                      ; work         ;
;                   |a_fefifo_sdf:fifo_state|                                                                                             ; 8.1 (4.1)            ; 8.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (7)              ; 14 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state                                                                                                                                                                                                                     ; a_fefifo_sdf                                       ; work         ;
;                      |cntr_1h7:count_usedw|                                                                                             ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw                                                                                                                                                                                                ; cntr_1h7                                           ; work         ;
;                   |altsyncram_hsu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram                                                                                                                                                                                                                     ; altsyncram_hsu1                                    ; work         ;
;                   |cntr_lgb:rd_ptr_count|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|cntr_lgb:rd_ptr_count                                                                                                                                                                                                                       ; cntr_lgb                                           ; work         ;
;                   |cntr_lgb:wr_ptr|                                                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|cntr_lgb:wr_ptr                                                                                                                                                                                                                             ; cntr_lgb                                           ; work         ;
;       |AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|                                                             ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 31 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                          ; AESproject_jtag_uart_0_scfifo_w                    ; AESproject   ;
;          |scfifo:wfifo|                                                                                                                 ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 31 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                             ; scfifo                                             ; work         ;
;             |scfifo_o391:auto_generated|                                                                                                ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 31 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_o391                                        ; work         ;
;                |a_dpfifo_q871:dpfifo|                                                                                                   ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 31 (0)                    ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_q871                                      ; work         ;
;                   |a_fefifo_sdf:fifo_state|                                                                                             ; 7.0 (3.0)            ; 7.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (6)              ; 15 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state                                                                                                                                                                                                                     ; a_fefifo_sdf                                       ; work         ;
;                      |cntr_1h7:count_usedw|                                                                                             ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|cntr_1h7:count_usedw                                                                                                                                                                                                ; cntr_1h7                                           ; work         ;
;                   |altsyncram_hsu1:FIFOram|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram                                                                                                                                                                                                                     ; altsyncram_hsu1                                    ; work         ;
;                   |cntr_lgb:rd_ptr_count|                                                                                               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|cntr_lgb:rd_ptr_count                                                                                                                                                                                                                       ; cntr_lgb                                           ; work         ;
;                   |cntr_lgb:wr_ptr|                                                                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|cntr_lgb:wr_ptr                                                                                                                                                                                                                             ; cntr_lgb                                           ; work         ;
;       |alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|                                                                      ; 21.5 (21.5)          ; 33.3 (33.3)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                   ; alt_jtag_atlantic                                  ; work         ;
;    |AESproject_mm_interconnect_0:mm_interconnect_0|                                                                                     ; 315.3 (0.0)          ; 357.2 (0.0)                      ; 45.2 (0.0)                                        ; 3.4 (0.0)                        ; 0.0 (0.0)            ; 547 (0)             ; 256 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                  ; AESproject_mm_interconnect_0                       ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                        ; 4.9 (4.9)            ; 5.6 (5.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                         ; AESproject_mm_interconnect_0_cmd_demux_001         ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                        ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                         ; AESproject_mm_interconnect_0_cmd_demux_002         ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                    ; 60.8 (56.1)          ; 69.3 (64.2)                      ; 9.3 (8.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 100 (94)            ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                     ; AESproject_mm_interconnect_0_cmd_mux               ; AESproject   ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 4.7 (4.7)            ; 5.2 (5.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                           ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                            ; 16.2 (13.9)          ; 21.8 (19.5)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (43)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                             ; AESproject_mm_interconnect_0_cmd_mux_001           ; AESproject   ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                           ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                            ; 17.2 (15.2)          ; 17.8 (15.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                             ; AESproject_mm_interconnect_0_cmd_mux_001           ; AESproject   ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                           ; AESproject   ;
;       |AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                            ; 12.2 (10.3)          ; 14.2 (12.2)                      ; 2.0 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (29)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                             ; AESproject_mm_interconnect_0_cmd_mux_001           ; AESproject   ;
;          |altera_merlin_arbitrator:arb|                                                                                                 ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                           ; AESproject   ;
;       |AESproject_mm_interconnect_0_router_001:router_001|                                                                              ; 7.7 (7.7)            ; 8.1 (8.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                               ; AESproject_mm_interconnect_0_router_001            ; AESproject   ;
;       |AESproject_mm_interconnect_0_router_002:router_002|                                                                              ; 3.1 (3.1)            ; 4.1 (4.1)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                                               ; AESproject_mm_interconnect_0_router_002            ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_demux:rsp_demux|                                                                                ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                 ; AESproject_mm_interconnect_0_rsp_demux             ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                         ; AESproject_mm_interconnect_0_rsp_demux_001         ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                         ; AESproject_mm_interconnect_0_rsp_demux_001         ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                         ; AESproject_mm_interconnect_0_rsp_demux_001         ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                            ; 56.0 (56.0)          ; 57.4 (57.4)                      ; 2.5 (2.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                             ; AESproject_mm_interconnect_0_rsp_mux_001           ; AESproject   ;
;       |AESproject_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                            ; 25.2 (25.2)          ; 33.0 (33.0)                      ; 8.6 (8.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                             ; AESproject_mm_interconnect_0_rsp_mux_002           ; AESproject   ;
;       |altera_avalon_sc_fifo:aes_accelerator_0_avalon_slave_agent_rsp_fifo|                                                             ; 5.5 (5.5)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:aes_accelerator_0_avalon_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:counter_0_control_slave_agent_rsp_fifo|                                                                    ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:counter_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|                                                                     ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                                               ; 4.9 (4.9)            ; 5.9 (5.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                                           ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                                 ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo|                                                                                 ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                              ; AESproject   ;
;       |altera_merlin_master_agent:aes_accelerator_0_avalon_master_agent|                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:aes_accelerator_0_avalon_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                         ; AESproject   ;
;       |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                         ; AESproject   ;
;       |altera_merlin_master_translator:aes_accelerator_0_avalon_master_translator|                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:aes_accelerator_0_avalon_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                    ; AESproject   ;
;       |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_master_translator                    ; AESproject   ;
;       |altera_merlin_slave_agent:aes_accelerator_0_avalon_slave_agent|                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:aes_accelerator_0_avalon_slave_agent                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                          ; AESproject   ;
;       |altera_merlin_slave_agent:epcs_epcs_control_port_agent|                                                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:epcs_epcs_control_port_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                          ; AESproject   ;
;       |altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                          ; AESproject   ;
;       |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                      ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                          ; AESproject   ;
;       |altera_merlin_slave_agent:timer_1_s1_agent|                                                                                      ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_1_s1_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                          ; AESproject   ;
;       |altera_merlin_slave_translator:aes_accelerator_0_avalon_slave_translator|                                                        ; 16.2 (16.2)          ; 16.3 (16.3)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:aes_accelerator_0_avalon_slave_translator                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:counter_0_control_slave_translator|                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:counter_0_control_slave_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:epcs_epcs_control_port_translator|                                                                ; 15.6 (15.6)          ; 17.3 (17.3)                      ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                         ; 8.2 (8.2)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                                                          ; 9.4 (9.4)            ; 12.6 (12.6)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                                      ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                            ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                                            ; 4.6 (4.6)            ; 7.3 (7.3)                        ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_slave_translator:timer_1_s1_translator|                                                                            ; 5.9 (5.9)            ; 7.9 (7.9)                        ; 2.2 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_1_s1_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                     ; AESproject   ;
;       |altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|                                                           ; 6.7 (6.7)            ; 7.3 (7.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter                                                                                                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                      ; AESproject   ;
;    |AESproject_nios2_qsys_0:nios2_qsys_0|                                                                                               ; 813.6 (0.8)          ; 951.8 (0.8)                      ; 154.5 (0.0)                                       ; 16.2 (0.0)                       ; 0.0 (0.0)            ; 1094 (0)            ; 1343 (3)                  ; 0 (0)         ; 45312             ; 9     ; 3          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                            ; AESproject_nios2_qsys_0                            ; AESproject   ;
;       |AESproject_nios2_qsys_0_cpu:cpu|                                                                                                 ; 812.7 (684.6)        ; 951.0 (785.4)                    ; 154.5 (116.6)                                     ; 16.2 (15.7)                      ; 0.0 (0.0)            ; 1094 (920)          ; 1340 (1060)               ; 0 (0)         ; 45312             ; 9     ; 3          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                            ; AESproject_nios2_qsys_0_cpu                        ; AESproject   ;
;          |AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht                                                                                                                                                                                                                                                                     ; AESproject_nios2_qsys_0_cpu_bht_module             ; AESproject   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                         ; work         ;
;                |altsyncram_pdj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                            ; altsyncram_pdj1                                    ; work         ;
;          |AESproject_nios2_qsys_0_cpu_ic_data_module:AESproject_nios2_qsys_0_cpu_ic_data|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_data_module:AESproject_nios2_qsys_0_cpu_ic_data                                                                                                                                                                                                                                                             ; AESproject_nios2_qsys_0_cpu_ic_data_module         ; AESproject   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_data_module:AESproject_nios2_qsys_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                         ; work         ;
;                |altsyncram_spj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_data_module:AESproject_nios2_qsys_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                    ; altsyncram_spj1                                    ; work         ;
;          |AESproject_nios2_qsys_0_cpu_ic_tag_module:AESproject_nios2_qsys_0_cpu_ic_tag|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_tag_module:AESproject_nios2_qsys_0_cpu_ic_tag                                                                                                                                                                                                                                                               ; AESproject_nios2_qsys_0_cpu_ic_tag_module          ; AESproject   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_tag_module:AESproject_nios2_qsys_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                     ; altsyncram                                         ; work         ;
;                |altsyncram_pgj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1792              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_tag_module:AESproject_nios2_qsys_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_pgj1:auto_generated                                                                                                                                                                                                      ; altsyncram_pgj1                                    ; work         ;
;          |AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell                                                                                                                                                                                                                                                            ; AESproject_nios2_qsys_0_cpu_mult_cell              ; AESproject   ;
;             |altera_mult_add:the_altmult_add_p1|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                         ; altera_mult_add                                    ; work         ;
;                |altera_mult_add_37p2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                     ; altera_mult_add_37p2                               ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; altera_mult_add_rtl                                ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; ama_multiplier_function                            ; work         ;
;             |altera_mult_add:the_altmult_add_p2|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                         ; altera_mult_add                                    ; work         ;
;                |altera_mult_add_37p2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                     ; altera_mult_add_37p2                               ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; altera_mult_add_rtl                                ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; ama_multiplier_function                            ; work         ;
;             |altera_mult_add:the_altmult_add_p3|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                         ; altera_mult_add                                    ; work         ;
;                |altera_mult_add_37p2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                     ; altera_mult_add_37p2                               ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; altera_mult_add_rtl                                ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; ama_multiplier_function                            ; work         ;
;          |AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|                                              ; 128.2 (29.7)         ; 165.6 (30.0)                     ; 37.9 (0.3)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 174 (7)             ; 280 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                                            ; AESproject_nios2_qsys_0_cpu_nios2_oci              ; AESproject   ;
;             |AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|                       ; 36.3 (0.0)           ; 57.0 (0.0)                       ; 20.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                                        ; AESproject_nios2_qsys_0_cpu_debug_slave_wrapper    ; AESproject   ;
;                |AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|                      ; 4.5 (3.9)            ; 21.6 (19.9)                      ; 17.1 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; AESproject_nios2_qsys_0_cpu_debug_slave_sysclk     ; AESproject   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                            ; work         ;
;                |AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|                            ; 30.3 (29.6)          ; 33.8 (32.5)                      ; 3.4 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck                                                            ; AESproject_nios2_qsys_0_cpu_debug_slave_tck        ; AESproject   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                            ; work         ;
;                |sld_virtual_jtag_basic:AESproject_nios2_qsys_0_cpu_debug_slave_phy|                                                     ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:AESproject_nios2_qsys_0_cpu_debug_slave_phy                                                                                     ; sld_virtual_jtag_basic                             ; work         ;
;             |AESproject_nios2_qsys_0_cpu_nios2_avalon_reg:the_AESproject_nios2_qsys_0_cpu_nios2_avalon_reg|                             ; 6.7 (6.7)            ; 7.4 (7.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_avalon_reg:the_AESproject_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                              ; AESproject_nios2_qsys_0_cpu_nios2_avalon_reg       ; AESproject   ;
;             |AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break|                               ; 0.7 (0.7)            ; 16.2 (16.2)                      ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                                ; AESproject_nios2_qsys_0_cpu_nios2_oci_break        ; AESproject   ;
;             |AESproject_nios2_qsys_0_cpu_nios2_oci_debug:the_AESproject_nios2_qsys_0_cpu_nios2_oci_debug|                               ; 4.7 (4.0)            ; 5.8 (4.9)                        ; 1.1 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_debug:the_AESproject_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                                ; AESproject_nios2_qsys_0_cpu_nios2_oci_debug        ; AESproject   ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_debug:the_AESproject_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ; altera_std_synchronizer                            ; work         ;
;             |AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|                                     ; 49.7 (49.7)          ; 49.2 (49.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 80 (80)             ; 54 (54)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                                      ; AESproject_nios2_qsys_0_cpu_nios2_ocimem           ; AESproject   ;
;                |AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module:AESproject_nios2_qsys_0_cpu_ociram_sp_ram|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module:AESproject_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module   ; AESproject   ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module:AESproject_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                         ; work         ;
;                      |altsyncram_qid1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module:AESproject_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                    ; work         ;
;          |AESproject_nios2_qsys_0_cpu_register_bank_a_module:AESproject_nios2_qsys_0_cpu_register_bank_a|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_a_module:AESproject_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                                             ; AESproject_nios2_qsys_0_cpu_register_bank_a_module ; AESproject   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_a_module:AESproject_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                         ; work         ;
;                |altsyncram_voi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_a_module:AESproject_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                    ; altsyncram_voi1                                    ; work         ;
;          |AESproject_nios2_qsys_0_cpu_register_bank_b_module:AESproject_nios2_qsys_0_cpu_register_bank_b|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_b_module:AESproject_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                                             ; AESproject_nios2_qsys_0_cpu_register_bank_b_module ; AESproject   ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_b_module:AESproject_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                         ; work         ;
;                |altsyncram_voi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |AESproject|AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_b_module:AESproject_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                    ; altsyncram_voi1                                    ; work         ;
;    |AESproject_onchip_memory:onchip_memory|                                                                                             ; 27.1 (1.0)           ; 37.5 (1.0)                       ; 11.0 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 37 (1)              ; 2 (0)                     ; 0 (0)         ; 800000            ; 98    ; 0          ; 0    ; 0            ; |AESproject|AESproject_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                          ; AESproject_onchip_memory                           ; AESproject   ;
;       |altsyncram:the_altsyncram|                                                                                                       ; 26.1 (0.0)           ; 36.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 800000            ; 98    ; 0          ; 0    ; 0            ; |AESproject|AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                ; altsyncram                                         ; work         ;
;          |altsyncram_ain1:auto_generated|                                                                                               ; 26.1 (0.5)           ; 36.5 (0.5)                       ; 11.0 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 800000            ; 98    ; 0          ; 0    ; 0            ; |AESproject|AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated                                                                                                                                                                                                                                                                                                                 ; altsyncram_ain1                                    ; work         ;
;             |decode_8la:decode3|                                                                                                        ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                                                                              ; decode_8la                                         ; work         ;
;             |mux_5hb:mux2|                                                                                                              ; 21.9 (21.9)          ; 32.0 (32.0)                      ; 10.7 (10.7)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                                                                                    ; mux_5hb                                            ; work         ;
;    |AESproject_timer_0:timer_0|                                                                                                         ; 63.5 (63.5)          ; 80.7 (80.7)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (110)           ; 133 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                      ; AESproject_timer_0                                 ; AESproject   ;
;    |AESproject_timer_0:timer_1|                                                                                                         ; 62.8 (62.8)          ; 77.8 (77.8)                      ; 17.2 (17.2)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 101 (101)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|AESproject_timer_0:timer_1                                                                                                                                                                                                                                                                                                                                                                                      ; AESproject_timer_0                                 ; AESproject   ;
;    |aes_accelerator:aes_accelerator_0|                                                                                                  ; 1344.4 (137.5)       ; 1417.7 (168.3)                   ; 78.7 (31.8)                                       ; 5.3 (1.0)                        ; 0.0 (0.0)            ; 2225 (98)           ; 809 (395)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0                                                                                                                                                                                                                                                                                                                                                                               ; aes_accelerator                                    ; aesproject   ;
;       |aes_fsmd:AES|                                                                                                                    ; 1206.9 (162.8)       ; 1249.4 (161.7)                   ; 46.8 (1.7)                                        ; 4.3 (2.9)                        ; 0.0 (0.0)            ; 2127 (370)          ; 414 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES                                                                                                                                                                                                                                                                                                                                                                  ; aes_fsmd                                           ; aesproject   ;
;          |aes_stage:AES_st|                                                                                                             ; 727.9 (59.1)         ; 750.5 (63.3)                     ; 23.3 (4.5)                                        ; 0.8 (0.3)                        ; 0.0 (0.0)            ; 1263 (96)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st                                                                                                                                                                                                                                                                                                                                                 ; aes_stage                                          ; aesproject   ;
;             |sbox:\sbox_16:0:sbox_map|                                                                                                  ; 39.8 (39.8)          ; 39.6 (39.6)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:0:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:10:sbox_map|                                                                                                 ; 37.5 (37.5)          ; 39.3 (39.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:10:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:11:sbox_map|                                                                                                 ; 28.8 (28.8)          ; 30.2 (30.2)                      ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:11:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:12:sbox_map|                                                                                                 ; 39.3 (39.3)          ; 40.7 (40.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:12:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:13:sbox_map|                                                                                                 ; 38.3 (38.3)          ; 38.8 (38.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:13:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:14:sbox_map|                                                                                                 ; 38.7 (38.7)          ; 38.8 (38.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:14:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:15:sbox_map|                                                                                                 ; 29.3 (29.3)          ; 29.3 (29.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:15:sbox_map                                                                                                                                                                                                                                                                                                                       ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:1:sbox_map|                                                                                                  ; 39.2 (39.2)          ; 40.3 (40.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:1:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:2:sbox_map|                                                                                                  ; 39.4 (39.4)          ; 41.8 (41.8)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:2:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:3:sbox_map|                                                                                                  ; 30.8 (30.8)          ; 32.8 (32.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:3:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:4:sbox_map|                                                                                                  ; 39.2 (39.2)          ; 40.2 (40.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:4:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:5:sbox_map|                                                                                                  ; 38.5 (38.5)          ; 41.3 (41.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:5:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:6:sbox_map|                                                                                                  ; 38.8 (38.8)          ; 39.3 (39.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:6:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:7:sbox_map|                                                                                                  ; 31.4 (31.4)          ; 31.3 (31.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:7:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:8:sbox_map|                                                                                                  ; 39.8 (39.8)          ; 39.8 (39.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:8:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:9:sbox_map|                                                                                                  ; 37.7 (37.7)          ; 39.0 (39.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|sbox:\sbox_16:9:sbox_map                                                                                                                                                                                                                                                                                                                        ; sbox                                               ; aesproject   ;
;             |shift_mix:shiftrow_s|                                                                                                      ; 81.5 (81.5)          ; 84.5 (84.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 148 (148)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage:AES_st|shift_mix:shiftrow_s                                                                                                                                                                                                                                                                                                                            ; shift_mix                                          ; aesproject   ;
;          |aes_stage_last:AES_last|                                                                                                      ; 46.5 (0.0)           ; 48.3 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage_last:AES_last                                                                                                                                                                                                                                                                                                                                          ; aes_stage_last                                     ; aesproject   ;
;             |sbox:\sbox_16:11:sbox_map|                                                                                                 ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage_last:AES_last|sbox:\sbox_16:11:sbox_map                                                                                                                                                                                                                                                                                                                ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:15:sbox_map|                                                                                                 ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage_last:AES_last|sbox:\sbox_16:15:sbox_map                                                                                                                                                                                                                                                                                                                ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:3:sbox_map|                                                                                                  ; 12.0 (12.0)          ; 13.5 (13.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage_last:AES_last|sbox:\sbox_16:3:sbox_map                                                                                                                                                                                                                                                                                                                 ; sbox                                               ; aesproject   ;
;             |sbox:\sbox_16:7:sbox_map|                                                                                                  ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|aes_stage_last:AES_last|sbox:\sbox_16:7:sbox_map                                                                                                                                                                                                                                                                                                                 ; sbox                                               ; aesproject   ;
;          |key_schedule:KSI|                                                                                                             ; 193.8 (73.9)         ; 210.3 (76.6)                     ; 17.1 (2.7)                                        ; 0.6 (0.1)                        ; 0.0 (0.0)            ; 421 (175)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|key_schedule:KSI                                                                                                                                                                                                                                                                                                                                                 ; key_schedule                                       ; aesproject   ;
;             |sbox:\SBOX_I:0:sbox_q|                                                                                                     ; 27.6 (27.6)          ; 33.5 (33.5)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|key_schedule:KSI|sbox:\SBOX_I:0:sbox_q                                                                                                                                                                                                                                                                                                                           ; sbox                                               ; aesproject   ;
;             |sbox:\SBOX_I:1:sbox_q|                                                                                                     ; 27.8 (27.8)          ; 30.6 (30.6)                      ; 3.3 (3.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|key_schedule:KSI|sbox:\SBOX_I:1:sbox_q                                                                                                                                                                                                                                                                                                                           ; sbox                                               ; aesproject   ;
;             |sbox:\SBOX_I:2:sbox_q|                                                                                                     ; 31.5 (31.5)          ; 32.0 (32.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|key_schedule:KSI|sbox:\SBOX_I:2:sbox_q                                                                                                                                                                                                                                                                                                                           ; sbox                                               ; aesproject   ;
;             |sbox:\SBOX_I:3:sbox_q|                                                                                                     ; 33.0 (33.0)          ; 37.7 (37.7)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|key_schedule:KSI|sbox:\SBOX_I:3:sbox_q                                                                                                                                                                                                                                                                                                                           ; sbox                                               ; aesproject   ;
;          |pipe_reg:REG_DATA|                                                                                                            ; 39.2 (39.2)          ; 39.2 (39.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_DATA                                                                                                                                                                                                                                                                                                                                                ; pipe_reg                                           ; aesproject   ;
;          |pipe_reg:REG_KEY|                                                                                                             ; 36.7 (36.7)          ; 39.4 (39.4)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|aes_accelerator:aes_accelerator_0|aes_fsmd:AES|pipe_reg:REG_KEY                                                                                                                                                                                                                                                                                                                                                 ; pipe_reg                                           ; aesproject   ;
;    |altera_reset_controller:rst_controller|                                                                                             ; 3.5 (2.8)            ; 8.9 (5.4)                        ; 5.4 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                            ; AESproject   ;
;       |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                  ; 0.7 (0.7)            ; 1.8 (1.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                          ; AESproject   ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                      ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                          ; AESproject   ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.0 (0.0)           ; 75.5 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx                                             ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.0 (6.5)           ; 75.5 (7.5)                       ; 14.5 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 76 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx_impl                                        ; work         ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 27.5 (11.5)          ; 34.5 (15.3)                      ; 7.0 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                        ; GHVD5181                                           ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.0 (16.0)          ; 19.2 (19.2)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                      ; LQYT7093                                           ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.8 (6.8)            ; 7.5 (7.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                    ; KIFI3548                                           ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 11.2 (11.2)          ; 15.5 (15.5)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                    ; LQYT7093                                           ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.0 (9.0)            ; 10.5 (10.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                    ; PUDL0439                                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 80.5 (0.5)           ; 91.5 (0.5)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (1)             ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                            ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 80.0 (0.0)           ; 91.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 80.0 (0.0)           ; 91.0 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (0)             ; 93 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                             ; alt_sld_fab                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 80.0 (2.3)           ; 91.0 (3.3)                       ; 11.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 93 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                            ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 77.7 (0.0)           ; 87.7 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                  ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 77.7 (56.6)          ; 87.7 (62.1)                      ; 10.0 (5.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (94)            ; 86 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                ; sld_jtag_hub                                       ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.3 (11.3)          ; 11.7 (11.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                        ; sld_rom_sr                                         ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.7 (9.7)            ; 13.9 (13.9)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AESproject|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                      ; sld_shadow_jsm                                     ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+---------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; clk_clk       ; Input    ; -- ; (0)  ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; reset_reset_n ; Input    ; -- ; --   ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                             ;
+--------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------+-------------------+---------+
; clk_clk                                                      ;                   ;         ;
; reset_reset_n                                                ;                   ;         ;
;      - altera_reset_controller:rst_controller|merged_reset~0 ; 1                 ; 0       ;
+--------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                              ; Location             ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; AESproject_counter_0:counter_0|always0~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y20_N39 ; 77      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_counter_0:counter_0|always1~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y20_N15 ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_counter_0:counter_0|always3~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y20_N42 ; 79      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_counter_0:counter_0|always4~0                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y20_N45 ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_counter_0:counter_0|global_reset~0                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X21_Y20_N30 ; 241     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|SCLK_reg                                                                                                                                                                                                                                                                                                         ; FF_X30_Y13_N26       ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|always11~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y13_N3   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|always6~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y15_N30  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|control_wr_strobe                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y13_N27  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y14_N3  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|rx_holding_reg[5]~0                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y13_N27  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg[0]~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y13_N39  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|shift_reg~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y13_N57  ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                            ; LABCELL_X29_Y13_N57  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|AESproject_epcs_sub:the_AESproject_epcs_sub|write_tx_holding                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y13_N42  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_epcs:epcs|epcs_select                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y15_N54  ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|_~2                                                                                                                                                                                   ; LABCELL_X17_Y19_N24  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|a_fefifo_sdf:fifo_state|_~0                                                                                                                                                                                   ; LABCELL_X13_Y10_N24  ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y10_N27  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                       ; MLABCELL_X3_Y5_N48   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                                                                          ; MLABCELL_X3_Y5_N21   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                     ; MLABCELL_X3_Y5_N18   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X17_Y19_N6   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                        ; FF_X15_Y18_N56       ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y19_N39  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y10_N54  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y19_N11       ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y18_N21  ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                    ; LABCELL_X30_Y18_N42  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                        ; LABCELL_X30_Y18_N9   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                            ; MLABCELL_X28_Y17_N54 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[38]                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y18_N42 ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y17_N3  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                            ; LABCELL_X23_Y16_N6   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                ; LABCELL_X23_Y16_N48  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                            ; LABCELL_X27_Y17_N57  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|AESproject_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                                ; LABCELL_X27_Y17_N42  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:aes_accelerator_0_avalon_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                  ; LABCELL_X29_Y17_N33  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y15_N3  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                    ; LABCELL_X22_Y16_N45  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y18_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:aes_accelerator_0_avalon_slave_translator|av_readdata_pre[15]~0                                                                                                                                                                                                                                     ; LABCELL_X29_Y17_N57  ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:aes_accelerator_0_avalon_slave_translator|av_readdata_pre[23]~1                                                                                                                                                                                                                                     ; LABCELL_X30_Y17_N6   ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                               ; LABCELL_X23_Y15_N18  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X6_Y3_N23         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X11_Y6_N30   ; 16      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X6_Y3_N12   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; MLABCELL_X6_Y6_N42   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X10_Y5_N18   ; 39      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_sysclk:the_AESproject_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X6_Y3_N17         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[18]~19                    ; MLABCELL_X6_Y3_N54   ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[18]~21                    ; MLABCELL_X6_Y3_N3    ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[1]~10                     ; MLABCELL_X6_Y2_N51   ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[1]~9                      ; MLABCELL_X6_Y2_N54   ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~15                    ; MLABCELL_X6_Y3_N48   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:AESproject_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir                                     ; MLABCELL_X6_Y3_N0    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_avalon_reg:the_AESproject_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; MLABCELL_X15_Y8_N54  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[29]~0                                                                                                              ; MLABCELL_X6_Y3_N30   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[29]~1                                                                                                              ; MLABCELL_X6_Y2_N0    ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                           ; LABCELL_X11_Y6_N39   ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[11]~0                                                                                                                          ; LABCELL_X10_Y5_N3    ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                       ; MLABCELL_X8_Y4_N24   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                         ; MLABCELL_X15_Y8_N51  ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                   ; FF_X27_Y14_N5        ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                                                                                    ; FF_X23_Y19_N47       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                                                                                  ; FF_X29_Y14_N32       ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y11_N0   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[16]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y12_N21 ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_inst_result[30]~1                                                                                                                                                                                                                                                                                          ; MLABCELL_X15_Y12_N27 ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                  ; FF_X19_Y17_N50       ; 720     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_pipe_flush_waddr[12]~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y15_N57 ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y17_N33  ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X17_Y11_N51  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                          ; LABCELL_X10_Y16_N39  ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                       ; FF_X11_Y18_N50       ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y17_N15  ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                      ; FF_X9_Y14_N38        ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                              ; LABCELL_X11_Y17_N15  ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                  ; FF_X9_Y14_N17        ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                      ; FF_X19_Y15_N44       ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_src2[8]~1                                                                                                                                                                                                                                                                                                  ; MLABCELL_X15_Y13_N33 ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|E_st_data[23]~4                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y14_N9   ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|Equal303~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X10_Y17_N15  ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y17_N42  ; 162     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y16_N48  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X9_Y13_N54   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                          ; FF_X15_Y15_N47       ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|M_exc_any                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y17_N27  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y11_N21  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y14_N30  ; 1075    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                           ; FF_X21_Y17_N53       ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y15_N54  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                       ; LABCELL_X16_Y17_N12  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y17_N0   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y15_N9   ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                  ; LABCELL_X16_Y17_N33  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|decode_8la:decode3|w_anode1076w[2]                                                                                                                                                                                                                                                ; LABCELL_X29_Y16_N48  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|decode_8la:decode3|w_anode1089w[2]~0                                                                                                                                                                                                                                              ; LABCELL_X29_Y16_N54  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|decode_8la:decode3|w_anode1097w[2]~0                                                                                                                                                                                                                                              ; LABCELL_X29_Y16_N12  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|decode_8la:decode3|w_anode1105w[2]~0                                                                                                                                                                                                                                              ; LABCELL_X29_Y16_N42  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X29_Y18_N30  ; 102     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y22_N12  ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X22_Y22_N15  ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y20_N36  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y20_N33  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X23_Y20_N30  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X23_Y20_N39  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|always0~0                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y24_N57 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|always0~1                                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y24_N21 ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|control_wr_strobe                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X22_Y20_N12  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y20_N15  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y20_N6   ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; AESproject_timer_0:timer_1|snap_strobe~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X22_Y20_N9   ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|Decoder0~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y18_N21  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|Decoder0~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y16_N21  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|Decoder0~2                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y18_N18  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|Selector1~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X31_Y16_N33  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|Selector3~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X31_Y18_N24  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|WideOr6                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y18_N45  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|ready                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y17_N51  ; 131     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|aes_fsmd:AES|state_reg.ST_DONE                                                                                                                                                                                                                                                                                                                  ; FF_X35_Y17_N47       ; 137     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|current_dest_address_reg[25]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y16_N15  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|data_counter_reg[2]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y16_N30  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|data_length_reg[2]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y17_N42  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|dest_address_reg[2]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y17_N45  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|inc_addr~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y17_N36  ; 5       ; Latch enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|keys_reg[0][28]~6                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y17_N33  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|keys_reg[1][20]~5                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y17_N15  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|keys_reg[2][8]~3                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y17_N12  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|keys_reg[3][0]~4                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y17_N30  ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|start_address_reg[0]~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X30_Y17_N39  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; aes_accelerator:aes_accelerator_0|state_reg.ST_WRITE_END                                                                                                                                                                                                                                                                                                                          ; FF_X37_Y16_N14       ; 58      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3        ; 208     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3        ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y6_N51   ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                ; FF_X10_Y5_N17        ; 102     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                 ; FF_X10_Y5_N29        ; 1814    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                           ; PIN_AF14             ; 3238    ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                               ; LABCELL_X2_Y6_N48    ; 20      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                               ; FF_X36_Y27_N59       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                               ; FF_X36_Y27_N41       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                               ; FF_X33_Y25_N56       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                               ; FF_X35_Y25_N14       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                               ; FF_X35_Y25_N32       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                               ; FF_X33_Y25_N26       ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                               ; FF_X28_Y9_N14        ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                               ; FF_X10_Y8_N32        ; 21      ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                            ; FF_X9_Y8_N38         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                                                  ; LABCELL_X36_Y27_N57  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X3_Y2_N57   ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X3_Y2_N39   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                             ; FF_X4_Y2_N50         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                            ; FF_X4_Y2_N29         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X3_Y2_N36   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X3_Y2_N54   ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X4_Y2_N48    ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X3_Y2_N3    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X3_Y2_N0    ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                          ; FF_X1_Y1_N8          ; 65      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                                             ; MLABCELL_X3_Y3_N15   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                               ; LABCELL_X4_Y1_N6     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                  ; MLABCELL_X3_Y3_N12   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                  ; LABCELL_X2_Y1_N51    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                 ; LABCELL_X2_Y1_N33    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                    ; MLABCELL_X3_Y3_N6    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1                                     ; MLABCELL_X3_Y3_N18   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                                       ; MLABCELL_X3_Y3_N36   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                             ; LABCELL_X1_Y1_N57    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                           ; LABCELL_X2_Y1_N18    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                           ; LABCELL_X2_Y1_N21    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                             ; MLABCELL_X3_Y3_N48   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                        ; MLABCELL_X3_Y3_N51   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                               ; FF_X1_Y2_N44         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                              ; FF_X3_Y2_N23         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                               ; FF_X1_Y2_N56         ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                               ; FF_X4_Y1_N14         ; 59      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                        ; LABCELL_X2_Y2_N36    ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                              ; FF_X2_Y2_N2          ; 48      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                            ; MLABCELL_X3_Y3_N30   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk_clk ; PIN_AF14 ; 3238    ; Global Clock         ; GCLK6            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                  ;
+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------+---------+
; altera_reset_controller:rst_controller|r_sync_rst                                                      ; 1814    ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 ; 1076    ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|A_mem_stall                       ; 720     ;
+--------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; AESproject_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_lsa1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                             ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; AESproject_epcs_boot_rom.hex ; M10K_X26_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_r:the_AESproject_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                         ; M10K_X5_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; AESproject_jtag_uart_0:jtag_uart_0|AESproject_jtag_uart_0_scfifo_w:the_AESproject_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_o391:auto_generated|a_dpfifo_q871:dpfifo|altsyncram_hsu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None                         ; M10K_X14_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_bht_module:AESproject_nios2_qsys_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                         ; M10K_X5_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_data_module:AESproject_nios2_qsys_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                         ; M10K_X14_Y17_N0, M10K_X14_Y18_N0, M10K_X14_Y19_N0, M10K_X14_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_ic_tag_module:AESproject_nios2_qsys_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_pgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 14           ; 128          ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 1792   ; 128                         ; 14                          ; 128                         ; 14                          ; 1792                ; 1           ; 0     ; None                         ; M10K_X14_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|AESproject_nios2_qsys_0_cpu_ociram_sp_ram_module:AESproject_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                         ; M10K_X14_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth                      ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_a_module:AESproject_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                         ; M10K_X14_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_register_bank_b_module:AESproject_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                         ; M10K_X14_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; AESproject_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_ain1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 25000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 800000 ; 25000                       ; 32                          ; --                          ; --                          ; 800000              ; 98          ; 0     ; AESproject_onchip_memory.hex ; M10K_X26_Y19_N0, M10K_X26_Y20_N0, M10K_X26_Y21_N0, M10K_X26_Y24_N0, M10K_X26_Y23_N0, M10K_X38_Y23_N0, M10K_X38_Y19_N0, M10K_X41_Y25_N0, M10K_X41_Y24_N0, M10K_X41_Y23_N0, M10K_X41_Y6_N0, M10K_X49_Y6_N0, M10K_X49_Y8_N0, M10K_X58_Y12_N0, M10K_X49_Y15_N0, M10K_X58_Y15_N0, M10K_X49_Y13_N0, M10K_X41_Y13_N0, M10K_X49_Y14_N0, M10K_X49_Y12_N0, M10K_X41_Y11_N0, M10K_X49_Y11_N0, M10K_X41_Y5_N0, M10K_X41_Y3_N0, M10K_X49_Y3_N0, M10K_X38_Y20_N0, M10K_X38_Y16_N0, M10K_X41_Y20_N0, M10K_X49_Y24_N0, M10K_X38_Y24_N0, M10K_X58_Y20_N0, M10K_X38_Y11_N0, M10K_X38_Y9_N0, M10K_X38_Y10_N0, M10K_X38_Y14_N0, M10K_X41_Y16_N0, M10K_X41_Y18_N0, M10K_X38_Y17_N0, M10K_X41_Y19_N0, M10K_X49_Y17_N0, M10K_X41_Y17_N0, M10K_X41_Y21_N0, M10K_X49_Y21_N0, M10K_X58_Y17_N0, M10K_X38_Y18_N0, M10K_X38_Y21_N0, M10K_X38_Y15_N0, M10K_X26_Y18_N0, M10K_X26_Y14_N0, M10K_X26_Y15_N0, M10K_X58_Y19_N0, M10K_X49_Y19_N0, M10K_X58_Y16_N0, M10K_X38_Y22_N0, M10K_X26_Y16_N0, M10K_X26_Y22_N0, M10K_X49_Y18_N0, M10K_X49_Y16_N0, M10K_X58_Y18_N0, M10K_X49_Y22_N0, M10K_X41_Y22_N0, M10K_X49_Y20_N0, M10K_X41_Y12_N0, M10K_X41_Y10_N0, M10K_X41_Y9_N0, M10K_X49_Y10_N0, M10K_X58_Y11_N0, M10K_X58_Y10_N0, M10K_X41_Y15_N0, M10K_X41_Y14_N0, M10K_X38_Y13_N0, M10K_X58_Y13_N0, M10K_X58_Y14_N0, M10K_X38_Y12_N0, M10K_X26_Y11_N0, M10K_X26_Y13_N0, M10K_X26_Y10_N0, M10K_X38_Y5_N0, M10K_X38_Y3_N0, M10K_X26_Y5_N0, M10K_X58_Y5_N0, M10K_X58_Y8_N0, M10K_X58_Y9_N0, M10K_X49_Y4_N0, M10K_X38_Y4_N0, M10K_X41_Y4_N0, M10K_X26_Y8_N0, M10K_X38_Y8_N0, M10K_X26_Y12_N0, M10K_X49_Y9_N0, M10K_X49_Y5_N0, M10K_X49_Y7_N0, M10K_X26_Y9_N0, M10K_X41_Y8_N0, M10K_X38_Y7_N0, M10K_X26_Y7_N0, M10K_X26_Y6_N0, M10K_X38_Y6_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                    ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y12_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_mult_cell:the_AESproject_nios2_qsys_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 12,087 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 92 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 3,500 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 2,171 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,178 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,262 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 155 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 195 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 4,693 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 7,220 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 6 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 2            ; 0            ; 2            ; 0            ; 0            ; 6         ; 2            ; 0            ; 6         ; 6         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 6            ; 4            ; 6            ; 6            ; 0         ; 4            ; 6            ; 0         ; 0         ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ; 6            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; clk_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_reset_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 259.0             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 17.3              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                               ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 1.422             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                              ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 1.226             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                               ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 1.213             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                        ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                        ; 1.088             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                        ; 1.071             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                               ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 1.066             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[34] ; 1.059             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]         ; 1.042             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                    ; 1.040             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                    ; 1.040             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                                    ; 1.040             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|DRsize.100                                                   ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[35] ; 1.039             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                        ; 1.026             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]         ; 1.024             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                                    ; 1.022             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]         ; 1.016             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[17]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[16] ; 1.002             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[33]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[32] ; 0.980             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                            ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                   ; 0.976             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|DRsize.010                                                   ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 0.970             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                   ; 0.970             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                   ; 0.961             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]         ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                              ; 0.954             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                              ; 0.954             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                       ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                              ; 0.952             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                     ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                            ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                    ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                               ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                        ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                        ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.950             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                   ; 0.947             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[36]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[35] ; 0.945             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                                   ; 0.942             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                   ; 0.942             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                   ; 0.942             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[2]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[1]  ; 0.938             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[9]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[8]  ; 0.938             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[11]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[10] ; 0.938             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                              ; 0.938             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[19]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[18] ; 0.937             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[21]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[20] ; 0.937             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[25]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[24] ; 0.937             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[23]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[22] ; 0.937             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[27]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[26] ; 0.937             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                       ; 0.936             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[4]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[3]  ; 0.933             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[6]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[5]  ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                       ; 0.930             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                                                                          ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                                    ; 0.928             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                                                                         ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                   ; 0.927             ;
; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                        ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                   ; 0.925             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[3]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[2]  ; 0.923             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[5]                                                        ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[4]  ; 0.923             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[10]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[9]  ; 0.923             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                              ; 0.923             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                         ; 0.921             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                         ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[22]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[21] ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[24]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[23] ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[26]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[25] ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[28]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[27] ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[0]  ; 0.921             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                       ; 0.921             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[18]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[17] ; 0.920             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[13]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[12] ; 0.919             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; 0.917             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[20]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[19] ; 0.915             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                 ; 0.910             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]        ; 0.909             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]        ; 0.909             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                         ; 0.906             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[14]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[13] ; 0.904             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[12]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[11] ; 0.904             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[14]                                                                                                                                                            ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 0.902             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[14]                                                                                                                                                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 0.902             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[15] ; 0.902             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                         ; 0.895             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                               ; AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                         ; 0.894             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_ocimem:the_AESproject_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[30]                                                                                                                                                            ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[31] ; 0.892             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_break:the_AESproject_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[30]                                                                                                                                                ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[31] ; 0.892             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[31]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[31] ; 0.892             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[32]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[31] ; 0.892             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[34]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[33] ; 0.892             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                       ; 0.886             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                ; 0.886             ;
; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[37]                                                       ; AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_debug_slave_wrapper:the_AESproject_nios2_qsys_0_cpu_debug_slave_wrapper|AESproject_nios2_qsys_0_cpu_debug_slave_tck:the_AESproject_nios2_qsys_0_cpu_debug_slave_tck|sr[36] ; 0.884             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                       ; 0.880             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]         ; 0.879             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]         ; 0.876             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "AESproject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): clk_clk~inputCLKENA0 with 3367 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'AESproject/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'AESproject/synthesis/submodules/AESproject_nios2_qsys_0_cpu.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register AESproject_nios2_qsys_0:nios2_qsys_0|AESproject_nios2_qsys_0_cpu:cpu|AESproject_nios2_qsys_0_cpu_nios2_oci:the_AESproject_nios2_qsys_0_cpu_nios2_oci|AESproject_nios2_qsys_0_cpu_nios2_oci_debug:the_AESproject_nios2_qsys_0_cpu_nios2_oci_debug|monitor_ready is being clocked by clk_clk
Warning (332060): Node: AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rst1 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch aes_accelerator:aes_accelerator_0|inc_addr is being clocked by AESproject_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:AESproject_jtag_uart_0_alt_jtag_atlantic|rst1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:43
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 4.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:28
Info (144001): Generated suppressed messages file C:/Users/bilal/Documents/Embedded/output_files/AESproject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6373 megabytes
    Info: Processing ended: Sat Feb 29 18:35:57 2020
    Info: Elapsed time: 00:03:50
    Info: Total CPU time (on all processors): 00:07:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/bilal/Documents/Embedded/output_files/AESproject.fit.smsg.


