#LyX 2.2 created this file. For more info see http://www.lyx.org/
\lyxformat 508
\begin_document
\begin_header
\save_transient_properties true
\origin unavailable
\textclass book
\begin_preamble
\usepackage{listings,xcolor,courier,bookmark}
\usepackage{listingsutf8}
\definecolor{darkblue}{named}{blue}
\definecolor{darkred}{named}{red}
\definecolor{grau}{named}{gray}
\let\Righttorque\relax
\lstset{
captionpos=b,
commentstyle=\color[rgb]{0.133,0.545,0.133},
keywordstyle=\color{darkblue},
stringstyle=\color{darkred},
extendedchars=true,
basicstyle=\small\ttfamily,
showstringspaces=false,
tabsize=2,
numbers=left,
numberstyle=\tiny,
breakautoindent  = true,
breakindent      = 2em,
breaklines       = true,
postbreak        = ,
prebreak         = \raisebox{-.8ex}[0ex][0ex]{\Righttorque},
showspaces=false, 
showtabs=false, 
showstringspaces=false,
language=VHDL,
frame=single,
morecomment=[s]{--}
}


\renewcommand*{\lstlistingname}{Codice Componente}


\usepackage{fancyhdr}
\pagestyle{fancy}

\fancyhead{} 
\fancyfoot{} 

\fancyhead[RO,LE]{\bfseries \leftmark}
\fancyfoot[LE,RO]{\thepage}
\fancyfoot[LO,CE]{Tesina in SE: Sistemi Embedded}
\renewcommand{\headrulewidth}{0.4pt}
\renewcommand{\footrulewidth}{0.4pt}

\date{}
\cfoot{}
\end_preamble
\use_default_options true
\master Tesina.lyx
\maintain_unincluded_children false
\language italian
\language_package default
\inputencoding auto
\fontencoding global
\font_roman "default" "default"
\font_sans "default" "default"
\font_typewriter "default" "default"
\font_math "auto" "auto"
\font_default_family default
\use_non_tex_fonts false
\font_sc false
\font_osf false
\font_sf_scale 100 100
\font_tt_scale 100 100
\graphics default
\default_output_format default
\output_sync 0
\bibtex_command default
\index_command default
\float_placement H
\paperfontsize default
\spacing single
\use_hyperref false
\papersize default
\use_geometry false
\use_package amsmath 1
\use_package amssymb 1
\use_package cancel 1
\use_package esint 1
\use_package mathdots 1
\use_package mathtools 1
\use_package mhchem 1
\use_package stackrel 1
\use_package stmaryrd 1
\use_package undertilde 1
\cite_engine basic
\cite_engine_type default
\biblio_style plain
\use_bibtopic false
\use_indices false
\paperorientation portrait
\suppress_date false
\justification true
\use_refstyle 1
\index Index
\shortcut idx
\color #008000
\end_index
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\paragraph_indentation default
\quotes_language english
\papercolumns 1
\papersides 1
\paperpagestyle default
\tracking_changes false
\output_changes false
\html_math_output 0
\html_css_as_file 0
\html_be_strict false
\end_header

\begin_body

\begin_layout Section
Premessa
\end_layout

\begin_layout Standard
Il Task 4 rappresenta il progetto finale da realizzare per l'esame di Sistemi
 Embedded del corso di Laurea Magistrale in Ingegneria Informatica, a.
 a 2016/2017.
 Esso è inserito all'interno di un progetto più ampio, sviluppato in collaborazi
one con l'azienda Aster, che prevede l'implementazione su FPGA di un ricevitore
 di un Radar Bistabile Passivo.
 A differenza dei radar attualmente utilizzati, detti attivi, questo tipo
 di radar non fa uso dell'apparato trasmissivo.
 Per adempiere alle proprie funzioni, questo dispositivo, non trasmettendo
 segnali, fa uso di segnali già presenti nell'etere, in particolare, sono
 stati scelti in fase progettuale i segnali utilizzati dal sistema 
\series bold
G
\series default
lobal 
\series bold
N
\series default
avigation 
\series bold
S
\series default
atellite 
\series bold
S
\series default
ystem 
\series bold
G
\series default
alileo.
 Il sistema si compone di 3 moduli principali:
\end_layout

\begin_layout Standard
1) Fase di Aquisizione; 
\end_layout

\begin_layout Standard
2) Fase di Tracking;
\end_layout

\begin_layout Standard
3) Fase di Compressione.
\end_layout

\begin_layout Standard
Il Task in esame, incapsulato nella fase di Tracking, utilizzando i segnali
 
\series bold
EaryGate
\series default
 e 
\series bold
LateGate
\series default
, rappresentazioni del segnale primario anticipato e ritardato, fig.
 
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Early-Gate-e"

\end_inset

, fornisce una stima del valore 
\series bold
r
\series default
.
 Analizzando quest'ultimo e confrontandolo con una opportuna soglia, si
 è in grado di stabilire se l'oggetto, di cui si vuole conoscere la posizione,
 si sta allontanando o avvicinando dalla fonte trasmissiva del segnale.
 Viene, per questo motivo, utilizzato per correggere i valori di Delay,
 Frequenza Doppler e Fase.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename images/task4draw.PNG
	scale 70

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:Early-Gate-e"

\end_inset

Early Gate e Late Gate
\end_layout

\end_inset


\end_layout

\end_inset


\end_layout

\begin_layout Section
Traccia
\end_layout

\begin_layout Standard
Si realizzi un IP core che implementi il raffinamento del calcolo del delay
 che avviene durante la fase di Tracking, relativamente alla seconda parte
 durante la quale bisogna effettuare i moduli delle sommatorie, ottenute
 durante lo step precedente, calcolarne il rapporto e ricavarne la radice
 quadrata.
 
\end_layout

\begin_layout Standard
Per la realizzazione del task si richiede l'implementazione di:
\end_layout

\begin_layout Enumerate
moltiplicatore;
\end_layout

\begin_layout Enumerate
sommatore;
\end_layout

\begin_layout Enumerate
divisore;
\end_layout

\begin_layout Enumerate
radice quadrata.
\end_layout

\begin_layout Standard
Il task dunque è così formato secondo lo schema di principio di fig.
\begin_inset CommandInset ref
LatexCommand ref
reference "fig:Schema-di-principio"

\end_inset


\end_layout

\begin_layout Standard
\begin_inset Float figure
placement H
wide false
sideways false
status collapsed

\begin_layout Plain Layout
\align center
\begin_inset Graphics
	filename images/Schema_di_principio.png
	scale 75

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
\begin_inset CommandInset label
LatexCommand label
name "fig:Schema-di-principio"

\end_inset

Schema di principio
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
L'obiettivo è quello di dispiegare tale componente su board FPGA Zybo.
\end_layout

\end_body
\end_document
