TimeQuest Timing Analyzer report for DMKR
Wed Dec 16 13:36:18 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G2'
 12. Slow Model Setup: 'G'
 13. Slow Model Hold: 'G'
 14. Slow Model Hold: 'G2'
 15. Slow Model Minimum Pulse Width: 'G2'
 16. Slow Model Minimum Pulse Width: 'G'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'G2'
 27. Fast Model Setup: 'G'
 28. Fast Model Hold: 'G'
 29. Fast Model Hold: 'G2'
 30. Fast Model Minimum Pulse Width: 'G2'
 31. Fast Model Minimum Pulse Width: 'G'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DMKR                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; G          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G }   ;
; G2         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G2 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 351.99 MHz ; 351.99 MHz      ; G2         ;      ;
; 372.72 MHz ; 372.72 MHz      ; G          ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; G2    ; -1.841 ; -11.789       ;
; G     ; -1.683 ; -14.524       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; G     ; 0.391 ; 0.000         ;
; G2    ; 0.562 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; G2    ; -1.380 ; -17.380               ;
; G     ; -1.380 ; -12.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G2'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.841 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.877      ;
; -1.801 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.837      ;
; -1.759 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.795      ;
; -1.725 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.760      ;
; -1.719 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.755      ;
; -1.714 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.750      ;
; -1.684 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.720      ;
; -1.666 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.702      ;
; -1.648 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.683      ;
; -1.644 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.680      ;
; -1.643 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.678      ;
; -1.642 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.678      ;
; -1.632 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.668      ;
; -1.626 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.662      ;
; -1.607 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.643      ;
; -1.577 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.612      ;
; -1.568 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.603      ;
; -1.566 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.601      ;
; -1.560 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.596      ;
; -1.557 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.593      ;
; -1.550 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.585      ;
; -1.539 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.575      ;
; -1.525 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.561      ;
; -1.504 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.540      ;
; -1.495 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.530      ;
; -1.491 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.526      ;
; -1.485 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.521      ;
; -1.481 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.516      ;
; -1.473 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.508      ;
; -1.467 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.503      ;
; -1.450 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.486      ;
; -1.426 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.462      ;
; -1.422 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.458      ;
; -1.420 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.455      ;
; -1.402 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.437      ;
; -1.399 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.434      ;
; -1.371 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.406      ;
; -1.340 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.375      ;
; -1.326 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.362      ;
; -1.324 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.359      ;
; -1.306 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.341      ;
; -1.289 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.324      ;
; -1.286 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.322      ;
; -1.269 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.304      ;
; -1.258 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.293      ;
; -1.254 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.290      ;
; -1.214 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.249      ;
; -1.214 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.250      ;
; -1.210 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.245      ;
; -1.199 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.235      ;
; -1.185 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.221      ;
; -1.133 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.168      ;
; -1.117 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.153      ;
; -1.074 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.110      ;
; -1.062 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.097      ;
; -1.061 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.096      ;
; -1.032 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.068      ;
; -1.031 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 2.067      ;
; -0.992 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.027      ;
; -0.990 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 2.025      ;
; -0.885 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.920      ;
; -0.884 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.919      ;
; -0.872 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.907      ;
; -0.868 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.903      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.865 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 1.901      ;
; -0.846 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.881      ;
; -0.830 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.866      ;
; -0.823 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.858      ;
; -0.815 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.851      ;
; -0.811 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.847      ;
; -0.754 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.790      ;
; -0.651 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.686      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.613 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 1.649      ;
; -0.605 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.640      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.683 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; -0.001     ; 2.718      ;
; -1.612 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; -0.001     ; 2.647      ;
; -1.541 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; -0.001     ; 2.576      ;
; -1.482 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; -0.001     ; 2.517      ;
; -1.470 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; -0.001     ; 2.505      ;
; -1.411 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; -0.001     ; 2.446      ;
; -1.399 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; -0.001     ; 2.434      ;
; -1.340 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; -0.001     ; 2.375      ;
; -1.328 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; -0.001     ; 2.363      ;
; -1.269 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; -0.001     ; 2.304      ;
; -1.257 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; -0.001     ; 2.292      ;
; -1.208 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 2.244      ;
; -1.198 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; -0.001     ; 2.233      ;
; -1.149 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; -0.001     ; 2.184      ;
; -1.143 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 2.179      ;
; -1.137 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 2.173      ;
; -1.127 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; -0.001     ; 2.162      ;
; -1.066 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 2.102      ;
; -1.066 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 2.102      ;
; -1.056 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; -0.001     ; 2.091      ;
; -0.995 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 2.031      ;
; -0.995 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 2.031      ;
; -0.975 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 2.012      ;
; -0.973 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 2.010      ;
; -0.967 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 2.004      ;
; -0.930 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.967      ;
; -0.928 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.965      ;
; -0.924 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.960      ;
; -0.924 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.960      ;
; -0.922 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.959      ;
; -0.918 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.954      ;
; -0.853 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.889      ;
; -0.853 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.889      ;
; -0.847 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.883      ;
; -0.782 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.818      ;
; -0.776 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.812      ;
; -0.767 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.804      ;
; -0.765 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.802      ;
; -0.759 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.796      ;
; -0.752 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; -0.001     ; 1.787      ;
; -0.711 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.747      ;
; -0.705 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.741      ;
; -0.704 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.741      ;
; -0.702 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.739      ;
; -0.699 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.735      ;
; -0.699 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.736      ;
; -0.674 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.710      ;
; -0.667 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.704      ;
; -0.665 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.702      ;
; -0.662 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.699      ;
; -0.649 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.686      ;
; -0.647 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.684      ;
; -0.641 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.678      ;
; -0.640 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 1.676      ;
; -0.634 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.670      ;
; -0.603 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.639      ;
; -0.564 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.600      ;
; -0.560 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.596      ;
; -0.532 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.568      ;
; -0.532 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.568      ;
; -0.493 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.529      ;
; -0.492 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.529      ;
; -0.490 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.527      ;
; -0.487 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.524      ;
; -0.467 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 1.503      ;
; -0.462 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.498      ;
; -0.461 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.497      ;
; -0.461 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.497      ;
; -0.450 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.486      ;
; -0.422 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.458      ;
; -0.401 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.437      ;
; -0.396 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 1.433      ;
; -0.394 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.431      ;
; -0.391 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 1.428      ;
; -0.299 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.335      ;
; -0.253 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 1.289      ;
; -0.246 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 1.282      ;
; -0.075 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 1.111      ;
; -0.075 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 1.111      ;
; -0.074 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 1.110      ;
; -0.039 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.075      ;
; -0.039 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 1.075      ;
; 0.379  ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.657      ;
; 0.809 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.075      ;
; 0.844 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.111      ;
; 1.016 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.282      ;
; 1.023 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 1.289      ;
; 1.069 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.335      ;
; 1.161 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.428      ;
; 1.164 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.431      ;
; 1.166 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.433      ;
; 1.171 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.437      ;
; 1.192 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.458      ;
; 1.220 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.486      ;
; 1.231 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.498      ;
; 1.237 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.503      ;
; 1.257 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.524      ;
; 1.260 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.527      ;
; 1.262 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.529      ;
; 1.263 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.529      ;
; 1.302 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.568      ;
; 1.321 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.587      ;
; 1.330 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 1.596      ;
; 1.334 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.600      ;
; 1.373 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.639      ;
; 1.404 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.670      ;
; 1.410 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 1.676      ;
; 1.411 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.678      ;
; 1.417 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.684      ;
; 1.419 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.686      ;
; 1.432 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.699      ;
; 1.435 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.702      ;
; 1.437 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.704      ;
; 1.439 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; -0.001     ; 1.704      ;
; 1.441 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; -0.001     ; 1.706      ;
; 1.442 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; -0.001     ; 1.707      ;
; 1.442 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; -0.001     ; 1.707      ;
; 1.443 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; -0.001     ; 1.708      ;
; 1.443 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; -0.001     ; 1.708      ;
; 1.444 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.710      ;
; 1.469 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.736      ;
; 1.472 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.739      ;
; 1.474 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.741      ;
; 1.475 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.741      ;
; 1.481 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.747      ;
; 1.522 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; -0.001     ; 1.787      ;
; 1.522 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; -0.001     ; 1.787      ;
; 1.529 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.796      ;
; 1.535 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.802      ;
; 1.537 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.804      ;
; 1.546 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.812      ;
; 1.552 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.818      ;
; 1.617 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 1.883      ;
; 1.623 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 1.889      ;
; 1.623 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 1.889      ;
; 1.640 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; -0.001     ; 1.905      ;
; 1.642 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; -0.001     ; 1.907      ;
; 1.643 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; -0.001     ; 1.908      ;
; 1.643 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; -0.001     ; 1.908      ;
; 1.644 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; -0.001     ; 1.909      ;
; 1.644 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; -0.001     ; 1.909      ;
; 1.688 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.954      ;
; 1.692 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.959      ;
; 1.694 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 1.960      ;
; 1.694 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 1.960      ;
; 1.698 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 1.965      ;
; 1.700 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 1.967      ;
; 1.737 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 2.004      ;
; 1.743 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 2.010      ;
; 1.745 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 2.012      ;
; 1.765 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 2.031      ;
; 1.765 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 2.031      ;
; 1.830 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; -0.001     ; 2.095      ;
; 1.836 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 2.102      ;
; 1.836 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 2.102      ;
; 1.907 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 2.173      ;
; 1.919 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; -0.001     ; 2.184      ;
; 1.978 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 2.244      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G2'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 0.828      ;
; 0.675 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.941      ;
; 0.850 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.116      ;
; 0.858 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.125      ;
; 1.085 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.351      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 1.628      ;
; 1.375 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.640      ;
; 1.421 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.686      ;
; 1.524 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.790      ;
; 1.581 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.847      ;
; 1.585 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.851      ;
; 1.593 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.858      ;
; 1.600 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.866      ;
; 1.616 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.881      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.635 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 1.901      ;
; 1.638 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.903      ;
; 1.642 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.907      ;
; 1.654 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.919      ;
; 1.655 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.920      ;
; 1.760 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.025      ;
; 1.762 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.027      ;
; 1.801 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.067      ;
; 1.802 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.068      ;
; 1.831 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.096      ;
; 1.832 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.097      ;
; 1.844 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.110      ;
; 1.887 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.153      ;
; 1.899 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.165      ;
; 1.903 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.168      ;
; 1.933 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.199      ;
; 1.980 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.245      ;
; 1.984 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.249      ;
; 2.024 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.290      ;
; 2.028 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.293      ;
; 2.039 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.304      ;
; 2.056 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.322      ;
; 2.059 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.324      ;
; 2.076 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.341      ;
; 2.094 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.359      ;
; 2.096 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.362      ;
; 2.110 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.375      ;
; 2.141 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.406      ;
; 2.169 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.434      ;
; 2.172 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.437      ;
; 2.190 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.455      ;
; 2.243 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.508      ;
; 2.251 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.516      ;
; 2.255 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.521      ;
; 2.261 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.526      ;
; 2.265 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.530      ;
; 2.274 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.540      ;
; 2.295 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.561      ;
; 2.309 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.575      ;
; 2.320 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.585      ;
; 2.327 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.593      ;
; 2.330 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.596      ;
; 2.336 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.601      ;
; 2.338 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.603      ;
; 2.347 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.612      ;
; 2.377 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.643      ;
; 2.396 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.662      ;
; 2.402 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.668      ;
; 2.412 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.678      ;
; 2.413 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.678      ;
; 2.414 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.680      ;
; 2.418 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.683      ;
; 2.436 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.702      ;
; 2.454 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.720      ;
; 2.484 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.750      ;
; 2.489 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.755      ;
; 2.495 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 2.760      ;
; 2.529 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.795      ;
; 2.571 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.837      ;
; 2.611 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 2.877      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G2'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G2    ; Rise       ; G2                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G     ; Rise       ; G                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; inst20                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; inst20                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 4.120  ; 4.120  ; Rise       ; G               ;
;  B[0]     ; G          ; 3.848  ; 3.848  ; Rise       ; G               ;
;  B[1]     ; G          ; 4.120  ; 4.120  ; Rise       ; G               ;
;  B[2]     ; G          ; 3.839  ; 3.839  ; Rise       ; G               ;
;  B[3]     ; G          ; 3.854  ; 3.854  ; Rise       ; G               ;
;  B[4]     ; G          ; 3.671  ; 3.671  ; Rise       ; G               ;
;  B[5]     ; G          ; 4.088  ; 4.088  ; Rise       ; G               ;
;  B[6]     ; G          ; 3.902  ; 3.902  ; Rise       ; G               ;
;  B[7]     ; G          ; 3.840  ; 3.840  ; Rise       ; G               ;
; start     ; G          ; 4.725  ; 4.725  ; Rise       ; G               ;
; A[*]      ; G2         ; 4.123  ; 4.123  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 4.105  ; 4.105  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 4.123  ; 4.123  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 3.936  ; 3.936  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 4.111  ; 4.111  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 4.056  ; 4.056  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 4.019  ; 4.019  ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.094  ; 0.094  ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.043 ; -0.043 ; Rise       ; G2              ;
; C[*]      ; G2         ; 4.032  ; 4.032  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.113  ; 0.113  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.092  ; 0.092  ; Rise       ; G2              ;
;  C[2]     ; G2         ; 3.767  ; 3.767  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 4.017  ; 4.017  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 3.488  ; 3.488  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 3.755  ; 3.755  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 4.032  ; 4.032  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 3.862  ; 3.862  ; Rise       ; G2              ;
; start     ; G2         ; 4.848  ; 4.848  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -3.441 ; -3.441 ; Rise       ; G               ;
;  B[0]     ; G          ; -3.618 ; -3.618 ; Rise       ; G               ;
;  B[1]     ; G          ; -3.890 ; -3.890 ; Rise       ; G               ;
;  B[2]     ; G          ; -3.609 ; -3.609 ; Rise       ; G               ;
;  B[3]     ; G          ; -3.624 ; -3.624 ; Rise       ; G               ;
;  B[4]     ; G          ; -3.441 ; -3.441 ; Rise       ; G               ;
;  B[5]     ; G          ; -3.858 ; -3.858 ; Rise       ; G               ;
;  B[6]     ; G          ; -3.672 ; -3.672 ; Rise       ; G               ;
;  B[7]     ; G          ; -3.610 ; -3.610 ; Rise       ; G               ;
; start     ; G          ; -3.802 ; -3.802 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.273  ; 0.273  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -3.875 ; -3.875 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -3.893 ; -3.893 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -3.706 ; -3.706 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -3.881 ; -3.881 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -3.826 ; -3.826 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -3.789 ; -3.789 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.136  ; 0.136  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.273  ; 0.273  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.138  ; 0.138  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.117  ; 0.117  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.138  ; 0.138  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -3.537 ; -3.537 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -3.787 ; -3.787 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -3.258 ; -3.258 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -3.525 ; -3.525 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -3.802 ; -3.802 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -3.632 ; -3.632 ; Rise       ; G2              ;
; start     ; G2         ; -3.626 ; -3.626 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 6.346 ; 6.346 ; Rise       ; G               ;
; out_x2     ; G          ; 7.698 ; 7.698 ; Rise       ; G               ;
; y1         ; G          ; 7.161 ; 7.161 ; Rise       ; G               ;
; y2         ; G          ; 7.161 ; 7.161 ; Rise       ; G               ;
; y3         ; G          ; 6.338 ; 6.338 ; Rise       ; G               ;
; y4         ; G          ; 8.054 ; 8.054 ; Rise       ; G               ;
; result[*]  ; G2         ; 7.233 ; 7.233 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.449 ; 6.449 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.865 ; 6.865 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.437 ; 6.437 ; Rise       ; G2              ;
;  result[3] ; G2         ; 7.233 ; 7.233 ; Rise       ; G2              ;
;  result[4] ; G2         ; 6.186 ; 6.186 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.178 ; 6.178 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.474 ; 6.474 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.155 ; 6.155 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 6.346 ; 6.346 ; Rise       ; G               ;
; out_x2     ; G          ; 6.934 ; 6.934 ; Rise       ; G               ;
; y1         ; G          ; 6.960 ; 6.960 ; Rise       ; G               ;
; y2         ; G          ; 6.960 ; 6.960 ; Rise       ; G               ;
; y3         ; G          ; 6.338 ; 6.338 ; Rise       ; G               ;
; y4         ; G          ; 6.878 ; 6.878 ; Rise       ; G               ;
; result[*]  ; G2         ; 6.155 ; 6.155 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.449 ; 6.449 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.865 ; 6.865 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.437 ; 6.437 ; Rise       ; G2              ;
;  result[3] ; G2         ; 7.233 ; 7.233 ; Rise       ; G2              ;
;  result[4] ; G2         ; 6.186 ; 6.186 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.178 ; 6.178 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.474 ; 6.474 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.155 ; 6.155 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; G2    ; -0.272 ; -0.896        ;
; G     ; -0.223 ; -0.957        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; G     ; 0.215 ; 0.000         ;
; G2    ; 0.263 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; G2    ; -1.380 ; -17.380               ;
; G     ; -1.380 ; -12.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G2'                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.272 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.304      ;
; -0.244 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.276      ;
; -0.222 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.254      ;
; -0.208 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.239      ;
; -0.206 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.238      ;
; -0.194 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.226      ;
; -0.184 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.216      ;
; -0.183 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.214      ;
; -0.176 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.208      ;
; -0.174 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.206      ;
; -0.158 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.189      ;
; -0.156 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.188      ;
; -0.156 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.188      ;
; -0.150 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.182      ;
; -0.148 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.179      ;
; -0.148 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.180      ;
; -0.133 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.164      ;
; -0.124 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.156      ;
; -0.120 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.151      ;
; -0.118 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.150      ;
; -0.112 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.143      ;
; -0.110 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.142      ;
; -0.105 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.137      ;
; -0.100 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.132      ;
; -0.098 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.129      ;
; -0.096 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.127      ;
; -0.095 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.126      ;
; -0.087 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.118      ;
; -0.086 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.118      ;
; -0.078 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.110      ;
; -0.067 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.099      ;
; -0.062 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.094      ;
; -0.060 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.091      ;
; -0.055 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.087      ;
; -0.052 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.083      ;
; -0.046 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.077      ;
; -0.046 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.077      ;
; -0.027 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.058      ;
; -0.023 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.055      ;
; -0.019 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.051      ;
; -0.008 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.039      ;
; 0.000  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.031      ;
; 0.004  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.027      ;
; 0.005  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.027      ;
; 0.008  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.023      ;
; 0.013  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 1.019      ;
; 0.023  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 1.008      ;
; 0.041  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.990      ;
; 0.042  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.989      ;
; 0.043  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.989      ;
; 0.049  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.983      ;
; 0.051  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.981      ;
; 0.066  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.966      ;
; 0.066  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.965      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 0.961      ;
; 0.086  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.946      ;
; 0.086  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.946      ;
; 0.101  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.930      ;
; 0.102  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.929      ;
; 0.137  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.894      ;
; 0.138  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.893      ;
; 0.150  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.881      ;
; 0.153  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.878      ;
; 0.162  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.869      ;
; 0.163  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.868      ;
; 0.166  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.865      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.174  ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 1.000        ; 0.000      ; 0.858      ;
; 0.178  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.854      ;
; 0.182  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.849      ;
; 0.182  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.182  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.850      ;
; 0.197  ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 1.000        ; 0.000      ; 0.835      ;
; 0.258  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.773      ;
; 0.276  ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 1.000        ; -0.001     ; 0.755      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.223 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; -0.001     ; 1.254      ;
; -0.188 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; -0.001     ; 1.219      ;
; -0.153 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; -0.001     ; 1.184      ;
; -0.118 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; -0.001     ; 1.149      ;
; -0.108 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; -0.001     ; 1.139      ;
; -0.083 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; -0.001     ; 1.114      ;
; -0.073 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; -0.001     ; 1.104      ;
; -0.064 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; -0.001     ; 1.095      ;
; -0.064 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; -0.001     ; 1.095      ;
; -0.038 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; -0.001     ; 1.069      ;
; -0.003 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; -0.001     ; 1.034      ;
; 0.020  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 1.012      ;
; 0.024  ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 1.008      ;
; 0.032  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; -0.001     ; 0.999      ;
; 0.055  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.977      ;
; 0.067  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; -0.001     ; 0.964      ;
; 0.076  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.956      ;
; 0.090  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.942      ;
; 0.102  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; -0.001     ; 0.929      ;
; 0.111  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.921      ;
; 0.112  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.921      ;
; 0.114  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.919      ;
; 0.116  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.917      ;
; 0.120  ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; -0.001     ; 0.911      ;
; 0.125  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.907      ;
; 0.132  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.901      ;
; 0.134  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.899      ;
; 0.136  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.897      ;
; 0.146  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.886      ;
; 0.149  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.883      ;
; 0.160  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.872      ;
; 0.181  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.851      ;
; 0.184  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.848      ;
; 0.193  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.840      ;
; 0.195  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.837      ;
; 0.195  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.838      ;
; 0.197  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.836      ;
; 0.216  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.816      ;
; 0.219  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.813      ;
; 0.222  ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.810      ;
; 0.229  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.804      ;
; 0.232  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.801      ;
; 0.234  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.799      ;
; 0.243  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.790      ;
; 0.246  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.787      ;
; 0.248  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.785      ;
; 0.251  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.781      ;
; 0.254  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.778      ;
; 0.254  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.779      ;
; 0.256  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.777      ;
; 0.258  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.774      ;
; 0.258  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.775      ;
; 0.286  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.746      ;
; 0.289  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.743      ;
; 0.290  ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.742      ;
; 0.293  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.739      ;
; 0.307  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.725      ;
; 0.310  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.723      ;
; 0.313  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.720      ;
; 0.315  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.718      ;
; 0.327  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.704      ;
; 0.328  ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.704      ;
; 0.335  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 1.000        ; 0.000      ; 0.697      ;
; 0.342  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.690      ;
; 0.357  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.001      ; 0.676      ;
; 0.360  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.673      ;
; 0.362  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.670      ;
; 0.362  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 1.000        ; 0.001      ; 0.671      ;
; 0.363  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.669      ;
; 0.363  ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.669      ;
; 0.377  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.655      ;
; 0.397  ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 1.000        ; 0.000      ; 0.635      ;
; 0.426  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 1.000        ; 0.000      ; 0.606      ;
; 0.429  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 1.000        ; 0.000      ; 0.603      ;
; 0.502  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 1.000        ; 0.000      ; 0.530      ;
; 0.502  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 1.000        ; 0.000      ; 0.529      ;
; 0.515  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 1.000        ; 0.000      ; 0.517      ;
; 0.515  ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 1.000        ; 0.000      ; 0.517      ;
; 0.665  ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 1.000        ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; inst20                                                                            ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.367      ;
; 0.365 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.517      ;
; 0.377 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.530      ;
; 0.451 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; 0.000      ; 0.606      ;
; 0.483 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.635      ;
; 0.503 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.655      ;
; 0.517 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; inst20                                                                            ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.671      ;
; 0.518 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.673      ;
; 0.523 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.676      ;
; 0.538 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.690      ;
; 0.545 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.697      ;
; 0.552 ; DMKR_2:inst1|inst15                                                               ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.705      ;
; 0.565 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.718      ;
; 0.567 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.720      ;
; 0.570 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.723      ;
; 0.573 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.725      ;
; 0.586 ; DMKR_2:inst1|inst14                                                               ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; inst20                                                                            ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; 0.000      ; 0.746      ;
; 0.622 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.775      ;
; 0.622 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.777      ;
; 0.626 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.779      ;
; 0.626 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.778      ;
; 0.629 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.781      ;
; 0.632 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.785      ;
; 0.634 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.787      ;
; 0.636 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; -0.001     ; 0.787      ;
; 0.637 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.790      ;
; 0.638 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; -0.001     ; 0.789      ;
; 0.639 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; -0.001     ; 0.790      ;
; 0.639 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; -0.001     ; 0.790      ;
; 0.640 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; -0.001     ; 0.791      ;
; 0.640 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; -0.001     ; 0.791      ;
; 0.646 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.799      ;
; 0.648 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.801      ;
; 0.651 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.804      ;
; 0.661 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.813      ;
; 0.664 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.816      ;
; 0.683 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.836      ;
; 0.685 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.838      ;
; 0.685 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; 0.000      ; 0.837      ;
; 0.687 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.840      ;
; 0.696 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.848      ;
; 0.699 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.851      ;
; 0.715 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; -0.001     ; 0.866      ;
; 0.720 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; 0.000      ; 0.872      ;
; 0.731 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.883      ;
; 0.734 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.886      ;
; 0.744 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.897      ;
; 0.746 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.899      ;
; 0.748 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.901      ;
; 0.751 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; -0.001     ; 0.902      ;
; 0.753 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; -0.001     ; 0.904      ;
; 0.754 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; G            ; G           ; 0.000        ; -0.001     ; 0.905      ;
; 0.754 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ; G            ; G           ; 0.000        ; -0.001     ; 0.905      ;
; 0.755 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; G            ; G           ; 0.000        ; -0.001     ; 0.906      ;
; 0.755 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; G            ; G           ; 0.000        ; -0.001     ; 0.906      ;
; 0.755 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; 0.000      ; 0.907      ;
; 0.760 ; DMKR_2:inst1|inst14                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; -0.001     ; 0.911      ;
; 0.764 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst14                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.917      ;
; 0.766 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; DMKR_2:inst1|inst15                                                               ; G            ; G           ; 0.000        ; 0.001      ; 0.919      ;
; 0.768 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ; inst20                                                                            ; G            ; G           ; 0.000        ; 0.001      ; 0.921      ;
; 0.769 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.921      ;
; 0.790 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ; G            ; G           ; 0.000        ; 0.000      ; 0.942      ;
; 0.804 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 0.956      ;
; 0.825 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ; G            ; G           ; 0.000        ; 0.000      ; 0.977      ;
; 0.830 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ; G            ; G           ; 0.000        ; -0.001     ; 0.981      ;
; 0.860 ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; 0.000      ; 1.012      ;
; 0.889 ; DMKR_2:inst1|inst15                                                               ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ; G            ; G           ; 0.000        ; -0.001     ; 1.040      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G2'                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 0.415      ;
; 0.333 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.485      ;
; 0.411 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.563      ;
; 0.415 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.568      ;
; 0.515 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.667      ;
; 0.604 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.755      ;
; 0.622 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.773      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; DMKR_2:inst1|inst15                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 0.814      ;
; 0.683 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.835      ;
; 0.698 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.849      ;
; 0.698 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.850      ;
; 0.702 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.854      ;
; 0.714 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.865      ;
; 0.717 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.868      ;
; 0.718 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.869      ;
; 0.727 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.878      ;
; 0.730 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.881      ;
; 0.742 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.893      ;
; 0.743 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.894      ;
; 0.778 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.929      ;
; 0.779 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.930      ;
; 0.794 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.946      ;
; 0.794 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.946      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.809 ; DMKR_2:inst1|inst14                                         ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G            ; G2          ; 0.000        ; 0.000      ; 0.961      ;
; 0.814 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.965      ;
; 0.829 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.981      ;
; 0.838 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.989      ;
; 0.839 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 0.991      ;
; 0.839 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; -0.001     ; 0.990      ;
; 0.857 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.008      ;
; 0.867 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.019      ;
; 0.872 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.023      ;
; 0.875 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.027      ;
; 0.876 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.027      ;
; 0.879 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.031      ;
; 0.880 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.031      ;
; 0.888 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.039      ;
; 0.903 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.055      ;
; 0.907 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.058      ;
; 0.926 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.077      ;
; 0.926 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.077      ;
; 0.932 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.083      ;
; 0.940 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.091      ;
; 0.966 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.118      ;
; 0.967 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.118      ;
; 0.975 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.126      ;
; 0.976 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.127      ;
; 0.978 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.129      ;
; 0.980 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.132      ;
; 0.985 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.137      ;
; 0.990 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.142      ;
; 0.992 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.143      ;
; 0.998 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.150      ;
; 1.000 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.151      ;
; 1.004 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.156      ;
; 1.013 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.164      ;
; 1.028 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.180      ;
; 1.028 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.179      ;
; 1.030 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.182      ;
; 1.036 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.188      ;
; 1.036 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.188      ;
; 1.038 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.189      ;
; 1.054 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.206      ;
; 1.056 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.208      ;
; 1.063 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.214      ;
; 1.064 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.216      ;
; 1.074 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.226      ;
; 1.086 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.238      ;
; 1.088 ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; -0.001     ; 1.239      ;
; 1.102 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.254      ;
; 1.124 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.276      ;
; 1.152 ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ; G2           ; G2          ; 0.000        ; 0.000      ; 1.304      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G2'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G2    ; Rise       ; G2                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst10|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G2    ; Rise       ; SHIFTREG:inst12|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; G2~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst10|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G2    ; Rise       ; inst12|LPM_SHIFTREG_component|dffs[7]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G     ; Rise       ; G                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; Counter:inst8|lpm_counter:LPM_COUNTER_component|cntr_b0i:auto_generated|safe_q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst14                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; DMKR_2:inst1|inst15                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G     ; Rise       ; inst20                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G     ; Rise       ; inst20                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G|combout                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|inclk[0]                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; G~clkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst14|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst1|inst15|clk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst20|clk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G     ; Rise       ; inst8|LPM_COUNTER_component|auto_generated|counter_reg_bit1a[7]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 2.253  ; 2.253  ; Rise       ; G               ;
;  B[0]     ; G          ; 2.125  ; 2.125  ; Rise       ; G               ;
;  B[1]     ; G          ; 2.253  ; 2.253  ; Rise       ; G               ;
;  B[2]     ; G          ; 2.117  ; 2.117  ; Rise       ; G               ;
;  B[3]     ; G          ; 2.131  ; 2.131  ; Rise       ; G               ;
;  B[4]     ; G          ; 2.064  ; 2.064  ; Rise       ; G               ;
;  B[5]     ; G          ; 2.237  ; 2.237  ; Rise       ; G               ;
;  B[6]     ; G          ; 2.164  ; 2.164  ; Rise       ; G               ;
;  B[7]     ; G          ; 2.120  ; 2.120  ; Rise       ; G               ;
; start     ; G          ; 2.583  ; 2.583  ; Rise       ; G               ;
; A[*]      ; G2         ; 2.260  ; 2.260  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 2.246  ; 2.246  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 2.260  ; 2.260  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 2.201  ; 2.201  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 2.250  ; 2.250  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 2.244  ; 2.244  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 2.226  ; 2.226  ; Rise       ; G2              ;
;  A[6]     ; G2         ; -0.195 ; -0.195 ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.252 ; -0.252 ; Rise       ; G2              ;
; C[*]      ; G2         ; 2.191  ; 2.191  ; Rise       ; G2              ;
;  C[0]     ; G2         ; -0.221 ; -0.221 ; Rise       ; G2              ;
;  C[1]     ; G2         ; -0.224 ; -0.224 ; Rise       ; G2              ;
;  C[2]     ; G2         ; 2.065  ; 2.065  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 2.176  ; 2.176  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 1.942  ; 1.942  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 2.056  ; 2.056  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 2.191  ; 2.191  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 2.173  ; 2.173  ; Rise       ; G2              ;
; start     ; G2         ; 2.653  ; 2.653  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -1.944 ; -1.944 ; Rise       ; G               ;
;  B[0]     ; G          ; -2.005 ; -2.005 ; Rise       ; G               ;
;  B[1]     ; G          ; -2.133 ; -2.133 ; Rise       ; G               ;
;  B[2]     ; G          ; -1.997 ; -1.997 ; Rise       ; G               ;
;  B[3]     ; G          ; -2.011 ; -2.011 ; Rise       ; G               ;
;  B[4]     ; G          ; -1.944 ; -1.944 ; Rise       ; G               ;
;  B[5]     ; G          ; -2.117 ; -2.117 ; Rise       ; G               ;
;  B[6]     ; G          ; -2.044 ; -2.044 ; Rise       ; G               ;
;  B[7]     ; G          ; -2.000 ; -2.000 ; Rise       ; G               ;
; start     ; G          ; -2.094 ; -2.094 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.372  ; 0.372  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -2.126 ; -2.126 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -2.140 ; -2.140 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -2.081 ; -2.081 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -2.130 ; -2.130 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -2.124 ; -2.124 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -2.106 ; -2.106 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.315  ; 0.315  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.372  ; 0.372  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.344  ; 0.344  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.341  ; 0.341  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.344  ; 0.344  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -1.945 ; -1.945 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -2.056 ; -2.056 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -1.822 ; -1.822 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -1.936 ; -1.936 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -2.071 ; -2.071 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -2.053 ; -2.053 ; Rise       ; G2              ;
; start     ; G2         ; -2.012 ; -2.012 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 3.560 ; 3.560 ; Rise       ; G               ;
; out_x2     ; G          ; 4.135 ; 4.135 ; Rise       ; G               ;
; y1         ; G          ; 3.947 ; 3.947 ; Rise       ; G               ;
; y2         ; G          ; 3.947 ; 3.947 ; Rise       ; G               ;
; y3         ; G          ; 3.550 ; 3.550 ; Rise       ; G               ;
; y4         ; G          ; 4.242 ; 4.242 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.905 ; 3.905 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.539 ; 3.539 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.724 ; 3.724 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.530 ; 3.530 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.905 ; 3.905 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.431 ; 3.431 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.424 ; 3.424 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.560 ; 3.560 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.414 ; 3.414 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 3.560 ; 3.560 ; Rise       ; G               ;
; out_x2     ; G          ; 3.810 ; 3.810 ; Rise       ; G               ;
; y1         ; G          ; 3.832 ; 3.832 ; Rise       ; G               ;
; y2         ; G          ; 3.832 ; 3.832 ; Rise       ; G               ;
; y3         ; G          ; 3.550 ; 3.550 ; Rise       ; G               ;
; y4         ; G          ; 3.728 ; 3.728 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.414 ; 3.414 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.539 ; 3.539 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.724 ; 3.724 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.530 ; 3.530 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.905 ; 3.905 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.431 ; 3.431 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.424 ; 3.424 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.560 ; 3.560 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.414 ; 3.414 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.841  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  G               ; -1.683  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  G2              ; -1.841  ; 0.263 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -26.313 ; 0.0   ; 0.0      ; 0.0     ; -29.76              ;
;  G               ; -14.524 ; 0.000 ; N/A      ; N/A     ; -12.380             ;
;  G2              ; -11.789 ; 0.000 ; N/A      ; N/A     ; -17.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; 4.120  ; 4.120  ; Rise       ; G               ;
;  B[0]     ; G          ; 3.848  ; 3.848  ; Rise       ; G               ;
;  B[1]     ; G          ; 4.120  ; 4.120  ; Rise       ; G               ;
;  B[2]     ; G          ; 3.839  ; 3.839  ; Rise       ; G               ;
;  B[3]     ; G          ; 3.854  ; 3.854  ; Rise       ; G               ;
;  B[4]     ; G          ; 3.671  ; 3.671  ; Rise       ; G               ;
;  B[5]     ; G          ; 4.088  ; 4.088  ; Rise       ; G               ;
;  B[6]     ; G          ; 3.902  ; 3.902  ; Rise       ; G               ;
;  B[7]     ; G          ; 3.840  ; 3.840  ; Rise       ; G               ;
; start     ; G          ; 4.725  ; 4.725  ; Rise       ; G               ;
; A[*]      ; G2         ; 4.123  ; 4.123  ; Rise       ; G2              ;
;  A[0]     ; G2         ; 4.105  ; 4.105  ; Rise       ; G2              ;
;  A[1]     ; G2         ; 4.123  ; 4.123  ; Rise       ; G2              ;
;  A[2]     ; G2         ; 3.936  ; 3.936  ; Rise       ; G2              ;
;  A[3]     ; G2         ; 4.111  ; 4.111  ; Rise       ; G2              ;
;  A[4]     ; G2         ; 4.056  ; 4.056  ; Rise       ; G2              ;
;  A[5]     ; G2         ; 4.019  ; 4.019  ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.094  ; 0.094  ; Rise       ; G2              ;
;  A[7]     ; G2         ; -0.043 ; -0.043 ; Rise       ; G2              ;
; C[*]      ; G2         ; 4.032  ; 4.032  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.113  ; 0.113  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.092  ; 0.092  ; Rise       ; G2              ;
;  C[2]     ; G2         ; 3.767  ; 3.767  ; Rise       ; G2              ;
;  C[3]     ; G2         ; 4.017  ; 4.017  ; Rise       ; G2              ;
;  C[4]     ; G2         ; 3.488  ; 3.488  ; Rise       ; G2              ;
;  C[5]     ; G2         ; 3.755  ; 3.755  ; Rise       ; G2              ;
;  C[6]     ; G2         ; 4.032  ; 4.032  ; Rise       ; G2              ;
;  C[7]     ; G2         ; 3.862  ; 3.862  ; Rise       ; G2              ;
; start     ; G2         ; 4.848  ; 4.848  ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; G          ; -1.944 ; -1.944 ; Rise       ; G               ;
;  B[0]     ; G          ; -2.005 ; -2.005 ; Rise       ; G               ;
;  B[1]     ; G          ; -2.133 ; -2.133 ; Rise       ; G               ;
;  B[2]     ; G          ; -1.997 ; -1.997 ; Rise       ; G               ;
;  B[3]     ; G          ; -2.011 ; -2.011 ; Rise       ; G               ;
;  B[4]     ; G          ; -1.944 ; -1.944 ; Rise       ; G               ;
;  B[5]     ; G          ; -2.117 ; -2.117 ; Rise       ; G               ;
;  B[6]     ; G          ; -2.044 ; -2.044 ; Rise       ; G               ;
;  B[7]     ; G          ; -2.000 ; -2.000 ; Rise       ; G               ;
; start     ; G          ; -2.094 ; -2.094 ; Rise       ; G               ;
; A[*]      ; G2         ; 0.372  ; 0.372  ; Rise       ; G2              ;
;  A[0]     ; G2         ; -2.126 ; -2.126 ; Rise       ; G2              ;
;  A[1]     ; G2         ; -2.140 ; -2.140 ; Rise       ; G2              ;
;  A[2]     ; G2         ; -2.081 ; -2.081 ; Rise       ; G2              ;
;  A[3]     ; G2         ; -2.130 ; -2.130 ; Rise       ; G2              ;
;  A[4]     ; G2         ; -2.124 ; -2.124 ; Rise       ; G2              ;
;  A[5]     ; G2         ; -2.106 ; -2.106 ; Rise       ; G2              ;
;  A[6]     ; G2         ; 0.315  ; 0.315  ; Rise       ; G2              ;
;  A[7]     ; G2         ; 0.372  ; 0.372  ; Rise       ; G2              ;
; C[*]      ; G2         ; 0.344  ; 0.344  ; Rise       ; G2              ;
;  C[0]     ; G2         ; 0.341  ; 0.341  ; Rise       ; G2              ;
;  C[1]     ; G2         ; 0.344  ; 0.344  ; Rise       ; G2              ;
;  C[2]     ; G2         ; -1.945 ; -1.945 ; Rise       ; G2              ;
;  C[3]     ; G2         ; -2.056 ; -2.056 ; Rise       ; G2              ;
;  C[4]     ; G2         ; -1.822 ; -1.822 ; Rise       ; G2              ;
;  C[5]     ; G2         ; -1.936 ; -1.936 ; Rise       ; G2              ;
;  C[6]     ; G2         ; -2.071 ; -2.071 ; Rise       ; G2              ;
;  C[7]     ; G2         ; -2.053 ; -2.053 ; Rise       ; G2              ;
; start     ; G2         ; -2.012 ; -2.012 ; Rise       ; G2              ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 6.346 ; 6.346 ; Rise       ; G               ;
; out_x2     ; G          ; 7.698 ; 7.698 ; Rise       ; G               ;
; y1         ; G          ; 7.161 ; 7.161 ; Rise       ; G               ;
; y2         ; G          ; 7.161 ; 7.161 ; Rise       ; G               ;
; y3         ; G          ; 6.338 ; 6.338 ; Rise       ; G               ;
; y4         ; G          ; 8.054 ; 8.054 ; Rise       ; G               ;
; result[*]  ; G2         ; 7.233 ; 7.233 ; Rise       ; G2              ;
;  result[0] ; G2         ; 6.449 ; 6.449 ; Rise       ; G2              ;
;  result[1] ; G2         ; 6.865 ; 6.865 ; Rise       ; G2              ;
;  result[2] ; G2         ; 6.437 ; 6.437 ; Rise       ; G2              ;
;  result[3] ; G2         ; 7.233 ; 7.233 ; Rise       ; G2              ;
;  result[4] ; G2         ; 6.186 ; 6.186 ; Rise       ; G2              ;
;  result[5] ; G2         ; 6.178 ; 6.178 ; Rise       ; G2              ;
;  result[6] ; G2         ; 6.474 ; 6.474 ; Rise       ; G2              ;
;  result[7] ; G2         ; 6.155 ; 6.155 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; out_x1     ; G          ; 3.560 ; 3.560 ; Rise       ; G               ;
; out_x2     ; G          ; 3.810 ; 3.810 ; Rise       ; G               ;
; y1         ; G          ; 3.832 ; 3.832 ; Rise       ; G               ;
; y2         ; G          ; 3.832 ; 3.832 ; Rise       ; G               ;
; y3         ; G          ; 3.550 ; 3.550 ; Rise       ; G               ;
; y4         ; G          ; 3.728 ; 3.728 ; Rise       ; G               ;
; result[*]  ; G2         ; 3.414 ; 3.414 ; Rise       ; G2              ;
;  result[0] ; G2         ; 3.539 ; 3.539 ; Rise       ; G2              ;
;  result[1] ; G2         ; 3.724 ; 3.724 ; Rise       ; G2              ;
;  result[2] ; G2         ; 3.530 ; 3.530 ; Rise       ; G2              ;
;  result[3] ; G2         ; 3.905 ; 3.905 ; Rise       ; G2              ;
;  result[4] ; G2         ; 3.431 ; 3.431 ; Rise       ; G2              ;
;  result[5] ; G2         ; 3.424 ; 3.424 ; Rise       ; G2              ;
;  result[6] ; G2         ; 3.560 ; 3.560 ; Rise       ; G2              ;
;  result[7] ; G2         ; 3.414 ; 3.414 ; Rise       ; G2              ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G          ; G        ; 155      ; 0        ; 0        ; 0        ;
; G          ; G2       ; 24       ; 0        ; 0        ; 0        ;
; G2         ; G2       ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G          ; G        ; 155      ; 0        ; 0        ; 0        ;
; G          ; G2       ; 24       ; 0        ; 0        ; 0        ;
; G2         ; G2       ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 16 13:36:17 2020
Info: Command: quartus_sta DMKR -c DMKR
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DMKR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name G G
    Info (332105): create_clock -period 1.000 -name G2 G2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.841       -11.789 G2 
    Info (332119):    -1.683       -14.524 G 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 G 
    Info (332119):     0.562         0.000 G2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 G2 
    Info (332119):    -1.380       -12.380 G 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.272        -0.896 G2 
    Info (332119):    -0.223        -0.957 G 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 G 
    Info (332119):     0.263         0.000 G2 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 G2 
    Info (332119):    -1.380       -12.380 G 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4531 megabytes
    Info: Processing ended: Wed Dec 16 13:36:18 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


