Introdução
    Introdução
        Necessidade de maior desempenho
        Limites físicos e da Lei de Moore
    Justificativa
        Instruções redundantes
        Possibilidade de otimização dinâmica de código - DTM
    Problema
        Métricas para avaliar qualidade chip
        Verificar se DTM é uma solução viável
    Objetivos
        Implementar DTM em HDL
        Gravar em FPGA
        Testar e analisar desempenho
    Estrutura da tese

Metodologia
    Escolher arquitetura
        Java vs RISC
    Revisão literatura
        DTM - Tese Amarildo
        Tecnologias
            LEON3
            Altera
    Implementação
        Estudo e adaptação para SPARC
        Repetir Metodologia:Literatura:Tecnologias ???? - Discutir com o Bruno qual a configuração do processador
    Testes e análise
        Chu - repetir Introducao:Problema - Perguntar Bruno qual benchmark (SPECInt95 (impacto direto)? SPECFp95 (impacto indireto)?)
                                          - Texto explicando cada medição fica aqui mesmo?

Fundamentação Teórica
    DTM (Técnica a ser estudada e testada)
        Introdução
        Identificação e memorização
        Reuso
        Construção do algoritmo em hardware
    Arquitetura utilizada:
        Leon3 / GRLIB
        SPARC
    Tecnologias utilizadas:
        FPGA
        VHDL


Trabalhos posteriores:
    Testar DTM especulativo
    Incorporar LOAD e STORE nos traces, controle parecido com o da cache
    Incorporar instruções de PF? somente em Memo_Table_G ? Gabbay diz ter pouco reuso, mas pode ter sido só naquele benchmark