,src,lang,text
0,"











OpenTitan: Google legt Sicherheitschip mit RISC-V-Technik offen
Googles ""Titan""-Chips als Roots of Trust für Cloud-Server und Pixel-Smartphones bekommen einen offengelegten Nachfolger.
05 Nov 2019, 15:00 by Christof Windeck
Seit einigen Jahren nutzt Google die selbst entwickelten ""Titan""-Chips als Hardware-Vertrauensanker (Root of Trust, RoT) in den hauseigenen Cloud-Servern, in Chromebooks und in den Smartphones Pixel 3 und 4. Zukünftige ""OpenTitan""-Chips mit RISC-V-Mikrocontroller entwickelt Google nun in einer offenen Partnerschaft mit Organisationen und Firmen wie lowRISC, Western Digital (WD), Giesecke & Devrient (G&D), Nuvoton und der RISC-V-Arbeitsgruppe der ETH Zürich.
OpenTitan-Chips sollen zuerst in Googles Cloud-Servern zum Einsatz kommen. Cloud-Kunden von Google können das Design der OpenTitan-Chips selbst verifizieren; letztlich müssen sie nur noch dem Auftragsfertiger vertrauen, der die physischen Silizium-Dies produziert. Damit will Google das Vertrauen seiner Kunden stärken. Es ist ausdrücklich erwünscht, dass auch andere Firmen OpenTitan für eigene Zwecke anpassen und nutzen. WD etwa plant den Einsatz der Sicherheitschips in künftigen Speichersystemen.
Titan-Konkurrenz


OpenTitan soll komplett offengelegt sein bis auf die Fertigung des physischen Chips.(Bild: Google)

Laut Google gibt es auf dem Markt keine Sicherheitschips mit dem gewünschten Funktionsumfang. Titan hat mehrere externe Schnittstellen etwa für Flash-Speicherchips und die Firmware-Chips auf PCIe-Zusatzkarten. Darüber kann Titan beispielsweise die Integrität des Server-BIOS und der Firmware von Netzwerk- und RAID-Adapterkarten prüfen. Erkennt Titan eine Manipulation, stoppt er beispielsweise den Bootvorgang.
Auch Amazon (Nitro) und Microsoft (Cerberus) entwickeln eigene Chips als Cloud-Vertrauensanker. Einige Cerberus-Spezifikationen hat Microsoft im Rahmen des Open Compute Project (OCP) veröffentlicht. Außerdem hat Microsoft die ""Pluto""-Engine für IoT-Prozessoren mit Azure-Sphere-Anbindung entwickelt. Mediatek integriert Pluto in den MT3620 mit ARM-Kernen und eingebautem WLAN-Controller.
Von solchen proprietären Chips soll sich OpenTitan durch das offene Design unterscheiden.
Mit der hochkarätig besetzten Sicherheitsabteilung Project Zero, die unter anderem an der Aufdeckung der CPU-Sicherheitslücken Spectre und Meltdown beteiligt war, bewirbt Google ebenfalls die eigene Kompetenz für Cybersicherheit. Bei Google ist aber auch das RISC-V-Mastermind David Patterson beschäftigt.
Titan-Funktionen


Auf der Hot Chips Conference 2018 hatte Google potenzielle Funktionen des OpenTitan angekündigt.(Bild: Google/Hot Chips HC31)

Der 32-Bit-Mikrocontroller des OpenTitan verwendet den RISC-V-Kern Ibex (früher Zero-riscy), der vom Pulp-Team der ETH Zürich entwickelt wurde. Er erfüllt die RISC-V-Spezifikation RV32IMC.
Die bisherigen Titan-Chips für Cloud-Server, für Chromebooks (Titan H1) und Smartphones (Titan M) arbeiten mit ARM-Rechenkernen wie dem Cortex-M3 oder dem SecurCore SC300. In diesen Titans stecken Funktionen, die man aus TPMs und SmartCard-ICs anderer Hersteller kennt: Zufallszahlengenerator und Krypto-Funktionsblöcke für AES-Verschlüsselung und digitale Signaturen mit RSA oder elliptischen Kurven (EC).
Mehrere Speicherbereiche, die sich nicht über externe Schnittstellen auslesen lassen, sind gegen Hardware-Attacken geschützt. Solche Angriffe bestehen etwa darin, die Leistungsaufnahme des Chips zu analysieren, um daraus auf interne Geheimnisse zu schließen. Oder man schleift den Chip auf, um ihn unter dem Mikroskop mit Prüfspitzen oder Lichtimpulsen zu traktieren.
Titan-Chips speichern außer einer eindeutigen ID-Nummer einen intern generierten kryptografischen Schlüssel, der den Chip niemals verlässt. Den öffentlichen Hash liest der Hersteller nach der Fertigung aus, um ihn sicher extern zu speichern. Erst dann werden die Chips zum jeweiligen Mainboard-Hersteller versandt. Nur ein einziges Mal programmierbare Register - auch One Time Programmable (OTP) oder eFuse genannt - lassen sich dazu nutzen, vertrauenswürdig geprüfte Schritte der Hardware-Fertigung zu dokumentieren. Der Rollback-Schutz verhindert mithilfe von Zeitstempeln das Laden älterer oder als unsicher markierter Firmware-Versionen. (ciw)


",de,"











OpenTitan: Google reveals security chip with RISC-V technology
Google's ""Titan"" chips as Roots of Trust for cloud servers and pixel smartphones have a revealed successor.
05 Nov 2019, 15:00 by Christof Windeck
For several years, Google has been using its self-developed ""Titan"" chips as a hardware trust anchor (RoT) in its in-house cloud servers, Chromebooks, and smartphones Pixel 3 and 4. Future ""OpenTitan"" chips with RISC Google is now developing -V microcontrollers in an open partnership with organizations and companies such as lowRISC, Western Digital (WD), Giesecke & Devrient (G & D), Nuvoton and the RISC-V working group of ETH Zurich.
OpenTitan chips will first be used in Google's cloud servers. Google's cloud customers can self-verify the design of the OpenTitan chips; ultimately, they only have to trust the contract manufacturer who produces the physical silicon dies. Google wants to strengthen the trust of its customers. It is expressly desired that other companies adapt and use OpenTitan for their own purposes. For example, WD plans to deploy the security chips in future storage systems.
Titan Competition


OpenTitan should be fully disclosed except for the production of the physical chip. (Image: Google)

According to Google, there are no security chips in the market with the desired range of functions. Titan has several external interfaces such as flash memory chips and the firmware chips on PCIe add-in cards. For example, Titan can check the integrity of the server BIOS and the firmware of network and RAID adapter cards. If Titan detects a manipulation, he stops, for example, the boot process.
Amazon (Nitro) and Microsoft (Cerberus) are also developing their own chips as cloud trust anchors. Microsoft has released several Cerberus specifications under the Open Compute Project (OCP). In addition, Microsoft has developed the ""Pluto"" engine for IoT processors with Azure Sphere connectivity. Mediatek integrates Pluto into the MT3620 with ARM cores and built-in WLAN controller.
Of such proprietary chips OpenTitan should be distinguished by the open design.
With the high-profile security department Project Zero, which was involved among other things in the uncovering of the CPU security gaps Specter and Meltdown, Google also advertises its own authority for Cybersicherheit. Google also uses RISC-V mastermind David Patterson.
Titan features


At the Hot Chips Conference 2018 Google had announced potential features of the OpenTitan. (Image: Google / Hot Chips HC31)

The OpenTitan's 32-bit microcontroller uses the RISC-V core Ibex (formerly zero-risk) developed by the Pulp Team at ETH Zurich. It complies with the RISC-V specification RV32IMC.
The previous Titan chips for cloud servers, Chromebooks (Titan H1) and smartphones (Titan M) work with ARM cores like the Cortex-M3 or the SecurCore SC300. These Titans include features familiar from other manufacturers' TPMs and SmartCard ICs: random number generator and cryptographic function blocks for AES encryption and digital signatures with RSA or elliptic curves (EC).
Multiple memory areas that can not be read via external interfaces are protected against hardware attacks. Such attacks consist, for example, in analyzing the power consumption of the chip in order to deduce internal secrets from it. Or one grinds up the chip in order to treat it under the microscope with test probes or light impulses.
Titan chips store an internally generated cryptographic key, which never leaves the chip, except for a unique ID number. The manufacturer reads the public hash after production in order to securely save it externally. Only then will the chips be shipped to the respective motherboard manufacturer. One-time programmable registers - also called One Time Programmable (OTP) or eFuse - can be used to document trusted hardware manufacturing steps. Rollback protection prevents the loading of older or unsafe firmware versions by using timestamps. (Ciw)


"
