Classic Timing Analyzer report for Lab5
Mon Nov 25 17:42:17 2019
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clock'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                   ;
+------------------------------+-------+---------------+----------------------------------+---------------------+--------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                ; To                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------+--------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.826 ns                         ; ALUop[0]            ; Alu:Alu1|AO[5]     ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.547 ns                         ; Reg:Reg1|DataOut[0] ; Register_out[0]    ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -3.822 ns                        ; BS[1]               ; Mux:Mux1|muxOut[2] ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A   ; None          ; 158.60 MHz ( period = 6.305 ns ) ; Alu:Alu1|A[1]       ; Alu:Alu1|AO[6]     ; clock      ; clock    ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                     ;                    ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------+--------------------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 158.60 MHz ( period = 6.305 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 6.066 ns                ;
; N/A                                     ; 165.45 MHz ( period = 6.044 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.805 ns                ;
; N/A                                     ; 165.45 MHz ( period = 6.044 ns )                    ; Alu:Alu1|A[6]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.805 ns                ;
; N/A                                     ; 165.59 MHz ( period = 6.039 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.800 ns                ;
; N/A                                     ; 165.78 MHz ( period = 6.032 ns )                    ; Alu:Alu1|A[5]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.793 ns                ;
; N/A                                     ; 165.84 MHz ( period = 6.030 ns )                    ; Alu:Alu1|A[4]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.791 ns                ;
; N/A                                     ; 165.86 MHz ( period = 6.029 ns )                    ; Alu:Alu1|A[3]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 5.790 ns                ;
; N/A                                     ; 166.86 MHz ( period = 5.993 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 5.757 ns                ;
; N/A                                     ; 167.67 MHz ( period = 5.964 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 5.728 ns                ;
; N/A                                     ; 167.67 MHz ( period = 5.964 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.725 ns                ;
; N/A                                     ; 167.87 MHz ( period = 5.957 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 5.721 ns                ;
; N/A                                     ; 167.87 MHz ( period = 5.957 ns )                    ; Alu:Alu1|A[7]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.718 ns                ;
; N/A                                     ; 168.21 MHz ( period = 5.945 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.709 ns                ;
; N/A                                     ; 168.35 MHz ( period = 5.940 ns )                    ; Alu:Alu1|A[1]              ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 5.704 ns                ;
; N/A                                     ; 174.46 MHz ( period = 5.732 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 5.496 ns                ;
; N/A                                     ; 174.61 MHz ( period = 5.727 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 5.491 ns                ;
; N/A                                     ; 174.92 MHz ( period = 5.717 ns )                    ; Alu:Alu1|A[3]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 5.481 ns                ;
; N/A                                     ; 175.35 MHz ( period = 5.703 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 175.35 MHz ( period = 5.703 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.464 ns                ;
; N/A                                     ; 175.35 MHz ( period = 5.703 ns )                    ; Alu:Alu1|A[6]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.464 ns                ;
; N/A                                     ; 175.50 MHz ( period = 5.698 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 5.462 ns                ;
; N/A                                     ; 175.50 MHz ( period = 5.698 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.459 ns                ;
; N/A                                     ; 175.53 MHz ( period = 5.697 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[0]             ; clock      ; clock    ; None                        ; None                      ; 5.461 ns                ;
; N/A                                     ; 175.56 MHz ( period = 5.696 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 5.460 ns                ;
; N/A                                     ; 175.72 MHz ( period = 5.691 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 5.455 ns                ;
; N/A                                     ; 175.72 MHz ( period = 5.691 ns )                    ; Alu:Alu1|A[5]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.452 ns                ;
; N/A                                     ; 175.78 MHz ( period = 5.689 ns )                    ; Alu:Alu1|A[4]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 5.453 ns                ;
; N/A                                     ; 175.78 MHz ( period = 5.689 ns )                    ; Alu:Alu1|A[4]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.450 ns                ;
; N/A                                     ; 175.81 MHz ( period = 5.688 ns )                    ; Alu:Alu1|A[3]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 5.452 ns                ;
; N/A                                     ; 175.81 MHz ( period = 5.688 ns )                    ; Alu:Alu1|A[3]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 5.449 ns                ;
; N/A                                     ; 175.93 MHz ( period = 5.684 ns )                    ; Alu:Alu1|A[2]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.448 ns                ;
; N/A                                     ; 176.09 MHz ( period = 5.679 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.443 ns                ;
; N/A                                     ; 176.24 MHz ( period = 5.674 ns )                    ; Alu:Alu1|A[0]              ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 5.438 ns                ;
; N/A                                     ; 176.30 MHz ( period = 5.672 ns )                    ; Alu:Alu1|A[5]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.436 ns                ;
; N/A                                     ; 176.37 MHz ( period = 5.670 ns )                    ; Alu:Alu1|A[4]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.434 ns                ;
; N/A                                     ; 176.40 MHz ( period = 5.669 ns )                    ; Alu:Alu1|A[3]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 5.433 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[3]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[4]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[5]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 193.76 MHz ( period = 5.161 ns )                    ; Alu:Alu1|B[6]              ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 4.988 ns                ;
; N/A                                     ; 206.23 MHz ( period = 4.849 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 206.23 MHz ( period = 4.849 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 206.23 MHz ( period = 4.849 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 206.23 MHz ( period = 4.849 ns )                    ; Alu:Alu1|B[3]              ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 4.679 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[3]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[4]              ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.650 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[3]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[4]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[5]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[6]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.47 MHz ( period = 4.820 ns )                    ; Alu:Alu1|B[7]              ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 4.647 ns                ;
; N/A                                     ; 207.51 MHz ( period = 4.819 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[0]             ; clock      ; clock    ; None                        ; None                      ; 4.649 ns                ;
; N/A                                     ; 207.77 MHz ( period = 4.813 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 4.643 ns                ;
; N/A                                     ; 207.77 MHz ( period = 4.813 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 4.643 ns                ;
; N/A                                     ; 207.77 MHz ( period = 4.813 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 4.643 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[2]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[3]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[4]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.29 MHz ( period = 4.801 ns )                    ; Alu:Alu1|B[5]              ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 208.51 MHz ( period = 4.796 ns )                    ; Alu:Alu1|B[0]              ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 208.51 MHz ( period = 4.796 ns )                    ; Alu:Alu1|B[1]              ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 227.95 MHz ( period = 4.387 ns )                    ; Alu:Alu1|B[3]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.151 ns                ;
; N/A                                     ; 231.54 MHz ( period = 4.319 ns )                    ; Alu:Alu1|B[3]~_Duplicate_1 ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 4.083 ns                ;
; N/A                                     ; 233.70 MHz ( period = 4.279 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 4.040 ns                ;
; N/A                                     ; 237.47 MHz ( period = 4.211 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 3.972 ns                ;
; N/A                                     ; 239.92 MHz ( period = 4.168 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 3.929 ns                ;
; N/A                                     ; 242.54 MHz ( period = 4.123 ns )                    ; Reg:Reg1|R~114             ; Reg:Reg1|DataOut[1]        ; clock      ; clock    ; None                        ; None                      ; 3.888 ns                ;
; N/A                                     ; 243.25 MHz ( period = 4.111 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 3.872 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 3.861 ns                ;
; N/A                                     ; 244.56 MHz ( period = 4.089 ns )                    ; Alu:Alu1|B[5]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 3.850 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; Alu:Alu1|B[5]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 3.808 ns                ;
; N/A                                     ; 247.34 MHz ( period = 4.043 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 3.804 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 3.779 ns                ;
; N/A                                     ; 250.19 MHz ( period = 3.997 ns )                    ; Alu:Alu1|B[3]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 3.758 ns                ;
; N/A                                     ; 252.46 MHz ( period = 3.961 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 3.722 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 3.668 ns                ;
; N/A                                     ; 256.74 MHz ( period = 3.895 ns )                    ; Reg:Reg1|R~44              ; Reg:Reg1|DataOut[6]        ; clock      ; clock    ; None                        ; None                      ; 3.658 ns                ;
; N/A                                     ; 257.14 MHz ( period = 3.889 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 3.647 ns                ;
; N/A                                     ; 258.20 MHz ( period = 3.873 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 3.634 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 3.611 ns                ;
; N/A                                     ; 264.69 MHz ( period = 3.778 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 3.536 ns                ;
; N/A                                     ; 264.83 MHz ( period = 3.776 ns )                    ; Reg:Reg1|R~126             ; Reg:Reg1|DataOut[7]        ; clock      ; clock    ; None                        ; None                      ; 3.542 ns                ;
; N/A                                     ; 265.11 MHz ( period = 3.772 ns )                    ; Alu:Alu1|B[5]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 265.53 MHz ( period = 3.766 ns )                    ; Alu:Alu1|B[3]~_Duplicate_1 ; Alu:Alu1|AO[3]             ; clock      ; clock    ; None                        ; None                      ; 3.530 ns                ;
; N/A                                     ; 268.74 MHz ( period = 3.721 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 3.479 ns                ;
; N/A                                     ; 268.89 MHz ( period = 3.719 ns )                    ; Alu:Alu1|B[3]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 3.480 ns                ;
; N/A                                     ; 271.59 MHz ( period = 3.682 ns )                    ; Alu:Alu1|AO[3]             ; Mux:Mux1|muxOut[3]         ; clock      ; clock    ; None                        ; None                      ; 3.440 ns                ;
; N/A                                     ; 276.47 MHz ( period = 3.617 ns )                    ; Reg:Reg1|R~112             ; Reg:Reg1|DataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 3.382 ns                ;
; N/A                                     ; 276.93 MHz ( period = 3.611 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 3.369 ns                ;
; N/A                                     ; 278.94 MHz ( period = 3.585 ns )                    ; Reg:Reg1|R~46              ; Reg:Reg1|DataOut[7]        ; clock      ; clock    ; None                        ; None                      ; 3.348 ns                ;
; N/A                                     ; 280.82 MHz ( period = 3.561 ns )                    ; Reg:Reg1|R~40              ; Reg:Reg1|DataOut[4]        ; clock      ; clock    ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 280.98 MHz ( period = 3.559 ns )                    ; Alu:Alu1|B[4]~_Duplicate_1 ; Alu:Alu1|AO[5]             ; clock      ; clock    ; None                        ; None                      ; 3.323 ns                ;
; N/A                                     ; 285.71 MHz ( period = 3.500 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 287.19 MHz ( period = 3.482 ns )                    ; Reg:Reg1|R~118             ; Reg:Reg1|DataOut[3]        ; clock      ; clock    ; None                        ; None                      ; 3.247 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[0]         ; Alu:Alu1|B[0]              ; clock      ; clock    ; None                        ; None                      ; 3.341 ns                ;
; N/A                                     ; 289.10 MHz ( period = 3.459 ns )                    ; Reg:Reg1|R~122             ; Reg:Reg1|DataOut[5]        ; clock      ; clock    ; None                        ; None                      ; 3.225 ns                ;
; N/A                                     ; 290.02 MHz ( period = 3.448 ns )                    ; Alu:Alu1|B[0]~_Duplicate_1 ; Alu:Alu1|AO[0]             ; clock      ; clock    ; None                        ; None                      ; 3.209 ns                ;
; N/A                                     ; 290.44 MHz ( period = 3.443 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 291.04 MHz ( period = 3.436 ns )                    ; Alu:Alu1|B[2]~_Duplicate_1 ; Alu:Alu1|AO[2]             ; clock      ; clock    ; None                        ; None                      ; 3.197 ns                ;
; N/A                                     ; 292.14 MHz ( period = 3.423 ns )                    ; Reg:Reg1|R~42              ; Reg:Reg1|DataOut[5]        ; clock      ; clock    ; None                        ; None                      ; 3.186 ns                ;
; N/A                                     ; 292.83 MHz ( period = 3.415 ns )                    ; Reg:Reg1|DataOut[3]        ; Mux:Mux1|muxOut[3]         ; clock      ; clock    ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 293.26 MHz ( period = 3.410 ns )                    ; Alu:Alu1|B[1]~_Duplicate_1 ; Alu:Alu1|AO[1]             ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 293.43 MHz ( period = 3.408 ns )                    ; Reg:Reg1|R~124             ; Reg:Reg1|DataOut[6]        ; clock      ; clock    ; None                        ; None                      ; 3.174 ns                ;
; N/A                                     ; 296.56 MHz ( period = 3.372 ns )                    ; Reg:Reg1|R~28              ; Reg:Reg1|DataOut[6]        ; clock      ; clock    ; None                        ; None                      ; 3.135 ns                ;
; N/A                                     ; 301.20 MHz ( period = 3.320 ns )                    ; Reg:Reg1|R~82              ; Reg:Reg1|DataOut[1]        ; clock      ; clock    ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; 307.41 MHz ( period = 3.253 ns )                    ; Reg:Reg1|DataOut[2]        ; Mux:Mux1|muxOut[2]         ; clock      ; clock    ; None                        ; None                      ; 2.998 ns                ;
; N/A                                     ; 311.14 MHz ( period = 3.214 ns )                    ; Reg:Reg1|R~116             ; Reg:Reg1|DataOut[2]        ; clock      ; clock    ; None                        ; None                      ; 2.979 ns                ;
; N/A                                     ; 311.72 MHz ( period = 3.208 ns )                    ; Reg:Reg1|R~94              ; Reg:Reg1|DataOut[7]        ; clock      ; clock    ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 315.56 MHz ( period = 3.169 ns )                    ; Alu:Alu1|B[4]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 2.930 ns                ;
; N/A                                     ; 319.08 MHz ( period = 3.134 ns )                    ; Alu:Alu1|B[4]~_Duplicate_1 ; Alu:Alu1|AO[4]             ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 322.48 MHz ( period = 3.101 ns )                    ; Reg:Reg1|R~128             ; Reg:Reg1|DataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 2.865 ns                ;
; N/A                                     ; 327.01 MHz ( period = 3.058 ns )                    ; Reg:Reg1|R~30              ; Reg:Reg1|DataOut[7]        ; clock      ; clock    ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 327.76 MHz ( period = 3.051 ns )                    ; Reg:Reg1|R~80              ; Reg:Reg1|DataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 327.76 MHz ( period = 3.051 ns )                    ; Alu:Alu1|B[6]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 2.812 ns                ;
; N/A                                     ; 328.95 MHz ( period = 3.040 ns )                    ; Reg:Reg1|R~120             ; Reg:Reg1|DataOut[4]        ; clock      ; clock    ; None                        ; None                      ; 2.806 ns                ;
; N/A                                     ; 331.67 MHz ( period = 3.015 ns )                    ; Alu:Alu1|AO[7]             ; Mux:Mux1|muxOut[7]         ; clock      ; clock    ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 332.01 MHz ( period = 3.012 ns )                    ; Reg:Reg1|DataOut[1]        ; Mux:Mux1|muxOut[1]         ; clock      ; clock    ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 332.78 MHz ( period = 3.005 ns )                    ; Reg:Reg1|R~24              ; Reg:Reg1|DataOut[4]        ; clock      ; clock    ; None                        ; None                      ; 2.768 ns                ;
; N/A                                     ; 339.67 MHz ( period = 2.944 ns )                    ; Alu:Alu1|AO[5]             ; Mux:Mux1|muxOut[5]         ; clock      ; clock    ; None                        ; None                      ; 2.716 ns                ;
; N/A                                     ; 342.94 MHz ( period = 2.916 ns )                    ; Reg:Reg1|R~86              ; Reg:Reg1|DataOut[3]        ; clock      ; clock    ; None                        ; None                      ; 2.681 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; Reg:Reg1|R~108             ; Reg:Reg1|DataOut[6]        ; clock      ; clock    ; None                        ; None                      ; 2.673 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[6]         ; Alu:Alu1|B[6]              ; clock      ; clock    ; None                        ; None                      ; 2.787 ns                ;
; N/A                                     ; 344.47 MHz ( period = 2.903 ns )                    ; Mux:Mux1|muxOut[0]         ; Alu:Alu1|B[0]~_Duplicate_1 ; clock      ; clock    ; None                        ; None                      ; 2.667 ns                ;
; N/A                                     ; 344.47 MHz ( period = 2.903 ns )                    ; Reg:Reg1|R~26              ; Reg:Reg1|DataOut[5]        ; clock      ; clock    ; None                        ; None                      ; 2.666 ns                ;
; N/A                                     ; 345.90 MHz ( period = 2.891 ns )                    ; Reg:Reg1|R~90              ; Reg:Reg1|DataOut[5]        ; clock      ; clock    ; None                        ; None                      ; 2.657 ns                ;
; N/A                                     ; 345.90 MHz ( period = 2.891 ns )                    ; Alu:Alu1|B[4]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 2.652 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[2]         ; Alu:Alu1|B[2]              ; clock      ; clock    ; None                        ; None                      ; 2.762 ns                ;
; N/A                                     ; 347.71 MHz ( period = 2.876 ns )                    ; Mux:Mux1|muxOut[2]         ; Alu:Alu1|B[2]~_Duplicate_1 ; clock      ; clock    ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; 349.41 MHz ( period = 2.862 ns )                    ; Mux:Mux1|muxOut[1]         ; Alu:Alu1|B[1]~_Duplicate_1 ; clock      ; clock    ; None                        ; None                      ; 2.626 ns                ;
; N/A                                     ; 350.14 MHz ( period = 2.856 ns )                    ; Reg:Reg1|R~64              ; Reg:Reg1|DataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 2.616 ns                ;
; N/A                                     ; 350.39 MHz ( period = 2.854 ns )                    ; Reg:Reg1|DataOut[0]        ; Mux:Mux1|muxOut[0]         ; clock      ; clock    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 351.99 MHz ( period = 2.841 ns )                    ; Reg:Reg1|R~92              ; Reg:Reg1|DataOut[6]        ; clock      ; clock    ; None                        ; None                      ; 2.607 ns                ;
; N/A                                     ; 357.53 MHz ( period = 2.797 ns )                    ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~118             ; clock      ; clock    ; None                        ; None                      ; 2.570 ns                ;
; N/A                                     ; 357.65 MHz ( period = 2.796 ns )                    ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~86              ; clock      ; clock    ; None                        ; None                      ; 2.569 ns                ;
; N/A                                     ; 365.63 MHz ( period = 2.735 ns )                    ; Reg:Reg1|R~38              ; Reg:Reg1|DataOut[3]        ; clock      ; clock    ; None                        ; None                      ; 2.497 ns                ;
; N/A                                     ; 366.43 MHz ( period = 2.729 ns )                    ; Reg:Reg1|R~32              ; Reg:Reg1|DataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 2.491 ns                ;
; N/A                                     ; 370.64 MHz ( period = 2.698 ns )                    ; Reg:Reg1|R~84              ; Reg:Reg1|DataOut[2]        ; clock      ; clock    ; None                        ; None                      ; 2.463 ns                ;
; N/A                                     ; 373.55 MHz ( period = 2.677 ns )                    ; Alu:Alu1|AO[4]             ; Mux:Mux1|muxOut[4]         ; clock      ; clock    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 375.80 MHz ( period = 2.661 ns )                    ; Reg:Reg1|DataOut[6]        ; Mux:Mux1|muxOut[6]         ; clock      ; clock    ; None                        ; None                      ; 2.405 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~132             ; Reg:Reg1|DataOut[2]        ; clock      ; clock    ; None                        ; None                      ; 2.350 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Alu:Alu1|B[7]~_Duplicate_1 ; Alu:Alu1|AO[7]             ; clock      ; clock    ; None                        ; None                      ; 2.337 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Alu:Alu1|AO[1]             ; Mux:Mux1|muxOut[1]         ; clock      ; clock    ; None                        ; None                      ; 2.332 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[2]         ; Reg:Reg1|R~116             ; clock      ; clock    ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[2]         ; Reg:Reg1|R~84              ; clock      ; clock    ; None                        ; None                      ; 2.330 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[7]         ; Alu:Alu1|B[7]              ; clock      ; clock    ; None                        ; None                      ; 2.422 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Alu:Alu1|AO[2]             ; Mux:Mux1|muxOut[2]         ; clock      ; clock    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Alu:Alu1|A[6]              ; clock      ; clock    ; None                        ; None                      ; 2.312 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[4]         ; Alu:Alu1|B[4]              ; clock      ; clock    ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[5]         ; Alu:Alu1|B[5]              ; clock      ; clock    ; None                        ; None                      ; 2.415 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[2]         ; Reg:Reg1|R~132             ; clock      ; clock    ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[2]         ; Reg:Reg1|R~100             ; clock      ; clock    ; None                        ; None                      ; 2.308 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~134             ; clock      ; clock    ; None                        ; None                      ; 2.307 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~92              ; clock      ; clock    ; None                        ; None                      ; 2.306 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~124             ; clock      ; clock    ; None                        ; None                      ; 2.305 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~102             ; clock      ; clock    ; None                        ; None                      ; 2.305 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[1]         ; Alu:Alu1|B[1]              ; clock      ; clock    ; None                        ; None                      ; 2.407 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~140             ; clock      ; clock    ; None                        ; None                      ; 2.296 ns                ;
; N/A                                     ; Restricted to 216.73 MHz ( period = 4.614 ns )      ; Mux:Mux1|muxOut[3]         ; Alu:Alu1|B[3]              ; clock      ; clock    ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[0]         ; Reg:Reg1|R~96              ; clock      ; clock    ; None                        ; None                      ; 2.259 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[0]         ; Reg:Reg1|R~64              ; clock      ; clock    ; None                        ; None                      ; 2.249 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~88              ; Reg:Reg1|DataOut[4]        ; clock      ; clock    ; None                        ; None                      ; 2.237 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~36              ; Reg:Reg1|DataOut[2]        ; clock      ; clock    ; None                        ; None                      ; 2.229 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[1]         ; Reg:Reg1|R~98              ; clock      ; clock    ; None                        ; None                      ; 2.223 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~130             ; Reg:Reg1|DataOut[1]        ; clock      ; clock    ; None                        ; None                      ; 2.185 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Alu:Alu1|B[6]~_Duplicate_1 ; Alu:Alu1|AO[6]             ; clock      ; clock    ; None                        ; None                      ; 2.181 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[1]         ; Reg:Reg1|R~82              ; clock      ; clock    ; None                        ; None                      ; 2.157 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[1]         ; Reg:Reg1|R~114             ; clock      ; clock    ; None                        ; None                      ; 2.154 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Alu:Alu1|AO[0]             ; Mux:Mux1|muxOut[0]         ; clock      ; clock    ; None                        ; None                      ; 2.137 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~34              ; Reg:Reg1|DataOut[1]        ; clock      ; clock    ; None                        ; None                      ; 2.140 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[0]         ; Reg:Reg1|R~128             ; clock      ; clock    ; None                        ; None                      ; 2.099 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[1]         ; Reg:Reg1|R~66              ; clock      ; clock    ; None                        ; None                      ; 2.082 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~70              ; clock      ; clock    ; None                        ; None                      ; 2.076 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~20              ; Reg:Reg1|DataOut[2]        ; clock      ; clock    ; None                        ; None                      ; 2.057 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~78              ; Reg:Reg1|DataOut[7]        ; clock      ; clock    ; None                        ; None                      ; 2.020 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[2]         ; Alu:Alu1|A[2]              ; clock      ; clock    ; None                        ; None                      ; 2.016 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~138             ; Reg:Reg1|DataOut[5]        ; clock      ; clock    ; None                        ; None                      ; 2.016 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[5]         ; Reg:Reg1|R~42              ; clock      ; clock    ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[5]         ; Reg:Reg1|R~26              ; clock      ; clock    ; None                        ; None                      ; 2.010 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|R~72              ; Reg:Reg1|DataOut[4]        ; clock      ; clock    ; None                        ; None                      ; 2.008 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[0]         ; Reg:Reg1|R~112             ; clock      ; clock    ; None                        ; None                      ; 2.019 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[0]         ; Reg:Reg1|R~80              ; clock      ; clock    ; None                        ; None                      ; 2.019 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~76              ; clock      ; clock    ; None                        ; None                      ; 2.014 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~60              ; clock      ; clock    ; None                        ; None                      ; 2.011 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~44              ; clock      ; clock    ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[6]         ; Reg:Reg1|R~28              ; clock      ; clock    ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Reg:Reg1|DataOut[4]        ; Mux:Mux1|muxOut[4]         ; clock      ; clock    ; None                        ; None                      ; 1.982 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~22              ; clock      ; clock    ; None                        ; None                      ; 1.998 ns                ;
; N/A                                     ; Restricted to 380.08 MHz ( period = 2.631 ns )      ; Mux:Mux1|muxOut[3]         ; Reg:Reg1|R~38              ; clock      ; clock    ; None                        ; None                      ; 1.993 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                            ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From     ; To                         ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------+
; N/A                                     ; None                                                ; 8.826 ns   ; ALUop[0] ; Alu:Alu1|AO[5]             ; clock    ;
; N/A                                     ; None                                                ; 8.758 ns   ; ALUop[0] ; Alu:Alu1|AO[4]             ; clock    ;
; N/A                                     ; None                                                ; 8.436 ns   ; ALUop[0] ; Alu:Alu1|AO[7]             ; clock    ;
; N/A                                     ; None                                                ; 8.205 ns   ; ALUop[0] ; Alu:Alu1|AO[3]             ; clock    ;
; N/A                                     ; None                                                ; 8.179 ns   ; ALUop[1] ; Alu:Alu1|AO[5]             ; clock    ;
; N/A                                     ; None                                                ; 8.158 ns   ; ALUop[0] ; Alu:Alu1|AO[6]             ; clock    ;
; N/A                                     ; None                                                ; 8.111 ns   ; ALUop[1] ; Alu:Alu1|AO[4]             ; clock    ;
; N/A                                     ; None                                                ; 7.950 ns   ; ALUop[1] ; Alu:Alu1|AO[7]             ; clock    ;
; N/A                                     ; None                                                ; 7.940 ns   ; rA[1]    ; Reg:Reg1|DataOut[6]        ; clock    ;
; N/A                                     ; None                                                ; 7.918 ns   ; ALUop[1] ; Alu:Alu1|AO[3]             ; clock    ;
; N/A                                     ; None                                                ; 7.877 ns   ; rA[1]    ; Reg:Reg1|DataOut[1]        ; clock    ;
; N/A                                     ; None                                                ; 7.861 ns   ; ALUop[1] ; Alu:Alu1|AO[2]             ; clock    ;
; N/A                                     ; None                                                ; 7.773 ns   ; ALUop[1] ; Alu:Alu1|AO[1]             ; clock    ;
; N/A                                     ; None                                                ; 7.770 ns   ; rA[1]    ; Reg:Reg1|DataOut[7]        ; clock    ;
; N/A                                     ; None                                                ; 7.737 ns   ; ALUop[0] ; Alu:Alu1|AO[2]             ; clock    ;
; N/A                                     ; None                                                ; 7.672 ns   ; ALUop[1] ; Alu:Alu1|AO[6]             ; clock    ;
; N/A                                     ; None                                                ; 7.649 ns   ; ALUop[0] ; Alu:Alu1|AO[1]             ; clock    ;
; N/A                                     ; None                                                ; 7.610 ns   ; rA[1]    ; Reg:Reg1|DataOut[0]        ; clock    ;
; N/A                                     ; None                                                ; 7.572 ns   ; rA[1]    ; Reg:Reg1|DataOut[4]        ; clock    ;
; N/A                                     ; None                                                ; 7.480 ns   ; rA[1]    ; Reg:Reg1|DataOut[3]        ; clock    ;
; N/A                                     ; None                                                ; 7.469 ns   ; rA[1]    ; Reg:Reg1|DataOut[5]        ; clock    ;
; N/A                                     ; None                                                ; 7.348 ns   ; ALUop[1] ; Alu:Alu1|AO[0]             ; clock    ;
; N/A                                     ; None                                                ; 7.224 ns   ; ALUop[0] ; Alu:Alu1|AO[0]             ; clock    ;
; N/A                                     ; None                                                ; 7.213 ns   ; rA[1]    ; Reg:Reg1|DataOut[2]        ; clock    ;
; N/A                                     ; None                                                ; 6.860 ns   ; BS[2]    ; Mux:Mux1|muxOut[3]         ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.819 ns   ; ALUop[0] ; Alu:Alu1|B[7]              ; clock    ;
; N/A                                     ; None                                                ; 6.732 ns   ; BS[0]    ; Mux:Mux1|muxOut[3]         ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.695 ns   ; WrB      ; Alu:Alu1|B[7]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.674 ns   ; ALUop[1] ; Alu:Alu1|B[7]              ; clock    ;
; N/A                                     ; None                                                ; 6.643 ns   ; rA[0]    ; Reg:Reg1|DataOut[6]        ; clock    ;
; N/A                                     ; None                                                ; 6.600 ns   ; ALUop[0] ; Alu:Alu1|B[0]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.600 ns   ; ALUop[0] ; Alu:Alu1|B[1]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.600 ns   ; ALUop[0] ; Alu:Alu1|B[2]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.600 ns   ; ALUop[0] ; Alu:Alu1|B[5]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.575 ns   ; rA[0]    ; Reg:Reg1|DataOut[1]        ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.483 ns   ; ALUop[2] ; Alu:Alu1|B[7]              ; clock    ;
; N/A                                     ; None                                                ; 6.476 ns   ; WrB      ; Alu:Alu1|B[0]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.476 ns   ; WrB      ; Alu:Alu1|B[1]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.476 ns   ; WrB      ; Alu:Alu1|B[2]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.476 ns   ; WrB      ; Alu:Alu1|B[5]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.464 ns   ; WrA      ; Alu:Alu1|B[7]              ; clock    ;
; N/A                                     ; None                                                ; 6.455 ns   ; rA[0]    ; Reg:Reg1|DataOut[7]        ; clock    ;
; N/A                                     ; None                                                ; 6.455 ns   ; ALUop[1] ; Alu:Alu1|B[0]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.455 ns   ; ALUop[1] ; Alu:Alu1|B[1]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.455 ns   ; ALUop[1] ; Alu:Alu1|B[2]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.455 ns   ; ALUop[1] ; Alu:Alu1|B[5]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~128             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~130             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~132             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~134             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~136             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~138             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~140             ; clock    ;
; N/A                                     ; None                                                ; 6.448 ns   ; wA[0]    ; Reg:Reg1|R~142             ; clock    ;
; N/A                                     ; None                                                ; 6.304 ns   ; rA[0]    ; Reg:Reg1|DataOut[0]        ; clock    ;
; N/A                                     ; None                                                ; 6.276 ns   ; rA[0]    ; Reg:Reg1|DataOut[4]        ; clock    ;
; N/A                                     ; None                                                ; 6.264 ns   ; ALUop[2] ; Alu:Alu1|B[0]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.264 ns   ; ALUop[2] ; Alu:Alu1|B[1]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.264 ns   ; ALUop[2] ; Alu:Alu1|B[2]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.264 ns   ; ALUop[2] ; Alu:Alu1|B[5]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.245 ns   ; WrA      ; Alu:Alu1|B[0]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.245 ns   ; WrA      ; Alu:Alu1|B[1]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.245 ns   ; WrA      ; Alu:Alu1|B[2]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.245 ns   ; WrA      ; Alu:Alu1|B[5]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~80              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~82              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~84              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~86              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~88              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~90              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~92              ; clock    ;
; N/A                                     ; None                                                ; 6.214 ns   ; wA[0]    ; Reg:Reg1|R~94              ; clock    ;
; N/A                                     ; None                                                ; 6.191 ns   ; wA[0]    ; Reg:Reg1|R~100             ; clock    ;
; N/A                                     ; None                                                ; 6.191 ns   ; wA[0]    ; Reg:Reg1|R~102             ; clock    ;
; N/A                                     ; None                                                ; 6.191 ns   ; wA[0]    ; Reg:Reg1|R~110             ; clock    ;
; N/A                                     ; None                                                ; 6.173 ns   ; rA[0]    ; Reg:Reg1|DataOut[5]        ; clock    ;
; N/A                                     ; None                                                ; 6.157 ns   ; rA[0]    ; Reg:Reg1|DataOut[3]        ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~64              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~66              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~68              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~70              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~72              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~74              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~76              ; clock    ;
; N/A                                     ; None                                                ; 6.113 ns   ; wA[0]    ; Reg:Reg1|R~78              ; clock    ;
; N/A                                     ; None                                                ; 6.107 ns   ; wA[0]    ; Reg:Reg1|R~56              ; clock    ;
; N/A                                     ; None                                                ; 6.107 ns   ; wA[0]    ; Reg:Reg1|R~58              ; clock    ;
; N/A                                     ; None                                                ; 6.107 ns   ; wA[0]    ; Reg:Reg1|R~60              ; clock    ;
; N/A                                     ; None                                                ; 6.107 ns   ; wA[0]    ; Reg:Reg1|R~62              ; clock    ;
; N/A                                     ; None                                                ; 6.059 ns   ; BS[2]    ; Mux:Mux1|muxOut[0]         ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~128             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~130             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~132             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~134             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~136             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~138             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~140             ; clock    ;
; N/A                                     ; None                                                ; 6.056 ns   ; wA[2]    ; Reg:Reg1|R~142             ; clock    ;
; N/A                                     ; None                                                ; 6.052 ns   ; BS[2]    ; Mux:Mux1|muxOut[1]         ; clock    ;
; N/A                                     ; None                                                ; 6.041 ns   ; ALUop[0] ; Alu:Alu1|B[3]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.041 ns   ; ALUop[0] ; Alu:Alu1|B[4]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.041 ns   ; ALUop[0] ; Alu:Alu1|B[6]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.041 ns   ; ALUop[0] ; Alu:Alu1|B[7]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[0]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[1]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[2]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[3]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[4]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[5]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[6]              ; clock    ;
; N/A                                     ; None                                                ; 6.023 ns   ; ALUop[0] ; Alu:Alu1|A[7]              ; clock    ;
; N/A                                     ; None                                                ; 5.949 ns   ; rA[0]    ; Reg:Reg1|DataOut[2]        ; clock    ;
; N/A                                     ; None                                                ; 5.917 ns   ; WrB      ; Alu:Alu1|B[3]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.917 ns   ; WrB      ; Alu:Alu1|B[4]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.917 ns   ; WrB      ; Alu:Alu1|B[6]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.917 ns   ; WrB      ; Alu:Alu1|B[7]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.905 ns   ; BS[0]    ; Mux:Mux1|muxOut[4]         ; clock    ;
; N/A                                     ; None                                                ; 5.896 ns   ; ALUop[1] ; Alu:Alu1|B[3]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.896 ns   ; ALUop[1] ; Alu:Alu1|B[4]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.896 ns   ; ALUop[1] ; Alu:Alu1|B[6]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.896 ns   ; ALUop[1] ; Alu:Alu1|B[7]~_Duplicate_1 ; clock    ;
; N/A                                     ; None                                                ; 5.873 ns   ; BS[2]    ; Mux:Mux1|muxOut[7]         ; clock    ;
; N/A                                     ; None                                                ; 5.870 ns   ; BS[2]    ; Mux:Mux1|muxOut[5]         ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~112             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~114             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~116             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~118             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~120             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~122             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~124             ; clock    ;
; N/A                                     ; None                                                ; 5.841 ns   ; wA[0]    ; Reg:Reg1|R~126             ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~16              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~18              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~20              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~22              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~24              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~26              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~28              ; clock    ;
; N/A                                     ; None                                                ; 5.830 ns   ; wA[0]    ; Reg:Reg1|R~30              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[0]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[1]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[2]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[3]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[4]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[5]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[6]              ; clock    ;
; N/A                                     ; None                                                ; 5.828 ns   ; WrA      ; Alu:Alu1|A[7]              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~80              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~82              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~84              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~86              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~88              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~90              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~92              ; clock    ;
; N/A                                     ; None                                                ; 5.823 ns   ; wA[2]    ; Reg:Reg1|R~94              ; clock    ;
; N/A                                     ; None                                                ; 5.819 ns   ; BS[2]    ; Mux:Mux1|muxOut[2]         ; clock    ;
; N/A                                     ; None                                                ; 5.809 ns   ; wA[2]    ; Reg:Reg1|R~100             ; clock    ;
; N/A                                     ; None                                                ; 5.809 ns   ; wA[2]    ; Reg:Reg1|R~102             ; clock    ;
; N/A                                     ; None                                                ; 5.809 ns   ; wA[2]    ; Reg:Reg1|R~110             ; clock    ;
; N/A                                     ; None                                                ; 5.802 ns   ; wA[0]    ; Reg:Reg1|R~96              ; clock    ;
; N/A                                     ; None                                                ; 5.802 ns   ; wA[0]    ; Reg:Reg1|R~98              ; clock    ;
; N/A                                     ; None                                                ; 5.802 ns   ; wA[0]    ; Reg:Reg1|R~104             ; clock    ;
; N/A                                     ; None                                                ; 5.802 ns   ; wA[0]    ; Reg:Reg1|R~106             ; clock    ;
; N/A                                     ; None                                                ; 5.802 ns   ; wA[0]    ; Reg:Reg1|R~108             ; clock    ;
; N/A                                     ; None                                                ; 5.786 ns   ; wA[0]    ; Reg:Reg1|R~32              ; clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;          ;                            ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+----------+----------------------------+----------+


+--------------------------------------------------------------------------------------------------+
; tco                                                                                              ;
+-------+--------------+------------+----------------------------+--------------------+------------+
; Slack ; Required tco ; Actual tco ; From                       ; To                 ; From Clock ;
+-------+--------------+------------+----------------------------+--------------------+------------+
; N/A   ; None         ; 9.547 ns   ; Reg:Reg1|DataOut[0]        ; Register_out[0]    ; clock      ;
; N/A   ; None         ; 9.139 ns   ; Mux:Mux1|muxOut[3]         ; Multiplexer_out[3] ; clock      ;
; N/A   ; None         ; 8.934 ns   ; Alu:Alu1|AO[3]             ; out[3]             ; clock      ;
; N/A   ; None         ; 8.792 ns   ; Alu:Alu1|B[4]~_Duplicate_1 ; B_out[4]           ; clock      ;
; N/A   ; None         ; 8.733 ns   ; Alu:Alu1|B[0]~_Duplicate_1 ; B_out[0]           ; clock      ;
; N/A   ; None         ; 8.633 ns   ; Alu:Alu1|AO[0]             ; out[0]             ; clock      ;
; N/A   ; None         ; 8.591 ns   ; Alu:Alu1|A[4]              ; A_out[4]           ; clock      ;
; N/A   ; None         ; 8.511 ns   ; Alu:Alu1|AO[7]             ; out[7]             ; clock      ;
; N/A   ; None         ; 8.483 ns   ; Alu:Alu1|A[7]              ; A_out[7]           ; clock      ;
; N/A   ; None         ; 8.480 ns   ; Alu:Alu1|AO[6]             ; out[6]             ; clock      ;
; N/A   ; None         ; 8.448 ns   ; Alu:Alu1|A[2]              ; A_out[2]           ; clock      ;
; N/A   ; None         ; 8.415 ns   ; Alu:Alu1|A[1]              ; A_out[1]           ; clock      ;
; N/A   ; None         ; 8.276 ns   ; Reg:Reg1|DataOut[1]        ; Register_out[1]    ; clock      ;
; N/A   ; None         ; 8.209 ns   ; Mux:Mux1|muxOut[0]         ; Multiplexer_out[0] ; clock      ;
; N/A   ; None         ; 8.169 ns   ; Alu:Alu1|A[3]              ; A_out[3]           ; clock      ;
; N/A   ; None         ; 8.158 ns   ; Alu:Alu1|AO[4]             ; out[4]             ; clock      ;
; N/A   ; None         ; 8.149 ns   ; Alu:Alu1|B[3]~_Duplicate_1 ; B_out[3]           ; clock      ;
; N/A   ; None         ; 8.137 ns   ; Alu:Alu1|AO[5]             ; out[5]             ; clock      ;
; N/A   ; None         ; 8.135 ns   ; Mux:Mux1|muxOut[2]         ; Multiplexer_out[2] ; clock      ;
; N/A   ; None         ; 8.101 ns   ; Alu:Alu1|A[0]              ; A_out[0]           ; clock      ;
; N/A   ; None         ; 8.080 ns   ; Alu:Alu1|AO[2]             ; out[2]             ; clock      ;
; N/A   ; None         ; 7.931 ns   ; Alu:Alu1|B[5]~_Duplicate_1 ; B_out[5]           ; clock      ;
; N/A   ; None         ; 7.918 ns   ; Mux:Mux1|muxOut[6]         ; Multiplexer_out[6] ; clock      ;
; N/A   ; None         ; 7.909 ns   ; Alu:Alu1|A[5]              ; A_out[5]           ; clock      ;
; N/A   ; None         ; 7.908 ns   ; Reg:Reg1|DataOut[3]        ; Register_out[3]    ; clock      ;
; N/A   ; None         ; 7.900 ns   ; Reg:Reg1|DataOut[7]        ; Register_out[7]    ; clock      ;
; N/A   ; None         ; 7.859 ns   ; Alu:Alu1|B[1]~_Duplicate_1 ; B_out[1]           ; clock      ;
; N/A   ; None         ; 7.851 ns   ; Alu:Alu1|B[2]~_Duplicate_1 ; B_out[2]           ; clock      ;
; N/A   ; None         ; 7.845 ns   ; Alu:Alu1|B[6]~_Duplicate_1 ; B_out[6]           ; clock      ;
; N/A   ; None         ; 7.821 ns   ; Mux:Mux1|muxOut[1]         ; Multiplexer_out[1] ; clock      ;
; N/A   ; None         ; 7.817 ns   ; Alu:Alu1|A[6]              ; A_out[6]           ; clock      ;
; N/A   ; None         ; 7.792 ns   ; Reg:Reg1|DataOut[2]        ; Register_out[2]    ; clock      ;
; N/A   ; None         ; 7.599 ns   ; Alu:Alu1|AO[1]             ; out[1]             ; clock      ;
; N/A   ; None         ; 7.564 ns   ; Alu:Alu1|B[7]~_Duplicate_1 ; B_out[7]           ; clock      ;
; N/A   ; None         ; 7.522 ns   ; Mux:Mux1|muxOut[7]         ; Multiplexer_out[7] ; clock      ;
; N/A   ; None         ; 7.507 ns   ; Reg:Reg1|DataOut[4]        ; Register_out[4]    ; clock      ;
; N/A   ; None         ; 6.986 ns   ; Mux:Mux1|muxOut[4]         ; Multiplexer_out[4] ; clock      ;
; N/A   ; None         ; 6.975 ns   ; Reg:Reg1|DataOut[5]        ; Register_out[5]    ; clock      ;
; N/A   ; None         ; 6.971 ns   ; Mux:Mux1|muxOut[5]         ; Multiplexer_out[5] ; clock      ;
; N/A   ; None         ; 6.948 ns   ; Reg:Reg1|DataOut[6]        ; Register_out[6]    ; clock      ;
+-------+--------------+------------+----------------------------+--------------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From     ; To                  ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+
; N/A                                     ; None                                                ; -3.822 ns ; BS[1]    ; Mux:Mux1|muxOut[0]  ; clock    ;
; N/A                                     ; None                                                ; -3.822 ns ; BS[1]    ; Mux:Mux1|muxOut[2]  ; clock    ;
; N/A                                     ; None                                                ; -3.965 ns ; BS[1]    ; Mux:Mux1|muxOut[6]  ; clock    ;
; N/A                                     ; None                                                ; -3.967 ns ; rW       ; Reg:Reg1|DataOut[4] ; clock    ;
; N/A                                     ; None                                                ; -3.967 ns ; rW       ; Reg:Reg1|DataOut[5] ; clock    ;
; N/A                                     ; None                                                ; -3.967 ns ; rW       ; Reg:Reg1|DataOut[6] ; clock    ;
; N/A                                     ; None                                                ; -3.967 ns ; rW       ; Reg:Reg1|DataOut[7] ; clock    ;
; N/A                                     ; None                                                ; -3.974 ns ; BS[1]    ; Mux:Mux1|muxOut[3]  ; clock    ;
; N/A                                     ; None                                                ; -4.044 ns ; rW       ; Reg:Reg1|DataOut[0] ; clock    ;
; N/A                                     ; None                                                ; -4.044 ns ; rW       ; Reg:Reg1|DataOut[1] ; clock    ;
; N/A                                     ; None                                                ; -4.044 ns ; rW       ; Reg:Reg1|DataOut[2] ; clock    ;
; N/A                                     ; None                                                ; -4.044 ns ; rW       ; Reg:Reg1|DataOut[3] ; clock    ;
; N/A                                     ; None                                                ; -4.059 ns ; BS[1]    ; Mux:Mux1|muxOut[1]  ; clock    ;
; N/A                                     ; None                                                ; -4.105 ns ; BS[1]    ; Mux:Mux1|muxOut[4]  ; clock    ;
; N/A                                     ; None                                                ; -4.105 ns ; BS[1]    ; Mux:Mux1|muxOut[7]  ; clock    ;
; N/A                                     ; None                                                ; -4.106 ns ; BS[1]    ; Mux:Mux1|muxOut[5]  ; clock    ;
; N/A                                     ; None                                                ; -4.150 ns ; rA[2]    ; Reg:Reg1|DataOut[7] ; clock    ;
; N/A                                     ; None                                                ; -4.151 ns ; rA[0]    ; Reg:Reg1|DataOut[4] ; clock    ;
; N/A                                     ; None                                                ; -4.151 ns ; rA[2]    ; Reg:Reg1|DataOut[5] ; clock    ;
; N/A                                     ; None                                                ; -4.151 ns ; rA[2]    ; Reg:Reg1|DataOut[6] ; clock    ;
; N/A                                     ; None                                                ; -4.232 ns ; BS[0]    ; Mux:Mux1|muxOut[4]  ; clock    ;
; N/A                                     ; None                                                ; -4.232 ns ; BS[0]    ; Mux:Mux1|muxOut[7]  ; clock    ;
; N/A                                     ; None                                                ; -4.233 ns ; BS[0]    ; Mux:Mux1|muxOut[5]  ; clock    ;
; N/A                                     ; None                                                ; -4.355 ns ; BS[0]    ; Mux:Mux1|muxOut[0]  ; clock    ;
; N/A                                     ; None                                                ; -4.357 ns ; BS[0]    ; Mux:Mux1|muxOut[2]  ; clock    ;
; N/A                                     ; None                                                ; -4.358 ns ; BS[0]    ; Mux:Mux1|muxOut[1]  ; clock    ;
; N/A                                     ; None                                                ; -4.358 ns ; BS[0]    ; Mux:Mux1|muxOut[3]  ; clock    ;
; N/A                                     ; None                                                ; -4.475 ns ; ALUop[2] ; Alu:Alu1|AO[7]      ; clock    ;
; N/A                                     ; None                                                ; -4.498 ns ; rA[0]    ; Reg:Reg1|DataOut[5] ; clock    ;
; N/A                                     ; None                                                ; -4.507 ns ; rA[2]    ; Reg:Reg1|DataOut[4] ; clock    ;
; N/A                                     ; None                                                ; -4.522 ns ; rW       ; Reg:Reg1|R~48       ; clock    ;
; N/A                                     ; None                                                ; -4.522 ns ; rW       ; Reg:Reg1|R~50       ; clock    ;
; N/A                                     ; None                                                ; -4.522 ns ; rW       ; Reg:Reg1|R~52       ; clock    ;
; N/A                                     ; None                                                ; -4.522 ns ; rW       ; Reg:Reg1|R~54       ; clock    ;
; N/A                                     ; None                                                ; -4.545 ns ; rA[2]    ; Reg:Reg1|DataOut[0] ; clock    ;
; N/A                                     ; None                                                ; -4.545 ns ; rA[2]    ; Reg:Reg1|DataOut[1] ; clock    ;
; N/A                                     ; None                                                ; -4.545 ns ; rA[2]    ; Reg:Reg1|DataOut[2] ; clock    ;
; N/A                                     ; None                                                ; -4.546 ns ; rA[2]    ; Reg:Reg1|DataOut[3] ; clock    ;
; N/A                                     ; None                                                ; -4.596 ns ; wA[1]    ; Reg:Reg1|R~48       ; clock    ;
; N/A                                     ; None                                                ; -4.596 ns ; wA[1]    ; Reg:Reg1|R~50       ; clock    ;
; N/A                                     ; None                                                ; -4.596 ns ; wA[1]    ; Reg:Reg1|R~52       ; clock    ;
; N/A                                     ; None                                                ; -4.596 ns ; wA[1]    ; Reg:Reg1|R~54       ; clock    ;
; N/A                                     ; None                                                ; -4.664 ns ; rA[0]    ; Reg:Reg1|DataOut[1] ; clock    ;
; N/A                                     ; None                                                ; -4.667 ns ; BS[0]    ; Mux:Mux1|muxOut[6]  ; clock    ;
; N/A                                     ; None                                                ; -4.674 ns ; ALUop[2] ; Alu:Alu1|AO[6]      ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~32       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~34       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~36       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~38       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~40       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~42       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~44       ; clock    ;
; N/A                                     ; None                                                ; -4.691 ns ; rW       ; Reg:Reg1|R~46       ; clock    ;
; N/A                                     ; None                                                ; -4.712 ns ; rW       ; Reg:Reg1|R~96       ; clock    ;
; N/A                                     ; None                                                ; -4.712 ns ; rW       ; Reg:Reg1|R~98       ; clock    ;
; N/A                                     ; None                                                ; -4.712 ns ; rW       ; Reg:Reg1|R~104      ; clock    ;
; N/A                                     ; None                                                ; -4.712 ns ; rW       ; Reg:Reg1|R~106      ; clock    ;
; N/A                                     ; None                                                ; -4.712 ns ; rW       ; Reg:Reg1|R~108      ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~32       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~34       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~36       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~38       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~40       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~42       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~44       ; clock    ;
; N/A                                     ; None                                                ; -4.716 ns ; wA[1]    ; Reg:Reg1|R~46       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~16       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~18       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~20       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~22       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~24       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~26       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~28       ; clock    ;
; N/A                                     ; None                                                ; -4.731 ns ; rW       ; Reg:Reg1|R~30       ; clock    ;
; N/A                                     ; None                                                ; -4.734 ns ; rA[0]    ; Reg:Reg1|DataOut[0] ; clock    ;
; N/A                                     ; None                                                ; -4.734 ns ; ALUop[1] ; Alu:Alu1|AO[7]      ; clock    ;
; N/A                                     ; None                                                ; -4.741 ns ; wA[1]    ; Reg:Reg1|R~96       ; clock    ;
; N/A                                     ; None                                                ; -4.741 ns ; wA[1]    ; Reg:Reg1|R~98       ; clock    ;
; N/A                                     ; None                                                ; -4.741 ns ; wA[1]    ; Reg:Reg1|R~104      ; clock    ;
; N/A                                     ; None                                                ; -4.741 ns ; wA[1]    ; Reg:Reg1|R~106      ; clock    ;
; N/A                                     ; None                                                ; -4.741 ns ; wA[1]    ; Reg:Reg1|R~108      ; clock    ;
; N/A                                     ; None                                                ; -4.748 ns ; BS[2]    ; Mux:Mux1|muxOut[6]  ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~112      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~114      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~116      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~118      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~120      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~122      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~124      ; clock    ;
; N/A                                     ; None                                                ; -4.759 ns ; rW       ; Reg:Reg1|R~126      ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~16       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~18       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~20       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~22       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~24       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~26       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~28       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; wA[1]    ; Reg:Reg1|R~30       ; clock    ;
; N/A                                     ; None                                                ; -4.760 ns ; BS[2]    ; Mux:Mux1|muxOut[3]  ; clock    ;
; N/A                                     ; None                                                ; -4.761 ns ; BS[2]    ; Mux:Mux1|muxOut[1]  ; clock    ;
; N/A                                     ; None                                                ; -4.818 ns ; ALUop[0] ; Alu:Alu1|AO[7]      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~112      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~114      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~116      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~118      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~120      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~122      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~124      ; clock    ;
; N/A                                     ; None                                                ; -4.837 ns ; wA[1]    ; Reg:Reg1|R~126      ; clock    ;
; N/A                                     ; None                                                ; -4.871 ns ; rA[1]    ; Reg:Reg1|DataOut[3] ; clock    ;
; N/A                                     ; None                                                ; -4.877 ns ; rA[1]    ; Reg:Reg1|DataOut[0] ; clock    ;
; N/A                                     ; None                                                ; -4.887 ns ; rA[1]    ; Reg:Reg1|DataOut[2] ; clock    ;
; N/A                                     ; None                                                ; -4.888 ns ; rA[1]    ; Reg:Reg1|DataOut[1] ; clock    ;
; N/A                                     ; None                                                ; -4.892 ns ; wA[2]    ; Reg:Reg1|R~48       ; clock    ;
; N/A                                     ; None                                                ; -4.892 ns ; wA[2]    ; Reg:Reg1|R~50       ; clock    ;
; N/A                                     ; None                                                ; -4.892 ns ; wA[2]    ; Reg:Reg1|R~52       ; clock    ;
; N/A                                     ; None                                                ; -4.892 ns ; wA[2]    ; Reg:Reg1|R~54       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[0]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[1]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[2]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[3]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[4]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[5]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[6]       ; clock    ;
; N/A                                     ; None                                                ; -4.902 ns ; ALUop[1] ; Alu:Alu1|A[7]       ; clock    ;
; N/A                                     ; None                                                ; -4.933 ns ; ALUop[1] ; Alu:Alu1|AO[6]      ; clock    ;
; N/A                                     ; None                                                ; -4.982 ns ; BS[2]    ; Mux:Mux1|muxOut[0]  ; clock    ;
; N/A                                     ; None                                                ; -4.996 ns ; BS[2]    ; Mux:Mux1|muxOut[2]  ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~64       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~66       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~68       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~70       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~72       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~74       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~76       ; clock    ;
; N/A                                     ; None                                                ; -5.011 ns ; rW       ; Reg:Reg1|R~78       ; clock    ;
; N/A                                     ; None                                                ; -5.014 ns ; ALUop[2] ; Alu:Alu1|AO[5]      ; clock    ;
; N/A                                     ; None                                                ; -5.017 ns ; ALUop[2] ; Alu:Alu1|AO[4]      ; clock    ;
; N/A                                     ; None                                                ; -5.017 ns ; ALUop[0] ; Alu:Alu1|AO[6]      ; clock    ;
; N/A                                     ; None                                                ; -5.018 ns ; ALUop[2] ; Alu:Alu1|AO[1]      ; clock    ;
; N/A                                     ; None                                                ; -5.021 ns ; ALUop[2] ; Alu:Alu1|AO[0]      ; clock    ;
; N/A                                     ; None                                                ; -5.022 ns ; ALUop[2] ; Alu:Alu1|AO[3]      ; clock    ;
; N/A                                     ; None                                                ; -5.023 ns ; ALUop[2] ; Alu:Alu1|AO[2]      ; clock    ;
; N/A                                     ; None                                                ; -5.025 ns ; rW       ; Reg:Reg1|R~56       ; clock    ;
; N/A                                     ; None                                                ; -5.025 ns ; rW       ; Reg:Reg1|R~58       ; clock    ;
; N/A                                     ; None                                                ; -5.025 ns ; rW       ; Reg:Reg1|R~60       ; clock    ;
; N/A                                     ; None                                                ; -5.025 ns ; rW       ; Reg:Reg1|R~62       ; clock    ;
; N/A                                     ; None                                                ; -5.032 ns ; ALUop[0] ; Alu:Alu1|AO[0]      ; clock    ;
; N/A                                     ; None                                                ; -5.033 ns ; ALUop[0] ; Alu:Alu1|AO[4]      ; clock    ;
; N/A                                     ; None                                                ; -5.036 ns ; ALUop[0] ; Alu:Alu1|AO[5]      ; clock    ;
; N/A                                     ; None                                                ; -5.039 ns ; ALUop[0] ; Alu:Alu1|AO[3]      ; clock    ;
; N/A                                     ; None                                                ; -5.045 ns ; ALUop[0] ; Alu:Alu1|AO[2]      ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~32       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~34       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~36       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~38       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~40       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~42       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~44       ; clock    ;
; N/A                                     ; None                                                ; -5.062 ns ; wA[2]    ; Reg:Reg1|R~46       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[0]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[1]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[2]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[3]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[4]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[5]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[6]       ; clock    ;
; N/A                                     ; None                                                ; -5.077 ns ; ALUop[2] ; Alu:Alu1|A[7]       ; clock    ;
; N/A                                     ; None                                                ; -5.099 ns ; wA[1]    ; Reg:Reg1|R~56       ; clock    ;
; N/A                                     ; None                                                ; -5.099 ns ; wA[1]    ; Reg:Reg1|R~58       ; clock    ;
; N/A                                     ; None                                                ; -5.099 ns ; wA[1]    ; Reg:Reg1|R~60       ; clock    ;
; N/A                                     ; None                                                ; -5.099 ns ; wA[1]    ; Reg:Reg1|R~62       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~16       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~18       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~20       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~22       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~24       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~26       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~28       ; clock    ;
; N/A                                     ; None                                                ; -5.100 ns ; wA[2]    ; Reg:Reg1|R~30       ; clock    ;
; N/A                                     ; None                                                ; -5.101 ns ; rW       ; Reg:Reg1|R~100      ; clock    ;
; N/A                                     ; None                                                ; -5.101 ns ; rW       ; Reg:Reg1|R~102      ; clock    ;
; N/A                                     ; None                                                ; -5.101 ns ; rW       ; Reg:Reg1|R~110      ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~64       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~66       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~68       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~70       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~72       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~74       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~76       ; clock    ;
; N/A                                     ; None                                                ; -5.108 ns ; wA[1]    ; Reg:Reg1|R~78       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~80       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~82       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~84       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~86       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~88       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~90       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~92       ; clock    ;
; N/A                                     ; None                                                ; -5.118 ns ; rW       ; Reg:Reg1|R~94       ; clock    ;
; N/A                                     ; None                                                ; -5.130 ns ; wA[1]    ; Reg:Reg1|R~100      ; clock    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;          ;                     ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
    Info: Processing started: Mon Nov 25 17:42:16 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Lab5 -c Lab5 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Info: Clock "clock" has Internal fmax of 158.6 MHz between source register "Alu:Alu1|A[1]" and destination register "Alu:Alu1|AO[6]" (period= 6.305 ns)
    Info: + Longest register to register delay is 6.066 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y21_N11; Fanout = 19; REG Node = 'Alu:Alu1|A[1]'
        Info: 2: + IC(0.849 ns) + CELL(3.049 ns) = 3.898 ns; Loc. = DSPMULT_X28_Y21_N0; Fanout = 1; COMB Node = 'Alu:Alu1|lpm_mult:Mult0|mult_cs01:auto_generated|mac_mult1~DATAOUT6'
        Info: 3: + IC(0.000 ns) + CELL(0.304 ns) = 4.202 ns; Loc. = DSPOUT_X28_Y21_N2; Fanout = 1; COMB Node = 'Alu:Alu1|lpm_mult:Mult0|mult_cs01:auto_generated|result[6]'
        Info: 4: + IC(0.780 ns) + CELL(0.322 ns) = 5.304 ns; Loc. = LCCOMB_X26_Y21_N14; Fanout = 1; COMB Node = 'Alu:Alu1|Mux1~172'
        Info: 5: + IC(0.488 ns) + CELL(0.178 ns) = 5.970 ns; Loc. = LCCOMB_X27_Y21_N28; Fanout = 1; COMB Node = 'Alu:Alu1|Mux1~173'
        Info: 6: + IC(0.000 ns) + CELL(0.096 ns) = 6.066 ns; Loc. = LCFF_X27_Y21_N29; Fanout = 2; REG Node = 'Alu:Alu1|AO[6]'
        Info: Total cell delay = 3.949 ns ( 65.10 % )
        Info: Total interconnect delay = 2.117 ns ( 34.90 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.841 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 112; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.975 ns) + CELL(0.602 ns) = 2.841 ns; Loc. = LCFF_X27_Y21_N29; Fanout = 2; REG Node = 'Alu:Alu1|AO[6]'
            Info: Total cell delay = 1.628 ns ( 57.30 % )
            Info: Total interconnect delay = 1.213 ns ( 42.70 % )
        Info: - Longest clock path from clock "clock" to source register is 2.841 ns
            Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
            Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 112; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.975 ns) + CELL(0.602 ns) = 2.841 ns; Loc. = LCFF_X27_Y21_N11; Fanout = 19; REG Node = 'Alu:Alu1|A[1]'
            Info: Total cell delay = 1.628 ns ( 57.30 % )
            Info: Total interconnect delay = 1.213 ns ( 42.70 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Micro setup delay of destination is -0.038 ns
Info: tsu for register "Alu:Alu1|AO[5]" (data pin = "ALUop[0]", clock pin = "clock") is 8.826 ns
    Info: + Longest pin to register delay is 11.708 ns
        Info: 1: + IC(0.000 ns) + CELL(0.823 ns) = 0.823 ns; Loc. = PIN_B10; Fanout = 21; PIN Node = 'ALUop[0]'
        Info: 2: + IC(6.547 ns) + CELL(0.545 ns) = 7.915 ns; Loc. = LCCOMB_X26_Y21_N24; Fanout = 2; COMB Node = 'Alu:Alu1|Add0~649'
        Info: 3: + IC(1.169 ns) + CELL(0.620 ns) = 9.704 ns; Loc. = LCCOMB_X27_Y21_N14; Fanout = 2; COMB Node = 'Alu:Alu1|Add0~651'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 9.784 ns; Loc. = LCCOMB_X27_Y21_N16; Fanout = 2; COMB Node = 'Alu:Alu1|Add0~654'
        Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 10.242 ns; Loc. = LCCOMB_X27_Y21_N18; Fanout = 1; COMB Node = 'Alu:Alu1|Add0~656'
        Info: 6: + IC(0.825 ns) + CELL(0.545 ns) = 11.612 ns; Loc. = LCCOMB_X29_Y21_N0; Fanout = 1; COMB Node = 'Alu:Alu1|Mux2~173'
        Info: 7: + IC(0.000 ns) + CELL(0.096 ns) = 11.708 ns; Loc. = LCFF_X29_Y21_N1; Fanout = 2; REG Node = 'Alu:Alu1|AO[5]'
        Info: Total cell delay = 3.167 ns ( 27.05 % )
        Info: Total interconnect delay = 8.541 ns ( 72.95 % )
    Info: + Micro setup delay of destination is -0.038 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.844 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 112; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.978 ns) + CELL(0.602 ns) = 2.844 ns; Loc. = LCFF_X29_Y21_N1; Fanout = 2; REG Node = 'Alu:Alu1|AO[5]'
        Info: Total cell delay = 1.628 ns ( 57.24 % )
        Info: Total interconnect delay = 1.216 ns ( 42.76 % )
Info: tco from clock "clock" to destination pin "Register_out[0]" through register "Reg:Reg1|DataOut[0]" is 9.547 ns
    Info: + Longest clock path from clock "clock" to source register is 2.857 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 112; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.991 ns) + CELL(0.602 ns) = 2.857 ns; Loc. = LCFF_X32_Y23_N29; Fanout = 2; REG Node = 'Reg:Reg1|DataOut[0]'
        Info: Total cell delay = 1.628 ns ( 56.98 % )
        Info: Total interconnect delay = 1.229 ns ( 43.02 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 6.413 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y23_N29; Fanout = 2; REG Node = 'Reg:Reg1|DataOut[0]'
        Info: 2: + IC(3.553 ns) + CELL(2.860 ns) = 6.413 ns; Loc. = PIN_D1; Fanout = 0; PIN Node = 'Register_out[0]'
        Info: Total cell delay = 2.860 ns ( 44.60 % )
        Info: Total interconnect delay = 3.553 ns ( 55.40 % )
Info: th for register "Mux:Mux1|muxOut[0]" (data pin = "BS[1]", clock pin = "clock") is -3.822 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.841 ns
        Info: 1: + IC(0.000 ns) + CELL(1.026 ns) = 1.026 ns; Loc. = PIN_M1; Fanout = 1; CLK Node = 'clock'
        Info: 2: + IC(0.238 ns) + CELL(0.000 ns) = 1.264 ns; Loc. = CLKCTRL_G3; Fanout = 112; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.975 ns) + CELL(0.602 ns) = 2.841 ns; Loc. = LCFF_X26_Y21_N17; Fanout = 12; REG Node = 'Mux:Mux1|muxOut[0]'
        Info: Total cell delay = 1.628 ns ( 57.30 % )
        Info: Total interconnect delay = 1.213 ns ( 42.70 % )
    Info: + Micro hold delay of destination is 0.286 ns
    Info: - Shortest pin to register delay is 6.949 ns
        Info: 1: + IC(0.000 ns) + CELL(0.833 ns) = 0.833 ns; Loc. = PIN_E11; Fanout = 8; PIN Node = 'BS[1]'
        Info: 2: + IC(5.698 ns) + CELL(0.322 ns) = 6.853 ns; Loc. = LCCOMB_X26_Y21_N16; Fanout = 1; COMB Node = 'Mux:Mux1|Mux7~165'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 6.949 ns; Loc. = LCFF_X26_Y21_N17; Fanout = 12; REG Node = 'Mux:Mux1|muxOut[0]'
        Info: Total cell delay = 1.251 ns ( 18.00 % )
        Info: Total interconnect delay = 5.698 ns ( 82.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Allocated 233 megabytes of memory during processing
    Info: Processing ended: Mon Nov 25 17:42:17 2019
    Info: Elapsed time: 00:00:01


