1.数字逻辑实验中，每个实验对应的电子版实验报告、实验涉及的logisim电路或verilog源程序均存放在对应的文件夹下。
2.数字逻辑第一、二次实验中每个电路的命名均在logisim程序界面的左侧项目树形视图中给出，电路中可能涉及的激励函数在实验报告中给出。
3.数字逻辑第三、四次实验中每个实验题目对应的仿真程序和下载到开发板上的程序可能存在差异，故分开存放在不同文件夹中。
4.数字逻辑第三、四次实验中每个Verilog源程序所实现的功能见该目录下的README文件。