 
行政院國家科學委員會專題研究計畫成果報告 
提升高速信號傳輸品質之低電壓差動模式電路設計 
計畫編號：NSC 99-2221-E-035-098 
執行期限：99 年 8 月 1 日至 100 年 7 月 31 日 
主持人：許恒壽   逢甲大學 助理教授 
 
計畫參與人員：盧冠宇   碩士生 
 
一、摘要 
 
近年來，積體電路快速的進步，對於
高效能技術的需求日益增加，因此我們需
要一個方法來同時解決資料傳送速度和消
耗功率的問題。 
在本篇論文中將介紹用於高速低電壓
差動訊號(LVDS)傳輸電路之測試設計。低
壓差動訊號所具有的特色為高速傳輸和低
功率消耗。雖然在之前已有許多 I/O 介面
被發展出來，在高速訊號傳輸中，簡單的
點對點訊號傳輸路徑讓LVDS成為一個更好
的選擇。 
論文中的電路設計包含一個低電壓差
動訊號、一個測試責任週期和一個測試頻
率的電路。在這裡使用偏壓電路是為了確
保傳輸器產生的電流和通過終端電阻
(termination resistors)所產生的跨壓。
為了得到更精準的模擬結果，用於晶片包
裝的模組和傳輸線的模組也被使用。我們
使用 0.35-μm CMOS製程來實現我們的晶
片。晶片面積為 0.904x1.017mm2，功率消
耗為 65mW。 
 
關鍵詞：測試責任週期, 測試頻率電路, 低
電壓差動訊號, 高速低電壓差動訊號傳輸. 
 
Abstract 
 
In this report, we design the detection 
circuit for the high speed off chip data 
transmission circuit which can be embedded 
with traditional LVDS-type transmitter used 
for high speed data transmission.  The 
detection circuit is composed of frequency 
detection circuitry and duty-cycle detection 
circuitry. With the help of the detection block, 
the transmitted signal at the far ends can be 
carefully monitored with the information 
such transmitted frequency and the accuracy 
of the transmitted duty cycle. The 
LVDS-type transmitter with built-in 
detection circuitry has been implemented, 
simulated, and fabricated in TSMC CMOS 
3.3V 0.35-μm technology. 
 
Keywords: Duty-cycle detection, Frequency 
detection, off-chip, LVDS-type 
transmitter 
 
二、計畫的緣由與目的 
 
這幾年來，CMOS積體電路頻率及電路
的複雜度增加，各式各樣通訊系統受到人
們廣大的應用，並且融入日常生活中比如
數位相機、數位錄影機、光碟機高倍速燒
錄、光纖通訊、高階 PDA、照相手機等產
品。代表者資料傳送的需求大大的增加，
使的輸入/輸出介面在高速度與低功率就
是一個很重要的議題，因此提出在高速度
與低功率輸入/輸出介面標準，如圖1 所示
[1]。 
   當操作在高頻時，信號傳輸過程完整性
是重要的議題，因此我們須考慮傳輸線在
高 頻 時 信 號 完 整 的 影 響 ， 如 反 射
（reflection）、串音（crosstalk）、接
地彈跳（ground bounce）[2]、[3]，為了
減少這些高頻影響，須依靠低電壓差動訊
號 (LVDS ， low voltage differential 
signaling)技術來解決。 
本 論 文 提 出 方 法 ： 發 射 端
(Transmitter)利用一個共模回授(common 
 2
要是以微處理機系統和工作站的規格發
展，表2為發射端和接收器的電氣標準
[2]，表中定義了發射端的輸出共模準位必
須在1.125V到1.375V之間，輸出差動電壓
範圍在250mV到400mV之間，輸出電流範圍
為2.5mA到4mA。接收端的差動輸入臨界電
壓(Threshold voltage)為100mV，輸入共
模電壓範圍為0.1V到0.4V。 
    兩份規格並沒描述任何的製程技術、
傳輸媒介或電源電壓值。也就表示LVDS可
以採用CMOS、GaAs等任何半導體製程，利
用線路板的跑線或連接線皆可，因此，可
以擴展在產業上的應用空間，從個人電腦
運算、資料通信應用到消費性產品都能採
用到此種傳輸技術。 
 4
    本研究採用國際電機電子學會標準
(IEEE 1596.3) [2]，因美國國家標準機構
/電信工業/電子工業協會(ANSI/TIA/EIA)
標準[4]，相關的傳輸協定、功能及連接線
之特性都無任何規範。 
 
高速低電壓差動訊號(LVDS)傳輸電路
測試之設計，如圖 3，傳輸的速率可到達
600MHz/s。高速低電壓差動訊號電路測試包
括 ， 發 射 端 (Transmitter) 、 多 工 器
(Multiplexer)、測試頻率(Frequency)及
測試責任週期(Duty cycle)，透過多工器
來選擇測試頻率或測試責任週期。 
 
圖 3  高速低電壓差動訊號(LVDS)傳輸電
路測試方塊圖 
 
發射端經過多工器把訊號傳送到測試
頻率，此時的測試責任週期是關閉的。發
射端主要是把傳輸介質由數位訊號轉變成
類比訊號，LVDS 對於雜訊邊界與通信可靠
度要求關鍵在發射端的差動輸出電壓，必
須在 1.125V 到 1.275V，範圍在 150mV，本
論文所提出的發射端在圖 4。 
圖 5 為本論文的傳輸線模型，包括：
ESD、電纜及傳輸線。我們模擬 LRC 和 12µm
的傳輸線在 3.3V，0.35µm CMOS 製程。 
本論文在為了測試頻率與責任週期，
在兩個測試電路與發射端之間增加多工器
來做測試的選擇，我們利用CMOS傳輸閘
(TG，transmission gate)作為基本組合模
型來實現多工器，為了節省功率採用2對8
的多工器，如圖6。 
圖 7，是測試頻率的方塊圖，由接收端
與除頻器所組成。接收端將雙端的輸入轉
換成單端的欄杆式訊號(rail-to-rail)，
此時訊號還是處於高頻狀態，將經過除 32
的除頻器來降低頻來測試頻率。 
圖 8，接收端的電路[5]。MN1、MN2、
MN3 和 MN4 是個史密特觸發器(Schmitt 
trigger)，。電路中有兩個回授，第一，
MP1 與 MP2 的源極(source)節點為串聯電
流回授的負回授網路。第二，MN2 與 MN3
的基極(drain)和閘極(gate)連接為串聯
電壓回授的正回授網路。由於接收的訊號
是 1.25V 的擺動電壓透過 MN1、MN2、MN3
和 MN4 達到欄杆式訊號(rail-to-rail)，
為了達到更精確的欄杆式訊號 MP4 與 MN6
放大訊號以達到所需的訊號。 
除頻器可分成靜態與動態，靜態電路
用於簡單的NMOS或PMOS。換句話說，靜態
的輸出電路和邏輯電路穩態工作點有關。
因此，一個典型的靜態邏輯閘的輸出經過
一段延遲與輸入電壓對應，這種方法所需
大量的電晶體實現，還可能導致相當大的
延遲。而動態邏輯電路與靜態相比有幾點
顯著的優勢。所有動態邏輯電路的操作取
決於暫時儲存在寄生電容內的電荷，而不
是電路的穩定狀態。這操作的特性，需要
定期更新內部節點電壓，而動態邏輯電路
需要週期性時脈信號來控制電荷刷新。至
於寄生電容而增加的能量消耗，因動態電
路的面積小，電晶體也是用時脈信號，如
果電晶體多於靜態的情況下其功率消耗還
是比靜態功耗小。 
   圖 9，本研究設計除 32 的除頻器。由
TSPC(true-single-phase-clock) 的
DFF(D-Flip-Flops)所組成[5][6][7]，每
[5] “Electrical characteristics of Low Voltage 
Differential signaling (LVDS) interface 
circuits,” ANSI/TIA/EIA-644-1995, 
Telecommunications Industry 
Association,Nov.15,1995. 
[6] Andrea Boni, Andrea Pierazzi Davide 
Vecchi ,“LVDS I/O Interface for 
Gb/s-per-Pin Operation in 0.35μm CMOS,” 
IEEE J. Solid-State 
Circuit,vol..36,pp.706-711,Aprill.2001. 
[7] H. Oguey and E. Vittoz, “CODYMOS 
frequency dividers achieve low power 
consumption and high frequency,” Electron 
Lett.,pp.386-387,Aug.1973. 
[8] Q. Huang and R. Rogenmoser,“A  
glitch-free single-phase DFF for gigahertz 
application,” Proc. IEEE 1994 ISCAS,vol.4, 
pp.11-13. London, May 1994. 
 6
圖 4 本論文所提出發射端 
圖 5 傳輸線模型 
 
圖 6 二對八多工器當 MUXin 為 1 時 
 
 
圖 7 測試頻率的方塊圖 
 
圖 8 接收端的電路[5] 
 
 
圖 9 5 個 DFF 組成的除頻器(除 32) 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/03
國科會補助計畫
計畫名稱: 提升高速信號傳輸品質之低電壓差動模式電路設計
計畫主持人: 許恒壽
計畫編號: 99-2221-E-035-098- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重
要國際合作、研究
成果國際影響力及
其他協助產業技術
發展之具體效益事
項等，請以文字敘
述填列。) 
none 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
