 2
發表的高速 DAC 論文中[7-10]，在規格議題
的討論項目裡，除了傳統的靜態特性仍然做
為評鑑 DAC 優異的重要指標外，近年來還加
入了動態特性做為重點的討論，尤其應用在
無線通訊系統之上的 DAC，對於動態特性的
要求更是嚴苛。而 DAC 的規格中，討論的都
是 DAC 非理想特性，而非理想特性的發生通
常是來自於晶片製造過程中，載子濃度或是
光罩等非人為因素造成元件間彼此不匹配所
造成對電路的誤差，近年來 DAC 靜態特性較
常 受 到 國 際 間 討 論 的 仍 然 以
DNL(Differential Nonlinearity) 及
INL(Integral Nonlinearity)這兩個非理想
特性項目為主，其定義如下[3,5]： 
heightincrement  Ideal 
  n transitioofincrement  Actual
≣
-
n
nDNL
      (1) 
pointat that  line reference  theof ueOutput val 
  codeinput for  ueOutput val
≣
-
n
nINL
(2) 
另外動態特性則是以 SNR(Signal Noise 
Rate)及 DR(Dynamic Range)為主要討論項
目，DR 的定義如下[3]： 
dBNDR  02.6 ⋅≈             (3) 
圖二(a)是一個 N 位元二進位權值電流導引
式數位類比轉換器的電路圖，圖二(b)則為此
電路的方塊圖。此電路的工作原理是利用 N
個開關控制 N 個不同權值的電流源送至輸出
端，且不需要解碼器即可使輸出端能得到隨
數位訊息改變的類比電流值 Iout，其公式表示
如下 
∑−
=
⋅⋅=
1
0
2
N
k
k
kout IDI                 (4) 
 
DN-1
２(N-1)Ｉ
DN-2
２(N-2)Ｉ
……
(a)
……
Iout
２Ｉ
D1 D0
Ｉ
DN-1 DN-2
……
(b)
D1 D0
Binary-Weighted
 Current Steering Array
Iout
圖二、(a) N 位元二進位權值電流導引式數
位類比轉換器電路圖 (b) N 位元二進位權值
電流導引式數位類比轉換器方塊圖 
 
而在電路的 N 個電流源中，彼此的電流
源都有著二倍權值的差異，因此此電路被稱
為二進位權值電流導引式 DAC。此電路最差
狀況的DNL及INL的分析結果如公式(4)及公
式(5)所示[3] 
IDNL N Δ⋅−= )12(max       (5) 
IINL N Δ⋅= −1max 2       (6) 
    雖然此電路的設計方法簡單，但由以上
兩個公式可以看出此電路的DNL並不理想，所
以此電路並不常單獨使用在單一個DAC電路
上，通常都是將其做為部份分割電流導引式
DAC的子電路，以節省整體電路晶片面積。 
圖三(a)為N位元R-2R階梯電流導引式數
位類比轉換器之電路圖，圖三(b)則為本電路
之方塊圖。此電路的設計相當的簡單，它僅
使用了N個相同的電流源搭配R-2R網路即完
了一個N位元的DAC電路，同時此電路較其他
結構不同的是其輸出訊號為一電壓訊號，其
輸出電壓訊號如下式所示： 
∑−
=
− ⋅⋅⋅=
1
0 2
1N
k
kNkout IDRV      (7) 
 
VDD
R2R2R2R
Vout R R R
DN-1 DN-2 D1 D0
I0=ＩI1=ＩIN-2=ＩIN-1=Ｉ
(a) (b)
……
……
……
DN-1 DN-2 D1 D0
……
R-2R Ladder
 Current Steering Array
Vout
 
圖三、(a) N位元R-2R階梯電流導引式數位類
比轉換器電路圖 (b) N位元R-2R階梯
電流導引式數位類比轉換器方塊圖 
 
此電路值得注意的是雖然輸出訊號為電
壓訊號，但卻不會因為負載電阻的改變而影
響了整體電路的線性度，而負載電阻影響的
只是輸出電壓擺幅的大小。另外此電路在晶
片製作面積與功率消耗的規格都遠比其他結
構的電流導引式DAC來得小，也因為這兩點好
處使得這個電路在近年國際間所發表的論文
中[11,12]，仍然常被使用在部份分割電流導
引式DAC做為子電路角色，以減少整體電路的
晶片面積與功率消耗，不過雖然此電路常被
使用做為子電路，但在線性度的學理分析
上，卻很少見到有國際學者加以討論，這將
 4
DM
IM=Ｉ……
……
Vout
DM+1DN-2DN-1
IN-2=Ｉ IM+1=ＩIN-1=Ｉ
……
R2R2R2R
VDD
DM-1
IM-1=h*Ｉ
DM-2
IM-2=h*Ｉ
D1
I1=h*Ｉ
D0
I0=h*Ｉ
R R R
Mh
NM
2
1 ; 
2
==
 
圖六、摺疊式 R-2R 電流導引數位類比轉換器 
圖七為針對 10 位元摺疊式 R-2R 電流導
引數位類比轉換器所模擬之靜態分析，並且
以蒙地卡羅的統計模擬方式加以分析元件匹
配度對於電路線性度的影響，從圖中可以明
顯的看出不論是DNL或 INL均低於0.5LSB的
標準，唯一不符合標準的為 DNL 於第 512 點
時產生一較差的結果，主要是因為輸入訊號
於最大權值電流與其他較小權值電流轉換時
無法完全充分交換所發生的誤差，這一般也
是 R-2R 結構或是二進位權值結構一定會發
生的結果，因此該電路仍符合 10 位元數位類
比轉換器於靜態測試的標準。 
 
 
圖七、摺疊式 R-2R 電流導引數位類比轉換器
之蒙地卡羅靜態分析 
 
    圖八為 10 位元摺疊式 R-2R 電流導引數
位類比轉換器於輸入時脈為 1GHz 時所模擬
之動態分析，依照不同的基頻模擬出該電路
的動態分析，並且將於不同基頻所模擬的各
點結果連接後繪成下圖。圖中所顯示之 SNDR
均大於 60.2dB，因此本計畫所執行之摺疊式
R-2R 電流導引數位類比轉換器已符合 10 位
元數位類比轉換器應有的動態特性。 
 
60
62
64
66
68
70
72
74
1 10 100 1000
Frequency [Hz]
SF
D
R 
&
 S
N
D
R 
[d
Bc
] SFDR
SNDR
 
圖八、摺疊式 R-2R 電流導引數位類比轉換器
之動態分析 
 
四、結果與討論 
    本計畫主要結合 R-2R 電流導引式數位
類比轉換器與二進位權值電流導引式數位類
比轉換器之好處，成功研發出一應用於高速
通訊系統之數位類比轉換器，該電路稱為「摺
疊式 R-2R 電流導引式數位類比轉換器」。摺
疊式 R-2R 電流導引式數位類比轉換器除了
仍然可像一般電流導引式數位類比轉換器一
樣擁有高速的特性外，此電路還可以有效達
到減小功率消耗與晶片片積的好處，進而達
到縮小成本的成效。計畫執行期間依照原定
計畫將該成果申請中華民國專利，目前已由
本校委託專利事務所著手申請中。 
 
五、成果自評 
1.達成預期目標情況：本計畫預期研發一應
用於超寬頻無線通訊系統之數位類比轉換
器，經過此一年度的計畫執行已成功研發出
一個可以節省功率消耗及晶片面積的高速數
位類比轉換器、 
2.是否適合在學術期刊發表或申請專利：本
計畫所研發之電路經過專利搜尋與論文蒐集
後，發現該電路之技術尚未被發表，因此依
照原定計畫，經本校專利申請程序進中華民
國專利申請中，並且已著手準備將該電路技
術發表於學術期刊。 
 
六、參考文獻 
 
[1] B. Razavi., T. Aytur., C. Lam.; F. R. Yang, K. Y. Li, 
R. H. Yan, H. C. Kang, C. C. Hsu, C. C. Lee, “A 
UWB CMOS transceiver,” IEEE J. Solid-State 
Circuit, vol.40, pp.2555-2562, Dec. 2005. 
[2] Emad N. Farag and Mohamed I. Elmasry, “Mixed 
Signal VLSI Wireless Design – Circuits and 
Systems”, Kluwer Academic Publishers, 2000 
 6
行政院國家科學委員會補助專題研究計畫 ■ 成 果 報 告   □期中進度報告 
 
應用於超寬頻無線通訊系統之 
高速數位類比轉換器的設計與實現 
 
 
計畫類別：■ 個別型計畫  □ 整合型計畫 
計畫編號：95-2221-E-033-012 
執行期間： 95 年 08 月 01 日至  96 年 07 月 31 日 
 
計畫主持人：陳淳杰 
共同主持人： 
計畫參與人員：呂南谷、林楷堯  
 
 
成果報告類型(依經費核定清單規定繳交)：■精簡報告  □完整報告 
 
本成果報告包括以下應繳交之附件： 
□赴國外出差或研習心得報告一份 
□赴大陸地區出差或研習心得報告一份 
■出席國際學術會議心得報告及發表之論文各一份 
□國際合作研究計畫國外研究報告書一份 
 
 
處理方式：除產學合作研究計畫、提升產業技術及人才培育研究計畫、列
管計畫及下列情形者外，得立即公開查詢 
          ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
          
執行單位：中原大學電子工程學系 
 
中   華   民   國  96 年  08  月   12  日 
 
 8
技術特點 
1. 本發明有效減少電阻數及電流源數，同時有效節省電流消耗且
維持高速的特性。 
2. 本發明減少被動元件與電晶體及電流消耗的效果。 
 
推廣及運用的價
值 
利用本技術於超寬頻通訊系統的發射端電路時，將可以有效減小功
率消耗進而使產品朝向可攜式產品邁進。同時本技術所製成之晶片
面積將遠比傳統技術之電路更為精簡，因此將可以大幅降低產品成
本。 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研
發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
報告內容應包括下列各項： 
一、參加會議經過 
    International Symposium on Intelligent Signal Processing and Communication Systems為一
常年舉辦的國際性研討會，本次會議於日本鳥取縣米子市米子會議中心舉行，會議時間自 95
年 12 月 12日至 95 年 12 月 15 日，吾人於 95 年 12 月 12 日抵達並完成報到手續，
且於當天晚上參與大會舉辦之歡迎宴，席間吾人曾與主辦國日本及法國及本國等學者進行交
流。從 12 月 13 日 ~ 15 日三天的議程當中，共有兩場演說在國際會議廳進行，及254 篇
論文安排於47 Sessions中，大會並另安排六個場地針對所接受投稿的254篇論文進行平行發
表。吾人所發表之論文被大會安排於  12 月  13 日上午第一場於第七場地的Analog 
Circuits/Filters (1) Session中進行口頭論文發表，十五分鐘為報告時間，五分鐘為發問與討論
時間。報告之主題為: A 10-Bit Folded Multi-LSB Decided Resistor String Digital to Analog 
Converter，係九十五年度國科會研究計畫(NSC 95-2221-E-033-012)支持下所衍生完成之研究
成果，探討與超寬頻無線通訊系統結合之數位類比轉換器的相關研究。 
 
 
 
二、與會心得 
    而在參與大會期間也瞭解他國於相關領域上所做出的努力與付出之成果。亦看到此次大
會的努力，其中包括了大會於會前邀稿等工作的準備，以及會中所進行的議程安排，其實都
不難看出大會的用心。在參與會議期間，除了本人所發表的論文外，吾人亦參與了部份場次
的 Sessions，從中看到了不少有創意且值得深入探討的論文。包含了 Analog Circuits/Filters 
(1)、Analog Circuits/Filters (2)這兩個 sections 中所發表的論文，我分別列舉如下: 
 
1. A Compensation of Continuous-Time OTA-Based Bandpass Filter Employing Genetic Algorithm
由於本實驗室係研究與超寬頻無線通訊系統電路相關之研究，而該篇論文所提出之帶通濾波
器亦是本實驗室研究過程中可加入的一個子電路，因此若能加以研究使該電路有效將頻率提
升至 GHz 的等級，便能使該電路成功運用於本實驗室的研究上。 
 
2. 7-GHz Inverted-F Antenna Monolithically Integrated with CMOS LNA 
本實驗室所研究超寬頻無線通訊系統的相關研究，其操作頻率為 3.1GHz-10.8GHz，而本篇論
文提供了一可運用於 LNA 的 Inverted-F Antenna，因此將可在深入探討其的可行性後，進一步評
估是否能有效使用於超寬頻無線通訊系統的前端電路之中。 
 
 
 ISPACS 會場 
 
Paper Presentation 1 
 
 
Paper Presentation 2
