SPDIFIN_CTRL0,VAR_0
SPDIFIN_CTRL0_EN,VAR_1
clk_prepare_enable,FUNC_0
dev_err,FUNC_1
regmap_update_bits,FUNC_2
snd_soc_dai_get_drvdata,FUNC_3
axg_spdifin_startup,FUNC_4
substream,VAR_2
dai,VAR_3
priv,VAR_4
ret,VAR_5
