# Projeto_Final_SD
  Trabalho final da disciplina de Sistemas Digitais, no qual foi utilizada Verilog para criar simulações de um contador BCD (parte 3) e um Controlador de um conversor analógico para digital de rampa dupla (parte 4).

## Integrantes do Grupo
Artur Weber - 12675451, <br>
Caio Oliveira Godinho - 12731996, <br>
Daniel Contente Romanzini -12547614 , <br>
Gabriel Henrique Brioto - 12547764, <br>
Guilherme Chiarotto de Moraes - 12745229, <br>
Hugo Hiroyuki Nakamura - 12732037.

## Parte 3
  Nessa parte do projeto, foram criados módulos em verilog para o contador (contadorMOD10), registrador (registrador) e conversor de BCD para display de 7 segmentos (bcd_7seg). EM seguida foi criado o módulo contendo todos os 3 anteriores (celulaContagem), formando uma única estrutura, ou célula. Por fim, foi feito o módulo contendo 3 estruturas do tipo  celulaContagem, de forma que elas formam o contador BCD requisitado pela descrição do projeto. Todos os módulos estão no arquivo parte_3.sv, na pasta Parte3, junto a imagens das representações dos circuitos de cada módulo em RTL.
  
 
## Parte 4
  Na última parte do projeto, foi criado o módulo para um conversor análógico para digital do tipo rampa dupla (fsm). O módulo encontra-se na pasta Parte4, junto com a representação em RTL do seu circuito.  
