# ğŸš€ Projet VHDL â€“ Microprocesseur / CPU simple

<p align="right">
  <a href="./LICENSE">
    <img src="https://img.shields.io/badge/License-MIT-blue.svg" alt="License: MIT">
  </a>
  <img src="https://img.shields.io/badge/HDL-VHDL-purple.svg" alt="VHDL">
  <img src="https://img.shields.io/badge/Status-Academic%20Project-success.svg" alt="Status: Academic Project">
</p>

ImplÃ©mentation dâ€™un microprocesseur simple en **VHDL**, rÃ©alisÃ©e dans le cadre dâ€™un projet acadÃ©mique en architecture des systÃ¨mes numÃ©riques / systÃ¨mes embarquÃ©s.

Lâ€™objectif est de :
- modÃ©liser une **architecture processeur Ã  accumulateur (ACC)**,
- comprendre le rÃ´le de chaque bloc (ALU, PC, mÃ©moire, unitÃ© de contrÃ´le, datapath),
- simuler et valider le comportement du CPU via un **testbench VHDL**.

---

## ğŸ“Œ AperÃ§u du projet

- **Type dâ€™architecture** : processeur simple Ã  accumulateur (ACC)
Câ€™est un microprocesseur avec un bus de donnÃ©es sur 16 bits et un bus dâ€™adresses sur 12 bits.
Le chemin de donnÃ©es doit comprendre au minimum :
- un registre compteur programme (PC) : un registre stockant lâ€™adresse de la prochaine
instruction Ã  exÃ©cuter.
- un registre accumulateur (ACC) : un registre stockant la donnÃ©e sur laquelle on travaille.
- une UAL qui permet dâ€™exÃ©cuter des opÃ©rations arithmÃ©tiques et logiques de base (addition,
soustraction, ET/OU/OUX logique)â€¦

Ce projet peut servir :
- de **base pÃ©dagogique** pour comprendre les processeurs,
- de **point de dÃ©part** pour des architectures plus avancÃ©es (pile, interruptions, pipeline, etc.).

---

## ğŸ§  Architecture du processeur

### Vue globale

Le CPU est composÃ© de plusieurs blocs principaux :

- **ALU** : effectue les opÃ©rations arithmÃ©tiques et logiques
- **ACC (Accumulateur)** : registre principal pour les opÃ©rations, renvoie les flags `accZ` et `acc15`
- **PC (Program Counter)** : contient lâ€™adresse de lâ€™instruction courante
- **IR (Instruction Register)** : contient lâ€™instruction en cours (opcode + adresse)
- **MÃ©moire** : stocke instructions et donnÃ©es
- **UnitÃ© de contrÃ´le (machine dâ€™Ã©tat)** : gÃ©nÃ¨re les signaux de contrÃ´le Ã  partir de lâ€™instruction et des flags
- **Datapath** : relie tous les blocs via les bus, multiplexeurs et tri-state

### ğŸ“· **Diagramme dâ€™architecture globale**
 <img width="1090" height="523" alt="image" src="https://github.com/user-attachments/assets/b015d52b-db6b-4529-80da-7e94c04d9648" />


## Format des instructions

Chaque instruction est codÃ©e sur 16 bits et comprend :

- **4 bits** : code opÃ©ration (opcode)
- **12 bits** : adresse opÃ©rande en mÃ©moire

Lâ€™ACC joue le rÃ´le dâ€™opÃ©rande implicite, ce qui en fait une **machine une adresse**.

<img width="928" height="253" alt="image" src="https://github.com/user-attachments/assets/37e74f0a-c8a6-4206-a0ad-e05c358909d2" />

## Jeu dâ€™instructions

<img width="1279" height="661" alt="image" src="https://github.com/user-attachments/assets/0a2e7527-31d6-43b5-9ac3-b99f61166d0f" />

## UnitÃ© ArithmÃ©tique et Logique (UAL)

Lâ€™UAL prend en entrÃ©e deux opÃ©randes A et B (issus du datapath via MUXA/MUXB) et un code fonction alufs.
<img width="470" height="376" alt="image" src="https://github.com/user-attachments/assets/810fe9f2-3a61-4a13-b4dc-212d47f02612" />

---
## ğŸ’¾ Exemple de programme en mÃ©moire

```markdown
0  => x"0100", -- LDA @100h : charger mem16[100h] dans ACC
1  => x"3101", -- SUB @101h : ACC â† ACC - mem16[101h]
2  => x"5004", -- JGE @004h : si ACC â‰¥ 0, saut Ã  l'adresse 004h
3  => x"7000", -- STP       : arrÃªt du processeur
4  => x"1100", -- (exemple supplÃ©mentaire)
others => x"0000";
```

Ce programme illustre :
- lâ€™utilisation de lâ€™accumulateur comme opÃ©rande implicite ;
- la mise Ã  jour des flags et lâ€™utilisation de JGE ;
- le mÃ©canisme de branchement via PC.
