<!DOCTYPE html>
<html lang="zh-CN">
  <head>
    <meta charset="utf-8">
    <title>Linux Kernel 内核同步之优化和内存屏障</title>
    <meta name="description" content="Linux Kernel 同步技术之优化和内存屏障原理分析。">
    <meta name="viewport" content="width=device-width, initial-scale=1">
    <link rel="stylesheet" href="/css/style.css" />
    <link rel="stylesheet" href="/css/fonts.css" />
    <link rel="stylesheet" href="/css/github-markdown-light.css" />
    
    <link rel="apple-touch-icon" sizes="180x180" href="/favicon/apple-touch-icon.png">
    <link rel="icon" type="image/png" sizes="32x32" href="/favicon/favicon-32x32.png">
    <link rel="icon" type="image/png" sizes="16x16" href="/favicon/favicon-16x16.png">
    <link rel="manifest" href="/favicon/site.webmanifest">

  </head>

  <body>
    <nav>
      <ul class="menu">
        
        <li><a href="/">Home</a></li>
        
        <li><a href="/post/">Posts</a></li>
        
        <li><a href="/categories/">Categories</a></li>
        
        <li><a href="/tags/">Tags</a></li>
        
        <li><a href="/about/">About</a></li>
        
        <li><a href="/bookshelf">Bookshelf</a></li>
        
        <li><a href="/index.xml">RSS</a></li>
        
      </ul>
      <hr/>
    </nav>

<div style="margin-left: auto; margin-right: 0; text-align: right;" >
  📅
   2025/05/19 
</div>
<div class="markdown-box">
<main class="markdown-body">
<h1 id="linux-kernel-内核同步之优化和内存屏障">Linux Kernel 内核同步之优化和内存屏障</h1>
<p>Linux Kernel 是支持优化屏障和内存屏障的，其中优化屏障是针对<strong>编译器</strong>而言的，内存屏障是针对<strong>处理器</strong>而言的，因此内存屏障取决于处理器架构。本文以 <code>ARMv8</code> 架构处理器从下向上讲解内存屏障，并简述优化屏障。</p>
<h2 id="一linux-kernel-优化屏障">一、Linux Kernel 优化屏障</h2>
<p>编译器在编译源代码时会考虑性能进行优化重新排序指令顺序，以下面代码为例：</p>
<pre tabindex="0"><code>volatile int a = 0;
volatile int b = 0;

void no_barrier() {
    a = 1;
    b = 2;
}

void with_barrier() {
    a = 1;
    asm volatile(&#34;&#34; ::: &#34;memory&#34;);  // 编译器优化屏障
    b = 2;
}
</code></pre><pre tabindex="0"><code>aarch64-none-linux-gnu-gcc -S test.c -O3  -o test.s
</code></pre><pre tabindex="0"><code>no_barrier:
.LFB0:
        .cfi_startproc
        adrp    x0, .LANCHOR0
        add     x1, x0, :lo12:.LANCHOR0
        mov     w3, 1
        mov     w2, 2
        str     w3, [x0, #:lo12:.LANCHOR0]
        str     w2, [x1, 4]
        ret
        .cfi_endproc
</code></pre><pre tabindex="0"><code>with_barrier:
.LFB1:
        .cfi_startproc
        adrp    x0, .LANCHOR0
        mov     w2, 1
        add     x1, x0, :lo12:.LANCHOR0
        str     w2, [x0, #:lo12:.LANCHOR0]
        mov     w0, 2
        str     w0, [x1, 4]
        ret
        .cfi_endproc
</code></pre><p>我们只需观察 <code>mov</code> <code>str</code> 指令的顺序：</p>
<ul>
<li><code>no_barrier</code> 情况下是往两个寄存器中存值，再统一存储到内存中。<code>mov</code> - <code>mov</code> - <code>str</code> -<code>str</code></li>
<li><code>with_barrier</code> 情况下是一个接一个存储到内存中。 <code>mov</code> - <code>str</code> - <code>mov</code> - <code>str</code></li>
</ul>
<p>优化屏障是针对编译器而言，我们可以在 <code>compiler.h</code> 中找到 kernel 提供的优化屏障宏 <code>barrier()</code></p>
<pre tabindex="0"><code>// include/linux/compiler.h

/* Optimization barrier */
#ifndef barrier
/* The &#34;volatile&#34; is due to gcc bugs */
# define barrier() __asm__ __volatile__(&#34;&#34;: : :&#34;memory&#34;)
#endif
</code></pre><h2 id="二内存屏障">二、内存屏障</h2>
<p>现代处理器普遍采用超标量（superscalar）[1]架构、 乱序执行（out-of-order execution）[2] 等技术来提高指令级并行效率，因此指令的执行顺序在处理器流水线中很可能被打乱，与程序代码编写时的序列不一致。</p>
<p>在一个单处理器系统里面，不管 CPU 怎么乱序执行，它最终的执行结果都是程序员想要的结果，也就是类似于顺序执行模型。但是在多核处理器系统中，一个 CPU 内核中内存访问的乱序执行可能会对系统中其他的观察者（例如其他内核）产生影响，即它们可能观察到的内 CPU 存执行次序与实际执行次序有很大的不同，特别是多核并发访问共享数据的情况下。</p>
<p>对此，引出<strong>存储一致性</strong>问题，即系统中所有处理器所看到的对不同地址访问的次序问题。</p>
<p>不再对理论详细展开，我们可以概括出两点：</p>
<ol>
<li><strong>指令的执行顺序在处理器中很有可能被打乱</strong></li>
<li><strong>乱序执行在单处理器系统中不会有问题。在多核处理器系统中，多核并发访问共享数据会有问题</strong></li>
</ol>
<p><em>这里不对相关理论知识进行展开，感兴趣的读者可以在 Refercences [2] 中找到一些理论知识。</em></p>
<p>抽象出下面的一个系统模型为例子 [3] 并举例说明乱序带来的影响：</p>
<pre tabindex="0"><code>		            :                :
		            :                :
		            :                :
		+-------+   :   +--------+   :   +-------+
		|       |   :   |        |   :   |       |
		|       |   :   |        |   :   |       |
		| CPU 1 |&lt;-----&gt;| Memory |&lt;-----&gt;| CPU 2 |
		|       |   :   |        |   :   |       |
		|       |   :   |        |   :   |       |
		+-------+   :   +--------+   :   +-------+
		    ^       :       ^        :       ^
		    |       :       |        :       |
		    |       :       |        :       |
		    |       :       v        :       |
		    |       :   +--------+   :       |
		    |       :   |        |   :       |
		    |       :   |        |   :       |
		    +----------&gt;| Device |&lt;----------+
		            :   |        |   :
		            :   |        |   :
		            :   +--------+   :
		            :                :
</code></pre><p>假设 CPU 流水线上的指令序列如下：</p>
<pre tabindex="0"><code>    CPU 1           CPU 2
    ===============	===============
    { A == 1; B == 2 }
    A = 3;		    x = B;
    B = 4;		    y = A;
</code></pre><p>CPU 1 需要执行两条指令 <code>A = 3</code> <code>B = 4</code>， CPU 2 需要执行两条指令 <code>x = B</code> <code>y = A</code>。各 CPU 上执行顺序并不是代码所见，因为时乱序执行所以会有 24 种可能性。</p>
<pre tabindex="0"><code>	STORE A=3,    STORE B=4,      y=LOAD A-&gt;3,    x=LOAD B-&gt;4
	STORE A=3,    STORE B=4,      x=LOAD B-&gt;4,    y=LOAD A-&gt;3
	STORE A=3,    y=LOAD A-&gt;3,    STORE B=4,      x=LOAD B-&gt;4
	STORE A=3,    y=LOAD A-&gt;3,    x=LOAD B-&gt;2,    STORE B=4
	STORE A=3,    x=LOAD B-&gt;2,    STORE B=4,      y=LOAD A-&gt;3
	STORE A=3,    x=LOAD B-&gt;2,    y=LOAD A-&gt;3,    STORE B=4
	STORE B=4,    STORE A=3,      y=LOAD A-&gt;3,    x=LOAD B-&gt;4
	STORE B=4, ...
	...
</code></pre><h2 id="三arm64-中的内存屏障指令">三、ARM64 中的内存屏障指令</h2>
<p>ARM64 处理器采用<strong>弱一致性内存模型</strong>，在该内存模型下，CPU的加载和存储访问的序列有可能和程序中的序列不一致。因此 ARM64 处理器使用内存屏障指令实现同步访问，内存屏障指令有以下原则：</p>
<ol>
<li>在内存屏障指令后面的所有数据访问必须等待内存屏障指令</li>
<li>多条内存屏障指令顺序执行</li>
</ol>
<p>ARMv8 指令级提供了 3 条内存屏障指令：</p>
<ol>
<li>数据内存屏障（Data Memory Barrier, DMB）指令：仅当所有在它前面的内存访问（读/写）操作都执行完毕后，才<strong>提交</strong>（commit）在它后面的访问指令。</li>
<li>数据同步屏障（Data Synchronization Barrier, DSB）指令：比 DMB 严格，仅当所有在它前面的内存访问（读/写）指令都执行完毕后，才会<strong>执行</strong>后面的指令，即任何指令都要等待 DSB 指令前面的内存访问指令完成。</li>
<li>指令同步屏障（Instruction Synchronization Barrier, ISB）指令：确保所有在 ISB 指令之后的指令都从指令高速缓存或内存中<strong>重新获取</strong>。</li>
</ol>
<h3 id="dmb-和-dsb-内存屏蔽指令">DMB 和 DSB 内存屏蔽指令</h3>
<p>DMB 和 DSB 指令后面可以带参数，用于指定共享属性域以及具体的访问方向。</p>
<p>ARMv8 定义了 4 种域：</p>
<ol>
<li>全系统共享（full system sharable）域</li>
<li>外部共享（outer sharable）域</li>
<li>内部共享（inner sharable）域</li>
<li>不指定共享（non-sharable）域</li>
</ol>
<p>访问方向有 3 种：</p>
<ol>
<li>读内存屏障：在内存屏障指令之前的所有加载指令必须完成，但是不需要保证存储指令执行完。在内存屏障指令后面的加载和存储指令必须等到内存屏障指令执行完</li>
<li>写内存屏障：仅仅影响存储操作，对加载操作没有约束</li>
<li>读写内存屏障：在内存屏障指令之前的所有读写指令必须在内存屏障指令之前执行完</li>
</ol>
<p>结合上述供组合成 <code>4x3=12</code> 种参数：</p>
<p><img src="https://img.jaxwang28.top/2025/05/03e4925b9027625be81a613452131c26.png" alt=""></p>
<h3 id="isb-内存屏障指令">ISB 内存屏障指令</h3>
<p>ISB 指令会冲刷流水线，然后从指令高速缓存或者内存中重新预取指令。</p>
<h2 id="四linux-kernel-内存屏障">四、Linux Kernel 内存屏障</h2>
<pre tabindex="0"><code>// include/asm-generic/barrier.h

/*
 * Architectures that want generic instrumentation can define __ prefixed
 * variants of all barriers.
 */

#ifdef __mb
#define mb()	do { kcsan_mb(); __mb(); } while (0)
#endif

#ifdef __rmb
#define rmb()	do { kcsan_rmb(); __rmb(); } while (0)
#endif

#ifdef __wmb
#define wmb()	do { kcsan_wmb(); __wmb(); } while (0)
#endif

#ifdef __dma_mb
#define dma_mb()	do { kcsan_mb(); __dma_mb(); } while (0)
#endif

#ifdef __dma_rmb
#define dma_rmb()	do { kcsan_rmb(); __dma_rmb(); } while (0)
#endif

#ifdef __dma_wmb
#define dma_wmb()	do { kcsan_wmb(); __dma_wmb(); } while (0)
#endif
</code></pre><pre tabindex="0"><code>// arch/arm64/include/asm/barrier.h

#define isb()		asm volatile(&#34;isb&#34; : : : &#34;memory&#34;)
#define dmb(opt)	asm volatile(&#34;dmb &#34; #opt : : : &#34;memory&#34;)
#define dsb(opt)	asm volatile(&#34;dsb &#34; #opt : : : &#34;memory&#34;)

#define __mb()		dsb(sy)
#define __rmb()		dsb(ld)
#define __wmb()		dsb(st)

#define __dma_mb()	dmb(osh)
#define __dma_rmb()	dmb(oshld)
#define __dma_wmb()	dmb(oshst)

#define __smp_mb()	dmb(ish)
#define __smp_rmb()	dmb(ishld)
#define __smp_wmb()	dmb(ishst)
</code></pre><p><em>TODO： READ_ONCE() WIRTE_ONCE()</em></p>
<p><em>TODO：dmb_mb 等用法</em></p>
<h2 id="references">References</h2>
<p>[1] Superscalar processor - Wiki <a href="https://en.wikipedia.org/wiki/Superscalar_processor">https://en.wikipedia.org/wiki/Superscalar_processor</a></p>
<p>[2] Out-of-order execution - Wiki <a href="https://en.wikipedia.org/wiki/Out-of-order_execution">https://en.wikipedia.org/wiki/Out-of-order_execution</a></p>
<p>[3] Kernel Documentation memory-barriers.txt <a href="https://www.kernel.org/doc/Documentation/memory-barriers.txt">https://www.kernel.org/doc/Documentation/memory-barriers.txt</a></p>

</main>
</div>

<br>

  <footer>
  <hr/>
  
  
  <hr/>
  © <a href="https://jaxwang28.github.io">Jackson Wang</a> 2022 &ndash; 2025 | <a href="https://github.com/jaxwang28">Github</a>
  
  </footer>
  </body>
</html>

