## Verilog语法

软件： ISE

### 数据类型
#### 常量
- 整形常量  
<位数>'<进制><数字序列>  
负数以补码形式表现  
b：二进制 O：八进制 D：十进制 h：十六进制
```
32'habc //32位（2进制）十六进制数abc
32'h0000_1234 //下划线提高可读性，编译时忽略
```
- 实数常量  
```
2.2//小数点两边必须有数字  
1.1 e-2//可以带指数 
```
- 字符串常量

#### wire
网线型
``` 
wire[6:0] A ; // A 7位
```
#### reg
寄存器类型
```
reg[6:0] A ; // A 7位
```
### 控制结构语法

#### 顺序
与C语言类似
#### 分支
需要begin……end界定程序块
```
if
begin

end
else
begin 

end
```

#### 循环
```
begin
while代码块
end
```
while需要置于begin……with内

for循环不需要

### 特有语法
#### always
用以检测敏感信号后接代码块进行处理
```
always @(*) //自动判定敏感信号

always @(指定信号名)
```

##  模块

### 模块结构
```
module name(input port,output port);

处理代码

endmodule
```
#### 模块的层次
顶层模块-子模块（各功能模块）
### Input/Output
```
input[3：0] A ; // A 4位输入
output[4:0] B; // B 5位输出
```

### 建模方式
组合逻辑的实现方式，可由逻辑表达式建模，也可由逻辑电路建模

#### 数据流描述方式
使用逻辑表达式进行赋值操作

#### 结构建模方式
各种门电路的组合

#### 行为描述方式
利用always进行检测

#### 混合方式
集合数据流及结构建模方式

### 模块间的调用
需将子模块文件添加进来，在模块中使用实例进行调用
```
module A()
……
B b();//显式指定端口调用可打乱顺序，隐式则需按照顺序
……
endmodule;

```
### 模块的约束——分配引脚
在仿真软件上完成对模块的测试之后，对模块的输入输出端口进行引脚分配，得到.ucf文件
```
NET '端口名' LOC = '主板上的端口名'; 

```

## 