0.7
2020.2
Oct 14 2022
05:20:55
C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.sim/sim_1/behav/xsim/glbl.v,1665704903,verilog,,,,glbl,,,,,,,,
C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sim_1/new/tb_delay_line_odd_delay.v,1710265201,verilog,,,,tb_delay_line_odd_delay,,,,,,,,
C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sources_1/new/delay_line.v,1710264808,verilog,,C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sources_1/new/register.v,,delay_line,,,,,,,,
C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sources_1/new/register.v,1710264796,verilog,,C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/linia_opozniajaca_JG/linia_opozniajaca_JG.srcs/sim_1/new/tb_delay_line_odd_delay.v,,register,,,,,,,,
