<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:05.185</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0072319</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막 트랜지스터 및 트랜지스터 어레이 기판</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, AND TRANSISTOR ARRAY SUBSTRATE</inventionTitleEng><openDate>2024.12.13</openDate><openNumber>10-2024-0173657</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막 트랜지스터, 및 이를 포함한 트랜지스터 어레이 기판이 제공된다. 박막 트랜지스터는 기판, 상기 기판 상에 배치되고, 채널 영역, 제1 도전 영역, 및 제2 도전 영역을 포함한 반도체층, 상기 반도체층 중 상기 제1 도전 영역 및 상기 제2 도전 영역을 제외한 나머지 영역을 덮는 게이트 절연층, 상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 채널 영역과 중첩되는 게이트 전극, 및 상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 제1 도전 영역으로 연장되며 상기 제1 도전 영역의 일부와 접하는 제1 전극을 포함한다. 상기 제1 전극 중 상기 게이트 전극에 마주하는 일변은 예각 및 둔각 중 하나의 각도로 상기 게이트 절연층의 가장자리와 교차된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판; 상기 기판 상에 배치되고, 채널 영역, 상기 채널 영역의 일측에 연결된 제1 도전 영역, 및 상기 채널 영역의 다른 일측에 연결된 제2 도전 영역을 포함한 반도체층;상기 반도체층 중 상기 제1 도전 영역 및 상기 제2 도전 영역을 제외한 나머지 영역을 덮는 게이트 절연층;상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 채널 영역과 중첩되는 게이트 전극; 및상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 제1 도전 영역으로 연장되며 상기 제1 도전 영역의 일부와 접하는 제1 전극을 포함하고,상기 제1 전극 중 상기 게이트 전극에 마주하는 일변은 예각 및 둔각 중 하나의 각도로 상기 게이트 절연층의 가장자리와 교차되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 게이트 전극과 상기 제1 전극은 제1 방향으로 상호 마주하고, 상기 제1 전극의 일변은 상기 제1 방향에 수직한 제2 방향으로 연장되며,상기 게이트 절연층 중 상기 제1 전극과 중첩되는 일부의 가장자리는, 상기 제1 방향 및 상기 제2 방향에 비스듬한 방향으로 연장되고 상기 제1 전극의 일변과 교차되는 경사부를 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 게이트 절연층의 일부 중 상기 경사부와 연결되는 측변과 상기 제1 전극의 일변이 상호 접하는 모서리의 길이는 상기 게이트 절연층의 두께보다 큰 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 제2 도전 영역으로 연장되며 상기 제2 도전 영역의 일부와 접하는 제2 전극을 더 포함하고,상기 제2 전극 중 상기 게이트 전극에 마주하는 일변은 예각 및 둔각 중 하나의 각도로 상기 게이트 절연층의 가장자리와 교차되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 게이트 전극과 상기 제2 전극은 제3 방향으로 상호 마주하고, 상기 제2 전극의 일변은 상기 제3 방향에 수직한 제4 방향으로 연장되며,상기 게이트 절연층 중 상기 제2 전극과 중첩되는 다른 일부의 가장자리는, 상기 제3 방향 및 상기 제4 방향에 비스듬한 방향으로 연장되고 상기 제2 전극의 일변과 교차되는 경사부를 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 도전 영역의 일부를 관통하는 제1 관통홀을 더 포함하고,상기 제1 관통홀은 상기 제1 방향에서 상기 게이트 전극과 상기 제1 전극 사이에 배치되며, 상기 제1 전극과 인접하고,상기 제1 도전 영역은, 상기 제1 전극과 접하는 제1 컨택 영역;상기 제1 컨택 영역과, 상기 제1 관통홀의 가장자리 중 상기 제1 전극에 마주하는 일변 사이에 배치되는 제1 패스 영역; 및상기 제1 패스 영역과 상기 채널 영역 사이에 배치되는 제1 메인 영역을 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제2 도전 영역의 일부를 관통하는 제2 관통홀을 더 포함하고,상기 제2 관통홀은 상기 제3 방향에서, 상기 게이트 전극과 상기 제2 전극 사이에 배치되며, 상기 제2 전극과 인접하고,상기 제2 도전 영역은 상기 제2 전극과 접하는 제2 컨택 영역;상기 제2 관통홀의 일변과 상기 제2 컨택 영역 사이에 배치되는 제2 패스 영역; 및상기 제2 패스 영역과 상기 채널 영역 사이에 배치되는 제2 메인 영역을 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 반도체층은 상기 제1 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이며 상기 제1 전극과 중첩되는 제1 비활성 영역; 및상기 제2 컨택 영역과 연결되고 상기 게이트 절연층으로 덮이며 상기 제2 전극과 중첩되는 제2 비활성 영역을 더 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 서브 화소들이 배열되는 표시 영역을 포함한 기판;상기 기판 상에 배치되는 회로층; 및상기 회로층 상에 배치되고, 상기 서브 화소들에 각각 대응하는 발광 소자들을 포함하는 발광 소자층을 포함하며,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되는 화소 구동부들을 포함하고,상기 화소 구동부들 각각은, 적어도 하나의 박막 트랜지스터를 포함하며,상기 회로층 중 하나의 박막 트랜지스터는, 상기 기판 상에 배치되고, 채널 영역, 상기 채널 영역의 일측에 연결된 제1 도전 영역, 및 상기 채널 영역의 다른 일측에 연결된 제2 도전 영역을 포함한 반도체층;상기 반도체층 중 상기 제1 도전 영역 및 상기 제2 도전 영역을 제외한 나머지 영역을 덮는 게이트 절연층;상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 채널 영역과 중첩되는 게이트 전극; 및상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 제1 도전 영역으로 연장되며 상기 제1 도전 영역의 일부와 접하는 제1 전극을 포함하고,상기 제1 전극 중 상기 게이트 전극에 마주하는 일변은 예각 및 둔각 중 하나의 각도로 상기 게이트 절연층의 가장자리와 교차되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 게이트 전극과 상기 제1 전극은 제1 방향으로 상호 마주하고, 상기 제1 전극의 일변은 상기 제1 방향에 수직한 제2 방향으로 연장되며,상기 게이트 절연층 중 상기 제1 전극과 중첩되는 일부의 가장자리는, 상기 제1 방향 및 상기 제2 방향에 비스듬한 방향으로 연장되고 상기 제1 전극의 일변과 교차되는 경사부를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 게이트 절연층의 일부 중 상기 경사부와 연결되는 측변과 상기 제1 전극의 일변이 상호 접하는 모서리의 길이는 상기 게이트 절연층의 두께보다 큰 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 하나의 박막 트랜지스터는, 상기 게이트 절연층 상에 배치되고 상기 반도체층의 상기 제2 도전 영역으로 연장되며 상기 제2 도전 영역의 일부와 접하는 제2 전극을 더 포함하고,상기 제2 전극 중 상기 게이트 전극에 마주하는 일변은 예각 및 둔각 중 하나의 각도로 상기 게이트 절연층의 가장자리와 교차되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 게이트 전극과 상기 제2 전극은 제3 방향으로 상호 마주하고, 상기 제2 전극의 일변은 상기 제3 방향에 수직한 제4 방향으로 연장되며,상기 게이트 절연층 중 상기 제2 전극과 중첩되는 다른 일부의 가장자리는, 상기 제3 방향 및 상기 제4 방향에 비스듬한 방향으로 연장되고 상기 제2 전극의 일변과 교차되는 경사부를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 하나의 박막 트랜지스터는, 상기 제1 도전 영역의 일부를 관통하는 제1 관통홀; 및상기 제2 도전 영역의 일부를 관통하는 제2 관통홀을 더 포함하고,상기 제1 관통홀은 상호 마주하는 상기 게이트 전극과 상기 제1 전극 사이에 배치되며,상기 제2 관통홀은 상호 마주하는 상기 게이트 전극과 상기 제2 전극 사이에 배치되고,상기 제1 도전 영역은, 상기 제1 전극과 접하는 제1 컨택 영역;상기 제1 컨택 영역과, 상기 제1 관통홀의 가장자리 중 상기 제1 전극에 마주하는 일변 사이에 배치되는 제1 패스 영역; 및상기 제1 패스 영역과 상기 채널 영역 사이에 배치되는 제1 메인 영역을 포함하며,상기 제2 도전 영역은 상기 제2 전극과 접하는 제2 컨택 영역;상기 제2 관통홀의 일변과 상기 제2 컨택 영역 사이에 배치되는 제2 패스 영역; 및상기 제2 패스 영역과 상기 채널 영역 사이에 배치되는 제2 메인 영역을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 회로층은 상기 기판 상에 배치되고 상기 반도체층과 중첩되는 차광 전극;상기 기판 상에 배치되고 상기 차광 전극을 덮는 버퍼층;상기 버퍼층 상에 배치되고 상기 박막 트랜지스터를 덮는 층간 절연층; 및상기 층간 절연층 상에 배치되는 비아층을 더 포함하고,상기 반도체층은 상기 버퍼층 상에 배치되며,상기 층간 절연층은 상기 제1 관통홀 및 상기 제2 관통홀 각각을 통해 상기 버퍼층과 접하는 트랜지스터 어레이 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Eok Su</engName><name>김억수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KOO, So Young</engName><name>구소영</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Hyung Jun</engName><name>김형준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.05</receiptDate><receiptNumber>1-1-2023-0619649-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.28</receiptDate><receiptNumber>1-1-2025-0852711-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230072319.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cccedb87d85d00937f22ae81015ac6c031c56059928cf6e4b3ae61cd04b35c0685025a30f39faba1db6bb424b84165f11468f69f872bca68</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdc922f623a425d1568d12aaff46bbe0d28ee58f61c4a4424b7ac69a711e283fd3b2466e6e5040dcdfaf6b5166b9c7bb66636565b1c6f0342</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2023.01.01 ~ 2023.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>전자부품산업기술개발(R＆D)</rndProjectName><rndSpecialInstituteName>한국산업기술기획평가원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이 기술개발</rndTaskName><rndTaskNumber>1415185391</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>