\BOOKMARK [0][]{section*.1}{Remerciements}{}% 1
\BOOKMARK [0][]{chapter*.3}{Introduction}{}% 2
\BOOKMARK [1][]{section.0.1}{Syst\350mes embarqu\351s automobiles}{chapter*.3}% 3
\BOOKMARK [2][]{subsection.0.1.1}{\311volutions des syst\350mes embarqu\351s}{section.0.1}% 4
\BOOKMARK [2][]{subsection.0.1.2}{Architectures EE}{section.0.1}% 5
\BOOKMARK [1][]{section.0.2}{Tendances et Contraintes actuelles}{chapter*.3}% 6
\BOOKMARK [2][]{subsection.0.2.1}{Tendances}{section.0.2}% 7
\BOOKMARK [2][]{subsection.0.2.2}{Contraintes et limitations}{section.0.2}% 8
\BOOKMARK [1][]{section.0.3}{Objectif\(s\), contribution et Probl\351matique}{chapter*.3}% 9
\BOOKMARK [0][]{chapter.1}{Enjeux des syst\350mes \340 criticit\351 multiple sur processeurs multi-coeurs}{}% 10
\BOOKMARK [1][]{section.1.1}{Pr\351sentation des architectures Hardware}{chapter.1}% 11
\BOOKMARK [2][]{subsection.1.1.1}{Mono/Multi/Many Cores et GPU}{section.1.1}% 12
\BOOKMARK [2][]{subsection.1.1.2}{Architectures m\351moires, cas des multi-coeurs}{section.1.1}% 13
\BOOKMARK [1][]{section.1.2}{Risques d'interf\351rences}{chapter.1}% 14
\BOOKMARK [1][]{section.1.3}{criticit\351 mixte \046 contraintes temporelles}{chapter.1}% 15
\BOOKMARK [2][]{subsection.1.3.1}{Enjeux des usages des multicoeurs avec contraintes temporelles}{section.1.3}% 16
\BOOKMARK [2][]{subsection.1.3.2}{Probl\351matique : criticit\351 multiple : comment optimiser l'usage des ressources avec garanties temporelles}{section.1.3}% 17
\BOOKMARK [0][]{chapter.2}{Etat de l'Art}{}% 18
\BOOKMARK [1][]{section.2.1}{Optimisation des ressources CPU}{chapter.2}% 19
\BOOKMARK [2][]{subsection.2.1.1}{Allocation des t\342ches - optimisation d'ordonnancement}{section.2.1}% 20
\BOOKMARK [2][]{subsection.2.1.2}{Autres consid\351rations}{section.2.1}% 21
\BOOKMARK [2][]{subsection.2.1.3}{Limitations et syst\350mes plus r\351alistes}{section.2.1}% 22
\BOOKMARK [0][]{chapter.3}{Principe et architecture pour la gestion de fautes temporelles}{}% 23
\BOOKMARK [1][]{section.3.1}{Un mod\350le bas\351 sur des cha\356nes de t\342ches pour garantir les contraintes temporelles}{chapter.3}% 24
\BOOKMARK [2][]{subsection.3.1.1}{Mod\350le de t\342ches}{section.3.1}% 25
\BOOKMARK [2][]{subsection.3.1.2}{Mod\350le de Cha\356nes de T\342ches}{section.3.1}% 26
\BOOKMARK [1][]{section.3.2}{Principe de m\351canisme d'anticipation - structure Moniteur \046 Commande}{chapter.3}% 27
\BOOKMARK [2][]{subsection.3.2.1}{M\351thode d'anticipation}{section.3.2}% 28
\BOOKMARK [2][]{subsection.3.2.2}{Mode d\351grad\351 et t\342ches non vitales}{section.3.2}% 29
\BOOKMARK [2][]{subsection.3.2.3}{M\351thode de recouvrement}{section.3.2}% 30
\BOOKMARK [2][]{subsection.3.2.4}{structure en Moniteur + Commande - Architecture Logicielle}{section.3.2}% 31
\BOOKMARK [1][]{section.3.3}{Application au domaine automobile \(diag. fonctionnel, SWC, etc\)}{chapter.3}% 32
\BOOKMARK [2][]{subsection.3.3.1}{Concept Description}{section.3.3}% 33
\BOOKMARK [0][]{chapter.4}{Protocole et d\351marche exp\351rimentale}{}% 34
\BOOKMARK [1][]{section.4.1}{Principe G\351n\351ral et Objectifs}{chapter.4}% 35
\BOOKMARK [1][]{section.4.2}{Phase de Design}{chapter.4}% 36
\BOOKMARK [2][]{subsection.4.2.1}{Profil des t\342ches en isolation}{section.4.2}% 37
\BOOKMARK [2][]{subsection.4.2.2}{Profil des t\342ches avec stress impos\351}{section.4.2}% 38
\BOOKMARK [2][]{subsection.4.2.3}{Chaine de t\342ches avec syst\350me complet sans Contr\364le}{section.4.2}% 39
\BOOKMARK [1][]{section.4.3}{Phase de Calibration}{chapter.4}% 40
\BOOKMARK [2][]{subsection.4.3.1}{Chaine de t\342ches avec stress forc\351}{section.4.3}% 41
\BOOKMARK [2][]{subsection.4.3.2}{Chaine de t\342che en isolation}{section.4.3}% 42
\BOOKMARK [2][]{subsection.4.3.3}{Chaine de t\342che avec m\351canisme de Contr\364le}{section.4.3}% 43
\BOOKMARK [1][]{section.4.4}{Phase de Validation en ex\351cution}{chapter.4}% 44
\BOOKMARK [2][]{subsection.4.4.1}{Chaine de t\342ches avec syst\350me complet et m\351canisme de Contr\364le}{section.4.4}% 45
\BOOKMARK [0][]{chapter.5}{Cas d'impl\351mentation de l'Agent de Monit. \046 Contr\364le}{}% 46
\BOOKMARK [1][]{section.5.1}{Framework et Architecture Logicielle}{chapter.5}% 47
\BOOKMARK [2][]{subsection.5.1.1}{Plateforme Mat\351rielle}{section.5.1}% 48
\BOOKMARK [2][]{subsection.5.1.2}{Support Logiciel}{section.5.1}% 49
\BOOKMARK [1][]{section.5.2}{Benchmark MiBench}{chapter.5}% 50
\BOOKMARK [2][]{subsection.5.2.1}{Pr\351sentation}{section.5.2}% 51
\BOOKMARK [2][]{subsection.5.2.2}{Demandes d'adaptation/modification des t\342ches}{section.5.2}% 52
\BOOKMARK [1][]{section.5.3}{Agent de Monitoring et Control}{chapter.5}% 53
\BOOKMARK [1][]{section.5.4}{Solutions adopt\351es \340 la complexit\351 d'impl\351mentation}{chapter.5}% 54
\BOOKMARK [0][]{chapter.6}{Mise en Application exp\351rimentale}{}% 55
\BOOKMARK [1][]{section.6.1}{Application \340 MiBench du Protocole}{chapter.6}% 56
\BOOKMARK [2][]{subsection.6.1.1}{Phase de Design}{section.6.1}% 57
\BOOKMARK [2][]{subsection.6.1.2}{Phase de Calibration}{section.6.1}% 58
\BOOKMARK [2][]{subsection.6.1.3}{Phase de Validation en ex\351cution}{section.6.1}% 59
\BOOKMARK [1][]{section.6.2}{Conclusions exp\351rimentales}{chapter.6}% 60
\BOOKMARK [0][]{chapter*.4}{Conclusion}{}% 61
\BOOKMARK [1][]{section.6.3}{Conclusion}{chapter*.4}% 62
\BOOKMARK [1][]{section.6.4}{Perspectives et am\351liorations possibles}{chapter*.4}% 63
\BOOKMARK [2][]{subsection.6.4.1}{Mode d\351grad\351 multi-niveau}{section.6.4}% 64
\BOOKMARK [2][]{subsection.6.4.2}{mode d\351grad\351 par m\351canismes de contr\364le hardware}{section.6.4}% 65
\BOOKMARK [0][]{appendix.A}{Exemple d'annexe}{}% 66
\BOOKMARK [1][]{section.A.1}{Exemple d'annexe}{appendix.A}% 67
\BOOKMARK [0][]{appendix*.5}{Bibliographie}{}% 68
