ICCAD 2019 CAD Contest Problem D
Logic Synthesis Using Programmable Logic Gates

testcaseD 是題目給的

abc_method : ABC整個套件太大，我只取了我自己用的資料夾examples，compile方法如report所示，out1.v是我用abc對test1.v得出的結果，
run.cpp是我用來Transfer to Gate 1, 2, 3 的c++檔，out_1.v是對out1.v得出的結果
因為我還沒設計輸入指令，所以要自己在ABC的compile介面輸入想要map的test.v，想要輸出的out.v
run.cpp則是要自己在ifstream輸入想要轉換的out.v，想要輸出的out_.v

c++method : main.cpp 尚未完成 Logic_Gates.cpp 和 Logic_Gates.h 尚未 debug 過
