Flow report for teszt1
Fri Jan 27 22:00:20 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Fri Jan 27 22:00:20 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; teszt1                                          ;
; Top-level Entity Name              ; teszt1                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,546 / 4,608 ( 34 % )                          ;
;     Total combinational functions  ; 1,161 / 4,608 ( 25 % )                          ;
;     Dedicated logic registers      ; 1,242 / 4,608 ( 27 % )                          ;
; Total registers                    ; 1250                                            ;
; Total pins                         ; 57 / 89 ( 64 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 77,824 / 119,808 ( 65 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 01/27/2017 21:59:16 ;
; Main task         ; Compilation         ;
; Revision Name     ; teszt1              ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                            ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------+-------------+-----------------------------------+
; Assignment Name                              ; Value                                                                                                     ; Default Value                  ; Entity Name ; Section Id                        ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------+-------------+-----------------------------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP          ; On                                                                                                        ; Off                            ; --          ; --                                ;
; AUTO_DELAY_CHAINS_FOR_HIGH_FANOUT_INPUT_PINS ; On                                                                                                        ; Off                            ; --          ; --                                ;
; AUTO_PACKED_REGISTERS_STRATIXII              ; Normal                                                                                                    ; Auto                           ; --          ; --                                ;
; COMPILER_SIGNATURE_ID                        ; 0.148555075513985                                                                                         ; --                             ; --          ; --                                ;
; CYCLONEII_OPTIMIZATION_TECHNIQUE             ; Speed                                                                                                     ; Balanced                       ; --          ; --                                ;
; EDA_BOARD_DESIGN_BOUNDARY_SCAN_TOOL          ; BSDL (Boundary Scan)                                                                                      ; <None>                         ; --          ; --                                ;
; EDA_BOARD_DESIGN_SYMBOL_TOOL                 ; FPGA Xchange (Symbol)                                                                                     ; <None>                         ; --          ; --                                ;
; EDA_BOARD_DESIGN_TIMING_TOOL                 ; Stamp (Timing)                                                                                            ; <None>                         ; --          ; --                                ;
; EDA_DESIGN_ENTRY_SYNTHESIS_TOOL              ; Design Compiler                                                                                           ; <None>                         ; --          ; --                                ;
; EDA_INPUT_DATA_FORMAT                        ; Verilog Hdl                                                                                               ; --                             ; --          ; eda_design_synthesis              ;
; EDA_INPUT_VCC_NAME                           ; Vdd                                                                                                       ; --                             ; --          ; eda_design_synthesis              ;
; EDA_LMF_FILE                                 ; altsyn.lmf                                                                                                ; --                             ; --          ; eda_design_synthesis              ;
; EDA_OUTPUT_DATA_FORMAT                       ; Verilog Hdl                                                                                               ; --                             ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT                       ; Stamp                                                                                                     ; --                             ; --          ; eda_board_design_timing           ;
; EDA_OUTPUT_DATA_FORMAT                       ; Fpga Xchange                                                                                              ; --                             ; --          ; eda_board_design_symbol           ;
; EDA_OUTPUT_DATA_FORMAT                       ; None                                                                                                      ; --                             ; --          ; eda_board_design_signal_integrity ;
; EDA_OUTPUT_DATA_FORMAT                       ; Bsdl                                                                                                      ; --                             ; --          ; eda_board_design_boundary_scan    ;
; EDA_SIMULATION_TOOL                          ; ModelSim-Altera (Verilog)                                                                                 ; <None>                         ; --          ; --                                ;
; EDA_TIME_SCALE                               ; 1 ps                                                                                                      ; --                             ; --          ; eda_simulation                    ;
; ENABLE_DRC_SETTINGS                          ; On                                                                                                        ; Off                            ; --          ; --                                ;
; ENABLE_SIGNALTAP                             ; On                                                                                                        ; --                             ; --          ; --                                ;
; FITTER_EARLY_TIMING_ESTIMATE_MODE            ; Pessimistic                                                                                               ; Realistic                      ; --          ; --                                ;
; FITTER_EFFORT                                ; Standard Fit                                                                                              ; Auto Fit                       ; --          ; --                                ;
; IP_TOOL_NAME                                 ; ALTPLL                                                                                                    ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COUNTER                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COMPARE                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COMPARE                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COUNTER                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COMPARE                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_CONSTANT                                                                                              ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COUNTER                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COUNTER                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_NAME                                 ; LPM_COUNTER                                                                                               ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; IP_TOOL_VERSION                              ; 13.0                                                                                                      ; --                             ; --          ; --                                ;
; MAX_CORE_JUNCTION_TEMP                       ; 85                                                                                                        ; --                             ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP                       ; 0                                                                                                         ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; altpll0.bsf                                                                                               ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; altpll0_inst.v                                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; altpll0_bb.v                                                                                              ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; altpll0.ppf                                                                                               ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; altpll0_syn.v                                                                                             ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter0.bsf                                                                             ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter0_bb.v                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare0.bsf                                                                             ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare0_bb.v                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare1.bsf                                                                             ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare1_bb.v                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter_16b_up.bsf                                                                       ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter_16b_up_bb.v                                                                      ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare2.bsf                                                                             ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_compare2_bb.v                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_constant0.bsf                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_constant0_bb.v                                                                           ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; lpm_counterfilter3.bsf                                                                                    ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; lpm_counterfilter3_inst.v                                                                                 ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; lpm_counterfilter3_bb.v                                                                                   ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; lpm_counterfilter3.cmp                                                                                    ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter2bit.bsf                                                                          ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter2bit_bb.v                                                                         ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter64.bsf                                                                            ; --                             ; --          ; --                                ;
; MISC_FILE                                    ; output_files/lpm_counter64_bb.v                                                                           ; --                             ; --          ; --                                ;
; MUX_RESTRUCTURE                              ; Off                                                                                                       ; Auto                           ; --          ; --                                ;
; OPTIMIZE_HOLD_TIMING                         ; All Paths                                                                                                 ; IO Paths and Minimum TPD Paths ; --          ; --                                ;
; PARTITION_COLOR                              ; 16764057                                                                                                  ; --                             ; --          ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL          ; PLACEMENT_AND_ROUTING                                                                                     ; --                             ; --          ; Top                               ;
; PARTITION_NETLIST_TYPE                       ; SOURCE                                                                                                    ; --                             ; --          ; Top                               ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC               ; On                                                                                                        ; Off                            ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_EFFORT                    ; Extra                                                                                                     ; Normal                         ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION      ; On                                                                                                        ; Off                            ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING         ; On                                                                                                        ; Off                            ; --          ; --                                ;
; POWER_BOARD_THERMAL_MODEL                    ; None (CONSERVATIVE)                                                                                       ; --                             ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION                ; No Heat Sink With Still Air                                                                               ; --                             ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY                     ; output_files                                                                                              ; --                             ; --          ; --                                ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL             ; MAXIMUM                                                                                                   ; Normal                         ; --          ; --                                ;
; SLD_FILE                                     ; /home/hydr/work/alteraFPGA/teszt1/stp1_auto_stripped.stp                                                  ; --                             ; --          ; --                                ;
; SLD_NODE_CREATOR_ID                          ; 110                                                                                                       ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_ENTITY_NAME                         ; sld_signaltap                                                                                             ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_NODE_INFO=805334528                                                                                   ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_POWER_UP_TRIGGER=0                                                                                    ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                             ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_STATE_FLOW_USE_GENERATED=0                                                                            ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_STATE_BITS=11                                                                                         ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_BUFFER_FULL_STOP=1                                                                                    ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                              ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_TRIGGER_LEVEL=1                                                                                       ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                      ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                              ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                             ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_SEGMENT_SIZE=4096                                                                                     ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_SAMPLE_DEPTH=4096                                                                                     ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_DATA_BITS=19                                                                                          ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_TRIGGER_BITS=20                                                                                       ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_INVERSION_MASK_LENGTH=86                                                                              ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_NODE_CRC_LOWORD=21759                                                                                 ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_NODE_CRC_HIWORD=30625                                                                                 ; --                             ; --          ; auto_signaltap_0                  ;
; SLD_NODE_PARAMETER_ASSIGNMENT                ; SLD_TRIGGER_IN_ENABLED=0                                                                                  ; --                             ; --          ; auto_signaltap_0                  ;
; SMART_RECOMPILE                              ; On                                                                                                        ; Off                            ; --          ; --                                ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS                ; On                                                                                                        ; Off                            ; --          ; --                                ;
; USE_SIGNALTAP_FILE                           ; stp1.stp                                                                                                  ; --                             ; --          ; --                                ;
+----------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------+-------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:06     ; 1.0                     ; 845 MB              ; 00:00:06                           ;
; Fitter                    ; 00:00:29     ; 1.1                     ; 865 MB              ; 00:00:36                           ;
; Assembler                 ; 00:00:02     ; 1.0                     ; 679 MB              ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:01     ; 1.0                     ; 679 MB              ; 00:00:02                           ;
; Design Assistant          ; 00:00:03     ; 1.0                     ; 911 MB              ; 00:00:03                           ;
; EDA Netlist Writer        ; 00:00:02     ; 1.0                     ; 835 MB              ; 00:00:02                           ;
; Total                     ; 00:00:43     ; --                      ; --                  ; 00:00:50                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                               ;
+---------------------------+------------------+------------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name          ; OS Version ; Processor type ;
+---------------------------+------------------+------------------+------------+----------------+
; Analysis & Synthesis      ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
; Fitter                    ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
; Assembler                 ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
; TimeQuest Timing Analyzer ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
; Design Assistant          ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
; EDA Netlist Writer        ; changed          ; Debian GNU/Linux ; 9          ; x86_64         ;
+---------------------------+------------------+------------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off teszt1 -c teszt1
quartus_fit --read_settings_files=off --write_settings_files=off teszt1 -c teszt1
quartus_asm --read_settings_files=off --write_settings_files=off teszt1 -c teszt1
quartus_sta teszt1 -c teszt1
quartus_drc --read_settings_files=off --write_settings_files=off teszt1 -c teszt1
quartus_eda --read_settings_files=off --write_settings_files=off teszt1 -c teszt1



