# Digital System Design：HW0

- [題目：1 bits 加法器](https://github.com/5j54d93/NTOU-CS-Digital-System-Design/tree/main/HW0#題目1-bits-加法器)
- [License：MIT](https://github.com/5j54d93/NTOU-CS-Digital-System-Design/tree/main/HW0#licensemit)

## 題目：[1 bits 加法器](https://github.com/5j54d93/NTOU-CS-Digital-System-Design/blob/main/HW0/adder_1bit.vhd)

### 說明

- 輸入 Input：A、B、C
- 輸出 Output：S（結果）、Co（進位）

## License：MIT

This package is [MIT licensd](https://github.com/5j54d93/NTOU-CS-Digital-System-Design/blob/main/LICENSE).
