> ​	  	This chapter begins with an introduction to **sequential circuits**, describing the difference between **synchronous sequential circuits(同步变化)**, which have a clock signal to synchronize changes in the state of the circuit at discrete points in time, and **asynchronous sequential circuits（异步）**, which can change state at any time in response to changes in inputs.

要实现信息的存储，我们就需要一种新的电路：时序电路
<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114120141839.png" alt="image-20231114120141839" style="zoom:67%;" />

- Combinational Logic

  - Inputs - 

  - **Output function (Mealy)**
    Outputs = g(Inputs, State)
    
  - **Output function (Moore)**
    Outputs = h(State)
    
    Next state function
    Next State = f(Inputs, State)

- Storage Elements

下面是一种最基本的`Buffer`（缓冲器），可以保持一个值在一定时间内不变
将反相器改为其他原件，即得到最基本的锁存器

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231118213036932.png" alt="image-20231118213036932" style="zoom:50%;" />

# Part 1 Storage Elements and Analysis

# Type

### Synchronous | 同步变化

> 在最简单的钟控时序电路中使用的存储单元称之为触发器。

> 通常情况下，触发器是由锁存器构成的。

**钟控时序电路 `Clocked sequential circuit`**

> 通过时钟产生器`Clock Generator`产生周期性的时钟脉冲`clock pulse`来实现。脉冲系统分布于整个系统，同步存储元件之在每一个脉冲特定的时刻受到影响

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231118213903053.png" style="zoom: 67%;" />

### Asynchronous | 异步变化



# 锁存器 | Latch

### Basic (NAND)  $\bar{S}-\bar{R}$ Latch

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/1688787640601-fc5646c2-938a-46a4-974b-86044d360139.png" alt="img" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114110523834.png" alt="image-20231114110523834" style="zoom: 50%;" />

一般来说，set为置1端口，reset为置0端口
但是，这里的$\bar{R}-\bar{S}$使用的是 $\bar{S\R}$ 来表示

### Basic (NOR) S – R Latch

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114110637432.png" alt="image-20231114110637432" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114110654679.png" alt="image-20231114110654679" style="zoom:67%;" />

S 置 1 端口
R 置 0 端口

### Clocked S - R Latch

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114111104144.png" alt="image-20231114111104144" style="zoom:67%;" />

- 实际上，它将NAND的行为转为了与NOR相同的寄存器

### D- Latch

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114111759468.png" alt="image-20231114111759468" style="zoom:67%;" />

- 没有模糊值 ( `indeterminate value` )

> 但是，在一个时钟周期内，只要C = 1不变，输出可以发生多次变化；第一次变化是我们预期中的，之后的被称之为”空翻“
>
> 也就是说， it is transparent.

# 触发器 | Flip-Flops

> 边沿触发式 D 触发器是目前使用最广泛的触发器。

## 主从触发|S-R master-slave flip-flop

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114113352328.png" alt="image-20231114113352328" style="zoom:80%;" />

- 它存在的问题与R-S Latch类似，都存在不确定的状态，导致可能发生错误
- 1`s catching Problem



## 边缘检测|edge-triggered flip-flop

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114114937118.png" alt="image-20231114114937118" style="zoom:67%;" />

- 上图负边缘变化

**正边缘变化**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231114115026274.png" alt="image-20231114115026274" style="zoom:67%;" />

# 标准图形符号 | Standard Symbols

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231118224139440.png" alt="image-20231118224139440" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231118224147895.png" alt="image-20231118224147895" style="zoom: 50%;" />

- 直角 符号表示 **延时输出指示器**  表示输出信号在脉冲的结尾发生改变

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231118224128869.png" alt="image-20231118224128869" style="zoom:67%;" />

- C前面的箭头表示动态输入，**表示触发器相应输入时钟脉冲的边沿跳变**

# 时序电路分析

Example

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121103402471.png" alt="image-20231121103402471" style="zoom:50%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121103419249.png" alt="image-20231121103419249" style="zoom:50%;" />

## State Graph

- 当前状态 下一状态 输入 输出

![image-20231121112021926](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121112021926.png)

- Mealy和Moore的状态表不同
  - 如果输出既依赖于当前状态，也依赖于输入的时序电路，则称为 **米勒型电路(Mealy model circuit)**；而如果输出只依赖于当前状态，则称为 **摩尔型电路(Moore model circuit)**。

## State Diagram

![image-20231121105907456](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121105907456.png)

Mealy模型

- Node 指示状态；箭头表示输入输出

Moore模型  （只依赖于State）



## 等价

- Def: 如果两个状态对每一个输入符号产生的输出相同，而且下一个状态相同或者等价，那么我们称他们等价

Example

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121111326120.png" alt="image-20231121111326120" style="zoom: 25%;" />

# Timing Parameter

- Setup Time  $t_s$：采样边缘前输入信号需要保持稳定的时间，否则会发生
  - 
- Hold Time $t_h$：采样边缘后输入信号需要保持稳定的时间；
- Propagation Time  $t_p$：触发器的采样边缘到输出稳定的时间（传播时间）；
- Slack Time：松弛时间 $t_{slack}>=0，一般接近0$

​	对于 $t_h<t_{pd}$

![image-20231121113546701](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121113546701.png)

![image-20231121115046807](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231121115046807.png)

$t_p=t_{pd}+t_{slack}+t_s = t_{pd,FF}+t_{pd,Com}+t_s+t_{slack}$



# Part 2 Design Procedure

Specification

- 确认系统的行为：需要说明规格，以确定数目；确认初始状态 | Spcification

- Formulation - Obtain a state diagram or state table
- State Assignment - Assign **binary codes** to the states

- Flip-Flop Input Equation Determination - Select flip-flop types and derive flip-flop equations from next state entries in the table
- Output Equation Determination - Derive output equations from output entries in the table
- Optimization - Optimize the equations
- Technology Mapping - Find circuit from equations and map to flip-flops and gate technology
- Verification - Verify correctness of final design

# Preparation

Reset设置

![image-20231128103259334](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231128103259334.png)

# Formulation

**Example 1 : Sequence Check**

目的：在一段连续的序列中检测要求的序列，假设为“1101”
状态图：<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231128104735661.png" alt="image-20231128104735661" style="zoom:67%;" />

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231211233035303.png" alt="image-20231211233035303" style="zoom:50%;" />

- A为初始状态，"Reset"位

> 关于reset
>
> 同步
>
> 异步

# 状态图的优化与确定策略

> **A state is an abstraction of the history of the past** **applied inputs to the circuit (including power-up reset** **or system reset).** 

## 优化

**对等效状态的理解**
<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231205102533959.png" alt="image-20231205102533959" style="zoom: 33%;" />

**隐含表化简**

![image-20240105173111300](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401051731608.png)

## **状态分配**

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/image-20231205102816201.png" alt="image-20231205102816201" style="zoom:50%;" />

> 一般情况下，第一条原则较为重要，需优先考虑，其次要考虑由前三条原则得到的应分配相邻代码的状态对出现的次数，次数多的状态对应优先分配相邻的二进制代码



# 例题

## 时序计算

注意结合时序图进行分析

<img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091943431.png" alt="image-20231121115046807" style="zoom: 50%;" />

- 边沿触发的，$t_s$在边沿触发之前进行
  - 故而常说的，"to the positive clock edge"需要计算 $t_s$
  - 

>
>![image-20240109193146028](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091931776.png)
>
><img src="https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091932193.png" alt="image-20240109193217153" style="zoom:50%;" />
>
>- 一般在这种clock stew问题中才考虑$t_h$,在触发后

>![img](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091935376.png)
>
>- 计算时间延时Max的时候，从一个FF的输出到另外一个的输入
>
>![img](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091935676.png)

>
>
>![image-20240109194120962](https://zzh-pic-for-self.oss-cn-hangzhou.aliyuncs.com/img/202401091941022.png)
>
>- X -> S  审题，是从external input
>- 边沿触发
