内建时钟的自校准电路 本发明提供一种内建时钟的自校准电路，其包括时序管理电路、时钟发生器和自校准单元。时钟发生器用于产生并通过其输出端输出时钟信号给自校准单元。自校准单元基于时钟发生器送来的时钟信号完成自校准，在自校准完成后发出有效的自校准锁定信号。时序管理电路的输入端与使能信号相连，其输出端与时钟发生器的使能端相连。当使能信号由无效电平跳变为有效电平时，时序管理电路输出的时钟控制信号由无效电平跳变为有效电平；当使能信号由有效电平跳变为无效电平时，时序管理电路输出的时钟控制信号的有效电平延续若干个时钟周期后跳变为无效电平。这样，可以解决由于时钟信号关闭过早而导致产生逻辑错误的问题。
