main idea is based on the observation that each 
compacted test vector can detect multiple faults, and 
these fault affections can be propagated through 
different sensitized paths to different scan cells, 
and later are scanned out to check. That is, a test 
vector can associate with multiple scan cells. If we 
can group the most highly associative scan cells in 
the same sub-scan chain, then only a small number of 
sub-scan chains have to be enabled during test 
responses capture. Of course, the more sub-scan 
chains can be disabled during test responses 
capturing the more signal transitions can be avoided. 
So, how to group the most highly associative scan 
cells in the same sub-scan chain is key to the 
proposed approach. So, we also have derived an 
efficient algorithm to partition the scan chain such 
that the highly 
associative scan cells can be contained in the same 
sub-scan chain. 
英文關鍵詞： full-scan sequential circuits, peak power, average 
power, multiple capture 
 
 1 
使用掃描鏈分割技術以減少測試資料抓取期間之功率消耗 
Capture Power Reduction by Scan Chain Partitioning 
計畫編號：NSC100-2221-E-155-053 
執行期間：100 年 08 月 01 日 至 101 年 07 月 31 日 
主持人：曾王道  元智大學資訊工程學系  助理教授 
 
一、 摘要 
中文摘要 
在一個完全掃瞄循序電路的測試中，電路最高
功率的消耗大部分是發生在 測試結果抓取期
間。因為在此期間由於大量掃瞄細胞中的資料
位元的切換，造成電路內 高低電位轉換次數
快速增加，也因此增加了電路的功率消耗。在
本計畫中，我們提出了一個可以在測試結果抓
取期間減少最高功率消耗的方法。透過這個方
法，我們可以針對 測試結果抓取期間的功率
消耗做有效的管理，使得功率消耗可以獲得大
幅的降低。由於每一個測試資料可能會關聯到
多個可能的錯誤的偵測並且這些錯誤的影響
會由不同掃 瞄細胞觀察。因此，我們的想法
是想藉由分析對應於各個測試資料的錯誤觀
察細胞位置之關聯性，而將電路中的掃瞄鏈依
掃瞄細胞關聯性之高低而分割成多個不等長
度的子掃 描鏈；使得在使用掃描鏈進行測試
結果抓取時，盡可能將不必要的子掃描鏈關閉
以減少 掃瞄細胞資料位元的切換。在測試結
果抓取期間若能夠關閉的子掃描鏈越多就表
示減少 訊號轉換的效果就越好，因此，我們
也提出了一個有效率的掃瞄鏈分割方法，藉由
對 受測電路行為的分析，將掃描細胞分類成
多個有較高關聯性的組別；再由此分組為依據
來分割掃描鏈。 
 
英文摘要 
In the testing of a full scan sequential design, the 
peak power consumption mostly occurs during 
the capture of the test responses. It is because 
during this period, most signals in the scan cells 
are likely to transition and result in the increase 
in power consumption. In fact, only a small 
number of scan cells have to be captured in each 
test. If we can partition the scan chain into 
multiple sub-scan chains and enable only the 
necessary ones, then a large amount of test 
power can be saved during test responses capture. 
In this proposal, we have derived an approach to 
reduce test power consumption during test 
responses capture. Our main idea is based on the 
observation that each compacted test vector can 
detect multiple faults, and these fault affections 
can be propagated through different sensitized 
paths to different scan cells, and later are 
scanned out to check. That is, a test vector can 
associate with multiple scan cells. If we can 
group the most highly associative scan cells in 
the same sub-scan chain, then only a small 
 3 
轉換，因此，便可有效的降低電路測試時的尖
峰功率消耗。 
四、 研究目的 
1. 掃瞄細胞關聯的分析 
我們以 ISCAS’89 的最小電路 s27(如圖二所示)
為例，來說明對應於一個給定的錯誤的測試資
料與傳導測試結果的掃瞄細胞之間的關係。透
過 D 或 PODEM 演算法，我們可以針對電路中
每一個可能的陷入錯誤(stuck-at fault)，推導出
對應的輸入資料的設定。以 m 這條電路線為
例，若 m 發生 stuck-at-0 錯誤，為了讓此錯誤
影響能傳導出來，我們可以將輸入的測試資料
V1 = (A, B, C, D, E, F, G)設定為(0, X, X, X, 1, 
X, X)，則錯誤的影響便可藉由 sensitized path 
(m-I)，如圖三所示，傳送至掃瞄細胞 S0 後，
再經由掃瞄鍊輸出檢視。測試資料中的 X 訊
號，表示未指定位元。未指定位元因與
sensitized path 的設定無關，也因此並不會影響
錯誤的傳遞，所以在實際測試時可任意填入 0
或 1 值而不影響測試結果。一般而言，經由 D
或PODEM這種決定性的演算法所產生之測試
資料會含有大量的未指定位元。而這些未指定
位元我們可以再進一步的設定其 0、1 值，使
其能偵測更多的錯誤以減少測試資料量並達
到減少測試時間的目的。例如，原本偵測 m 
stuck-at-0 的測試資料 V1 = (0, X, X, X, 1, X, 
X)，若我們將輸入 D 設定為 1，也就是設定
V1 = (0, X, X, 1, 1, X, X)，便可偵測 n 這條電路
線發生 stuck-at-1 的錯誤。 
S0
S1
S2
A
B
C
D
H
K
I
J
E
F
G
m
n
Scan_in
Scan_out
 
圖二、全掃瞄設計 ISCAS’89 s27 電路 
S0
S1
S2
A
B
C
D
H
K
I
J
E
F
G
n
m
Scan_in
Scan_out
 
圖 3、掃瞄細胞 m 對應到 S0、n 對應到 S2 
如圖三所示，n stuck-at-1 的錯誤影響可由
sensitized path (n-K)傳送至掃瞄細胞 S2 後，再
經由掃瞄鍊輸出檢視。因此，一筆測試資料往
往會關連到多個錯誤的偵測，而這些錯誤的影
響也會經由不同的掃瞄細胞抓取其錯誤的影
響。在表一中，我們針對 ISCAS’89 s208 電路
的測試資料及其對應之掃瞄細胞做了一些統
計。s208 電路共有 8 個掃瞄細胞，分別為 S1, S2, 
S3, S4, S5, S6, S7, 和 S8。由表中我們可觀察
出，每一筆測試資料都可以偵測出多個錯誤，
而不同錯誤會從不同掃瞄細胞傳導其錯誤影
響。例如，測試資: 
V2 = {X0XXXXXXXXX11110110}可以偵測
72 個錯誤，這些錯誤只會從這些掃瞄細胞(S8, 
S6, S5)傳導錯誤的影響。換句話說，當測試資 
 5 
= {eij| 1 ≤  i ≤  n, 1 ≤  j ≤  n }表示任兩點
間的關聯，例如 e12 表示掃瞄細胞 S1 與 S2 之間
的關聯。每個邊會設定一個權重 wij 表示掃瞄
細胞 Si 與 Sj 關聯的測試資料的個數。例如 w12 
= 5 表示有 5 個測試資料同時關聯於掃瞄細胞
S1 與 S2。也就是說，總共有 5 個測試資料應用
於受測電路時必須同時抓取掃瞄細胞 S1 與 S2
的內容。圖四所示為以 s208 電路為例所建構
出來完全圖，其中點 1 至 8 分別表示掃描細胞
S1 至 S8，而邊上的權重表示相鄰兩個掃描細胞
所關聯的測試資料的個數。權重愈大表示連接
的兩個掃描細胞被越多的測試資料所包含，同
時也表示愈需要被分在相同的子掃瞄鍊。因
此，掃瞄分割的問題，便可轉化為由給定的圖
形中找出最大權重完全子圖(maximum weight 
clique)問題。目前已有非常多的文獻對於由給
定的圖形中找出最大權重完全子圖問題，提供
了非常好的解決方法。依照文獻[24]中所提供
的方法，我們可將圖四切割成 3 個完全子圖， 
8
1
2
37
6
5
4
31
1
2
1
1
3
4
2
3
3
1 3
2
1
1
1 2
2
1
1
1
3
3
1
1
1
3
 
圖四、s208 電路中的掃描細胞所形成的關聯圖 
8
1
2
37
6
5
4
3
3
4
2
3
2
3
 
圖五、最大權重完全子圖 
如圖五所示。依據圖五的分割結果我們可將掃
瞄細胞分為三個群組而串連各群組的掃瞄細
胞後便可得到圖六所示的 3 條個子掃瞄鍊。 
我們以表一 s208 的測試資料 V2 為例來說明測
試結果抓取時子掃瞄鍊開啟或關閉的情形，如
圖七所示。因為 V2 的測試資料會對應到掃瞄
細胞{S8, S6, S5}，而這些掃瞄細胞是散佈在子
掃瞄鍊 SC1 和 SC2。因此，V2 測試資料在測
試結果抓取期間子掃瞄鏈 SC1 以及 SC2 都必
須開啟。而子掃瞄鏈 SC3 因不包含任何關聯的
掃瞄細胞，所以在進行測試結果抓取時是可以
關閉的。在這個例子中，可以關閉的子掃描鏈
共有 1 條，而總計關閉的掃描細胞有 2 個。 
S8 S7 S6SC1
S5 S2 S1SC2
S4 S3SC3
 
圖六、掃描鏈的分割 
 7 
Chain Partitioning for Reducing Peak Shift Power 
During Test,” in Computer-Aided Design of 
Integrated Circuits and Systems, IEEE Transactions 
on Volume 28,  Issue 2,  Feb. 2009, pp. 298-302 
[7] C.-W. Tzeng and S.-Y. Huang, “UMC-Scan test 
methodology: Exploiting the maximum freedom of 
multicasting,” IEEE Des. Test Comput., vol. 25, no. 
2, pp. 132–140, Mar./Apr. 2008. 
[8] Elm, M.; Wunderlich, H.-J.; Imhof, M.E.; Zoellin, 
C.G.; Leenstra, J.; Maeding, N.,” Scan chain 
clustering for test power reduction, ” in Design 
Automation Conference, 2008. DAC 2008. 45th 
ACM/IEEE,” 8-13 June 2008 PP. 828 – 833 
[9] R. Sankaralingam and N. Touba. “Controlling Peak 
Power During Scan Testing.” In Proc. VLSI Test 
Symp., pages 153–159, 2002. 
[10] Lin, C.-Y.; Lin, H.-C.; Chen, H.-M. “On Reducing 
Test Power and Test Volume by Selective Pattern 
Compression Schemes, ” Very Large Scale 
Integration (VLSI) Systems, IEEE Transactions on : 
Accepted for future publication,” Volume 
PP,  Forthcoming,  2009,  PP. 1 – 1 
[11] K. M. Butler, J. Saxena, T. Fryars, G. Hetherington, 
A. Jain, and J. Lewis, “Minimizing power 
consumption in scan test: Pattern generation and 
DFT techniques,” in Proc. Int. Test Conf., Oct. 2004, 
pp. 355–364. 
[12] Y.-T. Lin, M.-F. Wu, and J.-L. Huang, “PHS-fill: A 
low power supply noise test pattern generation 
technique for at-speed testing in Huffman coding test 
compression environment,” in Proc. Asian Test 
Symp., Nov. 2008, pp. 391–396. 
[13] S.-J.Wang, Y.-T. Chen, and S.-M. Li, “Low capture 
power test generation for launch-off-capture 
transition test based on don’t-care filling,” in Proc. 
Int. Symp. Circuits Syst., May 2007, pp. 27–30. 
[14] S. Remersaro, X. Lin, Z. Zhang, S. M. Reddy, I. 
Pomeranz, and J. Rajski, “Preferred fill: A scalable 
method to reduce capture power for scan based 
designs,” in Proc. Int. Test Conf., Oct. 2006, pp. 
1–10. 
[15] Chao-Wen Tzeng; Shi-Yu Huang, “QC-Fill: 
Quick-and-Cool X-Filling for Multicasting-Based 
Scan Test, ” IEEE Transactions on Computer-Aided 
Design of Integrated Circuits and Systems, Volume 
28,  Issue 11,  Nov. 2009 PP.1756 – 1766 
[16] P. M. Rosinger, B. M. Al-Hashimi, and N. Nicolici, 
“Scan architecture for shift and capture cycle power 
reduction,” in Proc. International Symposium on 
Defect and Fault Tolerance in VLSI System, 2002, 
pp. 129-137. 
[17] K.-J. Lee, S.-J. Hsu and C.-M. Ho, “Test power 
reduction with multiple capture orders,” in Asian 
Test Symposium, Nov. 2004, pp. 26-31.  
[18] X. Wen, Y. Yamashita, S. Kajihara, L.-T. Wang, K. 
K. Saluja, and K. Kinoshita, “On low-capture-power 
test generation for scan testing,” in VLSI Test 
Symposium, May 2005, pp. 265-270.  
[19] Sying-Jyan Wang; Kuo-Lin Fu; Li, K.S.-M., “Low 
peak power ATPG for n-detection test, ” in Circuits 
and Systems, 2009. ISCAS 2009. IEEE International 
Symposium on 24-27 May 2009 PP. 1993 - 1996  
[20] Giri, C.; Choudhary, P.K.; Chattopadhyay, S., “Scan 
Power Reduction Through Scan Architecture 
Modification And Test Vector Reordering” in Asian 
Test Symposium, 2007. ATS '07. 16
th
 8-11 Oct. 2007 
PP. 419 – 424 
[21] O. E. Cornelia and V. K. Agarwal, “Conditional 
Stuck-at Fault Model for PLA Test Generation.” In 
VLSI Design Laboratory, McGill University, 1989. 
[22] L. Whetsel, “Adapting scan architectures for low 
power operation”, in Proc. IEEE int’l Test Conf., pp. 
863-872, 2000. 
[23] Lung-Jen Lee, Wang-Dauh Tseng, and Rung-Bin Lin 
“Power Reduction during Scan Testing Based on 
Multiple Capture Technique”, in IEICE Tran. 
Electronic., VOL.E91-C, NO.5 MAY 2008 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：曾王道 計畫編號：100-2221-E-155-053- 
計畫名稱：使用掃描鏈分割技術以減少測試資料抓取期間之功率消耗 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 1 0%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 1 1 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
