TimeQuest Timing Analyzer report for clk_card
Mon May 30 12:31:30 2016
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; clk_card                                                         ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S30F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; clk_card.sdc  ; OK     ; Mon May 30 12:31:11 2016 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                                 ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                      ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]      ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]      ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1    ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; fibre_rx_clkr                                              ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { fibre_rx_clkr }                                            ;
; inclk1                                                     ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk1 }                                                   ;
; inclk14                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk14 }                                                  ;
; inclk15                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk15 }                                                  ;
; manch_pll_block|altpll_component|pll|clk[0]                ; Generated ; 40.000 ; 25.0 MHz  ; -0.833 ; 19.167 ; 50.00      ; 1         ; 1           ; -7.5  ;        ;           ;            ; false    ; inclk1  ; manch_pll_block|altpll_component|pll|inclk[0]           ; { manch_pll_block|altpll_component|pll|clk[0] }              ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                       ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 52.85 MHz  ; 52.85 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;      ;
; 52.85 MHz  ; 52.85 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;      ;
; 149.5 MHz  ; 149.5 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;      ;
; 149.5 MHz  ; 149.5 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;      ;
; 189.97 MHz ; 189.97 MHz      ; manch_pll_block|altpll_component|pll|clk[0]             ;      ;
; 190.19 MHz ; 190.19 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ;      ;
; 190.19 MHz ; 190.19 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ;      ;
; 217.96 MHz ; 217.96 MHz      ; fibre_rx_clkr                                           ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.080  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.080  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.061  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.061  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.311  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.311  ; 0.000         ;
; fibre_rx_clkr                                           ; 17.733 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 18.926 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 34.742 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 34.742 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.643 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.675 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.676 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.676 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.694 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.989 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.989 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 1.447  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 1.447  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.459  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.459  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 11.067 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 11.067 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 12.355 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 12.742 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 12.742 ; 0.000         ;
; fibre_rx_clkr                                           ; 15.664 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 1.029  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 3.854  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 3.854  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 4.126  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.934  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.934  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 4.941  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 4.941  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 14.924 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 14.924 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.150 ; 15.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 15.594 ; 15.594 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 8.534  ; 8.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 7.450  ; 7.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 6.928  ; 6.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.673  ; 8.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.685  ; 8.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.861  ; 7.861  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.448  ; 9.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 9.476  ; 9.476  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 7.745  ; 7.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.667  ; 8.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 9.287  ; 9.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.477  ; 8.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.980  ; 8.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.825  ; 8.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 13.186 ; 13.186 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 12.800 ; 12.800 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 13.683 ; 13.683 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 16.166 ; 16.166 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 15.745 ; 15.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 15.649 ; 15.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 16.360 ; 16.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.676  ; 7.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.752  ; 7.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.563  ; 7.563  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.436  ; 7.436  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.408  ; 7.408  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.599  ; 7.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.534  ; 7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 7.644  ; 7.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.547  ; 7.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.667  ; 7.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.705  ; 7.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.401  ; 7.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.406  ; 7.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.635  ; 7.635  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 6.317  ; 6.317  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 6.498  ; 6.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 6.262  ; 6.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 6.660  ; 6.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 6.421  ; 6.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 6.786  ; 6.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 6.612  ; 6.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.882  ; 6.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 6.678  ; 6.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 6.914  ; 6.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.150 ; 15.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 15.594 ; 15.594 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 8.534  ; 8.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 7.450  ; 7.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 6.928  ; 6.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.673  ; 8.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.685  ; 8.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.861  ; 7.861  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.448  ; 9.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 9.476  ; 9.476  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 7.745  ; 7.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.667  ; 8.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 9.287  ; 9.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.477  ; 8.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.980  ; 8.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.825  ; 8.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 13.186 ; 13.186 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 12.800 ; 12.800 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 13.683 ; 13.683 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 16.166 ; 16.166 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 15.745 ; 15.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 15.649 ; 15.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 16.360 ; 16.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.676  ; 7.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.752  ; 7.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.563  ; 7.563  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.436  ; 7.436  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.408  ; 7.408  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.599  ; 7.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.534  ; 7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 7.644  ; 7.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.547  ; 7.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.667  ; 7.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.705  ; 7.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.401  ; 7.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.406  ; 7.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.635  ; 7.635  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 6.317  ; 6.317  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 6.498  ; 6.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 6.262  ; 6.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 6.660  ; 6.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 6.421  ; 6.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 6.786  ; 6.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 6.612  ; 6.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.882  ; 6.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 6.678  ; 6.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 6.914  ; 6.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -2.585 ; -2.585 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.175 ; -3.175 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.635 ; -3.635 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -2.585 ; -2.585 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.175 ; -3.175 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.635 ; -3.635 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 8.137  ; 8.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.508  ; 7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.076  ; 9.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 9.256  ; 9.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 8.651  ; 8.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 7.895  ; 7.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.970  ; 8.970  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.015  ; 8.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 6.736  ; 6.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.478  ; 8.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 6.795  ; 6.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.247  ; 7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 8.137  ; 8.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.508  ; 7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.076  ; 9.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 9.256  ; 9.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 8.651  ; 8.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 7.895  ; 7.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.970  ; 8.970  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.015  ; 8.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 6.736  ; 6.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.478  ; 8.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 6.795  ; 6.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.247  ; 7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 7.760  ; 7.760  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.469  ; 7.469  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 7.637  ; 7.637  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 7.456  ; 7.456  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 7.689  ; 7.689  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 7.449  ; 7.449  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.648  ; 7.648  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.760  ; 7.760  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.576  ; 7.576  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.864  ; 9.864  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.374  ; 9.374  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 9.522  ; 9.522  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.452  ; 9.452  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 5.286  ; 5.286  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 5.423  ; 5.423  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -15.107 ; -15.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -15.107 ; -15.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -15.551 ; -15.551 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -15.712 ; -15.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -8.424  ; -8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -7.340  ; -7.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -6.818  ; -6.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -7.906  ; -7.906  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -8.002  ; -8.002  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -8.217  ; -8.217  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -7.382  ; -7.382  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -7.420  ; -7.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -8.430  ; -8.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.875  ; -8.875  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.950  ; -7.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -8.220  ; -8.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -7.353  ; -7.353  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -8.107  ; -8.107  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.919  ; -8.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -7.890  ; -7.890  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.187  ; -8.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.587  ; -8.587  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -7.534  ; -7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -7.349  ; -7.349  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -12.757 ; -12.757 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -14.699 ; -14.699 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -13.143 ; -13.143 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -12.757 ; -12.757 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -13.640 ; -13.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -7.593  ; -7.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -10.638 ; -10.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -11.209 ; -11.209 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -11.203 ; -11.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -10.671 ; -10.671 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -10.638 ; -10.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -6.884  ; -6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -7.260  ; -7.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -7.566  ; -7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -7.642  ; -7.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -7.260  ; -7.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -7.453  ; -7.453  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -7.326  ; -7.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -7.298  ; -7.298  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -7.489  ; -7.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -7.424  ; -7.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -7.914  ; -7.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -7.534  ; -7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -7.437  ; -7.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -7.557  ; -7.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -7.595  ; -7.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -7.291  ; -7.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -7.296  ; -7.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -7.525  ; -7.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -6.152  ; -6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -6.207  ; -6.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -6.388  ; -6.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -6.152  ; -6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -6.374  ; -6.374  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -6.546  ; -6.546  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -6.530  ; -6.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -6.550  ; -6.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -7.251  ; -7.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -6.311  ; -6.311  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -6.676  ; -6.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -6.502  ; -6.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -6.772  ; -6.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -6.320  ; -6.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -6.568  ; -6.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -6.804  ; -6.804  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -15.107 ; -15.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -15.107 ; -15.107 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -15.551 ; -15.551 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -15.712 ; -15.712 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -8.424  ; -8.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -7.340  ; -7.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -6.818  ; -6.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -7.906  ; -7.906  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -8.002  ; -8.002  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -8.217  ; -8.217  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -7.382  ; -7.382  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -7.420  ; -7.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -8.430  ; -8.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.875  ; -8.875  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.950  ; -7.950  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -8.220  ; -8.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -7.353  ; -7.353  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -8.107  ; -8.107  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.919  ; -8.919  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -7.890  ; -7.890  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.187  ; -8.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.587  ; -8.587  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -7.534  ; -7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -7.349  ; -7.349  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -12.757 ; -12.757 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -14.699 ; -14.699 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -13.143 ; -13.143 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -12.757 ; -12.757 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -13.640 ; -13.640 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -7.593  ; -7.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -10.638 ; -10.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -11.209 ; -11.209 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -11.203 ; -11.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -10.671 ; -10.671 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -10.638 ; -10.638 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -6.884  ; -6.884  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -7.260  ; -7.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -7.566  ; -7.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -7.642  ; -7.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -7.260  ; -7.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -7.453  ; -7.453  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -7.326  ; -7.326  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -7.298  ; -7.298  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -7.489  ; -7.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -7.424  ; -7.424  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -7.914  ; -7.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -7.534  ; -7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -7.437  ; -7.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -7.557  ; -7.557  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -7.595  ; -7.595  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -7.291  ; -7.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -7.296  ; -7.296  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -7.525  ; -7.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -6.152  ; -6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -6.207  ; -6.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -6.388  ; -6.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -6.152  ; -6.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -6.374  ; -6.374  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -6.546  ; -6.546  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -6.530  ; -6.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -6.550  ; -6.550  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -7.251  ; -7.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -6.311  ; -6.311  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -6.676  ; -6.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -6.502  ; -6.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -6.772  ; -6.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -6.320  ; -6.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -6.568  ; -6.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -6.804  ; -6.804  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -6.924  ; -6.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 2.695   ; 2.695   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 3.285   ; 3.285   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 3.745   ; 3.745   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 2.695   ; 2.695   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 3.285   ; 3.285   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 3.745   ; 3.745   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -8.027  ; -8.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -8.226  ; -8.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -7.350  ; -7.350  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -7.398  ; -7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -8.966  ; -8.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -9.146  ; -9.146  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -8.011  ; -8.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -8.541  ; -8.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -7.732  ; -7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -7.785  ; -7.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -8.860  ; -8.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -7.905  ; -7.905  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -6.626  ; -6.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.368  ; -8.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -6.685  ; -6.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -7.137  ; -7.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -8.027  ; -8.027  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -8.226  ; -8.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -7.350  ; -7.350  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -7.398  ; -7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -8.966  ; -8.966  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -9.146  ; -9.146  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -8.011  ; -8.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -8.541  ; -8.541  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -7.732  ; -7.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -7.785  ; -7.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -8.860  ; -8.860  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -7.905  ; -7.905  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -6.626  ; -6.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.368  ; -8.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -6.685  ; -6.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -7.137  ; -7.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -5.273  ; -5.273  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -5.743  ; -5.743  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -5.280  ; -5.280  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -5.452  ; -5.452  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -5.466  ; -5.466  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -5.464  ; -5.464  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -5.442  ; -5.442  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -5.674  ; -5.674  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -5.273  ; -5.273  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -8.269  ; -8.269  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -7.778  ; -7.778  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -6.587  ; -6.587  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -7.852  ; -7.852  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -5.176  ; -5.176  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -5.313  ; -5.313  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 11.936 ; 11.936 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 11.850 ; 11.850 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 8.318  ; 8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 7.196  ; 7.196  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.410  ; 6.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.832  ; 6.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 8.881  ; 8.881  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 8.694  ; 8.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.249  ; 7.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 9.295  ; 9.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 9.204  ; 9.204  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 9.768  ; 9.768  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 10.900 ; 10.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.104 ; 10.104 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 11.655 ; 11.655 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.677 ; 10.677 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 10.829 ; 10.829 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 11.404 ; 11.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 11.891 ; 11.891 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 12.007 ; 12.007 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 11.538 ; 11.538 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 11.473 ; 11.473 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 12.087 ; 12.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.452 ; 11.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.482  ; 6.482  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 6.979  ; 6.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 7.492  ; 7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.142  ; 8.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 9.454  ; 9.454  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 8.766  ; 8.766  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 9.562  ; 9.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 9.530  ; 9.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.975  ; 9.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 10.042 ; 10.042 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 10.080 ; 10.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 9.889  ; 9.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 9.876  ; 9.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 10.083 ; 10.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.882  ; 9.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 10.059 ; 10.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.515 ; 10.515 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.344  ; 7.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.578  ; 7.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 9.572  ; 9.572  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 11.936 ; 11.936 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 11.850 ; 11.850 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 8.318  ; 8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 7.196  ; 7.196  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.410  ; 6.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.832  ; 6.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 8.881  ; 8.881  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 8.694  ; 8.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.249  ; 7.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 9.295  ; 9.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 9.204  ; 9.204  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 9.768  ; 9.768  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 10.900 ; 10.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.104 ; 10.104 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 11.655 ; 11.655 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.677 ; 10.677 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 10.829 ; 10.829 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 11.404 ; 11.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 11.891 ; 11.891 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 12.007 ; 12.007 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 11.538 ; 11.538 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 11.473 ; 11.473 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 12.087 ; 12.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.452 ; 11.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.482  ; 6.482  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 6.979  ; 6.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 7.492  ; 7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.142  ; 8.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 9.454  ; 9.454  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 8.766  ; 8.766  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 9.562  ; 9.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 9.530  ; 9.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.975  ; 9.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 10.042 ; 10.042 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 10.080 ; 10.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 9.889  ; 9.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 9.876  ; 9.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 10.083 ; 10.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.882  ; 9.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 10.059 ; 10.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.515 ; 10.515 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.344  ; 7.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.578  ; 7.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 9.572  ; 9.572  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.759 ; 10.759 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 11.513 ; 11.513 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.149 ; 11.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 11.787 ; 11.787 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 11.444 ; 11.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 11.304 ; 11.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 11.283 ; 11.283 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.759 ; 10.759 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 11.513 ; 11.513 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.149 ; 11.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 11.787 ; 11.787 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 11.444 ; 11.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 11.304 ; 11.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 11.283 ; 11.283 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.466  ; 8.466  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 8.397  ; 8.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 6.514  ; 6.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 6.570  ; 6.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 6.742  ; 6.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 6.839  ; 6.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.247  ; 6.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.386  ; 6.386  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 6.005  ; 6.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 5.729  ; 5.729  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 6.744  ; 6.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 6.744  ; 6.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 7.489  ; 7.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.338  ; 7.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 8.397  ; 8.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 8.160  ; 8.160  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 7.990  ; 7.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 7.150  ; 7.150  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 8.335  ; 8.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 7.729  ; 7.729  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 8.837  ; 8.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 7.581  ; 7.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 7.246  ; 7.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 7.758  ; 7.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 8.362  ; 8.362  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 8.287  ; 8.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 8.614  ; 8.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 8.010  ; 8.010  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 7.677  ; 7.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 7.901  ; 7.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 5.873  ; 5.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 5.977  ; 5.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 6.342  ; 6.342  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 6.955  ; 6.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 6.191  ; 6.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 6.546  ; 6.546  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 6.364  ; 6.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 6.964  ; 6.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 6.201  ; 6.201  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 7.187  ; 7.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 6.712  ; 6.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 6.879  ; 6.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 6.459  ; 6.459  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 6.434  ; 6.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 7.005  ; 7.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 6.338  ; 6.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 6.555  ; 6.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 6.086  ; 6.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 5.873  ; 5.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.210  ; 7.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 6.275  ; 6.275  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 8.397  ; 8.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 6.514  ; 6.514  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 6.570  ; 6.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 6.742  ; 6.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 6.839  ; 6.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.247  ; 6.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.386  ; 6.386  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 6.005  ; 6.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 5.729  ; 5.729  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 6.744  ; 6.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 6.744  ; 6.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 7.489  ; 7.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.338  ; 7.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 8.397  ; 8.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 8.160  ; 8.160  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 7.990  ; 7.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 7.150  ; 7.150  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 8.335  ; 8.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 7.729  ; 7.729  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 8.837  ; 8.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 7.581  ; 7.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 7.246  ; 7.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 7.758  ; 7.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 8.362  ; 8.362  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 8.287  ; 8.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 8.614  ; 8.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 8.010  ; 8.010  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 7.677  ; 7.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 7.901  ; 7.901  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 8.753  ; 8.753  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 5.873  ; 5.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 5.977  ; 5.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 6.420  ; 6.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 6.342  ; 6.342  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 6.955  ; 6.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 6.191  ; 6.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 6.546  ; 6.546  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 6.364  ; 6.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 6.964  ; 6.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 6.201  ; 6.201  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 7.187  ; 7.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 6.712  ; 6.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 6.879  ; 6.879  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 6.459  ; 6.459  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 6.434  ; 6.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 7.005  ; 7.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 6.338  ; 6.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 6.555  ; 6.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 6.086  ; 6.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 5.873  ; 5.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.210  ; 7.210  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 6.275  ; 6.275  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 7.944  ; 7.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 8.723  ; 8.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 8.483  ; 8.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 8.427  ; 8.427  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 8.690  ; 8.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 8.404  ; 8.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 7.944  ; 7.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 8.723  ; 8.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 7.937  ; 7.937  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 8.483  ; 8.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 8.427  ; 8.427  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 8.690  ; 8.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 8.404  ; 8.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 8.597  ; 8.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.362  ; 8.362  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.343 ;    ;    ; 11.343 ;
+-------------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.343 ;    ;    ; 11.343 ;
+-------------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.625 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 8.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 8.592 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 8.592 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 9.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.625 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 9.102 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 9.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 9.074 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 9.092 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 8.613 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 8.592 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 8.592 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 8.595 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 8.553 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 8.141 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 9.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.447 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.836 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.815 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.815 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.447 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 7.325 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 7.340 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 7.297 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 7.315 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.836 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.815 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.815 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.364 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.520 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.625     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 8.613     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 8.592     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 8.592     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 9.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.625     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 9.102     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 9.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 9.074     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 9.092     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 8.613     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 8.592     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 8.592     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 8.595     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 8.553     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 8.141     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 9.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.447     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 6.836     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 6.815     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 6.815     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.447     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 7.325     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 7.340     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 7.297     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 7.315     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 6.836     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 6.815     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 6.815     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 6.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 6.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 6.364     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.520     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 5.447  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 5.447  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.602  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.602  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 6.236  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 6.236  ; 0.000         ;
; fibre_rx_clkr                                           ; 18.770 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.389 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 37.099 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 37.099 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.357 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.357 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.364 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.364 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.367 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.367 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.367 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.376 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.718 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.718 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.264  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.264  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.268  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.268  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 15.032 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 15.032 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 15.349 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 15.926 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 15.926 ; 0.000         ;
; fibre_rx_clkr                                           ; 17.522 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 0.642  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.178  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.178  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 2.757  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.783  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.783  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 2.787  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 2.787  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 12.779 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 12.779 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 8.645  ; 8.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 8.591  ; 8.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 8.645  ; 8.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 4.763  ; 4.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 4.090  ; 4.090  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 3.868  ; 3.868  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 4.829  ; 4.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 4.605  ; 4.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.865  ; 4.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.334  ; 4.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 5.268  ; 5.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 5.270  ; 5.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.731  ; 4.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 4.759  ; 4.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.299  ; 4.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 4.818  ; 4.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 5.114  ; 5.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.669  ; 4.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.925  ; 4.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.899  ; 4.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 4.609  ; 4.609  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 7.236  ; 7.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 7.014  ; 7.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 7.491  ; 7.491  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 9.944  ; 9.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 8.568  ; 8.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 9.944  ; 9.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 3.913  ; 3.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 4.293  ; 4.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 4.101  ; 4.101  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 4.191  ; 4.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 4.134  ; 4.134  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 4.123  ; 4.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 4.200  ; 4.200  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 4.176  ; 4.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 4.247  ; 4.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 4.194  ; 4.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 4.234  ; 4.234  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 4.269  ; 4.269  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 4.080  ; 4.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 4.114  ; 4.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 4.251  ; 4.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 4.079  ; 4.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 3.471  ; 3.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 3.581  ; 3.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 3.571  ; 3.571  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 3.664  ; 3.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 3.642  ; 3.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 3.642  ; 3.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 4.079  ; 4.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 3.545  ; 3.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 3.711  ; 3.711  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 3.640  ; 3.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 3.792  ; 3.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 3.549  ; 3.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 3.678  ; 3.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 3.825  ; 3.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 3.854  ; 3.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 8.645  ; 8.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 8.591  ; 8.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 8.645  ; 8.645  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 4.763  ; 4.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 4.090  ; 4.090  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 3.868  ; 3.868  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 4.829  ; 4.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 4.605  ; 4.605  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.865  ; 4.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.334  ; 4.334  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 5.268  ; 5.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 5.270  ; 5.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.731  ; 4.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 4.759  ; 4.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.299  ; 4.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 4.818  ; 4.818  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 5.114  ; 5.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.669  ; 4.669  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.925  ; 4.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.899  ; 4.899  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 4.609  ; 4.609  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 8.065  ; 8.065  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 7.236  ; 7.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 7.014  ; 7.014  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 7.491  ; 7.491  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 9.944  ; 9.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 8.568  ; 8.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 9.944  ; 9.944  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 8.492  ; 8.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 3.913  ; 3.913  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 4.293  ; 4.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 4.101  ; 4.101  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 4.191  ; 4.191  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 4.134  ; 4.134  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 4.123  ; 4.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 4.200  ; 4.200  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 4.176  ; 4.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 4.247  ; 4.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 4.194  ; 4.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 4.234  ; 4.234  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 4.269  ; 4.269  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 4.080  ; 4.080  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 4.114  ; 4.114  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 4.251  ; 4.251  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 4.079  ; 4.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 3.471  ; 3.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 3.581  ; 3.581  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 3.466  ; 3.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 3.571  ; 3.571  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 3.664  ; 3.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 3.642  ; 3.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 3.642  ; 3.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 4.079  ; 4.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 3.545  ; 3.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 3.711  ; 3.711  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 3.640  ; 3.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 3.792  ; 3.792  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 3.549  ; 3.549  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 3.678  ; 3.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 3.825  ; 3.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 3.854  ; 3.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -5.944 ; -5.944 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -6.198 ; -6.198 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -6.474 ; -6.474 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -5.944 ; -5.944 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -6.198 ; -6.198 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -6.474 ; -6.474 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.670  ; 4.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.129  ; 4.129  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.154  ; 4.154  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 5.064  ; 5.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 5.142  ; 5.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.478  ; 4.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 4.811  ; 4.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.366  ; 4.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 4.401  ; 4.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.931  ; 4.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.412  ; 4.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.705  ; 4.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 3.742  ; 3.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.021  ; 4.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.670  ; 4.670  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.129  ; 4.129  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.154  ; 4.154  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 5.064  ; 5.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 5.142  ; 5.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.478  ; 4.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 4.811  ; 4.811  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.366  ; 4.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 4.401  ; 4.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.931  ; 4.931  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.412  ; 4.412  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 3.690  ; 3.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.705  ; 4.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 3.742  ; 3.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.021  ; 4.021  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 4.253  ; 4.253  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 4.068  ; 4.068  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 4.229  ; 4.229  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 4.128  ; 4.128  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 4.216  ; 4.216  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 4.083  ; 4.083  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 4.197  ; 4.197  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 4.253  ; 4.253  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 4.144  ; 4.144  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 5.536  ; 5.536  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 5.278  ; 5.278  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 5.295  ; 5.295  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 5.253  ; 5.253  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 3.323  ; 3.323  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 3.444  ; 3.444  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -8.567 ; -8.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.621 ; -8.621 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.701 ; -4.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -4.028 ; -4.028 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -3.806 ; -3.806 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.405 ; -4.405 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.603 ; -4.603 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.095 ; -4.095 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.678 ; -4.678 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.909 ; -4.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.560 ; -4.560 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.084 ; -4.084 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.524 ; -4.524 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.904 ; -4.904 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.337 ; -4.337 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.761 ; -4.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.158 ; -4.158 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -8.041 ; -8.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -7.212 ; -7.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -7.467 ; -7.467 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.171 ; -4.171 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.116 ; -6.116 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.113 ; -6.113 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.812 ; -5.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.851 ; -3.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.192 ; -4.192 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.231 ; -4.231 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.039 ; -4.039 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.129 ; -4.129 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.072 ; -4.072 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.061 ; -4.061 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.138 ; -4.138 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.114 ; -4.114 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.415 ; -4.415 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.185 ; -4.185 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.207 ; -4.207 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.409 ; -3.409 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.519 ; -3.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.509 ; -3.509 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -3.602 ; -3.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.017 ; -4.017 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -3.483 ; -3.483 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -3.649 ; -3.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -3.578 ; -3.578 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.730 ; -3.730 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -3.487 ; -3.487 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.616 ; -3.616 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.763 ; -3.763 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -3.792 ; -3.792 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -8.567 ; -8.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.621 ; -8.621 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.701 ; -4.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -4.028 ; -4.028 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -3.806 ; -3.806 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.405 ; -4.405 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.603 ; -4.603 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.095 ; -4.095 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.678 ; -4.678 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.909 ; -4.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.560 ; -4.560 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.084 ; -4.084 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.524 ; -4.524 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.904 ; -4.904 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.337 ; -4.337 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.761 ; -4.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.158 ; -4.158 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -8.041 ; -8.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -7.212 ; -7.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -7.467 ; -7.467 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.171 ; -4.171 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.116 ; -6.116 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.113 ; -6.113 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.812 ; -5.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.851 ; -3.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.192 ; -4.192 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.231 ; -4.231 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.039 ; -4.039 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.129 ; -4.129 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.072 ; -4.072 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.061 ; -4.061 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.138 ; -4.138 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.114 ; -4.114 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.415 ; -4.415 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.185 ; -4.185 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.207 ; -4.207 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.409 ; -3.409 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.519 ; -3.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.509 ; -3.509 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -3.602 ; -3.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.017 ; -4.017 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -3.483 ; -3.483 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -3.649 ; -3.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -3.578 ; -3.578 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.730 ; -3.730 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -3.487 ; -3.487 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.616 ; -3.616 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.763 ; -3.763 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -3.792 ; -3.792 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.006  ; 6.006  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.260  ; 6.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.536  ; 6.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.006  ; 6.006  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.260  ; 6.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.536  ; 6.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.608 ; -4.608 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.067 ; -4.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.092 ; -4.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -5.002 ; -5.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -5.080 ; -5.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.416 ; -4.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.749 ; -4.749 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.304 ; -4.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.339 ; -4.339 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.869 ; -4.869 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.350 ; -4.350 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -3.628 ; -3.628 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.643 ; -4.643 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -3.680 ; -3.680 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -3.959 ; -3.959 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.608 ; -4.608 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.067 ; -4.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.092 ; -4.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -5.002 ; -5.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -5.080 ; -5.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.416 ; -4.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.749 ; -4.749 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.304 ; -4.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.339 ; -4.339 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.869 ; -4.869 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.350 ; -4.350 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -3.628 ; -3.628 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.643 ; -4.643 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -3.680 ; -3.680 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -3.959 ; -3.959 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.985 ; -2.985 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.280 ; -3.280 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.997 ; -2.997 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -3.114 ; -3.114 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -3.117 ; -3.117 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -3.111 ; -3.111 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -3.056 ; -3.056 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -3.225 ; -3.225 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.985 ; -2.985 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.652 ; -4.652 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -4.393 ; -4.393 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.704 ; -3.704 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -4.365 ; -4.365 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -3.261 ; -3.261 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -3.382 ; -3.382 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 6.511  ; 6.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 6.354  ; 6.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 4.399  ; 4.399  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.790  ; 3.790  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.902  ; 3.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.696  ; 3.696  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.339  ; 3.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 4.724  ; 4.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 4.577  ; 4.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 6.488  ; 6.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.813  ; 3.813  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.186  ; 4.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.226  ; 4.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.512  ; 4.512  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 4.836  ; 4.836  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 5.178  ; 5.178  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 5.122  ; 5.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 5.760  ; 5.760  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 5.372  ; 5.372  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 5.739  ; 5.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 5.864  ; 5.864  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 6.162  ; 6.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 6.384  ; 6.384  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 6.377  ; 6.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 6.488  ; 6.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 6.250  ; 6.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 6.126  ; 6.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 6.434  ; 6.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 6.064  ; 6.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 5.617  ; 5.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.367  ; 3.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.623  ; 3.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.589  ; 3.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.967  ; 3.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.751  ; 3.751  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 4.042  ; 4.042  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 4.374  ; 4.374  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 5.012  ; 5.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 4.724  ; 4.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 5.123  ; 5.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 5.142  ; 5.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 5.327  ; 5.327  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 5.415  ; 5.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 5.414  ; 5.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 5.617  ; 5.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 5.333  ; 5.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 5.431  ; 5.431  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 5.330  ; 5.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 5.421  ; 5.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 5.531  ; 5.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 4.017  ; 4.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 6.511  ; 6.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 6.354  ; 6.354  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 4.399  ; 4.399  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.790  ; 3.790  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.902  ; 3.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.696  ; 3.696  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.339  ; 3.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.602  ; 3.602  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 4.724  ; 4.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 4.577  ; 4.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 6.488  ; 6.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.813  ; 3.813  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.186  ; 4.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.226  ; 4.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.512  ; 4.512  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 4.836  ; 4.836  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 5.178  ; 5.178  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 5.122  ; 5.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 5.760  ; 5.760  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 5.372  ; 5.372  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 6.169  ; 6.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 5.739  ; 5.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 5.864  ; 5.864  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 6.162  ; 6.162  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 6.384  ; 6.384  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 6.377  ; 6.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 6.488  ; 6.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 6.250  ; 6.250  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 6.126  ; 6.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 6.434  ; 6.434  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 6.064  ; 6.064  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 5.617  ; 5.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.367  ; 3.367  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.623  ; 3.623  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.589  ; 3.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.967  ; 3.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.751  ; 3.751  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 4.042  ; 4.042  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 4.374  ; 4.374  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 5.012  ; 5.012  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 4.724  ; 4.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 5.123  ; 5.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 5.142  ; 5.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 5.327  ; 5.327  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 5.415  ; 5.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 5.414  ; 5.414  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 5.617  ; 5.617  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 5.333  ; 5.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 5.328  ; 5.328  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 5.431  ; 5.431  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 5.330  ; 5.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 5.421  ; 5.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 5.531  ; 5.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 4.017  ; 4.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 5.783  ; 5.783  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 6.277  ; 6.277  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 5.981  ; 5.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 6.359  ; 6.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 6.274  ; 6.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 6.155  ; 6.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 6.066  ; 6.066  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 5.783  ; 5.783  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 6.277  ; 6.277  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 5.981  ; 5.981  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 6.479  ; 6.479  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 6.359  ; 6.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 6.274  ; 6.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 6.155  ; 6.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 6.066  ; 6.066  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.467  ; 4.467  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 4.423  ; 4.423  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.347  ; 3.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.467  ; 3.467  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.570  ; 3.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.094  ; 3.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.918  ; 2.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 3.842  ; 3.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 3.873  ; 3.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 4.308  ; 4.308  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.024  ; 4.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.589  ; 4.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.011  ; 4.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.125  ; 4.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.404  ; 4.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.290  ; 4.290  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.274  ; 4.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.102  ; 3.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.279  ; 3.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.236  ; 3.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.682  ; 3.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.460  ; 3.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.365  ; 3.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.597  ; 3.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.562  ; 3.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.599  ; 3.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.410  ; 3.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.377  ; 3.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.637  ; 3.637  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.246  ; 3.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.346  ; 3.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.455  ; 3.455  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.193  ; 3.193  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.118  ; 4.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.776  ; 3.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.282  ; 3.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 3.974  ; 3.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 4.423  ; 4.423  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.347  ; 3.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.467  ; 3.467  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.570  ; 3.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.094  ; 3.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.918  ; 2.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 3.842  ; 3.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 3.873  ; 3.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 4.308  ; 4.308  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.024  ; 4.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.589  ; 4.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.011  ; 4.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.125  ; 4.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.404  ; 4.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.290  ; 4.290  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.274  ; 4.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.102  ; 3.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.279  ; 3.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.236  ; 3.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.682  ; 3.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.460  ; 3.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.365  ; 3.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.597  ; 3.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.562  ; 3.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.599  ; 3.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.410  ; 3.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.377  ; 3.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.637  ; 3.637  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.246  ; 3.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.346  ; 3.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.455  ; 3.455  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.193  ; 3.193  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.118  ; 4.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.776  ; 3.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.282  ; 3.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 3.974  ; 3.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 4.139  ; 4.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 4.614  ; 4.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 4.509  ; 4.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 4.435  ; 4.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 4.139  ; 4.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 4.614  ; 4.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 4.509  ; 4.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 4.435  ; 4.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.415  ; 4.415  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.033 ;    ;    ; 6.033 ;
+-------------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.033 ;    ;    ; 6.033 ;
+-------------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 4.534 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 4.521 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 4.521 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 4.911 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.818 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.719 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.726 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.702 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.711 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 4.534 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 4.521 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 4.521 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 4.526 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 4.499 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 4.223 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 4.911 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.715 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.599 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.976 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.715 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 3.784 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 3.791 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 3.767 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 3.776 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.599 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.586 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.591 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.288 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.976 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 4.534     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 4.521     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 4.521     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 4.911     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.818     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.719     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.726     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.702     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.711     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 4.534     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 4.521     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 4.521     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 4.526     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 4.499     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 4.223     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 4.911     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.715     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.599     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.976     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.715     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 3.784     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 3.791     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 3.767     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 3.776     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.599     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.586     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.591     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.288     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.976     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                    ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                         ; 1.080  ; 0.357 ; 1.447    ; 0.642   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.080  ; 0.357 ; 11.067   ; 2.178   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.080  ; 0.357 ; 11.067   ; 2.178   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.061  ; 1.718 ; 1.459    ; 12.779  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.061  ; 1.718 ; 1.459    ; 12.779  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 3.311  ; 0.367 ; 1.447    ; 2.783   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 3.311  ; 0.367 ; 1.447    ; 2.783   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 34.742 ; 0.364 ; 12.742   ; 2.787   ; 19.000              ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 34.742 ; 0.364 ; 12.742   ; 2.787   ; 19.000              ;
;  fibre_rx_clkr                                           ; 17.733 ; 0.367 ; 15.664   ; 0.642   ; 19.000              ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 18.926 ; 0.376 ; 12.355   ; 2.757   ; 19.000              ;
; Design-wide TNS                                          ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fibre_rx_clkr                                           ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.150 ; 15.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 15.594 ; 15.594 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 8.534  ; 8.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 7.450  ; 7.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 6.928  ; 6.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.673  ; 8.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.685  ; 8.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.861  ; 7.861  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.448  ; 9.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 9.476  ; 9.476  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 7.745  ; 7.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.667  ; 8.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 9.287  ; 9.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.477  ; 8.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.980  ; 8.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.825  ; 8.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 13.186 ; 13.186 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 12.800 ; 12.800 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 13.683 ; 13.683 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 16.166 ; 16.166 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 15.745 ; 15.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 15.649 ; 15.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 16.360 ; 16.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.676  ; 7.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.752  ; 7.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 7.563  ; 7.563  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.436  ; 7.436  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.408  ; 7.408  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.599  ; 7.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.534  ; 7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 7.644  ; 7.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.547  ; 7.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.667  ; 7.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.705  ; 7.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.401  ; 7.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.406  ; 7.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.635  ; 7.635  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 6.317  ; 6.317  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 6.498  ; 6.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 6.262  ; 6.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 6.660  ; 6.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 6.421  ; 6.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 6.786  ; 6.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 6.612  ; 6.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.882  ; 6.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 6.678  ; 6.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 6.914  ; 6.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.150 ; 15.150 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 15.594 ; 15.594 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 15.755 ; 15.755 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 8.534  ; 8.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 7.450  ; 7.450  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 6.928  ; 6.928  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.673  ; 8.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 8.348  ; 8.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.685  ; 8.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.827  ; 7.827  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.861  ; 7.861  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.448  ; 9.448  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 9.476  ; 9.476  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.578  ; 8.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 8.562  ; 8.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 7.745  ; 7.745  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.667  ; 8.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 9.287  ; 9.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.477  ; 8.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.980  ; 8.980  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.825  ; 8.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 8.338  ; 8.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 14.742 ; 14.742 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 13.186 ; 13.186 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 12.800 ; 12.800 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 13.683 ; 13.683 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 16.166 ; 16.166 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 15.745 ; 15.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 18.272 ; 18.272 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 15.649 ; 15.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 16.360 ; 16.360 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.676  ; 7.676  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.752  ; 7.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 7.370  ; 7.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 7.563  ; 7.563  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.436  ; 7.436  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.408  ; 7.408  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.599  ; 7.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.534  ; 7.534  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 8.024  ; 8.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 7.644  ; 7.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.547  ; 7.547  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.667  ; 7.667  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.705  ; 7.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.401  ; 7.401  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.406  ; 7.406  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.635  ; 7.635  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 6.317  ; 6.317  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 6.498  ; 6.498  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 6.262  ; 6.262  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 6.656  ; 6.656  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 6.660  ; 6.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.361  ; 7.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 6.421  ; 6.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 6.786  ; 6.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 6.612  ; 6.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.882  ; 6.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 6.430  ; 6.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 6.678  ; 6.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 6.914  ; 6.914  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.034  ; 7.034  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -2.585 ; -2.585 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.175 ; -3.175 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.635 ; -3.635 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -2.585 ; -2.585 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.175 ; -3.175 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.635 ; -3.635 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 8.137  ; 8.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 7.508  ; 7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 9.076  ; 9.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 9.256  ; 9.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 8.651  ; 8.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 7.895  ; 7.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.970  ; 8.970  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.015  ; 8.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 6.736  ; 6.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.478  ; 8.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 6.795  ; 6.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 7.247  ; 7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 8.137  ; 8.137  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 7.508  ; 7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 9.076  ; 9.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 9.256  ; 9.256  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.121  ; 8.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 8.651  ; 8.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 7.842  ; 7.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 7.895  ; 7.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.970  ; 8.970  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.015  ; 8.015  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 6.736  ; 6.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.478  ; 8.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 6.795  ; 6.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 7.247  ; 7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 7.760  ; 7.760  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.469  ; 7.469  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 7.637  ; 7.637  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 7.456  ; 7.456  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 7.689  ; 7.689  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 7.449  ; 7.449  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.648  ; 7.648  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.760  ; 7.760  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.576  ; 7.576  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.864  ; 9.864  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 9.374  ; 9.374  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 9.522  ; 9.522  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 9.452  ; 9.452  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 5.286  ; 5.286  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 5.423  ; 5.423  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -8.567 ; -8.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.621 ; -8.621 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.701 ; -4.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -4.028 ; -4.028 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -3.806 ; -3.806 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.405 ; -4.405 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.603 ; -4.603 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.095 ; -4.095 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.678 ; -4.678 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.909 ; -4.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.560 ; -4.560 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.084 ; -4.084 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.524 ; -4.524 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.904 ; -4.904 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.337 ; -4.337 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.761 ; -4.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -4.158 ; -4.158 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -8.041 ; -8.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -7.212 ; -7.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -7.467 ; -7.467 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.171 ; -4.171 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.116 ; -6.116 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.113 ; -6.113 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -5.812 ; -5.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.851 ; -3.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.192 ; -4.192 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.231 ; -4.231 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.039 ; -4.039 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.129 ; -4.129 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.072 ; -4.072 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.061 ; -4.061 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.138 ; -4.138 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.114 ; -4.114 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.415 ; -4.415 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.185 ; -4.185 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.207 ; -4.207 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -3.409 ; -3.409 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.519 ; -3.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.509 ; -3.509 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -3.602 ; -3.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.017 ; -4.017 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -3.483 ; -3.483 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -3.649 ; -3.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -3.578 ; -3.578 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.730 ; -3.730 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -3.487 ; -3.487 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.616 ; -3.616 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.763 ; -3.763 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -3.792 ; -3.792 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.324 ; -8.324 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -8.567 ; -8.567 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.621 ; -8.621 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.701 ; -4.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -4.028 ; -4.028 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -3.806 ; -3.806 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.404 ; -4.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.405 ; -4.405 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.603 ; -4.603 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.080 ; -4.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.095 ; -4.095 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.678 ; -4.678 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.909 ; -4.909 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.388 ; -4.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.560 ; -4.560 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.084 ; -4.084 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.524 ; -4.524 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.904 ; -4.904 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.337 ; -4.337 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.478 ; -4.478 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.761 ; -4.761 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -4.158 ; -4.158 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -8.041 ; -8.041 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -7.212 ; -7.212 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -6.990 ; -6.990 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -7.467 ; -7.467 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.171 ; -4.171 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.116 ; -6.116 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.113 ; -6.113 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -5.803 ; -5.803 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -5.812 ; -5.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.851 ; -3.851 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.192 ; -4.192 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.231 ; -4.231 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.039 ; -4.039 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.129 ; -4.129 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.072 ; -4.072 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.061 ; -4.061 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.138 ; -4.138 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.114 ; -4.114 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.415 ; -4.415 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.185 ; -4.185 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.172 ; -4.172 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.207 ; -4.207 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.018 ; -4.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.052 ; -4.052 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.189 ; -4.189 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -3.409 ; -3.409 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.519 ; -3.519 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -3.404 ; -3.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.509 ; -3.509 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -3.602 ; -3.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -3.580 ; -3.580 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.017 ; -4.017 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -3.483 ; -3.483 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -3.649 ; -3.649 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -3.578 ; -3.578 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.730 ; -3.730 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -3.487 ; -3.487 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.616 ; -3.616 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.763 ; -3.763 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -3.792 ; -3.792 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.006  ; 6.006  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.260  ; 6.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.536  ; 6.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.006  ; 6.006  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.260  ; 6.260  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.536  ; 6.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.608 ; -4.608 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.067 ; -4.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.092 ; -4.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -5.002 ; -5.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -5.080 ; -5.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.416 ; -4.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -4.749 ; -4.749 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.304 ; -4.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.339 ; -4.339 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.869 ; -4.869 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.350 ; -4.350 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -3.628 ; -3.628 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.643 ; -4.643 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -3.680 ; -3.680 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -3.959 ; -3.959 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.608 ; -4.608 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.067 ; -4.067 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.092 ; -4.092 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -5.002 ; -5.002 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -5.080 ; -5.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.416 ; -4.416 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -4.749 ; -4.749 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.304 ; -4.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.339 ; -4.339 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.869 ; -4.869 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.350 ; -4.350 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -3.628 ; -3.628 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.643 ; -4.643 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -3.680 ; -3.680 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -3.959 ; -3.959 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.985 ; -2.985 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.280 ; -3.280 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.997 ; -2.997 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -3.114 ; -3.114 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -3.117 ; -3.117 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -3.111 ; -3.111 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -3.056 ; -3.056 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -3.225 ; -3.225 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.985 ; -2.985 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.652 ; -4.652 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -4.393 ; -4.393 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.704 ; -3.704 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -4.365 ; -4.365 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -3.261 ; -3.261 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -3.382 ; -3.382 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 11.936 ; 11.936 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 11.850 ; 11.850 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 8.318  ; 8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 7.196  ; 7.196  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.410  ; 6.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.832  ; 6.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 8.881  ; 8.881  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 8.694  ; 8.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.249  ; 7.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 9.295  ; 9.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 9.204  ; 9.204  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 9.768  ; 9.768  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 10.900 ; 10.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 10.104 ; 10.104 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 11.655 ; 11.655 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 10.677 ; 10.677 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 10.829 ; 10.829 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 11.404 ; 11.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 11.891 ; 11.891 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 12.007 ; 12.007 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 11.538 ; 11.538 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 11.473 ; 11.473 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 12.087 ; 12.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.452 ; 11.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.482  ; 6.482  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 6.979  ; 6.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 7.492  ; 7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.142  ; 8.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 9.454  ; 9.454  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 8.766  ; 8.766  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 9.562  ; 9.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 9.530  ; 9.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.975  ; 9.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 10.042 ; 10.042 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 10.080 ; 10.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 9.889  ; 9.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 9.876  ; 9.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 10.083 ; 10.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 9.882  ; 9.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 10.059 ; 10.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.515 ; 10.515 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.344  ; 7.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 7.578  ; 7.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 9.572  ; 9.572  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 11.936 ; 11.936 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 11.850 ; 11.850 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 5.665  ; 5.665  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 4.815  ; 4.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 8.318  ; 8.318  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 7.196  ; 7.196  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 7.460  ; 7.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.149  ; 6.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 6.228  ; 6.228  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.410  ; 6.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.832  ; 6.832  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 8.881  ; 8.881  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 8.694  ; 8.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.249  ; 7.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 8.145  ; 8.145  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.975  ; 7.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 8.439  ; 8.439  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 9.295  ; 9.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 9.204  ; 9.204  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 9.768  ; 9.768  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 9.640  ; 9.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 10.900 ; 10.900 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 10.104 ; 10.104 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 11.655 ; 11.655 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 10.677 ; 10.677 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 10.829 ; 10.829 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 11.404 ; 11.404 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 11.891 ; 11.891 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 12.007 ; 12.007 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 12.152 ; 12.152 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 11.538 ; 11.538 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 11.473 ; 11.473 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 12.087 ; 12.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.471  ; 5.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.887  ; 5.887  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.133  ; 5.133  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.315  ; 5.315  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.273  ; 5.273  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.103  ; 5.103  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.323  ; 5.323  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.772  ; 5.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.221  ; 5.221  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.698  ; 5.698  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.126  ; 5.126  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.393  ; 5.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.452 ; 11.452 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.658  ; 6.658  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.482  ; 6.482  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.076  ; 7.076  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 6.979  ; 6.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 7.492  ; 7.492  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 7.089  ; 7.089  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 7.590  ; 7.590  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.142  ; 8.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 9.454  ; 9.454  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 8.766  ; 8.766  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 9.562  ; 9.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 9.530  ; 9.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.975  ; 9.975  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 10.042 ; 10.042 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 10.080 ; 10.080 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 10.534 ; 10.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 9.889  ; 9.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 9.876  ; 9.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 10.083 ; 10.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 9.882  ; 9.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 10.059 ; 10.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 5.258  ; 5.258  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.902  ; 4.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 4.739  ; 4.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.727  ; 4.727  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 4.946  ; 4.946  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 4.772  ; 4.772  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.934  ; 4.934  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.511  ; 4.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.915  ; 4.915  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 5.138  ; 5.138  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.967  ; 4.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 5.184  ; 5.184  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.533  ; 4.533  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.569  ; 4.569  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 5.096  ; 5.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.515 ; 10.515 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.225  ; 5.225  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.344  ; 7.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 7.578  ; 7.578  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 9.572  ; 9.572  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.759 ; 10.759 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 11.513 ; 11.513 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.149 ; 11.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 11.787 ; 11.787 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 11.444 ; 11.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 11.304 ; 11.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 11.283 ; 11.283 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.759 ; 10.759 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 11.513 ; 11.513 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.149 ; 11.149 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 11.816 ; 11.816 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 11.787 ; 11.787 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 11.444 ; 11.444 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 11.304 ; 11.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 11.283 ; 11.283 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.690  ; 5.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.466  ; 8.466  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 4.423  ; 4.423  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; critical_error    ; inclk14       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; dev_clr_fpga_out  ; inclk14       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.347  ; 3.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.467  ; 3.467  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.570  ; 3.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.094  ; 3.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.918  ; 2.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 3.842  ; 3.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 3.873  ; 3.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 4.308  ; 4.308  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 4.024  ; 4.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.589  ; 4.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.011  ; 4.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.125  ; 4.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.404  ; 4.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.290  ; 4.290  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.274  ; 4.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.102  ; 3.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.279  ; 3.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.236  ; 3.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.682  ; 3.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.460  ; 3.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.365  ; 3.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 3.597  ; 3.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.562  ; 3.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.599  ; 3.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.410  ; 3.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.377  ; 3.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 3.637  ; 3.637  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.246  ; 3.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.346  ; 3.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.455  ; 3.455  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 3.193  ; 3.193  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.118  ; 4.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.776  ; 3.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.282  ; 3.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 3.974  ; 3.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 4.340  ; 4.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 4.423  ; 4.423  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; critical_error    ; inclk15       ; 2.833  ; 2.833  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; dev_clr_fpga_out  ; inclk15       ; 2.489  ; 2.489  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.347  ; 3.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.467  ; 3.467  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.525  ; 3.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 2.735  ; 2.735  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.224  ; 3.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.570  ; 3.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.176  ; 3.176  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.787  ; 2.787  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.341  ; 3.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.094  ; 3.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.918  ; 2.918  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.548  ; 3.548  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 3.842  ; 3.842  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 3.873  ; 3.873  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.346  ; 4.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 4.254  ; 4.254  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 3.707  ; 3.707  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 4.308  ; 4.308  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 4.024  ; 4.024  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.589  ; 4.589  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.011  ; 4.011  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.125  ; 4.125  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.404  ; 4.404  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.290  ; 4.290  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.506  ; 4.506  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.274  ; 4.274  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.777  ; 2.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 3.071  ; 3.071  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.576  ; 2.576  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.691  ; 2.691  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.737  ; 2.737  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.630  ; 2.630  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.776  ; 2.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.530  ; 2.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.624  ; 2.624  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.791  ; 2.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 2.984  ; 2.984  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.629  ; 2.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.632  ; 2.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.903  ; 2.903  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.622  ; 2.622  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.718  ; 2.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.537  ; 3.537  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.102  ; 3.102  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.279  ; 3.279  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.236  ; 3.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.682  ; 3.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.245  ; 3.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.460  ; 3.460  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.365  ; 3.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 3.597  ; 3.597  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.775  ; 3.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.562  ; 3.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.599  ; 3.599  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.410  ; 3.410  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.377  ; 3.377  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 3.637  ; 3.637  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.246  ; 3.246  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.346  ; 3.346  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.455  ; 3.455  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 3.193  ; 3.193  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.073  ; 3.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.280  ; 2.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.661  ; 2.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.531  ; 2.531  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.419  ; 2.419  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.390  ; 2.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.558  ; 2.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.432  ; 2.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.509  ; 2.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.268  ; 2.268  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.505  ; 2.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.626  ; 2.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.555  ; 2.555  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.685  ; 2.685  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.282  ; 2.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.312  ; 2.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.620  ; 2.620  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.118  ; 4.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.723  ; 2.723  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.776  ; 3.776  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.282  ; 3.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 3.974  ; 3.974  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 4.139  ; 4.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 4.614  ; 4.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 4.509  ; 4.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 4.435  ; 4.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 4.139  ; 4.139  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 4.614  ; 4.614  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 4.509  ; 4.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 4.378  ; 4.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 4.618  ; 4.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 4.435  ; 4.435  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 2.935  ; 2.935  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.415  ; 4.415  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 11.343 ;    ;    ; 11.343 ;
+-------------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.033 ;    ;    ; 6.033 ;
+-------------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33958843 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 386      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                            ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 40316    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 40316    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13428    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 40316    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 40316    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13428    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                             ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 40316    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 40316    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13428    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 40316    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 40316    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13428    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 82    ; 82   ;
; Unconstrained Input Port Paths  ; 8985  ; 8985 ;
; Unconstrained Output Ports      ; 109   ; 109  ;
; Unconstrained Output Port Paths ; 1434  ; 1434 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon May 30 12:31:06 2016
Info: Command: quartus_sta clk_card -c clk_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dph1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_gqh1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'clk_card.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {manch_pll_block|altpll_component|pll|inclk[0]} -phase -7.50 -duty_cycle 50.00 -name {manch_pll_block|altpll_component|pll|clk[0]} {manch_pll_block|altpll_component|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.080         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     1.080         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.061         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.061         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     3.311         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     3.311         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    17.733         0.000 fibre_rx_clkr 
    Info (332119):    18.926         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    34.742         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    34.742         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.675         0.000 fibre_rx_clkr 
    Info (332119):     0.676         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.676         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.694         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 1.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.447         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     1.447         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     1.459         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.459         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    11.067         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    11.067         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    12.355         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    12.742         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    12.742         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    15.664         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 1.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.029         0.000 fibre_rx_clkr 
    Info (332119):     3.854         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     3.854         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     4.126         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     4.934         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.934         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     4.941         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     4.941         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    14.924         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    14.924         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.080
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.080 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info (332115): To Node      : dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.401      0.401  R        clock network delay
    Info (332115):      0.557      0.156     uTco  dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info (332115):      0.557      0.000 RR  CELL  cc_dispatch_block|wishbone|pres_state.WB_CYCLE|regout
    Info (332115):      1.728      1.171 RR    IC  cc_dispatch_block|wishbone|addr_o[2]~11|datac
    Info (332115):      1.911      0.183 RR  CELL  cc_dispatch_block|wishbone|addr_o[2]~11|combout
    Info (332115):      2.932      1.021 RR    IC  frame_timing_slave|wbi|Equal12~68|datab
    Info (332115):      3.212      0.280 RR  CELL  frame_timing_slave|wbi|Equal12~68|combout
    Info (332115):      5.397      2.185 RR    IC  ret_dat_parameter_slave|crc_error_enable_reg|reg_o[7]|datad
    Info (332115):      5.472      0.075 RR  CELL  ret_dat_parameter_slave|crc_error_enable_reg|reg_o[7]|combout
    Info (332115):      6.676      1.204 RR    IC  ret_dat_parameter_slave|tes_toggle_enable_reg|reg_o[7]|datab
    Info (332115):      6.956      0.280 RR  CELL  ret_dat_parameter_slave|tes_toggle_enable_reg|reg_o[7]|combout
    Info (332115):      7.926      0.970 RR    IC  ret_dat_parameter_slave|tes_toggle_rate_reg|reg_o[7]|dataa
    Info (332115):      8.292      0.366 RR  CELL  ret_dat_parameter_slave|tes_toggle_rate_reg|reg_o[7]|combout
    Info (332115):     10.008      1.716 RR    IC  ret_dat_parameter_slave|dat_o[7]~588|datab
    Info (332115):     10.288      0.280 RR  CELL  ret_dat_parameter_slave|dat_o[7]~588|combout
    Info (332115):     11.031      0.743 RR    IC  ret_dat_parameter_slave|dat_o[7]~588_route_through|datad
    Info (332115):     11.106      0.075 RR  CELL  ret_dat_parameter_slave|dat_o[7]~588_route_through|combout
    Info (332115):     11.869      0.763 RR    IC  ret_dat_parameter_slave|dat_o[7]~589_Duplicate_1|datad
    Info (332115):     11.944      0.075 RR  CELL  ret_dat_parameter_slave|dat_o[7]~589_Duplicate_1|combout
    Info (332115):     12.447      0.503 RR    IC  ret_dat_parameter_slave|dat_o[7]~590_Duplicate_1|datab
    Info (332115):     12.727      0.280 RR  CELL  ret_dat_parameter_slave|dat_o[7]~590_Duplicate_1|combout
    Info (332115):     13.508      0.781 RR    IC  Mux24~19|datab
    Info (332115):     13.788      0.280 RR  CELL  Mux24~19|combout
    Info (332115):     14.625      0.837 RR    IC  Mux24~20|datac
    Info (332115):     14.808      0.183 RR  CELL  Mux24~20|combout
    Info (332115):     15.631      0.823 RR    IC  cc_dispatch_block|Selector41~0|datab
    Info (332115):     15.911      0.280 RR  CELL  cc_dispatch_block|Selector41~0|combout
    Info (332115):     16.402      0.491 RR    IC  cc_dispatch_block|Selector41~1|datac
    Info (332115):     16.585      0.183 RR  CELL  cc_dispatch_block|Selector41~1|combout
    Info (332115):     16.826      0.241 RR    IC  cc_dispatch_block|Selector41~2|datad
    Info (332115):     16.901      0.075 RR  CELL  cc_dispatch_block|Selector41~2|combout
    Info (332115):     19.108      2.207 RR    IC  cc_dispatch_block|buf|auto_generated|ram_block1a2|portadatain[18]
    Info (332115):     19.383      0.275 RR  CELL  dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.488      0.488  R        clock network delay
    Info (332115):     20.463     -0.025     uTsu  dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.383
    Info (332115): Data Required Time :    20.463
    Info (332115): Slack              :     1.080 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.080
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.080 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info (332115): To Node      : dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.401      0.401  R        clock network delay
    Info (332115):      0.557      0.156     uTco  dispatch:cc_dispatch_block|dispatch_wishbone:wishbone|pres_state.WB_CYCLE
    Info (332115):      0.557      0.000 RR  CELL  cc_dispatch_block|wishbone|pres_state.WB_CYCLE|regout
    Info (332115):      1.728      1.171 RR    IC  cc_dispatch_block|wishbone|addr_o[2]~11|datac
    Info (332115):      1.911      0.183 RR  CELL  cc_dispatch_block|wishbone|addr_o[2]~11|combout
    Info (332115):      2.932      1.021 RR    IC  frame_timing_slave|wbi|Equal12~68|datab
    Info (332115):      3.212      0.280 RR  CELL  frame_timing_slave|wbi|Equal12~68|combout
    Info (332115):      5.397      2.185 RR    IC  ret_dat_parameter_slave|crc_error_enable_reg|reg_o[7]|datad
    Info (332115):      5.472      0.075 RR  CELL  ret_dat_parameter_slave|crc_error_enable_reg|reg_o[7]|combout
    Info (332115):      6.676      1.204 RR    IC  ret_dat_parameter_slave|tes_toggle_enable_reg|reg_o[7]|datab
    Info (332115):      6.956      0.280 RR  CELL  ret_dat_parameter_slave|tes_toggle_enable_reg|reg_o[7]|combout
    Info (332115):      7.926      0.970 RR    IC  ret_dat_parameter_slave|tes_toggle_rate_reg|reg_o[7]|dataa
    Info (332115):      8.292      0.366 RR  CELL  ret_dat_parameter_slave|tes_toggle_rate_reg|reg_o[7]|combout
    Info (332115):     10.008      1.716 RR    IC  ret_dat_parameter_slave|dat_o[7]~588|datab
    Info (332115):     10.288      0.280 RR  CELL  ret_dat_parameter_slave|dat_o[7]~588|combout
    Info (332115):     11.031      0.743 RR    IC  ret_dat_parameter_slave|dat_o[7]~588_route_through|datad
    Info (332115):     11.106      0.075 RR  CELL  ret_dat_parameter_slave|dat_o[7]~588_route_through|combout
    Info (332115):     11.869      0.763 RR    IC  ret_dat_parameter_slave|dat_o[7]~589_Duplicate_1|datad
    Info (332115):     11.944      0.075 RR  CELL  ret_dat_parameter_slave|dat_o[7]~589_Duplicate_1|combout
    Info (332115):     12.447      0.503 RR    IC  ret_dat_parameter_slave|dat_o[7]~590_Duplicate_1|datab
    Info (332115):     12.727      0.280 RR  CELL  ret_dat_parameter_slave|dat_o[7]~590_Duplicate_1|combout
    Info (332115):     13.508      0.781 RR    IC  Mux24~19|datab
    Info (332115):     13.788      0.280 RR  CELL  Mux24~19|combout
    Info (332115):     14.625      0.837 RR    IC  Mux24~20|datac
    Info (332115):     14.808      0.183 RR  CELL  Mux24~20|combout
    Info (332115):     15.631      0.823 RR    IC  cc_dispatch_block|Selector41~0|datab
    Info (332115):     15.911      0.280 RR  CELL  cc_dispatch_block|Selector41~0|combout
    Info (332115):     16.402      0.491 RR    IC  cc_dispatch_block|Selector41~1|datac
    Info (332115):     16.585      0.183 RR  CELL  cc_dispatch_block|Selector41~1|combout
    Info (332115):     16.826      0.241 RR    IC  cc_dispatch_block|Selector41~2|datad
    Info (332115):     16.901      0.075 RR  CELL  cc_dispatch_block|Selector41~2|combout
    Info (332115):     19.108      2.207 RR    IC  cc_dispatch_block|buf|auto_generated|ram_block1a2|portadatain[18]
    Info (332115):     19.383      0.275 RR  CELL  dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.488      0.488  R        clock network delay
    Info (332115):     20.463     -0.025     uTsu  dispatch:cc_dispatch_block|altsyncram:buf|altsyncram_h9u3:auto_generated|ram_block1a2~porta_datain_reg18
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.383
    Info (332115): Data Required Time :    20.463
    Info (332115): Slack              :     1.080 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.061
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.061 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.316      0.316  R        clock network delay
    Info (332115):      0.472      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.472      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      1.620      1.148 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|dataa
    Info (332115):      1.986      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      3.675      1.689 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datac
    Info (332115):      3.858      0.183 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      4.643      0.785 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.094      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.094      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.154      0.060 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      5.154      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      5.519      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      6.537      1.018 RR    IC  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|datad
    Info (332115):      6.612      0.075 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|combout
    Info (332115):      7.696      1.084 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      7.927      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.098      0.098  R        clock network delay
    Info (332115):      9.988     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.927
    Info (332115): Data Required Time :     9.988
    Info (332115): Slack              :     2.061 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.061
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.061 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.316      0.316  R        clock network delay
    Info (332115):      0.472      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.472      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      1.620      1.148 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|dataa
    Info (332115):      1.986      0.366 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      3.675      1.689 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datac
    Info (332115):      3.858      0.183 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      4.643      0.785 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.094      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.094      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.154      0.060 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      5.154      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      5.519      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      6.537      1.018 RR    IC  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|datad
    Info (332115):      6.612      0.075 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|combout
    Info (332115):      7.696      1.084 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      7.927      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.098      0.098  R        clock network delay
    Info (332115):      9.988     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.927
    Info (332115): Data Required Time :     9.988
    Info (332115): Slack              :     2.061 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.311
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.311 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.273      0.273  R        clock network delay
    Info (332115):      0.429      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.429      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      1.568      1.139 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      2.019      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      2.019      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      2.079      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      2.079      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      2.139      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      2.139      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      2.199      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      2.199      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      2.564      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      3.032      0.468 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datab
    Info (332115):      3.312      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      4.057      0.745 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info (332115):      4.508      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      4.508      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      4.873      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.208      1.335 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.642      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.063      0.063  R        clock network delay
    Info (332115):      9.953     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.642
    Info (332115): Data Required Time :     9.953
    Info (332115): Slack              :     3.311 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.311
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.311 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.273      0.273  R        clock network delay
    Info (332115):      0.429      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.429      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      1.568      1.139 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      2.019      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      2.019      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      2.079      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      2.079      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      2.139      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      2.139      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      2.199      0.060 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      2.199      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      2.564      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      3.032      0.468 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datab
    Info (332115):      3.312      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      4.057      0.745 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info (332115):      4.508      0.451 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      4.508      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      4.873      0.365 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.208      1.335 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.642      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.063      0.063  R        clock network delay
    Info (332115):      9.953     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.642
    Info (332115): Data Required Time :     9.953
    Info (332115): Slack              :     3.311 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.733
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.733 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.378      0.378  R        clock network delay
    Info (332115):     20.534      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115):     20.534      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|regout
    Info (332115):     22.041      1.507 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|datab
    Info (332115):     22.321      0.280 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|combout
    Info (332115):     24.981      2.660 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[5]|dataa
    Info (332115):     25.520      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.263      3.263  R        clock network delay
    Info (332115):     43.253     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.520
    Info (332115): Data Required Time :    43.253
    Info (332115): Slack              :    17.733 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.926
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.926 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.981      1.814  F        clock network delay
    Info (332115):     21.137      0.156     uTco  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115):     21.137      0.000 RR  CELL  dv_rx_slave|manch_det_temp|regout
    Info (332115):     21.960      0.823 RR    IC  dv_rx_slave|manch_det|datac
    Info (332115):     22.045      0.085 RR  CELL  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.981      1.814  R        clock network delay
    Info (332115):     40.971     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.045
    Info (332115): Data Required Time :    40.971
    Info (332115): Slack              :    18.926 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 34.742
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 34.742 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.298      0.298  R        clock network delay
    Info (332115):      0.454      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.454      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      1.433      0.979 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      1.799      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      4.763      2.964 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      5.212      0.449 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.064      0.064  R        clock network delay
    Info (332115):     39.954     -0.110     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.212
    Info (332115): Data Required Time :    39.954
    Info (332115): Slack              :    34.742 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 34.742
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 34.742 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.298      0.298  R        clock network delay
    Info (332115):      0.454      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.454      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      1.433      0.979 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      1.799      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      4.763      2.964 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      5.212      0.449 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.064      0.064  R        clock network delay
    Info (332115):     39.954     -0.110     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.212
    Info (332115): Data Required Time :    39.954
    Info (332115): Slack              :    34.742 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[8]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.305      0.305  R        clock network delay
    Info (332115):      0.461      0.156     uTco  ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[8]
    Info (332115):      0.691      0.230 RR  CELL  ret_dat_parameter_slave|user_writable_reg|reg_o[8]|combout
    Info (332115):      0.825      0.134 RR    IC  issue_reply_block|i_reply_translator|fibre_word[8]|datad
    Info (332115):      1.048      0.223 RR  CELL  issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.305      0.305  R        clock network delay
    Info (332115):      0.405      0.100      uTh  issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.048
    Info (332115): Data Required Time :     0.405
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[8]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.305      0.305  R        clock network delay
    Info (332115):      0.461      0.156     uTco  ret_dat_wbs:ret_dat_parameter_slave|reg:user_writable_reg|reg_o[8]
    Info (332115):      0.691      0.230 RR  CELL  ret_dat_parameter_slave|user_writable_reg|reg_o[8]|combout
    Info (332115):      0.825      0.134 RR    IC  issue_reply_block|i_reply_translator|fibre_word[8]|datad
    Info (332115):      1.048      0.223 RR  CELL  issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.305      0.305  R        clock network delay
    Info (332115):      0.405      0.100      uTh  issue_reply:issue_reply_block|reply_translator:i_reply_translator|fibre_word[8]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.048
    Info (332115): Data Required Time :     0.405
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.284      0.284  R        clock network delay
    Info (332115):      0.440      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.670      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.804      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.027      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.284      0.284  R        clock network delay
    Info (332115):      0.384      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.027
    Info (332115): Data Required Time :     0.384
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.284      0.284  R        clock network delay
    Info (332115):      0.440      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.670      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.804      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.027      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.284      0.284  R        clock network delay
    Info (332115):      0.384      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.027
    Info (332115): Data Required Time :     0.384
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.675
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.675 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.209      3.209  R        clock network delay
    Info (332115):      3.365      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115):      3.365      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[0]|regout
    Info (332115):      3.899      0.534 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[0]|datac
    Info (332115):      3.984      0.085 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.209      3.209  R        clock network delay
    Info (332115):      3.309      0.100      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.984
    Info (332115): Data Required Time :     3.309
    Info (332115): Slack              :     0.675 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.676
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.676 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.312      0.312  R        clock network delay
    Info (332115):      0.468      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115):      0.468      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_temp|regout
    Info (332115):      1.003      0.535 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds|datac
    Info (332115):      1.088      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.312      0.312  R        clock network delay
    Info (332115):      0.412      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.088
    Info (332115): Data Required Time :     0.412
    Info (332115): Slack              :     0.676 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.676
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.676 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.312      0.312  R        clock network delay
    Info (332115):      0.468      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115):      0.468      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_temp|regout
    Info (332115):      1.003      0.535 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds|datac
    Info (332115):      1.088      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.312      0.312  R        clock network delay
    Info (332115):      0.412      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.088
    Info (332115): Data Required Time :     0.412
    Info (332115): Slack              :     0.676 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.694
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.694 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[32]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.961      1.794  R        clock network delay
    Info (332115):     41.117      0.156     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[32]
    Info (332115):     41.117      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[32]|regout
    Info (332115):     41.670      0.553 RR    IC  dv_rx_slave|rx_buffer|reg[33]|datac
    Info (332115):     41.755      0.085 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.961      1.794  R        clock network delay
    Info (332115):     41.061      0.100      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): 
    Info (332115): Data Arrival Time  :    41.755
    Info (332115): Data Required Time :    41.061
    Info (332115): Slack              :     0.694 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.130      0.130  R        clock network delay
    Info (332115):     10.649      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.158      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.135      0.135  R        clock network delay
    Info (332115):     10.169      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.158
    Info (332115): Data Required Time :    10.169
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.130      0.130  R        clock network delay
    Info (332115):     10.649      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.158      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.135      0.135  R        clock network delay
    Info (332115):     10.169      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.158
    Info (332115): Data Required Time :    10.169
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.447
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.447 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      8.039      3.080 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.860      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.317      0.317  R        clock network delay
    Info (332115):     10.307     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.860
    Info (332115): Data Required Time :    10.307
    Info (332115): Slack              :     1.447 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.447
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.447 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      8.039      3.080 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.860      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.317      0.317  R        clock network delay
    Info (332115):     10.307     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.860
    Info (332115): Data Required Time :    10.307
    Info (332115): Slack              :     1.447 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.459
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.459 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      7.989      3.030 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      8.810      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.279      0.279  R        clock network delay
    Info (332115):     10.269     -0.010     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.810
    Info (332115): Data Required Time :    10.269
    Info (332115): Slack              :     1.459 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.459
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.459 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      7.989      3.030 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      8.810      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.279      0.279  R        clock network delay
    Info (332115):     10.269     -0.010     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.810
    Info (332115): Data Required Time :    10.269
    Info (332115): Slack              :     1.459 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.067
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.067 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      8.369      3.410 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc3|lvds_receiver_b|time[9]|aload
    Info (332115):      9.199      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.276      0.276  R        clock network delay
    Info (332115):     20.266     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.199
    Info (332115): Data Required Time :    20.266
    Info (332115): Slack              :    11.067 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.067
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.067 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      8.369      3.410 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc3|lvds_receiver_b|time[9]|aload
    Info (332115):      9.199      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.276      0.276  R        clock network delay
    Info (332115):     20.266     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.199
    Info (332115): Data Required Time :    20.266
    Info (332115): Slack              :    11.067 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.355
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.355 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      4.005      0.609 RR    IC  rst_RESYN122|datab
    Info (332115):      4.285      0.280 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.776      0.491 RR    IC  rst|datac
    Info (332115):      4.959      0.183 RR  CELL  rst|combout
    Info (332115):      7.971      3.012 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      8.616      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.981      1.814  F        clock network delay
    Info (332115):     20.971     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.616
    Info (332115): Data Required Time :    20.971
    Info (332115): Slack              :    12.355 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.742
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.742 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.363      0.363  R        clock network delay
    Info (332115):     20.519      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.519      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.722      2.203 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     22.797      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.328      0.531 RR    IC  rst|dataa
    Info (332115):     23.694      0.366 RR  CELL  rst|combout
    Info (332115):     26.696      3.002 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     27.517      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.269      0.269  R        clock network delay
    Info (332115):     40.259     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.517
    Info (332115): Data Required Time :    40.259
    Info (332115): Slack              :    12.742 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.742
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.742 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.363      0.363  R        clock network delay
    Info (332115):     20.519      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.519      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.722      2.203 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     22.797      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.328      0.531 RR    IC  rst|dataa
    Info (332115):     23.694      0.366 RR  CELL  rst|combout
    Info (332115):     26.696      3.002 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     27.517      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.269      0.269  R        clock network delay
    Info (332115):     40.259     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.517
    Info (332115): Data Required Time :    40.259
    Info (332115): Slack              :    12.742 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.664
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.363      0.363  R        clock network delay
    Info (332115):     20.519      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.519      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     22.722      2.203 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     22.797      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.328      0.531 RR    IC  rst|dataa
    Info (332115):     23.694      0.366 RR  CELL  rst|combout
    Info (332115):     26.688      2.994 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|write_delay_cycle[3]|aclr
    Info (332115):     27.509      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.183      3.183  R        clock network delay
    Info (332115):     43.173     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.509
    Info (332115): Data Required Time :    43.173
    Info (332115): Slack              :    15.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.029
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.526      3.089 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      4.347      0.821 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.218      3.218  R        clock network delay
    Info (332115):      3.318      0.100      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.347
    Info (332115): Data Required Time :     3.318
    Info (332115): Slack              :     1.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.854
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.854 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.469      3.032 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      4.290      0.821 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.336      0.336  R        clock network delay
    Info (332115):      0.436      0.100      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.290
    Info (332115): Data Required Time :     0.436
    Info (332115): Slack              :     3.854 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.854
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.854 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.469      3.032 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      4.290      0.821 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.336      0.336  R        clock network delay
    Info (332115):      0.436      0.100      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.290
    Info (332115): Data Required Time :     0.436
    Info (332115): Slack              :     3.854 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.126
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.126 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.270      0.795 RR    IC  rst|datab
    Info (332115):     21.550      0.280 RR  CELL  rst|combout
    Info (332115):     24.562      3.012 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     25.207      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.981      1.814  F        clock network delay
    Info (332115):     21.081      0.100      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.207
    Info (332115): Data Required Time :    21.081
    Info (332115): Slack              :     4.126 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.934
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.934 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.270      0.795 RR    IC  rst|datab
    Info (332115):      1.550      0.280 RR  CELL  rst|combout
    Info (332115):      4.546      2.996 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      5.367      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.333      0.333  R        clock network delay
    Info (332115):      0.433      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.367
    Info (332115): Data Required Time :     0.433
    Info (332115): Slack              :     4.934 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.934
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.934 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.270      0.795 RR    IC  rst|datab
    Info (332115):      1.550      0.280 RR  CELL  rst|combout
    Info (332115):      4.546      2.996 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      5.367      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.333      0.333  R        clock network delay
    Info (332115):      0.433      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.367
    Info (332115): Data Required Time :     0.433
    Info (332115): Slack              :     4.934 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.941
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.941 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.270      0.795 RR    IC  rst|datab
    Info (332115):      1.550      0.280 RR  CELL  rst|combout
    Info (332115):      4.518      2.968 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      5.339      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.298      0.298  R        clock network delay
    Info (332115):      0.398      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.339
    Info (332115): Data Required Time :     0.398
    Info (332115): Slack              :     4.941 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.941
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.941 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.270      0.795 RR    IC  rst|datab
    Info (332115):      1.550      0.280 RR  CELL  rst|combout
    Info (332115):      4.518      2.968 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      5.339      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.298      0.298  R        clock network delay
    Info (332115):      0.398      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.339
    Info (332115): Data Required Time :     0.398
    Info (332115): Slack              :     4.941 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 14.924
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 14.924 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.270      0.795 RR    IC  rst|datab
    Info (332115):     21.550      0.280 RR  CELL  rst|combout
    Info (332115):     24.590      3.040 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.411      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.387      0.387  R        clock network delay
    Info (332115):     10.487      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.411
    Info (332115): Data Required Time :    10.487
    Info (332115): Slack              :    14.924 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 14.924
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 14.924 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.270      0.795 RR    IC  rst|datab
    Info (332115):     21.550      0.280 RR  CELL  rst|combout
    Info (332115):     24.590      3.040 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.411      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.387      0.387  R        clock network delay
    Info (332115):     10.487      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.411
    Info (332115): Data Required Time :    10.487
    Info (332115): Slack              :    14.924 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.247      1.593 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.295      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.753      1.593 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.295      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.247      1.593 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.295      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.753      1.593 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.295      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.236      1.604 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.306      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.764      1.604 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.306      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.236      1.604 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.306      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.764      1.604 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.306      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.756      1.596 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.298      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.756      1.596 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.298      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.756      1.596 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.298      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.756      1.596 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.298      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.244      1.596 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.298      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.756      1.596 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.298      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.244      1.596 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.298      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.756      1.596 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.298      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.725      0.725 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      2.676      1.951 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      3.218      0.542 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.725      0.725 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     22.676      1.951 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     23.218      0.542 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.005      0.828 RR  CELL  inclk1|combout
    Info (332113):      0.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.222     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):      0.439      1.661 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.981      0.542 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.995      0.828 RR  CELL  inclk1|combout
    Info (332113):     20.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.778     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     20.439      1.661 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.981      0.542 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.828      0.828 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.828      0.828 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 FF  CELL  inclk14|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 FF  CELL  inclk15|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 5.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.447         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     5.447         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     5.602         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.602         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     6.236         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     6.236         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    18.770         0.000 fibre_rx_clkr 
    Info (332119):    19.389         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    37.099         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    37.099         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.357         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.364         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.364         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.367         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.367         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     0.367         0.000 fibre_rx_clkr 
    Info (332119):     0.376         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 5.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.264         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.264         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     5.268         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.268         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    15.032         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    15.032         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    15.349         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    15.926         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    15.926         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    17.522         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 0.642
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.642         0.000 fibre_rx_clkr 
    Info (332119):     2.178         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     2.178         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.757         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.783         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     2.783         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     2.787         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     2.787         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    12.779         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    12.779         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.447
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.447 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a31~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.197      0.197  F        clock network delay
    Info (332115):     10.438      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a31~portb_address_reg0
    Info (332115):     12.206      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|packet_buffer|fifo_storage|auto_generated|ram_block1a31|portbdataout[0]
    Info (332115):     14.012      1.806 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~62|dataa
    Info (332115):     14.222      0.210 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~62|combout
    Info (332115):     14.479      0.257 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[31]|datab
    Info (332115):     14.742      0.263 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.194      0.194  R        clock network delay
    Info (332115):     20.189     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.742
    Info (332115): Data Required Time :    20.189
    Info (332115): Slack              :     5.447 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.447
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.447 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a31~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.197      0.197  F        clock network delay
    Info (332115):     10.438      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a31~portb_address_reg0
    Info (332115):     12.206      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|packet_buffer|fifo_storage|auto_generated|ram_block1a31|portbdataout[0]
    Info (332115):     14.012      1.806 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~62|dataa
    Info (332115):     14.222      0.210 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_b~62|combout
    Info (332115):     14.479      0.257 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_b[31]|datab
    Info (332115):     14.742      0.263 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.194      0.194  R        clock network delay
    Info (332115):     20.189     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_b[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.742
    Info (332115): Data Required Time :    20.189
    Info (332115): Slack              :     5.447 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.602
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.602 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.260      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.260      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      0.880      0.620 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|dataa
    Info (332115):      1.090      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      1.989      0.899 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datac
    Info (332115):      2.094      0.105 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.535      0.441 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.794      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.794      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.828      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.828      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      3.037      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.597      0.560 RR    IC  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|datad
    Info (332115):      3.640      0.043 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|combout
    Info (332115):      4.251      0.611 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      4.383      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.048      0.048  R        clock network delay
    Info (332115):      9.985     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.383
    Info (332115): Data Required Time :     9.985
    Info (332115): Slack              :     5.602 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.602
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.602 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.171      0.171  R        clock network delay
    Info (332115):      0.260      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.260      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      0.880      0.620 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|dataa
    Info (332115):      1.090      0.210 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      1.989      0.899 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datac
    Info (332115):      2.094      0.105 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.535      0.441 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.794      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.794      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.828      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.828      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      3.037      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.597      0.560 RR    IC  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|datad
    Info (332115):      3.640      0.043 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0_Duplicate_1|combout
    Info (332115):      4.251      0.611 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      4.383      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.048      0.048  R        clock network delay
    Info (332115):      9.985     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.383
    Info (332115): Data Required Time :     9.985
    Info (332115): Slack              :     5.602 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.236
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.144      0.144  R        clock network delay
    Info (332115):      0.233      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.233      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      0.855      0.622 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      1.114      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      1.114      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      1.148      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      1.148      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      1.182      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      1.182      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      1.216      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      1.216      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      1.425      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      1.672      0.247 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datab
    Info (332115):      1.833      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      2.257      0.424 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info (332115):      2.516      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      2.516      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      2.725      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.474      0.749 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.723      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.022      0.022  R        clock network delay
    Info (332115):      9.959     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.723
    Info (332115): Data Required Time :     9.959
    Info (332115): Slack              :     6.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.236
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.236 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.144      0.144  R        clock network delay
    Info (332115):      0.233      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115):      0.233      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|regout
    Info (332115):      0.855      0.622 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|dataa
    Info (332115):      1.114      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~22|cout1
    Info (332115):      1.114      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cin1
    Info (332115):      1.148      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~17|cout1
    Info (332115):      1.148      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cin1
    Info (332115):      1.182      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~12|cout1
    Info (332115):      1.182      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cin1
    Info (332115):      1.216      0.034 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~7|cout1
    Info (332115):      1.216      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|cin1
    Info (332115):      1.425      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|add_sub2|add_sub_cella[0]~0|combout
    Info (332115):      1.672      0.247 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|datab
    Info (332115):      1.833      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]~6|combout
    Info (332115):      2.257      0.424 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|dataa
    Info (332115):      2.516      0.259 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[0]|cout1
    Info (332115):      2.516      0.000 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|cin1
    Info (332115):      2.725      0.209 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.474      0.749 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.723      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.022      0.022  R        clock network delay
    Info (332115):      9.959     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.723
    Info (332115): Data Required Time :     9.959
    Info (332115): Slack              :     6.236 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.770
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.770 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.208      0.208  R        clock network delay
    Info (332115):     20.297      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115):     20.297      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|regout
    Info (332115):     21.060      0.763 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|datab
    Info (332115):     21.221      0.161 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|combout
    Info (332115):     22.698      1.477 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[5]|dataa
    Info (332115):     23.007      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.782      1.782  R        clock network delay
    Info (332115):     41.777     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.007
    Info (332115): Data Required Time :    41.777
    Info (332115): Slack              :    18.770 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.389
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.389 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.115      0.948  F        clock network delay
    Info (332115):     20.204      0.089     uTco  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115):     20.204      0.000 RR  CELL  dv_rx_slave|manch_det_temp|regout
    Info (332115):     20.673      0.469 RR    IC  dv_rx_slave|manch_det|datac
    Info (332115):     20.721      0.048 RR  CELL  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.115      0.948  R        clock network delay
    Info (332115):     40.110     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.721
    Info (332115): Data Required Time :    40.110
    Info (332115): Slack              :    19.389 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.099
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.099 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.161      0.161  R        clock network delay
    Info (332115):      0.250      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.250      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      0.754      0.504 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      0.964      0.210 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      2.603      1.639 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      2.861      0.258 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.023      0.023  R        clock network delay
    Info (332115):     39.960     -0.063     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.861
    Info (332115): Data Required Time :    39.960
    Info (332115): Slack              :    37.099 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.099
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.099 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.161      0.161  R        clock network delay
    Info (332115):      0.250      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.250      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      0.754      0.504 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      0.964      0.210 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      2.603      1.639 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      2.861      0.258 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.023      0.023  R        clock network delay
    Info (332115):     39.960     -0.063     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.861
    Info (332115): Data Required Time :    39.960
    Info (332115): Slack              :    37.099 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.357
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.357 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.207      0.207  R        clock network delay
    Info (332115):      0.296      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.296      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.582      0.286 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.630      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.216      0.216  R        clock network delay
    Info (332115):      0.273      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.630
    Info (332115): Data Required Time :     0.273
    Info (332115): Slack              :     0.357 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.357
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.357 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.207      0.207  R        clock network delay
    Info (332115):      0.296      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115):      0.296      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe7a[4]|regout
    Info (332115):      0.582      0.286 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe8a[4]|datac
    Info (332115):      0.630      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.216      0.216  R        clock network delay
    Info (332115):      0.273      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.630
    Info (332115): Data Required Time :     0.273
    Info (332115): Slack              :     0.357 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.142      0.142  R        clock network delay
    Info (332115):      0.231      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[1]
    Info (332115):      0.231      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[1]|regout
    Info (332115):      0.515      0.284 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|datac
    Info (332115):      0.563      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.142      0.142  R        clock network delay
    Info (332115):      0.199      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.563
    Info (332115): Data Required Time :     0.199
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.364
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.364 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.142      0.142  R        clock network delay
    Info (332115):      0.231      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[1]
    Info (332115):      0.231      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[1]|regout
    Info (332115):      0.515      0.284 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|datac
    Info (332115):      0.563      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.142      0.142  R        clock network delay
    Info (332115):      0.199      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.563
    Info (332115): Data Required Time :     0.199
    Info (332115): Slack              :     0.364 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115):      0.259      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_temp|regout
    Info (332115):      0.546      0.287 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds|datac
    Info (332115):      0.594      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.594
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115):      0.259      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds_temp|regout
    Info (332115):      0.546      0.287 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|lvds|datac
    Info (332115):      0.594      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.594
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.749      1.749  R        clock network delay
    Info (332115):      1.838      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115):      1.838      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[0]|regout
    Info (332115):      2.125      0.287 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[0]|datac
    Info (332115):      2.173      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.749      1.749  R        clock network delay
    Info (332115):      1.806      0.057      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.173
    Info (332115): Data Required Time :     1.806
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.376
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.376 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[8]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.106      0.939  R        clock network delay
    Info (332115):     40.195      0.089     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[8]
    Info (332115):     40.195      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[8]|regout
    Info (332115):     40.491      0.296 RR    IC  dv_rx_slave|rx_buffer|reg[9]|datac
    Info (332115):     40.539      0.048 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.106      0.939  R        clock network delay
    Info (332115):     40.163      0.057      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    40.539
    Info (332115): Data Required Time :    40.163
    Info (332115): Slack              :     0.376 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.064      0.064  R        clock network delay
    Info (332115):     10.362      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.804      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.067      0.067  R        clock network delay
    Info (332115):     10.086      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.804
    Info (332115): Data Required Time :    10.086
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.064      0.064  R        clock network delay
    Info (332115):     10.362      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.804      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.067      0.067  R        clock network delay
    Info (332115):     10.086      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.804
    Info (332115): Data Required Time :    10.086
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.264
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.264 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.424      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|sample_counter|count[0]|aclr
    Info (332115):      4.895      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.895
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.264 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.264
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.264 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.424      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc2|lvds_receiver_b|sample_counter|count[0]|aclr
    Info (332115):      4.895      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.895
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.264 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.268
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.268 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.405      1.710 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      4.876      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.149      0.149  R        clock network delay
    Info (332115):     10.144     -0.005     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.876
    Info (332115): Data Required Time :    10.144
    Info (332115): Slack              :     5.268 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.268
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.268 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.405      1.710 RR    IC  psu_ctrl_slave|mosi_temp|aclr
    Info (332115):      4.876      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.149      0.149  R        clock network delay
    Info (332115):     10.144     -0.005     uTsu  psu_ctrl:psu_ctrl_slave|mosi_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.876
    Info (332115): Data Required Time :    10.144
    Info (332115): Slack              :     5.268 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.032
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.032 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.631      1.936 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc3|lvds_receiver_b|time[9]|aload
    Info (332115):      5.108      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.145      0.145  R        clock network delay
    Info (332115):     20.140     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.108
    Info (332115): Data Required Time :    20.140
    Info (332115): Slack              :    15.032 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.032
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.032 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.631      1.936 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc3|lvds_receiver_b|time[9]|aload
    Info (332115):      5.108      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.145      0.145  R        clock network delay
    Info (332115):     20.140     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver_b|time[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.108
    Info (332115): Data Required Time :    20.140
    Info (332115): Slack              :    15.032 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.349
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.349 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.DONE_SUBRACK_BCLR
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.DONE_SUBRACK_BCLR|regout
    Info (332115):      2.165      0.310 RR    IC  rst_RESYN122|datab
    Info (332115):      2.326      0.161 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.590      0.264 RR    IC  rst|datac
    Info (332115):      2.695      0.105 RR  CELL  rst|combout
    Info (332115):      4.391      1.696 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      4.761      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.115      0.948  F        clock network delay
    Info (332115):     20.110     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.761
    Info (332115): Data Required Time :    20.110
    Info (332115): Slack              :    15.349 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.926
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.926 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.200      0.200  R        clock network delay
    Info (332115):     20.289      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.289      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.524      1.235 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.567      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.837      0.270 RR    IC  rst|dataa
    Info (332115):     22.047      0.210 RR  CELL  rst|combout
    Info (332115):     23.749      1.702 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|sub_parity4a1|aclr
    Info (332115):     24.220      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.151      0.151  R        clock network delay
    Info (332115):     40.146     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.220
    Info (332115): Data Required Time :    40.146
    Info (332115): Slack              :    15.926 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.926
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.926 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.200      0.200  R        clock network delay
    Info (332115):     20.289      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.289      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.524      1.235 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.567      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.837      0.270 RR    IC  rst|dataa
    Info (332115):     22.047      0.210 RR  CELL  rst|combout
    Info (332115):     23.749      1.702 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|rdptr_g|sub_parity4a1|aclr
    Info (332115):     24.220      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.151      0.151  R        clock network delay
    Info (332115):     40.146     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_graycounter_t16:rdptr_g|sub_parity4a1
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.220
    Info (332115): Data Required Time :    40.146
    Info (332115): Slack              :    15.926 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.522
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.522 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.200      0.200  R        clock network delay
    Info (332115):     20.289      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.289      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.524      1.235 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.567      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     21.837      0.270 RR    IC  rst|dataa
    Info (332115):     22.047      0.210 RR  CELL  rst|combout
    Info (332115):     23.733      1.686 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|write_delay_cycle[3]|aclr
    Info (332115):     24.204      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.731      1.731  R        clock network delay
    Info (332115):     41.726     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|write_delay_cycle[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.204
    Info (332115): Data Required Time :    41.726
    Info (332115): Slack              :    17.522 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.642
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.642 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.981      1.742 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      2.452      0.471 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.753      1.753  R        clock network delay
    Info (332115):      1.810      0.057      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.452
    Info (332115): Data Required Time :     1.810
    Info (332115): Slack              :     0.642 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.178
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.178 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.948      1.709 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      2.419      0.471 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.184      0.184  R        clock network delay
    Info (332115):      0.241      0.057      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.419
    Info (332115): Data Required Time :     0.241
    Info (332115): Slack              :     2.178 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.178
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.178 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.948      1.709 RR    IC  cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK|aclr
    Info (332115):      2.419      0.471 RR  CELL  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.184      0.184  R        clock network delay
    Info (332115):      0.241      0.057      uTh  cc_reset:cc_reset_block|current_mce_bclr_state.WAIT_FOR_ACK
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.419
    Info (332115): Data Required Time :     0.241
    Info (332115): Slack              :     2.178 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.757
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.757 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.702      0.440 RR    IC  rst|datab
    Info (332115):     20.863      0.161 RR  CELL  rst|combout
    Info (332115):     22.559      1.696 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     22.929      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.115      0.948  F        clock network delay
    Info (332115):     20.172      0.057      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.929
    Info (332115): Data Required Time :    20.172
    Info (332115): Slack              :     2.757 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.783
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.783 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.702      0.440 RR    IC  rst|datab
    Info (332115):      0.863      0.161 RR  CELL  rst|combout
    Info (332115):      2.551      1.688 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      3.022      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.182      0.182  R        clock network delay
    Info (332115):      0.239      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.022
    Info (332115): Data Required Time :     0.239
    Info (332115): Slack              :     2.783 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.783
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.783 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.702      0.440 RR    IC  rst|datab
    Info (332115):      0.863      0.161 RR  CELL  rst|combout
    Info (332115):      2.551      1.688 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_cc|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella0|aclr
    Info (332115):      3.022      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.182      0.182  R        clock network delay
    Info (332115):      0.239      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.022
    Info (332115): Data Required Time :     0.239
    Info (332115): Slack              :     2.783 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.787
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.787 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.702      0.440 RR    IC  rst|datab
    Info (332115):      0.863      0.161 RR  CELL  rst|combout
    Info (332115):      2.534      1.671 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      3.005      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.161      0.161  R        clock network delay
    Info (332115):      0.218      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.005
    Info (332115): Data Required Time :     0.218
    Info (332115): Slack              :     2.787 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.787
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.787 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.702      0.440 RR    IC  rst|datab
    Info (332115):      0.863      0.161 RR  CELL  rst|combout
    Info (332115):      2.534      1.671 RR    IC  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|aclr
    Info (332115):      3.005      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.161      0.161  R        clock network delay
    Info (332115):      0.218      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.005
    Info (332115): Data Required Time :     0.218
    Info (332115): Slack              :     2.787 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.779
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.779 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.702      0.440 RR    IC  rst|datab
    Info (332115):     20.863      0.161 RR  CELL  rst|combout
    Info (332115):     22.578      1.715 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.049      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.213      0.213  R        clock network delay
    Info (332115):     10.270      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.049
    Info (332115): Data Required Time :    10.270
    Info (332115): Slack              :    12.779 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.779
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.779 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.702      0.440 RR    IC  rst|datab
    Info (332115):     20.863      0.161 RR  CELL  rst|combout
    Info (332115):     22.578      1.715 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.049      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.213      0.213  R        clock network delay
    Info (332115):     10.270      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.049
    Info (332115): Data Required Time :    10.270
    Info (332115): Slack              :    12.779 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.151      0.895 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.160      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.849      0.895 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.160      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.151      0.895 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.160      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.849      0.895 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.160      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.144      0.902 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.167      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.856      0.902 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.167      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.144      0.902 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.167      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.856      0.902 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.167      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.849      0.895 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.160      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.849      0.895 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.160      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.849      0.895 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.160      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.849      0.895 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.160      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.150      0.896 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.161      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.850      0.896 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.161      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.150      0.896 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.161      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.850      0.896 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.161      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.344      0.344 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      1.442      1.098 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      1.753      0.311 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.344      0.344 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     21.442      1.098 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     21.753      0.311 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.440      0.393 RR  CELL  inclk1|combout
    Info (332113):     -0.101      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.128     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     -0.196      0.932 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.115      0.311 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.560      0.393 RR  CELL  inclk1|combout
    Info (332113):     19.899      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.872     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     19.804      0.932 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.115      0.311 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.393      0.393 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.393      0.393 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 FF  CELL  inclk14|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 FF  CELL  inclk15|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 604 megabytes
    Info: Processing ended: Mon May 30 12:31:29 2016
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:28


