TimeQuest Timing Analyzer report for ad9767_test
Mon Jan 21 13:54:46 2019
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 12. Slow 1200mV 85C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 25. Slow 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Fast 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Fast 1200mV 0C Model Metastability Report
 43. Multicorner Timing Analysis Summary
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; ad9767_test                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE15F23C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 8.000  ; 125.0 MHz ; 0.000 ; 4.000  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; clk    ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_inst|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 356.38 MHz ; 356.38 MHz      ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.194 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.510 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.700 ; 0.000         ;
; clk                                                  ; 9.857 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.194 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.728      ;
; 5.225 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.697      ;
; 5.255 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.667      ;
; 5.318 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.604      ;
; 5.324 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.598      ;
; 5.340 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.582      ;
; 5.370 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.552      ;
; 5.371 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.551      ;
; 5.400 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.522      ;
; 5.401 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.521      ;
; 5.436 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.486      ;
; 5.464 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.458      ;
; 5.470 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.452      ;
; 5.486 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.436      ;
; 5.488 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.434      ;
; 5.494 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.428      ;
; 5.516 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.406      ;
; 5.517 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.405      ;
; 5.524 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.398      ;
; 5.546 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.376      ;
; 5.547 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.375      ;
; 5.582 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.340      ;
; 5.606 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.316      ;
; 5.610 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.312      ;
; 5.616 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.306      ;
; 5.630 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.292      ;
; 5.632 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.290      ;
; 5.634 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.288      ;
; 5.636 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.286      ;
; 5.640 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.282      ;
; 5.662 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.260      ;
; 5.663 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.259      ;
; 5.666 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.256      ;
; 5.670 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.252      ;
; 5.692 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.230      ;
; 5.693 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.229      ;
; 5.728 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.194      ;
; 5.751 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.171      ;
; 5.752 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.170      ;
; 5.756 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.166      ;
; 5.759 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.163      ;
; 5.762 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.160      ;
; 5.776 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.146      ;
; 5.778 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.144      ;
; 5.780 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.142      ;
; 5.782 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.140      ;
; 5.786 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.136      ;
; 5.807 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.115      ;
; 5.808 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.114      ;
; 5.809 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.113      ;
; 5.812 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.110      ;
; 5.816 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.106      ;
; 5.837 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.085      ;
; 5.838 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.084      ;
; 5.839 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.083      ;
; 5.874 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.048      ;
; 5.880 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.042      ;
; 5.897 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.025      ;
; 5.898 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.024      ;
; 5.902 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.020      ;
; 5.905 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.017      ;
; 5.908 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.014      ;
; 5.922 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 2.000      ;
; 5.924 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.998      ;
; 5.925 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.997      ;
; 5.926 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.996      ;
; 5.928 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.994      ;
; 5.928 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.994      ;
; 5.932 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.990      ;
; 5.953 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.969      ;
; 5.954 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.968      ;
; 5.955 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.967      ;
; 5.958 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.964      ;
; 5.958 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.964      ;
; 5.962 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.960      ;
; 5.983 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.939      ;
; 5.984 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.938      ;
; 5.985 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.937      ;
; 6.020 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.902      ;
; 6.026 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.896      ;
; 6.043 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.879      ;
; 6.043 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.879      ;
; 6.044 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.878      ;
; 6.048 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.874      ;
; 6.051 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.871      ;
; 6.054 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.868      ;
; 6.068 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.854      ;
; 6.070 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.852      ;
; 6.071 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.851      ;
; 6.071 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.851      ;
; 6.072 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.850      ;
; 6.604 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.318      ;
; 6.611 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.311      ;
; 6.627 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.295      ;
; 6.627 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.295      ;
; 6.627 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.295      ;
; 6.628 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.294      ;
; 6.628 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.294      ;
; 6.630 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.292      ;
; 6.636 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.079     ; 1.286      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.510 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.801      ;
; 0.764 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.768 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.059      ;
; 0.788 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.079      ;
; 0.789 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.080      ;
; 0.789 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.080      ;
; 0.789 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.080      ;
; 0.790 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.081      ;
; 0.791 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.082      ;
; 1.118 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.411      ;
; 1.127 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.418      ;
; 1.129 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.420      ;
; 1.136 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.427      ;
; 1.138 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.429      ;
; 1.143 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.434      ;
; 1.143 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.434      ;
; 1.144 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.435      ;
; 1.150 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.441      ;
; 1.152 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.443      ;
; 1.159 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.450      ;
; 1.161 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.452      ;
; 1.249 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.542      ;
; 1.258 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.550      ;
; 1.260 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.551      ;
; 1.267 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.558      ;
; 1.267 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.558      ;
; 1.267 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.558      ;
; 1.269 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.560      ;
; 1.274 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.565      ;
; 1.274 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.565      ;
; 1.275 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.566      ;
; 1.276 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.567      ;
; 1.276 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.567      ;
; 1.278 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.569      ;
; 1.283 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.574      ;
; 1.284 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.575      ;
; 1.290 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.581      ;
; 1.292 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.583      ;
; 1.299 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.590      ;
; 1.301 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.592      ;
; 1.389 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.680      ;
; 1.390 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.681      ;
; 1.391 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.682      ;
; 1.398 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.689      ;
; 1.399 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.690      ;
; 1.407 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.698      ;
; 1.407 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.698      ;
; 1.409 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.700      ;
; 1.414 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.705      ;
; 1.415 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.706      ;
; 1.416 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.707      ;
; 1.416 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.707      ;
; 1.418 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.709      ;
; 1.423 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.714      ;
; 1.424 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.715      ;
; 1.430 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.721      ;
; 1.432 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.723      ;
; 1.439 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.730      ;
; 1.529 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.820      ;
; 1.530 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.821      ;
; 1.538 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.829      ;
; 1.539 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.830      ;
; 1.547 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.838      ;
; 1.547 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.838      ;
; 1.549 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.840      ;
; 1.554 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.845      ;
; 1.555 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.846      ;
; 1.556 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.847      ;
; 1.556 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.847      ;
; 1.563 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.854      ;
; 1.570 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.861      ;
; 1.579 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.870      ;
; 1.669 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.960      ;
; 1.670 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.961      ;
; 1.678 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.969      ;
; 1.679 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.970      ;
; 1.687 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.978      ;
; 1.687 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.978      ;
; 1.694 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.985      ;
; 1.696 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.987      ;
; 1.710 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.001      ;
; 1.719 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.010      ;
; 1.809 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.100      ;
; 1.810 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.101      ;
; 1.818 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.109      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                         ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.700 ; 3.920        ; 0.220          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.889 ; 4.077        ; 0.188          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.969 ; 3.969        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.029 ; 4.029        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.857  ; 9.857        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.857  ; 9.857        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.924  ; 9.924        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.074 ; 10.074       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.616 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.532 ; 5.221 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.609 ; 4.392 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.855 ; 4.610 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.600 ; 4.389 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.604 ; 4.393 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.851 ; 4.613 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.589 ; 4.377 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 5.255 ; 4.971 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.892 ; 4.651 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 5.209 ; 4.944 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 5.233 ; 4.967 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 5.532 ; 5.221 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.276 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.500 ; 5.183 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.525 ; 5.216 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 3.352 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 3.312 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.379 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 4.825 ; 4.588 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.856 ; 4.619 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.812 ; 4.559 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 5.098 ; 4.787 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 5.113 ; 4.818 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 5.144 ; 4.835 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 5.137 ; 4.829 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.343 ; 4.980 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.373 ; 5.003 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.379 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 5.145 ; 4.829 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 4.557 ; 4.349 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 5.140 ; 4.841 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 5.161 ; 4.865 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 3.312 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.482 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 3.106 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 3.066 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 3.066 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.120 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 3.961 ; 3.751 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 3.980 ; 3.766 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.217 ; 3.974 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 3.971 ; 3.762 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 3.976 ; 3.766 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.212 ; 3.976 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 3.961 ; 3.751 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.600 ; 4.321 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.251 ; 4.014 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.555 ; 4.294 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 4.579 ; 4.318 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.866 ; 4.560 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 4.620 ; 4.361 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 4.833 ; 4.522 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 4.858 ; 4.554 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 2.785 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 2.745 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 3.928 ; 3.722 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 4.186 ; 3.952 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.217 ; 3.982 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.173 ; 3.924 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.448 ; 4.142 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.463 ; 4.172 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 4.491 ; 4.189 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.485 ; 4.182 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 4.683 ; 4.328 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 4.712 ; 4.350 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 4.718 ; 4.359 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 4.492 ; 4.182 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 3.928 ; 3.722 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.489 ; 4.196 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.510 ; 4.219 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 2.745 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 0.984 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.543 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.503 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.503 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 397.77 MHz ; 397.77 MHz      ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.486 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.471 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.701 ; 0.000         ;
; clk                                                  ; 9.847 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.486 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.446      ;
; 5.532 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.400      ;
; 5.571 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.361      ;
; 5.593 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.339      ;
; 5.612 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.320      ;
; 5.623 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.309      ;
; 5.658 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.274      ;
; 5.658 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.274      ;
; 5.697 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.235      ;
; 5.697 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.235      ;
; 5.718 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.214      ;
; 5.719 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.213      ;
; 5.738 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.194      ;
; 5.741 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.191      ;
; 5.749 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.183      ;
; 5.764 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.168      ;
; 5.784 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.148      ;
; 5.784 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.148      ;
; 5.803 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.129      ;
; 5.823 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.109      ;
; 5.823 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.109      ;
; 5.844 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.088      ;
; 5.845 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.087      ;
; 5.862 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.070      ;
; 5.864 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.068      ;
; 5.866 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.066      ;
; 5.867 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.065      ;
; 5.875 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.057      ;
; 5.886 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.046      ;
; 5.890 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.042      ;
; 5.910 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.022      ;
; 5.910 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.022      ;
; 5.925 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.007      ;
; 5.929 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 2.003      ;
; 5.949 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.983      ;
; 5.949 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.983      ;
; 5.965 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.967      ;
; 5.970 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.962      ;
; 5.971 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.961      ;
; 5.988 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.944      ;
; 5.990 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.942      ;
; 5.992 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.940      ;
; 5.993 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.939      ;
; 5.999 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.933      ;
; 6.001 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.931      ;
; 6.012 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.920      ;
; 6.016 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.916      ;
; 6.035 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.897      ;
; 6.036 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.896      ;
; 6.036 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.896      ;
; 6.051 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.881      ;
; 6.055 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.877      ;
; 6.074 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.858      ;
; 6.075 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.857      ;
; 6.075 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.857      ;
; 6.091 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.841      ;
; 6.096 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.836      ;
; 6.097 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.835      ;
; 6.102 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.830      ;
; 6.114 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.818      ;
; 6.116 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.816      ;
; 6.118 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.814      ;
; 6.118 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.814      ;
; 6.119 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.813      ;
; 6.125 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.807      ;
; 6.127 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.805      ;
; 6.138 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.794      ;
; 6.138 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.794      ;
; 6.142 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.790      ;
; 6.161 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.771      ;
; 6.162 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.770      ;
; 6.162 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.770      ;
; 6.177 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.755      ;
; 6.177 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.755      ;
; 6.181 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.751      ;
; 6.200 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.732      ;
; 6.201 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.731      ;
; 6.201 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.731      ;
; 6.217 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.715      ;
; 6.222 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.710      ;
; 6.223 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.709      ;
; 6.228 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.704      ;
; 6.240 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.692      ;
; 6.242 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.690      ;
; 6.243 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.689      ;
; 6.244 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.688      ;
; 6.244 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.688      ;
; 6.245 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.687      ;
; 6.245 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.687      ;
; 6.251 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.681      ;
; 6.253 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.679      ;
; 6.742 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.190      ;
; 6.748 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.184      ;
; 6.761 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.171      ;
; 6.761 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.171      ;
; 6.763 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.169      ;
; 6.763 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.169      ;
; 6.764 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.168      ;
; 6.764 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.168      ;
; 6.771 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.070     ; 1.161      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.471 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.736      ;
; 0.710 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.977      ;
; 0.715 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.980      ;
; 0.730 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.995      ;
; 0.732 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.997      ;
; 0.733 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.998      ;
; 0.734 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.999      ;
; 0.737 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.002      ;
; 0.737 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.002      ;
; 1.029 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.295      ;
; 1.033 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.298      ;
; 1.034 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.299      ;
; 1.035 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.300      ;
; 1.036 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.301      ;
; 1.044 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.309      ;
; 1.045 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.310      ;
; 1.047 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.312      ;
; 1.049 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.314      ;
; 1.051 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.316      ;
; 1.052 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.317      ;
; 1.054 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.319      ;
; 1.057 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.322      ;
; 1.058 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.323      ;
; 1.066 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.331      ;
; 1.071 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.336      ;
; 1.129 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.394      ;
; 1.130 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.395      ;
; 1.131 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.396      ;
; 1.146 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.411      ;
; 1.151 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.416      ;
; 1.152 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.417      ;
; 1.152 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.417      ;
; 1.152 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.417      ;
; 1.153 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.418      ;
; 1.155 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.420      ;
; 1.156 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.421      ;
; 1.157 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.422      ;
; 1.158 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.423      ;
; 1.166 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.431      ;
; 1.169 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.434      ;
; 1.171 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.436      ;
; 1.173 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.438      ;
; 1.174 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.439      ;
; 1.176 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.441      ;
; 1.180 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.445      ;
; 1.188 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.453      ;
; 1.193 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.458      ;
; 1.251 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.516      ;
; 1.252 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.517      ;
; 1.253 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.518      ;
; 1.268 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.533      ;
; 1.273 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.538      ;
; 1.274 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.539      ;
; 1.275 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.540      ;
; 1.277 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.542      ;
; 1.278 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.543      ;
; 1.279 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.544      ;
; 1.288 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.553      ;
; 1.291 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.556      ;
; 1.293 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.558      ;
; 1.295 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.560      ;
; 1.296 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.561      ;
; 1.298 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.563      ;
; 1.302 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.567      ;
; 1.310 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.575      ;
; 1.373 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.638      ;
; 1.374 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.639      ;
; 1.390 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.655      ;
; 1.395 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.660      ;
; 1.396 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.661      ;
; 1.397 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.662      ;
; 1.399 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.664      ;
; 1.400 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.665      ;
; 1.401 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.666      ;
; 1.410 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.675      ;
; 1.413 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.678      ;
; 1.417 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.682      ;
; 1.418 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.683      ;
; 1.432 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.697      ;
; 1.495 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.760      ;
; 1.496 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.761      ;
; 1.512 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.777      ;
; 1.517 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.782      ;
; 1.518 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.783      ;
; 1.522 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.787      ;
; 1.523 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.788      ;
; 1.535 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.800      ;
; 1.539 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.804      ;
; 1.554 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.819      ;
; 1.617 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.882      ;
; 1.618 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.883      ;
; 1.640 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.905      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.701 ; 3.917        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.895 ; 4.079        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.968 ; 3.968        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.968 ; 3.968        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.971 ; 3.971        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.028 ; 4.028        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 4.030 ; 4.030        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.030 ; 4.030        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 5.513 ; 8.000        ; 2.487          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.847  ; 9.847        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.930  ; 9.930        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.151 ; 10.151       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.613 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.257 ; 4.818 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.347 ; 4.082 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.584 ; 4.276 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.339 ; 4.082 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.341 ; 4.083 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.585 ; 4.277 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.328 ; 4.071 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.976 ; 4.591 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.629 ; 4.315 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.938 ; 4.574 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 4.957 ; 4.593 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 5.257 ; 4.818 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 4.999 ; 4.636 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.234 ; 4.782 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.245 ; 4.805 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 3.180 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 3.140 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.098 ; 4.628 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 4.560 ; 4.251 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.590 ; 4.283 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.543 ; 4.227 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.815 ; 4.429 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.835 ; 4.452 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 4.862 ; 4.476 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.852 ; 4.467 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.055 ; 4.606 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.083 ; 4.624 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.098 ; 4.628 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 4.857 ; 4.463 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 4.290 ; 4.041 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.861 ; 4.481 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.887 ; 4.500 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 3.140 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.478 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.908 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.868 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.868 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.155 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 3.751 ; 3.497 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 3.770 ; 3.508 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 3.997 ; 3.695 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 3.762 ; 3.508 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 3.763 ; 3.509 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 3.997 ; 3.695 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 3.751 ; 3.497 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 4.373 ; 3.996 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.039 ; 3.731 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 4.335 ; 3.980 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 4.355 ; 3.999 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 4.643 ; 4.214 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 4.394 ; 4.039 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 4.618 ; 4.178 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 4.629 ; 4.201 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 2.658 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 2.618 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 3.712 ; 3.467 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 3.972 ; 3.669 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.002 ; 3.701 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 3.955 ; 3.646 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 4.216 ; 3.839 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 4.236 ; 3.862 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 4.261 ; 3.884 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 4.252 ; 3.876 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 4.447 ; 4.010 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 4.474 ; 4.026 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 4.488 ; 4.030 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 4.256 ; 3.872 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 3.712 ; 3.467 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 4.262 ; 3.891 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 4.287 ; 3.909 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 2.618 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.019 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 2.392 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 2.352 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 2.352 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 6.772 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.205 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 3.785 ; 0.000         ;
; clk                                                  ; 9.413 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 6.772 ; trig_data[1]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.180      ;
; 6.776 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.176      ;
; 6.787 ; trig_data[0]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.165      ;
; 6.825 ; trig_data[0]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.127      ;
; 6.840 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.112      ;
; 6.840 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.112      ;
; 6.842 ; trig_data[2]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.110      ;
; 6.844 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.108      ;
; 6.844 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.108      ;
; 6.855 ; trig_data[0]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.097      ;
; 6.881 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.071      ;
; 6.893 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.059      ;
; 6.901 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.051      ;
; 6.905 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.047      ;
; 6.908 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.044      ;
; 6.908 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.044      ;
; 6.910 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.042      ;
; 6.912 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.040      ;
; 6.912 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.040      ;
; 6.922 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.030      ;
; 6.923 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.029      ;
; 6.949 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 1.003      ;
; 6.961 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.991      ;
; 6.961 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.991      ;
; 6.964 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.988      ;
; 6.968 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.984      ;
; 6.969 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.983      ;
; 6.973 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.979      ;
; 6.976 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.976      ;
; 6.976 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.976      ;
; 6.978 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.974      ;
; 6.980 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.972      ;
; 6.980 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.972      ;
; 6.990 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.962      ;
; 6.990 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.962      ;
; 6.991 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.961      ;
; 7.017 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.935      ;
; 7.028 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.924      ;
; 7.029 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.923      ;
; 7.029 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.923      ;
; 7.032 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.920      ;
; 7.036 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.916      ;
; 7.037 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.915      ;
; 7.041 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.911      ;
; 7.044 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.908      ;
; 7.044 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.908      ;
; 7.044 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.908      ;
; 7.046 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.906      ;
; 7.046 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.906      ;
; 7.048 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.904      ;
; 7.048 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.904      ;
; 7.048 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.904      ;
; 7.058 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.894      ;
; 7.058 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.894      ;
; 7.059 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.893      ;
; 7.084 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.868      ;
; 7.085 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.867      ;
; 7.096 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.856      ;
; 7.097 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.855      ;
; 7.097 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.855      ;
; 7.100 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.852      ;
; 7.100 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.852      ;
; 7.104 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.848      ;
; 7.104 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.848      ;
; 7.105 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.847      ;
; 7.109 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.843      ;
; 7.112 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.840      ;
; 7.112 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.840      ;
; 7.112 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.840      ;
; 7.114 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.838      ;
; 7.114 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.838      ;
; 7.116 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.836      ;
; 7.116 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.836      ;
; 7.116 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.836      ;
; 7.126 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.826      ;
; 7.126 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.826      ;
; 7.126 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.826      ;
; 7.127 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.825      ;
; 7.152 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.800      ;
; 7.153 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.799      ;
; 7.164 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.788      ;
; 7.165 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.787      ;
; 7.165 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.787      ;
; 7.165 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.787      ;
; 7.182 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.770      ;
; 7.182 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.770      ;
; 7.194 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.758      ;
; 7.194 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.758      ;
; 7.194 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.758      ;
; 7.194 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.758      ;
; 7.195 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.757      ;
; 7.388 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.564      ;
; 7.388 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.564      ;
; 7.397 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.555      ;
; 7.397 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.555      ;
; 7.399 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.553      ;
; 7.400 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.552      ;
; 7.400 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.552      ;
; 7.400 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.552      ;
; 7.401 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.035     ; 0.551      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.205 ; trig_data[13] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.324      ;
; 0.307 ; trig_data[1]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; trig_data[3]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; trig_data[4]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; trig_data[10] ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; trig_data[12] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; trig_data[6]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; trig_data[9]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.427      ;
; 0.318 ; trig_data[0]  ; trig_data[0]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; trig_data[2]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; trig_data[5]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; trig_data[7]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; trig_data[11] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.438      ;
; 0.320 ; trig_data[8]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.439      ;
; 0.456 ; trig_data[3]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; trig_data[1]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; trig_data[9]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.576      ;
; 0.465 ; trig_data[12] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; trig_data[0]  ; trig_data[1]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; trig_data[4]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; trig_data[10] ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; trig_data[6]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; trig_data[5]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; trig_data[11] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; trig_data[7]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; trig_data[0]  ; trig_data[2]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; trig_data[4]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; trig_data[10] ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; trig_data[6]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.588      ;
; 0.476 ; trig_data[2]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.595      ;
; 0.478 ; trig_data[8]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.597      ;
; 0.479 ; trig_data[2]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.598      ;
; 0.481 ; trig_data[8]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.600      ;
; 0.519 ; trig_data[3]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; trig_data[1]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; trig_data[9]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.639      ;
; 0.522 ; trig_data[3]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; trig_data[1]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; trig_data[9]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.642      ;
; 0.530 ; trig_data[5]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.649      ;
; 0.531 ; trig_data[11] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; trig_data[7]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; trig_data[0]  ; trig_data[3]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; trig_data[4]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; trig_data[10] ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; trig_data[6]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; trig_data[5]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; trig_data[7]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.653      ;
; 0.534 ; trig_data[0]  ; trig_data[4]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.653      ;
; 0.534 ; trig_data[4]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; trig_data[6]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.654      ;
; 0.542 ; trig_data[2]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.661      ;
; 0.544 ; trig_data[8]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.663      ;
; 0.545 ; trig_data[2]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.664      ;
; 0.547 ; trig_data[8]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.666      ;
; 0.585 ; trig_data[3]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.704      ;
; 0.585 ; trig_data[1]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.704      ;
; 0.586 ; trig_data[9]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.705      ;
; 0.588 ; trig_data[3]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; trig_data[1]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.707      ;
; 0.596 ; trig_data[5]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.715      ;
; 0.597 ; trig_data[7]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; trig_data[0]  ; trig_data[5]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; trig_data[4]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.716      ;
; 0.598 ; trig_data[6]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.717      ;
; 0.599 ; trig_data[5]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.718      ;
; 0.600 ; trig_data[7]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.719      ;
; 0.600 ; trig_data[0]  ; trig_data[6]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.719      ;
; 0.600 ; trig_data[4]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.719      ;
; 0.601 ; trig_data[6]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.720      ;
; 0.608 ; trig_data[2]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.727      ;
; 0.610 ; trig_data[8]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.729      ;
; 0.611 ; trig_data[2]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.730      ;
; 0.651 ; trig_data[3]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.770      ;
; 0.651 ; trig_data[1]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.770      ;
; 0.654 ; trig_data[3]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.773      ;
; 0.654 ; trig_data[1]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.773      ;
; 0.662 ; trig_data[5]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.781      ;
; 0.663 ; trig_data[7]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; trig_data[0]  ; trig_data[7]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; trig_data[4]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.782      ;
; 0.664 ; trig_data[6]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; trig_data[5]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.784      ;
; 0.666 ; trig_data[0]  ; trig_data[8]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.785      ;
; 0.666 ; trig_data[4]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.785      ;
; 0.674 ; trig_data[2]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.793      ;
; 0.677 ; trig_data[2]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.796      ;
; 0.717 ; trig_data[3]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.836      ;
; 0.717 ; trig_data[1]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.836      ;
; 0.720 ; trig_data[3]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.839      ;
; 0.720 ; trig_data[1]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.839      ;
; 0.728 ; trig_data[5]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.847      ;
; 0.729 ; trig_data[0]  ; trig_data[9]  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; trig_data[4]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.848      ;
; 0.732 ; trig_data[0]  ; trig_data[10] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.851      ;
; 0.740 ; trig_data[2]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.859      ;
; 0.743 ; trig_data[2]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.862      ;
; 0.783 ; trig_data[3]  ; trig_data[13] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.902      ;
; 0.783 ; trig_data[1]  ; trig_data[11] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.902      ;
; 0.786 ; trig_data[1]  ; trig_data[12] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.905      ;
+-------+---------------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.785 ; 4.001        ; 0.216          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 3.813 ; 3.997        ; 0.184          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 3.993 ; 3.993        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 3.999 ; 3.999        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 3.999 ; 3.999        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PLL_inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]|clk                                                          ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]|clk                                                          ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]|clk                                                          ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]|clk                                                          ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]|clk                                                           ;
; 4.007 ; 4.007        ; 0.000          ; High Pulse Width ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]|clk                                                           ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[0]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[10]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[11]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[12]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[13]                                                              ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[1]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[2]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[3]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[4]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[5]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[6]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[7]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[8]                                                               ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; trig_data[9]                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.458  ; 9.458        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.584 ; 10.584       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.584 ; 10.584       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 0.840 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 2.515 ; 2.519 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 2.148 ; 2.101 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 2.247 ; 2.206 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 2.143 ; 2.096 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 2.141 ; 2.097 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 2.233 ; 2.203 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 2.133 ; 2.085 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.397 ; 2.384 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 2.260 ; 2.226 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 2.387 ; 2.371 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.413 ; 2.400 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 2.515 ; 2.519 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.427 ; 2.415 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.473 ; 2.481 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.489 ; 2.494 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.625 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.585 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 2.396 ; 2.377 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 2.210 ; 2.180 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 2.237 ; 2.206 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 2.197 ; 2.155 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 2.296 ; 2.264 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 2.314 ; 2.290 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.322 ; 2.290 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 2.317 ; 2.290 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.385 ; 2.361 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.396 ; 2.369 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.396 ; 2.377 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.309 ; 2.280 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 2.097 ; 2.051 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.346 ; 2.316 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 2.352 ; 2.328 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.585 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 0.757 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.570 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.530 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.530 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 0.604 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 1.837 ; 1.789 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 1.853 ; 1.805 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 1.948 ; 1.905 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 1.848 ; 1.800 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 1.846 ; 1.800 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 1.933 ; 1.901 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 1.837 ; 1.789 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.092 ; 2.075 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 1.959 ; 1.924 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 2.081 ; 2.062 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.107 ; 2.091 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 2.205 ; 2.205 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.120 ; 2.105 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.163 ; 2.167 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.178 ; 2.180 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.356 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.316 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 1.801 ; 1.754 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 1.911 ; 1.878 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 1.937 ; 1.904 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 1.898 ; 1.853 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 1.992 ; 1.958 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 2.011 ; 1.984 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.018 ; 1.984 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 2.012 ; 1.983 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.078 ; 2.052 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.089 ; 2.059 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.088 ; 2.066 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.005 ; 1.974 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 1.801 ; 1.754 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.042 ; 2.010 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 2.048 ; 2.021 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.316 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 0.520 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.300 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.260 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.260 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 5.194 ; 0.205 ; N/A      ; N/A     ; 3.700               ;
;  PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 5.194 ; 0.205 ; N/A      ; N/A     ; 3.700               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 9.413               ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 1.616 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 5.532 ; 5.221 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 4.609 ; 4.392 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 4.855 ; 4.610 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 4.600 ; 4.389 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 4.604 ; 4.393 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 4.851 ; 4.613 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 4.589 ; 4.377 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 5.255 ; 4.971 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 4.892 ; 4.651 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 5.209 ; 4.944 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 5.233 ; 4.967 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 5.532 ; 5.221 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 5.276 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 5.500 ; 5.183 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 5.525 ; 5.216 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 3.352 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 3.312 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 5.379 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 4.825 ; 4.588 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 4.856 ; 4.619 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 4.812 ; 4.559 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 5.098 ; 4.787 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 5.113 ; 4.818 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 5.144 ; 4.835 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 5.137 ; 4.829 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 5.343 ; 4.980 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 5.373 ; 5.003 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 5.379 ; 5.013 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 5.145 ; 4.829 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 4.557 ; 4.349 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 5.140 ; 4.841 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 5.161 ; 4.865 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 3.312 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 1.482 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 3.106 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 3.066 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 3.066 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+
; da1_clk       ; clk        ;       ; 0.604 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_data[*]   ; clk        ; 1.837 ; 1.789 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[0]  ; clk        ; 1.853 ; 1.805 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[1]  ; clk        ; 1.948 ; 1.905 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[2]  ; clk        ; 1.848 ; 1.800 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[3]  ; clk        ; 1.846 ; 1.800 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[4]  ; clk        ; 1.933 ; 1.901 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[5]  ; clk        ; 1.837 ; 1.789 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[6]  ; clk        ; 2.092 ; 2.075 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[7]  ; clk        ; 1.959 ; 1.924 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[8]  ; clk        ; 2.081 ; 2.062 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[9]  ; clk        ; 2.107 ; 2.091 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[10] ; clk        ; 2.205 ; 2.205 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[11] ; clk        ; 2.120 ; 2.105 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[12] ; clk        ; 2.163 ; 2.167 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da1_data[13] ; clk        ; 2.178 ; 2.180 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ;       ; 1.356 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ; 1.316 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_data[*]   ; clk        ; 1.801 ; 1.754 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[0]  ; clk        ; 1.911 ; 1.878 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[1]  ; clk        ; 1.937 ; 1.904 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[2]  ; clk        ; 1.898 ; 1.853 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[3]  ; clk        ; 1.992 ; 1.958 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[4]  ; clk        ; 2.011 ; 1.984 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[5]  ; clk        ; 2.018 ; 1.984 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[6]  ; clk        ; 2.012 ; 1.983 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[7]  ; clk        ; 2.078 ; 2.052 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[8]  ; clk        ; 2.089 ; 2.059 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[9]  ; clk        ; 2.088 ; 2.066 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[10] ; clk        ; 2.005 ; 1.974 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[11] ; clk        ; 1.801 ; 1.754 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[12] ; clk        ; 2.042 ; 2.010 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
;  da2_data[13] ; clk        ; 2.048 ; 2.021 ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ; 1.316 ;       ; Rise       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_clk       ; clk        ; 0.520 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da1_wrt       ; clk        ; 1.300 ;       ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_clk       ; clk        ;       ; 1.260 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
; da2_wrt       ; clk        ;       ; 1.260 ; Fall       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_clk      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------+
; Input Transition Times                                 ;
+-----+--------------+-----------------+-----------------+
; Pin ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----+--------------+-----------------+-----------------+
; clk ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da1_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da1_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_clk      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_wrt      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; da2_data[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 105      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; PLL_inst|altpll_component|auto_generated|pll1|clk[1] ; 105      ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Mon Jan 21 13:54:40 2019
Info: Command: quartus_sta ad9767_test -c ad9767_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ad9767_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|auto_generated|pll1|clk[1]} {PLL_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.194         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.510         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.700
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.700         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.857         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.486         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.471         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.701         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.847         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.772         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.205         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.785
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.785         0.000 PLL_inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.413         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Mon Jan 21 13:54:46 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


