Timing Analyzer report for Somador
Sat Dec 04 15:43:17 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 27. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 35. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 36. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 37. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Somador                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processor 3            ;   0.5%      ;
;     Processors 4-12        ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; Somador.out.sdc ; OK     ; Sat Dec 04 15:43:17 2021 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.38 MHz ; 61.38 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+-------+------------------+
; Clock    ; Slack ; End Point TNS    ;
+----------+-------+------------------+
; CLOCK_50 ; 1.854 ; 0.000            ;
+----------+-------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.431 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+-------+---------------------+
; Clock    ; Slack ; End Point TNS       ;
+----------+-------+---------------------+
; CLOCK_50 ; 6.605 ; 0.000               ;
+----------+-------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 1.788 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+-------+--------------------------------+
; Clock    ; Slack ; End Point TNS                  ;
+----------+-------+--------------------------------+
; CLOCK_50 ; 9.554 ; 0.000                          ;
+----------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.854  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                            ; LEDG[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -3.158     ; 2.968      ;
; 7.616  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; LEDR[15]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 7.016      ;
; 7.625  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; LEDR[10]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 7.007      ;
; 7.785  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; LEDR[9]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 6.847      ;
; 7.980  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; LEDR[12]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 6.652      ;
; 8.103  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                                                              ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.122      ; 2.057      ;
; 8.108  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.122      ; 2.052      ;
; 8.198  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; LEDR[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 6.434      ;
; 8.248  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; TOP:inst|Acumulador:acc|r_in[0]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.520      ;
; 8.278  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; TOP:inst|Acumulador:acc|r_in[4]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.490      ;
; 8.386  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; TOP:inst|Acumulador:acc|r_in[10]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.382      ;
; 8.387  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; TOP:inst|Acumulador:acc|r_in[11]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.381      ;
; 8.395  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.122      ; 1.765      ;
; 8.395  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; TOP:inst|Acumulador:acc|r_in[9]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.373      ;
; 8.419  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad                                                          ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.122      ; 1.741      ;
; 8.421  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; TOP:inst|Acumulador:acc|r_in[1]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.347      ;
; 8.449  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; TOP:inst|Acumulador:acc|r_in[3]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.319      ;
; 8.458  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; TOP:inst|Acumulador:acc|r_in[5]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.310      ;
; 8.468  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; TOP:inst|Acumulador:acc|r_in[2]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.300      ;
; 8.471  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; TOP:inst|Acumulador:acc|r_in[7]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.297      ;
; 8.472  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; TOP:inst|Acumulador:acc|r_in[6]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.296      ;
; 8.488  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; LEDR[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 6.144      ;
; 8.517  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; TOP:inst|Acumulador:acc|r_in[8]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.251      ;
; 8.522  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; TOP:inst|Acumulador:acc|r_in[15]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.246      ;
; 8.548  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; TOP:inst|Acumulador:acc|r_in[14]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.220      ;
; 8.559  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; TOP:inst|Acumulador:acc|r_in[13]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.209      ;
; 8.563  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; TOP:inst|Acumulador:acc|r_in[12]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.230     ; 1.205      ;
; 8.725  ; TOP:inst|FSM:fsm|address[0]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.117      ; 1.430      ;
; 8.755  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.122      ; 1.405      ;
; 8.831  ; TOP:inst|FSM:fsm|address[4]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.117      ; 1.324      ;
; 8.893  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; LEDR[11]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.739      ;
; 8.986  ; TOP:inst|FSM:fsm|address[1]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.117      ; 1.169      ;
; 9.013  ; TOP:inst|Acumulador:acc|out[12]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.145      ;
; 9.022  ; TOP:inst|Acumulador:acc|out[7]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.136      ;
; 9.030  ; TOP:inst|Acumulador:acc|out[15]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.128      ;
; 9.031  ; TOP:inst|FSM:fsm|address[2]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.117      ; 1.124      ;
; 9.036  ; TOP:inst|Acumulador:acc|out[10]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.122      ;
; 9.037  ; TOP:inst|Acumulador:acc|out[11]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.121      ;
; 9.040  ; TOP:inst|Acumulador:acc|out[8]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.118      ;
; 9.044  ; TOP:inst|Acumulador:acc|out[2]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.114      ;
; 9.046  ; TOP:inst|Acumulador:acc|out[1]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.112      ;
; 9.047  ; TOP:inst|Acumulador:acc|out[5]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.111      ;
; 9.047  ; TOP:inst|FSM:fsm|address[3]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.117      ; 1.108      ;
; 9.048  ; TOP:inst|Acumulador:acc|out[6]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.110      ;
; 9.055  ; TOP:inst|Acumulador:acc|out[3]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.103      ;
; 9.056  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; LEDR[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.576      ;
; 9.061  ; TOP:inst|Acumulador:acc|out[14]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.097      ;
; 9.071  ; TOP:inst|Acumulador:acc|out[0]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.087      ;
; 9.072  ; TOP:inst|Acumulador:acc|out[9]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.086      ;
; 9.072  ; TOP:inst|Acumulador:acc|out[13]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.086      ;
; 9.075  ; TOP:inst|Acumulador:acc|out[4]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.120      ; 1.083      ;
; 9.246  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; LEDR[13]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.386      ;
; 9.513  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; LEDR[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.119      ;
; 9.532  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; LEDR[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.100      ;
; 9.618  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; LEDR[14]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 5.014      ;
; 9.999  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; LEDR[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 4.633      ;
; 10.011 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; LEDR[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 4.621      ;
; 10.137 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; LEDR[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 4.495      ;
; 10.163 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; LEDR[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.348     ; 4.469      ;
; 16.596 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.095     ; 3.192      ;
; 16.713 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren                                                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.090     ; 3.080      ;
; 16.735 ; TOP:inst|FSM:fsm|address[3]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.095     ; 3.053      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.796 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.049      ;
; 16.852 ; TOP:inst|FSM:fsm|address[1]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.095     ; 2.936      ;
; 17.014 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.095     ; 2.774      ;
; 17.074 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.844      ;
; 17.205 ; TOP:inst|FSM:fsm|address[4]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.095     ; 2.583      ;
; 17.206 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.712      ;
; 17.208 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.710      ;
; 17.209 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.709      ;
; 17.213 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.705      ;
; 17.214 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.704      ;
; 17.228 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.690      ;
; 17.232 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.686      ;
; 17.292 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 2.627      ;
; 17.300 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.079     ; 2.619      ;
; 17.327 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.591      ;
; 17.338 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[11]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.580      ;
; 17.340 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.578      ;
; 17.341 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.577      ;
; 17.345 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.573      ;
; 17.346 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.572      ;
; 17.346 ; TOP:inst|Acumulador:acc|r_in[3]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.572      ;
; 17.359 ; TOP:inst|Acumulador:acc|out[7]                                                                     ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.559      ;
; 17.360 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 2.558      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                    ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.696      ;
; 0.440 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.705      ;
; 0.445 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.710      ;
; 0.445 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.710      ;
; 0.452 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.717      ;
; 0.454 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.719      ;
; 0.557 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.822      ;
; 0.585 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.850      ;
; 0.591 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.856      ;
; 0.601 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.866      ;
; 0.609 ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.874      ;
; 0.611 ; TOP:inst|Acumulador:acc|r_in[15]                     ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.876      ;
; 0.611 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.876      ;
; 0.638 ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.903      ;
; 0.644 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.656 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.658 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; TOP:inst|Acumulador:acc|out[15]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.662 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.666 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.931      ;
; 0.669 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.934      ;
; 0.674 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.940      ;
; 0.682 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.947      ;
; 0.686 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.951      ;
; 0.746 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.011      ;
; 0.746 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.011      ;
; 0.746 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.011      ;
; 0.746 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.011      ;
; 0.746 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.011      ;
; 0.792 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.057      ;
; 0.797 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.062      ;
; 0.804 ; TOP:inst|Acumulador:acc|r_in[7]                      ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.069      ;
; 0.806 ; TOP:inst|Acumulador:acc|r_in[13]                     ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.071      ;
; 0.808 ; TOP:inst|Acumulador:acc|r_in[10]                     ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.073      ;
; 0.813 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.078      ;
; 0.814 ; TOP:inst|Acumulador:acc|out[5]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.080      ;
; 0.816 ; TOP:inst|Acumulador:acc|out[4]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.082      ;
; 0.819 ; TOP:inst|Acumulador:acc|r_in[0]                      ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.084      ;
; 0.823 ; TOP:inst|Acumulador:acc|out[12]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.089      ;
; 0.843 ; TOP:inst|Acumulador:acc|r_in[6]                      ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.108      ;
; 0.844 ; TOP:inst|Acumulador:acc|r_in[4]                      ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.109      ;
; 0.844 ; TOP:inst|Acumulador:acc|r_in[12]                     ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.109      ;
; 0.846 ; TOP:inst|Acumulador:acc|r_in[3]                      ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.111      ;
; 0.847 ; TOP:inst|Acumulador:acc|r_in[1]                      ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.112      ;
; 0.850 ; TOP:inst|Acumulador:acc|r_in[5]                      ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.115      ;
; 0.851 ; TOP:inst|Acumulador:acc|r_in[8]                      ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.116      ;
; 0.853 ; TOP:inst|Acumulador:acc|out[1]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.119      ;
; 0.854 ; TOP:inst|Acumulador:acc|r_in[11]                     ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.119      ;
; 0.925 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.195      ;
; 0.927 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.192      ;
; 0.931 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.191      ;
; 0.936 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.201      ;
; 0.951 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.211      ;
; 0.974 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.984 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.252      ;
; 0.987 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.257      ;
; 0.993 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.999 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.264      ;
; 1.013 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.278      ;
; 1.022 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.287      ;
; 1.062 ; TOP:inst|Acumulador:acc|r_in[2]                      ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.327      ;
; 1.063 ; TOP:inst|Acumulador:acc|r_in[9]                      ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.328      ;
; 1.075 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.335      ;
; 1.084 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.354      ;
; 1.095 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; TOP:inst|Acumulador:acc|out[7]                       ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.372      ;
; 1.102 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.107 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.372      ;
; 1.111 ; TOP:inst|Acumulador:acc|r_in[14]                     ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.111 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.377      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                   ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.605  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.078      ; 4.471      ;
; 6.819  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.067      ; 4.131      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 6.959  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 3.083      ; 4.122      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.366 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.555      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
; 17.714 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 2.207      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                    ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 1.788  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.056      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 2.090  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 2.358      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.375 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.195      ; 3.776      ;
; 12.528 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.158      ; 3.816      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
; 12.715 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 3.190      ; 4.111      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.71 MHz ; 66.71 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 2.505 ; 0.000           ;
+----------+-------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.398 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 6.750 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 1.648 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.560 ; 0.000                         ;
+----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.505  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                            ; LEDG[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -2.872     ; 2.603      ;
; 8.247  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.100      ; 1.883      ;
; 8.249  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                                                              ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.100      ; 1.881      ;
; 8.397  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; TOP:inst|Acumulador:acc|r_in[0]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.401      ;
; 8.421  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; TOP:inst|Acumulador:acc|r_in[4]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.377      ;
; 8.489  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; LEDR[10]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 6.460      ;
; 8.504  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.100      ; 1.626      ;
; 8.523  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; TOP:inst|Acumulador:acc|r_in[10]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.275      ;
; 8.525  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; TOP:inst|Acumulador:acc|r_in[11]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.273      ;
; 8.530  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; TOP:inst|Acumulador:acc|r_in[9]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.268      ;
; 8.536  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad                                                          ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.100      ; 1.594      ;
; 8.552  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; TOP:inst|Acumulador:acc|r_in[1]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.246      ;
; 8.576  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; TOP:inst|Acumulador:acc|r_in[3]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.222      ;
; 8.585  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; TOP:inst|Acumulador:acc|r_in[5]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.213      ;
; 8.594  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; TOP:inst|Acumulador:acc|r_in[2]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.204      ;
; 8.596  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; TOP:inst|Acumulador:acc|r_in[7]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.202      ;
; 8.597  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; TOP:inst|Acumulador:acc|r_in[6]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.201      ;
; 8.638  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; TOP:inst|Acumulador:acc|r_in[8]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.160      ;
; 8.643  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; TOP:inst|Acumulador:acc|r_in[15]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.155      ;
; 8.667  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; TOP:inst|Acumulador:acc|r_in[14]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.131      ;
; 8.677  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; TOP:inst|Acumulador:acc|r_in[13]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.121      ;
; 8.680  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; TOP:inst|Acumulador:acc|r_in[12]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.201     ; 1.118      ;
; 8.722  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; LEDR[15]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 6.227      ;
; 8.814  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; LEDR[9]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 6.135      ;
; 8.825  ; TOP:inst|FSM:fsm|address[0]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.095      ; 1.300      ;
; 8.836  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.100      ; 1.294      ;
; 8.849  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; LEDR[12]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 6.100      ;
; 8.900  ; TOP:inst|FSM:fsm|address[4]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.095      ; 1.225      ;
; 9.032  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; LEDR[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 5.917      ;
; 9.064  ; TOP:inst|FSM:fsm|address[1]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.095      ; 1.061      ;
; 9.081  ; TOP:inst|Acumulador:acc|out[12]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.046      ;
; 9.095  ; TOP:inst|Acumulador:acc|out[7]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.032      ;
; 9.103  ; TOP:inst|Acumulador:acc|out[15]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.024      ;
; 9.103  ; TOP:inst|FSM:fsm|address[2]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.095      ; 1.022      ;
; 9.105  ; TOP:inst|Acumulador:acc|out[10]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.022      ;
; 9.106  ; TOP:inst|Acumulador:acc|out[8]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.021      ;
; 9.106  ; TOP:inst|Acumulador:acc|out[11]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.021      ;
; 9.111  ; TOP:inst|Acumulador:acc|out[2]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.016      ;
; 9.115  ; TOP:inst|Acumulador:acc|out[6]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.012      ;
; 9.118  ; TOP:inst|FSM:fsm|address[3]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.095      ; 1.007      ;
; 9.120  ; TOP:inst|Acumulador:acc|out[1]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.007      ;
; 9.120  ; TOP:inst|Acumulador:acc|out[5]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.007      ;
; 9.123  ; TOP:inst|Acumulador:acc|out[3]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.004      ;
; 9.127  ; TOP:inst|Acumulador:acc|out[14]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 1.000      ;
; 9.130  ; TOP:inst|Acumulador:acc|out[13]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 0.997      ;
; 9.136  ; TOP:inst|Acumulador:acc|out[9]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 0.991      ;
; 9.138  ; TOP:inst|Acumulador:acc|out[0]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 0.989      ;
; 9.140  ; TOP:inst|Acumulador:acc|out[4]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.097      ; 0.987      ;
; 9.304  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; LEDR[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 5.645      ;
; 9.727  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; LEDR[11]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 5.222      ;
; 9.869  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; LEDR[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 5.080      ;
; 10.059 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; LEDR[13]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.890      ;
; 10.295 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; LEDR[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.654      ;
; 10.324 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; LEDR[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.625      ;
; 10.420 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; LEDR[14]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.529      ;
; 10.760 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; LEDR[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.189      ;
; 10.774 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; LEDR[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.175      ;
; 10.900 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; LEDR[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.049      ;
; 10.936 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; LEDR[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -3.031     ; 4.013      ;
; 16.895 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 2.914      ;
; 16.982 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren                                                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 2.832      ;
; 17.048 ; TOP:inst|FSM:fsm|address[3]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 2.761      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.093 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.075     ; 2.763      ;
; 17.149 ; TOP:inst|FSM:fsm|address[1]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 2.660      ;
; 17.269 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 2.540      ;
; 17.351 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.576      ;
; 17.467 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.460      ;
; 17.467 ; TOP:inst|FSM:fsm|address[4]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.078     ; 2.342      ;
; 17.492 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.435      ;
; 17.496 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.431      ;
; 17.521 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 2.407      ;
; 17.524 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.403      ;
; 17.534 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 2.395      ;
; 17.542 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.070     ; 2.387      ;
; 17.550 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 2.378      ;
; 17.553 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.374      ;
; 17.583 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[11]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.344      ;
; 17.608 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.319      ;
; 17.612 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.315      ;
; 17.622 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.305      ;
; 17.637 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 2.291      ;
; 17.640 ; TOP:inst|Acumulador:acc|out[0]                                                                     ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 2.288      ;
; 17.640 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.287      ;
; 17.641 ; TOP:inst|Acumulador:acc|r_in[3]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.072     ; 2.286      ;
; 17.652 ; TOP:inst|Acumulador:acc|out[7]                                                                     ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 2.276      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.640      ;
; 0.406 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.647      ;
; 0.409 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.650      ;
; 0.410 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.652      ;
; 0.410 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.652      ;
; 0.419 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.660      ;
; 0.512 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.753      ;
; 0.530 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.771      ;
; 0.542 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.783      ;
; 0.548 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.790      ;
; 0.557 ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.799      ;
; 0.557 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.799      ;
; 0.568 ; TOP:inst|Acumulador:acc|r_in[15]                     ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.809      ;
; 0.582 ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.824      ;
; 0.589 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.830      ;
; 0.601 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; TOP:inst|Acumulador:acc|out[15]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.606 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.610 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.851      ;
; 0.612 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.853      ;
; 0.619 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.861      ;
; 0.623 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.864      ;
; 0.628 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.869      ;
; 0.699 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.699 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.699 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.699 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.699 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.940      ;
; 0.734 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.976      ;
; 0.737 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.978      ;
; 0.738 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.980      ;
; 0.748 ; TOP:inst|Acumulador:acc|r_in[7]                      ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.989      ;
; 0.750 ; TOP:inst|Acumulador:acc|r_in[13]                     ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.991      ;
; 0.751 ; TOP:inst|Acumulador:acc|r_in[10]                     ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.992      ;
; 0.753 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.994      ;
; 0.756 ; TOP:inst|Acumulador:acc|out[5]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.998      ;
; 0.756 ; TOP:inst|Acumulador:acc|out[4]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.998      ;
; 0.761 ; TOP:inst|Acumulador:acc|r_in[0]                      ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.002      ;
; 0.764 ; TOP:inst|Acumulador:acc|out[12]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.006      ;
; 0.780 ; TOP:inst|Acumulador:acc|r_in[12]                     ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.021      ;
; 0.781 ; TOP:inst|Acumulador:acc|r_in[6]                      ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.022      ;
; 0.782 ; TOP:inst|Acumulador:acc|r_in[4]                      ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.023      ;
; 0.784 ; TOP:inst|Acumulador:acc|r_in[3]                      ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.025      ;
; 0.785 ; TOP:inst|Acumulador:acc|r_in[1]                      ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.026      ;
; 0.792 ; TOP:inst|Acumulador:acc|r_in[11]                     ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.033      ;
; 0.792 ; TOP:inst|Acumulador:acc|out[1]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.034      ;
; 0.793 ; TOP:inst|Acumulador:acc|r_in[5]                      ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.034      ;
; 0.794 ; TOP:inst|Acumulador:acc|r_in[8]                      ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.035      ;
; 0.837 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.084      ;
; 0.847 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.088      ;
; 0.848 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.084      ;
; 0.862 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.098      ;
; 0.863 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.104      ;
; 0.886 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.890 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.136      ;
; 0.896 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.137      ;
; 0.897 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.138      ;
; 0.899 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.140      ;
; 0.901 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.143      ;
; 0.902 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.143      ;
; 0.903 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.147      ;
; 0.908 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.149      ;
; 0.923 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.164      ;
; 0.939 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.180      ;
; 0.977 ; TOP:inst|Acumulador:acc|r_in[2]                      ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.218      ;
; 0.981 ; TOP:inst|Acumulador:acc|r_in[9]                      ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.222      ;
; 0.985 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.990 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.232      ;
; 0.996 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.239      ;
; 1.000 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.242      ;
; 1.001 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.243      ;
; 1.002 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.250      ;
; 1.003 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.004 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.065      ; 1.240      ;
; 1.004 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.246      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                    ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.750  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.793      ; 4.042      ;
; 6.928  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.791      ; 3.750      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 7.072  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.799      ; 3.726      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.603 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 2.328      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
; 17.944 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.068     ; 1.987      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                     ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.648  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.892      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 1.892  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 2.136      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.450 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.898      ; 3.539      ;
; 12.579 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.872      ; 3.568      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
; 12.773 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.893      ; 3.857      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 4.249 ; 0.000           ;
+----------+-------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.187 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 7.321 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.841 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+-------+-------------------------------+
; Clock    ; Slack ; End Point TNS                 ;
+----------+-------+-------------------------------+
; CLOCK_50 ; 9.202 ; 0.000                         ;
+----------+-------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.249  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                            ; LEDG[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -2.085     ; 1.646      ;
; 8.560  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                                                              ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.427     ; 1.022      ;
; 8.560  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.427     ; 1.022      ;
; 8.713  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.427     ; 0.869      ;
; 8.747  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad                                                          ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.427     ; 0.835      ;
; 8.821  ; TOP:inst|FSM:fsm|address[0]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.433     ; 0.755      ;
; 8.888  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren                                                             ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.427     ; 0.694      ;
; 8.894  ; TOP:inst|FSM:fsm|address[4]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.433     ; 0.682      ;
; 8.976  ; TOP:inst|FSM:fsm|address[1]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.433     ; 0.600      ;
; 8.989  ; TOP:inst|Acumulador:acc|out[12]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.588      ;
; 8.991  ; TOP:inst|Acumulador:acc|out[7]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.586      ;
; 8.996  ; TOP:inst|Acumulador:acc|out[15]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.581      ;
; 8.997  ; TOP:inst|FSM:fsm|address[2]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.433     ; 0.579      ;
; 9.000  ; TOP:inst|Acumulador:acc|out[8]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.577      ;
; 9.000  ; TOP:inst|Acumulador:acc|out[10]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.577      ;
; 9.001  ; TOP:inst|Acumulador:acc|out[11]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.576      ;
; 9.004  ; TOP:inst|Acumulador:acc|out[2]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.573      ;
; 9.005  ; TOP:inst|Acumulador:acc|out[1]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.572      ;
; 9.005  ; TOP:inst|Acumulador:acc|out[5]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.572      ;
; 9.007  ; TOP:inst|Acumulador:acc|out[6]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.570      ;
; 9.008  ; TOP:inst|FSM:fsm|address[3]                                                                        ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.433     ; 0.568      ;
; 9.009  ; TOP:inst|Acumulador:acc|out[3]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.568      ;
; 9.012  ; TOP:inst|Acumulador:acc|out[14]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.565      ;
; 9.018  ; TOP:inst|Acumulador:acc|out[0]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.559      ;
; 9.018  ; TOP:inst|Acumulador:acc|out[9]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.559      ;
; 9.020  ; TOP:inst|Acumulador:acc|out[13]                                                                    ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.557      ;
; 9.021  ; TOP:inst|Acumulador:acc|out[4]                                                                     ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; -0.432     ; 0.556      ;
; 9.584  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; TOP:inst|Acumulador:acc|r_in[0]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.763      ;
; 9.596  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; TOP:inst|Acumulador:acc|r_in[4]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.751      ;
; 9.652  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; TOP:inst|Acumulador:acc|r_in[1]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.695      ;
; 9.668  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; TOP:inst|Acumulador:acc|r_in[3]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.679      ;
; 9.668  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; TOP:inst|Acumulador:acc|r_in[11]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.679      ;
; 9.672  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; TOP:inst|Acumulador:acc|r_in[5]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.675      ;
; 9.676  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; TOP:inst|Acumulador:acc|r_in[6]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.671      ;
; 9.676  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; TOP:inst|Acumulador:acc|r_in[7]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.671      ;
; 9.677  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; TOP:inst|Acumulador:acc|r_in[10]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.670      ;
; 9.681  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; TOP:inst|Acumulador:acc|r_in[2]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.666      ;
; 9.681  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; TOP:inst|Acumulador:acc|r_in[9]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.666      ;
; 9.722  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; TOP:inst|Acumulador:acc|r_in[15]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.625      ;
; 9.724  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; TOP:inst|Acumulador:acc|r_in[8]                                                                          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.623      ;
; 9.736  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; TOP:inst|Acumulador:acc|r_in[14]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.611      ;
; 9.744  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; TOP:inst|Acumulador:acc|r_in[12]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.603      ;
; 9.744  ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; TOP:inst|Acumulador:acc|r_in[13]                                                                         ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 0.360      ; 0.603      ;
; 12.189 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                   ; LEDR[15]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 4.078      ;
; 12.287 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                    ; LEDR[9]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.980      ;
; 12.467 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                   ; LEDR[10]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.800      ;
; 12.637 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                   ; LEDR[12]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.630      ;
; 12.798 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                    ; LEDR[8]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.469      ;
; 12.960 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                    ; LEDR[6]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.307      ;
; 13.104 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                   ; LEDR[11]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.163      ;
; 13.219 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                    ; LEDR[7]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 3.048      ;
; 13.303 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                   ; LEDR[13]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.964      ;
; 13.443 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                    ; LEDR[0]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.824      ;
; 13.472 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                   ; LEDR[14]                                                                                                 ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.795      ;
; 13.510 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                    ; LEDR[5]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.757      ;
; 13.760 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                    ; LEDR[2]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.507      ;
; 13.769 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                    ; LEDR[1]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.498      ;
; 13.814 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                    ; LEDR[4]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.453      ;
; 13.839 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                    ; LEDR[3]                                                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -1.713     ; 2.428      ;
; 18.263 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 1.616      ;
; 18.301 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren                                                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.054     ; 1.584      ;
; 18.341 ; TOP:inst|FSM:fsm|address[3]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 1.538      ;
; 18.406 ; TOP:inst|FSM:fsm|address[1]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 1.473      ;
; 18.479 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 1.400      ;
; 18.578 ; TOP:inst|FSM:fsm|address[4]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady                                                                  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.060     ; 1.301      ;
; 18.593 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.350      ;
; 18.611 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.332      ;
; 18.611 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.332      ;
; 18.611 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.332      ;
; 18.615 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.328      ;
; 18.615 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.328      ;
; 18.650 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.293      ;
; 18.661 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.282      ;
; 18.664 ; TOP:inst|FSM:fsm|address[2]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.279      ;
; 18.669 ; TOP:inst|FSM:fsm|address[0]                                                                        ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit                                                                   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.274      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[15]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[14]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[13]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[12]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[11]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[10]                         ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[9]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[8]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[7]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[6]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[5]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[4]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[3]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[2]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[1]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|ram_block1a0~porta_re_reg ; Mem:inst2|altsyncram:altsyncram_component|altsyncram_7hq3:auto_generated|q_a[0]                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.047     ; 1.232      ;
; 18.678 ; TOP:inst|Acumulador:acc|r_in[0]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.265      ;
; 18.679 ; TOP:inst|Acumulador:acc|r_in[2]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.264      ;
; 18.679 ; TOP:inst|Acumulador:acc|r_in[3]                                                                    ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.264      ;
; 18.679 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.264      ;
; 18.679 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[13]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.264      ;
; 18.683 ; TOP:inst|Acumulador:acc|r_in[3]                                                                    ; TOP:inst|Acumulador:acc|out[14]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.260      ;
; 18.683 ; TOP:inst|Acumulador:acc|out[1]                                                                     ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.260      ;
; 18.683 ; TOP:inst|Acumulador:acc|r_in[1]                                                                    ; TOP:inst|Acumulador:acc|out[12]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.260      ;
; 18.690 ; TOP:inst|Acumulador:acc|out[7]                                                                     ; TOP:inst|Acumulador:acc|out[15]                                                                          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.253      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                     ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.314      ;
; 0.192 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.320      ;
; 0.194 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.321      ;
; 0.194 ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.321      ;
; 0.199 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.327      ;
; 0.206 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.334      ;
; 0.248 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.376      ;
; 0.259 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.386      ;
; 0.264 ; TOP:inst|Acumulador:acc|r_in[15]                     ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.391      ;
; 0.265 ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.392      ;
; 0.266 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.394      ;
; 0.266 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.394      ;
; 0.267 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.394      ;
; 0.287 ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.414      ;
; 0.288 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.416      ;
; 0.297 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; TOP:inst|Acumulador:acc|out[15]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.430      ;
; 0.303 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.431      ;
; 0.304 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.432      ;
; 0.309 ; TOP:inst|FSM:fsm|address[4]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.437      ;
; 0.311 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.439      ;
; 0.323 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.451      ;
; 0.323 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.451      ;
; 0.323 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.451      ;
; 0.323 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.451      ;
; 0.323 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.451      ;
; 0.341 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.468      ;
; 0.344 ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.471      ;
; 0.357 ; TOP:inst|Acumulador:acc|r_in[7]                      ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.484      ;
; 0.358 ; TOP:inst|Acumulador:acc|r_in[13]                     ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.485      ;
; 0.360 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.488      ;
; 0.360 ; TOP:inst|Acumulador:acc|r_in[10]                     ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.487      ;
; 0.361 ; TOP:inst|Acumulador:acc|out[5]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.489      ;
; 0.362 ; TOP:inst|Acumulador:acc|r_in[0]                      ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.489      ;
; 0.364 ; TOP:inst|Acumulador:acc|out[4]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.492      ;
; 0.364 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.492      ;
; 0.365 ; TOP:inst|Acumulador:acc|out[12]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.493      ;
; 0.371 ; TOP:inst|Acumulador:acc|r_in[6]                      ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.498      ;
; 0.371 ; TOP:inst|Acumulador:acc|r_in[3]                      ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.498      ;
; 0.371 ; TOP:inst|Acumulador:acc|r_in[12]                     ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.498      ;
; 0.372 ; TOP:inst|Acumulador:acc|r_in[1]                      ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.499      ;
; 0.372 ; TOP:inst|Acumulador:acc|r_in[4]                      ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.499      ;
; 0.373 ; TOP:inst|Acumulador:acc|r_in[5]                      ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.500      ;
; 0.375 ; TOP:inst|Acumulador:acc|r_in[8]                      ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.502      ;
; 0.376 ; TOP:inst|Acumulador:acc|out[1]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.504      ;
; 0.377 ; TOP:inst|Acumulador:acc|r_in[11]                     ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.504      ;
; 0.410 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.543      ;
; 0.418 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.546      ;
; 0.422 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.550      ;
; 0.427 ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.549      ;
; 0.432 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.554      ;
; 0.446 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.574      ;
; 0.447 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.575      ;
; 0.451 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.579      ;
; 0.453 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.581      ;
; 0.456 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; TOP:inst|Acumulador:acc|out[14]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.585      ;
; 0.457 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.585      ;
; 0.457 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.585      ;
; 0.458 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; TOP:inst|Acumulador:acc|out[6]                       ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; TOP:inst|Acumulador:acc|out[0]                       ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; TOP:inst|FSM:fsm|address[2]                          ; TOP:inst|FSM:fsm|address[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.587      ;
; 0.460 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; TOP:inst|Acumulador:acc|out[2]                       ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; TOP:inst|Acumulador:acc|out[8]                       ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.589      ;
; 0.461 ; TOP:inst|Acumulador:acc|out[10]                      ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.589      ;
; 0.463 ; TOP:inst|FSM:fsm|address[0]                          ; TOP:inst|FSM:fsm|address[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.591      ;
; 0.465 ; TOP:inst|FSM:fsm|address[3]                          ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.593      ;
; 0.475 ; TOP:inst|Acumulador:acc|r_in[2]                      ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.602      ;
; 0.475 ; TOP:inst|Acumulador:acc|r_in[9]                      ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.602      ;
; 0.484 ; TOP:inst|Acumulador:acc|out[7]                       ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.612      ;
; 0.495 ; TOP:inst|FSM:fsm|address[1]                          ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.617      ;
; 0.496 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.629      ;
; 0.496 ; TOP:inst|Acumulador:acc|r_in[14]                     ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.623      ;
; 0.502 ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.635      ;
; 0.505 ; TOP:inst|Acumulador:acc|r_in[7]                      ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.632      ;
; 0.506 ; TOP:inst|Acumulador:acc|r_in[13]                     ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.633      ;
; 0.509 ; TOP:inst|Acumulador:acc|out[5]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.637      ;
; 0.509 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.637      ;
; 0.509 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.637      ;
; 0.509 ; TOP:inst|Acumulador:acc|out[13]                      ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.637      ;
; 0.510 ; TOP:inst|Acumulador:acc|out[9]                       ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.638      ;
; 0.512 ; TOP:inst|Acumulador:acc|out[11]                      ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.640      ;
; 0.512 ; TOP:inst|Acumulador:acc|out[3]                       ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.640      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                    ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.321  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.046      ; 2.712      ;
; 7.490  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.035      ; 2.484      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 7.525  ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; 10.000       ; 2.051      ; 2.513      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.713 ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.232      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
; 18.839 ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.106      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                     ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 0.841  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 0.971      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[15]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 1.025  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio    ; TOP:inst|Acumulador:acc|out[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.046      ; 1.155      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.Inicio                  ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady~_Duplicate_1 ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaTransf          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.IncAddress              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaReady           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ResetInit               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.632 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaTransf             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.114      ; 1.850      ;
; 11.720 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaReady              ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.085      ; 1.881      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaWren               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaWren            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitAddress             ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.ConfereAddress          ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.TiraResetInit           ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaRden               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.WaitRden                ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.AtivaLoad               ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaLoad            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
; 11.800 ; SW[0]                                  ; TOP:inst|FSM:fsm|EstadoAtual.DesativaRden            ; CLOCK_50     ; CLOCK_50    ; -10.000      ; 2.108      ; 2.012      ;
+--------+----------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.854 ; 0.187 ; 6.605    ; 0.841   ; 9.202               ;
;  CLOCK_50        ; 1.854 ; 0.187 ; 6.605    ; 0.841   ; 9.202               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50        ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 32       ; 27       ; 16       ; 384      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 32       ; 27       ; 16       ; 384      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 0        ; 0        ; 18       ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 0        ; 0        ; 18       ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Dec 04 15:43:15 2021
Info: Command: quartus_sta Somador -c Somador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Somador.out.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.854
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.854               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 6.605
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.605               0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 1.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.788               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is 9.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.554               0.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.505
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.505               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.398               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 6.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.750               0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 1.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.648               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is 9.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.560               0.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 4.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.249               0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 7.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.321               0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.841
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.841               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is 9.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.202               0.000 CLOCK_50 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4939 megabytes
    Info: Processing ended: Sat Dec 04 15:43:17 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


