`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: May  5 2021 02:02:32 CST (May  4 2021 18:02:32 UTC)

module DC_Filter_Add_12U_179_1(in1, out1);
  input [11:0] in1;
  output [11:0] out1;
  wire [11:0] in1;
  wire [11:0] out1;
  wire add_21_2_n_3, add_21_2_n_5, add_21_2_n_6, add_21_2_n_7,
       add_21_2_n_8, add_21_2_n_9, add_21_2_n_10, add_21_2_n_11;
  wire add_21_2_n_12, add_21_2_n_13, add_21_2_n_14, add_21_2_n_15,
       add_21_2_n_16, add_21_2_n_17, add_21_2_n_18, add_21_2_n_19;
  wire add_21_2_n_20, add_21_2_n_22, add_21_2_n_23, add_21_2_n_24,
       add_21_2_n_26, add_21_2_n_27, add_21_2_n_29, add_21_2_n_30;
  wire add_21_2_n_55, add_21_2_n_56, add_21_2_n_58, add_21_2_n_59,
       add_21_2_n_60;
  INVX1 g7(.A (in1[0]), .Y (out1[0]));
  MXI2XL add_21_2_g220(.A (add_21_2_n_7), .B (in1[9]), .S0
       (add_21_2_n_30), .Y (out1[9]));
  MXI2XL add_21_2_g221(.A (add_21_2_n_6), .B (in1[7]), .S0
       (add_21_2_n_26), .Y (out1[7]));
  MXI2XL add_21_2_g223(.A (add_21_2_n_11), .B (in1[11]), .S0
       (add_21_2_n_27), .Y (out1[11]));
  MXI2XL add_21_2_g224(.A (add_21_2_n_10), .B (in1[10]), .S0
       (add_21_2_n_29), .Y (out1[10]));
  MXI2XL add_21_2_g225(.A (add_21_2_n_8), .B (in1[8]), .S0
       (add_21_2_n_55), .Y (out1[8]));
  NOR2X1 add_21_2_g227(.A (add_21_2_n_8), .B (add_21_2_n_56), .Y
       (add_21_2_n_30));
  NOR2X1 add_21_2_g228(.A (add_21_2_n_13), .B (add_21_2_n_56), .Y
       (add_21_2_n_29));
  NAND2BX1 add_21_2_g229(.AN (add_21_2_n_3), .B (add_21_2_n_26), .Y
       (out1[6]));
  NOR2X1 add_21_2_g230(.A (add_21_2_n_17), .B (add_21_2_n_56), .Y
       (add_21_2_n_27));
  NAND2BXL add_21_2_g231(.AN (in1[6]), .B (add_21_2_n_5), .Y
       (add_21_2_n_26));
  NAND2X2 add_21_2_g234(.A (add_21_2_n_15), .B (add_21_2_n_22), .Y
       (add_21_2_n_24));
  NAND2X1 add_21_2_g237(.A (in1[4]), .B (add_21_2_n_58), .Y
       (add_21_2_n_23));
  NAND2X2 add_21_2_g238(.A (add_21_2_n_18), .B (add_21_2_n_19), .Y
       (add_21_2_n_22));
  MXI2XL add_21_2_g239(.A (in1[2]), .B (add_21_2_n_9), .S0
       (add_21_2_n_12), .Y (out1[2]));
  NOR2X1 add_21_2_g240(.A (add_21_2_n_9), .B (add_21_2_n_12), .Y
       (add_21_2_n_20));
  NOR2X6 add_21_2_g241(.A (add_21_2_n_14), .B (add_21_2_n_12), .Y
       (add_21_2_n_19));
  NOR2X2 add_21_2_g242(.A (add_21_2_n_6), .B (add_21_2_n_16), .Y
       (add_21_2_n_18));
  OR2XL add_21_2_g243(.A (add_21_2_n_10), .B (add_21_2_n_13), .Y
       (add_21_2_n_17));
  NAND2X6 add_21_2_g246(.A (in1[5]), .B (in1[4]), .Y (add_21_2_n_16));
  NAND2X1 add_21_2_g247(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_15));
  NAND2X8 add_21_2_g248(.A (in1[3]), .B (in1[2]), .Y (add_21_2_n_14));
  NAND2X1 add_21_2_g249(.A (in1[9]), .B (in1[8]), .Y (add_21_2_n_13));
  NAND2X6 add_21_2_g250(.A (in1[1]), .B (in1[0]), .Y (add_21_2_n_12));
  INVXL add_21_2_g251(.A (in1[11]), .Y (add_21_2_n_11));
  INVX1 add_21_2_g252(.A (in1[10]), .Y (add_21_2_n_10));
  INVX1 add_21_2_g255(.A (in1[2]), .Y (add_21_2_n_9));
  INVX1 add_21_2_g256(.A (in1[8]), .Y (add_21_2_n_8));
  INVXL add_21_2_g259(.A (in1[9]), .Y (add_21_2_n_7));
  INVX1 add_21_2_g260(.A (in1[7]), .Y (add_21_2_n_6));
  NAND2BX1 add_21_2_g2(.AN (add_21_2_n_16), .B (add_21_2_n_19), .Y
       (add_21_2_n_5));
  XNOR2XL add_21_2_g262(.A (in1[5]), .B (add_21_2_n_23), .Y (out1[5]));
  NOR2BX1 add_21_2_g263(.AN (in1[6]), .B (add_21_2_n_5), .Y
       (add_21_2_n_3));
  XOR2XL add_21_2_g264(.A (in1[1]), .B (in1[0]), .Y (out1[1]));
  XOR2XL add_21_2_g265(.A (in1[3]), .B (add_21_2_n_20), .Y (out1[3]));
  XOR2XL add_21_2_g266(.A (in1[4]), .B (add_21_2_n_59), .Y (out1[4]));
  INVXL add_21_2_fopt(.A (add_21_2_n_56), .Y (add_21_2_n_55));
  CLKINVX3 add_21_2_fopt267(.A (add_21_2_n_24), .Y (add_21_2_n_56));
  INVXL add_21_2_fopt268(.A (add_21_2_n_60), .Y (add_21_2_n_58));
  INVXL add_21_2_fopt269(.A (add_21_2_n_60), .Y (add_21_2_n_59));
  INVXL add_21_2_fopt270(.A (add_21_2_n_19), .Y (add_21_2_n_60));
endmodule


