'S ciljem da se unaprede performanse računarskih sistema, trenutni pravci u razvoju računarstva teže tome da se omogući obrada velike količine podataka. Procesori koji su ključni u obradi podataka dobijaju posebnu pažnju. Međutim, trendovi unapređenja performansi procesora, predviđeni Murovim zakonom, nailaze na fizička ograničenja poluprovodničke tehnologije, što usporava poboljšanja. Ovaj problem se pokušava kompenzovati kroz različite tehnike za poboljšanje performansi bez dodavanja novih tranzistora i dodatne potrošnje energije.
U ovoj doktorskoj disertaciji istraženi su asimetrični višejezgarni procesori sa podrškom za transakcionu memoriju. Predstavljene su dve nove metode za poboljšanje performansi ovih procesora. Jedna opcija je smanjenje zagušenja transakcija putem migracije na bržu jedinicu. Transakcije koje najviše izazivaju zagušenja su odabrane za premeštanje. Izvršavanjem na bržoj jedinici, mogućnost sukoba sa drugim transakcijama se smanjuje. Ovo povećava šanse za izbegavanje zagušenja. Druga tehnika olakšava keš podsistem da smanji vreme pristupa i šanse za lažne konflikte, čime se redukuje broj potrebnih tranzistora za implementaciju keš memorije. Ovo je moguće postići uz upotrebu malih i jednostavnih keš memorija.
Za obe tehnike su dati detaljani predlozi implementacije. Napravljeni su prototipovi ovih metoda u Gem5 simulatoru, koji detaljno modeluje procesorski sistem. Prototipovi su evaluirani simuliranjem velikog broja aplikacija iz standardnog seta za testiranje transakcione memorije. Na osnovu rezultata analize, dajo su se preporuke za upotrebu predloženih tehnika.'