# system info proyecto3_system_tb on 2017.07.08.19:30:14
system_info:
name,value
DEVICE,5CSEMA4U23C6
DEVICE_FAMILY,Cyclone V
GENERATION_ID,1499563802
#
#
# Files generated for proyecto3_system_tb on 2017.07.08.19:30:14
files:
filepath,kind,attributes,module,is_top
proyecto3_system/testbench/proyecto3_system_tb/simulation/proyecto3_system_tb.v,VERILOG,,proyecto3_system_tb,true
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system.v,VERILOG,,proyecto3_system,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_clock_source,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_avalon_clock_source.sv,SYSTEM_VERILOG,,altera_avalon_clock_source,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/verbosity_pkg.sv,SYSTEM_VERILOG, COMMON_SYSTEMVERILOG_PACKAGE=avalon_vip_verbosity_pkg,altera_avalon_reset_source,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_avalon_reset_source.sv,SYSTEM_VERILOG,,altera_avalon_reset_source,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_jtag_uart.v,VERILOG,,proyecto3_system_jtag_uart,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor.v,VERILOG,,proyecto3_system_nios_ii_processor,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_on_chip_memory.hex,HEX,,proyecto3_system_on_chip_memory,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_on_chip_memory.v,VERILOG,,proyecto3_system_on_chip_memory,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_spi.v,VERILOG,,proyecto3_system_spi,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_timer.v,VERILOG,,proyecto3_system_timer,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0.v,VERILOG,,proyecto3_system_mm_interconnect_0,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_irq_mapper.sv,SYSTEM_VERILOG,,proyecto3_system_irq_mapper,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_reset_controller.v,VERILOG,,altera_reset_controller,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_reset_synchronizer.v,VERILOG,,altera_reset_controller,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_reset_controller.sdc,SDC,,altera_reset_controller,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.sdc,SDC,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu.v,VERILOG,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_sysclk.v,VERILOG,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_tck.v,VERILOG,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_debug_slave_wrapper.v,VERILOG,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_nios2_waves.do,OTHER,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_ociram_default_contents.dat,DAT,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_ociram_default_contents.hex,HEX,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_ociram_default_contents.mif,MIF,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_a.dat,DAT,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_a.hex,HEX,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_a.mif,MIF,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_b.dat,DAT,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_b.hex,HEX,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_rf_ram_b.mif,MIF,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_nios_ii_processor_cpu_test_bench.v,VERILOG,,proyecto3_system_nios_ii_processor_cpu,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_master_translator.sv,SYSTEM_VERILOG,,altera_merlin_master_translator,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_slave_translator.sv,SYSTEM_VERILOG,,altera_merlin_slave_translator,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_master_agent.sv,SYSTEM_VERILOG,,altera_merlin_master_agent,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_slave_agent.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_burst_uncompressor.sv,SYSTEM_VERILOG,,altera_merlin_slave_agent,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_avalon_sc_fifo.v,VERILOG,,altera_avalon_sc_fifo,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_router.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_router,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_router_001.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_router_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_router_002.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_router_002,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_router_003.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_router_003,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_cmd_demux.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_demux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_cmd_demux_001.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_demux_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_cmd_mux.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_mux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_mux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_cmd_mux_001.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_mux_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_cmd_mux_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_rsp_demux.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_rsp_demux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_rsp_mux.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_rsp_mux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_rsp_mux,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_rsp_mux_001.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_rsp_mux_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/altera_merlin_arbitrator.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_rsp_mux_001,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_avalon_st_adapter.v,VERILOG,,proyecto3_system_mm_interconnect_0_avalon_st_adapter,false
proyecto3_system/testbench/proyecto3_system_tb/simulation/submodules/proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv,SYSTEM_VERILOG,,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0,false
#
# Map from instance-path to kind of module
instances:
instancePath,module
proyecto3_system_tb.proyecto3_system_inst,proyecto3_system
proyecto3_system_tb.proyecto3_system_inst.jtag_uart,proyecto3_system_jtag_uart
proyecto3_system_tb.proyecto3_system_inst.nios_ii_processor,proyecto3_system_nios_ii_processor
proyecto3_system_tb.proyecto3_system_inst.nios_ii_processor.cpu,proyecto3_system_nios_ii_processor_cpu
proyecto3_system_tb.proyecto3_system_inst.on_chip_memory,proyecto3_system_on_chip_memory
proyecto3_system_tb.proyecto3_system_inst.spi,proyecto3_system_spi
proyecto3_system_tb.proyecto3_system_inst.timer,proyecto3_system_timer
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0,proyecto3_system_mm_interconnect_0
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_data_master_translator,altera_merlin_master_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_instruction_master_translator,altera_merlin_master_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_translator,altera_merlin_slave_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_debug_mem_slave_translator,altera_merlin_slave_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.on_chip_memory_s1_translator,altera_merlin_slave_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.timer_s1_translator,altera_merlin_slave_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.spi_spi_control_port_translator,altera_merlin_slave_translator
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_data_master_agent,altera_merlin_master_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_instruction_master_agent,altera_merlin_master_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_agent,altera_merlin_slave_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_debug_mem_slave_agent,altera_merlin_slave_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.on_chip_memory_s1_agent,altera_merlin_slave_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.timer_s1_agent,altera_merlin_slave_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.spi_spi_control_port_agent,altera_merlin_slave_agent
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.jtag_uart_avalon_jtag_slave_agent_rsp_fifo,altera_avalon_sc_fifo
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.nios_ii_processor_debug_mem_slave_agent_rsp_fifo,altera_avalon_sc_fifo
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.on_chip_memory_s1_agent_rsp_fifo,altera_avalon_sc_fifo
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.timer_s1_agent_rsp_fifo,altera_avalon_sc_fifo
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.spi_spi_control_port_agent_rsp_fifo,altera_avalon_sc_fifo
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router,proyecto3_system_mm_interconnect_0_router
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_001,proyecto3_system_mm_interconnect_0_router_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_002,proyecto3_system_mm_interconnect_0_router_002
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_005,proyecto3_system_mm_interconnect_0_router_002
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_006,proyecto3_system_mm_interconnect_0_router_002
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_003,proyecto3_system_mm_interconnect_0_router_003
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.router_004,proyecto3_system_mm_interconnect_0_router_003
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_demux,proyecto3_system_mm_interconnect_0_cmd_demux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_demux_001,proyecto3_system_mm_interconnect_0_cmd_demux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_demux_001,proyecto3_system_mm_interconnect_0_cmd_demux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_demux_002,proyecto3_system_mm_interconnect_0_cmd_demux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_mux,proyecto3_system_mm_interconnect_0_cmd_mux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_mux_003,proyecto3_system_mm_interconnect_0_cmd_mux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_mux_004,proyecto3_system_mm_interconnect_0_cmd_mux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_mux_001,proyecto3_system_mm_interconnect_0_cmd_mux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.cmd_mux_002,proyecto3_system_mm_interconnect_0_cmd_mux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_demux,proyecto3_system_mm_interconnect_0_rsp_demux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_demux_003,proyecto3_system_mm_interconnect_0_rsp_demux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_demux_004,proyecto3_system_mm_interconnect_0_rsp_demux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_mux,proyecto3_system_mm_interconnect_0_rsp_mux
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.rsp_mux_001,proyecto3_system_mm_interconnect_0_rsp_mux_001
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter,proyecto3_system_mm_interconnect_0_avalon_st_adapter
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter.error_adapter_0,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_001,proyecto3_system_mm_interconnect_0_avalon_st_adapter
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_001.error_adapter_0,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_002,proyecto3_system_mm_interconnect_0_avalon_st_adapter
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_002.error_adapter_0,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_003,proyecto3_system_mm_interconnect_0_avalon_st_adapter
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_003.error_adapter_0,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_004,proyecto3_system_mm_interconnect_0_avalon_st_adapter
proyecto3_system_tb.proyecto3_system_inst.mm_interconnect_0.avalon_st_adapter_004.error_adapter_0,proyecto3_system_mm_interconnect_0_avalon_st_adapter_error_adapter_0
proyecto3_system_tb.proyecto3_system_inst.irq_mapper,proyecto3_system_irq_mapper
proyecto3_system_tb.proyecto3_system_inst.rst_controller,altera_reset_controller
proyecto3_system_tb.proyecto3_system_inst_clk_bfm,altera_avalon_clock_source
proyecto3_system_tb.proyecto3_system_inst_reset_bfm,altera_avalon_reset_source
