Fitter report for MAQUINA_EXPENDEDORA
Fri Sep 26 20:19:32 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 26 20:19:32 2025      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; MAQUINA_EXPENDEDORA                        ;
; Top-level Entity Name              ; maquina_expendedora                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,046 / 15,408 ( 7 % )                     ;
;     Total combinational functions  ; 1,030 / 15,408 ( 7 % )                     ;
;     Dedicated logic registers      ; 73 / 15,408 ( < 1 % )                      ;
; Total registers                    ; 73                                         ;
; Total pins                         ; 41 / 347 ( 12 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  22.2%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; disp0[0]      ; Incomplete set of assignments ;
; disp0[1]      ; Incomplete set of assignments ;
; disp0[2]      ; Incomplete set of assignments ;
; disp0[3]      ; Incomplete set of assignments ;
; disp0[4]      ; Incomplete set of assignments ;
; disp0[5]      ; Incomplete set of assignments ;
; disp0[6]      ; Incomplete set of assignments ;
; disp1[0]      ; Incomplete set of assignments ;
; disp1[1]      ; Incomplete set of assignments ;
; disp1[2]      ; Incomplete set of assignments ;
; disp1[3]      ; Incomplete set of assignments ;
; disp1[4]      ; Incomplete set of assignments ;
; disp1[5]      ; Incomplete set of assignments ;
; disp1[6]      ; Incomplete set of assignments ;
; disp2[0]      ; Incomplete set of assignments ;
; disp2[1]      ; Incomplete set of assignments ;
; disp2[2]      ; Incomplete set of assignments ;
; disp2[3]      ; Incomplete set of assignments ;
; disp2[4]      ; Incomplete set of assignments ;
; disp2[5]      ; Incomplete set of assignments ;
; disp2[6]      ; Incomplete set of assignments ;
; disp3[0]      ; Incomplete set of assignments ;
; disp3[1]      ; Incomplete set of assignments ;
; disp3[2]      ; Incomplete set of assignments ;
; disp3[3]      ; Incomplete set of assignments ;
; disp3[4]      ; Incomplete set of assignments ;
; disp3[5]      ; Incomplete set of assignments ;
; disp3[6]      ; Incomplete set of assignments ;
; led_compra    ; Incomplete set of assignments ;
; stock_leds[0] ; Incomplete set of assignments ;
; stock_leds[1] ; Incomplete set of assignments ;
; stock_leds[2] ; Incomplete set of assignments ;
; sel_prod[0]   ; Incomplete set of assignments ;
; sel_prod[1]   ; Incomplete set of assignments ;
; sel_prod[3]   ; Incomplete set of assignments ;
; sel_prod[2]   ; Incomplete set of assignments ;
; sw1000        ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; sw500         ; Incomplete set of assignments ;
; confirmar     ; Incomplete set of assignments ;
; clk50mhz      ; Incomplete set of assignments ;
+---------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1199 ) ; 0.00 % ( 0 / 1199 )        ; 0.00 % ( 0 / 1199 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1199 ) ; 0.00 % ( 0 / 1199 )        ; 0.00 % ( 0 / 1199 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1189 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alexa/OneDrive/Documentos/VHDL/TRABAJO_FINAL/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,046 / 15,408 ( 7 % ) ;
;     -- Combinational with no register       ; 973                    ;
;     -- Register only                        ; 16                     ;
;     -- Combinational with a register        ; 57                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 350                    ;
;     -- 3 input functions                    ; 244                    ;
;     -- <=2 input functions                  ; 436                    ;
;     -- Register only                        ; 16                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 734                    ;
;     -- arithmetic mode                      ; 296                    ;
;                                             ;                        ;
; Total registers*                            ; 73 / 17,068 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 73 / 15,408 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 84 / 963 ( 9 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 41 / 347 ( 12 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 4% / 9%           ;
; Maximum fan-out                             ; 59                     ;
; Highest non-global fan-out                  ; 48                     ;
; Total fan-out                               ; 3252                   ;
; Average fan-out                             ; 2.68                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1046 / 15408 ( 7 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 973                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;     -- Combinational with a register        ; 57                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 350                  ; 0                              ;
;     -- 3 input functions                    ; 244                  ; 0                              ;
;     -- <=2 input functions                  ; 436                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 734                  ; 0                              ;
;     -- arithmetic mode                      ; 296                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 73                   ; 0                              ;
;     -- Dedicated logic registers            ; 73 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 84 / 963 ( 9 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 41                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3247                 ; 5                              ;
;     -- Registered Connections               ; 179                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk50mhz    ; G2    ; 1        ; 0            ; 14           ; 0            ; 59                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; confirmar   ; A10   ; 8        ; 16           ; 29           ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset       ; G1    ; 1        ; 0            ; 14           ; 7            ; 46                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sel_prod[0] ; AA12  ; 4        ; 21           ; 0            ; 7            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sel_prod[1] ; AB12  ; 4        ; 21           ; 0            ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sel_prod[2] ; M4    ; 2        ; 0            ; 12           ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sel_prod[3] ; N2    ; 2        ; 0            ; 12           ; 14           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw1000      ; F11   ; 7        ; 21           ; 29           ; 28           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sw500       ; E11   ; 7        ; 21           ; 29           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; disp0[0]      ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[1]      ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[2]      ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[3]      ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[4]      ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[5]      ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp0[6]      ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[0]      ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[1]      ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[2]      ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[3]      ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[4]      ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[5]      ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp1[6]      ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[0]      ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[1]      ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[2]      ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[3]      ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[4]      ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[5]      ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp2[6]      ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[0]      ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[1]      ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[2]      ; V6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[3]      ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[4]      ; P4    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[5]      ; L7    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; disp3[6]      ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led_compra    ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; stock_leds[0] ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; stock_leds[1] ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; stock_leds[2] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; disp0[5]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; disp1[2]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; disp0[1]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; disp1[1]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; disp1[3]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; disp1[4]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; disp1[5]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; sw500                   ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; sw1000                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                    ; Use as regular IO        ; stock_leds[0]           ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 33 ( 24 % )  ; 2.5V          ; --           ;
; 2        ; 13 / 48 ( 27 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 5 / 41 ( 12 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 47 ( 28 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; confirmar                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; disp1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; disp1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 307        ; 7        ; disp0[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; sel_prod[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; disp0[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; disp3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; sel_prod[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; disp0[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; disp3[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; stock_leds[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; disp1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; disp1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; disp1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; disp0[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; led_compra                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; sw500                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; disp1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; disp0[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; sw1000                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clk50mhz                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; stock_leds[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; disp0[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; disp1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; stock_leds[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; disp2[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; disp3[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; disp2[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; disp2[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; disp2[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; sel_prod[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; disp2[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; disp2[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; sel_prod[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; disp3[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; disp2[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; disp3[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; disp3[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; disp3[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; disp0[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |maquina_expendedora                         ; 1046 (0)    ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 41   ; 0            ; 973 (0)      ; 16 (0)            ; 57 (0)           ; |maquina_expendedora                                                                                                                                  ; work         ;
;    |top_ingreso_dinero:U1|                   ; 958 (0)     ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 917 (0)      ; 1 (0)             ; 40 (0)           ; |maquina_expendedora|top_ingreso_dinero:U1                                                                                                            ; work         ;
;       |bin_bcd:U3|                           ; 840 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 840 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3                                                                                                 ; work         ;
;          |lpm_divide:Div2|                   ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2                                                                                 ; work         ;
;             |lpm_divide_nhm:auto_generated|  ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_olh:divider| ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                   |alt_u_div_r5f:divider|    ; 140 (140)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider ; work         ;
;          |lpm_divide:Mod0|                   ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0                                                                                 ; work         ;
;             |lpm_divide_bbm:auto_generated|  ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_9nh:divider| ; 171 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                   |alt_u_div_t8f:divider|    ; 171 (171)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider ; work         ;
;          |lpm_divide:Mod1|                   ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1                                                                                 ; work         ;
;             |lpm_divide_bbm:auto_generated|  ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_9nh:divider| ; 251 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                   |alt_u_div_t8f:divider|    ; 251 (251)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (251)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider ; work         ;
;          |lpm_divide:Mod2|                   ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2                                                                                 ; work         ;
;             |lpm_divide_bbm:auto_generated|  ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated                                                   ; work         ;
;                |sign_div_unsign_9nh:divider| ; 278 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                   |alt_u_div_t8f:divider|    ; 278 (278)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 278 (278)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider ; work         ;
;       |div_50millones:U1|                    ; 49 (49)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 26 (26)          ; |maquina_expendedora|top_ingreso_dinero:U1|div_50millones:U1                                                                                          ; work         ;
;       |sumador_saldo:U2|                     ; 58 (58)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 14 (14)          ; |maquina_expendedora|top_ingreso_dinero:U1|sumador_saldo:U2                                                                                           ; work         ;
;       |systemd:U4|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|systemd:U4                                                                                                 ; work         ;
;       |systemd:U5|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_ingreso_dinero:U1|systemd:U5                                                                                                 ; work         ;
;    |top_productos:U2|                        ; 88 (70)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (38)      ; 15 (15)           ; 17 (17)          ; |maquina_expendedora|top_productos:U2                                                                                                                 ; work         ;
;       |lpm_divide:Div0|                      ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Div0                                                                                                 ; work         ;
;          |lpm_divide_6gm:auto_generated|     ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_7kh:divider|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider                                       ; work         ;
;                |alt_u_div_p2f:divider|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider                 ; work         ;
;       |lpm_divide:Mod0|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Mod0                                                                                                 ; work         ;
;          |lpm_divide_98m:auto_generated|     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated                                                                   ; work         ;
;             |sign_div_unsign_7kh:divider|    ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                                       ; work         ;
;                |alt_u_div_p2f:divider|       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider                 ; work         ;
;       |systemd:U1|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U2|systemd:U1                                                                                                      ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; disp0[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_compra    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel_prod[0]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sel_prod[1]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sel_prod[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel_prod[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sw1000        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; reset         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw500         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; confirmar     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk50mhz      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sel_prod[0]                                                                                                                                       ;                   ;         ;
; sel_prod[1]                                                                                                                                       ;                   ;         ;
; sel_prod[3]                                                                                                                                       ;                   ;         ;
;      - top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[3]~4 ; 0                 ; 6       ;
;      - top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[3]~5 ; 0                 ; 6       ;
;      - top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2            ; 0                 ; 6       ;
;      - top_productos:U2|Mux1~4                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Mux1~9                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Mux0~6                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Mux2~0                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Mux0~11                                                                                                                   ; 0                 ; 6       ;
;      - top_productos:U2|Mux2~1                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~10                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~13                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~18                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~20                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~23                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~25                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~26                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~27                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~30                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~32                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~33                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Add0~0                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~34                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~35                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~37                                                                                                               ; 0                 ; 6       ;
; sel_prod[2]                                                                                                                                       ;                   ;         ;
;      - top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[2]~2 ; 1                 ; 6       ;
;      - top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[2]~3 ; 1                 ; 6       ;
;      - top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1            ; 1                 ; 6       ;
;      - top_productos:U2|Mux1~4                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U2|Mux0~0                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U2|Mux0~1                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U2|Mux0~6                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~11                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~12                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~15                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~17                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~19                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~22                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~29                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~32                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~34                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~35                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~36                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~37                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U2|Decoder0~38                                                                                                               ; 1                 ; 6       ;
; sw1000                                                                                                                                            ;                   ;         ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|prev1000                                                                                            ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|process_0~0                                                                                         ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[5]~23                                                                                     ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~40                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~41                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~42                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~43                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~44                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~45                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~46                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~47                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~48                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~49                                                                                        ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~50                                                                                        ; 1                 ; 6       ;
; reset                                                                                                                                             ;                   ;         ;
; sw500                                                                                                                                             ;                   ;         ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|prev500                                                                                             ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[5]~23                                                                                     ; 1                 ; 6       ;
;      - top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[2]~37                                                                                     ; 1                 ; 6       ;
; confirmar                                                                                                                                         ;                   ;         ;
;      - top_productos:U2|prev_conf                                                                                                                 ; 0                 ; 6       ;
;      - top_productos:U2|confirm_pulse~0                                                                                                           ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~10                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~13                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~17                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~20                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~22                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~29                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~31                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~34                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~35                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~36                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~37                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U2|Decoder0~38                                                                                                               ; 0                 ; 6       ;
; clk50mhz                                                                                                                                          ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk50mhz                                               ; PIN_G2             ; 59      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset                                                  ; PIN_G1             ; 46      ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; top_ingreso_dinero:U1|div_50millones:U1|out1           ; FF_X17_Y27_N23     ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[5]~23 ; LCCOMB_X23_Y26_N14 ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~11                           ; LCCOMB_X15_Y16_N4  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~14                           ; LCCOMB_X15_Y16_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~15                           ; LCCOMB_X14_Y16_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~16                           ; LCCOMB_X14_Y16_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~18                           ; LCCOMB_X16_Y16_N16 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~21                           ; LCCOMB_X19_Y16_N28 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~23                           ; LCCOMB_X19_Y16_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~24                           ; LCCOMB_X17_Y16_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~25                           ; LCCOMB_X15_Y17_N20 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~26                           ; LCCOMB_X14_Y17_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~27                           ; LCCOMB_X14_Y17_N2  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~28                           ; LCCOMB_X15_Y17_N22 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~30                           ; LCCOMB_X16_Y17_N12 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~32                           ; LCCOMB_X16_Y17_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_productos:U2|Decoder0~33                           ; LCCOMB_X16_Y16_N14 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                          ;
+----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk50mhz                                     ; PIN_G2         ; 59      ; 10                                   ; Global Clock         ; GCLK4            ; --                        ;
; reset                                        ; PIN_G1         ; 46      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; top_ingreso_dinero:U1|div_50millones:U1|out1 ; FF_X17_Y27_N23 ; 14      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+----------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~24 ; 48      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22 ; 36      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~22 ; 36      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~20 ; 36      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~22                      ; 36      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~20                      ; 36      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~18 ; 35      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20 ; 33      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~18 ; 33      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~16 ; 32      ;
; sel_prod[0]~input                                                                                                                                             ; 31      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18  ; 30      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~16  ; 30      ;
; sel_prod[1]~input                                                                                                                                             ; 27      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16   ; 27      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~14   ; 27      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~14  ; 27      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24 ; 26      ;
; sel_prod[3]~input                                                                                                                                             ; 24      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14   ; 24      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~12   ; 24      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12   ; 21      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~10   ; 21      ;
; sel_prod[2]~input                                                                                                                                             ; 20      ;
; top_productos:U2|Mux1~9                                                                                                                                       ; 18      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[5]~8   ; 18      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[5]~8   ; 18      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~10   ; 18      ;
; top_productos:U2|Mux2~1                                                                                                                                       ; 17      ;
; top_productos:U2|Add0~0                                                                                                                                       ; 15      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~8    ; 15      ;
; confirmar~input                                                                                                                                               ; 14      ;
; sw1000~input                                                                                                                                                  ; 14      ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~8                                                                                                              ; 13      ;
; top_productos:U2|prev_conf                                                                                                                                    ; 13      ;
; top_ingreso_dinero:U1|sumador_saldo:U2|prev1000                                                                                                               ; 13      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_12_result_int[5]~8   ; 13      ;
; top_ingreso_dinero:U1|sumador_saldo:U2|process_0~0                                                                                                            ; 12      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~6    ; 12      ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~26                                                                                                           ; 11      ;
; top_ingreso_dinero:U1|sumador_saldo:U2|LessThan0~2                                                                                                            ; 11      ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[5]~23                                                                                                        ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[5]~8    ; 11      ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[4]~6    ; 11      ;
; top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2                               ; 7       ;
; top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1                               ; 7       ;
; top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~0                               ; 7       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[2]                                                                                                           ; 7       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_13_result_int[5]~6   ; 7       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[3]                                                                                                           ; 6       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[4]                                                                                                           ; 6       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[5]                                                                                                           ; 6       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[6]                                                                                                           ; 6       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[7]                                                                                                           ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[8]                                                                                                           ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[9]                                                                                                           ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[10]                                                                                                          ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[11]                                                                                                          ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[12]                                                                                                          ; 5       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[13]                                                                                                          ; 5       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~24 ; 5       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~323            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~322            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~321            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~320            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~319            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~318            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~317            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~316            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~315            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~314            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~313            ; 4       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~312            ; 4       ;
; top_productos:U2|Mux0~10                                                                                                                                      ; 4       ;
; top_productos:U2|Mux0~6                                                                                                                                       ; 4       ;
; top_productos:U2|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6                    ; 4       ;
; sw500~input                                                                                                                                                   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~326            ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~325            ; 3       ;
; top_productos:U2|Mux0~1                                                                                                                                       ; 3       ;
; top_productos:U2|Mux0~0                                                                                                                                       ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~252            ; 3       ;
; top_ingreso_dinero:U1|systemd:U4|Mux6~0                                                                                                                       ; 3       ;
; top_productos:U2|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6                    ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[3]~2   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[13]~22 ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[12]~20 ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[11]~18 ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[10]~16 ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[9]~14  ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[8]~12  ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[7]~10  ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[6]~8   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[5]~6   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[4]~4   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[3]~2   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[2]~0   ; 3       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~265            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~264            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~263            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~262            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~261            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~260            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~259            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~258            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~257            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~256            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~255            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~254            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[55]~152             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[56]~151             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~150             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[50]~148             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[51]~147             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~146             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[45]~144             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[46]~143             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~142             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[40]~140             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[41]~139             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~138             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[35]~136             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[36]~135             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~134             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[30]~132             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[31]~131             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~130             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[25]~128             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[26]~127             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[27]~126             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[20]~124             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[21]~123             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[22]~122             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[15]~120             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[16]~119             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[17]~118             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~338            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~327            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~324            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~323            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~322            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~321            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~320            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~319            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~318            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~317            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~316            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~315            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~314            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~313            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~312            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~311            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~310            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~309            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~308            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~307            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~306            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~305            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~304            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~303            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~302            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~301            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~300            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~299            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~298            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~297            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~296            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~295            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~294            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~293            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~292            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~291            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~290            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~289            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~288            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~287            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~286            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~285            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~284             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~283             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~282            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~281            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~280            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~279            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~278            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~277            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~276             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~275             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~274             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~273             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~272             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~271             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~270             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[70]~269             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[71]~268             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[72]~267             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[73]~266             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[74]~265             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[75]~264             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[56]~263             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[57]~262             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[58]~261             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[59]~260             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[60]~259             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[42]~258             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[43]~257             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[44]~256             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[45]~255             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~311            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~310            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~309            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~308            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~307            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~306            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~305            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~304            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~303            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~302            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~301            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~300            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~299            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~298            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~297            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~253            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~296            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~295            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~294            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~293            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~292            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~291            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~290            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~289            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~288            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~287            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~286            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~285            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~252            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~284            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~283            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~282            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~281            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~280            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~279            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~278            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~277            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~276            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~275            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~274            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~251            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~273            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~272            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~271            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~270            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~269            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~268            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~267            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~266            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~265            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~264             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~250            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~263            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~262            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~261            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~260            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~259            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~258            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~257            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~256             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~255             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~249            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~254            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~253            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~252            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~251            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~250            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~249            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~248             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~248            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~247             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~246             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~245             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~244             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~243             ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~247            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~246            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~245            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~244            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~243            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~242            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~241            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~240            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~239            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~238            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~237            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~236            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~235            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~234            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~233            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~232            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~231            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~230            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~229            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~228            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~227            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~226            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[25]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[24]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[23]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[22]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[21]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[20]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[17]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[19]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[18]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[16]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[15]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[14]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[13]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[0]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[1]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[2]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[3]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[4]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[6]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[7]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[8]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[5]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[9]                                                                                                             ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[10]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[11]                                                                                                            ; 2       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[12]                                                                                                            ; 2       ;
; top_productos:U2|Decoder0~33                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~32                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~30                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~28                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~27                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~26                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~25                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~24                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~23                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~22                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~21                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~18                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~17                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~16                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~15                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~14                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~11                                                                                                                                  ; 2       ;
; top_productos:U2|Decoder0~10                                                                                                                                  ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|prev500                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|systemd:U4|Mux4~0                                                                                                                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~253            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~251            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~240            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~239            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~242            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~238            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~241            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~240            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~239            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~238            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~237            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~236            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~235            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~234            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~233            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~232            ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~231            ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~24                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~22                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~20                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~18                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~16                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~14                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~12                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~10                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~8                                                                                                                 ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add0~6                                                                                                                 ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~22                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~20                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~18                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~16                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~14                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~12                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~10                                                                                                                ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~8                                                                                                                 ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~6                                                                                                                 ; 2       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|Add1~4                                                                                                                 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[0]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[0]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[0]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[2]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[2]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[1]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[0]~24  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~20 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~18 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~16  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~14  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[0]~22  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~18 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~16  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~14  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[0]~20   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~16   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[0]~18   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[8]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[7]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[6]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[5]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[0]~16   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[7]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[6]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[5]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[0]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[6]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[5]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[0]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[5]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[0]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[4]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[0]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[3]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[1]~24  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[0]~24  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~24                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~24                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[12]~20 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[11]~18 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[10]~16 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[9]~14  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[8]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[7]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[6]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[5]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[4]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[3]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[2]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[0]~22  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~18 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~16 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~14  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[0]~20   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~16 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[0]~18   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[0]~16   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[0]~14   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[1]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~20                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~18                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~16                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~14                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~12                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~10                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~8                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~6                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~4                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~2                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_4~0                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~22                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~18                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~16                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~14                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~12                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~10                      ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~8                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~6                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~4                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~2                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_3~0                       ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~20  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~16 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~14 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~18  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~14 ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~12  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~10  ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~8   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~6   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~4   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~2   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~0   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~12   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~10   ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~8    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~6    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~4    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~2    ; 2       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~0    ; 2       ;
; top_productos:U2|Decoder0~38                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~37                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~36                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~35                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~34                                                                                                                                  ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~50                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~49                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~48                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~47                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~46                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~45                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~44                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~43                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~42                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~41                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~40                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[61]~155             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[62]~154             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[63]~153             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[58]~149             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[53]~145             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[48]~141             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[43]~137             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[38]~133             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[33]~129             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[28]~125             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[23]~121             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[18]~117             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~337            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~336            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~335            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~334            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~333            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~332            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~331            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~330            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~329            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~328            ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~11                                                                                                             ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~10                                                                                                             ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~9                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~8                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~7                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~6                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~5                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~4                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~3                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~2                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~1                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|count1~0                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|out1~0                                                                                                                ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~7                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~6                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~5                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~4                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~3                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~2                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~1                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|Equal0~0                                                                                                              ; 1       ;
; top_productos:U2|Decoder0~31                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~29                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~20                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~19                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~13                                                                                                                                  ; 1       ;
; top_productos:U2|Decoder0~12                                                                                                                                  ; 1       ;
; top_productos:U2|confirm_pulse~0                                                                                                                              ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[2]~39                                                                                                        ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[2]~38                                                                                                        ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg[2]~37                                                                                                        ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~36                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~35                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~34                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~33                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~32                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~31                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~30                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~29                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~28                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~27                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~25                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~24                                                                                                           ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|LessThan0~1                                                                                                            ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|LessThan0~0                                                                                                            ; 1       ;
; top_ingreso_dinero:U1|div_50millones:U1|out1                                                                                                                  ; 1       ;
; top_ingreso_dinero:U1|sumador_saldo:U2|saldo_reg~22                                                                                                           ; 1       ;
; top_productos:U2|Mux0~11                                                                                                                                      ; 1       ;
; top_productos:U2|Mux2~0                                                                                                                                       ; 1       ;
; top_productos:U2|stock[14][1]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux0~9                                                                                                                                       ; 1       ;
; top_productos:U2|stock[12][1]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux0~8                                                                                                                                       ; 1       ;
; top_productos:U2|stock[11][1]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux0~7                                                                                                                                       ; 1       ;
; top_productos:U2|stock[8][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[9][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[10][1]                                                                                                                                 ; 1       ;
; top_productos:U2|stock[13][1]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux0~5                                                                                                                                       ; 1       ;
; top_productos:U2|stock[3][1]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux0~4                                                                                                                                       ; 1       ;
; top_productos:U2|stock[0][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[1][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[2][1]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux0~3                                                                                                                                       ; 1       ;
; top_productos:U2|stock[7][1]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux0~2                                                                                                                                       ; 1       ;
; top_productos:U2|stock[4][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[6][1]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[5][1]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux1~8                                                                                                                                       ; 1       ;
; top_productos:U2|stock[14][0]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux1~7                                                                                                                                       ; 1       ;
; top_productos:U2|stock[12][0]                                                                                                                                 ; 1       ;
; top_productos:U2|stock[13][0]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux1~6                                                                                                                                       ; 1       ;
; top_productos:U2|stock[11][0]                                                                                                                                 ; 1       ;
; top_productos:U2|Mux1~5                                                                                                                                       ; 1       ;
; top_productos:U2|stock[8][0]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[10][0]                                                                                                                                 ; 1       ;
; top_productos:U2|stock[9][0]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux1~4                                                                                                                                       ; 1       ;
; top_productos:U2|Mux1~3                                                                                                                                       ; 1       ;
; top_productos:U2|stock[3][0]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux1~2                                                                                                                                       ; 1       ;
; top_productos:U2|stock[0][0]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[1][0]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[2][0]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux1~1                                                                                                                                       ; 1       ;
; top_productos:U2|stock[7][0]                                                                                                                                  ; 1       ;
; top_productos:U2|Mux1~0                                                                                                                                       ; 1       ;
; top_productos:U2|stock[4][0]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[6][0]                                                                                                                                  ; 1       ;
; top_productos:U2|stock[5][0]                                                                                                                                  ; 1       ;
; top_productos:U2|confirm_pulse                                                                                                                                ; 1       ;
; top_productos:U2|systemd:U1|Mux0~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux1~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux2~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux3~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux4~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux5~0                                                                                                                            ; 1       ;
; top_productos:U2|systemd:U1|Mux6~0                                                                                                                            ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux0~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux1~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux2~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux3~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux4~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux5~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|systemd:U5|Mux6~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[61]~116             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[62]~115             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[63]~114             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[55]~113             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[56]~112             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~111             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[58]~110             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[50]~109             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[51]~108             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~107             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[53]~106             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[45]~105             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[46]~104             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~103             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[48]~102             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[40]~101             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[41]~100             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~99              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[43]~98              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[35]~97              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[36]~96              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~95              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[38]~94              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[30]~93              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[31]~92              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~91              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[33]~90              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[25]~89              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[26]~88              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[27]~87              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[28]~86              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[20]~85              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[21]~84              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[22]~83              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[23]~82              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[15]~81              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[16]~80              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[17]~79              ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[18]~78              ; 1       ;
; top_ingreso_dinero:U1|systemd:U4|Mux0~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~254            ; 1       ;
; top_ingreso_dinero:U1|systemd:U4|Mux5~0                                                                                                                       ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~250            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~249            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~248            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~247            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~246            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~245            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~244            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~243            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~242            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~241            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~237            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~236            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~235            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~234            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~233            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~232            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~231            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~230            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~229            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~228            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~227            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~226            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~225            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~224            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~223            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~222            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~221            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~220            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~219            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~218            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~217            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~216            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~215            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~214            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~213            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~212            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~211            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~210            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~209            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~208            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~207            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~206            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~205            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~204            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~203            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~202            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~201            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~200            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~199            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~198            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~197             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~196             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~195            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~194            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~193            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~192            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~191            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~190            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~189             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~188             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~187             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~186             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~185             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~184             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~183             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[70]~182             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[71]~181             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[72]~180             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[73]~179             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[74]~178             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[75]~177             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[56]~176             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[57]~175             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[58]~174             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[59]~173             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[60]~172             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[42]~171             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[43]~170             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[44]~169             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[45]~168             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~230            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~229            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~225            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~224            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~223            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~222            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~221            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~228            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~227            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~226            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~225            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~224            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~223            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~222            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~221            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~220            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~219            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~218            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~217            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~216            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~220            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~215            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~214            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~213            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~212            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~211            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~210            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~209            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~208            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~207            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~206            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~205            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~204            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~219            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~203            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~202            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~201            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~200            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~199            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~198            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~197            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~196            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~195            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~194            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~193            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~218            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~192            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~191            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~190            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~189            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~188            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~187            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~186            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~185            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~184            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~183             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~217            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~182            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~181            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~180            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~179            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~178            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~177            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~176            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~175             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~174             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~216            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~173            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~172            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~171            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~170            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~169            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~168            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~167             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~215            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~166             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~165             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~164             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~163             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~162             ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~214            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~213            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~212            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~211            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~210            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~209            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~208            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~207            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~206            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~205            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~204            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~203            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~202            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~201            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~200            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~199            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~198            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~197            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~196            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~195            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~194            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~193            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~192            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~191            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~190            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~189            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~188            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~187            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~186            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~185            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~184            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~183            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~182            ; 1       ;
; top_ingreso_dinero:U1|bin_bcd:U3|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~181            ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,236 / 47,787 ( 3 % ) ;
; C16 interconnects     ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 564 / 31,272 ( 2 % )   ;
; Direct links          ; 334 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 395 / 15,408 ( 3 % )   ;
; R24 interconnects     ; 4 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 426 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.45) ; Number of LABs  (Total = 84) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 4                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 3                            ;
; 8                                           ; 4                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 6                            ;
; 13                                          ; 4                            ;
; 14                                          ; 8                            ;
; 15                                          ; 4                            ;
; 16                                          ; 38                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.35) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.02) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 3                            ;
; 12                                           ; 8                            ;
; 13                                           ; 3                            ;
; 14                                           ; 8                            ;
; 15                                           ; 11                           ;
; 16                                           ; 27                           ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.27) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 5                            ;
; 3                                               ; 4                            ;
; 4                                               ; 1                            ;
; 5                                               ; 7                            ;
; 6                                               ; 2                            ;
; 7                                               ; 8                            ;
; 8                                               ; 5                            ;
; 9                                               ; 6                            ;
; 10                                              ; 3                            ;
; 11                                              ; 5                            ;
; 12                                              ; 12                           ;
; 13                                              ; 8                            ;
; 14                                              ; 9                            ;
; 15                                              ; 2                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.56) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 4                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 5                            ;
; 9                                            ; 4                            ;
; 10                                           ; 4                            ;
; 11                                           ; 7                            ;
; 12                                           ; 8                            ;
; 13                                           ; 6                            ;
; 14                                           ; 7                            ;
; 15                                           ; 6                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 4                            ;
; 19                                           ; 4                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 41        ; 0            ; 0            ; 41        ; 41        ; 0            ; 32           ; 0            ; 0            ; 9            ; 0            ; 32           ; 9            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 41        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 41           ; 41           ; 41           ; 41           ; 41           ; 0         ; 41           ; 41           ; 0         ; 0         ; 41           ; 9            ; 41           ; 41           ; 32           ; 41           ; 9            ; 32           ; 41           ; 41           ; 41           ; 9            ; 41           ; 41           ; 41           ; 41           ; 41           ; 0         ; 41           ; 41           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; disp0[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_compra         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw1000             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw500              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; confirmar          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50mhz           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk50mhz        ; clk50mhz             ; 2.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                         ;
+----------------------------------------------------+----------------------------------------------+-------------------+
; Source Register                                    ; Destination Register                         ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------+-------------------+
; top_ingreso_dinero:U1|div_50millones:U1|out1       ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 1.996             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[24] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[23] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[22] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[21] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[20] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[19] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[18] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[17] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[16] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[15] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[14] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[13] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[12] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[11] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[10] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[9]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[8]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[7]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[6]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[5]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[4]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[3]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[2]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[1]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[0]  ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
; top_ingreso_dinero:U1|div_50millones:U1|count1[25] ; top_ingreso_dinero:U1|div_50millones:U1|out1 ; 0.997             ;
+----------------------------------------------------+----------------------------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "MAQUINA_EXPENDEDORA"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 41 pins of 41 total pins
    Info (169086): Pin disp0[0] not assigned to an exact location on the device
    Info (169086): Pin disp0[1] not assigned to an exact location on the device
    Info (169086): Pin disp0[2] not assigned to an exact location on the device
    Info (169086): Pin disp0[3] not assigned to an exact location on the device
    Info (169086): Pin disp0[4] not assigned to an exact location on the device
    Info (169086): Pin disp0[5] not assigned to an exact location on the device
    Info (169086): Pin disp0[6] not assigned to an exact location on the device
    Info (169086): Pin disp1[0] not assigned to an exact location on the device
    Info (169086): Pin disp1[1] not assigned to an exact location on the device
    Info (169086): Pin disp1[2] not assigned to an exact location on the device
    Info (169086): Pin disp1[3] not assigned to an exact location on the device
    Info (169086): Pin disp1[4] not assigned to an exact location on the device
    Info (169086): Pin disp1[5] not assigned to an exact location on the device
    Info (169086): Pin disp1[6] not assigned to an exact location on the device
    Info (169086): Pin disp2[0] not assigned to an exact location on the device
    Info (169086): Pin disp2[1] not assigned to an exact location on the device
    Info (169086): Pin disp2[2] not assigned to an exact location on the device
    Info (169086): Pin disp2[3] not assigned to an exact location on the device
    Info (169086): Pin disp2[4] not assigned to an exact location on the device
    Info (169086): Pin disp2[5] not assigned to an exact location on the device
    Info (169086): Pin disp2[6] not assigned to an exact location on the device
    Info (169086): Pin disp3[0] not assigned to an exact location on the device
    Info (169086): Pin disp3[1] not assigned to an exact location on the device
    Info (169086): Pin disp3[2] not assigned to an exact location on the device
    Info (169086): Pin disp3[3] not assigned to an exact location on the device
    Info (169086): Pin disp3[4] not assigned to an exact location on the device
    Info (169086): Pin disp3[5] not assigned to an exact location on the device
    Info (169086): Pin disp3[6] not assigned to an exact location on the device
    Info (169086): Pin led_compra not assigned to an exact location on the device
    Info (169086): Pin stock_leds[0] not assigned to an exact location on the device
    Info (169086): Pin stock_leds[1] not assigned to an exact location on the device
    Info (169086): Pin stock_leds[2] not assigned to an exact location on the device
    Info (169086): Pin sel_prod[0] not assigned to an exact location on the device
    Info (169086): Pin sel_prod[1] not assigned to an exact location on the device
    Info (169086): Pin sel_prod[3] not assigned to an exact location on the device
    Info (169086): Pin sel_prod[2] not assigned to an exact location on the device
    Info (169086): Pin sw1000 not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin sw500 not assigned to an exact location on the device
    Info (169086): Pin confirmar not assigned to an exact location on the device
    Info (169086): Pin clk50mhz not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MAQUINA_EXPENDEDORA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk50mhz~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node top_ingreso_dinero:U1|div_50millones:U1|out1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_ingreso_dinero:U1|div_50millones:U1|out1~0
Info (176353): Automatically promoted node reset~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 39 (unused VREF, 2.5V VCCIO, 7 input, 32 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/alexa/OneDrive/Documentos/VHDL/TRABAJO_FINAL/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5355 megabytes
    Info: Processing ended: Fri Sep 26 20:19:33 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alexa/OneDrive/Documentos/VHDL/TRABAJO_FINAL/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.fit.smsg.


