TimeQuest Timing Analyzer report for juliaset
Tue Mar 24 05:24:04 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 57. Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; juliaset                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.92        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  10.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; juliaset.SDC  ; OK     ; Tue Mar 24 05:23:58 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK2_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK2_50 }                                      ;
; CLOCK3_50                                      ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK3_50 }                                      ;
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[0] } ;
; p1|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz  ; -9.920 ; 9.921  ; 50.00      ; 125       ; 63          ; -90.0 ;        ;           ;            ; false    ; CLOCK_50 ; p1|altpll_component|auto_generated|pll1|inclk[0] ; { p1|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                            ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 65.45 MHz  ; 65.45 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 251.57 MHz ; 250.0 MHz       ; CLOCK_50                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.201 ; 0.000         ;
; CLOCK_50                                       ; 16.025 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.361 ; 0.000         ;
; CLOCK_50                                       ; 0.408 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -4.504 ; -213.886      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                  ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 3.316 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.682  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.546 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.201 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 7.263      ;
; 12.256 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 7.215      ;
; 12.332 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 7.170      ;
; 12.383 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a219~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.400     ; 7.056      ;
; 12.414 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.425     ; 7.000      ;
; 12.456 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a242~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 7.044      ;
; 12.488 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a152~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.390     ; 6.961      ;
; 12.497 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a76~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 6.995      ;
; 12.560 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 6.946      ;
; 12.627 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.380     ; 6.832      ;
; 12.653 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 7.063      ;
; 12.762 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a197~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 6.724      ;
; 12.823 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 6.682      ;
; 12.825 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 6.653      ;
; 12.867 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.403     ; 6.569      ;
; 12.868 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a45~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 6.598      ;
; 12.886 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 6.607      ;
; 12.894 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a46~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.386     ; 6.559      ;
; 12.906 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.412     ; 6.521      ;
; 12.925 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.377     ; 6.537      ;
; 12.988 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.320     ; 6.531      ;
; 13.004 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a31~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 6.475      ;
; 13.011 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a269~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.388     ; 6.440      ;
; 13.012 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.378     ; 6.449      ;
; 13.030 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 6.471      ;
; 13.068 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.413     ; 6.358      ;
; 13.068 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.398     ; 6.373      ;
; 13.069 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.397     ; 6.373      ;
; 13.100 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.121     ; 6.618      ;
; 13.129 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 6.351      ;
; 13.139 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 6.347      ;
; 13.156 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.342     ; 6.341      ;
; 13.176 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 6.288      ;
; 13.178 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.265      ;
; 13.227 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.377     ; 6.235      ;
; 13.260 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 6.456      ;
; 13.278 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a158~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.401     ; 6.160      ;
; 13.347 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.400     ; 6.092      ;
; 13.394 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 6.076      ;
; 13.397 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 6.318      ;
; 13.407 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.356     ; 6.076      ;
; 13.409 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.384     ; 6.046      ;
; 13.411 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 6.098      ;
; 13.412 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 6.102      ;
; 13.419 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.382     ; 6.038      ;
; 13.423 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 6.293      ;
; 13.439 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 6.004      ;
; 13.451 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a160~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 6.069      ;
; 13.471 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 6.244      ;
; 13.483 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.996      ;
; 13.526 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.922      ;
; 13.532 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a176~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.405     ; 5.902      ;
; 13.559 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.915      ;
; 13.563 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 5.908      ;
; 13.566 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.412     ; 5.861      ;
; 13.569 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.388     ; 5.882      ;
; 13.582 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.911      ;
; 13.595 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a239~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.338     ; 5.906      ;
; 13.601 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a204~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.326     ; 5.912      ;
; 13.620 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.371     ; 5.848      ;
; 13.622 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.899      ;
; 13.625 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.345     ; 5.869      ;
; 13.627 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 5.848      ;
; 13.671 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a185~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.408     ; 5.760      ;
; 13.675 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.332     ; 5.832      ;
; 13.676 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a34~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.820      ;
; 13.682 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.309     ; 5.848      ;
; 13.689 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.408     ; 5.742      ;
; 13.694 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.772      ;
; 13.694 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 5.738      ;
; 13.701 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a214~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.780      ;
; 13.710 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 5.760      ;
; 13.721 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.392     ; 5.726      ;
; 13.721 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.121     ; 5.997      ;
; 13.721 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.764      ;
; 13.730 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.749      ;
; 13.737 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.749      ;
; 13.747 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a254~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.377     ; 5.715      ;
; 13.754 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.722      ;
; 13.769 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a282~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 5.674      ;
; 13.777 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.418     ; 5.644      ;
; 13.784 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.397     ; 5.658      ;
; 13.795 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a198~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 5.671      ;
; 13.802 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a170~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.407     ; 5.630      ;
; 13.804 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 5.667      ;
; 13.805 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.351     ; 5.683      ;
; 13.818 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a259~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.384     ; 5.637      ;
; 13.821 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a252~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.372     ; 5.646      ;
; 13.824 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.396     ; 5.619      ;
; 13.825 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a233~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.324     ; 5.690      ;
; 13.826 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.404     ; 5.609      ;
; 13.833 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.358     ; 5.648      ;
; 13.834 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a256~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.412     ; 5.593      ;
; 13.845 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.391     ; 5.603      ;
; 13.859 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 5.858      ;
; 13.862 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 5.853      ;
; 13.866 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.365     ; 5.608      ;
; 13.866 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.648      ;
; 13.869 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.106     ; 5.864      ;
; 13.872 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.332     ; 5.635      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.025 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.893      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.037 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.881      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.143 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.775      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.219 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.699      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.282 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.639      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.304 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.614      ;
; 16.316 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.600      ;
; 16.328 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.588      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.343 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.575      ;
; 16.434 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.082     ; 3.482      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.444 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.077     ; 3.477      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
; 16.445 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.080     ; 3.473      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.361 ; addr_reg[7]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.018      ;
; 0.367 ; addr_reg[9]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.024      ;
; 0.383 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.040      ;
; 0.384 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.041      ;
; 0.386 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; VGA_Controller:u1|oVGA_H_SYNC ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.669      ;
; 0.390 ; addr_reg[0]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.047      ;
; 0.391 ; addr_reg[10]                  ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.048      ;
; 0.399 ; addr_reg[6]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.056      ;
; 0.402 ; state.done                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.669      ;
; 0.406 ; addr_reg[12]                  ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.063      ;
; 0.412 ; addr_reg[1]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.069      ;
; 0.432 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.714      ;
; 0.442 ; state.draw_pixel2             ; state.compute_pixel                                                                                                   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.709      ;
; 0.452 ; state.draw_pixel2             ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.719      ;
; 0.454 ; x_cursor[9]                   ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.721      ;
; 0.468 ; x_cursor[9]                   ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.735      ;
; 0.542 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 0.865      ;
; 0.554 ; state.compute_pixel           ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.821      ;
; 0.563 ; state.draw_pixel              ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.830      ;
; 0.574 ; state.draw_pixel1             ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.841      ;
; 0.576 ; y_cursor[4]                   ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.843      ;
; 0.596 ; y_cursor[8]                   ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.863      ;
; 0.639 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.922      ;
; 0.642 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; x_cursor[6]                   ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; x_cursor[4]                   ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.911      ;
; 0.645 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.928      ;
; 0.647 ; y_cursor[6]                   ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.931      ;
; 0.649 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.932      ;
; 0.650 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.932      ;
; 0.651 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.933      ;
; 0.652 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.934      ;
; 0.653 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.936      ;
; 0.654 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.936      ;
; 0.656 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.938      ;
; 0.658 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.940      ;
; 0.658 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.940      ;
; 0.659 ; y_cursor[3]                   ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; y_cursor[4]                   ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; addr_reg[8]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.318      ;
; 0.663 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.945      ;
; 0.663 ; x_cursor[7]                   ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.931      ;
; 0.663 ; x_cursor[1]                   ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; y_cursor[3]                   ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.931      ;
; 0.664 ; y_cursor[6]                   ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.931      ;
; 0.664 ; y_cursor[7]                   ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.931      ;
; 0.665 ; x_cursor[6]                   ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; x_cursor[5]                   ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.933      ;
; 0.666 ; x_cursor[3]                   ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.933      ;
; 0.669 ; x_cursor[2]                   ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.669 ; x_cursor[4]                   ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.672 ; y_cursor[5]                   ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.672 ; x_cursor[8]                   ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.939      ;
; 0.676 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 0.959      ;
; 0.676 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.958      ;
; 0.677 ; y_cursor[2]                   ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.944      ;
; 0.677 ; addr_reg[1]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.336      ;
; 0.678 ; y_cursor[2]                   ; addr_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.945      ;
; 0.678 ; x_cursor[8]                   ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.945      ;
; 0.680 ; addr_reg[9]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.341      ;
; 0.682 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.336      ;
; 0.683 ; y_cursor[0]                   ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.950      ;
; 0.684 ; x_cursor[0]                   ; x_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.951      ;
; 0.686 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.349      ;
; 0.687 ; x_cursor[7]                   ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.954      ;
; 0.688 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.339      ;
; 0.689 ; addr_reg[8]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.343      ;
; 0.691 ; addr_reg[2]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.355      ;
; 0.692 ; addr_reg[8]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.343      ;
; 0.704 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.368      ;
; 0.713 ; addr_reg[5]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.372      ;
; 0.714 ; addr_reg[9]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.365      ;
; 0.716 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.370      ;
; 0.720 ; addr_reg[0]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.381      ;
; 0.721 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.382      ;
; 0.722 ; addr_reg[8]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.369      ;
; 0.722 ; addr_reg[1]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.376      ;
; 0.724 ; addr_reg[6]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.371      ;
; 0.728 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.391      ;
; 0.730 ; addr_reg[11]                  ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.393      ;
; 0.732 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.391      ;
; 0.733 ; addr_reg[2]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.380      ;
; 0.737 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.380      ;
; 0.739 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.442      ; 1.403      ;
; 0.740 ; addr_reg[2]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.401      ;
; 0.740 ; addr_reg[1]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.391      ;
; 0.743 ; addr_reg[9]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.406      ;
; 0.747 ; addr_reg[5]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.441      ; 1.410      ;
; 0.748 ; addr_reg[4]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.407      ;
; 0.750 ; addr_reg[1]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.439      ; 1.411      ;
; 0.753 ; addr_reg[5]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.407      ;
; 0.758 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 1.081      ;
; 0.758 ; addr_reg[3]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.405      ;
; 0.760 ; addr_reg[5]                   ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.421      ; 1.403      ;
; 0.761 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|oCoord_Y[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 1.084      ;
; 0.764 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.137      ; 1.087      ;
; 0.765 ; addr_reg[11]                  ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.412      ;
+-------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                          ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.428 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.694      ;
; 0.642 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.912      ;
; 0.649 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.657 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.661 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.810 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.076      ;
; 0.959 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.225      ;
; 0.960 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.963 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.229      ;
; 0.966 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.235      ;
; 0.969 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.970 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.240      ;
; 0.971 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.980 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.988 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.993 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 1.077 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.346      ;
; 1.081 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.351      ;
; 1.082 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.086 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.092 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.361      ;
; 1.092 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.361      ;
; 1.095 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.366      ;
; 1.097 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.366      ;
; 1.097 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.106 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.114 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.380      ;
; 1.119 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.135 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.401      ;
; 1.137 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.403      ;
; 1.142 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.408      ;
; 1.203 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.472      ;
; 1.204 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.473      ;
; 1.207 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.473      ;
; 1.208 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.477      ;
; 1.208 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.209 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.475      ;
; 1.209 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.478      ;
; 1.212 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.478      ;
; 1.213 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.213 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.214 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.480      ;
; 1.218 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.487      ;
; 1.218 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.487      ;
; 1.219 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.083      ; 1.488      ;
; 1.221 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.487      ;
; 1.222 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.488      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.504 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.875     ; 1.861      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.310 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.899     ; 1.643      ;
; -4.284 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.869     ; 1.647      ;
; -4.284 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.869     ; 1.647      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.275 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.864     ; 1.643      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.250 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.835     ; 1.647      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
; -4.111 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.845     ; 1.498      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                           ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.316 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.230     ; 1.338      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.473 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.220     ; 1.505      ;
; 3.507 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.254     ; 1.505      ;
; 3.507 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.254     ; 1.505      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.510 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.249     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.547 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.286     ; 1.513      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
; 3.747 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -2.261     ; 1.738      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.682  ; 9.870        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.683  ; 9.871        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.685  ; 9.873        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.819  ; 9.819        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.820  ; 9.820        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.833  ; 9.833        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.906  ; 10.126       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.909  ; 10.129       ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.164 ; 10.164       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.167 ; 10.167       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.178 ; 10.178       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.181 ; 10.181       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK2_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK3_50'                                  ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6]                                                                         ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7]                                                                         ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6]                                                                         ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5]                                                                         ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6]                                                                         ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7]                                                                         ;
; 19.552 ; 19.772       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5]                                                                         ;
; 19.552 ; 19.772       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC                                                                            ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[2]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[3]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[4]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[0]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[1]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[2]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[3]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[4]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[5]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[6]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[7]                                                                                              ;
; 19.554 ; 19.774       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[8]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[0]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[10]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[11]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[12]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[13]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[14]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[15]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[16]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[17]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[18]                                                                                             ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[1]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[5]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[6]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[7]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[8]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[9]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.compute_pixel                                                                                      ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.done                                                                                               ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel                                                                                         ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel1                                                                                        ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel2                                                                                        ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0]     ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; we                                                                                                       ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[0]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[1]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[2]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[3]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[4]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[5]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[6]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[7]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[8]                                                                                              ;
; 19.555 ; 19.775       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[9]                                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[0]                                                                         ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]                                                                         ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]                                                                              ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[0]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]                                                                            ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]                                                                            ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1]     ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3]     ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4]     ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5]     ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2]     ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4] ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5] ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]                                                                              ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]                                                                            ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]                                                                            ;
; 19.564 ; 19.784       ; 0.220          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 8.013 ; 8.615 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 8.013 ; 8.615 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 7.447 ; 7.944 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.429 ; -4.922 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.429 ; -4.922 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.776 ; -5.279 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 10.588 ; 10.510 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.588 ; 10.510 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.682  ; 9.479  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 9.094  ; 8.945  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.895  ; 7.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.045 ; 10.903 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 10.672 ; 10.650 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 11.045 ; 10.850 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.752  ; 8.669  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 11.015 ; 10.903 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.065  ; 6.039  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 10.285 ; 10.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.285 ; 10.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 9.373  ; 9.318  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 8.936  ; 8.932  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.930  ; 8.915  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.904  ; 5.801  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.290 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.646  ; 5.495  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 7.316  ; 7.298  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 7.045  ; 6.895  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.646  ; 5.495  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.015  ; 6.920  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.314  ; 5.226  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 7.396  ; 7.431  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 7.384  ; 7.191  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 5.314  ; 5.226  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 7.919  ; 7.859  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.378  ; 5.349  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.488  ; 5.465  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 7.023  ; 7.031  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 5.911  ; 5.850  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 6.279  ; 6.278  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 5.488  ; 5.465  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.225  ; 5.122  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.686 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.833 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                             ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 71.08 MHz  ; 71.08 MHz       ; p1|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 276.32 MHz ; 250.0 MHz       ; CLOCK_50                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 12.807 ; 0.000         ;
; CLOCK_50                                       ; 16.381 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.337 ; 0.000         ;
; CLOCK_50                                       ; 0.366 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -3.973 ; -186.971      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 2.902 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.689  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.535 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 12.807 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 6.697      ;
; 12.907 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.297     ; 6.636      ;
; 12.927 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 6.577      ;
; 12.945 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.387     ; 6.508      ;
; 12.964 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a76~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.308     ; 6.568      ;
; 12.985 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a219~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 6.491      ;
; 13.053 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.293     ; 6.494      ;
; 13.090 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a242~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.300     ; 6.450      ;
; 13.119 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.348     ; 6.373      ;
; 13.172 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 6.545      ;
; 13.225 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a197~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.316     ; 6.299      ;
; 13.232 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a152~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.352     ; 6.256      ;
; 13.269 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.323     ; 6.248      ;
; 13.325 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a45~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.335     ; 6.180      ;
; 13.326 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a46~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 6.164      ;
; 13.332 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.364     ; 6.144      ;
; 13.372 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.373     ; 6.095      ;
; 13.439 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 6.061      ;
; 13.444 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.302     ; 6.094      ;
; 13.502 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a269~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 5.988      ;
; 13.542 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.922      ;
; 13.552 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.288     ; 6.000      ;
; 13.569 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a31~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.943      ;
; 13.570 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.955      ;
; 13.576 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 5.902      ;
; 13.581 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 5.932      ;
; 13.605 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.362     ; 5.873      ;
; 13.622 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 6.096      ;
; 13.626 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 5.874      ;
; 13.627 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.343     ; 5.870      ;
; 13.654 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.829      ;
; 13.656 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.302     ; 5.882      ;
; 13.674 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.851      ;
; 13.699 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 6.018      ;
; 13.719 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.305     ; 5.816      ;
; 13.832 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.347     ; 5.661      ;
; 13.842 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.635      ;
; 13.853 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.657      ;
; 13.859 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a158~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.363     ; 5.618      ;
; 13.866 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.357     ; 5.617      ;
; 13.880 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.292     ; 5.668      ;
; 13.899 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 5.818      ;
; 13.900 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.125     ; 5.815      ;
; 13.904 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.289     ; 5.647      ;
; 13.917 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.584      ;
; 13.929 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 5.787      ;
; 13.935 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.577      ;
; 13.947 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.575      ;
; 13.953 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.541      ;
; 13.970 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a160~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.286     ; 5.584      ;
; 13.971 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.355     ; 5.514      ;
; 13.992 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.350     ; 5.498      ;
; 14.001 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.375     ; 5.464      ;
; 14.017 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.312     ; 5.511      ;
; 14.047 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a239~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.301     ; 5.492      ;
; 14.054 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a204~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.286     ; 5.500      ;
; 14.081 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.337     ; 5.422      ;
; 14.099 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.306     ; 5.435      ;
; 14.100 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a176~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 5.371      ;
; 14.105 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.278     ; 5.457      ;
; 14.118 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.334     ; 5.388      ;
; 14.118 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.336     ; 5.386      ;
; 14.125 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.333     ; 5.382      ;
; 14.125 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.322     ; 5.393      ;
; 14.133 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.369     ; 5.338      ;
; 14.139 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a185~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.331      ;
; 14.157 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.355      ;
; 14.162 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a214~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.319     ; 5.359      ;
; 14.162 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.315     ; 5.363      ;
; 14.168 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.300     ; 5.372      ;
; 14.169 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a34~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.309     ; 5.362      ;
; 14.172 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.354     ; 5.314      ;
; 14.181 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 5.332      ;
; 14.181 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.275     ; 5.384      ;
; 14.182 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a198~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.340     ; 5.318      ;
; 14.188 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a282~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.359     ; 5.293      ;
; 14.202 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.379     ; 5.259      ;
; 14.210 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.368     ; 5.262      ;
; 14.226 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.318     ; 5.296      ;
; 14.232 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.361     ; 5.247      ;
; 14.235 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a170~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.235      ;
; 14.237 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a254~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.339     ; 5.264      ;
; 14.243 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a259~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.346     ; 5.251      ;
; 14.244 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 5.474      ;
; 14.248 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.360     ; 5.232      ;
; 14.265 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.326     ; 5.249      ;
; 14.267 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.317     ; 5.256      ;
; 14.272 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.353     ; 5.215      ;
; 14.287 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.370     ; 5.183      ;
; 14.288 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.330     ; 5.222      ;
; 14.289 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a37~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.327     ; 5.224      ;
; 14.310 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a256~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.376     ; 5.154      ;
; 14.330 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.111     ; 5.399      ;
; 14.332 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.325     ; 5.183      ;
; 14.333 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a200~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.312     ; 5.195      ;
; 14.334 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 5.382      ;
; 14.338 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.122     ; 5.380      ;
; 14.345 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 5.372      ;
; 14.347 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.328     ; 5.165      ;
; 14.347 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a206~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.310     ; 5.183      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.381 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.547      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.393 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.535      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.482 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.446      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.557 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.371      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.621 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.311      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.628 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.300      ;
; 16.651 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.275      ;
; 16.663 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.263      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.675 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.253      ;
; 16.752 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.073     ; 3.174      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.757 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.071     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.761 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.171      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
; 16.762 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.067     ; 3.170      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.337 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; state.done                                                                                           ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.358 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.948      ;
; 0.365 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.955      ;
; 0.379 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 0.970      ;
; 0.381 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 0.972      ;
; 0.385 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.975      ;
; 0.386 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.976      ;
; 0.389 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.648      ;
; 0.396 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.986      ;
; 0.399 ; state.draw_pixel2                                                                                    ; state.compute_pixel                                                                                                   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.643      ;
; 0.403 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.993      ;
; 0.405 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.389      ; 0.995      ;
; 0.409 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.653      ;
; 0.416 ; state.draw_pixel2                                                                                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.660      ;
; 0.431 ; x_cursor[9]                                                                                          ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.675      ;
; 0.499 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 0.796      ;
; 0.501 ; state.compute_pixel                                                                                  ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.516 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.760      ;
; 0.526 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.770      ;
; 0.528 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.772      ;
; 0.550 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.794      ;
; 0.583 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.844      ;
; 0.586 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.846      ;
; 0.589 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.849      ;
; 0.590 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.850      ;
; 0.590 ; x_cursor[6]                                                                                          ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.835      ;
; 0.591 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.850      ;
; 0.591 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.851      ;
; 0.591 ; x_cursor[4]                                                                                          ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.836      ;
; 0.594 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.853      ;
; 0.594 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.853      ;
; 0.595 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.855      ;
; 0.596 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.855      ;
; 0.596 ; y_cursor[6]                                                                                          ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.841      ;
; 0.597 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.856      ;
; 0.599 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.858      ;
; 0.599 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.859      ;
; 0.602 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.862      ;
; 0.605 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.849      ;
; 0.606 ; x_cursor[7]                                                                                          ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.851      ;
; 0.606 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.850      ;
; 0.607 ; y_cursor[3]                                                                                          ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.851      ;
; 0.607 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.851      ;
; 0.607 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.851      ;
; 0.608 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.852      ;
; 0.609 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.853      ;
; 0.611 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.855      ;
; 0.611 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.855      ;
; 0.613 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.857      ;
; 0.614 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 0.874      ;
; 0.614 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.858      ;
; 0.617 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.876      ;
; 0.618 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.862      ;
; 0.619 ; y_cursor[2]                                                                                          ; addr_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.863      ;
; 0.619 ; x_cursor[8]                                                                                          ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.863      ;
; 0.625 ; x_cursor[0]                                                                                          ; x_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.869      ;
; 0.626 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.870      ;
; 0.627 ; x_cursor[7]                                                                                          ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.871      ;
; 0.637 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.228      ;
; 0.643 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.234      ;
; 0.651 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.240      ;
; 0.652 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.247      ;
; 0.659 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.257      ;
; 0.663 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.249      ;
; 0.663 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.248      ;
; 0.665 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.253      ;
; 0.667 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.266      ;
; 0.678 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.390      ; 1.269      ;
; 0.678 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.277      ;
; 0.685 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.280      ;
; 0.686 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.271      ;
; 0.687 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.283      ;
; 0.687 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.276      ;
; 0.688 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.276      ;
; 0.692 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.273      ;
; 0.694 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.292      ;
; 0.695 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 1.276      ;
; 0.695 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.291      ;
; 0.696 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.295      ;
; 0.698 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.290      ;
; 0.700 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 0.997      ;
; 0.701 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 1.283      ;
; 0.703 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.300      ;
; 0.703 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.295      ;
; 0.706 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 1.003      ;
; 0.706 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.291      ;
; 0.707 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.283      ;
; 0.709 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 1.006      ;
; 0.710 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.955      ;
; 0.713 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.310      ;
; 0.715 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|oCoord_Y[5]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.126      ; 1.012      ;
; 0.715 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.312      ;
; 0.715 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.310      ;
; 0.719 ; y_cursor[8]                                                                                          ; addr_reg[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.964      ;
; 0.721 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.309      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.388 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.630      ;
; 0.586 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.592 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.594 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.836      ;
; 0.602 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.605 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.608 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.850      ;
; 0.608 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.850      ;
; 0.753 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.995      ;
; 0.870 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.116      ;
; 0.875 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.876 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.877 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.879 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.121      ;
; 0.881 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.127      ;
; 0.881 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.882 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.124      ;
; 0.886 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.892 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.904 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.970 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.216      ;
; 0.974 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.216      ;
; 0.975 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.975 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.976 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.980 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.226      ;
; 0.981 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.227      ;
; 0.981 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.227      ;
; 0.985 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.988 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.230      ;
; 0.991 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.237      ;
; 0.991 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.992 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.238      ;
; 0.996 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.238      ;
; 0.997 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.999 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.241      ;
; 1.002 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.003 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.014 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.256      ;
; 1.041 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.283      ;
; 1.051 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.293      ;
; 1.052 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.294      ;
; 1.080 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.326      ;
; 1.081 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.327      ;
; 1.085 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.327      ;
; 1.086 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.086 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.086 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.090 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.336      ;
; 1.091 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.337      ;
; 1.091 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.337      ;
; 1.091 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.337      ;
; 1.092 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.075      ; 1.338      ;
; 1.096 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.097 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.973 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.492     ; 1.714      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.772 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.518     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.483     ; 1.487      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.489     ; 1.481      ;
; -3.737 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.489     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.704 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.456     ; 1.481      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
; -3.574 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -2.464     ; 1.343      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 2.902 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.919     ; 1.220      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.056 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.910     ; 1.383      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.083 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.938     ; 1.382      ;
; 3.091 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.383      ;
; 3.091 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.945     ; 1.383      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.975     ; 1.382      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
; 3.279 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.948     ; 1.568      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.689  ; 9.875        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.690  ; 9.876        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.799  ; 9.799        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.834  ; 9.834        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.838  ; 9.838        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.843  ; 9.843        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.904  ; 10.122       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.905  ; 10.123       ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.156 ; 10.156       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.163 ; 10.163       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.166 ; 10.166       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.200 ; 10.200       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[5]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6]                                                                         ;
; 19.535 ; 19.753       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7]                                                                         ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[0]                                                                         ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]                                                                         ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]                                                                              ;
; 19.537 ; 19.755       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[0]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[0]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]                                                                            ;
; 19.538 ; 19.756       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]                                                                            ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[5]                                                                         ;
; 19.539 ; 19.757       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC                                                                            ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]                                                                              ;
; 19.544 ; 19.762       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]                                                                              ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]                                                                            ;
; 19.545 ; 19.763       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]                                                                            ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5]     ;
; 19.553 ; 19.771       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3] ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; we                                                                                                       ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0]     ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0] ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1] ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4] ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5] ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[0]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[10]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[11]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[12]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[13]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[14]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[15]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[16]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[17]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[18]                                                                                             ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[1]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[5]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[6]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[7]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[8]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[9]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2] ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[0]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[1]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[2]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[3]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[4]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[5]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[6]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[7]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[8]                                                                                              ;
; 19.557 ; 19.775       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cursor[9]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[2]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[3]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; addr_reg[4]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.compute_pixel                                                                                      ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.done                                                                                               ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel                                                                                         ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel1                                                                                        ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; state.draw_pixel2                                                                                        ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[0]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[1]                                                                                              ;
; 19.558 ; 19.776       ; 0.218          ; High Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cursor[2]                                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 7.121 ; 7.613 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 7.121 ; 7.613 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 6.670 ; 6.938 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -3.880 ; -4.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -3.880 ; -4.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.206 ; -4.548 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 9.861  ; 9.571  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 9.861  ; 9.571  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.032  ; 8.632  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 8.430  ; 8.162  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.366  ; 7.060  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 10.316 ; 9.928  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 9.941  ; 9.700  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 10.316 ; 9.864  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.132  ; 7.905  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 10.261 ; 9.928  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.639  ; 5.518  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 9.576  ; 9.324  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 9.576  ; 9.324  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 8.707  ; 8.491  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 8.294  ; 8.157  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.281  ; 8.128  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.491  ; 5.301  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.326 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.478 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.241  ; 5.017  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 6.845  ; 6.646  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 6.608  ; 6.251  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 5.241  ; 5.017  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 6.553  ; 6.288  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 4.950  ; 4.766  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 6.920  ; 6.768  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 6.917  ; 6.533  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 4.950  ; 4.766  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 7.402  ; 7.140  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 5.008  ; 4.888  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.097  ; 4.983  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 6.570  ; 6.406  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 5.504  ; 5.329  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 5.865  ; 5.713  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 5.097  ; 4.983  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 4.868  ; 4.682  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.826 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.976 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 15.779 ; 0.000         ;
; CLOCK_50                                       ; 18.066 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.152 ; 0.000         ;
; CLOCK_50                                       ; 0.189 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; -2.332 ; -110.494      ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                   ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; p1|altpll_component|auto_generated|pll1|clk[0] ; 1.760 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; 9.266  ; 0.000         ;
; CLOCK2_50                                      ; 16.000 ; 0.000         ;
; CLOCK3_50                                      ; 16.000 ; 0.000         ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.589 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node     ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 15.779 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a193~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.135     ; 3.914      ;
; 15.822 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a75~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.105     ; 3.901      ;
; 15.840 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a150~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 3.840      ;
; 15.861 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a219~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.169     ; 3.798      ;
; 15.938 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a152~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.159     ; 3.731      ;
; 15.952 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a242~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.107     ; 3.769      ;
; 15.953 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.186     ; 3.689      ;
; 16.010 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a76~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 3.704      ;
; 16.052 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.742      ;
; 16.093 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.158     ; 3.577      ;
; 16.114 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a54~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.099     ; 3.615      ;
; 16.127 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a45~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.141     ; 3.560      ;
; 16.141 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a46~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 3.531      ;
; 16.144 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a197~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.121     ; 3.563      ;
; 16.151 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a30~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.128     ; 3.549      ;
; 16.163 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a32~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.148     ; 3.517      ;
; 16.169 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a269~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 3.506      ;
; 16.180 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a53~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.177     ; 3.471      ;
; 16.195 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a14~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.115     ; 3.518      ;
; 16.215 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a23~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 3.486      ;
; 16.218 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a208~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.101     ; 3.509      ;
; 16.242 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a1~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.164     ; 3.422      ;
; 16.261 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a31~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 3.427      ;
; 16.266 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a144~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 3.408      ;
; 16.288 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.170     ; 3.370      ;
; 16.293 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a110~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 3.421      ;
; 16.297 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~PORTBDATAOUT0   ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.170     ; 3.361      ;
; 16.328 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a199~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.141     ; 3.359      ;
; 16.328 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a73~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.103     ; 3.397      ;
; 16.336 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.033     ; 3.459      ;
; 16.352 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.162     ; 3.314      ;
; 16.362 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.178     ; 3.288      ;
; 16.365 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a243~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.142     ; 3.321      ;
; 16.387 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a158~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.275      ;
; 16.392 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a17~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.134     ; 3.302      ;
; 16.410 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a131~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.121     ; 3.297      ;
; 16.410 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.384      ;
; 16.448 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a177~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.164     ; 3.216      ;
; 16.451 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a84~PORTBDATAOUT0  ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 3.227      ;
; 16.459 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a79~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.120     ; 3.249      ;
; 16.475 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a97~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.128     ; 3.225      ;
; 16.489 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]         ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.035     ; 3.304      ;
; 16.497 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a275~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.103     ; 3.228      ;
; 16.500 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.152     ; 3.176      ;
; 16.500 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a194~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.159     ; 3.169      ;
; 16.510 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 3.162      ;
; 16.533 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a160~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.092     ; 3.203      ;
; 16.539 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a56~PORTBDATAOUT0  ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.162     ; 3.127      ;
; 16.541 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a70~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 3.137      ;
; 16.547 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a39~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.139     ; 3.142      ;
; 16.561 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a176~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.166     ; 3.101      ;
; 16.571 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a185~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.171     ; 3.086      ;
; 16.576 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a161~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.108     ; 3.144      ;
; 16.580 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a147~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.100     ; 3.148      ;
; 16.580 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a196~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.178     ; 3.070      ;
; 16.580 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a38~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 3.098      ;
; 16.591 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a213~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 3.114      ;
; 16.598 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a95~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.132     ; 3.098      ;
; 16.604 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a57~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.123     ; 3.101      ;
; 16.614 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.180      ;
; 16.614 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a282~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 3.051      ;
; 16.621 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a34~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.119     ; 3.088      ;
; 16.623 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a204~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.092     ; 3.113      ;
; 16.623 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a103~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.127     ; 3.078      ;
; 16.623 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a157~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.135     ; 3.070      ;
; 16.631 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a236~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.140     ; 3.057      ;
; 16.631 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a149~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.106     ; 3.091      ;
; 16.635 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.034     ; 3.159      ;
; 16.635 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a63~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.089     ; 3.104      ;
; 16.637 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a239~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 3.081      ;
; 16.638 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a105~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.114     ; 3.076      ;
; 16.642 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a35~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.174     ; 3.012      ;
; 16.650 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a47~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.175     ; 3.003      ;
; 16.654 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a254~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.144     ; 3.030      ;
; 16.658 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]         ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.033     ; 3.137      ;
; 16.658 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a9~PORTBDATAOUT0   ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 3.044      ;
; 16.659 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a256~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.178     ; 2.991      ;
; 16.664 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a214~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.129     ; 3.035      ;
; 16.667 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a98~PORTBDATAOUT0  ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.090     ; 3.071      ;
; 16.691 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a123~PORTBDATAOUT0 ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.150     ; 2.987      ;
; 16.696 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a244~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.180     ; 2.952      ;
; 16.699 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a170~PORTBDATAOUT0 ; disp_bit[2] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.173     ; 2.956      ;
; 16.701 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a13~PORTBDATAOUT0  ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.110     ; 3.017      ;
; 16.703 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a198~PORTBDATAOUT0 ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.154     ; 2.971      ;
; 16.705 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.169     ; 2.954      ;
; 16.707 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a245~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.131     ; 2.990      ;
; 16.711 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a25~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.163     ; 2.954      ;
; 16.727 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a81~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.174     ; 2.927      ;
; 16.730 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a255~PORTBDATAOUT0 ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.126     ; 2.972      ;
; 16.732 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a41~PORTBDATAOUT0  ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.156     ; 2.940      ;
; 16.733 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a133~PORTBDATAOUT0 ; disp_bit[5] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.135     ; 2.960      ;
; 16.738 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.124     ; 2.966      ;
; 16.740 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a15~PORTBDATAOUT0  ; disp_bit[7] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.116     ; 2.972      ;
; 16.746 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a273~PORTBDATAOUT0 ; disp_bit[1] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.133     ; 2.949      ;
; 16.747 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a252~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.138     ; 2.943      ;
; 16.749 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a284~PORTBDATAOUT0 ; disp_bit[4] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.153     ; 2.926      ;
; 16.750 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a94~PORTBDATAOUT0  ; disp_bit[6] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.155     ; 2.923      ;
; 16.751 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a128~PORTBDATAOUT0 ; disp_bit[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.099     ; 2.978      ;
; 16.757 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a3~PORTBDATAOUT0   ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.161     ; 2.910      ;
; 16.762 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a19~PORTBDATAOUT0  ; disp_bit[3] ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 19.841       ; -0.129     ; 2.937      ;
+--------+------------------------------------------------------------------------------------------------------------------+-------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.066 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.879      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.069 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.876      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.131 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.814      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.784      ;
; 18.200 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.743      ;
; 18.203 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.740      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.204 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.741      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.213 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.736      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.230 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.715      ;
; 18.265 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.678      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.270 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.675      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.275 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.042     ; 1.670      ;
; 18.295 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|oRESET   ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.044     ; 1.648      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
; 18.296 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.038     ; 1.653      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.152 ; addr_reg[7]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.480      ;
; 0.157 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.485      ;
; 0.159 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.487      ;
; 0.162 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.490      ;
; 0.163 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.167 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.495      ;
; 0.168 ; addr_reg[10]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.496      ;
; 0.172 ; addr_reg[12]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.500      ;
; 0.173 ; VGA_Controller:u1|oVGA_H_SYNC                                                                        ; VGA_Controller:u1|oVGA_H_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; VGA_Controller:u1|oVGA_V_SYNC                                                                        ; VGA_Controller:u1|oVGA_V_SYNC                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a287~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.502      ;
; 0.182 ; state.done                                                                                           ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.195 ; VGA_Controller:u1|V_Cont[9]                                                                          ; VGA_Controller:u1|V_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.328      ;
; 0.201 ; state.draw_pixel2                                                                                    ; state.done                                                                                                            ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.326      ;
; 0.205 ; x_cursor[9]                                                                                          ; x_cursor[9]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; state.draw_pixel2                                                                                    ; state.compute_pixel                                                                                                   ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.330      ;
; 0.211 ; x_cursor[9]                                                                                          ; addr_reg[18]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.336      ;
; 0.239 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|oCoord_Y[8]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.390      ;
; 0.254 ; state.compute_pixel                                                                                  ; state.draw_pixel                                                                                                      ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.379      ;
; 0.256 ; state.draw_pixel                                                                                     ; state.draw_pixel1                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.381      ;
; 0.260 ; state.draw_pixel1                                                                                    ; state.draw_pixel2                                                                                                     ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.385      ;
; 0.262 ; y_cursor[4]                                                                                          ; addr_reg[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.388      ;
; 0.264 ; y_cursor[8]                                                                                          ; y_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.390      ;
; 0.278 ; x_cursor[6]                                                                                          ; addr_reg[15]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; x_cursor[4]                                                                                          ; addr_reg[13]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.405      ;
; 0.280 ; y_cursor[6]                                                                                          ; addr_reg[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.406      ;
; 0.288 ; x_cursor[7]                                                                                          ; addr_reg[16]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.414      ;
; 0.291 ; VGA_Controller:u1|H_Cont[1]                                                                          ; VGA_Controller:u1|H_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; VGA_Controller:u1|H_Cont[3]                                                                          ; VGA_Controller:u1|H_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; VGA_Controller:u1|H_Cont[2]                                                                          ; VGA_Controller:u1|H_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; VGA_Controller:u1|H_Cont[4]                                                                          ; VGA_Controller:u1|H_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.427      ;
; 0.295 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.625      ;
; 0.296 ; VGA_Controller:u1|H_Cont[9]                                                                          ; VGA_Controller:u1|H_Cont[9]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.622      ;
; 0.297 ; VGA_Controller:u1|H_Cont[7]                                                                          ; VGA_Controller:u1|H_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.431      ;
; 0.298 ; VGA_Controller:u1|V_Cont[5]                                                                          ; VGA_Controller:u1|V_Cont[5]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.431      ;
; 0.298 ; VGA_Controller:u1|V_Cont[7]                                                                          ; VGA_Controller:u1|V_Cont[7]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.431      ;
; 0.298 ; VGA_Controller:u1|V_Cont[8]                                                                          ; VGA_Controller:u1|V_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.431      ;
; 0.298 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|V_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.431      ;
; 0.299 ; VGA_Controller:u1|H_Cont[8]                                                                          ; VGA_Controller:u1|H_Cont[8]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.433      ;
; 0.300 ; VGA_Controller:u1|V_Cont[3]                                                                          ; VGA_Controller:u1|V_Cont[3]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.433      ;
; 0.302 ; y_cursor[3]                                                                                          ; y_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; VGA_Controller:u1|V_Cont[2]                                                                          ; VGA_Controller:u1|V_Cont[2]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.436      ;
; 0.303 ; VGA_Controller:u1|V_Cont[1]                                                                          ; VGA_Controller:u1|V_Cont[1]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.436      ;
; 0.303 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|V_Cont[4]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.436      ;
; 0.303 ; y_cursor[4]                                                                                          ; y_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.429      ;
; 0.303 ; y_cursor[7]                                                                                          ; y_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; y_cursor[6]                                                                                          ; y_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.634      ;
; 0.305 ; x_cursor[1]                                                                                          ; x_cursor[1]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; y_cursor[3]                                                                                          ; addr_reg[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; x_cursor[4]                                                                                          ; x_cursor[4]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; x_cursor[6]                                                                                          ; x_cursor[6]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; x_cursor[5]                                                                                          ; x_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.306 ; x_cursor[3]                                                                                          ; x_cursor[3]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.431      ;
; 0.307 ; x_cursor[2]                                                                                          ; x_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.432      ;
; 0.308 ; y_cursor[5]                                                                                          ; y_cursor[5]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.642      ;
; 0.310 ; VGA_Controller:u1|H_Cont[6]                                                                          ; VGA_Controller:u1|H_Cont[6]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 0.444      ;
; 0.310 ; y_cursor[2]                                                                                          ; y_cursor[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.310 ; x_cursor[8]                                                                                          ; x_cursor[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.435      ;
; 0.310 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.636      ;
; 0.311 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|V_Cont[0]                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.444      ;
; 0.311 ; y_cursor[0]                                                                                          ; y_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.647      ;
; 0.312 ; y_cursor[2]                                                                                          ; addr_reg[2]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.438      ;
; 0.314 ; x_cursor[0]                                                                                          ; x_cursor[0]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.439      ;
; 0.314 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.644      ;
; 0.315 ; x_cursor[8]                                                                                          ; addr_reg[17]                                                                                                          ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.440      ;
; 0.315 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.649      ;
; 0.315 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.645      ;
; 0.317 ; x_cursor[7]                                                                                          ; x_cursor[7]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.442      ;
; 0.317 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.650      ;
; 0.318 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.644      ;
; 0.318 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.644      ;
; 0.318 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.640      ;
; 0.318 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.654      ;
; 0.320 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.642      ;
; 0.321 ; addr_reg[0]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.654      ;
; 0.325 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.659      ;
; 0.328 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.664      ;
; 0.329 ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3] ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]              ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.455      ;
; 0.330 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.652      ;
; 0.331 ; addr_reg[11]                                                                                         ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.665      ;
; 0.331 ; addr_reg[2]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.664      ;
; 0.332 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a258~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.665      ;
; 0.333 ; addr_reg[4]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a283~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.663      ;
; 0.335 ; addr_reg[8]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.214      ; 0.653      ;
; 0.336 ; addr_reg[1]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a181~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.658      ;
; 0.337 ; addr_reg[9]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.671      ;
; 0.338 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a272~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.210      ; 0.652      ;
; 0.338 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.672      ;
; 0.338 ; addr_reg[6]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.214      ; 0.656      ;
; 0.339 ; addr_reg[5]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a28~porta_address_reg0  ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.665      ;
; 0.341 ; VGA_Controller:u1|V_Cont[4]                                                                          ; VGA_Controller:u1|oCoord_Y[4]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.492      ;
; 0.342 ; y_cursor[8]                                                                                          ; addr_reg[8]                                                                                                           ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.468      ;
; 0.343 ; VGA_Controller:u1|V_Cont[6]                                                                          ; VGA_Controller:u1|oCoord_Y[6]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.494      ;
; 0.344 ; VGA_Controller:u1|H_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_X[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.483      ;
; 0.344 ; addr_reg[3]                                                                                          ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.214      ; 0.662      ;
; 0.345 ; VGA_Controller:u1|V_Cont[0]                                                                          ; VGA_Controller:u1|oCoord_Y[0]                                                                                         ; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.496      ;
+-------+------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                           ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.189 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.192 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.318      ;
; 0.292 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.293 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.299 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.488      ;
; 0.441 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.441 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.446 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.575      ;
; 0.448 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.578      ;
; 0.451 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.461 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.500 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.629      ;
; 0.503 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.632      ;
; 0.504 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.629      ;
; 0.504 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.641      ;
; 0.513 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.642      ;
; 0.514 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.644      ;
; 0.516 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.645      ;
; 0.517 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.520 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.521 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.527 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.564 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.689      ;
; 0.566 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.695      ;
; 0.568 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.697      ;
; 0.569 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.698      ;
; 0.570 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.696      ;
; 0.571 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.700      ;
; 0.571 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.572 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
; 0.573 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.699      ;
; 0.574 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.575 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.577 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.707      ;
; 0.579 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.708      ;
; 0.580 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.332 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.615     ; 0.938      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.221 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.623     ; 0.819      ;
; -2.212 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.612     ; 0.821      ;
; -2.212 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.612     ; 0.821      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.205 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.607     ; 0.819      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.198 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.598     ; 0.821      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
; -2.123 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; 0.284        ; -1.603     ; 0.741      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                            ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[0] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.760 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.275     ; 0.635      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.823 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.270     ; 0.703      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.837 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.280     ; 0.707      ;
; 1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.703      ;
; 1.838 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.285     ; 0.703      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[5] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.853 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.296     ; 0.707      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
; 1.950 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|auto_generated|pll1|clk[0] ; -0.034       ; -1.288     ; 0.812      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; 9.266  ; 9.450        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.400  ; 9.400        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 9.445  ; 9.445        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 9.446  ; 9.446        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 9.451  ; 9.451        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 9.461  ; 9.461        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                         ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]                                   ;
; 10.332 ; 10.548       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET                                    ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]                                  ;
; 10.333 ; 10.549       ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]                                  ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                           ;
; 10.538 ; 10.538       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                             ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk                                          ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk                                           ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk                                           ;
; 10.554 ; 10.554       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk                                            ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.599 ; 10.599       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; p1|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK2_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK2_50 ; Rise       ; CLOCK2_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+-----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK3_50'                                   ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; CLOCK3_50 ; Rise       ; CLOCK3_50 ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'p1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 19.589 ; 19.819       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a87~porta_address_reg0  ;
; 19.589 ; 19.819       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a87~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a118~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a119~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a120~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a122~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a125~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a127~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a132~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a134~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a158~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a158~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a169~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a169~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a175~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a192~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a198~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a198~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a216~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a216~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a218~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a230~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a230~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a259~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a259~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a262~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a263~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a263~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a265~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a267~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a267~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a274~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a27~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a298~porta_address_reg0 ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a298~porta_we_reg       ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a29~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a29~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a42~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a42~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a65~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a67~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a71~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a71~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a77~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a78~porta_we_reg        ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~porta_address_reg0   ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a7~porta_we_reg         ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~porta_address_reg0  ;
; 19.590 ; 19.820       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a82~porta_we_reg        ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~porta_address_reg0   ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a0~porta_we_reg         ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a113~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a115~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a115~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a116~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a121~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a124~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a129~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a136~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a137~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a137~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a138~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a139~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a140~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a141~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a143~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a145~porta_we_reg       ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a152~porta_address_reg0 ;
; 19.591 ; 19.821       ; 0.230          ; Low Pulse Width ; p1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ram_block1a152~porta_we_reg       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 4.082 ; 4.933 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 4.082 ; 4.933 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 3.748 ; 4.696 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.321 ; -3.165 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.321 ; -3.165 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.467 ; -3.338 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 5.283  ; 5.541  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 5.283  ; 5.541  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 4.782  ; 4.938  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 4.513  ; 4.647  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.930  ; 4.142  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 5.480  ; 5.758  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 5.344  ; 5.618  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 5.473  ; 5.710  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 4.339  ; 4.462  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 5.480  ; 5.758  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 3.094  ; 3.222  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 5.137  ; 5.379  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 5.137  ; 5.379  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 4.664  ; 4.843  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 4.463  ; 4.621  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 4.447  ; 4.605  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 3.022  ; 3.109  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.412 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.438 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.861  ; 2.952  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.695  ; 3.949  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 3.496  ; 3.681  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.861  ; 2.952  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.496  ; 3.686  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 2.691  ; 2.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 3.752  ; 4.020  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 3.716  ; 3.896  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 2.691  ; 2.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 3.972  ; 4.254  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.735  ; 2.856  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 2.797  ; 2.911  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.553  ; 3.791  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 3.003  ; 3.136  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.155  ; 3.340  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 2.797  ; 2.911  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 2.668  ; 2.750  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.698 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 12.201 ; 0.152 ; -4.504   ; 1.760   ; 9.266               ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 16.000              ;
;  CLOCK_50                                       ; 16.025 ; 0.189 ; N/A      ; N/A     ; 9.266               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 12.201 ; 0.152 ; -4.504   ; 1.760   ; 19.535              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; -213.886 ; 0.0     ; 0.0                 ;
;  CLOCK2_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK3_50                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                       ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; -213.886 ; 0.000   ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; 8.013 ; 8.615 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 8.013 ; 8.615 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 7.447 ; 7.944 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]    ; CLOCK_50   ; -2.321 ; -3.165 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -2.321 ; -3.165 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -2.467 ; -3.338 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 10.588 ; 10.510 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 10.588 ; 10.510 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 9.682  ; 9.479  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 9.094  ; 8.945  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 7.895  ; 7.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 11.045 ; 10.903 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 10.672 ; 10.650 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 11.045 ; 10.850 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 8.752  ; 8.669  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 11.015 ; 10.903 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 6.065  ; 6.039  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 10.285 ; 10.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 10.285 ; 10.234 ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 9.373  ; 9.318  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 8.936  ; 8.932  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 8.930  ; 8.915  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 5.904  ; 5.801  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -7.143 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -7.290 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; VGA_B[*]    ; CLOCK_50   ; 2.861  ; 2.952  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]   ; CLOCK_50   ; 3.695  ; 3.949  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[6]   ; CLOCK_50   ; 3.496  ; 3.681  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[7]   ; CLOCK_50   ; 2.861  ; 2.952  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_BLANK_N ; CLOCK_50   ; 3.496  ; 3.686  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]    ; CLOCK_50   ; 2.691  ; 2.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]   ; CLOCK_50   ; 3.752  ; 4.020  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]   ; CLOCK_50   ; 3.716  ; 3.896  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[6]   ; CLOCK_50   ; 2.691  ; 2.770  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[7]   ; CLOCK_50   ; 3.972  ; 4.254  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_50   ; 2.735  ; 2.856  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]    ; CLOCK_50   ; 2.797  ; 2.911  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]   ; CLOCK_50   ; 3.553  ; 3.791  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]   ; CLOCK_50   ; 3.003  ; 3.136  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[6]   ; CLOCK_50   ; 3.155  ; 3.340  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[7]   ; CLOCK_50   ; 2.797  ; 2.911  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_50   ; 2.668  ; 2.750  ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_CLK     ; CLOCK_50   ; -8.698 ;        ; Rise       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_CLK     ; CLOCK_50   ;        ; -8.726 ; Fall       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_CTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; UART_RTS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 21330    ; 8        ; 920      ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|auto_generated|pll1|clk[0] ; p1|altpll_component|auto_generated|pll1|clk[0] ; 21330    ; 8        ; 920      ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|auto_generated|pll1|clk[0] ; 50       ; 0        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 88    ; 88   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 181   ; 181  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Mar 24 05:23:56 2015
Info: Command: quartus_sta juliaset -c juliaset
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Reading SDC File: 'juliaset.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[1]} {p1|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 12.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.201         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    16.025         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.361
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.361         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.408         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -4.504
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.504      -213.886 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 3.316
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.316         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.682
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.682         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.546         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 12.807
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    12.807         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    16.381         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.337
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.337         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.366         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -3.973
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.973      -186.971 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 2.902
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.902         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.689
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.689         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.535         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {p1|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Worst-case setup slack is 15.779
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    15.779         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:    18.066         0.000 CLOCK_50 
Info: Worst-case hold slack is 0.152
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.152         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.189         0.000 CLOCK_50 
Critical Warning: Timing requirements not met
Info: Worst-case recovery slack is -2.332
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.332      -110.494 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case removal slack is 1.760
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.760         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case minimum pulse width slack is 9.266
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.266         0.000 CLOCK_50 
    Info:    16.000         0.000 CLOCK2_50 
    Info:    16.000         0.000 CLOCK3_50 
    Info:    19.589         0.000 p1|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 466 megabytes
    Info: Processing ended: Tue Mar 24 05:24:04 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


