CLKMGR_BYPASS,VAR_0
MAINPLL_BYPASS,VAR_1
SOCFPGA_PLL_DIVF_MASK,VAR_2
SOCFPGA_PLL_DIVF_SHIFT,VAR_3
SOCFPGA_PLL_DIVQ_MASK,VAR_4
SOCFPGA_PLL_DIVQ_SHIFT,VAR_5
clk_mgr_base_addr,VAR_6
do_div,FUNC_0
readl,FUNC_1
to_socfpga_clk,FUNC_2
clk_pll_recalc_rate,FUNC_3
hwclk,VAR_7
parent_rate,VAR_8
socfpgaclk,VAR_9
divf,VAR_10
divq,VAR_11
reg,VAR_12
vco_freq,VAR_13
bypass,VAR_14
