
Microcontroller-Project.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000b44  2**0
                  ALLOC, LOAD, DATA
  1 .text         000000ce  00000000  00000000  000000b4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000e  00800100  00800100  00000b44  2**0
                  ALLOC
  3 .comment      0000002f  00000000  00000000  00000b44  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000040  00000000  00000000  00000b73  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000b69  00000000  00000000  00000bb3  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000006f9  00000000  00000000  0000171c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000468  00000000  00000000  00001e15  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000128  00000000  00000000  00002280  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000208  00000000  00000000  000023a8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000431  00000000  00000000  000025b0  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000060  00000000  00000000  000029e1  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000004  00000a7a  00000a7a  00000b2e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00002a44  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.main    000000d6  000005d8  000005d8  0000068c  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.__vector_1 00000018  000009f4  000009f4  00000aa8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .text.__vector_2 0000001e  000009d6  000009d6  00000a8a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 17 .text.__vector_14 00000282  000000ce  000000ce  00000182  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.__vector_21 000001aa  00000350  00000350  00000404  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .data.d7seg_map 00000012  0080010e  00000a7e  00000b32  2**0
                  CONTENTS, ALLOC, LOAD, DATA
 20 .bss.ADC_Counter 00000002  00800124  00800124  00000b44  2**0
                  ALLOC
 21 .bss.rdy      00000001  00800126  00800126  00000b44  2**0
                  ALLOC
 22 .bss.d7seg_mux 00000001  00800127  00800127  00000b44  2**0
                  ALLOC
 23 .bss.d7seg_val 00000004  00800120  00800120  00000b44  2**0
                  ALLOC
 24 .bss.tempmode 00000001  00800128  00800128  00000b44  2**0
                  ALLOC
 25 .text.avrlibc.fplib 0000000e  00000a0c  00000a0c  00000ac0  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 26 .text.avrlibc.fplib 000000ce  00000782  00000782  00000836  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 27 .text.avrlibc.fplib 0000000a  00000a50  00000a50  00000b04  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 28 .text.avrlibc.fplib 00000008  00000a64  00000a64  00000b18  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 29 .text.avrlibc.fplib 000000de  000004fa  000004fa  000005ae  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 30 .text.avrlibc.fplib 0000005e  000008ca  000008ca  0000097e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 31 .text.avrlibc.fplib 0000007a  00000850  00000850  00000904  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 32 .text.avrlibc.fplib 00000048  00000928  00000928  000009dc  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 33 .text.avrlibc.fplib 0000000c  00000a44  00000a44  00000af8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 34 .text.avrlibc.fplib 00000006  00000a74  00000a74  00000b28  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 35 .text.avrlibc.fplib 0000000e  00000a1a  00000a1a  00000ace  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 36 .text.avrlibc.fplib 0000000e  00000a28  00000a28  00000adc  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 37 .text.avrlibc.fplib 00000022  000009b4  000009b4  00000a68  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 38 .text.avrlibc.fplib 00000044  00000970  00000970  00000a24  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 39 .text.avrlibc.fplib 0000000e  00000a36  00000a36  00000aea  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 40 .text.avrlibc.fplib 0000000a  00000a5a  00000a5a  00000b0e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 41 .text.avrlibc.fplib 00000008  00000a6c  00000a6c  00000b20  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 42 .text.avrlibc.fplib 000000d4  000006ae  000006ae  00000762  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3d 00 	jmp	0x7a	; 0x7a <__ctors_end>
   4:	0c 94 fa 04 	jmp	0x9f4	; 0x9f4 <__vector_1>
   8:	0c 94 eb 04 	jmp	0x9d6	; 0x9d6 <__vector_2>
   c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  10:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  14:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  18:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  1c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  20:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  24:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  28:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  2c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  30:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  34:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  38:	0c 94 67 00 	jmp	0xce	; 0xce <_etext>
  3c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  40:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  44:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  48:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  4c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  50:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  54:	0c 94 a8 01 	jmp	0x350	; 0x350 <__vector_21>
  58:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  5c:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  60:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>
  64:	0c 94 3d 05 	jmp	0xa7a	; 0xa7a <__bad_interrupt>

00000068 <.dinit>:
  68:	01 00       	.word	0x0001	; ????
  6a:	01 0e       	add	r0, r17
  6c:	80 01       	movw	r16, r0
  6e:	0e 01       	movw	r0, r28
  70:	20 00       	.word	0x0020	; ????
  72:	0a 7e       	andi	r16, 0xEA	; 234
  74:	01 20       	and	r0, r1
  76:	01 29       	or	r16, r1
  78:	80 00       	.word	0x0080	; ????

0000007a <__ctors_end>:
  7a:	11 24       	eor	r1, r1
  7c:	1f be       	out	0x3f, r1	; 63
  7e:	cf ef       	ldi	r28, 0xFF	; 255
  80:	d8 e0       	ldi	r29, 0x08	; 8
  82:	de bf       	out	0x3e, r29	; 62
  84:	cd bf       	out	0x3d, r28	; 61

00000086 <__do_copy_data>:
  86:	e8 e6       	ldi	r30, 0x68	; 104
  88:	f0 e0       	ldi	r31, 0x00	; 0
  8a:	40 e0       	ldi	r20, 0x00	; 0
  8c:	17 c0       	rjmp	.+46     	; 0xbc <__do_clear_bss+0x8>
  8e:	b5 91       	lpm	r27, Z+
  90:	a5 91       	lpm	r26, Z+
  92:	35 91       	lpm	r19, Z+
  94:	25 91       	lpm	r18, Z+
  96:	05 91       	lpm	r16, Z+
  98:	07 fd       	sbrc	r16, 7
  9a:	0c c0       	rjmp	.+24     	; 0xb4 <__do_clear_bss>
  9c:	95 91       	lpm	r25, Z+
  9e:	85 91       	lpm	r24, Z+
  a0:	ef 01       	movw	r28, r30
  a2:	f9 2f       	mov	r31, r25
  a4:	e8 2f       	mov	r30, r24
  a6:	05 90       	lpm	r0, Z+
  a8:	0d 92       	st	X+, r0
  aa:	a2 17       	cp	r26, r18
  ac:	b3 07       	cpc	r27, r19
  ae:	d9 f7       	brne	.-10     	; 0xa6 <__do_copy_data+0x20>
  b0:	fe 01       	movw	r30, r28
  b2:	04 c0       	rjmp	.+8      	; 0xbc <__do_clear_bss+0x8>

000000b4 <__do_clear_bss>:
  b4:	1d 92       	st	X+, r1
  b6:	a2 17       	cp	r26, r18
  b8:	b3 07       	cpc	r27, r19
  ba:	e1 f7       	brne	.-8      	; 0xb4 <__do_clear_bss>
  bc:	e9 37       	cpi	r30, 0x79	; 121
  be:	f4 07       	cpc	r31, r20
  c0:	31 f7       	brne	.-52     	; 0x8e <__do_copy_data+0x8>
  c2:	0e 94 ec 02 	call	0x5d8	; 0x5d8 <main>
  c6:	0c 94 65 00 	jmp	0xca	; 0xca <_exit>

000000ca <_exit>:
  ca:	f8 94       	cli

000000cc <__stop_program>:
  cc:	ff cf       	rjmp	.-2      	; 0xcc <__stop_program>

Disassembly of section .text:

00000a7a <__bad_interrupt>:
 a7a:	0c 94 00 00 	jmp	0	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.main:

000005d8 <main>:

unsigned char d7seg_map[] = {0x3F, 0x06, 0x5B, 0x4F, 0x66, 0x6D, 0x7D, 0x07, 0x7F, 0x6F, 0x77, 0x7C, 0x39, 0x5E, 0x79, 0x71 , /*r*/0b01010000, /*y*/ 0b01101110};

int main(void)
{
	OSCCAL = 0xFF; // [HARDWARE] Calibration required by our ATMega328p internal RC oscillator
 5d8:	8f ef       	ldi	r24, 0xFF	; 255
 5da:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <__TEXT_REGION_LENGTH__+0x7f8066>
	DDRB = 0xFF; // 7-segment out pins
 5de:	84 b9       	out	0x04, r24	; 4
	DDRD = 0xF0; // 7-segment enable pins [D7 - D4]
 5e0:	80 ef       	ldi	r24, 0xF0	; 240
 5e2:	8a b9       	out	0x0a, r24	; 10
	
	// 7 segment time muliplexing timer
	
	TCCR0A |= 1 << WGM01; // CTC mode
 5e4:	84 b5       	in	r24, 0x24	; 36
 5e6:	82 60       	ori	r24, 0x02	; 2
 5e8:	84 bd       	out	0x24, r24	; 36
	
	TCCR0B |= 3; // Prescalar = 64
 5ea:	85 b5       	in	r24, 0x25	; 37
 5ec:	83 60       	ori	r24, 0x03	; 3
 5ee:	85 bd       	out	0x25, r24	; 37
	//OCR0A = 157; // 10.048 ms                                OCR0A = required delay*clk freq/prescalar
	OCR0A = 100;   // Reduced to 100 to overcome the inaccurate frequency provided by the internal RC oscillator
 5f0:	84 e6       	ldi	r24, 0x64	; 100
 5f2:	87 bd       	out	0x27, r24	; 39
	
	TIMSK0 |= 1 << OCIE0A; // Timer0 interrupt enable
 5f4:	ee e6       	ldi	r30, 0x6E	; 110
 5f6:	f0 e0       	ldi	r31, 0x00	; 0
 5f8:	80 81       	ld	r24, Z
 5fa:	82 60       	ori	r24, 0x02	; 2
 5fc:	80 83       	st	Z, r24
	sei(); // Global Interrupt enable
 5fe:	78 94       	sei
	
	// -------------------------------
	
	// ADC Registers
	
	ADMUX = 0x00; // ADC0
 600:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA |= (1 << ADEN) | (1 << ADATE) | (1 << ADIE); // ADC Enable, Auto Trigger Enable, Interrupt Enable
 604:	ea e7       	ldi	r30, 0x7A	; 122
 606:	f0 e0       	ldi	r31, 0x00	; 0
 608:	80 81       	ld	r24, Z
 60a:	88 6a       	ori	r24, 0xA8	; 168
 60c:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS2) ; // Prescalar = 16
 60e:	80 81       	ld	r24, Z
 610:	84 60       	ori	r24, 0x04	; 4
 612:	80 83       	st	Z, r24
	ADCSRB = 0x00; // free running
 614:	10 92 7b 00 	sts	0x007B, r1	; 0x80007b <__TEXT_REGION_LENGTH__+0x7f807b>
	
	// -------------------------------
	
	// External interrupts
	DDRD &= ~( (1<<2) | (1<<3) ); // D2 and D3 as input ports
 618:	8a b1       	in	r24, 0x0a	; 10
 61a:	83 7f       	andi	r24, 0xF3	; 243
 61c:	8a b9       	out	0x0a, r24	; 10
	PORTD |= ( (1<<2) | (1<<3) ); // pull-up
 61e:	8b b1       	in	r24, 0x0b	; 11
 620:	8c 60       	ori	r24, 0x0C	; 12
 622:	8b b9       	out	0x0b, r24	; 11
	EIMSK |= (1<<INT0) | (1<<INT1); // Enable both external interrupts
 624:	8d b3       	in	r24, 0x1d	; 29
 626:	83 60       	ori	r24, 0x03	; 3
 628:	8d bb       	out	0x1d, r24	; 29
	EICRA = 0b1010; // Trigger on falling edge on both interrupts
 62a:	8a e0       	ldi	r24, 0x0A	; 10
 62c:	80 93 69 00 	sts	0x0069, r24	; 0x800069 <__TEXT_REGION_LENGTH__+0x7f8069>
	
	#ifdef RDY
	
	// Init phase::  Quick indication that the Microcontroller is functioning properly
	char rdy_counter = 5;
 630:	65 e0       	ldi	r22, 0x05	; 5
	while(!rdy)
 632:	33 c0       	rjmp	.+102    	; 0x69a <main+0xc2>
	{
		if(!rdy_counter) // write rdy on the 7-segment
 634:	61 11       	cpse	r22, r1
 636:	18 c0       	rjmp	.+48     	; 0x668 <main+0x90>
		{
			d7seg_val = 0xfefe;
 638:	80 e0       	ldi	r24, 0x00	; 0
 63a:	9e ef       	ldi	r25, 0xFE	; 254
 63c:	ae e7       	ldi	r26, 0x7E	; 126
 63e:	b7 e4       	ldi	r27, 0x47	; 71
 640:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <d7seg_val>
 644:	90 93 21 01 	sts	0x0121, r25	; 0x800121 <d7seg_val+0x1>
 648:	a0 93 22 01 	sts	0x0122, r26	; 0x800122 <d7seg_val+0x2>
 64c:	b0 93 23 01 	sts	0x0123, r27	; 0x800123 <d7seg_val+0x3>
			rdy = 1;
 650:	81 e0       	ldi	r24, 0x01	; 1
 652:	80 93 26 01 	sts	0x0126, r24	; 0x800126 <rdy>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 656:	2f ed       	ldi	r18, 0xDF	; 223
 658:	83 e9       	ldi	r24, 0x93	; 147
 65a:	94 e0       	ldi	r25, 0x04	; 4
 65c:	21 50       	subi	r18, 0x01	; 1
 65e:	80 40       	sbci	r24, 0x00	; 0
 660:	90 40       	sbci	r25, 0x00	; 0
 662:	e1 f7       	brne	.-8      	; 0x65c <main+0x84>
 664:	00 c0       	rjmp	.+0      	; 0x666 <main+0x8e>
 666:	00 00       	nop
			_delay_ms(1500);
		}
		d7seg_val = rdy_counter--;
 668:	cf ef       	ldi	r28, 0xFF	; 255
 66a:	c6 0f       	add	r28, r22
 66c:	70 e0       	ldi	r23, 0x00	; 0
 66e:	80 e0       	ldi	r24, 0x00	; 0
 670:	90 e0       	ldi	r25, 0x00	; 0
 672:	0e 94 28 04 	call	0x850	; 0x850 <__floatunsisf>
 676:	60 93 20 01 	sts	0x0120, r22	; 0x800120 <d7seg_val>
 67a:	70 93 21 01 	sts	0x0121, r23	; 0x800121 <d7seg_val+0x1>
 67e:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <d7seg_val+0x2>
 682:	90 93 23 01 	sts	0x0123, r25	; 0x800123 <d7seg_val+0x3>
 686:	2f e3       	ldi	r18, 0x3F	; 63
 688:	8d e0       	ldi	r24, 0x0D	; 13
 68a:	93 e0       	ldi	r25, 0x03	; 3
 68c:	21 50       	subi	r18, 0x01	; 1
 68e:	80 40       	sbci	r24, 0x00	; 0
 690:	90 40       	sbci	r25, 0x00	; 0
 692:	e1 f7       	brne	.-8      	; 0x68c <main+0xb4>
 694:	00 c0       	rjmp	.+0      	; 0x696 <main+0xbe>
 696:	00 00       	nop
 698:	6c 2f       	mov	r22, r28
	
	#ifdef RDY
	
	// Init phase::  Quick indication that the Microcontroller is functioning properly
	char rdy_counter = 5;
	while(!rdy)
 69a:	80 91 26 01 	lds	r24, 0x0126	; 0x800126 <rdy>
 69e:	88 23       	and	r24, r24
 6a0:	49 f2       	breq	.-110    	; 0x634 <main+0x5c>
		_delay_ms(1000);
	}
	
	#endif
	
	ADCSRA |= 1 << ADSC; // Start ADC Conversion
 6a2:	ea e7       	ldi	r30, 0x7A	; 122
 6a4:	f0 e0       	ldi	r31, 0x00	; 0
 6a6:	80 81       	ld	r24, Z
 6a8:	80 64       	ori	r24, 0x40	; 64
 6aa:	80 83       	st	Z, r24
 6ac:	ff cf       	rjmp	.-2      	; 0x6ac <main+0xd4>

Disassembly of section .text.__vector_1:

000009f4 <__vector_1>:
		
    }
}

ISR(INT0_vect) // INT0 - Celsius mode
{
 9f4:	1f 92       	push	r1
 9f6:	0f 92       	push	r0
 9f8:	0f b6       	in	r0, 0x3f	; 63
 9fa:	0f 92       	push	r0
 9fc:	11 24       	eor	r1, r1
	tempmode = 0;
 9fe:	10 92 28 01 	sts	0x0128, r1	; 0x800128 <tempmode>
}
 a02:	0f 90       	pop	r0
 a04:	0f be       	out	0x3f, r0	; 63
 a06:	0f 90       	pop	r0
 a08:	1f 90       	pop	r1
 a0a:	18 95       	reti

Disassembly of section .text.__vector_2:

000009d6 <__vector_2>:

ISR(INT1_vect) // INT1 - Fahrenheit mode
{
 9d6:	1f 92       	push	r1
 9d8:	0f 92       	push	r0
 9da:	0f b6       	in	r0, 0x3f	; 63
 9dc:	0f 92       	push	r0
 9de:	11 24       	eor	r1, r1
 9e0:	8f 93       	push	r24
	tempmode = 1;
 9e2:	81 e0       	ldi	r24, 0x01	; 1
 9e4:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <tempmode>
}
 9e8:	8f 91       	pop	r24
 9ea:	0f 90       	pop	r0
 9ec:	0f be       	out	0x3f, r0	; 63
 9ee:	0f 90       	pop	r0
 9f0:	1f 90       	pop	r1
 9f2:	18 95       	reti

Disassembly of section .text.__vector_14:

000000ce <__vector_14>:

ISR(TIMER0_COMPA_vect) // 7-segment time multiplexer
{
  ce:	1f 92       	push	r1
  d0:	0f 92       	push	r0
  d2:	0f b6       	in	r0, 0x3f	; 63
  d4:	0f 92       	push	r0
  d6:	11 24       	eor	r1, r1
  d8:	cf 92       	push	r12
  da:	df 92       	push	r13
  dc:	ef 92       	push	r14
  de:	ff 92       	push	r15
  e0:	2f 93       	push	r18
  e2:	3f 93       	push	r19
  e4:	4f 93       	push	r20
  e6:	5f 93       	push	r21
  e8:	6f 93       	push	r22
  ea:	7f 93       	push	r23
  ec:	8f 93       	push	r24
  ee:	9f 93       	push	r25
  f0:	af 93       	push	r26
  f2:	bf 93       	push	r27
  f4:	cf 93       	push	r28
  f6:	ef 93       	push	r30
  f8:	ff 93       	push	r31
	unsigned char v = 0;
	if(d7seg_val >= 100)
  fa:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <d7seg_val>
  fe:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <d7seg_val+0x1>
 102:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <d7seg_val+0x2>
 106:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <d7seg_val+0x3>
 10a:	20 e0       	ldi	r18, 0x00	; 0
 10c:	30 e0       	ldi	r19, 0x00	; 0
 10e:	48 ec       	ldi	r20, 0xC8	; 200
 110:	52 e4       	ldi	r21, 0x42	; 66
 112:	0e 94 2d 05 	call	0xa5a	; 0xa5a <__gesf2>
 116:	88 23       	and	r24, r24
 118:	0c f4       	brge	.+2      	; 0x11c <__vector_14+0x4e>
 11a:	47 c0       	rjmp	.+142    	; 0x1aa <__vector_14+0xdc>
	{
		unsigned char x = (char)d7seg_val;
 11c:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <d7seg_val>
 120:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <d7seg_val+0x1>
 124:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <d7seg_val+0x2>
 128:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <d7seg_val+0x3>
 12c:	0e 94 65 04 	call	0x8ca	; 0x8ca <__fixunssfsi>
		switch(d7seg_mux)
 130:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 134:	81 30       	cpi	r24, 0x01	; 1
 136:	69 f0       	breq	.+26     	; 0x152 <__vector_14+0x84>
 138:	28 f0       	brcs	.+10     	; 0x144 <__vector_14+0x76>
 13a:	82 30       	cpi	r24, 0x02	; 2
 13c:	d9 f0       	breq	.+54     	; 0x174 <__vector_14+0xa6>
 13e:	83 30       	cpi	r24, 0x03	; 3
 140:	61 f1       	breq	.+88     	; 0x19a <__vector_14+0xcc>
 142:	85 c0       	rjmp	.+266    	; 0x24e <__vector_14+0x180>
		{
			case 0:
				//C or F
				if(tempmode)
 144:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <tempmode>
 148:	88 23       	and	r24, r24
 14a:	09 f4       	brne	.+2      	; 0x14e <__vector_14+0x80>
 14c:	82 c0       	rjmp	.+260    	; 0x252 <__vector_14+0x184>
					v = 0xF;
 14e:	cf e0       	ldi	r28, 0x0F	; 15
 150:	85 c0       	rjmp	.+266    	; 0x25c <__vector_14+0x18e>
				else
					v = 0xC;
				break;
			case 1:
				v = x%10;
 152:	ed ec       	ldi	r30, 0xCD	; 205
 154:	6e 9f       	mul	r22, r30
 156:	e1 2d       	mov	r30, r1
 158:	11 24       	eor	r1, r1
 15a:	ce 2f       	mov	r28, r30
 15c:	c6 95       	lsr	r28
 15e:	c6 95       	lsr	r28
 160:	c6 95       	lsr	r28
 162:	ec 2f       	mov	r30, r28
 164:	ee 0f       	add	r30, r30
 166:	8e 2f       	mov	r24, r30
 168:	88 0f       	add	r24, r24
 16a:	88 0f       	add	r24, r24
 16c:	e8 0f       	add	r30, r24
 16e:	c6 2f       	mov	r28, r22
 170:	ce 1b       	sub	r28, r30
				break;
 172:	74 c0       	rjmp	.+232    	; 0x25c <__vector_14+0x18e>
			case 2:
				v = (x%100)/10;
 174:	89 e2       	ldi	r24, 0x29	; 41
 176:	68 9f       	mul	r22, r24
 178:	81 2d       	mov	r24, r1
 17a:	11 24       	eor	r1, r1
 17c:	82 95       	swap	r24
 17e:	8f 70       	andi	r24, 0x0F	; 15
 180:	94 e6       	ldi	r25, 0x64	; 100
 182:	89 9f       	mul	r24, r25
 184:	60 19       	sub	r22, r0
 186:	11 24       	eor	r1, r1
 188:	ed ec       	ldi	r30, 0xCD	; 205
 18a:	6e 9f       	mul	r22, r30
 18c:	e1 2d       	mov	r30, r1
 18e:	11 24       	eor	r1, r1
 190:	ce 2f       	mov	r28, r30
 192:	c6 95       	lsr	r28
 194:	c6 95       	lsr	r28
 196:	c6 95       	lsr	r28
				break;
 198:	61 c0       	rjmp	.+194    	; 0x25c <__vector_14+0x18e>
			case 3:
				v = x/100;
 19a:	e9 e2       	ldi	r30, 0x29	; 41
 19c:	6e 9f       	mul	r22, r30
 19e:	e1 2d       	mov	r30, r1
 1a0:	11 24       	eor	r1, r1
 1a2:	ce 2f       	mov	r28, r30
 1a4:	c2 95       	swap	r28
 1a6:	cf 70       	andi	r28, 0x0F	; 15
				break;
 1a8:	59 c0       	rjmp	.+178    	; 0x25c <__vector_14+0x18e>
		}
	}
	else
	{
		unsigned char x = (char)d7seg_val;
 1aa:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <d7seg_val>
 1ae:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <d7seg_val+0x1>
 1b2:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <d7seg_val+0x2>
 1b6:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <d7seg_val+0x3>
 1ba:	0e 94 65 04 	call	0x8ca	; 0x8ca <__fixunssfsi>
		switch(d7seg_mux) // 7seg:  6  9  .4  C
 1be:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 1c2:	81 30       	cpi	r24, 0x01	; 1
 1c4:	69 f0       	breq	.+26     	; 0x1e0 <__vector_14+0x112>
 1c6:	28 f0       	brcs	.+10     	; 0x1d2 <__vector_14+0x104>
 1c8:	82 30       	cpi	r24, 0x02	; 2
 1ca:	39 f1       	breq	.+78     	; 0x21a <__vector_14+0x14c>
 1cc:	83 30       	cpi	r24, 0x03	; 3
 1ce:	b1 f1       	breq	.+108    	; 0x23c <__vector_14+0x16e>
 1d0:	42 c0       	rjmp	.+132    	; 0x256 <__vector_14+0x188>
		{// let x = 69.4 ,, 
			case 0:
			//C or F
			if(tempmode)
 1d2:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <tempmode>
 1d6:	88 23       	and	r24, r24
 1d8:	09 f4       	brne	.+2      	; 0x1dc <__vector_14+0x10e>
 1da:	3f c0       	rjmp	.+126    	; 0x25a <__vector_14+0x18c>
				v = 0xF;
 1dc:	cf e0       	ldi	r28, 0x0F	; 15
 1de:	3e c0       	rjmp	.+124    	; 0x25c <__vector_14+0x18e>
			else
				v = 0xC;
			break;
			case 1:
			v = (d7seg_val - x)*10;
 1e0:	c0 90 20 01 	lds	r12, 0x0120	; 0x800120 <d7seg_val>
 1e4:	d0 90 21 01 	lds	r13, 0x0121	; 0x800121 <d7seg_val+0x1>
 1e8:	e0 90 22 01 	lds	r14, 0x0122	; 0x800122 <d7seg_val+0x2>
 1ec:	f0 90 23 01 	lds	r15, 0x0123	; 0x800123 <d7seg_val+0x3>
 1f0:	70 e0       	ldi	r23, 0x00	; 0
 1f2:	80 e0       	ldi	r24, 0x00	; 0
 1f4:	90 e0       	ldi	r25, 0x00	; 0
 1f6:	0e 94 2a 04 	call	0x854	; 0x854 <__floatsisf>
 1fa:	9b 01       	movw	r18, r22
 1fc:	ac 01       	movw	r20, r24
 1fe:	c7 01       	movw	r24, r14
 200:	b6 01       	movw	r22, r12
 202:	0e 94 06 05 	call	0xa0c	; 0xa0c <__subsf3>
 206:	20 e0       	ldi	r18, 0x00	; 0
 208:	30 e0       	ldi	r19, 0x00	; 0
 20a:	40 e2       	ldi	r20, 0x20	; 32
 20c:	51 e4       	ldi	r21, 0x41	; 65
 20e:	0e 94 36 05 	call	0xa6c	; 0xa6c <__mulsf3>
 212:	0e 94 65 04 	call	0x8ca	; 0x8ca <__fixunssfsi>
 216:	c6 2f       	mov	r28, r22
			break;
 218:	21 c0       	rjmp	.+66     	; 0x25c <__vector_14+0x18e>
			case 2:
			v = (x%10);
 21a:	ed ec       	ldi	r30, 0xCD	; 205
 21c:	6e 9f       	mul	r22, r30
 21e:	e1 2d       	mov	r30, r1
 220:	11 24       	eor	r1, r1
 222:	ce 2f       	mov	r28, r30
 224:	c6 95       	lsr	r28
 226:	c6 95       	lsr	r28
 228:	c6 95       	lsr	r28
 22a:	ec 2f       	mov	r30, r28
 22c:	ee 0f       	add	r30, r30
 22e:	8e 2f       	mov	r24, r30
 230:	88 0f       	add	r24, r24
 232:	88 0f       	add	r24, r24
 234:	e8 0f       	add	r30, r24
 236:	c6 2f       	mov	r28, r22
 238:	ce 1b       	sub	r28, r30
			break;
 23a:	10 c0       	rjmp	.+32     	; 0x25c <__vector_14+0x18e>
			case 3:
			v = (x/10);
 23c:	ed ec       	ldi	r30, 0xCD	; 205
 23e:	6e 9f       	mul	r22, r30
 240:	e1 2d       	mov	r30, r1
 242:	11 24       	eor	r1, r1
 244:	ce 2f       	mov	r28, r30
 246:	c6 95       	lsr	r28
 248:	c6 95       	lsr	r28
 24a:	c6 95       	lsr	r28
			break;
 24c:	07 c0       	rjmp	.+14     	; 0x25c <__vector_14+0x18e>
	tempmode = 1;
}

ISR(TIMER0_COMPA_vect) // 7-segment time multiplexer
{
	unsigned char v = 0;
 24e:	c0 e0       	ldi	r28, 0x00	; 0
 250:	05 c0       	rjmp	.+10     	; 0x25c <__vector_14+0x18e>
			case 0:
				//C or F
				if(tempmode)
					v = 0xF;
				else
					v = 0xC;
 252:	cc e0       	ldi	r28, 0x0C	; 12
 254:	03 c0       	rjmp	.+6      	; 0x25c <__vector_14+0x18e>
	tempmode = 1;
}

ISR(TIMER0_COMPA_vect) // 7-segment time multiplexer
{
	unsigned char v = 0;
 256:	c0 e0       	ldi	r28, 0x00	; 0
 258:	01 c0       	rjmp	.+2      	; 0x25c <__vector_14+0x18e>
			case 0:
			//C or F
			if(tempmode)
				v = 0xF;
			else
				v = 0xC;
 25a:	cc e0       	ldi	r28, 0x0C	; 12
			v = (x/10);
			break;
		}
	}
	#ifdef RDY
	if(d7seg_val == 0xfefe) // rdy-process
 25c:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <d7seg_val>
 260:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <d7seg_val+0x1>
 264:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <d7seg_val+0x2>
 268:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <d7seg_val+0x3>
 26c:	20 e0       	ldi	r18, 0x00	; 0
 26e:	3e ef       	ldi	r19, 0xFE	; 254
 270:	4e e7       	ldi	r20, 0x7E	; 126
 272:	57 e4       	ldi	r21, 0x47	; 71
 274:	0e 94 28 05 	call	0xa50	; 0xa50 <__cmpsf2>
 278:	81 11       	cpse	r24, r1
 27a:	11 c0       	rjmp	.+34     	; 0x29e <__vector_14+0x1d0>
	{
		switch(d7seg_mux)
 27c:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 280:	81 30       	cpi	r24, 0x01	; 1
 282:	31 f0       	breq	.+12     	; 0x290 <__vector_14+0x1c2>
 284:	58 f0       	brcs	.+22     	; 0x29c <__vector_14+0x1ce>
 286:	82 30       	cpi	r24, 0x02	; 2
 288:	29 f0       	breq	.+10     	; 0x294 <__vector_14+0x1c6>
 28a:	83 30       	cpi	r24, 0x03	; 3
 28c:	29 f0       	breq	.+10     	; 0x298 <__vector_14+0x1ca>
 28e:	07 c0       	rjmp	.+14     	; 0x29e <__vector_14+0x1d0>
		{
			case 0:
			v = 0x11; // y
			break;
			case 1:
			v = 0xd; // d
 290:	cd e0       	ldi	r28, 0x0D	; 13
			break;
 292:	05 c0       	rjmp	.+10     	; 0x29e <__vector_14+0x1d0>
			case 2:
			v = 0x10; // r
 294:	c0 e1       	ldi	r28, 0x10	; 16
			break;
 296:	03 c0       	rjmp	.+6      	; 0x29e <__vector_14+0x1d0>
			case 3:
			v = 0;  // blank
 298:	c0 e0       	ldi	r28, 0x00	; 0
			break;
 29a:	01 c0       	rjmp	.+2      	; 0x29e <__vector_14+0x1d0>
	if(d7seg_val == 0xfefe) // rdy-process
	{
		switch(d7seg_mux)
		{
			case 0:
			v = 0x11; // y
 29c:	c1 e1       	ldi	r28, 0x11	; 17
			v = 0;  // blank
			break;
		}
	}
	#endif
	PORTD |= 0xF0; // Disable all 7-segments (common cathode)
 29e:	8b b1       	in	r24, 0x0b	; 11
 2a0:	80 6f       	ori	r24, 0xF0	; 240
 2a2:	8b b9       	out	0x0b, r24	; 11
	PORTD &= ~(1 << (4+d7seg_mux)); // Enable the specific common cathode
 2a4:	20 91 27 01 	lds	r18, 0x0127	; 0x800127 <d7seg_mux>
 2a8:	30 e0       	ldi	r19, 0x00	; 0
 2aa:	2c 5f       	subi	r18, 0xFC	; 252
 2ac:	3f 4f       	sbci	r19, 0xFF	; 255
 2ae:	81 e0       	ldi	r24, 0x01	; 1
 2b0:	90 e0       	ldi	r25, 0x00	; 0
 2b2:	02 c0       	rjmp	.+4      	; 0x2b8 <__vector_14+0x1ea>
 2b4:	88 0f       	add	r24, r24
 2b6:	99 1f       	adc	r25, r25
 2b8:	2a 95       	dec	r18
 2ba:	e2 f7       	brpl	.-8      	; 0x2b4 <__vector_14+0x1e6>
 2bc:	80 95       	com	r24
 2be:	90 95       	com	r25
 2c0:	9b b1       	in	r25, 0x0b	; 11
 2c2:	89 23       	and	r24, r25
 2c4:	8b b9       	out	0x0b, r24	; 11
	if(d7seg_mux==3 && v == 0) // If the most significant digit is zero, disable that 7-segment
 2c6:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 2ca:	83 30       	cpi	r24, 0x03	; 3
 2cc:	29 f4       	brne	.+10     	; 0x2d8 <__vector_14+0x20a>
 2ce:	c1 11       	cpse	r28, r1
 2d0:	03 c0       	rjmp	.+6      	; 0x2d8 <__vector_14+0x20a>
		PORTD |= 0xF0;         // 
 2d2:	8b b1       	in	r24, 0x0b	; 11
 2d4:	80 6f       	ori	r24, 0xF0	; 240
 2d6:	8b b9       	out	0x0b, r24	; 11
	PORTB = d7seg_map[v];
 2d8:	ec 2f       	mov	r30, r28
 2da:	f0 e0       	ldi	r31, 0x00	; 0
 2dc:	e2 5f       	subi	r30, 0xF2	; 242
 2de:	fe 4f       	sbci	r31, 0xFE	; 254
 2e0:	80 81       	ld	r24, Z
 2e2:	85 b9       	out	0x05, r24	; 5
	if(d7seg_val < 100 && d7seg_mux==2)	//
 2e4:	60 91 20 01 	lds	r22, 0x0120	; 0x800120 <d7seg_val>
 2e8:	70 91 21 01 	lds	r23, 0x0121	; 0x800121 <d7seg_val+0x1>
 2ec:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <d7seg_val+0x2>
 2f0:	90 91 23 01 	lds	r25, 0x0123	; 0x800123 <d7seg_val+0x3>
 2f4:	20 e0       	ldi	r18, 0x00	; 0
 2f6:	30 e0       	ldi	r19, 0x00	; 0
 2f8:	48 ec       	ldi	r20, 0xC8	; 200
 2fa:	52 e4       	ldi	r21, 0x42	; 66
 2fc:	0e 94 28 05 	call	0xa50	; 0xa50 <__cmpsf2>
 300:	88 23       	and	r24, r24
 302:	3c f4       	brge	.+14     	; 0x312 <__vector_14+0x244>
 304:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 308:	82 30       	cpi	r24, 0x02	; 2
 30a:	19 f4       	brne	.+6      	; 0x312 <__vector_14+0x244>
		PORTB += 0x80;					// decimal point [PORT B7] enabled if the temperature value is less than 100 degrees (C or F)
 30c:	85 b1       	in	r24, 0x05	; 5
 30e:	80 58       	subi	r24, 0x80	; 128
 310:	85 b9       	out	0x05, r24	; 5
	
	if((++d7seg_mux) == 4) // Recycle the mux
 312:	80 91 27 01 	lds	r24, 0x0127	; 0x800127 <d7seg_mux>
 316:	8f 5f       	subi	r24, 0xFF	; 255
 318:	80 93 27 01 	sts	0x0127, r24	; 0x800127 <d7seg_mux>
 31c:	84 30       	cpi	r24, 0x04	; 4
 31e:	11 f4       	brne	.+4      	; 0x324 <__vector_14+0x256>
		d7seg_mux = 0;     //
 320:	10 92 27 01 	sts	0x0127, r1	; 0x800127 <d7seg_mux>
}
 324:	ff 91       	pop	r31
 326:	ef 91       	pop	r30
 328:	cf 91       	pop	r28
 32a:	bf 91       	pop	r27
 32c:	af 91       	pop	r26
 32e:	9f 91       	pop	r25
 330:	8f 91       	pop	r24
 332:	7f 91       	pop	r23
 334:	6f 91       	pop	r22
 336:	5f 91       	pop	r21
 338:	4f 91       	pop	r20
 33a:	3f 91       	pop	r19
 33c:	2f 91       	pop	r18
 33e:	ff 90       	pop	r15
 340:	ef 90       	pop	r14
 342:	df 90       	pop	r13
 344:	cf 90       	pop	r12
 346:	0f 90       	pop	r0
 348:	0f be       	out	0x3f, r0	; 63
 34a:	0f 90       	pop	r0
 34c:	1f 90       	pop	r1
 34e:	18 95       	reti

Disassembly of section .text.__vector_21:

00000350 <__vector_21>:

ISR(ADC_vect) // ADC Interrupt
{
 350:	1f 92       	push	r1
 352:	0f 92       	push	r0
 354:	0f b6       	in	r0, 0x3f	; 63
 356:	0f 92       	push	r0
 358:	11 24       	eor	r1, r1
 35a:	2f 93       	push	r18
 35c:	3f 93       	push	r19
 35e:	4f 93       	push	r20
 360:	5f 93       	push	r21
 362:	6f 93       	push	r22
 364:	7f 93       	push	r23
 366:	8f 93       	push	r24
 368:	9f 93       	push	r25
 36a:	af 93       	push	r26
 36c:	bf 93       	push	r27
 36e:	ef 93       	push	r30
 370:	ff 93       	push	r31
	digital_reading = ADCW;
 372:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
 376:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 37a:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 37e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	if(++ADC_Counter < 1023) return; // delay timer for ADC to take different readings every specific interval
 382:	80 91 24 01 	lds	r24, 0x0124	; 0x800124 <ADC_Counter>
 386:	90 91 25 01 	lds	r25, 0x0125	; 0x800125 <ADC_Counter+0x1>
 38a:	01 96       	adiw	r24, 0x01	; 1
 38c:	90 93 25 01 	sts	0x0125, r25	; 0x800125 <ADC_Counter+0x1>
 390:	80 93 24 01 	sts	0x0124, r24	; 0x800124 <ADC_Counter>
 394:	8f 3f       	cpi	r24, 0xFF	; 255
 396:	93 40       	sbci	r25, 0x03	; 3
 398:	0c f4       	brge	.+2      	; 0x39c <__vector_21+0x4c>
 39a:	9e c0       	rjmp	.+316    	; 0x4d8 <__EEPROM_REGION_LENGTH__+0xd8>
	ADC_Counter = 0;
 39c:	10 92 25 01 	sts	0x0125, r1	; 0x800125 <ADC_Counter+0x1>
 3a0:	10 92 24 01 	sts	0x0124, r1	; 0x800124 <ADC_Counter>
	analog_reading = (digital_reading*500.0)/1023; // (ADC/1023) * 5v * 100.0 (sensitivity)
 3a4:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 3a8:	70 91 01 01 	lds	r23, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 3ac:	80 e0       	ldi	r24, 0x00	; 0
 3ae:	90 e0       	ldi	r25, 0x00	; 0
 3b0:	0e 94 28 04 	call	0x850	; 0x850 <__floatunsisf>
 3b4:	20 e0       	ldi	r18, 0x00	; 0
 3b6:	30 e0       	ldi	r19, 0x00	; 0
 3b8:	4a ef       	ldi	r20, 0xFA	; 250
 3ba:	53 e4       	ldi	r21, 0x43	; 67
 3bc:	0e 94 36 05 	call	0xa6c	; 0xa6c <__mulsf3>
 3c0:	20 e0       	ldi	r18, 0x00	; 0
 3c2:	30 ec       	ldi	r19, 0xC0	; 192
 3c4:	4f e7       	ldi	r20, 0x7F	; 127
 3c6:	54 e4       	ldi	r21, 0x44	; 68
 3c8:	0e 94 32 05 	call	0xa64	; 0xa64 <__divsf3>
 3cc:	60 93 06 01 	sts	0x0106, r22	; 0x800106 <analog_reading>
 3d0:	70 93 07 01 	sts	0x0107, r23	; 0x800107 <analog_reading+0x1>
 3d4:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <analog_reading+0x2>
 3d8:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <analog_reading+0x3>
	if(analog_reading >= 100.0)
 3dc:	60 91 06 01 	lds	r22, 0x0106	; 0x800106 <analog_reading>
 3e0:	70 91 07 01 	lds	r23, 0x0107	; 0x800107 <analog_reading+0x1>
 3e4:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <analog_reading+0x2>
 3e8:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <analog_reading+0x3>
 3ec:	20 e0       	ldi	r18, 0x00	; 0
 3ee:	30 e0       	ldi	r19, 0x00	; 0
 3f0:	48 ec       	ldi	r20, 0xC8	; 200
 3f2:	52 e4       	ldi	r21, 0x42	; 66
 3f4:	0e 94 2d 05 	call	0xa5a	; 0xa5a <__gesf2>
 3f8:	88 23       	and	r24, r24
 3fa:	bc f0       	brlt	.+46     	; 0x42a <__EEPROM_REGION_LENGTH__+0x2a>
		analog_reading = (unsigned char) analog_reading;
 3fc:	60 91 06 01 	lds	r22, 0x0106	; 0x800106 <analog_reading>
 400:	70 91 07 01 	lds	r23, 0x0107	; 0x800107 <analog_reading+0x1>
 404:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <analog_reading+0x2>
 408:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <analog_reading+0x3>
 40c:	0e 94 65 04 	call	0x8ca	; 0x8ca <__fixunssfsi>
 410:	70 e0       	ldi	r23, 0x00	; 0
 412:	80 e0       	ldi	r24, 0x00	; 0
 414:	90 e0       	ldi	r25, 0x00	; 0
 416:	0e 94 28 04 	call	0x850	; 0x850 <__floatunsisf>
 41a:	60 93 06 01 	sts	0x0106, r22	; 0x800106 <analog_reading>
 41e:	70 93 07 01 	sts	0x0107, r23	; 0x800107 <analog_reading+0x1>
 422:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <analog_reading+0x2>
 426:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <analog_reading+0x3>
	
	tempC = (float)(analog_reading); // 10mV/C
 42a:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <analog_reading>
 42e:	90 91 07 01 	lds	r25, 0x0107	; 0x800107 <analog_reading+0x1>
 432:	a0 91 08 01 	lds	r26, 0x0108	; 0x800108 <analog_reading+0x2>
 436:	b0 91 09 01 	lds	r27, 0x0109	; 0x800109 <analog_reading+0x3>
 43a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <tempC>
 43e:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <tempC+0x1>
 442:	a0 93 04 01 	sts	0x0104, r26	; 0x800104 <tempC+0x2>
 446:	b0 93 05 01 	sts	0x0105, r27	; 0x800105 <tempC+0x3>
	tempF = (tempC*9/5) + 32;// (°C × 9/5) + 32 = °F
 44a:	60 91 02 01 	lds	r22, 0x0102	; 0x800102 <tempC>
 44e:	70 91 03 01 	lds	r23, 0x0103	; 0x800103 <tempC+0x1>
 452:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <tempC+0x2>
 456:	90 91 05 01 	lds	r25, 0x0105	; 0x800105 <tempC+0x3>
 45a:	20 e0       	ldi	r18, 0x00	; 0
 45c:	30 e0       	ldi	r19, 0x00	; 0
 45e:	40 e1       	ldi	r20, 0x10	; 16
 460:	51 e4       	ldi	r21, 0x41	; 65
 462:	0e 94 36 05 	call	0xa6c	; 0xa6c <__mulsf3>
 466:	20 e0       	ldi	r18, 0x00	; 0
 468:	30 e0       	ldi	r19, 0x00	; 0
 46a:	40 ea       	ldi	r20, 0xA0	; 160
 46c:	50 e4       	ldi	r21, 0x40	; 64
 46e:	0e 94 32 05 	call	0xa64	; 0xa64 <__divsf3>
 472:	20 e0       	ldi	r18, 0x00	; 0
 474:	30 e0       	ldi	r19, 0x00	; 0
 476:	40 e0       	ldi	r20, 0x00	; 0
 478:	52 e4       	ldi	r21, 0x42	; 66
 47a:	0e 94 07 05 	call	0xa0e	; 0xa0e <__addsf3>
 47e:	60 93 0a 01 	sts	0x010A, r22	; 0x80010a <tempF>
 482:	70 93 0b 01 	sts	0x010B, r23	; 0x80010b <tempF+0x1>
 486:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <tempF+0x2>
 48a:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <tempF+0x3>
	//ADCSRA |= (1<<ADSC);
	
	if(tempmode)
 48e:	80 91 28 01 	lds	r24, 0x0128	; 0x800128 <tempmode>
 492:	88 23       	and	r24, r24
 494:	89 f0       	breq	.+34     	; 0x4b8 <__EEPROM_REGION_LENGTH__+0xb8>
	{	// F
		d7seg_val = tempF;
 496:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <tempF>
 49a:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <tempF+0x1>
 49e:	a0 91 0c 01 	lds	r26, 0x010C	; 0x80010c <tempF+0x2>
 4a2:	b0 91 0d 01 	lds	r27, 0x010D	; 0x80010d <tempF+0x3>
 4a6:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <d7seg_val>
 4aa:	90 93 21 01 	sts	0x0121, r25	; 0x800121 <d7seg_val+0x1>
 4ae:	a0 93 22 01 	sts	0x0122, r26	; 0x800122 <d7seg_val+0x2>
 4b2:	b0 93 23 01 	sts	0x0123, r27	; 0x800123 <d7seg_val+0x3>
 4b6:	10 c0       	rjmp	.+32     	; 0x4d8 <__EEPROM_REGION_LENGTH__+0xd8>
	}
	else
	{
		d7seg_val = tempC;
 4b8:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <tempC>
 4bc:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <tempC+0x1>
 4c0:	a0 91 04 01 	lds	r26, 0x0104	; 0x800104 <tempC+0x2>
 4c4:	b0 91 05 01 	lds	r27, 0x0105	; 0x800105 <tempC+0x3>
 4c8:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <d7seg_val>
 4cc:	90 93 21 01 	sts	0x0121, r25	; 0x800121 <d7seg_val+0x1>
 4d0:	a0 93 22 01 	sts	0x0122, r26	; 0x800122 <d7seg_val+0x2>
 4d4:	b0 93 23 01 	sts	0x0123, r27	; 0x800123 <d7seg_val+0x3>
	}
 4d8:	ff 91       	pop	r31
 4da:	ef 91       	pop	r30
 4dc:	bf 91       	pop	r27
 4de:	af 91       	pop	r26
 4e0:	9f 91       	pop	r25
 4e2:	8f 91       	pop	r24
 4e4:	7f 91       	pop	r23
 4e6:	6f 91       	pop	r22
 4e8:	5f 91       	pop	r21
 4ea:	4f 91       	pop	r20
 4ec:	3f 91       	pop	r19
 4ee:	2f 91       	pop	r18
 4f0:	0f 90       	pop	r0
 4f2:	0f be       	out	0x3f, r0	; 63
 4f4:	0f 90       	pop	r0
 4f6:	1f 90       	pop	r1
 4f8:	18 95       	reti

Disassembly of section .text.avrlibc.fplib:

00000a0c <__subsf3>:
 a0c:	50 58       	subi	r21, 0x80	; 128

00000a0e <__addsf3>:
 a0e:	bb 27       	eor	r27, r27
 a10:	aa 27       	eor	r26, r26
 a12:	0e 94 c1 03 	call	0x782	; 0x782 <__addsf3x>
 a16:	0c 94 da 04 	jmp	0x9b4	; 0x9b4 <__fp_round>

Disassembly of section .text.avrlibc.fplib:

00000782 <__addsf3x>:
 782:	11 c0       	rjmp	.+34     	; 0x7a6 <__addsf3x+0x24>
 784:	0e 94 0d 05 	call	0xa1a	; 0xa1a <__fp_pscA>
 788:	38 f0       	brcs	.+14     	; 0x798 <__addsf3x+0x16>
 78a:	0e 94 14 05 	call	0xa28	; 0xa28 <__fp_pscB>
 78e:	20 f0       	brcs	.+8      	; 0x798 <__addsf3x+0x16>
 790:	39 f4       	brne	.+14     	; 0x7a0 <__addsf3x+0x1e>
 792:	9f 3f       	cpi	r25, 0xFF	; 255
 794:	19 f4       	brne	.+6      	; 0x79c <__addsf3x+0x1a>
 796:	26 f4       	brtc	.+8      	; 0x7a0 <__addsf3x+0x1e>
 798:	0c 94 3a 05 	jmp	0xa74	; 0xa74 <__fp_nan>
 79c:	0e f4       	brtc	.+2      	; 0x7a0 <__addsf3x+0x1e>
 79e:	e0 95       	com	r30
 7a0:	e7 fb       	bst	r30, 7
 7a2:	0c 94 22 05 	jmp	0xa44	; 0xa44 <__fp_inf>
 7a6:	e9 2f       	mov	r30, r25
 7a8:	0e 94 b8 04 	call	0x970	; 0x970 <__fp_split3>
 7ac:	58 f3       	brcs	.-42     	; 0x784 <__addsf3x+0x2>
 7ae:	ba 17       	cp	r27, r26
 7b0:	62 07       	cpc	r22, r18
 7b2:	73 07       	cpc	r23, r19
 7b4:	84 07       	cpc	r24, r20
 7b6:	95 07       	cpc	r25, r21
 7b8:	20 f0       	brcs	.+8      	; 0x7c2 <__addsf3x+0x40>
 7ba:	79 f4       	brne	.+30     	; 0x7da <__addsf3x+0x58>
 7bc:	a6 f5       	brtc	.+104    	; 0x826 <__DATA_REGION_LENGTH__+0x26>
 7be:	0c 94 1b 05 	jmp	0xa36	; 0xa36 <__fp_zero>
 7c2:	0e f4       	brtc	.+2      	; 0x7c6 <__addsf3x+0x44>
 7c4:	e0 95       	com	r30
 7c6:	0b 2e       	mov	r0, r27
 7c8:	ba 2f       	mov	r27, r26
 7ca:	a0 2d       	mov	r26, r0
 7cc:	0b 01       	movw	r0, r22
 7ce:	b9 01       	movw	r22, r18
 7d0:	90 01       	movw	r18, r0
 7d2:	0c 01       	movw	r0, r24
 7d4:	ca 01       	movw	r24, r20
 7d6:	a0 01       	movw	r20, r0
 7d8:	11 24       	eor	r1, r1
 7da:	ff 27       	eor	r31, r31
 7dc:	59 1b       	sub	r21, r25
 7de:	99 f0       	breq	.+38     	; 0x806 <__DATA_REGION_LENGTH__+0x6>
 7e0:	59 3f       	cpi	r21, 0xF9	; 249
 7e2:	50 f4       	brcc	.+20     	; 0x7f8 <__addsf3x+0x76>
 7e4:	50 3e       	cpi	r21, 0xE0	; 224
 7e6:	68 f1       	brcs	.+90     	; 0x842 <__DATA_REGION_LENGTH__+0x42>
 7e8:	1a 16       	cp	r1, r26
 7ea:	f0 40       	sbci	r31, 0x00	; 0
 7ec:	a2 2f       	mov	r26, r18
 7ee:	23 2f       	mov	r18, r19
 7f0:	34 2f       	mov	r19, r20
 7f2:	44 27       	eor	r20, r20
 7f4:	58 5f       	subi	r21, 0xF8	; 248
 7f6:	f3 cf       	rjmp	.-26     	; 0x7de <__addsf3x+0x5c>
 7f8:	46 95       	lsr	r20
 7fa:	37 95       	ror	r19
 7fc:	27 95       	ror	r18
 7fe:	a7 95       	ror	r26
 800:	f0 40       	sbci	r31, 0x00	; 0
 802:	53 95       	inc	r21
 804:	c9 f7       	brne	.-14     	; 0x7f8 <__addsf3x+0x76>
 806:	7e f4       	brtc	.+30     	; 0x826 <__DATA_REGION_LENGTH__+0x26>
 808:	1f 16       	cp	r1, r31
 80a:	ba 0b       	sbc	r27, r26
 80c:	62 0b       	sbc	r22, r18
 80e:	73 0b       	sbc	r23, r19
 810:	84 0b       	sbc	r24, r20
 812:	ba f0       	brmi	.+46     	; 0x842 <__DATA_REGION_LENGTH__+0x42>
 814:	91 50       	subi	r25, 0x01	; 1
 816:	a1 f0       	breq	.+40     	; 0x840 <__DATA_REGION_LENGTH__+0x40>
 818:	ff 0f       	add	r31, r31
 81a:	bb 1f       	adc	r27, r27
 81c:	66 1f       	adc	r22, r22
 81e:	77 1f       	adc	r23, r23
 820:	88 1f       	adc	r24, r24
 822:	c2 f7       	brpl	.-16     	; 0x814 <__DATA_REGION_LENGTH__+0x14>
 824:	0e c0       	rjmp	.+28     	; 0x842 <__DATA_REGION_LENGTH__+0x42>
 826:	ba 0f       	add	r27, r26
 828:	62 1f       	adc	r22, r18
 82a:	73 1f       	adc	r23, r19
 82c:	84 1f       	adc	r24, r20
 82e:	48 f4       	brcc	.+18     	; 0x842 <__DATA_REGION_LENGTH__+0x42>
 830:	87 95       	ror	r24
 832:	77 95       	ror	r23
 834:	67 95       	ror	r22
 836:	b7 95       	ror	r27
 838:	f7 95       	ror	r31
 83a:	9e 3f       	cpi	r25, 0xFE	; 254
 83c:	08 f0       	brcs	.+2      	; 0x840 <__DATA_REGION_LENGTH__+0x40>
 83e:	b0 cf       	rjmp	.-160    	; 0x7a0 <__addsf3x+0x1e>
 840:	93 95       	inc	r25
 842:	88 0f       	add	r24, r24
 844:	08 f0       	brcs	.+2      	; 0x848 <__DATA_REGION_LENGTH__+0x48>
 846:	99 27       	eor	r25, r25
 848:	ee 0f       	add	r30, r30
 84a:	97 95       	ror	r25
 84c:	87 95       	ror	r24
 84e:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a50 <__cmpsf2>:
 a50:	0e 94 94 04 	call	0x928	; 0x928 <__fp_cmp>
 a54:	08 f4       	brcc	.+2      	; 0xa58 <__cmpsf2+0x8>
 a56:	81 e0       	ldi	r24, 0x01	; 1
 a58:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a64 <__divsf3>:
 a64:	0e 94 7d 02 	call	0x4fa	; 0x4fa <__divsf3x>
 a68:	0c 94 da 04 	jmp	0x9b4	; 0x9b4 <__fp_round>

Disassembly of section .text.avrlibc.fplib:

000004fa <__divsf3x>:
 4fa:	10 c0       	rjmp	.+32     	; 0x51c <__divsf3x+0x22>
 4fc:	0e 94 14 05 	call	0xa28	; 0xa28 <__fp_pscB>
 500:	58 f0       	brcs	.+22     	; 0x518 <__divsf3x+0x1e>
 502:	0e 94 0d 05 	call	0xa1a	; 0xa1a <__fp_pscA>
 506:	40 f0       	brcs	.+16     	; 0x518 <__divsf3x+0x1e>
 508:	29 f4       	brne	.+10     	; 0x514 <__divsf3x+0x1a>
 50a:	5f 3f       	cpi	r21, 0xFF	; 255
 50c:	29 f0       	breq	.+10     	; 0x518 <__divsf3x+0x1e>
 50e:	0c 94 22 05 	jmp	0xa44	; 0xa44 <__fp_inf>
 512:	51 11       	cpse	r21, r1
 514:	0c 94 1c 05 	jmp	0xa38	; 0xa38 <__fp_szero>
 518:	0c 94 3a 05 	jmp	0xa74	; 0xa74 <__fp_nan>
 51c:	0e 94 b8 04 	call	0x970	; 0x970 <__fp_split3>
 520:	68 f3       	brcs	.-38     	; 0x4fc <__divsf3x+0x2>

00000522 <__divsf3_pse>:
 522:	99 23       	and	r25, r25
 524:	b1 f3       	breq	.-20     	; 0x512 <__divsf3x+0x18>
 526:	55 23       	and	r21, r21
 528:	91 f3       	breq	.-28     	; 0x50e <__divsf3x+0x14>
 52a:	95 1b       	sub	r25, r21
 52c:	55 0b       	sbc	r21, r21
 52e:	bb 27       	eor	r27, r27
 530:	aa 27       	eor	r26, r26
 532:	62 17       	cp	r22, r18
 534:	73 07       	cpc	r23, r19
 536:	84 07       	cpc	r24, r20
 538:	38 f0       	brcs	.+14     	; 0x548 <__divsf3_pse+0x26>
 53a:	9f 5f       	subi	r25, 0xFF	; 255
 53c:	5f 4f       	sbci	r21, 0xFF	; 255
 53e:	22 0f       	add	r18, r18
 540:	33 1f       	adc	r19, r19
 542:	44 1f       	adc	r20, r20
 544:	aa 1f       	adc	r26, r26
 546:	a9 f3       	breq	.-22     	; 0x532 <__divsf3_pse+0x10>
 548:	35 d0       	rcall	.+106    	; 0x5b4 <__divsf3_pse+0x92>
 54a:	0e 2e       	mov	r0, r30
 54c:	3a f0       	brmi	.+14     	; 0x55c <__divsf3_pse+0x3a>
 54e:	e0 e8       	ldi	r30, 0x80	; 128
 550:	32 d0       	rcall	.+100    	; 0x5b6 <__divsf3_pse+0x94>
 552:	91 50       	subi	r25, 0x01	; 1
 554:	50 40       	sbci	r21, 0x00	; 0
 556:	e6 95       	lsr	r30
 558:	00 1c       	adc	r0, r0
 55a:	ca f7       	brpl	.-14     	; 0x54e <__divsf3_pse+0x2c>
 55c:	2b d0       	rcall	.+86     	; 0x5b4 <__divsf3_pse+0x92>
 55e:	fe 2f       	mov	r31, r30
 560:	29 d0       	rcall	.+82     	; 0x5b4 <__divsf3_pse+0x92>
 562:	66 0f       	add	r22, r22
 564:	77 1f       	adc	r23, r23
 566:	88 1f       	adc	r24, r24
 568:	bb 1f       	adc	r27, r27
 56a:	26 17       	cp	r18, r22
 56c:	37 07       	cpc	r19, r23
 56e:	48 07       	cpc	r20, r24
 570:	ab 07       	cpc	r26, r27
 572:	b0 e8       	ldi	r27, 0x80	; 128
 574:	09 f0       	breq	.+2      	; 0x578 <__divsf3_pse+0x56>
 576:	bb 0b       	sbc	r27, r27
 578:	80 2d       	mov	r24, r0
 57a:	bf 01       	movw	r22, r30
 57c:	ff 27       	eor	r31, r31
 57e:	93 58       	subi	r25, 0x83	; 131
 580:	5f 4f       	sbci	r21, 0xFF	; 255
 582:	3a f0       	brmi	.+14     	; 0x592 <__divsf3_pse+0x70>
 584:	9e 3f       	cpi	r25, 0xFE	; 254
 586:	51 05       	cpc	r21, r1
 588:	78 f0       	brcs	.+30     	; 0x5a8 <__divsf3_pse+0x86>
 58a:	0c 94 22 05 	jmp	0xa44	; 0xa44 <__fp_inf>
 58e:	0c 94 1c 05 	jmp	0xa38	; 0xa38 <__fp_szero>
 592:	5f 3f       	cpi	r21, 0xFF	; 255
 594:	e4 f3       	brlt	.-8      	; 0x58e <__divsf3_pse+0x6c>
 596:	98 3e       	cpi	r25, 0xE8	; 232
 598:	d4 f3       	brlt	.-12     	; 0x58e <__divsf3_pse+0x6c>
 59a:	86 95       	lsr	r24
 59c:	77 95       	ror	r23
 59e:	67 95       	ror	r22
 5a0:	b7 95       	ror	r27
 5a2:	f7 95       	ror	r31
 5a4:	9f 5f       	subi	r25, 0xFF	; 255
 5a6:	c9 f7       	brne	.-14     	; 0x59a <__divsf3_pse+0x78>
 5a8:	88 0f       	add	r24, r24
 5aa:	91 1d       	adc	r25, r1
 5ac:	96 95       	lsr	r25
 5ae:	87 95       	ror	r24
 5b0:	97 f9       	bld	r25, 7
 5b2:	08 95       	ret
 5b4:	e1 e0       	ldi	r30, 0x01	; 1
 5b6:	66 0f       	add	r22, r22
 5b8:	77 1f       	adc	r23, r23
 5ba:	88 1f       	adc	r24, r24
 5bc:	bb 1f       	adc	r27, r27
 5be:	62 17       	cp	r22, r18
 5c0:	73 07       	cpc	r23, r19
 5c2:	84 07       	cpc	r24, r20
 5c4:	ba 07       	cpc	r27, r26
 5c6:	20 f0       	brcs	.+8      	; 0x5d0 <__divsf3_pse+0xae>
 5c8:	62 1b       	sub	r22, r18
 5ca:	73 0b       	sbc	r23, r19
 5cc:	84 0b       	sbc	r24, r20
 5ce:	ba 0b       	sbc	r27, r26
 5d0:	ee 1f       	adc	r30, r30
 5d2:	88 f7       	brcc	.-30     	; 0x5b6 <__divsf3_pse+0x94>
 5d4:	e0 95       	com	r30
 5d6:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

000008ca <__fixunssfsi>:
 8ca:	0e 94 c0 04 	call	0x980	; 0x980 <__fp_splitA>
 8ce:	88 f0       	brcs	.+34     	; 0x8f2 <__fixunssfsi+0x28>
 8d0:	9f 57       	subi	r25, 0x7F	; 127
 8d2:	98 f0       	brcs	.+38     	; 0x8fa <__fixunssfsi+0x30>
 8d4:	b9 2f       	mov	r27, r25
 8d6:	99 27       	eor	r25, r25
 8d8:	b7 51       	subi	r27, 0x17	; 23
 8da:	b0 f0       	brcs	.+44     	; 0x908 <__stack+0x9>
 8dc:	e1 f0       	breq	.+56     	; 0x916 <__stack+0x17>
 8de:	66 0f       	add	r22, r22
 8e0:	77 1f       	adc	r23, r23
 8e2:	88 1f       	adc	r24, r24
 8e4:	99 1f       	adc	r25, r25
 8e6:	1a f0       	brmi	.+6      	; 0x8ee <__fixunssfsi+0x24>
 8e8:	ba 95       	dec	r27
 8ea:	c9 f7       	brne	.-14     	; 0x8de <__fixunssfsi+0x14>
 8ec:	14 c0       	rjmp	.+40     	; 0x916 <__stack+0x17>
 8ee:	b1 30       	cpi	r27, 0x01	; 1
 8f0:	91 f0       	breq	.+36     	; 0x916 <__stack+0x17>
 8f2:	0e 94 1b 05 	call	0xa36	; 0xa36 <__fp_zero>
 8f6:	b1 e0       	ldi	r27, 0x01	; 1
 8f8:	08 95       	ret
 8fa:	0c 94 1b 05 	jmp	0xa36	; 0xa36 <__fp_zero>
 8fe:	67 2f       	mov	r22, r23
 900:	78 2f       	mov	r23, r24
 902:	88 27       	eor	r24, r24
 904:	b8 5f       	subi	r27, 0xF8	; 248
 906:	39 f0       	breq	.+14     	; 0x916 <__stack+0x17>
 908:	b9 3f       	cpi	r27, 0xF9	; 249
 90a:	cc f3       	brlt	.-14     	; 0x8fe <__fixunssfsi+0x34>
 90c:	86 95       	lsr	r24
 90e:	77 95       	ror	r23
 910:	67 95       	ror	r22
 912:	b3 95       	inc	r27
 914:	d9 f7       	brne	.-10     	; 0x90c <__stack+0xd>
 916:	3e f4       	brtc	.+14     	; 0x926 <__stack+0x27>
 918:	90 95       	com	r25
 91a:	80 95       	com	r24
 91c:	70 95       	com	r23
 91e:	61 95       	neg	r22
 920:	7f 4f       	sbci	r23, 0xFF	; 255
 922:	8f 4f       	sbci	r24, 0xFF	; 255
 924:	9f 4f       	sbci	r25, 0xFF	; 255
 926:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000850 <__floatunsisf>:
 850:	e8 94       	clt
 852:	09 c0       	rjmp	.+18     	; 0x866 <__floatsisf+0x12>

00000854 <__floatsisf>:
 854:	97 fb       	bst	r25, 7
 856:	3e f4       	brtc	.+14     	; 0x866 <__floatsisf+0x12>
 858:	90 95       	com	r25
 85a:	80 95       	com	r24
 85c:	70 95       	com	r23
 85e:	61 95       	neg	r22
 860:	7f 4f       	sbci	r23, 0xFF	; 255
 862:	8f 4f       	sbci	r24, 0xFF	; 255
 864:	9f 4f       	sbci	r25, 0xFF	; 255
 866:	99 23       	and	r25, r25
 868:	a9 f0       	breq	.+42     	; 0x894 <__floatsisf+0x40>
 86a:	f9 2f       	mov	r31, r25
 86c:	96 e9       	ldi	r25, 0x96	; 150
 86e:	bb 27       	eor	r27, r27
 870:	93 95       	inc	r25
 872:	f6 95       	lsr	r31
 874:	87 95       	ror	r24
 876:	77 95       	ror	r23
 878:	67 95       	ror	r22
 87a:	b7 95       	ror	r27
 87c:	f1 11       	cpse	r31, r1
 87e:	f8 cf       	rjmp	.-16     	; 0x870 <__floatsisf+0x1c>
 880:	fa f4       	brpl	.+62     	; 0x8c0 <__floatsisf+0x6c>
 882:	bb 0f       	add	r27, r27
 884:	11 f4       	brne	.+4      	; 0x88a <__floatsisf+0x36>
 886:	60 ff       	sbrs	r22, 0
 888:	1b c0       	rjmp	.+54     	; 0x8c0 <__floatsisf+0x6c>
 88a:	6f 5f       	subi	r22, 0xFF	; 255
 88c:	7f 4f       	sbci	r23, 0xFF	; 255
 88e:	8f 4f       	sbci	r24, 0xFF	; 255
 890:	9f 4f       	sbci	r25, 0xFF	; 255
 892:	16 c0       	rjmp	.+44     	; 0x8c0 <__floatsisf+0x6c>
 894:	88 23       	and	r24, r24
 896:	11 f0       	breq	.+4      	; 0x89c <__floatsisf+0x48>
 898:	96 e9       	ldi	r25, 0x96	; 150
 89a:	11 c0       	rjmp	.+34     	; 0x8be <__floatsisf+0x6a>
 89c:	77 23       	and	r23, r23
 89e:	21 f0       	breq	.+8      	; 0x8a8 <__floatsisf+0x54>
 8a0:	9e e8       	ldi	r25, 0x8E	; 142
 8a2:	87 2f       	mov	r24, r23
 8a4:	76 2f       	mov	r23, r22
 8a6:	05 c0       	rjmp	.+10     	; 0x8b2 <__floatsisf+0x5e>
 8a8:	66 23       	and	r22, r22
 8aa:	71 f0       	breq	.+28     	; 0x8c8 <__floatsisf+0x74>
 8ac:	96 e8       	ldi	r25, 0x86	; 134
 8ae:	86 2f       	mov	r24, r22
 8b0:	70 e0       	ldi	r23, 0x00	; 0
 8b2:	60 e0       	ldi	r22, 0x00	; 0
 8b4:	2a f0       	brmi	.+10     	; 0x8c0 <__floatsisf+0x6c>
 8b6:	9a 95       	dec	r25
 8b8:	66 0f       	add	r22, r22
 8ba:	77 1f       	adc	r23, r23
 8bc:	88 1f       	adc	r24, r24
 8be:	da f7       	brpl	.-10     	; 0x8b6 <__floatsisf+0x62>
 8c0:	88 0f       	add	r24, r24
 8c2:	96 95       	lsr	r25
 8c4:	87 95       	ror	r24
 8c6:	97 f9       	bld	r25, 7
 8c8:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000928 <__fp_cmp>:
 928:	99 0f       	add	r25, r25
 92a:	00 08       	sbc	r0, r0
 92c:	55 0f       	add	r21, r21
 92e:	aa 0b       	sbc	r26, r26
 930:	e0 e8       	ldi	r30, 0x80	; 128
 932:	fe ef       	ldi	r31, 0xFE	; 254
 934:	16 16       	cp	r1, r22
 936:	17 06       	cpc	r1, r23
 938:	e8 07       	cpc	r30, r24
 93a:	f9 07       	cpc	r31, r25
 93c:	c0 f0       	brcs	.+48     	; 0x96e <__fp_cmp+0x46>
 93e:	12 16       	cp	r1, r18
 940:	13 06       	cpc	r1, r19
 942:	e4 07       	cpc	r30, r20
 944:	f5 07       	cpc	r31, r21
 946:	98 f0       	brcs	.+38     	; 0x96e <__fp_cmp+0x46>
 948:	62 1b       	sub	r22, r18
 94a:	73 0b       	sbc	r23, r19
 94c:	84 0b       	sbc	r24, r20
 94e:	95 0b       	sbc	r25, r21
 950:	39 f4       	brne	.+14     	; 0x960 <__fp_cmp+0x38>
 952:	0a 26       	eor	r0, r26
 954:	61 f0       	breq	.+24     	; 0x96e <__fp_cmp+0x46>
 956:	23 2b       	or	r18, r19
 958:	24 2b       	or	r18, r20
 95a:	25 2b       	or	r18, r21
 95c:	21 f4       	brne	.+8      	; 0x966 <__fp_cmp+0x3e>
 95e:	08 95       	ret
 960:	0a 26       	eor	r0, r26
 962:	09 f4       	brne	.+2      	; 0x966 <__fp_cmp+0x3e>
 964:	a1 40       	sbci	r26, 0x01	; 1
 966:	a6 95       	lsr	r26
 968:	8f ef       	ldi	r24, 0xFF	; 255
 96a:	81 1d       	adc	r24, r1
 96c:	81 1d       	adc	r24, r1
 96e:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a44 <__fp_inf>:
 a44:	97 f9       	bld	r25, 7
 a46:	9f 67       	ori	r25, 0x7F	; 127
 a48:	80 e8       	ldi	r24, 0x80	; 128
 a4a:	70 e0       	ldi	r23, 0x00	; 0
 a4c:	60 e0       	ldi	r22, 0x00	; 0
 a4e:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a74 <__fp_nan>:
 a74:	9f ef       	ldi	r25, 0xFF	; 255
 a76:	80 ec       	ldi	r24, 0xC0	; 192
 a78:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a1a <__fp_pscA>:
 a1a:	00 24       	eor	r0, r0
 a1c:	0a 94       	dec	r0
 a1e:	16 16       	cp	r1, r22
 a20:	17 06       	cpc	r1, r23
 a22:	18 06       	cpc	r1, r24
 a24:	09 06       	cpc	r0, r25
 a26:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a28 <__fp_pscB>:
 a28:	00 24       	eor	r0, r0
 a2a:	0a 94       	dec	r0
 a2c:	12 16       	cp	r1, r18
 a2e:	13 06       	cpc	r1, r19
 a30:	14 06       	cpc	r1, r20
 a32:	05 06       	cpc	r0, r21
 a34:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

000009b4 <__fp_round>:
 9b4:	09 2e       	mov	r0, r25
 9b6:	03 94       	inc	r0
 9b8:	00 0c       	add	r0, r0
 9ba:	11 f4       	brne	.+4      	; 0x9c0 <__fp_round+0xc>
 9bc:	88 23       	and	r24, r24
 9be:	52 f0       	brmi	.+20     	; 0x9d4 <__fp_round+0x20>
 9c0:	bb 0f       	add	r27, r27
 9c2:	40 f4       	brcc	.+16     	; 0x9d4 <__fp_round+0x20>
 9c4:	bf 2b       	or	r27, r31
 9c6:	11 f4       	brne	.+4      	; 0x9cc <__fp_round+0x18>
 9c8:	60 ff       	sbrs	r22, 0
 9ca:	04 c0       	rjmp	.+8      	; 0x9d4 <__fp_round+0x20>
 9cc:	6f 5f       	subi	r22, 0xFF	; 255
 9ce:	7f 4f       	sbci	r23, 0xFF	; 255
 9d0:	8f 4f       	sbci	r24, 0xFF	; 255
 9d2:	9f 4f       	sbci	r25, 0xFF	; 255
 9d4:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000970 <__fp_split3>:
 970:	57 fd       	sbrc	r21, 7
 972:	90 58       	subi	r25, 0x80	; 128
 974:	44 0f       	add	r20, r20
 976:	55 1f       	adc	r21, r21
 978:	59 f0       	breq	.+22     	; 0x990 <__fp_splitA+0x10>
 97a:	5f 3f       	cpi	r21, 0xFF	; 255
 97c:	71 f0       	breq	.+28     	; 0x99a <__fp_splitA+0x1a>
 97e:	47 95       	ror	r20

00000980 <__fp_splitA>:
 980:	88 0f       	add	r24, r24
 982:	97 fb       	bst	r25, 7
 984:	99 1f       	adc	r25, r25
 986:	61 f0       	breq	.+24     	; 0x9a0 <__fp_splitA+0x20>
 988:	9f 3f       	cpi	r25, 0xFF	; 255
 98a:	79 f0       	breq	.+30     	; 0x9aa <__fp_splitA+0x2a>
 98c:	87 95       	ror	r24
 98e:	08 95       	ret
 990:	12 16       	cp	r1, r18
 992:	13 06       	cpc	r1, r19
 994:	14 06       	cpc	r1, r20
 996:	55 1f       	adc	r21, r21
 998:	f2 cf       	rjmp	.-28     	; 0x97e <__fp_split3+0xe>
 99a:	46 95       	lsr	r20
 99c:	f1 df       	rcall	.-30     	; 0x980 <__fp_splitA>
 99e:	08 c0       	rjmp	.+16     	; 0x9b0 <__fp_splitA+0x30>
 9a0:	16 16       	cp	r1, r22
 9a2:	17 06       	cpc	r1, r23
 9a4:	18 06       	cpc	r1, r24
 9a6:	99 1f       	adc	r25, r25
 9a8:	f1 cf       	rjmp	.-30     	; 0x98c <__fp_splitA+0xc>
 9aa:	86 95       	lsr	r24
 9ac:	71 05       	cpc	r23, r1
 9ae:	61 05       	cpc	r22, r1
 9b0:	08 94       	sec
 9b2:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a36 <__fp_zero>:
 a36:	e8 94       	clt

00000a38 <__fp_szero>:
 a38:	bb 27       	eor	r27, r27
 a3a:	66 27       	eor	r22, r22
 a3c:	77 27       	eor	r23, r23
 a3e:	cb 01       	movw	r24, r22
 a40:	97 f9       	bld	r25, 7
 a42:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a5a <__gesf2>:
 a5a:	0e 94 94 04 	call	0x928	; 0x928 <__fp_cmp>
 a5e:	08 f4       	brcc	.+2      	; 0xa62 <__gesf2+0x8>
 a60:	8f ef       	ldi	r24, 0xFF	; 255
 a62:	08 95       	ret

Disassembly of section .text.avrlibc.fplib:

00000a6c <__mulsf3>:
 a6c:	0e 94 57 03 	call	0x6ae	; 0x6ae <__mulsf3x>
 a70:	0c 94 da 04 	jmp	0x9b4	; 0x9b4 <__fp_round>

Disassembly of section .text.avrlibc.fplib:

000006ae <__mulsf3x>:
 6ae:	0f c0       	rjmp	.+30     	; 0x6ce <__mulsf3x+0x20>
 6b0:	0e 94 0d 05 	call	0xa1a	; 0xa1a <__fp_pscA>
 6b4:	38 f0       	brcs	.+14     	; 0x6c4 <__mulsf3x+0x16>
 6b6:	0e 94 14 05 	call	0xa28	; 0xa28 <__fp_pscB>
 6ba:	20 f0       	brcs	.+8      	; 0x6c4 <__mulsf3x+0x16>
 6bc:	95 23       	and	r25, r21
 6be:	11 f0       	breq	.+4      	; 0x6c4 <__mulsf3x+0x16>
 6c0:	0c 94 22 05 	jmp	0xa44	; 0xa44 <__fp_inf>
 6c4:	0c 94 3a 05 	jmp	0xa74	; 0xa74 <__fp_nan>
 6c8:	11 24       	eor	r1, r1
 6ca:	0c 94 1c 05 	jmp	0xa38	; 0xa38 <__fp_szero>
 6ce:	0e 94 b8 04 	call	0x970	; 0x970 <__fp_split3>
 6d2:	70 f3       	brcs	.-36     	; 0x6b0 <__mulsf3x+0x2>

000006d4 <__mulsf3_pse>:
 6d4:	95 9f       	mul	r25, r21
 6d6:	c1 f3       	breq	.-16     	; 0x6c8 <__mulsf3x+0x1a>
 6d8:	95 0f       	add	r25, r21
 6da:	50 e0       	ldi	r21, 0x00	; 0
 6dc:	55 1f       	adc	r21, r21
 6de:	62 9f       	mul	r22, r18
 6e0:	f0 01       	movw	r30, r0
 6e2:	72 9f       	mul	r23, r18
 6e4:	bb 27       	eor	r27, r27
 6e6:	f0 0d       	add	r31, r0
 6e8:	b1 1d       	adc	r27, r1
 6ea:	63 9f       	mul	r22, r19
 6ec:	aa 27       	eor	r26, r26
 6ee:	f0 0d       	add	r31, r0
 6f0:	b1 1d       	adc	r27, r1
 6f2:	aa 1f       	adc	r26, r26
 6f4:	64 9f       	mul	r22, r20
 6f6:	66 27       	eor	r22, r22
 6f8:	b0 0d       	add	r27, r0
 6fa:	a1 1d       	adc	r26, r1
 6fc:	66 1f       	adc	r22, r22
 6fe:	82 9f       	mul	r24, r18
 700:	22 27       	eor	r18, r18
 702:	b0 0d       	add	r27, r0
 704:	a1 1d       	adc	r26, r1
 706:	62 1f       	adc	r22, r18
 708:	73 9f       	mul	r23, r19
 70a:	b0 0d       	add	r27, r0
 70c:	a1 1d       	adc	r26, r1
 70e:	62 1f       	adc	r22, r18
 710:	83 9f       	mul	r24, r19
 712:	a0 0d       	add	r26, r0
 714:	61 1d       	adc	r22, r1
 716:	22 1f       	adc	r18, r18
 718:	74 9f       	mul	r23, r20
 71a:	33 27       	eor	r19, r19
 71c:	a0 0d       	add	r26, r0
 71e:	61 1d       	adc	r22, r1
 720:	23 1f       	adc	r18, r19
 722:	84 9f       	mul	r24, r20
 724:	60 0d       	add	r22, r0
 726:	21 1d       	adc	r18, r1
 728:	82 2f       	mov	r24, r18
 72a:	76 2f       	mov	r23, r22
 72c:	6a 2f       	mov	r22, r26
 72e:	11 24       	eor	r1, r1
 730:	9f 57       	subi	r25, 0x7F	; 127
 732:	50 40       	sbci	r21, 0x00	; 0
 734:	9a f0       	brmi	.+38     	; 0x75c <__mulsf3_pse+0x88>
 736:	f1 f0       	breq	.+60     	; 0x774 <__mulsf3_pse+0xa0>
 738:	88 23       	and	r24, r24
 73a:	4a f0       	brmi	.+18     	; 0x74e <__mulsf3_pse+0x7a>
 73c:	ee 0f       	add	r30, r30
 73e:	ff 1f       	adc	r31, r31
 740:	bb 1f       	adc	r27, r27
 742:	66 1f       	adc	r22, r22
 744:	77 1f       	adc	r23, r23
 746:	88 1f       	adc	r24, r24
 748:	91 50       	subi	r25, 0x01	; 1
 74a:	50 40       	sbci	r21, 0x00	; 0
 74c:	a9 f7       	brne	.-22     	; 0x738 <__mulsf3_pse+0x64>
 74e:	9e 3f       	cpi	r25, 0xFE	; 254
 750:	51 05       	cpc	r21, r1
 752:	80 f0       	brcs	.+32     	; 0x774 <__mulsf3_pse+0xa0>
 754:	0c 94 22 05 	jmp	0xa44	; 0xa44 <__fp_inf>
 758:	0c 94 1c 05 	jmp	0xa38	; 0xa38 <__fp_szero>
 75c:	5f 3f       	cpi	r21, 0xFF	; 255
 75e:	e4 f3       	brlt	.-8      	; 0x758 <__mulsf3_pse+0x84>
 760:	98 3e       	cpi	r25, 0xE8	; 232
 762:	d4 f3       	brlt	.-12     	; 0x758 <__mulsf3_pse+0x84>
 764:	86 95       	lsr	r24
 766:	77 95       	ror	r23
 768:	67 95       	ror	r22
 76a:	b7 95       	ror	r27
 76c:	f7 95       	ror	r31
 76e:	e7 95       	ror	r30
 770:	9f 5f       	subi	r25, 0xFF	; 255
 772:	c1 f7       	brne	.-16     	; 0x764 <__mulsf3_pse+0x90>
 774:	fe 2b       	or	r31, r30
 776:	88 0f       	add	r24, r24
 778:	91 1d       	adc	r25, r1
 77a:	96 95       	lsr	r25
 77c:	87 95       	ror	r24
 77e:	97 f9       	bld	r25, 7
 780:	08 95       	ret
