`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 16.11.2023 19:42:40
// Design Name: 
// Module Name: control
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module control(
    output wire b_TREADY,i_TREADY,k_TREADY,o_TVALID, r_enable,b_enable,a_enable,
    input b_TVALID, i_TVALID, T_VALID,o_TREADY
    );
    
endmodule
