TimeQuest Timing Analyzer report for proc
Tue Feb 28 19:41:22 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; proc                                                            ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; ControlBlock:ctrlBlock|eALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:ctrlBlock|eALU } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.44 MHz ; 124.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -4.637 ; -72.157       ;
; clk                         ; -3.826 ; -271.087      ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk                         ; 0.048 ; 0.000         ;
; ControlBlock:ctrlBlock|eALU ; 0.915 ; 0.000         ;
+-----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -128.000      ;
; ControlBlock:ctrlBlock|eALU ; 0.408  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                         ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; -4.637 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 4.431      ;
; -4.465 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 4.268      ;
; -4.362 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 4.188      ;
; -4.357 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 4.151      ;
; -4.332 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 4.186      ;
; -4.316 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 4.150      ;
; -4.185 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.988      ;
; -4.178 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 4.006      ;
; -4.151 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.105      ; 3.944      ;
; -4.142 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.939      ;
; -4.124 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.955      ;
; -4.118 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.987      ;
; -4.104 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.907      ;
; -4.101 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.105      ; 3.894      ;
; -4.082 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.908      ;
; -4.077 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.264      ; 3.907      ;
; -4.064 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.858      ;
; -4.057 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.123      ; 3.856      ;
; -4.057 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.854      ;
; -4.052 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.906      ;
; -4.048 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.845      ;
; -4.043 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.840      ;
; -4.042 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.282      ; 3.919      ;
; -4.036 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.870      ;
; -4.029 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.105      ; 3.822      ;
; -4.016 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.810      ;
; -4.001 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.827      ;
; -3.979 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.126      ; 3.781      ;
; -3.971 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.825      ;
; -3.970 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.776      ;
; -3.958 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.755      ;
; -3.957 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.271      ; 3.823      ;
; -3.955 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.789      ;
; -3.953 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.750      ;
; -3.949 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.743      ;
; -3.929 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.126      ; 3.731      ;
; -3.898 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.726      ;
; -3.898 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.692      ;
; -3.893 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.123      ; 3.692      ;
; -3.892 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.695      ;
; -3.885 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.691      ;
; -3.876 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 3.701      ;
; -3.876 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.682      ;
; -3.867 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.696      ;
; -3.857 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.126      ; 3.659      ;
; -3.851 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.645      ;
; -3.846 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.269      ; 3.699      ;
; -3.844 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.128      ; 3.675      ;
; -3.844 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.647      ;
; -3.842 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.126      ; 3.644      ;
; -3.837 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.694      ;
; -3.830 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.269      ; 3.663      ;
; -3.829 ; MDR:mdr|MDRout[4]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.623      ;
; -3.827 ; IR:ir|IRout[6]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 3.624      ;
; -3.826 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 3.651      ;
; -3.817 ; IR:ir|IRout[7]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.611      ;
; -3.812 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.681      ;
; -3.797 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.264      ; 3.627      ;
; -3.796 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.269      ; 3.649      ;
; -3.789 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.615      ;
; -3.786 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.592      ;
; -3.782 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.611      ;
; -3.781 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.587      ;
; -3.780 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.269      ; 3.613      ;
; -3.777 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.580      ;
; -3.773 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.602      ;
; -3.764 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 3.722      ;
; -3.764 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.123      ; 3.563      ;
; -3.763 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.560      ;
; -3.762 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.282      ; 3.639      ;
; -3.759 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.613      ;
; -3.754 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 3.579      ;
; -3.753 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.590      ;
; -3.752 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.609      ;
; -3.748 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.126      ; 3.550      ;
; -3.743 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.600      ;
; -3.741 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.567      ;
; -3.737 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.122      ; 3.709      ;
; -3.736 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.573      ;
; -3.726 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.529      ;
; -3.725 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 3.683      ;
; -3.724 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.269      ; 3.577      ;
; -3.716 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.264      ; 3.546      ;
; -3.716 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.123      ; 3.515      ;
; -3.714 ; MDR:mdr|MDRout[6]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.508      ;
; -3.711 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.565      ;
; -3.695 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.270      ; 3.529      ;
; -3.692 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.134      ; 3.519      ;
; -3.689 ; MDR:mdr|MDRout[15]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.492      ;
; -3.683 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.512      ;
; -3.681 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.282      ; 3.558      ;
; -3.678 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.138      ; 3.507      ;
; -3.677 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.271      ; 3.543      ;
; -3.674 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.135      ; 3.500      ;
; -3.671 ; MDR:mdr|MDRout[9]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.105      ; 3.464      ;
; -3.668 ; IR:ir|IRout[9]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 3.462      ;
; -3.657 ; MDR:mdr|MDRout[4]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.127      ; 3.460      ;
; -3.655 ; IR:ir|IRout[6]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.130      ; 3.461      ;
; -3.653 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.510      ;
; -3.652 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.273      ; 3.489      ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.826 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.759      ;
; -3.826 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.759      ;
; -3.807 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.067     ; 4.735      ;
; -3.807 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.067     ; 4.735      ;
; -3.716 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.067     ; 4.644      ;
; -3.716 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.067     ; 4.644      ;
; -3.518 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.095      ; 4.108      ;
; -3.512 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.095      ; 4.102      ;
; -3.502 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.095      ; 4.092      ;
; -3.367 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.952      ;
; -3.367 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.952      ;
; -3.367 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.958      ;
; -3.362 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.090      ; 3.947      ;
; -3.352 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.937      ;
; -3.352 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.937      ;
; -3.352 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.943      ;
; -3.347 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.090      ; 3.932      ;
; -3.342 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.280      ;
; -3.342 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.057     ; 4.280      ;
; -3.330 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.915      ;
; -3.330 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.915      ;
; -3.330 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.921      ;
; -3.325 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.090      ; 3.910      ;
; -3.323 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.256      ;
; -3.323 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.256      ;
; -3.316 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.906      ;
; -3.301 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.891      ;
; -3.279 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.869      ;
; -3.232 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 4.165      ;
; -3.232 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.165      ;
; -3.219 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.809      ;
; -3.216 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.149      ;
; -3.206 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.139      ;
; -3.187 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.090      ; 3.772      ;
; -3.172 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.100      ;
; -3.161 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.746      ;
; -3.161 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.746      ;
; -3.065 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.650      ;
; -3.065 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.090      ; 3.650      ;
; -3.065 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.656      ;
; -3.062 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.057     ; 4.000      ;
; -3.060 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.090      ; 3.645      ;
; -3.053 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.643      ;
; -3.053 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.643      ;
; -3.048 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.986      ;
; -3.043 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.976      ;
; -3.014 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.604      ;
; -2.952 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.885      ;
; -2.940 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.868      ;
; -2.860 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.450      ;
; -2.860 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.450      ;
; -2.837 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.427      ;
; -2.825 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.416      ;
; -2.825 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.096      ; 3.416      ;
; -2.810 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.401      ;
; -2.810 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.096      ; 3.401      ;
; -2.788 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.379      ;
; -2.788 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.096      ; 3.379      ;
; -2.773 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.363      ;
; -2.752 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.680      ;
; -2.746 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.336      ;
; -2.746 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.336      ;
; -2.744 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.334      ;
; -2.744 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.334      ;
; -2.740 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.095      ; 3.330      ;
; -2.729 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.095      ; 3.319      ;
; -2.719 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.095      ; 3.309      ;
; -2.714 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.304      ;
; -2.712 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.303      ;
; -2.696 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.286      ;
; -2.696 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.095      ; 3.286      ;
; -2.664 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.598      ;
; -2.664 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.598      ;
; -2.650 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.241      ;
; -2.650 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.096      ; 3.241      ;
; -2.596 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|count[1] ; clk          ; clk         ; 1.000        ; -0.057     ; 3.534      ;
; -2.580 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.170      ;
; -2.541 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.474      ;
; -2.523 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.096      ; 3.114      ;
; -2.523 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.096      ; 3.114      ;
; -2.517 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[13]                 ; clk          ; clk         ; 0.500        ; -0.223     ; 2.789      ;
; -2.517 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[12]                 ; clk          ; clk         ; 0.500        ; -0.223     ; 2.789      ;
; -2.517 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[11]                 ; clk          ; clk         ; 0.500        ; -0.223     ; 2.789      ;
; -2.517 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[6]                  ; clk          ; clk         ; 0.500        ; -0.223     ; 2.789      ;
; -2.516 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 3.449      ;
; -2.516 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.449      ;
; -2.514 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 1.000        ; -0.061     ; 3.448      ;
; -2.514 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.448      ;
; -2.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[5]                  ; clk          ; clk         ; 0.500        ; -0.223     ; 2.772      ;
; -2.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[4]                  ; clk          ; clk         ; 0.500        ; -0.223     ; 2.772      ;
; -2.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[2]                  ; clk          ; clk         ; 0.500        ; -0.223     ; 2.772      ;
; -2.466 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.056      ;
; -2.465 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[16]~reg0         ; clk          ; clk         ; 0.500        ; -0.221     ; 2.739      ;
; -2.465 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[15]~reg0         ; clk          ; clk         ; 0.500        ; -0.221     ; 2.739      ;
; -2.465 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[17]~reg0         ; clk          ; clk         ; 0.500        ; -0.221     ; 2.739      ;
; -2.465 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[11]~reg0         ; clk          ; clk         ; 0.500        ; -0.221     ; 2.739      ;
; -2.464 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.095      ; 3.054      ;
; -2.438 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.095      ; 3.028      ;
; -2.422 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[14]~reg0         ; clk          ; clk         ; 0.500        ; -0.220     ; 2.697      ;
; -2.422 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[13]~reg0         ; clk          ; clk         ; 0.500        ; -0.220     ; 2.697      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                              ;
+-------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.048 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; 0.000        ; 2.581      ; 3.015      ;
; 0.358 ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; ControlBlock:ctrlBlock|wMAR     ; ControlBlock:ctrlBlock|wMAR     ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0          ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; IR:ir|IR[0]                     ; IR:ir|IRout[0]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.392 ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.395 ; Memory:mem|DataOut[5]           ; LEDs[5]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; Memory:mem|DataOut[3]           ; LEDs[3]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.397 ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.616      ;
; 0.402 ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.621      ;
; 0.433 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.652      ;
; 0.434 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; 2.581      ; 2.901      ;
; 0.479 ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.536 ; Memory:mem|DataOut[2]           ; LEDs[2]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.754      ;
; 0.537 ; Memory:mem|DataOut[4]           ; LEDs[4]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.755      ;
; 0.544 ; Memory:mem|DataOut[0]           ; LEDs[1]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.762      ;
; 0.545 ; Memory:mem|DataOut[0]           ; LEDs[0]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.061      ; 0.763      ;
; 0.545 ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.764      ;
; 0.622 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.841      ;
; 0.629 ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wMDRbus  ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.848      ;
; 0.633 ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.852      ;
; 0.688 ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0             ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.907      ;
; 0.713 ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[17]                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.932      ;
; 0.762 ; IR:ir|IR[14]                    ; IR:ir|IRout[14]~reg0            ; clk                         ; clk         ; 0.000        ; 0.064      ; 0.983      ;
; 0.777 ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                  ; clk                         ; clk         ; 0.000        ; 0.063      ; 0.997      ;
; 0.779 ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[1]                  ; clk                         ; clk         ; 0.000        ; 0.063      ; 0.999      ;
; 0.780 ; MDR:mdr|MDR[16]                 ; MDR:mdr|MDRout[16]~reg0         ; clk                         ; clk         ; 0.000        ; 0.062      ; 0.999      ;
; 0.802 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.021      ;
; 0.805 ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.024      ;
; 0.806 ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.025      ;
; 0.807 ; ALU:alu|alu_out[10]$latch       ; IR:ir|IR[10]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.129     ; 0.365      ;
; 0.807 ; ALU:alu|alu_out[10]$latch       ; MDR:mdr|MDR[10]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.129     ; 0.365      ;
; 0.823 ; ALU:alu|alu_out[1]$latch        ; MAR:mar|MAR[1]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.124     ; 0.386      ;
; 0.824 ; ALU:alu|alu_out[2]$latch        ; MAR:mar|MAR[2]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.386      ;
; 0.825 ; ALU:alu|alu_out[0]$latch        ; MAR:mar|MAR[0]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.124     ; 0.388      ;
; 0.836 ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.061      ;
; 0.837 ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.062      ;
; 0.839 ; ALU:alu|alu_out[17]$latch       ; MDR:mdr|MDR[17]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.127     ; 0.399      ;
; 0.839 ; ALU:alu|alu_out[6]$latch        ; IR:ir|IR[6]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.138     ; 0.388      ;
; 0.840 ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.059      ;
; 0.846 ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.060      ;
; 0.846 ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.067      ; 1.070      ;
; 0.906 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[7]                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.124      ;
; 0.918 ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[2]           ; clk                         ; clk         ; 0.000        ; 0.064      ; 1.139      ;
; 0.927 ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.152      ;
; 0.931 ; ALU:alu|alu_out[4]$latch        ; MAR:mar|MAR[4]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.493      ;
; 0.939 ; ALU:alu|alu_out[5]$latch        ; MDR:mdr|MDR[5]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.123     ; 0.503      ;
; 0.942 ; ALU:alu|alu_out[13]$latch       ; IR:ir|IR[13]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.138     ; 0.491      ;
; 0.945 ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0          ; clk                         ; clk         ; 0.000        ; 0.058      ; 1.160      ;
; 0.947 ; ALU:alu|alu_out[2]$latch        ; IR:ir|IR[2]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.509      ;
; 0.948 ; ALU:alu|alu_out[9]$latch        ; MDR:mdr|MDR[9]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.271     ; 0.364      ;
; 0.949 ; ALU:alu|alu_out[9]$latch        ; IR:ir|IR[9]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.271     ; 0.365      ;
; 0.950 ; ALU:alu|alu_out[8]$latch        ; MDR:mdr|MDR[8]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.272     ; 0.365      ;
; 0.952 ; ALU:alu|alu_out[8]$latch        ; IR:ir|IR[8]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.272     ; 0.367      ;
; 0.963 ; ALU:alu|alu_out[12]$latch       ; IR:ir|IR[12]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.285     ; 0.365      ;
; 0.963 ; ALU:alu|alu_out[12]$latch       ; MDR:mdr|MDR[12]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.285     ; 0.365      ;
; 0.963 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.177      ;
; 0.967 ; ALU:alu|alu_out[4]$latch        ; IR:ir|IR[4]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.529      ;
; 0.969 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.183      ;
; 0.975 ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clk                         ; clk         ; 0.000        ; 0.058      ; 1.190      ;
; 0.977 ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.196      ;
; 0.981 ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clk                         ; clk         ; 0.000        ; 0.058      ; 1.196      ;
; 0.989 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[8]                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.207      ;
; 0.990 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[9]                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.208      ;
; 0.991 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.209      ;
; 0.998 ; MDR:mdr|MDR[15]                 ; MDR:mdr|MDRout[15]~reg0         ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.217      ;
; 1.002 ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.220      ;
; 1.006 ; ALU:alu|alu_out[2]$latch        ; MDR:mdr|MDR[2]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.568      ;
; 1.007 ; ALU:alu|alu_out[4]$latch        ; MDR:mdr|MDR[4]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.569      ;
; 1.010 ; IR:ir|IR[7]                     ; IR:ir|IRout[7]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.228      ;
; 1.011 ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clk                         ; clk         ; 0.000        ; 0.058      ; 1.226      ;
; 1.014 ; ALU:alu|alu_out[6]$latch        ; MDR:mdr|MDR[6]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.138     ; 0.563      ;
; 1.014 ; ALU:alu|alu_out[1]$latch        ; MDR:mdr|MDR[1]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.124     ; 0.577      ;
; 1.016 ; ALU:alu|alu_out[0]$latch        ; MDR:mdr|MDR[0]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.124     ; 0.579      ;
; 1.018 ; ALU:alu|alu_out[13]$latch       ; MDR:mdr|MDR[13]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.138     ; 0.567      ;
; 1.019 ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.244      ;
; 1.021 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.240      ;
; 1.028 ; MDR:mdr|MDR[11]                 ; MDR:mdr|MDRout[11]~reg0         ; clk                         ; clk         ; 0.000        ; 0.064      ; 1.249      ;
; 1.044 ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0            ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.262      ;
; 1.049 ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.268      ;
; 1.053 ; ALU:alu|alu_out[3]$latch        ; MDR:mdr|MDR[3]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.125     ; 0.615      ;
; 1.055 ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.274      ;
; 1.055 ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.274      ;
; 1.062 ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.281      ;
; 1.062 ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.276      ;
; 1.063 ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.277      ;
; 1.065 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[14]                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.067 ; IR:ir|IR[6]                     ; IR:ir|IRout[6]~reg0             ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.285      ;
; 1.073 ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.298      ;
; 1.074 ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.299      ;
; 1.085 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[6]                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.301      ;
; 1.086 ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[13]                 ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.302      ;
+-------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.915 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.253      ;
; 0.952 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.309      ; 1.291      ;
; 1.022 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.190      ;
; 1.064 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.402      ;
; 1.088 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.301      ; 1.419      ;
; 1.117 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.321      ; 1.468      ;
; 1.119 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.301      ; 1.450      ;
; 1.166 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.357      ;
; 1.203 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.541      ;
; 1.243 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.309      ; 1.582      ;
; 1.254 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.592      ;
; 1.321 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.505      ;
; 1.357 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.695      ;
; 1.376 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 1.574      ;
; 1.380 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.548      ;
; 1.393 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.308      ; 1.731      ;
; 1.396 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.580      ;
; 1.399 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.152      ; 1.581      ;
; 1.410 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 1.608      ;
; 1.415 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.296      ; 1.241      ;
; 1.426 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.321      ; 1.777      ;
; 1.427 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.595      ;
; 1.454 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.645      ;
; 1.464 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.648      ;
; 1.487 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.138      ; 1.655      ;
; 1.516 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.701      ;
; 1.519 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.704      ;
; 1.560 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.745      ;
; 1.562 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.152      ; 1.744      ;
; 1.619 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.459      ; 1.608      ;
; 1.628 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.154      ; 1.812      ;
; 1.665 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.850      ;
; 1.672 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.159      ; 1.861      ;
; 1.684 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 1.882      ;
; 1.704 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.889      ;
; 1.708 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.155      ; 1.893      ;
; 1.720 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.168      ; 1.918      ;
; 1.795 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.298      ; 1.623      ;
; 1.795 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.159      ; 1.984      ;
; 1.829 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 1.671      ;
; 1.831 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.314      ; 1.675      ;
; 1.878 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 1.874      ;
; 1.938 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.317      ; 1.785      ;
; 1.957 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 1.953      ;
; 1.963 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.315      ; 1.808      ;
; 1.965 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 1.953      ;
; 1.976 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 1.972      ;
; 1.984 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.315      ; 1.829      ;
; 2.068 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.079      ;
; 2.090 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.098      ;
; 2.109 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 2.105      ;
; 2.122 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 2.118      ;
; 2.174 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.314      ; 2.018      ;
; 2.176 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.164      ;
; 2.200 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.295      ; 2.025      ;
; 2.205 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.461      ; 2.196      ;
; 2.211 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.461      ; 2.202      ;
; 2.218 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.226      ;
; 2.227 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.215      ;
; 2.241 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.229      ;
; 2.262 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 2.258      ;
; 2.268 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 2.109      ;
; 2.281 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.325      ; 2.136      ;
; 2.292 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.328      ; 2.150      ;
; 2.315 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 2.156      ;
; 2.336 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.461      ; 2.327      ;
; 2.367 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 2.208      ;
; 2.374 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.362      ;
; 2.376 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 2.372      ;
; 2.377 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.328      ; 2.235      ;
; 2.378 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.481      ; 2.389      ;
; 2.380 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.368      ;
; 2.382 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.377      ;
; 2.385 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.233      ;
; 2.393 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.388      ;
; 2.401 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.396      ;
; 2.403 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.251      ;
; 2.405 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.466      ; 2.401      ;
; 2.416 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.424      ;
; 2.419 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.407      ;
; 2.421 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.317      ; 2.268      ;
; 2.422 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.417      ;
; 2.422 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.430      ;
; 2.428 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.276      ;
; 2.436 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.424      ;
; 2.445 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.433      ;
; 2.448 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 2.289      ;
; 2.454 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.449      ;
; 2.461 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.469      ;
; 2.463 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 2.305      ;
; 2.470 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 2.312      ;
; 2.473 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.317      ; 2.320      ;
; 2.478 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.486      ;
; 2.483 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.468      ; 2.481      ;
; 2.486 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.317      ; 2.333      ;
; 2.487 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.458      ; 2.475      ;
; 2.487 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.478      ; 2.495      ;
; 2.489 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.468      ; 2.487      ;
; 2.505 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.465      ; 2.500      ;
; 2.515 ; IR:ir|IRout[1]~reg0            ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.313      ; 2.358      ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRbus         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[2]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[3]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[4]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[5]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[6]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[7]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[8]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[9]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[10]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[11]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[12]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[13]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[14]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[15]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[16]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[17]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDRout[0]~reg0                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.053 ; 4.530 ; Rise       ; clk             ;
; reset     ; clk        ; 4.050 ; 4.565 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.415 ; -1.827 ; Rise       ; clk             ;
; reset     ; clk        ; -1.746 ; -2.141 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 7.814 ; 7.955 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.993 ; 7.053 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.349 ; 6.378 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.356 ; 6.419 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 7.116 ; 7.217 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 6.386 ; 6.410 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 7.814 ; 7.955 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.200 ; 6.256 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.952 ; 5.978 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 6.190 ; 6.262 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 6.043 ; 6.035 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 5.817 ; 5.840 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.824 ; 6.881 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.206 ; 6.233 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.207 ; 6.265 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.936 ; 7.031 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 6.235 ; 6.256 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 7.661 ; 7.800 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.062 ; 6.115 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.817 ; 5.840 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 6.053 ; 6.121 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 5.906 ; 5.897 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 139.63 MHz ; 139.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -4.180 ; -65.277       ;
; clk                         ; -3.335 ; -239.193      ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.057 ; -0.057        ;
; ControlBlock:ctrlBlock|eALU ; 0.937  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -128.000      ;
; ControlBlock:ctrlBlock|eALU ; 0.451  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                          ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; -4.180 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.955      ;
; -4.037 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.822      ;
; -3.932 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.738      ;
; -3.927 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.761      ;
; -3.919 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.734      ;
; -3.883 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.658      ;
; -3.808 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.032      ; 3.617      ;
; -3.753 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.602      ;
; -3.746 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.026      ; 3.557      ;
; -3.734 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.511      ;
; -3.730 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.515      ;
; -3.713 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.003      ; 3.487      ;
; -3.687 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 3.542      ;
; -3.673 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 3.482      ;
; -3.673 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.458      ;
; -3.672 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.003      ; 3.446      ;
; -3.665 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.442      ;
; -3.649 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.426      ;
; -3.646 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.425      ;
; -3.642 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.417      ;
; -3.639 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.003      ; 3.413      ;
; -3.634 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.440      ;
; -3.627 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.442      ;
; -3.618 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.395      ;
; -3.610 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.444      ;
; -3.606 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.156      ; 3.452      ;
; -3.591 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.378      ;
; -3.587 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.362      ;
; -3.577 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.383      ;
; -3.570 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.385      ;
; -3.568 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.345      ;
; -3.560 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.024      ; 3.344      ;
; -3.553 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.387      ;
; -3.543 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.318      ;
; -3.532 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.309      ;
; -3.521 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.296      ;
; -3.519 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.024      ; 3.303      ;
; -3.516 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.032      ; 3.325      ;
; -3.516 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.295      ;
; -3.506 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.293      ;
; -3.499 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.284      ;
; -3.496 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.024      ; 3.280      ;
; -3.492 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.022      ; 3.273      ;
; -3.486 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.033      ; 3.294      ;
; -3.484 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.259      ;
; -3.481 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.317      ;
; -3.467 ; IR:ir|IRout[6]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.006      ; 3.244      ;
; -3.465 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.252      ;
; -3.464 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.030      ; 3.269      ;
; -3.457 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.271      ;
; -3.454 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.026      ; 3.265      ;
; -3.440 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.273      ;
; -3.439 ; MDR:mdr|MDRout[4]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.214      ;
; -3.434 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.219      ;
; -3.425 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.212      ;
; -3.423 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.030      ; 3.228      ;
; -3.421 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.270      ;
; -3.416 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.230      ;
; -3.414 ; IR:ir|IRout[7]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.189      ;
; -3.407 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.022      ; 3.188      ;
; -3.401 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.033      ; 3.209      ;
; -3.400 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.179      ;
; -3.400 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.185      ;
; -3.399 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.232      ;
; -3.396 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.232      ;
; -3.395 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 3.250      ;
; -3.394 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.200      ;
; -3.391 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.030      ; 3.196      ;
; -3.389 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.223      ;
; -3.386 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.154      ; 3.219      ;
; -3.382 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.199      ;
; -3.381 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 3.190      ;
; -3.380 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.016      ; 3.292      ;
; -3.379 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.166      ;
; -3.373 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.150      ;
; -3.369 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.033      ; 3.177      ;
; -3.368 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.016      ; 3.280      ;
; -3.362 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.179      ;
; -3.350 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.129      ;
; -3.346 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.154      ;
; -3.345 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.181      ;
; -3.344 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.019      ; 3.271      ;
; -3.339 ; MDR:mdr|MDRout[6]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.004      ; 3.114      ;
; -3.338 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.165      ; 3.193      ;
; -3.338 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.144      ;
; -3.331 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.146      ;
; -3.331 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.116      ;
; -3.324 ; IR:ir|IRout[6]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.027      ; 3.111      ;
; -3.324 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.146      ; 3.133      ;
; -3.320 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.033      ; 3.128      ;
; -3.315 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.151      ;
; -3.314 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.156      ; 3.160      ;
; -3.314 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.155      ; 3.148      ;
; -3.310 ; MDR:mdr|MDRout[15]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.095      ;
; -3.307 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.158      ;
; -3.301 ; MDR:mdr|MDRout[10]~reg0 ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.003      ; 3.075      ;
; -3.301 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.020      ; 3.080      ;
; -3.300 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.157      ; 3.117      ;
; -3.296 ; MDR:mdr|MDRout[4]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.025      ; 3.081      ;
; -3.295 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.031      ; 3.101      ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.335 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.275      ;
; -3.335 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.055     ; 4.275      ;
; -3.317 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.060     ; 4.252      ;
; -3.317 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.060     ; 4.252      ;
; -3.237 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.060     ; 4.172      ;
; -3.237 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.060     ; 4.172      ;
; -3.081 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.677      ;
; -3.075 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.671      ;
; -3.071 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.667      ;
; -3.001 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.592      ;
; -3.001 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.592      ;
; -2.987 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.096      ; 3.578      ;
; -2.987 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.578      ;
; -2.987 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.578      ;
; -2.973 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.096      ; 3.564      ;
; -2.972 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.563      ;
; -2.972 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.563      ;
; -2.968 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.564      ;
; -2.958 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.096      ; 3.549      ;
; -2.954 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.550      ;
; -2.953 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.550      ;
; -2.939 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.535      ;
; -2.939 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.536      ;
; -2.924 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.521      ;
; -2.900 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.845      ;
; -2.900 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.845      ;
; -2.882 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.822      ;
; -2.882 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.822      ;
; -2.823 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.096      ; 3.414      ;
; -2.813 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.409      ;
; -2.802 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.742      ;
; -2.802 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.742      ;
; -2.790 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.381      ;
; -2.790 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.381      ;
; -2.789 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.729      ;
; -2.769 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.704      ;
; -2.744 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.684      ;
; -2.736 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.327      ;
; -2.736 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 0.500        ; 0.096      ; 3.327      ;
; -2.722 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.096      ; 3.313      ;
; -2.709 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.305      ;
; -2.709 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.305      ;
; -2.703 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.299      ;
; -2.688 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.285      ;
; -2.683 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.628      ;
; -2.645 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.050     ; 3.590      ;
; -2.627 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.567      ;
; -2.547 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.487      ;
; -2.542 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.477      ;
; -2.519 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.115      ;
; -2.519 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.115      ;
; -2.506 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.102      ;
; -2.484 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.081      ;
; -2.484 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.102      ; 3.081      ;
; -2.470 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.067      ;
; -2.470 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.102      ; 3.067      ;
; -2.455 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 3.052      ;
; -2.455 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.102      ; 3.052      ;
; -2.454 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.050      ;
; -2.433 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.029      ;
; -2.433 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.029      ;
; -2.432 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.101      ; 3.028      ;
; -2.432 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.101      ; 3.028      ;
; -2.432 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.101      ; 3.028      ;
; -2.418 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.101      ; 3.014      ;
; -2.406 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 3.341      ;
; -2.403 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.101      ; 2.999      ;
; -2.390 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 0.500        ; 0.101      ; 2.986      ;
; -2.390 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 0.500        ; 0.101      ; 2.986      ;
; -2.373 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 2.970      ;
; -2.370 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMDRbus  ; clk          ; clk         ; 0.500        ; 0.101      ; 2.966      ;
; -2.341 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 2.938      ;
; -2.341 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.102      ; 2.938      ;
; -2.296 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.237      ;
; -2.296 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.237      ;
; -2.264 ; ControlBlock:ctrlBlock|instruction[15] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.101      ; 2.860      ;
; -2.241 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|count[1] ; clk          ; clk         ; 1.000        ; -0.050     ; 3.186      ;
; -2.231 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[13]                 ; clk          ; clk         ; 0.500        ; -0.216     ; 2.510      ;
; -2.231 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[12]                 ; clk          ; clk         ; 0.500        ; -0.216     ; 2.510      ;
; -2.231 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[11]                 ; clk          ; clk         ; 0.500        ; -0.216     ; 2.510      ;
; -2.231 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[6]                  ; clk          ; clk         ; 0.500        ; -0.216     ; 2.510      ;
; -2.229 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.169      ;
; -2.221 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[5]                  ; clk          ; clk         ; 0.500        ; -0.216     ; 2.500      ;
; -2.221 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[4]                  ; clk          ; clk         ; 0.500        ; -0.216     ; 2.500      ;
; -2.221 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[2]                  ; clk          ; clk         ; 0.500        ; -0.216     ; 2.500      ;
; -2.219 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 0.500        ; 0.102      ; 2.816      ;
; -2.219 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 0.500        ; 0.102      ; 2.816      ;
; -2.181 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[16]~reg0         ; clk          ; clk         ; 0.500        ; -0.214     ; 2.462      ;
; -2.181 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[15]~reg0         ; clk          ; clk         ; 0.500        ; -0.214     ; 2.462      ;
; -2.181 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[17]~reg0         ; clk          ; clk         ; 0.500        ; -0.214     ; 2.462      ;
; -2.181 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[11]~reg0         ; clk          ; clk         ; 0.500        ; -0.214     ; 2.462      ;
; -2.181 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.121      ;
; -2.181 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.055     ; 3.121      ;
; -2.178 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.101      ; 2.774      ;
; -2.177 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|cALU[0]  ; clk          ; clk         ; 0.500        ; 0.101      ; 2.773      ;
; -2.167 ; ControlBlock:ctrlBlock|instruction[14] ; ControlBlock:ctrlBlock|count[0] ; clk          ; clk         ; 0.500        ; 0.101      ; 2.763      ;
; -2.155 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rMAR     ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.155 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|wMDRmem  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.096      ;
; -2.152 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[14]~reg0         ; clk          ; clk         ; 0.500        ; -0.213     ; 2.434      ;
; -2.152 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[13]~reg0         ; clk          ; clk         ; 0.500        ; -0.213     ; 2.434      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.057 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; 0.000        ; 2.388      ; 2.685      ;
; 0.312  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; ControlBlock:ctrlBlock|wMAR     ; ControlBlock:ctrlBlock|wMAR     ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.339  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clk                         ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.339  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0          ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339  ; IR:ir|IR[0]                     ; IR:ir|IRout[0]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340  ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341  ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.354  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.356  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357  ; Memory:mem|DataOut[5]           ; LEDs[5]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.359  ; Memory:mem|DataOut[3]           ; LEDs[3]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.364  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.388  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.587      ;
; 0.403  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; 2.388      ; 2.645      ;
; 0.432  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                 ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.432  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.482  ; Memory:mem|DataOut[2]           ; LEDs[2]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.681      ;
; 0.483  ; Memory:mem|DataOut[4]           ; LEDs[4]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.488  ; Memory:mem|DataOut[0]           ; LEDs[1]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.488  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.687      ;
; 0.490  ; Memory:mem|DataOut[0]           ; LEDs[0]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.689      ;
; 0.559  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.758      ;
; 0.568  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wMDRbus  ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.570  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.769      ;
; 0.635  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0             ; clk                         ; clk         ; 0.000        ; 0.056      ; 0.835      ;
; 0.649  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[17]                 ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.848      ;
; 0.684  ; ALU:alu|alu_out[10]$latch       ; IR:ir|IR[10]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.026     ; 0.332      ;
; 0.684  ; ALU:alu|alu_out[10]$latch       ; MDR:mdr|MDR[10]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.026     ; 0.332      ;
; 0.695  ; ALU:alu|alu_out[1]$latch        ; MAR:mar|MAR[1]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.348      ;
; 0.696  ; ALU:alu|alu_out[2]$latch        ; MAR:mar|MAR[2]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.022     ; 0.348      ;
; 0.697  ; ALU:alu|alu_out[0]$latch        ; MAR:mar|MAR[0]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.350      ;
; 0.702  ; IR:ir|IR[14]                    ; IR:ir|IRout[14]~reg0            ; clk                         ; clk         ; 0.000        ; 0.057      ; 0.903      ;
; 0.710  ; ALU:alu|alu_out[6]$latch        ; IR:ir|IR[6]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.034     ; 0.350      ;
; 0.714  ; ALU:alu|alu_out[17]$latch       ; MDR:mdr|MDR[17]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.025     ; 0.363      ;
; 0.718  ; MDR:mdr|MDR[16]                 ; MDR:mdr|MDRout[16]~reg0         ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.917      ;
; 0.719  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                  ; clk                         ; clk         ; 0.000        ; 0.057      ; 0.920      ;
; 0.721  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[1]                  ; clk                         ; clk         ; 0.000        ; 0.057      ; 0.922      ;
; 0.727  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.926      ;
; 0.735  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.934      ;
; 0.742  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 0.942      ;
; 0.754  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 0.957      ;
; 0.758  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 0.961      ;
; 0.763  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.774  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.050      ; 0.968      ;
; 0.786  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.060      ; 0.990      ;
; 0.792  ; ALU:alu|alu_out[4]$latch        ; MAR:mar|MAR[4]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.022     ; 0.444      ;
; 0.799  ; ALU:alu|alu_out[5]$latch        ; MDR:mdr|MDR[5]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.019     ; 0.454      ;
; 0.800  ; ALU:alu|alu_out[13]$latch       ; IR:ir|IR[13]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.033     ; 0.441      ;
; 0.801  ; ALU:alu|alu_out[2]$latch        ; IR:ir|IR[2]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.454      ;
; 0.812  ; ALU:alu|alu_out[9]$latch        ; IR:ir|IR[9]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.155     ; 0.331      ;
; 0.812  ; ALU:alu|alu_out[9]$latch        ; MDR:mdr|MDR[9]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.155     ; 0.331      ;
; 0.815  ; ALU:alu|alu_out[8]$latch        ; MDR:mdr|MDR[8]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.156     ; 0.333      ;
; 0.817  ; ALU:alu|alu_out[8]$latch        ; IR:ir|IR[8]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.156     ; 0.335      ;
; 0.819  ; ALU:alu|alu_out[4]$latch        ; IR:ir|IR[4]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.472      ;
; 0.826  ; ALU:alu|alu_out[12]$latch       ; IR:ir|IR[12]                    ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.167     ; 0.333      ;
; 0.826  ; ALU:alu|alu_out[12]$latch       ; MDR:mdr|MDR[12]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.167     ; 0.333      ;
; 0.829  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[7]                  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.838  ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[2]           ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.840  ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.043      ;
; 0.858  ; ALU:alu|alu_out[4]$latch        ; MDR:mdr|MDR[4]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.022     ; 0.510      ;
; 0.858  ; ALU:alu|alu_out[2]$latch        ; MDR:mdr|MDR[2]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.022     ; 0.510      ;
; 0.866  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0          ; clk                         ; clk         ; 0.000        ; 0.052      ; 1.062      ;
; 0.867  ; ALU:alu|alu_out[13]$latch       ; MDR:mdr|MDR[13]                 ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.033     ; 0.508      ;
; 0.867  ; ALU:alu|alu_out[6]$latch        ; MDR:mdr|MDR[6]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.034     ; 0.507      ;
; 0.867  ; ALU:alu|alu_out[1]$latch        ; MDR:mdr|MDR[1]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.520      ;
; 0.869  ; ALU:alu|alu_out[0]$latch        ; MDR:mdr|MDR[0]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.021     ; 0.522      ;
; 0.875  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.050      ; 1.069      ;
; 0.879  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.078      ;
; 0.887  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.050      ; 1.081      ;
; 0.891  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clk                         ; clk         ; 0.000        ; 0.052      ; 1.087      ;
; 0.893  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clk                         ; clk         ; 0.000        ; 0.052      ; 1.089      ;
; 0.901  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[8]                  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.901  ; ALU:alu|alu_out[3]$latch        ; MDR:mdr|MDR[3]                  ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.022     ; 0.553      ;
; 0.902  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[9]                  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.101      ;
; 0.903  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.102      ;
; 0.906  ; MDR:mdr|MDR[15]                 ; MDR:mdr|MDRout[15]~reg0         ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.105      ;
; 0.910  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clk                         ; clk         ; 0.000        ; 0.054      ; 1.108      ;
; 0.921  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clk                         ; clk         ; 0.000        ; 0.052      ; 1.117      ;
; 0.930  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.133      ;
; 0.931  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.130      ;
; 0.932  ; IR:ir|IR[7]                     ; IR:ir|IRout[7]~reg0             ; clk                         ; clk         ; 0.000        ; 0.054      ; 1.130      ;
; 0.948  ; MDR:mdr|MDR[11]                 ; MDR:mdr|MDRout[11]~reg0         ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.149      ;
; 0.949  ; ALU:alu|alu_out[5]$latch        ; IR:ir|IR[5]                     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; -0.018     ; 0.605      ;
; 0.950  ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0            ; clk                         ; clk         ; 0.000        ; 0.054      ; 1.148      ;
; 0.956  ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.155      ;
; 0.957  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.157      ;
; 0.959  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.159      ;
; 0.959  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.158      ;
; 0.970  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.050      ; 1.164      ;
; 0.973  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[14]                 ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.173      ;
; 0.974  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.050      ; 1.168      ;
; 0.977  ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.180      ;
; 0.978  ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.181      ;
; 0.983  ; IR:ir|IR[6]                     ; IR:ir|IRout[6]~reg0             ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.182      ;
; 0.990  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[4]           ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.189      ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                 ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.937 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.171      ; 1.138      ;
; 0.969 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.172      ; 1.171      ;
; 1.027 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.012      ; 1.069      ;
; 1.067 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.267      ;
; 1.099 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.290      ;
; 1.129 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.181      ; 1.340      ;
; 1.137 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.161      ; 1.328      ;
; 1.164 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.035      ; 1.229      ;
; 1.210 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.171      ; 1.411      ;
; 1.243 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.172      ; 1.445      ;
; 1.252 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.452      ;
; 1.313 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.027      ; 1.370      ;
; 1.351 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.551      ;
; 1.363 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.041      ; 1.434      ;
; 1.375 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.012      ; 1.417      ;
; 1.380 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.027      ; 1.437      ;
; 1.382 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.025      ; 1.437      ;
; 1.383 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.170      ; 1.583      ;
; 1.393 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.041      ; 1.464      ;
; 1.405 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.012      ; 1.447      ;
; 1.410 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.181      ; 1.621      ;
; 1.430 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.169      ; 1.129      ;
; 1.436 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.035      ; 1.501      ;
; 1.452 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.027      ; 1.509      ;
; 1.462 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.012      ; 1.504      ;
; 1.496 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.554      ;
; 1.499 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.557      ;
; 1.539 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.025      ; 1.594      ;
; 1.542 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.600      ;
; 1.599 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.447      ;
; 1.601 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.027      ; 1.658      ;
; 1.635 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.693      ;
; 1.643 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.041      ; 1.714      ;
; 1.649 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.035      ; 1.714      ;
; 1.671 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.729      ;
; 1.674 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.028      ; 1.732      ;
; 1.675 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.041      ; 1.746      ;
; 1.745 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; 0.035      ; 1.810      ;
; 1.784 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.172      ; 1.486      ;
; 1.801 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.185      ; 1.516      ;
; 1.803 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.187      ; 1.520      ;
; 1.860 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.717      ;
; 1.912 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 1.634      ;
; 1.923 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.771      ;
; 1.929 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.329      ; 1.788      ;
; 1.936 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.188      ; 1.654      ;
; 1.952 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.809      ;
; 1.955 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.188      ; 1.673      ;
; 2.006 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 1.874      ;
; 2.020 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.341      ; 1.891      ;
; 2.057 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.914      ;
; 2.069 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 1.926      ;
; 2.102 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 1.950      ;
; 2.113 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.187      ; 1.830      ;
; 2.135 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.321      ; 1.986      ;
; 2.142 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.169      ; 1.841      ;
; 2.145 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.321      ; 1.996      ;
; 2.146 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.014      ;
; 2.156 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.004      ;
; 2.167 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.015      ;
; 2.194 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 2.051      ;
; 2.203 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.184      ; 1.917      ;
; 2.210 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.198      ; 1.938      ;
; 2.233 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.201      ; 1.964      ;
; 2.244 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.184      ; 1.958      ;
; 2.258 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.329      ; 2.117      ;
; 2.262 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.321      ; 2.113      ;
; 2.286 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.134      ;
; 2.287 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.135      ;
; 2.287 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.184      ; 2.001      ;
; 2.300 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.328      ; 2.158      ;
; 2.304 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.328      ; 2.162      ;
; 2.305 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.201      ; 2.036      ;
; 2.306 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.341      ; 2.177      ;
; 2.307 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.328      ; 2.165      ;
; 2.311 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.033      ;
; 2.313 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.329      ; 2.172      ;
; 2.325 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.173      ;
; 2.326 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.174      ;
; 2.326 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.184      ; 2.040      ;
; 2.328 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.050      ;
; 2.330 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.198      ;
; 2.331 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.199      ;
; 2.332 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.180      ;
; 2.336 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 2.193      ;
; 2.345 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.067      ;
; 2.346 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.068      ;
; 2.354 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 2.211      ;
; 2.369 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.237      ;
; 2.370 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.238      ;
; 2.376 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.338      ; 2.244      ;
; 2.384 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.106      ;
; 2.387 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.330      ; 2.247      ;
; 2.388 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.185      ; 2.103      ;
; 2.389 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.185      ; 2.104      ;
; 2.394 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.318      ; 2.242      ;
; 2.396 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.192      ; 2.118      ;
; 2.397 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.330      ; 2.257      ;
; 2.408 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.327      ; 2.265      ;
; 2.409 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.329      ; 2.268      ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRbus         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[2]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[3]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[4]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[5]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[6]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[7]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[8]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[9]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[10]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[11]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[12]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[13]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[14]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[15]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[16]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[17]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDRout[0]~reg0                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 3.561 ; 3.981 ; Rise       ; clk             ;
; reset     ; clk        ; 3.593 ; 3.980 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.192 ; -1.548 ; Rise       ; clk             ;
; reset     ; clk        ; -1.485 ; -1.819 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 7.492 ; 7.555 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.635 ; 6.600 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.048 ; 6.007 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.022 ; 6.034 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.722 ; 6.722 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 6.048 ; 6.022 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 7.492 ; 7.555 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 5.890 ; 5.885 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.639 ; 5.596 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 5.889 ; 5.891 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 5.730 ; 5.662 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 5.518 ; 5.474 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.481 ; 6.446 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 5.918 ; 5.877 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 5.887 ; 5.897 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 6.558 ; 6.556 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 5.911 ; 5.884 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 7.352 ; 7.417 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 5.766 ; 5.760 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.518 ; 5.474 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 5.765 ; 5.767 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 5.607 ; 5.540 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ControlBlock:ctrlBlock|eALU ; -2.363 ; -36.465       ;
; clk                         ; -1.782 ; -156.971      ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.282 ; -0.282        ;
; ControlBlock:ctrlBlock|eALU ; 0.722  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -135.633      ;
; ControlBlock:ctrlBlock|eALU ; 0.376  ; 0.000         ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:ctrlBlock|eALU'                                                                                          ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; -2.363 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.499      ;
; -2.290 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.433      ;
; -2.232 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.367      ;
; -2.217 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.388      ;
; -2.212 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.365      ;
; -2.200 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.357      ;
; -2.159 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 2.301      ;
; -2.130 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.285      ;
; -2.107 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 2.245      ;
; -2.106 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.241      ;
; -2.095 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.238      ;
; -2.090 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.267      ;
; -2.086 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.256      ;
; -2.081 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.241      ;
; -2.081 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 2.233      ;
; -2.079 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.214      ;
; -2.069 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.225      ;
; -2.067 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.205      ;
; -2.053 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.191      ;
; -2.042 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 2.194      ;
; -2.038 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.174      ;
; -2.035 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 2.218      ;
; -2.033 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 2.175      ;
; -2.022 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.193      ;
; -2.017 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.170      ;
; -2.012 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.148      ;
; -2.011 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.147      ;
; -2.006 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 2.148      ;
; -2.005 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.162      ;
; -2.004 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.142      ;
; -1.999 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 2.153      ;
; -1.994 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.139      ;
; -1.989 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.127      ;
; -1.980 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.125      ;
; -1.977 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.191      ; 2.156      ;
; -1.971 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.106      ;
; -1.961 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.110      ; 2.100      ;
; -1.960 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.130      ;
; -1.959 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.135      ;
; -1.955 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 2.107      ;
; -1.950 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 2.109      ;
; -1.949 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.087      ;
; -1.946 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.082      ;
; -1.943 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.099      ;
; -1.942 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.112      ; 2.083      ;
; -1.941 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.077      ;
; -1.939 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.082      ;
; -1.938 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.081      ;
; -1.933 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.103      ;
; -1.931 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.076      ;
; -1.928 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 2.080      ;
; -1.921 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.057      ;
; -1.921 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.094      ;
; -1.918 ; IR:ir|IRout[7]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.053      ;
; -1.916 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.061      ;
; -1.916 ; MDR:mdr|MDRout[7]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.072      ;
; -1.916 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 2.071      ;
; -1.911 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.184      ; 2.062      ;
; -1.907 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.080      ;
; -1.907 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 2.042      ;
; -1.904 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.195      ; 2.086      ;
; -1.903 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.106      ; 2.133      ;
; -1.902 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 2.057      ;
; -1.900 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.059      ;
; -1.898 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 2.040      ;
; -1.890 ; IR:ir|IRout[3]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.049      ;
; -1.887 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.110      ; 2.026      ;
; -1.886 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.110      ; 2.025      ;
; -1.884 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.109      ; 2.124      ;
; -1.879 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.112      ; 2.020      ;
; -1.877 ; MDR:mdr|MDRout[4]~reg0  ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.100      ; 2.013      ;
; -1.876 ; IR:ir|IRout[4]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.116      ; 2.021      ;
; -1.875 ; IR:ir|IRout[6]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.102      ; 2.013      ;
; -1.873 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 2.027      ;
; -1.873 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.016      ;
; -1.868 ; MDR:mdr|MDRout[3]~reg0  ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.011      ;
; -1.866 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.037      ;
; -1.865 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.036      ;
; -1.861 ; MDR:mdr|MDRout[0]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.014      ;
; -1.860 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.118      ; 2.013      ;
; -1.858 ; MDR:mdr|MDRout[15]~reg0 ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.114      ; 2.001      ;
; -1.858 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.031      ;
; -1.853 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 2.008      ;
; -1.851 ; PC:pc|PCout[0]~en       ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.107      ; 2.082      ;
; -1.848 ; MDR:mdr|MDRout[1]~reg0  ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.005      ;
; -1.847 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.185      ; 1.999      ;
; -1.846 ; IR:ir|IRout[1]~reg0     ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.190      ; 2.024      ;
; -1.845 ; IR:ir|IRout[7]~reg0     ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 1.987      ;
; -1.843 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 2.016      ;
; -1.840 ; MDR:mdr|MDRout[11]~reg0 ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.196      ; 2.023      ;
; -1.838 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 1.993      ;
; -1.837 ; IR:ir|IRout[2]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 1.996      ;
; -1.833 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 2.009      ;
; -1.830 ; IR:ir|IRout[9]~reg0     ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.099      ; 1.965      ;
; -1.830 ; IR:ir|IRout[0]~reg0     ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.120      ; 1.987      ;
; -1.826 ; IR:ir|IRout[5]~reg0     ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.192      ; 1.985      ;
; -1.825 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.189      ; 1.995      ;
; -1.824 ; MDR:mdr|MDRout[5]~reg0  ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.113      ; 1.983      ;
; -1.821 ; MDR:mdr|MDRout[2]~reg0  ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.110      ; 1.960      ;
; -1.820 ; MDR:mdr|MDRout[8]~reg0  ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.500        ; 0.117      ; 1.972      ;
+--------+-------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.782 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.731      ;
; -1.782 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.038     ; 2.731      ;
; -1.757 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.704      ;
; -1.757 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.704      ;
; -1.695 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|wIR      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.642      ;
; -1.695 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rPC      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.642      ;
; -1.569 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[13]                 ; clk          ; clk         ; 0.500        ; -0.429     ; 1.627      ;
; -1.569 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[12]                 ; clk          ; clk         ; 0.500        ; -0.429     ; 1.627      ;
; -1.569 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[11]                 ; clk          ; clk         ; 0.500        ; -0.429     ; 1.627      ;
; -1.569 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[6]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.627      ;
; -1.551 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[5]                  ; clk          ; clk         ; 0.500        ; -0.430     ; 1.608      ;
; -1.551 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[4]                  ; clk          ; clk         ; 0.500        ; -0.430     ; 1.608      ;
; -1.551 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[2]                  ; clk          ; clk         ; 0.500        ; -0.430     ; 1.608      ;
; -1.526 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[16]~reg0         ; clk          ; clk         ; 0.500        ; -0.428     ; 1.585      ;
; -1.526 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[15]~reg0         ; clk          ; clk         ; 0.500        ; -0.428     ; 1.585      ;
; -1.526 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[17]~reg0         ; clk          ; clk         ; 0.500        ; -0.428     ; 1.585      ;
; -1.526 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[11]~reg0         ; clk          ; clk         ; 0.500        ; -0.428     ; 1.585      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[14]                    ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[11]                    ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[5]                     ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[4]                     ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[3]                     ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[2]                     ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.515 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[0]                     ; clk          ; clk         ; 0.500        ; -0.426     ; 1.576      ;
; -1.508 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[10]                    ; clk          ; clk         ; 0.500        ; -0.424     ; 1.571      ;
; -1.508 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[9]                     ; clk          ; clk         ; 0.500        ; -0.424     ; 1.571      ;
; -1.508 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[8]                     ; clk          ; clk         ; 0.500        ; -0.424     ; 1.571      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[14]~reg0         ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[13]~reg0         ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[12]~reg0         ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[10]~reg0         ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[9]~reg0          ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[8]~reg0          ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[7]~reg0          ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.500 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[5]~reg0          ; clk          ; clk         ; 0.500        ; -0.426     ; 1.561      ;
; -1.489 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.351      ; 2.327      ;
; -1.484 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.435      ;
; -1.484 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.435      ;
; -1.482 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.351      ; 2.320      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[13]~reg0            ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[12]~reg0            ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[11]~reg0            ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[6]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[5]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[4]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[3]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[2]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.481 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[0]~reg0             ; clk          ; clk         ; 0.500        ; -0.426     ; 1.542      ;
; -1.478 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 0.500        ; 0.351      ; 2.316      ;
; -1.459 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 2.408      ;
; -1.459 ; ControlBlock:ctrlBlock|count[1]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.408      ;
; -1.455 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[13]                    ; clk          ; clk         ; 0.500        ; -0.425     ; 1.517      ;
; -1.455 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[12]                    ; clk          ; clk         ; 0.500        ; -0.425     ; 1.517      ;
; -1.455 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[6]                     ; clk          ; clk         ; 0.500        ; -0.425     ; 1.517      ;
; -1.449 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[13]                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.508      ;
; -1.449 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[12]                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.508      ;
; -1.449 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[11]                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.508      ;
; -1.449 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[6]                  ; clk          ; clk         ; 0.500        ; -0.428     ; 1.508      ;
; -1.441 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[16]                    ; clk          ; clk         ; 0.500        ; -0.423     ; 1.505      ;
; -1.441 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[15]                    ; clk          ; clk         ; 0.500        ; -0.423     ; 1.505      ;
; -1.441 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[17]                    ; clk          ; clk         ; 0.500        ; -0.423     ; 1.505      ;
; -1.441 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[7]                     ; clk          ; clk         ; 0.500        ; -0.423     ; 1.505      ;
; -1.441 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IR[1]                     ; clk          ; clk         ; 0.500        ; -0.423     ; 1.505      ;
; -1.431 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[5]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.489      ;
; -1.431 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[4]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.489      ;
; -1.431 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDR[2]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.489      ;
; -1.427 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.041     ; 2.373      ;
; -1.424 ; ControlBlock:ctrlBlock|count[2]        ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.419 ; ControlBlock:ctrlBlock|count[3]        ; ControlBlock:ctrlBlock|eALU     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.368      ;
; -1.415 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[3]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.473      ;
; -1.415 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[1]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.473      ;
; -1.415 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[0]                  ; clk          ; clk         ; 0.500        ; -0.429     ; 1.473      ;
; -1.406 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[16]~reg0         ; clk          ; clk         ; 0.500        ; -0.427     ; 1.466      ;
; -1.406 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[15]~reg0         ; clk          ; clk         ; 0.500        ; -0.427     ; 1.466      ;
; -1.406 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[17]~reg0         ; clk          ; clk         ; 0.500        ; -0.427     ; 1.466      ;
; -1.406 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[11]~reg0         ; clk          ; clk         ; 0.500        ; -0.427     ; 1.466      ;
; -1.402 ; ControlBlock:ctrlBlock|rMAR            ; Memory:mem|DataOut[5]           ; clk          ; clk         ; 0.500        ; -0.432     ; 1.457      ;
; -1.402 ; ControlBlock:ctrlBlock|rMAR            ; Memory:mem|DataOut[4]           ; clk          ; clk         ; 0.500        ; -0.432     ; 1.457      ;
; -1.402 ; ControlBlock:ctrlBlock|rMAR            ; Memory:mem|DataOut[3]           ; clk          ; clk         ; 0.500        ; -0.432     ; 1.457      ;
; -1.402 ; ControlBlock:ctrlBlock|rMAR            ; Memory:mem|DataOut[2]           ; clk          ; clk         ; 0.500        ; -0.432     ; 1.457      ;
; -1.402 ; ControlBlock:ctrlBlock|rMAR            ; Memory:mem|DataOut[0]           ; clk          ; clk         ; 0.500        ; -0.432     ; 1.457      ;
; -1.401 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[10]~reg0            ; clk          ; clk         ; 0.500        ; -0.423     ; 1.465      ;
; -1.401 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[9]~reg0             ; clk          ; clk         ; 0.500        ; -0.423     ; 1.465      ;
; -1.401 ; ControlBlock:ctrlBlock|wIR             ; IR:ir|IRout[8]~reg0             ; clk          ; clk         ; 0.500        ; -0.423     ; 1.465      ;
; -1.397 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|cALU[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 2.346      ;
; -1.397 ; ControlBlock:ctrlBlock|count[0]        ; ControlBlock:ctrlBlock|rMDR     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.346      ;
; -1.385 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.352      ; 2.224      ;
; -1.384 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDR[14]                 ; clk          ; clk         ; 0.500        ; -0.427     ; 1.444      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[14]~reg0         ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[13]~reg0         ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[12]~reg0         ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[10]~reg0         ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[9]~reg0          ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[8]~reg0          ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[7]~reg0          ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.380 ; ControlBlock:ctrlBlock|wMDRbus         ; MDR:mdr|MDRout[5]~reg0          ; clk          ; clk         ; 0.500        ; -0.425     ; 1.442      ;
; -1.370 ; ControlBlock:ctrlBlock|instruction[17] ; ControlBlock:ctrlBlock|count[2] ; clk          ; clk         ; 0.500        ; 0.348      ; 2.205      ;
; -1.369 ; ControlBlock:ctrlBlock|instruction[16] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.352      ; 2.208      ;
; -1.360 ; ControlBlock:ctrlBlock|instruction[13] ; ControlBlock:ctrlBlock|wMAR     ; clk          ; clk         ; 0.500        ; 0.352      ; 2.199      ;
; -1.355 ; ControlBlock:ctrlBlock|wMDRmem         ; MDR:mdr|MDRout[6]~reg0          ; clk          ; clk         ; 0.500        ; -0.427     ; 1.415      ;
+--------+----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.282 ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; 0.000        ; 1.804      ; 1.741      ;
; 0.037  ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU     ; ControlBlock:ctrlBlock|eALU ; clk         ; -0.500       ; 1.804      ; 1.560      ;
; 0.185  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|count[3] ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; ControlBlock:ctrlBlock|wMAR     ; ControlBlock:ctrlBlock|wMAR     ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.192  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[0] ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.314      ;
; 0.193  ; MAR:mar|MAR[3]                  ; MAR:mar|MARout[3]~reg0          ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194  ; IR:ir|IR[5]                     ; IR:ir|IRout[5]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; IR:ir|IR[3]                     ; IR:ir|IRout[3]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; IR:ir|IR[0]                     ; IR:ir|IRout[0]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; IR:ir|IR[2]                     ; IR:ir|IRout[2]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196  ; MAR:mar|MAR[5]                  ; MAR:mar|MARout[5]~reg0          ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196  ; IR:ir|IR[4]                     ; IR:ir|IRout[4]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.204  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[16]                 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205  ; Memory:mem|DataOut[5]           ; LEDs[5]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.207  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.329      ;
; 0.208  ; Memory:mem|DataOut[3]           ; LEDs[3]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.211  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.333      ;
; 0.228  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.350      ;
; 0.253  ; Memory:mem|DataOut[15]          ; MDR:mdr|MDR[15]                 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254  ; IR:ir|IR[11]                    ; IR:ir|IRout[11]~reg0            ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.277  ; Memory:mem|DataOut[2]           ; LEDs[2]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.278  ; Memory:mem|DataOut[4]           ; LEDs[4]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.282  ; Memory:mem|DataOut[0]           ; LEDs[1]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.283  ; Memory:mem|DataOut[0]           ; LEDs[0]~reg0                    ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.289  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.411      ;
; 0.333  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.455      ;
; 0.338  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|wMDRbus  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.460      ;
; 0.344  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.466      ;
; 0.360  ; IR:ir|IR[9]                     ; IR:ir|IRout[9]~reg0             ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.374  ; Memory:mem|DataOut[16]          ; MDR:mdr|MDR[17]                 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.410  ; MDR:mdr|MDR[16]                 ; MDR:mdr|MDRout[16]~reg0         ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.410  ; IR:ir|IR[14]                    ; IR:ir|IRout[14]~reg0            ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.533      ;
; 0.412  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[1]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.534      ;
; 0.413  ; Memory:mem|DataOut[0]           ; MDR:mdr|MDR[0]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.535      ;
; 0.417  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.540      ;
; 0.430  ; Memory:mem|DataOut[2]           ; MDR:mdr|MDR[2]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.552      ;
; 0.430  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|eALU     ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.552      ;
; 0.452  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.453  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.454  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.577      ;
; 0.462  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.472  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.596      ;
; 0.483  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[7]                  ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.489  ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[2]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.503  ; MAR:mar|MARout[0]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.513  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rMDR     ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.518  ; MAR:mar|MAR[0]                  ; MAR:mar|MARout[0]~reg0          ; clk                         ; clk         ; 0.000        ; 0.031      ; 0.633      ;
; 0.519  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; MAR:mar|MAR[4]                  ; MAR:mar|MARout[4]~reg0          ; clk                         ; clk         ; 0.000        ; 0.032      ; 0.636      ;
; 0.522  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.527  ; IR:ir|IR[17]                    ; IR:ir|IRout[17]~reg0            ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.527  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[9]                  ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.527  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[8]                  ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528  ; MDR:mdr|MDR[15]                 ; MDR:mdr|MDRout[15]~reg0         ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.529  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[10]                 ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.532  ; MAR:mar|MAR[2]                  ; MAR:mar|MARout[2]~reg0          ; clk                         ; clk         ; 0.000        ; 0.032      ; 0.648      ;
; 0.534  ; MAR:mar|MAR[1]                  ; MAR:mar|MARout[1]~reg0          ; clk                         ; clk         ; 0.000        ; 0.031      ; 0.649      ;
; 0.545  ; IR:ir|IR[7]                     ; IR:ir|IRout[7]~reg0             ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.665      ;
; 0.550  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[15]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.553  ; MDR:mdr|MDR[11]                 ; MDR:mdr|MDRout[11]~reg0         ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.674      ;
; 0.556  ; IR:ir|IR[15]                    ; IR:ir|IRout[15]~reg0            ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.676      ;
; 0.558  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|cALU[0]  ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.681      ;
; 0.559  ; Memory:mem|DataOut[5]           ; MDR:mdr|MDR[5]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.681      ;
; 0.559  ; Memory:mem|DataOut[4]           ; MDR:mdr|MDR[4]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.681      ;
; 0.560  ; ControlBlock:ctrlBlock|rIR      ; ControlBlock:ctrlBlock|rIR      ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.682      ;
; 0.565  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|cALU[1]  ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.686      ;
; 0.568  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[14]                 ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.689      ;
; 0.575  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|count[2] ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.578  ; IR:ir|IR[6]                     ; IR:ir|IRout[6]~reg0             ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.697      ;
; 0.581  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[4]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.703      ;
; 0.581  ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[10]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.582  ; MAR:mar|MARout[3]~reg0          ; Memory:mem|DataOut[16]          ; clk                         ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|wIR      ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.591  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[4]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.596  ; IR:ir|IR[16]                    ; IR:ir|IRout[16]~reg0            ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.601  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[13]                 ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.601  ; Memory:mem|DataOut[10]          ; MDR:mdr|MDR[6]                  ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.602  ; Memory:mem|DataOut[3]           ; MDR:mdr|MDR[3]                  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.724      ;
; 0.607  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|count[0] ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.729      ;
; 0.610  ; ControlBlock:ctrlBlock|count[1] ; ControlBlock:ctrlBlock|rPC      ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.618  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|rMAR     ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.742      ;
; 0.618  ; ControlBlock:ctrlBlock|count[0] ; ControlBlock:ctrlBlock|wMDRmem  ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.742      ;
; 0.626  ; IR:ir|IR[10]                    ; IR:ir|IRout[10]~reg0            ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.747      ;
; 0.629  ; MDR:mdr|MDR[14]                 ; MDR:mdr|MDRout[14]~reg0         ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.630  ; MAR:mar|MARout[4]~reg0          ; Memory:mem|DataOut[5]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.752      ;
; 0.631  ; IR:ir|IR[8]                     ; IR:ir|IRout[8]~reg0             ; clk                         ; clk         ; 0.000        ; 0.037      ; 0.752      ;
; 0.633  ; IR:ir|IR[13]                    ; IR:ir|IRout[13]~reg0            ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.752      ;
; 0.635  ; ControlBlock:ctrlBlock|count[3] ; ControlBlock:ctrlBlock|rIR      ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.758      ;
; 0.638  ; IR:ir|IR[12]                    ; IR:ir|IRout[12]~reg0            ; clk                         ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.641  ; MDR:mdr|MDR[12]                 ; MDR:mdr|MDRout[12]~reg0         ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.763      ;
; 0.648  ; MDR:mdr|MDR[2]                  ; MDR:mdr|MDRout[2]~reg0          ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.770      ;
; 0.649  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[0]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.771      ;
; 0.653  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[2]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.775      ;
; 0.655  ; MAR:mar|MARout[1]~reg0          ; Memory:mem|DataOut[5]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.777      ;
; 0.658  ; MAR:mar|MARout[2]~reg0          ; Memory:mem|DataOut[4]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.780      ;
; 0.659  ; ControlBlock:ctrlBlock|count[2] ; ControlBlock:ctrlBlock|wMDRbus  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.784      ;
; 0.661  ; ControlBlock:ctrlBlock|wMDRbus  ; ControlBlock:ctrlBlock|wMDRbus  ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.783      ;
; 0.673  ; MAR:mar|MARout[2]~reg0          ; Memory:mem|DataOut[3]           ; clk                         ; clk         ; 0.000        ; 0.038      ; 0.795      ;
; 0.690  ; MDR:mdr|MDR[17]                 ; MDR:mdr|MDRout[17]~reg0         ; clk                         ; clk         ; 0.000        ; 0.036      ; 0.810      ;
+--------+---------------------------------+---------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:ctrlBlock|eALU'                                                                                                 ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.722 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.082     ; 0.670      ;
; 0.740 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.081     ; 0.689      ;
; 0.791 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.177     ; 0.644      ;
; 0.795 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.082     ; 0.743      ;
; 0.824 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.088     ; 0.766      ;
; 0.824 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.087     ; 0.767      ;
; 0.840 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.076     ; 0.794      ;
; 0.858 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.161     ; 0.727      ;
; 0.891 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.083     ; 0.838      ;
; 0.901 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.082     ; 0.849      ;
; 0.915 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.082     ; 0.863      ;
; 0.917 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.211      ; 0.658      ;
; 0.958 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 0.822      ;
; 0.975 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.083     ; 0.922      ;
; 0.979 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.177     ; 0.832      ;
; 0.980 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.158     ; 0.852      ;
; 0.998 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.083     ; 0.945      ;
; 0.999 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 0.863      ;
; 1.001 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.168     ; 0.863      ;
; 1.003 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.158     ; 0.875      ;
; 1.008 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.075     ; 0.963      ;
; 1.014 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.176     ; 0.868      ;
; 1.029 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.162     ; 0.897      ;
; 1.033 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 0.863      ;
; 1.044 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.176     ; 0.898      ;
; 1.051 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.167     ; 0.914      ;
; 1.056 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.165     ; 0.921      ;
; 1.059 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.165     ; 0.924      ;
; 1.082 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.165     ; 0.947      ;
; 1.104 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.169     ; 0.965      ;
; 1.131 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.167     ; 0.994      ;
; 1.137 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[11]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.214      ; 0.881      ;
; 1.139 ; IR:ir|IRout[5]~reg0            ; ALU:alu|alu_out[5]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.222      ; 0.891      ;
; 1.139 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.163     ; 1.006      ;
; 1.140 ; IR:ir|IRout[4]~reg0            ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.224      ; 0.894      ;
; 1.151 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.157     ; 1.024      ;
; 1.151 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.015      ;
; 1.164 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 0.999      ;
; 1.169 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.157     ; 1.042      ;
; 1.173 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.037      ;
; 1.174 ; ControlBlock:ctrlBlock|cALU[0] ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.166     ; 1.038      ;
; 1.195 ; IR:ir|IRout[17]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 0.950      ;
; 1.202 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.306      ; 1.038      ;
; 1.207 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.299      ; 1.036      ;
; 1.208 ; IR:ir|IRout[0]~reg0            ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 0.963      ;
; 1.215 ; IR:ir|IRout[3]~reg0            ; ALU:alu|alu_out[3]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 0.970      ;
; 1.218 ; ControlBlock:ctrlBlock|cALU[1] ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; 0.000        ; -0.162     ; 1.086      ;
; 1.222 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.057      ;
; 1.276 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 1.117      ;
; 1.281 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.315      ; 1.126      ;
; 1.291 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.126      ;
; 1.304 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.139      ;
; 1.318 ; IR:ir|IRout[2]~reg0            ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.224      ; 1.072      ;
; 1.334 ; MDR:mdr|MDRout[7]~reg0         ; ALU:alu|alu_out[7]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.210      ; 1.074      ;
; 1.342 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 1.172      ;
; 1.356 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.299      ; 1.185      ;
; 1.357 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.299      ; 1.186      ;
; 1.358 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 1.200      ;
; 1.361 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 1.194      ;
; 1.363 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 1.196      ;
; 1.380 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[15]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.215      ;
; 1.383 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.229      ; 1.142      ;
; 1.386 ; MDR:mdr|MDRout[2]~reg0         ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 1.137      ;
; 1.414 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 1.165      ;
; 1.416 ; IR:ir|IRout[13]~reg0           ; ALU:alu|alu_out[13]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.233      ; 1.179      ;
; 1.430 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.303      ; 1.263      ;
; 1.439 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 1.195      ;
; 1.440 ; MDR:mdr|MDRout[8]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.275      ;
; 1.441 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.304      ; 1.275      ;
; 1.441 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.299      ; 1.270      ;
; 1.443 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.278      ;
; 1.444 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 1.274      ;
; 1.446 ; IR:ir|IRout[11]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.315      ; 1.291      ;
; 1.450 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.306      ; 1.286      ;
; 1.451 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[9]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.286      ;
; 1.452 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.226      ; 1.208      ;
; 1.453 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[2]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 1.204      ;
; 1.455 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[10]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.210      ;
; 1.457 ; MDR:mdr|MDRout[10]~reg0        ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 1.298      ;
; 1.459 ; IR:ir|IRout[6]~reg0            ; ALU:alu|alu_out[6]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.233      ; 1.222      ;
; 1.459 ; MDR:mdr|MDRout[14]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.304      ; 1.293      ;
; 1.460 ; IR:ir|IRout[10]~reg0           ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 1.302      ;
; 1.462 ; IR:ir|IRout[16]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.217      ;
; 1.477 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.299      ; 1.306      ;
; 1.479 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 1.309      ;
; 1.488 ; MDR:mdr|MDRout[0]~reg0         ; ALU:alu|alu_out[0]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.222      ; 1.240      ;
; 1.491 ; MDR:mdr|MDRout[1]~reg0         ; ALU:alu|alu_out[1]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.222      ; 1.243      ;
; 1.493 ; MDR:mdr|MDRout[9]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.311      ; 1.334      ;
; 1.493 ; IR:ir|IRout[15]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.248      ;
; 1.494 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[14]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.300      ; 1.324      ;
; 1.495 ; IR:ir|IRout[9]~reg0            ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 1.337      ;
; 1.497 ; PC:pc|PCout[0]~en              ; ALU:alu|alu_out[4]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.221      ; 1.248      ;
; 1.498 ; IR:ir|IRout[8]~reg0            ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.305      ; 1.333      ;
; 1.506 ; IR:ir|IRout[14]~reg0           ; ALU:alu|alu_out[17]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.225      ; 1.261      ;
; 1.510 ; MDR:mdr|MDRout[6]~reg0         ; ALU:alu|alu_out[12]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.312      ; 1.352      ;
; 1.512 ; MDR:mdr|MDRout[12]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.304      ; 1.346      ;
; 1.513 ; MDR:mdr|MDRout[13]~reg0        ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.304      ; 1.347      ;
; 1.515 ; IR:ir|IRout[7]~reg0            ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.306      ; 1.351      ;
; 1.517 ; MDR:mdr|MDRout[4]~reg0         ; ALU:alu|alu_out[8]$latch  ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.306      ; 1.353      ;
; 1.517 ; IR:ir|IRout[12]~reg0           ; ALU:alu|alu_out[16]$latch ; clk          ; ControlBlock:ctrlBlock|eALU ; -0.500       ; 0.308      ; 1.355      ;
+-------+--------------------------------+---------------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|cALU[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|eALU            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:ctrlBlock|instruction[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rMDR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|rPC             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wIR             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMAR            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRbus         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; ControlBlock:ctrlBlock|wMDRmem         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[10]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[11]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[12]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[13]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[14]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[15]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[16]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[17]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[8]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IR[9]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[0]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[10]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[11]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[12]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[13]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[14]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[15]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[16]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[17]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[1]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[2]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[3]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[4]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[5]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[6]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[7]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[8]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; IR:ir|IRout[9]~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[2]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[3]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[4]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[5]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[6]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[7]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[8]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; LEDs[9]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MAR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[3]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[4]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[5]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar|MARout[6]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[10]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[11]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[12]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[13]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[14]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[15]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[16]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[17]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[8]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDR[9]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MDR:mdr|MDRout[0]~reg0                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:ctrlBlock|eALU'                                                               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU|q                ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|inclk[0] ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; ctrlBlock|eALU~clkctrl|outclk   ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[11]$latch       ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[7]$latch        ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[10]$latch       ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[17]$latch       ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[13]$latch       ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[5]$latch        ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[6]$latch        ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[0]$latch        ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[1]$latch        ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[3]$latch        ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[4]$latch        ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[2]$latch        ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[11]$latch|datad     ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[7]$latch|datad      ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[10]$latch|datad     ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[17]$latch|datad     ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[13]$latch|datad     ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[5]$latch|datad      ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[6]$latch|datad      ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[0]$latch|datad      ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[1]$latch|datad      ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[3]$latch|datad      ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[4]$latch|datad      ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[2]$latch|datad      ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[14]$latch|datac     ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[15]$latch|datac     ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[16]$latch|datac     ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[9]$latch|datac      ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[12]$latch|datac     ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; ControlBlock:ctrlBlock|eALU ; Rise       ; alu|alu_out[8]$latch|datac      ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[14]$latch       ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[15]$latch       ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[16]$latch       ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[9]$latch        ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[12]$latch       ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; ControlBlock:ctrlBlock|eALU ; Fall       ; ALU:alu|alu_out[8]$latch        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.329 ; 2.944 ; Rise       ; clk             ;
; reset     ; clk        ; 1.957 ; 2.716 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.782 ; -1.377 ; Rise       ; clk             ;
; reset     ; clk        ; -0.652 ; -1.246 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 4.789 ; 5.043 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 4.170 ; 4.315 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.822 ; 3.914 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.797 ; 3.939 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 4.260 ; 4.454 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 3.760 ; 3.890 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 4.789 ; 5.043 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 3.729 ; 3.827 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 3.534 ; 3.617 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 3.747 ; 3.849 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 3.539 ; 3.645 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 3.455 ; 3.534 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 4.072 ; 4.211 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.738 ; 3.826 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.710 ; 3.845 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 4.152 ; 4.339 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 3.672 ; 3.796 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 4.700 ; 4.949 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 3.649 ; 3.742 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 3.455 ; 3.534 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 3.666 ; 3.763 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 3.461 ; 3.562 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Clock                        ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -4.637   ; -0.282 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:ctrlBlock|eALU ; -4.637   ; 0.722  ; N/A      ; N/A     ; 0.376               ;
;  clk                         ; -3.826   ; -0.282 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS              ; -343.244 ; -0.282 ; 0.0      ; 0.0     ; -135.633            ;
;  ControlBlock:ctrlBlock|eALU ; -72.157  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                         ; -271.087 ; -0.282 ; N/A      ; N/A     ; -135.633            ;
+------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 4.053 ; 4.530 ; Rise       ; clk             ;
; reset     ; clk        ; 4.050 ; 4.565 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -0.782 ; -1.377 ; Rise       ; clk             ;
; reset     ; clk        ; -0.652 ; -1.246 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 7.814 ; 7.955 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 6.993 ; 7.053 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 6.349 ; 6.378 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 6.356 ; 6.419 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 7.116 ; 7.217 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 6.386 ; 6.410 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 7.814 ; 7.955 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 6.200 ; 6.256 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 5.952 ; 5.978 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 6.190 ; 6.262 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 6.043 ; 6.035 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDs[*]   ; clk        ; 3.455 ; 3.534 ; Rise       ; clk             ;
;  LEDs[0]  ; clk        ; 4.072 ; 4.211 ; Rise       ; clk             ;
;  LEDs[1]  ; clk        ; 3.738 ; 3.826 ; Rise       ; clk             ;
;  LEDs[2]  ; clk        ; 3.710 ; 3.845 ; Rise       ; clk             ;
;  LEDs[3]  ; clk        ; 4.152 ; 4.339 ; Rise       ; clk             ;
;  LEDs[4]  ; clk        ; 3.672 ; 3.796 ; Rise       ; clk             ;
;  LEDs[5]  ; clk        ; 4.700 ; 4.949 ; Rise       ; clk             ;
;  LEDs[6]  ; clk        ; 3.649 ; 3.742 ; Rise       ; clk             ;
;  LEDs[7]  ; clk        ; 3.455 ; 3.534 ; Rise       ; clk             ;
;  LEDs[8]  ; clk        ; 3.666 ; 3.763 ; Rise       ; clk             ;
;  LEDs[9]  ; clk        ; 3.461 ; 3.562 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDs[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LEDs[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDs[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 151      ; 240      ; 242      ; 174      ;
; ControlBlock:ctrlBlock|eALU ; clk                         ; 0        ; 48       ; 3        ; 3        ;
; clk                         ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 567      ; 71       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 151      ; 240      ; 242      ; 174      ;
; ControlBlock:ctrlBlock|eALU ; clk                         ; 0        ; 48       ; 3        ; 3        ;
; clk                         ; ControlBlock:ctrlBlock|eALU ; 0        ; 0        ; 567      ; 71       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 28 19:41:19 2012
Info: Command: quartus_sta proc -c proc
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu|alu_out[16]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[15]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[17]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[13]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[14]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[12]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[11]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[10]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[9]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[3]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[4]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[1]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[0]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[8]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[2]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[7]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[6]$latch|combout" is a latch
    Warning (335094): Node "alu|alu_out[5]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ControlBlock:ctrlBlock|eALU ControlBlock:ctrlBlock|eALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.637       -72.157 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.826      -271.087 clk 
Info (332146): Worst-case hold slack is 0.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.048         0.000 clk 
    Info (332119):     0.915         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -128.000 clk 
    Info (332119):     0.408         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.180       -65.277 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -3.335      -239.193 clk 
Info (332146): Worst-case hold slack is -0.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.057        -0.057 clk 
    Info (332119):     0.937         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -128.000 clk 
    Info (332119):     0.451         0.000 ControlBlock:ctrlBlock|eALU 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:ctrlBlock|eALU}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:ctrlBlock|eALU}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.363
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.363       -36.465 ControlBlock:ctrlBlock|eALU 
    Info (332119):    -1.782      -156.971 clk 
Info (332146): Worst-case hold slack is -0.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.282        -0.282 clk 
    Info (332119):     0.722         0.000 ControlBlock:ctrlBlock|eALU 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -135.633 clk 
    Info (332119):     0.376         0.000 ControlBlock:ctrlBlock|eALU 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 301 megabytes
    Info: Processing ended: Tue Feb 28 19:41:22 2012
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


