# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Archivo de Registros.srcs/sources_1/new/fileReg.vhd" \
"../../../../Archivo de Registros.srcs/sim_1/new/TB_ARCH_REGISTROS.vhd" \

# Do not sort compile order
nosort
