TimeQuest Timing Analyzer report for egg_timer
Sun Oct 04 18:13:41 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'CLOCK_50'
 11. Slow Model Setup: 'ClkDivider:comb_16|clkReg'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Hold: 'ClkDivider:comb_16|clkReg'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'ClkDivider:comb_16|clkReg'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Setup: 'ClkDivider:comb_16|clkReg'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Hold: 'ClkDivider:comb_16|clkReg'
 29. Fast Model Minimum Pulse Width: 'CLOCK_50'
 30. Fast Model Minimum Pulse Width: 'ClkDivider:comb_16|clkReg'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; egg_timer                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; ClkDivider:comb_16|clkReg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDivider:comb_16|clkReg } ;
; CLOCK_50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                  ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 193.54 MHz ; 193.54 MHz      ; CLOCK_50                  ;      ;
; 275.56 MHz ; 275.56 MHz      ; ClkDivider:comb_16|clkReg ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -4.167 ; -195.587      ;
; ClkDivider:comb_16|clkReg ; -2.629 ; -37.247       ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -2.687 ; -5.484        ;
; ClkDivider:comb_16|clkReg ; 0.395  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -1.631 ; -79.839       ;
; ClkDivider:comb_16|clkReg ; -0.611 ; -19.552       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; -4.167 ; ClkDivider:comb_16|counter[0] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.000      ; 5.205      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.014 ; egg_timer:comb_325|min_1[3]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.429      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -4.012 ; egg_timer:comb_325|min_1[2]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.427      ;
; -3.911 ; egg_timer:comb_325|min_1[3]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.326      ;
; -3.911 ; egg_timer:comb_325|min_1[3]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.326      ;
; -3.909 ; egg_timer:comb_325|min_1[2]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.324      ;
; -3.909 ; egg_timer:comb_325|min_1[2]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.324      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.884 ; egg_timer:comb_325|sec_1[2]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.299      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.882 ; egg_timer:comb_325|sec_10[2]  ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.296      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.871 ; egg_timer:comb_325|min_1[0]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.286      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.868 ; egg_timer:comb_325|sec_1[0]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.283      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.867 ; egg_timer:comb_325|sec_10[0]  ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.281      ;
; -3.860 ; ClkDivider:comb_16|counter[1] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 4.899      ;
; -3.797 ; state[2]                      ; onoff[0]~_Duplicate_4          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.166     ; 4.542      ;
; -3.797 ; state[2]                      ; onoff[0]~_Duplicate_7          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.166     ; 4.542      ;
; -3.785 ; ClkDivider:comb_16|counter[2] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 4.824      ;
; -3.781 ; egg_timer:comb_325|sec_1[2]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.196      ;
; -3.781 ; egg_timer:comb_325|sec_1[2]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.196      ;
; -3.779 ; egg_timer:comb_325|sec_10[2]  ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.193      ;
; -3.779 ; egg_timer:comb_325|sec_10[2]  ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.193      ;
; -3.768 ; egg_timer:comb_325|min_1[0]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.183      ;
; -3.768 ; egg_timer:comb_325|min_1[0]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.183      ;
; -3.765 ; egg_timer:comb_325|sec_1[0]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.180      ;
; -3.765 ; egg_timer:comb_325|sec_1[0]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.180      ;
; -3.764 ; egg_timer:comb_325|sec_10[0]  ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.178      ;
; -3.764 ; egg_timer:comb_325|sec_10[0]  ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.624     ; 4.178      ;
; -3.742 ; ClkDivider:comb_16|counter[3] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 4.781      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.733 ; egg_timer:comb_325|sec_1[1]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.148      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[13]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[15]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[12]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[14]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[9]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.727 ; egg_timer:comb_325|min_1[3]   ; timer[10]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.142      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[13]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[15]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[12]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[14]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[9]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.725 ; egg_timer:comb_325|min_1[2]   ; timer[10]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.140      ;
; -3.700 ; egg_timer:comb_325|min_1[1]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.115      ;
; -3.700 ; egg_timer:comb_325|min_1[1]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.115      ;
; -3.700 ; egg_timer:comb_325|min_1[1]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.115      ;
; -3.700 ; egg_timer:comb_325|min_1[1]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.623     ; 4.115      ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClkDivider:comb_16|clkReg'                                                                                                                         ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.629 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.668      ;
; -2.629 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.668      ;
; -2.629 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.668      ;
; -2.629 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.668      ;
; -2.627 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.666      ;
; -2.627 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.666      ;
; -2.627 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.666      ;
; -2.627 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.666      ;
; -2.507 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.544      ;
; -2.507 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.544      ;
; -2.507 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.544      ;
; -2.507 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.544      ;
; -2.499 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.538      ;
; -2.499 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.538      ;
; -2.499 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.538      ;
; -2.499 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.538      ;
; -2.497 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.535      ;
; -2.497 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.535      ;
; -2.497 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.535      ;
; -2.497 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.535      ;
; -2.492 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.529      ;
; -2.492 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.529      ;
; -2.492 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.529      ;
; -2.492 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.529      ;
; -2.486 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.525      ;
; -2.486 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.525      ;
; -2.486 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.525      ;
; -2.486 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.525      ;
; -2.483 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.522      ;
; -2.483 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.522      ;
; -2.483 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.522      ;
; -2.483 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.522      ;
; -2.482 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.520      ;
; -2.482 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.520      ;
; -2.482 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.520      ;
; -2.482 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.520      ;
; -2.451 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.490      ;
; -2.451 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.490      ;
; -2.451 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.490      ;
; -2.451 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.490      ;
; -2.435 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.474      ;
; -2.435 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.474      ;
; -2.435 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.474      ;
; -2.435 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.474      ;
; -2.402 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.440      ;
; -2.402 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.440      ;
; -2.402 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.440      ;
; -2.402 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.440      ;
; -2.386 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.424      ;
; -2.386 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.424      ;
; -2.386 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.424      ;
; -2.386 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.424      ;
; -2.348 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.387      ;
; -2.315 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.354      ;
; -2.315 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.354      ;
; -2.315 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.354      ;
; -2.315 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.354      ;
; -2.310 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.347      ;
; -2.310 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.347      ;
; -2.310 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.347      ;
; -2.310 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.347      ;
; -2.300 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.338      ;
; -2.300 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.338      ;
; -2.300 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.338      ;
; -2.300 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.338      ;
; -2.300 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.339      ;
; -2.300 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.339      ;
; -2.300 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.339      ;
; -2.300 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.339      ;
; -2.251 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.289      ;
; -2.251 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.289      ;
; -2.251 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.289      ;
; -2.251 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.289      ;
; -2.228 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.265      ;
; -2.228 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.265      ;
; -2.228 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.265      ;
; -2.228 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 3.265      ;
; -2.218 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.256      ;
; -2.218 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.256      ;
; -2.218 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.256      ;
; -2.218 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.256      ;
; -2.192 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.231      ;
; -2.192 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.231      ;
; -2.192 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.231      ;
; -2.192 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.231      ;
; -2.176 ; egg_timer:comb_325|min_10[1] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.214      ;
; -2.144 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.183      ;
; -2.144 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.183      ;
; -2.144 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.183      ;
; -2.144 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 3.183      ;
; -2.095 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.133      ;
; -2.095 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.133      ;
; -2.017 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 3.055      ;
; -2.013 ; state[0]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.630      ; 3.681      ;
; -2.013 ; state[0]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.630      ; 3.681      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.687 ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.855      ; 0.731      ;
; -2.503 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_10         ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.855      ; 0.915      ;
; -2.187 ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.855      ; 0.731      ;
; -2.003 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_10         ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.855      ; 0.915      ;
; -0.294 ; ClkDivider:comb_16|clkReg      ; onoff[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.684      ; 2.764      ;
; 0.099  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_1          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.675      ; 3.148      ;
; 0.099  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_8          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.675      ; 3.148      ;
; 0.113  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_3          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.691      ; 3.178      ;
; 0.113  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_5          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.691      ; 3.178      ;
; 0.113  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_6          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.691      ; 3.178      ;
; 0.123  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_2          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.685      ; 3.182      ;
; 0.157  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_9          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.681      ; 3.212      ;
; 0.206  ; ClkDivider:comb_16|clkReg      ; onoff[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.684      ; 2.764      ;
; 0.290  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_4          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.689      ; 3.353      ;
; 0.290  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_7          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 2.689      ; 3.353      ;
; 0.445  ; state[1]                       ; state[1]                       ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; onoff[0]~_Duplicate_10         ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.599  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_1          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.675      ; 3.148      ;
; 0.599  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_8          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.675      ; 3.148      ;
; 0.613  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_3          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.691      ; 3.178      ;
; 0.613  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_5          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.691      ; 3.178      ;
; 0.613  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_6          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.691      ; 3.178      ;
; 0.623  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_2          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.685      ; 3.182      ;
; 0.629  ; ClkDivider:comb_16|counter[31] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.657  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_9          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.681      ; 3.212      ;
; 0.790  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_4          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.689      ; 3.353      ;
; 0.790  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_7          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 2.689      ; 3.353      ;
; 0.968  ; ClkDivider:comb_16|counter[15] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[1]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972  ; ClkDivider:comb_16|counter[9]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; ClkDivider:comb_16|counter[17] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[25] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; ClkDivider:comb_16|counter[30] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 1.011  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.011  ; ClkDivider:comb_16|counter[10] ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.011  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.012  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.012  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.403  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.689      ;
; 1.404  ; ClkDivider:comb_16|counter[9]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.690      ;
; 1.408  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; ClkDivider:comb_16|counter[30] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.428  ; key_on                         ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.714      ;
; 1.444  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.444  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.445  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.445  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.483  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.769      ;
; 1.488  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.510  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.796      ;
; 1.524  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.524  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.810      ;
; 1.525  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.811      ;
; 1.525  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.811      ;
; 1.525  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.811      ;
; 1.563  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.849      ;
; 1.568  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.855      ;
; 1.576  ; ClkDivider:comb_16|counter[15] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.004      ; 1.866      ;
; 1.581  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[25] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.867      ;
; 1.582  ; ClkDivider:comb_16|counter[22] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.868      ;
; 1.590  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.876      ;
; 1.604  ; key_on                         ; state[0]                       ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.604  ; key_on                         ; state[1]                       ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.604  ; key_on                         ; state[2]                       ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.604  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.605  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.891      ;
; 1.627  ; state[0]                       ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.913      ;
; 1.630  ; ClkDivider:comb_16|counter[0]  ; ClkDivider:comb_16|counter[1]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 1.915      ;
; 1.634  ; ClkDivider:comb_16|counter[16] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.920      ;
; 1.636  ; ClkDivider:comb_16|counter[14] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 1.921      ;
; 1.637  ; ClkDivider:comb_16|counter[6]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 1.922      ;
; 1.643  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.929      ;
; 1.648  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.934      ;
; 1.649  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.661  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.947      ;
; 1.664  ; ClkDivider:comb_16|counter[13] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 1.949      ;
; 1.670  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.956      ;
; 1.684  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.970      ;
; 1.685  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.971      ;
; 1.699  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.985      ;
; 1.709  ; state[1]                       ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 1.995      ;
; 1.710  ; ClkDivider:comb_16|counter[0]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 1.995      ;
; 1.714  ; ClkDivider:comb_16|counter[21] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 2.000      ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClkDivider:comb_16|clkReg'                                                                                                                         ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.395 ; timer[12]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 1.305      ;
; 0.399 ; timer[14]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 1.309      ;
; 0.445 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.731      ;
; 0.574 ; timer[9]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.483      ;
; 0.602 ; timer[13]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 1.512      ;
; 0.670 ; timer[11]                    ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.579      ;
; 0.884 ; timer[2]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.793      ;
; 0.904 ; timer[10]                    ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.813      ;
; 0.914 ; timer[1]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.823      ;
; 0.925 ; timer[0]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 1.834      ;
; 1.096 ; timer[4]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.006      ;
; 1.100 ; timer[7]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.010      ;
; 1.105 ; timer[4]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.015      ;
; 1.162 ; timer[6]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.072      ;
; 1.173 ; state[2]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.089      ;
; 1.174 ; state[2]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.090      ;
; 1.176 ; state[2]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.092      ;
; 1.200 ; timer[6]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.110      ;
; 1.240 ; state[0]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.156      ;
; 1.243 ; state[0]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.159      ;
; 1.278 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.564      ;
; 1.280 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.566      ;
; 1.336 ; state[0]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.252      ;
; 1.338 ; state[0]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.254      ;
; 1.374 ; state[1]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.290      ;
; 1.393 ; timer[3]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 2.302      ;
; 1.394 ; timer[7]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.304      ;
; 1.424 ; state[2]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.340      ;
; 1.425 ; state[1]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.340      ;
; 1.429 ; state[1]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.344      ;
; 1.432 ; state[1]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.347      ;
; 1.433 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.719      ;
; 1.448 ; timer[7]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.358      ;
; 1.457 ; state[1]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.373      ;
; 1.458 ; state[2]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.373      ;
; 1.458 ; state[1]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.374      ;
; 1.460 ; state[1]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.376      ;
; 1.468 ; timer[5]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.378      ;
; 1.475 ; state[1]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.391      ;
; 1.481 ; timer[8]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.623      ; 2.390      ;
; 1.485 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.771      ;
; 1.496 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.782      ;
; 1.524 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.810      ;
; 1.533 ; state[2]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.449      ;
; 1.554 ; timer[15]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.464      ;
; 1.554 ; timer[15]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.464      ;
; 1.556 ; timer[15]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.466      ;
; 1.584 ; state[0]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.499      ;
; 1.585 ; state[2]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.501      ;
; 1.586 ; state[2]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.502      ;
; 1.586 ; state[2]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.502      ;
; 1.588 ; state[0]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.503      ;
; 1.591 ; state[0]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.506      ;
; 1.603 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.889      ;
; 1.610 ; state[0]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.525      ;
; 1.611 ; state[0]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.526      ;
; 1.611 ; state[0]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.526      ;
; 1.620 ; state[0]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.535      ;
; 1.660 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.946      ;
; 1.673 ; state[1]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.589      ;
; 1.673 ; state[1]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.589      ;
; 1.675 ; state[1]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.591      ;
; 1.695 ; state[0]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.611      ;
; 1.702 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.988      ;
; 1.708 ; timer[12]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.618      ;
; 1.708 ; timer[12]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.618      ;
; 1.719 ; state[1]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.634      ;
; 1.748 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.034      ;
; 1.748 ; state[0]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.664      ;
; 1.748 ; state[0]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.664      ;
; 1.763 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.049      ;
; 1.791 ; state[2]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.706      ;
; 1.792 ; state[2]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.707      ;
; 1.792 ; state[2]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.707      ;
; 1.795 ; state[2]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.710      ;
; 1.807 ; state[2]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.722      ;
; 1.861 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.147      ;
; 1.866 ; state[2]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.781      ;
; 1.868 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.154      ;
; 1.868 ; state[0]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.630      ; 2.784      ;
; 1.877 ; state[2]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.792      ;
; 1.888 ; state[0]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.803      ;
; 1.891 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.177      ;
; 1.910 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.196      ;
; 1.924 ; state[1]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.839      ;
; 1.925 ; state[1]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.840      ;
; 1.925 ; state[1]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.840      ;
; 1.934 ; timer[13]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.844      ;
; 1.936 ; timer[13]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.846      ;
; 1.959 ; timer[14]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.869      ;
; 1.961 ; timer[14]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.624      ; 2.871      ;
; 1.969 ; state[1]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.629      ; 2.884      ;
; 1.982 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.268      ;
; 2.096 ; egg_timer:comb_325|min_10[1] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.382      ;
; 2.115 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.401      ;
; 2.140 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.426      ;
; 2.205 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.491      ;
; 2.309 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 2.595      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|clkReg      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|clkReg      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; key_on                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; key_on                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_10         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_10         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_4          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_4          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_5          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_5          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_6          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_6          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_7          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_7          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_8          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_8          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_9          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_9          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timer[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timer[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timer[10]                      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClkDivider:comb_16|clkReg'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[3]|clk           ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.823 ; 2.823 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 2.086 ; 2.086 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 3.426 ; 3.426 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.505 ; 3.505 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 3.993 ; 3.993 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 4.078 ; 4.078 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.312 ; -4.312 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -4.087 ; -4.087 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -4.499 ; -4.499 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.334  ; 0.334  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.171  ; 0.171  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.132  ; 0.132  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.191  ; 0.191  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.123  ; 0.123  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.049 ; -0.049 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.236 ; -0.236 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.334  ; 0.334  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.211  ; 0.211  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -3.796 ; -3.796 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -3.830 ; -3.830 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 5.646  ; 5.646  ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 5.629  ; 5.629  ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 5.630  ; 5.630  ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 5.646  ; 5.646  ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 10.713 ; 10.713 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 10.303 ; 10.303 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 10.336 ; 10.336 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 10.605 ; 10.605 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 10.690 ; 10.690 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 10.713 ; 10.713 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 10.664 ; 10.664 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 10.668 ; 10.668 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 11.362 ; 11.362 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 11.362 ; 11.362 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 10.989 ; 10.989 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 10.904 ; 10.904 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 10.999 ; 10.999 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 11.012 ; 11.012 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 11.345 ; 11.345 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 11.219 ; 11.219 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 11.590 ; 11.590 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 10.851 ; 10.851 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 11.042 ; 11.042 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 11.294 ; 11.294 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 11.186 ; 11.186 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 11.000 ; 11.000 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 10.720 ; 10.720 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 11.590 ; 11.590 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 11.650 ; 11.650 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 11.376 ; 11.376 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 11.650 ; 11.650 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 11.645 ; 11.645 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 10.703 ; 10.703 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 11.233 ; 11.233 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 11.519 ; 11.519 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 10.906 ; 10.906 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 5.629  ; 5.629  ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 5.630  ; 5.630  ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 5.646  ; 5.646  ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 10.078 ; 10.078 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 10.078 ; 10.078 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 10.108 ; 10.108 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 10.446 ; 10.446 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 10.442 ; 10.442 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 10.418 ; 10.418 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 10.464 ; 10.464 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 10.471 ; 10.471 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 10.572 ; 10.572 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 10.956 ; 10.956 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 10.582 ; 10.582 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 10.572 ; 10.572 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 10.590 ; 10.590 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 10.600 ; 10.600 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 10.955 ; 10.955 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 10.835 ; 10.835 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 10.130 ; 10.130 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 10.249 ; 10.249 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 10.406 ; 10.406 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 10.635 ; 10.635 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 10.589 ; 10.589 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 10.403 ; 10.403 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 10.130 ; 10.130 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 10.996 ; 10.996 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 10.289 ; 10.289 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 10.952 ; 10.952 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 11.234 ; 11.234 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 11.229 ; 11.229 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 10.289 ; 10.289 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 10.748 ; 10.748 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 11.103 ; 11.103 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 10.481 ; 10.481 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -1.120 ; -42.396       ;
; ClkDivider:comb_16|clkReg ; -0.487 ; -5.828        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -1.718 ; -8.106        ;
; ClkDivider:comb_16|clkReg ; 0.182  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLOCK_50                  ; -1.380 ; -65.380       ;
; ClkDivider:comb_16|clkReg ; -0.500 ; -16.000       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.120 ; ClkDivider:comb_16|counter[0] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.000      ; 2.152      ;
; -1.109 ; state[2]                      ; onoff[0]~_Duplicate_4          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.942      ;
; -1.109 ; state[2]                      ; onoff[0]~_Duplicate_7          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.942      ;
; -1.066 ; state[1]                      ; onoff[0]~_Duplicate_4          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.899      ;
; -1.066 ; state[1]                      ; onoff[0]~_Duplicate_7          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.899      ;
; -1.061 ; state[0]                      ; onoff[0]~_Duplicate_4          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.894      ;
; -1.061 ; state[0]                      ; onoff[0]~_Duplicate_7          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.132     ; 1.894      ;
; -1.007 ; state[2]                      ; onoff[0]~_Duplicate_9          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.139     ; 1.833      ;
; -1.002 ; ClkDivider:comb_16|counter[1] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 2.035      ;
; -0.987 ; state[2]                      ; onoff[0]~_Duplicate_2          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.135     ; 1.817      ;
; -0.980 ; state[2]                      ; onoff[0]~_Duplicate_3          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.815      ;
; -0.980 ; state[2]                      ; onoff[0]~_Duplicate_5          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.815      ;
; -0.980 ; state[2]                      ; onoff[0]~_Duplicate_6          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.815      ;
; -0.970 ; ClkDivider:comb_16|counter[2] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 2.003      ;
; -0.968 ; state[2]                      ; onoff[0]~_Duplicate_1          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.789      ;
; -0.968 ; state[2]                      ; onoff[0]~_Duplicate_8          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.789      ;
; -0.964 ; state[1]                      ; onoff[0]~_Duplicate_9          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.139     ; 1.790      ;
; -0.959 ; state[0]                      ; onoff[0]~_Duplicate_9          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.139     ; 1.785      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.956 ; egg_timer:comb_325|min_1[3]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.799      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.955 ; egg_timer:comb_325|min_1[2]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.798      ;
; -0.946 ; ClkDivider:comb_16|counter[3] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 1.979      ;
; -0.944 ; state[1]                      ; onoff[0]~_Duplicate_2          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.135     ; 1.774      ;
; -0.939 ; state[0]                      ; onoff[0]~_Duplicate_2          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.135     ; 1.769      ;
; -0.937 ; state[1]                      ; onoff[0]~_Duplicate_3          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.772      ;
; -0.937 ; state[1]                      ; onoff[0]~_Duplicate_5          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.772      ;
; -0.937 ; state[1]                      ; onoff[0]~_Duplicate_6          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.772      ;
; -0.935 ; egg_timer:comb_325|min_1[3]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.778      ;
; -0.935 ; egg_timer:comb_325|min_1[3]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.778      ;
; -0.934 ; egg_timer:comb_325|min_1[2]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.777      ;
; -0.934 ; egg_timer:comb_325|min_1[2]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.777      ;
; -0.932 ; state[0]                      ; onoff[0]~_Duplicate_3          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.767      ;
; -0.932 ; state[0]                      ; onoff[0]~_Duplicate_5          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.767      ;
; -0.932 ; state[0]                      ; onoff[0]~_Duplicate_6          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.130     ; 1.767      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.927 ; egg_timer:comb_325|sec_1[2]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.770      ;
; -0.925 ; state[1]                      ; onoff[0]~_Duplicate_1          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.746      ;
; -0.925 ; state[1]                      ; onoff[0]~_Duplicate_8          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.746      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.921 ; egg_timer:comb_325|sec_1[0]   ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.764      ;
; -0.920 ; state[0]                      ; onoff[0]~_Duplicate_1          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.741      ;
; -0.920 ; state[0]                      ; onoff[0]~_Duplicate_8          ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; -0.144     ; 1.741      ;
; -0.915 ; ClkDivider:comb_16|counter[0] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.002      ; 1.949      ;
; -0.913 ; ClkDivider:comb_16|counter[6] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.000      ; 1.945      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.908 ; egg_timer:comb_325|sec_10[2]  ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.750      ;
; -0.906 ; egg_timer:comb_325|sec_1[2]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.749      ;
; -0.906 ; egg_timer:comb_325|sec_1[2]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.749      ;
; -0.901 ; ClkDivider:comb_16|counter[4] ; ClkDivider:comb_16|counter[24] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.001      ; 1.934      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[7]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[6]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_10[0]  ; timer[5]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.742      ;
; -0.900 ; egg_timer:comb_325|sec_1[0]   ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.743      ;
; -0.900 ; egg_timer:comb_325|sec_1[0]   ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.743      ;
; -0.887 ; egg_timer:comb_325|sec_10[2]  ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.729      ;
; -0.887 ; egg_timer:comb_325|sec_10[2]  ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.729      ;
; -0.880 ; ClkDivider:comb_16|counter[0] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 1.000        ; 0.002      ; 1.914      ;
; -0.879 ; egg_timer:comb_325|sec_10[0]  ; timer[8]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.721      ;
; -0.879 ; egg_timer:comb_325|sec_10[0]  ; timer[11]                      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.190     ; 1.721      ;
; -0.877 ; egg_timer:comb_325|min_1[0]   ; timer[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.720      ;
; -0.877 ; egg_timer:comb_325|min_1[0]   ; timer[1]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.720      ;
; -0.877 ; egg_timer:comb_325|min_1[0]   ; timer[2]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.720      ;
; -0.877 ; egg_timer:comb_325|min_1[0]   ; timer[3]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.720      ;
; -0.877 ; egg_timer:comb_325|min_1[0]   ; timer[4]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 1.000        ; -0.189     ; 1.720      ;
+--------+-------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClkDivider:comb_16|clkReg'                                                                                                                         ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.487 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; egg_timer:comb_325|min_1[3]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.520      ;
; -0.486 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.519      ;
; -0.486 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.519      ;
; -0.486 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.519      ;
; -0.486 ; egg_timer:comb_325|min_1[2]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.519      ;
; -0.458 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.491      ;
; -0.458 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.491      ;
; -0.458 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.491      ;
; -0.458 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.491      ;
; -0.457 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.488      ;
; -0.457 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.488      ;
; -0.457 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.488      ;
; -0.457 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.488      ;
; -0.452 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.485      ;
; -0.452 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.485      ;
; -0.452 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.485      ;
; -0.452 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.485      ;
; -0.449 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.480      ;
; -0.449 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.480      ;
; -0.449 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.480      ;
; -0.449 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.480      ;
; -0.439 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.471      ;
; -0.431 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.463      ;
; -0.416 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.448      ;
; -0.416 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.448      ;
; -0.416 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.448      ;
; -0.416 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.448      ;
; -0.415 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.448      ;
; -0.415 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.448      ;
; -0.415 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.448      ;
; -0.415 ; egg_timer:comb_325|sec_1[2]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.448      ;
; -0.410 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.442      ;
; -0.410 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.442      ;
; -0.410 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.442      ;
; -0.410 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.442      ;
; -0.409 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.442      ;
; -0.409 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.442      ;
; -0.409 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.442      ;
; -0.409 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.442      ;
; -0.408 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.441      ;
; -0.408 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.441      ;
; -0.408 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.441      ;
; -0.408 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.441      ;
; -0.374 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.407      ;
; -0.372 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.403      ;
; -0.372 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.403      ;
; -0.354 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.386      ;
; -0.354 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.386      ;
; -0.354 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.386      ;
; -0.354 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.386      ;
; -0.344 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.377      ;
; -0.344 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.377      ;
; -0.344 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.377      ;
; -0.344 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.377      ;
; -0.332 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.363      ;
; -0.332 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.363      ;
; -0.332 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.363      ;
; -0.332 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; -0.001     ; 1.363      ;
; -0.332 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.364      ;
; -0.331 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.364      ;
; -0.331 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.364      ;
; -0.331 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.364      ;
; -0.331 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.364      ;
; -0.320 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.353      ;
; -0.320 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.353      ;
; -0.320 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.353      ;
; -0.320 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.001      ; 1.353      ;
; -0.314 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|min_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.346      ;
; -0.300 ; state[1]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.194      ; 1.526      ;
; -0.300 ; state[1]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.194      ; 1.526      ;
; -0.300 ; state[1]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.194      ; 1.526      ;
; -0.300 ; state[1]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.194      ; 1.526      ;
; -0.284 ; state[0]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.195      ; 1.511      ;
; -0.284 ; state[0]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.195      ; 1.511      ;
; -0.284 ; state[0]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.195      ; 1.511      ;
; -0.284 ; state[0]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.195      ; 1.511      ;
; -0.278 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.310      ;
; -0.278 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|min_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 1.000        ; 0.000      ; 1.310      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.718 ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.792      ; 0.367      ;
; -1.689 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_10         ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.792      ; 0.396      ;
; -1.218 ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg      ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.792      ; 0.367      ;
; -1.189 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_10         ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.792      ; 0.396      ;
; -0.647 ; ClkDivider:comb_16|clkReg      ; onoff[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.656      ; 1.201      ;
; -0.492 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_1          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.648      ; 1.348      ;
; -0.492 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_8          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.648      ; 1.348      ;
; -0.480 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_3          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.662      ; 1.374      ;
; -0.480 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_5          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.662      ; 1.374      ;
; -0.480 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_6          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.662      ; 1.374      ;
; -0.473 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_2          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.657      ; 1.376      ;
; -0.453 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_9          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.653      ; 1.392      ;
; -0.351 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_4          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.660      ; 1.501      ;
; -0.351 ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_7          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; 0.000        ; 1.660      ; 1.501      ;
; -0.147 ; ClkDivider:comb_16|clkReg      ; onoff[0]                       ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.656      ; 1.201      ;
; 0.008  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_1          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.648      ; 1.348      ;
; 0.008  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_8          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.648      ; 1.348      ;
; 0.020  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_3          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.662      ; 1.374      ;
; 0.020  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_5          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.662      ; 1.374      ;
; 0.020  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_6          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.662      ; 1.374      ;
; 0.027  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_2          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.657      ; 1.376      ;
; 0.047  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_9          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.653      ; 1.392      ;
; 0.149  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_4          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.660      ; 1.501      ;
; 0.149  ; ClkDivider:comb_16|clkReg      ; onoff[0]~_Duplicate_7          ; ClkDivider:comb_16|clkReg ; CLOCK_50    ; -0.500       ; 1.660      ; 1.501      ;
; 0.215  ; state[1]                       ; state[1]                       ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; onoff[0]~_Duplicate_10         ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; ClkDivider:comb_16|counter[31] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.356  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[1]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; ClkDivider:comb_16|counter[9]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; ClkDivider:comb_16|counter[15] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; ClkDivider:comb_16|counter[17] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[25] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; ClkDivider:comb_16|counter[30] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDivider:comb_16|counter[10] ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.495  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; ClkDivider:comb_16|counter[9]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; ClkDivider:comb_16|counter[30] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.530  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[3]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[27] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; ClkDivider:comb_16|counter[29] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; ClkDivider:comb_16|counter[8]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.554  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.565  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[4]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.568  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[28] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; ClkDivider:comb_16|counter[4]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; ClkDivider:comb_16|counter[22] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.722      ;
; 0.574  ; ClkDivider:comb_16|counter[15] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.003      ; 0.729      ;
; 0.578  ; ClkDivider:comb_16|counter[0]  ; ClkDivider:comb_16|counter[1]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.729      ;
; 0.579  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; ClkDivider:comb_16|counter[28] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; ClkDivider:comb_16|counter[16] ; ClkDivider:comb_16|counter[17] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.730      ;
; 0.581  ; ClkDivider:comb_16|counter[14] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.732      ;
; 0.581  ; ClkDivider:comb_16|counter[6]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.732      ;
; 0.584  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[25] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.589  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[9]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
; 0.600  ; ClkDivider:comb_16|counter[1]  ; ClkDivider:comb_16|counter[5]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[29] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; ClkDivider:comb_16|counter[27] ; ClkDivider:comb_16|counter[31] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.607  ; ClkDivider:comb_16|counter[13] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.758      ;
; 0.613  ; ClkDivider:comb_16|counter[0]  ; ClkDivider:comb_16|counter[2]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.764      ;
; 0.614  ; ClkDivider:comb_16|counter[26] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; ClkDivider:comb_16|counter[3]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.766      ;
; 0.615  ; ClkDivider:comb_16|counter[21] ; ClkDivider:comb_16|counter[23] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.766      ;
; 0.617  ; key_on                         ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.769      ;
; 0.619  ; ClkDivider:comb_16|counter[23] ; ClkDivider:comb_16|counter[26] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.624  ; ClkDivider:comb_16|counter[7]  ; ClkDivider:comb_16|counter[10] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.776      ;
; 0.637  ; state[0]                       ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; ClkDivider:comb_16|counter[5]  ; ClkDivider:comb_16|counter[8]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; ClkDivider:comb_16|counter[25] ; ClkDivider:comb_16|counter[30] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638  ; ClkDivider:comb_16|counter[2]  ; ClkDivider:comb_16|counter[7]  ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.642  ; state[1]                       ; onoff[0]~_Duplicate_10         ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.646  ; ClkDivider:comb_16|counter[12] ; ClkDivider:comb_16|counter[15] ; CLOCK_50                  ; CLOCK_50    ; 0.000        ; -0.001     ; 0.797      ;
+--------+--------------------------------+--------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClkDivider:comb_16|clkReg'                                                                                                                         ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.182 ; timer[12]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.524      ;
; 0.185 ; timer[14]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.527      ;
; 0.215 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[0] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[0]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; timer[9]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.598      ;
; 0.268 ; timer[13]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.610      ;
; 0.299 ; timer[11]                    ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.640      ;
; 0.368 ; timer[2]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.709      ;
; 0.374 ; timer[10]                    ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.715      ;
; 0.377 ; timer[1]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.718      ;
; 0.391 ; timer[0]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.732      ;
; 0.444 ; timer[7]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.786      ;
; 0.446 ; timer[4]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.788      ;
; 0.448 ; timer[4]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.790      ;
; 0.466 ; timer[6]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.808      ;
; 0.472 ; timer[6]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.814      ;
; 0.474 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.626      ;
; 0.477 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.629      ;
; 0.503 ; state[2]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.850      ;
; 0.503 ; state[2]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.850      ;
; 0.505 ; state[2]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.852      ;
; 0.534 ; state[0]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.881      ;
; 0.537 ; state[0]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.884      ;
; 0.541 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.693      ;
; 0.552 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; timer[3]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.894      ;
; 0.556 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; timer[5]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.902      ;
; 0.566 ; timer[7]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.908      ;
; 0.569 ; timer[7]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.911      ;
; 0.582 ; timer[8]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.189      ; 0.923      ;
; 0.582 ; state[2]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.929      ;
; 0.584 ; state[1]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.931      ;
; 0.587 ; state[0]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.934      ;
; 0.588 ; state[1]                     ; egg_timer:comb_325|sec_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.935      ;
; 0.589 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; state[0]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.936      ;
; 0.593 ; state[1]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 0.939      ;
; 0.597 ; state[1]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 0.943      ;
; 0.599 ; state[1]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 0.945      ;
; 0.611 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.763      ;
; 0.611 ; state[2]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 0.957      ;
; 0.619 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; timer[15]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.965      ;
; 0.623 ; timer[15]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.965      ;
; 0.624 ; timer[15]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 0.966      ;
; 0.626 ; state[2]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.973      ;
; 0.626 ; state[1]                     ; egg_timer:comb_325|sec_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.973      ;
; 0.626 ; state[1]                     ; egg_timer:comb_325|sec_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.973      ;
; 0.628 ; state[1]                     ; egg_timer:comb_325|sec_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.975      ;
; 0.635 ; egg_timer:comb_325|sec_10[1] ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.787      ;
; 0.648 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; state[2]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 0.997      ;
; 0.656 ; state[0]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.002      ;
; 0.660 ; state[0]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.006      ;
; 0.662 ; egg_timer:comb_325|sec_10[3] ; egg_timer:comb_325|sec_10[3] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; state[0]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.008      ;
; 0.674 ; egg_timer:comb_325|sec_10[0] ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; timer[12]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.017      ;
; 0.675 ; timer[12]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.017      ;
; 0.676 ; state[0]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.022      ;
; 0.677 ; state[0]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.023      ;
; 0.678 ; state[0]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.024      ;
; 0.684 ; egg_timer:comb_325|sec_1[1]  ; egg_timer:comb_325|sec_1[3]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; state[1]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.032      ;
; 0.685 ; state[1]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.032      ;
; 0.686 ; state[1]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.033      ;
; 0.695 ; state[0]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.041      ;
; 0.708 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.860      ;
; 0.710 ; state[0]                     ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.057      ;
; 0.716 ; state[1]                     ; egg_timer:comb_325|min_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.062      ;
; 0.721 ; state[2]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.067      ;
; 0.722 ; state[2]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.068      ;
; 0.723 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; state[2]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.069      ;
; 0.727 ; state[2]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.074      ;
; 0.727 ; state[2]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.074      ;
; 0.729 ; state[2]                     ; egg_timer:comb_325|min_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.075      ;
; 0.736 ; state[2]                     ; egg_timer:comb_325|min_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.082      ;
; 0.744 ; egg_timer:comb_325|min_1[1]  ; egg_timer:comb_325|min_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.896      ;
; 0.754 ; state[0]                     ; egg_timer:comb_325|min_10[3] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.101      ;
; 0.756 ; state[2]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.102      ;
; 0.758 ; timer[14]                    ; egg_timer:comb_325|min_10[1] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.100      ;
; 0.759 ; timer[14]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.101      ;
; 0.760 ; timer[13]                    ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.102      ;
; 0.761 ; state[2]                     ; egg_timer:comb_325|min_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.107      ;
; 0.761 ; timer[13]                    ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.190      ; 1.103      ;
; 0.787 ; egg_timer:comb_325|min_10[1] ; egg_timer:comb_325|min_10[1] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.939      ;
; 0.789 ; state[1]                     ; egg_timer:comb_325|sec_1[3]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.135      ;
; 0.790 ; state[0]                     ; egg_timer:comb_325|sec_1[1]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.136      ;
; 0.790 ; state[1]                     ; egg_timer:comb_325|sec_1[2]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.136      ;
; 0.791 ; state[1]                     ; egg_timer:comb_325|sec_1[0]  ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.194      ; 1.137      ;
; 0.802 ; egg_timer:comb_325|min_1[0]  ; egg_timer:comb_325|min_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.954      ;
; 0.804 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.956      ;
; 0.809 ; egg_timer:comb_325|sec_1[3]  ; egg_timer:comb_325|sec_1[1]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.961      ;
; 0.811 ; state[0]                     ; egg_timer:comb_325|min_10[2] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.158      ;
; 0.811 ; state[0]                     ; egg_timer:comb_325|min_10[0] ; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.195      ; 1.158      ;
; 0.829 ; egg_timer:comb_325|sec_1[0]  ; egg_timer:comb_325|sec_1[2]  ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 0.981      ;
; 0.857 ; egg_timer:comb_325|sec_10[2] ; egg_timer:comb_325|sec_10[2] ; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 0.000        ; 0.000      ; 1.009      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|clkReg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|clkReg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ClkDivider:comb_16|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; key_on                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; key_on                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_10         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_10         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_7          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_7          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_9          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; onoff[0]~_Duplicate_9          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; state[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; state[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timer[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timer[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timer[10]                      ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClkDivider:comb_16|clkReg'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_10[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|min_1[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_10[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; egg_timer:comb_325|sec_1[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_16|clkReg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|min_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_10[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClkDivider:comb_16|clkReg ; Rise       ; comb_325|sec_1[3]|clk           ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.268 ; 3.268 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.528 ; 2.528 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.103 ; 1.103 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.527 ; 0.527 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.295 ; 0.295 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.767 ; 0.767 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.949 ; 0.949 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.795 ; 0.795 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.013 ; 1.013 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.103 ; 1.103 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.099 ; 1.099 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.948 ; 0.948 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.968 ; 0.968 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.885 ; -1.885 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.965 ; -1.965 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.885 ; -1.885 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.026 ; -2.026 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.677  ; 0.677  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.592  ; 0.592  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.573  ; 0.573  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.601  ; 0.601  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.539  ; 0.539  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.515  ; 0.515  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.408  ; 0.408  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.677  ; 0.677  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.618  ; 0.618  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.828 ; -0.828 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.848 ; -0.848 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 3.259 ; 3.259 ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 3.243 ; 3.243 ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 3.244 ; 3.244 ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 3.259 ; 3.259 ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 3.215 ; 3.215 ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 5.285 ; 5.285 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 5.107 ; 5.107 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 5.137 ; 5.137 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 5.255 ; 5.255 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 5.257 ; 5.257 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 5.276 ; 5.276 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 5.275 ; 5.275 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 5.285 ; 5.285 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 5.530 ; 5.530 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 5.522 ; 5.522 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 5.366 ; 5.366 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 5.369 ; 5.369 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 5.370 ; 5.370 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 5.380 ; 5.380 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 5.530 ; 5.530 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 5.473 ; 5.473 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 5.619 ; 5.619 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 5.342 ; 5.342 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 5.433 ; 5.433 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 5.516 ; 5.516 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 5.513 ; 5.513 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 5.436 ; 5.436 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 5.329 ; 5.329 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 5.619 ; 5.619 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 5.742 ; 5.742 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 5.566 ; 5.566 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 5.723 ; 5.723 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 5.742 ; 5.742 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 5.291 ; 5.291 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 5.523 ; 5.523 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 5.607 ; 5.607 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 5.421 ; 5.421 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 3.243 ; 3.243 ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 3.244 ; 3.244 ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 3.259 ; 3.259 ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 3.215 ; 3.215 ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 5.018 ; 5.018 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 5.018 ; 5.018 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 5.046 ; 5.046 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 5.170 ; 5.170 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 5.162 ; 5.162 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 5.182 ; 5.182 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 5.185 ; 5.185 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 5.195 ; 5.195 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 5.217 ; 5.217 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 5.387 ; 5.387 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 5.222 ; 5.222 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 5.217 ; 5.217 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 5.230 ; 5.230 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 5.240 ; 5.240 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 5.384 ; 5.384 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 5.339 ; 5.339 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 5.128 ; 5.128 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 5.129 ; 5.129 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 5.228 ; 5.228 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 5.308 ; 5.308 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 5.302 ; 5.302 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 5.224 ; 5.224 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 5.128 ; 5.128 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 5.418 ; 5.418 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 5.146 ; 5.146 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 5.410 ; 5.410 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 5.576 ; 5.576 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 5.568 ; 5.568 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 5.146 ; 5.146 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 5.345 ; 5.345 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 5.460 ; 5.460 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 5.264 ; 5.264 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -4.167   ; -2.687 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50                  ; -4.167   ; -2.687 ; N/A      ; N/A     ; -1.631              ;
;  ClkDivider:comb_16|clkReg ; -2.629   ; 0.182  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS            ; -232.834 ; -8.106 ; 0.0      ; 0.0     ; -99.391             ;
;  CLOCK_50                  ; -195.587 ; -8.106 ; N/A      ; N/A     ; -79.839             ;
;  ClkDivider:comb_16|clkReg ; -37.247  ; 0.000  ; N/A      ; N/A     ; -19.552             ;
+----------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 7.800 ; 7.800 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 5.820 ; 5.820 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.823 ; 2.823 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 2.086 ; 2.086 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 3.426 ; 3.426 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.505 ; 3.505 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 3.993 ; 3.993 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 4.459 ; 4.459 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 4.403 ; 4.403 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 4.044 ; 4.044 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 4.078 ; 4.078 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.885 ; -1.885 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.965 ; -1.965 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.885 ; -1.885 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.026 ; -2.026 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.677  ; 0.677  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.592  ; 0.592  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.573  ; 0.573  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.601  ; 0.601  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.539  ; 0.539  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.515  ; 0.515  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.408  ; 0.408  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.677  ; 0.677  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.618  ; 0.618  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.828 ; -0.828 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.848 ; -0.848 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 5.646  ; 5.646  ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 5.629  ; 5.629  ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 5.610  ; 5.610  ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 5.630  ; 5.630  ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 5.646  ; 5.646  ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 5.636  ; 5.636  ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 5.624  ; 5.624  ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 5.600  ; 5.600  ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 5.596  ; 5.596  ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 10.713 ; 10.713 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 10.303 ; 10.303 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 10.336 ; 10.336 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 10.605 ; 10.605 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 10.690 ; 10.690 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 10.713 ; 10.713 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 10.664 ; 10.664 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 10.668 ; 10.668 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 11.362 ; 11.362 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 11.362 ; 11.362 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 10.989 ; 10.989 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 10.904 ; 10.904 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 10.999 ; 10.999 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 11.012 ; 11.012 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 11.345 ; 11.345 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 11.219 ; 11.219 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 11.590 ; 11.590 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 10.851 ; 10.851 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 11.042 ; 11.042 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 11.294 ; 11.294 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 11.186 ; 11.186 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 11.000 ; 11.000 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 10.720 ; 10.720 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 11.590 ; 11.590 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 11.650 ; 11.650 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 11.376 ; 11.376 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 11.650 ; 11.650 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 11.645 ; 11.645 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 10.703 ; 10.703 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 11.233 ; 11.233 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 11.519 ; 11.519 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 10.906 ; 10.906 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; LEDR[*]   ; CLOCK_50                  ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                  ;
;  LEDR[0]  ; CLOCK_50                  ; 3.243 ; 3.243 ; Rise       ; CLOCK_50                  ;
;  LEDR[1]  ; CLOCK_50                  ; 3.225 ; 3.225 ; Rise       ; CLOCK_50                  ;
;  LEDR[2]  ; CLOCK_50                  ; 3.244 ; 3.244 ; Rise       ; CLOCK_50                  ;
;  LEDR[3]  ; CLOCK_50                  ; 3.259 ; 3.259 ; Rise       ; CLOCK_50                  ;
;  LEDR[4]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[5]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[6]  ; CLOCK_50                  ; 3.249 ; 3.249 ; Rise       ; CLOCK_50                  ;
;  LEDR[7]  ; CLOCK_50                  ; 3.237 ; 3.237 ; Rise       ; CLOCK_50                  ;
;  LEDR[8]  ; CLOCK_50                  ; 3.215 ; 3.215 ; Rise       ; CLOCK_50                  ;
;  LEDR[9]  ; CLOCK_50                  ; 3.210 ; 3.210 ; Rise       ; CLOCK_50                  ;
; HEX0[*]   ; ClkDivider:comb_16|clkReg ; 5.018 ; 5.018 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[0]  ; ClkDivider:comb_16|clkReg ; 5.018 ; 5.018 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[1]  ; ClkDivider:comb_16|clkReg ; 5.046 ; 5.046 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[2]  ; ClkDivider:comb_16|clkReg ; 5.170 ; 5.170 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[3]  ; ClkDivider:comb_16|clkReg ; 5.162 ; 5.162 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[4]  ; ClkDivider:comb_16|clkReg ; 5.182 ; 5.182 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[5]  ; ClkDivider:comb_16|clkReg ; 5.185 ; 5.185 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX0[6]  ; ClkDivider:comb_16|clkReg ; 5.195 ; 5.195 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX1[*]   ; ClkDivider:comb_16|clkReg ; 5.217 ; 5.217 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[0]  ; ClkDivider:comb_16|clkReg ; 5.387 ; 5.387 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[1]  ; ClkDivider:comb_16|clkReg ; 5.222 ; 5.222 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[2]  ; ClkDivider:comb_16|clkReg ; 5.217 ; 5.217 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[3]  ; ClkDivider:comb_16|clkReg ; 5.230 ; 5.230 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[4]  ; ClkDivider:comb_16|clkReg ; 5.240 ; 5.240 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[5]  ; ClkDivider:comb_16|clkReg ; 5.384 ; 5.384 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX1[6]  ; ClkDivider:comb_16|clkReg ; 5.339 ; 5.339 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX2[*]   ; ClkDivider:comb_16|clkReg ; 5.128 ; 5.128 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[0]  ; ClkDivider:comb_16|clkReg ; 5.129 ; 5.129 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[1]  ; ClkDivider:comb_16|clkReg ; 5.228 ; 5.228 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[2]  ; ClkDivider:comb_16|clkReg ; 5.308 ; 5.308 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[3]  ; ClkDivider:comb_16|clkReg ; 5.302 ; 5.302 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[4]  ; ClkDivider:comb_16|clkReg ; 5.224 ; 5.224 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[5]  ; ClkDivider:comb_16|clkReg ; 5.128 ; 5.128 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX2[6]  ; ClkDivider:comb_16|clkReg ; 5.418 ; 5.418 ; Rise       ; ClkDivider:comb_16|clkReg ;
; HEX3[*]   ; ClkDivider:comb_16|clkReg ; 5.146 ; 5.146 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[0]  ; ClkDivider:comb_16|clkReg ; 5.410 ; 5.410 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[1]  ; ClkDivider:comb_16|clkReg ; 5.576 ; 5.576 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[2]  ; ClkDivider:comb_16|clkReg ; 5.568 ; 5.568 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[3]  ; ClkDivider:comb_16|clkReg ; 5.146 ; 5.146 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[4]  ; ClkDivider:comb_16|clkReg ; 5.345 ; 5.345 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[5]  ; ClkDivider:comb_16|clkReg ; 5.460 ; 5.460 ; Rise       ; ClkDivider:comb_16|clkReg ;
;  HEX3[6]  ; ClkDivider:comb_16|clkReg ; 5.264 ; 5.264 ; Rise       ; ClkDivider:comb_16|clkReg ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 149      ; 0        ; 0        ; 0        ;
; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 208      ; 0        ; 0        ; 0        ;
; ClkDivider:comb_16|clkReg ; CLOCK_50                  ; 300      ; 12       ; 0        ; 0        ;
; CLOCK_50                  ; CLOCK_50                  ; 1145     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; ClkDivider:comb_16|clkReg ; ClkDivider:comb_16|clkReg ; 149      ; 0        ; 0        ; 0        ;
; CLOCK_50                  ; ClkDivider:comb_16|clkReg ; 208      ; 0        ; 0        ; 0        ;
; ClkDivider:comb_16|clkReg ; CLOCK_50                  ; 300      ; 12       ; 0        ; 0        ;
; CLOCK_50                  ; CLOCK_50                  ; 1145     ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 63    ; 63   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 122   ; 122  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 04 18:13:40 2015
Info: Command: quartus_sta egg_timer -c egg_timer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'egg_timer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDivider:comb_16|clkReg ClkDivider:comb_16|clkReg
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.167
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.167      -195.587 CLOCK_50 
    Info (332119):    -2.629       -37.247 ClkDivider:comb_16|clkReg 
Info (332146): Worst-case hold slack is -2.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.687        -5.484 CLOCK_50 
    Info (332119):     0.395         0.000 ClkDivider:comb_16|clkReg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -79.839 CLOCK_50 
    Info (332119):    -0.611       -19.552 ClkDivider:comb_16|clkReg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.120       -42.396 CLOCK_50 
    Info (332119):    -0.487        -5.828 ClkDivider:comb_16|clkReg 
Info (332146): Worst-case hold slack is -1.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.718        -8.106 CLOCK_50 
    Info (332119):     0.182         0.000 ClkDivider:comb_16|clkReg 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 CLOCK_50 
    Info (332119):    -0.500       -16.000 ClkDivider:comb_16|clkReg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 391 megabytes
    Info: Processing ended: Sun Oct 04 18:13:41 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


