#ifndef __HSU_HWIO_DEPENDENCY_H__
#define __HSU_HWIO_DEPENDENCY_H__
/*
===========================================================================
*/
/**
  @file hsu_hwio_dependency.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    MDM9x07 (Lykan) [lykan_v1.0_p3q3r163]
 
  This file contains HWIO register definitions for the following modules:
    USB_OTG_HS_BAM
    USB_OTG_HS_BASE
    USB2_PHY_CM_DWC_USB2_SW
    TCSR_TCSR_REGS
    GCC_CLK_CTL_REG
    SECURITY_CONTROL_CORE

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 

  Attribute definitions for the HWIO_*_ATTR macros are as follows:
    0x0: Command register
    0x1: Read-Only
    0x2: Write-Only
    0x3: Read/Write
*/
/*
  ===========================================================================

  Copyright (c) 2016 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.tx/6.0/wiredconnectivity/hsusb/driver/inc/9x06/hsu_hwio_dependency.h#1 $
  $DateTime: 2020/01/30 22:49:35 $
  $Author: pwbldsvc $

  ===========================================================================
*/

#include "msmhwio.h"
#include "msmhwiobase.h"

// HSU ADDITION++++
#define HSU_VAR_OUTM(old_value, new_value, mask, shft) \
  (((old_value) & (unsigned int)(~(mask))) | ((unsigned int)(((new_value) << (shft)) & (mask))));
#define HSU_VAR_INM(value, mask, shft) \
  (((value) & ((mask))) >> (shft))

// To enable HWIO logging, replace out_dword and out_dword_mask_ns with:
//   hsu_out_dword and hsu_out_dword_masked_ns
#define hsu_out_dword(addr, val) \
  out_dword(addr, val); \
  hsu_reg_log(addr, val); \
  HSU_ULOG_2(NO_MSG, REG_LOG, "0x%08X, 0x%08X", addr, val)
  
//  hsu_reg_log(addr, (in_dword(addr) | val))

#define hsu_out_dword_masked_ns(io, mask, val, current_reg_content)   \
  out_dword_masked_ns(io, mask, val, current_reg_content);  \
  hsu_reg_log(io, ((current_reg_content & (uint32)(~(mask))) | \
                 ((uint32)((val) & (mask))))); \
  HSU_ULOG_2(NO_MSG, REG_LOG, "0x%08X, 0x%08X", io, ((current_reg_content & (uint32)(~(mask))) | \
                 ((uint32)((val) & (mask)))))                     
//  hsu_reg_log(io, (in_dword(io) | val))
// HSU ADDITION----


/*----------------------------------------------------------------------------
 * MODULE: USB_OTG_HS_BAM
 *--------------------------------------------------------------------------*/

#define USB_OTG_HS_BAM_REG_BASE (USB_OTG_HS_EP16_PIPES2_BASE      + 0x00000000)
#define USB_OTG_HS_BAM_REG_BASE_PHYS (USB_OTG_HS_EP16_PIPES2_BASE_PHYS + 0x00000000)
#define USB_OTG_HS_BAM_REG_BASE_OFFS 0x00000000

/*----------------------------------------------------------------------------
 * MODULE: USB_OTG_HS_BASE
 *--------------------------------------------------------------------------*/

#define USB_OTG_HS_BASE_REG_BASE                                                       0x78D9000 //(USB_OTG_HS_EP16_PIPES2_BASE      + 0x00019000)
#define USB_OTG_HS_BASE_REG_BASE_PHYS                                                  0x78D9000 // (USB_OTG_HS_EP16_PIPES2_BASE      + 0x00019000)
#define USB_OTG_HS_BASE_REG_BASE_OFFS                                                  0x00000000

#define HWIO_USB_OTG_HS_ID_ADDR                                                        (USB_OTG_HS_BASE_REG_BASE      + 0x00000000)
#define HWIO_USB_OTG_HS_ID_PHYS                                                        (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB_OTG_HS_ID_OFFS                                                        (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB_OTG_HS_ID_RMSK                                                          0xffffff
#define HWIO_USB_OTG_HS_ID_POR                                                         0x0042fa05
#define HWIO_USB_OTG_HS_ID_POR_RMSK                                                    0xffffffff
#define HWIO_USB_OTG_HS_ID_ATTR                                                               0x1
#define HWIO_USB_OTG_HS_ID_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ID_ADDR, HWIO_USB_OTG_HS_ID_RMSK)
#define HWIO_USB_OTG_HS_ID_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ID_ADDR, m)
#define HWIO_USB_OTG_HS_ID_REVISON_BMSK                                                  0xff0000
#define HWIO_USB_OTG_HS_ID_REVISON_SHFT                                                      0x10
#define HWIO_USB_OTG_HS_ID_NID_BMSK                                                        0xff00
#define HWIO_USB_OTG_HS_ID_NID_SHFT                                                           0x8
#define HWIO_USB_OTG_HS_ID_ID_BMSK                                                           0xff
#define HWIO_USB_OTG_HS_ID_ID_SHFT                                                            0x0

#define HWIO_USB_OTG_HS_HWGENERAL_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000004)
#define HWIO_USB_OTG_HS_HWGENERAL_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB_OTG_HS_HWGENERAL_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB_OTG_HS_HWGENERAL_RMSK                                                      0x7ff
#define HWIO_USB_OTG_HS_HWGENERAL_POR                                                  0x000005c2
#define HWIO_USB_OTG_HS_HWGENERAL_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_HWGENERAL_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_HWGENERAL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HWGENERAL_ADDR, HWIO_USB_OTG_HS_HWGENERAL_RMSK)
#define HWIO_USB_OTG_HS_HWGENERAL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HWGENERAL_ADDR, m)
#define HWIO_USB_OTG_HS_HWGENERAL_SM_BMSK                                                   0x600
#define HWIO_USB_OTG_HS_HWGENERAL_SM_SHFT                                                     0x9
#define HWIO_USB_OTG_HS_HWGENERAL_PHYM_BMSK                                                 0x1c0
#define HWIO_USB_OTG_HS_HWGENERAL_PHYM_SHFT                                                   0x6
#define HWIO_USB_OTG_HS_HWGENERAL_PHYW_BMSK                                                  0x30
#define HWIO_USB_OTG_HS_HWGENERAL_PHYW_SHFT                                                   0x4
#define HWIO_USB_OTG_HS_HWGENERAL_BWT_BMSK                                                    0x8
#define HWIO_USB_OTG_HS_HWGENERAL_BWT_SHFT                                                    0x3
#define HWIO_USB_OTG_HS_HWGENERAL_CLCK_BMSK                                                   0x6
#define HWIO_USB_OTG_HS_HWGENERAL_CLCK_SHFT                                                   0x1
#define HWIO_USB_OTG_HS_HWGENERAL_RT_BMSK                                                     0x1
#define HWIO_USB_OTG_HS_HWGENERAL_RT_SHFT                                                     0x0

#define HWIO_USB_OTG_HS_HWHOST_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x00000008)
#define HWIO_USB_OTG_HS_HWHOST_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB_OTG_HS_HWHOST_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB_OTG_HS_HWHOST_RMSK                                                    0xffff000f
#define HWIO_USB_OTG_HS_HWHOST_POR                                                     0x10020001
#define HWIO_USB_OTG_HS_HWHOST_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_HWHOST_ATTR                                                           0x1
#define HWIO_USB_OTG_HS_HWHOST_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HWHOST_ADDR, HWIO_USB_OTG_HS_HWHOST_RMSK)
#define HWIO_USB_OTG_HS_HWHOST_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HWHOST_ADDR, m)
#define HWIO_USB_OTG_HS_HWHOST_TTPER_BMSK                                              0xff000000
#define HWIO_USB_OTG_HS_HWHOST_TTPER_SHFT                                                    0x18
#define HWIO_USB_OTG_HS_HWHOST_TTASY_BMSK                                                0xff0000
#define HWIO_USB_OTG_HS_HWHOST_TTASY_SHFT                                                    0x10
#define HWIO_USB_OTG_HS_HWHOST_NPORT_BMSK                                                     0xe
#define HWIO_USB_OTG_HS_HWHOST_NPORT_SHFT                                                     0x1
#define HWIO_USB_OTG_HS_HWHOST_HC_BMSK                                                        0x1
#define HWIO_USB_OTG_HS_HWHOST_HC_SHFT                                                        0x0

#define HWIO_USB_OTG_HS_HWDEVICE_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x0000000c)
#define HWIO_USB_OTG_HS_HWDEVICE_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB_OTG_HS_HWDEVICE_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB_OTG_HS_HWDEVICE_RMSK                                                        0x3f
#define HWIO_USB_OTG_HS_HWDEVICE_POR                                                   0x00000021
#define HWIO_USB_OTG_HS_HWDEVICE_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_HWDEVICE_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_HWDEVICE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HWDEVICE_ADDR, HWIO_USB_OTG_HS_HWDEVICE_RMSK)
#define HWIO_USB_OTG_HS_HWDEVICE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HWDEVICE_ADDR, m)
#define HWIO_USB_OTG_HS_HWDEVICE_DEVEP_BMSK                                                  0x3e
#define HWIO_USB_OTG_HS_HWDEVICE_DEVEP_SHFT                                                   0x1
#define HWIO_USB_OTG_HS_HWDEVICE_DC_BMSK                                                      0x1
#define HWIO_USB_OTG_HS_HWDEVICE_DC_SHFT                                                      0x0

#define HWIO_USB_OTG_HS_HWTXBUF_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x00000010)
#define HWIO_USB_OTG_HS_HWTXBUF_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB_OTG_HS_HWTXBUF_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB_OTG_HS_HWTXBUF_RMSK                                                   0x80ffffff
#define HWIO_USB_OTG_HS_HWTXBUF_POR                                                    0x80070b08
#define HWIO_USB_OTG_HS_HWTXBUF_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_HWTXBUF_ATTR                                                          0x1
#define HWIO_USB_OTG_HS_HWTXBUF_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HWTXBUF_ADDR, HWIO_USB_OTG_HS_HWTXBUF_RMSK)
#define HWIO_USB_OTG_HS_HWTXBUF_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HWTXBUF_ADDR, m)
#define HWIO_USB_OTG_HS_HWTXBUF_TXLCR_BMSK                                             0x80000000
#define HWIO_USB_OTG_HS_HWTXBUF_TXLCR_SHFT                                                   0x1f
#define HWIO_USB_OTG_HS_HWTXBUF_TXCHANADD_BMSK                                           0xff0000
#define HWIO_USB_OTG_HS_HWTXBUF_TXCHANADD_SHFT                                               0x10
#define HWIO_USB_OTG_HS_HWTXBUF_TXADD_BMSK                                                 0xff00
#define HWIO_USB_OTG_HS_HWTXBUF_TXADD_SHFT                                                    0x8
#define HWIO_USB_OTG_HS_HWTXBUF_TXBURST_BMSK                                                 0xff
#define HWIO_USB_OTG_HS_HWTXBUF_TXBURST_SHFT                                                  0x0

#define HWIO_USB_OTG_HS_HWRXBUF_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x00000014)
#define HWIO_USB_OTG_HS_HWRXBUF_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB_OTG_HS_HWRXBUF_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB_OTG_HS_HWRXBUF_RMSK                                                       0xffff
#define HWIO_USB_OTG_HS_HWRXBUF_POR                                                    0x00000808
#define HWIO_USB_OTG_HS_HWRXBUF_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_HWRXBUF_ATTR                                                          0x1
#define HWIO_USB_OTG_HS_HWRXBUF_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HWRXBUF_ADDR, HWIO_USB_OTG_HS_HWRXBUF_RMSK)
#define HWIO_USB_OTG_HS_HWRXBUF_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HWRXBUF_ADDR, m)
#define HWIO_USB_OTG_HS_HWRXBUF_RX_ADD_BMSK                                                0xff00
#define HWIO_USB_OTG_HS_HWRXBUF_RX_ADD_SHFT                                                   0x8
#define HWIO_USB_OTG_HS_HWRXBUF_RX_BURST_BMSK                                                0xff
#define HWIO_USB_OTG_HS_HWRXBUF_RX_BURST_SHFT                                                 0x0

#define HWIO_USB_OTG_HS_SCRATCH_RAMn_ADDR(n)                                           (USB_OTG_HS_BASE_REG_BASE      + 0x00000040 + 0x4 * (n))
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_PHYS(n)                                           (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000040 + 0x4 * (n))
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_OFFS(n)                                           (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000040 + 0x4 * (n))
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_MAXn                                                      15
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_POR                                               0x00000000
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_INI(n)        \
        in_dword_masked(HWIO_USB_OTG_HS_SCRATCH_RAMn_ADDR(n), HWIO_USB_OTG_HS_SCRATCH_RAMn_RMSK)
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB_OTG_HS_SCRATCH_RAMn_ADDR(n), mask)
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_OUTI(n,val)    \
        out_dword(HWIO_USB_OTG_HS_SCRATCH_RAMn_ADDR(n),val)
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_SCRATCH_RAMn_ADDR(n),mask,val,HWIO_USB_OTG_HS_SCRATCH_RAMn_INI(n))
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_SCRATCH_REGISTER_BMSK                             0xffffffff
#define HWIO_USB_OTG_HS_SCRATCH_RAMn_SCRATCH_REGISTER_SHFT                                    0x0

#define HWIO_USB_OTG_HS_GPTIMER0LD_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000080)
#define HWIO_USB_OTG_HS_GPTIMER0LD_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB_OTG_HS_GPTIMER0LD_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB_OTG_HS_GPTIMER0LD_RMSK                                                  0xffffff
#define HWIO_USB_OTG_HS_GPTIMER0LD_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_GPTIMER0LD_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER0LD_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_GPTIMER0LD_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR, HWIO_USB_OTG_HS_GPTIMER0LD_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER0LD_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER0LD_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER0LD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER0LD_IN)
#define HWIO_USB_OTG_HS_GPTIMER0LD_GPTLD_BMSK                                            0xffffff
#define HWIO_USB_OTG_HS_GPTIMER0LD_GPTLD_SHFT                                                 0x0

#define HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x00000084)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_RMSK                                              0xc1ffffff
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_POR                                               0x00000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR, HWIO_USB_OTG_HS_GPTIMER0CTRL_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER0CTRL_IN)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_BMSK                                       0x80000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_SHFT                                             0x1f
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_BMSK                                       0x40000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_SHFT                                             0x1e
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_BMSK                                       0x1000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_SHFT                                            0x18
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTCNT_BMSK                                         0xffffff
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTCNT_SHFT                                              0x0

#define HWIO_USB_OTG_HS_GPTIMER1LD_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000088)
#define HWIO_USB_OTG_HS_GPTIMER1LD_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB_OTG_HS_GPTIMER1LD_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB_OTG_HS_GPTIMER1LD_RMSK                                                  0xffffff
#define HWIO_USB_OTG_HS_GPTIMER1LD_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_GPTIMER1LD_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER1LD_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_GPTIMER1LD_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR, HWIO_USB_OTG_HS_GPTIMER1LD_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER1LD_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER1LD_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER1LD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER1LD_IN)
#define HWIO_USB_OTG_HS_GPTIMER1LD_GPTLD_BMSK                                            0xffffff
#define HWIO_USB_OTG_HS_GPTIMER1LD_GPTLD_SHFT                                                 0x0

#define HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x0000008c)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_RMSK                                              0xc1ffffff
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_POR                                               0x00000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR, HWIO_USB_OTG_HS_GPTIMER1CTRL_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER1CTRL_IN)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_BMSK                                       0x80000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_SHFT                                             0x1f
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_BMSK                                       0x40000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_SHFT                                             0x1e
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_BMSK                                       0x1000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_SHFT                                            0x18
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTCNT_BMSK                                         0xffffff
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTCNT_SHFT                                              0x0

#define HWIO_USB_OTG_HS_AHB_BURST_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000090)
#define HWIO_USB_OTG_HS_AHB_BURST_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB_OTG_HS_AHB_BURST_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB_OTG_HS_AHB_BURST_RMSK                                                        0x7
#define HWIO_USB_OTG_HS_AHB_BURST_POR                                                  0x00000000
#define HWIO_USB_OTG_HS_AHB_BURST_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_AHB_BURST_ATTR                                                        0x3
#define HWIO_USB_OTG_HS_AHB_BURST_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_BURST_ADDR, HWIO_USB_OTG_HS_AHB_BURST_RMSK)
#define HWIO_USB_OTG_HS_AHB_BURST_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_BURST_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_BURST_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_AHB_BURST_ADDR,v)
#define HWIO_USB_OTG_HS_AHB_BURST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_AHB_BURST_ADDR,m,v,HWIO_USB_OTG_HS_AHB_BURST_IN)
#define HWIO_USB_OTG_HS_AHB_BURST_AHB_BURST_BMSK                                              0x7
#define HWIO_USB_OTG_HS_AHB_BURST_AHB_BURST_SHFT                                              0x0

#define HWIO_USB_OTG_HS_XTOR_STS_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000094)
#define HWIO_USB_OTG_HS_XTOR_STS_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB_OTG_HS_XTOR_STS_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB_OTG_HS_XTOR_STS_RMSK                                                         0x2
#define HWIO_USB_OTG_HS_XTOR_STS_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_XTOR_STS_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_XTOR_STS_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_XTOR_STS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_XTOR_STS_ADDR, HWIO_USB_OTG_HS_XTOR_STS_RMSK)
#define HWIO_USB_OTG_HS_XTOR_STS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_XTOR_STS_ADDR, m)
#define HWIO_USB_OTG_HS_XTOR_STS_GRANT_STOLEN_BMSK                                            0x2
#define HWIO_USB_OTG_HS_XTOR_STS_GRANT_STOLEN_SHFT                                            0x1

#define HWIO_USB_OTG_HS_AHB_MODE_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000098)
#define HWIO_USB_OTG_HS_AHB_MODE_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB_OTG_HS_AHB_MODE_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB_OTG_HS_AHB_MODE_RMSK                                                  0x8000001f
#define HWIO_USB_OTG_HS_AHB_MODE_POR                                                   0x00000008
#define HWIO_USB_OTG_HS_AHB_MODE_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_AHB_MODE_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_AHB_MODE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_MODE_ADDR, HWIO_USB_OTG_HS_AHB_MODE_RMSK)
#define HWIO_USB_OTG_HS_AHB_MODE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_MODE_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_MODE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_AHB_MODE_ADDR,v)
#define HWIO_USB_OTG_HS_AHB_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_AHB_MODE_ADDR,m,v,HWIO_USB_OTG_HS_AHB_MODE_IN)
#define HWIO_USB_OTG_HS_AHB_MODE_ASYNC_BRIDGES_BYPASS_BMSK                             0x80000000
#define HWIO_USB_OTG_HS_AHB_MODE_ASYNC_BRIDGES_BYPASS_SHFT                                   0x1f
#define HWIO_USB_OTG_HS_AHB_MODE_INCR_OVERRIDE_BMSK                                          0x10
#define HWIO_USB_OTG_HS_AHB_MODE_INCR_OVERRIDE_SHFT                                           0x4
#define HWIO_USB_OTG_HS_AHB_MODE_HPROT_MODE_BMSK                                              0xc
#define HWIO_USB_OTG_HS_AHB_MODE_HPROT_MODE_SHFT                                              0x2
#define HWIO_USB_OTG_HS_AHB_MODE_GRANT_STOLEN_CLEAR_BMSK                                      0x2
#define HWIO_USB_OTG_HS_AHB_MODE_GRANT_STOLEN_CLEAR_SHFT                                      0x1
#define HWIO_USB_OTG_HS_AHB_MODE_XTOR_BYPASS_BMSK                                             0x1
#define HWIO_USB_OTG_HS_AHB_MODE_XTOR_BYPASS_SHFT                                             0x0

#define HWIO_USB_OTG_HS_GEN_CONFIG_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x0000009c)
#define HWIO_USB_OTG_HS_GEN_CONFIG_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB_OTG_HS_GEN_CONFIG_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB_OTG_HS_GEN_CONFIG_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_GEN_CONFIG_POR                                                 0x00000830
#define HWIO_USB_OTG_HS_GEN_CONFIG_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_GEN_CONFIG_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_GEN_CONFIG_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR, HWIO_USB_OTG_HS_GEN_CONFIG_RMSK)
#define HWIO_USB_OTG_HS_GEN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR, m)
#define HWIO_USB_OTG_HS_GEN_CONFIG_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR,v)
#define HWIO_USB_OTG_HS_GEN_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR,m,v,HWIO_USB_OTG_HS_GEN_CONFIG_IN)
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_HW_QVERSION_BMSK                         0xffff0000
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_HW_QVERSION_SHFT                               0x10
#define HWIO_USB_OTG_HS_GEN_CONFIG_SYS_CLK_SW_EN_BMSK                                      0x8000
#define HWIO_USB_OTG_HS_GEN_CONFIG_SYS_CLK_SW_EN_SHFT                                         0xf
#define HWIO_USB_OTG_HS_GEN_CONFIG_TESTMUX_SEL_4_BMSK                                      0x4000
#define HWIO_USB_OTG_HS_GEN_CONFIG_TESTMUX_SEL_4_SHFT                                         0xe
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_BAM_DISABLE_BMSK                                    0x2000
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_BAM_DISABLE_SHFT                                       0xd
#define HWIO_USB_OTG_HS_GEN_CONFIG_DMA_HPROT_CTRL_BMSK                                     0x1000
#define HWIO_USB_OTG_HS_GEN_CONFIG_DMA_HPROT_CTRL_SHFT                                        0xc
#define HWIO_USB_OTG_HS_GEN_CONFIG_ISO_FIX_EN_BMSK                                          0x800
#define HWIO_USB_OTG_HS_GEN_CONFIG_ISO_FIX_EN_SHFT                                            0xb
#define HWIO_USB_OTG_HS_GEN_CONFIG_DSC_PE_RST_EN_BMSK                                       0x400
#define HWIO_USB_OTG_HS_GEN_CONFIG_DSC_PE_RST_EN_SHFT                                         0xa
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_SUSP_BMSK                             0x200
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_SUSP_SHFT                               0x9
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_STD_BMSK                              0x100
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_STD_SHFT                                0x8
#define HWIO_USB_OTG_HS_GEN_CONFIG_PE_RX_BUF_PENDING_EN_BMSK                                 0x80
#define HWIO_USB_OTG_HS_GEN_CONFIG_PE_RX_BUF_PENDING_EN_SHFT                                  0x7
#define HWIO_USB_OTG_HS_GEN_CONFIG_STREAM_RX_BYPASS_ENABLE_BMSK                              0x40
#define HWIO_USB_OTG_HS_GEN_CONFIG_STREAM_RX_BYPASS_ENABLE_SHFT                               0x6
#define HWIO_USB_OTG_HS_GEN_CONFIG_ULPI_SERIAL_EN_BMSK                                       0x20
#define HWIO_USB_OTG_HS_GEN_CONFIG_ULPI_SERIAL_EN_SHFT                                        0x5
#define HWIO_USB_OTG_HS_GEN_CONFIG_PE_DP_TXFIFO_IDLE_FORCE_BMSK                              0x10
#define HWIO_USB_OTG_HS_GEN_CONFIG_PE_DP_TXFIFO_IDLE_FORCE_SHFT                               0x4
#define HWIO_USB_OTG_HS_GEN_CONFIG_TESTMUX_SEL_3_0_BMSK                                       0xf
#define HWIO_USB_OTG_HS_GEN_CONFIG_TESTMUX_SEL_3_0_SHFT                                       0x0

#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x000000a0)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RMSK                                              0x1fffffff
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_POR                                               0x1838ff60
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_2_ADDR, HWIO_USB_OTG_HS_GEN_CONFIG_2_RMSK)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_2_ADDR, m)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_GEN_CONFIG_2_ADDR,v)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_GEN_CONFIG_2_ADDR,m,v,HWIO_USB_OTG_HS_GEN_CONFIG_2_IN)
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RX_FULL_PING_RESP_FIX_EN_BMSK                     0x10000000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RX_FULL_PING_RESP_FIX_EN_SHFT                           0x1c
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_REDUCE_QH_TD_WRITE_EN_BMSK                         0x8000000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_REDUCE_QH_TD_WRITE_EN_SHFT                              0x1b
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_TX_BUF_PREFETCH_FIX_EN_BMSK                        0x4000000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_TX_BUF_PREFETCH_FIX_EN_SHFT                             0x1a
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_BVALID_SW_SEL_BMSK                                 0x2000000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_BVALID_SW_SEL_SHFT                                      0x19
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_BVALID_SW_BMSK                                     0x1000000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_BVALID_SW_SHFT                                          0x18
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_AVALID_SW_SEL_BMSK                                  0x800000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_AVALID_SW_SEL_SHFT                                      0x17
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_AVALID_SW_BMSK                                      0x400000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_AVALID_SW_SHFT                                          0x16
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_IDDIG_SW_SEL_BMSK                                   0x200000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_IDDIG_SW_SEL_SHFT                                       0x15
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_IDDIG_SW_BMSK                                       0x100000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_IDDIG_SW_SHFT                                           0x14
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ULPI_TX_PKT_EN_CLR_FIX_BMSK                          0x80000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ULPI_TX_PKT_EN_CLR_FIX_SHFT                             0x13
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_TRANSACTOR_NONPOST_WRITE_DIS_BMSK                    0x40000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_TRANSACTOR_NONPOST_WRITE_DIS_SHFT                       0x12
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_FPR_CTRL_BMSK                                        0x20000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_FPR_CTRL_SHFT                                           0x11
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SW_RESET_ALT_EN_BMSK                                 0x10000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SW_RESET_ALT_EN_SHFT                                    0x10
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_DPSE_DMSE_HV_INTR_EN_BMSK                             0x8000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_DPSE_DMSE_HV_INTR_EN_SHFT                                0xf
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_USB_HW_SW_EVENTS_TOG_EN_BMSK                          0x4000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_USB_HW_SW_EVENTS_TOG_EN_SHFT                             0xe
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SYS_CLK_HOST_DEV_GATE_EN_BMSK                         0x2000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SYS_CLK_HOST_DEV_GATE_EN_SHFT                            0xd
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_LINESTATE_DIFF_WAKEUP_EN_BMSK                         0x1000
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_LINESTATE_DIFF_WAKEUP_EN_SHFT                            0xc
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ULPI_LPM_PEND_EN_BMSK                                  0x800
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ULPI_LPM_PEND_EN_SHFT                                    0xb
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RX_FULL_NAK_EN_BMSK                                    0x400
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RX_FULL_NAK_EN_SHFT                                      0xa
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ENDLESS_TD_EN_BMSK                                     0x200
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ENDLESS_TD_EN_SHFT                                       0x9
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SCRATCH_RAM_EN_BMSK                                    0x100
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SCRATCH_RAM_EN_SHFT                                      0x8
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SESS_VLD_CTRL_EN_BMSK                                   0x80
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_SESS_VLD_CTRL_EN_SHFT                                    0x7
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_CI_T_WTSUSRSTHS_EN_BMSK                                 0x40
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_CI_T_WTSUSRSTHS_EN_SHFT                                  0x6
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_CI_T_UCH_EN_BMSK                                        0x20
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_CI_T_UCH_EN_SHFT                                         0x5
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_DP_RESET_BMSK                                           0x10
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_DP_RESET_SHFT                                            0x4
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ZLP_PRIME_BMSK                                           0x8
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_ZLP_PRIME_SHFT                                           0x3
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_NO_SOF_RX_FIFO_FULL_BMSK                                 0x4
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_NO_SOF_RX_FIFO_FULL_SHFT                                 0x2
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_WRONG_OPMODE_SUSP_BMSK                                   0x2
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_WRONG_OPMODE_SUSP_SHFT                                   0x1
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RESUME_END_INTER_BMSK                                    0x1
#define HWIO_USB_OTG_HS_GEN_CONFIG_2_RESUME_END_INTER_SHFT                                    0x0

#define HWIO_USB_OTG_HS_CAPLENGTH_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000100)
#define HWIO_USB_OTG_HS_CAPLENGTH_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000100)
#define HWIO_USB_OTG_HS_CAPLENGTH_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000100)
#define HWIO_USB_OTG_HS_CAPLENGTH_RMSK                                                 0xffff00ff
#define HWIO_USB_OTG_HS_CAPLENGTH_POR                                                  0x01000040
#define HWIO_USB_OTG_HS_CAPLENGTH_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_CAPLENGTH_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_CAPLENGTH_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_CAPLENGTH_ADDR, HWIO_USB_OTG_HS_CAPLENGTH_RMSK)
#define HWIO_USB_OTG_HS_CAPLENGTH_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_CAPLENGTH_ADDR, m)
#define HWIO_USB_OTG_HS_CAPLENGTH_HCIVERSION_BMSK                                      0xffff0000
#define HWIO_USB_OTG_HS_CAPLENGTH_HCIVERSION_SHFT                                            0x10
#define HWIO_USB_OTG_HS_CAPLENGTH_CAPLENGTH_BMSK                                             0xff
#define HWIO_USB_OTG_HS_CAPLENGTH_CAPLENGTH_SHFT                                              0x0

#define HWIO_USB_OTG_HS_HCSPARAMS_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000104)
#define HWIO_USB_OTG_HS_HCSPARAMS_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB_OTG_HS_HCSPARAMS_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB_OTG_HS_HCSPARAMS_RMSK                                                  0xff1ff1f
#define HWIO_USB_OTG_HS_HCSPARAMS_POR                                                  0x00010011
#define HWIO_USB_OTG_HS_HCSPARAMS_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_HCSPARAMS_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_HCSPARAMS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HCSPARAMS_ADDR, HWIO_USB_OTG_HS_HCSPARAMS_RMSK)
#define HWIO_USB_OTG_HS_HCSPARAMS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HCSPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_HCSPARAMS_N_TT_BMSK                                             0xf000000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_TT_SHFT                                                  0x18
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PTT_BMSK                                             0xf00000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PTT_SHFT                                                 0x14
#define HWIO_USB_OTG_HS_HCSPARAMS_PI_BMSK                                                 0x10000
#define HWIO_USB_OTG_HS_HCSPARAMS_PI_SHFT                                                    0x10
#define HWIO_USB_OTG_HS_HCSPARAMS_N_CC_BMSK                                                0xf000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_CC_SHFT                                                   0xc
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PCC_BMSK                                                0xf00
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PCC_SHFT                                                  0x8
#define HWIO_USB_OTG_HS_HCSPARAMS_PPC_BMSK                                                   0x10
#define HWIO_USB_OTG_HS_HCSPARAMS_PPC_SHFT                                                    0x4
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PORTS_BMSK                                                0xf
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PORTS_SHFT                                                0x0

#define HWIO_USB_OTG_HS_HCCPARAMS_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000108)
#define HWIO_USB_OTG_HS_HCCPARAMS_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB_OTG_HS_HCCPARAMS_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB_OTG_HS_HCCPARAMS_RMSK                                                     0xfff7
#define HWIO_USB_OTG_HS_HCCPARAMS_POR                                                  0x00000006
#define HWIO_USB_OTG_HS_HCCPARAMS_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_HCCPARAMS_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_HCCPARAMS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HCCPARAMS_ADDR, HWIO_USB_OTG_HS_HCCPARAMS_RMSK)
#define HWIO_USB_OTG_HS_HCCPARAMS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HCCPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_HCCPARAMS_EECP_BMSK                                                0xff00
#define HWIO_USB_OTG_HS_HCCPARAMS_EECP_SHFT                                                   0x8
#define HWIO_USB_OTG_HS_HCCPARAMS_IST_BMSK                                                   0xf0
#define HWIO_USB_OTG_HS_HCCPARAMS_IST_SHFT                                                    0x4
#define HWIO_USB_OTG_HS_HCCPARAMS_ASP_BMSK                                                    0x4
#define HWIO_USB_OTG_HS_HCCPARAMS_ASP_SHFT                                                    0x2
#define HWIO_USB_OTG_HS_HCCPARAMS_PFL_BMSK                                                    0x2
#define HWIO_USB_OTG_HS_HCCPARAMS_PFL_SHFT                                                    0x1
#define HWIO_USB_OTG_HS_HCCPARAMS_ADC_BMSK                                                    0x1
#define HWIO_USB_OTG_HS_HCCPARAMS_ADC_SHFT                                                    0x0

#define HWIO_USB_OTG_HS_DCIVERSION_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000120)
#define HWIO_USB_OTG_HS_DCIVERSION_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000120)
#define HWIO_USB_OTG_HS_DCIVERSION_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000120)
#define HWIO_USB_OTG_HS_DCIVERSION_RMSK                                                    0xffff
#define HWIO_USB_OTG_HS_DCIVERSION_POR                                                 0x00000001
#define HWIO_USB_OTG_HS_DCIVERSION_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_DCIVERSION_ATTR                                                       0x1
#define HWIO_USB_OTG_HS_DCIVERSION_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_DCIVERSION_ADDR, HWIO_USB_OTG_HS_DCIVERSION_RMSK)
#define HWIO_USB_OTG_HS_DCIVERSION_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_DCIVERSION_ADDR, m)
#define HWIO_USB_OTG_HS_DCIVERSION_DCIVERSION_BMSK                                         0xffff
#define HWIO_USB_OTG_HS_DCIVERSION_DCIVERSION_SHFT                                            0x0

#define HWIO_USB_OTG_HS_DCCPARAMS_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000124)
#define HWIO_USB_OTG_HS_DCCPARAMS_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000124)
#define HWIO_USB_OTG_HS_DCCPARAMS_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000124)
#define HWIO_USB_OTG_HS_DCCPARAMS_RMSK                                                      0x19f
#define HWIO_USB_OTG_HS_DCCPARAMS_POR                                                  0x00000190
#define HWIO_USB_OTG_HS_DCCPARAMS_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_DCCPARAMS_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_DCCPARAMS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_DCCPARAMS_ADDR, HWIO_USB_OTG_HS_DCCPARAMS_RMSK)
#define HWIO_USB_OTG_HS_DCCPARAMS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_DCCPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_DCCPARAMS_HC_BMSK                                                   0x100
#define HWIO_USB_OTG_HS_DCCPARAMS_HC_SHFT                                                     0x8
#define HWIO_USB_OTG_HS_DCCPARAMS_DC_BMSK                                                    0x80
#define HWIO_USB_OTG_HS_DCCPARAMS_DC_SHFT                                                     0x7
#define HWIO_USB_OTG_HS_DCCPARAMS_DEN_BMSK                                                   0x1f
#define HWIO_USB_OTG_HS_DCCPARAMS_DEN_SHFT                                                    0x0

#define HWIO_USB_OTG_HS_USBCMD_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x00000140)
#define HWIO_USB_OTG_HS_USBCMD_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000140)
#define HWIO_USB_OTG_HS_USBCMD_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000140)
#define HWIO_USB_OTG_HS_USBCMD_RMSK                                                    0xfeffebff
#define HWIO_USB_OTG_HS_USBCMD_POR                                                     0x00080000
#define HWIO_USB_OTG_HS_USBCMD_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_USBCMD_ATTR                                                           0x3
#define HWIO_USB_OTG_HS_USBCMD_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBCMD_ADDR, HWIO_USB_OTG_HS_USBCMD_RMSK)
#define HWIO_USB_OTG_HS_USBCMD_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBCMD_ADDR, m)
#define HWIO_USB_OTG_HS_USBCMD_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBCMD_ADDR,v)
#define HWIO_USB_OTG_HS_USBCMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBCMD_ADDR,m,v,HWIO_USB_OTG_HS_USBCMD_IN)
#define HWIO_USB_OTG_HS_USBCMD_RST_CTRL_BMSK                                           0x80000000
#define HWIO_USB_OTG_HS_USBCMD_RST_CTRL_SHFT                                                 0x1f
#define HWIO_USB_OTG_HS_USBCMD_ULPI_STP_CTRL_BMSK                                      0x40000000
#define HWIO_USB_OTG_HS_USBCMD_ULPI_STP_CTRL_SHFT                                            0x1e
#define HWIO_USB_OTG_HS_USBCMD_ASYNC_INTR_CTRL_BMSK                                    0x20000000
#define HWIO_USB_OTG_HS_USBCMD_ASYNC_INTR_CTRL_SHFT                                          0x1d
#define HWIO_USB_OTG_HS_USBCMD_SE0_GLITCH_FIX_CTRL_BMSK                                0x10000000
#define HWIO_USB_OTG_HS_USBCMD_SE0_GLITCH_FIX_CTRL_SHFT                                      0x1c
#define HWIO_USB_OTG_HS_USBCMD_FS_3_WIRE_2_WIRE_SELECT_BMSK                             0x8000000
#define HWIO_USB_OTG_HS_USBCMD_FS_3_WIRE_2_WIRE_SELECT_SHFT                                  0x1b
#define HWIO_USB_OTG_HS_USBCMD_ULPI_SER3_NOT6_SEL_BMSK                                  0x4000000
#define HWIO_USB_OTG_HS_USBCMD_ULPI_SER3_NOT6_SEL_SHFT                                       0x1a
#define HWIO_USB_OTG_HS_USBCMD_SESS_VLD_CTRL_BMSK                                       0x2000000
#define HWIO_USB_OTG_HS_USBCMD_SESS_VLD_CTRL_SHFT                                            0x19
#define HWIO_USB_OTG_HS_USBCMD_ITC_BMSK                                                  0xff0000
#define HWIO_USB_OTG_HS_USBCMD_ITC_SHFT                                                      0x10
#define HWIO_USB_OTG_HS_USBCMD_FS2_BMSK                                                    0x8000
#define HWIO_USB_OTG_HS_USBCMD_FS2_SHFT                                                       0xf
#define HWIO_USB_OTG_HS_USBCMD_ATDTW_BMSK                                                  0x4000
#define HWIO_USB_OTG_HS_USBCMD_ATDTW_SHFT                                                     0xe
#define HWIO_USB_OTG_HS_USBCMD_SUTW_BMSK                                                   0x2000
#define HWIO_USB_OTG_HS_USBCMD_SUTW_SHFT                                                      0xd
#define HWIO_USB_OTG_HS_USBCMD_ASPE_BMSK                                                    0x800
#define HWIO_USB_OTG_HS_USBCMD_ASPE_SHFT                                                      0xb
#define HWIO_USB_OTG_HS_USBCMD_ASP_BMSK                                                     0x300
#define HWIO_USB_OTG_HS_USBCMD_ASP_SHFT                                                       0x8
#define HWIO_USB_OTG_HS_USBCMD_LR_BMSK                                                       0x80
#define HWIO_USB_OTG_HS_USBCMD_LR_SHFT                                                        0x7
#define HWIO_USB_OTG_HS_USBCMD_IAA_BMSK                                                      0x40
#define HWIO_USB_OTG_HS_USBCMD_IAA_SHFT                                                       0x6
#define HWIO_USB_OTG_HS_USBCMD_ASE_BMSK                                                      0x20
#define HWIO_USB_OTG_HS_USBCMD_ASE_SHFT                                                       0x5
#define HWIO_USB_OTG_HS_USBCMD_PSE_BMSK                                                      0x10
#define HWIO_USB_OTG_HS_USBCMD_PSE_SHFT                                                       0x4
#define HWIO_USB_OTG_HS_USBCMD_FS_BMSK                                                        0xc
#define HWIO_USB_OTG_HS_USBCMD_FS_SHFT                                                        0x2
#define HWIO_USB_OTG_HS_USBCMD_RST_BMSK                                                       0x2
#define HWIO_USB_OTG_HS_USBCMD_RST_SHFT                                                       0x1
#define HWIO_USB_OTG_HS_USBCMD_RS_BMSK                                                        0x1
#define HWIO_USB_OTG_HS_USBCMD_RS_SHFT                                                        0x0

#define HWIO_USB_OTG_HS_USBSTS_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x00000144)
#define HWIO_USB_OTG_HS_USBSTS_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000144)
#define HWIO_USB_OTG_HS_USBSTS_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000144)
#define HWIO_USB_OTG_HS_USBSTS_RMSK                                                    0xff8df5ff
#define HWIO_USB_OTG_HS_USBSTS_POR                                                     0x00000000
#define HWIO_USB_OTG_HS_USBSTS_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_USBSTS_ATTR                                                           0x3
#define HWIO_USB_OTG_HS_USBSTS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_ADDR, HWIO_USB_OTG_HS_USBSTS_RMSK)
#define HWIO_USB_OTG_HS_USBSTS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_ADDR, m)
#define HWIO_USB_OTG_HS_USBSTS_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBSTS_ADDR,v)
#define HWIO_USB_OTG_HS_USBSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBSTS_ADDR,m,v,HWIO_USB_OTG_HS_USBSTS_IN)
#define HWIO_USB_OTG_HS_USBSTS_ULPI_INTR_BMSK                                          0x80000000
#define HWIO_USB_OTG_HS_USBSTS_ULPI_INTR_SHFT                                                0x1f
#define HWIO_USB_OTG_HS_USBSTS_PHY_SESS_VLD_CHG_BMSK                                   0x40000000
#define HWIO_USB_OTG_HS_USBSTS_PHY_SESS_VLD_CHG_SHFT                                         0x1e
#define HWIO_USB_OTG_HS_USBSTS_PHY_SESS_VLD_BMSK                                       0x20000000
#define HWIO_USB_OTG_HS_USBSTS_PHY_SESS_VLD_SHFT                                             0x1d
#define HWIO_USB_OTG_HS_USBSTS_PHY_ALT_INT_BMSK                                        0x10000000
#define HWIO_USB_OTG_HS_USBSTS_PHY_ALT_INT_SHFT                                              0x1c
#define HWIO_USB_OTG_HS_USBSTS_ASYNC_WAKEUP_INTR_BMSK                                   0x8000000
#define HWIO_USB_OTG_HS_USBSTS_ASYNC_WAKEUP_INTR_SHFT                                        0x1b
#define HWIO_USB_OTG_HS_USBSTS_EXTEND_INTR_BMSK                                         0x4000000
#define HWIO_USB_OTG_HS_USBSTS_EXTEND_INTR_SHFT                                              0x1a
#define HWIO_USB_OTG_HS_USBSTS_TI1_BMSK                                                 0x2000000
#define HWIO_USB_OTG_HS_USBSTS_TI1_SHFT                                                      0x19
#define HWIO_USB_OTG_HS_USBSTS_TI0_BMSK                                                 0x1000000
#define HWIO_USB_OTG_HS_USBSTS_TI0_SHFT                                                      0x18
#define HWIO_USB_OTG_HS_USBSTS_DMA_STUCK_INT_BMSK                                        0x800000
#define HWIO_USB_OTG_HS_USBSTS_DMA_STUCK_INT_SHFT                                            0x17
#define HWIO_USB_OTG_HS_USBSTS_UPI_BMSK                                                   0x80000
#define HWIO_USB_OTG_HS_USBSTS_UPI_SHFT                                                      0x13
#define HWIO_USB_OTG_HS_USBSTS_UAI_BMSK                                                   0x40000
#define HWIO_USB_OTG_HS_USBSTS_UAI_SHFT                                                      0x12
#define HWIO_USB_OTG_HS_USBSTS_NAKI_BMSK                                                  0x10000
#define HWIO_USB_OTG_HS_USBSTS_NAKI_SHFT                                                     0x10
#define HWIO_USB_OTG_HS_USBSTS_AS_BMSK                                                     0x8000
#define HWIO_USB_OTG_HS_USBSTS_AS_SHFT                                                        0xf
#define HWIO_USB_OTG_HS_USBSTS_PS_BMSK                                                     0x4000
#define HWIO_USB_OTG_HS_USBSTS_PS_SHFT                                                        0xe
#define HWIO_USB_OTG_HS_USBSTS_RCL_BMSK                                                    0x2000
#define HWIO_USB_OTG_HS_USBSTS_RCL_SHFT                                                       0xd
#define HWIO_USB_OTG_HS_USBSTS_HCH_BMSK                                                    0x1000
#define HWIO_USB_OTG_HS_USBSTS_HCH_SHFT                                                       0xc
#define HWIO_USB_OTG_HS_USBSTS_ULPII_BMSK                                                   0x400
#define HWIO_USB_OTG_HS_USBSTS_ULPII_SHFT                                                     0xa
#define HWIO_USB_OTG_HS_USBSTS_SLI_BMSK                                                     0x100
#define HWIO_USB_OTG_HS_USBSTS_SLI_SHFT                                                       0x8
#define HWIO_USB_OTG_HS_USBSTS_SRI_BMSK                                                      0x80
#define HWIO_USB_OTG_HS_USBSTS_SRI_SHFT                                                       0x7
#define HWIO_USB_OTG_HS_USBSTS_URI_BMSK                                                      0x40
#define HWIO_USB_OTG_HS_USBSTS_URI_SHFT                                                       0x6
#define HWIO_USB_OTG_HS_USBSTS_AAI_BMSK                                                      0x20
#define HWIO_USB_OTG_HS_USBSTS_AAI_SHFT                                                       0x5
#define HWIO_USB_OTG_HS_USBSTS_SEI_BMSK                                                      0x10
#define HWIO_USB_OTG_HS_USBSTS_SEI_SHFT                                                       0x4
#define HWIO_USB_OTG_HS_USBSTS_FRI_BMSK                                                       0x8
#define HWIO_USB_OTG_HS_USBSTS_FRI_SHFT                                                       0x3
#define HWIO_USB_OTG_HS_USBSTS_PCI_BMSK                                                       0x4
#define HWIO_USB_OTG_HS_USBSTS_PCI_SHFT                                                       0x2
#define HWIO_USB_OTG_HS_USBSTS_UEI_BMSK                                                       0x2
#define HWIO_USB_OTG_HS_USBSTS_UEI_SHFT                                                       0x1
#define HWIO_USB_OTG_HS_USBSTS_UI_BMSK                                                        0x1
#define HWIO_USB_OTG_HS_USBSTS_UI_SHFT                                                        0x0

#define HWIO_USB_OTG_HS_USBINTR_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x00000148)
#define HWIO_USB_OTG_HS_USBINTR_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000148)
#define HWIO_USB_OTG_HS_USBINTR_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000148)
#define HWIO_USB_OTG_HS_USBINTR_RMSK                                                   0xc78d05ff
#define HWIO_USB_OTG_HS_USBINTR_POR                                                    0x00000000
#define HWIO_USB_OTG_HS_USBINTR_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_USBINTR_ATTR                                                          0x3
#define HWIO_USB_OTG_HS_USBINTR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_ADDR, HWIO_USB_OTG_HS_USBINTR_RMSK)
#define HWIO_USB_OTG_HS_USBINTR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_ADDR, m)
#define HWIO_USB_OTG_HS_USBINTR_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBINTR_ADDR,v)
#define HWIO_USB_OTG_HS_USBINTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBINTR_ADDR,m,v,HWIO_USB_OTG_HS_USBINTR_IN)
#define HWIO_USB_OTG_HS_USBINTR_ULPI_INTR_EN_BMSK                                      0x80000000
#define HWIO_USB_OTG_HS_USBINTR_ULPI_INTR_EN_SHFT                                            0x1f
#define HWIO_USB_OTG_HS_USBINTR_PHY_SESS_VLD_CHG_EN_BMSK                               0x40000000
#define HWIO_USB_OTG_HS_USBINTR_PHY_SESS_VLD_CHG_EN_SHFT                                     0x1e
#define HWIO_USB_OTG_HS_USBINTR_EXTEND_INTR_EN_BMSK                                     0x4000000
#define HWIO_USB_OTG_HS_USBINTR_EXTEND_INTR_EN_SHFT                                          0x1a
#define HWIO_USB_OTG_HS_USBINTR_TIE1_BMSK                                               0x2000000
#define HWIO_USB_OTG_HS_USBINTR_TIE1_SHFT                                                    0x19
#define HWIO_USB_OTG_HS_USBINTR_TIE0_BMSK                                               0x1000000
#define HWIO_USB_OTG_HS_USBINTR_TIE0_SHFT                                                    0x18
#define HWIO_USB_OTG_HS_USBINTR_DMA_STUCK_INT_EN_BMSK                                    0x800000
#define HWIO_USB_OTG_HS_USBINTR_DMA_STUCK_INT_EN_SHFT                                        0x17
#define HWIO_USB_OTG_HS_USBINTR_UPIE_BMSK                                                 0x80000
#define HWIO_USB_OTG_HS_USBINTR_UPIE_SHFT                                                    0x13
#define HWIO_USB_OTG_HS_USBINTR_UAIE_BMSK                                                 0x40000
#define HWIO_USB_OTG_HS_USBINTR_UAIE_SHFT                                                    0x12
#define HWIO_USB_OTG_HS_USBINTR_NAKE_BMSK                                                 0x10000
#define HWIO_USB_OTG_HS_USBINTR_NAKE_SHFT                                                    0x10
#define HWIO_USB_OTG_HS_USBINTR_ULPIE_BMSK                                                  0x400
#define HWIO_USB_OTG_HS_USBINTR_ULPIE_SHFT                                                    0xa
#define HWIO_USB_OTG_HS_USBINTR_SLE_BMSK                                                    0x100
#define HWIO_USB_OTG_HS_USBINTR_SLE_SHFT                                                      0x8
#define HWIO_USB_OTG_HS_USBINTR_SRE_BMSK                                                     0x80
#define HWIO_USB_OTG_HS_USBINTR_SRE_SHFT                                                      0x7
#define HWIO_USB_OTG_HS_USBINTR_URE_BMSK                                                     0x40
#define HWIO_USB_OTG_HS_USBINTR_URE_SHFT                                                      0x6
#define HWIO_USB_OTG_HS_USBINTR_AAE_BMSK                                                     0x20
#define HWIO_USB_OTG_HS_USBINTR_AAE_SHFT                                                      0x5
#define HWIO_USB_OTG_HS_USBINTR_SEE_BMSK                                                     0x10
#define HWIO_USB_OTG_HS_USBINTR_SEE_SHFT                                                      0x4
#define HWIO_USB_OTG_HS_USBINTR_FRE_BMSK                                                      0x8
#define HWIO_USB_OTG_HS_USBINTR_FRE_SHFT                                                      0x3
#define HWIO_USB_OTG_HS_USBINTR_PCE_BMSK                                                      0x4
#define HWIO_USB_OTG_HS_USBINTR_PCE_SHFT                                                      0x2
#define HWIO_USB_OTG_HS_USBINTR_UEE_BMSK                                                      0x2
#define HWIO_USB_OTG_HS_USBINTR_UEE_SHFT                                                      0x1
#define HWIO_USB_OTG_HS_USBINTR_UE_BMSK                                                       0x1
#define HWIO_USB_OTG_HS_USBINTR_UE_SHFT                                                       0x0

#define HWIO_USB_OTG_HS_FRINDEX_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x0000014c)
#define HWIO_USB_OTG_HS_FRINDEX_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000014c)
#define HWIO_USB_OTG_HS_FRINDEX_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000014c)
#define HWIO_USB_OTG_HS_FRINDEX_RMSK                                                       0x3fff
#define HWIO_USB_OTG_HS_FRINDEX_POR                                                    0x00000000
#define HWIO_USB_OTG_HS_FRINDEX_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_FRINDEX_ATTR                                                          0x3
#define HWIO_USB_OTG_HS_FRINDEX_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_FRINDEX_ADDR, HWIO_USB_OTG_HS_FRINDEX_RMSK)
#define HWIO_USB_OTG_HS_FRINDEX_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_FRINDEX_ADDR, m)
#define HWIO_USB_OTG_HS_FRINDEX_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_FRINDEX_ADDR,v)
#define HWIO_USB_OTG_HS_FRINDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_FRINDEX_ADDR,m,v,HWIO_USB_OTG_HS_FRINDEX_IN)
#define HWIO_USB_OTG_HS_FRINDEX_FRINDEX_BMSK                                               0x3fff
#define HWIO_USB_OTG_HS_FRINDEX_FRINDEX_SHFT                                                  0x0

#define HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x00000154)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_RMSK                                          0xfffff000
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_POR                                           0x00000000
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_ATTR                                                 0x3
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR, HWIO_USB_OTG_HS_PERIODICLISTBASE_RMSK)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR, m)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR,v)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR,m,v,HWIO_USB_OTG_HS_PERIODICLISTBASE_IN)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_PERBASE_BMSK                                  0xfffff000
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_PERBASE_SHFT                                         0xc

#define HWIO_USB_OTG_HS_DEVICEADDR_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000154)
#define HWIO_USB_OTG_HS_DEVICEADDR_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000154)
#define HWIO_USB_OTG_HS_DEVICEADDR_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000154)
#define HWIO_USB_OTG_HS_DEVICEADDR_RMSK                                                0xff000000
#define HWIO_USB_OTG_HS_DEVICEADDR_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_DEVICEADDR_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_DEVICEADDR_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_DEVICEADDR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_DEVICEADDR_ADDR, HWIO_USB_OTG_HS_DEVICEADDR_RMSK)
#define HWIO_USB_OTG_HS_DEVICEADDR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_DEVICEADDR_ADDR, m)
#define HWIO_USB_OTG_HS_DEVICEADDR_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_DEVICEADDR_ADDR,v)
#define HWIO_USB_OTG_HS_DEVICEADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_DEVICEADDR_ADDR,m,v,HWIO_USB_OTG_HS_DEVICEADDR_IN)
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADR_BMSK                                         0xfe000000
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADR_SHFT                                               0x19
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADRA_BMSK                                         0x1000000
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADRA_SHFT                                              0x18

#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR                                             (USB_OTG_HS_BASE_REG_BASE      + 0x00000158)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_PHYS                                             (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_OFFS                                             (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_RMSK                                             0xffffffe0
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_POR                                              0x00000000
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_POR_RMSK                                         0xffffffff
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ATTR                                                    0x3
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR, HWIO_USB_OTG_HS_ASYNCLISTADDR_RMSK)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR, m)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR,v)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR,m,v,HWIO_USB_OTG_HS_ASYNCLISTADDR_IN)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ASYBASE_BMSK                                     0xffffffe0
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ASYBASE_SHFT                                            0x5

#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x00000158)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000158)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000158)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RMSK                                          0xfffff800
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_POR                                           0x00000000
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ATTR                                                 0x3
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR, HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RMSK)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR,m,v,HWIO_USB_OTG_HS_ENDPOINTLISTADDR_IN)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_EPBASE_BMSK                                   0xfffff800
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_EPBASE_SHFT                                          0xb

#define HWIO_USB_OTG_HS_TTCTRL_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x0000015c)
#define HWIO_USB_OTG_HS_TTCTRL_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000015c)
#define HWIO_USB_OTG_HS_TTCTRL_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000015c)
#define HWIO_USB_OTG_HS_TTCTRL_RMSK                                                    0x7f000000
#define HWIO_USB_OTG_HS_TTCTRL_POR                                                     0x00000000
#define HWIO_USB_OTG_HS_TTCTRL_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_TTCTRL_ATTR                                                           0x3
#define HWIO_USB_OTG_HS_TTCTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_TTCTRL_ADDR, HWIO_USB_OTG_HS_TTCTRL_RMSK)
#define HWIO_USB_OTG_HS_TTCTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_TTCTRL_ADDR, m)
#define HWIO_USB_OTG_HS_TTCTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_TTCTRL_ADDR,v)
#define HWIO_USB_OTG_HS_TTCTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_TTCTRL_ADDR,m,v,HWIO_USB_OTG_HS_TTCTRL_IN)
#define HWIO_USB_OTG_HS_TTCTRL_TTHA_BMSK                                               0x7f000000
#define HWIO_USB_OTG_HS_TTCTRL_TTHA_SHFT                                                     0x18

#define HWIO_USB_OTG_HS_BURSTSIZE_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000160)
#define HWIO_USB_OTG_HS_BURSTSIZE_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000160)
#define HWIO_USB_OTG_HS_BURSTSIZE_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000160)
#define HWIO_USB_OTG_HS_BURSTSIZE_RMSK                                                     0xffff
#define HWIO_USB_OTG_HS_BURSTSIZE_POR                                                  0x00001010
#define HWIO_USB_OTG_HS_BURSTSIZE_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_BURSTSIZE_ATTR                                                        0x3
#define HWIO_USB_OTG_HS_BURSTSIZE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_BURSTSIZE_ADDR, HWIO_USB_OTG_HS_BURSTSIZE_RMSK)
#define HWIO_USB_OTG_HS_BURSTSIZE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_BURSTSIZE_ADDR, m)
#define HWIO_USB_OTG_HS_BURSTSIZE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_BURSTSIZE_ADDR,v)
#define HWIO_USB_OTG_HS_BURSTSIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_BURSTSIZE_ADDR,m,v,HWIO_USB_OTG_HS_BURSTSIZE_IN)
#define HWIO_USB_OTG_HS_BURSTSIZE_TXPBURST_BMSK                                            0xff00
#define HWIO_USB_OTG_HS_BURSTSIZE_TXPBURST_SHFT                                               0x8
#define HWIO_USB_OTG_HS_BURSTSIZE_RXPBURST_BMSK                                              0xff
#define HWIO_USB_OTG_HS_BURSTSIZE_RXPBURST_SHFT                                               0x0

#define HWIO_USB_OTG_HS_TXFILLTUNING_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x00000164)
#define HWIO_USB_OTG_HS_TXFILLTUNING_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000164)
#define HWIO_USB_OTG_HS_TXFILLTUNING_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000164)
#define HWIO_USB_OTG_HS_TXFILLTUNING_RMSK                                                0x3f1fff
#define HWIO_USB_OTG_HS_TXFILLTUNING_POR                                               0x00020000
#define HWIO_USB_OTG_HS_TXFILLTUNING_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_TXFILLTUNING_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_TXFILLTUNING_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR, HWIO_USB_OTG_HS_TXFILLTUNING_RMSK)
#define HWIO_USB_OTG_HS_TXFILLTUNING_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR, m)
#define HWIO_USB_OTG_HS_TXFILLTUNING_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR,v)
#define HWIO_USB_OTG_HS_TXFILLTUNING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR,m,v,HWIO_USB_OTG_HS_TXFILLTUNING_IN)
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXFIFOTHRES_BMSK                                    0x3f0000
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXFIFOTHRES_SHFT                                        0x10
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHHEALTH_BMSK                                      0x1f00
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHHEALTH_SHFT                                         0x8
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHOH_BMSK                                            0xff
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHOH_SHFT                                             0x0

#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR                                             (USB_OTG_HS_BASE_REG_BASE      + 0x00000170)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_PHYS                                             (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000170)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_OFFS                                             (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000170)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_POR                                              0x08000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_POR_RMSK                                         0xffffffff
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ATTR                                                    0x3
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR, HWIO_USB_OTG_HS_ULPI_VIEWPORT_RMSK)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR, m)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR,v)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR,m,v,HWIO_USB_OTG_HS_ULPI_VIEWPORT_IN)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIWU_BMSK                                      0x80000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIWU_SHFT                                            0x1f
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRUN_BMSK                                     0x40000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRUN_SHFT                                           0x1e
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_BMSK                                      0x20000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_SHFT                                            0x1d
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIFORCE_BMSK                                   0x10000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIFORCE_SHFT                                         0x1c
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_BMSK                                       0x8000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_SHFT                                            0x1b
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIPORT_BMSK                                     0x7000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIPORT_SHFT                                          0x18
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIADDR_BMSK                                      0xff0000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIADDR_SHFT                                          0x10
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATRD_BMSK                                       0xff00
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATRD_SHFT                                          0x8
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATWR_BMSK                                         0xff
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATWR_SHFT                                          0x0

#define HWIO_USB_OTG_HS_ENDPTNAK_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000178)
#define HWIO_USB_OTG_HS_ENDPTNAK_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000178)
#define HWIO_USB_OTG_HS_ENDPTNAK_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000178)
#define HWIO_USB_OTG_HS_ENDPTNAK_RMSK                                                  0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAK_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_ENDPTNAK_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAK_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_ENDPTNAK_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAK_ADDR, HWIO_USB_OTG_HS_ENDPTNAK_RMSK)
#define HWIO_USB_OTG_HS_ENDPTNAK_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAK_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTNAK_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTNAK_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTNAK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTNAK_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTNAK_IN)
#define HWIO_USB_OTG_HS_ENDPTNAK_EPTN_BMSK                                             0xffff0000
#define HWIO_USB_OTG_HS_ENDPTNAK_EPTN_SHFT                                                   0x10
#define HWIO_USB_OTG_HS_ENDPTNAK_EPRN_BMSK                                                 0xffff
#define HWIO_USB_OTG_HS_ENDPTNAK_EPRN_SHFT                                                    0x0

#define HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x0000017c)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000017c)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000017c)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAKEN_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_ENDPTNAKEN_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAKEN_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_ENDPTNAKEN_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR, HWIO_USB_OTG_HS_ENDPTNAKEN_RMSK)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTNAKEN_IN)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPTNE_BMSK                                          0xffff0000
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPTNE_SHFT                                                0x10
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPRNE_BMSK                                              0xffff
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPRNE_SHFT                                                 0x0

#define HWIO_USB_OTG_HS_PORTSC_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x00000184)
#define HWIO_USB_OTG_HS_PORTSC_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000184)
#define HWIO_USB_OTG_HS_PORTSC_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000184)
#define HWIO_USB_OTG_HS_PORTSC_RMSK                                                    0xffffffff
#define HWIO_USB_OTG_HS_PORTSC_POR                                                     0xcc000004
#define HWIO_USB_OTG_HS_PORTSC_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_PORTSC_ATTR                                                           0x3
#define HWIO_USB_OTG_HS_PORTSC_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_PORTSC_ADDR, HWIO_USB_OTG_HS_PORTSC_RMSK)
#define HWIO_USB_OTG_HS_PORTSC_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_PORTSC_ADDR, m)
#define HWIO_USB_OTG_HS_PORTSC_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_PORTSC_ADDR,v)
#define HWIO_USB_OTG_HS_PORTSC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_PORTSC_ADDR,m,v,HWIO_USB_OTG_HS_PORTSC_IN)
#define HWIO_USB_OTG_HS_PORTSC_PTS_BMSK                                                0xc0000000
#define HWIO_USB_OTG_HS_PORTSC_PTS_SHFT                                                      0x1e
#define HWIO_USB_OTG_HS_PORTSC_STS_BMSK                                                0x20000000
#define HWIO_USB_OTG_HS_PORTSC_STS_SHFT                                                      0x1d
#define HWIO_USB_OTG_HS_PORTSC_PTW_BMSK                                                0x10000000
#define HWIO_USB_OTG_HS_PORTSC_PTW_SHFT                                                      0x1c
#define HWIO_USB_OTG_HS_PORTSC_PSPD_BMSK                                                0xc000000
#define HWIO_USB_OTG_HS_PORTSC_PSPD_SHFT                                                     0x1a
#define HWIO_USB_OTG_HS_PORTSC_SPRT_BMSK                                                0x2000000
#define HWIO_USB_OTG_HS_PORTSC_SPRT_SHFT                                                     0x19
#define HWIO_USB_OTG_HS_PORTSC_PFSC_BMSK                                                0x1000000
#define HWIO_USB_OTG_HS_PORTSC_PFSC_SHFT                                                     0x18
#define HWIO_USB_OTG_HS_PORTSC_PHCD_BMSK                                                 0x800000
#define HWIO_USB_OTG_HS_PORTSC_PHCD_SHFT                                                     0x17
#define HWIO_USB_OTG_HS_PORTSC_WKOC_BMSK                                                 0x400000
#define HWIO_USB_OTG_HS_PORTSC_WKOC_SHFT                                                     0x16
#define HWIO_USB_OTG_HS_PORTSC_WKDS_BMSK                                                 0x200000
#define HWIO_USB_OTG_HS_PORTSC_WKDS_SHFT                                                     0x15
#define HWIO_USB_OTG_HS_PORTSC_WKCN_BMSK                                                 0x100000
#define HWIO_USB_OTG_HS_PORTSC_WKCN_SHFT                                                     0x14
#define HWIO_USB_OTG_HS_PORTSC_PTC_BMSK                                                   0xf0000
#define HWIO_USB_OTG_HS_PORTSC_PTC_SHFT                                                      0x10
#define HWIO_USB_OTG_HS_PORTSC_PIC_BMSK                                                    0xc000
#define HWIO_USB_OTG_HS_PORTSC_PIC_SHFT                                                       0xe
#define HWIO_USB_OTG_HS_PORTSC_PO_BMSK                                                     0x2000
#define HWIO_USB_OTG_HS_PORTSC_PO_SHFT                                                        0xd
#define HWIO_USB_OTG_HS_PORTSC_PP_BMSK                                                     0x1000
#define HWIO_USB_OTG_HS_PORTSC_PP_SHFT                                                        0xc
#define HWIO_USB_OTG_HS_PORTSC_LS_BMSK                                                      0xc00
#define HWIO_USB_OTG_HS_PORTSC_LS_SHFT                                                        0xa
#define HWIO_USB_OTG_HS_PORTSC_HSP_BMSK                                                     0x200
#define HWIO_USB_OTG_HS_PORTSC_HSP_SHFT                                                       0x9
#define HWIO_USB_OTG_HS_PORTSC_PR_BMSK                                                      0x100
#define HWIO_USB_OTG_HS_PORTSC_PR_SHFT                                                        0x8
#define HWIO_USB_OTG_HS_PORTSC_SUSP_BMSK                                                     0x80
#define HWIO_USB_OTG_HS_PORTSC_SUSP_SHFT                                                      0x7
#define HWIO_USB_OTG_HS_PORTSC_FPR_BMSK                                                      0x40
#define HWIO_USB_OTG_HS_PORTSC_FPR_SHFT                                                       0x6
#define HWIO_USB_OTG_HS_PORTSC_OCC_BMSK                                                      0x20
#define HWIO_USB_OTG_HS_PORTSC_OCC_SHFT                                                       0x5
#define HWIO_USB_OTG_HS_PORTSC_OCA_BMSK                                                      0x10
#define HWIO_USB_OTG_HS_PORTSC_OCA_SHFT                                                       0x4
#define HWIO_USB_OTG_HS_PORTSC_PEC_BMSK                                                       0x8
#define HWIO_USB_OTG_HS_PORTSC_PEC_SHFT                                                       0x3
#define HWIO_USB_OTG_HS_PORTSC_PE_BMSK                                                        0x4
#define HWIO_USB_OTG_HS_PORTSC_PE_SHFT                                                        0x2
#define HWIO_USB_OTG_HS_PORTSC_CSC_BMSK                                                       0x2
#define HWIO_USB_OTG_HS_PORTSC_CSC_SHFT                                                       0x1
#define HWIO_USB_OTG_HS_PORTSC_CCS_BMSK                                                       0x1
#define HWIO_USB_OTG_HS_PORTSC_CCS_SHFT                                                       0x0

#define HWIO_USB_OTG_HS_OTGSC_ADDR                                                     (USB_OTG_HS_BASE_REG_BASE      + 0x000001a4)
#define HWIO_USB_OTG_HS_OTGSC_PHYS                                                     (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001a4)
#define HWIO_USB_OTG_HS_OTGSC_OFFS                                                     (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001a4)
#define HWIO_USB_OTG_HS_OTGSC_RMSK                                                     0x7f7f7fff
#define HWIO_USB_OTG_HS_OTGSC_POR                                                      0x00000e20
#define HWIO_USB_OTG_HS_OTGSC_POR_RMSK                                                 0xffffffff
#define HWIO_USB_OTG_HS_OTGSC_ATTR                                                            0x3
#define HWIO_USB_OTG_HS_OTGSC_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_OTGSC_ADDR, HWIO_USB_OTG_HS_OTGSC_RMSK)
#define HWIO_USB_OTG_HS_OTGSC_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_OTGSC_ADDR, m)
#define HWIO_USB_OTG_HS_OTGSC_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_OTGSC_ADDR,v)
#define HWIO_USB_OTG_HS_OTGSC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_OTGSC_ADDR,m,v,HWIO_USB_OTG_HS_OTGSC_IN)
#define HWIO_USB_OTG_HS_OTGSC_DPIE_BMSK                                                0x40000000
#define HWIO_USB_OTG_HS_OTGSC_DPIE_SHFT                                                      0x1e
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MSE_BMSK                                          0x20000000
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MSE_SHFT                                                0x1d
#define HWIO_USB_OTG_HS_OTGSC_BSEIE_BMSK                                               0x10000000
#define HWIO_USB_OTG_HS_OTGSC_BSEIE_SHFT                                                     0x1c
#define HWIO_USB_OTG_HS_OTGSC_BSVIE_BMSK                                                0x8000000
#define HWIO_USB_OTG_HS_OTGSC_BSVIE_SHFT                                                     0x1b
#define HWIO_USB_OTG_HS_OTGSC_ASVIE_BMSK                                                0x4000000
#define HWIO_USB_OTG_HS_OTGSC_ASVIE_SHFT                                                     0x1a
#define HWIO_USB_OTG_HS_OTGSC_AVVIE_BMSK                                                0x2000000
#define HWIO_USB_OTG_HS_OTGSC_AVVIE_SHFT                                                     0x19
#define HWIO_USB_OTG_HS_OTGSC_IDIE_BMSK                                                 0x1000000
#define HWIO_USB_OTG_HS_OTGSC_IDIE_SHFT                                                      0x18
#define HWIO_USB_OTG_HS_OTGSC_DPIS_BMSK                                                  0x400000
#define HWIO_USB_OTG_HS_OTGSC_DPIS_SHFT                                                      0x16
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MSS_BMSK                                            0x200000
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MSS_SHFT                                                0x15
#define HWIO_USB_OTG_HS_OTGSC_BSEIS_BMSK                                                 0x100000
#define HWIO_USB_OTG_HS_OTGSC_BSEIS_SHFT                                                     0x14
#define HWIO_USB_OTG_HS_OTGSC_BSVIS_BMSK                                                  0x80000
#define HWIO_USB_OTG_HS_OTGSC_BSVIS_SHFT                                                     0x13
#define HWIO_USB_OTG_HS_OTGSC_ASVIS_BMSK                                                  0x40000
#define HWIO_USB_OTG_HS_OTGSC_ASVIS_SHFT                                                     0x12
#define HWIO_USB_OTG_HS_OTGSC_AVVIS_BMSK                                                  0x20000
#define HWIO_USB_OTG_HS_OTGSC_AVVIS_SHFT                                                     0x11
#define HWIO_USB_OTG_HS_OTGSC_IDIS_BMSK                                                   0x10000
#define HWIO_USB_OTG_HS_OTGSC_IDIS_SHFT                                                      0x10
#define HWIO_USB_OTG_HS_OTGSC_DPS_BMSK                                                     0x4000
#define HWIO_USB_OTG_HS_OTGSC_DPS_SHFT                                                        0xe
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MST_BMSK                                              0x2000
#define HWIO_USB_OTG_HS_OTGSC_FIELD_1MST_SHFT                                                 0xd
#define HWIO_USB_OTG_HS_OTGSC_BSE_BMSK                                                     0x1000
#define HWIO_USB_OTG_HS_OTGSC_BSE_SHFT                                                        0xc
#define HWIO_USB_OTG_HS_OTGSC_BSV_BMSK                                                      0x800
#define HWIO_USB_OTG_HS_OTGSC_BSV_SHFT                                                        0xb
#define HWIO_USB_OTG_HS_OTGSC_ASV_BMSK                                                      0x400
#define HWIO_USB_OTG_HS_OTGSC_ASV_SHFT                                                        0xa
#define HWIO_USB_OTG_HS_OTGSC_AVV_BMSK                                                      0x200
#define HWIO_USB_OTG_HS_OTGSC_AVV_SHFT                                                        0x9
#define HWIO_USB_OTG_HS_OTGSC_ID_BMSK                                                       0x100
#define HWIO_USB_OTG_HS_OTGSC_ID_SHFT                                                         0x8
#define HWIO_USB_OTG_HS_OTGSC_HABA_BMSK                                                      0x80
#define HWIO_USB_OTG_HS_OTGSC_HABA_SHFT                                                       0x7
#define HWIO_USB_OTG_HS_OTGSC_HADP_BMSK                                                      0x40
#define HWIO_USB_OTG_HS_OTGSC_HADP_SHFT                                                       0x6
#define HWIO_USB_OTG_HS_OTGSC_IDPU_BMSK                                                      0x20
#define HWIO_USB_OTG_HS_OTGSC_IDPU_SHFT                                                       0x5
#define HWIO_USB_OTG_HS_OTGSC_DP_BMSK                                                        0x10
#define HWIO_USB_OTG_HS_OTGSC_DP_SHFT                                                         0x4
#define HWIO_USB_OTG_HS_OTGSC_OT_BMSK                                                         0x8
#define HWIO_USB_OTG_HS_OTGSC_OT_SHFT                                                         0x3
#define HWIO_USB_OTG_HS_OTGSC_HAAR_BMSK                                                       0x4
#define HWIO_USB_OTG_HS_OTGSC_HAAR_SHFT                                                       0x2
#define HWIO_USB_OTG_HS_OTGSC_VC_BMSK                                                         0x2
#define HWIO_USB_OTG_HS_OTGSC_VC_SHFT                                                         0x1
#define HWIO_USB_OTG_HS_OTGSC_VD_BMSK                                                         0x1
#define HWIO_USB_OTG_HS_OTGSC_VD_SHFT                                                         0x0

#define HWIO_USB_OTG_HS_USBMODE_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x000001a8)
#define HWIO_USB_OTG_HS_USBMODE_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001a8)
#define HWIO_USB_OTG_HS_USBMODE_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001a8)
#define HWIO_USB_OTG_HS_USBMODE_RMSK                                                         0x3f
#define HWIO_USB_OTG_HS_USBMODE_POR                                                    0x00000000
#define HWIO_USB_OTG_HS_USBMODE_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_USBMODE_ATTR                                                          0x3
#define HWIO_USB_OTG_HS_USBMODE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBMODE_ADDR, HWIO_USB_OTG_HS_USBMODE_RMSK)
#define HWIO_USB_OTG_HS_USBMODE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBMODE_ADDR, m)
#define HWIO_USB_OTG_HS_USBMODE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBMODE_ADDR,v)
#define HWIO_USB_OTG_HS_USBMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBMODE_ADDR,m,v,HWIO_USB_OTG_HS_USBMODE_IN)
#define HWIO_USB_OTG_HS_USBMODE_VBPS_BMSK                                                    0x20
#define HWIO_USB_OTG_HS_USBMODE_VBPS_SHFT                                                     0x5
#define HWIO_USB_OTG_HS_USBMODE_SDIS_BMSK                                                    0x10
#define HWIO_USB_OTG_HS_USBMODE_SDIS_SHFT                                                     0x4
#define HWIO_USB_OTG_HS_USBMODE_SLOM_BMSK                                                     0x8
#define HWIO_USB_OTG_HS_USBMODE_SLOM_SHFT                                                     0x3
#define HWIO_USB_OTG_HS_USBMODE_ES_BMSK                                                       0x4
#define HWIO_USB_OTG_HS_USBMODE_ES_SHFT                                                       0x2
#define HWIO_USB_OTG_HS_USBMODE_CM_BMSK                                                       0x3
#define HWIO_USB_OTG_HS_USBMODE_CM_SHFT                                                       0x0

#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ADDR                                            (USB_OTG_HS_BASE_REG_BASE      + 0x000001ac)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_PHYS                                            (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001ac)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_OFFS                                            (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001ac)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_RMSK                                                0xffff
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_POR                                             0x00000000
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_POR_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ATTR                                                   0x3
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ADDR, HWIO_USB_OTG_HS_ENDPTSETUPSTAT_RMSK)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTSETUPSTAT_IN)
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ENDPTSETUPSTAT_BMSK                                 0xffff
#define HWIO_USB_OTG_HS_ENDPTSETUPSTAT_ENDPTSETUPSTAT_SHFT                                    0x0

#define HWIO_USB_OTG_HS_ENDPTPRIME_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x000001b0)
#define HWIO_USB_OTG_HS_ENDPTPRIME_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001b0)
#define HWIO_USB_OTG_HS_ENDPTPRIME_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001b0)
#define HWIO_USB_OTG_HS_ENDPTPRIME_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_ENDPTPRIME_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_ENDPTPRIME_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_ENDPTPRIME_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_ENDPTPRIME_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR, HWIO_USB_OTG_HS_ENDPTPRIME_RMSK)
#define HWIO_USB_OTG_HS_ENDPTPRIME_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTPRIME_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTPRIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTPRIME_IN)
#define HWIO_USB_OTG_HS_ENDPTPRIME_PETB_BMSK                                           0xffff0000
#define HWIO_USB_OTG_HS_ENDPTPRIME_PETB_SHFT                                                 0x10
#define HWIO_USB_OTG_HS_ENDPTPRIME_PERB_BMSK                                               0xffff
#define HWIO_USB_OTG_HS_ENDPTPRIME_PERB_SHFT                                                  0x0

#define HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x000001b4)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001b4)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001b4)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_ENDPTFLUSH_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_ENDPTFLUSH_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_ENDPTFLUSH_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_ENDPTFLUSH_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR, HWIO_USB_OTG_HS_ENDPTFLUSH_RMSK)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTFLUSH_IN)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FETB_BMSK                                           0xffff0000
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FETB_SHFT                                                 0x10
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FERB_BMSK                                               0xffff
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FERB_SHFT                                                  0x0

#define HWIO_USB_OTG_HS_ENDPTSTAT_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x000001b8)
#define HWIO_USB_OTG_HS_ENDPTSTAT_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001b8)
#define HWIO_USB_OTG_HS_ENDPTSTAT_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001b8)
#define HWIO_USB_OTG_HS_ENDPTSTAT_RMSK                                                 0xffffffff
#define HWIO_USB_OTG_HS_ENDPTSTAT_POR                                                  0x00000000
#define HWIO_USB_OTG_HS_ENDPTSTAT_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_ENDPTSTAT_ATTR                                                        0x1
#define HWIO_USB_OTG_HS_ENDPTSTAT_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSTAT_ADDR, HWIO_USB_OTG_HS_ENDPTSTAT_RMSK)
#define HWIO_USB_OTG_HS_ENDPTSTAT_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSTAT_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTSTAT_ETBR_BMSK                                            0xffff0000
#define HWIO_USB_OTG_HS_ENDPTSTAT_ETBR_SHFT                                                  0x10
#define HWIO_USB_OTG_HS_ENDPTSTAT_ERBR_BMSK                                                0xffff
#define HWIO_USB_OTG_HS_ENDPTSTAT_ERBR_SHFT                                                   0x0

#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR                                             (USB_OTG_HS_BASE_REG_BASE      + 0x000001bc)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_PHYS                                             (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001bc)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_OFFS                                             (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001bc)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_POR                                              0x00000000
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_POR_RMSK                                         0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ATTR                                                    0x3
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR, HWIO_USB_OTG_HS_ENDPTCOMPLETE_RMSK)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTCOMPLETE_IN)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ETCE_BMSK                                        0xffff0000
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ETCE_SHFT                                              0x10
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ERCE_BMSK                                            0xffff
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ERCE_SHFT                                               0x0

#define HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x000001c0)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001c0)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001c0)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RMSK                                                  0x8d008d
#define HWIO_USB_OTG_HS_ENDPTCTRL0_POR                                                 0x00800080
#define HWIO_USB_OTG_HS_ENDPTCTRL0_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCTRL0_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_ENDPTCTRL0_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR, HWIO_USB_OTG_HS_ENDPTCTRL0_RMSK)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTCTRL0_IN)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXE_BMSK                                              0x800000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXE_SHFT                                                  0x17
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXT_BMSK                                               0xc0000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXT_SHFT                                                  0x12
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_BMSK                                               0x10000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_SHFT                                                  0x10
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXE_BMSK                                                  0x80
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXE_SHFT                                                   0x7
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXT_BMSK                                                   0xc
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXT_SHFT                                                   0x2
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_BMSK                                                   0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_SHFT                                                   0x0

#define HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n)                                             (USB_OTG_HS_BASE_REG_BASE      + 0x000001c0 + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_PHYS(n)                                             (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001c0 + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_OFFS(n)                                             (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001c0 + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RMSK                                                  0xef00ef
#define HWIO_USB_OTG_HS_ENDPTCTRLn_MAXn                                                        15
#define HWIO_USB_OTG_HS_ENDPTCTRLn_POR                                                 0x00000000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCTRLn_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_ENDPTCTRLn_INI(n)        \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n), HWIO_USB_OTG_HS_ENDPTCTRLn_RMSK)
#define HWIO_USB_OTG_HS_ENDPTCTRLn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n), mask)
#define HWIO_USB_OTG_HS_ENDPTCTRLn_OUTI(n,val)    \
        out_dword(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n),val)
#define HWIO_USB_OTG_HS_ENDPTCTRLn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n),mask,val,HWIO_USB_OTG_HS_ENDPTCTRLn_INI(n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_BMSK                                              0x800000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_SHFT                                                  0x17
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXR_BMSK                                              0x400000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXR_SHFT                                                  0x16
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_BMSK                                              0x200000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_SHFT                                                  0x15
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_BMSK                                               0xc0000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_SHFT                                                  0x12
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXD_BMSK                                               0x20000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXD_SHFT                                                  0x11
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_BMSK                                               0x10000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_SHFT                                                  0x10
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_BMSK                                                  0x80
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_SHFT                                                   0x7
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXR_BMSK                                                  0x40
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXR_SHFT                                                   0x6
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_BMSK                                                  0x20
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_SHFT                                                   0x5
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_BMSK                                                   0xc
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_SHFT                                                   0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXD_BMSK                                                   0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXD_SHFT                                                   0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_BMSK                                                   0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_SHFT                                                   0x0

#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ADDR(n)                                         (USB_OTG_HS_BASE_REG_BASE      + 0x000001fc + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_PHYS(n)                                         (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000001fc + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_OFFS(n)                                         (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000001fc + 0x4 * (n))
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_RMSK                                              0x1f001f
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_MAXn                                                    15
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_POR                                             0x001f001f
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_POR_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ATTR                                                   0x3
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_INI(n)        \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ADDR(n), HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_RMSK)
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_INMI(n,mask)    \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ADDR(n), mask)
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_OUTI(n,val)    \
        out_dword(HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ADDR(n),val)
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_ADDR(n),mask,val,HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_INI(n))
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_TX_PIPE_ID_BMSK                                   0x1f0000
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_TX_PIPE_ID_SHFT                                       0x10
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_RX_PIPE_ID_BMSK                                       0x1f
#define HWIO_USB_OTG_HS_ENDPT_PIPE_IDn_RX_PIPE_ID_SHFT                                        0x0

#define HWIO_USB_OTG_HS_PHY_CTRL_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000240)
#define HWIO_USB_OTG_HS_PHY_CTRL_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000240)
#define HWIO_USB_OTG_HS_PHY_CTRL_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000240)
#define HWIO_USB_OTG_HS_PHY_CTRL_RMSK                                                  0x7ffeffff
#define HWIO_USB_OTG_HS_PHY_CTRL_POR                                                   0x388c3c3a
#define HWIO_USB_OTG_HS_PHY_CTRL_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_PHY_CTRL_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_PHY_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_PHY_CTRL_ADDR, HWIO_USB_OTG_HS_PHY_CTRL_RMSK)
#define HWIO_USB_OTG_HS_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_PHY_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_PHY_CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_PHY_CTRL_ADDR,m,v,HWIO_USB_OTG_HS_PHY_CTRL_IN)
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_CLK_REF_DIV2_BMSK                            0x40000000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_CLK_REF_DIV2_SHFT                                  0x1e
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLPTUNE_BMSK                                0x3c000000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLPTUNE_SHFT                                      0x1a
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLITUNE_BMSK                                 0x3000000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLITUNE_SHFT                                      0x18
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_VREGBYPASS_BMSK                                0x800000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_VREGBYPASS_SHFT                                    0x17
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLBTUNE_BMSK                                  0x400000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_PLLBTUNE_SHFT                                      0x16
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_CLAMP_MPM_DPSE_DMSE_EN_N_BMSK                  0x200000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_CLAMP_MPM_DPSE_DMSE_EN_N_SHFT                      0x15
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DMSE_INTEN_BMSK                                0x100000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DMSE_INTEN_SHFT                                    0x14
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DMSEHV_CLAMP_EN_BMSK                            0x80000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DMSEHV_CLAMP_EN_SHFT                               0x13
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_ULPI_CLK_EN_BMSK                                0x40000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_ULPI_CLK_EN_SHFT                                   0x12
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_REFCLKOUT_EN_BMSK                               0x20000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_REFCLKOUT_EN_SHFT                                  0x11
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_USE_CLKCORE_BMSK                                 0x8000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_USE_CLKCORE_SHFT                                    0xf
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DPSE_INTEN_BMSK                                  0x4000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DPSE_INTEN_SHFT                                     0xe
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DPSEHV_CLAMP_EN_BMSK                             0x2000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_DPSEHV_CLAMP_EN_SHFT                                0xd
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_IDHV_CLAMP_EN_BMSK                               0x1000
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_IDHV_CLAMP_EN_SHFT                                  0xc
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_OTGSESSVLDHV_CLAMP_EN_BMSK                        0x800
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_OTGSESSVLDHV_CLAMP_EN_SHFT                          0xb
#define HWIO_USB_OTG_HS_PHY_CTRL_PHY_MPM_HV_CLAMP_EN_BMSK                                   0x400
#define HWIO_USB_OTG_HS_PHY_CTRL_PHY_MPM_HV_CLAMP_EN_SHFT                                     0xa
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_OTGSESSVLDHV_INTEN_BMSK                           0x200
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_OTGSESSVLDHV_INTEN_SHFT                             0x9
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_IDHV_INTEN_BMSK                                   0x100
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_IDHV_INTEN_SHFT                                     0x8
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_ULPI_POR_BMSK                                      0x80
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_ULPI_POR_SHFT                                       0x7
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_FSEL_BMSK                                          0x70
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_FSEL_SHFT                                           0x4
#define HWIO_USB_OTG_HS_PHY_CTRL_HOST_PORTCTRL_FORCE_SUSEN_BMSK                               0x8
#define HWIO_USB_OTG_HS_PHY_CTRL_HOST_PORTCTRL_FORCE_SUSEN_SHFT                               0x3
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_SIDDQ_BMSK                                          0x4
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_SIDDQ_SHFT                                          0x2
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_RETEN_BMSK                                          0x2
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_RETEN_SHFT                                          0x1
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_POR_BMSK                                            0x1
#define HWIO_USB_OTG_HS_PHY_CTRL_USB2_PHY_POR_SHFT                                            0x0

#define HWIO_USB_OTG_HS_GENERIC1_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000244)
#define HWIO_USB_OTG_HS_GENERIC1_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000244)
#define HWIO_USB_OTG_HS_GENERIC1_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000244)
#define HWIO_USB_OTG_HS_GENERIC1_RMSK                                                  0xffffffff
#define HWIO_USB_OTG_HS_GENERIC1_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_GENERIC1_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_GENERIC1_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_GENERIC1_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GENERIC1_ADDR, HWIO_USB_OTG_HS_GENERIC1_RMSK)
#define HWIO_USB_OTG_HS_GENERIC1_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GENERIC1_ADDR, m)
#define HWIO_USB_OTG_HS_GENERIC1_USB_HS_TX_DEPTH_BMSK                                  0xffff0000
#define HWIO_USB_OTG_HS_GENERIC1_USB_HS_TX_DEPTH_SHFT                                        0x10
#define HWIO_USB_OTG_HS_GENERIC1_USB_HS_RX_DEPTH_BMSK                                      0xffff
#define HWIO_USB_OTG_HS_GENERIC1_USB_HS_RX_DEPTH_SHFT                                         0x0

#define HWIO_USB_OTG_HS_GENERIC2_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000248)
#define HWIO_USB_OTG_HS_GENERIC2_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000248)
#define HWIO_USB_OTG_HS_GENERIC2_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000248)
#define HWIO_USB_OTG_HS_GENERIC2_RMSK                                                     0xfffff
#define HWIO_USB_OTG_HS_GENERIC2_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_GENERIC2_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_GENERIC2_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_GENERIC2_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_GENERIC2_ADDR, HWIO_USB_OTG_HS_GENERIC2_RMSK)
#define HWIO_USB_OTG_HS_GENERIC2_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_GENERIC2_ADDR, m)
#define HWIO_USB_OTG_HS_GENERIC2_USE_HBM_BMSK                                             0x80000
#define HWIO_USB_OTG_HS_GENERIC2_USE_HBM_SHFT                                                0x13
#define HWIO_USB_OTG_HS_GENERIC2_USE_EXT_HSIC_BMSK                                        0x40000
#define HWIO_USB_OTG_HS_GENERIC2_USE_EXT_HSIC_SHFT                                           0x12
#define HWIO_USB_OTG_HS_GENERIC2_USE_SECURITY_BMSK                                        0x20000
#define HWIO_USB_OTG_HS_GENERIC2_USE_SECURITY_SHFT                                           0x11
#define HWIO_USB_OTG_HS_GENERIC2_USE_FS_SIE_BMSK                                          0x10000
#define HWIO_USB_OTG_HS_GENERIC2_USE_FS_SIE_SHFT                                             0x10
#define HWIO_USB_OTG_HS_GENERIC2_USE_SPS_AHB2AHB_BMSK                                      0x8000
#define HWIO_USB_OTG_HS_GENERIC2_USE_SPS_AHB2AHB_SHFT                                         0xf
#define HWIO_USB_OTG_HS_GENERIC2_LPM_SUPPORT_BMSK                                          0x4000
#define HWIO_USB_OTG_HS_GENERIC2_LPM_SUPPORT_SHFT                                             0xe
#define HWIO_USB_OTG_HS_GENERIC2_USB_HS_DEV_EP_BMSK                                        0x3e00
#define HWIO_USB_OTG_HS_GENERIC2_USB_HS_DEV_EP_SHFT                                           0x9
#define HWIO_USB_OTG_HS_GENERIC2_MAX_PIPES_BMSK                                             0x1f8
#define HWIO_USB_OTG_HS_GENERIC2_MAX_PIPES_SHFT                                               0x3
#define HWIO_USB_OTG_HS_GENERIC2_USE_SPS_BMSK                                                 0x4
#define HWIO_USB_OTG_HS_GENERIC2_USE_SPS_SHFT                                                 0x2
#define HWIO_USB_OTG_HS_GENERIC2_USE_HSIC_BMSK                                                0x2
#define HWIO_USB_OTG_HS_GENERIC2_USE_HSIC_SHFT                                                0x1
#define HWIO_USB_OTG_HS_GENERIC2_UTMI_PHY_SW_IF_EN_BMSK                                       0x1
#define HWIO_USB_OTG_HS_GENERIC2_UTMI_PHY_SW_IF_EN_SHFT                                       0x0

#define HWIO_USB_OTG_HS_L1_EP_CTRL_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000250)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000250)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000250)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_L1_EP_CTRL_POR                                                 0x0000ffff
#define HWIO_USB_OTG_HS_L1_EP_CTRL_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_L1_EP_CTRL_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_L1_EP_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_L1_EP_CTRL_ADDR, HWIO_USB_OTG_HS_L1_EP_CTRL_RMSK)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_L1_EP_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_L1_EP_CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_L1_EP_CTRL_ADDR,m,v,HWIO_USB_OTG_HS_L1_EP_CTRL_IN)
#define HWIO_USB_OTG_HS_L1_EP_CTRL_TX_EP_PRIME_L1_EXIT_BMSK                            0xffff0000
#define HWIO_USB_OTG_HS_L1_EP_CTRL_TX_EP_PRIME_L1_EXIT_SHFT                                  0x10
#define HWIO_USB_OTG_HS_L1_EP_CTRL_TX_EP_PRIME_L1_EN_BMSK                                  0xffff
#define HWIO_USB_OTG_HS_L1_EP_CTRL_TX_EP_PRIME_L1_EN_SHFT                                     0x0

#define HWIO_USB_OTG_HS_L1_CONFIG_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x00000254)
#define HWIO_USB_OTG_HS_L1_CONFIG_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000254)
#define HWIO_USB_OTG_HS_L1_CONFIG_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000254)
#define HWIO_USB_OTG_HS_L1_CONFIG_RMSK                                                     0x1fff
#define HWIO_USB_OTG_HS_L1_CONFIG_POR                                                  0x00000000
#define HWIO_USB_OTG_HS_L1_CONFIG_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_L1_CONFIG_ATTR                                                        0x3
#define HWIO_USB_OTG_HS_L1_CONFIG_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_L1_CONFIG_ADDR, HWIO_USB_OTG_HS_L1_CONFIG_RMSK)
#define HWIO_USB_OTG_HS_L1_CONFIG_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_L1_CONFIG_ADDR, m)
#define HWIO_USB_OTG_HS_L1_CONFIG_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_L1_CONFIG_ADDR,v)
#define HWIO_USB_OTG_HS_L1_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_L1_CONFIG_ADDR,m,v,HWIO_USB_OTG_HS_L1_CONFIG_IN)
#define HWIO_USB_OTG_HS_L1_CONFIG_L1_SUSP_SLEEP_SEL_BMSK                                   0x1000
#define HWIO_USB_OTG_HS_L1_CONFIG_L1_SUSP_SLEEP_SEL_SHFT                                      0xc
#define HWIO_USB_OTG_HS_L1_CONFIG_PLL_PWR_DWN_EN_BMSK                                       0x800
#define HWIO_USB_OTG_HS_L1_CONFIG_PLL_PWR_DWN_EN_SHFT                                         0xb
#define HWIO_USB_OTG_HS_L1_CONFIG_PHY_LPM_EN_BMSK                                           0x400
#define HWIO_USB_OTG_HS_L1_CONFIG_PHY_LPM_EN_SHFT                                             0xa
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_AHB_CLK_EN_BMSK                                      0x200
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_AHB_CLK_EN_SHFT                                        0x9
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_FS_XCVR_CLK_EN_BMSK                                  0x100
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_FS_XCVR_CLK_EN_SHFT                                    0x8
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_SYS_CLK_EN_BMSK                                       0x80
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_SYS_CLK_EN_SHFT                                        0x7
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_XCVR_CLK_EN_BMSK                                      0x40
#define HWIO_USB_OTG_HS_L1_CONFIG_GATE_XCVR_CLK_EN_SHFT                                       0x6
#define HWIO_USB_OTG_HS_L1_CONFIG_L1_REMOTE_WAKEUP_EN_BMSK                                   0x20
#define HWIO_USB_OTG_HS_L1_CONFIG_L1_REMOTE_WAKEUP_EN_SHFT                                    0x5
#define HWIO_USB_OTG_HS_L1_CONFIG_LPM_EN_BMSK                                                0x10
#define HWIO_USB_OTG_HS_L1_CONFIG_LPM_EN_SHFT                                                 0x4
#define HWIO_USB_OTG_HS_L1_CONFIG_PLL_TURNOFF_MIN_HIRD_BMSK                                   0xf
#define HWIO_USB_OTG_HS_L1_CONFIG_PLL_TURNOFF_MIN_HIRD_SHFT                                   0x0

#define HWIO_USB_OTG_HS_LPM_DEBUG_1_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x00000258)
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000258)
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000258)
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_POR                                                0x00000000
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_ATTR                                                      0x1
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_DEBUG_1_ADDR, HWIO_USB_OTG_HS_LPM_DEBUG_1_RMSK)
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_DEBUG_1_ADDR, m)
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_DEBUG_L1_LONG_ENT_CNT_BMSK                         0xffff0000
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_DEBUG_L1_LONG_ENT_CNT_SHFT                               0x10
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_DEBUG_L1_SHORT_ENT_CNT_BMSK                            0xffff
#define HWIO_USB_OTG_HS_LPM_DEBUG_1_DEBUG_L1_SHORT_ENT_CNT_SHFT                               0x0

#define HWIO_USB_OTG_HS_LPM_DEBUG_2_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x0000025c)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000025c)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000025c)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_RMSK                                                   0x1fff
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_POR                                                0x000000fc
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_ATTR                                                      0x3
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_DEBUG_2_ADDR, HWIO_USB_OTG_HS_LPM_DEBUG_2_RMSK)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_DEBUG_2_ADDR, m)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_LPM_DEBUG_2_ADDR,v)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_LPM_DEBUG_2_ADDR,m,v,HWIO_USB_OTG_HS_LPM_DEBUG_2_IN)
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_RMT_WKUP_TIME_BMSK                                  0x1e00
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_RMT_WKUP_TIME_SHFT                                     0x9
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_FPR_BMSK                                             0x100
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_FPR_SHFT                                               0x8
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_PLL_BYPASSNL_BMSK                               0x80
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_PLL_BYPASSNL_SHFT                                0x7
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_PLL_RESET_BMSK                                  0x40
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_PLL_RESET_SHFT                                   0x6
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_GATE_BMSK                                       0x20
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_HSIC_CLK_GATE_SHFT                                        0x5
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_FS_XCVR_CLK_GATE_BMSK                                    0x10
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_FS_XCVR_CLK_GATE_SHFT                                     0x4
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_SYS_CLK_GATE_BMSK                                         0x8
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_SYS_CLK_GATE_SHFT                                         0x3
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_AHB_CLK_GATE_BMSK                                         0x4
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_AHB_CLK_GATE_SHFT                                         0x2
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_STATE_BMSK                                             0x2
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_L1_STATE_SHFT                                             0x1
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_DEBUG_L1_EN_BMSK                                          0x1
#define HWIO_USB_OTG_HS_LPM_DEBUG_2_DEBUG_L1_EN_SHFT                                          0x0

#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_ADDR                                            (USB_OTG_HS_BASE_REG_BASE      + 0x00000260)
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_PHYS                                            (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000260)
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_OFFS                                            (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000260)
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_RMSK                                                  0x1f
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_POR                                             0x00000000
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_POR_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_ATTR                                                   0x1
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_ATTRIBUTES_ADDR, HWIO_USB_OTG_HS_LPM_ATTRIBUTES_RMSK)
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_ATTRIBUTES_ADDR, m)
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_BREMOTEWAKE_BMSK                                      0x10
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_BREMOTEWAKE_SHFT                                       0x4
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_HIRD_BMSK                                              0xf
#define HWIO_USB_OTG_HS_LPM_ATTRIBUTES_HIRD_SHFT                                              0x0

#define HWIO_USB_OTG_HS_LPM_TIMERS_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000264)
#define HWIO_USB_OTG_HS_LPM_TIMERS_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000264)
#define HWIO_USB_OTG_HS_LPM_TIMERS_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000264)
#define HWIO_USB_OTG_HS_LPM_TIMERS_RMSK                                                     0xfff
#define HWIO_USB_OTG_HS_LPM_TIMERS_POR                                                 0x00000078
#define HWIO_USB_OTG_HS_LPM_TIMERS_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_LPM_TIMERS_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_LPM_TIMERS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_TIMERS_ADDR, HWIO_USB_OTG_HS_LPM_TIMERS_RMSK)
#define HWIO_USB_OTG_HS_LPM_TIMERS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_LPM_TIMERS_ADDR, m)
#define HWIO_USB_OTG_HS_LPM_TIMERS_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_LPM_TIMERS_ADDR,v)
#define HWIO_USB_OTG_HS_LPM_TIMERS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_LPM_TIMERS_ADDR,m,v,HWIO_USB_OTG_HS_LPM_TIMERS_IN)
#define HWIO_USB_OTG_HS_LPM_TIMERS_LINKPM_RESUME_TIME_BMSK                                  0xfff
#define HWIO_USB_OTG_HS_LPM_TIMERS_LINKPM_RESUME_TIME_SHFT                                    0x0

#define HWIO_USB_OTG_HS_HW_VER_ADDR                                                    (USB_OTG_HS_BASE_REG_BASE      + 0x00000270)
#define HWIO_USB_OTG_HS_HW_VER_PHYS                                                    (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000270)
#define HWIO_USB_OTG_HS_HW_VER_OFFS                                                    (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000270)
#define HWIO_USB_OTG_HS_HW_VER_RMSK                                                    0xffffffff
#define HWIO_USB_OTG_HS_HW_VER_POR                                                     0x00000000
#define HWIO_USB_OTG_HS_HW_VER_POR_RMSK                                                0xffffffff
#define HWIO_USB_OTG_HS_HW_VER_ATTR                                                           0x1
#define HWIO_USB_OTG_HS_HW_VER_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_HW_VER_ADDR, HWIO_USB_OTG_HS_HW_VER_RMSK)
#define HWIO_USB_OTG_HS_HW_VER_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_HW_VER_ADDR, m)
#define HWIO_USB_OTG_HS_HW_VER_MAJOR_BMSK                                              0xf0000000
#define HWIO_USB_OTG_HS_HW_VER_MAJOR_SHFT                                                    0x1c
#define HWIO_USB_OTG_HS_HW_VER_MINOR_BMSK                                               0xfff0000
#define HWIO_USB_OTG_HS_HW_VER_MINOR_SHFT                                                    0x10
#define HWIO_USB_OTG_HS_HW_VER_STEP_BMSK                                                   0xffff
#define HWIO_USB_OTG_HS_HW_VER_STEP_SHFT                                                      0x0

#define HWIO_USB_OTG_HS_TEST_BUS_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000274)
#define HWIO_USB_OTG_HS_TEST_BUS_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000274)
#define HWIO_USB_OTG_HS_TEST_BUS_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000274)
#define HWIO_USB_OTG_HS_TEST_BUS_RMSK                                                  0xffffffff
#define HWIO_USB_OTG_HS_TEST_BUS_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_TEST_BUS_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_TEST_BUS_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_TEST_BUS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_TEST_BUS_ADDR, HWIO_USB_OTG_HS_TEST_BUS_RMSK)
#define HWIO_USB_OTG_HS_TEST_BUS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_TEST_BUS_ADDR, m)
#define HWIO_USB_OTG_HS_TEST_BUS_USB2_TEST_BUS_BMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_TEST_BUS_USB2_TEST_BUS_SHFT                                           0x0

#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x00000278)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000278)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000278)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_RMSK                                                0x3dfff7
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_POR                                               0x000c3c32
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_ATTR                                                     0x3
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_PHY_SEC_CTRL_ADDR, HWIO_USB_OTG_HS_PHY_SEC_CTRL_RMSK)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_PHY_SEC_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_PHY_SEC_CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_PHY_SEC_CTRL_ADDR,m,v,HWIO_USB_OTG_HS_PHY_SEC_CTRL_IN)
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_CLAMP_MPM_DPSE_DMSE_EN_N_2_BMSK            0x200000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_CLAMP_MPM_DPSE_DMSE_EN_N_2_SHFT                0x15
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DMSE_INTEN_2_BMSK                          0x100000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DMSE_INTEN_2_SHFT                              0x14
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DMSEHV_CLAMP_EN_2_BMSK                      0x80000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DMSEHV_CLAMP_EN_2_SHFT                         0x13
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_ULPI_CLK_EN_2_BMSK                          0x40000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_ULPI_CLK_EN_2_SHFT                             0x12
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_HS2_DIG_CLAMP_N_2_BMSK                      0x10000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_HS2_DIG_CLAMP_N_2_SHFT                         0x10
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_USE_CLKCORE_2_BMSK                           0x8000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_USE_CLKCORE_2_SHFT                              0xf
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DPSE_INTEN_2_BMSK                            0x4000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DPSE_INTEN_2_SHFT                               0xe
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DPSEHV_CLAMP_EN_2_BMSK                       0x2000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_DPSEHV_CLAMP_EN_2_SHFT                          0xd
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_IDHV_CLAMP_EN_2_BMSK                         0x1000
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_IDHV_CLAMP_EN_2_SHFT                            0xc
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_OTGSESSVLDHV_CLAMP_EN_2_BMSK                  0x800
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_OTGSESSVLDHV_CLAMP_EN_2_SHFT                    0xb
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_PHY_MPM_HV_CLAMP_EN_2_BMSK                             0x400
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_PHY_MPM_HV_CLAMP_EN_2_SHFT                               0xa
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_OTGSESSVLDHV_INTEN_2_BMSK                     0x200
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_OTGSESSVLDHV_INTEN_2_SHFT                       0x9
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_IDHV_INTEN_2_BMSK                             0x100
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_IDHV_INTEN_2_SHFT                               0x8
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_ULPI_POR_2_BMSK                                0x80
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_ULPI_POR_2_SHFT                                 0x7
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_FSEL_2_BMSK                                    0x70
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_FSEL_2_SHFT                                     0x4
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_SIDDQ_2_BMSK                                    0x4
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_SIDDQ_2_SHFT                                    0x2
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_RETEN_2_BMSK                                    0x2
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_RETEN_2_SHFT                                    0x1
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_POR_2_BMSK                                      0x1
#define HWIO_USB_OTG_HS_PHY_SEC_CTRL_USB2_PHY_POR_2_SHFT                                      0x0

#define HWIO_USB_OTG_HS_BTO_TIME_HS_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x00000340)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000340)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000340)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_RMSK                                                 0x3fffff
#define HWIO_USB_OTG_HS_BTO_TIME_HS_POR                                                0x000b40a2
#define HWIO_USB_OTG_HS_BTO_TIME_HS_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_BTO_TIME_HS_ATTR                                                      0x3
#define HWIO_USB_OTG_HS_BTO_TIME_HS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_BTO_TIME_HS_ADDR, HWIO_USB_OTG_HS_BTO_TIME_HS_RMSK)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_BTO_TIME_HS_ADDR, m)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_BTO_TIME_HS_ADDR,v)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_BTO_TIME_HS_ADDR,m,v,HWIO_USB_OTG_HS_BTO_TIME_HS_IN)
#define HWIO_USB_OTG_HS_BTO_TIME_HS_BTO_TIME_HS_HST_BMSK                                 0x3ff800
#define HWIO_USB_OTG_HS_BTO_TIME_HS_BTO_TIME_HS_HST_SHFT                                      0xb
#define HWIO_USB_OTG_HS_BTO_TIME_HS_BTO_TIME_HS_DEV_BMSK                                    0x7ff
#define HWIO_USB_OTG_HS_BTO_TIME_HS_BTO_TIME_HS_DEV_SHFT                                      0x0

#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ADDR                                            (USB_OTG_HS_BASE_REG_BASE      + 0x00000344)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_PHYS                                            (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000344)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_OFFS                                            (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000344)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_RMSK                                              0x3fffff
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_POR                                             0x002b20cc
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_POR_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ATTR                                                   0x3
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ADDR, HWIO_USB_OTG_HS_BTO_TIME_FS_LS_RMSK)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ADDR, m)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ADDR,v)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_BTO_TIME_FS_LS_ADDR,m,v,HWIO_USB_OTG_HS_BTO_TIME_FS_LS_IN)
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_BTO_TIME_LS_BMSK                                  0x3ff800
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_BTO_TIME_LS_SHFT                                       0xb
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_BTO_TIME_FS_BMSK                                     0x7ff
#define HWIO_USB_OTG_HS_BTO_TIME_FS_LS_BTO_TIME_FS_SHFT                                       0x0

#define HWIO_USB_OTG_HS_QSB_VALUES_ADDR                                                (USB_OTG_HS_BASE_REG_BASE      + 0x00000348)
#define HWIO_USB_OTG_HS_QSB_VALUES_PHYS                                                (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000348)
#define HWIO_USB_OTG_HS_QSB_VALUES_OFFS                                                (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000348)
#define HWIO_USB_OTG_HS_QSB_VALUES_RMSK                                                      0x7f
#define HWIO_USB_OTG_HS_QSB_VALUES_POR                                                 0x00000068
#define HWIO_USB_OTG_HS_QSB_VALUES_POR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_QSB_VALUES_ATTR                                                       0x3
#define HWIO_USB_OTG_HS_QSB_VALUES_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_QSB_VALUES_ADDR, HWIO_USB_OTG_HS_QSB_VALUES_RMSK)
#define HWIO_USB_OTG_HS_QSB_VALUES_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_QSB_VALUES_ADDR, m)
#define HWIO_USB_OTG_HS_QSB_VALUES_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_QSB_VALUES_ADDR,v)
#define HWIO_USB_OTG_HS_QSB_VALUES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_QSB_VALUES_ADDR,m,v,HWIO_USB_OTG_HS_QSB_VALUES_IN)
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_VALUE_EN_BMSK                                     0x40
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_VALUE_EN_SHFT                                      0x6
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_RDATA_BMSK                                    0x30
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_RDATA_SHFT                                     0x4
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_WDATA_BMSK                                     0xc
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_WDATA_SHFT                                     0x2
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_NON_BUFF_ACCESS_BMSK                           0x3
#define HWIO_USB_OTG_HS_QSB_VALUES_MEMTYPE_FOR_NON_BUFF_ACCESS_SHFT                           0x0

#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ADDR                                           (USB_OTG_HS_BASE_REG_BASE      + 0x00000350)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_PHYS                                           (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000350)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_OFFS                                           (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000350)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_RMSK                                            0xfffffff
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_POR                                            0x00008258
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_POR_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ATTR                                                  0x3
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ADDR, HWIO_USB_OTG_HS_DMA_STUCK_TIMER_RMSK)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ADDR, m)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ADDR,v)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_DMA_STUCK_TIMER_ADDR,m,v,HWIO_USB_OTG_HS_DMA_STUCK_TIMER_IN)
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_DEV_SM_CUR_VAL_BMSK                         0xfc00000
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_DEV_SM_CUR_VAL_SHFT                              0x16
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_DEV_SM_STUCK_VAL_BMSK                        0x3f0000
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_DEV_SM_STUCK_VAL_SHFT                            0x10
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_STUCK_TIMER_EN_BMSK                            0x8000
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_STUCK_TIMER_EN_SHFT                               0xf
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_STUCK_TIME_BMSK                                0x7fff
#define HWIO_USB_OTG_HS_DMA_STUCK_TIMER_DMA_STUCK_TIME_SHFT                                   0x0

#define HWIO_USB_OTG_HS_SM_OVERRIDE_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x00000360)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000360)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000360)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_RMSK                                                   0x1fff
#define HWIO_USB_OTG_HS_SM_OVERRIDE_POR                                                0x00000000
#define HWIO_USB_OTG_HS_SM_OVERRIDE_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_SM_OVERRIDE_ATTR                                                      0x3
#define HWIO_USB_OTG_HS_SM_OVERRIDE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_SM_OVERRIDE_ADDR, HWIO_USB_OTG_HS_SM_OVERRIDE_RMSK)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_SM_OVERRIDE_ADDR, m)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_SM_OVERRIDE_ADDR,v)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_SM_OVERRIDE_ADDR,m,v,HWIO_USB_OTG_HS_SM_OVERRIDE_IN)
#define HWIO_USB_OTG_HS_SM_OVERRIDE_TRAF_SM_WR_STATE_BMSK                                  0x1f00
#define HWIO_USB_OTG_HS_SM_OVERRIDE_TRAF_SM_WR_STATE_SHFT                                     0x8
#define HWIO_USB_OTG_HS_SM_OVERRIDE_TRAF_SM_WR_STATE_EN_PLS_BMSK                             0x80
#define HWIO_USB_OTG_HS_SM_OVERRIDE_TRAF_SM_WR_STATE_EN_PLS_SHFT                              0x7
#define HWIO_USB_OTG_HS_SM_OVERRIDE_DMA_SM_WR_STATE_BMSK                                     0x7e
#define HWIO_USB_OTG_HS_SM_OVERRIDE_DMA_SM_WR_STATE_SHFT                                      0x1
#define HWIO_USB_OTG_HS_SM_OVERRIDE_DMA_SM_WR_STATE_EN_PLS_BMSK                               0x1
#define HWIO_USB_OTG_HS_SM_OVERRIDE_DMA_SM_WR_STATE_EN_PLS_SHFT                               0x0

#define HWIO_USB_OTG_HS_SM_FENCE_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000364)
#define HWIO_USB_OTG_HS_SM_FENCE_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000364)
#define HWIO_USB_OTG_HS_SM_FENCE_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000364)
#define HWIO_USB_OTG_HS_SM_FENCE_RMSK                                                      0x1fff
#define HWIO_USB_OTG_HS_SM_FENCE_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_SM_FENCE_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_SM_FENCE_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_SM_FENCE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_SM_FENCE_ADDR, HWIO_USB_OTG_HS_SM_FENCE_RMSK)
#define HWIO_USB_OTG_HS_SM_FENCE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_SM_FENCE_ADDR, m)
#define HWIO_USB_OTG_HS_SM_FENCE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_SM_FENCE_ADDR,v)
#define HWIO_USB_OTG_HS_SM_FENCE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_SM_FENCE_ADDR,m,v,HWIO_USB_OTG_HS_SM_FENCE_IN)
#define HWIO_USB_OTG_HS_SM_FENCE_TRAF_SM_FENCE_STATE_BMSK                                  0x1f00
#define HWIO_USB_OTG_HS_SM_FENCE_TRAF_SM_FENCE_STATE_SHFT                                     0x8
#define HWIO_USB_OTG_HS_SM_FENCE_TRAF_SM_FENCE_STATE_EN_BMSK                                 0x80
#define HWIO_USB_OTG_HS_SM_FENCE_TRAF_SM_FENCE_STATE_EN_SHFT                                  0x7
#define HWIO_USB_OTG_HS_SM_FENCE_DMA_SM_FENCE_STATE_BMSK                                     0x7e
#define HWIO_USB_OTG_HS_SM_FENCE_DMA_SM_FENCE_STATE_SHFT                                      0x1
#define HWIO_USB_OTG_HS_SM_FENCE_DMA_SM_FENCE_STATE_EN_BMSK                                   0x1
#define HWIO_USB_OTG_HS_SM_FENCE_DMA_SM_FENCE_STATE_EN_SHFT                                   0x0

#define HWIO_USB_OTG_HS_SM_STATE_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000368)
#define HWIO_USB_OTG_HS_SM_STATE_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000368)
#define HWIO_USB_OTG_HS_SM_STATE_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000368)
#define HWIO_USB_OTG_HS_SM_STATE_RMSK                                                       0x7ff
#define HWIO_USB_OTG_HS_SM_STATE_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_SM_STATE_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_SM_STATE_ATTR                                                         0x1
#define HWIO_USB_OTG_HS_SM_STATE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_SM_STATE_ADDR, HWIO_USB_OTG_HS_SM_STATE_RMSK)
#define HWIO_USB_OTG_HS_SM_STATE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_SM_STATE_ADDR, m)
#define HWIO_USB_OTG_HS_SM_STATE_TRAF_SM_CUR_STATE_BMSK                                     0x7c0
#define HWIO_USB_OTG_HS_SM_STATE_TRAF_SM_CUR_STATE_SHFT                                       0x6
#define HWIO_USB_OTG_HS_SM_STATE_DMA_SM_CUR_STATE_BMSK                                       0x3f
#define HWIO_USB_OTG_HS_SM_STATE_DMA_SM_CUR_STATE_SHFT                                        0x0

#define HWIO_USB_OTG_HS_SPARE_REG_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x0000036c)
#define HWIO_USB_OTG_HS_SPARE_REG_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000036c)
#define HWIO_USB_OTG_HS_SPARE_REG_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000036c)
#define HWIO_USB_OTG_HS_SPARE_REG_RMSK                                                 0xffffffff
#define HWIO_USB_OTG_HS_SPARE_REG_POR                                                  0xffff0000
#define HWIO_USB_OTG_HS_SPARE_REG_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_SPARE_REG_ATTR                                                        0x3
#define HWIO_USB_OTG_HS_SPARE_REG_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_SPARE_REG_ADDR, HWIO_USB_OTG_HS_SPARE_REG_RMSK)
#define HWIO_USB_OTG_HS_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_SPARE_REG_ADDR, m)
#define HWIO_USB_OTG_HS_SPARE_REG_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_SPARE_REG_ADDR,v)
#define HWIO_USB_OTG_HS_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_SPARE_REG_ADDR,m,v,HWIO_USB_OTG_HS_SPARE_REG_IN)
#define HWIO_USB_OTG_HS_SPARE_REG_USB_SPARE_REG_1_BMSK                                 0xffff0000
#define HWIO_USB_OTG_HS_SPARE_REG_USB_SPARE_REG_1_SHFT                                       0x10
#define HWIO_USB_OTG_HS_SPARE_REG_USB_SPARE_REG_0_BMSK                                     0xffff
#define HWIO_USB_OTG_HS_SPARE_REG_USB_SPARE_REG_0_SHFT                                        0x0

#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x00000370)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000370)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000370)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_RMSK                                               0x77f
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_POR                                           0x00000000
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ATTR                                                 0x3
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ADDR, HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_RMSK)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_ADDR,m,v,HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_IN)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_IRQ_EN_BMSK                            0x400
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_IRQ_EN_SHFT                              0xa
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_REACHED_TRESHOLD_BMSK                  0x200
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_REACHED_TRESHOLD_SHFT                    0x9
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_IRQ_BMSK                               0x100
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_IRQ_SHFT                                 0x8
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_ARB_SEL_BMSK                            0x70
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_ARB_SEL_SHFT                             0x4
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_SEL_BMSK                                 0x8
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_SEL_SHFT                                 0x3
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_COUNT_FOREVER_BMSK                       0x4
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_COUNT_FOREVER_SHFT                       0x2
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_CLR_BMSK                                 0x2
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_CLR_SHFT                                 0x1
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_EN_BMSK                                  0x1
#define HWIO_USB_OTG_HS_APF_DBG_CNT_CTRL_APF_DBG_CNT_EN_SHFT                                  0x0

#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_ADDR                                           (USB_OTG_HS_BASE_REG_BASE      + 0x00000374)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_PHYS                                           (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000374)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_OFFS                                           (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000374)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_POR                                            0x00000000
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_POR_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_ATTR                                                  0x1
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_ADDR, HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_RMSK)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_ADDR, m)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_APF_DBG_CNT_VAL_BMSK                           0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_VAL_APF_DBG_CNT_VAL_SHFT                                  0x0

#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ADDR                                      (USB_OTG_HS_BASE_REG_BASE      + 0x00000378)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_PHYS                                      (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000378)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_OFFS                                      (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000378)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_POR                                       0x00000000
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_POR_RMSK                                  0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ATTR                                             0x3
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ADDR, HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_RMSK)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ADDR, m)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ADDR,v)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_ADDR,m,v,HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_IN)
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_APF_DBG_CNT_TRESHOLD_BMSK                 0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_CNT_TRESHOLD_APF_DBG_CNT_TRESHOLD_SHFT                        0x0

#define HWIO_USB_OTG_HS_APF_CTRL_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x00000380)
#define HWIO_USB_OTG_HS_APF_CTRL_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000380)
#define HWIO_USB_OTG_HS_APF_CTRL_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000380)
#define HWIO_USB_OTG_HS_APF_CTRL_RMSK                                                     0xfffff
#define HWIO_USB_OTG_HS_APF_CTRL_POR                                                   0x000e8220
#define HWIO_USB_OTG_HS_APF_CTRL_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_APF_CTRL_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_APF_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_CTRL_ADDR, HWIO_USB_OTG_HS_APF_CTRL_RMSK)
#define HWIO_USB_OTG_HS_APF_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_APF_CTRL_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_APF_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_CTRL_ADDR,m,v,HWIO_USB_OTG_HS_APF_CTRL_IN)
#define HWIO_USB_OTG_HS_APF_CTRL_APF_FIFOS_RESET_EMPTY_EN_BMSK                            0x80000
#define HWIO_USB_OTG_HS_APF_CTRL_APF_FIFOS_RESET_EMPTY_EN_SHFT                               0x13
#define HWIO_USB_OTG_HS_APF_CTRL_APF_CGC_EN_BMSK                                          0x40000
#define HWIO_USB_OTG_HS_APF_CTRL_APF_CGC_EN_SHFT                                             0x12
#define HWIO_USB_OTG_HS_APF_CTRL_APF_PREFETCH_EN_BMSK                                     0x20000
#define HWIO_USB_OTG_HS_APF_CTRL_APF_PREFETCH_EN_SHFT                                        0x11
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ERR_RESP_EN_BMSK                                     0x10000
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ERR_RESP_EN_SHFT                                        0x10
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ALMOST_FULL_BMSK                                      0xf800
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ALMOST_FULL_SHFT                                         0xb
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ALMOST_EMPTY_BMSK                                      0x7c0
#define HWIO_USB_OTG_HS_APF_CTRL_APF_ALMOST_EMPTY_SHFT                                        0x6
#define HWIO_USB_OTG_HS_APF_CTRL_APF_DIRECT_MID_BMSK                                         0x3e
#define HWIO_USB_OTG_HS_APF_CTRL_APF_DIRECT_MID_SHFT                                          0x1
#define HWIO_USB_OTG_HS_APF_CTRL_APF_EN_BMSK                                                  0x1
#define HWIO_USB_OTG_HS_APF_CTRL_APF_EN_SHFT                                                  0x0

#define HWIO_USB_OTG_HS_APF_DBG_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x00000384)
#define HWIO_USB_OTG_HS_APF_DBG_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000384)
#define HWIO_USB_OTG_HS_APF_DBG_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000384)
#define HWIO_USB_OTG_HS_APF_DBG_RMSK                                                   0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_POR                                                    0x20051c00
#define HWIO_USB_OTG_HS_APF_DBG_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_APF_DBG_ATTR                                                          0x3
#define HWIO_USB_OTG_HS_APF_DBG_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_ADDR, HWIO_USB_OTG_HS_APF_DBG_RMSK)
#define HWIO_USB_OTG_HS_APF_DBG_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_DBG_ADDR, m)
#define HWIO_USB_OTG_HS_APF_DBG_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_DBG_ADDR,v)
#define HWIO_USB_OTG_HS_APF_DBG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_DBG_ADDR,m,v,HWIO_USB_OTG_HS_APF_DBG_IN)
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_DATA_CFG2_BMSK                                 0xfc000000
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_DATA_CFG2_SHFT                                       0x1a
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_DATA_CFG1_BMSK                                  0x3f00000
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_DATA_CFG1_SHFT                                       0x14
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_ADDR_CFG2_BMSK                                    0xf8000
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_ADDR_CFG2_SHFT                                        0xf
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_ADDR_CFG1_BMSK                                     0x7c00
#define HWIO_USB_OTG_HS_APF_DBG_APF_AXI_ADDR_CFG1_SHFT                                        0xa
#define HWIO_USB_OTG_HS_APF_DBG_APF_TBUS_AEU_SEL_BMSK                                       0x200
#define HWIO_USB_OTG_HS_APF_DBG_APF_TBUS_AEU_SEL_SHFT                                         0x9
#define HWIO_USB_OTG_HS_APF_DBG_APF_TBUS_AEU_SEL_EN_BMSK                                    0x100
#define HWIO_USB_OTG_HS_APF_DBG_APF_TBUS_AEU_SEL_EN_SHFT                                      0x8
#define HWIO_USB_OTG_HS_APF_DBG_APF_TEST_BUS_SEL_BMSK                                        0xfc
#define HWIO_USB_OTG_HS_APF_DBG_APF_TEST_BUS_SEL_SHFT                                         0x2
#define HWIO_USB_OTG_HS_APF_DBG_APF_TEST_BUS_EN_BMSK                                          0x2
#define HWIO_USB_OTG_HS_APF_DBG_APF_TEST_BUS_EN_SHFT                                          0x1
#define HWIO_USB_OTG_HS_APF_DBG_APF_SW_FLUSH_BMSK                                             0x1
#define HWIO_USB_OTG_HS_APF_DBG_APF_SW_FLUSH_SHFT                                             0x0

#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x00000388)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000388)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000388)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_RMSK                                           0x7ffffff
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_POR                                           0x02480896
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ATTR                                                 0x3
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ADDR, HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_RMSK)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ADDR, m)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ADDR,v)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_ADDR,m,v,HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_IN)
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_MEMTYPE_BMSK                        0x7000000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_MEMTYPE_SHFT                             0x18
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_AWPROT_BMSK                          0xe00000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_AWPROT_SHFT                              0x15
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ARPROT_BMSK                          0x1c0000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ARPROT_SHFT                              0x12
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_MSSSELFAUTH_BMSK                      0x20000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_MSSSELFAUTH_SHFT                         0x11
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_NO_ALLOCATE_BMSK                      0x10000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_NO_ALLOCATE_SHFT                         0x10
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ALOCK_BMSK                             0xc000
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ALOCK_SHFT                                0xe
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ARCACHE_BMSK                           0x3c00
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ARCACHE_SHFT                              0xa
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_AWCACHE_BMSK                            0x3c0
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_AWCACHE_SHFT                              0x6
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ABURST_BMSK                              0x30
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ABURST_SHFT                               0x4
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ASIZE_BMSK                                0xe
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_ASIZE_SHFT                                0x1
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_SEL_BMSK                                  0x1
#define HWIO_USB_OTG_HS_APF_AXI_OVERRIDE_APF_AXI_SW_SEL_SHFT                                  0x0

#define HWIO_USB_OTG_HS_APF_ERR_ADDR_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x00000390)
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000390)
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000390)
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_POR                                               0x00000000
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_ATTR                                                     0x1
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_ADDR_ADDR, HWIO_USB_OTG_HS_APF_ERR_ADDR_RMSK)
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_ADDR_ADDR, m)
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_APF_ERR_INT_BMSK                                  0x80000000
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_APF_ERR_INT_SHFT                                        0x1f
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_APF_ERR_ADDR_BMSK                                 0x7fffffff
#define HWIO_USB_OTG_HS_APF_ERR_ADDR_APF_ERR_ADDR_SHFT                                        0x0

#define HWIO_USB_OTG_HS_APF_ERR_CTRL_ADDR                                              (USB_OTG_HS_BASE_REG_BASE      + 0x00000394)
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_PHYS                                              (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000394)
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_OFFS                                              (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000394)
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_POR                                               0x00000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_ATTR                                                     0x1
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_CTRL_ADDR, HWIO_USB_OTG_HS_APF_ERR_CTRL_RMSK)
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_RLAST_BMSK                                0x80000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_RLAST_SHFT                                      0x1f
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_HRESP_BMSK                                0x60000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_HRESP_SHFT                                      0x1d
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MSSSELFAUTH_BMSK                          0x10000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MSSSELFAUTH_SHFT                                0x1c
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MEMTYPE_BMSK                               0xe000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MEMTYPE_SHFT                                    0x19
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_NO_ALLOC_BMSK                              0x1000000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_NO_ALLOC_SHFT                                   0x18
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MID_BMSK                                    0xf80000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_MID_SHFT                                        0x13
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_PROT_BMSK                                    0x70000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_PROT_SHFT                                       0x10
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_CACHE_BMSK                                    0xf000
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_CACHE_SHFT                                       0xc
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_LOCK_BMSK                                      0xc00
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_LOCK_SHFT                                        0xa
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ABURST_BMSK                                    0x300
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ABURST_SHFT                                      0x8
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ASIZE_BMSK                                      0xe0
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ASIZE_SHFT                                       0x5
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ALEN_BMSK                                       0x1e
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_ALEN_SHFT                                        0x1
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_WR1_RD0_BMSK                                     0x1
#define HWIO_USB_OTG_HS_APF_ERR_CTRL_APF_ERR_WR1_RD0_SHFT                                     0x0

#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x00000398)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x00000398)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x00000398)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_POR                                           0x00000000
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_ATTR                                                 0x1
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_ADDR, HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_RMSK)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_ADDR, m)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_APF_ERR_DATA_LSB_BMSK                         0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_LSB_APF_ERR_DATA_LSB_SHFT                                0x0

#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_ADDR                                          (USB_OTG_HS_BASE_REG_BASE      + 0x0000039c)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_PHYS                                          (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x0000039c)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_OFFS                                          (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x0000039c)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_RMSK                                          0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_POR                                           0x00000000
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_POR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_ATTR                                                 0x1
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_ADDR, HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_RMSK)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_ADDR, m)
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_APF_ERR_DATA_MSB_BMSK                         0xffffffff
#define HWIO_USB_OTG_HS_APF_ERR_DATA_MSB_APF_ERR_DATA_MSB_SHFT                                0x0

#define HWIO_USB_OTG_HS_APF_STS_ADDR                                                   (USB_OTG_HS_BASE_REG_BASE      + 0x000003a0)
#define HWIO_USB_OTG_HS_APF_STS_PHYS                                                   (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003a0)
#define HWIO_USB_OTG_HS_APF_STS_OFFS                                                   (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003a0)
#define HWIO_USB_OTG_HS_APF_STS_RMSK                                                   0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_POR                                                    0x00000000
#define HWIO_USB_OTG_HS_APF_STS_POR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_ATTR                                                          0x1
#define HWIO_USB_OTG_HS_APF_STS_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_STS_ADDR, HWIO_USB_OTG_HS_APF_STS_RMSK)
#define HWIO_USB_OTG_HS_APF_STS_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_STS_ADDR, m)
#define HWIO_USB_OTG_HS_APF_STS_APF_STATUS_BMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_APF_STATUS_SHFT                                               0x0

#define HWIO_USB_OTG_HS_APF_STS_CLR_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x000003a4)
#define HWIO_USB_OTG_HS_APF_STS_CLR_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003a4)
#define HWIO_USB_OTG_HS_APF_STS_CLR_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003a4)
#define HWIO_USB_OTG_HS_APF_STS_CLR_RMSK                                               0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_CLR_POR                                                0x00000000
#define HWIO_USB_OTG_HS_APF_STS_CLR_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_CLR_ATTR                                                      0x3
#define HWIO_USB_OTG_HS_APF_STS_CLR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_STS_CLR_ADDR, HWIO_USB_OTG_HS_APF_STS_CLR_RMSK)
#define HWIO_USB_OTG_HS_APF_STS_CLR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_STS_CLR_ADDR, m)
#define HWIO_USB_OTG_HS_APF_STS_CLR_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_STS_CLR_ADDR,v)
#define HWIO_USB_OTG_HS_APF_STS_CLR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_STS_CLR_ADDR,m,v,HWIO_USB_OTG_HS_APF_STS_CLR_IN)
#define HWIO_USB_OTG_HS_APF_STS_CLR_APF_STATUS_CLR_BMSK                                0xffffffff
#define HWIO_USB_OTG_HS_APF_STS_CLR_APF_STATUS_CLR_SHFT                                       0x0

#define HWIO_USB_OTG_HS_APF_TIMEOUT_ADDR                                               (USB_OTG_HS_BASE_REG_BASE      + 0x000003a8)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_PHYS                                               (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003a8)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_OFFS                                               (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003a8)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_RMSK                                                 0x1fffff
#define HWIO_USB_OTG_HS_APF_TIMEOUT_POR                                                0x00003add
#define HWIO_USB_OTG_HS_APF_TIMEOUT_POR_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_APF_TIMEOUT_ATTR                                                      0x3
#define HWIO_USB_OTG_HS_APF_TIMEOUT_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_APF_TIMEOUT_ADDR, HWIO_USB_OTG_HS_APF_TIMEOUT_RMSK)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_APF_TIMEOUT_ADDR, m)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_APF_TIMEOUT_ADDR,v)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_APF_TIMEOUT_ADDR,m,v,HWIO_USB_OTG_HS_APF_TIMEOUT_IN)
#define HWIO_USB_OTG_HS_APF_TIMEOUT_APF_TIMEOUT_BMSK                                     0x1ffffe
#define HWIO_USB_OTG_HS_APF_TIMEOUT_APF_TIMEOUT_SHFT                                          0x1
#define HWIO_USB_OTG_HS_APF_TIMEOUT_APF_TIMEOUT_EN_BMSK                                       0x1
#define HWIO_USB_OTG_HS_APF_TIMEOUT_APF_TIMEOUT_EN_SHFT                                       0x0

#define HWIO_USB_OTG_HS_USBSTS_2_ADDR                                                  (USB_OTG_HS_BASE_REG_BASE      + 0x000003c0)
#define HWIO_USB_OTG_HS_USBSTS_2_PHYS                                                  (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003c0)
#define HWIO_USB_OTG_HS_USBSTS_2_OFFS                                                  (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003c0)
#define HWIO_USB_OTG_HS_USBSTS_2_RMSK                                                         0x1
#define HWIO_USB_OTG_HS_USBSTS_2_POR                                                   0x00000000
#define HWIO_USB_OTG_HS_USBSTS_2_POR_RMSK                                              0xffffffff
#define HWIO_USB_OTG_HS_USBSTS_2_ATTR                                                         0x3
#define HWIO_USB_OTG_HS_USBSTS_2_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_2_ADDR, HWIO_USB_OTG_HS_USBSTS_2_RMSK)
#define HWIO_USB_OTG_HS_USBSTS_2_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_2_ADDR, m)
#define HWIO_USB_OTG_HS_USBSTS_2_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBSTS_2_ADDR,v)
#define HWIO_USB_OTG_HS_USBSTS_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBSTS_2_ADDR,m,v,HWIO_USB_OTG_HS_USBSTS_2_IN)
#define HWIO_USB_OTG_HS_USBSTS_2_AHB_STALL_INTR_BMSK                                          0x1
#define HWIO_USB_OTG_HS_USBSTS_2_AHB_STALL_INTR_SHFT                                          0x0

#define HWIO_USB_OTG_HS_USBINTR_2_ADDR                                                 (USB_OTG_HS_BASE_REG_BASE      + 0x000003c4)
#define HWIO_USB_OTG_HS_USBINTR_2_PHYS                                                 (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003c4)
#define HWIO_USB_OTG_HS_USBINTR_2_OFFS                                                 (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003c4)
#define HWIO_USB_OTG_HS_USBINTR_2_RMSK                                                        0x1
#define HWIO_USB_OTG_HS_USBINTR_2_POR                                                  0x00000000
#define HWIO_USB_OTG_HS_USBINTR_2_POR_RMSK                                             0xffffffff
#define HWIO_USB_OTG_HS_USBINTR_2_ATTR                                                        0x3
#define HWIO_USB_OTG_HS_USBINTR_2_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_2_ADDR, HWIO_USB_OTG_HS_USBINTR_2_RMSK)
#define HWIO_USB_OTG_HS_USBINTR_2_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_2_ADDR, m)
#define HWIO_USB_OTG_HS_USBINTR_2_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_USBINTR_2_ADDR,v)
#define HWIO_USB_OTG_HS_USBINTR_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_USBINTR_2_ADDR,m,v,HWIO_USB_OTG_HS_USBINTR_2_IN)
#define HWIO_USB_OTG_HS_USBINTR_2_AHB_STALL_INTR_EN_BMSK                                      0x1
#define HWIO_USB_OTG_HS_USBINTR_2_AHB_STALL_INTR_EN_SHFT                                      0x0

#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ADDR                                         (USB_OTG_HS_BASE_REG_BASE      + 0x000003c8)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_PHYS                                         (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003c8)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_OFFS                                         (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003c8)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_RMSK                                           0x1fffff
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_POR                                          0x000061a9
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_POR_RMSK                                     0xffffffff
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ATTR                                                0x3
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ADDR, HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_RMSK)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_OUT(v)      \
        out_dword(HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ADDR,v)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_ADDR,m,v,HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_IN)
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_AHB_STALL_TIMEOUT_BMSK                         0x1ffffe
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_AHB_STALL_TIMEOUT_SHFT                              0x1
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_AHB_STALL_TIMEOUT_EN_BMSK                           0x1
#define HWIO_USB_OTG_HS_AHB_STALL_TIMEOUT_AHB_STALL_TIMEOUT_EN_SHFT                           0x0

#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_ADDR                                            (USB_OTG_HS_BASE_REG_BASE      + 0x000003cc)
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_PHYS                                            (USB_OTG_HS_BASE_REG_BASE_PHYS + 0x000003cc)
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_OFFS                                            (USB_OTG_HS_BASE_REG_BASE_OFFS + 0x000003cc)
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_RMSK                                            0xffffffff
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_POR                                             0x00000000
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_POR_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_ATTR                                                   0x1
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_IN          \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_STALL_ADDR_ADDR, HWIO_USB_OTG_HS_AHB_STALL_ADDR_RMSK)
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_INM(m)      \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_STALL_ADDR_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_AHB_STALL_ADDR_BMSK                             0xffffffff
#define HWIO_USB_OTG_HS_AHB_STALL_ADDR_AHB_STALL_ADDR_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: USB2_PHY_CM_DWC_USB2_SW
 *--------------------------------------------------------------------------*/

#define USB2_PHY_CM_DWC_USB2_SW_REG_BASE                                                    (USB2_PHY_CM_DWC_USB2_SW_BASE      + 0x00000000)
#define USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_BASE_PHYS + 0x00000000)
#define USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS                                               0x00000000

#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000000)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000000)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000000)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_POR                                              0x00000000
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_ATTR                                                    0x1
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID0_ADDR, HWIO_USB2_PHY_USB_PHY_REVISION_ID0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_STEP_7_0_BMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID0_STEP_7_0_SHFT                                           0x0

#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000004)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000004)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000004)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_POR                                              0x00000000
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_ATTR                                                    0x1
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID1_ADDR, HWIO_USB2_PHY_USB_PHY_REVISION_ID1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_STEP_15_8_BMSK                                         0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID1_STEP_15_8_SHFT                                          0x0

#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000008)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000008)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000008)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_POR                                              0x00000002
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_ATTR                                                    0x1
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID2_ADDR, HWIO_USB2_PHY_USB_PHY_REVISION_ID2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_MINOR_7_0_BMSK                                         0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID2_MINOR_7_0_SHFT                                          0x0

#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000000c)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000000c)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000000c)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_POR                                              0x00000010
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_ATTR                                                    0x1
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID3_ADDR, HWIO_USB2_PHY_USB_PHY_REVISION_ID3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REVISION_ID3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_MAJOR_BMSK                                             0xf0
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_MAJOR_SHFT                                              0x4
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_MINOR_11_8_BMSK                                         0xf
#define HWIO_USB2_PHY_USB_PHY_REVISION_ID3_MINOR_11_8_SHFT                                         0x0

#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000010)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000010)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000010)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_ATTR                                                 0x1
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR, HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_BMSK                                  0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT0_DEBUG_BUS_7_0_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000014)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000014)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000014)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_ATTR                                                 0x1
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR, HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_BMSK                                 0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT1_DEBUG_BUS_15_8_SHFT                                  0x0

#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000018)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000018)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000018)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_ATTR                                                 0x1
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR, HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_BMSK                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT2_DEBUG_BUS_23_16_SHFT                                 0x0

#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000001c)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000001c)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000001c)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_ATTR                                                 0x1
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR, HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_BMSK                                0xff
#define HWIO_USB2_PHY_USB_PHY_DEBUG_BUS_STAT3_DEBUG_BUS_31_24_SHFT                                 0x0

#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000020)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHYS                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000020)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_OFFS                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000020)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RMSK                                             0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_POR                                        0x00000003
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_POR_RMSK                                   0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_ATTR                                              0x1
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_7_6_BMSK                                    0xc0
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RSVD_7_6_SHFT                                     0x6
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_BMSK                        0x3c
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_PHY_RX_TESTER_STATUS_SHFT                         0x2
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_BMSK                                   0x2
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_BAD_SHFT                                   0x1
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_BMSK                                  0x1
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_OUT_1_RX_ALL_GOOD_SHFT                                  0x0

#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000024)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000024)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000024)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_ATTR                                             0x1
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR, HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RMSK)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_7_6_BMSK                                   0xc0
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_7_6_SHFT                                    0x6
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_VDATDETENB0_BMSK                                0x20
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_VDATDETENB0_SHFT                                 0x5
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_VDATSRCENB0_BMSK                                0x10
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_VDATSRCENB0_SHFT                                 0x4
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_3_BMSK                                      0x8
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_3_SHFT                                      0x3
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_CHRGSEL0_BMSK                                    0x4
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_CHRGSEL0_SHFT                                    0x2
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_DCDENB0_BMSK                                     0x2
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_DCDENB0_SHFT                                     0x1
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_0_BMSK                                      0x1
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_OUTPUT_RSVD_0_SHFT                                      0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000028)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000028)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000028)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_RMSK                                                0xfe
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_ATTR                                                 0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_RSVD_7_5_BMSK                                       0xe0
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_RSVD_7_5_SHFT                                        0x5
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_CHGDETINTLCH_BMSK                                   0x10
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_CHGDETINTLCH_SHFT                                    0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DPINTLCH_BMSK                                        0x8
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DPINTLCH_SHFT                                        0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DCDINTLCH_BMSK                                       0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DCDINTLCH_SHFT                                       0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DMINTLCH_BMSK                                        0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_IRQ_STAT_DMINTLCH_SHFT                                        0x1

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000002c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_PHYS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000002c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_OFFS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000002c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_RMSK                                              0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_POR                                         0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_POR_RMSK                                    0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_ATTR                                               0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_7_4_BMSK                                     0xf0
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_RSVD_7_4_SHFT                                      0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_BMSK                                   0xf
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST_OUT_1_TESTDATAOUT_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_ADDR                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000030)
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_PHYS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000030)
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_OFFS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000030)
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_RMSK                                               0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_POR                                          0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_ATTR                                                0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_RSVD_7_0_BMSK                                      0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_VEC4_STATUS_RSVD_7_0_SHFT                                       0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_ADDR                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000034)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_PHYS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000034)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_OFFS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000034)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RMSK                                               0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_POR                                          0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_ATTR                                                0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RSVD_7_4_BMSK                                      0xf0
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RSVD_7_4_SHFT                                       0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_USB2_BC_IRQ_CI_BMSK                                 0x8
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_USB2_BC_IRQ_CI_SHFT                                 0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RSVD_2_0_BMSK                                       0x7
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC0_STATUS_RSVD_2_0_SHFT                                       0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_ADDR                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000038)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_PHYS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000038)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_OFFS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000038)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_RMSK                                               0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_POR                                          0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_POR_RMSK                                     0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_ATTR                                                0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_RSVD_7_0_BMSK                                      0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_VEC1_STATUS_RSVD_7_0_SHFT                                       0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_ADDR                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000003c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_PHYS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000003c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_OFFS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000003c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_RMSK                                              0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_POR                                         0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_POR_RMSK                                    0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_ATTR                                               0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_BC_IRQ_CI_IRQ_STAT_BMSK                           0x80
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_BC_IRQ_CI_IRQ_STAT_SHFT                            0x7
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_DCDOUT_SET_DFT_IRQ_STAT_BMSK                      0x40
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_DCDOUT_SET_DFT_IRQ_STAT_SHFT                       0x6
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_DCDOUT_REG_IRQ_STAT_BMSK                          0x20
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_DCDOUT_REG_IRQ_STAT_SHFT                           0x5
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVPLUS_TOG_IRQ_STAT_1_0_BMSK                     0x10
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVPLUS_TOG_IRQ_STAT_1_0_SHFT                      0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVPLUS_TOG_IRQ_STAT_0_1_BMSK                      0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVPLUS_TOG_IRQ_STAT_0_1_SHFT                      0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVMINUS_TOG_IRQ_STAT_1_0_BMSK                     0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVMINUS_TOG_IRQ_STAT_1_0_SHFT                     0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVMINUS_TOG_IRQ_STAT_0_1_BMSK                     0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_FSVMINUS_TOG_IRQ_STAT_0_1_SHFT                     0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_CHGDET_IRQ_STAT_BMSK                               0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS0_CHGDET_IRQ_STAT_SHFT                               0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_ADDR                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000040)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_PHYS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000040)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_OFFS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000040)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_RMSK                                              0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_POR                                         0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_POR_RMSK                                    0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_ATTR                                               0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_RSVD_7_4_BMSK                                     0xf0
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_RSVD_7_4_SHFT                                      0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_OTGSESSVLD_FALL_IRQ_STAT_BMSK                      0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_OTGSESSVLD_FALL_IRQ_STAT_SHFT                      0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_OTGSESSVLD_RISE_IRQ_STAT_BMSK                      0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_OTGSESSVLD_RISE_IRQ_STAT_SHFT                      0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_IDDIG_FALL_IRQ_STAT_BMSK                           0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_IDDIG_FALL_IRQ_STAT_SHFT                           0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_IDDIG_RISE_IRQ_STAT_BMSK                           0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_STATUS1_IDDIG_RISE_IRQ_STAT_SHFT                           0x0

#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_ADDR                                   (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000044)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_PHYS                                   (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000044)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_OFFS                                   (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000044)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_RMSK                                         0xff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_POR                                    0x00000000
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_POR_RMSK                               0xffffffff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_ATTR                                          0x1
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_RSVD_7_0_BMSK                                0xff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_ERR_CNT1_STATUS_RSVD_7_0_SHFT                                 0x0

#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_ADDR                                            (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000048)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_PHYS                                            (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000048)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_OFFS                                            (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000048)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_RMSK                                                  0xff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_POR                                             0x00000000
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_POR_RMSK                                        0xffffffff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_ATTR                                                   0x1
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_RSVD_7_0_BMSK                                         0xff
#define HWIO_USB2_PHY_USB_PHY_RX_CHK_STATUS_RSVD_7_0_SHFT                                          0x0

#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR                                 (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000004c)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_PHYS                                 (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000004c)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_OFFS                                 (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000004c)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RMSK                                       0xff
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_POR                                  0x00000000
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_POR_RMSK                             0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ATTR                                        0x1
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_7_1_BMSK                              0xfe
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_RSVD_7_1_SHFT                               0x1
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_BMSK                 0x1
#define HWIO_USB2_PHY_USB_PHY_REFCLK_RXTAP_TEST_STATUS_REFCLK_RXTAP_VOUTP_MON_SHFT                 0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000050)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_PHYS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000050)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_OFFS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000050)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RMSK                                           0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_POR                                      0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ATTR                                            0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_BMSK                                   0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAL_STATUS_RX_DATA_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000054)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_PHYS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000054)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_OFFS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000054)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RMSK                                           0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_POR                                      0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ATTR                                            0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_BMSK                                   0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_DATAH_STATUS_RX_DATA_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000058)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000058)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000058)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_ATTR                                             0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_7_BMSK                                     0x80
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RSVD_7_SHFT                                      0x7
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_BMSK                                  0x60
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_LINESTATE_SHFT                                   0x5
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_BMSK                                   0x10
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_TX_READY_SHFT                                    0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_BMSK                                    0x8
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ERROR_SHFT                                    0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_BMSK                                   0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_ACTIVE_SHFT                                   0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDH_BMSK                                   0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDH_SHFT                                   0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_BMSK                                   0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_RX_PORT_STATUS_RX_VALIDL_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_ADDR                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000005c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_PHYS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000005c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_OFFS                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000005c)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_RMSK                                           0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_POR                                      0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_POR_RMSK                                 0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_ATTR                                            0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_IDDIG_1_0_BMSK                                 0x80
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_IDDIG_1_0_SHFT                                  0x7
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_OTGSESSVLD_1_0_BMSK                            0x40
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_OTGSESSVLD_1_0_SHFT                             0x6
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_OTGSESSVLD_0_1_BMSK                            0x20
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_OTGSESSVLD_0_1_SHFT                             0x5
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVPLUS_TOG_1_0_BMSK                           0x10
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVPLUS_TOG_1_0_SHFT                            0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVPLUS_TOG_0_1_BMSK                            0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVPLUS_TOG_0_1_SHFT                            0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVMINUS_TOG_1_0_BMSK                           0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVMINUS_TOG_1_0_SHFT                           0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVMINUS_TOG_0_1_BMSK                           0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_FSVMINUS_TOG_0_1_SHFT                           0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_IDDIG_0_1_BMSK                                  0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_SRC_STATUS_IDDIG_0_1_SHFT                                  0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000060)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000060)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000060)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_POR                                                0x00000002
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_BMSK                                   0x80
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_USB_HS_RX_TEST_EN_SHFT                                    0x7
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_TERMSEL_BMSK                                             0x40
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_TERMSEL_SHFT                                              0x6
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_OPMODE_BMSK                                              0x30
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_OPMODE_SHFT                                               0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_BMSK                                      0x8
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RX_TESTER_RESET_SHFT                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_PORTRESET_BMSK                                            0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_PORTRESET_SHFT                                            0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_SLEEPM_BMSK                                               0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_SLEEPM_SHFT                                               0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RSVD_0_BMSK                                               0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL0_RSVD_0_SHFT                                               0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000064)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000064)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000064)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_POR                                                0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_RSVD_7_4_BMSK                                            0xf0
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_RSVD_7_4_SHFT                                             0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_BMSK                                           0x8
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_DMPULLDOWN_SHFT                                           0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_BMSK                                           0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_DPPULLDOWN_SHFT                                           0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_BMSK                                              0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL1_XCVRSEL_SHFT                                              0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000068)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000068)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000068)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_POR                                                0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_BMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL2_DATAIN_7_0_SHFT                                           0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000006c)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000006c)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000006c)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_POR                                                0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_BMSK                                         0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL3_DATAIN_15_8_SHFT                                          0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000070)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000070)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000070)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_POR                                                0x00000000
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_RSVD_7_3_BMSK                                            0xf8
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_RSVD_7_3_SHFT                                             0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_BMSK                                             0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_IDPULLUP_SHFT                                             0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_BMSK                                             0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_TXVALIDH_SHFT                                             0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_TXVALID_BMSK                                              0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL4_TXVALID_SHFT                                              0x0

#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000074)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000074)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000074)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_POR                                                0x00000010
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ADDR, HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RMSK)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_IN)
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_HOSTDISCONNECT_ECO_BMSK                                  0x80
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_HOSTDISCONNECT_ECO_SHFT                                   0x7
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RSVD_6_5_BMSK                                            0x60
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RSVD_6_5_SHFT                                             0x5
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_PICOPHY_UTMI_CONTROL_OVERWRITE_EN_BMSK                   0x10
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_PICOPHY_UTMI_CONTROL_OVERWRITE_EN_SHFT                    0x4
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RSVD_3_2_BMSK                                             0xc
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_RSVD_3_2_SHFT                                             0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_POR_BMSK                                                  0x2
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_POR_SHFT                                                  0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ATERESET_BMSK                                             0x1
#define HWIO_USB2_PHY_USB_PHY_UTMI_CTRL5_ATERESET_SHFT                                             0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000078)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000078)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000078)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_POR                                       0x00000088
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_COMMONONN_BMSK                                  0x80
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_COMMONONN_SHFT                                   0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_BMSK                                       0x70
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_FSEL_SHFT                                        0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_BMSK                                  0x8
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_RETENABLEN_SHFT                                  0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_BMSK                                       0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_SIDDQ_SHFT                                       0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_VATESTENB_BMSK                                   0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON0_VATESTENB_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000007c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000007c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000007c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_POR                                       0x000000db
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_PLLBTUNE_BMSK                                   0x80
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_PLLBTUNE_SHFT                                    0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_USE_CLKCORE_BMSK                                0x40
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_USE_CLKCORE_SHFT                                 0x6
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ACAENB0_BMSK                                    0x20
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_ACAENB0_SHFT                                     0x5
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_VBUSVLDEXTSEL0_BMSK                             0x10
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_VBUSVLDEXTSEL0_SHFT                              0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OTGDISABLE0_BMSK                                 0x8
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OTGDISABLE0_SHFT                                 0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OTGTUNE0_BMSK                                    0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON1_OTGTUNE0_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000080)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000080)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000080)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_POR                                       0x00000061
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_CLK_REF_DIV2_BMSK                               0x80
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_CLK_REF_DIV2_SHFT                                0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_PLLPTUNE_BMSK                                   0x78
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_PLLPTUNE_SHFT                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_PLLITUNE_BMSK                                    0x6
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_PLLITUNE_SHFT                                    0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_VREGBYPASS_BMSK                                  0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON2_VREGBYPASS_SHFT                                  0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000084)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000084)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000084)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_RSVD_7_0_BMSK                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL_COMMON3_RSVD_7_0_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000088)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000088)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000088)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_POR                                              0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_RSVD_7_0_BMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL0_RSVD_7_0_SHFT                                           0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000008c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000008c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000008c)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_POR                                              0x00000023
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RSVD_7_6_BMSK                                          0xc0
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RSVD_7_6_SHFT                                           0x6
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_VBUSVLDEXT0_BMSK                                       0x20
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_VBUSVLDEXT0_SHFT                                        0x5
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RSVD_4_3_BMSK                                          0x18
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_RSVD_4_3_SHFT                                           0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ULPIPOR_BMSK                                            0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ULPIPOR_SHFT                                            0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ID_HV_CLAMP_EN_N_BMSK                                   0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ID_HV_CLAMP_EN_N_SHFT                                   0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ULPI_CLK_EN_BMSK                                        0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL1_ULPI_CLK_EN_SHFT                                        0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000090)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000090)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000090)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_POR                                              0x00000040
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_BMSK                                0x80
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SEL_SHFT                                 0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_BMSK                                    0x40
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_SUSPEND_N_SHFT                                     0x6
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_BMSK                                  0x20
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_USB2_UTMI_CLK_EN_SHFT                                   0x5
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_AUTORESUME_LEGACY_BMSK                                 0x10
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_AUTORESUME_LEGACY_SHFT                                  0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_AUTORESUME_BMSK                                         0x8
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_AUTORESUME_SHFT                                         0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_RSVD_2_0_BMSK                                           0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL2_RSVD_2_0_SHFT                                           0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000094)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000094)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000094)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_POR                                              0x00000004
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RSVD_7_3_BMSK                                          0xf8
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RSVD_7_3_SHFT                                           0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_CLAMP_MPM_DPSE_DMSE_EN_N_BMSK                           0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_CLAMP_MPM_DPSE_DMSE_EN_N_SHFT                           0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RSVD_1_BMSK                                             0x2
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_RSVD_1_SHFT                                             0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ANALOGTEST_EN_BMSK                                      0x1
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_CTRL3_ANALOGTEST_EN_SHFT                                      0x0

#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ADDR                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000098)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_PHYS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000098)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_OFFS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000098)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_RMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_POR                                     0x00000063
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_POR_RMSK                                0xffffffff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ATTR                                           0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ADDR, HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_IN)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_SQRXTUNE0_BMSK                                0xe0
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_SQRXTUNE0_SHFT                                 0x5
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_RSVD_4_3_BMSK                                 0x18
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_RSVD_4_3_SHFT                                  0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_COMPDISTUNE0_BMSK                              0x7
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X0_COMPDISTUNE0_SHFT                              0x0

#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ADDR                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x0000009c)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_PHYS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x0000009c)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_OFFS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x0000009c)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_RMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_POR                                     0x00000003
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_POR_RMSK                                0xffffffff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ATTR                                           0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ADDR, HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_IN)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXPREEMPAMPTUNE0_BMSK                         0xc0
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXPREEMPAMPTUNE0_SHFT                          0x6
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXPREEMPPULSETUNE0_BMSK                       0x20
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXPREEMPPULSETUNE0_SHFT                        0x5
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_RSVD_4_BMSK                                   0x10
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_RSVD_4_SHFT                                    0x4
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXVREFTUNE0_BMSK                               0xf
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X1_TXVREFTUNE0_SHFT                               0x0

#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ADDR                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000a0)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_PHYS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000a0)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_OFFS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000a0)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_RMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_POR                                     0x0000001d
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_POR_RMSK                                0xffffffff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ATTR                                           0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ADDR, HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_RMSK)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_IN)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_RSVD_7_6_BMSK                                 0xc0
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_RSVD_7_6_SHFT                                  0x6
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXRESTUNE0_BMSK                               0x30
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXRESTUNE0_SHFT                                0x4
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXHSXVTUNE0_BMSK                               0xc
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXHSXVTUNE0_SHFT                               0x2
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXRISETUNE0_BMSK                               0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X2_TXRISETUNE0_SHFT                               0x0

#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ADDR                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000a4)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_PHYS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000a4)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_OFFS                                    (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000a4)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_RMSK                                          0xff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_POR                                     0x00000003
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_POR_RMSK                                0xffffffff
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ATTR                                           0x3
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ADDR, HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_IN)
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_RSVD_7_4_BMSK                                 0xf0
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_RSVD_7_4_SHFT                                  0x4
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_TXFSLSTUNE0_BMSK                               0xf
#define HWIO_USB2_PHY_USB_PHY_PARAMETER_OVERRIDE_X3_TXFSLSTUNE0_SHFT                               0x0

#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ADDR                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000a8)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_PHYS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000a8)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_OFFS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000a8)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RMSK                                              0xff
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_POR                                         0x00000040
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_POR_RMSK                                    0xffffffff
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ATTR                                               0x3
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATREFTUNE0_BMSK                                 0xc0
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATREFTUNE0_SHFT                                  0x6
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATDETENB0_BMSK                                  0x20
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATDETENB0_SHFT                                   0x5
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATSRCENB0_BMSK                                  0x10
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_VDATSRCENB0_SHFT                                   0x4
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RSVD_3_BMSK                                        0x8
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RSVD_3_SHFT                                        0x3
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_CHRGSEL0_BMSK                                      0x4
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_CHRGSEL0_SHFT                                      0x2
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_DCDENB0_BMSK                                       0x2
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_DCDENB0_SHFT                                       0x1
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RSVD_0_BMSK                                        0x1
#define HWIO_USB2_PHY_USB_PHY_CHARGING_DET_CTRL_RSVD_0_SHFT                                        0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000ac)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000ac)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000ac)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_POR                                              0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_TESTDATAIN_BMSK                                        0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST0_TESTDATAIN_SHFT                                         0x0

#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000b0)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000b0)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000b0)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_POR                                              0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_BMSK                                        0x80
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TOGGLE_2WR_SHFT                                         0x7
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_BMSK                         0x40
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_USB_HSPW_CLK_480M_TEST_EN_SHFT                          0x6
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TEST_WRITE_EN_BMSK                                     0x20
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TEST_WRITE_EN_SHFT                                      0x5
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TESTDATAOUTSEL_BMSK                                    0x10
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TESTDATAOUTSEL_SHFT                                     0x4
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TESTADDR_BMSK                                           0xf
#define HWIO_USB2_PHY_USB_PHY_HS_PHY_TEST1_TESTADDR_SHFT                                           0x0

#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000b4)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000b4)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000b4)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR, HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_BMSK                           0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG0_RX_PKT_VALUE_7_0_SHFT                            0x0

#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000b8)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000b8)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000b8)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR, HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_BMSK                          0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG1_RX_PKT_VALUE_15_8_SHFT                           0x0

#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000bc)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000bc)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000bc)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ADDR, HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_RMSK)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_IN)
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_RX_PKT_VALUE_23_16_BMSK                         0xff
#define HWIO_USB2_PHY_USB_PHY_HS_RX_TESTER_1_REG3_RX_PKT_VALUE_23_16_SHFT                          0x0

#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ADDR                                                (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000c0)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_PHYS                                                (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000c0)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_OFFS                                                (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000c0)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_RMSK                                                       0x1
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_POR                                                 0x00000000
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_POR_RMSK                                            0xffffffff
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ATTR                                                       0x3
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_SNPS_CTRL_USB2_PHY_BMSK                                    0x1
#define HWIO_USB2_PHY_USB_PHY_TCSR_CTRL_SNPS_CTRL_USB2_PHY_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_CFG0_ADDR                                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000c4)
#define HWIO_USB2_PHY_USB_PHY_CFG0_PHYS                                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000c4)
#define HWIO_USB2_PHY_USB_PHY_CFG0_OFFS                                                     (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000c4)
#define HWIO_USB2_PHY_USB_PHY_CFG0_RMSK                                                           0xff
#define HWIO_USB2_PHY_USB_PHY_CFG0_POR                                                      0x00000001
#define HWIO_USB2_PHY_USB_PHY_CFG0_POR_RMSK                                                 0xffffffff
#define HWIO_USB2_PHY_USB_PHY_CFG0_ATTR                                                            0x3
#define HWIO_USB2_PHY_USB_PHY_CFG0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CFG0_ADDR, HWIO_USB2_PHY_USB_PHY_CFG0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_CFG0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_CFG0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_CFG0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_CFG0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_CFG0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_CFG0_IN)
#define HWIO_USB2_PHY_USB_PHY_CFG0_RSVD_7_3_BMSK                                                  0xf8
#define HWIO_USB2_PHY_USB_PHY_CFG0_RSVD_7_3_SHFT                                                   0x3
#define HWIO_USB2_PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_BMSK                              0x4
#define HWIO_USB2_PHY_USB_PHY_CFG0_UTMI_PHY_CMN_CTRL_OVERRIDE_EN_SHFT                              0x2
#define HWIO_USB2_PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_BMSK                         0x2
#define HWIO_USB2_PHY_USB_PHY_CFG0_UTMI_PHY_DATAPATH_CTRL_OVERRIDE_EN_SHFT                         0x1
#define HWIO_USB2_PHY_USB_PHY_CFG0_CTRL_VEC_IF_OVERRIDE_EN_BMSK                                    0x1
#define HWIO_USB2_PHY_USB_PHY_CFG0_CTRL_VEC_IF_OVERRIDE_EN_SHFT                                    0x0

#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000c8)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000c8)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000c8)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_RMSK                                                     0x7f
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_POR                                                0x00000000
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ATTR                                                      0x3
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_IN          \
        in_dword_masked(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ADDR, HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_RMSK)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ADDR, m)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ADDR,v)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_ADDR,m,v,HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_IN)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_BMSK                                          0x40
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_TESTBURNIN_SHFT                                           0x6
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_BMSK                                         0x20
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_LOOPBACKENB_SHFT                                          0x5
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDPDATA_BMSK                                        0x10
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDPDATA_SHFT                                         0x4
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSSEL_BMSK                                            0x8
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSSEL_SHFT                                            0x3
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDMEN_BMSK                                           0x4
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDMEN_SHFT                                           0x2
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDPEN_BMSK                                           0x2
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDPEN_SHFT                                           0x1
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDMDATA_BMSK                                         0x1
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL0_BYPASSDMDATA_SHFT                                         0x0

#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000cc)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000cc)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000cc)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RMSK                                                     0xff
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_POR                                                0x00000040
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ATTR                                                      0x3
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_IN          \
        in_dword_masked(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ADDR, HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RMSK)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ADDR, m)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ADDR,v)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_ADDR,m,v,HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_IN)
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RSVD_7_BMSK                                              0x80
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RSVD_7_SHFT                                               0x7
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_ENABLE_N_BMSK                                    0x40
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_ENABLE_N_SHFT                                     0x6
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_SE0_BMSK                                         0x20
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_SE0_SHFT                                          0x5
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_DAT_BMSK                                         0x10
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_UTMI_TX_DAT_SHFT                                          0x4
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RSVD_3_BMSK                                               0x8
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_RSVD_3_SHFT                                               0x3
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_BMSK                                          0x6
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_TESTCLK_SEL_SHFT                                          0x1
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_HSXCVREXTCTL0_BMSK                                        0x1
#define HWIO_USB2_PHY_UTMI_PHY_CMN_CTRL1_HSXCVREXTCTL0_SHFT                                        0x0

#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ADDR                                                  (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000d0)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_PHYS                                                  (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000d0)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_OFFS                                                  (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000d0)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_RMSK                                                        0xff
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_POR                                                   0x00000000
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_POR_RMSK                                              0xffffffff
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ATTR                                                         0x3
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ADDR, HWIO_USB2_PHY_USB_PHY_IRQ_CMD_RMSK)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_IRQ_CMD_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_IRQ_CMD_IN)
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_RSVD_7_1_BMSK                                               0xfe
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_RSVD_7_1_SHFT                                                0x1
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_IRQ_GLOBAL_CLEAR_BMSK                                        0x1
#define HWIO_USB2_PHY_USB_PHY_IRQ_CMD_IRQ_GLOBAL_CLEAR_SHFT                                        0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000d4)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000d4)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000d4)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ATTR                                                 0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_IN)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_BC_IRQ_CI_MASK_BMSK                                 0x80
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_BC_IRQ_CI_MASK_SHFT                                  0x7
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_DCDOUT_SET_DFT_MASK_BMSK                            0x40
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_DCDOUT_SET_DFT_MASK_SHFT                             0x6
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_DCDOUT_REG_MASK_BMSK                                0x20
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_DCDOUT_REG_MASK_SHFT                                 0x5
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVPLUS_TOG_MASK_1_0_BMSK                           0x10
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVPLUS_TOG_MASK_1_0_SHFT                            0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVPLUS_TOG_MASK_0_1_BMSK                            0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVPLUS_TOG_MASK_0_1_SHFT                            0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVMINUS_TOG_MASK_1_0_BMSK                           0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVMINUS_TOG_MASK_1_0_SHFT                           0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVMINUS_TOG_MASK_0_1_BMSK                           0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_FSVMINUS_TOG_MASK_0_1_SHFT                           0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_CHGDET_MASK_BMSK                                     0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK0_CHGDET_MASK_SHFT                                     0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000d8)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000d8)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000d8)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ATTR                                                 0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IN)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_RSVD_7_4_BMSK                                       0xf0
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_RSVD_7_4_SHFT                                        0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OTGSESSVLD_FALL_MASK_BMSK                            0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OTGSESSVLD_FALL_MASK_SHFT                            0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OTGSESSVLD_RISE_MASK_BMSK                            0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_OTGSESSVLD_RISE_MASK_SHFT                            0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IDDIG_FALL_MASK_BMSK                                 0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IDDIG_FALL_MASK_SHFT                                 0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IDDIG_RISE_MASK_BMSK                                 0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_MASK1_IDDIG_RISE_MASK_SHFT                                 0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ADDR                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000dc)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_PHYS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000dc)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_OFFS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000dc)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_RMSK                                               0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_POR                                          0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_POR_RMSK                                     0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ATTR                                                0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_IN)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_BC_IRQ_CI_CLEAR_BMSK                               0x80
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_BC_IRQ_CI_CLEAR_SHFT                                0x7
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_DCDOUT_SET_DFT_CLEAR_BMSK                          0x40
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_DCDOUT_SET_DFT_CLEAR_SHFT                           0x6
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_DCDOUT_REG_CLEAR_BMSK                              0x20
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_DCDOUT_REG_CLEAR_SHFT                               0x5
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVPLUS_TOG_CLEAR_1_0_BMSK                         0x10
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVPLUS_TOG_CLEAR_1_0_SHFT                          0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVPLUS_TOG_CLEAR_0_1_BMSK                          0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVPLUS_TOG_CLEAR_0_1_SHFT                          0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVMINUS_TOG_CLEAR_1_0_BMSK                         0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVMINUS_TOG_CLEAR_1_0_SHFT                         0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVMINUS_TOG_CLEAR_0_1_BMSK                         0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_FSVMINUS_TOG_CLEAR_0_1_SHFT                         0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_CHGDET_CLEAR_BMSK                                   0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR0_CHGDET_CLEAR_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ADDR                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000e0)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_PHYS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000e0)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OFFS                                         (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000e0)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_RMSK                                               0xff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_POR                                          0x00000000
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_POR_RMSK                                     0xffffffff
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ATTR                                                0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ADDR, HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_RMSK)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IN)
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_RSVD_7_4_BMSK                                      0xf0
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_RSVD_7_4_SHFT                                       0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OTGSESSVLD_FALL_CLEAR_BMSK                          0x8
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OTGSESSVLD_FALL_CLEAR_SHFT                          0x3
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OTGSESSVLD_RISE_CLEAR_BMSK                          0x4
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_OTGSESSVLD_RISE_CLEAR_SHFT                          0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IDDIG_FALL_CLEAR_BMSK                               0x2
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IDDIG_FALL_CLEAR_SHFT                               0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IDDIG_RISE_CLEAR_BMSK                               0x1
#define HWIO_USB2_PHY_USB_PHY_INTERRUPT_CLEAR1_IDDIG_RISE_CLEAR_SHFT                               0x0

#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ADDR                                              (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000e8)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_PHYS                                              (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000e8)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_OFFS                                              (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000e8)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_RMSK                                                    0xff
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_POR                                               0x0000000d
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_POR_RMSK                                          0xffffffff
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ATTR                                                     0x3
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_RSVD_7_4_BMSK                                           0xf0
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_RSVD_7_4_SHFT                                            0x4
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_REFCLK_SEL_BMSK                                          0xe
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_REFCLK_SEL_SHFT                                          0x1
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_REFCLK_RXTAP_EN_BMSK                                     0x1
#define HWIO_USB2_PHY_USB_PHY_REFCLK_CTRL_REFCLK_RXTAP_EN_SHFT                                     0x0

#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ADDR                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000ec)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_PHYS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000ec)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_OFFS                                             (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000ec)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_RMSK                                                   0xff
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_POR                                              0x00000001
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_POR_RMSK                                         0xffffffff
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ATTR                                                    0x3
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_RSVD_7_1_BMSK                                          0xfe
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_RSVD_7_1_SHFT                                           0x1
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_BMSK                                            0x1
#define HWIO_USB2_PHY_USB_PHY_PWRDOWN_CTRL_PWRDN_B_SHFT                                            0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ADDR                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000f0)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_PHYS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000f0)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OFFS                                        (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000f0)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_RMSK                                              0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_POR                                         0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_POR_RMSK                                    0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ATTR                                               0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_IN)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_TXHSXVTUNE_BMSK                                   0x80
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_TXHSXVTUNE_SHFT                                    0x7
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OTGTUNE_BMSK                                      0x40
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OTGTUNE_SHFT                                       0x6
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_SQRXTUNE_BMSK                                     0x20
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_SQRXTUNE_SHFT                                      0x5
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_COMPDISTUNE_BMSK                                  0x10
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_COMPDISTUNE_SHFT                                   0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_VBUSVLDEXTSEL_BMSK                                 0x8
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_VBUSVLDEXTSEL_SHFT                                 0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_VBUSVLDEXT_BMSK                                    0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_VBUSVLDEXT_SHFT                                    0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OTGDISABLE_BMSK                                    0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_OTGDISABLE_SHFT                                    0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_COMMONONN_BMSK                                     0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_7_0_COMMONONN_SHFT                                     0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ADDR                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000f4)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_PHYS                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000f4)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_OFFS                                       (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000f4)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_RMSK                                             0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_POR                                        0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_POR_RMSK                                   0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ATTR                                              0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_IN)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ACAENB_CM_BMSK                                   0x80
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_ACAENB_CM_SHFT                                    0x7
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_CHRGSEL_BMSK                                     0x40
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_CHRGSEL_SHFT                                      0x6
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXPREEMPPULSETUNE_BMSK                           0x20
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXPREEMPPULSETUNE_SHFT                            0x5
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXPREEMPAMPTUNE_BMSK                             0x10
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXPREEMPAMPTUNE_SHFT                              0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXRESTUNE_BMSK                                    0x8
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXRESTUNE_SHFT                                    0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXRISETUNE_BMSK                                   0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXRISETUNE_SHFT                                   0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXVREFTUNE_BMSK                                   0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXVREFTUNE_SHFT                                   0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXFSLSTUNE_BMSK                                   0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_15_8_TXFSLSTUNE_SHFT                                   0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000f8)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000f8)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000f8)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_IN)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_UTMI_TX_SE0_BMSK                                0x80
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_UTMI_TX_SE0_SHFT                                 0x7
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_UTMI_TX_DAT_BMSK                                0x40
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_UTMI_TX_DAT_SHFT                                 0x6
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_QSCRATCH_TESTCLK_BMSK                           0x20
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_QSCRATCH_TESTCLK_SHFT                            0x5
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_VATESTEN_CM_BMSK                                0x10
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_VATESTEN_CM_SHFT                                 0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTADDR_BMSK                                    0x8
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTADDR_SHFT                                    0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTDATAIN_BMSK                                  0x4
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTDATAIN_SHFT                                  0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTDATAOUTSEL_BMSK                              0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_TESTDATAOUTSEL_SHFT                              0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_DCDENB_BMSK                                      0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_23_16_DCDENB_SHFT                                      0x0

#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ADDR                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x000000fc)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_PHYS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x000000fc)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_OFFS                                      (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x000000fc)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_RMSK                                            0xff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_POR                                       0x00000000
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_POR_RMSK                                  0xffffffff
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ATTR                                             0x3
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ADDR, HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_RMSK)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_IN)
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_RSVD_7_2_BMSK                                   0xfc
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_RSVD_7_2_SHFT                                    0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_AUTORESUME_BMSK                                  0x2
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_AUTORESUME_SHFT                                  0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_UTMI_TX_ENABLE_N_BMSK                            0x1
#define HWIO_USB2_PHY_USB_PHY_ULPI_OVERRIDE_31_24_UTMI_TX_ENABLE_N_SHFT                            0x0

#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000104)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_PHYS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000104)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_OFFS                                          (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000104)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_RMSK                                                0xff
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_POR                                           0x00000000
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_POR_RMSK                                      0xffffffff
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ATTR                                                 0x3
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_BMSK                                  0xe0
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_DEBUG_BUS_SEL_SHFT                                   0x5
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_BMSK                                   0x1f
#define HWIO_USB2_PHY_USB_PHY_TEST_DEBUG_CTRL_DTESTMUX_SEL_SHFT                                    0x0

#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ADDR                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE      + 0x00000108)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_PHYS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_PHYS + 0x00000108)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_OFFS                                               (USB2_PHY_CM_DWC_USB2_SW_REG_BASE_OFFS + 0x00000108)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_RMSK                                                     0xff
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_POR                                                0x00000000
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_POR_RMSK                                           0xffffffff
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ATTR                                                      0x3
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_IN          \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ADDR, HWIO_USB2_PHY_USB_PHY_RESET_CTRL_RMSK)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_INM(m)      \
        in_dword_masked(HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ADDR, m)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_OUT(v)      \
        out_dword(HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ADDR,v)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USB2_PHY_USB_PHY_RESET_CTRL_ADDR,m,v,HWIO_USB2_PHY_USB_PHY_RESET_CTRL_IN)
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_RSVD_7_1_BMSK                                            0xfe
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_RSVD_7_1_SHFT                                             0x1
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_SW_RESET_BMSK                                             0x1
#define HWIO_USB2_PHY_USB_PHY_RESET_CTRL_SW_RESET_SHFT                                             0x0

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                                           (CORE_TOP_CSR_BASE      + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_PHYS                                                                                      (CORE_TOP_CSR_BASE_PHYS + 0x00037000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                                      0x00037000

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK                                                                               0x10001
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_POR                                                                             0x00000000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ATTR                                                                                   0x3
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_BMSK                                                  0x10000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_SHFT                                                     0x10
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_BMSK                                                          0x1
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_SHFT                                                          0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK                                                                              0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_POR                                                                            0x00000000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ATTR                                                                                  0x3
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_BMSK                                                0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_SHFT                                                   0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_BMSK                                                        0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_SHFT                                                        0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00000380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_RMSK                                                                       0x10001
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_POR                                                                     0x00000000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_POR_RMSK                                                                0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ATTR                                                                           0x3
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_NSEN_INIT_BMSK                                  0x10000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_NSEN_INIT_SHFT                                     0x10
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_EN_TZ_BMSK                                          0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_EN_TZ_SHFT                                          0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00000384)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_PHYS                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00000384)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OFFS                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000384)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_RMSK                                                                    0x10001
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_POR                                                                  0x00000000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_POR_RMSK                                                             0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ATTR                                                                        0x3
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_NSEN_INIT_BMSK                            0x10000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_NSEN_INIT_SHFT                               0x10
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_EN_TZ_BMSK                                    0x1
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_EN_TZ_SHFT                                    0x0

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001000)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_PHYS                                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001000)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001000)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_POR                                                                              0x00000000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_POR_RMSK                                                                         0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ATTR                                                                                    0x3
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_BIMC_CFG_QRIB_XPU2_ACR_BMSK                                                      0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_BIMC_CFG_QRIB_XPU2_ACR_SHFT                                                             0x0

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001004)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001004)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001004)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                        0x10001
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_POR                                                                      0x00000000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_POR_RMSK                                                                 0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ATTR                                                                            0x3
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BMSK                                         0x10000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_SHFT                                            0x10
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                       0x1
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                       0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001008)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001008)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001008)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_POR                                                                             0x00000000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ATTR                                                                                   0x3
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_BMSK                                                    0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_SHFT                                                           0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000100c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_PHYS                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000100c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000100c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                       0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_POR                                                                     0x00000000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_POR_RMSK                                                                0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ATTR                                                                           0x3
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BMSK                                       0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_SHFT                                          0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                     0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                     0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_PHYS                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OFFS                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_RMSK                                                                     0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_POR                                                                      0x00000000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_POR_RMSK                                                                 0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ATTR                                                                            0x3
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_BMSK                                      0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_SHFT                                             0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001384)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_PHYS                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001384)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OFFS                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001384)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                0x10001
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_POR                                                              0x00000000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_POR_RMSK                                                         0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ATTR                                                                    0x3
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_BMSK                         0x10000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_SHFT                            0x10
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                       0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                       0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001390)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001390)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001390)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_RMSK                                                                  0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_POR                                                                   0x00000000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_POR_RMSK                                                              0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ATTR                                                                         0x3
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_BMSK                                0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_SHFT                                       0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001394)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_PHYS                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00001394)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OFFS                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001394)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_RMSK                                                             0x10001
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_POR                                                           0x00000000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_POR_RMSK                                                      0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ATTR                                                                 0x3
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_BMSK                   0x10000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_SHFT                      0x10
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                 0x1
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                 0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK                                                                              0x4ffbfb7b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_POR                                                                               0x00000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ATTR                                                                                     0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_USB_OTG_HS_XPU2_NON_SEC_INTR_BMSK                                                 0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_USB_OTG_HS_XPU2_NON_SEC_INTR_SHFT                                                       0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_EMAC_XPU2_NON_SEC_INTR_BMSK                                                        0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_EMAC_XPU2_NON_SEC_INTR_SHFT                                                             0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP1_XPU2_NON_SEC_INTR_BMSK                                                       0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BLSP1_XPU2_NON_SEC_INTR_SHFT                                                            0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_CFG_XPU2_NON_SEC_INTR_BMSK                                                    0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_CFG_XPU2_NON_SEC_INTR_SHFT                                                         0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_QDSP_TBU_XPU2_NON_SEC_INTR_BMSK                                               0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_QDSP_TBU_XPU2_NON_SEC_INTR_SHFT                                                    0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_GPS_TBU_XPU2_NON_SEC_INTR_BMSK                                                 0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_GPS_TBU_XPU2_NON_SEC_INTR_SHFT                                                     0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_DIME_TBU_XPU2_NON_SEC_INTR_BMSK                                                0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SMMU_DIME_TBU_XPU2_NON_SEC_INTR_SHFT                                                    0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_CFG_XPU2_NON_SEC_INTR_BMSK                                                      0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_CFG_XPU2_NON_SEC_INTR_SHFT                                                          0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PRNG_CFG_XPU2_NON_SEC_INTR_BMSK                                                     0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PRNG_CFG_XPU2_NON_SEC_INTR_SHFT                                                         0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PCNOC_CFG_XPU2_NON_SEC_INTR_BMSK                                                     0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PCNOC_CFG_XPU2_NON_SEC_INTR_SHFT                                                        0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_XPU2_NON_SEC_INTR_BMSK                                                        0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_XPU2_NON_SEC_INTR_SHFT                                                           0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SEC_CTRL_XPU2_NON_SEC_INTR_BMSK                                                      0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SEC_CTRL_XPU2_NON_SEC_INTR_SHFT                                                         0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DEHR_XPU2_NON_SEC_INTR_BMSK                                                           0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DEHR_XPU2_NON_SEC_INTR_SHFT                                                              0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_XPU2_NON_SEC_INTR_BMSK                                                            0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_XPU2_NON_SEC_INTR_SHFT                                                               0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BOOTROM_XPU2_NON_SEC_INTR_BMSK                                                        0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BOOTROM_XPU2_NON_SEC_INTR_SHFT                                                           0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CRYPTO0_BAM_XPU2_NON_SEC_INTR_BMSK                                                    0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CRYPTO0_BAM_XPU2_NON_SEC_INTR_SHFT                                                       0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TCSR_XPU2_NON_SEC_INTR_BMSK                                                            0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TCSR_XPU2_NON_SEC_INTR_SHFT                                                              0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_XPU2_NON_SEC_INTR_BMSK                                                            0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_XPU2_NON_SEC_INTR_SHFT                                                              0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_XPU2_NON_SEC_INTR_BMSK                                                            0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_QPIC_XPU2_NON_SEC_INTR_SHFT                                                              0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_XPU2_NON_SEC_INTR_BMSK                                                         0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_XPU2_NON_SEC_INTR_SHFT                                                          0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NON_SEC_INTR_BMSK                                                         0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NON_SEC_INTR_SHFT                                                          0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_MPU_CFG_NON_SEC_INTR_BMSK                                                          0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_MPU_CFG_NON_SEC_INTR_SHFT                                                           0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU2_NON_SEC_INTR_BMSK                                                               0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU2_NON_SEC_INTR_SHFT                                                               0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_XPU2_NON_SEC_INTR_BMSK                                                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_XPU2_NON_SEC_INTR_SHFT                                                               0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSS_XPU2_NON_SEC_INTR_BMSK                                                               0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSS_XPU2_NON_SEC_INTR_SHFT                                                               0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK                                                                       0x4ffbfb7b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_POR                                                                        0x00000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_POR_RMSK                                                                   0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ATTR                                                                              0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_USB_OTG_HS_XPU2_NON_SEC_INTR_ENABLE_BMSK                                   0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_USB_OTG_HS_XPU2_NON_SEC_INTR_ENABLE_SHFT                                         0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_EMAC_XPU2_NON_SEC_INTR_ENABLE_BMSK                                          0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_EMAC_XPU2_NON_SEC_INTR_ENABLE_SHFT                                               0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP1_XPU2_NON_SEC_INTR_ENABLE_BMSK                                         0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BLSP1_XPU2_NON_SEC_INTR_ENABLE_SHFT                                              0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                                      0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                                           0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_NON_SEC_INTR_ENABLE_BMSK                                 0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_NON_SEC_INTR_ENABLE_SHFT                                      0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_NON_SEC_INTR_ENABLE_BMSK                                   0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_NON_SEC_INTR_ENABLE_SHFT                                       0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_NON_SEC_INTR_ENABLE_BMSK                                  0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_NON_SEC_INTR_ENABLE_SHFT                                      0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                                        0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                                            0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PRNG_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                                       0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PRNG_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                                           0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_BMSK                                       0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_NON_SEC_INTR_ENABLE_SHFT                                          0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                          0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                             0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_NON_SEC_INTR_ENABLE_BMSK                                        0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_NON_SEC_INTR_ENABLE_SHFT                                           0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DEHR_XPU2_NON_SEC_INTR_ENABLE_BMSK                                             0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DEHR_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                              0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                 0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BOOTROM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                          0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BOOTROM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                             0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                      0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                         0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TCSR_XPU2_NON_SEC_INTR_ENABLE_BMSK                                              0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TCSR_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                              0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_XPU2_NON_SEC_INTR_ENABLE_BMSK                                              0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_QPIC_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_NON_SEC_INTR_ENABLE_BMSK                                           0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_NON_SEC_INTR_ENABLE_SHFT                                            0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NON_SEC_INTR_ENABLE_BMSK                                           0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NON_SEC_INTR_ENABLE_SHFT                                            0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_MPU_CFG_NON_SEC_INTR_ENABLE_BMSK                                            0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_MPU_CFG_NON_SEC_INTR_ENABLE_SHFT                                             0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU2_NON_SEC_INTR_ENABLE_BMSK                                                 0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                 0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_XPU2_NON_SEC_INTR_ENABLE_BMSK                                                 0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                 0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSS_XPU2_NON_SEC_INTR_ENABLE_BMSK                                                 0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSS_XPU2_NON_SEC_INTR_ENABLE_SHFT                                                 0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_PHYS                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OFFS                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK                                                                        0x20003f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_POR                                                                       0x00000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_POR_RMSK                                                                  0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ATTR                                                                             0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB_OTG_HS_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                  0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB_OTG_HS_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                      0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_EMAC_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                            0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_EMAC_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                             0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QPIC_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                            0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QPIC_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                             0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_DEHR_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                             0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_DEHR_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                             0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                          0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                          0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                             0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_CLIENT_NON_SEC_INTR_BMSK                                              0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_CLIENT_NON_SEC_INTR_SHFT                                              0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_PHYS                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OFFS                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK                                                                 0x20003f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_POR                                                                0x00000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_POR_RMSK                                                           0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ATTR                                                                      0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                    0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                        0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_EMAC_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                              0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_EMAC_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                               0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QPIC_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                              0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QPIC_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                               0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_DEHR_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                               0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_DEHR_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                               0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                            0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                            0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                               0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                               0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BMSK                                0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SHFT                                0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_PHYS                                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OFFS                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002090)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK                                                                           0x20003f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_POR                                                                          0x00000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_POR_RMSK                                                                     0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ATTR                                                                                0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB_OTG_HS_VMIDMT_CFG_NON_SEC_INTR_BMSK                                        0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB_OTG_HS_VMIDMT_CFG_NON_SEC_INTR_SHFT                                            0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_EMAC_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                  0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_EMAC_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                   0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QPIC_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                  0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QPIC_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                   0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_DEHR_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                   0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_DEHR_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                   0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                   0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                   0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_CFG_NON_SEC_INTR_BMSK                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_CFG_NON_SEC_INTR_SHFT                                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_PHYS                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OFFS                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000020d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK                                                                    0x20003f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_POR                                                                   0x00000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_POR_RMSK                                                              0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ATTR                                                                         0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                          0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                              0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_EMAC_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                    0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_EMAC_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                     0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QPIC_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QPIC_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_DEHR_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                     0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_DEHR_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                     0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                  0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                  0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                     0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                     0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BMSK                                      0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SHFT                                      0x0

#define HWIO_TCSR_MUTEX_REG_RESET_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002800)
#define HWIO_TCSR_MUTEX_REG_RESET_RMSK                                                                                           0x1
#define HWIO_TCSR_MUTEX_REG_RESET_POR                                                                                     0x00000000
#define HWIO_TCSR_MUTEX_REG_RESET_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_MUTEX_REG_RESET_ATTR                                                                                           0x3
#define HWIO_TCSR_MUTEX_REG_RESET_IN          \
        in_dword_masked(HWIO_TCSR_MUTEX_REG_RESET_ADDR, HWIO_TCSR_MUTEX_REG_RESET_RMSK)
#define HWIO_TCSR_MUTEX_REG_RESET_INM(m)      \
        in_dword_masked(HWIO_TCSR_MUTEX_REG_RESET_ADDR, m)
#define HWIO_TCSR_MUTEX_REG_RESET_OUT(v)      \
        out_dword(HWIO_TCSR_MUTEX_REG_RESET_ADDR,v)
#define HWIO_TCSR_MUTEX_REG_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MUTEX_REG_RESET_ADDR,m,v,HWIO_TCSR_MUTEX_REG_RESET_IN)
#define HWIO_TCSR_MUTEX_REG_RESET_MUTEX_RESET_BMSK                                                                               0x1
#define HWIO_TCSR_MUTEX_REG_RESET_MUTEX_RESET_SHFT                                                                               0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002400)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK                                                                                  0x4ffbfb7b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_POR                                                                                   0x00000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ATTR                                                                                         0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_USB_OTG_HS_XPU2_SEC_INTR_BMSK                                                         0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_USB_OTG_HS_XPU2_SEC_INTR_SHFT                                                               0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_EMAC_XPU2_SEC_INTR_BMSK                                                                0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_EMAC_XPU2_SEC_INTR_SHFT                                                                     0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP1_XPU2_SEC_INTR_BMSK                                                               0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BLSP1_XPU2_SEC_INTR_SHFT                                                                    0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_CFG_XPU2_SEC_INTR_BMSK                                                            0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_CFG_XPU2_SEC_INTR_SHFT                                                                 0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_QDSP_TBU_XPU2_SEC_INTR_BMSK                                                       0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_QDSP_TBU_XPU2_SEC_INTR_SHFT                                                            0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_GPS_TBU_XPU2_SEC_INTR_BMSK                                                         0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_GPS_TBU_XPU2_SEC_INTR_SHFT                                                             0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_DIME_TBU_XPU2_SEC_INTR_BMSK                                                        0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SMMU_DIME_TBU_XPU2_SEC_INTR_SHFT                                                            0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_CFG_XPU2_SEC_INTR_BMSK                                                              0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_CFG_XPU2_SEC_INTR_SHFT                                                                  0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PRNG_CFG_XPU2_SEC_INTR_BMSK                                                             0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PRNG_CFG_XPU2_SEC_INTR_SHFT                                                                 0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PCNOC_CFG_XPU2_SEC_INTR_BMSK                                                             0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PCNOC_CFG_XPU2_SEC_INTR_SHFT                                                                0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_XPU2_SEC_INTR_BMSK                                                                0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_XPU2_SEC_INTR_SHFT                                                                   0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SEC_CTRL_XPU2_SEC_INTR_BMSK                                                              0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SEC_CTRL_XPU2_SEC_INTR_SHFT                                                                 0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DEHR_XPU2_SEC_INTR_BMSK                                                                   0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DEHR_XPU2_SEC_INTR_SHFT                                                                      0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_XPU2_SEC_INTR_BMSK                                                                    0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_XPU2_SEC_INTR_SHFT                                                                       0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BOOTROM_XPU2_SEC_INTR_BMSK                                                                0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BOOTROM_XPU2_SEC_INTR_SHFT                                                                   0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CRYPTO0_BAM_XPU2_SEC_INTR_BMSK                                                            0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CRYPTO0_BAM_XPU2_SEC_INTR_SHFT                                                               0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TCSR_XPU2_SEC_INTR_BMSK                                                                    0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TCSR_XPU2_SEC_INTR_SHFT                                                                      0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_XPU2_SEC_INTR_BMSK                                                                    0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_XPU2_SEC_INTR_SHFT                                                                      0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_XPU2_SEC_INTR_BMSK                                                                    0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_QPIC_XPU2_SEC_INTR_SHFT                                                                      0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_XPU2_SEC_INTR_BMSK                                                                 0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_XPU2_SEC_INTR_SHFT                                                                  0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_SEC_INTR_BMSK                                                                 0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_SEC_INTR_SHFT                                                                  0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_MPU_CFG_SEC_INTR_BMSK                                                                  0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_MPU_CFG_SEC_INTR_SHFT                                                                   0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU2_SEC_INTR_BMSK                                                                       0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU2_SEC_INTR_SHFT                                                                       0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_XPU2_SEC_INTR_BMSK                                                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_XPU2_SEC_INTR_SHFT                                                                       0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSS_XPU2_SEC_INTR_BMSK                                                                       0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSS_XPU2_SEC_INTR_SHFT                                                                       0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002440)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK                                                                           0x4ffbfb7b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_POR                                                                            0x00000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ATTR                                                                                  0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_USB_OTG_HS_XPU2_SEC_INTR_ENABLE_BMSK                                           0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_USB_OTG_HS_XPU2_SEC_INTR_ENABLE_SHFT                                                 0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_EMAC_XPU2_SEC_INTR_ENABLE_BMSK                                                  0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_EMAC_XPU2_SEC_INTR_ENABLE_SHFT                                                       0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP1_XPU2_SEC_INTR_ENABLE_BMSK                                                 0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BLSP1_XPU2_SEC_INTR_ENABLE_SHFT                                                      0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_CFG_XPU2_SEC_INTR_ENABLE_BMSK                                              0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                                   0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_SEC_INTR_ENABLE_BMSK                                         0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_SEC_INTR_ENABLE_SHFT                                              0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_SEC_INTR_ENABLE_BMSK                                           0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_SEC_INTR_ENABLE_SHFT                                               0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_SEC_INTR_ENABLE_BMSK                                          0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_SEC_INTR_ENABLE_SHFT                                              0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_CFG_XPU2_SEC_INTR_ENABLE_BMSK                                                0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                                    0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PRNG_CFG_XPU2_SEC_INTR_ENABLE_BMSK                                               0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PRNG_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                                   0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_SEC_INTR_ENABLE_BMSK                                               0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PCNOC_CFG_XPU2_SEC_INTR_ENABLE_SHFT                                                  0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_XPU2_SEC_INTR_ENABLE_BMSK                                                  0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_XPU2_SEC_INTR_ENABLE_SHFT                                                     0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_SEC_INTR_ENABLE_BMSK                                                0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SEC_CTRL_XPU2_SEC_INTR_ENABLE_SHFT                                                   0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DEHR_XPU2_SEC_INTR_ENABLE_BMSK                                                     0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DEHR_XPU2_SEC_INTR_ENABLE_SHFT                                                        0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_XPU2_SEC_INTR_ENABLE_BMSK                                                      0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_XPU2_SEC_INTR_ENABLE_SHFT                                                         0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BOOTROM_XPU2_SEC_INTR_ENABLE_BMSK                                                  0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BOOTROM_XPU2_SEC_INTR_ENABLE_SHFT                                                     0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_SEC_INTR_ENABLE_BMSK                                              0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CRYPTO0_BAM_XPU2_SEC_INTR_ENABLE_SHFT                                                 0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TCSR_XPU2_SEC_INTR_ENABLE_BMSK                                                      0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TCSR_XPU2_SEC_INTR_ENABLE_SHFT                                                        0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_XPU2_SEC_INTR_ENABLE_BMSK                                                      0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_XPU2_SEC_INTR_ENABLE_SHFT                                                        0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_XPU2_SEC_INTR_ENABLE_BMSK                                                      0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_QPIC_XPU2_SEC_INTR_ENABLE_SHFT                                                        0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_SEC_INTR_ENABLE_BMSK                                                   0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_XPU2_SEC_INTR_ENABLE_SHFT                                                    0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_SEC_INTR_ENABLE_BMSK                                                   0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_SEC_INTR_ENABLE_SHFT                                                    0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_MPU_CFG_SEC_INTR_ENABLE_BMSK                                                    0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_MPU_CFG_SEC_INTR_ENABLE_SHFT                                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU2_SEC_INTR_ENABLE_BMSK                                                         0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU2_SEC_INTR_ENABLE_SHFT                                                         0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_XPU2_SEC_INTR_ENABLE_BMSK                                                         0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_XPU2_SEC_INTR_ENABLE_SHFT                                                         0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSS_XPU2_SEC_INTR_ENABLE_BMSK                                                         0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSS_XPU2_SEC_INTR_ENABLE_SHFT                                                         0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_PHYS                                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OFFS                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002410)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK                                                                            0x20003f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_POR                                                                           0x00000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_POR_RMSK                                                                      0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ATTR                                                                                 0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB_OTG_HS_VMIDMT_CLIENT_SEC_INTR_BMSK                                          0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB_OTG_HS_VMIDMT_CLIENT_SEC_INTR_SHFT                                              0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_EMAC_VMIDMT_CLIENT_SEC_INTR_BMSK                                                    0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_EMAC_VMIDMT_CLIENT_SEC_INTR_SHFT                                                     0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QPIC_VMIDMT_CLIENT_SEC_INTR_BMSK                                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QPIC_VMIDMT_CLIENT_SEC_INTR_SHFT                                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_DEHR_VMIDMT_CLIENT_SEC_INTR_BMSK                                                     0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_DEHR_VMIDMT_CLIENT_SEC_INTR_SHFT                                                     0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_SEC_INTR_BMSK                                                  0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_CLIENT_SEC_INTR_SHFT                                                  0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP_VMIDMT_CLIENT_SEC_INTR_BMSK                                                     0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP_VMIDMT_CLIENT_SEC_INTR_SHFT                                                     0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_CLIENT_SEC_INTR_BMSK                                                      0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_CLIENT_SEC_INTR_SHFT                                                      0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002450)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK                                                                     0x20003f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_POR                                                                    0x00000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_POR_RMSK                                                               0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ATTR                                                                          0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                            0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_EMAC_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                      0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_EMAC_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                       0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QPIC_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                      0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QPIC_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_DEHR_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                       0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_DEHR_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                       0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                    0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                    0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                       0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_SEC_INTR_ENABLE_BMSK                                        0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_CLIENT_SEC_INTR_ENABLE_SHFT                                        0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_PHYS                                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002490)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK                                                                               0x20003f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_POR                                                                              0x00000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_POR_RMSK                                                                         0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ATTR                                                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB_OTG_HS_VMIDMT_CFG_SEC_INTR_BMSK                                                0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB_OTG_HS_VMIDMT_CFG_SEC_INTR_SHFT                                                    0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_EMAC_VMIDMT_CFG_SEC_INTR_BMSK                                                          0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_EMAC_VMIDMT_CFG_SEC_INTR_SHFT                                                           0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QPIC_VMIDMT_CFG_SEC_INTR_BMSK                                                          0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QPIC_VMIDMT_CFG_SEC_INTR_SHFT                                                           0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_DEHR_VMIDMT_CFG_SEC_INTR_BMSK                                                           0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_DEHR_VMIDMT_CFG_SEC_INTR_SHFT                                                           0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_CFG_SEC_INTR_BMSK                                                        0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_CFG_SEC_INTR_SHFT                                                        0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP_VMIDMT_CFG_SEC_INTR_BMSK                                                           0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP_VMIDMT_CFG_SEC_INTR_SHFT                                                           0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_CFG_SEC_INTR_BMSK                                                            0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_CFG_SEC_INTR_SHFT                                                            0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_PHYS                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OFFS                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000024d0)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK                                                                        0x20003f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_POR                                                                       0x00000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_POR_RMSK                                                                  0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ATTR                                                                             0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                  0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB_OTG_HS_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                      0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_EMAC_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                            0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_EMAC_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                             0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QPIC_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                            0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QPIC_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                             0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_DEHR_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                             0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_DEHR_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                             0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                          0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                          0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                             0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_SEC_INTR_ENABLE_BMSK                                              0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_CFG_SEC_INTR_ENABLE_SHFT                                              0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK                                                                                  0x4ffbfb6b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_POR                                                                                   0x00000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ATTR                                                                                         0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_USB_OTG_HS_XPU2_MSA_INTR_BMSK                                                         0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_USB_OTG_HS_XPU2_MSA_INTR_SHFT                                                               0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_EMAC_XPU2_MSA_INTR_BMSK                                                                0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_EMAC_XPU2_MSA_INTR_SHFT                                                                     0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP1_XPU2_MSA_INTR_BMSK                                                               0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BLSP1_XPU2_MSA_INTR_SHFT                                                                    0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_CFG_XPU2_MSA_INTR_BMSK                                                            0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_CFG_XPU2_MSA_INTR_SHFT                                                                 0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_QDSP_TBU_XPU2_MSA_INTR_BMSK                                                       0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_QDSP_TBU_XPU2_MSA_INTR_SHFT                                                            0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_GPS_TBU_XPU2_MSA_INTR_BMSK                                                         0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_GPS_TBU_XPU2_MSA_INTR_SHFT                                                             0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_DIME_TBU_XPU2_MSA_INTR_BMSK                                                        0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SMMU_DIME_TBU_XPU2_MSA_INTR_SHFT                                                            0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_CFG_XPU2_MSA_INTR_BMSK                                                              0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_CFG_XPU2_MSA_INTR_SHFT                                                                  0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PRNG_CFG_XPU2_MSA_INTR_BMSK                                                             0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PRNG_CFG_XPU2_MSA_INTR_SHFT                                                                 0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PCNOC_CFG_XPU2_MSA_INTR_BMSK                                                             0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PCNOC_CFG_XPU2_MSA_INTR_SHFT                                                                0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_XPU2_MSA_INTR_BMSK                                                                0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_XPU2_MSA_INTR_SHFT                                                                   0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SEC_CTRL_XPU2_MSA_INTR_BMSK                                                              0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SEC_CTRL_XPU2_MSA_INTR_SHFT                                                                 0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DEHR_XPU2_MSA_INTR_BMSK                                                                   0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DEHR_XPU2_MSA_INTR_SHFT                                                                      0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_XPU2_MSA_INTR_BMSK                                                                    0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_XPU2_MSA_INTR_SHFT                                                                       0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BOOTROM_XPU2_MSA_INTR_BMSK                                                                0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BOOTROM_XPU2_MSA_INTR_SHFT                                                                   0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CRYPTO0_BAM_XPU2_MSA_INTR_BMSK                                                            0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CRYPTO0_BAM_XPU2_MSA_INTR_SHFT                                                               0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TCSR_XPU2_MSA_INTR_BMSK                                                                    0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TCSR_XPU2_MSA_INTR_SHFT                                                                      0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_XPU2_MSA_INTR_BMSK                                                                    0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_XPU2_MSA_INTR_SHFT                                                                      0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_XPU2_MSA_INTR_BMSK                                                                    0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_QPIC_XPU2_MSA_INTR_SHFT                                                                      0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_XPU2_MSA_INTR_BMSK                                                                 0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_XPU2_MSA_INTR_SHFT                                                                  0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTR_BMSK                                                                 0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTR_SHFT                                                                  0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU2_MSA_INTR_BMSK                                                                       0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU2_MSA_INTR_SHFT                                                                       0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_XPU2_MSA_INTR_BMSK                                                                       0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_XPU2_MSA_INTR_SHFT                                                                       0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_MPU_CFG_MSA_INTR_BMSK                                                                   0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_MPU_CFG_MSA_INTR_SHFT                                                                   0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00003010)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003010)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003010)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK                                                                           0x4ffbfb6b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_POR                                                                            0x00000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ATTR                                                                                  0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_USB_OTG_HS_XPU2_MSA_INTR_ENABLE_BMSK                                           0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_USB_OTG_HS_XPU2_MSA_INTR_ENABLE_SHFT                                                 0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_EMAC_XPU2_MSA_INTR_ENABLE_BMSK                                                  0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_EMAC_XPU2_MSA_INTR_ENABLE_SHFT                                                       0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP1_XPU2_MSA_INTR_ENABLE_BMSK                                                 0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BLSP1_XPU2_MSA_INTR_ENABLE_SHFT                                                      0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                              0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                   0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_MSA_INTR_ENABLE_BMSK                                         0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_QDSP_TBU_XPU2_MSA_INTR_ENABLE_SHFT                                              0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_MSA_INTR_ENABLE_BMSK                                           0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_GPS_TBU_XPU2_MSA_INTR_ENABLE_SHFT                                               0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_MSA_INTR_ENABLE_BMSK                                          0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SMMU_DIME_TBU_XPU2_MSA_INTR_ENABLE_SHFT                                              0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                                0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                    0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PRNG_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                               0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PRNG_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                   0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PCNOC_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                               0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PCNOC_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                  0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_XPU2_MSA_INTR_ENABLE_BMSK                                                  0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_XPU2_MSA_INTR_ENABLE_SHFT                                                     0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SEC_CTRL_XPU2_MSA_INTR_ENABLE_BMSK                                                0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SEC_CTRL_XPU2_MSA_INTR_ENABLE_SHFT                                                   0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DEHR_XPU2_MSA_INTR_ENABLE_BMSK                                                     0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DEHR_XPU2_MSA_INTR_ENABLE_SHFT                                                        0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_BMSK                                                      0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_SHFT                                                         0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BOOTROM_XPU2_MSA_INTR_ENABLE_BMSK                                                  0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BOOTROM_XPU2_MSA_INTR_ENABLE_SHFT                                                     0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                              0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                 0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TCSR_XPU2_MSA_INTR_ENABLE_BMSK                                                      0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TCSR_XPU2_MSA_INTR_ENABLE_SHFT                                                        0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_XPU2_MSA_INTR_ENABLE_BMSK                                                      0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_XPU2_MSA_INTR_ENABLE_SHFT                                                        0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_XPU2_MSA_INTR_ENABLE_BMSK                                                      0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_QPIC_XPU2_MSA_INTR_ENABLE_SHFT                                                        0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_XPU2_MSA_INTR_ENABLE_BMSK                                                   0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_XPU2_MSA_INTR_ENABLE_SHFT                                                    0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTR_ENABLE_BMSK                                                   0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTR_ENABLE_SHFT                                                    0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU2_MSA_INTR_ENABLE_BMSK                                                         0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU2_MSA_INTR_ENABLE_SHFT                                                         0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_XPU2_MSA_INTR_ENABLE_BMSK                                                         0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_XPU2_MSA_INTR_ENABLE_SHFT                                                         0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_MPU_CFG_MSA_INTR_ENABLE_BMSK                                                     0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_MPU_CFG_MSA_INTR_ENABLE_SHFT                                                     0x0

#define HWIO_TCSR_MSA_BIT_REG_ADDR                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_PHYS                                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_OFFS                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003100)
#define HWIO_TCSR_MSA_BIT_REG_RMSK                                                                                               0x1
#define HWIO_TCSR_MSA_BIT_REG_POR                                                                                         0x00000000
#define HWIO_TCSR_MSA_BIT_REG_POR_RMSK                                                                                    0xffffffff
#define HWIO_TCSR_MSA_BIT_REG_ATTR                                                                                               0x3
#define HWIO_TCSR_MSA_BIT_REG_IN          \
        in_dword_masked(HWIO_TCSR_MSA_BIT_REG_ADDR, HWIO_TCSR_MSA_BIT_REG_RMSK)
#define HWIO_TCSR_MSA_BIT_REG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSA_BIT_REG_ADDR, m)
#define HWIO_TCSR_MSA_BIT_REG_OUT(v)      \
        out_dword(HWIO_TCSR_MSA_BIT_REG_ADDR,v)
#define HWIO_TCSR_MSA_BIT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MSA_BIT_REG_ADDR,m,v,HWIO_TCSR_MSA_BIT_REG_IN)
#define HWIO_TCSR_MSA_BIT_REG_MSA_BIT_REG_BMSK                                                                                   0x1
#define HWIO_TCSR_MSA_BIT_REG_MSA_BIT_REG_SHFT                                                                                   0x0

#define HWIO_TCSR_TCSR_CLK_EN_ADDR                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_PHYS                                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_OFFS                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000407c)
#define HWIO_TCSR_TCSR_CLK_EN_RMSK                                                                                               0x1
#define HWIO_TCSR_TCSR_CLK_EN_POR                                                                                         0x00000001
#define HWIO_TCSR_TCSR_CLK_EN_POR_RMSK                                                                                    0xffffffff
#define HWIO_TCSR_TCSR_CLK_EN_ATTR                                                                                               0x3
#define HWIO_TCSR_TCSR_CLK_EN_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, HWIO_TCSR_TCSR_CLK_EN_RMSK)
#define HWIO_TCSR_TCSR_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, m)
#define HWIO_TCSR_TCSR_CLK_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_CLK_EN_ADDR,v)
#define HWIO_TCSR_TCSR_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_CLK_EN_ADDR,m,v,HWIO_TCSR_TCSR_CLK_EN_IN)
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_BMSK                                                                                   0x1
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_SHFT                                                                                   0x0

#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_PHYS                                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005000)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK                                                                                      0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_POR                                                                                0x00000000
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_POR_RMSK                                                                           0xffffffff
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ATTR                                                                                      0x3
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, m)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,v)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,m,v,HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_BMSK                                                                 0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_SHFT                                                                 0x0

#define HWIO_TCSR_XPU_NSEN_STATUS_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005004)
#define HWIO_TCSR_XPU_NSEN_STATUS_RMSK                                                                                           0x2
#define HWIO_TCSR_XPU_NSEN_STATUS_POR                                                                                     0x00000000
#define HWIO_TCSR_XPU_NSEN_STATUS_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_XPU_NSEN_STATUS_ATTR                                                                                           0x1
#define HWIO_TCSR_XPU_NSEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, HWIO_TCSR_XPU_NSEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_NSEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_BMSK                                                                     0x2
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_SHFT                                                                     0x1

#define HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005008)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK                                                                                         0x2
#define HWIO_TCSR_XPU_VMIDEN_STATUS_POR                                                                                   0x00000000
#define HWIO_TCSR_XPU_VMIDEN_STATUS_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_XPU_VMIDEN_STATUS_ATTR                                                                                         0x1
#define HWIO_TCSR_XPU_VMIDEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_BMSK                                                                 0x2
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_SHFT                                                                 0x1

#define HWIO_TCSR_XPU_MSAEN_STATUS_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000500c)
#define HWIO_TCSR_XPU_MSAEN_STATUS_RMSK                                                                                          0x2
#define HWIO_TCSR_XPU_MSAEN_STATUS_POR                                                                                    0x00000000
#define HWIO_TCSR_XPU_MSAEN_STATUS_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_XPU_MSAEN_STATUS_ATTR                                                                                          0x1
#define HWIO_TCSR_XPU_MSAEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, HWIO_TCSR_XPU_MSAEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_MSAEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_BMSK                                                                   0x2
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_SHFT                                                                   0x1

#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00005014)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005014)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005014)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_RMSK                                                                                  0xff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_POR                                                                             0x000000ff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ATTR                                                                                   0x3
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ADDR, HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_RMSK)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ADDR, m)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ADDR,v)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_ADDR,m,v,HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_IN)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_MDP3_TIMEOUT_VAL_L_BMSK                                                               0xff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_0_ADDR_MDP3_TIMEOUT_VAL_L_SHFT                                                                0x0

#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00005018)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00005018)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005018)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_RMSK                                                                                  0xff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_POR                                                                             0x00000000
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ATTR                                                                                   0x3
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ADDR, HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_RMSK)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ADDR, m)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ADDR,v)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_ADDR,m,v,HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_IN)
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_MDP3_TIMEOUT_VAL_H_BMSK                                                               0xff
#define HWIO_TCSR_MDP3_TIMEOUT_VAL_1_ADDR_MDP3_TIMEOUT_VAL_H_SHFT                                                                0x0

#define HWIO_TCSR_MDP3_TIMEOUT_EN_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000501c)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000501c)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000501c)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_RMSK                                                                                           0x1
#define HWIO_TCSR_MDP3_TIMEOUT_EN_POR                                                                                     0x00000000
#define HWIO_TCSR_MDP3_TIMEOUT_EN_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_MDP3_TIMEOUT_EN_ATTR                                                                                           0x3
#define HWIO_TCSR_MDP3_TIMEOUT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_EN_ADDR, HWIO_TCSR_MDP3_TIMEOUT_EN_RMSK)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MDP3_TIMEOUT_EN_ADDR, m)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MDP3_TIMEOUT_EN_ADDR,v)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MDP3_TIMEOUT_EN_ADDR,m,v,HWIO_TCSR_MDP3_TIMEOUT_EN_IN)
#define HWIO_TCSR_MDP3_TIMEOUT_EN_MDP3_TIMEOUT_EN_BMSK                                                                           0x1
#define HWIO_TCSR_MDP3_TIMEOUT_EN_MDP3_TIMEOUT_EN_SHFT                                                                           0x0

#define HWIO_TCSR_TZ_WONCE_n_ADDR(n)                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_PHYS(n)                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_OFFS(n)                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006000 + 0x4 * (n))
#define HWIO_TCSR_TZ_WONCE_n_RMSK                                                                                         0xffffffff
#define HWIO_TCSR_TZ_WONCE_n_MAXn                                                                                                 15
#define HWIO_TCSR_TZ_WONCE_n_POR                                                                                          0x00000000
#define HWIO_TCSR_TZ_WONCE_n_POR_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_TZ_WONCE_n_ATTR                                                                                                0x3
#define HWIO_TCSR_TZ_WONCE_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_TZ_WONCE_n_ADDR(n), HWIO_TCSR_TZ_WONCE_n_RMSK)
#define HWIO_TCSR_TZ_WONCE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_TZ_WONCE_n_ADDR(n), mask)
#define HWIO_TCSR_TZ_WONCE_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_TZ_WONCE_n_ADDR(n),val)
#define HWIO_TCSR_TZ_WONCE_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_TZ_WONCE_n_ADDR(n),mask,val,HWIO_TCSR_TZ_WONCE_n_INI(n))
#define HWIO_TCSR_TZ_WONCE_n_TZ_WONCE_ADDRESS_BMSK                                                                        0xffffffff
#define HWIO_TCSR_TZ_WONCE_n_TZ_WONCE_ADDRESS_SHFT                                                                               0x0

#define HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000060f0)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_RMSK                                                                                         0x8f1
#define HWIO_TCSR_GCC_CLK_MUX_SEL_POR                                                                                     0x00000800
#define HWIO_TCSR_GCC_CLK_MUX_SEL_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_GCC_CLK_MUX_SEL_ATTR                                                                                           0x3
#define HWIO_TCSR_GCC_CLK_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR, HWIO_TCSR_GCC_CLK_MUX_SEL_RMSK)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR, m)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR,v)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_GCC_CLK_MUX_SEL_ADDR,m,v,HWIO_TCSR_GCC_CLK_MUX_SEL_IN)
#define HWIO_TCSR_GCC_CLK_MUX_SEL_TPRONTS_SEL_BMSK                                                                             0x800
#define HWIO_TCSR_GCC_CLK_MUX_SEL_TPRONTS_SEL_SHFT                                                                               0xb
#define HWIO_TCSR_GCC_CLK_MUX_SEL_VMID_REG_BMSK                                                                                 0xf0
#define HWIO_TCSR_GCC_CLK_MUX_SEL_VMID_REG_SHFT                                                                                  0x4
#define HWIO_TCSR_GCC_CLK_MUX_SEL_CLK_MUX_SEL_BMSK                                                                               0x1
#define HWIO_TCSR_GCC_CLK_MUX_SEL_CLK_MUX_SEL_SHFT                                                                               0x0

#define HWIO_TCSR_BOOT_MISC_DETECT_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006100)
#define HWIO_TCSR_BOOT_MISC_DETECT_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_BOOT_MISC_DETECT_POR                                                                                    0x00000000
#define HWIO_TCSR_BOOT_MISC_DETECT_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_BOOT_MISC_DETECT_ATTR                                                                                          0x3
#define HWIO_TCSR_BOOT_MISC_DETECT_IN          \
        in_dword_masked(HWIO_TCSR_BOOT_MISC_DETECT_ADDR, HWIO_TCSR_BOOT_MISC_DETECT_RMSK)
#define HWIO_TCSR_BOOT_MISC_DETECT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BOOT_MISC_DETECT_ADDR, m)
#define HWIO_TCSR_BOOT_MISC_DETECT_OUT(v)      \
        out_dword(HWIO_TCSR_BOOT_MISC_DETECT_ADDR,v)
#define HWIO_TCSR_BOOT_MISC_DETECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BOOT_MISC_DETECT_ADDR,m,v,HWIO_TCSR_BOOT_MISC_DETECT_IN)
#define HWIO_TCSR_BOOT_MISC_DETECT_BOOT_MISC_DETECT_BMSK                                                                  0xffffffff
#define HWIO_TCSR_BOOT_MISC_DETECT_BOOT_MISC_DETECT_SHFT                                                                         0x0

#define HWIO_TCSR_APSS_VMID_ADDR                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00006110)
#define HWIO_TCSR_APSS_VMID_PHYS                                                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00006110)
#define HWIO_TCSR_APSS_VMID_OFFS                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006110)
#define HWIO_TCSR_APSS_VMID_RMSK                                                                                                0x1f
#define HWIO_TCSR_APSS_VMID_POR                                                                                           0x00000003
#define HWIO_TCSR_APSS_VMID_POR_RMSK                                                                                      0xffffffff
#define HWIO_TCSR_APSS_VMID_ATTR                                                                                                 0x3
#define HWIO_TCSR_APSS_VMID_IN          \
        in_dword_masked(HWIO_TCSR_APSS_VMID_ADDR, HWIO_TCSR_APSS_VMID_RMSK)
#define HWIO_TCSR_APSS_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_APSS_VMID_ADDR, m)
#define HWIO_TCSR_APSS_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_APSS_VMID_ADDR,v)
#define HWIO_TCSR_APSS_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_APSS_VMID_ADDR,m,v,HWIO_TCSR_APSS_VMID_IN)
#define HWIO_TCSR_APSS_VMID_APSS_VMID_BMSK                                                                                      0x1f
#define HWIO_TCSR_APSS_VMID_APSS_VMID_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007000)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RMSK                                                                                     0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_POR                                                                                     0x00000000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_ATTR                                                                                           0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_EN_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RPM_IRQ_EN_ADDR,m,v,HWIO_TCSR_MMSS_RPM_IRQ_EN_IN)
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_VENUS0_IRQ_BMSK                                                               0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_VENUS0_IRQ_SHFT                                                                    0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ10_BMSK                                                               0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ10_SHFT                                                                   0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ11_BMSK                                                               0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ11_SHFT                                                                   0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ12_BMSK                                                               0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ12_SHFT                                                                   0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_MDSS_IRQ_BMSK                                                                  0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_MDSS_IRQ_SHFT                                                                      0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ3_BMSK                                                                0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ3_SHFT                                                                   0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ2_BMSK                                                                 0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ2_SHFT                                                                    0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ1_BMSK                                                                 0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ1_SHFT                                                                    0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ0_BMSK                                                                 0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_GC_SYS_IRQ0_SHFT                                                                    0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ0_BMSK                                                                  0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ0_SHFT                                                                     0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ1_BMSK                                                                   0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ1_SHFT                                                                     0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ2_BMSK                                                                   0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ2_SHFT                                                                     0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ3_BMSK                                                                   0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ3_SHFT                                                                     0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ4_BMSK                                                                   0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ4_SHFT                                                                     0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ5_BMSK                                                                    0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ5_SHFT                                                                     0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ6_BMSK                                                                    0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ6_SHFT                                                                     0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ7_BMSK                                                                    0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ7_SHFT                                                                     0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ8_BMSK                                                                    0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ8_SHFT                                                                     0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ9_BMSK                                                                     0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CAMSS_IRQ9_SHFT                                                                     0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_0_IRQ_BMSK                                                                   0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_0_IRQ_SHFT                                                                   0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_1_IRQ_BMSK                                                                   0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_EN_RPM_IRQ_EN_CSIPHY_1_IRQ_SHFT                                                                   0x1

#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007004)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RMSK                                                                                  0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_POR                                                                                  0x00000000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ATTR                                                                                        0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR,v)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_ADDR,m,v,HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_IN)
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_VENUS0_IRQ_BMSK                                                         0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_VENUS0_IRQ_SHFT                                                              0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ10_BMSK                                                         0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ10_SHFT                                                             0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ11_BMSK                                                         0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ11_SHFT                                                             0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ12_BMSK                                                         0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ12_SHFT                                                             0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_MDSS_IRQ_BMSK                                                            0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_MDSS_IRQ_SHFT                                                                0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ3_BMSK                                                          0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ3_SHFT                                                             0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ2_BMSK                                                           0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ2_SHFT                                                              0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ1_BMSK                                                           0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ1_SHFT                                                              0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ0_BMSK                                                           0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_GC_SYS_IRQ0_SHFT                                                              0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ0_BMSK                                                            0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ0_SHFT                                                               0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ1_BMSK                                                             0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ1_SHFT                                                               0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ2_BMSK                                                             0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ2_SHFT                                                               0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ3_BMSK                                                             0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ3_SHFT                                                               0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ4_BMSK                                                             0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ4_SHFT                                                               0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ5_BMSK                                                              0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ5_SHFT                                                               0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ6_BMSK                                                              0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ6_SHFT                                                               0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ7_BMSK                                                              0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ7_SHFT                                                               0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ8_BMSK                                                              0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ8_SHFT                                                               0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ9_BMSK                                                               0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CAMSS_IRQ9_SHFT                                                               0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_0_IRQ_BMSK                                                             0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_0_IRQ_SHFT                                                             0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_1_IRQ_BMSK                                                             0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_CLEAR_RPM_IRQ_CLEAR_CSIPHY_1_IRQ_SHFT                                                             0x1

#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007008)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RMSK                                                                                 0x1f1fffe
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_POR                                                                                 0x00000000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ATTR                                                                                       0x1
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR, HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RMSK)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RPM_IRQ_STATUS_ADDR, m)
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_VENUS0_IRQ_BMSK                                                       0x1000000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_VENUS0_IRQ_SHFT                                                            0x18
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ10_BMSK                                                       0x800000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ10_SHFT                                                           0x17
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ11_BMSK                                                       0x400000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ11_SHFT                                                           0x16
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ12_BMSK                                                       0x200000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ12_SHFT                                                           0x15
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_MDSS_IRQ_BMSK                                                          0x100000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_MDSS_IRQ_SHFT                                                              0x14
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ3_BMSK                                                        0x10000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ3_SHFT                                                           0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ2_BMSK                                                         0x8000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ2_SHFT                                                            0xf
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ1_BMSK                                                         0x4000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ1_SHFT                                                            0xe
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ0_BMSK                                                         0x2000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_GC_SYS_IRQ0_SHFT                                                            0xd
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ0_BMSK                                                          0x1000
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ0_SHFT                                                             0xc
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ1_BMSK                                                           0x800
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ1_SHFT                                                             0xb
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ2_BMSK                                                           0x400
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ2_SHFT                                                             0xa
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ3_BMSK                                                           0x200
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ3_SHFT                                                             0x9
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ4_BMSK                                                           0x100
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ4_SHFT                                                             0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ5_BMSK                                                            0x80
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ5_SHFT                                                             0x7
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ6_BMSK                                                            0x40
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ6_SHFT                                                             0x6
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ7_BMSK                                                            0x20
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ7_SHFT                                                             0x5
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ8_BMSK                                                            0x10
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ8_SHFT                                                             0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ9_BMSK                                                             0x8
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CAMSS_IRQ9_SHFT                                                             0x3
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_0_IRQ_BMSK                                                           0x4
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_0_IRQ_SHFT                                                           0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_1_IRQ_BMSK                                                           0x2
#define HWIO_TCSR_MMSS_RPM_IRQ_STATUS_RPM_IRQ_STATUS_CSIPHY_1_IRQ_SHFT                                                           0x1

#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_PHYS                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OFFS                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007010)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_RMSK                                                                       0xffffffff
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_POR                                                                        0x00000000
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_POR_RMSK                                                                   0xffffffff
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ATTR                                                                              0x1
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR, HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_RMSK)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OXILI_GC_SYS_AHB_STATUS_BMSK                                               0xffffffff
#define HWIO_TCSR_MMSS_OXILI_GC_SYS_AHB_STATUS_OXILI_GC_SYS_AHB_STATUS_SHFT                                                      0x0

#define HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007014)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_RMSK                                                                                        0xf
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_POR                                                                                  0x00000000
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_ATTR                                                                                        0x3
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR, HWIO_TCSR_MMSS_OXILI_CMD_REG_RMSK)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_CMD_REG_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_CMD_REG_IN)
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OXILI_CMD_BMSK                                                                              0xf
#define HWIO_TCSR_MMSS_OXILI_CMD_REG_OXILI_CMD_SHFT                                                                              0x0

#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007020)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_RMSK                                                                                0x83ff
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_POR                                                                             0x00000000
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ATTR                                                                                   0x3
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR, HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_RMSK)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR, m)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR,v)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_ADDR,m,v,HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_IN)
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLAMP_EN_BMSK                                                                  0x8000
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLAMP_EN_SHFT                                                                     0xf
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_EN_BMSK                                                                   0x200
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_EN_SHFT                                                                     0x9
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_ULPS_REQUEST_BMSK                                                         0x100
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_CLKLN_ULPS_REQUEST_SHFT                                                           0x8
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_EN_BMSK                                                                     0x80
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_EN_SHFT                                                                      0x7
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_ULPS_REQUEST_BMSK                                                           0x40
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN0_ULPS_REQUEST_SHFT                                                            0x6
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_EN_BMSK                                                                     0x20
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_EN_SHFT                                                                      0x5
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_ULPS_REQUEST_BMSK                                                           0x10
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN1_ULPS_REQUEST_SHFT                                                            0x4
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_EN_BMSK                                                                      0x8
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_EN_SHFT                                                                      0x3
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_ULPS_REQUEST_BMSK                                                            0x4
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN2_ULPS_REQUEST_SHFT                                                            0x2
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_EN_BMSK                                                                      0x2
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_EN_SHFT                                                                      0x1
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_ULPS_REQUEST_BMSK                                                            0x1
#define HWIO_TCSR_MMSS_DSI_ULP_CLAMP_CTRL_DSI0_DLN3_ULPS_REQUEST_SHFT                                                            0x0

#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_PHYS                                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007024)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_RMSK                                                                                    0x1
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_POR                                                                              0x00000000
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_POR_RMSK                                                                         0xffffffff
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ATTR                                                                                    0x3
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR, HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_RMSK)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR, m)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR,v)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_ADDR,m,v,HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_IN)
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_DSI_PHYRESET_CTRL_BMSK                                                                  0x1
#define HWIO_TCSR_MMSS_DSI_PHYRESET_CTRL_DSI_PHYRESET_CTRL_SHFT                                                                  0x0

#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_PHYS                                                                             (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007030)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_RMSK                                                                                   0xff
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_POR                                                                              0x000000ff
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_POR_RMSK                                                                         0xffffffff
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ATTR                                                                                    0x3
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR, HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_RMSK)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_IN)
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_WAKEUP_COUNTER_BMSK                                                                    0xf0
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_WAKEUP_COUNTER_SHFT                                                                     0x4
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_TO_SLEEP_COUNTER_BMSK                                                                   0xf
#define HWIO_TCSR_MMSS_IMEM_FSCGC_TIMERS_TO_SLEEP_COUNTER_SHFT                                                                   0x0

#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PHYS                                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OFFS                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007034)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_RMSK                                                                           0xffffff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_POR                                                                          0x0000ffff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_POR_RMSK                                                                     0xffffffff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ATTR                                                                                0x3
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR, HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_RMSK)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_IN)
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_HALT_CLOCK_BMSK                                                                0xff0000
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_HALT_CLOCK_SHFT                                                                    0x10
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_CORE_ON_BMSK                                                                     0xff00
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_CORE_ON_SHFT                                                                        0x8
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PERIF_ON_BMSK                                                                      0xff
#define HWIO_TCSR_MMSS_IMEM_EX_FSCGC_CONTROL_PERIF_ON_SHFT                                                                       0x0

#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_PHYS                                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007038)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_RMSK                                                                                      0x7
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_POR                                                                                0x00000000
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_POR_RMSK                                                                           0xffffffff
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ATTR                                                                                      0x3
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR, HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_RMSK)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR, m)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR,v)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_ADDR,m,v,HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_IN)
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CLK_EN_BMSK                                                                        0x4
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CLK_EN_SHFT                                                                        0x2
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CONFIG_BMSK                                                                        0x3
#define HWIO_TCSR_MMSS_IMEM_RAM_CONFIG_EX_RAM_CONFIG_SHFT                                                                        0x0

#define HWIO_TCSR_TBU_BYPASS_ENABLE_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00008000)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00008000)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008000)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_RMSK                                                                                       0x3ff
#define HWIO_TCSR_TBU_BYPASS_ENABLE_POR                                                                                   0x00000000
#define HWIO_TCSR_TBU_BYPASS_ENABLE_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_TBU_BYPASS_ENABLE_ATTR                                                                                         0x3
#define HWIO_TCSR_TBU_BYPASS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TBU_BYPASS_ENABLE_ADDR, HWIO_TCSR_TBU_BYPASS_ENABLE_RMSK)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TBU_BYPASS_ENABLE_ADDR, m)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TBU_BYPASS_ENABLE_ADDR,v)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TBU_BYPASS_ENABLE_ADDR,m,v,HWIO_TCSR_TBU_BYPASS_ENABLE_IN)
#define HWIO_TCSR_TBU_BYPASS_ENABLE_TBU_BYPASS_ENABLE_BMSK                                                                     0x3ff
#define HWIO_TCSR_TBU_BYPASS_ENABLE_TBU_BYPASS_ENABLE_SHFT                                                                       0x0

#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_PHYS                                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00009000)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RMSK                                                                               0xffffffff
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_POR                                                                                0x00000000
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_POR_RMSK                                                                           0xffffffff
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ATTR                                                                                      0x3
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_IN          \
        in_dword_masked(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR, HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RMSK)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_INM(m)      \
        in_dword_masked(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR, m)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OUT(v)      \
        out_dword(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR,v)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RESET_DEBUG_SW_ENTRY_ADDR,m,v,HWIO_TCSR_RESET_DEBUG_SW_ENTRY_IN)
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RESET_DEBUG_SW_ENTRY_BMSK                                                          0xffffffff
#define HWIO_TCSR_RESET_DEBUG_SW_ENTRY_RESET_DEBUG_SW_ENTRY_SHFT                                                                 0x0

#define HWIO_TCSR_QPDI_DISABLE_CFG_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a000)
#define HWIO_TCSR_QPDI_DISABLE_CFG_RMSK                                                                                        0x303
#define HWIO_TCSR_QPDI_DISABLE_CFG_POR                                                                                    0x00000003
#define HWIO_TCSR_QPDI_DISABLE_CFG_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_QPDI_DISABLE_CFG_ATTR                                                                                          0x3
#define HWIO_TCSR_QPDI_DISABLE_CFG_IN          \
        in_dword_masked(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR, HWIO_TCSR_QPDI_DISABLE_CFG_RMSK)
#define HWIO_TCSR_QPDI_DISABLE_CFG_INM(m)      \
        in_dword_masked(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR, m)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OUT(v)      \
        out_dword(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR,v)
#define HWIO_TCSR_QPDI_DISABLE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_QPDI_DISABLE_CFG_ADDR,m,v,HWIO_TCSR_QPDI_DISABLE_CFG_IN)
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_ACK_BMSK                                                                      0x200
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_ACK_SHFT                                                                        0x9
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_REQ_BMSK                                                                      0x100
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_SPMI_DBG_REQ_SHFT                                                                        0x8
#define HWIO_TCSR_QPDI_DISABLE_CFG_SPMI_HANDSHAKE_DISABLE_BMSK                                                                   0x2
#define HWIO_TCSR_QPDI_DISABLE_CFG_SPMI_HANDSHAKE_DISABLE_SHFT                                                                   0x1
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_DISABLE_CFG_BMSK                                                                         0x1
#define HWIO_TCSR_QPDI_DISABLE_CFG_QPDI_DISABLE_CFG_SHFT                                                                         0x0

#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_PHYS                                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK                                                                               0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_POR                                                                                0x00000000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_POR_RMSK                                                                           0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_ATTR                                                                                      0x3
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDCX_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HDHPLLSP127_BMSK                                                          0xfc000000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HDHPLLSP127_SHFT                                                                0x1a
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HPLVRF_BMSK                                                                0x3f00000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_HPLVRF_SHFT                                                                     0x14
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_1_BMSK                                                               0xf0000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_1_SHFT                                                                  0x10
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_STDSP155_BMSK                                                                 0xf000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_STDSP155_SHFT                                                                    0xc
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_2_BMSK                                                                 0xf00
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLRF240_2_SHFT                                                                   0x8
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLPDP155_BMSK                                                                   0xf0
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_LLPDP155_SHFT                                                                    0x4
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_UHD_LLSP155_BMSK                                                                 0xf
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_UHD_LLSP155_SHFT                                                                 0x0

#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_PHYS                                                                               (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b084)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_RMSK                                                                                 0xffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_POR                                                                                0x00000000
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_POR_RMSK                                                                           0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_ATTR                                                                                      0x3
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDCX_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDCX_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDCX_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_SPARE_BMSK                                                                  0xfffff0
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_SPARE_SHFT                                                                       0x4
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_UHDLLPDP155_BMSK                                                                 0xf
#define HWIO_TCSR_COMPILER_VDDCX_ACC_1_COMPILER_UHDLLPDP155_SHFT                                                                 0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b090)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_RMSK                                                                                 0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_POR                                                                                  0x00000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ATTR                                                                                        0x3
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_0_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_0_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_0_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP5_BMSK                                                                     0x3f000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP5_SHFT                                                                           0x18
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP4_BMSK                                                                       0xfc0000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP4_SHFT                                                                           0x12
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP3_BMSK                                                                        0x3f000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP3_SHFT                                                                            0xc
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP2_BMSK                                                                          0xfc0
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP2_SHFT                                                                            0x6
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP1_BMSK                                                                           0x3f
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_0_CUSTOM_TYP1_SHFT                                                                            0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b094)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_RMSK                                                                                 0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_POR                                                                                  0x00000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ATTR                                                                                        0x3
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_1_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_1_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_1_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP10_BMSK                                                                    0x3f000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP10_SHFT                                                                          0x18
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP9_BMSK                                                                       0xfc0000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP9_SHFT                                                                           0x12
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP8_BMSK                                                                        0x3f000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP8_SHFT                                                                            0xc
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP7_BMSK                                                                          0xfc0
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP7_SHFT                                                                            0x6
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP6_BMSK                                                                           0x3f
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_1_CUSTOM_TYP6_SHFT                                                                            0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b100)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK                                                                                         0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_POR                                                                                   0x00000001
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_ATTR                                                                                         0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_BMSK                                                                       0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_SHFT                                                                       0x0

#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ADDR                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000f000)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_PHYS                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f000)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_OFFS                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f000)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_RMSK                                                                        0xffffffff
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_POR                                                                         0x00000000
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_POR_RMSK                                                                    0xffffffff
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ATTR                                                                               0x3
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ADDR, HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_RMSK)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ADDR, m)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ADDR,v)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_ADDR,m,v,HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_IN)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_SPARE_APU_REG0_BMSK                                                         0xfffffffe
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_SPARE_APU_REG0_SHFT                                                                0x1
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_TCSR_S1LM_MODEM_TO_APPS_INT_BMSK                                                   0x1
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_TCSR_S1LM_MODEM_TO_APPS_INT_SHFT                                                   0x0

#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000f004)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f004)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f004)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_RMSK                                                                   0xffffffff
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_POR                                                                    0x00000000
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_POR_RMSK                                                               0xffffffff
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ATTR                                                                          0x3
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ADDR, HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_RMSK)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ADDR, m)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ADDR,v)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_ADDR,m,v,HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_IN)
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_BMSK                                  0xffffffff
#define HWIO_TCSR_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_TCSR_S1LM_MODEM_TO_APPS_INT_DATA_SHFT                                         0x0

#define HWIO_TCSR_SPARE_APU_REG2_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG2_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG2_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f008)
#define HWIO_TCSR_SPARE_APU_REG2_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_SPARE_APU_REG2_POR                                                                                      0x00000000
#define HWIO_TCSR_SPARE_APU_REG2_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_REG2_ATTR                                                                                            0x3
#define HWIO_TCSR_SPARE_APU_REG2_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG2_ADDR, HWIO_TCSR_SPARE_APU_REG2_RMSK)
#define HWIO_TCSR_SPARE_APU_REG2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG2_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG2_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG2_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG2_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG2_IN)
#define HWIO_TCSR_SPARE_APU_REG2_SPARE_APU_REG2_BMSK                                                                      0xffffffff
#define HWIO_TCSR_SPARE_APU_REG2_SPARE_APU_REG2_SHFT                                                                             0x0

#define HWIO_TCSR_SPARE_APU_REG3_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG3_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG3_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f00c)
#define HWIO_TCSR_SPARE_APU_REG3_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_SPARE_APU_REG3_POR                                                                                      0x00000000
#define HWIO_TCSR_SPARE_APU_REG3_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_SPARE_APU_REG3_ATTR                                                                                            0x3
#define HWIO_TCSR_SPARE_APU_REG3_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG3_ADDR, HWIO_TCSR_SPARE_APU_REG3_RMSK)
#define HWIO_TCSR_SPARE_APU_REG3_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_APU_REG3_ADDR, m)
#define HWIO_TCSR_SPARE_APU_REG3_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_APU_REG3_ADDR,v)
#define HWIO_TCSR_SPARE_APU_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_APU_REG3_ADDR,m,v,HWIO_TCSR_SPARE_APU_REG3_IN)
#define HWIO_TCSR_SPARE_APU_REG3_SPARE_APU_REG3_BMSK                                                                      0xffffffff
#define HWIO_TCSR_SPARE_APU_REG3_SPARE_APU_REG3_SHFT                                                                             0x0

#define HWIO_TCSR_SYS_POWER_CTRL_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010000)
#define HWIO_TCSR_SYS_POWER_CTRL_RMSK                                                                                         0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_POR                                                                                      0x00000000
#define HWIO_TCSR_SYS_POWER_CTRL_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_SYS_POWER_CTRL_ATTR                                                                                            0x3
#define HWIO_TCSR_SYS_POWER_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, HWIO_TCSR_SYS_POWER_CTRL_RMSK)
#define HWIO_TCSR_SYS_POWER_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, m)
#define HWIO_TCSR_SYS_POWER_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SYS_POWER_CTRL_ADDR,v)
#define HWIO_TCSR_SYS_POWER_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SYS_POWER_CTRL_ADDR,m,v,HWIO_TCSR_SYS_POWER_CTRL_IN)
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_BMSK                                                                          0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_SHFT                                                                             0x0

#define HWIO_TCSR_USB_CORE_ID_ADDR                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_PHYS                                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_OFFS                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010004)
#define HWIO_TCSR_USB_CORE_ID_RMSK                                                                                               0x3
#define HWIO_TCSR_USB_CORE_ID_POR                                                                                         0x00000000
#define HWIO_TCSR_USB_CORE_ID_POR_RMSK                                                                                    0xffffffff
#define HWIO_TCSR_USB_CORE_ID_ATTR                                                                                               0x3
#define HWIO_TCSR_USB_CORE_ID_IN          \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, HWIO_TCSR_USB_CORE_ID_RMSK)
#define HWIO_TCSR_USB_CORE_ID_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, m)
#define HWIO_TCSR_USB_CORE_ID_OUT(v)      \
        out_dword(HWIO_TCSR_USB_CORE_ID_ADDR,v)
#define HWIO_TCSR_USB_CORE_ID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_CORE_ID_ADDR,m,v,HWIO_TCSR_USB_CORE_ID_IN)
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_BMSK                                                                                   0x3
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_SHFT                                                                                   0x0

#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00010508)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00010508)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00010508)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_RMSK                                                                                   0xf
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_POR                                                                             0x00000000
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ATTR                                                                                   0x3
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ADDR, HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_RMSK)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ADDR, m)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ADDR,v)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_ADDR,m,v,HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_IN)
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_EB1_TEST_BUS_SELECT_BMSK                                                               0xc
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_EB1_TEST_BUS_SELECT_SHFT                                                               0x2
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_SDC2_PHY_TEST_BUS_EN_BMSK                                                              0x2
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_SDC2_PHY_TEST_BUS_EN_SHFT                                                              0x1
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_SDC1_PHY_TEST_BUS_EN_BMSK                                                              0x1
#define HWIO_TCSR_TEST_SPARE_CFG_REG_ADDR_SDC1_PHY_TEST_BUS_EN_SHFT                                                              0x0

#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b104)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_RMSK                                                                              0xffffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_POR                                                                               0x00000000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ATTR                                                                                     0x3
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDMSS_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDMSS_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_HDHPLLSP127_BMSK                                                         0xfc000000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_HDHPLLSP127_SHFT                                                               0x1a
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_HPLVRF_BMSK                                                               0x3f00000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_HPLVRF_SHFT                                                                    0x14
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLRF240_1_BMSK                                                              0xf0000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLRF240_1_SHFT                                                                 0x10
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_STDSP155_BMSK                                                                0xf000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_STDSP155_SHFT                                                                   0xc
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLRF240_2_BMSK                                                                0xf00
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLRF240_2_SHFT                                                                  0x8
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLPDP155_BMSK                                                                  0xf0
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_LLPDP155_SHFT                                                                   0x4
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_UHD_LLSP155_BMSK                                                                0xf
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_UHD_LLSP155_SHFT                                                                0x0

#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b108)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_RMSK                                                                                0xffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_POR                                                                               0x00000000
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ATTR                                                                                     0x3
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDMSS_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDMSS_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDMSS_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_COMPILER_SPARE_BMSK                                                                 0xfffff0
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_COMPILER_SPARE_SHFT                                                                      0x4
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_COMPILER_UHDLLPDP155_BMSK                                                                0xf
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_1_COMPILER_UHDLLPDP155_SHFT                                                                0x0

#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b10c)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_RMSK                                                                              0xffffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_POR                                                                               0x00000000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ATTR                                                                                     0x3
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDAPC_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDAPC_ACC_0_ADDR,m,v,HWIO_TCSR_COMPILER_VDDAPC_ACC_0_IN)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HDHPLLSP127_BMSK                                                         0xfc000000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HDHPLLSP127_SHFT                                                               0x1a
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HPLVRF_BMSK                                                               0x3f00000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_HPLVRF_SHFT                                                                    0x14
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_1_BMSK                                                              0xf0000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_1_SHFT                                                                 0x10
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_STDSP155_BMSK                                                                0xf000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_STDSP155_SHFT                                                                   0xc
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_2_BMSK                                                                0xf00
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLRF240_2_SHFT                                                                  0x8
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLPDP155_BMSK                                                                  0xf0
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLPDP155_SHFT                                                                   0x4
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLSP155_BMSK                                                                    0xf
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_0_COMPILER_LLSP155_SHFT                                                                    0x0

#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b110)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_RMSK                                                                                0xffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_POR                                                                               0x00000000
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ATTR                                                                                     0x3
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR, HWIO_TCSR_COMPILER_VDDAPC_ACC_1_RMSK)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR,v)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COMPILER_VDDAPC_ACC_1_ADDR,m,v,HWIO_TCSR_COMPILER_VDDAPC_ACC_1_IN)
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_SPARE_BMSK                                                                 0xfffff0
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_SPARE_SHFT                                                                      0x4
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_UHDLLPDP155_BMSK                                                                0xf
#define HWIO_TCSR_COMPILER_VDDAPC_ACC_1_COMPILER_UHDLLPDP155_SHFT                                                                0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b120)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_RMSK                                                                                0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_POR                                                                                 0x00000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ATTR                                                                                       0x3
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP5_BMSK                                                                    0x3f000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP5_SHFT                                                                          0x18
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP4_BMSK                                                                      0xfc0000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP4_SHFT                                                                          0x12
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP3_BMSK                                                                       0x3f000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP3_SHFT                                                                           0xc
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP2_BMSK                                                                         0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP2_SHFT                                                                           0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP1_BMSK                                                                          0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_0_CUSTOM_TYP1_SHFT                                                                           0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b124)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_RMSK                                                                                0x3fffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_POR                                                                                 0x00000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ATTR                                                                                       0x3
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP10_BMSK                                                                   0x3f000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP10_SHFT                                                                         0x18
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP9_BMSK                                                                      0xfc0000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP9_SHFT                                                                          0x12
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP8_BMSK                                                                       0x3f000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP8_SHFT                                                                           0xc
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP7_BMSK                                                                         0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP7_SHFT                                                                           0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP6_BMSK                                                                          0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_1_CUSTOM_TYP6_SHFT                                                                           0x0

#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b128)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_RMSK                                                                                     0xfff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_POR                                                                                 0x00000000
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ATTR                                                                                       0x3
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR, HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_RMSK)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_IN)
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP12_BMSK                                                                        0xfc0
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP12_SHFT                                                                          0x6
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP11_BMSK                                                                         0x3f
#define HWIO_TCSR_CUSTOM_VDDAPC_ACC_2_CUSTOM_TYP11_SHFT                                                                          0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b12c)
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_RMSK                                                                                        0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_POR                                                                                  0x00000001
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_ATTR                                                                                        0x1
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDMSS_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDMSS_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDMSS_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_MEM_ACC_SEL_VDDMSS_BMSK                                                                     0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDMSS_MEM_ACC_SEL_VDDMSS_SHFT                                                                     0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b130)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_RMSK                                                                                        0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_POR                                                                                  0x00000001
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ATTR                                                                                        0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDAPC_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDAPC_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDAPC_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_VDDAPC_BMSK                                                                     0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDAPC_MEM_ACC_SEL_VDDAPC_SHFT                                                                     0x0

#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b134)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_RMSK                                                                                      0xfff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_POR                                                                                  0x00000000
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ATTR                                                                                        0x3
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR, HWIO_TCSR_CUSTOM_VDDCX_ACC_2_RMSK)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR, m)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OUT(v)      \
        out_dword(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR,v)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CUSTOM_VDDCX_ACC_2_ADDR,m,v,HWIO_TCSR_CUSTOM_VDDCX_ACC_2_IN)
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP12_BMSK                                                                         0xfc0
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP12_SHFT                                                                           0x6
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP11_BMSK                                                                          0x3f
#define HWIO_TCSR_CUSTOM_VDDCX_ACC_2_CUSTOM_TYP11_SHFT                                                                           0x0

#define HWIO_TCSR_LDO_SLEEP_CTRL_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00011000)
#define HWIO_TCSR_LDO_SLEEP_CTRL_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011000)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011000)
#define HWIO_TCSR_LDO_SLEEP_CTRL_RMSK                                                                                            0x1
#define HWIO_TCSR_LDO_SLEEP_CTRL_POR                                                                                      0x00000000
#define HWIO_TCSR_LDO_SLEEP_CTRL_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_LDO_SLEEP_CTRL_ATTR                                                                                            0x3
#define HWIO_TCSR_LDO_SLEEP_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR, HWIO_TCSR_LDO_SLEEP_CTRL_RMSK)
#define HWIO_TCSR_LDO_SLEEP_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR,m,v,HWIO_TCSR_LDO_SLEEP_CTRL_IN)
#define HWIO_TCSR_LDO_SLEEP_CTRL_LDO_SLEEP_BMSK                                                                                  0x1
#define HWIO_TCSR_LDO_SLEEP_CTRL_LDO_SLEEP_SHFT                                                                                  0x0

#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00011004)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011004)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011004)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_RMSK                                                                                     0x1
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_POR                                                                               0x00000000
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ATTR                                                                                     0x3
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR, HWIO_TCSR_LDO_UPDATE_STATE_CTRL_RMSK)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR,m,v,HWIO_TCSR_LDO_UPDATE_STATE_CTRL_IN)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_LDO_UPDATE_STATE_BMSK                                                                    0x1
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_LDO_UPDATE_STATE_SHFT                                                                    0x0

#define HWIO_TCSR_LDO_OBIAS_CTRL_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00011008)
#define HWIO_TCSR_LDO_OBIAS_CTRL_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011008)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011008)
#define HWIO_TCSR_LDO_OBIAS_CTRL_RMSK                                                                                            0x1
#define HWIO_TCSR_LDO_OBIAS_CTRL_POR                                                                                      0x00000000
#define HWIO_TCSR_LDO_OBIAS_CTRL_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_LDO_OBIAS_CTRL_ATTR                                                                                            0x3
#define HWIO_TCSR_LDO_OBIAS_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR, HWIO_TCSR_LDO_OBIAS_CTRL_RMSK)
#define HWIO_TCSR_LDO_OBIAS_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR,m,v,HWIO_TCSR_LDO_OBIAS_CTRL_IN)
#define HWIO_TCSR_LDO_OBIAS_CTRL_LDO_OBIAS_ON_BMSK                                                                               0x1
#define HWIO_TCSR_LDO_OBIAS_CTRL_LDO_OBIAS_ON_SHFT                                                                               0x0

#define HWIO_TCSR_LDO_VREF_CONFIG_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0001100c)
#define HWIO_TCSR_LDO_VREF_CONFIG_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001100c)
#define HWIO_TCSR_LDO_VREF_CONFIG_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001100c)
#define HWIO_TCSR_LDO_VREF_CONFIG_RMSK                                                                                           0xf
#define HWIO_TCSR_LDO_VREF_CONFIG_POR                                                                                     0x00000007
#define HWIO_TCSR_LDO_VREF_CONFIG_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_LDO_VREF_CONFIG_ATTR                                                                                           0x3
#define HWIO_TCSR_LDO_VREF_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CONFIG_ADDR, HWIO_TCSR_LDO_VREF_CONFIG_RMSK)
#define HWIO_TCSR_LDO_VREF_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_VREF_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_VREF_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_VREF_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_VREF_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_VREF_CONFIG_IN)
#define HWIO_TCSR_LDO_VREF_CONFIG_LDO_VREF_CONFIG_BMSK                                                                           0xf
#define HWIO_TCSR_LDO_VREF_CONFIG_LDO_VREF_CONFIG_SHFT                                                                           0x0

#define HWIO_TCSR_LDO_IB_CONFIG_ADDR                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00011010)
#define HWIO_TCSR_LDO_IB_CONFIG_PHYS                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011010)
#define HWIO_TCSR_LDO_IB_CONFIG_OFFS                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011010)
#define HWIO_TCSR_LDO_IB_CONFIG_RMSK                                                                                             0x7
#define HWIO_TCSR_LDO_IB_CONFIG_POR                                                                                       0x00000002
#define HWIO_TCSR_LDO_IB_CONFIG_POR_RMSK                                                                                  0xffffffff
#define HWIO_TCSR_LDO_IB_CONFIG_ATTR                                                                                             0x3
#define HWIO_TCSR_LDO_IB_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_IB_CONFIG_ADDR, HWIO_TCSR_LDO_IB_CONFIG_RMSK)
#define HWIO_TCSR_LDO_IB_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_IB_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_IB_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_IB_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_IB_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_IB_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_IB_CONFIG_IN)
#define HWIO_TCSR_LDO_IB_CONFIG_LDO_IB_CONFIG_BMSK                                                                               0x7
#define HWIO_TCSR_LDO_IB_CONFIG_LDO_IB_CONFIG_SHFT                                                                               0x0

#define HWIO_TCSR_LDO_BGC_CONFIG_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00011014)
#define HWIO_TCSR_LDO_BGC_CONFIG_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011014)
#define HWIO_TCSR_LDO_BGC_CONFIG_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011014)
#define HWIO_TCSR_LDO_BGC_CONFIG_RMSK                                                                                            0x7
#define HWIO_TCSR_LDO_BGC_CONFIG_POR                                                                                      0x00000000
#define HWIO_TCSR_LDO_BGC_CONFIG_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_LDO_BGC_CONFIG_ATTR                                                                                            0x3
#define HWIO_TCSR_LDO_BGC_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_BGC_CONFIG_ADDR, HWIO_TCSR_LDO_BGC_CONFIG_RMSK)
#define HWIO_TCSR_LDO_BGC_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_BGC_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_BGC_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_BGC_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_BGC_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_BGC_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_BGC_CONFIG_IN)
#define HWIO_TCSR_LDO_BGC_CONFIG_LDO_BGC_BMSK                                                                                    0x7
#define HWIO_TCSR_LDO_BGC_CONFIG_LDO_BGC_SHFT                                                                                    0x0

#define HWIO_TCSR_LDO_VREF_CTRL_ADDR                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00011018)
#define HWIO_TCSR_LDO_VREF_CTRL_PHYS                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011018)
#define HWIO_TCSR_LDO_VREF_CTRL_OFFS                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011018)
#define HWIO_TCSR_LDO_VREF_CTRL_RMSK                                                                                         0x10001
#define HWIO_TCSR_LDO_VREF_CTRL_POR                                                                                       0x00000000
#define HWIO_TCSR_LDO_VREF_CTRL_POR_RMSK                                                                                  0xffffffff
#define HWIO_TCSR_LDO_VREF_CTRL_ATTR                                                                                             0x3
#define HWIO_TCSR_LDO_VREF_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CTRL_ADDR, HWIO_TCSR_LDO_VREF_CTRL_RMSK)
#define HWIO_TCSR_LDO_VREF_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_VREF_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_VREF_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_VREF_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_VREF_CTRL_ADDR,m,v,HWIO_TCSR_LDO_VREF_CTRL_IN)
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_OVR_BMSK                                                                        0x10000
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_OVR_SHFT                                                                           0x10
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_SW_BMSK                                                                             0x1
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_SW_SHFT                                                                             0x0

#define HWIO_TCSR_LDO_LD_EN_ADDR                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0001101c)
#define HWIO_TCSR_LDO_LD_EN_PHYS                                                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001101c)
#define HWIO_TCSR_LDO_LD_EN_OFFS                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001101c)
#define HWIO_TCSR_LDO_LD_EN_RMSK                                                                                          0x80000000
#define HWIO_TCSR_LDO_LD_EN_POR                                                                                           0x00000000
#define HWIO_TCSR_LDO_LD_EN_POR_RMSK                                                                                      0xffffffff
#define HWIO_TCSR_LDO_LD_EN_ATTR                                                                                                 0x3
#define HWIO_TCSR_LDO_LD_EN_IN          \
        in_dword_masked(HWIO_TCSR_LDO_LD_EN_ADDR, HWIO_TCSR_LDO_LD_EN_RMSK)
#define HWIO_TCSR_LDO_LD_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_LD_EN_ADDR, m)
#define HWIO_TCSR_LDO_LD_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_LD_EN_ADDR,v)
#define HWIO_TCSR_LDO_LD_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_LD_EN_ADDR,m,v,HWIO_TCSR_LDO_LD_EN_IN)
#define HWIO_TCSR_LDO_LD_EN_LDO_LD_EN_BMSK                                                                                0x80000000
#define HWIO_TCSR_LDO_LD_EN_LDO_LD_EN_SHFT                                                                                      0x1f

#define HWIO_TCSR_LDO_LD_CTRL_ADDR                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00011020)
#define HWIO_TCSR_LDO_LD_CTRL_PHYS                                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011020)
#define HWIO_TCSR_LDO_LD_CTRL_OFFS                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011020)
#define HWIO_TCSR_LDO_LD_CTRL_RMSK                                                                                          0xff00ff
#define HWIO_TCSR_LDO_LD_CTRL_POR                                                                                         0x00000000
#define HWIO_TCSR_LDO_LD_CTRL_POR_RMSK                                                                                    0xffffffff
#define HWIO_TCSR_LDO_LD_CTRL_ATTR                                                                                               0x3
#define HWIO_TCSR_LDO_LD_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_LD_CTRL_ADDR, HWIO_TCSR_LDO_LD_CTRL_RMSK)
#define HWIO_TCSR_LDO_LD_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_LD_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_LD_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_LD_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_LD_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_LD_CTRL_ADDR,m,v,HWIO_TCSR_LDO_LD_CTRL_IN)
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_MSB_BMSK                                                                               0xff0000
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_MSB_SHFT                                                                                   0x10
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_LSB_BMSK                                                                                   0xff
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_LSB_SHFT                                                                                    0x0

#define HWIO_TCSR_LDO_OSC_RESETB_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00011024)
#define HWIO_TCSR_LDO_OSC_RESETB_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011024)
#define HWIO_TCSR_LDO_OSC_RESETB_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011024)
#define HWIO_TCSR_LDO_OSC_RESETB_RMSK                                                                                     0x80000000
#define HWIO_TCSR_LDO_OSC_RESETB_POR                                                                                      0x00000000
#define HWIO_TCSR_LDO_OSC_RESETB_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_LDO_OSC_RESETB_ATTR                                                                                            0x3
#define HWIO_TCSR_LDO_OSC_RESETB_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OSC_RESETB_ADDR, HWIO_TCSR_LDO_OSC_RESETB_RMSK)
#define HWIO_TCSR_LDO_OSC_RESETB_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OSC_RESETB_ADDR, m)
#define HWIO_TCSR_LDO_OSC_RESETB_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OSC_RESETB_ADDR,v)
#define HWIO_TCSR_LDO_OSC_RESETB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OSC_RESETB_ADDR,m,v,HWIO_TCSR_LDO_OSC_RESETB_IN)
#define HWIO_TCSR_LDO_OSC_RESETB_LDO_OSC_RESETB_BMSK                                                                      0x80000000
#define HWIO_TCSR_LDO_OSC_RESETB_LDO_OSC_RESETB_SHFT                                                                            0x1f

#define HWIO_TCSR_LDO_OSC_CTRL_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00011028)
#define HWIO_TCSR_LDO_OSC_CTRL_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011028)
#define HWIO_TCSR_LDO_OSC_CTRL_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011028)
#define HWIO_TCSR_LDO_OSC_CTRL_RMSK                                                                                              0x3
#define HWIO_TCSR_LDO_OSC_CTRL_POR                                                                                        0x00000000
#define HWIO_TCSR_LDO_OSC_CTRL_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_LDO_OSC_CTRL_ATTR                                                                                              0x3
#define HWIO_TCSR_LDO_OSC_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OSC_CTRL_ADDR, HWIO_TCSR_LDO_OSC_CTRL_RMSK)
#define HWIO_TCSR_LDO_OSC_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OSC_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_OSC_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OSC_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_OSC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OSC_CTRL_ADDR,m,v,HWIO_TCSR_LDO_OSC_CTRL_IN)
#define HWIO_TCSR_LDO_OSC_CTRL_LDO_OSC_CTRL_BMSK                                                                                 0x3
#define HWIO_TCSR_LDO_OSC_CTRL_LDO_OSC_CTRL_SHFT                                                                                 0x0

#define HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0001102c)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001102c)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001102c)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_RMSK                                                                                    0x80000000
#define HWIO_TCSR_LDO_DFT_EN_CTRL_POR                                                                                     0x00000000
#define HWIO_TCSR_LDO_DFT_EN_CTRL_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_LDO_DFT_EN_CTRL_ATTR                                                                                           0x3
#define HWIO_TCSR_LDO_DFT_EN_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR, HWIO_TCSR_LDO_DFT_EN_CTRL_RMSK)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR,m,v,HWIO_TCSR_LDO_DFT_EN_CTRL_IN)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_LDO_DFT_EN_BMSK                                                                         0x80000000
#define HWIO_TCSR_LDO_DFT_EN_CTRL_LDO_DFT_EN_SHFT                                                                               0x1f

#define HWIO_TCSR_LDO_DFT_CTRL_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00011030)
#define HWIO_TCSR_LDO_DFT_CTRL_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00011030)
#define HWIO_TCSR_LDO_DFT_CTRL_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00011030)
#define HWIO_TCSR_LDO_DFT_CTRL_RMSK                                                                                              0x7
#define HWIO_TCSR_LDO_DFT_CTRL_POR                                                                                        0x00000000
#define HWIO_TCSR_LDO_DFT_CTRL_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_LDO_DFT_CTRL_ATTR                                                                                              0x3
#define HWIO_TCSR_LDO_DFT_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_DFT_CTRL_ADDR, HWIO_TCSR_LDO_DFT_CTRL_RMSK)
#define HWIO_TCSR_LDO_DFT_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_DFT_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_DFT_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_DFT_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_DFT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_DFT_CTRL_ADDR,m,v,HWIO_TCSR_LDO_DFT_CTRL_IN)
#define HWIO_TCSR_LDO_DFT_CTRL_LDO_DFT_CONFIG_BMSK                                                                               0x7
#define HWIO_TCSR_LDO_DFT_CTRL_LDO_DFT_CONFIG_SHFT                                                                               0x0

#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK                                                                                      0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_POR                                                                                   0x00000000
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_ATTR                                                                                         0x3
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, m)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,v)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,m,v,HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_BMSK                                                                 0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_SHFT                                                                    0x0

#define HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_POR                                                                                    0x00000000
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_ATTR                                                                                          0x3
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, m)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,v)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,m,v,HWIO_TCSR_SPDM_DLY_FIFO_EN_IN)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_BMSK                                                                  0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_SHFT                                                                         0x0

#define HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK                                                                                      0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_POR                                                                                   0x00000000
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_ATTR                                                                                         0x3
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG1_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_BMSK                                                                    0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_SHFT                                                                       0x0

#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001300c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_POR                                                                                 0x00000000
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ATTR                                                                                       0x3
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_SHFT                                                                   0x0

#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_POR                                                                                 0x00000000
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ATTR                                                                                       0x3
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_SHFT                                                                   0x0

#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_POR                                                                                 0x00000000
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ATTR                                                                                       0x3
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_SHFT                                                                   0x0

#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00013018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_POR                                                                                 0x00000000
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ATTR                                                                                       0x3
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_BMSK                                                            0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_SHFT                                                                   0x0

#define HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00014000)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014000)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014000)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_RMSK                                                                                         0x1
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_POR                                                                                   0x00000000
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_ATTR                                                                                         0x3
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR, HWIO_TCSR_PHSS_USB2_PHY_SEL_RMSK)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR,m,v,HWIO_TCSR_PHSS_USB2_PHY_SEL_IN)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_PHSS_USB2_PHY_SEL_BMSK                                                                       0x1
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_PHSS_USB2_PHY_SEL_SHFT                                                                       0x0

#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00014004)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014004)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014004)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_RMSK                                                                                   0x1
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_POR                                                                             0x00000000
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ATTR                                                                                   0x3
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR, HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_RMSK)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR,m,v,HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_IN)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_PHSS_ATEST_USB2_PHY_SEL_BMSK                                                           0x1
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_PHSS_ATEST_USB2_PHY_SEL_SHFT                                                           0x0

#define HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK                                                                                         0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_POR                                                                                   0x00000000
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_ATTR                                                                                         0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,m,v,HWIO_TCSR_PHSS_TEST_BUS_SEL_IN)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_BMSK                                                                       0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_SHFT                                                                       0x0

#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ADDR(n)                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00014080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_PHYS(n)                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_OFFS(n)                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_RMSK                                                                                0x3
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_MAXn                                                                                  1
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_POR                                                                          0x00000000
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_POR_RMSK                                                                     0xffffffff
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ATTR                                                                                0x3
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_PRONTO_BLSP1_UART_2_IRQ_ENABLE_BMSK                                                 0x2
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_PRONTO_BLSP1_UART_2_IRQ_ENABLE_SHFT                                                 0x1
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_PRONTO_BLSP1_UART_1_IRQ_ENABLE_BMSK                                                 0x1
#define HWIO_TCSR_PHSS_UART_PRONTO_INT_SEL_n_PRONTO_BLSP1_UART_1_IRQ_ENABLE_SHFT                                                 0x0

#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n)                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000140c0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_PHYS(n)                                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x000140c0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OFFS(n)                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000140c0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_RMSK                                                                                  0x3f
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MAXn                                                                                     1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_POR                                                                             0x00000000
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ATTR                                                                                   0x3
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_6_IRQ_ENABLE_BMSK                                                      0x20
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_6_IRQ_ENABLE_SHFT                                                       0x5
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_5_IRQ_ENABLE_BMSK                                                      0x10
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_5_IRQ_ENABLE_SHFT                                                       0x4
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_4_IRQ_ENABLE_BMSK                                                       0x8
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_4_IRQ_ENABLE_SHFT                                                       0x3
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_3_IRQ_ENABLE_BMSK                                                       0x4
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_3_IRQ_ENABLE_SHFT                                                       0x2
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_2_IRQ_ENABLE_BMSK                                                       0x2
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_2_IRQ_ENABLE_SHFT                                                       0x1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_1_IRQ_ENABLE_BMSK                                                       0x1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_1_IRQ_ENABLE_SHFT                                                       0x0

#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ADDR(n)                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00014100 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PHYS(n)                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014100 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_OFFS(n)                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014100 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_RMSK                                                                                0x3f
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_MAXn                                                                                   1
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_POR                                                                           0x00000000
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_POR_RMSK                                                                      0xffffffff
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ATTR                                                                                 0x3
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_6_IRQ_ENABLE_BMSK                                                  0x20
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_6_IRQ_ENABLE_SHFT                                                   0x5
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                                  0x10
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                                   0x4
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                                   0x8
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                                   0x3
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                                   0x4
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                                   0x2
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                                   0x2
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                                   0x1
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                                   0x1
#define HWIO_TCSR_PHSS_QUP_PRONTO_INT_SEL_n_PRONTO_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                                   0x0

#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n)                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00014140 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_PHYS(n)                                                                          (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00014140 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OFFS(n)                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00014140 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_RMSK                                                                                   0x3f
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MAXn                                                                                      1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_POR                                                                              0x00000000
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_POR_RMSK                                                                         0xffffffff
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ATTR                                                                                    0x3
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_6_IRQ_ENABLE_BMSK                                                        0x20
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_6_IRQ_ENABLE_SHFT                                                         0x5
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                                        0x10
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                                         0x4
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                                         0x8
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                                         0x3
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                                         0x4
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                                         0x2
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                                         0x2
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                                         0x1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                                         0x1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                                         0x0

#define HWIO_TCSR_MEM_ARRY_STBY_ADDR                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_PHYS                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_OFFS                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00015180)
#define HWIO_TCSR_MEM_ARRY_STBY_RMSK                                                                                             0x1
#define HWIO_TCSR_MEM_ARRY_STBY_POR                                                                                       0x00000001
#define HWIO_TCSR_MEM_ARRY_STBY_POR_RMSK                                                                                  0xffffffff
#define HWIO_TCSR_MEM_ARRY_STBY_ATTR                                                                                             0x3
#define HWIO_TCSR_MEM_ARRY_STBY_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, HWIO_TCSR_MEM_ARRY_STBY_RMSK)
#define HWIO_TCSR_MEM_ARRY_STBY_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, m)
#define HWIO_TCSR_MEM_ARRY_STBY_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ARRY_STBY_ADDR,v)
#define HWIO_TCSR_MEM_ARRY_STBY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ARRY_STBY_ADDR,m,v,HWIO_TCSR_MEM_ARRY_STBY_IN)
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_BMSK                                                                             0x1
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_SHFT                                                                             0x0

#define HWIO_TCSR_SOC_HW_VERSION_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016000)
#define HWIO_TCSR_SOC_HW_VERSION_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_SOC_HW_VERSION_POR                                                                                      0x20090100
#define HWIO_TCSR_SOC_HW_VERSION_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_SOC_HW_VERSION_ATTR                                                                                            0x1
#define HWIO_TCSR_SOC_HW_VERSION_IN          \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, HWIO_TCSR_SOC_HW_VERSION_RMSK)
#define HWIO_TCSR_SOC_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, m)
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_BMSK                                                                       0xf0000000
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_SHFT                                                                             0x1c
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_BMSK                                                                        0xfff0000
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_SHFT                                                                             0x10
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_BMSK                                                                           0xff00
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_SHFT                                                                              0x8
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_BMSK                                                                             0xff
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_SHFT                                                                              0x0

#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK                                                                                  0x5060ff
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_POR                                                                                 0x00000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ATTR                                                                                       0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ULTAUDIO_AHBI_TIMEOUT_IRQ_BMSK                                                        0x400000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ULTAUDIO_AHBI_TIMEOUT_IRQ_SHFT                                                            0x16
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_MSS_CONFIG_TIMEOUT_IRQ_BMSK                                                           0x100000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_MSS_CONFIG_TIMEOUT_IRQ_SHFT                                                               0x14
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S1_TIMEOUT_IRQ_BMSK                                                                0x4000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S1_TIMEOUT_IRQ_SHFT                                                                   0xe
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S0_TIMEOUT_IRQ_BMSK                                                                0x2000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_SNOC_S0_TIMEOUT_IRQ_SHFT                                                                   0xd
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S7_TIMEOUT_IRQ_BMSK                                                                 0x80
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S7_TIMEOUT_IRQ_SHFT                                                                  0x7
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S6_TIMEOUT_IRQ_BMSK                                                                 0x40
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S6_TIMEOUT_IRQ_SHFT                                                                  0x6
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S5_TIMEOUT_IRQ_BMSK                                                                 0x20
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S5_TIMEOUT_IRQ_SHFT                                                                  0x5
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S4_TIMEOUT_IRQ_BMSK                                                                 0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S4_TIMEOUT_IRQ_SHFT                                                                  0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S3_TIMEOUT_IRQ_BMSK                                                                  0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S3_TIMEOUT_IRQ_SHFT                                                                  0x3
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S2_TIMEOUT_IRQ_BMSK                                                                  0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S2_TIMEOUT_IRQ_SHFT                                                                  0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S1_TIMEOUT_IRQ_BMSK                                                                  0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S1_TIMEOUT_IRQ_SHFT                                                                  0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S0_TIMEOUT_IRQ_BMSK                                                                  0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_PCNOC_S0_TIMEOUT_IRQ_SHFT                                                                  0x0

#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00016030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK                                                                              0x5060ff
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_POR                                                                             0x00000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ATTR                                                                                   0x3
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                         0x400000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                             0x16
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                            0x100000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                0x14
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                 0x4000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                    0xe
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                 0x2000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_SNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                    0xd
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S7_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                  0x80
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S7_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x7
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S6_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                  0x40
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S6_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x6
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S5_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                  0x20
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S5_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x5
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S4_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                  0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S4_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S3_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                   0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S3_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x3
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S2_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S1_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_BMSK                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_PCNOC_S0_TIMEOUT_IRQ_RPM_ENABLE_SHFT                                                   0x0

#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00016040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016040)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_RMSK                                                                             0x5060ff
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_POR                                                                            0x00000000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ATTR                                                                                  0x3
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                       0x400000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                           0x16
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                          0x100000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                              0x14
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                               0x4000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                  0xe
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                               0x2000
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                  0xd
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                0x80
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x7
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                0x40
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x6
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S5_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                0x20
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S5_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x5
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                0x10
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x4
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                 0x8
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x3
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                 0x4
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x2
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                 0x2
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x1
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_BMSK                                                 0x1
#define HWIO_TCSR_TIMEOUT_INTR_APSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_APSS_ENABLE_SHFT                                                 0x0

#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00016060)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PHYS                                                                            (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016060)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016060)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_RMSK                                                                              0x5060ff
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_POR                                                                             0x00000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_POR_RMSK                                                                        0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ATTR                                                                                   0x3
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                         0x400000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ULTAUDIO_AHBI_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                             0x16
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                            0x100000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_MSS_CONFIG_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                0x14
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                 0x4000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_SNOC_S1_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                    0xe
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                 0x2000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_SNOC_S0_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                    0xd
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                  0x80
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S7_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x7
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                  0x40
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S6_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x6
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S5_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                  0x20
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S5_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x5
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                  0x10
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S4_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                   0x8
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S3_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x3
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S2_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S1_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_MSS_ENABLE_BMSK                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_PCNOC_S0_TIMEOUT_IRQ_MSS_ENABLE_SHFT                                                   0x0

#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00016070)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00016070)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00016070)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_RMSK                                                                                  0x1
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_POR                                                                            0x00000000
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ATTR                                                                                  0x3
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_IN          \
        in_dword_masked(HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ADDR, HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_RMSK)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_INM(m)      \
        in_dword_masked(HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ADDR, m)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_OUT(v)      \
        out_dword(HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ADDR,v)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_ADDR,m,v,HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_IN)
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_WCSS_BUS_TIMEOUT_NOC_SOFT_RESET_BMSK                                                  0x1
#define HWIO_TCSR_PRONTO_BUS_TIMEOUT_RESET_WCSS_BUS_TIMEOUT_NOC_SOFT_RESET_SHFT                                                  0x0

#define HWIO_TCSR_CRYPTO0_HALTREQ_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017000)
#define HWIO_TCSR_CRYPTO0_HALTREQ_RMSK                                                                                           0x1
#define HWIO_TCSR_CRYPTO0_HALTREQ_POR                                                                                     0x00000000
#define HWIO_TCSR_CRYPTO0_HALTREQ_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_CRYPTO0_HALTREQ_ATTR                                                                                           0x3
#define HWIO_TCSR_CRYPTO0_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR, HWIO_TCSR_CRYPTO0_HALTREQ_RMSK)
#define HWIO_TCSR_CRYPTO0_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR, m)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR,v)
#define HWIO_TCSR_CRYPTO0_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CRYPTO0_HALTREQ_ADDR,m,v,HWIO_TCSR_CRYPTO0_HALTREQ_IN)
#define HWIO_TCSR_CRYPTO0_HALTREQ_CRYPTO0_HALTREQ_BMSK                                                                           0x1
#define HWIO_TCSR_CRYPTO0_HALTREQ_CRYPTO0_HALTREQ_SHFT                                                                           0x0

#define HWIO_TCSR_CRYPTO0_HALTACK_ADDR                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_PHYS                                                                                    (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_OFFS                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017004)
#define HWIO_TCSR_CRYPTO0_HALTACK_RMSK                                                                                           0x1
#define HWIO_TCSR_CRYPTO0_HALTACK_POR                                                                                     0x00000000
#define HWIO_TCSR_CRYPTO0_HALTACK_POR_RMSK                                                                                0xffffffff
#define HWIO_TCSR_CRYPTO0_HALTACK_ATTR                                                                                           0x1
#define HWIO_TCSR_CRYPTO0_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTACK_ADDR, HWIO_TCSR_CRYPTO0_HALTACK_RMSK)
#define HWIO_TCSR_CRYPTO0_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_HALTACK_ADDR, m)
#define HWIO_TCSR_CRYPTO0_HALTACK_CRYPTO0_HALTACK_BMSK                                                                           0x1
#define HWIO_TCSR_CRYPTO0_HALTACK_CRYPTO0_HALTACK_SHFT                                                                           0x0

#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_PHYS                                                                                (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00017008)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_RMSK                                                                                       0x1
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_POR                                                                                 0x00000000
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_POR_RMSK                                                                            0xffffffff
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_ATTR                                                                                       0x1
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR, HWIO_TCSR_CRYPTO0_MASTER_IDLE_RMSK)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_CRYPTO0_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_CRYPTO0_MASTER_IDLE_BMSK                                                                   0x1
#define HWIO_TCSR_CRYPTO0_MASTER_IDLE_CRYPTO0_MASTER_IDLE_SHFT                                                                   0x0

#define HWIO_TCSR_MSSQ6_HALTREQ_ADDR                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00018000)
#define HWIO_TCSR_MSSQ6_HALTREQ_PHYS                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018000)
#define HWIO_TCSR_MSSQ6_HALTREQ_OFFS                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018000)
#define HWIO_TCSR_MSSQ6_HALTREQ_RMSK                                                                                             0x1
#define HWIO_TCSR_MSSQ6_HALTREQ_POR                                                                                       0x00000000
#define HWIO_TCSR_MSSQ6_HALTREQ_POR_RMSK                                                                                  0xffffffff
#define HWIO_TCSR_MSSQ6_HALTREQ_ATTR                                                                                             0x3
#define HWIO_TCSR_MSSQ6_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_MSSQ6_HALTREQ_ADDR, HWIO_TCSR_MSSQ6_HALTREQ_RMSK)
#define HWIO_TCSR_MSSQ6_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSSQ6_HALTREQ_ADDR, m)
#define HWIO_TCSR_MSSQ6_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_MSSQ6_HALTREQ_ADDR,v)
#define HWIO_TCSR_MSSQ6_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MSSQ6_HALTREQ_ADDR,m,v,HWIO_TCSR_MSSQ6_HALTREQ_IN)
#define HWIO_TCSR_MSSQ6_HALTREQ_MSSQ6_HALTREQ_BMSK                                                                               0x1
#define HWIO_TCSR_MSSQ6_HALTREQ_MSSQ6_HALTREQ_SHFT                                                                               0x0

#define HWIO_TCSR_MSSQ6_HALTACK_ADDR                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00018004)
#define HWIO_TCSR_MSSQ6_HALTACK_PHYS                                                                                      (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018004)
#define HWIO_TCSR_MSSQ6_HALTACK_OFFS                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018004)
#define HWIO_TCSR_MSSQ6_HALTACK_RMSK                                                                                             0x1
#define HWIO_TCSR_MSSQ6_HALTACK_POR                                                                                       0x00000000
#define HWIO_TCSR_MSSQ6_HALTACK_POR_RMSK                                                                                  0xffffffff
#define HWIO_TCSR_MSSQ6_HALTACK_ATTR                                                                                             0x1
#define HWIO_TCSR_MSSQ6_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_MSSQ6_HALTACK_ADDR, HWIO_TCSR_MSSQ6_HALTACK_RMSK)
#define HWIO_TCSR_MSSQ6_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSSQ6_HALTACK_ADDR, m)
#define HWIO_TCSR_MSSQ6_HALTACK_MSSQ6_HALTACK_BMSK                                                                               0x1
#define HWIO_TCSR_MSSQ6_HALTACK_MSSQ6_HALTACK_SHFT                                                                               0x0

#define HWIO_TCSR_MSSQ6_MASTER_IDLE_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00018008)
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018008)
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018008)
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_RMSK                                                                                         0x1
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_POR                                                                                   0x00000001
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_ATTR                                                                                         0x1
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_MSSQ6_MASTER_IDLE_ADDR, HWIO_TCSR_MSSQ6_MASTER_IDLE_RMSK)
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSSQ6_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_MSSQ6_MASTER_IDLE_BMSK                                                                       0x1
#define HWIO_TCSR_MSSQ6_MASTER_IDLE_MSSQ6_MASTER_IDLE_SHFT                                                                       0x0

#define HWIO_TCSR_MSSQ6_POWER_STATE_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00018010)
#define HWIO_TCSR_MSSQ6_POWER_STATE_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00018010)
#define HWIO_TCSR_MSSQ6_POWER_STATE_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00018010)
#define HWIO_TCSR_MSSQ6_POWER_STATE_RMSK                                                                                         0x1
#define HWIO_TCSR_MSSQ6_POWER_STATE_POR                                                                                   0x00000000
#define HWIO_TCSR_MSSQ6_POWER_STATE_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_MSSQ6_POWER_STATE_ATTR                                                                                         0x1
#define HWIO_TCSR_MSSQ6_POWER_STATE_IN          \
        in_dword_masked(HWIO_TCSR_MSSQ6_POWER_STATE_ADDR, HWIO_TCSR_MSSQ6_POWER_STATE_RMSK)
#define HWIO_TCSR_MSSQ6_POWER_STATE_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSSQ6_POWER_STATE_ADDR, m)
#define HWIO_TCSR_MSSQ6_POWER_STATE_MSSQ6_POWER_STATE_BMSK                                                                       0x1
#define HWIO_TCSR_MSSQ6_POWER_STATE_MSSQ6_POWER_STATE_SHFT                                                                       0x0

#define HWIO_TCSR_MSS_MODEM_HALTREQ_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00019000)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019000)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019000)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_RMSK                                                                                         0x1
#define HWIO_TCSR_MSS_MODEM_HALTREQ_POR                                                                                   0x00000000
#define HWIO_TCSR_MSS_MODEM_HALTREQ_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_MSS_MODEM_HALTREQ_ATTR                                                                                         0x3
#define HWIO_TCSR_MSS_MODEM_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_HALTREQ_ADDR, HWIO_TCSR_MSS_MODEM_HALTREQ_RMSK)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_HALTREQ_ADDR, m)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_MSS_MODEM_HALTREQ_ADDR,v)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MSS_MODEM_HALTREQ_ADDR,m,v,HWIO_TCSR_MSS_MODEM_HALTREQ_IN)
#define HWIO_TCSR_MSS_MODEM_HALTREQ_MSS_MODEM_HALTREQ_BMSK                                                                       0x1
#define HWIO_TCSR_MSS_MODEM_HALTREQ_MSS_MODEM_HALTREQ_SHFT                                                                       0x0

#define HWIO_TCSR_MSS_MODEM_HALTACK_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00019004)
#define HWIO_TCSR_MSS_MODEM_HALTACK_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019004)
#define HWIO_TCSR_MSS_MODEM_HALTACK_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019004)
#define HWIO_TCSR_MSS_MODEM_HALTACK_RMSK                                                                                         0x1
#define HWIO_TCSR_MSS_MODEM_HALTACK_POR                                                                                   0x00000001
#define HWIO_TCSR_MSS_MODEM_HALTACK_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_MSS_MODEM_HALTACK_ATTR                                                                                         0x1
#define HWIO_TCSR_MSS_MODEM_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_HALTACK_ADDR, HWIO_TCSR_MSS_MODEM_HALTACK_RMSK)
#define HWIO_TCSR_MSS_MODEM_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_HALTACK_ADDR, m)
#define HWIO_TCSR_MSS_MODEM_HALTACK_MSS_MODEM_HALTACK_BMSK                                                                       0x1
#define HWIO_TCSR_MSS_MODEM_HALTACK_MSS_MODEM_HALTACK_SHFT                                                                       0x0

#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_ADDR                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00019008)
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_PHYS                                                                              (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00019008)
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_OFFS                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00019008)
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_RMSK                                                                                     0x1
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_POR                                                                               0x00000001
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_POR_RMSK                                                                          0xffffffff
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_ATTR                                                                                     0x1
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_MASTER_IDLE_ADDR, HWIO_TCSR_MSS_MODEM_MASTER_IDLE_RMSK)
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_MODEM_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_MSS_MODEM_MASTER_IDLE_BMSK                                                               0x1
#define HWIO_TCSR_MSS_MODEM_MASTER_IDLE_MSS_MODEM_MASTER_IDLE_SHFT                                                               0x0

#define HWIO_TCSR_MSS_NC_HALTREQ_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0001a000)
#define HWIO_TCSR_MSS_NC_HALTREQ_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001a000)
#define HWIO_TCSR_MSS_NC_HALTREQ_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001a000)
#define HWIO_TCSR_MSS_NC_HALTREQ_RMSK                                                                                            0x1
#define HWIO_TCSR_MSS_NC_HALTREQ_POR                                                                                      0x00000000
#define HWIO_TCSR_MSS_NC_HALTREQ_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_MSS_NC_HALTREQ_ATTR                                                                                            0x3
#define HWIO_TCSR_MSS_NC_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_MSS_NC_HALTREQ_ADDR, HWIO_TCSR_MSS_NC_HALTREQ_RMSK)
#define HWIO_TCSR_MSS_NC_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_NC_HALTREQ_ADDR, m)
#define HWIO_TCSR_MSS_NC_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_MSS_NC_HALTREQ_ADDR,v)
#define HWIO_TCSR_MSS_NC_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MSS_NC_HALTREQ_ADDR,m,v,HWIO_TCSR_MSS_NC_HALTREQ_IN)
#define HWIO_TCSR_MSS_NC_HALTREQ_MSS_NC_HALTREQ_BMSK                                                                             0x1
#define HWIO_TCSR_MSS_NC_HALTREQ_MSS_NC_HALTREQ_SHFT                                                                             0x0

#define HWIO_TCSR_MSS_NC_HALTACK_ADDR                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0001a004)
#define HWIO_TCSR_MSS_NC_HALTACK_PHYS                                                                                     (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001a004)
#define HWIO_TCSR_MSS_NC_HALTACK_OFFS                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001a004)
#define HWIO_TCSR_MSS_NC_HALTACK_RMSK                                                                                            0x1
#define HWIO_TCSR_MSS_NC_HALTACK_POR                                                                                      0x00000000
#define HWIO_TCSR_MSS_NC_HALTACK_POR_RMSK                                                                                 0xffffffff
#define HWIO_TCSR_MSS_NC_HALTACK_ATTR                                                                                            0x1
#define HWIO_TCSR_MSS_NC_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_MSS_NC_HALTACK_ADDR, HWIO_TCSR_MSS_NC_HALTACK_RMSK)
#define HWIO_TCSR_MSS_NC_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_NC_HALTACK_ADDR, m)
#define HWIO_TCSR_MSS_NC_HALTACK_MSS_NC_HALTACK_BMSK                                                                             0x1
#define HWIO_TCSR_MSS_NC_HALTACK_MSS_NC_HALTACK_SHFT                                                                             0x0

#define HWIO_TCSR_MSS_NC_MASTER_IDLE_ADDR                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0001a008)
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_PHYS                                                                                 (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001a008)
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_OFFS                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001a008)
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_RMSK                                                                                        0x1
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_POR                                                                                  0x00000001
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_POR_RMSK                                                                             0xffffffff
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_ATTR                                                                                        0x1
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_MSS_NC_MASTER_IDLE_ADDR, HWIO_TCSR_MSS_NC_MASTER_IDLE_RMSK)
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_MSS_NC_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_MSS_NC_MASTER_IDLE_BMSK                                                                     0x1
#define HWIO_TCSR_MSS_NC_MASTER_IDLE_MSS_NC_MASTER_IDLE_SHFT                                                                     0x0

#define HWIO_TCSR_WCSS_HALTREQ_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b000)
#define HWIO_TCSR_WCSS_HALTREQ_RMSK                                                                                              0x1
#define HWIO_TCSR_WCSS_HALTREQ_POR                                                                                        0x00000000
#define HWIO_TCSR_WCSS_HALTREQ_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_WCSS_HALTREQ_ATTR                                                                                              0x3
#define HWIO_TCSR_WCSS_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_HALTREQ_ADDR, HWIO_TCSR_WCSS_HALTREQ_RMSK)
#define HWIO_TCSR_WCSS_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_HALTREQ_ADDR, m)
#define HWIO_TCSR_WCSS_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_HALTREQ_ADDR,v)
#define HWIO_TCSR_WCSS_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_HALTREQ_ADDR,m,v,HWIO_TCSR_WCSS_HALTREQ_IN)
#define HWIO_TCSR_WCSS_HALTREQ_WCSS_HALTREQ_BMSK                                                                                 0x1
#define HWIO_TCSR_WCSS_HALTREQ_WCSS_HALTREQ_SHFT                                                                                 0x0

#define HWIO_TCSR_WCSS_HALTACK_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b004)
#define HWIO_TCSR_WCSS_HALTACK_RMSK                                                                                              0x1
#define HWIO_TCSR_WCSS_HALTACK_POR                                                                                        0x00000000
#define HWIO_TCSR_WCSS_HALTACK_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_WCSS_HALTACK_ATTR                                                                                              0x1
#define HWIO_TCSR_WCSS_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_HALTACK_ADDR, HWIO_TCSR_WCSS_HALTACK_RMSK)
#define HWIO_TCSR_WCSS_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_HALTACK_ADDR, m)
#define HWIO_TCSR_WCSS_HALTACK_WCSS_HALTACK_BMSK                                                                                 0x1
#define HWIO_TCSR_WCSS_HALTACK_WCSS_HALTACK_SHFT                                                                                 0x0

#define HWIO_TCSR_WCSS_MASTER_IDLE_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001b008)
#define HWIO_TCSR_WCSS_MASTER_IDLE_RMSK                                                                                          0x1
#define HWIO_TCSR_WCSS_MASTER_IDLE_POR                                                                                    0x00000001
#define HWIO_TCSR_WCSS_MASTER_IDLE_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_WCSS_MASTER_IDLE_ATTR                                                                                          0x1
#define HWIO_TCSR_WCSS_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_MASTER_IDLE_ADDR, HWIO_TCSR_WCSS_MASTER_IDLE_RMSK)
#define HWIO_TCSR_WCSS_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_WCSS_MASTER_IDLE_WCSS_MASTER_IDLE_BMSK                                                                         0x1
#define HWIO_TCSR_WCSS_MASTER_IDLE_WCSS_MASTER_IDLE_SHFT                                                                         0x0

#define HWIO_TCSR_SDC1_HALTREQ_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001c000)
#define HWIO_TCSR_SDC1_HALTREQ_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001c000)
#define HWIO_TCSR_SDC1_HALTREQ_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001c000)
#define HWIO_TCSR_SDC1_HALTREQ_RMSK                                                                                              0x1
#define HWIO_TCSR_SDC1_HALTREQ_POR                                                                                        0x00000000
#define HWIO_TCSR_SDC1_HALTREQ_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_SDC1_HALTREQ_ATTR                                                                                              0x3
#define HWIO_TCSR_SDC1_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_SDC1_HALTREQ_ADDR, HWIO_TCSR_SDC1_HALTREQ_RMSK)
#define HWIO_TCSR_SDC1_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC1_HALTREQ_ADDR, m)
#define HWIO_TCSR_SDC1_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_SDC1_HALTREQ_ADDR,v)
#define HWIO_TCSR_SDC1_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SDC1_HALTREQ_ADDR,m,v,HWIO_TCSR_SDC1_HALTREQ_IN)
#define HWIO_TCSR_SDC1_HALTREQ_SDC1_HALTREQ_BMSK                                                                                 0x1
#define HWIO_TCSR_SDC1_HALTREQ_SDC1_HALTREQ_SHFT                                                                                 0x0

#define HWIO_TCSR_SDC1_HALTACK_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001c004)
#define HWIO_TCSR_SDC1_HALTACK_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001c004)
#define HWIO_TCSR_SDC1_HALTACK_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001c004)
#define HWIO_TCSR_SDC1_HALTACK_RMSK                                                                                              0x1
#define HWIO_TCSR_SDC1_HALTACK_POR                                                                                        0x00000000
#define HWIO_TCSR_SDC1_HALTACK_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_SDC1_HALTACK_ATTR                                                                                              0x1
#define HWIO_TCSR_SDC1_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_SDC1_HALTACK_ADDR, HWIO_TCSR_SDC1_HALTACK_RMSK)
#define HWIO_TCSR_SDC1_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC1_HALTACK_ADDR, m)
#define HWIO_TCSR_SDC1_HALTACK_SDC1_HALTACK_BMSK                                                                                 0x1
#define HWIO_TCSR_SDC1_HALTACK_SDC1_HALTACK_SHFT                                                                                 0x0

#define HWIO_TCSR_SDC1_MASTER_IDLE_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0001c008)
#define HWIO_TCSR_SDC1_MASTER_IDLE_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001c008)
#define HWIO_TCSR_SDC1_MASTER_IDLE_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001c008)
#define HWIO_TCSR_SDC1_MASTER_IDLE_RMSK                                                                                          0x1
#define HWIO_TCSR_SDC1_MASTER_IDLE_POR                                                                                    0x00000001
#define HWIO_TCSR_SDC1_MASTER_IDLE_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_SDC1_MASTER_IDLE_ATTR                                                                                          0x1
#define HWIO_TCSR_SDC1_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_SDC1_MASTER_IDLE_ADDR, HWIO_TCSR_SDC1_MASTER_IDLE_RMSK)
#define HWIO_TCSR_SDC1_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC1_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_SDC1_MASTER_IDLE_SDC1_MASTER_IDLE_BMSK                                                                         0x1
#define HWIO_TCSR_SDC1_MASTER_IDLE_SDC1_MASTER_IDLE_SHFT                                                                         0x0

#define HWIO_TCSR_SDC2_HALTREQ_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001d000)
#define HWIO_TCSR_SDC2_HALTREQ_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d000)
#define HWIO_TCSR_SDC2_HALTREQ_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d000)
#define HWIO_TCSR_SDC2_HALTREQ_RMSK                                                                                              0x1
#define HWIO_TCSR_SDC2_HALTREQ_POR                                                                                        0x00000000
#define HWIO_TCSR_SDC2_HALTREQ_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_SDC2_HALTREQ_ATTR                                                                                              0x3
#define HWIO_TCSR_SDC2_HALTREQ_IN          \
        in_dword_masked(HWIO_TCSR_SDC2_HALTREQ_ADDR, HWIO_TCSR_SDC2_HALTREQ_RMSK)
#define HWIO_TCSR_SDC2_HALTREQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC2_HALTREQ_ADDR, m)
#define HWIO_TCSR_SDC2_HALTREQ_OUT(v)      \
        out_dword(HWIO_TCSR_SDC2_HALTREQ_ADDR,v)
#define HWIO_TCSR_SDC2_HALTREQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SDC2_HALTREQ_ADDR,m,v,HWIO_TCSR_SDC2_HALTREQ_IN)
#define HWIO_TCSR_SDC2_HALTREQ_SDC2_HALTREQ_BMSK                                                                                 0x1
#define HWIO_TCSR_SDC2_HALTREQ_SDC2_HALTREQ_SHFT                                                                                 0x0

#define HWIO_TCSR_SDC2_HALTACK_ADDR                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0001d004)
#define HWIO_TCSR_SDC2_HALTACK_PHYS                                                                                       (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d004)
#define HWIO_TCSR_SDC2_HALTACK_OFFS                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d004)
#define HWIO_TCSR_SDC2_HALTACK_RMSK                                                                                              0x1
#define HWIO_TCSR_SDC2_HALTACK_POR                                                                                        0x00000000
#define HWIO_TCSR_SDC2_HALTACK_POR_RMSK                                                                                   0xffffffff
#define HWIO_TCSR_SDC2_HALTACK_ATTR                                                                                              0x1
#define HWIO_TCSR_SDC2_HALTACK_IN          \
        in_dword_masked(HWIO_TCSR_SDC2_HALTACK_ADDR, HWIO_TCSR_SDC2_HALTACK_RMSK)
#define HWIO_TCSR_SDC2_HALTACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC2_HALTACK_ADDR, m)
#define HWIO_TCSR_SDC2_HALTACK_SDC2_HALTACK_BMSK                                                                                 0x1
#define HWIO_TCSR_SDC2_HALTACK_SDC2_HALTACK_SHFT                                                                                 0x0

#define HWIO_TCSR_SDC2_MASTER_IDLE_ADDR                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0001d008)
#define HWIO_TCSR_SDC2_MASTER_IDLE_PHYS                                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001d008)
#define HWIO_TCSR_SDC2_MASTER_IDLE_OFFS                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001d008)
#define HWIO_TCSR_SDC2_MASTER_IDLE_RMSK                                                                                          0x1
#define HWIO_TCSR_SDC2_MASTER_IDLE_POR                                                                                    0x00000001
#define HWIO_TCSR_SDC2_MASTER_IDLE_POR_RMSK                                                                               0xffffffff
#define HWIO_TCSR_SDC2_MASTER_IDLE_ATTR                                                                                          0x1
#define HWIO_TCSR_SDC2_MASTER_IDLE_IN          \
        in_dword_masked(HWIO_TCSR_SDC2_MASTER_IDLE_ADDR, HWIO_TCSR_SDC2_MASTER_IDLE_RMSK)
#define HWIO_TCSR_SDC2_MASTER_IDLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDC2_MASTER_IDLE_ADDR, m)
#define HWIO_TCSR_SDC2_MASTER_IDLE_SDC2_MASTER_IDLE_BMSK                                                                         0x1
#define HWIO_TCSR_SDC2_MASTER_IDLE_SDC2_MASTER_IDLE_SHFT                                                                         0x0

#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0001e000)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001e000)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001e000)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_RMSK                                                                                  0x1
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_POR                                                                            0x00000000
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ATTR                                                                                  0x3
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_IN          \
        in_dword_masked(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ADDR, HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_RMSK)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ADDR, m)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_OUT(v)      \
        out_dword(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ADDR,v)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ADDR,m,v,HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_IN)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ULT_AUDIO_CORE_ABORT_REQ_BMSK                                                         0x1
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_REQ_ULT_AUDIO_CORE_ABORT_REQ_SHFT                                                         0x0

#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ADDR                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0001e004)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_PHYS                                                                           (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001e004)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_OFFS                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001e004)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_RMSK                                                                                  0x1
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_POR                                                                            0x00000000
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_POR_RMSK                                                                       0xffffffff
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ATTR                                                                                  0x1
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_IN          \
        in_dword_masked(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ADDR, HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_RMSK)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_INM(m)      \
        in_dword_masked(HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ADDR, m)
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ULT_AUDIO_CORE_ABORT_ACK_BMSK                                                         0x1
#define HWIO_TCSR_ULT_AUDIO_CORE_ABORT_ACK_ULT_AUDIO_CORE_ABORT_ACK_SHFT                                                         0x0

#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ADDR                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0001f000)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_PHYS                                                                        (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f000)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_OFFS                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f000)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_RMSK                                                                        0xffffffff
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_POR                                                                         0x00000000
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_POR_RMSK                                                                    0xffffffff
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ATTR                                                                               0x3
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ADDR, HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_RMSK)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ADDR, m)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ADDR,v)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_ADDR,m,v,HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_IN)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_SPARE_REG0_BMSK                                                             0xfffffffe
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_SPARE_REG0_SHFT                                                                    0x1
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_TCSR_S1LM_APPS_TO_MODEM_INT_BMSK                                                   0x1
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_TCSR_S1LM_APPS_TO_MODEM_INT_SHFT                                                   0x0

#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ADDR                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0001f004)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_PHYS                                                                   (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f004)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_OFFS                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f004)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_RMSK                                                                   0xffffffff
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_POR                                                                    0x00000000
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_POR_RMSK                                                               0xffffffff
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ATTR                                                                          0x3
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ADDR, HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_RMSK)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ADDR, m)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ADDR,v)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_ADDR,m,v,HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_IN)
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_BMSK                                  0xffffffff
#define HWIO_TCSR_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_TCSR_S1LM_APPS_TO_MODEM_INT_DATA_SHFT                                         0x0

#define HWIO_TCSR_SPARE_REG2_ADDR                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_PHYS                                                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_OFFS                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f008)
#define HWIO_TCSR_SPARE_REG2_RMSK                                                                                         0xffffffff
#define HWIO_TCSR_SPARE_REG2_POR                                                                                          0x00000000
#define HWIO_TCSR_SPARE_REG2_POR_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_SPARE_REG2_ATTR                                                                                                0x3
#define HWIO_TCSR_SPARE_REG2_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, HWIO_TCSR_SPARE_REG2_RMSK)
#define HWIO_TCSR_SPARE_REG2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, m)
#define HWIO_TCSR_SPARE_REG2_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG2_ADDR,v)
#define HWIO_TCSR_SPARE_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG2_ADDR,m,v,HWIO_TCSR_SPARE_REG2_IN)
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_BMSK                                                                              0xffffffff
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_SHFT                                                                                     0x0

#define HWIO_TCSR_SPARE_REG3_ADDR                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_PHYS                                                                                         (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_OFFS                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0001f00c)
#define HWIO_TCSR_SPARE_REG3_RMSK                                                                                         0xffffffff
#define HWIO_TCSR_SPARE_REG3_POR                                                                                          0x00000000
#define HWIO_TCSR_SPARE_REG3_POR_RMSK                                                                                     0xffffffff
#define HWIO_TCSR_SPARE_REG3_ATTR                                                                                                0x3
#define HWIO_TCSR_SPARE_REG3_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, HWIO_TCSR_SPARE_REG3_RMSK)
#define HWIO_TCSR_SPARE_REG3_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, m)
#define HWIO_TCSR_SPARE_REG3_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG3_ADDR,v)
#define HWIO_TCSR_SPARE_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG3_ADDR,m,v,HWIO_TCSR_SPARE_REG3_IN)
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_BMSK                                                                              0xffffffff
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_SHFT                                                                                     0x0

#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_PHYS                                                                                  (TCSR_TCSR_REGS_REG_BASE_PHYS + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OFFS                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00020000)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_RMSK                                                                                       0x11f
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_POR                                                                                   0x0000000a
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_POR_RMSK                                                                              0xffffffff
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_ATTR                                                                                         0x3
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_IN          \
        in_dword_masked(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR, HWIO_TCSR_PNOC_SNOC_MEMTYPE_RMSK)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INM(m)      \
        in_dword_masked(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR, m)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OUT(v)      \
        out_dword(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR,v)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PNOC_SNOC_MEMTYPE_ADDR,m,v,HWIO_TCSR_PNOC_SNOC_MEMTYPE_IN)
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_SEL_BMSK                                                                          0x100
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_SEL_SHFT                                                                            0x8
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INNERSHARED_VALUE_BMSK                                                                      0x10
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_INNERSHARED_VALUE_SHFT                                                                       0x4
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_SHARED_VALUE_BMSK                                                                            0x8
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_SHARED_VALUE_SHFT                                                                            0x3
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_VALUE_BMSK                                                                          0x7
#define HWIO_TCSR_PNOC_SNOC_MEMTYPE_MEM_TYPE_VALUE_SHFT                                                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_PHYS                                                           (CLK_CTL_BASE_PHYS + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                           0x00000000

#define HWIO_GCC_GPLL0_MODE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                                0xe0ffff0f
#define HWIO_GCC_GPLL0_MODE_POR                                                                 0x00000000
#define HWIO_GCC_GPLL0_MODE_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_MODE_ATTR                                                                       0x3
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                   0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                         0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                                0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                      0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                  0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                        0x1d
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                      0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                          0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                       0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                           0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                               0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                   0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                 0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                     0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                    0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                        0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                     0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                        0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_BMSK                                                           0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_SHFT                                                           0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                           0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                           0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_BMSK                                                          0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_SHFT                                                          0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                           0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                           0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL0_L_VAL_POR                                                                0x00000000
#define HWIO_GCC_GPLL0_L_VAL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_L_VAL_ATTR                                                                      0x3
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                             0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                                0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_POR                                                            0x00000000
#define HWIO_GCC_GPLL0_ALPHA_VAL_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_ATTR                                                                  0x3
#define HWIO_GCC_GPLL0_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_BMSK                                                 0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002100c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK                                                               0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_POR                                                          0x00000000
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_ATTR                                                                0x3
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                     0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                      0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021010)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_POR                                                             0x00000003
#define HWIO_GCC_GPLL0_USER_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_BMSK                                          0xf0000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_SHFT                                                0x1c
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_BMSK                                            0x8000000
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_SHFT                                                 0x1b
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_BMSK                                           0x6000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_SHFT                                                0x19
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_SHFT                                                         0x18
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_BMSK                                            0xc00000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_SHFT                                                0x16
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_BMSK                                                      0x300000
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_SHFT                                                          0x14
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_BMSK                                             0xf8000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_SHFT                                                 0xf
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x7000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_BMSK                                                  0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_SHFT                                                    0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_BMSK                                                       0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_SHFT                                                        0x7
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                                  0x60
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                                   0x5
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_BMSK                                                   0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_SHFT                                                    0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                   0x8
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                   0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                    0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                    0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_BMSK                                                     0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_SHFT                                                     0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                    0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                    0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021014)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_POR                                                           0x00000804
#define HWIO_GCC_GPLL0_USER_CTL_U_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_ATTR                                                                 0x3
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_L_CALIBRATION_BMSK                                            0xffff0000
#define HWIO_GCC_GPLL0_USER_CTL_U_L_CALIBRATION_SHFT                                                  0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS15_12_BMSK                                            0xf000
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS15_12_SHFT                                               0xc
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                        0x800
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                          0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                               0x700
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                 0x8
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_BMSK                                                            0x80
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_SHFT                                                             0x7
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_BMSK                                                    0x40
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_SHFT                                                     0x6
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_BMSK                                                     0x38
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_SHFT                                                      0x3
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_BMSK                                                        0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_SHFT                                                        0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_BMSK                                                      0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_SHFT                                                      0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_BMSK                                                      0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_SHFT                                                      0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_POR                                                           0x4001055b
#define HWIO_GCC_GPLL0_CONFIG_CTL_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_ATTR                                                                 0x3
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                  0x80000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                        0x1f
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                       0x40000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                             0x1e
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                  0x3c000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                        0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                      0x3800000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                           0x17
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                          0x700000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                              0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                          0xff000
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                              0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                          0xf00
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                            0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                           0xc0
#define HWIO_GCC_GPLL0_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                            0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_BMSK                                                      0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_SHFT                                                       0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_BMSK                                                             0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_SHFT                                                             0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002101c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL0_TEST_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_BMSK                                              0xe0000000
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                    0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_BMSK                                                        0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_SHFT                                                              0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_BMSK                                                0xc000000
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_SHFT                                                     0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                       0x2000000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                            0x19
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                    0x1f00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                         0x14
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                0x13
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                    0x7e000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                        0xd
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_BMSK                                                0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_SHFT                                                   0xc
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                    0x800
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                      0xb
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_BMSK                                                       0x700
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_SHFT                                                         0x8
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_BMSK                                                         0x80
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_SHFT                                                          0x7
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_BMSK                                                      0x40
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_SHFT                                                       0x6
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_BMSK                                                       0x30
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_SHFT                                                        0x4
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_BMSK                                                        0xc
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_SHFT                                                        0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                         0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                         0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                         0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                         0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_POR                                                           0x00400006
#define HWIO_GCC_GPLL0_TEST_CTL_U_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_ATTR                                                                 0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_26_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_26_SHFT                                              0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_U_VCASCODE_SCALE_BMSK                                            0x3000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                 0x18
#define HWIO_GCC_GPLL0_TEST_CTL_U_IDCO_SCALE_BMSK                                                 0xc00000
#define HWIO_GCC_GPLL0_TEST_CTL_U_IDCO_SCALE_SHFT                                                     0x16
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                       0x300000
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                           0x14
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                       0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                          0x13
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                        0x60000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                           0x11
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                            0x18000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                                0xf
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                            0x4000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                               0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                        0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                           0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                               0x1800
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                  0xb
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                   0x600
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                     0x9
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_BMSK                                                        0x100
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_SHFT                                                          0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                      0xe0
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                       0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_BMSK                                                      0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_SHFT                                                       0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                    0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                               0x7ffffff
#define HWIO_GCC_GPLL0_STATUS_POR                                                               0x00000000
#define HWIO_GCC_GPLL0_STATUS_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL0_STATUS_ATTR                                                                     0x1
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_26_24_BMSK                                                  0x7000000
#define HWIO_GCC_GPLL0_STATUS_STATUS_26_24_SHFT                                                       0x18
#define HWIO_GCC_GPLL0_STATUS_STATUS_23_BMSK                                                      0x800000
#define HWIO_GCC_GPLL0_STATUS_STATUS_23_SHFT                                                          0x17
#define HWIO_GCC_GPLL0_STATUS_STATUS_22_20_BMSK                                                   0x700000
#define HWIO_GCC_GPLL0_STATUS_STATUS_22_20_SHFT                                                       0x14
#define HWIO_GCC_GPLL0_STATUS_STATUS_19_17_BMSK                                                    0xe0000
#define HWIO_GCC_GPLL0_STATUS_STATUS_19_17_SHFT                                                       0x11
#define HWIO_GCC_GPLL0_STATUS_STATUS_16_12_BMSK                                                    0x1f000
#define HWIO_GCC_GPLL0_STATUS_STATUS_16_12_SHFT                                                        0xc
#define HWIO_GCC_GPLL0_STATUS_STATUS_11_6_BMSK                                                       0xfc0
#define HWIO_GCC_GPLL0_STATUS_STATUS_11_6_SHFT                                                         0x6
#define HWIO_GCC_GPLL0_STATUS_STATUS_5_BMSK                                                           0x20
#define HWIO_GCC_GPLL0_STATUS_STATUS_5_SHFT                                                            0x5
#define HWIO_GCC_GPLL0_STATUS_STATUS_4_2_BMSK                                                         0x1c
#define HWIO_GCC_GPLL0_STATUS_STATUS_4_2_SHFT                                                          0x2
#define HWIO_GCC_GPLL0_STATUS_STATUS_1_BMSK                                                            0x2
#define HWIO_GCC_GPLL0_STATUS_STATUS_1_SHFT                                                            0x1
#define HWIO_GCC_GPLL0_STATUS_STATUS_0_BMSK                                                            0x1
#define HWIO_GCC_GPLL0_STATUS_STATUS_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL0_FREQ_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                         0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                0x0

#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002102c)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002102c)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002102c)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_RMSK                                                           0xff
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_POR                                                      0x00000000
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ATTR                                                            0x3
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL0_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL0_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                           0xff
#define HWIO_GCC_GPLL0_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                            0x0

#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021030)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_RMSK                                                         0xffff
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_POR                                                      0x00000000
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ATTR                                                            0x3
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                         0xffff
#define HWIO_GCC_GPLL0_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                            0x0

#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00021034)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00021034)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021034)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_RMSK                                                             0xff
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_POR                                                        0x00000000
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_ATTR                                                              0x3
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL0_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL0_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                               0xff
#define HWIO_GCC_GPLL0_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                                  0x3fff0f
#define HWIO_GCC_GPLL1_MODE_POR                                                                 0x00000000
#define HWIO_GCC_GPLL1_MODE_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL1_MODE_ATTR                                                                       0x3
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                               0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                   0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                 0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                     0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                    0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                        0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                     0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                        0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_BMSK                                                           0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_SHFT                                                           0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                           0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                           0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_BMSK                                                          0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_SHFT                                                          0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                           0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                     0xff
#define HWIO_GCC_GPLL1_L_VAL_POR                                                                0x00000000
#define HWIO_GCC_GPLL1_L_VAL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_L_VAL_ATTR                                                                      0x3
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                               0xff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                                0x0

#define HWIO_GCC_GPLL1_M_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00020008)
#define HWIO_GCC_GPLL1_M_VAL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020008)
#define HWIO_GCC_GPLL1_M_VAL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020008)
#define HWIO_GCC_GPLL1_M_VAL_RMSK                                                                  0x7ffff
#define HWIO_GCC_GPLL1_M_VAL_POR                                                                0x00000000
#define HWIO_GCC_GPLL1_M_VAL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_M_VAL_ATTR                                                                      0x3
#define HWIO_GCC_GPLL1_M_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_M_VAL_ADDR, HWIO_GCC_GPLL1_M_VAL_RMSK)
#define HWIO_GCC_GPLL1_M_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_M_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_M_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_M_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_M_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_M_VAL_ADDR,m,v,HWIO_GCC_GPLL1_M_VAL_IN)
#define HWIO_GCC_GPLL1_M_VAL_PLL_M_BMSK                                                            0x7ffff
#define HWIO_GCC_GPLL1_M_VAL_PLL_M_SHFT                                                                0x0

#define HWIO_GCC_GPLL1_N_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002000c)
#define HWIO_GCC_GPLL1_N_VAL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002000c)
#define HWIO_GCC_GPLL1_N_VAL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002000c)
#define HWIO_GCC_GPLL1_N_VAL_RMSK                                                                  0x7ffff
#define HWIO_GCC_GPLL1_N_VAL_POR                                                                0x00000000
#define HWIO_GCC_GPLL1_N_VAL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_N_VAL_ATTR                                                                      0x3
#define HWIO_GCC_GPLL1_N_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_N_VAL_ADDR, HWIO_GCC_GPLL1_N_VAL_RMSK)
#define HWIO_GCC_GPLL1_N_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_N_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_N_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_N_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_N_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_N_VAL_ADDR,m,v,HWIO_GCC_GPLL1_N_VAL_IN)
#define HWIO_GCC_GPLL1_N_VAL_PLL_N_BMSK                                                            0x7ffff
#define HWIO_GCC_GPLL1_N_VAL_PLL_N_SHFT                                                                0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020010)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL1_USER_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_25_BMSK                                          0xfe000000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_25_SHFT                                                0x19
#define HWIO_GCC_GPLL1_USER_CTL_MN_EN_BMSK                                                       0x1000000
#define HWIO_GCC_GPLL1_USER_CTL_MN_EN_SHFT                                                            0x18
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_21_BMSK                                            0xe00000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_21_SHFT                                                0x15
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_BMSK                                                      0x100000
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_SHFT                                                          0x14
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_13_BMSK                                             0xfe000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_13_SHFT                                                 0xd
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x1000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0xc
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS11_10_BMSK                                               0xc00
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS11_10_SHFT                                                 0xa
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_BMSK                                                  0x300
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_SHFT                                                    0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_BMSK                                                       0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_SHFT                                                        0x7
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                                  0x60
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                                   0x5
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_BMSK                                                   0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_SHFT                                                    0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                   0x8
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                   0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_BIST_BMSK                                                    0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_BIST_SHFT                                                    0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_BMSK                                                     0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_SHFT                                                     0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                    0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                    0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00020014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_POR                                                           0x00031000
#define HWIO_GCC_GPLL1_CONFIG_CTL_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_ATTR                                                                 0x3
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS31_30_BMSK                                        0xc0000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS31_30_SHFT                                              0x1e
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_PFD_UP_BMSK                                             0x20000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_PFD_UP_SHFT                                                   0x1d
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_PFD_DOWN_BMSK                                           0x10000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_PFD_DOWN_SHFT                                                 0x1c
#define HWIO_GCC_GPLL1_CONFIG_CTL_NMOSC_FREQ_CTRL_BMSK                                           0xc000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_NMOSC_FREQ_CTRL_SHFT                                                0x1a
#define HWIO_GCC_GPLL1_CONFIG_CTL_PFD_DZSEL_BMSK                                                 0x3000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_PFD_DZSEL_SHFT                                                      0x18
#define HWIO_GCC_GPLL1_CONFIG_CTL_NMOSC_EN_BMSK                                                   0x800000
#define HWIO_GCC_GPLL1_CONFIG_CTL_NMOSC_EN_SHFT                                                       0x17
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BIT22_BMSK                                              0x400000
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BIT22_SHFT                                                  0x16
#define HWIO_GCC_GPLL1_CONFIG_CTL_ICP_DIV_BMSK                                                    0x300000
#define HWIO_GCC_GPLL1_CONFIG_CTL_ICP_DIV_SHFT                                                        0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_IREG_DIV_BMSK                                                    0xc0000
#define HWIO_GCC_GPLL1_CONFIG_CTL_IREG_DIV_SHFT                                                       0x12
#define HWIO_GCC_GPLL1_CONFIG_CTL_CUSEL_BMSK                                                       0x30000
#define HWIO_GCC_GPLL1_CONFIG_CTL_CUSEL_SHFT                                                          0x10
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_MODE_BMSK                                                     0x8000
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_MODE_SHFT                                                        0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BIT14_BMSK                                                0x4000
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BIT14_SHFT                                                   0xe
#define HWIO_GCC_GPLL1_CONFIG_CTL_CFG_LOCKDET_BMSK                                                  0x3000
#define HWIO_GCC_GPLL1_CONFIG_CTL_CFG_LOCKDET_SHFT                                                     0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_ISEED_BMSK                                                   0x800
#define HWIO_GCC_GPLL1_CONFIG_CTL_FORCE_ISEED_SHFT                                                     0xb
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS10_0_BMSK                                              0x7ff
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS10_0_SHFT                                                0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00020018)
#define HWIO_GCC_GPLL1_TEST_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00020018)
#define HWIO_GCC_GPLL1_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00020018)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL1_TEST_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_RESERVE_BITS31_15_BMSK                                          0xffff8000
#define HWIO_GCC_GPLL1_TEST_CTL_RESERVE_BITS31_15_SHFT                                                 0xf
#define HWIO_GCC_GPLL1_TEST_CTL_PLLOUT_LV_TEST_SEL_BMSK                                             0x4000
#define HWIO_GCC_GPLL1_TEST_CTL_PLLOUT_LV_TEST_SEL_SHFT                                                0xe
#define HWIO_GCC_GPLL1_TEST_CTL_RESERVE_BITS13_10_BMSK                                              0x3c00
#define HWIO_GCC_GPLL1_TEST_CTL_RESERVE_BITS13_10_SHFT                                                 0xa
#define HWIO_GCC_GPLL1_TEST_CTL_ICP_TST_EN_BMSK                                                      0x200
#define HWIO_GCC_GPLL1_TEST_CTL_ICP_TST_EN_SHFT                                                        0x9
#define HWIO_GCC_GPLL1_TEST_CTL_ICP_EXT_SEL_BMSK                                                     0x100
#define HWIO_GCC_GPLL1_TEST_CTL_ICP_EXT_SEL_SHFT                                                       0x8
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_BMSK                                                        0x80
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_SHFT                                                         0x7
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_BMSK                                                      0x40
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_SHFT                                                       0x6
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_BMSK                                                       0x30
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_SHFT                                                        0x4
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_BMSK                                                        0xc
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_SHFT                                                        0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                         0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                         0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                         0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                         0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002001c)
#define HWIO_GCC_GPLL1_STATUS_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002001c)
#define HWIO_GCC_GPLL1_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002001c)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                                 0x3ffff
#define HWIO_GCC_GPLL1_STATUS_POR                                                               0x00000000
#define HWIO_GCC_GPLL1_STATUS_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL1_STATUS_ATTR                                                                     0x1
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_PLL_ACTIVE_FLAG_BMSK                                                 0x20000
#define HWIO_GCC_GPLL1_STATUS_PLL_ACTIVE_FLAG_SHFT                                                    0x11
#define HWIO_GCC_GPLL1_STATUS_PLL_LOCK_DET_BMSK                                                    0x10000
#define HWIO_GCC_GPLL1_STATUS_PLL_LOCK_DET_SHFT                                                       0x10
#define HWIO_GCC_GPLL1_STATUS_PLL_D_BMSK                                                            0xffff
#define HWIO_GCC_GPLL1_STATUS_PLL_D_SHFT                                                               0x0

#define HWIO_GCC_GPLL2_MODE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00025000)
#define HWIO_GCC_GPLL2_MODE_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025000)
#define HWIO_GCC_GPLL2_MODE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025000)
#define HWIO_GCC_GPLL2_MODE_RMSK                                                                0xe0ffff0f
#define HWIO_GCC_GPLL2_MODE_POR                                                                 0x00000000
#define HWIO_GCC_GPLL2_MODE_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_MODE_ATTR                                                                       0x3
#define HWIO_GCC_GPLL2_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, HWIO_GCC_GPLL2_MODE_RMSK)
#define HWIO_GCC_GPLL2_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, m)
#define HWIO_GCC_GPLL2_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_MODE_ADDR,v)
#define HWIO_GCC_GPLL2_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_MODE_ADDR,m,v,HWIO_GCC_GPLL2_MODE_IN)
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_BMSK                                                   0x80000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_SHFT                                                         0x1f
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_BMSK                                                0x40000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_SHFT                                                      0x1e
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_BMSK                                                  0x20000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_SHFT                                                        0x1d
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                      0x800000
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                          0x17
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_BMSK                                                       0x400000
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_SHFT                                                           0x16
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_BMSK                                               0x200000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_SHFT                                                   0x15
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_BMSK                                                 0x100000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_SHFT                                                     0x14
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_BMSK                                                    0xfc000
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_SHFT                                                        0xe
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_BMSK                                                     0x3f00
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_SHFT                                                        0x8
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_BMSK                                                           0x8
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_SHFT                                                           0x3
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_BMSK                                                           0x4
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_SHFT                                                           0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_BMSK                                                          0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_SHFT                                                          0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_BMSK                                                           0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_SHFT                                                           0x0

#define HWIO_GCC_GPLL2_L_VAL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00025004)
#define HWIO_GCC_GPLL2_L_VAL_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025004)
#define HWIO_GCC_GPLL2_L_VAL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025004)
#define HWIO_GCC_GPLL2_L_VAL_RMSK                                                                   0xffff
#define HWIO_GCC_GPLL2_L_VAL_POR                                                                0x00000000
#define HWIO_GCC_GPLL2_L_VAL_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_L_VAL_ATTR                                                                      0x3
#define HWIO_GCC_GPLL2_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, HWIO_GCC_GPLL2_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_L_VAL_IN)
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_BMSK                                                             0xffff
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_SHFT                                                                0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00025008)
#define HWIO_GCC_GPLL2_ALPHA_VAL_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025008)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025008)
#define HWIO_GCC_GPLL2_ALPHA_VAL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_POR                                                            0x00000000
#define HWIO_GCC_GPLL2_ALPHA_VAL_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_ATTR                                                                  0x3
#define HWIO_GCC_GPLL2_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_BMSK                                                 0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_SHFT                                                        0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002500c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002500c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002500c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK                                                               0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_POR                                                          0x00000000
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_ATTR                                                                0x3
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                     0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                      0x0

#define HWIO_GCC_GPLL2_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00025010)
#define HWIO_GCC_GPLL2_USER_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025010)
#define HWIO_GCC_GPLL2_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025010)
#define HWIO_GCC_GPLL2_USER_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_POR                                                             0x00000003
#define HWIO_GCC_GPLL2_USER_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL2_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, HWIO_GCC_GPLL2_USER_CTL_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_IN)
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_28_BMSK                                          0xf0000000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_28_SHFT                                                0x1c
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_BMSK                                            0x8000000
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_SHFT                                                 0x1b
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS26_25_BMSK                                           0x6000000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS26_25_SHFT                                                0x19
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_BMSK                                                    0x1000000
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_SHFT                                                         0x18
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS23_22_BMSK                                            0xc00000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS23_22_SHFT                                                0x16
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_BMSK                                                      0x300000
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_SHFT                                                          0x14
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS19_15_BMSK                                             0xf8000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS19_15_SHFT                                                 0xf
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x7000
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0xc
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_BMSK                                                  0xf00
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_SHFT                                                    0x8
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_BMSK                                                       0x80
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_SHFT                                                        0x7
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_BMSK                                                  0x60
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_SHFT                                                   0x5
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_BMSK                                                   0x10
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_SHFT                                                    0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                   0x8
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                   0x3
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                    0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                    0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_BMSK                                                     0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_SHFT                                                     0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                    0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                    0x0

#define HWIO_GCC_GPLL2_USER_CTL_U_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00025014)
#define HWIO_GCC_GPLL2_USER_CTL_U_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025014)
#define HWIO_GCC_GPLL2_USER_CTL_U_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025014)
#define HWIO_GCC_GPLL2_USER_CTL_U_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_POR                                                           0x00000804
#define HWIO_GCC_GPLL2_USER_CTL_U_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_ATTR                                                                 0x3
#define HWIO_GCC_GPLL2_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, HWIO_GCC_GPLL2_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_U_IN)
#define HWIO_GCC_GPLL2_USER_CTL_U_L_CALIBRATION_BMSK                                            0xffff0000
#define HWIO_GCC_GPLL2_USER_CTL_U_L_CALIBRATION_SHFT                                                  0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS15_12_BMSK                                            0xf000
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS15_12_SHFT                                               0xc
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                        0x800
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                          0xb
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_BMSK                                               0x700
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_SHFT                                                 0x8
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_BMSK                                                            0x80
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_SHFT                                                             0x7
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_BMSK                                                    0x40
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_SHFT                                                     0x6
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_BMSK                                                     0x38
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_SHFT                                                      0x3
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_BMSK                                                        0x4
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_SHFT                                                        0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_BMSK                                                      0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_SHFT                                                      0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_BMSK                                                      0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_SHFT                                                      0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00025018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_POR                                                           0x4001055b
#define HWIO_GCC_GPLL2_CONFIG_CTL_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_ATTR                                                                 0x3
#define HWIO_GCC_GPLL2_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                  0x80000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                        0x1f
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                       0x40000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                             0x1e
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                  0x3c000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                        0x1a
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                      0x3800000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                           0x17
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                          0x700000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                              0x14
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                          0xff000
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                              0xc
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                          0xf00
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                            0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                           0xc0
#define HWIO_GCC_GPLL2_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                            0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_BMSK                                                      0x30
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_SHFT                                                       0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_BMSK                                                             0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_SHFT                                                             0x0

#define HWIO_GCC_GPLL2_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002501c)
#define HWIO_GCC_GPLL2_TEST_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002501c)
#define HWIO_GCC_GPLL2_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002501c)
#define HWIO_GCC_GPLL2_TEST_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL2_TEST_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL2_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, HWIO_GCC_GPLL2_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_BMSK                                              0xe0000000
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                    0x1d
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_BMSK                                                        0x10000000
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_SHFT                                                              0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_BMSK                                                0xc000000
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_SHFT                                                     0x1a
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                       0x2000000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                            0x19
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_BMSK                                                    0x1f00000
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_SHFT                                                         0x14
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                0x13
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_BMSK                                                    0x7e000
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_SHFT                                                        0xd
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_BMSK                                                0x1000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_SHFT                                                   0xc
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_BMSK                                                    0x800
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_SHFT                                                      0xb
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_BMSK                                                       0x700
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_SHFT                                                         0x8
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_BMSK                                                         0x80
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_SHFT                                                          0x7
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_BMSK                                                      0x40
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_SHFT                                                       0x6
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_BMSK                                                       0x30
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_SHFT                                                        0x4
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_BMSK                                                        0xc
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_SHFT                                                        0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_BMSK                                                         0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_SHFT                                                         0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_BMSK                                                         0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_SHFT                                                         0x0

#define HWIO_GCC_GPLL2_TEST_CTL_U_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00025020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_POR                                                           0x00400006
#define HWIO_GCC_GPLL2_TEST_CTL_U_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_ATTR                                                                 0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, HWIO_GCC_GPLL2_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RESERVE_BITS31_26_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_RESERVE_BITS31_26_SHFT                                              0x1a
#define HWIO_GCC_GPLL2_TEST_CTL_U_VCASCODE_SCALE_BMSK                                            0x3000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_VCASCODE_SCALE_SHFT                                                 0x18
#define HWIO_GCC_GPLL2_TEST_CTL_U_IDCO_SCALE_BMSK                                                 0xc00000
#define HWIO_GCC_GPLL2_TEST_CTL_U_IDCO_SCALE_SHFT                                                     0x16
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                       0x300000
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                           0x14
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                       0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                          0x13
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                        0x60000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                           0x11
#define HWIO_GCC_GPLL2_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                            0x18000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                                0xf
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                            0x4000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                               0xe
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                        0x2000
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                           0xd
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                               0x1800
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                  0xb
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                   0x600
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                     0x9
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_BMSK                                                        0x100
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_SHFT                                                          0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_BMSK                                                      0xe0
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_SHFT                                                       0x5
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_BMSK                                                      0x10
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_SHFT                                                       0x4
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                    0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x6
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                 0x0

#define HWIO_GCC_GPLL2_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00025024)
#define HWIO_GCC_GPLL2_STATUS_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025024)
#define HWIO_GCC_GPLL2_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025024)
#define HWIO_GCC_GPLL2_STATUS_RMSK                                                               0x7ffffff
#define HWIO_GCC_GPLL2_STATUS_POR                                                               0x00000000
#define HWIO_GCC_GPLL2_STATUS_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GPLL2_STATUS_ATTR                                                                     0x1
#define HWIO_GCC_GPLL2_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, HWIO_GCC_GPLL2_STATUS_RMSK)
#define HWIO_GCC_GPLL2_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, m)
#define HWIO_GCC_GPLL2_STATUS_STATUS_26_24_BMSK                                                  0x7000000
#define HWIO_GCC_GPLL2_STATUS_STATUS_26_24_SHFT                                                       0x18
#define HWIO_GCC_GPLL2_STATUS_STATUS_23_BMSK                                                      0x800000
#define HWIO_GCC_GPLL2_STATUS_STATUS_23_SHFT                                                          0x17
#define HWIO_GCC_GPLL2_STATUS_STATUS_22_20_BMSK                                                   0x700000
#define HWIO_GCC_GPLL2_STATUS_STATUS_22_20_SHFT                                                       0x14
#define HWIO_GCC_GPLL2_STATUS_STATUS_19_17_BMSK                                                    0xe0000
#define HWIO_GCC_GPLL2_STATUS_STATUS_19_17_SHFT                                                       0x11
#define HWIO_GCC_GPLL2_STATUS_STATUS_16_12_BMSK                                                    0x1f000
#define HWIO_GCC_GPLL2_STATUS_STATUS_16_12_SHFT                                                        0xc
#define HWIO_GCC_GPLL2_STATUS_STATUS_11_6_BMSK                                                       0xfc0
#define HWIO_GCC_GPLL2_STATUS_STATUS_11_6_SHFT                                                         0x6
#define HWIO_GCC_GPLL2_STATUS_STATUS_5_BMSK                                                           0x20
#define HWIO_GCC_GPLL2_STATUS_STATUS_5_SHFT                                                            0x5
#define HWIO_GCC_GPLL2_STATUS_STATUS_4_2_BMSK                                                         0x1c
#define HWIO_GCC_GPLL2_STATUS_STATUS_4_2_SHFT                                                          0x2
#define HWIO_GCC_GPLL2_STATUS_STATUS_1_BMSK                                                            0x2
#define HWIO_GCC_GPLL2_STATUS_STATUS_1_SHFT                                                            0x1
#define HWIO_GCC_GPLL2_STATUS_STATUS_0_BMSK                                                            0x1
#define HWIO_GCC_GPLL2_STATUS_STATUS_0_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_FREQ_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00025028)
#define HWIO_GCC_GPLL2_FREQ_CTL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025028)
#define HWIO_GCC_GPLL2_FREQ_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025028)
#define HWIO_GCC_GPLL2_FREQ_CTL_RMSK                                                            0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_POR                                                             0x00000000
#define HWIO_GCC_GPLL2_FREQ_CTL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_ATTR                                                                   0x3
#define HWIO_GCC_GPLL2_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, HWIO_GCC_GPLL2_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL2_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL2_FREQ_CTL_IN)
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                         0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                0x0

#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0002502c)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002502c)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002502c)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_RMSK                                                           0xff
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_POR                                                      0x00000000
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ATTR                                                            0x3
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR, HWIO_GCC_GPLL2_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_GPLL2_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                           0xff
#define HWIO_GCC_GPLL2_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                            0x0

#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00025030)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025030)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025030)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_RMSK                                                         0xffff
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_POR                                                      0x00000000
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ATTR                                                            0x3
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                         0xffff
#define HWIO_GCC_GPLL2_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                            0x0

#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00025034)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00025034)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025034)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_RMSK                                                             0xff
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_POR                                                        0x00000000
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_ATTR                                                              0x3
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR, HWIO_GCC_GPLL2_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_GPLL2_SSC_NUM_STEPS_IN)
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                               0xff
#define HWIO_GCC_GPLL2_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                                0x0

#define HWIO_GCC_BIMC_PLL_MODE_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023000)
#define HWIO_GCC_BIMC_PLL_MODE_RMSK                                                             0xe0ffff0f
#define HWIO_GCC_BIMC_PLL_MODE_POR                                                              0x00000000
#define HWIO_GCC_BIMC_PLL_MODE_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_BIMC_PLL_MODE_ATTR                                                                    0x3
#define HWIO_GCC_BIMC_PLL_MODE_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_MODE_ADDR, HWIO_GCC_BIMC_PLL_MODE_RMSK)
#define HWIO_GCC_BIMC_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_MODE_ADDR, m)
#define HWIO_GCC_BIMC_PLL_MODE_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_MODE_ADDR,v)
#define HWIO_GCC_BIMC_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_MODE_ADDR,m,v,HWIO_GCC_BIMC_PLL_MODE_IN)
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_DET_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_DET_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_PLL_MODE_PLL_ACTIVE_FLAG_BMSK                                             0x40000000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_ACTIVE_FLAG_SHFT                                                   0x1e
#define HWIO_GCC_BIMC_PLL_MODE_PLL_ACK_LATCH_BMSK                                               0x20000000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_ACK_LATCH_SHFT                                                     0x1d
#define HWIO_GCC_BIMC_PLL_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_BMSK                                   0x800000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_HW_UPADATE_LOGIC_BYPASS_SHFT                                       0x17
#define HWIO_GCC_BIMC_PLL_MODE_PLL_UPDATE_BMSK                                                    0x400000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_UPDATE_SHFT                                                        0x16
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                                            0x200000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                                                0x15
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                                              0x100000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                                                  0x14
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BIAS_COUNT_BMSK                                                 0xfc000
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BIAS_COUNT_SHFT                                                     0xe
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_COUNT_BMSK                                                  0x3f00
#define HWIO_GCC_BIMC_PLL_MODE_PLL_LOCK_COUNT_SHFT                                                     0x8
#define HWIO_GCC_BIMC_PLL_MODE_PLL_PLLTEST_BMSK                                                        0x8
#define HWIO_GCC_BIMC_PLL_MODE_PLL_PLLTEST_SHFT                                                        0x3
#define HWIO_GCC_BIMC_PLL_MODE_PLL_RESET_N_BMSK                                                        0x4
#define HWIO_GCC_BIMC_PLL_MODE_PLL_RESET_N_SHFT                                                        0x2
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BYPASSNL_BMSK                                                       0x2
#define HWIO_GCC_BIMC_PLL_MODE_PLL_BYPASSNL_SHFT                                                       0x1
#define HWIO_GCC_BIMC_PLL_MODE_PLL_OUTCTRL_BMSK                                                        0x1
#define HWIO_GCC_BIMC_PLL_MODE_PLL_OUTCTRL_SHFT                                                        0x0

#define HWIO_GCC_BIMC_PLL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023004)
#define HWIO_GCC_BIMC_PLL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_BIMC_PLL_L_VAL_POR                                                             0x00000000
#define HWIO_GCC_BIMC_PLL_L_VAL_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BIMC_PLL_L_VAL_ATTR                                                                   0x3
#define HWIO_GCC_BIMC_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_L_VAL_ADDR, HWIO_GCC_BIMC_PLL_L_VAL_RMSK)
#define HWIO_GCC_BIMC_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_L_VAL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_L_VAL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_L_VAL_ADDR,m,v,HWIO_GCC_BIMC_PLL_L_VAL_IN)
#define HWIO_GCC_BIMC_PLL_L_VAL_PLL_L_BMSK                                                          0xffff
#define HWIO_GCC_BIMC_PLL_L_VAL_PLL_L_SHFT                                                             0x0

#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00023008)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023008)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023008)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_RMSK                                                        0xffffffff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_POR                                                         0x00000000
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_ATTR                                                               0x3
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_ALPHA_VAL_ADDR, HWIO_GCC_BIMC_PLL_ALPHA_VAL_RMSK)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_ALPHA_VAL_ADDR,m,v,HWIO_GCC_BIMC_PLL_ALPHA_VAL_IN)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_PLL_ALPHA_BMSK                                              0xffffffff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_PLL_ALPHA_SHFT                                                     0x0

#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002300c)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_RMSK                                                            0xff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_POR                                                       0x00000000
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ATTR                                                             0x3
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ADDR, HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_IN)
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_PLL_ALPHA_BMSK                                                  0xff
#define HWIO_GCC_BIMC_PLL_ALPHA_VAL_U_PLL_ALPHA_SHFT                                                   0x0

#define HWIO_GCC_BIMC_PLL_USER_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023010)
#define HWIO_GCC_BIMC_PLL_USER_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_BIMC_PLL_USER_CTL_POR                                                          0x00000001
#define HWIO_GCC_BIMC_PLL_USER_CTL_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_PLL_USER_CTL_ATTR                                                                0x3
#define HWIO_GCC_BIMC_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR, HWIO_GCC_BIMC_PLL_USER_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_USER_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_USER_CTL_IN)
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS31_28_BMSK                                       0xf0000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS31_28_SHFT                                             0x1c
#define HWIO_GCC_BIMC_PLL_USER_CTL_SSC_MODE_CONTROL_BMSK                                         0x8000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_SSC_MODE_CONTROL_SHFT                                              0x1b
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS26_25_BMSK                                        0x6000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS26_25_SHFT                                             0x19
#define HWIO_GCC_BIMC_PLL_USER_CTL_ALPHA_EN_BMSK                                                 0x1000000
#define HWIO_GCC_BIMC_PLL_USER_CTL_ALPHA_EN_SHFT                                                      0x18
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS23_22_BMSK                                         0xc00000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS23_22_SHFT                                             0x16
#define HWIO_GCC_BIMC_PLL_USER_CTL_VCO_SEL_BMSK                                                   0x300000
#define HWIO_GCC_BIMC_PLL_USER_CTL_VCO_SEL_SHFT                                                       0x14
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS19_15_BMSK                                          0xf8000
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS19_15_SHFT                                              0xf
#define HWIO_GCC_BIMC_PLL_USER_CTL_PRE_DIV_RATIO_BMSK                                               0x7000
#define HWIO_GCC_BIMC_PLL_USER_CTL_PRE_DIV_RATIO_SHFT                                                  0xc
#define HWIO_GCC_BIMC_PLL_USER_CTL_POST_DIV_RATIO_BMSK                                               0xf00
#define HWIO_GCC_BIMC_PLL_USER_CTL_POST_DIV_RATIO_SHFT                                                 0x8
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTPUT_INV_BMSK                                                    0x80
#define HWIO_GCC_BIMC_PLL_USER_CTL_OUTPUT_INV_SHFT                                                     0x7
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS6_5_BMSK                                               0x60
#define HWIO_GCC_BIMC_PLL_USER_CTL_RESERVE_BITS6_5_SHFT                                                0x5
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                                                0x10
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                                                 0x4
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                0x8
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                0x3
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                 0x4
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                 0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                                                  0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                                                  0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                 0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                 0x0

#define HWIO_GCC_BIMC_PLL_USER_CTL_U_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00023014)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023014)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023014)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_POR                                                        0x00000804
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_ATTR                                                              0x3
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_U_ADDR, HWIO_GCC_BIMC_PLL_USER_CTL_U_RMSK)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_USER_CTL_U_ADDR, m)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_USER_CTL_U_ADDR,v)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_USER_CTL_U_ADDR,m,v,HWIO_GCC_BIMC_PLL_USER_CTL_U_IN)
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_L_CALIBRATION_BMSK                                         0xffff0000
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_L_CALIBRATION_SHFT                                               0x10
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_RESERVE_BITS15_12_BMSK                                         0xf000
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_RESERVE_BITS15_12_SHFT                                            0xc
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                     0x800
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                       0xb
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_STATUS_REGISTER_BMSK                                            0x700
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_STATUS_REGISTER_SHFT                                              0x8
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_DSM_BMSK                                                         0x80
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_DSM_SHFT                                                          0x7
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_WRITE_STATE_BMSK                                                 0x40
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_WRITE_STATE_SHFT                                                  0x6
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_TARGET_CTL_BMSK                                                  0x38
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_TARGET_CTL_SHFT                                                   0x3
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_LOCK_DET_BMSK                                                     0x4
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_LOCK_DET_SHFT                                                     0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_FREEZE_PLL_BMSK                                                   0x2
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_FREEZE_PLL_SHFT                                                   0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_TOGGLE_DET_BMSK                                                   0x1
#define HWIO_GCC_BIMC_PLL_USER_CTL_U_TOGGLE_DET_SHFT                                                   0x0

#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00023018)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023018)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023018)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_POR                                                        0x4001055b
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_ATTR                                                              0x3
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR, HWIO_GCC_BIMC_PLL_CONFIG_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_CONFIG_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_CONFIG_CTL_IN)
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                               0x80000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                     0x1f
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                    0x40000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                          0x1e
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                               0x3c000000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                     0x1a
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                   0x3800000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                        0x17
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                       0x700000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                           0x14
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                       0xff000
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                           0xc
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                       0xf00
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                         0x8
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                        0xc0
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                         0x6
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_REF_CYCLE_BMSK                                                   0x30
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_REF_CYCLE_SHFT                                                    0x4
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_KFN_BMSK                                                          0xf
#define HWIO_GCC_BIMC_PLL_CONFIG_CTL_KFN_SHFT                                                          0x0

#define HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002301c)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_BIMC_PLL_TEST_CTL_POR                                                          0x00000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATTR                                                                0x3
#define HWIO_GCC_BIMC_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR, HWIO_GCC_BIMC_PLL_TEST_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_TEST_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_TEST_CTL_IN)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BIAS_GEN_TRIM_BMSK                                           0xe0000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                 0x1d
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DCO_BMSK                                                     0x10000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DCO_SHFT                                                           0x1c
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PROCESS_CALB_BMSK                                             0xc000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_PROCESS_CALB_SHFT                                                  0x1a
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                    0x2000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                         0x19
#define HWIO_GCC_BIMC_PLL_TEST_CTL_FINE_FCW_BMSK                                                 0x1f00000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_FINE_FCW_SHFT                                                      0x14
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                          0x80000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                             0x13
#define HWIO_GCC_BIMC_PLL_TEST_CTL_COARSE_FCW_BMSK                                                 0x7e000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_COARSE_FCW_SHFT                                                     0xd
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_COARSE_BMSK                                             0x1000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_OVERRIDE_COARSE_SHFT                                                0xc
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DISABLE_LFSR_BMSK                                                 0x800
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DISABLE_LFSR_SHFT                                                   0xb
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_SEL_BMSK                                                    0x700
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_SEL_SHFT                                                      0x8
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_EN_BMSK                                                      0x80
#define HWIO_GCC_BIMC_PLL_TEST_CTL_DTEST_EN_SHFT                                                       0x7
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BYP_TESTAMP_BMSK                                                   0x40
#define HWIO_GCC_BIMC_PLL_TEST_CTL_BYP_TESTAMP_SHFT                                                    0x6
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_SEL_BMSK                                                    0x30
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_SEL_SHFT                                                     0x4
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_SEL_BMSK                                                     0xc
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_SEL_SHFT                                                     0x2
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_EN_BMSK                                                      0x2
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST1_EN_SHFT                                                      0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_EN_BMSK                                                      0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_ATEST0_EN_SHFT                                                      0x0

#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00023020)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023020)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023020)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_POR                                                        0x00400006
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_ATTR                                                              0x3
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_U_ADDR, HWIO_GCC_BIMC_PLL_TEST_CTL_U_RMSK)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_TEST_CTL_U_ADDR,m,v,HWIO_GCC_BIMC_PLL_TEST_CTL_U_IN)
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_RESERVE_BITS31_26_BMSK                                     0xfc000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_RESERVE_BITS31_26_SHFT                                           0x1a
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_VCASCODE_SCALE_BMSK                                         0x3000000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_VCASCODE_SCALE_SHFT                                              0x18
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_IDCO_SCALE_BMSK                                              0xc00000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_IDCO_SCALE_SHFT                                                  0x16
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_GLITCH_DET_COUNT_LIM_BMSK                                    0x300000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_GLITCH_DET_COUNT_LIM_SHFT                                        0x14
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_GLITCH_PREVENTION_DIS_BMSK                                    0x80000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_GLITCH_PREVENTION_DIS_SHFT                                       0x13
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DTEST_MODE_SEL_UPPER_BMSK                                     0x60000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DTEST_MODE_SEL_UPPER_SHFT                                        0x11
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DITHER_ALPHA_SEL_BMSK                                         0x18000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DITHER_ALPHA_SEL_SHFT                                             0xf
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_BIT2_BIT3_CAL_SEL_BMSK                                         0x4000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_BIT2_BIT3_CAL_SEL_SHFT                                            0xe
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                     0x2000
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                        0xd
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                            0x1800
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                               0xb
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                0x600
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                  0x9
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NMO_EN_BMSK                                                     0x100
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NMO_EN_SHFT                                                       0x8
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NOISE_MAG_BMSK                                                   0xe0
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NOISE_MAG_SHFT                                                    0x5
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NOISE_GEN_BMSK                                                   0x10
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_NOISE_GEN_SHFT                                                    0x4
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                 0x8
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                 0x3
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                             0x6
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                             0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BIMC_PLL_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                              0x0

#define HWIO_GCC_BIMC_PLL_STATUS_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00023024)
#define HWIO_GCC_BIMC_PLL_STATUS_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023024)
#define HWIO_GCC_BIMC_PLL_STATUS_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023024)
#define HWIO_GCC_BIMC_PLL_STATUS_RMSK                                                            0x7ffffff
#define HWIO_GCC_BIMC_PLL_STATUS_POR                                                            0x00000000
#define HWIO_GCC_BIMC_PLL_STATUS_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_PLL_STATUS_ATTR                                                                  0x1
#define HWIO_GCC_BIMC_PLL_STATUS_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_STATUS_ADDR, HWIO_GCC_BIMC_PLL_STATUS_RMSK)
#define HWIO_GCC_BIMC_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_STATUS_ADDR, m)
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_26_24_BMSK                                               0x7000000
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_26_24_SHFT                                                    0x18
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_23_BMSK                                                   0x800000
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_23_SHFT                                                       0x17
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_22_20_BMSK                                                0x700000
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_22_20_SHFT                                                    0x14
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_19_17_BMSK                                                 0xe0000
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_19_17_SHFT                                                    0x11
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_16_12_BMSK                                                 0x1f000
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_16_12_SHFT                                                     0xc
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_11_6_BMSK                                                    0xfc0
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_11_6_SHFT                                                      0x6
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_5_BMSK                                                        0x20
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_5_SHFT                                                         0x5
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_4_2_BMSK                                                      0x1c
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_4_2_SHFT                                                       0x2
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_1_BMSK                                                         0x2
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_1_SHFT                                                         0x1
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_0_BMSK                                                         0x1
#define HWIO_GCC_BIMC_PLL_STATUS_STATUS_0_SHFT                                                         0x0

#define HWIO_GCC_BIMC_PLL_FREQ_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00023028)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023028)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023028)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_RMSK                                                         0xffffffff
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_POR                                                          0x00000000
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_ATTR                                                                0x3
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_FREQ_CTL_ADDR, HWIO_GCC_BIMC_PLL_FREQ_CTL_RMSK)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_FREQ_CTL_ADDR, m)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_FREQ_CTL_ADDR,v)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_FREQ_CTL_ADDR,m,v,HWIO_GCC_BIMC_PLL_FREQ_CTL_IN)
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                      0xffffffff
#define HWIO_GCC_BIMC_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                             0x0

#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002302c)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002302c)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002302c)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_RMSK                                                        0xff
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_POR                                                   0x00000000
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ATTR                                                         0x3
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ADDR, HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_RMSK)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ADDR, m)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ADDR,v)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_ADDR,m,v,HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_IN)
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_SSC_UPDATE_RATE_BMSK                                        0xff
#define HWIO_GCC_BIMC_PLL_SSC_UPDATE_RATE_SSC_UPDATE_RATE_SHFT                                         0x0

#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00023030)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023030)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023030)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_RMSK                                                      0xffff
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_POR                                                   0x00000000
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ATTR                                                         0x3
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ADDR, HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_RMSK)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ADDR, m)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ADDR,v)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_ADDR,m,v,HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_IN)
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_BMSK                                      0xffff
#define HWIO_GCC_BIMC_PLL_SSC_DELTA_ALPHA_SSC_DELTA_ALPHA_SHFT                                         0x0

#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00023034)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00023034)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023034)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_RMSK                                                          0xff
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_POR                                                     0x00000000
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_POR_RMSK                                                0xffffffff
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ATTR                                                           0x3
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ADDR, HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_RMSK)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ADDR, m)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ADDR,v)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_ADDR,m,v,HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_IN)
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_SSC_NUM_STEPS_BMSK                                            0xff
#define HWIO_GCC_BIMC_PLL_SSC_NUM_STEPS_SSC_NUM_STEPS_SHFT                                             0x0

#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027000)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_POR                                                       0x00000000
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ATTR                                                             0x3
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                             0x0
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                              0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_SHFT                                                      0x0
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_PCNOC_BFDCD_CMD_RCGR_UPDATE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027004)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_POR                                                       0x00000000
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ATTR                                                             0x3
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_RMSK)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_IN)
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_SHFT                                                     0x0
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_PCNOC_BFDCD_CFG_RCGR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_PCNOC_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027018)
#define HWIO_GCC_PCNOC_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PCNOC_BCR_POR                                                                  0x00000000
#define HWIO_GCC_PCNOC_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_PCNOC_BCR_ATTR                                                                        0x3
#define HWIO_GCC_PCNOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, HWIO_GCC_PCNOC_BCR_RMSK)
#define HWIO_GCC_PCNOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BCR_IN)
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_PCNOC_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_PCNOC_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002701c)
#define HWIO_GCC_PCNOC_AHB_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_PCNOC_AHB_CBCR_POR                                                             0x00000001
#define HWIO_GCC_PCNOC_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_PCNOC_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_PCNOC_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00032024)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032024)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032024)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK                                                        0xf0008001
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_POR                                                         0x80008000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_ATTR                                                               0x3
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, HWIO_GCC_PCNOC_DDR_CFG_CBCR_RMSK)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DDR_CFG_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_DDR_CFG_CBCR_IN)
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                  0x0
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                   0x1
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_PCNOC_DDR_CFG_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00027024)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027024)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027024)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_POR                                                         0x00000001
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_ATTR                                                               0x3
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_RPM_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_RPM_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_RPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_RPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_RPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_RPM_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_PCNOC_RPM_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_PCNOC_AT_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027028)
#define HWIO_GCC_PCNOC_AT_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_PCNOC_AT_CBCR_POR                                                              0x80000000
#define HWIO_GCC_PCNOC_AT_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_PCNOC_AT_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_PCNOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, HWIO_GCC_PCNOC_AT_CBCR_RMSK)
#define HWIO_GCC_PCNOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_AT_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_AT_CBCR_IN)
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_PCNOC_AT_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002702c)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002702c)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002702c)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_RMSK                                                   0x80000001
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_POR                                                    0x80000000
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ATTR                                                          0x3
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                               0x0
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_PCNOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00027030)
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00027030)
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027030)
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_RMSK                                                       0x80000000
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_POR                                                        0x00000000
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_ATTR                                                              0x1
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_APSS_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_PCNOC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f

#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017000)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK                                                     0xf0008001
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_POR                                                      0x80008000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ATTR                                                            0x3
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                               0x0
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_IMEM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e000)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_IMEM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_IMEM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_IMEM_BCR_ATTR                                                                         0x3
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_IMEM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_IMEM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e004)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                             0xf000fff0
#define HWIO_GCC_IMEM_AXI_CBCR_POR                                                              0x1000cff0
#define HWIO_GCC_IMEM_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_IMEM_AXI_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_POR                                                          0x80008000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00049000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00049000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK                                                          0xf0008001
#define HWIO_GCC_MSS_CFG_AHB_CBCR_POR                                                           0x80008000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_MSS_CFG_AHB_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_MSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                    0x0
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                     0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00049004)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00049004)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049004)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK                                                      0x80000003
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_POR                                                       0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ATTR                                                             0x3
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017004)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK                                                          0xf0008001
#define HWIO_GCC_RPM_CFG_XPU_CBCR_POR                                                           0x80008000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPM_CFG_XPU_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_RPM_CFG_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, HWIO_GCC_RPM_CFG_XPU_CBCR_RMSK)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR, m)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,v)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_XPU_CBCR_ADDR,m,v,HWIO_GCC_RPM_CFG_XPU_CBCR_IN)
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                    0x0
#define HWIO_GCC_RPM_CFG_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                     0x1
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_RPM_CFG_XPU_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_QDSS_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00029000)
#define HWIO_GCC_QDSS_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029000)
#define HWIO_GCC_QDSS_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029000)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                         0x1
#define HWIO_GCC_QDSS_BCR_POR                                                                   0x00000000
#define HWIO_GCC_QDSS_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_QDSS_BCR_ATTR                                                                         0x3
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_QDSS_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_QDSS_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_POR                                                          0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                         0xf0008000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_POR                                                          0x80008000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1

#define HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002900c)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_QDSS_AT_CMD_RCGR_POR                                                           0x80000000
#define HWIO_GCC_QDSS_AT_CMD_RCGR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ATTR                                                                 0x3
#define HWIO_GCC_QDSS_AT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_SHFT                                                          0x0
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029010)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_POR                                                           0x00000000
#define HWIO_GCC_QDSS_AT_CFG_RCGR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_QDSS_AT_CFG_RCGR_ATTR                                                                 0x3
#define HWIO_GCC_QDSS_AT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                    0x0
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                    0x1
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                    0x2
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                    0x3
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                    0x4
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                    0x5
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                    0x6
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                    0x7
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_SHFT                                                         0x0
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                  0x0
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                    0x1
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                  0x2
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                    0x3
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                  0x4
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                    0x5
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                  0x6
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                    0x7
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                  0x8
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                    0x9
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                  0xa
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                    0xb
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                  0xc
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                    0xd
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                  0xe
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                    0xf
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                 0x10
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                   0x11
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                 0x12
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                  0x13
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                0x14
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                  0x15
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                0x16
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                  0x17
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                0x18
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                  0x19
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                0x1a
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                  0x1b
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                0x1c
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                  0x1d
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                0x1e
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                  0x1f

#define HWIO_GCC_QDSS_AT_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029024)
#define HWIO_GCC_QDSS_AT_CBCR_RMSK                                                              0x80007ff1
#define HWIO_GCC_QDSS_AT_CBCR_POR                                                               0x80004ff0
#define HWIO_GCC_QDSS_AT_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_QDSS_AT_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_QDSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, HWIO_GCC_QDSS_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_AT_CBCR_IN)
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK0_FVAL                                                        0x0
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK1_FVAL                                                        0x1
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK2_FVAL                                                        0x2
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK3_FVAL                                                        0x3
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK4_FVAL                                                        0x4
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK5_FVAL                                                        0x5
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK6_FVAL                                                        0x6
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK7_FVAL                                                        0x7
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK8_FVAL                                                        0x8
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK9_FVAL                                                        0x9
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK10_FVAL                                                       0xa
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK11_FVAL                                                       0xb
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK12_FVAL                                                       0xc
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK13_FVAL                                                       0xd
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK14_FVAL                                                       0xe
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_CLOCK15_FVAL                                                       0xf
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029028)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_POR                                                          0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_QDSS_ETR_USB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002902c)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029030)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_QDSS_STM_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_QDSS_STM_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029044)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                             0xf0008001
#define HWIO_GCC_QDSS_STM_CBCR_POR                                                              0x80008000
#define HWIO_GCC_QDSS_STM_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QDSS_STM_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029048)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                  0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_POR                                                   0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ATTR                                                         0x3
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                         0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                          0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002904c)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                       0x71f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_POR                                                   0x00000000
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ATTR                                                         0x3
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC0_FVAL                                            0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC1_FVAL                                            0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC2_FVAL                                            0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC3_FVAL                                            0x3
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC4_FVAL                                            0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC5_FVAL                                            0x5
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC6_FVAL                                            0x6
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SRC7_FVAL                                            0x7
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                 0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                          0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV1_FVAL                                            0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                          0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV2_FVAL                                            0x3
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                          0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV3_FVAL                                            0x5
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                          0x6
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV4_FVAL                                            0x7
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                          0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV5_FVAL                                            0x9
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                          0xa
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV6_FVAL                                            0xb
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                          0xc
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV7_FVAL                                            0xd
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                          0xe
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV8_FVAL                                            0xf
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                         0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV9_FVAL                                           0x11
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                         0x12
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV10_FVAL                                          0x13
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                        0x14
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV11_FVAL                                          0x15
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                        0x16
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV12_FVAL                                          0x17
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                        0x18
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV13_FVAL                                          0x19
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                        0x1a
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV14_FVAL                                          0x1b
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                        0x1c
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV15_FVAL                                          0x1d
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                        0x1e
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_DIV16_FVAL                                          0x1f

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029060)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_POR                                                       0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ATTR                                                             0x3
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029064)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029064)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029064)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_POR                                                        0x80000000
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ATTR                                                              0x3
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                              0x0
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                               0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_SHFT                                                       0x0
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029068)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029068)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029068)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_POR                                                        0x00000000
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ATTR                                                              0x3
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                      0x0
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002907c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_POR                                                       0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ATTR                                                             0x3
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00029080)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029080)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029080)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_POR                                                       0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ATTR                                                             0x3
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029084)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                             0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_POR                                                              0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QDSS_DAP_CBCR_ATTR                                                                    0x1
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                           0x1f

#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00029088)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029088)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029088)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_POR                                                       0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ATTR                                                             0x3
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002908c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002908c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002908c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_POR                                                       0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ATTR                                                             0x3
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00029090)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00029090)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029090)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_POR                                                      0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ATTR                                                            0x3
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_QPIC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f000)
#define HWIO_GCC_QPIC_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f000)
#define HWIO_GCC_QPIC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f000)
#define HWIO_GCC_QPIC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_QPIC_BCR_POR                                                                   0x00000000
#define HWIO_GCC_QPIC_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_QPIC_BCR_ATTR                                                                         0x3
#define HWIO_GCC_QPIC_BCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, HWIO_GCC_QPIC_BCR_RMSK)
#define HWIO_GCC_QPIC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_BCR_ADDR, m)
#define HWIO_GCC_QPIC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_BCR_ADDR,v)
#define HWIO_GCC_QPIC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_BCR_ADDR,m,v,HWIO_GCC_QPIC_BCR_IN)
#define HWIO_GCC_QPIC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_QPIC_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_QPIC_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_QPIC_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_QPIC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f004)
#define HWIO_GCC_QPIC_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f004)
#define HWIO_GCC_QPIC_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f004)
#define HWIO_GCC_QPIC_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_QPIC_CMD_RCGR_POR                                                              0x80000000
#define HWIO_GCC_QPIC_CMD_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QPIC_CMD_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_QPIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, HWIO_GCC_QPIC_CMD_RCGR_RMSK)
#define HWIO_GCC_QPIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CMD_RCGR_IN)
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_QPIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_QPIC_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_SHFT                                                             0x0
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_QPIC_CMD_RCGR_UPDATE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_QPIC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f008)
#define HWIO_GCC_QPIC_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f008)
#define HWIO_GCC_QPIC_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f008)
#define HWIO_GCC_QPIC_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_QPIC_CFG_RCGR_POR                                                              0x00000000
#define HWIO_GCC_QPIC_CFG_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QPIC_CFG_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_QPIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, HWIO_GCC_QPIC_CFG_RCGR_RMSK)
#define HWIO_GCC_QPIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QPIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QPIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_QPIC_CFG_RCGR_IN)
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_BYPASS_FVAL                                                        0x0
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_SWALLOW_FVAL                                                       0x1
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                     0x2
#define HWIO_GCC_QPIC_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                   0x3
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                       0x0
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                       0x1
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                       0x2
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                       0x3
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                       0x4
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                       0x5
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                       0x6
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                       0x7
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                     0x0
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                       0x1
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                     0x2
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                       0x3
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                     0x4
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                       0x5
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                     0x6
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                       0x7
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                     0x8
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                       0x9
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                     0xa
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                       0xb
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                     0xc
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                       0xd
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                     0xe
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                       0xf
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                    0x10
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                      0x11
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                    0x12
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                     0x13
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                   0x14
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                     0x15
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                   0x16
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                     0x17
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                   0x18
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                     0x19
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                   0x1a
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                     0x1b
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                   0x1c
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                     0x1d
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                   0x1e
#define HWIO_GCC_QPIC_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                     0x1f

#define HWIO_GCC_QPIC_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f00c)
#define HWIO_GCC_QPIC_M_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f00c)
#define HWIO_GCC_QPIC_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f00c)
#define HWIO_GCC_QPIC_M_RMSK                                                                          0xff
#define HWIO_GCC_QPIC_M_POR                                                                     0x00000000
#define HWIO_GCC_QPIC_M_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_QPIC_M_ATTR                                                                           0x3
#define HWIO_GCC_QPIC_M_IN          \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, HWIO_GCC_QPIC_M_RMSK)
#define HWIO_GCC_QPIC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_M_ADDR, m)
#define HWIO_GCC_QPIC_M_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_M_ADDR,v)
#define HWIO_GCC_QPIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_M_ADDR,m,v,HWIO_GCC_QPIC_M_IN)
#define HWIO_GCC_QPIC_M_M_BMSK                                                                        0xff
#define HWIO_GCC_QPIC_M_M_SHFT                                                                         0x0

#define HWIO_GCC_QPIC_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f010)
#define HWIO_GCC_QPIC_N_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f010)
#define HWIO_GCC_QPIC_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f010)
#define HWIO_GCC_QPIC_N_RMSK                                                                          0xff
#define HWIO_GCC_QPIC_N_POR                                                                     0x00000000
#define HWIO_GCC_QPIC_N_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_QPIC_N_ATTR                                                                           0x3
#define HWIO_GCC_QPIC_N_IN          \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, HWIO_GCC_QPIC_N_RMSK)
#define HWIO_GCC_QPIC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_N_ADDR, m)
#define HWIO_GCC_QPIC_N_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_N_ADDR,v)
#define HWIO_GCC_QPIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_N_ADDR,m,v,HWIO_GCC_QPIC_N_IN)
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_QPIC_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_QPIC_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f014)
#define HWIO_GCC_QPIC_D_PHYS                                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f014)
#define HWIO_GCC_QPIC_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f014)
#define HWIO_GCC_QPIC_D_RMSK                                                                          0xff
#define HWIO_GCC_QPIC_D_POR                                                                     0x00000000
#define HWIO_GCC_QPIC_D_POR_RMSK                                                                0xffffffff
#define HWIO_GCC_QPIC_D_ATTR                                                                           0x3
#define HWIO_GCC_QPIC_D_IN          \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, HWIO_GCC_QPIC_D_RMSK)
#define HWIO_GCC_QPIC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_D_ADDR, m)
#define HWIO_GCC_QPIC_D_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_D_ADDR,v)
#define HWIO_GCC_QPIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_D_ADDR,m,v,HWIO_GCC_QPIC_D_IN)
#define HWIO_GCC_QPIC_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_QPIC_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_QPIC_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f018)
#define HWIO_GCC_QPIC_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f018)
#define HWIO_GCC_QPIC_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f018)
#define HWIO_GCC_QPIC_CBCR_RMSK                                                                 0x80007ff1
#define HWIO_GCC_QPIC_CBCR_POR                                                                  0x80004ff0
#define HWIO_GCC_QPIC_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_QPIC_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_QPIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, HWIO_GCC_QPIC_CBCR_RMSK)
#define HWIO_GCC_QPIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_CBCR_ADDR,m,v,HWIO_GCC_QPIC_CBCR_IN)
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_QPIC_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_QPIC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_QPIC_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_QPIC_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_QPIC_CBCR_WAKEUP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_QPIC_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_QPIC_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK0_FVAL                                                           0x0
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK1_FVAL                                                           0x1
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK2_FVAL                                                           0x2
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK3_FVAL                                                           0x3
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK4_FVAL                                                           0x4
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK5_FVAL                                                           0x5
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK6_FVAL                                                           0x6
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK7_FVAL                                                           0x7
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK8_FVAL                                                           0x8
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK9_FVAL                                                           0x9
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK10_FVAL                                                          0xa
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK11_FVAL                                                          0xb
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK12_FVAL                                                          0xc
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK13_FVAL                                                          0xd
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK14_FVAL                                                          0xe
#define HWIO_GCC_QPIC_CBCR_SLEEP_CLOCK15_FVAL                                                          0xf
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_SHFT                                                             0x0
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_QPIC_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_QPIC_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f01c)
#define HWIO_GCC_QPIC_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f01c)
#define HWIO_GCC_QPIC_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f01c)
#define HWIO_GCC_QPIC_AHB_CBCR_RMSK                                                             0xf000fff3
#define HWIO_GCC_QPIC_AHB_CBCR_POR                                                              0x8000cff0
#define HWIO_GCC_QPIC_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QPIC_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_QPIC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, HWIO_GCC_QPIC_AHB_CBCR_RMSK)
#define HWIO_GCC_QPIC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_AHB_CBCR_ADDR,m,v,HWIO_GCC_QPIC_AHB_CBCR_IN)
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_QPIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_QPIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_QPIC_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_QPIC_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_QPIC_AHB_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_QPIC_AHB_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_QPIC_AHB_CBCR_HW_CTL_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_QPIC_AHB_CBCR_HW_CTL_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_QPIC_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f020)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003f020)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f020)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_QPIC_SYSTEM_CBCR_POR                                                           0x80000000
#define HWIO_GCC_QPIC_SYSTEM_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_QPIC_SYSTEM_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_QPIC_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, HWIO_GCC_QPIC_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QPIC_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_QPIC_SYSTEM_CBCR_IN)
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_QPIC_SYSTEM_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK                                                        0x80000002
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_POR                                                         0x00000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ATTR                                                               0x3
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                               0x0
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                0x1

#define HWIO_GCC_USB_HS_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041000)
#define HWIO_GCC_USB_HS_BCR_RMSK                                                                       0x1
#define HWIO_GCC_USB_HS_BCR_POR                                                                 0x00000000
#define HWIO_GCC_USB_HS_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_USB_HS_BCR_ATTR                                                                       0x3
#define HWIO_GCC_USB_HS_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, HWIO_GCC_USB_HS_BCR_RMSK)
#define HWIO_GCC_USB_HS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_BCR_ADDR,m,v,HWIO_GCC_USB_HS_BCR_IN)
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_SHFT                                                              0x0
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041004)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK                                                        0x80007ff1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_POR                                                         0x80004ff0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_ATTR                                                               0x3
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CBCR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                            0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                             0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK0_FVAL                                                 0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK1_FVAL                                                 0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK2_FVAL                                                 0x2
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK3_FVAL                                                 0x3
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK4_FVAL                                                 0x4
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK5_FVAL                                                 0x5
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK6_FVAL                                                 0x6
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK7_FVAL                                                 0x7
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK8_FVAL                                                 0x8
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK9_FVAL                                                 0x9
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK10_FVAL                                                0xa
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK11_FVAL                                                0xb
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK12_FVAL                                                0xc
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK13_FVAL                                                0xd
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK14_FVAL                                                0xe
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_CLOCK15_FVAL                                                0xf
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK0_FVAL                                                  0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK1_FVAL                                                  0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK2_FVAL                                                  0x2
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK3_FVAL                                                  0x3
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK4_FVAL                                                  0x4
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK5_FVAL                                                  0x5
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK6_FVAL                                                  0x6
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK7_FVAL                                                  0x7
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK8_FVAL                                                  0x8
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK9_FVAL                                                  0x9
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK10_FVAL                                                 0xa
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK11_FVAL                                                 0xb
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK12_FVAL                                                 0xc
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK13_FVAL                                                 0xd
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK14_FVAL                                                 0xe
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_CLOCK15_FVAL                                                 0xf
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_USB_HS_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00041008)
#define HWIO_GCC_USB_HS_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041008)
#define HWIO_GCC_USB_HS_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041008)
#define HWIO_GCC_USB_HS_AHB_CBCR_RMSK                                                           0xf000fff1
#define HWIO_GCC_USB_HS_AHB_CBCR_POR                                                            0x8000cff0
#define HWIO_GCC_USB_HS_AHB_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB_HS_AHB_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_USB_HS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_AHB_CBCR_ADDR, HWIO_GCC_USB_HS_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_HS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_AHB_CBCR_IN)
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041030)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_RMSK                                                   0xf0008001
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_POR                                                    0x80008000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ATTR                                                          0x3
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR, HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_IN)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                          0x70000000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                0x1c
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                  0x8000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                     0xf
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                             0x0
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                              0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                       0x0
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                        0x1

#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004100c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK                                             0x80000001
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_POR                                              0x80000000
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ATTR                                                    0x3
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                         0x0
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d048)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d048)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d048)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_RMSK                                                      0x80007ff1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_POR                                                       0x80004ff0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ADDR, HWIO_GCC_USB_HSIC_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_USB_HSIC_SYSTEM_CBCR_IN)
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                           0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                            0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                          0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                           0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK0_FVAL                                               0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK1_FVAL                                               0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK2_FVAL                                               0x2
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK3_FVAL                                               0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK4_FVAL                                               0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK5_FVAL                                               0x5
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK6_FVAL                                               0x6
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK7_FVAL                                               0x7
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK8_FVAL                                               0x8
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK9_FVAL                                               0x9
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK10_FVAL                                              0xa
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK11_FVAL                                              0xb
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK12_FVAL                                              0xc
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK13_FVAL                                              0xd
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK14_FVAL                                              0xe
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_WAKEUP_CLOCK15_FVAL                                              0xf
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK0_FVAL                                                0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK1_FVAL                                                0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK2_FVAL                                                0x2
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK3_FVAL                                                0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK4_FVAL                                                0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK5_FVAL                                                0x5
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK6_FVAL                                                0x6
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK7_FVAL                                                0x7
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK8_FVAL                                                0x8
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK9_FVAL                                                0x9
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK10_FVAL                                               0xa
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK11_FVAL                                               0xb
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK12_FVAL                                               0xc
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK13_FVAL                                               0xd
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK14_FVAL                                               0xe
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_SLEEP_CLOCK15_FVAL                                               0xf
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_USB_HSIC_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d04c)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d04c)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d04c)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_RMSK                                                         0xf000fff1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_POR                                                          0x8000cff0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB_HSIC_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_USB_HSIC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_AHB_CBCR_ADDR, HWIO_GCC_USB_HSIC_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_HSIC_AHB_CBCR_IN)
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                  0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                  0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                  0x2
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                  0x3
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                  0x4
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                  0x5
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                  0x6
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                  0x7
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                  0x8
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                  0x9
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                 0xa
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                 0xb
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                 0xc
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                 0xd
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                 0xe
#define HWIO_GCC_USB_HSIC_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                 0xf
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_USB_HSIC_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_USB_HSIC_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_USB_HSIC_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d050)
#define HWIO_GCC_USB_HSIC_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d050)
#define HWIO_GCC_USB_HSIC_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d050)
#define HWIO_GCC_USB_HSIC_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_USB_HSIC_CBCR_POR                                                              0x80000000
#define HWIO_GCC_USB_HSIC_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB_HSIC_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_USB_HSIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_CBCR_ADDR, HWIO_GCC_USB_HSIC_CBCR_RMSK)
#define HWIO_GCC_USB_HSIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_CBCR_ADDR, m)
#define HWIO_GCC_USB_HSIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_CBCR_ADDR,v)
#define HWIO_GCC_USB_HSIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_CBCR_ADDR,m,v,HWIO_GCC_USB_HSIC_CBCR_IN)
#define HWIO_GCC_USB_HSIC_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_USB_HSIC_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_USB_HSIC_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_USB_HSIC_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_USB_HSIC_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB_HSIC_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d054)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d054)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d054)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_POR                                                       0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ATTR                                                             0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ADDR, HWIO_GCC_USB_HSIC_IO_CAL_CBCR_RMSK)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ADDR, m)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ADDR,v)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_IO_CAL_CBCR_ADDR,m,v,HWIO_GCC_USB_HSIC_IO_CAL_CBCR_IN)
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d058)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d058)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d058)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_RMSK                                                0x80000001
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_POR                                                 0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ATTR                                                       0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ADDR, HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_IN)
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_ENABLE_SHFT                                            0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00031048)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031048)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031048)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_POR                                                        0x80000000
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ATTR                                                              0x3
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR, HWIO_GCC_BIMC_MCDMA_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MCDMA_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_MCDMA_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_BIMC_MCDMA_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_BIMC_NAV_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003104c)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003104c)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003104c)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_POR                                                          0x80000000
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_NAV_AXI_CBCR_ADDR, HWIO_GCC_BIMC_NAV_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_NAV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_NAV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_NAV_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_NAV_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_BIMC_NAV_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041010)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_POR                                                     0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ATTR                                                           0x3
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                           0x0
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                            0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_SHFT                                                    0x0
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041014)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_POR                                                     0x00000000
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ATTR                                                           0x3
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC0_FVAL                                              0x0
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC1_FVAL                                              0x1
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC2_FVAL                                              0x2
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC3_FVAL                                              0x3
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC4_FVAL                                              0x4
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC5_FVAL                                              0x5
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC6_FVAL                                              0x6
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SRC7_FVAL                                              0x7
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_SHFT                                                   0x0
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d000)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d000)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d000)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_RMSK                                                  0x80000013
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_POR                                                   0x80000000
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ATTR                                                         0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ADDR, HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_IN)
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_UPDATE_SHFT                                                  0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_UPDATE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CMD_RCGR_UPDATE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d004)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d004)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d004)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_RMSK                                                       0x71f
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_POR                                                   0x00000000
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ATTR                                                         0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ADDR, HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_IN)
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC0_FVAL                                            0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC1_FVAL                                            0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC2_FVAL                                            0x2
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC3_FVAL                                            0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC4_FVAL                                            0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC5_FVAL                                            0x5
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC6_FVAL                                            0x6
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_SEL_SRC7_FVAL                                            0x7
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_SHFT                                                 0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV1_FVAL                                            0x1
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                          0x2
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV2_FVAL                                            0x3
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                          0x4
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV3_FVAL                                            0x5
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                          0x6
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV4_FVAL                                            0x7
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                          0x8
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV5_FVAL                                            0x9
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                          0xa
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV6_FVAL                                            0xb
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                          0xc
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV7_FVAL                                            0xd
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                          0xe
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV8_FVAL                                            0xf
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                         0x10
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV9_FVAL                                           0x11
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                         0x12
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV10_FVAL                                          0x13
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                        0x14
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV11_FVAL                                          0x15
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                        0x16
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV12_FVAL                                          0x17
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                        0x18
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV13_FVAL                                          0x19
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                        0x1a
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV14_FVAL                                          0x1b
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                        0x1c
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV15_FVAL                                          0x1d
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                        0x1e
#define HWIO_GCC_USB_HSIC_SYSTEM_CFG_RCGR_SRC_DIV_DIV16_FVAL                                          0x1f

#define HWIO_GCC_USB_HSIC_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d018)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d018)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d018)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_USB_HSIC_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_USB_HSIC_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_USB_HSIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_CMD_RCGR_ADDR, HWIO_GCC_USB_HSIC_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_CMD_RCGR_IN)
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB_HSIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_USB_HSIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_USB_HSIC_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_USB_HSIC_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_USB_HSIC_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_USB_HSIC_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB_HSIC_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB_HSIC_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d01c)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d01c)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d01c)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_USB_HSIC_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_USB_HSIC_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_USB_HSIC_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_USB_HSIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_CFG_RCGR_ADDR, HWIO_GCC_USB_HSIC_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_CFG_RCGR_IN)
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_USB_HSIC_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d030)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d030)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d030)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_RMSK                                                  0x80000013
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_POR                                                   0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ATTR                                                         0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ADDR, HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_IN)
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                         0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                          0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_UPDATE_SHFT                                                  0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_UPDATE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CMD_RCGR_UPDATE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d034)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d034)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d034)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_RMSK                                                       0x71f
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_POR                                                   0x00000000
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ATTR                                                         0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ADDR, HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_IN)
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC0_FVAL                                            0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC1_FVAL                                            0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC2_FVAL                                            0x2
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC3_FVAL                                            0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC4_FVAL                                            0x4
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC5_FVAL                                            0x5
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC6_FVAL                                            0x6
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_SEL_SRC7_FVAL                                            0x7
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_SHFT                                                 0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                          0x0
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV1_FVAL                                            0x1
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                          0x2
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV2_FVAL                                            0x3
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                          0x4
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV3_FVAL                                            0x5
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                          0x6
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV4_FVAL                                            0x7
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                          0x8
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV5_FVAL                                            0x9
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                          0xa
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV6_FVAL                                            0xb
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                          0xc
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV7_FVAL                                            0xd
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                          0xe
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV8_FVAL                                            0xf
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                         0x10
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV9_FVAL                                           0x11
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                         0x12
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV10_FVAL                                          0x13
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                        0x14
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV11_FVAL                                          0x15
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                        0x16
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV12_FVAL                                          0x17
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                        0x18
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV13_FVAL                                          0x19
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                        0x1a
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV14_FVAL                                          0x1b
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                        0x1c
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV15_FVAL                                          0x1d
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                        0x1e
#define HWIO_GCC_USB_HSIC_IO_CAL_CFG_RCGR_SRC_DIV_DIV16_FVAL                                          0x1f

#define HWIO_GCC_USB_HS_HSIC_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d05c)
#define HWIO_GCC_USB_HS_HSIC_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003d05c)
#define HWIO_GCC_USB_HS_HSIC_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d05c)
#define HWIO_GCC_USB_HS_HSIC_BCR_RMSK                                                                  0x1
#define HWIO_GCC_USB_HS_HSIC_BCR_POR                                                            0x00000000
#define HWIO_GCC_USB_HS_HSIC_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_USB_HS_HSIC_BCR_ATTR                                                                  0x3
#define HWIO_GCC_USB_HS_HSIC_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_HSIC_BCR_ADDR, HWIO_GCC_USB_HS_HSIC_BCR_RMSK)
#define HWIO_GCC_USB_HS_HSIC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_HSIC_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_HSIC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_HSIC_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_HSIC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_HSIC_BCR_ADDR,m,v,HWIO_GCC_USB_HS_HSIC_BCR_IN)
#define HWIO_GCC_USB_HS_HSIC_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_USB_HS_HSIC_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_USB_HS_HSIC_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_USB_HS_HSIC_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_USB2A_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041028)
#define HWIO_GCC_USB2A_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_USB2A_PHY_BCR_POR                                                              0x00000000
#define HWIO_GCC_USB2A_PHY_BCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_USB2A_PHY_BCR_ATTR                                                                    0x3
#define HWIO_GCC_USB2A_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2A_PHY_BCR_ADDR, HWIO_GCC_USB2A_PHY_BCR_RMSK)
#define HWIO_GCC_USB2A_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2A_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB2A_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2A_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB2A_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2A_PHY_BCR_ADDR,m,v,HWIO_GCC_USB2A_PHY_BCR_IN)
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_SHFT                                                           0x0
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_USB2A_PHY_BCR_BLK_ARES_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041034)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK                                                             0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_POR                                                       0x00000000
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ATTR                                                             0x3
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, m)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,v)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,m,v,HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_SHFT                                                    0x0
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_ENABLE_FVAL                                             0x1

#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041038)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_RMSK                                                           0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_POR                                                     0x00000000
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ATTR                                                           0x3
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR, HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_RMSK)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_ADDR,m,v,HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_IN)
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB_HS_PHY_CFG_AHB_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_QUSB2_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004103c)
#define HWIO_GCC_QUSB2_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_QUSB2_PHY_BCR_POR                                                              0x00000000
#define HWIO_GCC_QUSB2_PHY_BCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_QUSB2_PHY_BCR_ATTR                                                                    0x3
#define HWIO_GCC_QUSB2_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, HWIO_GCC_QUSB2_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2_PHY_BCR_IN)
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_SHFT                                                           0x0
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004102c)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_POR                                                       0x80000000
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ATTR                                                             0x3
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR, HWIO_GCC_USB2A_PHY_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2A_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB2A_PHY_SLEEP_CBCR_IN)
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_USB2A_PHY_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_SDCC1_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042000)
#define HWIO_GCC_SDCC1_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SDCC1_BCR_POR                                                                  0x00000000
#define HWIO_GCC_SDCC1_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_SDCC1_BCR_ATTR                                                                        0x3
#define HWIO_GCC_SDCC1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, HWIO_GCC_SDCC1_BCR_RMSK)
#define HWIO_GCC_SDCC1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, m)
#define HWIO_GCC_SDCC1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_BCR_ADDR,v)
#define HWIO_GCC_SDCC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_BCR_ADDR,m,v,HWIO_GCC_SDCC1_BCR_IN)
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042004)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_POR                                                        0x80000000
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ATTR                                                              0x3
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                              0x0
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                               0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042008)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_POR                                                        0x00000000
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_ATTR                                                              0x3
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                                  0x0
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                                 0x1
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                               0x2
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                             0x3
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_SDCC1_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004200c)
#define HWIO_GCC_SDCC1_APPS_M_RMSK                                                                    0xff
#define HWIO_GCC_SDCC1_APPS_M_POR                                                               0x00000000
#define HWIO_GCC_SDCC1_APPS_M_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC1_APPS_M_ATTR                                                                     0x3
#define HWIO_GCC_SDCC1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, HWIO_GCC_SDCC1_APPS_M_RMSK)
#define HWIO_GCC_SDCC1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_M_ADDR,m,v,HWIO_GCC_SDCC1_APPS_M_IN)
#define HWIO_GCC_SDCC1_APPS_M_M_BMSK                                                                  0xff
#define HWIO_GCC_SDCC1_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_SDCC1_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042010)
#define HWIO_GCC_SDCC1_APPS_N_RMSK                                                                    0xff
#define HWIO_GCC_SDCC1_APPS_N_POR                                                               0x00000000
#define HWIO_GCC_SDCC1_APPS_N_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC1_APPS_N_ATTR                                                                     0x3
#define HWIO_GCC_SDCC1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, HWIO_GCC_SDCC1_APPS_N_RMSK)
#define HWIO_GCC_SDCC1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_N_ADDR,m,v,HWIO_GCC_SDCC1_APPS_N_IN)
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_BMSK                                                      0xff
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_SDCC1_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042014)
#define HWIO_GCC_SDCC1_APPS_D_RMSK                                                                    0xff
#define HWIO_GCC_SDCC1_APPS_D_POR                                                               0x00000000
#define HWIO_GCC_SDCC1_APPS_D_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC1_APPS_D_ATTR                                                                     0x3
#define HWIO_GCC_SDCC1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, HWIO_GCC_SDCC1_APPS_D_RMSK)
#define HWIO_GCC_SDCC1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_D_ADDR,m,v,HWIO_GCC_SDCC1_APPS_D_IN)
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_BMSK                                                             0xff
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_SDCC1_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042018)
#define HWIO_GCC_SDCC1_APPS_CBCR_RMSK                                                           0x80007ff1
#define HWIO_GCC_SDCC1_APPS_CBCR_POR                                                            0x80004ff0
#define HWIO_GCC_SDCC1_APPS_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_SDCC1_APPS_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_SDCC1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, HWIO_GCC_SDCC1_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CBCR_IN)
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_SDCC1_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004201c)
#define HWIO_GCC_SDCC1_AHB_CBCR_RMSK                                                            0xf000fff1
#define HWIO_GCC_SDCC1_AHB_CBCR_POR                                                             0x8000cff0
#define HWIO_GCC_SDCC1_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_SDCC1_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_SDCC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, HWIO_GCC_SDCC1_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_AHB_CBCR_IN)
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                      0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                       0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_SDCC1_MISC_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00042020)
#define HWIO_GCC_SDCC1_MISC_RMSK                                                                       0x1
#define HWIO_GCC_SDCC1_MISC_POR                                                                 0x00000000
#define HWIO_GCC_SDCC1_MISC_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_SDCC1_MISC_ATTR                                                                       0x3
#define HWIO_GCC_SDCC1_MISC_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_MISC_ADDR, HWIO_GCC_SDCC1_MISC_RMSK)
#define HWIO_GCC_SDCC1_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_MISC_ADDR, m)
#define HWIO_GCC_SDCC1_MISC_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_MISC_ADDR,v)
#define HWIO_GCC_SDCC1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_MISC_ADDR,m,v,HWIO_GCC_SDCC1_MISC_IN)
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_BMSK                                                              0x1
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_SHFT                                                              0x0
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_SDCC1_MISC_CDC_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_SDCC2_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043000)
#define HWIO_GCC_SDCC2_BCR_RMSK                                                                        0x1
#define HWIO_GCC_SDCC2_BCR_POR                                                                  0x00000000
#define HWIO_GCC_SDCC2_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_SDCC2_BCR_ATTR                                                                        0x3
#define HWIO_GCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, HWIO_GCC_SDCC2_BCR_RMSK)
#define HWIO_GCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, m)
#define HWIO_GCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_BCR_ADDR,v)
#define HWIO_GCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_BCR_ADDR,m,v,HWIO_GCC_SDCC2_BCR_IN)
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043004)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_POR                                                        0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ATTR                                                              0x3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                              0x0
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                               0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043008)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_POR                                                        0x00000000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ATTR                                                              0x3
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                                  0x0
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                                 0x1
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                               0x2
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                             0x3
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                 0x0
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                 0x1
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                 0x2
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                 0x3
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                 0x4
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                 0x5
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                 0x6
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                 0x7
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                               0x0
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                 0x1
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                               0x2
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                 0x3
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                               0x4
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                 0x5
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                               0x6
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                 0x7
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                               0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                 0x9
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                               0xa
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                 0xb
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                               0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                 0xd
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                               0xe
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                 0xf
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                              0x10
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                0x11
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                              0x12
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                               0x13
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                             0x14
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                               0x15
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                             0x16
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                               0x17
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                             0x18
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                               0x19
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                             0x1a
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                               0x1b
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                             0x1c
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                               0x1d
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                             0x1e
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                               0x1f

#define HWIO_GCC_SDCC2_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004300c)
#define HWIO_GCC_SDCC2_APPS_M_RMSK                                                                    0xff
#define HWIO_GCC_SDCC2_APPS_M_POR                                                               0x00000000
#define HWIO_GCC_SDCC2_APPS_M_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC2_APPS_M_ATTR                                                                     0x3
#define HWIO_GCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, HWIO_GCC_SDCC2_APPS_M_RMSK)
#define HWIO_GCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_M_ADDR,m,v,HWIO_GCC_SDCC2_APPS_M_IN)
#define HWIO_GCC_SDCC2_APPS_M_M_BMSK                                                                  0xff
#define HWIO_GCC_SDCC2_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_SDCC2_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043010)
#define HWIO_GCC_SDCC2_APPS_N_RMSK                                                                    0xff
#define HWIO_GCC_SDCC2_APPS_N_POR                                                               0x00000000
#define HWIO_GCC_SDCC2_APPS_N_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC2_APPS_N_ATTR                                                                     0x3
#define HWIO_GCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, HWIO_GCC_SDCC2_APPS_N_RMSK)
#define HWIO_GCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_N_ADDR,m,v,HWIO_GCC_SDCC2_APPS_N_IN)
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_BMSK                                                      0xff
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_SDCC2_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043014)
#define HWIO_GCC_SDCC2_APPS_D_RMSK                                                                    0xff
#define HWIO_GCC_SDCC2_APPS_D_POR                                                               0x00000000
#define HWIO_GCC_SDCC2_APPS_D_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SDCC2_APPS_D_ATTR                                                                     0x3
#define HWIO_GCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, HWIO_GCC_SDCC2_APPS_D_RMSK)
#define HWIO_GCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_D_ADDR,m,v,HWIO_GCC_SDCC2_APPS_D_IN)
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_BMSK                                                             0xff
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_SDCC2_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043018)
#define HWIO_GCC_SDCC2_APPS_CBCR_RMSK                                                           0x80007ff1
#define HWIO_GCC_SDCC2_APPS_CBCR_POR                                                            0x80004ff0
#define HWIO_GCC_SDCC2_APPS_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_SDCC2_APPS_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, HWIO_GCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CBCR_IN)
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_SDCC2_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004301c)
#define HWIO_GCC_SDCC2_AHB_CBCR_RMSK                                                            0xf000fff1
#define HWIO_GCC_SDCC2_AHB_CBCR_POR                                                             0x8000cff0
#define HWIO_GCC_SDCC2_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_SDCC2_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, HWIO_GCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_AHB_CBCR_IN)
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                      0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                       0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_BLSP1_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_GCC_BLSP1_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_BCR_POR                                                                  0x00000000
#define HWIO_GCC_BLSP1_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_BLSP1_BCR_ATTR                                                                        0x3
#define HWIO_GCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, HWIO_GCC_BLSP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_BCR_IN)
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_POR                                                           0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_BLSP1_SLEEP_CBCR_ATTR                                                                 0x1
#define HWIO_GCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_BLSP1_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_GCC_BLSP1_AHB_CBCR_RMSK                                                            0xf000fff0
#define HWIO_GCC_BLSP1_AHB_CBCR_POR                                                             0x8000cff0
#define HWIO_GCC_BLSP1_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, HWIO_GCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_AHB_CBCR_IN)
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                       0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                     0xf

#define HWIO_GCC_BLSP1_QUP1_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002000)
#define HWIO_GCC_BLSP1_QUP1_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP1_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP1_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, HWIO_GCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_BCR_IN)
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000200c)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002010)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003000)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003004)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004000)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004004)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005000)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005004)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00006000)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006000)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006000)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00006004)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006004)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006004)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00007000)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007000)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007000)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK                                              0x80000013
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00007004)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007004)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007004)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK                                                   0x71f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002024)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002028)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000202c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002030)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002034)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002038)
#define HWIO_GCC_BLSP1_UART1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART1_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART1_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART1_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, HWIO_GCC_BLSP1_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_BCR_IN)
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000203c)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002040)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002044)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002048)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART1_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000204c)
#define HWIO_GCC_BLSP1_UART1_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART1_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, HWIO_GCC_BLSP1_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART1_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002050)
#define HWIO_GCC_BLSP1_UART1_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART1_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, HWIO_GCC_BLSP1_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART1_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002054)
#define HWIO_GCC_BLSP1_UART1_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART1_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, HWIO_GCC_BLSP1_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_QUP2_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003008)
#define HWIO_GCC_BLSP1_QUP2_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP2_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP2_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, HWIO_GCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_BCR_IN)
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000300c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003010)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000301c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003020)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003024)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003028)
#define HWIO_GCC_BLSP1_UART2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART2_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART2_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART2_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, HWIO_GCC_BLSP1_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_BCR_IN)
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000302c)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003030)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003034)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003038)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART2_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000303c)
#define HWIO_GCC_BLSP1_UART2_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART2_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, HWIO_GCC_BLSP1_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART2_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003040)
#define HWIO_GCC_BLSP1_UART2_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART2_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, HWIO_GCC_BLSP1_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART2_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003044)
#define HWIO_GCC_BLSP1_UART2_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART2_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, HWIO_GCC_BLSP1_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_QUP3_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004018)
#define HWIO_GCC_BLSP1_QUP3_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP3_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP3_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, HWIO_GCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_BCR_IN)
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000401c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004024)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004028)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000402c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004030)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004034)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART3_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004038)
#define HWIO_GCC_BLSP1_UART3_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART3_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART3_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART3_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, HWIO_GCC_BLSP1_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_BCR_IN)
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000403c)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004040)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004044)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00004048)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004048)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004048)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART3_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000404c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000404c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000404c)
#define HWIO_GCC_BLSP1_UART3_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART3_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, HWIO_GCC_BLSP1_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART3_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004050)
#define HWIO_GCC_BLSP1_UART3_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004050)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004050)
#define HWIO_GCC_BLSP1_UART3_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART3_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, HWIO_GCC_BLSP1_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART3_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004054)
#define HWIO_GCC_BLSP1_UART3_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00004054)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004054)
#define HWIO_GCC_BLSP1_UART3_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART3_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, HWIO_GCC_BLSP1_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_QUP4_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005018)
#define HWIO_GCC_BLSP1_QUP4_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP4_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP4_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, HWIO_GCC_BLSP1_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_BCR_IN)
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000501c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005024)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005028)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000502c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005030)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005034)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART4_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00005038)
#define HWIO_GCC_BLSP1_UART4_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005038)
#define HWIO_GCC_BLSP1_UART4_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005038)
#define HWIO_GCC_BLSP1_UART4_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART4_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART4_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART4_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, HWIO_GCC_BLSP1_UART4_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_BCR_IN)
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000503c)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000503c)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000503c)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00005040)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005040)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005040)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00005044)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005044)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005044)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00005048)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005048)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005048)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART4_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000504c)
#define HWIO_GCC_BLSP1_UART4_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000504c)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000504c)
#define HWIO_GCC_BLSP1_UART4_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART4_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, HWIO_GCC_BLSP1_UART4_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART4_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005050)
#define HWIO_GCC_BLSP1_UART4_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005050)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005050)
#define HWIO_GCC_BLSP1_UART4_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART4_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, HWIO_GCC_BLSP1_UART4_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART4_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005054)
#define HWIO_GCC_BLSP1_UART4_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00005054)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005054)
#define HWIO_GCC_BLSP1_UART4_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART4_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, HWIO_GCC_BLSP1_UART4_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_QUP5_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00006018)
#define HWIO_GCC_BLSP1_QUP5_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006018)
#define HWIO_GCC_BLSP1_QUP5_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006018)
#define HWIO_GCC_BLSP1_QUP5_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP5_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP5_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, HWIO_GCC_BLSP1_QUP5_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_BCR_IN)
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000601c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000601c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000601c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00006020)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006020)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006020)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00006024)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006024)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006024)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00006028)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006028)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006028)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000602c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00006030)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006030)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006030)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00006034)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006034)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006034)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART5_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00006038)
#define HWIO_GCC_BLSP1_UART5_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006038)
#define HWIO_GCC_BLSP1_UART5_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006038)
#define HWIO_GCC_BLSP1_UART5_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART5_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART5_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART5_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_BCR_ADDR, HWIO_GCC_BLSP1_UART5_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_BCR_IN)
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000603c)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000603c)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000603c)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00006040)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006040)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006040)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART5_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006044)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006044)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006044)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006048)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006048)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006048)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART5_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000604c)
#define HWIO_GCC_BLSP1_UART5_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000604c)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000604c)
#define HWIO_GCC_BLSP1_UART5_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART5_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART5_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR, HWIO_GCC_BLSP1_UART5_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART5_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00006050)
#define HWIO_GCC_BLSP1_UART5_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006050)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006050)
#define HWIO_GCC_BLSP1_UART5_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART5_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART5_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR, HWIO_GCC_BLSP1_UART5_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART5_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00006054)
#define HWIO_GCC_BLSP1_UART5_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00006054)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006054)
#define HWIO_GCC_BLSP1_UART5_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART5_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART5_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART5_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR, HWIO_GCC_BLSP1_UART5_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_QUP6_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00007018)
#define HWIO_GCC_BLSP1_QUP6_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007018)
#define HWIO_GCC_BLSP1_QUP6_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007018)
#define HWIO_GCC_BLSP1_QUP6_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_POR                                                             0x00000000
#define HWIO_GCC_BLSP1_QUP6_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_BLSP1_QUP6_BCR_ATTR                                                                   0x3
#define HWIO_GCC_BLSP1_QUP6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, HWIO_GCC_BLSP1_QUP6_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_BCR_IN)
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_SHFT                                                          0x0
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000701c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000701c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000701c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00007020)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007020)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007020)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK                                                  0x80000001
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_POR                                                   0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ATTR                                                         0x3
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00007024)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007024)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007024)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK                                              0x800000f3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_POR                                               0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                     0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                           0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                            0x80
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                             0x7
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                            0x40
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                             0x6
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                            0x20
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                             0x5
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                     0x10
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                      0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                             0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                             0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                              0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                              0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00007028)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007028)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007028)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK                                                  0x371f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_POR                                               0x00000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ATTR                                                     0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_BMSK                                             0x3000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_SHFT                                                0xc
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                    0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                           0x700
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                             0x8
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                        0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                        0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                        0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                        0x6
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                            0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                             0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                      0x0
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                        0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                      0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                        0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                      0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                        0x5
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                      0x6
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                        0x7
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                      0x8
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                        0x9
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                      0xa
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                        0xb
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                      0xc
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                        0xd
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                      0xe
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                        0xf
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                     0x10
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                       0x11
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                     0x12
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                      0x13
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                    0x14
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                      0x15
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                    0x16
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                      0x17
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                    0x18
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                      0x19
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                    0x1a
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                      0x1b
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                    0x1c
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                      0x1d
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                    0x1e
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                      0x1f

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000702c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000702c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000702c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_BMSK                                                         0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00007030)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007030)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007030)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                             0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00007034)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007034)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007034)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK                                                           0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_POR                                                      0x00000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_BMSK                                                    0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_SHFT                                                     0x0

#define HWIO_GCC_BLSP1_UART6_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00007038)
#define HWIO_GCC_BLSP1_UART6_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007038)
#define HWIO_GCC_BLSP1_UART6_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007038)
#define HWIO_GCC_BLSP1_UART6_BCR_RMSK                                                                  0x1
#define HWIO_GCC_BLSP1_UART6_BCR_POR                                                            0x00000000
#define HWIO_GCC_BLSP1_UART6_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BLSP1_UART6_BCR_ATTR                                                                  0x3
#define HWIO_GCC_BLSP1_UART6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_BCR_ADDR, HWIO_GCC_BLSP1_UART6_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_BCR_IN)
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000703c)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000703c)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000703c)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_POR                                                      0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00007040)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007040)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007040)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_POR                                                       0x80000000
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_ATTR                                                             0x3
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART6_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_SHFT                                                  0x0
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_DISABLE_FVAL                                          0x0
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_ENABLE_FVAL                                           0x1

#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00007044)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007044)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007044)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_RMSK                                                 0x800000f3
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_POR                                                  0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_OFF_BMSK                                        0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_OFF_SHFT                                              0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_D_BMSK                                               0x80
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_D_SHFT                                                0x7
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_M_BMSK                                               0x40
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_M_SHFT                                                0x6
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_N_BMSK                                               0x20
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_N_SHFT                                                0x5
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                        0x10
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                         0x4
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_BMSK                                                0x2
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_SHFT                                                0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_BMSK                                                 0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_SHFT                                                 0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00007048)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007048)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007048)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_RMSK                                                     0x371f
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_POR                                                  0x00000000
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ATTR                                                        0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_BMSK                                                0x3000
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_SHFT                                                   0xc
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_SWALLOW_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                       0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_BMSK                                              0x700
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SHFT                                                0x8
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                           0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                           0x2
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                           0x4
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                           0x6
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_BMSK                                               0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_SHFT                                                0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                         0x0
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                           0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                         0x2
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                           0x3
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                         0x4
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                           0x5
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                         0x6
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                           0x7
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                         0x8
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                           0x9
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                         0xa
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                           0xb
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                         0xc
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                           0xd
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                         0xe
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                           0xf
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                        0x10
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                          0x11
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                        0x12
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                         0x13
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                       0x14
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                         0x15
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                       0x16
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                         0x17
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                       0x18
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                         0x19
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                       0x1a
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                         0x1b
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                       0x1c
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                         0x1d
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                       0x1e
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                         0x1f

#define HWIO_GCC_BLSP1_UART6_APPS_M_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000704c)
#define HWIO_GCC_BLSP1_UART6_APPS_M_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000704c)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000704c)
#define HWIO_GCC_BLSP1_UART6_APPS_M_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_M_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART6_APPS_M_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_M_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART6_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR, HWIO_GCC_BLSP1_UART6_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_M_M_BMSK                                                          0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_M_M_SHFT                                                             0x0

#define HWIO_GCC_BLSP1_UART6_APPS_N_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00007050)
#define HWIO_GCC_BLSP1_UART6_APPS_N_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007050)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007050)
#define HWIO_GCC_BLSP1_UART6_APPS_N_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_N_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART6_APPS_N_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_N_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART6_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR, HWIO_GCC_BLSP1_UART6_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_N_NOT_N_MINUS_M_BMSK                                              0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_N_NOT_N_MINUS_M_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART6_APPS_D_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00007054)
#define HWIO_GCC_BLSP1_UART6_APPS_D_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00007054)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007054)
#define HWIO_GCC_BLSP1_UART6_APPS_D_RMSK                                                            0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_D_POR                                                         0x00000000
#define HWIO_GCC_BLSP1_UART6_APPS_D_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BLSP1_UART6_APPS_D_ATTR                                                               0x3
#define HWIO_GCC_BLSP1_UART6_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR, HWIO_GCC_BLSP1_UART6_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_D_NOT_2D_BMSK                                                     0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_D_NOT_2D_SHFT                                                        0x0

#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_POR                                                     0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ATTR                                                           0x3
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                           0x0
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                            0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_SHFT                                                    0x0
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK                                                          0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_POR                                                     0x00000000
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ATTR                                                           0x3
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_SHFT                                                   0x0
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                            0x0
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV1_FVAL                                              0x1
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                            0x2
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV2_FVAL                                              0x3
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                            0x4
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV3_FVAL                                              0x5
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                            0x6
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV4_FVAL                                              0x7
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                            0x8
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV5_FVAL                                              0x9
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                            0xa
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV6_FVAL                                              0xb
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                            0xc
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV7_FVAL                                              0xd
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                            0xe
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV8_FVAL                                              0xf
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                           0x10
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV9_FVAL                                             0x11
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                           0x12
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV10_FVAL                                            0x13
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                          0x14
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV11_FVAL                                            0x15
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                          0x16
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV12_FVAL                                            0x17
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                          0x18
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV13_FVAL                                            0x19
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                          0x1a
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV14_FVAL                                            0x1b
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                          0x1c
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV15_FVAL                                            0x1d
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                          0x1e
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_DIV16_FVAL                                            0x1f

#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00017008)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017008)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017008)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_RMSK                                                     0xf0008001
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_POR                                                      0x80008000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ATTR                                                            0x3
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                               0x0
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                0x1
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_PRNG_XPU_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_PDM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00044000)
#define HWIO_GCC_PDM_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044000)
#define HWIO_GCC_PDM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044000)
#define HWIO_GCC_PDM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_PDM_BCR_POR                                                                    0x00000000
#define HWIO_GCC_PDM_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_PDM_BCR_ATTR                                                                          0x3
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                 0x0
#define HWIO_GCC_PDM_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_PDM_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044004)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                              0xf0008001
#define HWIO_GCC_PDM_AHB_CBCR_POR                                                               0x80008000
#define HWIO_GCC_PDM_AHB_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_PDM_AHB_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                         0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044008)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                              0x80030001
#define HWIO_GCC_PDM_XO4_CBCR_POR                                                               0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_PDM_XO4_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_BMSK                                                         0x30000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_SHFT                                                            0x10
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004400c)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_PDM2_CBCR_POR                                                                  0x80000000
#define HWIO_GCC_PDM2_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_PDM2_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                             0x0
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044010)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_POR                                                              0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_PDM2_CMD_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                             0x0
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044014)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_PDM2_CFG_RCGR_POR                                                              0x00000000
#define HWIO_GCC_PDM2_CFG_RCGR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_PDM2_CFG_RCGR_ATTR                                                                    0x3
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                       0x0
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                       0x1
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                       0x2
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                       0x3
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                       0x4
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                       0x5
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                       0x6
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                       0x7
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                            0x0
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                     0x0
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                       0x1
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                     0x2
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                       0x3
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                     0x4
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                       0x5
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                     0x6
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                       0x7
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                     0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                       0x9
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                     0xa
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                       0xb
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                     0xc
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                       0xd
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                     0xe
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                       0xf
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                    0x10
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                      0x11
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                    0x12
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                     0x13
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                   0x14
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                     0x15
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                   0x16
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                     0x17
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                   0x18
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                     0x19
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                   0x1a
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                     0x1b
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                   0x1c
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                     0x1d
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                   0x1e
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                     0x1f

#define HWIO_GCC_PRNG_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00013000)
#define HWIO_GCC_PRNG_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013000)
#define HWIO_GCC_PRNG_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013000)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PRNG_BCR_POR                                                                   0x00000000
#define HWIO_GCC_PRNG_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_PRNG_BCR_ATTR                                                                         0x3
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_PRNG_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_PRNG_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013004)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_PRNG_AHB_CBCR_POR                                                              0x80008000
#define HWIO_GCC_PRNG_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_PRNG_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1

#define HWIO_GCC_TCSR_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00028000)
#define HWIO_GCC_TCSR_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00028000)
#define HWIO_GCC_TCSR_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028000)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                         0x1
#define HWIO_GCC_TCSR_BCR_POR                                                                   0x00000000
#define HWIO_GCC_TCSR_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_TCSR_BCR_ATTR                                                                         0x3
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_TCSR_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_TCSR_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028004)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                             0xf0008001
#define HWIO_GCC_TCSR_AHB_CBCR_POR                                                              0x10008001
#define HWIO_GCC_TCSR_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_TCSR_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013008)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                     0x1
#define HWIO_GCC_BOOT_ROM_BCR_POR                                                               0x00000000
#define HWIO_GCC_BOOT_ROM_BCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_BOOT_ROM_BCR_ATTR                                                                     0x3
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                            0x0
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001300c)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                         0xf000fff0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_POR                                                          0x1000cff0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                  0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                  0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                  0x2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                  0x3
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                  0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                  0x5
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                  0x6
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                  0x7
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                  0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                  0x9
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                 0xa
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                 0xb
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                 0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                 0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                 0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                 0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                  0xf

#define HWIO_GCC_MSG_RAM_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b000)
#define HWIO_GCC_MSG_RAM_BCR_RMSK                                                                      0x1
#define HWIO_GCC_MSG_RAM_BCR_POR                                                                0x00000000
#define HWIO_GCC_MSG_RAM_BCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_MSG_RAM_BCR_ATTR                                                                      0x3
#define HWIO_GCC_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, HWIO_GCC_MSG_RAM_BCR_RMSK)
#define HWIO_GCC_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_BCR_ADDR,m,v,HWIO_GCC_MSG_RAM_BCR_IN)
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_SHFT                                                             0x0
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK                                                          0xf000fff0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_POR                                                           0x8000cff0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_MSG_RAM_AHB_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_MSG_RAM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSG_RAM_AHB_CBCR_IN)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                    0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                     0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                   0xf

#define HWIO_GCC_TLMM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00034000)
#define HWIO_GCC_TLMM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034000)
#define HWIO_GCC_TLMM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034000)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_TLMM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_TLMM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_TLMM_BCR_ATTR                                                                         0x3
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_TLMM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_TLMM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_TLMM_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00034004)
#define HWIO_GCC_TLMM_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034004)
#define HWIO_GCC_TLMM_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034004)
#define HWIO_GCC_TLMM_AHB_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_TLMM_AHB_CBCR_POR                                                              0x10008000
#define HWIO_GCC_TLMM_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_TLMM_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_TLMM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, HWIO_GCC_TLMM_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034008)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                 0x80000000
#define HWIO_GCC_TLMM_CBCR_POR                                                                  0x00000000
#define HWIO_GCC_TLMM_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_TLMM_CBCR_ATTR                                                                        0x1
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                               0x1f

#define HWIO_GCC_MPM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c000)
#define HWIO_GCC_MPM_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c000)
#define HWIO_GCC_MPM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c000)
#define HWIO_GCC_MPM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_MPM_BCR_POR                                                                    0x00000000
#define HWIO_GCC_MPM_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_MPM_BCR_ATTR                                                                          0x3
#define HWIO_GCC_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, HWIO_GCC_MPM_BCR_RMSK)
#define HWIO_GCC_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, m)
#define HWIO_GCC_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_BCR_ADDR,v)
#define HWIO_GCC_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_BCR_ADDR,m,v,HWIO_GCC_MPM_BCR_IN)
#define HWIO_GCC_MPM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_MPM_BCR_BLK_ARES_SHFT                                                                 0x0
#define HWIO_GCC_MPM_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_MPM_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_MPM_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c004)
#define HWIO_GCC_MPM_MISC_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c004)
#define HWIO_GCC_MPM_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c004)
#define HWIO_GCC_MPM_MISC_RMSK                                                                         0x7
#define HWIO_GCC_MPM_MISC_POR                                                                   0x00000001
#define HWIO_GCC_MPM_MISC_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_MPM_MISC_ATTR                                                                         0x3
#define HWIO_GCC_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, HWIO_GCC_MPM_MISC_RMSK)
#define HWIO_GCC_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, m)
#define HWIO_GCC_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MPM_MISC_ADDR,v)
#define HWIO_GCC_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_MISC_ADDR,m,v,HWIO_GCC_MPM_MISC_IN)
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_BMSK                                                       0x4
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_SHFT                                                       0x2
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_DISABLE_FVAL                                               0x0
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_ENABLE_FVAL                                                0x1
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_BMSK                                                           0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_SHFT                                                           0x1
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_BMSK                                                          0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_SHFT                                                          0x0
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_MPM_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c008)
#define HWIO_GCC_MPM_AHB_CBCR_RMSK                                                              0xf0008000
#define HWIO_GCC_MPM_AHB_CBCR_POR                                                               0x10008000
#define HWIO_GCC_MPM_AHB_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_MPM_AHB_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, HWIO_GCC_MPM_AHB_CBCR_RMSK)
#define HWIO_GCC_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MPM_AHB_CBCR_IN)
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                        0x0
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                         0x1

#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK                                                        0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_POR                                                         0x00000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ATTR                                                               0x1
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_SHFT                                                      0x1f

#define HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK                                                          0xf000fff0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_POR                                                           0x1000cff0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_RPM_BUS_AHB_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_RPM_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_BUS_AHB_CBCR_IN)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                    0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                     0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                   0xf

#define HWIO_GCC_RPM_SLEEP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d008)
#define HWIO_GCC_RPM_SLEEP_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_RPM_SLEEP_CBCR_POR                                                             0x00000001
#define HWIO_GCC_RPM_SLEEP_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RPM_SLEEP_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_RPM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, HWIO_GCC_RPM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_RPM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_RPM_SLEEP_CBCR_IN)
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPM_TIMER_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d00c)
#define HWIO_GCC_RPM_TIMER_CBCR_RMSK                                                            0x80000003
#define HWIO_GCC_RPM_TIMER_CBCR_POR                                                             0x00000001
#define HWIO_GCC_RPM_TIMER_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RPM_TIMER_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_RPM_TIMER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, HWIO_GCC_RPM_TIMER_CBCR_RMSK)
#define HWIO_GCC_RPM_TIMER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, m)
#define HWIO_GCC_RPM_TIMER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_TIMER_CBCR_ADDR,v)
#define HWIO_GCC_RPM_TIMER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_TIMER_CBCR_ADDR,m,v,HWIO_GCC_RPM_TIMER_CBCR_IN)
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RPM_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d010)
#define HWIO_GCC_RPM_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_RPM_CMD_RCGR_POR                                                               0x00000000
#define HWIO_GCC_RPM_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_RPM_CMD_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_RPM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, HWIO_GCC_RPM_CMD_RCGR_RMSK)
#define HWIO_GCC_RPM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CMD_RCGR_ADDR,m,v,HWIO_GCC_RPM_CMD_RCGR_IN)
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_SHFT                                                              0x0
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_RPM_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d014)
#define HWIO_GCC_RPM_CFG_RCGR_RMSK                                                                   0x71f
#define HWIO_GCC_RPM_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_RPM_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_RPM_CFG_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_RPM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, HWIO_GCC_RPM_CFG_RCGR_RMSK)
#define HWIO_GCC_RPM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_RCGR_ADDR,m,v,HWIO_GCC_RPM_CFG_RCGR_IN)
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_SHFT                                                             0x0
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_RPM_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d028)
#define HWIO_GCC_RPM_MISC_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002d028)
#define HWIO_GCC_RPM_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d028)
#define HWIO_GCC_RPM_MISC_RMSK                                                                        0xf1
#define HWIO_GCC_RPM_MISC_POR                                                                   0x00000030
#define HWIO_GCC_RPM_MISC_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_RPM_MISC_ATTR                                                                         0x3
#define HWIO_GCC_RPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, HWIO_GCC_RPM_MISC_RMSK)
#define HWIO_GCC_RPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, m)
#define HWIO_GCC_RPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MISC_ADDR,v)
#define HWIO_GCC_RPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MISC_ADDR,m,v,HWIO_GCC_RPM_MISC_IN)
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_BMSK                                                 0xf0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_SHFT                                                  0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV1_FVAL                                             0x0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV2_FVAL                                             0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV3_FVAL                                             0x2
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV4_FVAL                                             0x3
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV5_FVAL                                             0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV6_FVAL                                             0x5
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV7_FVAL                                             0x6
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV8_FVAL                                             0x7
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV9_FVAL                                             0x8
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV10_FVAL                                            0x9
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV11_FVAL                                            0xa
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV12_FVAL                                            0xb
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV13_FVAL                                            0xc
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV14_FVAL                                            0xd
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV15_FVAL                                            0xe
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_DIV16_FVAL                                            0xf
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_BMSK                                                  0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SHFT                                                  0x0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SCALE_NOT_DISABLE_FVAL                                0x0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SCALE_DISABLE_FVAL                                    0x1

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a000)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                     0x1
#define HWIO_GCC_SEC_CTRL_BCR_POR                                                               0x00000000
#define HWIO_GCC_SEC_CTRL_BCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SEC_CTRL_BCR_ATTR                                                                     0x3
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                            0x0
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a004)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_POR                                                               0x00000000
#define HWIO_GCC_ACC_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_ACC_CMD_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                              0x0
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a008)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                   0x71f
#define HWIO_GCC_ACC_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_ACC_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_ACC_CFG_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                             0x0
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_ACC_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a01c)
#define HWIO_GCC_ACC_MISC_RMSK                                                                         0x1
#define HWIO_GCC_ACC_MISC_POR                                                                   0x00000001
#define HWIO_GCC_ACC_MISC_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_ACC_MISC_ATTR                                                                         0x3
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                     0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                     0x0
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_DISABLE_FVAL                                             0x0
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a020)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                         0x80007ff1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_POR                                                          0x00004ff1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ATTR                                                                0x3
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                           0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                              0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                         0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                            0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                        0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                           0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                       0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                         0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK0_FVAL                                                  0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK1_FVAL                                                  0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK2_FVAL                                                  0x2
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK3_FVAL                                                  0x3
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK4_FVAL                                                  0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK5_FVAL                                                  0x5
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK6_FVAL                                                  0x6
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK7_FVAL                                                  0x7
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK8_FVAL                                                  0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK9_FVAL                                                  0x9
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK10_FVAL                                                 0xa
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK11_FVAL                                                 0xb
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK12_FVAL                                                 0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK13_FVAL                                                 0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK14_FVAL                                                 0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_CLOCK15_FVAL                                                 0xf
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                         0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                          0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a024)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_POR                                                          0x10008001
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a028)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_SEC_CTRL_CBCR_POR                                                              0x00004ff1
#define HWIO_GCC_SEC_CTRL_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SEC_CTRL_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a02c)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_POR                                                        0x00000001
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ATTR                                                              0x3
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                   0x0
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a030)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                              0x80000001
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_POR                                               0x00000001
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_POR_RMSK                                          0xffffffff
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ATTR                                                     0x3
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                          0x0
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_ENABLE_FVAL                                   0x1

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a034)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a038)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_SPMI_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e000)
#define HWIO_GCC_SPMI_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SPMI_BCR_POR                                                                   0x00000000
#define HWIO_GCC_SPMI_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SPMI_BCR_ATTR                                                                         0x3
#define HWIO_GCC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, HWIO_GCC_SPMI_BCR_RMSK)
#define HWIO_GCC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, m)
#define HWIO_GCC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_BCR_ADDR,v)
#define HWIO_GCC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_BCR_ADDR,m,v,HWIO_GCC_SPMI_BCR_IN)
#define HWIO_GCC_SPMI_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SPMI_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_SPMI_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_SPMI_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e004)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_SPMI_SER_CMD_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SPMI_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e008)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SPMI_SER_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPMI_SER_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SPMI_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_SPMI_SER_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e01c)
#define HWIO_GCC_SPMI_SER_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_SPMI_SER_CBCR_POR                                                              0x00004ff1
#define HWIO_GCC_SPMI_SER_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SPMI_SER_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, HWIO_GCC_SPMI_SER_CBCR_RMSK)
#define HWIO_GCC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_SER_CBCR_IN)
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e020)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK                                                       0xf0008000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_POR                                                        0x10008000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ATTR                                                              0x3
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, HWIO_GCC_SPMI_PCNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_PCNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_PCNOC_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SPMI_PCNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                  0x1

#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e024)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e028)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_SPMI_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e03c)
#define HWIO_GCC_SPMI_AHB_CBCR_RMSK                                                             0x80007ff1
#define HWIO_GCC_SPMI_AHB_CBCR_POR                                                              0x00004ff1
#define HWIO_GCC_SPMI_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SPMI_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_SPMI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, HWIO_GCC_SPMI_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_SPDM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SPDM_BCR_POR                                                                   0x00000000
#define HWIO_GCC_SPDM_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SPDM_BCR_ATTR                                                                         0x3
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_SPDM_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_SPDM_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_POR                                                          0x80008000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_POR                                                         0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ATTR                                                               0x3
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f00c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_SPDM_FF_CBCR_POR                                                               0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SPDM_FF_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_POR                                                          0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ATTR                                                                0x3
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_BIMC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_POR                                                         0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ATTR                                                               0x3
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f01c)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_POR                                                         0x80000000
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_ATTR                                                               0x3
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PCNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PCNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PCNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_SPDM_PCNOC_CY_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002f020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_SPDM_RPM_CY_CBCR_POR                                                           0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_SPDM_RPM_CY_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_SPDM_RPM_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_RPM_CY_CBCR_IN)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_CRYPTO_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016000)
#define HWIO_GCC_CRYPTO_BCR_RMSK                                                                       0x1
#define HWIO_GCC_CRYPTO_BCR_POR                                                                 0x00000000
#define HWIO_GCC_CRYPTO_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_CRYPTO_BCR_ATTR                                                                       0x3
#define HWIO_GCC_CRYPTO_BCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, HWIO_GCC_CRYPTO_BCR_RMSK)
#define HWIO_GCC_CRYPTO_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_BCR_ADDR, m)
#define HWIO_GCC_CRYPTO_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_BCR_ADDR,v)
#define HWIO_GCC_CRYPTO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_BCR_ADDR,m,v,HWIO_GCC_CRYPTO_BCR_IN)
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_SHFT                                                              0x0
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_CRYPTO_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_CRYPTO_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016004)
#define HWIO_GCC_CRYPTO_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_CRYPTO_CMD_RCGR_POR                                                            0x80000000
#define HWIO_GCC_CRYPTO_CMD_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_CRYPTO_CMD_RCGR_ATTR                                                                  0x3
#define HWIO_GCC_CRYPTO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, HWIO_GCC_CRYPTO_CMD_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CMD_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CMD_RCGR_IN)
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_CRYPTO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_CRYPTO_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_SHFT                                                           0x0
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_CRYPTO_CMD_RCGR_UPDATE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_CRYPTO_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016008)
#define HWIO_GCC_CRYPTO_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_CRYPTO_CFG_RCGR_POR                                                            0x00000000
#define HWIO_GCC_CRYPTO_CFG_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_CRYPTO_CFG_RCGR_ATTR                                                                  0x3
#define HWIO_GCC_CRYPTO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, HWIO_GCC_CRYPTO_CFG_RCGR_RMSK)
#define HWIO_GCC_CRYPTO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CRYPTO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CFG_RCGR_ADDR,m,v,HWIO_GCC_CRYPTO_CFG_RCGR_IN)
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                     0x0
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                     0x1
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                     0x2
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                     0x3
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                     0x4
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                     0x5
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                     0x6
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                     0x7
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_SHFT                                                          0x0
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                   0x0
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                     0x1
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                   0x2
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                     0x3
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                   0x4
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                     0x5
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                   0x6
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                     0x7
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                   0x8
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                     0x9
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                   0xa
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                     0xb
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                   0xc
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                     0xd
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                   0xe
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                     0xf
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                  0x10
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                    0x11
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                  0x12
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                   0x13
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                 0x14
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                   0x15
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                 0x16
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                   0x17
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                 0x18
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                   0x19
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                 0x1a
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                   0x1b
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                 0x1c
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                   0x1d
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                 0x1e
#define HWIO_GCC_CRYPTO_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                   0x1f

#define HWIO_GCC_CRYPTO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001601c)
#define HWIO_GCC_CRYPTO_CBCR_RMSK                                                               0x80007ff0
#define HWIO_GCC_CRYPTO_CBCR_POR                                                                0x80004ff0
#define HWIO_GCC_CRYPTO_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_CRYPTO_CBCR_ATTR                                                                      0x3
#define HWIO_GCC_CRYPTO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, HWIO_GCC_CRYPTO_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_CBCR_IN)
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_CRYPTO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_CRYPTO_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK0_FVAL                                                        0x0
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK1_FVAL                                                        0x1
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK2_FVAL                                                        0x2
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK3_FVAL                                                        0x3
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK4_FVAL                                                        0x4
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK5_FVAL                                                        0x5
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK6_FVAL                                                        0x6
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK7_FVAL                                                        0x7
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK8_FVAL                                                        0x8
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK9_FVAL                                                        0x9
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK10_FVAL                                                       0xa
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK11_FVAL                                                       0xb
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK12_FVAL                                                       0xc
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK13_FVAL                                                       0xd
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK14_FVAL                                                       0xe
#define HWIO_GCC_CRYPTO_CBCR_WAKEUP_CLOCK15_FVAL                                                       0xf
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK0_FVAL                                                         0x0
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK1_FVAL                                                         0x1
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK2_FVAL                                                         0x2
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK3_FVAL                                                         0x3
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK4_FVAL                                                         0x4
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK5_FVAL                                                         0x5
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK6_FVAL                                                         0x6
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK7_FVAL                                                         0x7
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK8_FVAL                                                         0x8
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK9_FVAL                                                         0x9
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK10_FVAL                                                        0xa
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK11_FVAL                                                        0xb
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK12_FVAL                                                        0xc
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK13_FVAL                                                        0xd
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK14_FVAL                                                        0xe
#define HWIO_GCC_CRYPTO_CBCR_SLEEP_CLOCK15_FVAL                                                        0xf

#define HWIO_GCC_CRYPTO_AXI_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016020)
#define HWIO_GCC_CRYPTO_AXI_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_POR                                                            0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_CRYPTO_AXI_CBCR_ATTR                                                                  0x1
#define HWIO_GCC_CRYPTO_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, HWIO_GCC_CRYPTO_AXI_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_CRYPTO_AXI_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_CRYPTO_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016024)
#define HWIO_GCC_CRYPTO_AHB_CBCR_RMSK                                                           0xf0008000
#define HWIO_GCC_CRYPTO_AHB_CBCR_POR                                                            0x80008000
#define HWIO_GCC_CRYPTO_AHB_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_CRYPTO_AHB_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_CRYPTO_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, HWIO_GCC_CRYPTO_AHB_CBCR_RMSK)
#define HWIO_GCC_CRYPTO_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CRYPTO_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CRYPTO_AHB_CBCR_ADDR,m,v,HWIO_GCC_CRYPTO_AHB_CBCR_IN)
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_CRYPTO_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                      0x1

#define HWIO_GCC_GCC_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_GCC_GCC_AHB_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_GCC_AHB_CBCR_POR                                                               0x00000001
#define HWIO_GCC_GCC_AHB_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GCC_AHB_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, HWIO_GCC_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_GCC_AHB_CBCR_IN)
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_GCC_XO_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_GCC_GCC_XO_CMD_RCGR_RMSK                                                           0x80000002
#define HWIO_GCC_GCC_XO_CMD_RCGR_POR                                                            0x00000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_GCC_XO_CMD_RCGR_ATTR                                                                  0x3
#define HWIO_GCC_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_GCC_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030030)
#define HWIO_GCC_GCC_XO_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_GCC_XO_CBCR_POR                                                                0x00000001
#define HWIO_GCC_GCC_XO_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_GCC_XO_CBCR_ATTR                                                                      0x3
#define HWIO_GCC_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, HWIO_GCC_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_CBCR_IN)
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030034)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_GCC_XO_DIV4_CBCR_POR                                                           0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_GCC_XO_DIV4_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030038)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK                                                         0x80000001
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_POR                                                          0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ATTR                                                                0x3
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_GCC_IM_SLEEP_CBCR_IN)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_BIMC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00031000)
#define HWIO_GCC_BIMC_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031000)
#define HWIO_GCC_BIMC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031000)
#define HWIO_GCC_BIMC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BIMC_BCR_POR                                                                   0x00000000
#define HWIO_GCC_BIMC_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_BIMC_BCR_ATTR                                                                         0x3
#define HWIO_GCC_BIMC_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, HWIO_GCC_BIMC_BCR_RMSK)
#define HWIO_GCC_BIMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, m)
#define HWIO_GCC_BIMC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_BCR_ADDR,v)
#define HWIO_GCC_BIMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_BCR_ADDR,m,v,HWIO_GCC_BIMC_BCR_IN)
#define HWIO_GCC_BIMC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BIMC_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_BIMC_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_BIMC_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_BIMC_GDSCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00031004)
#define HWIO_GCC_BIMC_GDSCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031004)
#define HWIO_GCC_BIMC_GDSCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031004)
#define HWIO_GCC_BIMC_GDSCR_RMSK                                                                0xf8ffffff
#define HWIO_GCC_BIMC_GDSCR_POR                                                                 0xa0222000
#define HWIO_GCC_BIMC_GDSCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_BIMC_GDSCR_ATTR                                                                       0x3
#define HWIO_GCC_BIMC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, HWIO_GCC_BIMC_GDSCR_RMSK)
#define HWIO_GCC_BIMC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, m)
#define HWIO_GCC_BIMC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GDSCR_ADDR,v)
#define HWIO_GCC_BIMC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GDSCR_ADDR,m,v,HWIO_GCC_BIMC_GDSCR_IN)
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_BMSK                                                         0x80000000
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_SHFT                                                               0x1f
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_BMSK                                                     0x78000000
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_SHFT                                                           0x1b
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_BMSK                                                     0xf00000
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_SHFT                                                         0x14
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_BMSK                                                       0xf0000
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_SHFT                                                          0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_BMSK                                                       0xf000
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_SHFT                                                          0xc
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                    0x800
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                      0xb
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_ENABLE_FVAL                                               0x1
#define HWIO_GCC_BIMC_GDSCR_RESTORE_BMSK                                                             0x400
#define HWIO_GCC_BIMC_GDSCR_RESTORE_SHFT                                                               0xa
#define HWIO_GCC_BIMC_GDSCR_RESTORE_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_BIMC_GDSCR_RESTORE_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_BIMC_GDSCR_SAVE_BMSK                                                                0x200
#define HWIO_GCC_BIMC_GDSCR_SAVE_SHFT                                                                  0x9
#define HWIO_GCC_BIMC_GDSCR_SAVE_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_BIMC_GDSCR_SAVE_ENABLE_FVAL                                                           0x1
#define HWIO_GCC_BIMC_GDSCR_RETAIN_BMSK                                                              0x100
#define HWIO_GCC_BIMC_GDSCR_RETAIN_SHFT                                                                0x8
#define HWIO_GCC_BIMC_GDSCR_RETAIN_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_BIMC_GDSCR_RETAIN_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_BIMC_GDSCR_EN_REST_BMSK                                                              0x80
#define HWIO_GCC_BIMC_GDSCR_EN_REST_SHFT                                                               0x7
#define HWIO_GCC_BIMC_GDSCR_EN_REST_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_BIMC_GDSCR_EN_REST_ENABLE_FVAL                                                        0x1
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_BMSK                                                               0x40
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_SHFT                                                                0x6
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_ENABLE_FVAL                                                         0x1
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_BMSK                                                             0x20
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_SHFT                                                              0x5
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_ENABLE_FVAL                                                       0x1
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_BMSK                                                          0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_SHFT                                                           0x4
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_CLK_NOT_DISABLE_FVAL                                           0x0
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_CLK_DISABLE_FVAL                                               0x1
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_BMSK                                                               0x8
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_SHFT                                                               0x3
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_NO_RESET_FVAL                                                      0x0
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_RESET_FVAL                                                         0x1
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_BMSK                                                           0x4
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_SHFT                                                           0x2
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_BMSK                                                            0x2
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_SHFT                                                            0x1
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_SHFT                                                           0x0
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK                                                      0x80000002
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_POR                                                       0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ATTR                                                             0x3
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                             0x0
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                              0x1

#define HWIO_GCC_BIMC_XO_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031008)
#define HWIO_GCC_BIMC_XO_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_BIMC_XO_CBCR_POR                                                               0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_BIMC_XO_CBCR_ATTR                                                                     0x3
#define HWIO_GCC_BIMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, HWIO_GCC_BIMC_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_XO_CBCR_IN)
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_SHFT                                                          0x0
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003100c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK                                                         0xf0008001
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_POR                                                          0x80008000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                   0x0
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                    0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                              0x1

#define HWIO_GCC_BIMC_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BIMC_SLEEP_CBCR_POR                                                            0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_SLEEP_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_BIMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, HWIO_GCC_BIMC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BIMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SLEEP_CBCR_IN)
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00031024)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031024)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031024)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_RMSK                                                       0xf0008001
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_POR                                                        0x10008001
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ATTR                                                              0x3
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ADDR, HWIO_GCC_BIMC_PCNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PCNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_PCNOC_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                 0x0
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                  0x1
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_BIMC_PCNOC_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032004)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_POR                                                          0x00000000
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BIMC_DDR_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032008)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_BIMC_DDR_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_BIMC_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00031018)
#define HWIO_GCC_BIMC_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031018)
#define HWIO_GCC_BIMC_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031018)
#define HWIO_GCC_BIMC_MISC_RMSK                                                                   0x3f0f00
#define HWIO_GCC_BIMC_MISC_POR                                                                  0x00010400
#define HWIO_GCC_BIMC_MISC_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_BIMC_MISC_ATTR                                                                        0x3
#define HWIO_GCC_BIMC_MISC_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, HWIO_GCC_BIMC_MISC_RMSK)
#define HWIO_GCC_BIMC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, m)
#define HWIO_GCC_BIMC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MISC_ADDR,v)
#define HWIO_GCC_BIMC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MISC_ADDR,m,v,HWIO_GCC_BIMC_MISC_IN)
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_BMSK                                         0x3f0000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_SHFT                                             0x10
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_BMSK                                                0x800
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_SHFT                                                  0xb
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_NOT_DISABLE_FVAL                                      0x0
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_DISABLE_FVAL                                          0x1
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_BMSK                                           0x400
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_SHFT                                             0xa
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_2X_MODE_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_BMSK                                              0x200
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_SHFT                                                0x9
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_BMSK                                                   0x100
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_SHFT                                                     0x8
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_FSM_NOT_DISABLE_FVAL                                     0x0
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_FSM_DISABLE_FVAL                                         0x1

#define HWIO_GCC_BIMC_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003101c)
#define HWIO_GCC_BIMC_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_BIMC_CBCR_POR                                                                  0x00000001
#define HWIO_GCC_BIMC_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_BIMC_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, HWIO_GCC_BIMC_CBCR_RMSK)
#define HWIO_GCC_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CBCR_IN)
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_SHFT                                                             0x0
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031020)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK                                                        0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_POR                                                         0x00000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_ATTR                                                               0x1
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f

#define HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003201c)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_DDR_DIM_CFG_CBCR_POR                                                           0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_DDR_DIM_CFG_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_DDR_DIM_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_CFG_CBCR_IN)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00032020)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_POR                                                         0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ATTR                                                               0x3
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00037000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037000)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_APSS_TCU_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_APSS_TCU_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_APSS_TCU_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR, HWIO_GCC_APSS_TCU_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_TCU_CMD_RCGR_IN)
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_APSS_TCU_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_APSS_TCU_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APSS_TCU_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APSS_TCU_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00037004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00037004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037004)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_APSS_TCU_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_APSS_TCU_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_APSS_TCU_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_APSS_TCU_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR, HWIO_GCC_APSS_TCU_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_TCU_CFG_RCGR_IN)
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_APSS_TCU_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00031050)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031050)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031050)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_POR                                                          0x80000000
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MSS_CMD_RCGR_ADDR, HWIO_GCC_BIMC_MSS_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MSS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MSS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MSS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_MSS_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_BIMC_MSS_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BIMC_MSS_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00031054)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031054)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031054)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MSS_CFG_RCGR_ADDR, HWIO_GCC_BIMC_MSS_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MSS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MSS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MSS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_MSS_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_BIMC_MSS_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_BIMC_TCU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00031044)
#define HWIO_GCC_BIMC_TCU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00031044)
#define HWIO_GCC_BIMC_TCU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00031044)
#define HWIO_GCC_BIMC_TCU_CBCR_RMSK                                                             0x80000000
#define HWIO_GCC_BIMC_TCU_CBCR_POR                                                              0x00000000
#define HWIO_GCC_BIMC_TCU_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_BIMC_TCU_CBCR_ATTR                                                                    0x1
#define HWIO_GCC_BIMC_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_TCU_CBCR_ADDR, HWIO_GCC_BIMC_TCU_CBCR_RMSK)
#define HWIO_GCC_BIMC_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_TCU_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_TCU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_TCU_CBCR_CLK_OFF_SHFT                                                           0x1f

#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c000)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c000)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c000)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_RMSK                                                 0x80000003
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_POR                                                  0x80000000
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ATTR                                                        0x3
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR, HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_HW_CTL_BMSK                                                 0x2
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_HW_CTL_SHFT                                                 0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_HW_CTL_DISABLE_FVAL                                         0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_HW_CTL_ENABLE_FVAL                                          0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_SHFT                                             0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_MPORT_CBCR_CLK_ENABLE_ENABLE_FVAL                                      0x1

#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c004)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c004)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c004)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_RMSK                                                  0xf0008001
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_POR                                                   0x80008000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR, HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                         0x70000000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                               0x1c
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                 0x8000
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                    0xf
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                            0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                             0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_SHFT                                              0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_ULTAUDIO_PCNOC_SWAY_CBCR_CLK_ENABLE_ENABLE_FVAL                                       0x1

#define HWIO_GCC_ULT_AUDIO_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0b4)
#define HWIO_GCC_ULT_AUDIO_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0b4)
#define HWIO_GCC_ULT_AUDIO_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0b4)
#define HWIO_GCC_ULT_AUDIO_BCR_RMSK                                                                    0x1
#define HWIO_GCC_ULT_AUDIO_BCR_POR                                                              0x00000000
#define HWIO_GCC_ULT_AUDIO_BCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_ULT_AUDIO_BCR_ATTR                                                                    0x3
#define HWIO_GCC_ULT_AUDIO_BCR_IN          \
        in_dword_masked(HWIO_GCC_ULT_AUDIO_BCR_ADDR, HWIO_GCC_ULT_AUDIO_BCR_RMSK)
#define HWIO_GCC_ULT_AUDIO_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULT_AUDIO_BCR_ADDR, m)
#define HWIO_GCC_ULT_AUDIO_BCR_OUT(v)      \
        out_dword(HWIO_GCC_ULT_AUDIO_BCR_ADDR,v)
#define HWIO_GCC_ULT_AUDIO_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULT_AUDIO_BCR_ADDR,m,v,HWIO_GCC_ULT_AUDIO_BCR_IN)
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_SHFT                                                           0x0
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_ULT_AUDIO_BCR_BLK_ARES_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046000)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_APSS_AHB_CMD_RCGR_POR                                                          0x00000000
#define HWIO_GCC_APSS_AHB_CMD_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ATTR                                                                0x3
#define HWIO_GCC_APSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_APSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_APSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APSS_AHB_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_SHFT                                                         0x0
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APSS_AHB_CMD_RCGR_UPDATE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046004)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_POR                                                          0x00000000
#define HWIO_GCC_APSS_AHB_CFG_RCGR_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_APSS_AHB_CFG_RCGR_ATTR                                                                0x3
#define HWIO_GCC_APSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_APSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_APSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                   0x0
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                   0x1
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                   0x2
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                   0x3
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                   0x4
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                   0x5
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                   0x6
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                   0x7
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                        0x0
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                 0x0
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                   0x1
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                 0x2
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                   0x3
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                 0x4
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                   0x5
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                 0x6
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                   0x7
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                 0x8
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                   0x9
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                 0xa
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                   0xb
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                 0xc
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                   0xd
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                 0xe
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                   0xf
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                0x10
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                  0x11
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                0x12
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                 0x13
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                               0x14
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                 0x15
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                               0x16
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                 0x17
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                               0x18
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                 0x19
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                               0x1a
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                 0x1b
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                               0x1c
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                 0x1d
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                               0x1e
#define HWIO_GCC_APSS_AHB_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                 0x1f

#define HWIO_GCC_APSS_AHB_MISC_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046018)
#define HWIO_GCC_APSS_AHB_MISC_RMSK                                                                   0xf1
#define HWIO_GCC_APSS_AHB_MISC_POR                                                              0x00000000
#define HWIO_GCC_APSS_AHB_MISC_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_APSS_AHB_MISC_ATTR                                                                    0x3
#define HWIO_GCC_APSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, HWIO_GCC_APSS_AHB_MISC_RMSK)
#define HWIO_GCC_APSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_APSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_APSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_MISC_ADDR,m,v,HWIO_GCC_APSS_AHB_MISC_IN)
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                       0xf0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                        0x4
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV1_FVAL                                   0x0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV2_FVAL                                   0x1
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV3_FVAL                                   0x2
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV4_FVAL                                   0x3
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV5_FVAL                                   0x4
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV6_FVAL                                   0x5
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV7_FVAL                                   0x6
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV8_FVAL                                   0x7
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV9_FVAL                                   0x8
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV10_FVAL                                  0x9
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV11_FVAL                                  0xa
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV12_FVAL                                  0xb
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV13_FVAL                                  0xc
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV14_FVAL                                  0xd
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV15_FVAL                                  0xe
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIV_DIV16_FVAL                                  0xf
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                        0x1
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                        0x0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_SCALE_NOT_DISABLE_FVAL                      0x0
#define HWIO_GCC_APSS_AHB_MISC_APSS_AHB_CLK_AUTO_SCALE_DIS_SCALE_DISABLE_FVAL                          0x1

#define HWIO_GCC_APSS_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004601c)
#define HWIO_GCC_APSS_AHB_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_APSS_AHB_CBCR_POR                                                              0x10008000
#define HWIO_GCC_APSS_AHB_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_APSS_AHB_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_APSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, HWIO_GCC_APSS_AHB_CBCR_RMSK)
#define HWIO_GCC_APSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_APSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_APSS_AHB_CBCR_IN)
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_APSS_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_APSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1

#define HWIO_GCC_APSS_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046020)
#define HWIO_GCC_APSS_AXI_CBCR_RMSK                                                             0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_POR                                                              0x00000000
#define HWIO_GCC_APSS_AXI_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_APSS_AXI_CBCR_ATTR                                                                    0x1
#define HWIO_GCC_APSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, HWIO_GCC_APSS_AXI_CBCR_RMSK)
#define HWIO_GCC_APSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_APSS_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK                                                            0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_POR                                                      0x00000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ATTR                                                            0x3
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                   0x0
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_DISABLE_FVAL                                           0x0
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_ENABLE_FVAL                                            0x1

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_POR                                                 0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_POR_RMSK                                            0xffffffff
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ATTR                                                       0x3
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                     0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048000)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048004)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048008)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004800c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048010)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048014)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048018)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004801c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048020)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048024)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048028)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048028)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048028)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004802c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004802c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004802c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048030)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048034)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048038)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004803c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048040)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048044)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048048)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK                                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_POR                                                     0x00000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_SHFT                                                  0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_DISABLE_FVAL                                          0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_BCR_BLK_ARES_ENABLE_FVAL                                           0x1

#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004804c)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK                                               0x80000001
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_POR                                                0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ATTR                                                      0x3
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_SHFT                                           0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                    0x1

#define HWIO_GCC_DEHR_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f000)
#define HWIO_GCC_DEHR_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001f000)
#define HWIO_GCC_DEHR_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f000)
#define HWIO_GCC_DEHR_BCR_RMSK                                                                         0x1
#define HWIO_GCC_DEHR_BCR_POR                                                                   0x00000000
#define HWIO_GCC_DEHR_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_DEHR_BCR_ATTR                                                                         0x3
#define HWIO_GCC_DEHR_BCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, HWIO_GCC_DEHR_BCR_RMSK)
#define HWIO_GCC_DEHR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, m)
#define HWIO_GCC_DEHR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_BCR_ADDR,v)
#define HWIO_GCC_DEHR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_BCR_ADDR,m,v,HWIO_GCC_DEHR_BCR_IN)
#define HWIO_GCC_DEHR_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_DEHR_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_DEHR_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_DEHR_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_DEHR_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f004)
#define HWIO_GCC_DEHR_CBCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001f004)
#define HWIO_GCC_DEHR_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f004)
#define HWIO_GCC_DEHR_CBCR_RMSK                                                                 0xf000fff1
#define HWIO_GCC_DEHR_CBCR_POR                                                                  0x8000cff0
#define HWIO_GCC_DEHR_CBCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_DEHR_CBCR_ATTR                                                                        0x3
#define HWIO_GCC_DEHR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, HWIO_GCC_DEHR_CBCR_RMSK)
#define HWIO_GCC_DEHR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, m)
#define HWIO_GCC_DEHR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_CBCR_ADDR,v)
#define HWIO_GCC_DEHR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_CBCR_ADDR,m,v,HWIO_GCC_DEHR_CBCR_IN)
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                        0x70000000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                              0x1c
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                0x8000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                   0xf
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                           0x0
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                            0x1
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                         0x1
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                      0x0
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                       0x1
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                     0x0
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                      0x1
#define HWIO_GCC_DEHR_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_DEHR_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK0_FVAL                                                          0x0
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK1_FVAL                                                          0x1
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK2_FVAL                                                          0x2
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK3_FVAL                                                          0x3
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK4_FVAL                                                          0x4
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK5_FVAL                                                          0x5
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK6_FVAL                                                          0x6
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK7_FVAL                                                          0x7
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK8_FVAL                                                          0x8
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK9_FVAL                                                          0x9
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK10_FVAL                                                         0xa
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK11_FVAL                                                         0xb
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK12_FVAL                                                         0xc
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK13_FVAL                                                         0xd
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK14_FVAL                                                         0xe
#define HWIO_GCC_DEHR_CBCR_WAKEUP_CLOCK15_FVAL                                                         0xf
#define HWIO_GCC_DEHR_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_DEHR_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK0_FVAL                                                           0x0
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK1_FVAL                                                           0x1
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK2_FVAL                                                           0x2
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK3_FVAL                                                           0x3
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK4_FVAL                                                           0x4
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK5_FVAL                                                           0x5
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK6_FVAL                                                           0x6
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK7_FVAL                                                           0x7
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK8_FVAL                                                           0x8
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK9_FVAL                                                           0x9
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK10_FVAL                                                          0xa
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK11_FVAL                                                          0xb
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK12_FVAL                                                          0xc
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK13_FVAL                                                          0xd
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK14_FVAL                                                          0xe
#define HWIO_GCC_DEHR_CBCR_SLEEP_CLOCK15_FVAL                                                          0xf
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_SHFT                                                             0x0
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_ENABLE_FVAL                                                      0x1

#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001700c)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK                                                    0xf0008001
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_POR                                                     0x80008000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_POR_RMSK                                                0xffffffff
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ATTR                                                           0x3
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                           0x70000000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                 0x1c
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                   0x8000
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                      0xf
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                              0x0
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                               0x1
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                0x0
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                        0x0
#define HWIO_GCC_PCNOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                         0x1

#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00012098)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012098)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012098)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_RMSK                                                       0x80007ff0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_POR                                                        0x00004ff0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_ATTR                                                              0x3
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR, HWIO_GCC_APSS_TCU_ASYNC_CBCR_RMSK)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_ASYNC_CBCR_ADDR,m,v,HWIO_GCC_APSS_TCU_ASYNC_CBCR_IN)
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                            0x0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                             0x1
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                           0x0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                            0x1
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK0_FVAL                                                0x0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK1_FVAL                                                0x1
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK2_FVAL                                                0x2
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK3_FVAL                                                0x3
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK4_FVAL                                                0x4
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK5_FVAL                                                0x5
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK6_FVAL                                                0x6
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK7_FVAL                                                0x7
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK8_FVAL                                                0x8
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK9_FVAL                                                0x9
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK10_FVAL                                               0xa
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK11_FVAL                                               0xb
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK12_FVAL                                               0xc
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK13_FVAL                                               0xd
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK14_FVAL                                               0xe
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_WAKEUP_CLOCK15_FVAL                                               0xf
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK0_FVAL                                                 0x0
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK1_FVAL                                                 0x1
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK2_FVAL                                                 0x2
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK3_FVAL                                                 0x3
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK4_FVAL                                                 0x4
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK5_FVAL                                                 0x5
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK6_FVAL                                                 0x6
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK7_FVAL                                                 0x7
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK8_FVAL                                                 0x8
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK9_FVAL                                                 0x9
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK10_FVAL                                                0xa
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK11_FVAL                                                0xb
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK12_FVAL                                                0xc
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK13_FVAL                                                0xd
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK14_FVAL                                                0xe
#define HWIO_GCC_APSS_TCU_ASYNC_CBCR_SLEEP_CLOCK15_FVAL                                                0xf

#define HWIO_GCC_APSS_TCU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012018)
#define HWIO_GCC_APSS_TCU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012018)
#define HWIO_GCC_APSS_TCU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012018)
#define HWIO_GCC_APSS_TCU_CBCR_RMSK                                                             0x80007ff0
#define HWIO_GCC_APSS_TCU_CBCR_POR                                                              0x00004ff0
#define HWIO_GCC_APSS_TCU_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_APSS_TCU_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_APSS_TCU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_CBCR_ADDR, HWIO_GCC_APSS_TCU_CBCR_RMSK)
#define HWIO_GCC_APSS_TCU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_CBCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_CBCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_CBCR_ADDR,m,v,HWIO_GCC_APSS_TCU_CBCR_IN)
#define HWIO_GCC_APSS_TCU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_APSS_TCU_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                    0x0
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                     0x1
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_APSS_TCU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_APSS_TCU_CBCR_WAKEUP_CLOCK15_FVAL                                                     0xf
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK0_FVAL                                                       0x0
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK1_FVAL                                                       0x1
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK2_FVAL                                                       0x2
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK3_FVAL                                                       0x3
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK4_FVAL                                                       0x4
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK5_FVAL                                                       0x5
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK6_FVAL                                                       0x6
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK7_FVAL                                                       0x7
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK8_FVAL                                                       0x8
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK9_FVAL                                                       0x9
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK10_FVAL                                                      0xa
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK11_FVAL                                                      0xb
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK12_FVAL                                                      0xc
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK13_FVAL                                                      0xd
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK14_FVAL                                                      0xe
#define HWIO_GCC_APSS_TCU_CBCR_SLEEP_CLOCK15_FVAL                                                      0xf

#define HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00012024)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012024)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012024)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_RMSK                                                          0x80007ff0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_POR                                                           0x80004ff0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_MSS_TBU_AXI_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_MSS_TBU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_TBU_AXI_CBCR_IN)
#define HWIO_GCC_MSS_TBU_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_MSS_TBU_AXI_CBCR_WAKEUP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_MSS_TBU_AXI_CBCR_SLEEP_CLOCK15_FVAL                                                   0xf

#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00012028)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012028)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012028)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_RMSK                                                      0x80007ff0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_POR                                                       0x80004ff0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ATTR                                                             0x3
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_IN)
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                             0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                              0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                           0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                            0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                          0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                           0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK0_FVAL                                               0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK1_FVAL                                               0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK2_FVAL                                               0x2
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK3_FVAL                                               0x3
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK4_FVAL                                               0x4
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK5_FVAL                                               0x5
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK6_FVAL                                               0x6
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK7_FVAL                                               0x7
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK8_FVAL                                               0x8
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK9_FVAL                                               0x9
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK10_FVAL                                              0xa
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK11_FVAL                                              0xb
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK12_FVAL                                              0xc
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK13_FVAL                                              0xd
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK14_FVAL                                              0xe
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_WAKEUP_CLOCK15_FVAL                                              0xf
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK0_FVAL                                                0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK1_FVAL                                                0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK2_FVAL                                                0x2
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK3_FVAL                                                0x3
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK4_FVAL                                                0x4
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK5_FVAL                                                0x5
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK6_FVAL                                                0x6
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK7_FVAL                                                0x7
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK8_FVAL                                                0x8
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK9_FVAL                                                0x9
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK10_FVAL                                               0xa
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK11_FVAL                                               0xb
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK12_FVAL                                               0xc
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK13_FVAL                                               0xd
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK14_FVAL                                               0xe
#define HWIO_GCC_MSS_TBU_GSS_AXI_CBCR_SLEEP_CLOCK15_FVAL                                               0xf

#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001202c)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001202c)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001202c)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_RMSK                                                       0x80007ff0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_POR                                                        0x80004ff0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ATTR                                                              0x3
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR, HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_IN)
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                           0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                            0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK0_FVAL                                                0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK1_FVAL                                                0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK2_FVAL                                                0x2
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK3_FVAL                                                0x3
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK4_FVAL                                                0x4
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK5_FVAL                                                0x5
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK6_FVAL                                                0x6
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK7_FVAL                                                0x7
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK8_FVAL                                                0x8
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK9_FVAL                                                0x9
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK10_FVAL                                               0xa
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK11_FVAL                                               0xb
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK12_FVAL                                               0xc
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK13_FVAL                                               0xd
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK14_FVAL                                               0xe
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_WAKEUP_CLOCK15_FVAL                                               0xf
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK0_FVAL                                                 0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK1_FVAL                                                 0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK2_FVAL                                                 0x2
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK3_FVAL                                                 0x3
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK4_FVAL                                                 0x4
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK5_FVAL                                                 0x5
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK6_FVAL                                                 0x6
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK7_FVAL                                                 0x7
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK8_FVAL                                                 0x8
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK9_FVAL                                                 0x9
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK10_FVAL                                                0xa
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK11_FVAL                                                0xb
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK12_FVAL                                                0xc
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK13_FVAL                                                0xd
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK14_FVAL                                                0xe
#define HWIO_GCC_MSS_TBU_Q6_AXI_CBCR_SLEEP_CLOCK15_FVAL                                                0xf

#define HWIO_GCC_PCNOC_TBU_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012030)
#define HWIO_GCC_PCNOC_TBU_CBCR_RMSK                                                            0x80007ff0
#define HWIO_GCC_PCNOC_TBU_CBCR_POR                                                             0x00004ff0
#define HWIO_GCC_PCNOC_TBU_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_PCNOC_TBU_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_PCNOC_TBU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, HWIO_GCC_PCNOC_TBU_CBCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_CBCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_CBCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_CBCR_IN)
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCNOC_TBU_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                   0x0
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                    0x1
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_PCNOC_TBU_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_PCNOC_TBU_CBCR_WAKEUP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK0_FVAL                                                      0x0
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK1_FVAL                                                      0x1
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK2_FVAL                                                      0x2
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK3_FVAL                                                      0x3
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK4_FVAL                                                      0x4
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK5_FVAL                                                      0x5
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK6_FVAL                                                      0x6
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK7_FVAL                                                      0x7
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK8_FVAL                                                      0x8
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK9_FVAL                                                      0x9
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK10_FVAL                                                     0xa
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK11_FVAL                                                     0xb
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK12_FVAL                                                     0xc
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK13_FVAL                                                     0xd
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK14_FVAL                                                     0xe
#define HWIO_GCC_PCNOC_TBU_CBCR_SLEEP_CLOCK15_FVAL                                                     0xf

#define HWIO_GCC_SMMU_CFG_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012038)
#define HWIO_GCC_SMMU_CFG_CBCR_RMSK                                                             0xf0008000
#define HWIO_GCC_SMMU_CFG_CBCR_POR                                                              0x10008000
#define HWIO_GCC_SMMU_CFG_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SMMU_CFG_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_SMMU_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, HWIO_GCC_SMMU_CFG_CBCR_RMSK)
#define HWIO_GCC_SMMU_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_CBCR_IN)
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SMMU_CFG_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_SMMU_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1

#define HWIO_GCC_SMMU_XPU_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017010)
#define HWIO_GCC_SMMU_XPU_CBCR_RMSK                                                             0xf0008001
#define HWIO_GCC_SMMU_XPU_CBCR_POR                                                              0x80008000
#define HWIO_GCC_SMMU_XPU_CBCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SMMU_XPU_CBCR_ATTR                                                                    0x3
#define HWIO_GCC_SMMU_XPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, HWIO_GCC_SMMU_XPU_CBCR_RMSK)
#define HWIO_GCC_SMMU_XPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_CBCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_CBCR_IN)
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                       0x0
#define HWIO_GCC_SMMU_XPU_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                        0x1
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_SHFT                                                         0x0
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_SMMU_XPU_CBCR_CLK_ENABLE_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00012100)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012100)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012100)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_RMSK                                                     0xf0008001
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_POR                                                      0x00008001
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ATTR                                                            0x3
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ADDR, HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                               0x0
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                0x1
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                         0x0
#define HWIO_GCC_BIMC_NOC_MPU_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                          0x1

#define HWIO_GCC_SMMU_CATS_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c004)
#define HWIO_GCC_SMMU_CATS_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SMMU_CATS_CBCR_POR                                                             0x80000000
#define HWIO_GCC_SMMU_CATS_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_SMMU_CATS_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_SMMU_CATS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_CBCR_ADDR, HWIO_GCC_SMMU_CATS_CBCR_RMSK)
#define HWIO_GCC_SMMU_CATS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_CBCR_ADDR,m,v,HWIO_GCC_SMMU_CATS_CBCR_IN)
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SMMU_CATS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_SMMU_CATS_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c000)
#define HWIO_GCC_SMMU_CATS_BCR_RMSK                                                                    0x1
#define HWIO_GCC_SMMU_CATS_BCR_POR                                                              0x00000000
#define HWIO_GCC_SMMU_CATS_BCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_SMMU_CATS_BCR_ATTR                                                                    0x3
#define HWIO_GCC_SMMU_CATS_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, HWIO_GCC_SMMU_CATS_BCR_RMSK)
#define HWIO_GCC_SMMU_CATS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CATS_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CATS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CATS_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CATS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CATS_BCR_ADDR,m,v,HWIO_GCC_SMMU_CATS_BCR_IN)
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_SHFT                                                           0x0
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_SMMU_CATS_BCR_BLK_ARES_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_SMMU_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00012000)
#define HWIO_GCC_SMMU_BCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012000)
#define HWIO_GCC_SMMU_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012000)
#define HWIO_GCC_SMMU_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SMMU_BCR_POR                                                                   0x00000000
#define HWIO_GCC_SMMU_BCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_SMMU_BCR_ATTR                                                                         0x3
#define HWIO_GCC_SMMU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, HWIO_GCC_SMMU_BCR_RMSK)
#define HWIO_GCC_SMMU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_BCR_ADDR,m,v,HWIO_GCC_SMMU_BCR_IN)
#define HWIO_GCC_SMMU_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SMMU_BCR_BLK_ARES_SHFT                                                                0x0
#define HWIO_GCC_SMMU_BCR_BLK_ARES_DISABLE_FVAL                                                        0x0
#define HWIO_GCC_SMMU_BCR_BLK_ARES_ENABLE_FVAL                                                         0x1

#define HWIO_GCC_APSS_TCU_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012050)
#define HWIO_GCC_APSS_TCU_BCR_RMSK                                                                     0x1
#define HWIO_GCC_APSS_TCU_BCR_POR                                                               0x00000000
#define HWIO_GCC_APSS_TCU_BCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_APSS_TCU_BCR_ATTR                                                                     0x3
#define HWIO_GCC_APSS_TCU_BCR_IN          \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, HWIO_GCC_APSS_TCU_BCR_RMSK)
#define HWIO_GCC_APSS_TCU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_TCU_BCR_ADDR, m)
#define HWIO_GCC_APSS_TCU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_APSS_TCU_BCR_ADDR,v)
#define HWIO_GCC_APSS_TCU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_TCU_BCR_ADDR,m,v,HWIO_GCC_APSS_TCU_BCR_IN)
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_SHFT                                                            0x0
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_APSS_TCU_BCR_BLK_ARES_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_MSS_TBU_AXI_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00065000)
#define HWIO_GCC_MSS_TBU_AXI_BCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00065000)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065000)
#define HWIO_GCC_MSS_TBU_AXI_BCR_RMSK                                                                  0x1
#define HWIO_GCC_MSS_TBU_AXI_BCR_POR                                                            0x00000000
#define HWIO_GCC_MSS_TBU_AXI_BCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_MSS_TBU_AXI_BCR_ATTR                                                                  0x3
#define HWIO_GCC_MSS_TBU_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_SHFT                                                         0x0
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_MSS_TBU_AXI_BCR_BLK_ARES_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00067000)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00067000)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00067000)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_RMSK                                                               0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_POR                                                         0x00000000
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ATTR                                                               0x3
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_Q6_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_Q6_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_Q6_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_BMSK                                                      0x1
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_SHFT                                                      0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_DISABLE_FVAL                                              0x0
#define HWIO_GCC_MSS_TBU_Q6_AXI_BCR_BLK_ARES_ENABLE_FVAL                                               0x1

#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00066000)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00066000)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066000)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_RMSK                                                              0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_POR                                                        0x00000000
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ATTR                                                              0x3
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ADDR, HWIO_GCC_MSS_TBU_GSS_AXI_BCR_RMSK)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ADDR, m)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ADDR,v)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TBU_GSS_AXI_BCR_ADDR,m,v,HWIO_GCC_MSS_TBU_GSS_AXI_BCR_IN)
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_BLK_ARES_SHFT                                                     0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_BLK_ARES_DISABLE_FVAL                                             0x0
#define HWIO_GCC_MSS_TBU_GSS_AXI_BCR_BLK_ARES_ENABLE_FVAL                                              0x1

#define HWIO_GCC_SMMU_XPU_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012054)
#define HWIO_GCC_SMMU_XPU_BCR_RMSK                                                                     0x1
#define HWIO_GCC_SMMU_XPU_BCR_POR                                                               0x00000000
#define HWIO_GCC_SMMU_XPU_BCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SMMU_XPU_BCR_ATTR                                                                     0x3
#define HWIO_GCC_SMMU_XPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, HWIO_GCC_SMMU_XPU_BCR_RMSK)
#define HWIO_GCC_SMMU_XPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_XPU_BCR_ADDR, m)
#define HWIO_GCC_SMMU_XPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_XPU_BCR_ADDR,v)
#define HWIO_GCC_SMMU_XPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_XPU_BCR_ADDR,m,v,HWIO_GCC_SMMU_XPU_BCR_IN)
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_SHFT                                                            0x0
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_SMMU_XPU_BCR_BLK_ARES_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_SMMU_CFG_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001208c)
#define HWIO_GCC_SMMU_CFG_BCR_RMSK                                                                     0x1
#define HWIO_GCC_SMMU_CFG_BCR_POR                                                               0x00000000
#define HWIO_GCC_SMMU_CFG_BCR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_SMMU_CFG_BCR_ATTR                                                                     0x3
#define HWIO_GCC_SMMU_CFG_BCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, HWIO_GCC_SMMU_CFG_BCR_RMSK)
#define HWIO_GCC_SMMU_CFG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_CFG_BCR_ADDR, m)
#define HWIO_GCC_SMMU_CFG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_CFG_BCR_ADDR,v)
#define HWIO_GCC_SMMU_CFG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_CFG_BCR_ADDR,m,v,HWIO_GCC_SMMU_CFG_BCR_IN)
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_SHFT                                                            0x0
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_SMMU_CFG_BCR_BLK_ARES_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_PCNOC_TBU_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_PHYS                                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012058)
#define HWIO_GCC_PCNOC_TBU_BCR_RMSK                                                                    0x1
#define HWIO_GCC_PCNOC_TBU_BCR_POR                                                              0x00000000
#define HWIO_GCC_PCNOC_TBU_BCR_POR_RMSK                                                         0xffffffff
#define HWIO_GCC_PCNOC_TBU_BCR_ATTR                                                                    0x3
#define HWIO_GCC_PCNOC_TBU_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, HWIO_GCC_PCNOC_TBU_BCR_RMSK)
#define HWIO_GCC_PCNOC_TBU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_TBU_BCR_ADDR, m)
#define HWIO_GCC_PCNOC_TBU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_TBU_BCR_ADDR,v)
#define HWIO_GCC_PCNOC_TBU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_TBU_BCR_ADDR,m,v,HWIO_GCC_PCNOC_TBU_BCR_IN)
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_SHFT                                                           0x0
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_PCNOC_TBU_BCR_BLK_ARES_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_RBCPR_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033000)
#define HWIO_GCC_RBCPR_BCR_RMSK                                                                        0x1
#define HWIO_GCC_RBCPR_BCR_POR                                                                  0x00000000
#define HWIO_GCC_RBCPR_BCR_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_RBCPR_BCR_ATTR                                                                        0x3
#define HWIO_GCC_RBCPR_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, HWIO_GCC_RBCPR_BCR_RMSK)
#define HWIO_GCC_RBCPR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_BCR_ADDR,m,v,HWIO_GCC_RBCPR_BCR_IN)
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_SHFT                                                               0x0
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_DISABLE_FVAL                                                       0x0
#define HWIO_GCC_RBCPR_BCR_BLK_ARES_ENABLE_FVAL                                                        0x1

#define HWIO_GCC_RBCPR_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033004)
#define HWIO_GCC_RBCPR_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_RBCPR_CBCR_POR                                                                 0x80000000
#define HWIO_GCC_RBCPR_CBCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_RBCPR_CBCR_ATTR                                                                       0x3
#define HWIO_GCC_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, HWIO_GCC_RBCPR_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CBCR_IN)
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_RBCPR_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_SHFT                                                            0x0
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_RBCPR_CBCR_CLK_ENABLE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_RBCPR_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033008)
#define HWIO_GCC_RBCPR_AHB_CBCR_RMSK                                                            0xf0008001
#define HWIO_GCC_RBCPR_AHB_CBCR_POR                                                             0x80008000
#define HWIO_GCC_RBCPR_AHB_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RBCPR_AHB_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_RBCPR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                      0x0
#define HWIO_GCC_RBCPR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                       0x1
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RBCPR_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_RBCPR_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003300c)
#define HWIO_GCC_RBCPR_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_RBCPR_CMD_RCGR_POR                                                             0x80000000
#define HWIO_GCC_RBCPR_CMD_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RBCPR_CMD_RCGR_ATTR                                                                   0x3
#define HWIO_GCC_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_RBCPR_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                    0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_SHFT                                                            0x0
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_RBCPR_CMD_RCGR_UPDATE_ENABLE_FVAL                                                     0x1

#define HWIO_GCC_RBCPR_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033010)
#define HWIO_GCC_RBCPR_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_RBCPR_CFG_RCGR_POR                                                             0x00000000
#define HWIO_GCC_RBCPR_CFG_RCGR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_RBCPR_CFG_RCGR_ATTR                                                                   0x3
#define HWIO_GCC_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                      0x0
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                      0x1
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                      0x2
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                      0x3
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                      0x4
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                      0x5
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                      0x6
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                      0x7
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                                           0x0
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                    0x0
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                      0x1
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                    0x2
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                      0x3
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                    0x4
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                      0x5
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                    0x6
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                      0x7
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                    0x8
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                      0x9
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                    0xa
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                      0xb
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                    0xc
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                      0xd
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                    0xe
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                      0xf
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                   0x10
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                     0x11
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                   0x12
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                    0x13
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                  0x14
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                    0x15
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                  0x16
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                    0x17
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                  0x18
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                    0x19
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                  0x1a
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                    0x1b
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                  0x1c
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                    0x1d
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                  0x1e
#define HWIO_GCC_RBCPR_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                    0x1f

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                                0xf
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_POR                                                          0x00000000
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ATTR                                                                0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                       0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                       0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                               0x0
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                                0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                   0x1bf7ff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_POR                                                  0x0003f0b8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                             0xffffffff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ATTR                                                        0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                              0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                   0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                      0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                   0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                             0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                                0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                               0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                  0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                    0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                       0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                     0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                        0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                                0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                                 0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                  0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                    0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                   0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                    0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                      0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                       0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                                   0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                                    0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                 0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                 0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                         0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                         0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                                 0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                                  0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                     0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                     0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                     0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                     0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                              0x1

#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003600c)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x19c2
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_POR                                             0x00001002
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                        0xffffffff
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ATTR                                                   0x3
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                          0x100
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                            0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_BMSK                          0x80
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_SHFT                           0x7
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                              0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                               0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                                  0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                                  0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_ENABLE_FVAL                           0x1

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                    0x1bf7ff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_POR                                                   0x00000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                              0xffffffff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ATTR                                                         0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                         0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                              0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                 0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                              0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                          0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                             0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                               0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                  0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                   0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                               0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                 0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                             0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                               0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                             0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                              0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                               0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                 0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                  0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                            0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                            0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                    0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                    0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                                0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                                0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                                0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                                0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                         0x1

#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036010)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x19c2
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_POR                                              0x00000000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                         0xffffffff
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ATTR                                                    0x3
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                          0x800
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                            0xb
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                     0x100
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                       0x8
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_BMSK                     0x80
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_SHFT                      0x7
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL              0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL               0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                         0x40
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                          0x6
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                             0x2
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                             0x1
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_RPM_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                               0xf
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_POR                                                         0x00000000
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ATTR                                                               0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_BMSK                                                         0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_SHFT                                                         0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                      0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                      0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                              0x0
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                               0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                         0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                         0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                         0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                         0x0
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                                  0x1

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0x1bf7ff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_POR                                                 0x00000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                            0xffffffff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ATTR                                                       0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                             0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                 0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                  0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                     0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                     0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                            0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                               0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                              0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                 0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                   0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                      0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                   0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                      0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                    0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                       0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                     0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                   0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                      0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                  0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                     0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                      0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                         0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                          0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                                  0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                                   0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                                0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                                0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                        0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                        0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                                0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                                 0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                    0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                    0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                    0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                    0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                             0x1

#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004500c)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0x19c2
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_POR                                            0x00000000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                       0xffffffff
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ATTR                                                  0x3
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                         0x100
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                           0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_BMSK                         0x80
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_SHFT                          0x7
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                             0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                              0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_ENABLE_FVAL                          0x1

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0x1bf7ff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_POR                                                  0x00000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                             0xffffffff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ATTR                                                        0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                            0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                             0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                       0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                          0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                              0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                                 0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                               0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                  0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                              0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                 0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                             0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                 0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                    0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                     0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                           0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                           0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                   0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                   0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                               0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                               0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                               0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                               0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1

#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045010)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0x19c2
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_POR                                             0x00000000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                        0xffffffff
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ATTR                                                   0x3
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                         0x1000
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                            0xc
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                    0x100
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                      0x8
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_DISABLE_FVAL              0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_ENABLE_FVAL               0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_BMSK                    0x80
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_SHFT                     0x7
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL             0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL              0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                        0x40
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                         0x6
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013010)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                            0xf
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_POR                                                      0x00000000
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ATTR                                                            0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_BMSK                                                      0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_SHFT                                                      0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                              0x0
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                               0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                   0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                   0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                           0x0
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                            0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                      0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                      0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                              0x0
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                               0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                      0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                      0x0
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                              0x0
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                               0x1

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013014)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0x1bf7ff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_POR                                              0x00000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                         0xffffffff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ATTR                                                    0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                          0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                              0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                               0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                  0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                               0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                  0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                         0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                            0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                           0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                              0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                   0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                   0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                 0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                    0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                              0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                 0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                   0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                              0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                               0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                  0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                   0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                      0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                       0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                             0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                             0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                     0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                     0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                 0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                          0x1

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013020)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                            0x19c2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_POR                                         0x00000000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                    0xffffffff
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ATTR                                               0x3
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                           0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                              0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                           0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                             0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                      0x100
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                        0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_BMSK                      0x80
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_SHFT                       0x7
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                          0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                           0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_ENABLE_FVAL                       0x1

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013018)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0x1bf7ff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_POR                                               0x00000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                          0xffffffff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ATTR                                                     0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                     0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                         0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                          0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                             0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                          0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                             0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                    0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                       0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                      0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                         0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                           0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                              0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                           0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                              0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                            0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                               0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                           0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                             0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                         0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                           0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                            0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                              0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                         0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                          0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                          0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                           0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                             0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                              0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                 0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                  0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                        0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                        0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                            0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1

#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013024)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                             0x19c2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_POR                                          0x00000000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                     0xffffffff
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ATTR                                                0x3
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                      0x1000
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                         0xc
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                      0x800
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                        0xb
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                 0x100
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                   0x8
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_DISABLE_FVAL           0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_ENABLE_FVAL            0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_BMSK                 0x80
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_SHFT                  0x7
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL          0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL           0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                     0x40
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                      0x6
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_DISABLE_FVAL              0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_ENABLE_FVAL               0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_TZ_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1

#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061000)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK                                                           0xf
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_POR                                                     0x00000000
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_POR_RMSK                                                0xffffffff
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ATTR                                                           0x3
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_BMSK                                                     0x8
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_SHFT                                                     0x3
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                             0x0
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                              0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                  0x4
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                  0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                          0x0
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                           0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                             0x0
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                              0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_SHFT                                                     0x0
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                             0x0
#define HWIO_GCC_APCS_HYP_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                              0x1

#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PHYS                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061004)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK                                              0x1bf7ff
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_POR                                             0x00000000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                        0xffffffff
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ATTR                                                   0x3
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                         0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                             0x14
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                              0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                 0x13
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                              0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                 0x11
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                        0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                           0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                          0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                             0xf
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                             0x200
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                               0x9
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                             0x80
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                              0x7
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                              0x40
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                               0x6
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                 0x20
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                  0x5
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                     0x10
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                      0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                            0x8
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                            0x3
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                    0x4
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                    0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                0x2
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                0x1
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_APCS_HYP_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                         0x1

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PHYS                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OFFS                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006100c)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK                                           0x19c2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_POR                                        0x00000000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                   0xffffffff
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ATTR                                              0x3
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_BMSK                          0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_SHFT                             0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_SMMU_CFG_CLK_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_BMSK                          0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_SHFT                            0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_PCNOC_TBU_CLK_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_BMSK                     0x100
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_SHFT                       0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_BMSK                     0x80
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_SHFT                      0x7
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_DISABLE_FVAL              0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_ENA_ENABLE_FVAL               0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_BMSK                         0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_SHFT                          0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_MSS_TBU_AXI_CLK_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_BMSK                             0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_SHFT                             0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_BRANCH_ENA_VOTE_APSS_TCU_CLK_ENA_ENABLE_FVAL                      0x1

#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061008)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK                                               0x1bf7ff
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_POR                                              0x00000000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                         0xffffffff
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ATTR                                                    0x3
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                    0x100000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                        0x14
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                         0x80000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                            0x13
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                         0x20000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                            0x11
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                   0x10000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                      0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                     0x8000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                        0xf
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                          0x400
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                            0xa
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                        0x200
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                          0x9
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                        0x80
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                         0x7
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                         0x40
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                          0x6
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                            0x20
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                             0x5
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                0x10
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                 0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                       0x8
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                       0x3
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                               0x4
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                               0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                           0x1
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                           0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_APCS_HYP_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1

#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PHYS                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OFFS                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061010)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK                                            0x19c2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_POR                                         0x00000000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                    0xffffffff
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ATTR                                               0x3
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_BMSK                     0x1000
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_SHFT                        0xc
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_SMMU_CFG_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_BMSK                     0x800
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_SHFT                       0xb
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_DISABLE_FVAL               0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_PCNOC_TBU_CLK_SLEEP_ENA_ENABLE_FVAL                0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_BMSK                0x100
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_SHFT                  0x8
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_DISABLE_FVAL          0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_Q6_AXI_CLK_SLEEP_ENA_ENABLE_FVAL           0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_BMSK                0x80
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_SHFT                 0x7
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL         0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_GSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL          0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_BMSK                    0x40
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_SHFT                     0x6
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_DISABLE_FVAL             0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_MSS_TBU_AXI_CLK_SLEEP_ENA_ENABLE_FVAL              0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_BMSK                        0x2
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_SHFT                        0x1
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_DISABLE_FVAL                0x0
#define HWIO_GCC_APCS_HYP_SMMU_CLOCK_SLEEP_ENA_VOTE_APSS_TCU_CLK_SLEEP_ENA_ENABLE_FVAL                 0x1

#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK                                                             0xf
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_POR                                                       0x00000000
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ATTR                                                             0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_BMSK                                                       0x8
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_SHFT                                                       0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                               0x0
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                                0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                    0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                    0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                            0x0
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                             0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                               0x0
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                                0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_SHFT                                                       0x0
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                               0x0
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                                0x1

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PHYS                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0x1bf7ff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_POR                                               0x00000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                          0xffffffff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ATTR                                                     0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                           0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x14
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                   0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                          0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                             0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                            0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                               0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                 0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                    0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                               0x200
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x9
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                    0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x80
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                0x7
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                 0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                   0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                    0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                                0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                                 0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                              0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                              0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                      0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                      0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                  0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                  0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                  0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                  0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                           0x1

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001b008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK                                                 0x1bf7ff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_POR                                                0x00000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_POR_RMSK                                           0xffffffff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ATTR                                                      0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                      0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x14
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_CFG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_BMSK                           0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_SHFT                              0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_QDSS_DAP_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                           0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                              0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_BMSK                     0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_SHFT                        0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PCNOC_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_BMSK                       0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_SHFT                          0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                  0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                   0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_BMSK                            0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_SHFT                               0xe
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_BMSK                            0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_SHFT                               0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_APSS_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                             0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                      0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                       0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                          0x200
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                            0x9
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                             0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                               0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                          0x80
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                           0x7
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                   0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                           0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                            0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                    0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                     0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                              0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                               0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_BMSK                         0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_SHFT                         0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                 0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_PCNOC_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                  0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_BMSK                                 0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_SHFT                                 0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_CLK_SLEEP_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_BMSK                             0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_SHFT                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AXI_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_BMSK                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_SHFT                             0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_DISABLE_FVAL                     0x0
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CRYPTO_AHB_CLK_SLEEP_ENA_ENABLE_FVAL                      0x1

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                              0xf
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_POR                                                        0x00000000
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ATTR                                                              0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_BMSK                                                        0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_SHFT                                                        0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_BMSK                                                     0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_SHFT                                                     0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_DISABLE_FVAL                                             0x0
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_BIMC_PLL_ENABLE_FVAL                                              0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_DISABLE_FVAL                                                0x0
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0x1bf7ff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_POR                                                0x00000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_POR_RMSK                                           0xffffffff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ATTR                                                      0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_BMSK                            0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_SHFT                                0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_CFG_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_BMSK                                 0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_SHFT                                    0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_QDSS_DAP_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PCNOC_APSS_AHB_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_BMSK                             0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_SHFT                                0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_DISABLE_FVAL                        0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_APSS_AXI_CLK_ENA_ENABLE_FVAL                         0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AHB_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_APSS_AXI_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_DISABLE_FVAL                              0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_ENABLE_FVAL                               0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_DISABLE_FVAL                            0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_ENABLE_FVAL                             0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_DISABLE_FVAL                         0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_ENABLE_FVAL                          0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_DISABLE_FVAL                          0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_ENABLE_FVAL                           0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                    0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                     0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_DISABLE_FVAL                             0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_ENABLE_FVAL                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_DISABLE_FVAL                                 0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_ENABLE_FVAL                                  0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_BMSK                               0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_SHFT                               0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_DISABLE_FVAL                       0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_PCNOC_AHB_CLK_ENA_ENABLE_FVAL                        0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_BMSK                                       0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_SHFT                                       0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_DISABLE_FVAL                               0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_CLK_ENA_ENABLE_FVAL                                0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_BMSK                                   0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_SHFT                                   0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AXI_CLK_ENA_ENABLE_FVAL                            0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_SHFT                                   0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_DISABLE_FVAL                           0x0
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CRYPTO_AHB_CLK_ENA_ENABLE_FVAL                            0x1

#define HWIO_GCC_MSS_RESTART_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e000)
#define HWIO_GCC_MSS_RESTART_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0003e000)
#define HWIO_GCC_MSS_RESTART_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e000)
#define HWIO_GCC_MSS_RESTART_RMSK                                                                      0x1
#define HWIO_GCC_MSS_RESTART_POR                                                                0x00000000
#define HWIO_GCC_MSS_RESTART_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_MSS_RESTART_ATTR                                                                      0x3
#define HWIO_GCC_MSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, HWIO_GCC_MSS_RESTART_RMSK)
#define HWIO_GCC_MSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, m)
#define HWIO_GCC_MSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_MSS_RESTART_ADDR,v)
#define HWIO_GCC_MSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_RESTART_ADDR,m,v,HWIO_GCC_MSS_RESTART_IN)
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_BMSK                                                          0x1
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_SHFT                                                          0x0
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_ENABLE_FVAL                                                   0x1

#define HWIO_GCC_RESET_DEBUG_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014000)
#define HWIO_GCC_RESET_DEBUG_RMSK                                                                 0xffffff
#define HWIO_GCC_RESET_DEBUG_POR                                                                0x00600000
#define HWIO_GCC_RESET_DEBUG_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_RESET_DEBUG_ATTR                                                                      0x3
#define HWIO_GCC_RESET_DEBUG_IN          \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, HWIO_GCC_RESET_DEBUG_RMSK)
#define HWIO_GCC_RESET_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ADDR, m)
#define HWIO_GCC_RESET_DEBUG_OUT(v)      \
        out_dword(HWIO_GCC_RESET_DEBUG_ADDR,v)
#define HWIO_GCC_RESET_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_DEBUG_ADDR,m,v,HWIO_GCC_RESET_DEBUG_IN)
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_BMSK                                                   0x800000
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_SHFT                                                       0x17
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_DISABLE_FVAL                                                0x0
#define HWIO_GCC_RESET_DEBUG_MSFT_DBG_RQST_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_BMSK                                                     0x400000
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_SHFT                                                         0x16
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_RESET_DEBUG_BLOCK_RESIN_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_BMSK                                         0x200000
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_SHFT                                             0x15
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_DISABLE_FVAL                                      0x0
#define HWIO_GCC_RESET_DEBUG_RESET_ACCESS_FIRST_PASS_ENABLE_FVAL                                       0x1
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_BMSK                                          0x100000
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_SHFT                                              0x14
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_DISABLE_FVAL                                       0x0
#define HWIO_GCC_RESET_DEBUG_RESET_DEBUG_FIRST_PASS_ENABLE_FVAL                                        0x1
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_BMSK                                        0x80000
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_SHFT                                           0x13
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_DISABLE_FVAL                                    0x0
#define HWIO_GCC_RESET_DEBUG_MSM_TSENSE_RESET_DEBUG_EN_ENABLE_FVAL                                     0x1
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_BMSK                                     0x40000
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_SHFT                                        0x12
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_DISABLE_FVAL                                 0x0
#define HWIO_GCC_RESET_DEBUG_PMIC_ABNORMAL_RESET_DEBUG_EN_ENABLE_FVAL                                  0x1
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_BMSK                                             0x20000
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_SHFT                                                0x11
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_DISABLE_FVAL                                         0x0
#define HWIO_GCC_RESET_DEBUG_SECURE_WDOG_DEBUG_EN_ENABLE_FVAL                                          0x1
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_BMSK                                                     0x10000
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_SHFT                                                        0x10
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_RESET_DEBUG_PROC_HALT_EN_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_BMSK                                                      0x8000
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_SHFT                                                         0xf
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_DISABLE_FVAL                                                 0x0
#define HWIO_GCC_RESET_DEBUG_SRST_V1_MODE_ENABLE_FVAL                                                  0x1
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_BMSK                                          0x7fff
#define HWIO_GCC_RESET_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_SHFT                                             0x0

#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015000)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK                                                         0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_POR                                                      0x00000000
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ATTR                                                            0x3
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_BMSK                               0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_SHFT                                  0x0

#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015004)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK                                                  0xffffffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_POR                                                   0x00000000
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_POR_RMSK                                              0xffffffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ATTR                                                         0x3
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_BMSK                                0xffff0000
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_SHFT                                      0x10
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_BMSK                         0xffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_SHFT                            0x0

#define HWIO_GCC_RESET_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00015008)
#define HWIO_GCC_RESET_STATUS_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00015008)
#define HWIO_GCC_RESET_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00015008)
#define HWIO_GCC_RESET_STATUS_RMSK                                                                    0x3f
#define HWIO_GCC_RESET_STATUS_POR                                                               0x00000000
#define HWIO_GCC_RESET_STATUS_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_RESET_STATUS_ATTR                                                                     0x3
#define HWIO_GCC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, HWIO_GCC_RESET_STATUS_RMSK)
#define HWIO_GCC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, m)
#define HWIO_GCC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_STATUS_ADDR,v)
#define HWIO_GCC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_STATUS_ADDR,m,v,HWIO_GCC_RESET_STATUS_IN)
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_BMSK                                          0x20
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_STATUS_SHFT                                           0x5
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_BMSK                                         0x10
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_STATUS_SHFT                                          0x4
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_BMSK                                                 0x8
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_SHFT                                                 0x3
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_BMSK                                                         0x4
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_SHFT                                                         0x2
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_BMSK                                                  0x3
#define HWIO_GCC_RESET_STATUS_DEBUG_RESET_STATUS_SHFT                                                  0x0

#define HWIO_GCC_SW_SRST_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001500c)
#define HWIO_GCC_SW_SRST_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001500c)
#define HWIO_GCC_SW_SRST_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001500c)
#define HWIO_GCC_SW_SRST_RMSK                                                                          0x1
#define HWIO_GCC_SW_SRST_POR                                                                    0x00000000
#define HWIO_GCC_SW_SRST_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_SW_SRST_ATTR                                                                          0x3
#define HWIO_GCC_SW_SRST_IN          \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, HWIO_GCC_SW_SRST_RMSK)
#define HWIO_GCC_SW_SRST_INM(m)      \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, m)
#define HWIO_GCC_SW_SRST_OUT(v)      \
        out_dword(HWIO_GCC_SW_SRST_ADDR,v)
#define HWIO_GCC_SW_SRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SW_SRST_ADDR,m,v,HWIO_GCC_SW_SRST_IN)
#define HWIO_GCC_SW_SRST_SW_SRST_BMSK                                                                  0x1
#define HWIO_GCC_SW_SRST_SW_SRST_SHFT                                                                  0x0
#define HWIO_GCC_SW_SRST_SW_SRST_DISABLE_FVAL                                                          0x0
#define HWIO_GCC_SW_SRST_SW_SRST_ENABLE_FVAL                                                           0x1

#define HWIO_GCC_PROC_HALT_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001301c)
#define HWIO_GCC_PROC_HALT_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001301c)
#define HWIO_GCC_PROC_HALT_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001301c)
#define HWIO_GCC_PROC_HALT_RMSK                                                                        0x1
#define HWIO_GCC_PROC_HALT_POR                                                                  0x00000000
#define HWIO_GCC_PROC_HALT_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_PROC_HALT_ATTR                                                                        0x3
#define HWIO_GCC_PROC_HALT_IN          \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, HWIO_GCC_PROC_HALT_RMSK)
#define HWIO_GCC_PROC_HALT_INM(m)      \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, m)
#define HWIO_GCC_PROC_HALT_OUT(v)      \
        out_dword(HWIO_GCC_PROC_HALT_ADDR,v)
#define HWIO_GCC_PROC_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PROC_HALT_ADDR,m,v,HWIO_GCC_PROC_HALT_IN)
#define HWIO_GCC_PROC_HALT_PROC_HALT_BMSK                                                              0x1
#define HWIO_GCC_PROC_HALT_PROC_HALT_SHFT                                                              0x0
#define HWIO_GCC_PROC_HALT_PROC_HALT_NOT_HALT_FVAL                                                     0x0
#define HWIO_GCC_PROC_HALT_PROC_HALT_HALT_FVAL                                                         0x1

#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PHYS                                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK                                                         0xffc1f1ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POR                                                          0x00000007
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POR_RMSK                                                     0xffffffff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ATTR                                                                0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_BMSK                                          0xe0000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_SHFT                                                0x1d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_GPLL0_RESETN_TEST_FVAL                               0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_BIMC_PLL_RESETN_TEST_FVAL                            0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_GPLL2_RESETN_TEST_FVAL                               0x2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_MSS_PLL2_RESETN_TEST_FVAL                            0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RESETN_MUX_SEL_APCS_GCC_PLL_RESETN_TEST_FVAL                        0x4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_BMSK                                        0x1c000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_SHFT                                              0x1a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_GPLL0_BYPASSNL_TEST_FVAL                           0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_BIMC_PLL_BYPASSNL_TEST_FVAL                        0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_GPLL2_BYPASSNL_TEST_FVAL                           0x2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_MSS_PLL2_BYPASSNL_TEST_FVAL                        0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_BYPASSNL_MUX_SEL_APCS_GCC_PLL_BYPASSNL_TEST_FVAL                    0x4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_BMSK                                        0x3800000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_SHFT                                             0x17
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_GPLL0_STATUS_FVAL                                 0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_GPLL1_STATUS_FVAL                                 0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_GPLL2_STATUS_FVAL                                 0x2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_SEL_BIMC_PLL_STATUS_FVAL                              0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_BMSK                                          0x400000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_SHFT                                              0x16
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_BUS_DISABLE_FVAL                                   0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_GCC_DEBUG_BUS_EN_BUS_ENABLE_FVAL                                    0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_BMSK                                                 0x10000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_SHFT                                                    0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_DISABLE_FVAL                                             0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_ENABLE_FVAL                                              0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_BMSK                                                    0xf000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_SHFT                                                       0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV1_FVAL                                                  0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV2_FVAL                                                  0x1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV3_FVAL                                                  0x2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV4_FVAL                                                  0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV5_FVAL                                                  0x4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV6_FVAL                                                  0x5
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV7_FVAL                                                  0x6
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV8_FVAL                                                  0x7
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV9_FVAL                                                  0x8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV10_FVAL                                                 0x9
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV11_FVAL                                                 0xa
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV12_FVAL                                                 0xb
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV13_FVAL                                                 0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV14_FVAL                                                 0xd
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV15_FVAL                                                 0xe
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_DIV16_FVAL                                                 0xf
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                      0x1ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                        0x0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SYS_NOC_QDSS_STM_AXI_CLK_FVAL                           0x2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SYS_NOC_APSS_AHB_CLK_FVAL                               0x3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_AHB_CLK_FVAL                                      0x8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_RPM_AHB_CLK_FVAL                                  0xa
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_TIC_CLK_FVAL                                      0xb
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_AT_CLK_FVAL                                       0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_QDSS_STM_AXI_CLK_FVAL                             0xd
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_APSS_AHB_CLK_FVAL                                 0xe
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_GP1_CLK_FVAL                                           0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_GP2_CLK_FVAL                                           0x11
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_GP3_CLK_FVAL                                           0x12
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_NOC_CONF_XPU_AHB_CLK_FVAL                              0x18
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_IMEM_AXI_CLK_FVAL                                      0x20
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_IMEM_CFG_AHB_CLK_FVAL                                  0x21
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_GFX_CLK_FVAL                                      0x2d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSS_CFG_AHB_CLK_FVAL                                   0x30
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSS_Q6_BIMC_AXI_CLK_FVAL                               0x31
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_MSS_GCC_DBG_CLK_FVAL                                       0x32
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_CFG_XPU_CLK_FVAL                                   0x38
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_DAP_AHB_CLK_FVAL                                  0x40
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_CFG_AHB_CLK_FVAL                                  0x41
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_AT_CLK_FVAL                                       0x42
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_ETR_USB_CLK_FVAL                                  0x43
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_STM_CLK_FVAL                                      0x44
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TRACECLKIN_CLK_FVAL                               0x45
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TSCTR_DIV2_CLK_FVAL                               0x46
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TSCTR_DIV3_CLK_FVAL                               0x48
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_DAP_CLK_FVAL                                      0x49
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TSCTR_DIV4_CLK_FVAL                               0x4a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TSCTR_DIV8_CLK_FVAL                               0x4b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QDSS_TSCTR_DIV16_CLK_FVAL                              0x4c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_APSS_TCU_CLK_FVAL                                      0x50
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSS_TBU_AXI_CLK_FVAL                                   0x55
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSS_TBU_GSS_AXI_CLK_FVAL                               0x56
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSS_TBU_Q6_AXI_CLK_FVAL                                0x57
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SMMU_XPU_CLK_FVAL                                      0x59
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SMMU_CFG_CLK_FVAL                                      0x5b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_TBU_CLK_FVAL                                     0x5d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SMMU_CATS_CLK_FVAL                                     0x5f
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HS_SYSTEM_CLK_FVAL                                 0x60
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HS_AHB_CLK_FVAL                                    0x61
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HS_INACTIVITY_TIMERS_CLK_FVAL                      0x62
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB2A_PHY_SLEEP_CLK_FVAL                               0x63
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HS_PHY_CFG_AHB_CLK_FVAL                            0x64
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SDCC1_APPS_CLK_FVAL                                    0x68
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SDCC1_AHB_CLK_FVAL                                     0x69
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SDCC2_APPS_CLK_FVAL                                    0x70
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SDCC2_AHB_CLK_FVAL                                     0x71
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QPIC_CLK_FVAL                                          0x78
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QPIC_AHB_CLK_FVAL                                      0x79
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_QPIC_SYSTEM_CLK_FVAL                                   0x7a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_NOC_MPU_AHB_CLK_FVAL                              0x80
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_AHB_CLK_FVAL                                     0x88
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_SLEEP_CLK_FVAL                                   0x89
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP1_SPI_APPS_CLK_FVAL                           0x8a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP1_I2C_APPS_CLK_FVAL                           0x8b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART1_APPS_CLK_FVAL                              0x8c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART1_SIM_CLK_FVAL                               0x8d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP2_SPI_APPS_CLK_FVAL                           0x8e
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP2_I2C_APPS_CLK_FVAL                           0x90
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART2_APPS_CLK_FVAL                              0x91
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART2_SIM_CLK_FVAL                               0x92
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP3_SPI_APPS_CLK_FVAL                           0x93
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP3_I2C_APPS_CLK_FVAL                           0x94
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART3_APPS_CLK_FVAL                              0x95
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART3_SIM_CLK_FVAL                               0x96
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP4_SPI_APPS_CLK_FVAL                           0x98
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP4_I2C_APPS_CLK_FVAL                           0x99
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART4_APPS_CLK_FVAL                              0x9a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART4_SIM_CLK_FVAL                               0x9b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP5_SPI_APPS_CLK_FVAL                           0x9c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP5_I2C_APPS_CLK_FVAL                           0x9d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART5_APPS_CLK_FVAL                              0x9e
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART5_SIM_CLK_FVAL                               0xa0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP6_SPI_APPS_CLK_FVAL                           0xa1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_QUP6_I2C_APPS_CLK_FVAL                           0xa2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART6_APPS_CLK_FVAL                              0xa3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BLSP1_UART6_SIM_CLK_FVAL                               0xa4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PRNG_XPU_CFG_AHB_CLK_FVAL                              0xc8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_MPU_CFG_AHB_CLK_FVAL                             0xc9
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PDM_AHB_CLK_FVAL                                       0xd0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PDM_XO4_CLK_FVAL                                       0xd1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PDM2_CLK_FVAL                                          0xd2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PRNG_AHB_CLK_FVAL                                      0xd8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_APSS_TCU_ASYNC_CLK_FVAL                                0xe9
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CLK_FVAL                      0xea
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_TER_PCM_DATA_OE_CLK_FVAL                      0xeb
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_EXT_MCLK2_CLK_FVAL                            0xec
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_PCM_DATA_OE_CLK_FVAL                          0xed
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CLK_FVAL               0xee
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BIMC_FSM_AHB_CLK_FVAL                                      0xef
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_TCSR_AHB_CLK_FVAL                                      0xf0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BOOT_ROM_AHB_CLK_FVAL                                  0xf8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MSG_RAM_AHB_CLK_FVAL                                  0x100
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_TLMM_AHB_CLK_FVAL                                     0x108
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_TLMM_CLK_FVAL                                         0x109
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_MPM_AHB_CLK_FVAL                                      0x110
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_PROC_FCLK_FVAL                                    0x118
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_PROC_HCLK_FVAL                                    0x119
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_BUS_AHB_CLK_FVAL                                  0x11a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_SLEEP_CLK_FVAL                                    0x11b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RPM_TIMER_CLK_FVAL                                    0x11c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SEC_CTRL_ACC_CLK_FVAL                                 0x120
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SEC_CTRL_AHB_CLK_FVAL                                 0x121
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SEC_CTRL_CLK_FVAL                                     0x122
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SEC_CTRL_SENSE_CLK_FVAL                               0x123
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SEC_CTRL_BOOT_ROM_PATCH_CLK_FVAL                      0x124
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPMI_SER_CLK_FVAL                                     0x128
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPMI_PCNOC_AHB_CLK_FVAL                               0x129
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPMI_AHB_CLK_FVAL                                     0x12a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_CFG_AHB_CLK_FVAL                                 0x130
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_MSTR_AHB_CLK_FVAL                                0x131
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_FF_CLK_FVAL                                      0x132
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_BIMC_CY_CLK_FVAL                                 0x133
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_SNOC_CY_CLK_FVAL                                 0x134
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_PCNOC_CY_CLK_FVAL                                0x135
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_SPDM_RPM_CY_CLK_FVAL                                  0x136
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_CRYPTO_CLK_FVAL                                       0x138
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_CRYPTO_AXI_CLK_FVAL                                   0x139
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_CRYPTO_AHB_CLK_FVAL                                   0x13a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_AHB_CLK_FVAL                                          0x148
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_XO_CLK_FVAL                                           0x149
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_XO_DIV4_CLK_FVAL                                      0x14a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_IM_SLEEP_CLK_FVAL                                     0x14b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_XO_CLK_FVAL                                      0x150
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_CFG_AHB_CLK_FVAL                                 0x151
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_SLEEP_CLK_FVAL                                   0x152
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_PCNOC_AXI_CLK_FVAL                               0x153
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_CLK_FVAL                                         0x154
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_APSS_AXI_CLK_FVAL                                0x155
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_AT_CLK_FVAL                                      0x156
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_DDR_DIM_CFG_CLK_FVAL                                  0x158
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_TCU_CLK_FVAL                                     0x159
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_DDR_CFG_CLK_FVAL                                0x15a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_DDR_DIM_SLEEP_CLK_FVAL                                0x15b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_MCDMA_AXI_CLK_FVAL                               0x15c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_BIMC_NAV_AXI_CLK_FVAL                                 0x15d
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_PCNOC_MPORT_CLK_FVAL                         0x162
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_PCNOC_SWAY_CLK_FVAL                          0x163
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_APSS_AHB_CLK_FVAL                                     0x168
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_APSS_AXI_CLK_FVAL                                     0x169
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_APSS_GCC_DBG_CLK_FVAL                                     0x16a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT0_AHB_CLK_FVAL                       0x178
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT1_AHB_CLK_FVAL                       0x179
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT2_AHB_CLK_FVAL                       0x17a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT3_AHB_CLK_FVAL                       0x17b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT4_AHB_CLK_FVAL                       0x17c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT5_AHB_CLK_FVAL                       0x180
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT6_AHB_CLK_FVAL                       0x181
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT7_AHB_CLK_FVAL                       0x182
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT8_AHB_CLK_FVAL                       0x183
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_PCNOC_BUS_TIMEOUT9_AHB_CLK_FVAL                       0x184
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_DEHR_CLK_FVAL                                         0x188
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RBCPR_CLK_FVAL                                        0x190
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_RBCPR_AHB_CLK_FVAL                                    0x191
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HSIC_AHB_CLK_FVAL                                 0x198
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HSIC_SYSTEM_CLK_FVAL                              0x199
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HSIC_CLK_FVAL                                     0x19a
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HSIC_IO_CAL_CLK_FVAL                              0x19b
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_USB_HSIC_IO_CAL_SLEEP_CLK_FVAL                        0x19c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_USB2_PHY_GCC_ATEST_ULPI_0_CLK_FVAL                        0x1a0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_USB2_PHY_GCC_ATEST_ULPI_1_CLK_FVAL                        0x1a8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CLK_FVAL                  0x1b0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CLK_FVAL              0x1b1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_LPAIF_PRI_I2S_CLK_FVAL                       0x1b2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_LPAIF_SEC_I2S_CLK_FVAL                       0x1b3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_LPAIF_AUX_I2S_CLK_FVAL                       0x1b4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_AVSYNC_XO_CLK_FVAL                           0x1b5
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_ULTAUDIO_STC_XO_CLK_FVAL                              0x1b6
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_AXI_CLK_FVAL                                   0x1b8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_AHB_CLK_FVAL                                   0x1b9
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_SYS_25M_CLK_FVAL                               0x1ba
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_TX_CLK_FVAL                                    0x1bb
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_125M_CLK_FVAL                                  0x1bc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_RX_CLK_FVAL                                    0x1bd
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_EMAC_0_SYS_CLK_FVAL                                   0x1be
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL0_DTEST_FVAL                                          0x1c0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL0_LOCK_DET_FVAL                                       0x1c1
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL1_DTEST_FVAL                                          0x1c2
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL1_LOCK_DET_FVAL                                       0x1c3
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BIMC_PLL_DTEST_FVAL                                       0x1c4
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BIMC_PLL_LOCK_DET_FVAL                                    0x1c5
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL2_DTEST_FVAL                                          0x1c6
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GPLL2_LOCK_DET_FVAL                                       0x1c7
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_MPM_GCC_TEMP_SENSOR_RINGOSC_CLK_FVAL                      0x1c8
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_APSS_GCC_RINGOSC_CLK_FVAL                                 0x1d0
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_GCC_DCD_XO_CLK_FVAL                                       0x1e0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_PHYS                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                       0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_POR                                                      0x00000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_POR_RMSK                                                 0xffffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ATTR                                                            0x3
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                                0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                    0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_DISABLE_FVAL                                             0x0
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_ENABLE_FVAL                                              0x1
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                       0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                           0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                   0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_POR                                                   0x00000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_POR_RMSK                                              0xffffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ATTR                                                         0x1
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                  0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                       0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                       0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                             0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007400c)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                             0xffbfbf
#define HWIO_GCC_PLLTEST_PAD_CFG_POR                                                            0x00050600
#define HWIO_GCC_PLLTEST_PAD_CFG_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_PLLTEST_PAD_CFG_ATTR                                                                  0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_PLLTEST_DIV_BYPASS_BMSK                                          0x800000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLLTEST_DIV_BYPASS_SHFT                                              0x17
#define HWIO_GCC_PLLTEST_PAD_CFG_PLLTEST_DIV_BYPASS_BYPASS_FVAL                                        0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_PLLTEST_DIV_BYPASS_NO_BYPASS_FVAL                                     0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_BMSK                                            0x700000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_SHFT                                                0x14
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_GPLL0_LOCK_DET_FVAL                                  0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_GPLL1_LOCK_DET_FVAL                                  0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_GPLL2_LOCK_DET_FVAL                                  0x2
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_BIMC_PLL_LOCK_DET_FVAL                               0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_MSS_PLL1_LOCK_DET_FVAL                               0x4
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_MSS_PLL2_LOCK_DET_FVAL                               0x5
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_PRONTO_PLL_LOCK_DET_FVAL                             0x6
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_LOCK_DET_SEL_APSS_PLL_LOCK_DET_FVAL                               0x7
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_BMSK                                                  0xc0000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_SHFT                                                     0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_NONE_FVAL                                                 0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_PULLDOWN_FVAL                                             0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_KEEP_FVAL                                                 0x2
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_PULLUP_FVAL                                               0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_BMSK                                                  0x30000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_SHFT                                                     0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_NONE_FVAL                                                 0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_PULLDOWN_FVAL                                             0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_KEEP_FVAL                                                 0x2
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_PULLUP_FVAL                                               0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_DIVIDER_EN_BMSK                                                    0x8000
#define HWIO_GCC_PLLTEST_PAD_CFG_DIVIDER_EN_SHFT                                                       0xf
#define HWIO_GCC_PLLTEST_PAD_CFG_DIVIDER_EN_DISABLE_FVAL                                               0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_DIVIDER_EN_ENABLE_FVAL                                                0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_BMSK                                                         0x2000
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_SHFT                                                            0xd
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_DISABLE_FVAL                                                    0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_ENABLE_FVAL                                                     0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                       0x1000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                          0xc
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_DISABLE_FVAL                                                  0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_ENABLE_FVAL                                                   0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_BMSK                                                      0x800
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_SHFT                                                        0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_DISABLE_FVAL                                                0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_BMSK                                                      0x400
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_SHFT                                                        0xa
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_DISABLE_FVAL                                                0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                                     0x380
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                                       0x7
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_2MA_FVAL                                             0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_4MA_FVAL                                             0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_6MA_FVAL                                             0x2
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_8MA_FVAL                                             0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_10MA_FVAL                                            0x4
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_12MA_FVAL                                            0x5
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_14MA_FVAL                                            0x6
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_DRIVE_16MA_FVAL                                            0x7
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                         0x3f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                          0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_GCC_DEBUG_CLK_FVAL                                            0x0
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_GPLL0_LV_TEST_FVAL                                            0x1
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_GPLL1_LV_TEST_FVAL                                            0x2
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BIMC_PLL_LV_TEST_FVAL                                         0x3
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_GPLL2_LV_TEST_FVAL                                            0x4
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_EMAC_0_GMII_125M_CLK_FVAL                                     0x8
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_EMAC_0_GMII_RX_CLK_FVAL                                       0x9
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_EMAC_0_GMII_TX_CLK_FVAL                                       0xa
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_MSS_GCC_PLL1_TEST_CLK_FVAL                                    0xd
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_MSS_GCC_PLL2_TEST_CLK_FVAL                                    0xe
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_APSS_GCC_PLL_TEST_CLK_FVAL                                    0xf
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_LDO001_GCC_CLKOUT_FVAL                                       0x1e
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SDCC1_GCC_CDC_OSC_TEST_CLK_FVAL                              0x20
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SDCC1_GCC_T4_DLY_TEST_CLK_FVAL                               0x21

#define HWIO_GCC_EMAC_0_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e000)
#define HWIO_GCC_EMAC_0_AHB_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e000)
#define HWIO_GCC_EMAC_0_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e000)
#define HWIO_GCC_EMAC_0_AHB_CBCR_RMSK                                                           0xf0008001
#define HWIO_GCC_EMAC_0_AHB_CBCR_POR                                                            0x80008000
#define HWIO_GCC_EMAC_0_AHB_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_EMAC_0_AHB_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_EMAC_0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_AHB_CBCR_ADDR, HWIO_GCC_EMAC_0_AHB_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_AHB_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_AHB_CBCR_IN)
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_DISABLE_FVAL                                     0x0
#define HWIO_GCC_EMAC_0_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_ENABLE_FVAL                                      0x1
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_EMAC_0_AHB_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_EMAC_0_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e004)
#define HWIO_GCC_EMAC_0_BCR_PHYS                                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e004)
#define HWIO_GCC_EMAC_0_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e004)
#define HWIO_GCC_EMAC_0_BCR_RMSK                                                                       0x1
#define HWIO_GCC_EMAC_0_BCR_POR                                                                 0x00000000
#define HWIO_GCC_EMAC_0_BCR_POR_RMSK                                                            0xffffffff
#define HWIO_GCC_EMAC_0_BCR_ATTR                                                                       0x3
#define HWIO_GCC_EMAC_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_BCR_ADDR, HWIO_GCC_EMAC_0_BCR_RMSK)
#define HWIO_GCC_EMAC_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_BCR_ADDR, m)
#define HWIO_GCC_EMAC_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_BCR_ADDR,v)
#define HWIO_GCC_EMAC_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_BCR_ADDR,m,v,HWIO_GCC_EMAC_0_BCR_IN)
#define HWIO_GCC_EMAC_0_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_EMAC_0_BCR_BLK_ARES_SHFT                                                              0x0
#define HWIO_GCC_EMAC_0_BCR_BLK_ARES_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_EMAC_0_BCR_BLK_ARES_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_EMAC_0_AXI_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e008)
#define HWIO_GCC_EMAC_0_AXI_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e008)
#define HWIO_GCC_EMAC_0_AXI_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e008)
#define HWIO_GCC_EMAC_0_AXI_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_EMAC_0_AXI_CBCR_POR                                                            0x80000000
#define HWIO_GCC_EMAC_0_AXI_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_EMAC_0_AXI_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_EMAC_0_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_AXI_CBCR_ADDR, HWIO_GCC_EMAC_0_AXI_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_AXI_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_AXI_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_AXI_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_AXI_CBCR_IN)
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_EMAC_0_AXI_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_EMAC_0_TX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e00c)
#define HWIO_GCC_EMAC_0_TX_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e00c)
#define HWIO_GCC_EMAC_0_TX_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e00c)
#define HWIO_GCC_EMAC_0_TX_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_EMAC_0_TX_CBCR_POR                                                             0x80000000
#define HWIO_GCC_EMAC_0_TX_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_EMAC_0_TX_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_EMAC_0_TX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CBCR_ADDR, HWIO_GCC_EMAC_0_TX_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_TX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_TX_CBCR_IN)
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_EMAC_0_TX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_EMAC_0_125M_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e010)
#define HWIO_GCC_EMAC_0_125M_CBCR_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e010)
#define HWIO_GCC_EMAC_0_125M_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e010)
#define HWIO_GCC_EMAC_0_125M_CBCR_RMSK                                                          0x80007ff1
#define HWIO_GCC_EMAC_0_125M_CBCR_POR                                                           0x80004ff0
#define HWIO_GCC_EMAC_0_125M_CBCR_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_EMAC_0_125M_CBCR_ATTR                                                                 0x3
#define HWIO_GCC_EMAC_0_125M_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CBCR_ADDR, HWIO_GCC_EMAC_0_125M_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_125M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_125M_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_125M_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_125M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_125M_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_125M_CBCR_IN)
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                  0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                              0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                               0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK0_FVAL                                                   0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK1_FVAL                                                   0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK2_FVAL                                                   0x2
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK3_FVAL                                                   0x3
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK4_FVAL                                                   0x4
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK5_FVAL                                                   0x5
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK6_FVAL                                                   0x6
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK7_FVAL                                                   0x7
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK8_FVAL                                                   0x8
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK9_FVAL                                                   0x9
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK10_FVAL                                                  0xa
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK11_FVAL                                                  0xb
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK12_FVAL                                                  0xc
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK13_FVAL                                                  0xd
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK14_FVAL                                                  0xe
#define HWIO_GCC_EMAC_0_125M_CBCR_WAKEUP_CLOCK15_FVAL                                                  0xf
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_EMAC_0_125M_CBCR_SLEEP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_ENABLE_SHFT                                                      0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_ENABLE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_EMAC_0_125M_CBCR_CLK_ENABLE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e014)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e014)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e014)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_POR                                                         0x80000000
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ATTR                                                               0x3
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CMD_RCGR_ADDR, HWIO_GCC_EMAC_0_TX_CMD_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_CMD_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_TX_CMD_RCGR_IN)
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_M_BMSK                                                      0x40
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_M_SHFT                                                       0x6
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_N_BMSK                                                      0x20
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_N_SHFT                                                       0x5
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                               0x0
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                0x1
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_UPDATE_SHFT                                                        0x0
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_UPDATE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_EMAC_0_TX_CMD_RCGR_UPDATE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e018)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e018)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e018)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_POR                                                         0x00000000
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_ATTR                                                               0x3
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CFG_RCGR_ADDR, HWIO_GCC_EMAC_0_TX_CFG_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_CFG_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_TX_CFG_RCGR_IN)
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                              0x0
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                0x1
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_SWALLOW_FVAL                                                  0x2
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_MODE_BYPASS_FVAL                                                   0x3
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                  0x0
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                  0x1
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                  0x2
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                  0x3
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                  0x4
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                  0x5
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                  0x6
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                  0x7
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_SHFT                                                       0x0
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                0x0
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                  0x1
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                0x2
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                  0x3
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                0x4
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                  0x5
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                0x6
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                  0x7
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                0x8
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                  0x9
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                0xa
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                  0xb
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                0xc
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                  0xd
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                0xe
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                  0xf
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                               0x10
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                 0x11
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                               0x12
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                0x13
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                              0x14
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                0x15
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                              0x16
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                0x17
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                              0x18
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                0x19
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                              0x1a
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                0x1b
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                              0x1c
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                0x1d
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                              0x1e
#define HWIO_GCC_EMAC_0_TX_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                0x1f

#define HWIO_GCC_EMAC_0_TX_M_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e01c)
#define HWIO_GCC_EMAC_0_TX_M_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e01c)
#define HWIO_GCC_EMAC_0_TX_M_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e01c)
#define HWIO_GCC_EMAC_0_TX_M_RMSK                                                                   0xffff
#define HWIO_GCC_EMAC_0_TX_M_POR                                                                0x00000000
#define HWIO_GCC_EMAC_0_TX_M_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_EMAC_0_TX_M_ATTR                                                                      0x3
#define HWIO_GCC_EMAC_0_TX_M_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_M_ADDR, HWIO_GCC_EMAC_0_TX_M_RMSK)
#define HWIO_GCC_EMAC_0_TX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_M_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_M_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_M_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_M_ADDR,m,v,HWIO_GCC_EMAC_0_TX_M_IN)
#define HWIO_GCC_EMAC_0_TX_M_M_BMSK                                                                 0xffff
#define HWIO_GCC_EMAC_0_TX_M_M_SHFT                                                                    0x0

#define HWIO_GCC_EMAC_0_TX_N_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e020)
#define HWIO_GCC_EMAC_0_TX_N_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e020)
#define HWIO_GCC_EMAC_0_TX_N_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e020)
#define HWIO_GCC_EMAC_0_TX_N_RMSK                                                                   0xffff
#define HWIO_GCC_EMAC_0_TX_N_POR                                                                0x00000000
#define HWIO_GCC_EMAC_0_TX_N_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_EMAC_0_TX_N_ATTR                                                                      0x3
#define HWIO_GCC_EMAC_0_TX_N_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_N_ADDR, HWIO_GCC_EMAC_0_TX_N_RMSK)
#define HWIO_GCC_EMAC_0_TX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_N_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_N_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_N_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_N_ADDR,m,v,HWIO_GCC_EMAC_0_TX_N_IN)
#define HWIO_GCC_EMAC_0_TX_N_NOT_N_MINUS_M_BMSK                                                     0xffff
#define HWIO_GCC_EMAC_0_TX_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_GCC_EMAC_0_TX_D_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e024)
#define HWIO_GCC_EMAC_0_TX_D_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e024)
#define HWIO_GCC_EMAC_0_TX_D_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e024)
#define HWIO_GCC_EMAC_0_TX_D_RMSK                                                                   0xffff
#define HWIO_GCC_EMAC_0_TX_D_POR                                                                0x00000000
#define HWIO_GCC_EMAC_0_TX_D_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_EMAC_0_TX_D_ATTR                                                                      0x3
#define HWIO_GCC_EMAC_0_TX_D_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_D_ADDR, HWIO_GCC_EMAC_0_TX_D_RMSK)
#define HWIO_GCC_EMAC_0_TX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_TX_D_ADDR, m)
#define HWIO_GCC_EMAC_0_TX_D_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_TX_D_ADDR,v)
#define HWIO_GCC_EMAC_0_TX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_TX_D_ADDR,m,v,HWIO_GCC_EMAC_0_TX_D_IN)
#define HWIO_GCC_EMAC_0_TX_D_NOT_2D_BMSK                                                            0xffff
#define HWIO_GCC_EMAC_0_TX_D_NOT_2D_SHFT                                                               0x0

#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e028)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e028)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e028)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_POR                                                       0x80000000
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ATTR                                                             0x3
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CMD_RCGR_ADDR, HWIO_GCC_EMAC_0_125M_CMD_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CMD_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_125M_CMD_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_125M_CMD_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_125M_CMD_RCGR_IN)
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                             0x0
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                              0x1
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_UPDATE_SHFT                                                      0x0
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_UPDATE_DISABLE_FVAL                                              0x0
#define HWIO_GCC_EMAC_0_125M_CMD_RCGR_UPDATE_ENABLE_FVAL                                               0x1

#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e02c)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e02c)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e02c)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_POR                                                       0x00000000
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_ATTR                                                             0x3
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CFG_RCGR_ADDR, HWIO_GCC_EMAC_0_125M_CFG_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_125M_CFG_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_125M_CFG_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_125M_CFG_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_125M_CFG_RCGR_IN)
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                0x0
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                0x1
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                0x2
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                0x3
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                0x4
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                0x5
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                0x6
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                0x7
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_SHFT                                                     0x0
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                              0x0
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                0x1
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                              0x2
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                0x3
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                              0x4
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                0x5
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                              0x6
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                0x7
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                              0x8
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                0x9
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                              0xa
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                0xb
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                              0xc
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                0xd
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                              0xe
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                0xf
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                             0x10
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV9_FVAL                                               0x11
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                             0x12
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV10_FVAL                                              0x13
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                            0x14
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV11_FVAL                                              0x15
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                            0x16
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV12_FVAL                                              0x17
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                            0x18
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV13_FVAL                                              0x19
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                            0x1a
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV14_FVAL                                              0x1b
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                            0x1c
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV15_FVAL                                              0x1d
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                            0x1e
#define HWIO_GCC_EMAC_0_125M_CFG_RCGR_SRC_DIV_DIV16_FVAL                                              0x1f

#define HWIO_GCC_EMAC_0_RX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e030)
#define HWIO_GCC_EMAC_0_RX_CBCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e030)
#define HWIO_GCC_EMAC_0_RX_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e030)
#define HWIO_GCC_EMAC_0_RX_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_EMAC_0_RX_CBCR_POR                                                             0x80000000
#define HWIO_GCC_EMAC_0_RX_CBCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_EMAC_0_RX_CBCR_ATTR                                                                   0x3
#define HWIO_GCC_EMAC_0_RX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_RX_CBCR_ADDR, HWIO_GCC_EMAC_0_RX_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_RX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_RX_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_RX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_RX_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_RX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_RX_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_RX_CBCR_IN)
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_ENABLE_SHFT                                                        0x0
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_EMAC_0_RX_CBCR_CLK_ENABLE_ENABLE_FVAL                                                 0x1

#define HWIO_GCC_EMAC_0_SYS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e034)
#define HWIO_GCC_EMAC_0_SYS_CBCR_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e034)
#define HWIO_GCC_EMAC_0_SYS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e034)
#define HWIO_GCC_EMAC_0_SYS_CBCR_RMSK                                                           0x80007ff1
#define HWIO_GCC_EMAC_0_SYS_CBCR_POR                                                            0x80004ff0
#define HWIO_GCC_EMAC_0_SYS_CBCR_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_EMAC_0_SYS_CBCR_ATTR                                                                  0x3
#define HWIO_GCC_EMAC_0_SYS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_CBCR_ADDR, HWIO_GCC_EMAC_0_SYS_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_SYS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_SYS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_SYS_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_SYS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_SYS_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_SYS_CBCR_IN)
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_DISABLE_FVAL                                  0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_CORE_ON_FORCE_ENABLE_FVAL                                   0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_DISABLE_FVAL                                0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_ON_FORCE_ENABLE_FVAL                                 0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_DISABLE_FVAL                               0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_FORCE_MEM_PERIPH_OFF_FORCE_ENABLE_FVAL                                0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK0_FVAL                                                    0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK1_FVAL                                                    0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK2_FVAL                                                    0x2
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK3_FVAL                                                    0x3
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK4_FVAL                                                    0x4
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK5_FVAL                                                    0x5
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK6_FVAL                                                    0x6
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK7_FVAL                                                    0x7
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK8_FVAL                                                    0x8
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK9_FVAL                                                    0x9
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK10_FVAL                                                   0xa
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK11_FVAL                                                   0xb
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK12_FVAL                                                   0xc
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK13_FVAL                                                   0xd
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK14_FVAL                                                   0xe
#define HWIO_GCC_EMAC_0_SYS_CBCR_WAKEUP_CLOCK15_FVAL                                                   0xf
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK0_FVAL                                                     0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK1_FVAL                                                     0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK2_FVAL                                                     0x2
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK3_FVAL                                                     0x3
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK4_FVAL                                                     0x4
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK5_FVAL                                                     0x5
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK6_FVAL                                                     0x6
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK7_FVAL                                                     0x7
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK8_FVAL                                                     0x8
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK9_FVAL                                                     0x9
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK10_FVAL                                                    0xa
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK11_FVAL                                                    0xb
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK12_FVAL                                                    0xc
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK13_FVAL                                                    0xd
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK14_FVAL                                                    0xe
#define HWIO_GCC_EMAC_0_SYS_CBCR_SLEEP_CLOCK15_FVAL                                                    0xf
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_ENABLE_SHFT                                                       0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_ENABLE_DISABLE_FVAL                                               0x0
#define HWIO_GCC_EMAC_0_SYS_CBCR_CLK_ENABLE_ENABLE_FVAL                                                0x1

#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e038)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e038)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e038)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_POR                                                        0x80000000
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_ATTR                                                              0x3
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CBCR_ADDR, HWIO_GCC_EMAC_0_SYS_25M_CBCR_RMSK)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CBCR_ADDR, m)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_SYS_25M_CBCR_ADDR,v)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_SYS_25M_CBCR_ADDR,m,v,HWIO_GCC_EMAC_0_SYS_25M_CBCR_IN)
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_ENABLE_SHFT                                                   0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_ENABLE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CBCR_CLK_ENABLE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e03c)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e03c)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e03c)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_POR                                                    0x80000000
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ATTR                                                          0x3
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ADDR, HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_IN)
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                          0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                           0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_UPDATE_SHFT                                                   0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_UPDATE_DISABLE_FVAL                                           0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CMD_RCGR_UPDATE_ENABLE_FVAL                                            0x1

#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e040)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0004e040)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e040)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_POR                                                    0x00000000
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ATTR                                                          0x3
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ADDR, HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_RMSK)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ADDR, m)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ADDR,v)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_ADDR,m,v,HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_IN)
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC0_FVAL                                             0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC1_FVAL                                             0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC2_FVAL                                             0x2
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC3_FVAL                                             0x3
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC4_FVAL                                             0x4
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC5_FVAL                                             0x5
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC6_FVAL                                             0x6
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_SEL_SRC7_FVAL                                             0x7
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_SHFT                                                  0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                           0x0
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV1_FVAL                                             0x1
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                           0x2
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV2_FVAL                                             0x3
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                           0x4
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV3_FVAL                                             0x5
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                           0x6
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV4_FVAL                                             0x7
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                           0x8
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV5_FVAL                                             0x9
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                           0xa
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV6_FVAL                                             0xb
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                           0xc
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV7_FVAL                                             0xd
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                           0xe
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV8_FVAL                                             0xf
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                          0x10
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV9_FVAL                                            0x11
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                          0x12
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV10_FVAL                                           0x13
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                         0x14
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV11_FVAL                                           0x15
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                         0x16
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV12_FVAL                                           0x17
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                         0x18
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV13_FVAL                                           0x19
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                         0x1a
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV14_FVAL                                           0x1b
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                         0x1c
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV15_FVAL                                           0x1d
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                         0x1e
#define HWIO_GCC_EMAC_0_SYS_25M_CFG_RCGR_SRC_DIV_DIV16_FVAL                                           0x1f

#define HWIO_GCC_JITTER_PROBE_CFG_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074010)
#define HWIO_GCC_JITTER_PROBE_CFG_RMSK                                                               0x1ff
#define HWIO_GCC_JITTER_PROBE_CFG_POR                                                           0x000000ff
#define HWIO_GCC_JITTER_PROBE_CFG_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_JITTER_PROBE_CFG_ATTR                                                                 0x3
#define HWIO_GCC_JITTER_PROBE_CFG_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, HWIO_GCC_JITTER_PROBE_CFG_RMSK)
#define HWIO_GCC_JITTER_PROBE_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_CFG_OUT(v)      \
        out_dword(HWIO_GCC_JITTER_PROBE_CFG_ADDR,v)
#define HWIO_GCC_JITTER_PROBE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_JITTER_PROBE_CFG_ADDR,m,v,HWIO_GCC_JITTER_PROBE_CFG_IN)
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_BMSK                                               0x100
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_SHFT                                                 0x8
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_DISABLE_FVAL                                         0x0
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_ENABLE_FVAL                                          0x1
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_BMSK                                                   0xff
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_SHFT                                                    0x0

#define HWIO_GCC_JITTER_PROBE_VAL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074014)
#define HWIO_GCC_JITTER_PROBE_VAL_RMSK                                                                0xff
#define HWIO_GCC_JITTER_PROBE_VAL_POR                                                           0x000000ff
#define HWIO_GCC_JITTER_PROBE_VAL_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_JITTER_PROBE_VAL_ATTR                                                                 0x1
#define HWIO_GCC_JITTER_PROBE_VAL_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, HWIO_GCC_JITTER_PROBE_VAL_RMSK)
#define HWIO_GCC_JITTER_PROBE_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_BMSK                                                    0xff
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_SHFT                                                     0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00008000)
#define HWIO_GCC_GP1_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008000)
#define HWIO_GCC_GP1_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008000)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_GP1_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_GP1_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_GP1_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                              0x0
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008004)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                              0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP1_CMD_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                            0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                             0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                            0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                             0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                            0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                             0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                              0x0
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008008)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                  0x371f
#define HWIO_GCC_GP1_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_GP1_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP1_CFG_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                             0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                                0xc
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BYPASS_FVAL                                                         0x0
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SWALLOW_FVAL                                                        0x1
#define HWIO_GCC_GP1_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                      0x2
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                    0x3
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                             0x0
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_GP1_M_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000800c)
#define HWIO_GCC_GP1_M_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000800c)
#define HWIO_GCC_GP1_M_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000800c)
#define HWIO_GCC_GP1_M_RMSK                                                                           0xff
#define HWIO_GCC_GP1_M_POR                                                                      0x00000000
#define HWIO_GCC_GP1_M_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP1_M_ATTR                                                                            0x3
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                         0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                          0x0

#define HWIO_GCC_GP1_N_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00008010)
#define HWIO_GCC_GP1_N_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008010)
#define HWIO_GCC_GP1_N_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008010)
#define HWIO_GCC_GP1_N_RMSK                                                                           0xff
#define HWIO_GCC_GP1_N_POR                                                                      0x00000000
#define HWIO_GCC_GP1_N_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP1_N_ATTR                                                                            0x3
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                             0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                              0x0

#define HWIO_GCC_GP1_D_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00008014)
#define HWIO_GCC_GP1_D_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00008014)
#define HWIO_GCC_GP1_D_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008014)
#define HWIO_GCC_GP1_D_RMSK                                                                           0xff
#define HWIO_GCC_GP1_D_POR                                                                      0x00000000
#define HWIO_GCC_GP1_D_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP1_D_ATTR                                                                            0x3
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                    0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                     0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00009000)
#define HWIO_GCC_GP2_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009000)
#define HWIO_GCC_GP2_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009000)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_GP2_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_GP2_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_GP2_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                              0x0
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009004)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                              0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP2_CMD_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                            0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                             0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                            0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                             0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                            0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                             0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                              0x0
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009008)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                  0x371f
#define HWIO_GCC_GP2_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_GP2_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP2_CFG_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                             0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                                0xc
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BYPASS_FVAL                                                         0x0
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SWALLOW_FVAL                                                        0x1
#define HWIO_GCC_GP2_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                      0x2
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                    0x3
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                             0x0
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_GP2_M_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000900c)
#define HWIO_GCC_GP2_M_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000900c)
#define HWIO_GCC_GP2_M_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000900c)
#define HWIO_GCC_GP2_M_RMSK                                                                           0xff
#define HWIO_GCC_GP2_M_POR                                                                      0x00000000
#define HWIO_GCC_GP2_M_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP2_M_ATTR                                                                            0x3
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                         0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                          0x0

#define HWIO_GCC_GP2_N_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00009010)
#define HWIO_GCC_GP2_N_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009010)
#define HWIO_GCC_GP2_N_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009010)
#define HWIO_GCC_GP2_N_RMSK                                                                           0xff
#define HWIO_GCC_GP2_N_POR                                                                      0x00000000
#define HWIO_GCC_GP2_N_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP2_N_ATTR                                                                            0x3
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                             0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                              0x0

#define HWIO_GCC_GP2_D_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00009014)
#define HWIO_GCC_GP2_D_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00009014)
#define HWIO_GCC_GP2_D_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009014)
#define HWIO_GCC_GP2_D_RMSK                                                                           0xff
#define HWIO_GCC_GP2_D_POR                                                                      0x00000000
#define HWIO_GCC_GP2_D_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP2_D_ATTR                                                                            0x3
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                    0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                     0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_PHYS                                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a000)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_GP3_CBCR_POR                                                                   0x80000000
#define HWIO_GCC_GP3_CBCR_POR_RMSK                                                              0xffffffff
#define HWIO_GCC_GP3_CBCR_ATTR                                                                         0x3
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                              0x0
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a004)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                              0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_POR                                                               0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP3_CMD_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                            0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                             0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                            0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                             0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                            0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                             0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_DISABLE_FVAL                                                     0x0
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_ENABLE_FVAL                                                      0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                              0x0
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_DISABLE_FVAL                                                      0x0
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_ENABLE_FVAL                                                       0x1

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_PHYS                                                              (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a008)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                  0x371f
#define HWIO_GCC_GP3_CFG_RCGR_POR                                                               0x00000000
#define HWIO_GCC_GP3_CFG_RCGR_POR_RMSK                                                          0xffffffff
#define HWIO_GCC_GP3_CFG_RCGR_ATTR                                                                     0x3
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                             0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                                0xc
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BYPASS_FVAL                                                         0x0
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SWALLOW_FVAL                                                        0x1
#define HWIO_GCC_GP3_CFG_RCGR_MODE_DUAL_EDGE_FVAL                                                      0x2
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SINGLE_EDGE_FVAL                                                    0x3
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC0_FVAL                                                        0x0
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC1_FVAL                                                        0x1
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC2_FVAL                                                        0x2
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC3_FVAL                                                        0x3
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC4_FVAL                                                        0x4
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC5_FVAL                                                        0x5
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC6_FVAL                                                        0x6
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SRC7_FVAL                                                        0x7
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                             0x0
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BYPASS_FVAL                                                      0x0
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV1_FVAL                                                        0x1
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV1_5_FVAL                                                      0x2
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV2_FVAL                                                        0x3
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV2_5_FVAL                                                      0x4
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV3_FVAL                                                        0x5
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV3_5_FVAL                                                      0x6
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV4_FVAL                                                        0x7
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV4_5_FVAL                                                      0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV5_FVAL                                                        0x9
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV5_5_FVAL                                                      0xa
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV6_FVAL                                                        0xb
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV6_5_FVAL                                                      0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV7_FVAL                                                        0xd
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV7_5_FVAL                                                      0xe
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV8_FVAL                                                        0xf
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV8_5_FVAL                                                     0x10
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV9_FVAL                                                       0x11
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV9_5_FVAL                                                     0x12
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV10_FVAL                                                      0x13
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV10_5_FVAL                                                    0x14
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV11_FVAL                                                      0x15
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV11_5_FVAL                                                    0x16
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV12_FVAL                                                      0x17
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV12_5_FVAL                                                    0x18
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV13_FVAL                                                      0x19
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV13_5_FVAL                                                    0x1a
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV14_FVAL                                                      0x1b
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV14_5_FVAL                                                    0x1c
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV15_FVAL                                                      0x1d
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV15_5_FVAL                                                    0x1e
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_DIV16_FVAL                                                      0x1f

#define HWIO_GCC_GP3_M_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a00c)
#define HWIO_GCC_GP3_M_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a00c)
#define HWIO_GCC_GP3_M_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a00c)
#define HWIO_GCC_GP3_M_RMSK                                                                           0xff
#define HWIO_GCC_GP3_M_POR                                                                      0x00000000
#define HWIO_GCC_GP3_M_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP3_M_ATTR                                                                            0x3
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                         0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                          0x0

#define HWIO_GCC_GP3_N_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a010)
#define HWIO_GCC_GP3_N_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a010)
#define HWIO_GCC_GP3_N_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a010)
#define HWIO_GCC_GP3_N_RMSK                                                                           0xff
#define HWIO_GCC_GP3_N_POR                                                                      0x00000000
#define HWIO_GCC_GP3_N_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP3_N_ATTR                                                                            0x3
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                             0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                              0x0

#define HWIO_GCC_GP3_D_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a014)
#define HWIO_GCC_GP3_D_PHYS                                                                     (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000a014)
#define HWIO_GCC_GP3_D_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a014)
#define HWIO_GCC_GP3_D_RMSK                                                                           0xff
#define HWIO_GCC_GP3_D_POR                                                                      0x00000000
#define HWIO_GCC_GP3_D_POR_RMSK                                                                 0xffffffff
#define HWIO_GCC_GP3_D_ATTR                                                                            0x3
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                    0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                     0x0

#define HWIO_GCC_APSS_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00060000)
#define HWIO_GCC_APSS_MISC_PHYS                                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00060000)
#define HWIO_GCC_APSS_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCC_APSS_MISC_RMSK                                                                        0xf
#define HWIO_GCC_APSS_MISC_POR                                                                  0x00000003
#define HWIO_GCC_APSS_MISC_POR_RMSK                                                             0xffffffff
#define HWIO_GCC_APSS_MISC_ATTR                                                                        0x3
#define HWIO_GCC_APSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, HWIO_GCC_APSS_MISC_RMSK)
#define HWIO_GCC_APSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APSS_MISC_ADDR, m)
#define HWIO_GCC_APSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APSS_MISC_ADDR,v)
#define HWIO_GCC_APSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APSS_MISC_ADDR,m,v,HWIO_GCC_APSS_MISC_IN)
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_BMSK                                                        0x8
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_SHFT                                                        0x3
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APSS_MISC_AUX3_CLK_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_BMSK                                                        0x4
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_SHFT                                                        0x2
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APSS_MISC_AUX2_CLK_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_BMSK                                                        0x2
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_SHFT                                                        0x1
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_DISABLE_FVAL                                                0x0
#define HWIO_GCC_APSS_MISC_AUX1_CLK_ENABLE_ENABLE_FVAL                                                 0x1
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_BMSK                                                      0x1
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_SHFT                                                      0x0
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_RELEASE_FVAL                                              0x0
#define HWIO_GCC_APSS_MISC_RPM_RESET_REMOVAL_RESET_FVAL                                                0x1

#define HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007f000)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK                                                               0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_POR                                                         0x00000000
#define HWIO_GCC_TIC_MODE_APSS_BOOT_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_TIC_MODE_APSS_BOOT_ATTR                                                               0x3
#define HWIO_GCC_TIC_MODE_APSS_BOOT_IN          \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, HWIO_GCC_TIC_MODE_APSS_BOOT_RMSK)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR, m)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUT(v)      \
        out_dword(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,v)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_MODE_APSS_BOOT_ADDR,m,v,HWIO_GCC_TIC_MODE_APSS_BOOT_IN)
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_BMSK                                         0x1
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_SHFT                                         0x0
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_DISABLE_FVAL                                 0x0
#define HWIO_GCC_TIC_MODE_APSS_BOOT_APSS_BOOT_IN_TIC_MODE_ENABLE_FVAL                                  0x1

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                               0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_POR                                                         0x00000000
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ATTR                                                               0x3
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                    0x0
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_ENABLE_FVAL                                             0x1

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                               0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_POR                                                         0x00000000
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ATTR                                                               0x3
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                                0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                                0x0
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_DISABLE_FVAL                                        0x1

#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x00000008)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_RMSK                                                       0xffffffff
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_POR                                                        0x00000000
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_ATTR                                                              0x3
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_IN          \
        in_dword_masked(HWIO_GCC_S1LM_MODEM_DIV_VOTE_ADDR, HWIO_GCC_S1LM_MODEM_DIV_VOTE_RMSK)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_S1LM_MODEM_DIV_VOTE_ADDR, m)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_S1LM_MODEM_DIV_VOTE_ADDR,v)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_S1LM_MODEM_DIV_VOTE_ADDR,m,v,HWIO_GCC_S1LM_MODEM_DIV_VOTE_IN)
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_SPARE_BITS_BMSK                                            0xfffffffe
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_SPARE_BITS_SHFT                                                   0x1
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_S1LM_MODEM_DIV_VOTE_BMSK                                          0x1
#define HWIO_GCC_S1LM_MODEM_DIV_VOTE_S1LM_MODEM_DIV_VOTE_SHFT                                          0x0

#define HWIO_GCC_GCC_SPARE1_REG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCC_GCC_SPARE1_REG_RMSK                                                            0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_POR                                                             0x00000000
#define HWIO_GCC_GCC_SPARE1_REG_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_ATTR                                                                   0x3
#define HWIO_GCC_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, HWIO_GCC_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE1_REG_IN)
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                 0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                        0x0

#define HWIO_GCC_S1LM_APPS_DIV_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e000)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_PHYS                                                        (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007e000)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e000)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_RMSK                                                        0xffffffff
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_POR                                                         0x00000000
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_POR_RMSK                                                    0xffffffff
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_ATTR                                                               0x3
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_IN          \
        in_dword_masked(HWIO_GCC_S1LM_APPS_DIV_VOTE_ADDR, HWIO_GCC_S1LM_APPS_DIV_VOTE_RMSK)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_S1LM_APPS_DIV_VOTE_ADDR, m)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_S1LM_APPS_DIV_VOTE_ADDR,v)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_S1LM_APPS_DIV_VOTE_ADDR,m,v,HWIO_GCC_S1LM_APPS_DIV_VOTE_IN)
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_SPARE_BITS31_18_BMSK                                        0xfffc0000
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_SPARE_BITS31_18_SHFT                                              0x12
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_SW_OVERRIDE_BMSK                                 0x20000
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_SW_OVERRIDE_SHFT                                    0x11
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_HW_SW_OVERRIDE_EN_CHICKEN_BIT_BMSK               0x10000
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_HW_SW_OVERRIDE_EN_CHICKEN_BIT_SHFT                  0x10
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_SPARE_BITS15_1_BMSK                                             0xfffe
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_SPARE_BITS15_1_SHFT                                                0x1
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_VOTE_BMSK                                            0x1
#define HWIO_GCC_S1LM_APPS_DIV_VOTE_S1LM_APPS_DIV_VOTE_SHFT                                            0x0

#define HWIO_GCC_GCC_SPARE3_REG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e004)
#define HWIO_GCC_GCC_SPARE3_REG_RMSK                                                            0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_POR                                                             0x00000000
#define HWIO_GCC_GCC_SPARE3_REG_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_ATTR                                                                   0x3
#define HWIO_GCC_GCC_SPARE3_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, HWIO_GCC_GCC_SPARE3_REG_RMSK)
#define HWIO_GCC_GCC_SPARE3_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE3_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE3_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE3_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE3_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE3_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE3_REG_IN)
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_BMSK                                                 0xffffffff
#define HWIO_GCC_GCC_SPARE3_REG_SPARE_BITS_SHFT                                                        0x0

#define HWIO_GCC_DCD_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a000)
#define HWIO_GCC_DCD_BCR_PHYS                                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a000)
#define HWIO_GCC_DCD_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a000)
#define HWIO_GCC_DCD_BCR_RMSK                                                                          0x1
#define HWIO_GCC_DCD_BCR_POR                                                                    0x00000000
#define HWIO_GCC_DCD_BCR_POR_RMSK                                                               0xffffffff
#define HWIO_GCC_DCD_BCR_ATTR                                                                          0x3
#define HWIO_GCC_DCD_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, HWIO_GCC_DCD_BCR_RMSK)
#define HWIO_GCC_DCD_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, m)
#define HWIO_GCC_DCD_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_BCR_ADDR,v)
#define HWIO_GCC_DCD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_BCR_ADDR,m,v,HWIO_GCC_DCD_BCR_IN)
#define HWIO_GCC_DCD_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_DCD_BCR_BLK_ARES_SHFT                                                                 0x0
#define HWIO_GCC_DCD_BCR_BLK_ARES_DISABLE_FVAL                                                         0x0
#define HWIO_GCC_DCD_BCR_BLK_ARES_ENABLE_FVAL                                                          0x1

#define HWIO_GCC_DCD_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_PHYS                                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a004)
#define HWIO_GCC_DCD_XO_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_DCD_XO_CBCR_POR                                                                0x00000001
#define HWIO_GCC_DCD_XO_CBCR_POR_RMSK                                                           0xffffffff
#define HWIO_GCC_DCD_XO_CBCR_ATTR                                                                      0x3
#define HWIO_GCC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, HWIO_GCC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_DCD_XO_CBCR_IN)
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_DISABLE_FVAL                                                   0x0
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_ENABLE_FVAL                                                    0x1

#define HWIO_GCC_SNOC_DCD_CONFIG_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a008)
#define HWIO_GCC_SNOC_DCD_CONFIG_PHYS                                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a008)
#define HWIO_GCC_SNOC_DCD_CONFIG_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a008)
#define HWIO_GCC_SNOC_DCD_CONFIG_RMSK                                                           0x80007fff
#define HWIO_GCC_SNOC_DCD_CONFIG_POR                                                            0x00004045
#define HWIO_GCC_SNOC_DCD_CONFIG_POR_RMSK                                                       0xffffffff
#define HWIO_GCC_SNOC_DCD_CONFIG_ATTR                                                                  0x3
#define HWIO_GCC_SNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                0x80000000
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                      0x1f
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                   0x7fff
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                      0x0

#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a00c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a00c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a00c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK                                                   0xffffffff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_POR                                                    0x00100080
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_POR_RMSK                                               0xffffffff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ATTR                                                          0x3
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                         0xfffff000
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                0xc
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                               0xfff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                 0x0

#define HWIO_GCC_PCNOC_DCD_CONFIG_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a010)
#define HWIO_GCC_PCNOC_DCD_CONFIG_PHYS                                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a010)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a010)
#define HWIO_GCC_PCNOC_DCD_CONFIG_RMSK                                                          0x80007fff
#define HWIO_GCC_PCNOC_DCD_CONFIG_POR                                                           0x00004045
#define HWIO_GCC_PCNOC_DCD_CONFIG_POR_RMSK                                                      0xffffffff
#define HWIO_GCC_PCNOC_DCD_CONFIG_ATTR                                                                 0x3
#define HWIO_GCC_PCNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR, HWIO_GCC_PCNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_PCNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_PCNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_PCNOC_DCD_CONFIG_IN)
#define HWIO_GCC_PCNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                               0x80000000
#define HWIO_GCC_PCNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                     0x1f
#define HWIO_GCC_PCNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                  0x7fff
#define HWIO_GCC_PCNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                     0x0

#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a014)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0002a014)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a014)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_RMSK                                                  0xffffffff
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_POR                                                   0x00100080
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_POR_RMSK                                              0xffffffff
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ATTR                                                         0x3
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                        0xfffff000
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                               0xc
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                              0xfff
#define HWIO_GCC_PCNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                0x0

#define HWIO_GCC_AUDIO_CORE_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c008)
#define HWIO_GCC_AUDIO_CORE_BCR_PHYS                                                            (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c008)
#define HWIO_GCC_AUDIO_CORE_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c008)
#define HWIO_GCC_AUDIO_CORE_BCR_RMSK                                                            0x80000007
#define HWIO_GCC_AUDIO_CORE_BCR_POR                                                             0x00000000
#define HWIO_GCC_AUDIO_CORE_BCR_POR_RMSK                                                        0xffffffff
#define HWIO_GCC_AUDIO_CORE_BCR_ATTR                                                                   0x3
#define HWIO_GCC_AUDIO_CORE_BCR_IN          \
        in_dword_masked(HWIO_GCC_AUDIO_CORE_BCR_ADDR, HWIO_GCC_AUDIO_CORE_BCR_RMSK)
#define HWIO_GCC_AUDIO_CORE_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AUDIO_CORE_BCR_ADDR, m)
#define HWIO_GCC_AUDIO_CORE_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AUDIO_CORE_BCR_ADDR,v)
#define HWIO_GCC_AUDIO_CORE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AUDIO_CORE_BCR_ADDR,m,v,HWIO_GCC_AUDIO_CORE_BCR_IN)
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_AUDIO_CORE_BCR_FORCE_RESET_BMSK                                                       0x4
#define HWIO_GCC_AUDIO_CORE_BCR_FORCE_RESET_SHFT                                                       0x2
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_EN_BMSK                                                            0x2
#define HWIO_GCC_AUDIO_CORE_BCR_DFD_EN_SHFT                                                            0x1
#define HWIO_GCC_AUDIO_CORE_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_AUDIO_CORE_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c054)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c054)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c054)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_RMSK                                           0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_POR                                            0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_D_BMSK                                         0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_D_SHFT                                          0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_N_BMSK                                         0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_N_SHFT                                          0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_M_BMSK                                         0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_M_SHFT                                          0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c058)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c058)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c058)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_RMSK                                               0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_POR                                            0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_MODE_BMSK                                          0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_MODE_SHFT                                             0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c05c)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c05c)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c05c)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_M_BMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_M_M_SHFT                                                       0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c060)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c060)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c060)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_NOT_N_MINUS_M_BMSK                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_N_NOT_N_MINUS_M_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c064)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c064)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c064)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_NOT_2D_BMSK                                                 0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_D_NOT_2D_SHFT                                                  0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c068)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c068)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c068)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_RMSK                                               0x80000003
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_POR                                                0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_PRI_I2S_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c06c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c06c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c06c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_RMSK                                           0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_POR                                            0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_D_BMSK                                         0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_D_SHFT                                          0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_N_BMSK                                         0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_N_SHFT                                          0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_M_BMSK                                         0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_M_SHFT                                          0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c070)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c070)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c070)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_RMSK                                               0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_POR                                            0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_MODE_BMSK                                          0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_MODE_SHFT                                             0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c074)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c074)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c074)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_M_BMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_M_M_SHFT                                                       0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c078)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c078)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c078)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_NOT_N_MINUS_M_BMSK                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_N_NOT_N_MINUS_M_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c07c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c07c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c07c)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_NOT_2D_BMSK                                                 0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_D_NOT_2D_SHFT                                                  0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c080)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c080)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c080)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_RMSK                                               0x80000003
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_POR                                                0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_SEC_I2S_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c034)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c034)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c034)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_POR                                                       0x80000000
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_ULTAUDIO_XO_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c038)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c038)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c038)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_ULTAUDIO_XO_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c010)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c010)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c010)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_POR                                                0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c014)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c014)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c014)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_POR                                                0x00000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c018)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c018)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c018)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_M_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_M_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_M_BMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_M_M_SHFT                                                           0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c01c)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c01c)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c01c)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_N_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_N_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c020)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c020)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c020)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_D_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_D_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c024)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c024)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c024)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_RMSK                                      0x80007ff3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_POR                                       0x80004ff0
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ATTR                                             0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_HW_CTL_BMSK                                      0x2
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_HW_CTL_SHFT                                      0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c028)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_PHYS                                          (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c028)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c028)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_RMSK                                          0x80000003
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_POR                                           0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_POR_RMSK                                      0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ATTR                                                 0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_HW_CTL_BMSK                                          0x2
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_HW_CTL_SHFT                                          0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c04c)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c04c)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c04c)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_RMSK                                                   0x80000003
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_POR                                                    0x80000000
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ATTR                                                          0x3
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_ULTAUDIO_AVSYNC_XO_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c050)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c050)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c050)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_RMSK                                                      0x80000003
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_POR                                                       0x80000000
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ADDR, HWIO_GCC_ULTAUDIO_STC_XO_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_STC_XO_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_STC_XO_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_ULTAUDIO_STC_XO_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c030)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_PHYS                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c030)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OFFS                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c030)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_RMSK                                      0x80000003
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_POR                                       0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_POR_RMSK                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ATTR                                             0x3
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR, HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_HW_CTL_BMSK                                      0x2
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_HW_CTL_SHFT                                      0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_GCC_ULTAUDIO_AHBFABRIC_EFABRIC_SPDM_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c084)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c084)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c084)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_RMSK                                           0x800000f3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_POR                                            0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_OFF_BMSK                                  0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_OFF_SHFT                                        0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_D_BMSK                                         0x80
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_D_SHFT                                          0x7
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_N_BMSK                                         0x40
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_N_SHFT                                          0x6
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_M_BMSK                                         0x20
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_M_SHFT                                          0x5
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                  0x10
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                   0x4
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_EN_BMSK                                          0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_ROOT_EN_SHFT                                          0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_UPDATE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CMD_RCGR_UPDATE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c088)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_PHYS                                           (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c088)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c088)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_RMSK                                               0x371f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_POR                                            0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_POR_RMSK                                       0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ATTR                                                  0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_MODE_BMSK                                          0x3000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_MODE_SHFT                                             0xc
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_SEL_BMSK                                        0x700
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_SEL_SHFT                                          0x8
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_DIV_BMSK                                         0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CFG_RCGR_SRC_DIV_SHFT                                          0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c08c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c08c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c08c)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_M_BMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_M_M_SHFT                                                       0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c090)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c090)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c090)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_NOT_N_MINUS_M_BMSK                                          0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_N_NOT_N_MINUS_M_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c094)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_PHYS                                                  (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c094)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c094)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_RMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_POR                                                   0x00000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_POR_RMSK                                              0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ATTR                                                         0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_NOT_2D_BMSK                                                 0xff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_D_NOT_2D_SHFT                                                  0x0

#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c098)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c098)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c098)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_RMSK                                               0x80000003
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_POR                                                0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR, HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_ULTAUDIO_LPAIF_AUX_I2S_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f0)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0f0)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f0)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_RMSK                                             0x800000f3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_POR                                              0x80000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ATTR                                                    0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_BMSK                                    0x80000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_SHFT                                          0x1f
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_D_BMSK                                           0x80
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_D_SHFT                                            0x7
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_N_BMSK                                           0x40
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_N_SHFT                                            0x6
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_M_BMSK                                           0x20
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_M_SHFT                                            0x5
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                    0x10
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                     0x4
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ROOT_EN_BMSK                                            0x2
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_ROOT_EN_SHFT                                            0x1
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_UPDATE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CMD_RCGR_UPDATE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f4)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0f4)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f4)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_RMSK                                                 0x371f
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_POR                                              0x00000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ATTR                                                    0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_MODE_BMSK                                            0x3000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_MODE_SHFT                                               0xc
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_SRC_SEL_BMSK                                          0x700
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_SRC_SEL_SHFT                                            0x8
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_SRC_DIV_BMSK                                           0x1f
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CFG_RCGR_SRC_DIV_SHFT                                            0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0f8)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0f8)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0f8)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_POR                                                     0x00000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_POR_RMSK                                                0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ATTR                                                           0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_M_BMSK                                                        0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_M_M_SHFT                                                         0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0fc)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0fc)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0fc)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_POR                                                     0x00000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_POR_RMSK                                                0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ATTR                                                           0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_NOT_N_MINUS_M_BMSK                                            0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_N_NOT_N_MINUS_M_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c100)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_PHYS                                                    (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c100)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c100)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_RMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_POR                                                     0x00000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_POR_RMSK                                                0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ATTR                                                           0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_NOT_2D_BMSK                                                   0xff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_D_NOT_2D_SHFT                                                    0x0

#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c104)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_PHYS                                                 (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c104)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c104)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_RMSK                                                 0x80000003
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_POR                                                  0x80000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_POR_RMSK                                             0xffffffff
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ATTR                                                        0x3
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_HW_CTL_BMSK                                                 0x2
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_HW_CTL_SHFT                                                 0x1
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_ULTAUDIO_PCM_DATA_OE_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c108)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_PHYS                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c108)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c108)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_POR                                          0x80000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_POR_RMSK                                     0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ATTR                                                0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_N_BMSK                                       0x40
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_N_SHFT                                        0x6
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_M_BMSK                                       0x20
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_M_SHFT                                        0x5
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c10c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_PHYS                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c10c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c10c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_RMSK                                             0x371f
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_POR                                          0x00000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_POR_RMSK                                     0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ATTR                                                0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c110)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c110)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c110)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_M_BMSK                                                    0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_M_M_SHFT                                                     0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c114)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c114)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c114)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_NOT_N_MINUS_M_BMSK                                        0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_N_NOT_N_MINUS_M_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c118)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c118)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c118)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_NOT_2D_BMSK                                               0xff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_D_NOT_2D_SHFT                                                0x0

#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c11c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c11c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c11c)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_RMSK                                             0x80000003
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_POR                                              0x80000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ATTR                                                    0x3
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_ULTAUDIO_SEC_PCM_DATA_OE_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c120)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_PHYS                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c120)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c120)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_RMSK                                         0x800000f3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_POR                                          0x80000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_POR_RMSK                                     0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ATTR                                                0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_BMSK                                0x80000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ROOT_OFF_SHFT                                      0x1f
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_D_BMSK                                       0x80
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_D_SHFT                                        0x7
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_N_BMSK                                       0x40
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_N_SHFT                                        0x6
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_M_BMSK                                       0x20
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_M_SHFT                                        0x5
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                0x10
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                 0x4
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ROOT_EN_BMSK                                        0x2
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_ROOT_EN_SHFT                                        0x1
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_UPDATE_BMSK                                         0x1
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CMD_RCGR_UPDATE_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ADDR                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c124)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_PHYS                                         (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c124)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_OFFS                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c124)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_RMSK                                             0x371f
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_POR                                          0x00000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_POR_RMSK                                     0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ATTR                                                0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_MODE_BMSK                                        0x3000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_MODE_SHFT                                           0xc
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_SRC_SEL_BMSK                                      0x700
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_SRC_SEL_SHFT                                        0x8
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_SRC_DIV_BMSK                                       0x1f
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CFG_RCGR_SRC_DIV_SHFT                                        0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c128)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c128)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c128)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_M_BMSK                                                    0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_M_M_SHFT                                                     0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c12c)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c12c)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c12c)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_NOT_N_MINUS_M_BMSK                                        0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_N_NOT_N_MINUS_M_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c130)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_PHYS                                                (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c130)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c130)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_RMSK                                                      0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_POR                                                 0x00000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_POR_RMSK                                            0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ATTR                                                       0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_NOT_2D_BMSK                                               0xff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_D_NOT_2D_SHFT                                                0x0

#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c134)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_PHYS                                             (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c134)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c134)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_RMSK                                             0x80000003
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_POR                                              0x80000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_POR_RMSK                                         0xffffffff
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ATTR                                                    0x3
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ADDR, HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_ULTAUDIO_TER_PCM_DATA_OE_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0d8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0d8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0d8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_POR                                                0x80000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0dc)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_PHYS                                               (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0dc)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0dc)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_POR                                                0x00000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_POR_RMSK                                           0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ATTR                                                      0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e0)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0e0)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e0)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_M_BMSK                                                          0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_M_M_SHFT                                                           0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e4)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0e4)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e4)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0e8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_PHYS                                                      (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0e8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0e8)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_RMSK                                                            0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_POR                                                       0x00000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_POR_RMSK                                                  0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ATTR                                                             0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0ec)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_PHYS                                                   (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0ec)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0ec)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_RMSK                                                   0x80000003
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_POR                                                    0x80000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_POR_RMSK                                               0xffffffff
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ATTR                                                          0x3
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ADDR, HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_RMSK)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ADDR, m)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ADDR,v)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_ADDR,m,v,HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_IN)
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_ULTAUDIO_EXT_MCLK2_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c0b8)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_PHYS                                                       (GCC_CLK_CTL_REG_REG_BASE_PHYS + 0x0001c0b8)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c0b8)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_RMSK                                                              0x1
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_POR                                                        0x00000000
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_POR_RMSK                                                   0xffffffff
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_ATTR                                                              0x3
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_IN          \
        in_dword_masked(HWIO_GCC_AUDIO_REF_CLOCK_SEL_ADDR, HWIO_GCC_AUDIO_REF_CLOCK_SEL_RMSK)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_INM(m)      \
        in_dword_masked(HWIO_GCC_AUDIO_REF_CLOCK_SEL_ADDR, m)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_OUT(v)      \
        out_dword(HWIO_GCC_AUDIO_REF_CLOCK_SEL_ADDR,v)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AUDIO_REF_CLOCK_SEL_ADDR,m,v,HWIO_GCC_AUDIO_REF_CLOCK_SEL_IN)
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_REF_CLK_SEL_BMSK                                                  0x1
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_REF_CLK_SEL_SHFT                                                  0x0
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_REF_CLK_SEL_XO_SEL_FVAL                                           0x0
#define HWIO_GCC_AUDIO_REF_CLOCK_SEL_REF_CLK_SEL_EXT_MCLK_SEL_FVAL                                     0x1

/*----------------------------------------------------------------------------
 * MODULE: SECURITY_CONTROL_CORE
 *--------------------------------------------------------------------------*/

#define SECURITY_CONTROL_CORE_REG_BASE                                                        (SECURITY_CONTROL_BASE      + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_PHYS                                                   (SECURITY_CONTROL_BASE_PHYS + 0x00000000)
#define SECURITY_CONTROL_CORE_REG_BASE_OFFS                                                   0x00000000

#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n)                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_PHYS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_OFFS(n)                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000000 + 0x4 * (n))
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_MAXn                                                          71
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ATTR                                                         0x1
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n), HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_RMSK)
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_SHFT                                          0x0

#define HWIO_QFPROM_RAW_JTAG_ID_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000120)
#define HWIO_QFPROM_RAW_JTAG_ID_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000120)
#define HWIO_QFPROM_RAW_JTAG_ID_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000120)
#define HWIO_QFPROM_RAW_JTAG_ID_RMSK                                                          0xffffffff
#define HWIO_QFPROM_RAW_JTAG_ID_POR                                                           0x00000000
#define HWIO_QFPROM_RAW_JTAG_ID_POR_RMSK                                                      0x00000000
#define HWIO_QFPROM_RAW_JTAG_ID_ATTR                                                                 0x3
#define HWIO_QFPROM_RAW_JTAG_ID_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_JTAG_ID_ADDR, HWIO_QFPROM_RAW_JTAG_ID_RMSK)
#define HWIO_QFPROM_RAW_JTAG_ID_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_JTAG_ID_ADDR, m)
#define HWIO_QFPROM_RAW_JTAG_ID_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_JTAG_ID_ADDR,v)
#define HWIO_QFPROM_RAW_JTAG_ID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_JTAG_ID_ADDR,m,v,HWIO_QFPROM_RAW_JTAG_ID_IN)
#define HWIO_QFPROM_RAW_JTAG_ID_PTE_DATA0_BMSK                                                0xe0000000
#define HWIO_QFPROM_RAW_JTAG_ID_PTE_DATA0_SHFT                                                      0x1d
#define HWIO_QFPROM_RAW_JTAG_ID_MACCHIATO_EN_BMSK                                             0x10000000
#define HWIO_QFPROM_RAW_JTAG_ID_MACCHIATO_EN_SHFT                                                   0x1c
#define HWIO_QFPROM_RAW_JTAG_ID_FEATURE_ID_BMSK                                                0xff00000
#define HWIO_QFPROM_RAW_JTAG_ID_FEATURE_ID_SHFT                                                     0x14
#define HWIO_QFPROM_RAW_JTAG_ID_JTAG_ID_BMSK                                                     0xfffff
#define HWIO_QFPROM_RAW_JTAG_ID_JTAG_ID_SHFT                                                         0x0

#define HWIO_QFPROM_RAW_PTE1_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000124)
#define HWIO_QFPROM_RAW_PTE1_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000124)
#define HWIO_QFPROM_RAW_PTE1_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000124)
#define HWIO_QFPROM_RAW_PTE1_RMSK                                                             0xffffffff
#define HWIO_QFPROM_RAW_PTE1_POR                                                              0x00000000
#define HWIO_QFPROM_RAW_PTE1_POR_RMSK                                                         0x00000000
#define HWIO_QFPROM_RAW_PTE1_ATTR                                                                    0x3
#define HWIO_QFPROM_RAW_PTE1_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE1_ADDR, HWIO_QFPROM_RAW_PTE1_RMSK)
#define HWIO_QFPROM_RAW_PTE1_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE1_ADDR, m)
#define HWIO_QFPROM_RAW_PTE1_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE1_ADDR,v)
#define HWIO_QFPROM_RAW_PTE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE1_ADDR,m,v,HWIO_QFPROM_RAW_PTE1_IN)
#define HWIO_QFPROM_RAW_PTE1_SPARE1_BMSK                                                      0xfc000000
#define HWIO_QFPROM_RAW_PTE1_SPARE1_SHFT                                                            0x1a
#define HWIO_QFPROM_RAW_PTE1_PROCESS_NODE_ID_BMSK                                              0x2000000
#define HWIO_QFPROM_RAW_PTE1_PROCESS_NODE_ID_SHFT                                                   0x19
#define HWIO_QFPROM_RAW_PTE1_PROCESS_NODE_ID_TN1_FVAL                                                0x0
#define HWIO_QFPROM_RAW_PTE1_PROCESS_NODE_ID_TN3_FVAL                                                0x1
#define HWIO_QFPROM_RAW_PTE1_UNUSED_RSVD_24_23_BMSK                                            0x1800000
#define HWIO_QFPROM_RAW_PTE1_UNUSED_RSVD_24_23_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_PTE1_BONE_PILE_BMSK                                                     0x400000
#define HWIO_QFPROM_RAW_PTE1_BONE_PILE_SHFT                                                         0x16
#define HWIO_QFPROM_RAW_PTE1_ACC_SETTINGS_ID_BMSK                                               0x300000
#define HWIO_QFPROM_RAW_PTE1_ACC_SETTINGS_ID_SHFT                                                   0x14
#define HWIO_QFPROM_RAW_PTE1_SPARE2_BMSK                                                         0xfe000
#define HWIO_QFPROM_RAW_PTE1_SPARE2_SHFT                                                             0xd
#define HWIO_QFPROM_RAW_PTE1_WAFER_BIN_BMSK                                                       0x1c00
#define HWIO_QFPROM_RAW_PTE1_WAFER_BIN_SHFT                                                          0xa
#define HWIO_QFPROM_RAW_PTE1_SPARE_BMSK                                                            0x3ff
#define HWIO_QFPROM_RAW_PTE1_SPARE_SHFT                                                              0x0

#define HWIO_QFPROM_RAW_SERIAL_NUM_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000128)
#define HWIO_QFPROM_RAW_SERIAL_NUM_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000128)
#define HWIO_QFPROM_RAW_SERIAL_NUM_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000128)
#define HWIO_QFPROM_RAW_SERIAL_NUM_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_SERIAL_NUM_POR                                                        0x00000000
#define HWIO_QFPROM_RAW_SERIAL_NUM_POR_RMSK                                                   0x00000000
#define HWIO_QFPROM_RAW_SERIAL_NUM_ATTR                                                              0x3
#define HWIO_QFPROM_RAW_SERIAL_NUM_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SERIAL_NUM_ADDR, HWIO_QFPROM_RAW_SERIAL_NUM_RMSK)
#define HWIO_QFPROM_RAW_SERIAL_NUM_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SERIAL_NUM_ADDR, m)
#define HWIO_QFPROM_RAW_SERIAL_NUM_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SERIAL_NUM_ADDR,v)
#define HWIO_QFPROM_RAW_SERIAL_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SERIAL_NUM_ADDR,m,v,HWIO_QFPROM_RAW_SERIAL_NUM_IN)
#define HWIO_QFPROM_RAW_SERIAL_NUM_SERIAL_NUM_BMSK                                            0xffffffff
#define HWIO_QFPROM_RAW_SERIAL_NUM_SERIAL_NUM_SHFT                                                   0x0

#define HWIO_QFPROM_RAW_PTE2_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000012c)
#define HWIO_QFPROM_RAW_PTE2_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000012c)
#define HWIO_QFPROM_RAW_PTE2_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000012c)
#define HWIO_QFPROM_RAW_PTE2_RMSK                                                             0xffffffff
#define HWIO_QFPROM_RAW_PTE2_POR                                                              0x00000000
#define HWIO_QFPROM_RAW_PTE2_POR_RMSK                                                         0x00000000
#define HWIO_QFPROM_RAW_PTE2_ATTR                                                                    0x3
#define HWIO_QFPROM_RAW_PTE2_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PTE2_ADDR, HWIO_QFPROM_RAW_PTE2_RMSK)
#define HWIO_QFPROM_RAW_PTE2_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PTE2_ADDR, m)
#define HWIO_QFPROM_RAW_PTE2_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PTE2_ADDR,v)
#define HWIO_QFPROM_RAW_PTE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PTE2_ADDR,m,v,HWIO_QFPROM_RAW_PTE2_IN)
#define HWIO_QFPROM_RAW_PTE2_WAFER_ID_BMSK                                                    0xf8000000
#define HWIO_QFPROM_RAW_PTE2_WAFER_ID_SHFT                                                          0x1b
#define HWIO_QFPROM_RAW_PTE2_DIE_X_BMSK                                                        0x7f80000
#define HWIO_QFPROM_RAW_PTE2_DIE_X_SHFT                                                             0x13
#define HWIO_QFPROM_RAW_PTE2_DIE_Y_BMSK                                                          0x7f800
#define HWIO_QFPROM_RAW_PTE2_DIE_Y_SHFT                                                              0xb
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_BMSK                                                       0x700
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_SHFT                                                         0x8
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_TSMC_FVAL                                                    0x0
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_GLOBAL_FOUNDRY_FVAL                                          0x1
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_SAMSUNG_FVAL                                                 0x2
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_IBM_FVAL                                                     0x3
#define HWIO_QFPROM_RAW_PTE2_FOUNDRY_ID_UMC_FVAL                                                     0x4
#define HWIO_QFPROM_RAW_PTE2_LOGIC_RETENTION_BMSK                                                   0xe0
#define HWIO_QFPROM_RAW_PTE2_LOGIC_RETENTION_SHFT                                                    0x5
#define HWIO_QFPROM_RAW_PTE2_SPEED_BIN_BMSK                                                         0x1c
#define HWIO_QFPROM_RAW_PTE2_SPEED_BIN_SHFT                                                          0x2
#define HWIO_QFPROM_RAW_PTE2_MX_RET_BIN_BMSK                                                         0x3
#define HWIO_QFPROM_RAW_PTE2_MX_RET_BIN_SHFT                                                         0x0

#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000130)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000130)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000130)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ADDR, HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RMSK)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ADDR,m,v,HWIO_QFPROM_RAW_RD_WR_PERM_LSB_IN)
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RSVD0_BMSK                                             0xf8000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RSVD0_SHFT                                                   0x1b
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE26_BMSK                                            0x4000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE26_SHFT                                                 0x1a
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE26_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE26_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE25_BMSK                                            0x2000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE25_SHFT                                                 0x19
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE25_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE25_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE24_BMSK                                            0x1000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE24_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE24_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE24_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE23_BMSK                                             0x800000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE23_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE23_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE23_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE22_BMSK                                             0x400000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE22_SHFT                                                 0x16
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE22_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE22_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE21_BMSK                                             0x200000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE21_SHFT                                                 0x15
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE21_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE21_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE20_BMSK                                             0x100000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE20_SHFT                                                 0x14
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE20_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE20_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE19_BMSK                                              0x80000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE19_SHFT                                                 0x13
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE19_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE19_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE18_BMSK                                              0x40000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE18_SHFT                                                 0x12
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE18_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SPARE18_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEC_EN_BMSK                                               0x20000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEC_EN_SHFT                                                  0x11
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEC_EN_ALLOW_READ_FVAL                                        0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEC_EN_DISABLE_READ_FVAL                                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_BOOT_ROM_PATCH_BMSK                                       0x10000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_BOOT_ROM_PATCH_SHFT                                          0x10
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_BOOT_ROM_PATCH_ALLOW_READ_FVAL                                0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_BOOT_ROM_PATCH_DISABLE_READ_FVAL                              0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_MEM_CONFIG_BMSK                                            0x8000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_MEM_CONFIG_SHFT                                               0xf
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_MEM_CONFIG_ALLOW_READ_FVAL                                    0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_MEM_CONFIG_DISABLE_READ_FVAL                                  0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB_BMSK                                                 0x4000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB_SHFT                                                    0xe
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB_ALLOW_READ_FVAL                                         0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB_DISABLE_READ_FVAL                                       0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PK_HASH_BMSK                                               0x2000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PK_HASH_SHFT                                                  0xd
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PK_HASH_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PK_HASH_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB2_BMSK                                                0x1000
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB2_SHFT                                                   0xc
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB2_ALLOW_READ_FVAL                                        0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CALIB2_DISABLE_READ_FVAL                                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_SEC_BOOT_BMSK                                           0x800
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_SEC_BOOT_SHFT                                             0xb
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_SEC_BOOT_ALLOW_READ_FVAL                                  0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_SEC_BOOT_DISABLE_READ_FVAL                                0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                 0x400
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                   0xa
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_ALLOW_READ_FVAL                        0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_DISABLE_READ_FVAL                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                 0x200
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                   0x9
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_ALLOW_READ_FVAL                        0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_DISABLE_READ_FVAL                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CM_FEAT_CONFIG_BMSK                                         0x100
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CM_FEAT_CONFIG_SHFT                                           0x8
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CM_FEAT_CONFIG_ALLOW_READ_FVAL                                0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CM_FEAT_CONFIG_DISABLE_READ_FVAL                              0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEAT_CONFIG_BMSK                                             0x80
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEAT_CONFIG_SHFT                                              0x7
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEAT_CONFIG_ALLOW_READ_FVAL                                   0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_FEAT_CONFIG_DISABLE_READ_FVAL                                 0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_CONFIG_BMSK                                              0x40
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_CONFIG_SHFT                                               0x6
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_CONFIG_ALLOW_READ_FVAL                                    0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_OEM_CONFIG_DISABLE_READ_FVAL                                  0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                         0x20
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                          0x5
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_DISABLE_READ_FVAL                             0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                         0x10
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                          0x4
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_DISABLE_READ_FVAL                             0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                          0x8
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                          0x3
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_DISABLE_READ_FVAL                             0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RD_WR_PERM_BMSK                                               0x4
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RD_WR_PERM_SHFT                                               0x2
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RD_WR_PERM_ALLOW_READ_FVAL                                    0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_RD_WR_PERM_DISABLE_READ_FVAL                                  0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PTE_BMSK                                                      0x2
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PTE_SHFT                                                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PTE_ALLOW_READ_FVAL                                           0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_PTE_DISABLE_READ_FVAL                                         0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CRI_CM_PRIVATE_BMSK                                           0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CRI_CM_PRIVATE_SHFT                                           0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CRI_CM_PRIVATE_ALLOW_READ_FVAL                                0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_LSB_CRI_CM_PRIVATE_DISABLE_READ_FVAL                              0x1

#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000134)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000134)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000134)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ADDR, HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RMSK)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ADDR,m,v,HWIO_QFPROM_RAW_RD_WR_PERM_MSB_IN)
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RSVD0_BMSK                                             0xf8000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RSVD0_SHFT                                                   0x1b
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE26_BMSK                                            0x4000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE26_SHFT                                                 0x1a
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE26_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE26_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE25_BMSK                                            0x2000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE25_SHFT                                                 0x19
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE25_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE25_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE24_BMSK                                            0x1000000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE24_SHFT                                                 0x18
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE24_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE24_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE23_BMSK                                             0x800000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE23_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE23_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE23_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE22_BMSK                                             0x400000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE22_SHFT                                                 0x16
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE22_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE22_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE21_BMSK                                             0x200000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE21_SHFT                                                 0x15
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE21_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE21_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE20_BMSK                                             0x100000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE20_SHFT                                                 0x14
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE20_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE20_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE19_BMSK                                              0x80000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE19_SHFT                                                 0x13
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE19_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE19_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE18_BMSK                                              0x40000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE18_SHFT                                                 0x12
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE18_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SPARE18_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEC_EN_BMSK                                               0x20000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEC_EN_SHFT                                                  0x11
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEC_EN_ALLOW_WRITE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEC_EN_DISABLE_WRITE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_BOOT_ROM_PATCH_BMSK                                       0x10000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_BOOT_ROM_PATCH_SHFT                                          0x10
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_BOOT_ROM_PATCH_ALLOW_WRITE_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_BOOT_ROM_PATCH_DISABLE_WRITE_FVAL                             0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_MEM_CONFIG_BMSK                                            0x8000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_MEM_CONFIG_SHFT                                               0xf
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_MEM_CONFIG_ALLOW_WRITE_FVAL                                   0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_MEM_CONFIG_DISABLE_WRITE_FVAL                                 0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB_BMSK                                                 0x4000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB_SHFT                                                    0xe
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB_ALLOW_WRITE_FVAL                                        0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB_DISABLE_WRITE_FVAL                                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PK_HASH_BMSK                                               0x2000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PK_HASH_SHFT                                                  0xd
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PK_HASH_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PK_HASH_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB2_BMSK                                                0x1000
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB2_SHFT                                                   0xc
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB2_ALLOW_WRITE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CALIB2_DISABLE_WRITE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_SEC_BOOT_BMSK                                           0x800
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_SEC_BOOT_SHFT                                             0xb
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_SEC_BOOT_ALLOW_WRITE_FVAL                                 0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_SEC_BOOT_DISABLE_WRITE_FVAL                               0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_BMSK                                 0x400
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_SHFT                                   0xa
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_ALLOW_WRITE_FVAL                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_DISABLE_WRITE_FVAL                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_BMSK                                 0x200
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_SHFT                                   0x9
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_ALLOW_WRITE_FVAL                       0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_DISABLE_WRITE_FVAL                     0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CM_FEAT_CONFIG_BMSK                                         0x100
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CM_FEAT_CONFIG_SHFT                                           0x8
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CM_FEAT_CONFIG_ALLOW_WRITE_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CM_FEAT_CONFIG_DISABLE_WRITE_FVAL                             0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEAT_CONFIG_BMSK                                             0x80
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEAT_CONFIG_SHFT                                              0x7
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEAT_CONFIG_ALLOW_WRITE_FVAL                                  0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_FEAT_CONFIG_DISABLE_WRITE_FVAL                                0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_CONFIG_BMSK                                              0x40
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_CONFIG_SHFT                                               0x6
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_CONFIG_ALLOW_WRITE_FVAL                                   0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_OEM_CONFIG_DISABLE_WRITE_FVAL                                 0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_BMSK                                         0x20
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_SHFT                                          0x5
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_DISABLE_WRITE_FVAL                            0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_BMSK                                         0x10
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_SHFT                                          0x4
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_DISABLE_WRITE_FVAL                            0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_BMSK                                          0x8
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_SHFT                                          0x3
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_DISABLE_WRITE_FVAL                            0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RD_WR_PERM_BMSK                                               0x4
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RD_WR_PERM_SHFT                                               0x2
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RD_WR_PERM_ALLOW_WRITE_FVAL                                   0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_RD_WR_PERM_DISABLE_WRITE_FVAL                                 0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PTE_BMSK                                                      0x2
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PTE_SHFT                                                      0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PTE_ALLOW_WRITE_FVAL                                          0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_PTE_DISABLE_WRITE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CRI_CM_PRIVATE_BMSK                                           0x1
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CRI_CM_PRIVATE_SHFT                                           0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CRI_CM_PRIVATE_ALLOW_WRITE_FVAL                               0x0
#define HWIO_QFPROM_RAW_RD_WR_PERM_MSB_CRI_CM_PRIVATE_DISABLE_WRITE_FVAL                             0x1

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000138)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000138)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000138)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_PIL_SUBSYSTEM0_BMSK                               0xfc000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_PIL_SUBSYSTEM0_SHFT                                     0x1a
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_TZ_BMSK                                            0x3fff000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_TZ_SHFT                                                  0xc
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_SBL1_BMSK                                              0xffe
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_SBL1_SHFT                                                0x1
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_BMSK                                0x1
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_SHFT                                0x0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_RPMB_KEY_NOT_PROVISIONED_FVAL        0x0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_RPMB_KEY_PROVISIONED_FVAL           0x1

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000013c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000013c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000013c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_APPSBL0_BMSK                                      0xfffc0000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_APPSBL0_SHFT                                            0x12
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_PIL_SUBSYSTEM1_BMSK                                  0x3ffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_1_MSB_PIL_SUBSYSTEM1_SHFT                                      0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000140)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000140)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000140)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_APPSBL1_BMSK                                      0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_LSB_APPSBL1_SHFT                                             0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000144)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000144)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000144)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_BMSK                      0xff000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_SHFT                            0x18
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL        0xf
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL       0x1e
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL       0x2d
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL       0x3c
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL       0x4b
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL       0x5a
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL       0x69
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL       0x78
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL       0x87
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL       0x96
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL       0xa5
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL       0xb4
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL       0xc3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL       0xd2
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL       0xe1
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_HYPERVISOR_BMSK                                     0xfff000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_HYPERVISOR_SHFT                                          0xc
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RPM_BMSK                                               0xff0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_RPM_SHFT                                                 0x4
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_APPSBL2_BMSK                                             0xf
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_2_MSB_APPSBL2_SHFT                                             0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000148)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000148)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000148)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_MSS_BMSK                                          0xffff0000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_MSS_SHFT                                                0x10
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_MBA_BMSK                                              0xffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_LSB_MBA_SHFT                                                 0x0

#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000014c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000014c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000014c)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR, HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_RMSK)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_IN)
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_SPARE0_BMSK                                       0xffffff00
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_SPARE0_SHFT                                              0x8
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_BMSK                      0xff
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_SHFT                       0x0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL        0xf
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL       0x1e
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL       0x2d
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL       0x3c
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL       0x4b
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL       0x5a
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL       0x69
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL       0x78
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL       0x87
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL       0x96
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL       0xa5
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL       0xb4
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL       0xc3
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL       0xd2
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL       0xe1
#define HWIO_QFPROM_RAW_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000150)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000150)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000150)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD0_BMSK                                        0xf0000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_RSVD0_SHFT                                              0x1c
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_BMSK                            0x8000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_SHFT                                 0x1b
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_BMSK                            0x4000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_SHFT                                 0x1a
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_BMSK                            0x2000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_SHFT                                 0x19
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_BMSK                            0x1000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_SHFT                                 0x18
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_BMSK                             0x800000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_SHFT                                 0x17
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_BMSK                                0x400000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_SHFT                                    0x16
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_BMSK                            0x3c0000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_SHFT                                0x12
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_BMSK                              0x20000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_SHFT                                 0x11
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_BMSK                              0x10000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_SHFT                                 0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_BMSK                               0x8000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_SHFT                                  0xf
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_BMSK                               0x4000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_SHFT                                  0xe
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_BMSK                               0x2000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_SHFT                                  0xd
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_NOT_SECURE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_SECURE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_BMSK                                          0x1000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_SHFT                                             0xc
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_USE_GPIO_FVAL                                    0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_WDOG_EN_IGNORE_GPIO_ENABLE_WDOG_FVAL                     0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_BMSK                                  0x800
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_SHFT                                    0xb
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_NORMAL_MODE_FVAL                        0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_SECURE_MODE_FVAL                        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BMSK                              0x400
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_SHFT                                0xa
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC2_PORT_FVAL        0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC3_PORT_FVAL        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_GPIO_DISABLE_BMSK                     0x200
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_GPIO_DISABLE_SHFT                       0x9
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_EN_BMSK                               0x100
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_EN_SHFT                                 0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BMSK                                          0xe0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_SHFT                                           0x5
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_DEFAULT_NAND_TO_USB_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BOOT_USB_OPTION_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_BMSK                                0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_SHFT                                 0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_ENUM_19_2_MHZ_FVAL                   0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_ENUM_25_MHZ_FVAL                     0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_BMSK                                 0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_SHFT                                 0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_USE_FORCE_USB_BOOT_GPIO_TO_FORCE_BOOT_FROM_USB_FVAL        0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_NOT_USE_FORCE_USB_BOOT_PIN_FVAL        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_BMSK                                               0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_SPARE_SHFT                                               0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_BMSK                                        0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_SHFT                                        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_TIMEOUT_DISABLED_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_TIMEOUT_ENABLED_90S_FVAL                    0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_BMSK                                     0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_SHFT                                     0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_DOWNLOADER_ENABLED_FVAL                  0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_DOWNLOADER_DISABLED_FVAL                 0x1

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000154)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000154)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000154)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE1_BMSK                                       0xf0000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE1_SHFT                                             0x1c
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_BMSK                              0x8000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_SHFT                                   0x1b
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_ENABLE_FVAL                             0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_DISABLE_FVAL                            0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_BMSK                     0x4000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SHFT                          0x1a
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_DOES_NOT_USE_EFUSE_KEY_FVAL        0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_USES_EFUSE_KEY_FVAL        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_BMSK                        0x2000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_SHFT                             0x19
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_BMSK                           0x1000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_SHFT                                0x18
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_BMSK                            0x800000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_SHFT                                0x17
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ANTI_ROLLBACK_FEATURE_EN_BMSK                       0x780000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ANTI_ROLLBACK_FEATURE_EN_SHFT                           0x13
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_BMSK                            0x40000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_SHFT                               0x12
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_BMSK                             0x20000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_SHFT                                0x11
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_BMSK                              0x10000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_SHFT                                 0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_BMSK                                0x8000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_SHFT                                   0xf
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_BMSK                                0x4000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_SHFT                                   0xe
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_BMSK                             0x2000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_SHFT                                0xd
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_BMSK                              0x1000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_SHFT                                 0xc
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_BMSK                                0x800
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_SHFT                                  0xb
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_BMSK                                0x400
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_SHFT                                  0xa
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE1_DISABLE_BMSK                                    0x200
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE1_DISABLE_SHFT                                      0x9
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE0_DISABLE_BMSK                                    0x100
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_SPARE0_DISABLE_SHFT                                      0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_BMSK                              0x80
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_SHFT                               0x7
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_BMSK                                  0x40
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_SHFT                                   0x6
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_BMSK                             0x20
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_SHFT                              0x5
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_BMSK                                  0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_SHFT                                   0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_BMSK                                  0x8
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_SHFT                                  0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_BMSK                                   0x4
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_SHFT                                   0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_BMSK                                   0x2
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_SHFT                                   0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_BMSK                                   0x1
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_SHFT                                   0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_DISABLE_FVAL                           0x1

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000158)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000158)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000158)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_PRODUCT_ID_BMSK                               0xffff0000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_PRODUCT_ID_SHFT                                     0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_HW_ID_BMSK                                        0xffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_LSB_OEM_HW_ID_SHFT                                           0x0

#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000015c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000015c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000015c)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PERIPH_VID_BMSK                                   0xffff0000
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PERIPH_VID_SHFT                                         0x10
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PERIPH_PID_BMSK                                       0xffff
#define HWIO_QFPROM_RAW_OEM_CONFIG_ROW1_MSB_PERIPH_PID_SHFT                                          0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000160)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000160)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000160)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RESOLUTION_LIMITER_BMSK                          0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_RESOLUTION_LIMITER_SHFT                                0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_1_DISABLE_BMSK                               0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_1_DISABLE_SHFT                                     0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                               0x20000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                     0x1d
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MDP_EFUSE_LTC0_DISABLE_BMSK                      0x10000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MDP_EFUSE_LTC0_DISABLE_SHFT                            0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                                0x8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                     0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SPARE_BMSK                                        0x4000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SPARE_SHFT                                             0x1a
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_BMSK                       0x2000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_SHFT                            0x19
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_BMSK                          0x1000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_SHFT                               0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_BMSK                           0x800000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_SHFT                               0x17
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SPARE_22_BMSK                                      0x400000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_SPARE_22_SHFT                                          0x16
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_BMSK                                   0x200000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_SHFT                                       0x15
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_ENABLE_FVAL                                 0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_DISABLE_FVAL                                0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_BMSK                                   0x100000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_SHFT                                       0x14
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_ENABLE_FVAL                                 0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_DISABLE_FVAL                                0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SPARE_DISABLE_BMSK                            0xe0000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SPARE_DISABLE_SHFT                               0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_BMSK                             0x10000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_SHFT                                0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_BMSK                              0x8000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_SHFT                                 0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_BMSK                              0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_SHFT                                 0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_BMSK                              0x2000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_SHFT                                 0xd
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_BMSK                             0x1000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_SHFT                                0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_BMSK                              0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_SHFT                                0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_BMSK                             0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_SHFT                               0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_BMSK                            0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_SHFT                              0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_BMSK                          0x100
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_SHFT                            0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_BMSK                      0x80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_SHFT                       0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_ENABLE_FVAL                0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_DISABLE_FVAL               0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_BMSK                      0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_SHFT                       0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_ENABLE_FVAL                0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_DISABLE_FVAL               0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_BMSK                             0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_SHFT                              0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_BMSK                                0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_SHFT                                 0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_BMSK                                  0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_SHFT                                  0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_BMSK                                0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_SHFT                                0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_BMSK                                   0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_SHFT                                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_BMSK                                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_SHFT                                   0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_DISABLE_FVAL                           0x1

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000164)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000164)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000164)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDC_EMMC_MODE1P2_FORCE_GPIO_BMSK                 0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDC_EMMC_MODE1P2_FORCE_GPIO_SHFT                       0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                      0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                            0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_BMSK                         0x30000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_SHFT                               0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_DEFAULT_FVAL                   0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_500_MHZ_FVAL                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZ_FVAL                   0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZZ_FVAL                  0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SYSBARDISABLE_BMSK                                0x8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SYSBARDISABLE_SHFT                                     0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE6_BMSK                                       0x4000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE6_SHFT                                            0x1a
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_BMSK                            0x2000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_SHFT                                 0x19
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_BMSK                                  0x1000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_SHFT                                       0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_ENABLE_FVAL                                 0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_DISABLE_FVAL                                0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                       0x800000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                           0x17
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_SW_KEY_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_HW_KEY_FVAL        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                       0x400000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                           0x16
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_SW_KEY_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_HW_KEY_FVAL        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                             0x200000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                 0x15
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE5_BMSK                                        0x100000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE5_SHFT                                            0x14
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE1_BMSK                                         0x80000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE1_SHFT                                            0x13
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE1_ENABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE1_DISABLE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE2_BMSK                                         0x40000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE2_SHFT                                            0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE3_BMSK                                         0x38000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE3_SHFT                                             0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_5GHZ_FVAL                                 0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_4GHZ_FVAL                                 0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_2GHZ_FVAL                                 0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE4_BMSK                                          0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE4_SHFT                                             0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE4_ENABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE4_DISABLE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE7_BMSK                                          0x2000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE7_SHFT                                             0xd
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE8_BMSK                                          0x1000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE8_SHFT                                             0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE9_BMSK                                           0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE9_SHFT                                             0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE10_BMSK                                          0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE10_SHFT                                            0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE11_BMSK                                          0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE11_SHFT                                            0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE12_BMSK                                          0x100
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE12_SHFT                                            0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE13_BMSK                                           0x80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE13_SHFT                                            0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE14_BMSK                                           0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE14_SHFT                                            0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                 0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                  0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_DEFAULT_POWER_ON_BRINGUP_DISABLE_BOOT_FSM_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BOOT_FSM_BASED_BRING_UP_FVAL          0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                               0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                                0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_128_CLAMP_RESET_128_L2_RESET_256_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_32_CLAMP_RESET_48_L2_RESET_128_FVAL        0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_16_CLAMP_RESET_23_L2_RESET_103_FVAL        0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE15_BMSK                                            0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_SPARE15_SHFT                                            0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_BMSK                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_SHFT                   0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_512KB_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_1MB_FVAL          0x1

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000168)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000168)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000168)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE1_BMSK                                      0xf8000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE1_SHFT                                            0x1b
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_BMSK                          0x4000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_SHFT                               0x1a
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE2_BMSK                                       0x2000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE2_SHFT                                            0x19
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE3_BMSK                                       0x1000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE3_SHFT                                            0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE4_BMSK                                        0x800000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE4_SHFT                                            0x17
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE4_ENABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE4_DISABLE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE5_BMSK                                        0x400000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE5_SHFT                                            0x16
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE5_ENABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE5_DISABLE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE6_BMSK                                        0x200000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE6_SHFT                                            0x15
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE6_ENABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SPARE6_DISABLE_FVAL                                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_BMSK                       0x100000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_SHFT                           0x14
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_BMSK                         0x80000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_SHFT                            0x13
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_BMSK                          0x40000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_SHFT                             0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_BMSK                           0x20000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_SHFT                              0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_BMSK                           0x10000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_SHFT                              0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_BMSK                         0x8000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_SHFT                            0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_BMSK                          0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_SHFT                             0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                           0x2000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                              0xd
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                           0x1000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                              0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE1_DISABLE_BMSK                                0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE1_DISABLE_SHFT                                  0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE0_DISABLE_BMSK                                0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE0_DISABLE_SHFT                                  0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE4_DISABLE_BMSK                                0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE4_DISABLE_SHFT                                  0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_BMSK                             0x100
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_SHFT                               0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_BMSK                         0x80
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_SHFT                          0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                   0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                  0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_BMSK                              0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_SHFT                               0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE5_DISABLE_BMSK                                 0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_SPARE5_DISABLE_SHFT                                  0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_BMSK                              0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_SHFT                               0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_BMSK                               0x8
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_SHFT                               0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_BMSK                                   0x4
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_SHFT                                   0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                    0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                    0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_ENABLE_FVAL                             0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_DISABLE_FVAL                            0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_ENABLE_FVAL                                 0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_DISABLE_FVAL                                0x1

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000016c)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000016c)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000016c)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                      0xfe000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                            0x19
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_CJI_CORE_SEL_DISABLE_BMSK                     0x1000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_CJI_CORE_SEL_DISABLE_SHFT                          0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                             0xfff800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                  0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SPARE1_BMSK                                           0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_SPARE1_SHFT                                             0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_MODEM_PBL_PATCH_VERSION_BMSK                          0x3e0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_MODEM_PBL_PATCH_VERSION_SHFT                            0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                            0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                             0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000170)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000170)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000170)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK            0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                   0x0

#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000174)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000174)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000174)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_7_BMSK                                     0x80000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_7_SHFT                                           0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_6_BMSK                                     0x40000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_6_SHFT                                           0x1e
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FUSE_APPS_BOOT_TRIGGER_DISABLE_BMSK              0x20000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FUSE_APPS_BOOT_TRIGGER_DISABLE_SHFT                    0x1d
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MSS_HASH_INTEGRITY_CHECK_DISABLE_BMSK            0x10000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MSS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                  0x1c
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MODEM_PBL_PLL_CTRL_BMSK                           0xf000000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MODEM_PBL_PLL_CTRL_SHFT                                0x18
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                             0xf80000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                 0x13
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_3_BMSK                                        0x40000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_3_SHFT                                           0x12
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_2_BMSK                                        0x20000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_2_SHFT                                           0x11
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_1_BMSK                                        0x10000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_1_SHFT                                           0x10
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_0_BMSK                                         0x8000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_0_SHFT                                            0xf
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                             0x4000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                                0xe
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                             0x3000
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                                0xc
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_XO_FVAL                             0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                   0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                 0x2
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                 0x3
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                               0x800
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                 0xb
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MSA_ENA_BMSK                                          0x400
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MSA_ENA_SHFT                                            0xa
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_BMSK                                0x200
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_SHFT                                  0x9
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_MODEM_IMAGE_NOT_AUTHENTICATED_FVAL        0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_FORCE_MODEM_IMAGE_AUTHENTICATION_FVAL        0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_8_7_BMSK                                        0x180
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_SPARE_8_7_SHFT                                          0x7
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MODEM_BOOT_FROM_ROM_BMSK                               0x40
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_MODEM_BOOT_FROM_ROM_SHFT                                0x6
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                            0x20
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                             0x5
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_ENABLE_PATCHING_FVAL             0x0
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_DISABLE_PATCHING_FVAL            0x1
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                 0x1f
#define HWIO_QFPROM_RAW_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                  0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000178)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000178)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000178)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000017c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000017c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000017c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000180)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000180)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000180)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000184)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000184)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000184)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000188)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000188)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000188)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_LSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000018c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_PHYS                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000018c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_OFFS                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000018c)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RMSK                                          0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_POR                                           0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_POR_RMSK                                      0x00000000
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ATTR                                                 0x3
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                           0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000190 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000190 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000190 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                  0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                           3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_POR                                   0x00000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_POR_RMSK                              0x00000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ATTR                                         0x3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                        0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                               0x0

#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000194 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000194 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000194 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                  0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                           3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_POR                                   0x00000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_POR_RMSK                              0x00000000
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ATTR                                         0x3
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                        0xffffffff
#define HWIO_QFPROM_RAW_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                               0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                  0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                           3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_POR                                   0x00000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_POR_RMSK                              0x00000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ATTR                                         0x3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                        0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                               0x0

#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                  0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                           3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_POR                                   0x00000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_POR_RMSK                              0x00000000
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ATTR                                         0x3
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                        0xffffffff
#define HWIO_QFPROM_RAW_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                               0x0

#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001d0)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001d0)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001d0)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_POR                                             0x00000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ATTR                                                   0x3
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT4_BMSK                                  0xff000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT4_SHFT                                        0x18
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT3_BMSK                                    0xff0000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT3_SHFT                                        0x10
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT2_BMSK                                      0xff00
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT2_SHFT                                         0x8
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT1_BMSK                                        0xff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT1_SHFT                                         0x0

#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001d4)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001d4)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001d4)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_POR                                             0x00000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ATTR                                                   0x3
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SPARE0_BMSK                                     0x80000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SPARE0_SHFT                                           0x1f
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_FEC_VALUE_BMSK                                  0x7f000000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_FEC_VALUE_SHFT                                        0x18
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT7_BMSK                                    0xff0000
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT7_SHFT                                        0x10
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT6_BMSK                                      0xff00
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT6_SHFT                                         0x8
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT5_BMSK                                        0xff
#define HWIO_QFPROM_RAW_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT5_SHFT                                         0x0

#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001d8)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001d8)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001d8)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_SPARE_BMSK                                            0xc0000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_SPARE_SHFT                                                  0x1e
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_SPARE2_BMSK                                           0x3fffffff
#define HWIO_QFPROM_RAW_CALIB2_ROW0_LSB_SPARE2_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001dc)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001dc)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001dc)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_SPARE3_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_CALIB2_ROW0_MSB_SPARE3_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ADDR(n)                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001e0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_PHYS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001e0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_OFFS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001e0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_MAXn                                                          3
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ATTR                                                        0x3
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_HASH_DATA0_BMSK                                      0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_LSB_HASH_DATA0_SHFT                                             0x0

#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ADDR(n)                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000001e4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_PHYS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000001e4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_OFFS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000001e4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_MAXn                                                          3
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ATTR                                                        0x3
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_SPARE0_BMSK                                          0x80000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_SPARE0_SHFT                                                0x1f
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_FEC_VALUE_BMSK                                       0x7f000000
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_FEC_VALUE_SHFT                                             0x18
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_HASH_DATA1_BMSK                                        0xffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROWn_MSB_HASH_DATA1_SHFT                                             0x0

#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000200)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000200)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000200)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ATTR                                                        0x3
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_IN)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_HASH_DATA0_BMSK                                      0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_LSB_HASH_DATA0_SHFT                                             0x0

#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000204)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000204)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000204)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ATTR                                                        0x3
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_IN)
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_SPARE0_BMSK                                          0x80000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_SPARE0_SHFT                                                0x1f
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_FEC_VALUE_BMSK                                       0x7f000000
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_FEC_VALUE_SHFT                                             0x18
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_UNUSED_BMSK                                            0xffffff
#define HWIO_QFPROM_RAW_PK_HASH_ROW4_MSB_UNUSED_SHFT                                                 0x0

#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000208)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_SVS_BMSK                                0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_SVS_SHFT                                      0x18
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_NOM_BMSK                                  0xfff000
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_NOM_SHFT                                       0xc
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_TUR_BMSK                                     0xfff
#define HWIO_QFPROM_RAW_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_TUR_SHFT                                       0x0

#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000020c)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_FEC_BITS_BMSK                                          0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_FEC_BITS_SHFT                                                0x18
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_SPARE_BMSK                                               0x800000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_SPARE_SHFT                                                   0x17
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_DIS_CPR_BMSK                                        0x400000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_DIS_CPR_SHFT                                            0x16
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR_GLOBAL_RC_BMSK                                       0x380000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR_GLOBAL_RC_SHFT                                           0x13
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_TARG_VOLT_TUR_BMSK                                   0x7e000
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_TARG_VOLT_TUR_SHFT                                       0xd
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_SVS_BMSK                                       0x1c00
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_SVS_SHFT                                          0xa
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_NOM_BMSK                                        0x380
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_NOM_SHFT                                          0x7
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_TUR_BMSK                                         0x70
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_RO_SEL_TUR_SHFT                                          0x4
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_QUOT_VMIN_SVS_1_BMSK                                     0xf
#define HWIO_QFPROM_RAW_CALIB_ROW0_MSB_CPR2_QUOT_VMIN_SVS_1_SHFT                                     0x0

#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000210)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_SPARE_31_28_BMSK                                       0xf0000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_SPARE_31_28_SHFT                                             0x1c
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_SVS_BMSK                                 0xf800000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_SVS_SHFT                                      0x17
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_NOM_BMSK                                  0x7c0000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_NOM_SHFT                                      0x12
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_TUR_BMSK                                   0x3e000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_TARG_VOLT_TUR_SHFT                                       0xd
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_DIS_CPR_BMSK                                          0x1000
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR0_DIS_CPR_SHFT                                             0xc
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR2_TARG_VOLT_SVS_BMSK                                     0xfc0
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR2_TARG_VOLT_SVS_SHFT                                       0x6
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR2_TARG_VOLT_NOM_BMSK                                      0x3f
#define HWIO_QFPROM_RAW_CALIB_ROW1_LSB_CPR2_TARG_VOLT_NOM_SHFT                                       0x0

#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000214)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_FEC_BITS_BMSK                                          0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_FEC_BITS_SHFT                                                0x18
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR_LOCAL_RC_BMSK                                        0xe00000
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR_LOCAL_RC_SHFT                                            0x15
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOMPLUS_BMSK                              0x1f0000
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOMPLUS_SHFT                                  0x10
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_SVS_BMSK                                    0xf800
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_SVS_SHFT                                       0xb
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOM_BMSK                                     0x7c0
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOM_SHFT                                       0x6
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_TUR_BMSK                                      0x3e
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_TARG_VOLT_TUR_SHFT                                       0x1
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_DIS_CPR_BMSK                                             0x1
#define HWIO_QFPROM_RAW_CALIB_ROW1_MSB_CPR1_DIS_CPR_SHFT                                             0x0

#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000218)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IDDQ_CX_ACTIVE_BIT_BMSK                                0xf8000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IDDQ_CX_ACTIVE_BIT_SHFT                                      0x1b
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IDDQ_APC_ACTIVE_BMSK                                    0x7f80000
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_IDDQ_APC_ACTIVE_SHFT                                         0x13
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_SVS_BMSK                                      0x7e000
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_SVS_SHFT                                          0xd
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_NOMINAL_BMSK                                   0x1f80
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_NOMINAL_SHFT                                      0x7
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_TURBO_BMSK                                       0x7f
#define HWIO_QFPROM_RAW_CALIB_ROW2_LSB_CPR2_OFFSET_TURBO_SHFT                                        0x0

#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000021c)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_FEC_BITS_BMSK                                          0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_FEC_BITS_SHFT                                                0x18
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PH_B0M1_BMSK                                             0xe00000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PH_B0M1_SHFT                                                 0x15
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PH_B0M0_BMSK                                             0x1c0000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_PH_B0M0_SHFT                                                 0x12
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_G_B0_BMSK                                                 0x38000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_G_B0_SHFT                                                     0xf
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_CLK_B_BMSK                                                 0x6000
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_CLK_B_SHFT                                                    0xd
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_CAP_B_BMSK                                                 0x1800
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_CAP_B_SHFT                                                    0xb
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_SAR_B_BMSK                                                  0x600
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_SAR_B_SHFT                                                    0x9
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IDDQ_MX_ACTIVE_BMSK                                         0x1f8
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IDDQ_MX_ACTIVE_SHFT                                           0x3
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IDDQ_CX_ACTIVE_BIT_BMSK                                       0x7
#define HWIO_QFPROM_RAW_CALIB_ROW2_MSB_IDDQ_CX_ACTIVE_BIT_SHFT                                       0x0

#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000220)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW3_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW3_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_SPARE1_BMSK                                            0xfe000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_SPARE1_SHFT                                                  0x19
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_VREF_B1_BMSK                                            0x1800000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_VREF_B1_SHFT                                                 0x17
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M3_BMSK                                             0x700000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M3_SHFT                                                 0x14
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M2_BMSK                                              0xe0000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M2_SHFT                                                 0x11
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M1_BMSK                                              0x1c000
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M1_SHFT                                                  0xe
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M0_BMSK                                               0x3800
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B1M0_SHFT                                                  0xb
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_G_B1_BMSK                                                   0x700
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_G_B1_SHFT                                                     0x8
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_VREF_B0_BMSK                                                 0xc0
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_VREF_B0_SHFT                                                  0x6
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B0M3_BMSK                                                 0x38
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_B0M3_SHFT                                                  0x3
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_BOM2_BMSK                                                  0x7
#define HWIO_QFPROM_RAW_CALIB_ROW3_LSB_PH_BOM2_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000224)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW3_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW3_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_FEC_BITS_BMSK                                          0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_FEC_BITS_SHFT                                                0x18
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_SPARE_BMSK                                               0xc00000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_SPARE_SHFT                                                   0x16
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_GNSS_ADC_CALIB_BMSK                                      0x380000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_GNSS_ADC_CALIB_SHFT                                          0x13
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_MODEM_TXDAC_FUSEFLAG_BMSK                                 0x40000
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_MODEM_TXDAC_FUSEFLAG_SHFT                                    0x12
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_SPARE_BMSK                                     0x3fc00
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_SPARE_SHFT                                         0xa
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_RANGE_CORR_BMSK                                  0x200
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_RANGE_CORR_SHFT                                    0x9
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_AVEG_CORR_BMSK                                   0x100
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_AVEG_CORR_SHFT                                     0x8
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_RPOLY_CAL_BMSK                                    0xff
#define HWIO_QFPROM_RAW_CALIB_ROW3_MSB_COMBOTXDAC_RPOLY_CAL_SHFT                                     0x0

#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000228)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW4_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS1_POINT2_BMSK                                     0xfc000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS1_POINT2_SHFT                                           0x1a
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS1_POINT1_BMSK                                      0x3f00000
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS1_POINT1_SHFT                                           0x14
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS0_POINT2_BMSK                                        0xfc000
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS0_POINT2_SHFT                                            0xe
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS0_POINT1_BMSK                                         0x3f00
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS0_POINT1_SHFT                                            0x8
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS_BASE0_BMSK                                             0xff
#define HWIO_QFPROM_RAW_CALIB_ROW4_LSB_TSENS_BASE0_SHFT                                              0x0

#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000022c)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW4_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_FEC_BITS_BMSK                                          0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_FEC_BITS_SHFT                                                0x18
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS3_POINT2_BMSK                                       0xfc0000
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS3_POINT2_SHFT                                           0x12
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS3_POINT1_BMSK                                        0x3f000
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS3_POINT1_SHFT                                            0xc
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS2_POINT2_BMSK                                          0xfc0
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS2_POINT2_SHFT                                            0x6
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS2_POINT1_BMSK                                           0x3f
#define HWIO_QFPROM_RAW_CALIB_ROW4_MSB_TSENS2_POINT1_SHFT                                            0x0

#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000230)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW5_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW5_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW5_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_SPARE_23_31_BMSK                                       0xff800000
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_SPARE_23_31_SHFT                                             0x17
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS_CALIB_BMSK                                         0x700000
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS_CALIB_SHFT                                             0x14
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS_BASE1_BMSK                                          0xff000
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS_BASE1_SHFT                                              0xc
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS4_POINT2_BMSK                                          0xfc0
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS4_POINT2_SHFT                                            0x6
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS4_POINT1_BMSK                                           0x3f
#define HWIO_QFPROM_RAW_CALIB_ROW5_LSB_TSENS4_POINT1_SHFT                                            0x0

#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000234)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW5_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW5_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW5_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_FEC_VALUE_BMSK                                         0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_FEC_VALUE_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_23_19_BMSK                                         0xf80000
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_23_19_SHFT                                             0x13
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_10_9_BMSK                                             0x600
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_10_9_SHFT                                               0x9
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_CPR1_TARG_VOLT_SVSPLUS_BMSK                                 0x1f0
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_CPR1_TARG_VOLT_SVSPLUS_SHFT                                   0x4
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_0_3_BMSK                                                0xf
#define HWIO_QFPROM_RAW_CALIB_ROW5_MSB_SPARE_0_3_SHFT                                                0x0

#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000238)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW6_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW6_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW6_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_SPARE0_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_SPARE0_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_SPARE_BMSK                                             0x7f000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_LSB_SPARE_SHFT                                                   0x18

#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000023c)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW6_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW6_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW6_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_SPARE0_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_SPARE0_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_FEC_VALUE_BMSK                                         0x7f000000
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_FEC_VALUE_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW6_MSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000240)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW7_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW7_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW7_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_SPARE0_BMSK                                            0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_SPARE0_SHFT                                                  0x18
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_LSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000244)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW7_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW7_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW7_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_SPARE0_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_SPARE0_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_FEC_VALUE_BMSK                                         0x7f000000
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_FEC_VALUE_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW7_MSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000248)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW8_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW8_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW8_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_SPARE0_BMSK                                            0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_SPARE0_SHFT                                                  0x18
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_LSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000024c)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW8_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW8_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW8_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_SPARE0_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_SPARE0_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_FEC_VALUE_BMSK                                         0x7f000000
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_FEC_VALUE_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW8_MSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000250)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000250)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000250)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW9_LSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW9_LSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW9_LSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_SPARE0_BMSK                                            0xff000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_SPARE0_SHFT                                                  0x18
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_LSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000254)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_PHYS                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000254)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OFFS                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000254)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_RMSK                                                   0xffffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_POR                                                    0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_POR_RMSK                                               0x00000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ATTR                                                          0x3
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR, HWIO_QFPROM_RAW_CALIB_ROW9_MSB_RMSK)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_CALIB_ROW9_MSB_ADDR,m,v,HWIO_QFPROM_RAW_CALIB_ROW9_MSB_IN)
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_SPARE0_BMSK                                            0x80000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_SPARE0_SHFT                                                  0x1f
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_FEC_VALUE_BMSK                                         0x7f000000
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_FEC_VALUE_SHFT                                               0x18
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_SPARE_BMSK                                               0xffffff
#define HWIO_QFPROM_RAW_CALIB_ROW9_MSB_SPARE_SHFT                                                    0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000258)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000258)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000258)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000260)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000260)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000260)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000268)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000268)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000268)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000270)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000270)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000270)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000278)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000278)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000278)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000280)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000280)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000280)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000288)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000288)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000288)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000290)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000290)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000290)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000298)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000298)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000298)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_REDUN_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_LSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000025c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000025c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000025c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW0_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000264)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000264)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000264)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW1_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000026c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000026c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000026c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW2_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000274)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000274)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000274)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW3_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000027c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000027c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000027c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW4_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000284)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000284)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000284)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW5_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000028c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000028c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000028c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW6_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000294)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000294)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000294)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW7_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000029c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000029c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000029c)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_REDUN_DATA_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW8_MSB_REDUN_DATA_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002a0)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002a0)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002a0)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_MEM_ACCEL_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_LSB_MEM_ACCEL_SHFT                                           0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ADDR                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002a4)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_PHYS                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002a4)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_OFFS                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002a4)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_POR                                               0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ATTR                                                     0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_SPARE0_BMSK                                       0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_SPARE0_SHFT                                             0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_FEC_VALUE_BMSK                                    0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_FEC_VALUE_SHFT                                          0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_MEM_ACCEL_BMSK                                      0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW9_MSB_MEM_ACCEL_SHFT                                           0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002a8)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002a8)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002a8)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_MEM_ACCEL_BMSK                                   0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_LSB_MEM_ACCEL_SHFT                                          0x0

#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002ac)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002ac)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002ac)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_POR                                              0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ATTR                                                    0x3
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ADDR, HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_RMSK)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_ADDR,m,v,HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_IN)
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_SPARE0_BMSK                                      0x80000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_SPARE0_SHFT                                            0x1f
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_FEC_VALUE_BMSK                                   0x7f000000
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_FEC_VALUE_SHFT                                         0x18
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_MEM_ACCEL_BMSK                                     0xffffff
#define HWIO_QFPROM_RAW_MEM_CONFIG_ROW10_MSB_MEM_ACCEL_SHFT                                          0x0

#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002b0 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_MAXn                                                       31
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_POR                                                0x00000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_POR_RMSK                                           0x00000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ATTR                                                      0x3
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n), HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_INI(n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PATCH_DATA_BMSK                                    0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_LSB_PATCH_DATA_SHFT                                           0x0

#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n)                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000002b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PHYS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000002b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OFFS(n)                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000002b4 + 0x8 * (n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RMSK                                               0xffffffff
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_MAXn                                                       31
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_POR                                                0x00000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_POR_RMSK                                           0x00000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ATTR                                                      0x3
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n), HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OUTI(n,val)    \
        out_dword(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n),val)
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_ADDR(n),mask,val,HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_INI(n))
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_SPARE0_BMSK                                        0x80000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_SPARE0_SHFT                                              0x1f
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_FEC_VALUE_BMSK                                     0x7f000000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_FEC_VALUE_SHFT                                           0x18
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_SPARE3_BMSK                                          0xfe0000
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_SPARE3_SHFT                                              0x11
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_ADDR_BMSK                                       0x1fffe
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_ADDR_SHFT                                           0x1
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_EN_BMSK                                             0x1
#define HWIO_QFPROM_RAW_ROM_PATCH_ROWn_MSB_PATCH_EN_SHFT                                             0x0

#define HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003b0)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003b0)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003b0)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_LSB_POR                                                        0x00000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_POR_RMSK                                                   0x00000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_ATTR                                                              0x3
#define HWIO_QFPROM_RAW_FEC_EN_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR, HWIO_QFPROM_RAW_FEC_EN_LSB_RMSK)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEC_EN_LSB_ADDR,m,v,HWIO_QFPROM_RAW_FEC_EN_LSB_IN)
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RSVD0_BMSK                                                 0xf8000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_RSVD0_SHFT                                                       0x1b
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_BMSK                                        0x4000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_SHFT                                             0x1a
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION26_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_BMSK                                        0x2000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_SHFT                                             0x19
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION25_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_BMSK                                        0x1000000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_SHFT                                             0x18
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION24_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_BMSK                                         0x800000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_SHFT                                             0x17
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION23_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_BMSK                                         0x400000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_SHFT                                             0x16
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION22_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_BMSK                                         0x200000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_SHFT                                             0x15
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION21_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_BMSK                                         0x100000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_SHFT                                             0x14
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION20_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_BMSK                                          0x80000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_SHFT                                             0x13
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION19_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_BMSK                                          0x40000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_SHFT                                             0x12
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION18_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_BMSK                                          0x20000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_SHFT                                             0x11
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION17_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_BMSK                                          0x10000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_SHFT                                             0x10
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION16_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_BMSK                                           0x8000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_SHFT                                              0xf
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION15_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_BMSK                                           0x4000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_SHFT                                              0xe
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION14_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_BMSK                                           0x2000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_SHFT                                              0xd
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION13_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_BMSK                                           0x1000
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_SHFT                                              0xc
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION12_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_BMSK                                            0x800
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_SHFT                                              0xb
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION11_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_BMSK                                            0x400
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_SHFT                                              0xa
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION10_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_BMSK                                             0x200
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_SHFT                                               0x9
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION9_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_BMSK                                             0x100
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_SHFT                                               0x8
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION8_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_BMSK                                              0x80
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_SHFT                                               0x7
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION7_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_BMSK                                              0x40
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_SHFT                                               0x6
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION6_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_BMSK                                              0x20
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_SHFT                                               0x5
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION5_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_BMSK                                              0x10
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_SHFT                                               0x4
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION4_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_BMSK                                               0x8
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_SHFT                                               0x3
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION3_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_BMSK                                               0x4
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_SHFT                                               0x2
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION2_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_BMSK                                               0x2
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_SHFT                                               0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION1_FEC_EN_ENABLE_FVAL                                        0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_BMSK                                               0x1
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_SHFT                                               0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_DISABLE_FVAL                                       0x0
#define HWIO_QFPROM_RAW_FEC_EN_LSB_REGION0_FEC_EN_ENABLE_FVAL                                        0x1

#define HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR                                                       (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003b4)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_PHYS                                                       (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003b4)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OFFS                                                       (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003b4)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_RMSK                                                       0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_MSB_POR                                                        0x00000000
#define HWIO_QFPROM_RAW_FEC_EN_MSB_POR_RMSK                                                   0x00000000
#define HWIO_QFPROM_RAW_FEC_EN_MSB_ATTR                                                              0x3
#define HWIO_QFPROM_RAW_FEC_EN_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR, HWIO_QFPROM_RAW_FEC_EN_MSB_RMSK)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_FEC_EN_MSB_ADDR,m,v,HWIO_QFPROM_RAW_FEC_EN_MSB_IN)
#define HWIO_QFPROM_RAW_FEC_EN_MSB_FEC_EN_REDUNDANCY_BMSK                                     0xffffffff
#define HWIO_QFPROM_RAW_FEC_EN_MSB_FEC_EN_REDUNDANCY_SHFT                                            0x0

#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003b8)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003b8)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003b8)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG18_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG18_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG18_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG18_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG18_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG18_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG18_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003bc)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003bc)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003bc)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG18_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG18_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG18_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG18_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG18_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG18_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG18_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003c0)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003c0)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003c0)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG19_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG19_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG19_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG19_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG19_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG19_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG19_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003c4)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003c4)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003c4)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG19_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG19_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG19_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG19_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG19_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG19_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG19_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003c8)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003c8)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003c8)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG20_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG20_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG20_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG20_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG20_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG20_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG20_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003cc)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003cc)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003cc)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG20_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG20_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG20_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG20_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG20_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG20_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG20_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003d0)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003d0)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003d0)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG21_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG21_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG21_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG21_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG21_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG21_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG21_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003d4)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003d4)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003d4)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG21_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG21_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG21_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG21_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG21_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG21_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG21_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003d8)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003d8)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003d8)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG22_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG22_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG22_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG22_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG22_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG22_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG22_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003dc)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003dc)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003dc)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG22_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG22_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG22_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG22_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG22_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG22_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG22_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003e0)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003e0)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003e0)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG23_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG23_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG23_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG23_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG23_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG23_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG23_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003e4)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003e4)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003e4)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG23_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG23_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG23_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG23_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG23_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG23_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG23_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003e8)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003e8)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003e8)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG24_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG24_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG24_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG24_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG24_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG24_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG24_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003ec)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003ec)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003ec)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG24_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG24_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG24_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG24_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG24_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG24_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG24_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003f0)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003f0)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003f0)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG25_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG25_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG25_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG25_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG25_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG25_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG25_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003f4)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003f4)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003f4)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG25_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG25_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG25_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG25_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG25_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG25_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG25_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003f8)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003f8)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003f8)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG26_LSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG26_LSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG26_LSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG26_LSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG26_LSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG26_LSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_SPARE0_BMSK                                           0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG26_LSB_SPARE0_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000003fc)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000003fc)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000003fc)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_ATTR                                                         0x3
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG26_MSB_ADDR, HWIO_QFPROM_RAW_SPARE_REG26_MSB_RMSK)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_RAW_SPARE_REG26_MSB_ADDR, m)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_RAW_SPARE_REG26_MSB_ADDR,v)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_RAW_SPARE_REG26_MSB_ADDR,m,v,HWIO_QFPROM_RAW_SPARE_REG26_MSB_IN)
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_SPARE1_BMSK                                             0xffffff
#define HWIO_QFPROM_RAW_SPARE_REG26_MSB_SPARE1_SHFT                                                  0x0

#define HWIO_QFPROM_RAW_ACC_PRIVATEn_ADDR(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00000800 + 0x4 * (n))
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_PHYS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00000800 + 0x4 * (n))
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_OFFS(n)                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00000800 + 0x4 * (n))
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_RMSK                                                     0xffffffff
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_MAXn                                                             39
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_POR                                                      0x00000000
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_POR_RMSK                                                 0x00000000
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_ATTR                                                            0x1
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_RAW_ACC_PRIVATEn_ADDR(n), HWIO_QFPROM_RAW_ACC_PRIVATEn_RMSK)
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_RAW_ACC_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_ACC_PRIVATE_BMSK                                         0xffffffff
#define HWIO_QFPROM_RAW_ACC_PRIVATEn_ACC_PRIVATE_SHFT                                                0x0

#define HWIO_ACC_IR_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002000)
#define HWIO_ACC_IR_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002000)
#define HWIO_ACC_IR_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002000)
#define HWIO_ACC_IR_RMSK                                                                            0x1f
#define HWIO_ACC_IR_POR                                                                       0x00000000
#define HWIO_ACC_IR_POR_RMSK                                                                  0xffffffff
#define HWIO_ACC_IR_ATTR                                                                             0x2
#define HWIO_ACC_IR_OUT(v)      \
        out_dword(HWIO_ACC_IR_ADDR,v)
#define HWIO_ACC_IR_INSTRUCTION_BMSK                                                                0x1f
#define HWIO_ACC_IR_INSTRUCTION_SHFT                                                                 0x0
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_IDCODE_FVAL                                                  0x1
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_REQVERID_FVAL                                                0x2
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_STARTACC_FVAL                                                0x3
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_STOPACC_FVAL                                                 0x4
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_LOCKOUT_FVAL                                                 0x5
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_INITFCT_FVAL                                                 0x6
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_FCT_FVAL                                                     0x7
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_TESTMEM_FVAL                                                 0x8
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_TESTROM_FVAL                                                 0x9
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_TESTNVM_FVAL                                                 0xa
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_TESTRNG_FVAL                                                 0xb
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_SCAN_FVAL                                                    0xc
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_SHARENVMWR_FVAL                                              0xd
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_SHARENVMRD_FVAL                                              0xe
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_EXITTEST_FVAL                                                0xf
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_REQRESP_FVAL                                                0x10
#define HWIO_ACC_IR_INSTRUCTION_CMDCODE_BYPASS_FVAL                                                 0x1f

#define HWIO_ACC_DR_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002004)
#define HWIO_ACC_DR_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002004)
#define HWIO_ACC_DR_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002004)
#define HWIO_ACC_DR_RMSK                                                                      0xffffffff
#define HWIO_ACC_DR_POR                                                                       0x00000000
#define HWIO_ACC_DR_POR_RMSK                                                                  0xffffffff
#define HWIO_ACC_DR_ATTR                                                                             0x3
#define HWIO_ACC_DR_IN          \
        in_dword_masked(HWIO_ACC_DR_ADDR, HWIO_ACC_DR_RMSK)
#define HWIO_ACC_DR_INM(m)      \
        in_dword_masked(HWIO_ACC_DR_ADDR, m)
#define HWIO_ACC_DR_OUT(v)      \
        out_dword(HWIO_ACC_DR_ADDR,v)
#define HWIO_ACC_DR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_ACC_DR_ADDR,m,v,HWIO_ACC_DR_IN)
#define HWIO_ACC_DR_DR_BMSK                                                                   0xffffffff
#define HWIO_ACC_DR_DR_SHFT                                                                          0x0

#define HWIO_ACC_VERID_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002008)
#define HWIO_ACC_VERID_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002008)
#define HWIO_ACC_VERID_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002008)
#define HWIO_ACC_VERID_RMSK                                                                       0xffff
#define HWIO_ACC_VERID_POR                                                                    0x00000202
#define HWIO_ACC_VERID_POR_RMSK                                                               0xffffffff
#define HWIO_ACC_VERID_ATTR                                                                          0x1
#define HWIO_ACC_VERID_IN          \
        in_dword_masked(HWIO_ACC_VERID_ADDR, HWIO_ACC_VERID_RMSK)
#define HWIO_ACC_VERID_INM(m)      \
        in_dword_masked(HWIO_ACC_VERID_ADDR, m)
#define HWIO_ACC_VERID_FWVERID_BMSK                                                               0xff00
#define HWIO_ACC_VERID_FWVERID_SHFT                                                                  0x8
#define HWIO_ACC_VERID_HWVERID_BMSK                                                                 0xff
#define HWIO_ACC_VERID_HWVERID_SHFT                                                                  0x0

#define HWIO_ACC_FEATSETn_ADDR(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002010 + 0x4 * (n))
#define HWIO_ACC_FEATSETn_PHYS(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002010 + 0x4 * (n))
#define HWIO_ACC_FEATSETn_OFFS(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002010 + 0x4 * (n))
#define HWIO_ACC_FEATSETn_RMSK                                                                0xffffffff
#define HWIO_ACC_FEATSETn_MAXn                                                                         7
#define HWIO_ACC_FEATSETn_POR                                                                 0x00000000
#define HWIO_ACC_FEATSETn_POR_RMSK                                                            0xffffffff
#define HWIO_ACC_FEATSETn_ATTR                                                                       0x1
#define HWIO_ACC_FEATSETn_INI(n)        \
        in_dword_masked(HWIO_ACC_FEATSETn_ADDR(n), HWIO_ACC_FEATSETn_RMSK)
#define HWIO_ACC_FEATSETn_INMI(n,mask)    \
        in_dword_masked(HWIO_ACC_FEATSETn_ADDR(n), mask)
#define HWIO_ACC_FEATSETn_FEAT_BMSK                                                           0xffffffff
#define HWIO_ACC_FEATSETn_FEAT_SHFT                                                                  0x0

#define HWIO_ACC_STATE_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002038)
#define HWIO_ACC_STATE_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002038)
#define HWIO_ACC_STATE_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002038)
#define HWIO_ACC_STATE_RMSK                                                                          0x7
#define HWIO_ACC_STATE_POR                                                                    0x00000000
#define HWIO_ACC_STATE_POR_RMSK                                                               0xffffffff
#define HWIO_ACC_STATE_ATTR                                                                          0x1
#define HWIO_ACC_STATE_IN          \
        in_dword_masked(HWIO_ACC_STATE_ADDR, HWIO_ACC_STATE_RMSK)
#define HWIO_ACC_STATE_INM(m)      \
        in_dword_masked(HWIO_ACC_STATE_ADDR, m)
#define HWIO_ACC_STATE_ACC_READY_BMSK                                                                0x4
#define HWIO_ACC_STATE_ACC_READY_SHFT                                                                0x2
#define HWIO_ACC_STATE_ACC_READY_NOT_READY_FVAL                                                      0x0
#define HWIO_ACC_STATE_ACC_READY_READY_FVAL                                                          0x1
#define HWIO_ACC_STATE_ACC_LOCKED_BMSK                                                               0x2
#define HWIO_ACC_STATE_ACC_LOCKED_SHFT                                                               0x1
#define HWIO_ACC_STATE_ACC_LOCKED_UNLOCKED_FVAL                                                      0x0
#define HWIO_ACC_STATE_ACC_LOCKED_LOCKED_FVAL                                                        0x1
#define HWIO_ACC_STATE_ACC_STOP_BMSK                                                                 0x1
#define HWIO_ACC_STATE_ACC_STOP_SHFT                                                                 0x0
#define HWIO_ACC_STATE_ACC_STOP_ACTIVE_FVAL                                                          0x0
#define HWIO_ACC_STATE_ACC_STOP_STOPPED_FVAL                                                         0x1

#define HWIO_QFPROM_BLOW_TIMER_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000203c)
#define HWIO_QFPROM_BLOW_TIMER_RMSK                                                                0xfff
#define HWIO_QFPROM_BLOW_TIMER_POR                                                            0x00000000
#define HWIO_QFPROM_BLOW_TIMER_POR_RMSK                                                       0xffffffff
#define HWIO_QFPROM_BLOW_TIMER_ATTR                                                                  0x3
#define HWIO_QFPROM_BLOW_TIMER_IN          \
        in_dword_masked(HWIO_QFPROM_BLOW_TIMER_ADDR, HWIO_QFPROM_BLOW_TIMER_RMSK)
#define HWIO_QFPROM_BLOW_TIMER_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BLOW_TIMER_ADDR, m)
#define HWIO_QFPROM_BLOW_TIMER_OUT(v)      \
        out_dword(HWIO_QFPROM_BLOW_TIMER_ADDR,v)
#define HWIO_QFPROM_BLOW_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_BLOW_TIMER_ADDR,m,v,HWIO_QFPROM_BLOW_TIMER_IN)
#define HWIO_QFPROM_BLOW_TIMER_BLOW_TIMER_BMSK                                                     0xfff
#define HWIO_QFPROM_BLOW_TIMER_BLOW_TIMER_SHFT                                                       0x0

#define HWIO_QFPROM_TEST_CTRL_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002040)
#define HWIO_QFPROM_TEST_CTRL_RMSK                                                                   0xf
#define HWIO_QFPROM_TEST_CTRL_POR                                                             0x00000000
#define HWIO_QFPROM_TEST_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_QFPROM_TEST_CTRL_ATTR                                                                   0x3
#define HWIO_QFPROM_TEST_CTRL_IN          \
        in_dword_masked(HWIO_QFPROM_TEST_CTRL_ADDR, HWIO_QFPROM_TEST_CTRL_RMSK)
#define HWIO_QFPROM_TEST_CTRL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_TEST_CTRL_ADDR, m)
#define HWIO_QFPROM_TEST_CTRL_OUT(v)      \
        out_dword(HWIO_QFPROM_TEST_CTRL_ADDR,v)
#define HWIO_QFPROM_TEST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_TEST_CTRL_ADDR,m,v,HWIO_QFPROM_TEST_CTRL_IN)
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_ROM_BMSK                                                       0x8
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_ROM_SHFT                                                       0x3
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_WL_BMSK                                                        0x4
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_WL_SHFT                                                        0x2
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_BL_BMSK                                                        0x2
#define HWIO_QFPROM_TEST_CTRL_SEL_TST_BL_SHFT                                                        0x1
#define HWIO_QFPROM_TEST_CTRL_EN_FUSE_RES_MEAS_BMSK                                                  0x1
#define HWIO_QFPROM_TEST_CTRL_EN_FUSE_RES_MEAS_SHFT                                                  0x0

#define HWIO_QFPROM_ACCEL_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002044)
#define HWIO_QFPROM_ACCEL_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002044)
#define HWIO_QFPROM_ACCEL_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002044)
#define HWIO_QFPROM_ACCEL_RMSK                                                                     0xfff
#define HWIO_QFPROM_ACCEL_POR                                                                 0x00000100
#define HWIO_QFPROM_ACCEL_POR_RMSK                                                            0xffffffff
#define HWIO_QFPROM_ACCEL_ATTR                                                                       0x3
#define HWIO_QFPROM_ACCEL_IN          \
        in_dword_masked(HWIO_QFPROM_ACCEL_ADDR, HWIO_QFPROM_ACCEL_RMSK)
#define HWIO_QFPROM_ACCEL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_ACCEL_ADDR, m)
#define HWIO_QFPROM_ACCEL_OUT(v)      \
        out_dword(HWIO_QFPROM_ACCEL_ADDR,v)
#define HWIO_QFPROM_ACCEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_ACCEL_ADDR,m,v,HWIO_QFPROM_ACCEL_IN)
#define HWIO_QFPROM_ACCEL_QFPROM_GATELAST_BMSK                                                     0x800
#define HWIO_QFPROM_ACCEL_QFPROM_GATELAST_SHFT                                                       0xb
#define HWIO_QFPROM_ACCEL_QFPROM_TRIPPT_SEL_BMSK                                                   0x700
#define HWIO_QFPROM_ACCEL_QFPROM_TRIPPT_SEL_SHFT                                                     0x8
#define HWIO_QFPROM_ACCEL_QFPROM_ACCEL_BMSK                                                         0xff
#define HWIO_QFPROM_ACCEL_QFPROM_ACCEL_SHFT                                                          0x0

#define HWIO_QFPROM_BLOW_STATUS_ADDR                                                          (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_PHYS                                                          (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_OFFS                                                          (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002048)
#define HWIO_QFPROM_BLOW_STATUS_RMSK                                                                 0x3
#define HWIO_QFPROM_BLOW_STATUS_POR                                                           0x00000000
#define HWIO_QFPROM_BLOW_STATUS_POR_RMSK                                                      0xffffffff
#define HWIO_QFPROM_BLOW_STATUS_ATTR                                                                 0x1
#define HWIO_QFPROM_BLOW_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM_BLOW_STATUS_ADDR, HWIO_QFPROM_BLOW_STATUS_RMSK)
#define HWIO_QFPROM_BLOW_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BLOW_STATUS_ADDR, m)
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_BMSK                                                   0x2
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_SHFT                                                   0x1
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_NO_ERROR_FVAL                                          0x0
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_WR_ERR_ERROR_FVAL                                             0x1
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_BUSY_BMSK                                                     0x1
#define HWIO_QFPROM_BLOW_STATUS_QFPROM_BUSY_SHFT                                                     0x0

#define HWIO_QFPROM_ROM_ERROR_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000204c)
#define HWIO_QFPROM_ROM_ERROR_RMSK                                                                   0x1
#define HWIO_QFPROM_ROM_ERROR_POR                                                             0x00000000
#define HWIO_QFPROM_ROM_ERROR_POR_RMSK                                                        0xffffffff
#define HWIO_QFPROM_ROM_ERROR_ATTR                                                                   0x1
#define HWIO_QFPROM_ROM_ERROR_IN          \
        in_dword_masked(HWIO_QFPROM_ROM_ERROR_ADDR, HWIO_QFPROM_ROM_ERROR_RMSK)
#define HWIO_QFPROM_ROM_ERROR_INM(m)      \
        in_dword_masked(HWIO_QFPROM_ROM_ERROR_ADDR, m)
#define HWIO_QFPROM_ROM_ERROR_ERROR_BMSK                                                             0x1
#define HWIO_QFPROM_ROM_ERROR_ERROR_SHFT                                                             0x0
#define HWIO_QFPROM_ROM_ERROR_ERROR_NO_ERROR_FVAL                                                    0x0
#define HWIO_QFPROM_ROM_ERROR_ERROR_ERROR_FVAL                                                       0x1

#define HWIO_QFPROM_BIST_CTRL_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002050)
#define HWIO_QFPROM_BIST_CTRL_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002050)
#define HWIO_QFPROM_BIST_CTRL_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002050)
#define HWIO_QFPROM_BIST_CTRL_RMSK                                                                  0x7f
#define HWIO_QFPROM_BIST_CTRL_POR                                                             0x00000000
#define HWIO_QFPROM_BIST_CTRL_POR_RMSK                                                        0xffffffff
#define HWIO_QFPROM_BIST_CTRL_ATTR                                                                   0x3
#define HWIO_QFPROM_BIST_CTRL_IN          \
        in_dword_masked(HWIO_QFPROM_BIST_CTRL_ADDR, HWIO_QFPROM_BIST_CTRL_RMSK)
#define HWIO_QFPROM_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BIST_CTRL_ADDR, m)
#define HWIO_QFPROM_BIST_CTRL_OUT(v)      \
        out_dword(HWIO_QFPROM_BIST_CTRL_ADDR,v)
#define HWIO_QFPROM_BIST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_BIST_CTRL_ADDR,m,v,HWIO_QFPROM_BIST_CTRL_IN)
#define HWIO_QFPROM_BIST_CTRL_AUTH_REGION_BMSK                                                      0x7c
#define HWIO_QFPROM_BIST_CTRL_AUTH_REGION_SHFT                                                       0x2
#define HWIO_QFPROM_BIST_CTRL_SHA_ENABLE_BMSK                                                        0x2
#define HWIO_QFPROM_BIST_CTRL_SHA_ENABLE_SHFT                                                        0x1
#define HWIO_QFPROM_BIST_CTRL_START_BMSK                                                             0x1
#define HWIO_QFPROM_BIST_CTRL_START_SHFT                                                             0x0

#define HWIO_QFPROM_BIST_ERROR_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002054)
#define HWIO_QFPROM_BIST_ERROR_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002054)
#define HWIO_QFPROM_BIST_ERROR_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002054)
#define HWIO_QFPROM_BIST_ERROR_RMSK                                                           0xffffffff
#define HWIO_QFPROM_BIST_ERROR_POR                                                            0x00000000
#define HWIO_QFPROM_BIST_ERROR_POR_RMSK                                                       0xffffffff
#define HWIO_QFPROM_BIST_ERROR_ATTR                                                                  0x1
#define HWIO_QFPROM_BIST_ERROR_IN          \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR_ADDR, HWIO_QFPROM_BIST_ERROR_RMSK)
#define HWIO_QFPROM_BIST_ERROR_INM(m)      \
        in_dword_masked(HWIO_QFPROM_BIST_ERROR_ADDR, m)
#define HWIO_QFPROM_BIST_ERROR_ERROR_BMSK                                                     0xffffffff
#define HWIO_QFPROM_BIST_ERROR_ERROR_SHFT                                                            0x0
#define HWIO_QFPROM_BIST_ERROR_ERROR_NO_ERROR_FVAL                                                   0x0
#define HWIO_QFPROM_BIST_ERROR_ERROR_ERROR_FVAL                                                      0x1

#define HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002060 + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_PHYS(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002060 + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_OFFS(n)                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002060 + 0x4 * (n))
#define HWIO_QFPROM_HASH_SIGNATUREn_RMSK                                                      0xffffffff
#define HWIO_QFPROM_HASH_SIGNATUREn_MAXn                                                               7
#define HWIO_QFPROM_HASH_SIGNATUREn_POR                                                       0x00000000
#define HWIO_QFPROM_HASH_SIGNATUREn_POR_RMSK                                                  0xffffffff
#define HWIO_QFPROM_HASH_SIGNATUREn_ATTR                                                             0x1
#define HWIO_QFPROM_HASH_SIGNATUREn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n), HWIO_QFPROM_HASH_SIGNATUREn_RMSK)
#define HWIO_QFPROM_HASH_SIGNATUREn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_HASH_SIGNATUREn_ADDR(n), mask)
#define HWIO_QFPROM_HASH_SIGNATUREn_HASH_VALUE_BMSK                                           0xffffffff
#define HWIO_QFPROM_HASH_SIGNATUREn_HASH_VALUE_SHFT                                                  0x0

#define HWIO_HW_KEY_STATUS_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002080)
#define HWIO_HW_KEY_STATUS_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002080)
#define HWIO_HW_KEY_STATUS_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002080)
#define HWIO_HW_KEY_STATUS_RMSK                                                                     0x7f
#define HWIO_HW_KEY_STATUS_POR                                                                0x00000000
#define HWIO_HW_KEY_STATUS_POR_RMSK                                                           0xffffff00
#define HWIO_HW_KEY_STATUS_ATTR                                                                      0x1
#define HWIO_HW_KEY_STATUS_IN          \
        in_dword_masked(HWIO_HW_KEY_STATUS_ADDR, HWIO_HW_KEY_STATUS_RMSK)
#define HWIO_HW_KEY_STATUS_INM(m)      \
        in_dword_masked(HWIO_HW_KEY_STATUS_ADDR, m)
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_BMSK                                                     0x40
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_SHFT                                                      0x6
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_FUSE_SENSE_IN_PROGRESS_FVAL                               0x0
#define HWIO_HW_KEY_STATUS_FUSE_SENSE_DONE_FUSE_SENSE_HAS_COMPLETED_FVAL                             0x1
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_BMSK                                                    0x20
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_SHFT                                                     0x5
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_CRI_CM_BOOT_IN_PROGRESS_FVAL                             0x0
#define HWIO_HW_KEY_STATUS_CRI_CM_BOOT_DONE_CRI_CM_BOOT_HAS_COMPLETED_FVAL                           0x1
#define HWIO_HW_KEY_STATUS_KDF_DONE_BMSK                                                            0x10
#define HWIO_HW_KEY_STATUS_KDF_DONE_SHFT                                                             0x4
#define HWIO_HW_KEY_STATUS_KDF_DONE_KDF_OPERATION_IN_PROGRESS_FVAL                                   0x0
#define HWIO_HW_KEY_STATUS_KDF_DONE_KDF_OPERATION_HAS_COMPLETED_FVAL                                 0x1
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_BMSK                                                     0x8
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_SHFT                                                     0x3
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_NOT_BLOCKED_FVAL                                         0x0
#define HWIO_HW_KEY_STATUS_MSA_KEYS_BLOCKED_BLOCKED_FVAL                                             0x1
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_BMSK                                                    0x4
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_SHFT                                                    0x2
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_NOT_BLOCKED_FVAL                                        0x0
#define HWIO_HW_KEY_STATUS_APPS_KEYS_BLOCKED_BLOCKED_FVAL                                            0x1
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_BMSK                                         0x2
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_SHFT                                         0x1
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_NOT_BLOWN_FVAL                               0x0
#define HWIO_HW_KEY_STATUS_SEC_KEY_DERIVATION_KEY_BLOWN_BLOWN_FVAL                                   0x1
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_BMSK                                         0x1
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_SHFT                                         0x0
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_NOT_BLOWN_FVAL                               0x0
#define HWIO_HW_KEY_STATUS_PRI_KEY_DERIVATION_KEY_BLOWN_BLOWN_FVAL                                   0x1

#define HWIO_RESET_JDR_STATUS_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002084)
#define HWIO_RESET_JDR_STATUS_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002084)
#define HWIO_RESET_JDR_STATUS_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002084)
#define HWIO_RESET_JDR_STATUS_RMSK                                                                   0x3
#define HWIO_RESET_JDR_STATUS_POR                                                             0x00000000
#define HWIO_RESET_JDR_STATUS_POR_RMSK                                                        0xffffffff
#define HWIO_RESET_JDR_STATUS_ATTR                                                                   0x1
#define HWIO_RESET_JDR_STATUS_IN          \
        in_dword_masked(HWIO_RESET_JDR_STATUS_ADDR, HWIO_RESET_JDR_STATUS_RMSK)
#define HWIO_RESET_JDR_STATUS_INM(m)      \
        in_dword_masked(HWIO_RESET_JDR_STATUS_ADDR, m)
#define HWIO_RESET_JDR_STATUS_FORCE_RESET_BMSK                                                       0x2
#define HWIO_RESET_JDR_STATUS_FORCE_RESET_SHFT                                                       0x1
#define HWIO_RESET_JDR_STATUS_DISABLE_SYSTEM_RESET_BMSK                                              0x1
#define HWIO_RESET_JDR_STATUS_DISABLE_SYSTEM_RESET_SHFT                                              0x0

#define HWIO_FEC_ESR_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002090)
#define HWIO_FEC_ESR_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002090)
#define HWIO_FEC_ESR_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002090)
#define HWIO_FEC_ESR_RMSK                                                                         0x3fff
#define HWIO_FEC_ESR_POR                                                                      0x00000000
#define HWIO_FEC_ESR_POR_RMSK                                                                 0xffffffff
#define HWIO_FEC_ESR_ATTR                                                                            0x3
#define HWIO_FEC_ESR_IN          \
        in_dword_masked(HWIO_FEC_ESR_ADDR, HWIO_FEC_ESR_RMSK)
#define HWIO_FEC_ESR_INM(m)      \
        in_dword_masked(HWIO_FEC_ESR_ADDR, m)
#define HWIO_FEC_ESR_OUT(v)      \
        out_dword(HWIO_FEC_ESR_ADDR,v)
#define HWIO_FEC_ESR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_FEC_ESR_ADDR,m,v,HWIO_FEC_ESR_IN)
#define HWIO_FEC_ESR_CORR_SW_ACC_BMSK                                                             0x2000
#define HWIO_FEC_ESR_CORR_SW_ACC_SHFT                                                                0xd
#define HWIO_FEC_ESR_CORR_SECURE_CHANNEL_BMSK                                                      0x800
#define HWIO_FEC_ESR_CORR_SECURE_CHANNEL_SHFT                                                        0xb
#define HWIO_FEC_ESR_CORR_BOOT_ROM_BMSK                                                            0x400
#define HWIO_FEC_ESR_CORR_BOOT_ROM_SHFT                                                              0xa
#define HWIO_FEC_ESR_CORR_FUSE_SENSE_BMSK                                                          0x200
#define HWIO_FEC_ESR_CORR_FUSE_SENSE_SHFT                                                            0x9
#define HWIO_FEC_ESR_CORR_MULT_BMSK                                                                0x100
#define HWIO_FEC_ESR_CORR_MULT_SHFT                                                                  0x8
#define HWIO_FEC_ESR_CORR_SEEN_BMSK                                                                 0x80
#define HWIO_FEC_ESR_CORR_SEEN_SHFT                                                                  0x7
#define HWIO_FEC_ESR_CORR_SEEN_NO_CORRECTION_FVAL                                                    0x0
#define HWIO_FEC_ESR_CORR_SEEN_CORRECTION_FVAL                                                       0x1
#define HWIO_FEC_ESR_ERR_SW_ACC_BMSK                                                                0x40
#define HWIO_FEC_ESR_ERR_SW_ACC_SHFT                                                                 0x6
#define HWIO_FEC_ESR_ERR_SECURE_CHANNEL_BMSK                                                        0x10
#define HWIO_FEC_ESR_ERR_SECURE_CHANNEL_SHFT                                                         0x4
#define HWIO_FEC_ESR_ERR_BOOT_ROM_BMSK                                                               0x8
#define HWIO_FEC_ESR_ERR_BOOT_ROM_SHFT                                                               0x3
#define HWIO_FEC_ESR_ERR_FUSE_SENSE_BMSK                                                             0x4
#define HWIO_FEC_ESR_ERR_FUSE_SENSE_SHFT                                                             0x2
#define HWIO_FEC_ESR_ERR_MULT_BMSK                                                                   0x2
#define HWIO_FEC_ESR_ERR_MULT_SHFT                                                                   0x1
#define HWIO_FEC_ESR_ERR_SEEN_BMSK                                                                   0x1
#define HWIO_FEC_ESR_ERR_SEEN_SHFT                                                                   0x0
#define HWIO_FEC_ESR_ERR_SEEN_NO_ERROR_FVAL                                                          0x0
#define HWIO_FEC_ESR_ERR_SEEN_ERROR_FVAL                                                             0x1

#define HWIO_FEC_EAR_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002094)
#define HWIO_FEC_EAR_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002094)
#define HWIO_FEC_EAR_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002094)
#define HWIO_FEC_EAR_RMSK                                                                     0xffffffff
#define HWIO_FEC_EAR_POR                                                                      0x00000000
#define HWIO_FEC_EAR_POR_RMSK                                                                 0xffffffff
#define HWIO_FEC_EAR_ATTR                                                                            0x1
#define HWIO_FEC_EAR_IN          \
        in_dword_masked(HWIO_FEC_EAR_ADDR, HWIO_FEC_EAR_RMSK)
#define HWIO_FEC_EAR_INM(m)      \
        in_dword_masked(HWIO_FEC_EAR_ADDR, m)
#define HWIO_FEC_EAR_CORR_ADDR_BMSK                                                           0xffff0000
#define HWIO_FEC_EAR_CORR_ADDR_SHFT                                                                 0x10
#define HWIO_FEC_EAR_ERR_ADDR_BMSK                                                                0xffff
#define HWIO_FEC_EAR_ERR_ADDR_SHFT                                                                   0x0

#define HWIO_QFPROM0_MATCH_STATUS_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00002098)
#define HWIO_QFPROM0_MATCH_STATUS_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00002098)
#define HWIO_QFPROM0_MATCH_STATUS_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00002098)
#define HWIO_QFPROM0_MATCH_STATUS_RMSK                                                        0xffffffff
#define HWIO_QFPROM0_MATCH_STATUS_POR                                                         0x00000000
#define HWIO_QFPROM0_MATCH_STATUS_POR_RMSK                                                    0x00000000
#define HWIO_QFPROM0_MATCH_STATUS_ATTR                                                               0x1
#define HWIO_QFPROM0_MATCH_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM0_MATCH_STATUS_ADDR, HWIO_QFPROM0_MATCH_STATUS_RMSK)
#define HWIO_QFPROM0_MATCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM0_MATCH_STATUS_ADDR, m)
#define HWIO_QFPROM0_MATCH_STATUS_FLAG_BMSK                                                   0xffffffff
#define HWIO_QFPROM0_MATCH_STATUS_FLAG_SHFT                                                          0x0

#define HWIO_QFPROM1_MATCH_STATUS_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000209c)
#define HWIO_QFPROM1_MATCH_STATUS_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000209c)
#define HWIO_QFPROM1_MATCH_STATUS_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000209c)
#define HWIO_QFPROM1_MATCH_STATUS_RMSK                                                        0xffffffff
#define HWIO_QFPROM1_MATCH_STATUS_POR                                                         0x00000000
#define HWIO_QFPROM1_MATCH_STATUS_POR_RMSK                                                    0x00000000
#define HWIO_QFPROM1_MATCH_STATUS_ATTR                                                               0x1
#define HWIO_QFPROM1_MATCH_STATUS_IN          \
        in_dword_masked(HWIO_QFPROM1_MATCH_STATUS_ADDR, HWIO_QFPROM1_MATCH_STATUS_RMSK)
#define HWIO_QFPROM1_MATCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_QFPROM1_MATCH_STATUS_ADDR, m)
#define HWIO_QFPROM1_MATCH_STATUS_FLAG_BMSK                                                   0xffffffff
#define HWIO_QFPROM1_MATCH_STATUS_FLAG_SHFT                                                          0x0

#define HWIO_FEAT_PROV_OUTn_ADDR(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000020a0 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_PHYS(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000020a0 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_OFFS(n)                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000020a0 + 0x4 * (n))
#define HWIO_FEAT_PROV_OUTn_RMSK                                                              0xffffffff
#define HWIO_FEAT_PROV_OUTn_MAXn                                                                       3
#define HWIO_FEAT_PROV_OUTn_POR                                                               0x00000000
#define HWIO_FEAT_PROV_OUTn_POR_RMSK                                                          0xffffffff
#define HWIO_FEAT_PROV_OUTn_ATTR                                                                     0x1
#define HWIO_FEAT_PROV_OUTn_INI(n)        \
        in_dword_masked(HWIO_FEAT_PROV_OUTn_ADDR(n), HWIO_FEAT_PROV_OUTn_RMSK)
#define HWIO_FEAT_PROV_OUTn_INMI(n,mask)    \
        in_dword_masked(HWIO_FEAT_PROV_OUTn_ADDR(n), mask)
#define HWIO_FEAT_PROV_OUTn_FEAT_PROV_OUT_VALUE_BMSK                                          0xffffffff
#define HWIO_FEAT_PROV_OUTn_FEAT_PROV_OUT_VALUE_SHFT                                                 0x0

#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n)                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000020b0 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_PHYS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000020b0 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_OFFS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000020b0 + 0x4 * (n))
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_RMSK                                                0xffffffff
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_MAXn                                                         3
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_POR                                                 0x00000000
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_POR_RMSK                                            0xffffffff
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ATTR                                                       0x1
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_INI(n)        \
        in_dword_masked(HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n), HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_RMSK)
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_INMI(n,mask)    \
        in_dword_masked(HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_ADDR(n), mask)
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_SEC_CTRL_MISC_CONFIG_STATUS_VALUE_BMSK              0xffffffff
#define HWIO_SEC_CTRL_MISC_CONFIG_STATUSn_SEC_CTRL_MISC_CONFIG_STATUS_VALUE_SHFT                     0x0

#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n)                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_PHYS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_OFFS(n)                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004000 + 0x4 * (n))
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_MAXn                                                         71
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n), HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_RMSK)
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_CRI_CM_PRIVATEn_CRI_CM_PRIVATE_SHFT                                         0x0

#define HWIO_QFPROM_CORR_JTAG_ID_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004120)
#define HWIO_QFPROM_CORR_JTAG_ID_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004120)
#define HWIO_QFPROM_CORR_JTAG_ID_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004120)
#define HWIO_QFPROM_CORR_JTAG_ID_RMSK                                                         0xffffffff
#define HWIO_QFPROM_CORR_JTAG_ID_POR                                                          0x00000000
#define HWIO_QFPROM_CORR_JTAG_ID_POR_RMSK                                                     0x00000000
#define HWIO_QFPROM_CORR_JTAG_ID_ATTR                                                                0x1
#define HWIO_QFPROM_CORR_JTAG_ID_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_JTAG_ID_ADDR, HWIO_QFPROM_CORR_JTAG_ID_RMSK)
#define HWIO_QFPROM_CORR_JTAG_ID_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_JTAG_ID_ADDR, m)
#define HWIO_QFPROM_CORR_JTAG_ID_PTE_DATA0_BMSK                                               0xe0000000
#define HWIO_QFPROM_CORR_JTAG_ID_PTE_DATA0_SHFT                                                     0x1d
#define HWIO_QFPROM_CORR_JTAG_ID_MACCHIATO_EN_BMSK                                            0x10000000
#define HWIO_QFPROM_CORR_JTAG_ID_MACCHIATO_EN_SHFT                                                  0x1c
#define HWIO_QFPROM_CORR_JTAG_ID_FEATURE_ID_BMSK                                               0xff00000
#define HWIO_QFPROM_CORR_JTAG_ID_FEATURE_ID_SHFT                                                    0x14
#define HWIO_QFPROM_CORR_JTAG_ID_JTAG_ID_BMSK                                                    0xfffff
#define HWIO_QFPROM_CORR_JTAG_ID_JTAG_ID_SHFT                                                        0x0

#define HWIO_QFPROM_CORR_PTE1_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004124)
#define HWIO_QFPROM_CORR_PTE1_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004124)
#define HWIO_QFPROM_CORR_PTE1_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004124)
#define HWIO_QFPROM_CORR_PTE1_RMSK                                                            0xffffffff
#define HWIO_QFPROM_CORR_PTE1_POR                                                             0x00000000
#define HWIO_QFPROM_CORR_PTE1_POR_RMSK                                                        0x00000000
#define HWIO_QFPROM_CORR_PTE1_ATTR                                                                   0x1
#define HWIO_QFPROM_CORR_PTE1_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE1_ADDR, HWIO_QFPROM_CORR_PTE1_RMSK)
#define HWIO_QFPROM_CORR_PTE1_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE1_ADDR, m)
#define HWIO_QFPROM_CORR_PTE1_SPARE1_BMSK                                                     0xfc000000
#define HWIO_QFPROM_CORR_PTE1_SPARE1_SHFT                                                           0x1a
#define HWIO_QFPROM_CORR_PTE1_PROCESS_NODE_ID_BMSK                                             0x2000000
#define HWIO_QFPROM_CORR_PTE1_PROCESS_NODE_ID_SHFT                                                  0x19
#define HWIO_QFPROM_CORR_PTE1_PROCESS_NODE_ID_TN1_FVAL                                               0x0
#define HWIO_QFPROM_CORR_PTE1_PROCESS_NODE_ID_TN3_FVAL                                               0x1
#define HWIO_QFPROM_CORR_PTE1_SPARE4_BMSK                                                      0x1800000
#define HWIO_QFPROM_CORR_PTE1_SPARE4_SHFT                                                           0x17
#define HWIO_QFPROM_CORR_PTE1_BONE_PILE_BMSK                                                    0x400000
#define HWIO_QFPROM_CORR_PTE1_BONE_PILE_SHFT                                                        0x16
#define HWIO_QFPROM_CORR_PTE1_ACC_SETTINGS_ID_BMSK                                              0x300000
#define HWIO_QFPROM_CORR_PTE1_ACC_SETTINGS_ID_SHFT                                                  0x14
#define HWIO_QFPROM_CORR_PTE1_SPARE3_BMSK                                                        0xfe000
#define HWIO_QFPROM_CORR_PTE1_SPARE3_SHFT                                                            0xd
#define HWIO_QFPROM_CORR_PTE1_WAFER_BIN_BMSK                                                      0x1c00
#define HWIO_QFPROM_CORR_PTE1_WAFER_BIN_SHFT                                                         0xa
#define HWIO_QFPROM_CORR_PTE1_SPARE_BMSK                                                           0x3ff
#define HWIO_QFPROM_CORR_PTE1_SPARE_SHFT                                                             0x0

#define HWIO_QFPROM_CORR_SERIAL_NUM_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004128)
#define HWIO_QFPROM_CORR_SERIAL_NUM_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004128)
#define HWIO_QFPROM_CORR_SERIAL_NUM_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004128)
#define HWIO_QFPROM_CORR_SERIAL_NUM_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_SERIAL_NUM_POR                                                       0x00000000
#define HWIO_QFPROM_CORR_SERIAL_NUM_POR_RMSK                                                  0x00000000
#define HWIO_QFPROM_CORR_SERIAL_NUM_ATTR                                                             0x1
#define HWIO_QFPROM_CORR_SERIAL_NUM_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SERIAL_NUM_ADDR, HWIO_QFPROM_CORR_SERIAL_NUM_RMSK)
#define HWIO_QFPROM_CORR_SERIAL_NUM_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SERIAL_NUM_ADDR, m)
#define HWIO_QFPROM_CORR_SERIAL_NUM_SERIAL_NUM_BMSK                                           0xffffffff
#define HWIO_QFPROM_CORR_SERIAL_NUM_SERIAL_NUM_SHFT                                                  0x0

#define HWIO_QFPROM_CORR_PTE2_ADDR                                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000412c)
#define HWIO_QFPROM_CORR_PTE2_PHYS                                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000412c)
#define HWIO_QFPROM_CORR_PTE2_OFFS                                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000412c)
#define HWIO_QFPROM_CORR_PTE2_RMSK                                                            0xffffffff
#define HWIO_QFPROM_CORR_PTE2_POR                                                             0x00000000
#define HWIO_QFPROM_CORR_PTE2_POR_RMSK                                                        0x00000000
#define HWIO_QFPROM_CORR_PTE2_ATTR                                                                   0x1
#define HWIO_QFPROM_CORR_PTE2_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PTE2_ADDR, HWIO_QFPROM_CORR_PTE2_RMSK)
#define HWIO_QFPROM_CORR_PTE2_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PTE2_ADDR, m)
#define HWIO_QFPROM_CORR_PTE2_WAFER_ID_BMSK                                                   0xf8000000
#define HWIO_QFPROM_CORR_PTE2_WAFER_ID_SHFT                                                         0x1b
#define HWIO_QFPROM_CORR_PTE2_DIE_X_BMSK                                                       0x7f80000
#define HWIO_QFPROM_CORR_PTE2_DIE_X_SHFT                                                            0x13
#define HWIO_QFPROM_CORR_PTE2_DIE_Y_BMSK                                                         0x7f800
#define HWIO_QFPROM_CORR_PTE2_DIE_Y_SHFT                                                             0xb
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_BMSK                                                      0x700
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_SHFT                                                        0x8
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_TSMC_FVAL                                                   0x0
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_GLOBAL_FOUNDRY_FVAL                                         0x1
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_SAMSUNG_FVAL                                                0x2
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_IBM_FVAL                                                    0x3
#define HWIO_QFPROM_CORR_PTE2_FOUNDRY_ID_UMC_FVAL                                                    0x4
#define HWIO_QFPROM_CORR_PTE2_LOGIC_RETENTION_BMSK                                                  0xe0
#define HWIO_QFPROM_CORR_PTE2_LOGIC_RETENTION_SHFT                                                   0x5
#define HWIO_QFPROM_CORR_PTE2_SPEED_BIN_BMSK                                                        0x1c
#define HWIO_QFPROM_CORR_PTE2_SPEED_BIN_SHFT                                                         0x2
#define HWIO_QFPROM_CORR_PTE2_MX_RET_BIN_BMSK                                                        0x3
#define HWIO_QFPROM_CORR_PTE2_MX_RET_BIN_SHFT                                                        0x0

#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004130)
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004130)
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004130)
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ADDR, HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RMSK)
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RSVD0_BMSK                                            0xf8000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RSVD0_SHFT                                                  0x1b
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE26_BMSK                                           0x4000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE26_SHFT                                                0x1a
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE26_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE26_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE25_BMSK                                           0x2000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE25_SHFT                                                0x19
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE25_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE25_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE24_BMSK                                           0x1000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE24_SHFT                                                0x18
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE24_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE24_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE23_BMSK                                            0x800000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE23_SHFT                                                0x17
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE23_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE23_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE22_BMSK                                            0x400000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE22_SHFT                                                0x16
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE22_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE22_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE21_BMSK                                            0x200000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE21_SHFT                                                0x15
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE21_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE21_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE20_BMSK                                            0x100000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE20_SHFT                                                0x14
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE20_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE20_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE19_BMSK                                             0x80000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE19_SHFT                                                0x13
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE19_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE19_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE18_BMSK                                             0x40000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE18_SHFT                                                0x12
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE18_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SPARE18_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEC_EN_BMSK                                              0x20000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEC_EN_SHFT                                                 0x11
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEC_EN_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEC_EN_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_BOOT_ROM_PATCH_BMSK                                      0x10000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_BOOT_ROM_PATCH_SHFT                                         0x10
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_BOOT_ROM_PATCH_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_BOOT_ROM_PATCH_DISABLE_READ_FVAL                             0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_MEM_CONFIG_BMSK                                           0x8000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_MEM_CONFIG_SHFT                                              0xf
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_MEM_CONFIG_ALLOW_READ_FVAL                                   0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_MEM_CONFIG_DISABLE_READ_FVAL                                 0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB_BMSK                                                0x4000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB_SHFT                                                   0xe
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB_ALLOW_READ_FVAL                                        0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB_DISABLE_READ_FVAL                                      0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PK_HASH_BMSK                                              0x2000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PK_HASH_SHFT                                                 0xd
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PK_HASH_ALLOW_READ_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PK_HASH_DISABLE_READ_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB2_BMSK                                               0x1000
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB2_SHFT                                                  0xc
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB2_ALLOW_READ_FVAL                                       0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CALIB2_DISABLE_READ_FVAL                                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_SEC_BOOT_BMSK                                          0x800
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_SEC_BOOT_SHFT                                            0xb
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_SEC_BOOT_ALLOW_READ_FVAL                                 0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_SEC_BOOT_DISABLE_READ_FVAL                               0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_BMSK                                0x400
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_SHFT                                  0xa
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_ALLOW_READ_FVAL                       0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_SEC_KEY_DERIVATION_KEY_DISABLE_READ_FVAL                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_BMSK                                0x200
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_SHFT                                  0x9
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_ALLOW_READ_FVAL                       0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PRI_KEY_DERIVATION_KEY_DISABLE_READ_FVAL                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CM_FEAT_CONFIG_BMSK                                        0x100
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CM_FEAT_CONFIG_SHFT                                          0x8
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CM_FEAT_CONFIG_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CM_FEAT_CONFIG_DISABLE_READ_FVAL                             0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEAT_CONFIG_BMSK                                            0x80
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEAT_CONFIG_SHFT                                             0x7
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEAT_CONFIG_ALLOW_READ_FVAL                                  0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_FEAT_CONFIG_DISABLE_READ_FVAL                                0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_CONFIG_BMSK                                             0x40
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_CONFIG_SHFT                                              0x6
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_CONFIG_ALLOW_READ_FVAL                                   0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_OEM_CONFIG_DISABLE_READ_FVAL                                 0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_BMSK                                        0x20
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_SHFT                                         0x5
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_ALLOW_READ_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_3_DISABLE_READ_FVAL                            0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_BMSK                                        0x10
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_SHFT                                         0x4
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_ALLOW_READ_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_2_DISABLE_READ_FVAL                            0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_BMSK                                         0x8
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_SHFT                                         0x3
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_ALLOW_READ_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_ANTI_ROLLBACK_1_DISABLE_READ_FVAL                            0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RD_WR_PERM_BMSK                                              0x4
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RD_WR_PERM_SHFT                                              0x2
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RD_WR_PERM_ALLOW_READ_FVAL                                   0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_RD_WR_PERM_DISABLE_READ_FVAL                                 0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PTE_BMSK                                                     0x2
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PTE_SHFT                                                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PTE_ALLOW_READ_FVAL                                          0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_PTE_DISABLE_READ_FVAL                                        0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CRI_CM_PRIVATE_BMSK                                          0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CRI_CM_PRIVATE_SHFT                                          0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CRI_CM_PRIVATE_ALLOW_READ_FVAL                               0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_LSB_CRI_CM_PRIVATE_DISABLE_READ_FVAL                             0x1

#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004134)
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004134)
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004134)
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ADDR, HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RMSK)
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RSVD0_BMSK                                            0xf8000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RSVD0_SHFT                                                  0x1b
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE26_BMSK                                           0x4000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE26_SHFT                                                0x1a
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE26_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE26_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE25_BMSK                                           0x2000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE25_SHFT                                                0x19
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE25_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE25_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE24_BMSK                                           0x1000000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE24_SHFT                                                0x18
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE24_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE24_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE23_BMSK                                            0x800000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE23_SHFT                                                0x17
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE23_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE23_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE22_BMSK                                            0x400000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE22_SHFT                                                0x16
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE22_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE22_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE21_BMSK                                            0x200000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE21_SHFT                                                0x15
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE21_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE21_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE20_BMSK                                            0x100000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE20_SHFT                                                0x14
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE20_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE20_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE19_BMSK                                             0x80000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE19_SHFT                                                0x13
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE19_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE19_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE18_BMSK                                             0x40000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE18_SHFT                                                0x12
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE18_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SPARE18_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEC_EN_BMSK                                              0x20000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEC_EN_SHFT                                                 0x11
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEC_EN_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEC_EN_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_BOOT_ROM_PATCH_BMSK                                      0x10000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_BOOT_ROM_PATCH_SHFT                                         0x10
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_BOOT_ROM_PATCH_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_BOOT_ROM_PATCH_DISABLE_WRITE_FVAL                            0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_MEM_CONFIG_BMSK                                           0x8000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_MEM_CONFIG_SHFT                                              0xf
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_MEM_CONFIG_ALLOW_WRITE_FVAL                                  0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_MEM_CONFIG_DISABLE_WRITE_FVAL                                0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB_BMSK                                                0x4000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB_SHFT                                                   0xe
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB_ALLOW_WRITE_FVAL                                       0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB_DISABLE_WRITE_FVAL                                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PK_HASH_BMSK                                              0x2000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PK_HASH_SHFT                                                 0xd
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PK_HASH_ALLOW_WRITE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PK_HASH_DISABLE_WRITE_FVAL                                   0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB2_BMSK                                               0x1000
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB2_SHFT                                                  0xc
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB2_ALLOW_WRITE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CALIB2_DISABLE_WRITE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_SEC_BOOT_BMSK                                          0x800
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_SEC_BOOT_SHFT                                            0xb
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_SEC_BOOT_ALLOW_WRITE_FVAL                                0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_SEC_BOOT_DISABLE_WRITE_FVAL                              0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_BMSK                                0x400
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_SHFT                                  0xa
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_ALLOW_WRITE_FVAL                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_SEC_KEY_DERIVATION_KEY_DISABLE_WRITE_FVAL                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_BMSK                                0x200
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_SHFT                                  0x9
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_ALLOW_WRITE_FVAL                      0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PRI_KEY_DERIVATION_KEY_DISABLE_WRITE_FVAL                    0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CM_FEAT_CONFIG_BMSK                                        0x100
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CM_FEAT_CONFIG_SHFT                                          0x8
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CM_FEAT_CONFIG_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CM_FEAT_CONFIG_DISABLE_WRITE_FVAL                            0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEAT_CONFIG_BMSK                                            0x80
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEAT_CONFIG_SHFT                                             0x7
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEAT_CONFIG_ALLOW_WRITE_FVAL                                 0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_FEAT_CONFIG_DISABLE_WRITE_FVAL                               0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_CONFIG_BMSK                                             0x40
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_CONFIG_SHFT                                              0x6
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_CONFIG_ALLOW_WRITE_FVAL                                  0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_OEM_CONFIG_DISABLE_WRITE_FVAL                                0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_BMSK                                        0x20
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_SHFT                                         0x5
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_ALLOW_WRITE_FVAL                             0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_3_DISABLE_WRITE_FVAL                           0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_BMSK                                        0x10
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_SHFT                                         0x4
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_ALLOW_WRITE_FVAL                             0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_2_DISABLE_WRITE_FVAL                           0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_BMSK                                         0x8
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_SHFT                                         0x3
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_ALLOW_WRITE_FVAL                             0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_ANTI_ROLLBACK_1_DISABLE_WRITE_FVAL                           0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RD_WR_PERM_BMSK                                              0x4
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RD_WR_PERM_SHFT                                              0x2
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RD_WR_PERM_ALLOW_WRITE_FVAL                                  0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_RD_WR_PERM_DISABLE_WRITE_FVAL                                0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PTE_BMSK                                                     0x2
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PTE_SHFT                                                     0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PTE_ALLOW_WRITE_FVAL                                         0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_PTE_DISABLE_WRITE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CRI_CM_PRIVATE_BMSK                                          0x1
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CRI_CM_PRIVATE_SHFT                                          0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CRI_CM_PRIVATE_ALLOW_WRITE_FVAL                              0x0
#define HWIO_QFPROM_CORR_RD_WR_PERM_MSB_CRI_CM_PRIVATE_DISABLE_WRITE_FVAL                            0x1

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004138)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004138)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004138)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_PIL_SUBSYSTEM0_BMSK                              0xfc000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_PIL_SUBSYSTEM0_SHFT                                    0x1a
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_TZ_BMSK                                           0x3fff000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_TZ_SHFT                                                 0xc
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_SBL1_BMSK                                             0xffe
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_SBL1_SHFT                                               0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_BMSK                               0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_SHFT                               0x0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_RPMB_KEY_NOT_PROVISIONED_FVAL        0x0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_LSB_RPMB_KEY_PROVISIONED_RPMB_KEY_PROVISIONED_FVAL          0x1

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000413c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000413c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000413c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_APPSBL0_BMSK                                     0xfffc0000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_APPSBL0_SHFT                                           0x12
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_PIL_SUBSYSTEM1_BMSK                                 0x3ffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_1_MSB_PIL_SUBSYSTEM1_SHFT                                     0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004140)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004140)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004140)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_APPSBL1_BMSK                                     0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_LSB_APPSBL1_SHFT                                            0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004144)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004144)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004144)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_BMSK                     0xff000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_SHFT                           0x18
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL        0xf
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL       0x1e
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL       0x2d
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL       0x3c
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL       0x4b
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL       0x5a
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL       0x69
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL       0x78
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL       0x87
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL       0x96
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL       0xa5
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL       0xb4
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL       0xc3
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL       0xd2
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL       0xe1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_HYPERVISOR_BMSK                                    0xfff000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_HYPERVISOR_SHFT                                         0xc
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RPM_BMSK                                              0xff0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_RPM_SHFT                                                0x4
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_APPSBL2_BMSK                                            0xf
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_2_MSB_APPSBL2_SHFT                                            0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004148)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004148)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004148)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_MSS_BMSK                                         0xffff0000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_MSS_SHFT                                               0x10
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_MBA_BMSK                                             0xffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_LSB_MBA_SHFT                                                0x0

#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000414c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000414c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000414c)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR, HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_RMSK)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_SPARE0_BMSK                                      0xffffff00
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_SPARE0_SHFT                                             0x8
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_BMSK                     0xff
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_SHFT                      0x0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL        0xf
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL       0x1e
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL       0x2d
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL       0x3c
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL       0x4b
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL       0x5a
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL       0x69
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL       0x78
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL       0x87
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL       0x96
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL       0xa5
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL       0xb4
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL       0xc3
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL       0xd2
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL       0xe1
#define HWIO_QFPROM_CORR_ANTI_ROLLBACK_3_MSB_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004150)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004150)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004150)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD0_BMSK                                       0xf0000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_RSVD0_SHFT                                             0x1c
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_BMSK                           0x8000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_SHFT                                0x1b
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG26_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_BMSK                           0x4000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_SHFT                                0x1a
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG25_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_BMSK                           0x2000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_SHFT                                0x19
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG24_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_BMSK                           0x1000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_SHFT                                0x18
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG23_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_BMSK                            0x800000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_SHFT                                0x17
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG22_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_BMSK                               0x400000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_PBL_LOG_DISABLE_SHFT                                   0x16
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_BMSK                           0x3c0000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ROOT_CERT_TOTAL_NUM_SHFT                               0x12
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_BMSK                             0x20000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_SHFT                                0x11
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG21_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_BMSK                             0x10000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_SHFT                                0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG20_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_BMSK                              0x8000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_SHFT                                 0xf
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG19_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_BMSK                              0x4000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_SHFT                                 0xe
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG18_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_BMSK                              0x2000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_SHFT                                 0xd
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_NOT_SECURE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_REG17_SECURE_SECURE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_BMSK                                         0x1000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_SHFT                                            0xc
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_USE_GPIO_FVAL                                   0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_WDOG_EN_IGNORE_GPIO_ENABLE_WDOG_FVAL                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_BMSK                                 0x800
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_SHFT                                   0xb
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_NORMAL_MODE_FVAL                       0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPDM_SECURE_MODE_SECURE_MODE_FVAL                       0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BMSK                             0x400
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_SHFT                               0xa
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC2_PORT_FVAL        0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC3_PORT_FVAL        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_GPIO_DISABLE_BMSK                    0x200
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_GPIO_DISABLE_SHFT                      0x9
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_EN_BMSK                              0x100
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDC_EMMC_MODE1P2_EN_SHFT                                0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BMSK                                         0xe0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_SHFT                                          0x5
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_DEFAULT_NAND_TO_USB_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FAST_BOOT_BOOT_USB_OPTION_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_BMSK                               0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_SHFT                                0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_ENUM_19_2_MHZ_FVAL                  0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SDCC_MCLK_BOOT_FREQ_ENUM_25_MHZ_FVAL                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_BMSK                                0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_SHFT                                0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_USE_FORCE_USB_BOOT_GPIO_TO_FORCE_BOOT_FROM_USB_FVAL        0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_FORCE_DLOAD_DISABLE_NOT_USE_FORCE_USB_BOOT_PIN_FVAL        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_BMSK                                              0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_SPARE_SHFT                                              0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_BMSK                                       0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_SHFT                                       0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_TIMEOUT_DISABLED_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_ENUM_TIMEOUT_TIMEOUT_ENABLED_90S_FVAL                   0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_BMSK                                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_SHFT                                    0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_DOWNLOADER_ENABLED_FVAL                 0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_LSB_E_DLOAD_DISABLE_DOWNLOADER_DISABLED_FVAL                0x1

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004154)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004154)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004154)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ATTR                                                    0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_OUT(v)      \
        out_dword(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR,v)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ADDR,m,v,HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_IN)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE1_BMSK                                      0xf0000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE1_SHFT                                            0x1c
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_BMSK                             0x8000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_SHFT                                  0x1b
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DEBUGBUS_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_BMSK                    0x4000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SHFT                         0x1a
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_DOES_NOT_USE_EFUSE_KEY_FVAL        0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_USES_EFUSE_KEY_FVAL        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_BMSK                       0x2000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_SHFT                            0x19
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_A5X_ISDB_DBGEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_BMSK                          0x1000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_SHFT                               0x18
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_NIDEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_BMSK                           0x800000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_SHFT                               0x17
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_LPASS_DBGEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ANTI_ROLLBACK_FEATURE_EN_BMSK                      0x780000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ANTI_ROLLBACK_FEATURE_EN_SHFT                          0x13
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_BMSK                           0x40000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_SHFT                              0x12
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_BMSK                            0x20000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_SHFT                               0x11
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_BMSK                             0x10000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_SHFT                                0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_SPIDEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_BMSK                               0x8000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_SHFT                                  0xf
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_NIDEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_BMSK                               0x4000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_SHFT                                  0xe
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_DAP_DBGEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_BMSK                            0x2000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_SHFT                               0xd
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_BMSK                             0x1000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_SHFT                                0xc
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_SPIDEN_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_BMSK                               0x800
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_SHFT                                 0xb
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_NIDEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_BMSK                               0x400
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_SHFT                                 0xa
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_APPS_DBGEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE1_DISABLE_BMSK                                   0x200
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE1_DISABLE_SHFT                                     0x9
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE0_DISABLE_BMSK                                   0x100
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_SPARE0_DISABLE_SHFT                                     0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_BMSK                             0x80
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_SHFT                              0x7
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_VENUS_0_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_BMSK                                 0x40
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_SHFT                                  0x6
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DAPEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_BMSK                            0x20
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_SHFT                             0x5
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_BMSK                                 0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_SHFT                                  0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_RPM_DBGEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_BMSK                                 0x8
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_SHFT                                 0x3
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_WCSS_DBGEN_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_BMSK                                  0x4
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_SHFT                                  0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_NIDEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_BMSK                                  0x2
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_SHFT                                  0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_MSS_DBGEN_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_BMSK                                  0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_SHFT                                  0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW0_MSB_ALL_DEBUG_DISABLE_DISABLE_FVAL                          0x1

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004158)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004158)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004158)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_PRODUCT_ID_BMSK                              0xffff0000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_PRODUCT_ID_SHFT                                    0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_HW_ID_BMSK                                       0xffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_LSB_OEM_HW_ID_SHFT                                          0x0

#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000415c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000415c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000415c)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PERIPH_VID_BMSK                                  0xffff0000
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PERIPH_VID_SHFT                                        0x10
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PERIPH_PID_BMSK                                      0xffff
#define HWIO_QFPROM_CORR_OEM_CONFIG_ROW1_MSB_PERIPH_PID_SHFT                                         0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004160)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004160)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004160)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RESOLUTION_LIMITER_BMSK                         0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_RESOLUTION_LIMITER_SHFT                               0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_1_DISABLE_BMSK                              0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_1_DISABLE_SHFT                                    0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_BMSK                              0x20000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_DSI_0_DISABLE_SHFT                                    0x1d
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MDP_EFUSE_LTC0_DISABLE_BMSK                     0x10000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MDP_EFUSE_LTC0_DISABLE_SHFT                           0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_BMSK                               0x8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NIDNT_DISABLE_SHFT                                    0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SPARE_BMSK                                       0x4000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SPARE_SHFT                                            0x1a
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_BMSK                      0x2000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_SHFT                           0x19
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SECURE_CHANNEL_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_BMSK                         0x1000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_SHFT                              0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_DECODER_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_BMSK                          0x800000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_SHFT                              0x17
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_VP8_ENCODER_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SPARE_22_BMSK                                     0x400000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_SPARE_22_SHFT                                         0x16
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_BMSK                                  0x200000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_SHFT                                      0x15
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_NAV_DISABLE_DISABLE_FVAL                               0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_BMSK                                  0x100000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_SHFT                                      0x14
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_GSM_DISABLE_DISABLE_FVAL                               0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SPARE_DISABLE_BMSK                           0xe0000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SPARE_DISABLE_SHFT                              0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_BMSK                            0x10000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_SHFT                               0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM2_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_BMSK                             0x8000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_SHFT                                0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_UIM1_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_BMSK                             0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_SHFT                                0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_SMMU_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_BMSK                             0x2000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_SHFT                                0xd
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DSDA_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_BMSK                            0x1000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_SHFT                               0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX3_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_BMSK                             0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_SHFT                               0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_BBRX2_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_BMSK                            0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_SHFT                              0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_GLOBAL_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_BMSK                           0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_SHFT                             0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DC_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_BMSK                         0x100
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_SHFT                           0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_ENABLE_FVAL                    0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_MIMO_DISABLE_DISABLE_FVAL                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_BMSK                     0x80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_SHFT                      0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_ENABLE_FVAL               0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT2_DISABLE_DISABLE_FVAL              0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_BMSK                     0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_SHFT                      0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_ENABLE_FVAL               0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_ABOVE_CAT1_DISABLE_DISABLE_FVAL              0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_BMSK                            0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_SHFT                             0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_TDSCDMA_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_BMSK                               0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_SHFT                                0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_ENABLE_FVAL                         0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_HSPA_DISABLE_DISABLE_FVAL                        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_BMSK                                 0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_SHFT                                 0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_LTE_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_BMSK                               0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_SHFT                               0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_WCDMA_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_BMSK                                  0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_SHFT                                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_DO_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_BMSK                                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_SHFT                                  0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_LSB_MODEM_1X_DISABLE_DISABLE_FVAL                          0x1

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004164)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004164)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004164)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDC_EMMC_MODE1P2_FORCE_GPIO_BMSK                0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDC_EMMC_MODE1P2_FORCE_GPIO_SHFT                      0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_BMSK                     0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_CM_FEAT_CONFIG_DISABLE_SHFT                           0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_BMSK                        0x30000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_SHFT                              0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_DEFAULT_FVAL                  0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_500_MHZ_FVAL                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZ_FVAL                  0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZZ_FVAL                 0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SYSBARDISABLE_BMSK                               0x8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SYSBARDISABLE_SHFT                                    0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE6_BMSK                                      0x4000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE6_SHFT                                           0x1a
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_BMSK                           0x2000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_SHFT                                0x19
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_DDR_FREQ_LIMIT_EN_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_BMSK                                 0x1000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_SHFT                                      0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_VFE_DISABLE_DISABLE_FVAL                               0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_BMSK                      0x800000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_SHFT                          0x17
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_SW_KEY_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_HW_KEY_FVAL        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_BMSK                      0x400000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_SHFT                          0x16
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_SW_KEY_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_HW_KEY_FVAL        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_BMSK                            0x200000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_SHFT                                0x15
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_ENABLE_FVAL                          0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SDCC5_ICE_DISABLE_DISABLE_FVAL                         0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE5_BMSK                                       0x100000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE5_SHFT                                           0x14
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE1_BMSK                                        0x80000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE1_SHFT                                           0x13
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE1_ENABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE1_DISABLE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE2_BMSK                                        0x40000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE2_SHFT                                           0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE3_BMSK                                        0x38000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE3_SHFT                                            0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_5GHZ_FVAL                                0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_4GHZ_FVAL                                0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE3_ENUM_1_2GHZ_FVAL                                0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE4_BMSK                                         0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE4_SHFT                                            0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE4_ENABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE4_DISABLE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE7_BMSK                                         0x2000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE7_SHFT                                            0xd
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE8_BMSK                                         0x1000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE8_SHFT                                            0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE9_BMSK                                          0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE9_SHFT                                            0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE10_BMSK                                         0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE10_SHFT                                           0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE11_BMSK                                         0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE11_SHFT                                           0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE12_BMSK                                         0x100
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE12_SHFT                                           0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE13_BMSK                                          0x80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE13_SHFT                                           0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE14_BMSK                                          0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE14_SHFT                                           0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BMSK                                0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_SHFT                                 0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_DEFAULT_POWER_ON_BRINGUP_DISABLE_BOOT_FSM_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_CFG_BOOT_FSM_BASED_BRING_UP_FVAL         0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_BMSK                              0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_SHFT                               0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_128_CLAMP_RESET_128_L2_RESET_256_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_32_CLAMP_RESET_48_L2_RESET_128_FVAL        0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_BOOT_FSM_DELAY_GDHS_CNT_16_CLAMP_RESET_23_L2_RESET_103_FVAL        0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE15_BMSK                                           0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_SPARE15_SHFT                                           0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_BMSK                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_SHFT                  0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_512KB_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW0_MSB_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_1MB_FVAL         0x1

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004168)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004168)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004168)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE1_BMSK                                     0xf8000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE1_SHFT                                           0x1b
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_BMSK                         0x4000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_SHFT                              0x1a
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_ENABLE_FVAL                        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DEBUGBUS_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE2_BMSK                                      0x2000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE2_SHFT                                           0x19
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE3_BMSK                                      0x1000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE3_SHFT                                           0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE4_BMSK                                       0x800000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE4_SHFT                                           0x17
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE4_ENABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE4_DISABLE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE5_BMSK                                       0x400000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE5_SHFT                                           0x16
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE5_ENABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE5_DISABLE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE6_BMSK                                       0x200000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE6_SHFT                                           0x15
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE6_ENABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SPARE6_DISABLE_FVAL                                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_BMSK                      0x100000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_SHFT                          0x14
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                    0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_BMSK                        0x80000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_SHFT                           0x13
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_BMSK                         0x40000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_SHFT                            0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_SPIDEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_BMSK                          0x20000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_SHFT                             0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_NIDEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_BMSK                          0x10000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_SHFT                             0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_DAP_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_BMSK                        0x8000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_SHFT                           0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                    0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_BMSK                         0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_SHFT                            0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_ENABLE_FVAL                     0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_SPIDEN_DISABLE_DISABLE_FVAL                    0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_BMSK                          0x2000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_SHFT                             0xd
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_NIDEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_BMSK                          0x1000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_SHFT                             0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_ENABLE_FVAL                      0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_APPS_DBGEN_DISABLE_DISABLE_FVAL                     0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE1_DISABLE_BMSK                               0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE1_DISABLE_SHFT                                 0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE0_DISABLE_BMSK                               0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE0_DISABLE_SHFT                                 0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE4_DISABLE_BMSK                               0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE4_DISABLE_SHFT                                 0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_BMSK                            0x100
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_SHFT                              0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DAPEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_BMSK                        0x80
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_SHFT                         0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                  0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                 0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_BMSK                             0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_SHFT                              0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_RPM_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE5_DISABLE_BMSK                                0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_SPARE5_DISABLE_SHFT                                 0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_BMSK                             0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_SHFT                              0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_NIDEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_BMSK                              0x8
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_SHFT                              0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_ENABLE_FVAL                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QC_MSS_DBGEN_DISABLE_DISABLE_FVAL                      0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_BMSK                                  0x4
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_SHFT                                  0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_ENABLE_FVAL                           0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_QDI_SPMI_DISABLE_DISABLE_FVAL                          0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_BMSK                                   0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_SHFT                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_ENABLE_FVAL                            0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_SM_BIST_DISABLE_DISABLE_FVAL                           0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_BMSK                                       0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_SHFT                                       0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_LSB_TIC_DISABLE_DISABLE_FVAL                               0x1

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000416c)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000416c)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000416c)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_BMSK                     0xfe000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SEC_TAP_ACCESS_DISABLE_SHFT                           0x19
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_CJI_CORE_SEL_DISABLE_BMSK                    0x1000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_CJI_CORE_SEL_DISABLE_SHFT                         0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_BMSK                            0xfff800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_TAP_INSTR_DISABLE_SHFT                                 0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SPARE1_BMSK                                          0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_SPARE1_SHFT                                            0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_MODEM_PBL_PATCH_VERSION_BMSK                         0x3e0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_MODEM_PBL_PATCH_VERSION_SHFT                           0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_BMSK                           0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW1_MSB_APPS_PBL_PATCH_VERSION_SHFT                            0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004170)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004170)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004170)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK           0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_LSB_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                  0x0

#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004174)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004174)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004174)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_7_BMSK                                    0x80000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_7_SHFT                                          0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_6_BMSK                                    0x40000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_6_SHFT                                          0x1e
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FUSE_APPS_BOOT_TRIGGER_DISABLE_BMSK             0x20000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FUSE_APPS_BOOT_TRIGGER_DISABLE_SHFT                   0x1d
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MSS_HASH_INTEGRITY_CHECK_DISABLE_BMSK           0x10000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MSS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                 0x1c
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MODEM_PBL_PLL_CTRL_BMSK                          0xf000000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MODEM_PBL_PLL_CTRL_SHFT                               0x18
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_BMSK                            0xf80000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_PLL_CTRL_SHFT                                0x13
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_3_BMSK                                       0x40000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_3_SHFT                                          0x12
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_2_BMSK                                       0x20000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_2_SHFT                                          0x11
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_1_BMSK                                       0x10000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_1_SHFT                                          0x10
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_0_BMSK                                        0x8000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_0_SHFT                                           0xf
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_BMSK                            0x4000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_AARCH64_ENABLE_SHFT                               0xe
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_BMSK                            0x3000
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_SHFT                               0xc
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_XO_FVAL                            0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                  0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                0x2
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                0x3
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_BMSK                              0x800
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_APPS_BOOT_FROM_ROM_SHFT                                0xb
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MSA_ENA_BMSK                                         0x400
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MSA_ENA_SHFT                                           0xa
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_BMSK                               0x200
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_SHFT                                 0x9
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_MODEM_IMAGE_NOT_AUTHENTICATED_FVAL        0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_FORCE_MSA_AUTH_EN_FORCE_MODEM_IMAGE_AUTHENTICATION_FVAL        0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_8_7_BMSK                                       0x180
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_SPARE_8_7_SHFT                                         0x7
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MODEM_BOOT_FROM_ROM_BMSK                              0x40
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_MODEM_BOOT_FROM_ROM_SHFT                               0x6
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_BMSK                           0x20
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_SHFT                            0x5
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_ENABLE_PATCHING_FVAL            0x0
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_BOOT_ROM_PATCH_DISABLE_DISABLE_PATCHING_FVAL           0x1
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                0x1f
#define HWIO_QFPROM_CORR_FEAT_CONFIG_ROW2_MSB_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                 0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004178)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004178)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004178)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_LSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000417c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000417c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000417c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW0_MSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004180)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004180)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004180)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_LSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004184)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004184)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004184)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW1_MSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004188)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004188)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004188)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_LSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000418c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_PHYS                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000418c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_OFFS                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000418c)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RMSK                                         0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_POR                                          0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_POR_RMSK                                     0x00000000
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ATTR                                                0x1
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_CM_FEAT_CONFIG_ROW2_MSB_RSVD0_SHFT                                          0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004190 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004190 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004190 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                 0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                          3
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_POR                                  0x00000000
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_POR_RMSK                             0x00000000
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ATTR                                        0x1
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                       0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                              0x0

#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004194 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004194 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004194 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                 0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                          3
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_POR                                  0x00000000
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_POR_RMSK                             0x00000000
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ATTR                                        0x1
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                       0xffffffff
#define HWIO_QFPROM_CORR_PRI_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                              0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n)                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_PHYS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_OFFS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK                                 0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_MAXn                                          3
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_POR                                  0x00000000
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_POR_RMSK                             0x00000000
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ATTR                                        0x1
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_BMSK                       0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_LSB_KEY_DATA0_SHFT                              0x0

#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n)                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_PHYS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_OFFS(n)                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK                                 0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_MAXn                                          3
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_POR                                  0x00000000
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_POR_RMSK                             0x00000000
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ATTR                                        0x1
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_BMSK                       0xffffffff
#define HWIO_QFPROM_CORR_SEC_KEY_DERIVATION_KEY_ROWn_MSB_KEY_DATA1_SHFT                              0x0

#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_ADDR                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041d0)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_PHYS                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041d0)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_OFFS                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041d0)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_RMSK                                           0xffffffff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_POR                                            0x00000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_POR_RMSK                                       0x00000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_ATTR                                                  0x1
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT4_BMSK                                 0xff000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT4_SHFT                                       0x18
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT3_BMSK                                   0xff0000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT3_SHFT                                       0x10
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT2_BMSK                                     0xff00
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT2_SHFT                                        0x8
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT1_BMSK                                       0xff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_LSB_SEC_BOOT1_SHFT                                        0x0

#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_ADDR                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041d4)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_PHYS                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041d4)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_OFFS                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041d4)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_RMSK                                             0xffffff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_POR                                            0x00000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_POR_RMSK                                       0xff000000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_ATTR                                                  0x1
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT7_BMSK                                   0xff0000
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT7_SHFT                                       0x10
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT6_BMSK                                     0xff00
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT6_SHFT                                        0x8
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT5_BMSK                                       0xff
#define HWIO_QFPROM_CORR_OEM_SEC_BOOT_ROW0_MSB_SEC_BOOT5_SHFT                                        0x0

#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041d8)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041d8)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041d8)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_SPARE_BMSK                                           0xc0000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_SPARE_SHFT                                                 0x1e
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_SPARE3_BMSK                                          0x3fffffff
#define HWIO_QFPROM_CORR_CALIB2_ROW0_LSB_SPARE3_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041dc)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041dc)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041dc)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_SPARE0_BMSK                                          0x80000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_SPARE0_SHFT                                                0x1f
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_FEC_VALUE_BMSK                                       0x7f000000
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_FEC_VALUE_SHFT                                             0x18
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_SPARE4_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_CALIB2_ROW0_MSB_SPARE4_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_ADDR(n)                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041e0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_PHYS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041e0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_OFFS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041e0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_RMSK                                                0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_MAXn                                                         3
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_POR                                                 0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_POR_RMSK                                            0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_ATTR                                                       0x1
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_HASH_DATA0_BMSK                                     0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_LSB_HASH_DATA0_SHFT                                            0x0

#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_ADDR(n)                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000041e4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_PHYS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000041e4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_OFFS(n)                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000041e4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_RMSK                                                  0xffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_MAXn                                                         3
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_POR                                                 0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_POR_RMSK                                            0xff000000
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_ATTR                                                       0x1
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_HASH_DATA1_BMSK                                       0xffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROWn_MSB_HASH_DATA1_SHFT                                            0x0

#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_ADDR                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004200)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_PHYS                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004200)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_OFFS                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004200)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_RMSK                                                0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_POR                                                 0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_POR_RMSK                                            0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_ATTR                                                       0x1
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_HASH_DATA0_BMSK                                     0xffffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_LSB_HASH_DATA0_SHFT                                            0x0

#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_ADDR                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004204)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_PHYS                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004204)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_OFFS                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004204)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_RMSK                                                  0xffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_POR                                                 0x00000000
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_POR_RMSK                                            0xff000000
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_ATTR                                                       0x1
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_QFPROM_CORR_PK_HASH_ROW4_MSB_BMSK                     0xffffff
#define HWIO_QFPROM_CORR_PK_HASH_ROW4_MSB_QFPROM_CORR_PK_HASH_ROW4_MSB_SHFT                          0x0

#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004208)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_SVS_BMSK                               0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_SVS_SHFT                                     0x18
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_NOM_BMSK                                 0xfff000
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_NOM_SHFT                                      0xc
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_TUR_BMSK                                    0xfff
#define HWIO_QFPROM_CORR_CALIB_ROW0_LSB_CPR2_QUOT_VMIN_TUR_SHFT                                      0x0

#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000420c)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_FEC_BITS_BMSK                                         0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_FEC_BITS_SHFT                                               0x18
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_SPARE_BMSK                                              0x800000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_SPARE_SHFT                                                  0x17
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_DIS_CPR_BMSK                                       0x400000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_DIS_CPR_SHFT                                           0x16
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR_GLOBAL_RC_BMSK                                      0x380000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR_GLOBAL_RC_SHFT                                          0x13
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_TARG_VOLT_TUR_BMSK                                  0x7e000
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_TARG_VOLT_TUR_SHFT                                      0xd
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_SVS_BMSK                                      0x1c00
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_SVS_SHFT                                         0xa
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_NOM_BMSK                                       0x380
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_NOM_SHFT                                         0x7
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_TUR_BMSK                                        0x70
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_RO_SEL_TUR_SHFT                                         0x4
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_QUOT_VMIN_SVS_1_BMSK                                    0xf
#define HWIO_QFPROM_CORR_CALIB_ROW0_MSB_CPR2_QUOT_VMIN_SVS_1_SHFT                                    0x0

#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004210)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_SPARE_31_28_BMSK                                      0xf0000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_SPARE_31_28_SHFT                                            0x1c
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_SVS_BMSK                                0xf800000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_SVS_SHFT                                     0x17
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_NOM_BMSK                                 0x7c0000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_NOM_SHFT                                     0x12
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_TUR_BMSK                                  0x3e000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_TARG_VOLT_TUR_SHFT                                      0xd
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_DIS_CPR_BMSK                                         0x1000
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR0_DIS_CPR_SHFT                                            0xc
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR2_TARG_VOLT_SVS_BMSK                                    0xfc0
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR2_TARG_VOLT_SVS_SHFT                                      0x6
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR2_TARG_VOLT_NOM_BMSK                                     0x3f
#define HWIO_QFPROM_CORR_CALIB_ROW1_LSB_CPR2_TARG_VOLT_NOM_SHFT                                      0x0

#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004214)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_FEC_BITS_BMSK                                         0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_FEC_BITS_SHFT                                               0x18
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR_LOCAL_RC_BMSK                                       0xe00000
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR_LOCAL_RC_SHFT                                           0x15
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOMPLUS_BMSK                             0x1f0000
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOMPLUS_SHFT                                 0x10
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_SVS_BMSK                                   0xf800
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_SVS_SHFT                                      0xb
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOM_BMSK                                    0x7c0
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_NOM_SHFT                                      0x6
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_TUR_BMSK                                     0x3e
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_TARG_VOLT_TUR_SHFT                                      0x1
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_DIS_CPR_BMSK                                            0x1
#define HWIO_QFPROM_CORR_CALIB_ROW1_MSB_CPR1_DIS_CPR_SHFT                                            0x0

#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004218)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IDDQ_CX_ACTIVE_BIT_BMSK                               0xf8000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IDDQ_CX_ACTIVE_BIT_SHFT                                     0x1b
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IDDQ_APC_ACTIVE_BMSK                                   0x7f80000
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_IDDQ_APC_ACTIVE_SHFT                                        0x13
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_SVS_BMSK                                     0x7e000
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_SVS_SHFT                                         0xd
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_NOMINAL_BMSK                                  0x1f80
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_NOMINAL_SHFT                                     0x7
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_TURBO_BMSK                                      0x7f
#define HWIO_QFPROM_CORR_CALIB_ROW2_LSB_CPR2_OFFSET_TURBO_SHFT                                       0x0

#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000421c)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_FEC_BITS_BMSK                                         0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_FEC_BITS_SHFT                                               0x18
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PH_B0M1_BMSK                                            0xe00000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PH_B0M1_SHFT                                                0x15
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PH_B0M0_BMSK                                            0x1c0000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_PH_B0M0_SHFT                                                0x12
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_G_B0_BMSK                                                0x38000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_G_B0_SHFT                                                    0xf
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_CLK_B_BMSK                                                0x6000
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_CLK_B_SHFT                                                   0xd
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_CAP_B_BMSK                                                0x1800
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_CAP_B_SHFT                                                   0xb
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_SAR_B_BMSK                                                 0x600
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_SAR_B_SHFT                                                   0x9
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IDDQ_MX_ACTIVE_BMSK                                        0x1f8
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IDDQ_MX_ACTIVE_SHFT                                          0x3
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IDDQ_CX_ACTIVE_BIT_BMSK                                      0x7
#define HWIO_QFPROM_CORR_CALIB_ROW2_MSB_IDDQ_CX_ACTIVE_BIT_SHFT                                      0x0

#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004220)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW3_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_SPARE1_BMSK                                           0xfe000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_SPARE1_SHFT                                                 0x19
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_VREF_B1_BMSK                                           0x1800000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_VREF_B1_SHFT                                                0x17
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M3_BMSK                                            0x700000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M3_SHFT                                                0x14
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M2_BMSK                                             0xe0000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M2_SHFT                                                0x11
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M1_BMSK                                             0x1c000
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M1_SHFT                                                 0xe
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M0_BMSK                                              0x3800
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B1M0_SHFT                                                 0xb
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_G_B1_BMSK                                                  0x700
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_G_B1_SHFT                                                    0x8
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_VREF_B0_BMSK                                                0xc0
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_VREF_B0_SHFT                                                 0x6
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B0M3_BMSK                                                0x38
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_B0M3_SHFT                                                 0x3
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_BOM2_BMSK                                                 0x7
#define HWIO_QFPROM_CORR_CALIB_ROW3_LSB_PH_BOM2_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004224)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW3_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_FEC_BITS_BMSK                                         0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_FEC_BITS_SHFT                                               0x18
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_SPARE_BMSK                                              0xc00000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_SPARE_SHFT                                                  0x16
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_GNSS_ADC_CALIB_BMSK                                     0x380000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_GNSS_ADC_CALIB_SHFT                                         0x13
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_MODEM_TXDAC_FUSEFLAG_BMSK                                0x40000
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_MODEM_TXDAC_FUSEFLAG_SHFT                                   0x12
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_SPARE_BMSK                                    0x3fc00
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_SPARE_SHFT                                        0xa
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_RANGE_CORR_BMSK                                 0x200
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_RANGE_CORR_SHFT                                   0x9
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_AVEG_CORR_BMSK                                  0x100
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_AVEG_CORR_SHFT                                    0x8
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_RPOLY_CAL_BMSK                                   0xff
#define HWIO_QFPROM_CORR_CALIB_ROW3_MSB_COMBOTXDAC_RPOLY_CAL_SHFT                                    0x0

#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004228)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS1_POINT2_BMSK                                    0xfc000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS1_POINT2_SHFT                                          0x1a
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS1_POINT1_BMSK                                     0x3f00000
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS1_POINT1_SHFT                                          0x14
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS0_POINT2_BMSK                                       0xfc000
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS0_POINT2_SHFT                                           0xe
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS0_POINT1_BMSK                                        0x3f00
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS0_POINT1_SHFT                                           0x8
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS_BASE_BMSK                                             0xff
#define HWIO_QFPROM_CORR_CALIB_ROW4_LSB_TSENS_BASE_SHFT                                              0x0

#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000422c)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_FEC_BITS_BMSK                                         0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_FEC_BITS_SHFT                                               0x18
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS3_POINT2_BMSK                                      0xfc0000
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS3_POINT2_SHFT                                          0x12
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS3_POINT1_BMSK                                       0x3f000
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS3_POINT1_SHFT                                           0xc
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS2_POINT2_BMSK                                         0xfc0
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS2_POINT2_SHFT                                           0x6
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS2_POINT1_BMSK                                          0x3f
#define HWIO_QFPROM_CORR_CALIB_ROW4_MSB_TSENS2_POINT1_SHFT                                           0x0

#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004230)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW5_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_SPARE_23_31_BMSK                                      0xff800000
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_SPARE_23_31_SHFT                                            0x17
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS_CALIB_BMSK                                        0x700000
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS_CALIB_SHFT                                            0x14
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS_BASE1_BMSK                                         0xff000
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS_BASE1_SHFT                                             0xc
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS4_POINT2_BMSK                                         0xfc0
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS4_POINT2_SHFT                                           0x6
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS4_POINT1_BMSK                                          0x3f
#define HWIO_QFPROM_CORR_CALIB_ROW5_LSB_TSENS4_POINT1_SHFT                                           0x0

#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004234)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW5_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_FEC_VALUE_BMSK                                        0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_23_19_BMSK                                        0xf80000
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_23_19_SHFT                                            0x13
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_10_9_BMSK                                            0x600
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_10_9_SHFT                                              0x9
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_CPR1_TARG_VOLT_SVSPLUS_BMSK                                0x1f0
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_CPR1_TARG_VOLT_SVSPLUS_SHFT                                  0x4
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_0_3_BMSK                                               0xf
#define HWIO_QFPROM_CORR_CALIB_ROW5_MSB_SPARE_0_3_SHFT                                               0x0

#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004238)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW6_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_SPARE_BMSK                                            0x7f000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_LSB_SPARE_SHFT                                                  0x18

#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000423c)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW6_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW6_MSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004240)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW7_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_SPARE0_BMSK                                           0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_SPARE0_SHFT                                                 0x18
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_LSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004244)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW7_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW7_MSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004248)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW8_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_SPARE0_BMSK                                           0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_SPARE0_SHFT                                                 0x18
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_LSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000424c)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW8_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW8_MSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004250)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004250)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004250)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW9_LSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_SPARE0_BMSK                                           0xff000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_SPARE0_SHFT                                                 0x18
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_LSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004254)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_PHYS                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004254)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_OFFS                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004254)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_RMSK                                                  0xffffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_POR                                                   0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_POR_RMSK                                              0x00000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ATTR                                                         0x1
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR, HWIO_QFPROM_CORR_CALIB_ROW9_MSB_RMSK)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_CALIB_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_SPARE0_BMSK                                           0x80000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_SPARE0_SHFT                                                 0x1f
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_FEC_VALUE_BMSK                                        0x7f000000
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_FEC_VALUE_SHFT                                              0x18
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_SPARE_BMSK                                              0xffffff
#define HWIO_QFPROM_CORR_CALIB_ROW9_MSB_SPARE_SHFT                                                   0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004258)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004258)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004258)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004260)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004260)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004260)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004268)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004268)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004268)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004270)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004270)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004270)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004278)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004278)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004278)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004280)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004280)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004280)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004288)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004288)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004288)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004290)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004290)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004290)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004298)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004298)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004298)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_REDUN_DATA_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_LSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000425c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000425c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000425c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW0_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004264)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004264)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004264)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW1_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000426c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000426c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000426c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW2_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004274)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004274)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004274)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW3_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000427c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000427c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000427c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW4_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004284)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004284)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004284)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW5_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000428c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000428c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000428c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW6_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004294)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004294)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004294)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW7_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000429c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000429c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000429c)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_REDUN_DATA_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW8_MSB_REDUN_DATA_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042a0)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042a0)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042a0)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_RMSK                                             0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_POR_RMSK                                         0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_MEM_ACCEL_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_LSB_MEM_ACCEL_SHFT                                          0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_ADDR                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042a4)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_PHYS                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042a4)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_OFFS                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042a4)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_RMSK                                               0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_POR                                              0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_POR_RMSK                                         0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_ATTR                                                    0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_MEM_ACCEL_BMSK                                     0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW9_MSB_MEM_ACCEL_SHFT                                          0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042a8)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042a8)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042a8)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_RMSK                                            0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_POR_RMSK                                        0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_MEM_ACCEL_BMSK                                  0xffffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_LSB_MEM_ACCEL_SHFT                                         0x0

#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042ac)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042ac)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042ac)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_RMSK                                              0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_POR                                             0x00000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_POR_RMSK                                        0xff000000
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_ATTR                                                   0x1
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_ADDR, HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_RMSK)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_MEM_ACCEL_BMSK                                    0xffffff
#define HWIO_QFPROM_CORR_MEM_CONFIG_ROW10_MSB_MEM_ACCEL_SHFT                                         0x0

#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042b0 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_RMSK                                              0xffffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_MAXn                                                      31
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_POR                                               0x00000000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_POR_RMSK                                          0x00000000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ATTR                                                     0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n), HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_RMSK)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PATCH_DATA_BMSK                                   0xffffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_LSB_PATCH_DATA_SHFT                                          0x0

#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n)                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000042b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PHYS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000042b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_OFFS(n)                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000042b4 + 0x8 * (n))
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RMSK                                                0xffffff
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_MAXn                                                      31
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_POR                                               0x00000000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_POR_RMSK                                          0xff000000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ATTR                                                     0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n), HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_RMSK)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_ADDR(n), mask)
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_SPARE3_BMSK                                         0xfe0000
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_SPARE3_SHFT                                             0x11
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_ADDR_BMSK                                      0x1fffe
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_ADDR_SHFT                                          0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_EN_BMSK                                            0x1
#define HWIO_QFPROM_CORR_ROM_PATCH_ROWn_MSB_PATCH_EN_SHFT                                            0x0

#define HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043b0)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043b0)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043b0)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_LSB_POR                                                       0x00000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_POR_RMSK                                                  0x00000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_ATTR                                                             0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR, HWIO_QFPROM_CORR_FEC_EN_LSB_RMSK)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RSVD0_BMSK                                                0xf8000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_RSVD0_SHFT                                                      0x1b
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_BMSK                                       0x4000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_SHFT                                            0x1a
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION26_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_BMSK                                       0x2000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_SHFT                                            0x19
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION25_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_BMSK                                       0x1000000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_SHFT                                            0x18
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION24_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_BMSK                                        0x800000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_SHFT                                            0x17
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION23_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_BMSK                                        0x400000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_SHFT                                            0x16
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION22_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_BMSK                                        0x200000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_SHFT                                            0x15
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION21_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_BMSK                                        0x100000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_SHFT                                            0x14
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION20_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_BMSK                                         0x80000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_SHFT                                            0x13
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION19_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_BMSK                                         0x40000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_SHFT                                            0x12
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION18_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_BMSK                                         0x20000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_SHFT                                            0x11
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION17_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_BMSK                                         0x10000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_SHFT                                            0x10
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION16_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_BMSK                                          0x8000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_SHFT                                             0xf
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION15_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_BMSK                                          0x4000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_SHFT                                             0xe
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION14_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_BMSK                                          0x2000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_SHFT                                             0xd
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION13_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_BMSK                                          0x1000
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_SHFT                                             0xc
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION12_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_BMSK                                           0x800
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_SHFT                                             0xb
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION11_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_BMSK                                           0x400
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_SHFT                                             0xa
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_DISABLE_FVAL                                     0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION10_FEC_EN_ENABLE_FVAL                                      0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_BMSK                                            0x200
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_SHFT                                              0x9
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION9_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_BMSK                                            0x100
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_SHFT                                              0x8
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION8_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_BMSK                                             0x80
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_SHFT                                              0x7
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION7_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_BMSK                                             0x40
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_SHFT                                              0x6
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION6_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_BMSK                                             0x20
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_SHFT                                              0x5
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION5_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_BMSK                                             0x10
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_SHFT                                              0x4
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION4_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_BMSK                                              0x8
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_SHFT                                              0x3
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION3_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_BMSK                                              0x4
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_SHFT                                              0x2
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION2_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_BMSK                                              0x2
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_SHFT                                              0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION1_FEC_EN_ENABLE_FVAL                                       0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_BMSK                                              0x1
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_SHFT                                              0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_DISABLE_FVAL                                      0x0
#define HWIO_QFPROM_CORR_FEC_EN_LSB_REGION0_FEC_EN_ENABLE_FVAL                                       0x1

#define HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043b4)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_PHYS                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043b4)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_OFFS                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043b4)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_RMSK                                                      0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_MSB_POR                                                       0x00000000
#define HWIO_QFPROM_CORR_FEC_EN_MSB_POR_RMSK                                                  0x00000000
#define HWIO_QFPROM_CORR_FEC_EN_MSB_ATTR                                                             0x1
#define HWIO_QFPROM_CORR_FEC_EN_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR, HWIO_QFPROM_CORR_FEC_EN_MSB_RMSK)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_FEC_EN_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_FEC_EN_MSB_FEC_EN_REDUNDANCY_BMSK                                    0xffffffff
#define HWIO_QFPROM_CORR_FEC_EN_MSB_FEC_EN_REDUNDANCY_SHFT                                           0x0

#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043b8)
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043b8)
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043b8)
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG18_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG18_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG18_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG18_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043bc)
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043bc)
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043bc)
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG18_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG18_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG18_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG18_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043c0)
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043c0)
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043c0)
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG19_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG19_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG19_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG19_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043c4)
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043c4)
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043c4)
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG19_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG19_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG19_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG19_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043c8)
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043c8)
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043c8)
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG20_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG20_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG20_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG20_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043cc)
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043cc)
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043cc)
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG20_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG20_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG20_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG20_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043d0)
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043d0)
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043d0)
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG21_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG21_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG21_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG21_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043d4)
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043d4)
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043d4)
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG21_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG21_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG21_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG21_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043d8)
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043d8)
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043d8)
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG22_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG22_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG22_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG22_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043dc)
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043dc)
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043dc)
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG22_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG22_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG22_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG22_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043e0)
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043e0)
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043e0)
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG23_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG23_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG23_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG23_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043e4)
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043e4)
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043e4)
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG23_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG23_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG23_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG23_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043e8)
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043e8)
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043e8)
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG24_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG24_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG24_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG24_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043ec)
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043ec)
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043ec)
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG24_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG24_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG24_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG24_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043f0)
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043f0)
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043f0)
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG25_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG25_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG25_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG25_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043f4)
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043f4)
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043f4)
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG25_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG25_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG25_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG25_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043f8)
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043f8)
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043f8)
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_RMSK                                                 0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_POR_RMSK                                             0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG26_LSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG26_LSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG26_LSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_SPARE0_BMSK                                          0xffffffff
#define HWIO_QFPROM_CORR_SPARE_REG26_LSB_SPARE0_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_ADDR                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x000043fc)
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_PHYS                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000043fc)
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_OFFS                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000043fc)
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_RMSK                                                   0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_POR                                                  0x00000000
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_POR_RMSK                                             0xff000000
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_ATTR                                                        0x1
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_IN          \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG26_MSB_ADDR, HWIO_QFPROM_CORR_SPARE_REG26_MSB_RMSK)
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CORR_SPARE_REG26_MSB_ADDR, m)
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_SPARE1_BMSK                                            0xffffff
#define HWIO_QFPROM_CORR_SPARE_REG26_MSB_SPARE1_SHFT                                                 0x0

#define HWIO_QFPROM_CORR_ACC_PRIVATEn_ADDR(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00004800 + 0x4 * (n))
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_PHYS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00004800 + 0x4 * (n))
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_OFFS(n)                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00004800 + 0x4 * (n))
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_RMSK                                                    0xffffffff
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_MAXn                                                            39
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_POR                                                     0x00000000
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_POR_RMSK                                                0x00000000
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_ATTR                                                           0x1
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_INI(n)        \
        in_dword_masked(HWIO_QFPROM_CORR_ACC_PRIVATEn_ADDR(n), HWIO_QFPROM_CORR_ACC_PRIVATEn_RMSK)
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_INMI(n,mask)    \
        in_dword_masked(HWIO_QFPROM_CORR_ACC_PRIVATEn_ADDR(n), mask)
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_ACC_PRIVATE_BMSK                                        0xffffffff
#define HWIO_QFPROM_CORR_ACC_PRIVATEn_ACC_PRIVATE_SHFT                                               0x0

#define HWIO_SEC_CTRL_HW_VERSION_ADDR                                                         (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_PHYS                                                         (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_OFFS                                                         (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006000)
#define HWIO_SEC_CTRL_HW_VERSION_RMSK                                                         0xffffffff
#define HWIO_SEC_CTRL_HW_VERSION_POR                                                          0x40050000
#define HWIO_SEC_CTRL_HW_VERSION_POR_RMSK                                                     0xffffffff
#define HWIO_SEC_CTRL_HW_VERSION_ATTR                                                                0x1
#define HWIO_SEC_CTRL_HW_VERSION_IN          \
        in_dword_masked(HWIO_SEC_CTRL_HW_VERSION_ADDR, HWIO_SEC_CTRL_HW_VERSION_RMSK)
#define HWIO_SEC_CTRL_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_SEC_CTRL_HW_VERSION_ADDR, m)
#define HWIO_SEC_CTRL_HW_VERSION_MAJOR_BMSK                                                   0xf0000000
#define HWIO_SEC_CTRL_HW_VERSION_MAJOR_SHFT                                                         0x1c
#define HWIO_SEC_CTRL_HW_VERSION_MINOR_BMSK                                                    0xfff0000
#define HWIO_SEC_CTRL_HW_VERSION_MINOR_SHFT                                                         0x10
#define HWIO_SEC_CTRL_HW_VERSION_STEP_BMSK                                                        0xffff
#define HWIO_SEC_CTRL_HW_VERSION_STEP_SHFT                                                           0x0

#define HWIO_FEATURE_CONFIG0_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006004)
#define HWIO_FEATURE_CONFIG0_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006004)
#define HWIO_FEATURE_CONFIG0_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006004)
#define HWIO_FEATURE_CONFIG0_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG0_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG0_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG0_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG0_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG0_ADDR, HWIO_FEATURE_CONFIG0_RMSK)
#define HWIO_FEATURE_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG0_ADDR, m)
#define HWIO_FEATURE_CONFIG0_RESOLUTION_LIMITER_BMSK                                          0x80000000
#define HWIO_FEATURE_CONFIG0_RESOLUTION_LIMITER_SHFT                                                0x1f
#define HWIO_FEATURE_CONFIG0_DSI_1_DISABLE_BMSK                                               0x40000000
#define HWIO_FEATURE_CONFIG0_DSI_1_DISABLE_SHFT                                                     0x1e
#define HWIO_FEATURE_CONFIG0_DSI_0_DISABLE_BMSK                                               0x20000000
#define HWIO_FEATURE_CONFIG0_DSI_0_DISABLE_SHFT                                                     0x1d
#define HWIO_FEATURE_CONFIG0_MDP_EFUSE_LTC0_DISABLE_BMSK                                      0x10000000
#define HWIO_FEATURE_CONFIG0_MDP_EFUSE_LTC0_DISABLE_SHFT                                            0x1c
#define HWIO_FEATURE_CONFIG0_NIDNT_DISABLE_BMSK                                                0x8000000
#define HWIO_FEATURE_CONFIG0_NIDNT_DISABLE_SHFT                                                     0x1b
#define HWIO_FEATURE_CONFIG0_VENUS_DISABLE_HEVC_BMSK                                           0x4000000
#define HWIO_FEATURE_CONFIG0_VENUS_DISABLE_HEVC_SHFT                                                0x1a
#define HWIO_FEATURE_CONFIG0_SECURE_CHANNEL_DISABLE_BMSK                                       0x2000000
#define HWIO_FEATURE_CONFIG0_SECURE_CHANNEL_DISABLE_SHFT                                            0x19
#define HWIO_FEATURE_CONFIG0_SECURE_CHANNEL_DISABLE_ENABLE_FVAL                                      0x0
#define HWIO_FEATURE_CONFIG0_SECURE_CHANNEL_DISABLE_DISABLE_FVAL                                     0x1
#define HWIO_FEATURE_CONFIG0_VP8_DECODER_DISABLE_BMSK                                          0x1000000
#define HWIO_FEATURE_CONFIG0_VP8_DECODER_DISABLE_SHFT                                               0x18
#define HWIO_FEATURE_CONFIG0_VP8_DECODER_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG0_VP8_DECODER_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG0_VP8_ENCODER_DISABLE_BMSK                                           0x800000
#define HWIO_FEATURE_CONFIG0_VP8_ENCODER_DISABLE_SHFT                                               0x17
#define HWIO_FEATURE_CONFIG0_VP8_ENCODER_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG0_VP8_ENCODER_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG0_SPARE_22_BMSK                                                      0x400000
#define HWIO_FEATURE_CONFIG0_SPARE_22_SHFT                                                          0x16
#define HWIO_FEATURE_CONFIG0_NAV_DISABLE_BMSK                                                   0x200000
#define HWIO_FEATURE_CONFIG0_NAV_DISABLE_SHFT                                                       0x15
#define HWIO_FEATURE_CONFIG0_NAV_DISABLE_ENABLE_FVAL                                                 0x0
#define HWIO_FEATURE_CONFIG0_NAV_DISABLE_DISABLE_FVAL                                                0x1
#define HWIO_FEATURE_CONFIG0_SPARE_20_BMSK                                                      0x100000
#define HWIO_FEATURE_CONFIG0_SPARE_20_SHFT                                                          0x14
#define HWIO_FEATURE_CONFIG0_MODEM_SPARE_DISABLE_BMSK                                            0xe0000
#define HWIO_FEATURE_CONFIG0_MODEM_SPARE_DISABLE_SHFT                                               0x11
#define HWIO_FEATURE_CONFIG0_MODEM_UIM2_DISABLE_BMSK                                             0x10000
#define HWIO_FEATURE_CONFIG0_MODEM_UIM2_DISABLE_SHFT                                                0x10
#define HWIO_FEATURE_CONFIG0_MODEM_UIM2_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG0_MODEM_UIM2_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_FEATURE_CONFIG0_MODEM_UIM1_DISABLE_BMSK                                              0x8000
#define HWIO_FEATURE_CONFIG0_MODEM_UIM1_DISABLE_SHFT                                                 0xf
#define HWIO_FEATURE_CONFIG0_MODEM_UIM1_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG0_MODEM_UIM1_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_FEATURE_CONFIG0_MODEM_SMMU_DISABLE_BMSK                                              0x4000
#define HWIO_FEATURE_CONFIG0_MODEM_SMMU_DISABLE_SHFT                                                 0xe
#define HWIO_FEATURE_CONFIG0_MODEM_SMMU_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG0_MODEM_SMMU_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_FEATURE_CONFIG0_MODEM_DSDA_DISABLE_BMSK                                              0x2000
#define HWIO_FEATURE_CONFIG0_MODEM_DSDA_DISABLE_SHFT                                                 0xd
#define HWIO_FEATURE_CONFIG0_MODEM_DSDA_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG0_MODEM_DSDA_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX3_DISABLE_BMSK                                             0x1000
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX3_DISABLE_SHFT                                                0xc
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX3_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX3_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX2_DISABLE_BMSK                                              0x800
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX2_DISABLE_SHFT                                                0xb
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX2_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG0_MODEM_BBRX2_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG0_MODEM_GLOBAL_DISABLE_BMSK                                             0x400
#define HWIO_FEATURE_CONFIG0_MODEM_GLOBAL_DISABLE_SHFT                                               0xa
#define HWIO_FEATURE_CONFIG0_MODEM_GLOBAL_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG0_MODEM_GLOBAL_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DC_DISABLE_BMSK                                            0x200
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DC_DISABLE_SHFT                                              0x9
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DC_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DC_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_MIMO_DISABLE_BMSK                                          0x100
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_MIMO_DISABLE_SHFT                                            0x8
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_MIMO_DISABLE_ENABLE_FVAL                                     0x0
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_MIMO_DISABLE_DISABLE_FVAL                                    0x1
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT2_DISABLE_BMSK                                      0x80
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT2_DISABLE_SHFT                                       0x7
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT2_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT2_DISABLE_DISABLE_FVAL                               0x1
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT1_DISABLE_BMSK                                      0x40
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT1_DISABLE_SHFT                                       0x6
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT1_DISABLE_ENABLE_FVAL                                0x0
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_ABOVE_CAT1_DISABLE_DISABLE_FVAL                               0x1
#define HWIO_FEATURE_CONFIG0_MODEM_TDSCDMA_DISABLE_BMSK                                             0x20
#define HWIO_FEATURE_CONFIG0_MODEM_TDSCDMA_DISABLE_SHFT                                              0x5
#define HWIO_FEATURE_CONFIG0_MODEM_TDSCDMA_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG0_MODEM_TDSCDMA_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DISABLE_BMSK                                                0x10
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DISABLE_SHFT                                                 0x4
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG0_MODEM_HSPA_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_DISABLE_BMSK                                                  0x8
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_DISABLE_SHFT                                                  0x3
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_DISABLE_ENABLE_FVAL                                           0x0
#define HWIO_FEATURE_CONFIG0_MODEM_LTE_DISABLE_DISABLE_FVAL                                          0x1
#define HWIO_FEATURE_CONFIG0_MODEM_WCDMA_DISABLE_BMSK                                                0x4
#define HWIO_FEATURE_CONFIG0_MODEM_WCDMA_DISABLE_SHFT                                                0x2
#define HWIO_FEATURE_CONFIG0_MODEM_WCDMA_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG0_MODEM_WCDMA_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG0_MODEM_DO_DISABLE_BMSK                                                   0x2
#define HWIO_FEATURE_CONFIG0_MODEM_DO_DISABLE_SHFT                                                   0x1
#define HWIO_FEATURE_CONFIG0_MODEM_DO_DISABLE_ENABLE_FVAL                                            0x0
#define HWIO_FEATURE_CONFIG0_MODEM_DO_DISABLE_DISABLE_FVAL                                           0x1
#define HWIO_FEATURE_CONFIG0_MODEM_1X_DISABLE_BMSK                                                   0x1
#define HWIO_FEATURE_CONFIG0_MODEM_1X_DISABLE_SHFT                                                   0x0
#define HWIO_FEATURE_CONFIG0_MODEM_1X_DISABLE_ENABLE_FVAL                                            0x0
#define HWIO_FEATURE_CONFIG0_MODEM_1X_DISABLE_DISABLE_FVAL                                           0x1

#define HWIO_FEATURE_CONFIG1_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006008)
#define HWIO_FEATURE_CONFIG1_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006008)
#define HWIO_FEATURE_CONFIG1_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006008)
#define HWIO_FEATURE_CONFIG1_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG1_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG1_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG1_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG1_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG1_ADDR, HWIO_FEATURE_CONFIG1_RMSK)
#define HWIO_FEATURE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG1_ADDR, m)
#define HWIO_FEATURE_CONFIG1_SDC_EMMC_MODE1P2_FORCE_GPIO_BMSK                                 0x80000000
#define HWIO_FEATURE_CONFIG1_SDC_EMMC_MODE1P2_FORCE_GPIO_SHFT                                       0x1f
#define HWIO_FEATURE_CONFIG1_CM_FEAT_CONFIG_DISABLE_BMSK                                      0x40000000
#define HWIO_FEATURE_CONFIG1_CM_FEAT_CONFIG_DISABLE_SHFT                                            0x1e
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_BMSK                                         0x30000000
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_SHFT                                               0x1c
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_ENUM_DEFAULT_FVAL                                   0x0
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_ENUM_500_MHZ_FVAL                                   0x1
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZ_FVAL                                   0x2
#define HWIO_FEATURE_CONFIG1_GFX_FREQ_LIMIT_FUSE_ENUM_450_MHZZ_FVAL                                  0x3
#define HWIO_FEATURE_CONFIG1_SYSBARDISABLE_BMSK                                                0x8000000
#define HWIO_FEATURE_CONFIG1_SYSBARDISABLE_SHFT                                                     0x1b
#define HWIO_FEATURE_CONFIG1_SPARE6_BMSK                                                       0x4000000
#define HWIO_FEATURE_CONFIG1_SPARE6_SHFT                                                            0x1a
#define HWIO_FEATURE_CONFIG1_DDR_FREQ_LIMIT_EN_BMSK                                            0x2000000
#define HWIO_FEATURE_CONFIG1_DDR_FREQ_LIMIT_EN_SHFT                                                 0x19
#define HWIO_FEATURE_CONFIG1_DDR_FREQ_LIMIT_EN_ENABLE_FVAL                                           0x0
#define HWIO_FEATURE_CONFIG1_DDR_FREQ_LIMIT_EN_DISABLE_FVAL                                          0x1
#define HWIO_FEATURE_CONFIG1_VFE_DISABLE_BMSK                                                  0x1000000
#define HWIO_FEATURE_CONFIG1_VFE_DISABLE_SHFT                                                       0x18
#define HWIO_FEATURE_CONFIG1_VFE_DISABLE_ENABLE_FVAL                                                 0x0
#define HWIO_FEATURE_CONFIG1_VFE_DISABLE_DISABLE_FVAL                                                0x1
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_BMSK                                       0x800000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_SHFT                                           0x17
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_SW_KEY_FVAL                     0x0
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY1_ICE_ENGINE_USES_HW_KEY_FVAL                     0x1
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_BMSK                                       0x400000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_SHFT                                           0x16
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_SW_KEY_FVAL                     0x0
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_FORCE_HW_KEY0_ICE_ENGINE_USES_HW_KEY_FVAL                     0x1
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_BMSK                                             0x200000
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_SHFT                                                 0x15
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_ENABLE_FVAL                                           0x0
#define HWIO_FEATURE_CONFIG1_SDCC5_ICE_DISABLE_DISABLE_FVAL                                          0x1
#define HWIO_FEATURE_CONFIG1_SPARE5_BMSK                                                        0x100000
#define HWIO_FEATURE_CONFIG1_SPARE5_SHFT                                                            0x14
#define HWIO_FEATURE_CONFIG1_SDCC5_SCM_DISABLE_BMSK                                              0x80000
#define HWIO_FEATURE_CONFIG1_SDCC5_SCM_DISABLE_SHFT                                                 0x13
#define HWIO_FEATURE_CONFIG1_SDCC5_SCM_DISABLE_ENABLE_FVAL                                           0x0
#define HWIO_FEATURE_CONFIG1_SDCC5_SCM_DISABLE_DISABLE_FVAL                                          0x1
#define HWIO_FEATURE_CONFIG1_CCI_FREQ_SCALE_BMSK                                                 0x40000
#define HWIO_FEATURE_CONFIG1_CCI_FREQ_SCALE_SHFT                                                    0x12
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_BMSK                                                  0x38000
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_SHFT                                                      0xf
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_ENUM_1_5GHZ_FVAL                                          0x0
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_ENUM_1_4GHZ_FVAL                                          0x2
#define HWIO_FEATURE_CONFIG1_APPS_CLOCKCFG_ENUM_1_2GHZ_FVAL                                          0x3
#define HWIO_FEATURE_CONFIG1_DCC_DISABLE_BMSK                                                     0x4000
#define HWIO_FEATURE_CONFIG1_DCC_DISABLE_SHFT                                                        0xe
#define HWIO_FEATURE_CONFIG1_DCC_DISABLE_ENABLE_FVAL                                                 0x0
#define HWIO_FEATURE_CONFIG1_DCC_DISABLE_DISABLE_FVAL                                                0x1
#define HWIO_FEATURE_CONFIG1_MSMC_LTE_UL_CA_EN_BMSK                                               0x2000
#define HWIO_FEATURE_CONFIG1_MSMC_LTE_UL_CA_EN_SHFT                                                  0xd
#define HWIO_FEATURE_CONFIG1_MSMC_LTE_ABOVE_CAT4_EN_BMSK                                          0x1000
#define HWIO_FEATURE_CONFIG1_MSMC_LTE_ABOVE_CAT4_EN_SHFT                                             0xc
#define HWIO_FEATURE_CONFIG1_MSMC_MODEM_HSUPA_DC_EN_BMSK                                           0x800
#define HWIO_FEATURE_CONFIG1_MSMC_MODEM_HSUPA_DC_EN_SHFT                                             0xb
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_VP9D_BMSK                                               0x400
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_VP9D_SHFT                                                 0xa
#define HWIO_FEATURE_CONFIG1_SPARE2_BMSK                                                           0x200
#define HWIO_FEATURE_CONFIG1_SPARE2_SHFT                                                             0x9
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_265E_BMSK                                               0x100
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_265E_SHFT                                                 0x8
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_4KX2KD_BMSK                                              0x80
#define HWIO_FEATURE_CONFIG1_VENUS_DISABLE_4KX2KD_SHFT                                               0x7
#define HWIO_FEATURE_CONFIG1_CSID_2_DISABLE_BMSK                                                    0x40
#define HWIO_FEATURE_CONFIG1_CSID_2_DISABLE_SHFT                                                     0x6
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_BMSK                                                 0x20
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_SHFT                                                  0x5
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_DEFAULT_POWER_ON_BRINGUP_DISABLE_BOOT_FSM_FVAL        0x0
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_CFG_BOOT_FSM_BASED_BRING_UP_FVAL                          0x1
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_BMSK                                               0x18
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_SHFT                                                0x3
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_GDHS_CNT_128_CLAMP_RESET_128_L2_RESET_256_FVAL        0x0
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_GDHS_CNT_32_CLAMP_RESET_48_L2_RESET_128_FVAL        0x2
#define HWIO_FEATURE_CONFIG1_APPS_BOOT_FSM_DELAY_GDHS_CNT_16_CLAMP_RESET_23_L2_RESET_103_FVAL        0x3
#define HWIO_FEATURE_CONFIG1_SPARE1_BMSK                                                             0x6
#define HWIO_FEATURE_CONFIG1_SPARE1_SHFT                                                             0x1
#define HWIO_FEATURE_CONFIG1_APPS_L2_CACHE_UPPER_BANK_DISABLE_BMSK                                   0x1
#define HWIO_FEATURE_CONFIG1_APPS_L2_CACHE_UPPER_BANK_DISABLE_SHFT                                   0x0
#define HWIO_FEATURE_CONFIG1_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_512KB_FVAL                        0x0
#define HWIO_FEATURE_CONFIG1_APPS_L2_CACHE_UPPER_BANK_DISABLE_ENUM_1MB_FVAL                          0x1

#define HWIO_FEATURE_CONFIG2_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000600c)
#define HWIO_FEATURE_CONFIG2_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG2_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG2_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG2_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG2_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG2_ADDR, HWIO_FEATURE_CONFIG2_RMSK)
#define HWIO_FEATURE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG2_ADDR, m)
#define HWIO_FEATURE_CONFIG2_SPARE1_BMSK                                                      0xf8000000
#define HWIO_FEATURE_CONFIG2_SPARE1_SHFT                                                            0x1b
#define HWIO_FEATURE_CONFIG2_QC_DEBUGBUS_DISABLE_BMSK                                          0x4000000
#define HWIO_FEATURE_CONFIG2_QC_DEBUGBUS_DISABLE_SHFT                                               0x1a
#define HWIO_FEATURE_CONFIG2_QC_DEBUGBUS_DISABLE_ENABLE_FVAL                                         0x0
#define HWIO_FEATURE_CONFIG2_QC_DEBUGBUS_DISABLE_DISABLE_FVAL                                        0x1
#define HWIO_FEATURE_CONFIG2_CAMCC_VFE_1_EFUSE_LIM_RES_8MP_BMSK                                0x2000000
#define HWIO_FEATURE_CONFIG2_CAMCC_VFE_1_EFUSE_LIM_RES_8MP_SHFT                                     0x19
#define HWIO_FEATURE_CONFIG2_CAMCC_VFE_0_EFUSE_LIM_RES_8MP_BMSK                                0x1000000
#define HWIO_FEATURE_CONFIG2_CAMCC_VFE_0_EFUSE_LIM_RES_8MP_SHFT                                     0x18
#define HWIO_FEATURE_CONFIG2_QC_A5X_ISDB_DBGEN_DISABLE_BMSK                                     0x800000
#define HWIO_FEATURE_CONFIG2_QC_A5X_ISDB_DBGEN_DISABLE_SHFT                                         0x17
#define HWIO_FEATURE_CONFIG2_QC_A5X_ISDB_DBGEN_DISABLE_ENABLE_FVAL                                   0x0
#define HWIO_FEATURE_CONFIG2_QC_A5X_ISDB_DBGEN_DISABLE_DISABLE_FVAL                                  0x1
#define HWIO_FEATURE_CONFIG2_QC_LPASS_NIDEN_DISABLE_BMSK                                        0x400000
#define HWIO_FEATURE_CONFIG2_QC_LPASS_NIDEN_DISABLE_SHFT                                            0x16
#define HWIO_FEATURE_CONFIG2_QC_LPASS_NIDEN_DISABLE_ENABLE_FVAL                                      0x0
#define HWIO_FEATURE_CONFIG2_QC_LPASS_NIDEN_DISABLE_DISABLE_FVAL                                     0x1
#define HWIO_FEATURE_CONFIG2_QC_LPASS_DBGEN_DISABLE_BMSK                                        0x200000
#define HWIO_FEATURE_CONFIG2_QC_LPASS_DBGEN_DISABLE_SHFT                                            0x15
#define HWIO_FEATURE_CONFIG2_QC_LPASS_DBGEN_DISABLE_ENABLE_FVAL                                      0x0
#define HWIO_FEATURE_CONFIG2_QC_LPASS_DBGEN_DISABLE_DISABLE_FVAL                                     0x1
#define HWIO_FEATURE_CONFIG2_QC_DAP_DEVICEEN_DISABLE_BMSK                                       0x100000
#define HWIO_FEATURE_CONFIG2_QC_DAP_DEVICEEN_DISABLE_SHFT                                           0x14
#define HWIO_FEATURE_CONFIG2_QC_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                                     0x0
#define HWIO_FEATURE_CONFIG2_QC_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                                    0x1
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPNIDEN_DISABLE_BMSK                                         0x80000
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPNIDEN_DISABLE_SHFT                                            0x13
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                                      0x0
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                                     0x1
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPIDEN_DISABLE_BMSK                                          0x40000
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPIDEN_DISABLE_SHFT                                             0x12
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPIDEN_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG2_QC_DAP_SPIDEN_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG2_QC_DAP_NIDEN_DISABLE_BMSK                                           0x20000
#define HWIO_FEATURE_CONFIG2_QC_DAP_NIDEN_DISABLE_SHFT                                              0x11
#define HWIO_FEATURE_CONFIG2_QC_DAP_NIDEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_DAP_NIDEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QC_DAP_DBGEN_DISABLE_BMSK                                           0x10000
#define HWIO_FEATURE_CONFIG2_QC_DAP_DBGEN_DISABLE_SHFT                                              0x10
#define HWIO_FEATURE_CONFIG2_QC_DAP_DBGEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_DAP_DBGEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPNIDEN_DISABLE_BMSK                                         0x8000
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPNIDEN_DISABLE_SHFT                                            0xf
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                                     0x0
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                                    0x1
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPIDEN_DISABLE_BMSK                                          0x4000
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPIDEN_DISABLE_SHFT                                             0xe
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPIDEN_DISABLE_ENABLE_FVAL                                      0x0
#define HWIO_FEATURE_CONFIG2_QC_APPS_SPIDEN_DISABLE_DISABLE_FVAL                                     0x1
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_BMSK                                           0x2000
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_SHFT                                              0xd
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG2_QC_APPS_NIDEN_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_BMSK                                           0x1000
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_SHFT                                              0xc
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG2_QC_APPS_DBGEN_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG2_QC_SPARE1_DISABLE_BMSK                                                0x800
#define HWIO_FEATURE_CONFIG2_QC_SPARE1_DISABLE_SHFT                                                  0xb
#define HWIO_FEATURE_CONFIG2_QC_SPARE0_DISABLE_BMSK                                                0x400
#define HWIO_FEATURE_CONFIG2_QC_SPARE0_DISABLE_SHFT                                                  0xa
#define HWIO_FEATURE_CONFIG2_QC_VENUS_0_DBGEN_DISABLE_BMSK                                         0x200
#define HWIO_FEATURE_CONFIG2_QC_VENUS_0_DBGEN_DISABLE_SHFT                                           0x9
#define HWIO_FEATURE_CONFIG2_QC_VENUS_0_DBGEN_DISABLE_ENABLE_FVAL                                    0x0
#define HWIO_FEATURE_CONFIG2_QC_VENUS_0_DBGEN_DISABLE_DISABLE_FVAL                                   0x1
#define HWIO_FEATURE_CONFIG2_QC_RPM_DAPEN_DISABLE_BMSK                                             0x100
#define HWIO_FEATURE_CONFIG2_QC_RPM_DAPEN_DISABLE_SHFT                                               0x8
#define HWIO_FEATURE_CONFIG2_QC_RPM_DAPEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_RPM_DAPEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QC_RPM_WCSS_NIDEN_DISABLE_BMSK                                         0x80
#define HWIO_FEATURE_CONFIG2_QC_RPM_WCSS_NIDEN_DISABLE_SHFT                                          0x7
#define HWIO_FEATURE_CONFIG2_QC_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                                   0x0
#define HWIO_FEATURE_CONFIG2_QC_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                                  0x1
#define HWIO_FEATURE_CONFIG2_QC_RPM_DBGEN_DISABLE_BMSK                                              0x40
#define HWIO_FEATURE_CONFIG2_QC_RPM_DBGEN_DISABLE_SHFT                                               0x6
#define HWIO_FEATURE_CONFIG2_QC_RPM_DBGEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_RPM_DBGEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QC_WCSS_DBGEN_DISABLE_BMSK                                             0x20
#define HWIO_FEATURE_CONFIG2_QC_WCSS_DBGEN_DISABLE_SHFT                                              0x5
#define HWIO_FEATURE_CONFIG2_QC_WCSS_DBGEN_DISABLE_ENABLE_FVAL                                       0x0
#define HWIO_FEATURE_CONFIG2_QC_WCSS_DBGEN_DISABLE_DISABLE_FVAL                                      0x1
#define HWIO_FEATURE_CONFIG2_QC_MSS_NIDEN_DISABLE_BMSK                                              0x10
#define HWIO_FEATURE_CONFIG2_QC_MSS_NIDEN_DISABLE_SHFT                                               0x4
#define HWIO_FEATURE_CONFIG2_QC_MSS_NIDEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_MSS_NIDEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QC_MSS_DBGEN_DISABLE_BMSK                                               0x8
#define HWIO_FEATURE_CONFIG2_QC_MSS_DBGEN_DISABLE_SHFT                                               0x3
#define HWIO_FEATURE_CONFIG2_QC_MSS_DBGEN_DISABLE_ENABLE_FVAL                                        0x0
#define HWIO_FEATURE_CONFIG2_QC_MSS_DBGEN_DISABLE_DISABLE_FVAL                                       0x1
#define HWIO_FEATURE_CONFIG2_QDI_SPMI_DISABLE_BMSK                                                   0x4
#define HWIO_FEATURE_CONFIG2_QDI_SPMI_DISABLE_SHFT                                                   0x2
#define HWIO_FEATURE_CONFIG2_QDI_SPMI_DISABLE_ENABLE_FVAL                                            0x0
#define HWIO_FEATURE_CONFIG2_QDI_SPMI_DISABLE_DISABLE_FVAL                                           0x1
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_BMSK                                                    0x2
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_SHFT                                                    0x1
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_ENABLE_FVAL                                             0x0
#define HWIO_FEATURE_CONFIG2_SM_BIST_DISABLE_DISABLE_FVAL                                            0x1
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_BMSK                                                        0x1
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_SHFT                                                        0x0
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_ENABLE_FVAL                                                 0x0
#define HWIO_FEATURE_CONFIG2_TIC_DISABLE_DISABLE_FVAL                                                0x1

#define HWIO_FEATURE_CONFIG3_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006010)
#define HWIO_FEATURE_CONFIG3_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006010)
#define HWIO_FEATURE_CONFIG3_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006010)
#define HWIO_FEATURE_CONFIG3_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG3_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG3_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG3_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG3_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG3_ADDR, HWIO_FEATURE_CONFIG3_RMSK)
#define HWIO_FEATURE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG3_ADDR, m)
#define HWIO_FEATURE_CONFIG3_SEC_TAP_ACCESS_DISABLE_BMSK                                      0xfe000000
#define HWIO_FEATURE_CONFIG3_SEC_TAP_ACCESS_DISABLE_SHFT                                            0x19
#define HWIO_FEATURE_CONFIG3_TAP_CJI_CORE_SEL_DISABLE_BMSK                                     0x1000000
#define HWIO_FEATURE_CONFIG3_TAP_CJI_CORE_SEL_DISABLE_SHFT                                          0x18
#define HWIO_FEATURE_CONFIG3_TAP_INSTR_DISABLE_BMSK                                             0xfff800
#define HWIO_FEATURE_CONFIG3_TAP_INSTR_DISABLE_SHFT                                                  0xb
#define HWIO_FEATURE_CONFIG3_SPARE1_BMSK                                                           0x400
#define HWIO_FEATURE_CONFIG3_SPARE1_SHFT                                                             0xa
#define HWIO_FEATURE_CONFIG3_MODEM_PBL_PATCH_VERSION_BMSK                                          0x3e0
#define HWIO_FEATURE_CONFIG3_MODEM_PBL_PATCH_VERSION_SHFT                                            0x5
#define HWIO_FEATURE_CONFIG3_APPS_PBL_PATCH_VERSION_BMSK                                            0x1f
#define HWIO_FEATURE_CONFIG3_APPS_PBL_PATCH_VERSION_SHFT                                             0x0

#define HWIO_FEATURE_CONFIG4_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006014)
#define HWIO_FEATURE_CONFIG4_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006014)
#define HWIO_FEATURE_CONFIG4_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006014)
#define HWIO_FEATURE_CONFIG4_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG4_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG4_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG4_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG4_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG4_ADDR, HWIO_FEATURE_CONFIG4_RMSK)
#define HWIO_FEATURE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG4_ADDR, m)
#define HWIO_FEATURE_CONFIG4_TAP_GEN_SPARE_INSTR_DISABLE_31_0_BMSK                            0xffffffff
#define HWIO_FEATURE_CONFIG4_TAP_GEN_SPARE_INSTR_DISABLE_31_0_SHFT                                   0x0

#define HWIO_FEATURE_CONFIG5_ADDR                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006018)
#define HWIO_FEATURE_CONFIG5_PHYS                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_OFFS                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006018)
#define HWIO_FEATURE_CONFIG5_RMSK                                                             0xffffffff
#define HWIO_FEATURE_CONFIG5_POR                                                              0x00000000
#define HWIO_FEATURE_CONFIG5_POR_RMSK                                                         0x00000000
#define HWIO_FEATURE_CONFIG5_ATTR                                                                    0x1
#define HWIO_FEATURE_CONFIG5_IN          \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, HWIO_FEATURE_CONFIG5_RMSK)
#define HWIO_FEATURE_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_FEATURE_CONFIG5_ADDR, m)
#define HWIO_FEATURE_CONFIG5_SPARE_7_BMSK                                                     0x80000000
#define HWIO_FEATURE_CONFIG5_SPARE_7_SHFT                                                           0x1f
#define HWIO_FEATURE_CONFIG5_SPARE_6_BMSK                                                     0x40000000
#define HWIO_FEATURE_CONFIG5_SPARE_6_SHFT                                                           0x1e
#define HWIO_FEATURE_CONFIG5_FUSE_APPS_BOOT_TRIGGER_DISABLE_BMSK                              0x20000000
#define HWIO_FEATURE_CONFIG5_FUSE_APPS_BOOT_TRIGGER_DISABLE_SHFT                                    0x1d
#define HWIO_FEATURE_CONFIG5_MSS_HASH_INTEGRITY_CHECK_DISABLE_BMSK                            0x10000000
#define HWIO_FEATURE_CONFIG5_MSS_HASH_INTEGRITY_CHECK_DISABLE_SHFT                                  0x1c
#define HWIO_FEATURE_CONFIG5_MODEM_PBL_PLL_CTRL_BMSK                                           0xf000000
#define HWIO_FEATURE_CONFIG5_MODEM_PBL_PLL_CTRL_SHFT                                                0x18
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_BMSK                                             0xf80000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_PLL_CTRL_SHFT                                                 0x13
#define HWIO_FEATURE_CONFIG5_SPARE_3_BMSK                                                        0x40000
#define HWIO_FEATURE_CONFIG5_SPARE_3_SHFT                                                           0x12
#define HWIO_FEATURE_CONFIG5_SPARE_2_BMSK                                                        0x20000
#define HWIO_FEATURE_CONFIG5_SPARE_2_SHFT                                                           0x11
#define HWIO_FEATURE_CONFIG5_SPARE_1_BMSK                                                        0x10000
#define HWIO_FEATURE_CONFIG5_SPARE_1_SHFT                                                           0x10
#define HWIO_FEATURE_CONFIG5_SPARE_0_BMSK                                                         0x8000
#define HWIO_FEATURE_CONFIG5_SPARE_0_SHFT                                                            0xf
#define HWIO_FEATURE_CONFIG5_APPS_AARCH64_ENABLE_BMSK                                             0x4000
#define HWIO_FEATURE_CONFIG5_APPS_AARCH64_ENABLE_SHFT                                                0xe
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_BMSK                                             0x3000
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_SHFT                                                0xc
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_XO_FVAL                                             0x0
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                                   0x1
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                                 0x2
#define HWIO_FEATURE_CONFIG5_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                                 0x3
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_BMSK                                               0x800
#define HWIO_FEATURE_CONFIG5_APPS_BOOT_FROM_ROM_SHFT                                                 0xb
#define HWIO_FEATURE_CONFIG5_MSA_ENA_BMSK                                                          0x400
#define HWIO_FEATURE_CONFIG5_MSA_ENA_SHFT                                                            0xa
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_BMSK                                                0x200
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_SHFT                                                  0x9
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_MODEM_IMAGE_NOT_AUTHENTICATED_FVAL                    0x0
#define HWIO_FEATURE_CONFIG5_FORCE_MSA_AUTH_EN_FORCE_MODEM_IMAGE_AUTHENTICATION_FVAL                 0x1
#define HWIO_FEATURE_CONFIG5_SPARE_8_7_BMSK                                                        0x180
#define HWIO_FEATURE_CONFIG5_SPARE_8_7_SHFT                                                          0x7
#define HWIO_FEATURE_CONFIG5_MODEM_BOOT_FROM_ROM_BMSK                                               0x40
#define HWIO_FEATURE_CONFIG5_MODEM_BOOT_FROM_ROM_SHFT                                                0x6
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_BMSK                                            0x20
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_SHFT                                             0x5
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_ENABLE_PATCHING_FVAL                             0x0
#define HWIO_FEATURE_CONFIG5_BOOT_ROM_PATCH_DISABLE_DISABLE_PATCHING_FVAL                            0x1
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_BMSK                                 0x1f
#define HWIO_FEATURE_CONFIG5_TAP_GEN_SPARE_INSTR_DISABLE_36_32_SHFT                                  0x0

#define HWIO_OEM_CONFIG0_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000601c)
#define HWIO_OEM_CONFIG0_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000601c)
#define HWIO_OEM_CONFIG0_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000601c)
#define HWIO_OEM_CONFIG0_RMSK                                                                 0xffffffff
#define HWIO_OEM_CONFIG0_POR                                                                  0x00000000
#define HWIO_OEM_CONFIG0_POR_RMSK                                                             0x00000000
#define HWIO_OEM_CONFIG0_ATTR                                                                        0x1
#define HWIO_OEM_CONFIG0_IN          \
        in_dword_masked(HWIO_OEM_CONFIG0_ADDR, HWIO_OEM_CONFIG0_RMSK)
#define HWIO_OEM_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG0_ADDR, m)
#define HWIO_OEM_CONFIG0_RSVD0_BMSK                                                           0xf0000000
#define HWIO_OEM_CONFIG0_RSVD0_SHFT                                                                 0x1c
#define HWIO_OEM_CONFIG0_SPARE_REG26_SECURE_BMSK                                               0x8000000
#define HWIO_OEM_CONFIG0_SPARE_REG26_SECURE_SHFT                                                    0x1b
#define HWIO_OEM_CONFIG0_SPARE_REG26_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG26_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG25_SECURE_BMSK                                               0x4000000
#define HWIO_OEM_CONFIG0_SPARE_REG25_SECURE_SHFT                                                    0x1a
#define HWIO_OEM_CONFIG0_SPARE_REG25_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG25_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG24_SECURE_BMSK                                               0x2000000
#define HWIO_OEM_CONFIG0_SPARE_REG24_SECURE_SHFT                                                    0x19
#define HWIO_OEM_CONFIG0_SPARE_REG24_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG24_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG23_SECURE_BMSK                                               0x1000000
#define HWIO_OEM_CONFIG0_SPARE_REG23_SECURE_SHFT                                                    0x18
#define HWIO_OEM_CONFIG0_SPARE_REG23_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG23_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG22_SECURE_BMSK                                                0x800000
#define HWIO_OEM_CONFIG0_SPARE_REG22_SECURE_SHFT                                                    0x17
#define HWIO_OEM_CONFIG0_SPARE_REG22_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG22_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_BMSK                                                   0x400000
#define HWIO_OEM_CONFIG0_PBL_LOG_DISABLE_SHFT                                                       0x16
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_BMSK                                               0x3c0000
#define HWIO_OEM_CONFIG0_ROOT_CERT_TOTAL_NUM_SHFT                                                   0x12
#define HWIO_OEM_CONFIG0_SPARE_REG21_SECURE_BMSK                                                 0x20000
#define HWIO_OEM_CONFIG0_SPARE_REG21_SECURE_SHFT                                                    0x11
#define HWIO_OEM_CONFIG0_SPARE_REG21_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG21_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG20_SECURE_BMSK                                                 0x10000
#define HWIO_OEM_CONFIG0_SPARE_REG20_SECURE_SHFT                                                    0x10
#define HWIO_OEM_CONFIG0_SPARE_REG20_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG20_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG19_SECURE_BMSK                                                  0x8000
#define HWIO_OEM_CONFIG0_SPARE_REG19_SECURE_SHFT                                                     0xf
#define HWIO_OEM_CONFIG0_SPARE_REG19_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG19_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG18_SECURE_BMSK                                                  0x4000
#define HWIO_OEM_CONFIG0_SPARE_REG18_SECURE_SHFT                                                     0xe
#define HWIO_OEM_CONFIG0_SPARE_REG18_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG18_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SPARE_REG17_SECURE_BMSK                                                  0x2000
#define HWIO_OEM_CONFIG0_SPARE_REG17_SECURE_SHFT                                                     0xd
#define HWIO_OEM_CONFIG0_SPARE_REG17_SECURE_NOT_SECURE_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_SPARE_REG17_SECURE_SECURE_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_WDOG_EN_BMSK                                                             0x1000
#define HWIO_OEM_CONFIG0_WDOG_EN_SHFT                                                                0xc
#define HWIO_OEM_CONFIG0_WDOG_EN_USE_GPIO_FVAL                                                       0x0
#define HWIO_OEM_CONFIG0_WDOG_EN_IGNORE_GPIO_ENABLE_WDOG_FVAL                                        0x1
#define HWIO_OEM_CONFIG0_SPDM_SECURE_MODE_BMSK                                                     0x800
#define HWIO_OEM_CONFIG0_SPDM_SECURE_MODE_SHFT                                                       0xb
#define HWIO_OEM_CONFIG0_SPDM_SECURE_MODE_NORMAL_MODE_FVAL                                           0x0
#define HWIO_OEM_CONFIG0_SPDM_SECURE_MODE_SECURE_MODE_FVAL                                           0x1
#define HWIO_OEM_CONFIG0_ALT_SD_PORT_FOR_BOOT_BMSK                                                 0x400
#define HWIO_OEM_CONFIG0_ALT_SD_PORT_FOR_BOOT_SHFT                                                   0xa
#define HWIO_OEM_CONFIG0_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC2_PORT_FVAL          0x0
#define HWIO_OEM_CONFIG0_ALT_SD_PORT_FOR_BOOT_BOOT_FROM_SD_CARD_CONNECTED_ON_SDC3_PORT_FVAL          0x1
#define HWIO_OEM_CONFIG0_SDC_EMMC_MODE1P2_GPIO_DISABLE_BMSK                                        0x200
#define HWIO_OEM_CONFIG0_SDC_EMMC_MODE1P2_GPIO_DISABLE_SHFT                                          0x9
#define HWIO_OEM_CONFIG0_SDC_EMMC_MODE1P2_EN_BMSK                                                  0x100
#define HWIO_OEM_CONFIG0_SDC_EMMC_MODE1P2_EN_SHFT                                                    0x8
#define HWIO_OEM_CONFIG0_FAST_BOOT_BMSK                                                             0xe0
#define HWIO_OEM_CONFIG0_FAST_BOOT_SHFT                                                              0x5
#define HWIO_OEM_CONFIG0_FAST_BOOT_DEFAULT_NAND_TO_USB_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_FAST_BOOT_BOOT_USB_OPTION_FVAL                                              0x1
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_BMSK                                                   0x10
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_SHFT                                                    0x4
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_ENUM_19_2_MHZ_FVAL                                      0x0
#define HWIO_OEM_CONFIG0_SDCC_MCLK_BOOT_FREQ_ENUM_25_MHZ_FVAL                                        0x1
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_BMSK                                                    0x8
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_SHFT                                                    0x3
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_USE_FORCE_USB_BOOT_GPIO_TO_FORCE_BOOT_FROM_USB_FVAL        0x0
#define HWIO_OEM_CONFIG0_FORCE_DLOAD_DISABLE_NOT_USE_FORCE_USB_BOOT_PIN_FVAL                         0x1
#define HWIO_OEM_CONFIG0_SPARE_BMSK                                                                  0x4
#define HWIO_OEM_CONFIG0_SPARE_SHFT                                                                  0x2
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_BMSK                                                           0x2
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_SHFT                                                           0x1
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_TIMEOUT_DISABLED_FVAL                                          0x0
#define HWIO_OEM_CONFIG0_ENUM_TIMEOUT_TIMEOUT_ENABLED_90S_FVAL                                       0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_BMSK                                                        0x1
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_SHFT                                                        0x0
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_DOWNLOADER_ENABLED_FVAL                                     0x0
#define HWIO_OEM_CONFIG0_E_DLOAD_DISABLE_DOWNLOADER_DISABLED_FVAL                                    0x1

#define HWIO_OEM_CONFIG1_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006020)
#define HWIO_OEM_CONFIG1_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006020)
#define HWIO_OEM_CONFIG1_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006020)
#define HWIO_OEM_CONFIG1_RMSK                                                                 0xffffffff
#define HWIO_OEM_CONFIG1_POR                                                                  0x00000000
#define HWIO_OEM_CONFIG1_POR_RMSK                                                             0x00000000
#define HWIO_OEM_CONFIG1_ATTR                                                                        0x1
#define HWIO_OEM_CONFIG1_IN          \
        in_dword_masked(HWIO_OEM_CONFIG1_ADDR, HWIO_OEM_CONFIG1_RMSK)
#define HWIO_OEM_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG1_ADDR, m)
#define HWIO_OEM_CONFIG1_SPARE1_BMSK                                                          0xf0000000
#define HWIO_OEM_CONFIG1_SPARE1_SHFT                                                                0x1c
#define HWIO_OEM_CONFIG1_DEBUGBUS_DISABLE_BMSK                                                 0x8000000
#define HWIO_OEM_CONFIG1_DEBUGBUS_DISABLE_SHFT                                                      0x1b
#define HWIO_OEM_CONFIG1_DEBUGBUS_DISABLE_ENABLE_FVAL                                                0x0
#define HWIO_OEM_CONFIG1_DEBUGBUS_DISABLE_DISABLE_FVAL                                               0x1
#define HWIO_OEM_CONFIG1_SDCC5_SCM_FORCE_EFUSE_KEY_BMSK                                        0x4000000
#define HWIO_OEM_CONFIG1_SDCC5_SCM_FORCE_EFUSE_KEY_SHFT                                             0x1a
#define HWIO_OEM_CONFIG1_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_DOES_NOT_USE_EFUSE_KEY_FVAL             0x0
#define HWIO_OEM_CONFIG1_SDCC5_SCM_FORCE_EFUSE_KEY_SDCC5_SCM_USES_EFUSE_KEY_FVAL                     0x1
#define HWIO_OEM_CONFIG1_A5X_ISDB_DBGEN_DISABLE_BMSK                                           0x2000000
#define HWIO_OEM_CONFIG1_A5X_ISDB_DBGEN_DISABLE_SHFT                                                0x19
#define HWIO_OEM_CONFIG1_A5X_ISDB_DBGEN_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_OEM_CONFIG1_A5X_ISDB_DBGEN_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_OEM_CONFIG1_LPASS_NIDEN_DISABLE_BMSK                                              0x1000000
#define HWIO_OEM_CONFIG1_LPASS_NIDEN_DISABLE_SHFT                                                   0x18
#define HWIO_OEM_CONFIG1_LPASS_NIDEN_DISABLE_ENABLE_FVAL                                             0x0
#define HWIO_OEM_CONFIG1_LPASS_NIDEN_DISABLE_DISABLE_FVAL                                            0x1
#define HWIO_OEM_CONFIG1_LPASS_DBGEN_DISABLE_BMSK                                               0x800000
#define HWIO_OEM_CONFIG1_LPASS_DBGEN_DISABLE_SHFT                                                   0x17
#define HWIO_OEM_CONFIG1_LPASS_DBGEN_DISABLE_ENABLE_FVAL                                             0x0
#define HWIO_OEM_CONFIG1_LPASS_DBGEN_DISABLE_DISABLE_FVAL                                            0x1
#define HWIO_OEM_CONFIG1_ANTI_ROLLBACK_FEATURE_EN_BMSK                                          0x780000
#define HWIO_OEM_CONFIG1_ANTI_ROLLBACK_FEATURE_EN_SHFT                                              0x13
#define HWIO_OEM_CONFIG1_DAP_DEVICEEN_DISABLE_BMSK                                               0x40000
#define HWIO_OEM_CONFIG1_DAP_DEVICEEN_DISABLE_SHFT                                                  0x12
#define HWIO_OEM_CONFIG1_DAP_DEVICEEN_DISABLE_ENABLE_FVAL                                            0x0
#define HWIO_OEM_CONFIG1_DAP_DEVICEEN_DISABLE_DISABLE_FVAL                                           0x1
#define HWIO_OEM_CONFIG1_DAP_SPNIDEN_DISABLE_BMSK                                                0x20000
#define HWIO_OEM_CONFIG1_DAP_SPNIDEN_DISABLE_SHFT                                                   0x11
#define HWIO_OEM_CONFIG1_DAP_SPNIDEN_DISABLE_ENABLE_FVAL                                             0x0
#define HWIO_OEM_CONFIG1_DAP_SPNIDEN_DISABLE_DISABLE_FVAL                                            0x1
#define HWIO_OEM_CONFIG1_DAP_SPIDEN_DISABLE_BMSK                                                 0x10000
#define HWIO_OEM_CONFIG1_DAP_SPIDEN_DISABLE_SHFT                                                    0x10
#define HWIO_OEM_CONFIG1_DAP_SPIDEN_DISABLE_ENABLE_FVAL                                              0x0
#define HWIO_OEM_CONFIG1_DAP_SPIDEN_DISABLE_DISABLE_FVAL                                             0x1
#define HWIO_OEM_CONFIG1_DAP_NIDEN_DISABLE_BMSK                                                   0x8000
#define HWIO_OEM_CONFIG1_DAP_NIDEN_DISABLE_SHFT                                                      0xf
#define HWIO_OEM_CONFIG1_DAP_NIDEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_DAP_NIDEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_DAP_DBGEN_DISABLE_BMSK                                                   0x4000
#define HWIO_OEM_CONFIG1_DAP_DBGEN_DISABLE_SHFT                                                      0xe
#define HWIO_OEM_CONFIG1_DAP_DBGEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_DAP_DBGEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_APPS_SPNIDEN_DISABLE_BMSK                                                0x2000
#define HWIO_OEM_CONFIG1_APPS_SPNIDEN_DISABLE_SHFT                                                   0xd
#define HWIO_OEM_CONFIG1_APPS_SPNIDEN_DISABLE_ENABLE_FVAL                                            0x0
#define HWIO_OEM_CONFIG1_APPS_SPNIDEN_DISABLE_DISABLE_FVAL                                           0x1
#define HWIO_OEM_CONFIG1_APPS_SPIDEN_DISABLE_BMSK                                                 0x1000
#define HWIO_OEM_CONFIG1_APPS_SPIDEN_DISABLE_SHFT                                                    0xc
#define HWIO_OEM_CONFIG1_APPS_SPIDEN_DISABLE_ENABLE_FVAL                                             0x0
#define HWIO_OEM_CONFIG1_APPS_SPIDEN_DISABLE_DISABLE_FVAL                                            0x1
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_BMSK                                                   0x800
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_SHFT                                                     0xb
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_ENABLE_FVAL                                              0x0
#define HWIO_OEM_CONFIG1_APPS_NIDEN_DISABLE_DISABLE_FVAL                                             0x1
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_BMSK                                                   0x400
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_SHFT                                                     0xa
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_ENABLE_FVAL                                              0x0
#define HWIO_OEM_CONFIG1_APPS_DBGEN_DISABLE_DISABLE_FVAL                                             0x1
#define HWIO_OEM_CONFIG1_SPARE1_DISABLE_BMSK                                                       0x200
#define HWIO_OEM_CONFIG1_SPARE1_DISABLE_SHFT                                                         0x9
#define HWIO_OEM_CONFIG1_SPARE0_DISABLE_BMSK                                                       0x100
#define HWIO_OEM_CONFIG1_SPARE0_DISABLE_SHFT                                                         0x8
#define HWIO_OEM_CONFIG1_VENUS_0_DBGEN_DISABLE_BMSK                                                 0x80
#define HWIO_OEM_CONFIG1_VENUS_0_DBGEN_DISABLE_SHFT                                                  0x7
#define HWIO_OEM_CONFIG1_VENUS_0_DBGEN_DISABLE_ENABLE_FVAL                                           0x0
#define HWIO_OEM_CONFIG1_VENUS_0_DBGEN_DISABLE_DISABLE_FVAL                                          0x1
#define HWIO_OEM_CONFIG1_RPM_DAPEN_DISABLE_BMSK                                                     0x40
#define HWIO_OEM_CONFIG1_RPM_DAPEN_DISABLE_SHFT                                                      0x6
#define HWIO_OEM_CONFIG1_RPM_DAPEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_RPM_DAPEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_RPM_WCSS_NIDEN_DISABLE_BMSK                                                0x20
#define HWIO_OEM_CONFIG1_RPM_WCSS_NIDEN_DISABLE_SHFT                                                 0x5
#define HWIO_OEM_CONFIG1_RPM_WCSS_NIDEN_DISABLE_ENABLE_FVAL                                          0x0
#define HWIO_OEM_CONFIG1_RPM_WCSS_NIDEN_DISABLE_DISABLE_FVAL                                         0x1
#define HWIO_OEM_CONFIG1_RPM_DBGEN_DISABLE_BMSK                                                     0x10
#define HWIO_OEM_CONFIG1_RPM_DBGEN_DISABLE_SHFT                                                      0x4
#define HWIO_OEM_CONFIG1_RPM_DBGEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_RPM_DBGEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_WCSS_DBGEN_DISABLE_BMSK                                                     0x8
#define HWIO_OEM_CONFIG1_WCSS_DBGEN_DISABLE_SHFT                                                     0x3
#define HWIO_OEM_CONFIG1_WCSS_DBGEN_DISABLE_ENABLE_FVAL                                              0x0
#define HWIO_OEM_CONFIG1_WCSS_DBGEN_DISABLE_DISABLE_FVAL                                             0x1
#define HWIO_OEM_CONFIG1_MSS_NIDEN_DISABLE_BMSK                                                      0x4
#define HWIO_OEM_CONFIG1_MSS_NIDEN_DISABLE_SHFT                                                      0x2
#define HWIO_OEM_CONFIG1_MSS_NIDEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_MSS_NIDEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_MSS_DBGEN_DISABLE_BMSK                                                      0x2
#define HWIO_OEM_CONFIG1_MSS_DBGEN_DISABLE_SHFT                                                      0x1
#define HWIO_OEM_CONFIG1_MSS_DBGEN_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_MSS_DBGEN_DISABLE_DISABLE_FVAL                                              0x1
#define HWIO_OEM_CONFIG1_ALL_DEBUG_DISABLE_BMSK                                                      0x1
#define HWIO_OEM_CONFIG1_ALL_DEBUG_DISABLE_SHFT                                                      0x0
#define HWIO_OEM_CONFIG1_ALL_DEBUG_DISABLE_ENABLE_FVAL                                               0x0
#define HWIO_OEM_CONFIG1_ALL_DEBUG_DISABLE_DISABLE_FVAL                                              0x1

#define HWIO_OEM_CONFIG2_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006024)
#define HWIO_OEM_CONFIG2_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006024)
#define HWIO_OEM_CONFIG2_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006024)
#define HWIO_OEM_CONFIG2_RMSK                                                                 0xffffffff
#define HWIO_OEM_CONFIG2_POR                                                                  0x00000000
#define HWIO_OEM_CONFIG2_POR_RMSK                                                             0x00000000
#define HWIO_OEM_CONFIG2_ATTR                                                                        0x1
#define HWIO_OEM_CONFIG2_IN          \
        in_dword_masked(HWIO_OEM_CONFIG2_ADDR, HWIO_OEM_CONFIG2_RMSK)
#define HWIO_OEM_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG2_ADDR, m)
#define HWIO_OEM_CONFIG2_OEM_PRODUCT_ID_BMSK                                                  0xffff0000
#define HWIO_OEM_CONFIG2_OEM_PRODUCT_ID_SHFT                                                        0x10
#define HWIO_OEM_CONFIG2_OEM_HW_ID_BMSK                                                           0xffff
#define HWIO_OEM_CONFIG2_OEM_HW_ID_SHFT                                                              0x0

#define HWIO_OEM_CONFIG3_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006028)
#define HWIO_OEM_CONFIG3_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006028)
#define HWIO_OEM_CONFIG3_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006028)
#define HWIO_OEM_CONFIG3_RMSK                                                                 0xffffffff
#define HWIO_OEM_CONFIG3_POR                                                                  0x00000000
#define HWIO_OEM_CONFIG3_POR_RMSK                                                             0x00000000
#define HWIO_OEM_CONFIG3_ATTR                                                                        0x1
#define HWIO_OEM_CONFIG3_IN          \
        in_dword_masked(HWIO_OEM_CONFIG3_ADDR, HWIO_OEM_CONFIG3_RMSK)
#define HWIO_OEM_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_OEM_CONFIG3_ADDR, m)
#define HWIO_OEM_CONFIG3_PERIPH_VID_BMSK                                                      0xffff0000
#define HWIO_OEM_CONFIG3_PERIPH_VID_SHFT                                                            0x10
#define HWIO_OEM_CONFIG3_PERIPH_PID_BMSK                                                          0xffff
#define HWIO_OEM_CONFIG3_PERIPH_PID_SHFT                                                             0x0

#define HWIO_BOOT_CONFIG_ADDR                                                                 (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000602c)
#define HWIO_BOOT_CONFIG_PHYS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000602c)
#define HWIO_BOOT_CONFIG_OFFS                                                                 (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000602c)
#define HWIO_BOOT_CONFIG_RMSK                                                                      0x3ff
#define HWIO_BOOT_CONFIG_POR                                                                  0x00000000
#define HWIO_BOOT_CONFIG_POR_RMSK                                                             0xfffff000
#define HWIO_BOOT_CONFIG_ATTR                                                                        0x1
#define HWIO_BOOT_CONFIG_IN          \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, HWIO_BOOT_CONFIG_RMSK)
#define HWIO_BOOT_CONFIG_INM(m)      \
        in_dword_masked(HWIO_BOOT_CONFIG_ADDR, m)
#define HWIO_BOOT_CONFIG_APPS_AARCH64_ENABLE_BMSK                                                  0x200
#define HWIO_BOOT_CONFIG_APPS_AARCH64_ENABLE_SHFT                                                    0x9
#define HWIO_BOOT_CONFIG_APPS_AARCH64_ENABLE_DISABLE_FVAL                                            0x0
#define HWIO_BOOT_CONFIG_APPS_AARCH64_ENABLE_ENABLE_FVAL                                             0x1
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_BMSK                                                    0x100
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_SHFT                                                      0x8
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_DOES_NOT_FORCE_CODE_AUTHENTICATION_FOR_SECURE_BOOT_FVAL        0x0
#define HWIO_BOOT_CONFIG_FORCE_MSA_AUTH_EN_FORCE_CODE_AUTHENTICATION_FOR_SECURE_BOOT_FVAL            0x1
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_BMSK                                                   0xc0
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_SHFT                                                    0x6
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_XO_FVAL                                                 0x0
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_384_MHZ_FVAL                                       0x1
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_614_4_MHZ_FVAL                                     0x2
#define HWIO_BOOT_CONFIG_APPS_PBL_BOOT_SPEED_ENUM_998_4_MHZ_FVAL                                     0x3
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_BMSK                                                    0x20
#define HWIO_BOOT_CONFIG_APPS_BOOT_FROM_ROM_SHFT                                                     0x5
#define HWIO_BOOT_CONFIG_RSVD_BMSK                                                                  0x10
#define HWIO_BOOT_CONFIG_RSVD_SHFT                                                                   0x4
#define HWIO_BOOT_CONFIG_FAST_BOOT_BMSK                                                              0xe
#define HWIO_BOOT_CONFIG_FAST_BOOT_SHFT                                                              0x1
#define HWIO_BOOT_CONFIG_FAST_BOOT_DEFAULT_NAND_TO_USB_FVAL                                          0x0
#define HWIO_BOOT_CONFIG_FAST_BOOT_BOOT_USB_OPTION_FVAL                                              0x1
#define HWIO_BOOT_CONFIG_WDOG_EN_BMSK                                                                0x1
#define HWIO_BOOT_CONFIG_WDOG_EN_SHFT                                                                0x0
#define HWIO_BOOT_CONFIG_WDOG_EN_GPIO_CONTROLLED_FVAL                                                0x0
#define HWIO_BOOT_CONFIG_WDOG_EN_ENABLE_WDOG_FVAL                                                    0x1

#define HWIO_SECURE_BOOTn_ADDR(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006030 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_PHYS(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006030 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_OFFS(n)                                                             (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006030 + 0x4 * (n))
#define HWIO_SECURE_BOOTn_RMSK                                                                     0x1ff
#define HWIO_SECURE_BOOTn_MAXn                                                                         7
#define HWIO_SECURE_BOOTn_POR                                                                 0x00000000
#define HWIO_SECURE_BOOTn_POR_RMSK                                                            0xfffff000
#define HWIO_SECURE_BOOTn_ATTR                                                                       0x1
#define HWIO_SECURE_BOOTn_INI(n)        \
        in_dword_masked(HWIO_SECURE_BOOTn_ADDR(n), HWIO_SECURE_BOOTn_RMSK)
#define HWIO_SECURE_BOOTn_INMI(n,mask)    \
        in_dword_masked(HWIO_SECURE_BOOTn_ADDR(n), mask)
#define HWIO_SECURE_BOOTn_FUSE_SRC_BMSK                                                            0x100
#define HWIO_SECURE_BOOTn_FUSE_SRC_SHFT                                                              0x8
#define HWIO_SECURE_BOOTn_FUSE_SRC_QUALCOMM_FVAL                                                     0x0
#define HWIO_SECURE_BOOTn_FUSE_SRC_OEM_FVAL                                                          0x1
#define HWIO_SECURE_BOOTn_RSVD_7_BMSK                                                               0x80
#define HWIO_SECURE_BOOTn_RSVD_7_SHFT                                                                0x7
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_BMSK                                                       0x40
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_SHFT                                                        0x6
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_USE_OEM_ID_FVAL                                             0x0
#define HWIO_SECURE_BOOTn_USE_SERIAL_NUM_USE_SERIAL_NUM_FVAL                                         0x1
#define HWIO_SECURE_BOOTn_AUTH_EN_BMSK                                                              0x20
#define HWIO_SECURE_BOOTn_AUTH_EN_SHFT                                                               0x5
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_BMSK                                                      0x10
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_SHFT                                                       0x4
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_SHA_256_HASH_OF_ROOT_CERTIFICATE_IS_IN_ROM_FVAL            0x0
#define HWIO_SECURE_BOOTn_PK_HASH_IN_FUSE_SHA_256_HASH_OF_ROOT_CERTIFICATE_IS_IN_PK_HASH_FVAL        0x1
#define HWIO_SECURE_BOOTn_ROM_PK_HASH_INDEX_BMSK                                                     0xf
#define HWIO_SECURE_BOOTn_ROM_PK_HASH_INDEX_SHFT                                                     0x0

#define HWIO_OVERRIDE_0_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006058)
#define HWIO_OVERRIDE_0_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006058)
#define HWIO_OVERRIDE_0_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006058)
#define HWIO_OVERRIDE_0_RMSK                                                                  0x1fffffff
#define HWIO_OVERRIDE_0_POR                                                                   0x00000000
#define HWIO_OVERRIDE_0_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_0_ATTR                                                                         0x3
#define HWIO_OVERRIDE_0_IN          \
        in_dword_masked(HWIO_OVERRIDE_0_ADDR, HWIO_OVERRIDE_0_RMSK)
#define HWIO_OVERRIDE_0_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_0_ADDR, m)
#define HWIO_OVERRIDE_0_OUT(v)      \
        out_dword(HWIO_OVERRIDE_0_ADDR,v)
#define HWIO_OVERRIDE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_0_ADDR,m,v,HWIO_OVERRIDE_0_IN)
#define HWIO_OVERRIDE_0_TX_DISABLE_BMSK                                                       0x10000000
#define HWIO_OVERRIDE_0_TX_DISABLE_SHFT                                                             0x1c
#define HWIO_OVERRIDE_0_TX_DISABLE_ENABLE_TX_FVAL                                                    0x0
#define HWIO_OVERRIDE_0_TX_DISABLE_DISABLE_TX_FVAL                                                   0x1
#define HWIO_OVERRIDE_0_RSVD_27_2_BMSK                                                         0xffffffc
#define HWIO_OVERRIDE_0_RSVD_27_2_SHFT                                                               0x2
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_EN_BMSK                                                     0x2
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_EN_SHFT                                                     0x1
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_EN_ENUM_1_8V_SELECTION_FVAL                                 0x0
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_EN_ENUM_1_2V_SELECTION_FVAL                                 0x1
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_OVERRIDE_BMSK                                               0x1
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_OVERRIDE_SHFT                                               0x0
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_OVERRIDE_DO_NOT_OVERRIDE_FVAL                               0x0
#define HWIO_OVERRIDE_0_SDC_EMMC_MODE1P2_OVERRIDE_OVERRIDE_FVAL                                      0x1

#define HWIO_OVERRIDE_1_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000605c)
#define HWIO_OVERRIDE_1_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000605c)
#define HWIO_OVERRIDE_1_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000605c)
#define HWIO_OVERRIDE_1_RMSK                                                                  0xffffffff
#define HWIO_OVERRIDE_1_POR                                                                   0x00000000
#define HWIO_OVERRIDE_1_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_1_ATTR                                                                         0x3
#define HWIO_OVERRIDE_1_IN          \
        in_dword_masked(HWIO_OVERRIDE_1_ADDR, HWIO_OVERRIDE_1_RMSK)
#define HWIO_OVERRIDE_1_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_1_ADDR, m)
#define HWIO_OVERRIDE_1_OUT(v)      \
        out_dword(HWIO_OVERRIDE_1_ADDR,v)
#define HWIO_OVERRIDE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_1_ADDR,m,v,HWIO_OVERRIDE_1_IN)
#define HWIO_OVERRIDE_1_OVERRIDE_1_BMSK                                                       0xffffffff
#define HWIO_OVERRIDE_1_OVERRIDE_1_SHFT                                                              0x0

#define HWIO_OVERRIDE_2_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006060)
#define HWIO_OVERRIDE_2_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006060)
#define HWIO_OVERRIDE_2_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006060)
#define HWIO_OVERRIDE_2_RMSK                                                                   0x3fffc00
#define HWIO_OVERRIDE_2_POR                                                                   0x00000000
#define HWIO_OVERRIDE_2_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_2_ATTR                                                                         0x3
#define HWIO_OVERRIDE_2_IN          \
        in_dword_masked(HWIO_OVERRIDE_2_ADDR, HWIO_OVERRIDE_2_RMSK)
#define HWIO_OVERRIDE_2_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_2_ADDR, m)
#define HWIO_OVERRIDE_2_OUT(v)      \
        out_dword(HWIO_OVERRIDE_2_ADDR,v)
#define HWIO_OVERRIDE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_2_ADDR,m,v,HWIO_OVERRIDE_2_IN)
#define HWIO_OVERRIDE_2_OVRID_DEBUGBUS_DISABLE_BMSK                                            0x2000000
#define HWIO_OVERRIDE_2_OVRID_DEBUGBUS_DISABLE_SHFT                                                 0x19
#define HWIO_OVERRIDE_2_OVRID_DEBUGBUS_DISABLE_FUSE_VALUE_FVAL                                       0x0
#define HWIO_OVERRIDE_2_OVRID_DEBUGBUS_DISABLE_QC_FUSE_VALUE_FVAL                                    0x1
#define HWIO_OVERRIDE_2_OVRID_A5X_ISDB_DBGEN_DISABLE_BMSK                                      0x1000000
#define HWIO_OVERRIDE_2_OVRID_A5X_ISDB_DBGEN_DISABLE_SHFT                                           0x18
#define HWIO_OVERRIDE_2_OVRID_A5X_ISDB_DBGEN_DISABLE_FUSE_VALUE_FVAL                                 0x0
#define HWIO_OVERRIDE_2_OVRID_A5X_ISDB_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                              0x1
#define HWIO_OVERRIDE_2_OVRID_LPASS_NIDEN_DISABLE_BMSK                                          0x800000
#define HWIO_OVERRIDE_2_OVRID_LPASS_NIDEN_DISABLE_SHFT                                              0x17
#define HWIO_OVERRIDE_2_OVRID_LPASS_NIDEN_DISABLE_FUSE_VALUE_FVAL                                    0x0
#define HWIO_OVERRIDE_2_OVRID_LPASS_NIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                 0x1
#define HWIO_OVERRIDE_2_OVRID_LPASS_DBGEN_DISABLE_BMSK                                          0x400000
#define HWIO_OVERRIDE_2_OVRID_LPASS_DBGEN_DISABLE_SHFT                                              0x16
#define HWIO_OVERRIDE_2_OVRID_LPASS_DBGEN_DISABLE_FUSE_VALUE_FVAL                                    0x0
#define HWIO_OVERRIDE_2_OVRID_LPASS_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                 0x1
#define HWIO_OVERRIDE_2_OVRID_DAP_DEVICEEN_DISABLE_BMSK                                         0x200000
#define HWIO_OVERRIDE_2_OVRID_DAP_DEVICEEN_DISABLE_SHFT                                             0x15
#define HWIO_OVERRIDE_2_OVRID_DAP_DEVICEEN_DISABLE_FUSE_VALUE_FVAL                                   0x0
#define HWIO_OVERRIDE_2_OVRID_DAP_DEVICEEN_DISABLE_QC_FUSE_VALUE_FVAL                                0x1
#define HWIO_OVERRIDE_2_OVRID_DAP_NIDEN_DISABLE_BMSK                                            0x100000
#define HWIO_OVERRIDE_2_OVRID_DAP_NIDEN_DISABLE_SHFT                                                0x14
#define HWIO_OVERRIDE_2_OVRID_DAP_NIDEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_2_OVRID_DAP_NIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1
#define HWIO_OVERRIDE_2_OVRID_DAP_DBGEN_DISABLE_BMSK                                             0x80000
#define HWIO_OVERRIDE_2_OVRID_DAP_DBGEN_DISABLE_SHFT                                                0x13
#define HWIO_OVERRIDE_2_OVRID_DAP_DBGEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_2_OVRID_DAP_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1
#define HWIO_OVERRIDE_2_OVRID_APPS_NIDEN_DISABLE_BMSK                                            0x40000
#define HWIO_OVERRIDE_2_OVRID_APPS_NIDEN_DISABLE_SHFT                                               0x12
#define HWIO_OVERRIDE_2_OVRID_APPS_NIDEN_DISABLE_FUSE_VALUE_FVAL                                     0x0
#define HWIO_OVERRIDE_2_OVRID_APPS_NIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                  0x1
#define HWIO_OVERRIDE_2_OVRID_APPS_DBGEN_DISABLE_BMSK                                            0x20000
#define HWIO_OVERRIDE_2_OVRID_APPS_DBGEN_DISABLE_SHFT                                               0x11
#define HWIO_OVERRIDE_2_OVRID_APPS_DBGEN_DISABLE_FUSE_VALUE_FVAL                                     0x0
#define HWIO_OVERRIDE_2_OVRID_APPS_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                  0x1
#define HWIO_OVERRIDE_2_OVRID_SPARE1_DISABLE_BMSK                                                0x10000
#define HWIO_OVERRIDE_2_OVRID_SPARE1_DISABLE_SHFT                                                   0x10
#define HWIO_OVERRIDE_2_OVRID_SPARE1_DISABLE_FUSE_VALUE_FVAL                                         0x0
#define HWIO_OVERRIDE_2_OVRID_SPARE1_DISABLE_QC_FUSE_VALUE_FVAL                                      0x1
#define HWIO_OVERRIDE_2_OVRID_SPARE0_DISABLE_BMSK                                                 0x8000
#define HWIO_OVERRIDE_2_OVRID_SPARE0_DISABLE_SHFT                                                    0xf
#define HWIO_OVERRIDE_2_OVRID_SPARE0_DISABLE_FUSE_VALUE_FVAL                                         0x0
#define HWIO_OVERRIDE_2_OVRID_SPARE0_DISABLE_QC_FUSE_VALUE_FVAL                                      0x1
#define HWIO_OVERRIDE_2_OVRID_VENUS_0_DBGEN_DISABLE_BMSK                                          0x4000
#define HWIO_OVERRIDE_2_OVRID_VENUS_0_DBGEN_DISABLE_SHFT                                             0xe
#define HWIO_OVERRIDE_2_OVRID_VENUS_0_DBGEN_DISABLE_FUSE_VALUE_FVAL                                  0x0
#define HWIO_OVERRIDE_2_OVRID_VENUS_0_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                               0x1
#define HWIO_OVERRIDE_2_OVRID_RPM_DAPEN_DISABLE_BMSK                                              0x2000
#define HWIO_OVERRIDE_2_OVRID_RPM_DAPEN_DISABLE_SHFT                                                 0xd
#define HWIO_OVERRIDE_2_OVRID_RPM_DAPEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_2_OVRID_RPM_DAPEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1
#define HWIO_OVERRIDE_2_OVRID_RPM_WCSS_NIDEN_DISABLE_BMSK                                         0x1000
#define HWIO_OVERRIDE_2_OVRID_RPM_WCSS_NIDEN_DISABLE_SHFT                                            0xc
#define HWIO_OVERRIDE_2_OVRID_RPM_WCSS_NIDEN_DISABLE_FUSE_VALUE_FVAL                                 0x0
#define HWIO_OVERRIDE_2_OVRID_RPM_WCSS_NIDEN_DISABLE_QC_FUSE_VALUE_FVAL                              0x1
#define HWIO_OVERRIDE_2_OVRID_RPM_DBGEN_DISABLE_BMSK                                               0x800
#define HWIO_OVERRIDE_2_OVRID_RPM_DBGEN_DISABLE_SHFT                                                 0xb
#define HWIO_OVERRIDE_2_OVRID_RPM_DBGEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_2_OVRID_RPM_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1
#define HWIO_OVERRIDE_2_OVRID_WCSS_DBGEN_DISABLE_BMSK                                              0x400
#define HWIO_OVERRIDE_2_OVRID_WCSS_DBGEN_DISABLE_SHFT                                                0xa
#define HWIO_OVERRIDE_2_OVRID_WCSS_DBGEN_DISABLE_FUSE_VALUE_FVAL                                     0x0
#define HWIO_OVERRIDE_2_OVRID_WCSS_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                  0x1

#define HWIO_OVERRIDE_3_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006064)
#define HWIO_OVERRIDE_3_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006064)
#define HWIO_OVERRIDE_3_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006064)
#define HWIO_OVERRIDE_3_RMSK                                                                        0x1f
#define HWIO_OVERRIDE_3_POR                                                                   0x00000000
#define HWIO_OVERRIDE_3_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_3_ATTR                                                                         0x3
#define HWIO_OVERRIDE_3_IN          \
        in_dword_masked(HWIO_OVERRIDE_3_ADDR, HWIO_OVERRIDE_3_RMSK)
#define HWIO_OVERRIDE_3_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_3_ADDR, m)
#define HWIO_OVERRIDE_3_OUT(v)      \
        out_dword(HWIO_OVERRIDE_3_ADDR,v)
#define HWIO_OVERRIDE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_3_ADDR,m,v,HWIO_OVERRIDE_3_IN)
#define HWIO_OVERRIDE_3_OVRID_DAP_SPNIDEN_DISABLE_BMSK                                              0x10
#define HWIO_OVERRIDE_3_OVRID_DAP_SPNIDEN_DISABLE_SHFT                                               0x4
#define HWIO_OVERRIDE_3_OVRID_DAP_SPNIDEN_DISABLE_FUSE_VALUE_FVAL                                    0x0
#define HWIO_OVERRIDE_3_OVRID_DAP_SPNIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                 0x1
#define HWIO_OVERRIDE_3_OVRID_DAP_SPIDEN_DISABLE_BMSK                                                0x8
#define HWIO_OVERRIDE_3_OVRID_DAP_SPIDEN_DISABLE_SHFT                                                0x3
#define HWIO_OVERRIDE_3_OVRID_DAP_SPIDEN_DISABLE_FUSE_VALUE_FVAL                                     0x0
#define HWIO_OVERRIDE_3_OVRID_DAP_SPIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                  0x1
#define HWIO_OVERRIDE_3_OVRID_APPS_SPNIDEN_DISABLE_BMSK                                              0x4
#define HWIO_OVERRIDE_3_OVRID_APPS_SPNIDEN_DISABLE_SHFT                                              0x2
#define HWIO_OVERRIDE_3_OVRID_APPS_SPNIDEN_DISABLE_FUSE_VALUE_FVAL                                   0x0
#define HWIO_OVERRIDE_3_OVRID_APPS_SPNIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                0x1
#define HWIO_OVERRIDE_3_OVRID_APPS_SPIDEN_DISABLE_BMSK                                               0x2
#define HWIO_OVERRIDE_3_OVRID_APPS_SPIDEN_DISABLE_SHFT                                               0x1
#define HWIO_OVERRIDE_3_OVRID_APPS_SPIDEN_DISABLE_FUSE_VALUE_FVAL                                    0x0
#define HWIO_OVERRIDE_3_OVRID_APPS_SPIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                 0x1
#define HWIO_OVERRIDE_3_OVRID_SPDM_SECURE_MODE_BMSK                                                  0x1
#define HWIO_OVERRIDE_3_OVRID_SPDM_SECURE_MODE_SHFT                                                  0x0
#define HWIO_OVERRIDE_3_OVRID_SPDM_SECURE_MODE_FUSE_VALUE_FVAL                                       0x0
#define HWIO_OVERRIDE_3_OVRID_SPDM_SECURE_MODE_NORMAL_MODE_FVAL                                      0x1

#define HWIO_OVERRIDE_4_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006068)
#define HWIO_OVERRIDE_4_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006068)
#define HWIO_OVERRIDE_4_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006068)
#define HWIO_OVERRIDE_4_RMSK                                                                         0x3
#define HWIO_OVERRIDE_4_POR                                                                   0x00000000
#define HWIO_OVERRIDE_4_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_4_ATTR                                                                         0x3
#define HWIO_OVERRIDE_4_IN          \
        in_dword_masked(HWIO_OVERRIDE_4_ADDR, HWIO_OVERRIDE_4_RMSK)
#define HWIO_OVERRIDE_4_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_4_ADDR, m)
#define HWIO_OVERRIDE_4_OUT(v)      \
        out_dword(HWIO_OVERRIDE_4_ADDR,v)
#define HWIO_OVERRIDE_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_4_ADDR,m,v,HWIO_OVERRIDE_4_IN)
#define HWIO_OVERRIDE_4_OVRID_MSS_NIDEN_DISABLE_BMSK                                                 0x2
#define HWIO_OVERRIDE_4_OVRID_MSS_NIDEN_DISABLE_SHFT                                                 0x1
#define HWIO_OVERRIDE_4_OVRID_MSS_NIDEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_4_OVRID_MSS_NIDEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1
#define HWIO_OVERRIDE_4_OVRID_MSS_DBGEN_DISABLE_BMSK                                                 0x1
#define HWIO_OVERRIDE_4_OVRID_MSS_DBGEN_DISABLE_SHFT                                                 0x0
#define HWIO_OVERRIDE_4_OVRID_MSS_DBGEN_DISABLE_FUSE_VALUE_FVAL                                      0x0
#define HWIO_OVERRIDE_4_OVRID_MSS_DBGEN_DISABLE_QC_FUSE_VALUE_FVAL                                   0x1

#define HWIO_CAPT_SEC_GPIO_ADDR                                                               (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000606c)
#define HWIO_CAPT_SEC_GPIO_PHYS                                                               (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000606c)
#define HWIO_CAPT_SEC_GPIO_OFFS                                                               (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000606c)
#define HWIO_CAPT_SEC_GPIO_RMSK                                                                  0x1ffff
#define HWIO_CAPT_SEC_GPIO_POR                                                                0x00000000
#define HWIO_CAPT_SEC_GPIO_POR_RMSK                                                           0xfff00000
#define HWIO_CAPT_SEC_GPIO_ATTR                                                                      0x3
#define HWIO_CAPT_SEC_GPIO_IN          \
        in_dword_masked(HWIO_CAPT_SEC_GPIO_ADDR, HWIO_CAPT_SEC_GPIO_RMSK)
#define HWIO_CAPT_SEC_GPIO_INM(m)      \
        in_dword_masked(HWIO_CAPT_SEC_GPIO_ADDR, m)
#define HWIO_CAPT_SEC_GPIO_OUT(v)      \
        out_dword(HWIO_CAPT_SEC_GPIO_ADDR,v)
#define HWIO_CAPT_SEC_GPIO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CAPT_SEC_GPIO_ADDR,m,v,HWIO_CAPT_SEC_GPIO_IN)
#define HWIO_CAPT_SEC_GPIO_SDC_EMMC_MODE1P2_EN_BMSK                                              0x10000
#define HWIO_CAPT_SEC_GPIO_SDC_EMMC_MODE1P2_EN_SHFT                                                 0x10
#define HWIO_CAPT_SEC_GPIO_FORCE_USB_BOOT_GPIO_BMSK                                               0x8000
#define HWIO_CAPT_SEC_GPIO_FORCE_USB_BOOT_GPIO_SHFT                                                  0xf
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FORCE_MSA_AUTH_EN_BMSK                                0x4000
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FORCE_MSA_AUTH_EN_SHFT                                   0xe
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_AUTH_EN_BMSK                                       0x2000
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_AUTH_EN_SHFT                                          0xd
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_PK_HASH_IN_FUSE_BMSK                               0x1000
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_AP_PK_HASH_IN_FUSE_SHFT                                  0xc
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_MSA_AUTH_EN_BMSK                                       0x800
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_MSA_AUTH_EN_SHFT                                         0xb
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_MSA_PK_HASH_IN_FUSE_BMSK                               0x400
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_MSA_PK_HASH_IN_FUSE_SHFT                                 0xa
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_ALL_USE_SERIAL_NUM_BMSK                                0x200
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_ALL_USE_SERIAL_NUM_SHFT                                  0x9
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_PK_HASH_INDEX_SRC_BMSK                                 0x100
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_PK_HASH_INDEX_SRC_SHFT                                   0x8
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_PBL_BOOT_SPEED_BMSK                                0xc0
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_PBL_BOOT_SPEED_SHFT                                 0x6
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_BOOT_FROM_ROM_BMSK                                 0x20
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_BOOT_FROM_ROM_SHFT                                  0x5
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_AARCH64_ENABLE_BMSK                                0x10
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_APPS_AARCH64_ENABLE_SHFT                                 0x4
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FAST_BOOT_BMSK                                           0xe
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_FAST_BOOT_SHFT                                           0x1
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_WDOG_DISABLE_BMSK                                        0x1
#define HWIO_CAPT_SEC_GPIO_BOOT_CONFIG_GPIO_WDOG_DISABLE_SHFT                                        0x0

#define HWIO_APP_PROC_CFG_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006070)
#define HWIO_APP_PROC_CFG_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006070)
#define HWIO_APP_PROC_CFG_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006070)
#define HWIO_APP_PROC_CFG_RMSK                                                                 0x1ffffff
#define HWIO_APP_PROC_CFG_POR                                                                 0x01f0000c
#define HWIO_APP_PROC_CFG_POR_RMSK                                                            0xffffffff
#define HWIO_APP_PROC_CFG_ATTR                                                                       0x3
#define HWIO_APP_PROC_CFG_IN          \
        in_dword_masked(HWIO_APP_PROC_CFG_ADDR, HWIO_APP_PROC_CFG_RMSK)
#define HWIO_APP_PROC_CFG_INM(m)      \
        in_dword_masked(HWIO_APP_PROC_CFG_ADDR, m)
#define HWIO_APP_PROC_CFG_OUT(v)      \
        out_dword(HWIO_APP_PROC_CFG_ADDR,v)
#define HWIO_APP_PROC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_APP_PROC_CFG_ADDR,m,v,HWIO_APP_PROC_CFG_IN)
#define HWIO_APP_PROC_CFG_LPASS_DBG_NIDEN_BMSK                                                 0x1000000
#define HWIO_APP_PROC_CFG_LPASS_DBG_NIDEN_SHFT                                                      0x18
#define HWIO_APP_PROC_CFG_WCSS_DBG_NIDEN_BMSK                                                   0x800000
#define HWIO_APP_PROC_CFG_WCSS_DBG_NIDEN_SHFT                                                       0x17
#define HWIO_APP_PROC_CFG_RPM_DBG_NIDEN_BMSK                                                    0x400000
#define HWIO_APP_PROC_CFG_RPM_DBG_NIDEN_SHFT                                                        0x16
#define HWIO_APP_PROC_CFG_DAP_DBG_NIDEN_BMSK                                                    0x200000
#define HWIO_APP_PROC_CFG_DAP_DBG_NIDEN_SHFT                                                        0x15
#define HWIO_APP_PROC_CFG_DAP_DBG_SPNIDEN_BMSK                                                  0x100000
#define HWIO_APP_PROC_CFG_DAP_DBG_SPNIDEN_SHFT                                                      0x14
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC3_BMSK                                                    0xf0000
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC3_SHFT                                                       0x10
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC2_BMSK                                                     0xf000
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC2_SHFT                                                        0xc
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC1_BMSK                                                      0xf00
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC1_SHFT                                                        0x8
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC0_BMSK                                                       0xf0
#define HWIO_APP_PROC_CFG_APPS_CFG_MISC0_SHFT                                                        0x4
#define HWIO_APP_PROC_CFG_APPS_DBG_NIDEN_BMSK                                                        0x8
#define HWIO_APP_PROC_CFG_APPS_DBG_NIDEN_SHFT                                                        0x3
#define HWIO_APP_PROC_CFG_APPS_DBG_SPNIDEN_BMSK                                                      0x4
#define HWIO_APP_PROC_CFG_APPS_DBG_SPNIDEN_SHFT                                                      0x2
#define HWIO_APP_PROC_CFG_APPS_CP15_DISABLE_BMSK                                                     0x2
#define HWIO_APP_PROC_CFG_APPS_CP15_DISABLE_SHFT                                                     0x1
#define HWIO_APP_PROC_CFG_APPS_CFG_NMFI_BMSK                                                         0x1
#define HWIO_APP_PROC_CFG_APPS_CFG_NMFI_SHFT                                                         0x0
#define HWIO_APP_PROC_CFG_APPS_CFG_NMFI_NORMAL_FVAL                                                  0x0
#define HWIO_APP_PROC_CFG_APPS_CFG_NMFI_DISABLE_FVAL                                                 0x1

#define HWIO_MSS_PROC_CFG_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006074)
#define HWIO_MSS_PROC_CFG_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006074)
#define HWIO_MSS_PROC_CFG_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006074)
#define HWIO_MSS_PROC_CFG_RMSK                                                                       0x1
#define HWIO_MSS_PROC_CFG_POR                                                                 0x00000001
#define HWIO_MSS_PROC_CFG_POR_RMSK                                                            0xffffffff
#define HWIO_MSS_PROC_CFG_ATTR                                                                       0x3
#define HWIO_MSS_PROC_CFG_IN          \
        in_dword_masked(HWIO_MSS_PROC_CFG_ADDR, HWIO_MSS_PROC_CFG_RMSK)
#define HWIO_MSS_PROC_CFG_INM(m)      \
        in_dword_masked(HWIO_MSS_PROC_CFG_ADDR, m)
#define HWIO_MSS_PROC_CFG_OUT(v)      \
        out_dword(HWIO_MSS_PROC_CFG_ADDR,v)
#define HWIO_MSS_PROC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MSS_PROC_CFG_ADDR,m,v,HWIO_MSS_PROC_CFG_IN)
#define HWIO_MSS_PROC_CFG_MSS_DBG_NIDEN_BMSK                                                         0x1
#define HWIO_MSS_PROC_CFG_MSS_DBG_NIDEN_SHFT                                                         0x0

#define HWIO_QFPROM_CLK_CTL_ADDR                                                              (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006078)
#define HWIO_QFPROM_CLK_CTL_PHYS                                                              (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006078)
#define HWIO_QFPROM_CLK_CTL_OFFS                                                              (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006078)
#define HWIO_QFPROM_CLK_CTL_RMSK                                                                     0x1
#define HWIO_QFPROM_CLK_CTL_POR                                                               0x00000000
#define HWIO_QFPROM_CLK_CTL_POR_RMSK                                                          0xffffffff
#define HWIO_QFPROM_CLK_CTL_ATTR                                                                     0x3
#define HWIO_QFPROM_CLK_CTL_IN          \
        in_dword_masked(HWIO_QFPROM_CLK_CTL_ADDR, HWIO_QFPROM_CLK_CTL_RMSK)
#define HWIO_QFPROM_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_QFPROM_CLK_CTL_ADDR, m)
#define HWIO_QFPROM_CLK_CTL_OUT(v)      \
        out_dword(HWIO_QFPROM_CLK_CTL_ADDR,v)
#define HWIO_QFPROM_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_CLK_CTL_ADDR,m,v,HWIO_QFPROM_CLK_CTL_IN)
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_BMSK                                                            0x1
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_SHFT                                                            0x0
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_CLK_ENABLED_FVAL                                                0x0
#define HWIO_QFPROM_CLK_CTL_CLK_HALT_CLK_DISABLED_FVAL                                               0x1

#define HWIO_JTAG_ID_ADDR                                                                     (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000607c)
#define HWIO_JTAG_ID_PHYS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000607c)
#define HWIO_JTAG_ID_OFFS                                                                     (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000607c)
#define HWIO_JTAG_ID_RMSK                                                                     0xffffffff
#define HWIO_JTAG_ID_POR                                                                      0x00000000
#define HWIO_JTAG_ID_POR_RMSK                                                                 0x00000000
#define HWIO_JTAG_ID_ATTR                                                                            0x1
#define HWIO_JTAG_ID_IN          \
        in_dword_masked(HWIO_JTAG_ID_ADDR, HWIO_JTAG_ID_RMSK)
#define HWIO_JTAG_ID_INM(m)      \
        in_dword_masked(HWIO_JTAG_ID_ADDR, m)
#define HWIO_JTAG_ID_JTAG_ID_BMSK                                                             0xffffffff
#define HWIO_JTAG_ID_JTAG_ID_SHFT                                                                    0x0

#define HWIO_OEM_ID_ADDR                                                                      (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006080)
#define HWIO_OEM_ID_PHYS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006080)
#define HWIO_OEM_ID_OFFS                                                                      (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006080)
#define HWIO_OEM_ID_RMSK                                                                      0xffffffff
#define HWIO_OEM_ID_POR                                                                       0x00000000
#define HWIO_OEM_ID_POR_RMSK                                                                  0x00000000
#define HWIO_OEM_ID_ATTR                                                                             0x1
#define HWIO_OEM_ID_IN          \
        in_dword_masked(HWIO_OEM_ID_ADDR, HWIO_OEM_ID_RMSK)
#define HWIO_OEM_ID_INM(m)      \
        in_dword_masked(HWIO_OEM_ID_ADDR, m)
#define HWIO_OEM_ID_OEM_ID_BMSK                                                               0xffff0000
#define HWIO_OEM_ID_OEM_ID_SHFT                                                                     0x10
#define HWIO_OEM_ID_OEM_PRODUCT_ID_BMSK                                                           0xffff
#define HWIO_OEM_ID_OEM_PRODUCT_ID_SHFT                                                              0x0

#define HWIO_TEST_BUS_SEL_ADDR                                                                (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006084)
#define HWIO_TEST_BUS_SEL_PHYS                                                                (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006084)
#define HWIO_TEST_BUS_SEL_OFFS                                                                (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006084)
#define HWIO_TEST_BUS_SEL_RMSK                                                                       0xf
#define HWIO_TEST_BUS_SEL_POR                                                                 0x00000000
#define HWIO_TEST_BUS_SEL_POR_RMSK                                                            0xffffffff
#define HWIO_TEST_BUS_SEL_ATTR                                                                       0x3
#define HWIO_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_TEST_BUS_SEL_ADDR, HWIO_TEST_BUS_SEL_RMSK)
#define HWIO_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TEST_BUS_SEL_ADDR, m)
#define HWIO_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TEST_BUS_SEL_ADDR,v)
#define HWIO_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TEST_BUS_SEL_ADDR,m,v,HWIO_TEST_BUS_SEL_IN)
#define HWIO_TEST_BUS_SEL_TEST_EN_BMSK                                                               0x8
#define HWIO_TEST_BUS_SEL_TEST_EN_SHFT                                                               0x3
#define HWIO_TEST_BUS_SEL_TEST_EN_DEBUG_DISABLED_FVAL                                                0x0
#define HWIO_TEST_BUS_SEL_TEST_EN_DEBUG_ENABLED_FVAL                                                 0x1
#define HWIO_TEST_BUS_SEL_TEST_SELECT_BMSK                                                           0x7
#define HWIO_TEST_BUS_SEL_TEST_SELECT_SHFT                                                           0x0
#define HWIO_TEST_BUS_SEL_TEST_SELECT_FUSE_SENSE_FVAL                                                0x0
#define HWIO_TEST_BUS_SEL_TEST_SELECT_QFPROM_ARBITER_FVAL                                            0x1
#define HWIO_TEST_BUS_SEL_TEST_SELECT_SW_FVAL                                                        0x2
#define HWIO_TEST_BUS_SEL_TEST_SELECT_ACC_FVAL                                                       0x3
#define HWIO_TEST_BUS_SEL_TEST_SELECT_RESERVED4_FVAL                                                 0x4
#define HWIO_TEST_BUS_SEL_TEST_SELECT_AHB2AHB_SLAVE_FVAL                                             0x5
#define HWIO_TEST_BUS_SEL_TEST_SELECT_AHB2AHB_MASTER_FVAL                                            0x6

#define HWIO_SPDM_DYN_SECURE_MODE_ADDR                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006088)
#define HWIO_SPDM_DYN_SECURE_MODE_PHYS                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006088)
#define HWIO_SPDM_DYN_SECURE_MODE_OFFS                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006088)
#define HWIO_SPDM_DYN_SECURE_MODE_RMSK                                                               0x1
#define HWIO_SPDM_DYN_SECURE_MODE_POR                                                         0x00000000
#define HWIO_SPDM_DYN_SECURE_MODE_POR_RMSK                                                    0xffffffff
#define HWIO_SPDM_DYN_SECURE_MODE_ATTR                                                               0x3
#define HWIO_SPDM_DYN_SECURE_MODE_IN          \
        in_dword_masked(HWIO_SPDM_DYN_SECURE_MODE_ADDR, HWIO_SPDM_DYN_SECURE_MODE_RMSK)
#define HWIO_SPDM_DYN_SECURE_MODE_INM(m)      \
        in_dword_masked(HWIO_SPDM_DYN_SECURE_MODE_ADDR, m)
#define HWIO_SPDM_DYN_SECURE_MODE_OUT(v)      \
        out_dword(HWIO_SPDM_DYN_SECURE_MODE_ADDR,v)
#define HWIO_SPDM_DYN_SECURE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SPDM_DYN_SECURE_MODE_ADDR,m,v,HWIO_SPDM_DYN_SECURE_MODE_IN)
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_BMSK                                                   0x1
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_SHFT                                                   0x0
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_DISABLE_FVAL                                           0x0
#define HWIO_SPDM_DYN_SECURE_MODE_SECURE_MODE_ENABLE_FVAL                                            0x1

#define HWIO_OVERRIDE_5_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x0000608c)
#define HWIO_OVERRIDE_5_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x0000608c)
#define HWIO_OVERRIDE_5_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x0000608c)
#define HWIO_OVERRIDE_5_RMSK                                                                  0xffffffff
#define HWIO_OVERRIDE_5_POR                                                                   0x00000000
#define HWIO_OVERRIDE_5_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_5_ATTR                                                                         0x3
#define HWIO_OVERRIDE_5_IN          \
        in_dword_masked(HWIO_OVERRIDE_5_ADDR, HWIO_OVERRIDE_5_RMSK)
#define HWIO_OVERRIDE_5_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_5_ADDR, m)
#define HWIO_OVERRIDE_5_OUT(v)      \
        out_dword(HWIO_OVERRIDE_5_ADDR,v)
#define HWIO_OVERRIDE_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_5_ADDR,m,v,HWIO_OVERRIDE_5_IN)
#define HWIO_OVERRIDE_5_RSVD_31_0_BMSK                                                        0xffffffff
#define HWIO_OVERRIDE_5_RSVD_31_0_SHFT                                                               0x0

#define HWIO_OVERRIDE_6_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006090)
#define HWIO_OVERRIDE_6_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006090)
#define HWIO_OVERRIDE_6_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006090)
#define HWIO_OVERRIDE_6_RMSK                                                                  0xffffffff
#define HWIO_OVERRIDE_6_POR                                                                   0x00000000
#define HWIO_OVERRIDE_6_POR_RMSK                                                              0xffffffff
#define HWIO_OVERRIDE_6_ATTR                                                                         0x3
#define HWIO_OVERRIDE_6_IN          \
        in_dword_masked(HWIO_OVERRIDE_6_ADDR, HWIO_OVERRIDE_6_RMSK)
#define HWIO_OVERRIDE_6_INM(m)      \
        in_dword_masked(HWIO_OVERRIDE_6_ADDR, m)
#define HWIO_OVERRIDE_6_OUT(v)      \
        out_dword(HWIO_OVERRIDE_6_ADDR,v)
#define HWIO_OVERRIDE_6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_OVERRIDE_6_ADDR,m,v,HWIO_OVERRIDE_6_IN)
#define HWIO_OVERRIDE_6_RSVD_31_0_BMSK                                                        0xffffffff
#define HWIO_OVERRIDE_6_RSVD_31_0_SHFT                                                               0x0

#define HWIO_PTE0_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060a0)
#define HWIO_PTE0_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060a0)
#define HWIO_PTE0_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060a0)
#define HWIO_PTE0_RMSK                                                                        0xffffffff
#define HWIO_PTE0_POR                                                                         0x00000000
#define HWIO_PTE0_POR_RMSK                                                                    0x00000000
#define HWIO_PTE0_ATTR                                                                               0x1
#define HWIO_PTE0_IN          \
        in_dword_masked(HWIO_PTE0_ADDR, HWIO_PTE0_RMSK)
#define HWIO_PTE0_INM(m)      \
        in_dword_masked(HWIO_PTE0_ADDR, m)
#define HWIO_PTE0_PTE_DATA0_BMSK                                                              0xe0000000
#define HWIO_PTE0_PTE_DATA0_SHFT                                                                    0x1d
#define HWIO_PTE0_MACCHIATO_EN_BMSK                                                           0x10000000
#define HWIO_PTE0_MACCHIATO_EN_SHFT                                                                 0x1c
#define HWIO_PTE0_FEATURE_ID_BMSK                                                              0xff00000
#define HWIO_PTE0_FEATURE_ID_SHFT                                                                   0x14
#define HWIO_PTE0_JTAG_ID_BMSK                                                                   0xfffff
#define HWIO_PTE0_JTAG_ID_SHFT                                                                       0x0

#define HWIO_PTE1_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060a4)
#define HWIO_PTE1_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060a4)
#define HWIO_PTE1_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060a4)
#define HWIO_PTE1_RMSK                                                                        0xffffffff
#define HWIO_PTE1_POR                                                                         0x00000000
#define HWIO_PTE1_POR_RMSK                                                                    0x00000000
#define HWIO_PTE1_ATTR                                                                               0x1
#define HWIO_PTE1_IN          \
        in_dword_masked(HWIO_PTE1_ADDR, HWIO_PTE1_RMSK)
#define HWIO_PTE1_INM(m)      \
        in_dword_masked(HWIO_PTE1_ADDR, m)
#define HWIO_PTE1_PTE_DATA1_BMSK                                                              0xffffffff
#define HWIO_PTE1_PTE_DATA1_SHFT                                                                     0x0

#define HWIO_SERIAL_NUM_ADDR                                                                  (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060a8)
#define HWIO_SERIAL_NUM_PHYS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060a8)
#define HWIO_SERIAL_NUM_OFFS                                                                  (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060a8)
#define HWIO_SERIAL_NUM_RMSK                                                                  0xffffffff
#define HWIO_SERIAL_NUM_POR                                                                   0x00000000
#define HWIO_SERIAL_NUM_POR_RMSK                                                              0x00000000
#define HWIO_SERIAL_NUM_ATTR                                                                         0x1
#define HWIO_SERIAL_NUM_IN          \
        in_dword_masked(HWIO_SERIAL_NUM_ADDR, HWIO_SERIAL_NUM_RMSK)
#define HWIO_SERIAL_NUM_INM(m)      \
        in_dword_masked(HWIO_SERIAL_NUM_ADDR, m)
#define HWIO_SERIAL_NUM_SERIAL_NUM_BMSK                                                       0xffffffff
#define HWIO_SERIAL_NUM_SERIAL_NUM_SHFT                                                              0x0

#define HWIO_PTE2_ADDR                                                                        (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060ac)
#define HWIO_PTE2_PHYS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060ac)
#define HWIO_PTE2_OFFS                                                                        (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060ac)
#define HWIO_PTE2_RMSK                                                                        0xffffffff
#define HWIO_PTE2_POR                                                                         0x00000000
#define HWIO_PTE2_POR_RMSK                                                                    0x00000000
#define HWIO_PTE2_ATTR                                                                               0x1
#define HWIO_PTE2_IN          \
        in_dword_masked(HWIO_PTE2_ADDR, HWIO_PTE2_RMSK)
#define HWIO_PTE2_INM(m)      \
        in_dword_masked(HWIO_PTE2_ADDR, m)
#define HWIO_PTE2_PTE_DATA2_BMSK                                                              0xffffffff
#define HWIO_PTE2_PTE_DATA2_SHFT                                                                     0x0

#define HWIO_ANTI_ROLLBACK_1_0_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060b0)
#define HWIO_ANTI_ROLLBACK_1_0_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060b0)
#define HWIO_ANTI_ROLLBACK_1_0_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060b0)
#define HWIO_ANTI_ROLLBACK_1_0_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_1_0_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_1_0_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_1_0_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_1_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_0_ADDR, HWIO_ANTI_ROLLBACK_1_0_RMSK)
#define HWIO_ANTI_ROLLBACK_1_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_1_0_PIL_SUBSYSTEM0_BMSK                                            0xfc000000
#define HWIO_ANTI_ROLLBACK_1_0_PIL_SUBSYSTEM0_SHFT                                                  0x1a
#define HWIO_ANTI_ROLLBACK_1_0_TZ_BMSK                                                         0x3fff000
#define HWIO_ANTI_ROLLBACK_1_0_TZ_SHFT                                                               0xc
#define HWIO_ANTI_ROLLBACK_1_0_SBL1_BMSK                                                           0xffe
#define HWIO_ANTI_ROLLBACK_1_0_SBL1_SHFT                                                             0x1
#define HWIO_ANTI_ROLLBACK_1_0_RPMB_KEY_PROVISIONED_BMSK                                             0x1
#define HWIO_ANTI_ROLLBACK_1_0_RPMB_KEY_PROVISIONED_SHFT                                             0x0
#define HWIO_ANTI_ROLLBACK_1_0_RPMB_KEY_PROVISIONED_RPMB_KEY_NOT_PROVISIONED_FVAL                    0x0
#define HWIO_ANTI_ROLLBACK_1_0_RPMB_KEY_PROVISIONED_RPMB_KEY_PROVISIONED_FVAL                        0x1

#define HWIO_ANTI_ROLLBACK_1_1_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060b4)
#define HWIO_ANTI_ROLLBACK_1_1_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060b4)
#define HWIO_ANTI_ROLLBACK_1_1_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060b4)
#define HWIO_ANTI_ROLLBACK_1_1_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_1_1_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_1_1_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_1_1_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_1_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_1_ADDR, HWIO_ANTI_ROLLBACK_1_1_RMSK)
#define HWIO_ANTI_ROLLBACK_1_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_1_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_1_1_APPSBL0_BMSK                                                   0xfffc0000
#define HWIO_ANTI_ROLLBACK_1_1_APPSBL0_SHFT                                                         0x12
#define HWIO_ANTI_ROLLBACK_1_1_PIL_SUBSYSTEM1_BMSK                                               0x3ffff
#define HWIO_ANTI_ROLLBACK_1_1_PIL_SUBSYSTEM1_SHFT                                                   0x0

#define HWIO_ANTI_ROLLBACK_2_0_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060b8)
#define HWIO_ANTI_ROLLBACK_2_0_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060b8)
#define HWIO_ANTI_ROLLBACK_2_0_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060b8)
#define HWIO_ANTI_ROLLBACK_2_0_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_2_0_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_2_0_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_2_0_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_2_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_0_ADDR, HWIO_ANTI_ROLLBACK_2_0_RMSK)
#define HWIO_ANTI_ROLLBACK_2_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_2_0_APPSBL1_BMSK                                                   0xffffffff
#define HWIO_ANTI_ROLLBACK_2_0_APPSBL1_SHFT                                                          0x0

#define HWIO_ANTI_ROLLBACK_2_1_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060bc)
#define HWIO_ANTI_ROLLBACK_2_1_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060bc)
#define HWIO_ANTI_ROLLBACK_2_1_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060bc)
#define HWIO_ANTI_ROLLBACK_2_1_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_2_1_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_2_1_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_2_1_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_2_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_1_ADDR, HWIO_ANTI_ROLLBACK_2_1_RMSK)
#define HWIO_ANTI_ROLLBACK_2_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_2_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_BMSK                                   0xff000000
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_SHFT                                         0x18
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL           0xf
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL          0x1e
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL          0x2d
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL          0x3c
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL          0x4b
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL          0x5a
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL           0x69
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL           0x78
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL           0x87
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL           0x96
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL           0xa5
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL           0xb4
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL           0xc3
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL           0xd2
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL           0xe1
#define HWIO_ANTI_ROLLBACK_2_1_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0
#define HWIO_ANTI_ROLLBACK_2_1_HYPERVISOR_BMSK                                                  0xfff000
#define HWIO_ANTI_ROLLBACK_2_1_HYPERVISOR_SHFT                                                       0xc
#define HWIO_ANTI_ROLLBACK_2_1_RPM_BMSK                                                            0xff0
#define HWIO_ANTI_ROLLBACK_2_1_RPM_SHFT                                                              0x4
#define HWIO_ANTI_ROLLBACK_2_1_APPSBL2_BMSK                                                          0xf
#define HWIO_ANTI_ROLLBACK_2_1_APPSBL2_SHFT                                                          0x0

#define HWIO_ANTI_ROLLBACK_3_0_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c0)
#define HWIO_ANTI_ROLLBACK_3_0_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c0)
#define HWIO_ANTI_ROLLBACK_3_0_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c0)
#define HWIO_ANTI_ROLLBACK_3_0_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_3_0_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_3_0_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_3_0_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_3_0_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_0_ADDR, HWIO_ANTI_ROLLBACK_3_0_RMSK)
#define HWIO_ANTI_ROLLBACK_3_0_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_0_ADDR, m)
#define HWIO_ANTI_ROLLBACK_3_0_MSS_BMSK                                                       0xffff0000
#define HWIO_ANTI_ROLLBACK_3_0_MSS_SHFT                                                             0x10
#define HWIO_ANTI_ROLLBACK_3_0_MBA_BMSK                                                           0xffff
#define HWIO_ANTI_ROLLBACK_3_0_MBA_SHFT                                                              0x0

#define HWIO_ANTI_ROLLBACK_3_1_ADDR                                                           (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c4)
#define HWIO_ANTI_ROLLBACK_3_1_PHYS                                                           (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c4)
#define HWIO_ANTI_ROLLBACK_3_1_OFFS                                                           (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c4)
#define HWIO_ANTI_ROLLBACK_3_1_RMSK                                                           0xffffffff
#define HWIO_ANTI_ROLLBACK_3_1_POR                                                            0x00000000
#define HWIO_ANTI_ROLLBACK_3_1_POR_RMSK                                                       0x00000000
#define HWIO_ANTI_ROLLBACK_3_1_ATTR                                                                  0x1
#define HWIO_ANTI_ROLLBACK_3_1_IN          \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_1_ADDR, HWIO_ANTI_ROLLBACK_3_1_RMSK)
#define HWIO_ANTI_ROLLBACK_3_1_INM(m)      \
        in_dword_masked(HWIO_ANTI_ROLLBACK_3_1_ADDR, m)
#define HWIO_ANTI_ROLLBACK_3_1_SPARE0_BMSK                                                    0xffffff00
#define HWIO_ANTI_ROLLBACK_3_1_SPARE0_SHFT                                                           0x8
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_BMSK                                   0xff
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_SHFT                                    0x0
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_NO_CERTIFICATE_SELECTED_FVAL        0x0
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_15_FVAL        0xf
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_14_FVAL       0x1e
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_13_FVAL       0x2d
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_12_FVAL       0x3c
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_11_FVAL       0x4b
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_10_FVAL       0x5a
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_9_FVAL       0x69
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_8_FVAL       0x78
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_7_FVAL       0x87
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_6_FVAL       0x96
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_5_FVAL       0xa5
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_4_FVAL       0xb4
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_3_FVAL       0xc3
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_2_FVAL       0xd2
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_DEVICE_FIXED_TO_CERTIFICATE_1_FVAL       0xe1
#define HWIO_ANTI_ROLLBACK_3_1_MODEM_ROOT_CERT_PK_HASH_INDEX_PRODUCTION_DEVICE_FIXED_TO_CERTIFICATE_0_FVAL       0xf0

#define HWIO_PK_HASH_0_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060c8)
#define HWIO_PK_HASH_0_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060c8)
#define HWIO_PK_HASH_0_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060c8)
#define HWIO_PK_HASH_0_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_0_POR                                                                    0x00000000
#define HWIO_PK_HASH_0_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_0_ATTR                                                                          0x1
#define HWIO_PK_HASH_0_IN          \
        in_dword_masked(HWIO_PK_HASH_0_ADDR, HWIO_PK_HASH_0_RMSK)
#define HWIO_PK_HASH_0_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_0_ADDR, m)
#define HWIO_PK_HASH_0_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_0_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_1_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060cc)
#define HWIO_PK_HASH_1_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060cc)
#define HWIO_PK_HASH_1_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060cc)
#define HWIO_PK_HASH_1_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_1_POR                                                                    0x00000000
#define HWIO_PK_HASH_1_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_1_ATTR                                                                          0x1
#define HWIO_PK_HASH_1_IN          \
        in_dword_masked(HWIO_PK_HASH_1_ADDR, HWIO_PK_HASH_1_RMSK)
#define HWIO_PK_HASH_1_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_1_ADDR, m)
#define HWIO_PK_HASH_1_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_1_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_2_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d0)
#define HWIO_PK_HASH_2_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d0)
#define HWIO_PK_HASH_2_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d0)
#define HWIO_PK_HASH_2_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_2_POR                                                                    0x00000000
#define HWIO_PK_HASH_2_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_2_ATTR                                                                          0x1
#define HWIO_PK_HASH_2_IN          \
        in_dword_masked(HWIO_PK_HASH_2_ADDR, HWIO_PK_HASH_2_RMSK)
#define HWIO_PK_HASH_2_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_2_ADDR, m)
#define HWIO_PK_HASH_2_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_2_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_3_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d4)
#define HWIO_PK_HASH_3_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d4)
#define HWIO_PK_HASH_3_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d4)
#define HWIO_PK_HASH_3_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_3_POR                                                                    0x00000000
#define HWIO_PK_HASH_3_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_3_ATTR                                                                          0x1
#define HWIO_PK_HASH_3_IN          \
        in_dword_masked(HWIO_PK_HASH_3_ADDR, HWIO_PK_HASH_3_RMSK)
#define HWIO_PK_HASH_3_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_3_ADDR, m)
#define HWIO_PK_HASH_3_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_3_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_4_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060d8)
#define HWIO_PK_HASH_4_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060d8)
#define HWIO_PK_HASH_4_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060d8)
#define HWIO_PK_HASH_4_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_4_POR                                                                    0x00000000
#define HWIO_PK_HASH_4_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_4_ATTR                                                                          0x1
#define HWIO_PK_HASH_4_IN          \
        in_dword_masked(HWIO_PK_HASH_4_ADDR, HWIO_PK_HASH_4_RMSK)
#define HWIO_PK_HASH_4_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_4_ADDR, m)
#define HWIO_PK_HASH_4_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_4_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_5_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060dc)
#define HWIO_PK_HASH_5_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060dc)
#define HWIO_PK_HASH_5_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060dc)
#define HWIO_PK_HASH_5_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_5_POR                                                                    0x00000000
#define HWIO_PK_HASH_5_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_5_ATTR                                                                          0x1
#define HWIO_PK_HASH_5_IN          \
        in_dword_masked(HWIO_PK_HASH_5_ADDR, HWIO_PK_HASH_5_RMSK)
#define HWIO_PK_HASH_5_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_5_ADDR, m)
#define HWIO_PK_HASH_5_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_5_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_6_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060e0)
#define HWIO_PK_HASH_6_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060e0)
#define HWIO_PK_HASH_6_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060e0)
#define HWIO_PK_HASH_6_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_6_POR                                                                    0x00000000
#define HWIO_PK_HASH_6_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_6_ATTR                                                                          0x1
#define HWIO_PK_HASH_6_IN          \
        in_dword_masked(HWIO_PK_HASH_6_ADDR, HWIO_PK_HASH_6_RMSK)
#define HWIO_PK_HASH_6_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_6_ADDR, m)
#define HWIO_PK_HASH_6_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_6_HASH_DATA0_SHFT                                                               0x0

#define HWIO_PK_HASH_7_ADDR                                                                   (SECURITY_CONTROL_CORE_REG_BASE      + 0x000060e4)
#define HWIO_PK_HASH_7_PHYS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x000060e4)
#define HWIO_PK_HASH_7_OFFS                                                                   (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x000060e4)
#define HWIO_PK_HASH_7_RMSK                                                                   0xffffffff
#define HWIO_PK_HASH_7_POR                                                                    0x00000000
#define HWIO_PK_HASH_7_POR_RMSK                                                               0x00000000
#define HWIO_PK_HASH_7_ATTR                                                                          0x1
#define HWIO_PK_HASH_7_IN          \
        in_dword_masked(HWIO_PK_HASH_7_ADDR, HWIO_PK_HASH_7_RMSK)
#define HWIO_PK_HASH_7_INM(m)      \
        in_dword_masked(HWIO_PK_HASH_7_ADDR, m)
#define HWIO_PK_HASH_7_HASH_DATA0_BMSK                                                        0xffffffff
#define HWIO_PK_HASH_7_HASH_DATA0_SHFT                                                               0x0

#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006100)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006100)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006100)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RMSK                                            0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_POR                                             0x00000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_POR_RMSK                                        0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ATTR                                                   0x3
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_IN          \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR, HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_RMSK)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_INM(m)      \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR, m)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OUT(v)      \
        out_dword(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR,v)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_ADDR,m,v,HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_IN)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION31_STICKY_BIT_BMSK                        0x80000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION31_STICKY_BIT_SHFT                              0x1f
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION31_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION31_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION30_STICKY_BIT_BMSK                        0x40000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION30_STICKY_BIT_SHFT                              0x1e
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION30_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION30_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION29_STICKY_BIT_BMSK                        0x20000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION29_STICKY_BIT_SHFT                              0x1d
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION29_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION29_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION28_STICKY_BIT_BMSK                        0x10000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION28_STICKY_BIT_SHFT                              0x1c
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION28_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION28_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_BMSK                         0x8000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_SHFT                              0x1b
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION27_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_BMSK                         0x4000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_SHFT                              0x1a
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION26_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_BMSK                         0x2000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_SHFT                              0x19
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION25_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_BMSK                         0x1000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_SHFT                              0x18
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION24_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_BMSK                          0x800000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_SHFT                              0x17
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION23_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_BMSK                          0x400000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_SHFT                              0x16
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION22_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_BMSK                          0x200000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_SHFT                              0x15
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION21_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_BMSK                          0x100000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_SHFT                              0x14
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION20_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_BMSK                           0x80000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_SHFT                              0x13
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION19_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_BMSK                           0x40000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_SHFT                              0x12
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION18_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_BMSK                           0x20000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_SHFT                              0x11
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION17_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_BMSK                           0x10000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_SHFT                              0x10
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION16_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_BMSK                            0x8000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_SHFT                               0xf
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION15_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_BMSK                            0x4000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_SHFT                               0xe
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION14_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_BMSK                            0x2000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_SHFT                               0xd
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION13_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_BMSK                            0x1000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_SHFT                               0xc
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION12_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_BMSK                             0x800
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_SHFT                               0xb
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION11_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_BMSK                             0x400
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_SHFT                               0xa
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION10_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_BMSK                              0x200
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_SHFT                                0x9
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION9_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_BMSK                              0x100
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_SHFT                                0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION8_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_BMSK                               0x80
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_SHFT                                0x7
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION7_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_BMSK                               0x40
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_SHFT                                0x6
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION6_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_BMSK                               0x20
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_SHFT                                0x5
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION5_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_BMSK                               0x10
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_SHFT                                0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION4_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_BMSK                                0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_SHFT                                0x3
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION3_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_BMSK                                0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_SHFT                                0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION2_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_BMSK                                0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_SHFT                                0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION1_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_BMSK                                0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_SHFT                                0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_ALLOW_WRITE_FVAL                    0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT0_REGION0_STICKY_BIT_DISABLE_WRITE_FVAL                  0x1

#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR                                            (SECURITY_CONTROL_CORE_REG_BASE      + 0x00006104)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_PHYS                                            (SECURITY_CONTROL_CORE_REG_BASE_PHYS + 0x00006104)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OFFS                                            (SECURITY_CONTROL_CORE_REG_BASE_OFFS + 0x00006104)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RMSK                                            0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_POR                                             0x00000000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_POR_RMSK                                        0xffffffff
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ATTR                                                   0x3
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_IN          \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR, HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RMSK)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_INM(m)      \
        in_dword_masked(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR, m)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OUT(v)      \
        out_dword(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR,v)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_ADDR,m,v,HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_IN)
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RSVD0_BMSK                                      0xffffe000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_RSVD0_SHFT                                             0xd
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION44_STICKY_BIT_BMSK                            0x1000
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION44_STICKY_BIT_SHFT                               0xc
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION44_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION44_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION43_STICKY_BIT_BMSK                             0x800
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION43_STICKY_BIT_SHFT                               0xb
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION43_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION43_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION42_STICKY_BIT_BMSK                             0x400
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION42_STICKY_BIT_SHFT                               0xa
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION42_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION42_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION41_STICKY_BIT_BMSK                             0x200
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION41_STICKY_BIT_SHFT                               0x9
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION41_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION41_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION40_STICKY_BIT_BMSK                             0x100
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION40_STICKY_BIT_SHFT                               0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION40_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION40_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION39_STICKY_BIT_BMSK                              0x80
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION39_STICKY_BIT_SHFT                               0x7
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION39_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION39_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION38_STICKY_BIT_BMSK                              0x40
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION38_STICKY_BIT_SHFT                               0x6
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION38_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION38_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION37_STICKY_BIT_BMSK                              0x20
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION37_STICKY_BIT_SHFT                               0x5
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION37_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION37_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION36_STICKY_BIT_BMSK                              0x10
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION36_STICKY_BIT_SHFT                               0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION36_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION36_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION35_STICKY_BIT_BMSK                               0x8
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION35_STICKY_BIT_SHFT                               0x3
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION35_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION35_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION34_STICKY_BIT_BMSK                               0x4
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION34_STICKY_BIT_SHFT                               0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION34_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION34_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION33_STICKY_BIT_BMSK                               0x2
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION33_STICKY_BIT_SHFT                               0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION33_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION33_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION32_STICKY_BIT_BMSK                               0x1
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION32_STICKY_BIT_SHFT                               0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION32_STICKY_BIT_ALLOW_WRITE_FVAL                   0x0
#define HWIO_QFPROM_WRITE_DISABLE_STICKY_BIT1_REGION32_STICKY_BIT_DISABLE_WRITE_FVAL                 0x1


#endif /* __HSU_HWIO_DEPENDENCY_H__ */
