# 5/21

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image.png)

소스탭의 +버튼을 통하여 생성

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%201.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%202.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%203.png)

앤드 게이트를 만들기위해 파일명은 and_gate로 지정후 OK → Finish

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%204.png)

and는 다음과같다 A와 B가 True인경우에만 True반환

| A | B | A and B |
| --- | --- | --- |
| False | False | False |
| True | False | False |
| False | True | False |
| True | True | True |

or는 다음과같다 A와B중 하나라도 True인 경우에 True를 반환

| A | B | A or B |
| --- | --- | --- |
| False | False | False |
| True | False | True |
| False | True | True |
| True | True | True |

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%205.png)

생성을 하고나면 다음과같이 생성되는걸 볼 수 있다.

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%206.png)

보통 HDL과 VHDL또는 Verilog를 사용하며 해당과정은 Verilog를 통하여 진행된다. 코드로 표현하면 다음과 같다.

```verilog
module and_gate(
    input A,
    input B,
    output F
    );
    
    assign F = A & B;
    
endmodule
```

다음은 Elaborated Design을 보겠습니다.

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%207.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%208.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%209.png)

여기서 Schematic을 누르면 

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%2010.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%2011.png)

IMPLEMENTATION 탭의 Run Implementaion을 이용하면 테스트가 가능하다.

전류 I는 current라고도 부른다.

전선이 가늘거나 길수록 저항이 커진다.

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%2012.png)

![image.png](0521/5%2021%201fadbd5938f080ca9335c924911c66a7/image%2013.png)

즉 전류는 저항이 크고 전압이 적을수록 낮아지고 저항이낮고 전압이 높을수록 커진다.