{
    "MOV":{
        "Syntax":"MOV rd,rs"
    },
    "MVI":{
        "Syntax":"MVI r,data (8-bit)"
    },
    "LXI":{
        "Syntax":"LXI rp,memory address"
    },
    "LDA":{
        "Syntax":"LDA 16-bit memory address"
    },
    "STA":{
        "Syntax":"STA 16-bit memory address"
    },
    "LDAX":{
        "Syntax":"LDAX register pair (rp)"
    },
    "STAX":{
        "Syntax":"STAX register pair (rp)"
    },
    "LHLD":{
        "Syntax":"LHLD 16 bit memory location (hex)"
    },
    "SHLD":{
        "Syntax":"SHLD 16 bit memory location (hex)"
    },
    "IN":{
        "Syntax":"IN 8 bit port location"
    },
    "OUT":{
        "Syntax":"OUT 8 bit port location"
    },
    "XCHG":{
        "Syntax":"XCHG takes no argument"
    },
    "ADD":{
        "Syntax":"ADD r/m"
    },
    "ADC":{
        "Syntax":"ADC r"
    },
    "ADI":{
        "Syntax":"ADI 8-bit data"
    },
    "DAD":{
        "Syntax":"DAD Rp"
    },
    "SUB":{
        "Syntax":"SUB r/m"
    },
    "SUI":{
        "Syntax":"SUI 8-bit data (hex)"
    },
    "SBI":{
        "Syntax":"SBI 8-bit data (hex)"
    },
    "SBB":{
        "Syntax":"SBB r/m"
    },
    "INR":{
        "Syntax":"INR r/m"
    },
    "DCR":{
        "Syntax":"DCR r/m"
    },
    "INX":{
        "Syntax":"INX Rp"
    },
    "DCX":{
        "Syntax":"DCX Rp"
    },
    "RRC":{
        "Syntax":"RRC"
    },
    "RAR":{
        "Syntax":"RAR"
    },
    "RLC":{
        "Syntax":"RLC"
    },
    "RAL":{
        "Syntax":"RAL"
    },
    "ANI":{
        "Syntax":"ANI 8-bit data (hex)"
    },
    "XRI":{
        "Syntax":"XRI 8-bit data (hex)"
    },
    "ORI":{
        "Syntax":"ORI 8-bit data (hex)"
    },
    "ANA":{
        "Syntax":"ANA r/m"
    },
    "ORA":{
        "Syntax":"ORA r/m"
    },
    "XRA":{
        "Syntax":"XRA r/m"
    },
    "CMA":{
        "Syntax":"CMA"
    },
    "CPI":{
        "Syntax":"CPI 8-bit data (hex)"
    },
    "CMC":{
        "Syntax":"CMC"
    },
    "STC":{
        "Syntax":"STC"
    }
}