최

근

 

모

바

일

 

기

기

에

 

적

용

되

는

 

반

도

체

 

패

키

지

는

 

초

소

형

,

 

초

박

형

 

및

 

다

기

능

을

 

요

구

하

고

 

있

기

 

때

문

에

 

다

양

한

 

실

리

콘

 

칩

들

이

 

다

층

으

로

 

수

직

 

적

층

된

 

패

키

지

의

 

개

발

이

 

필

요

하

다

.

 

패

키

지

 

및

 

실

리

콘

 

칩

의

 

두

께

가

 

계

속

 

얇

아

지

면

서

 

휨

 

현

상

,

크

랙

 

및

 

여

러

 

다

른

 

형

태

의

 

파

괴

가

 

발

생

될

 

가

능

성

이

 

많

다

.

 

이

러

한

 

문

제

는

 

패

키

지

 

재

료

들

의

 

열

팽

창

계

수

의

 

차

 

및

 

패

키

지

의

 

구

조

적

인

 

설

계

로

 

인

하

여

 

발

생

된

다

.

 

본

 

연

구

에

서

는

 

4

층

으

로

 

적

층

된

 

F

B

G

A

 

패

키

지

의

 

휨

 

현

상

 

및

 

응

력

을

 

수

치

해

석

을

 

통

하

여

 

상

온

과

 

리

플

로

우

 

온

도

 

조

건

에

서

 

각

각

 

분

석

하

였

다

.

 

상

온

에

서

 

가

장

 

적

은

 

휨

을

 

보

여

준

 

경

우

가

 

리

플

로

우

 

공

정

 

조

건

에

서

는

 

오

히

려

 

가

장

 

큰

 

휨

을

 

보

여

 

주

고

 

있

다

.

 

본

 

연

구

의

 

물

성

 

조

건

에

서

 

패

키

지

의

 

휨

에

 

가

장

 

큰

 

영

향

을

 

미

치

는

 

인

자

는

 

E

M

C

의

 

열

팽

창

계

수

,

 

E

M

C

의

 

탄

성

계

수

,

 

다

이

의

 

두

께

,

 

P

C

B

의

 

열

팽

창

계

수

 

순

이

었

다

.

 

휨

을

 

최

소

화

하

기

 

위

하

여

 

패

키

지

 

재

료

들

의

 

물

성

들

을

 

R

M

S

 

기

법

으

로

 

최

적

화

한

 

결

과

 

패

키

지

의

 

휨

을

 

약

 

2

8

 

μ

m

 

감

소

시

킬

 

수

 

있

었

다

.

 

다

이

의

 

두

께

가

 

얇

아

지

게

 

되

면

 

다

이

의

 

최

대

 

응

력

은

 

증

가

한

다

.

 

특

히

 

최

상

부

에

 

위

치

한

 

다

이

의

 

끝

 

부

분

에

서

 

응

력

이

 

급

격

히

 

증

가

하

기

 

시

작

한

다

.

 

이

러

한

 

응

력

의

 

급

격

한

 

변

화

및

 

응

력

 

집

중

은

 

실

리

콘

 

다

이

의

 

파

괴

를

 

유

발

시

킬

 

가

능

성

이

 

많

다

.

 

따

라

서

 

다

이

의

 

두

께

가

 

얇

아

질

수

록

 

적

절

한

 

재

료

의

 

선

택

 

및

 

구

조

 

설

계

가

 

중

요

함

을

 

알

 

수

 

있

다

.

@highlight

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다.