Fitter report for AW
Thu May 04 13:54:47 2023
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu May 04 13:54:47 2023    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; AW                                       ;
; Top-level Entity Name              ; AW                                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 164 / 18,752 ( < 1 % )                   ;
;     Total combinational functions  ; 161 / 18,752 ( < 1 % )                   ;
;     Dedicated logic registers      ; 80 / 18,752 ( < 1 % )                    ;
; Total registers                    ; 80                                       ;
; Total pins                         ; 59 / 315 ( 19 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 84 / 239,616 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                         ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[0]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[0]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[1]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[1]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[2]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[2]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[4]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[4]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[5]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[5]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[6]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[6]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[7]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[7]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[8]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[8]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[9]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[9]~_Duplicate_1                             ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[10] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[10]~_Duplicate_1                            ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[11] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[11]~_Duplicate_1                            ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[12] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[12]~_Duplicate_1                            ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[13] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[13]~_Duplicate_1                            ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[14] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[14]~_Duplicate_1                            ; REGOUT           ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[15] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[15]~_Duplicate_1                            ; REGOUT           ;                       ;
+--------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 329 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 329 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 326     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DLDLab 6/Desktop/fuck/output_files/AW.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 164 / 18,752 ( < 1 % )  ;
;     -- Combinational with no register       ; 84                      ;
;     -- Register only                        ; 3                       ;
;     -- Combinational with a register        ; 77                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 11                      ;
;     -- 3 input functions                    ; 110                     ;
;     -- <=2 input functions                  ; 40                      ;
;     -- Register only                        ; 3                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 141                     ;
;     -- arithmetic mode                      ; 20                      ;
;                                             ;                         ;
; Total registers*                            ; 80 / 19,649 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 80 / 18,752 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 13 / 1,172 ( 1 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 59 / 315 ( 19 % )       ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )          ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )          ;
; Total block memory bits                     ; 84 / 239,616 ( < 1 % )  ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 1% / 2% / 1%            ;
; Maximum fan-out                             ; 83                      ;
; Highest non-global fan-out                  ; 37                      ;
; Total fan-out                               ; 881                     ;
; Average fan-out                             ; 2.82                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 164 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 84                    ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;     -- Combinational with a register        ; 77                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 11                    ; 0                              ;
;     -- 3 input functions                    ; 110                   ; 0                              ;
;     -- <=2 input functions                  ; 40                    ; 0                              ;
;     -- Register only                        ; 3                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 141                   ; 0                              ;
;     -- arithmetic mode                      ; 20                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 80                    ; 0                              ;
;     -- Dedicated logic registers            ; 80 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 13 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 59                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 84                    ; 0                              ;
; Total RAM block bits                        ; 4608                  ; 0                              ;
; M4K                                         ; 1 / 52 ( 1 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 920                   ; 0                              ;
;     -- Registered Connections               ; 354                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 11                    ; 0                              ;
;     -- Output Ports                         ; 48                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; U[0]  ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; U[1]  ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V[0]  ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V[1]  ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V[2]  ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V[3]  ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; V[4]  ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk   ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lp    ; R22   ; 6        ; 50           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst   ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; start ; L21   ; 5        ; 50           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; done       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; empty      ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; full       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[0]  ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[10] ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[11] ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[12] ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[13] ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[14] ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[15] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[16] ; AB16  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[17] ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[18] ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[19] ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[1]  ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[20] ; AA17  ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[2]  ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[3]  ; AB17  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[4]  ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[5]  ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[6]  ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[7]  ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[8]  ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; output[9]  ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[0]       ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[10]      ; AA18  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[11]      ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[12]      ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[13]      ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[14]      ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[15]      ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[16]      ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[17]      ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[18]      ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[19]      ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[1]       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[20]      ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; q[2]       ; R16   ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[3]       ; Y17   ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[4]       ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[5]       ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[6]       ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[7]       ; T16   ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[8]       ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[9]       ; AB19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; usedw[0]   ; AB18  ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; usedw[1]   ; W16   ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; wr_req     ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 16 / 36 ( 44 % ) ; 3.3V          ; --           ;
; 7        ; 37 / 40 ( 93 % ) ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; output[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; output[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; output[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; output[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; output[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; output[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; q[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; output[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; output[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; output[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; output[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; output[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; output[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; usedw[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; q[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; start                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; V[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; V[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; U[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; output[19]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 145        ; 7        ; output[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 150        ; 7        ; q[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 151        ; 7        ; output[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 155        ; 7        ; q[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 177        ; 6        ; q[20]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; q[19]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; q[12]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; q[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; lp                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; output[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; output[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 156        ; 7        ; q[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; q[15]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; V[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; V[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; output[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 146        ; 7        ; output[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 157        ; 7        ; q[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; q[18]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; q[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; done                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; full                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; U[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; output[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 158        ; 7        ; q[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; q[16]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; empty                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; V[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; output[18]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 149        ; 7        ; q[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 160        ; 7        ; usedw[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; wr_req                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; q[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; q[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; q[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ; 165        ; 6        ; q[17]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; q[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |AW                                             ; 164 (1)     ; 80 (0)                    ; 0 (0)         ; 84          ; 1    ; 2            ; 0       ; 1         ; 59   ; 0            ; 84 (1)       ; 3 (0)             ; 77 (0)           ; |AW                                                                                                                                     ;              ;
;    |AcceleratorWrappers:inst|                   ; 148 (0)     ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (0)       ; 3 (0)             ; 67 (0)           ; |AW|AcceleratorWrappers:inst                                                                                                            ;              ;
;       |Controller:cntrl|                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |AW|AcceleratorWrappers:inst|Controller:cntrl                                                                                           ;              ;
;       |Datapath:dp|                             ; 139 (0)     ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (0)       ; 3 (0)             ; 59 (0)           ; |AW|AcceleratorWrappers:inst|Datapath:dp                                                                                                ;              ;
;          |Exponential:exp_eng|                  ; 91 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 39 (0)       ; 1 (0)             ; 51 (0)           ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng                                                                            ;              ;
;             |EngController:control|             ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 5 (5)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control                                                      ;              ;
;             |EngDatapath:dP|                    ; 85 (0)      ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 47 (0)           ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP                                                             ;              ;
;                |EngCounter:counter|             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter                                          ;              ;
;                |LUT:lut|                        ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 1 (1)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut                                                     ;              ;
;                |Multiplier:mult|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult                                             ;              ;
;                   |lpm_mult:Mult0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0                              ;              ;
;                      |mult_l8t:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated      ;              ;
;                |Mux2to1:mux|                    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux                                                 ;              ;
;                |Register18bit:rres|             ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres                                          ;              ;
;                |Register:regx|                  ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx                                               ;              ;
;                |Register:rtemp|                 ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |AW|AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp                                              ;              ;
;          |Register2bit:ui_reg|                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|Register2bit:ui_reg                                                                            ;              ;
;          |ShiftComb:shift_comb|                 ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb                                                                           ;              ;
;          |ShiftRegisterII:shift_reg|            ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |AW|AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg                                                                      ;              ;
;    |OnePulser:inst2|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AW|OnePulser:inst2                                                                                                                     ;              ;
;    |fifo0:inst10|                               ; 13 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |AW|fifo0:inst10                                                                                                                        ;              ;
;       |scfifo:scfifo_component|                 ; 13 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |AW|fifo0:inst10|scfifo:scfifo_component                                                                                                ;              ;
;          |scfifo_5b31:auto_generated|           ; 13 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated                                                                     ;              ;
;             |a_dpfifo_ch31:dpfifo|              ; 13 (2)      ; 8 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 8 (0)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo                                                ;              ;
;                |a_fefifo_h4f:fifo_state|        ; 7 (5)       ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (2)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state                        ;              ;
;                   |cntr_nj7:count_usedw|        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw   ;              ;
;                |cntr_bjb:rd_ptr_count|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count                          ;              ;
;                |cntr_bjb:wr_ptr|                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr                                ;              ;
;                |dpram_5v01:FIFOram|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram                             ;              ;
;                   |altsyncram_muj1:altsyncram2| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AW|fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2 ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; wr_req     ; Output   ; --            ; --            ; --                    ; --  ;
; done       ; Output   ; --            ; --            ; --                    ; --  ;
; empty      ; Output   ; --            ; --            ; --                    ; --  ;
; full       ; Output   ; --            ; --            ; --                    ; --  ;
; output[20] ; Output   ; --            ; --            ; --                    ; --  ;
; output[19] ; Output   ; --            ; --            ; --                    ; --  ;
; output[18] ; Output   ; --            ; --            ; --                    ; --  ;
; output[17] ; Output   ; --            ; --            ; --                    ; --  ;
; output[16] ; Output   ; --            ; --            ; --                    ; --  ;
; output[15] ; Output   ; --            ; --            ; --                    ; --  ;
; output[14] ; Output   ; --            ; --            ; --                    ; --  ;
; output[13] ; Output   ; --            ; --            ; --                    ; --  ;
; output[12] ; Output   ; --            ; --            ; --                    ; --  ;
; output[11] ; Output   ; --            ; --            ; --                    ; --  ;
; output[10] ; Output   ; --            ; --            ; --                    ; --  ;
; output[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; output[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; q[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; q[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; usedw[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; usedw[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; start      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; U[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; U[1]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; lp         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; V[0]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; V[1]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; V[2]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; V[3]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; V[4]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; clk                                ;                   ;         ;
; rst                                ;                   ;         ;
; start                              ;                   ;         ;
; U[0]                               ;                   ;         ;
; U[1]                               ;                   ;         ;
; lp                                 ;                   ;         ;
;      - OnePulser:inst2|ns.01~0     ; 0                 ; 6       ;
;      - OnePulser:inst2|Selector0~0 ; 0                 ; 6       ;
; V[0]                               ;                   ;         ;
; V[1]                               ;                   ;         ;
; V[2]                               ;                   ;         ;
; V[3]                               ;                   ;         ;
; V[4]                               ;                   ;         ;
+------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AcceleratorWrappers:inst|Controller:cntrl|ps.001                                                                 ; LCFF_X35_Y3_N27   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|WideOr1~0                         ; LCCOMB_X32_Y3_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Begin                          ; LCFF_X32_Y3_N25   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Idle                           ; LCFF_X32_Y3_N13   ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[2]~0              ; LCCOMB_X30_Y3_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[3]                ; LCFF_X27_Y3_N9    ; 11      ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[2]~54           ; LCCOMB_X33_Y3_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]~1                ; LCCOMB_X32_Y3_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~2                                           ; LCCOMB_X33_Y3_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                              ; PIN_L1            ; 82      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|_~0 ; LCCOMB_X43_Y3_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_rreq                  ; LCCOMB_X43_Y3_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_wreq                  ; LCCOMB_X43_Y3_N22 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                              ; PIN_L22           ; 73      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[3] ; LCFF_X27_Y3_N9 ; 11      ; Global Clock         ; GCLK15           ; --                        ;
; clk                                                                                               ; PIN_L1         ; 82      ; Global Clock         ; GCLK2            ; --                        ;
; rst                                                                                               ; PIN_L22        ; 73      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Begin                                                                   ; 37      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Idle                                                                    ; 35      ;
; AcceleratorWrappers:inst|Datapath:dp|Register2bit:ui_reg|r_out[1]                                                                                         ; 22      ;
; AcceleratorWrappers:inst|Datapath:dp|Register2bit:ui_reg|r_out[0]                                                                                         ; 21      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[2]~54                                                    ; 18      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]~1                                                         ; 17      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Mult2                                                                   ; 17      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[0]                                                         ; 14      ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.001                                                                                                          ; 13      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[1]                                                         ; 12      ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[2]                                                         ; 12      ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.100                                                                                                          ; 9       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|WideOr1~0                                                                  ; 8       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~2                                                                                    ; 7       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_wreq                                                           ; 5       ;
; OnePulser:inst2|ps.01                                                                                                                                     ; 5       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_full                                       ; 5       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_non_empty                                  ; 5       ;
; ~GND                                                                                                                                                      ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[0]                                                                  ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[2]~0                                                       ; 4       ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.010                                                                                                          ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Add                                                                     ; 4       ;
; AcceleratorWrappers:inst|Controller:cntrl|count[0]                                                                                                        ; 4       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw|safe_q[0]               ; 4       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw|safe_q[1]               ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[0]                                                       ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[1]                                                       ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[16]                                                      ; 4       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[17]                                                      ; 4       ;
; start                                                                                                                                                     ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[5]                                                                  ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[3]                                                                  ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[8]                                                                                   ; 3       ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.101                                                                                                          ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Initialization                                                          ; 3       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_rreq                                                           ; 3       ;
; AcceleratorWrappers:inst|Controller:cntrl|count[1]                                                                                                        ; 3       ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.000                                                                                                          ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[3]                                                         ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[2]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[3]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[4]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[5]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[6]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[7]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[8]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[9]                                                       ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[10]                                                      ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[11]                                                      ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[12]                                                      ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[13]                                                      ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[14]                                                      ; 3       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[15]                                                      ; 3       ;
; lp                                                                                                                                                        ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[15]                                                                 ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[14]                                                                 ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[13]                                                                 ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[10]                                                                 ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[7]                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[4]                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[2]                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|datat[1]                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[14]                                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[13]                                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[12]                                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[11]                                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[10]                                                                                  ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[9]                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[2]~2                                                                ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~16                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~15                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~14                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~13                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~12                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~11                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~10                                                           ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~9                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~8                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~7                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~6                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~5                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~4                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~3                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~2                                                            ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ps.Mult1                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out~0                                                            ; 2       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|_~0                                          ; 2       ;
; AcceleratorWrappers:inst|Controller:cntrl|ps.011                                                                                                          ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~36                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~35                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~34                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~33                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~32                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~31                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~30                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~29                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~28                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~27                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~26                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~25                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~24                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~23                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~22                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~21                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~20                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~19                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~18                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~17                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~16                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~15                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~14                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~13                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~12                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~11                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~10                                                                                   ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~9                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~8                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~7                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~6                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~5                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~4                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~3                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~2                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~1                                                                                    ; 2       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftComb:shift_comb|ShiftLeft0~0                                                                                    ; 2       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count|safe_q[1]                                      ; 2       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count|safe_q[0]                                      ; 2       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr|safe_q[1]                                            ; 2       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr|safe_q[0]                                            ; 2       ;
; V[4]                                                                                                                                                      ; 1       ;
; V[3]                                                                                                                                                      ; 1       ;
; V[2]                                                                                                                                                      ; 1       ;
; V[1]                                                                                                                                                      ; 1       ;
; V[0]                                                                                                                                                      ; 1       ;
; U[1]                                                                                                                                                      ; 1       ;
; U[0]                                                                                                                                                      ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~8                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~7                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~6                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~5                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~4                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~3                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~1                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out~0                                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~7                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|ShiftRegisterII:shift_reg|r_out[15]                                                                                  ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux13~0                                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~6                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux11~0                                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~5                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux10~0                                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~4                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~3                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~2                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux7~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~1                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out~0                                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux5~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux6~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux8~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux3~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux0~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|LUT:lut|Mux9~0                                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[15]~14                                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[15]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[14]~13                                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[14]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[13]~12                                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[13]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[12]~11                                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[12]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[11]~10                                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[11]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[10]~9                                                               ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[10]                                                           ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[9]~8                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[9]                                                            ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[8]~7                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:regx|r_out[8]                                                            ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[7]~6                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[5]~5                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[4]~4                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[3]~3                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[1]~1                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Mux2to1:mux|y[0]~0                                                                ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|ns.101~0                                                                                                        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|Add0~1                                                         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out~2                                                          ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out~1                                                          ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|Selector1~0                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|Selector2~0                                                                ; 1       ;
; OnePulser:inst2|Selector0~0                                                                                                                               ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|Selector2~0                                                                                                     ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|Add0~0                                                         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|ns.Begin~0                                                                 ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|Selector1~0                                                                                                     ; 1       ;
; OnePulser:inst2|ns.01~0                                                                                                                                   ; 1       ;
; OnePulser:inst2|ps.00                                                                                                                                     ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|count[0]~1                                                                                                      ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|count[1]~0                                                                                                      ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|Selector3~0                                                                                                     ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|Selector0~0                                                                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[0]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[1]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[2]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[3]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[4]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[5]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[6]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[7]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[8]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[9]~_Duplicate_1                                              ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[10]~_Duplicate_1                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[11]~_Duplicate_1                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[12]~_Duplicate_1                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[13]~_Duplicate_1                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[14]~_Duplicate_1                                             ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register:rtemp|r_out[15]~_Duplicate_1                                             ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_full~1                                     ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_full~0                                     ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_non_empty~1                                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|b_non_empty~0                                ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|Selector0~1                                                                                                     ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|Selector0~0                                                                                                     ; 1       ;
; AcceleratorWrappers:inst|Controller:cntrl|ns.100~0                                                                                                        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~3                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~2                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~1                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~0                ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT31        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT30        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT29        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT28        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT27        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT26        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT25        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT24        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT23        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT22        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT21        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT20        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT19        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT18        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT17        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT16        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT15        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT14        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT13        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT12        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT11        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT10        ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT9         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT8         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT7         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT6         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT5         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT4         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT3         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT2         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1~DATAOUT1         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                  ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count|counter_comb_bita1                             ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count|counter_comb_bita0~COUT                        ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:rd_ptr_count|counter_comb_bita0                             ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr|counter_comb_bita1                                   ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr|counter_comb_bita0~COUT                              ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_bjb:wr_ptr|counter_comb_bita0                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT31         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT30         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT29         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT28         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT27         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT26         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT25         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT24         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT23         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT22         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT21         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT20         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT19         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT18         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT17         ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2~DATAOUT16         ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw|counter_comb_bita1      ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw|counter_comb_bita0~COUT ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|a_fefifo_h4f:fifo_state|cntr_nj7:count_usedw|counter_comb_bita0      ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[17]~52                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[16]~51                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[16]~50                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[15]~49                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[15]~48                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[14]~47                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[14]~46                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[13]~45                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[13]~44                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[12]~43                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[12]~42                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[11]~41                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[11]~40                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[10]~39                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[10]~38                                                   ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[9]~37                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[9]~36                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[8]~35                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[8]~34                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[7]~33                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[7]~32                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[6]~31                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[6]~30                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[5]~29                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[5]~28                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[4]~27                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[4]~26                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[3]~25                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[3]~24                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[2]~23                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[2]~22                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[1]~21                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[1]~20                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[0]~19                                                    ; 1       ;
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Register18bit:rres|r_out[0]~18                                                    ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[9]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[10]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[11]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[12]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[13]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[14]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[15]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[16]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[17]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[18]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[19]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[20]               ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[1]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[2]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[3]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[4]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[5]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[6]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[7]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[8]                ; 1       ;
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|q_b[0]                ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
; Name                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location   ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
; fifo0:inst10|scfifo:scfifo_component|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|dpram_5v01:FIFOram|altsyncram_muj1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4            ; 21           ; 4            ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 84   ; 4                           ; 21                          ; 4                           ; 21                          ; 84                  ; 1    ; None ; M4K_X41_Y3 ;
+------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                        ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|Multiplier:mult|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y3_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 248 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 4 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 90 / 36,000 ( < 1 % )  ;
; Direct links                ; 68 / 54,004 ( < 1 % )  ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 82 / 18,752 ( < 1 % )  ;
; R24 interconnects           ; 7 / 1,900 ( < 1 % )    ;
; R4 interconnects            ; 214 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.62) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.23) ; Number of LABs  (Total = 13) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 11                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.77) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.31) ; Number of LABs  (Total = 13) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 0                            ;
; 10                                               ; 2                            ;
; 11                                               ; 1                            ;
; 12                                               ; 2                            ;
; 13                                               ; 2                            ;
; 14                                               ; 0                            ;
; 15                                               ; 0                            ;
; 16                                               ; 0                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 0                            ;
; 26                                               ; 0                            ;
; 27                                               ; 0                            ;
; 28                                               ; 0                            ;
; 29                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.46) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu May 04 13:54:40 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off AW -c AW
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "AW"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 35 pins of 59 total pins
    Info (169086): Pin wr_req not assigned to an exact location on the device
    Info (169086): Pin output[20] not assigned to an exact location on the device
    Info (169086): Pin output[19] not assigned to an exact location on the device
    Info (169086): Pin output[18] not assigned to an exact location on the device
    Info (169086): Pin output[17] not assigned to an exact location on the device
    Info (169086): Pin output[16] not assigned to an exact location on the device
    Info (169086): Pin output[15] not assigned to an exact location on the device
    Info (169086): Pin output[14] not assigned to an exact location on the device
    Info (169086): Pin output[13] not assigned to an exact location on the device
    Info (169086): Pin output[12] not assigned to an exact location on the device
    Info (169086): Pin output[11] not assigned to an exact location on the device
    Info (169086): Pin output[10] not assigned to an exact location on the device
    Info (169086): Pin output[9] not assigned to an exact location on the device
    Info (169086): Pin output[8] not assigned to an exact location on the device
    Info (169086): Pin output[7] not assigned to an exact location on the device
    Info (169086): Pin output[6] not assigned to an exact location on the device
    Info (169086): Pin output[5] not assigned to an exact location on the device
    Info (169086): Pin output[4] not assigned to an exact location on the device
    Info (169086): Pin output[3] not assigned to an exact location on the device
    Info (169086): Pin output[2] not assigned to an exact location on the device
    Info (169086): Pin output[1] not assigned to an exact location on the device
    Info (169086): Pin output[0] not assigned to an exact location on the device
    Info (169086): Pin q[10] not assigned to an exact location on the device
    Info (169086): Pin q[9] not assigned to an exact location on the device
    Info (169086): Pin q[8] not assigned to an exact location on the device
    Info (169086): Pin q[7] not assigned to an exact location on the device
    Info (169086): Pin q[6] not assigned to an exact location on the device
    Info (169086): Pin q[5] not assigned to an exact location on the device
    Info (169086): Pin q[4] not assigned to an exact location on the device
    Info (169086): Pin q[3] not assigned to an exact location on the device
    Info (169086): Pin q[2] not assigned to an exact location on the device
    Info (169086): Pin q[1] not assigned to an exact location on the device
    Info (169086): Pin q[0] not assigned to an exact location on the device
    Info (169086): Pin usedw[1] not assigned to an exact location on the device
    Info (169086): Pin usedw[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AW.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|out[3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|Selector0~0
        Info (176357): Destination node AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngDatapath:dP|EngCounter:counter|Add0~0
        Info (176357): Destination node AcceleratorWrappers:inst|Datapath:dp|Exponential:exp_eng|EngController:control|Selector2~0
Info (176353): Automatically promoted node rst (placed in PIN L22 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 35 (unused VREF, 3.3V VCCIO, 0 input, 35 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 48 output pins without output pin load capacitance assignment
    Info (306007): Pin "wr_req" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "done" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "empty" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "full" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "usedw[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "usedw[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/DLDLab 6/Desktop/fuck/output_files/AW.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 426 megabytes
    Info: Processing ended: Thu May 04 13:54:48 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DLDLab 6/Desktop/fuck/output_files/AW.fit.smsg.


