0d3e05b311391e7c28dd158bfa8b99291d4e9f09
axi|util_adxcvr: Expose TX configurable driver ports
diff --git a/library/xilinx/util_adxcvr/util_adxcvr.v b/library/xilinx/util_adxcvr/util_adxcvr.v
index f803092b..8bd23afa 100644
--- a/library/xilinx/util_adxcvr/util_adxcvr.v
+++ b/library/xilinx/util_adxcvr/util_adxcvr.v
@@ -130,6 +130,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_0,
   input   [ 1:0]  up_tx_sys_clk_sel_0,
   input   [ 2:0]  up_tx_out_clk_sel_0,
+  input   [ 3:0]  up_tx_diffctrl_0,
+  input   [ 4:0]  up_tx_postcursor_0,
+  input   [ 4:0]  up_tx_precursor_0,
   input           up_tx_enb_0,
   input   [11:0]  up_tx_addr_0,
   input           up_tx_wr_0,
@@ -185,6 +188,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_1,
   input   [ 1:0]  up_tx_sys_clk_sel_1,
   input   [ 2:0]  up_tx_out_clk_sel_1,
+  input   [ 3:0]  up_tx_diffctrl_1,
+  input   [ 4:0]  up_tx_postcursor_1,
+  input   [ 4:0]  up_tx_precursor_1,
   input           up_tx_enb_1,
   input   [11:0]  up_tx_addr_1,
   input           up_tx_wr_1,
@@ -240,6 +246,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_2,
   input   [ 1:0]  up_tx_sys_clk_sel_2,
   input   [ 2:0]  up_tx_out_clk_sel_2,
+  input   [ 3:0]  up_tx_diffctrl_2,
+  input   [ 4:0]  up_tx_postcursor_2,
+  input   [ 4:0]  up_tx_precursor_2,
   input           up_tx_enb_2,
   input   [11:0]  up_tx_addr_2,
   input           up_tx_wr_2,
@@ -295,6 +304,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_3,
   input   [ 1:0]  up_tx_sys_clk_sel_3,
   input   [ 2:0]  up_tx_out_clk_sel_3,
+  input   [ 3:0]  up_tx_diffctrl_3,
+  input   [ 4:0]  up_tx_postcursor_3,
+  input   [ 4:0]  up_tx_precursor_3,
   input           up_tx_enb_3,
   input   [11:0]  up_tx_addr_3,
   input           up_tx_wr_3,
@@ -358,6 +370,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_4,
   input   [ 1:0]  up_tx_sys_clk_sel_4,
   input   [ 2:0]  up_tx_out_clk_sel_4,
+  input   [ 3:0]  up_tx_diffctrl_4,
+  input   [ 4:0]  up_tx_postcursor_4,
+  input   [ 4:0]  up_tx_precursor_4,
   input           up_tx_enb_4,
   input   [11:0]  up_tx_addr_4,
   input           up_tx_wr_4,
@@ -413,6 +428,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_5,
   input   [ 1:0]  up_tx_sys_clk_sel_5,
   input   [ 2:0]  up_tx_out_clk_sel_5,
+  input   [ 3:0]  up_tx_diffctrl_5,
+  input   [ 4:0]  up_tx_postcursor_5,
+  input   [ 4:0]  up_tx_precursor_5,
   input           up_tx_enb_5,
   input   [11:0]  up_tx_addr_5,
   input           up_tx_wr_5,
@@ -468,6 +486,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_6,
   input   [ 1:0]  up_tx_sys_clk_sel_6,
   input   [ 2:0]  up_tx_out_clk_sel_6,
+  input   [ 3:0]  up_tx_diffctrl_6,
+  input   [ 4:0]  up_tx_postcursor_6,
+  input   [ 4:0]  up_tx_precursor_6,
   input           up_tx_enb_6,
   input   [11:0]  up_tx_addr_6,
   input           up_tx_wr_6,
@@ -523,6 +544,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_7,
   input   [ 1:0]  up_tx_sys_clk_sel_7,
   input   [ 2:0]  up_tx_out_clk_sel_7,
+  input   [ 3:0]  up_tx_diffctrl_7,
+  input   [ 4:0]  up_tx_postcursor_7,
+  input   [ 4:0]  up_tx_precursor_7,
   input           up_tx_enb_7,
   input   [11:0]  up_tx_addr_7,
   input           up_tx_wr_7,
@@ -586,6 +610,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_8,
   input   [ 1:0]  up_tx_sys_clk_sel_8,
   input   [ 2:0]  up_tx_out_clk_sel_8,
+  input   [ 3:0]  up_tx_diffctrl_8,
+  input   [ 4:0]  up_tx_postcursor_8,
+  input   [ 4:0]  up_tx_precursor_8,
   input           up_tx_enb_8,
   input   [11:0]  up_tx_addr_8,
   input           up_tx_wr_8,
@@ -641,6 +668,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_9,
   input   [ 1:0]  up_tx_sys_clk_sel_9,
   input   [ 2:0]  up_tx_out_clk_sel_9,
+  input   [ 3:0]  up_tx_diffctrl_9,
+  input   [ 4:0]  up_tx_postcursor_9,
+  input   [ 4:0]  up_tx_precursor_9,
   input           up_tx_enb_9,
   input   [11:0]  up_tx_addr_9,
   input           up_tx_wr_9,
@@ -696,6 +726,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_10,
   input   [ 1:0]  up_tx_sys_clk_sel_10,
   input   [ 2:0]  up_tx_out_clk_sel_10,
+  input   [ 3:0]  up_tx_diffctrl_10,
+  input   [ 4:0]  up_tx_postcursor_10,
+  input   [ 4:0]  up_tx_precursor_10,
   input           up_tx_enb_10,
   input   [11:0]  up_tx_addr_10,
   input           up_tx_wr_10,
@@ -751,6 +784,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_11,
   input   [ 1:0]  up_tx_sys_clk_sel_11,
   input   [ 2:0]  up_tx_out_clk_sel_11,
+  input   [ 3:0]  up_tx_diffctrl_11,
+  input   [ 4:0]  up_tx_postcursor_11,
+  input   [ 4:0]  up_tx_precursor_11,
   input           up_tx_enb_11,
   input   [11:0]  up_tx_addr_11,
   input           up_tx_wr_11,
@@ -814,6 +850,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_12,
   input   [ 1:0]  up_tx_sys_clk_sel_12,
   input   [ 2:0]  up_tx_out_clk_sel_12,
+  input   [ 3:0]  up_tx_diffctrl_12,
+  input   [ 4:0]  up_tx_postcursor_12,
+  input   [ 4:0]  up_tx_precursor_12,
   input           up_tx_enb_12,
   input   [11:0]  up_tx_addr_12,
   input           up_tx_wr_12,
@@ -869,6 +908,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_13,
   input   [ 1:0]  up_tx_sys_clk_sel_13,
   input   [ 2:0]  up_tx_out_clk_sel_13,
+  input   [ 3:0]  up_tx_diffctrl_13,
+  input   [ 4:0]  up_tx_postcursor_13,
+  input   [ 4:0]  up_tx_precursor_13,
   input           up_tx_enb_13,
   input   [11:0]  up_tx_addr_13,
   input           up_tx_wr_13,
@@ -924,6 +966,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_14,
   input   [ 1:0]  up_tx_sys_clk_sel_14,
   input   [ 2:0]  up_tx_out_clk_sel_14,
+  input   [ 3:0]  up_tx_diffctrl_14,
+  input   [ 4:0]  up_tx_postcursor_14,
+  input   [ 4:0]  up_tx_precursor_14,
   input           up_tx_enb_14,
   input   [11:0]  up_tx_addr_14,
   input           up_tx_wr_14,
@@ -979,6 +1024,9 @@ module util_adxcvr #(
   input   [ 2:0]  up_tx_rate_15,
   input   [ 1:0]  up_tx_sys_clk_sel_15,
   input   [ 2:0]  up_tx_out_clk_sel_15,
+  input   [ 3:0]  up_tx_diffctrl_15,
+  input   [ 4:0]  up_tx_postcursor_15,
+  input   [ 4:0]  up_tx_precursor_15,
   input           up_tx_enb_15,
   input   [11:0]  up_tx_addr_15,
   input           up_tx_wr_15,
@@ -1105,6 +1153,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_0),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_0),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_0),
+    .up_tx_diffctrl (up_tx_diffctrl_0),
+    .up_tx_postcursor (up_tx_postcursor_0),
+    .up_tx_precursor (up_tx_precursor_0),
     .up_tx_enb (up_tx_enb_0),
     .up_tx_addr (up_tx_addr_0),
     .up_tx_wr (up_tx_wr_0),
@@ -1200,6 +1251,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_1),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_1),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_1),
+    .up_tx_diffctrl (up_tx_diffctrl_1),
+    .up_tx_postcursor (up_tx_postcursor_1),
+    .up_tx_precursor (up_tx_precursor_1),
     .up_tx_enb (up_tx_enb_1),
     .up_tx_addr (up_tx_addr_1),
     .up_tx_wr (up_tx_wr_1),
@@ -1295,6 +1349,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_2),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_2),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_2),
+    .up_tx_diffctrl (up_tx_diffctrl_2),
+    .up_tx_postcursor (up_tx_postcursor_2),
+    .up_tx_precursor (up_tx_precursor_2),
     .up_tx_enb (up_tx_enb_2),
     .up_tx_addr (up_tx_addr_2),
     .up_tx_wr (up_tx_wr_2),
@@ -1390,6 +1447,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_3),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_3),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_3),
+    .up_tx_diffctrl (up_tx_diffctrl_3),
+    .up_tx_postcursor (up_tx_postcursor_3),
+    .up_tx_precursor (up_tx_precursor_3),
     .up_tx_enb (up_tx_enb_3),
     .up_tx_addr (up_tx_addr_3),
     .up_tx_wr (up_tx_wr_3),
@@ -1515,6 +1575,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_4),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_4),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_4),
+    .up_tx_diffctrl (up_tx_diffctrl_4),
+    .up_tx_postcursor (up_tx_postcursor_4),
+    .up_tx_precursor (up_tx_precursor_4),
     .up_tx_enb (up_tx_enb_4),
     .up_tx_addr (up_tx_addr_4),
     .up_tx_wr (up_tx_wr_4),
@@ -1610,6 +1673,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_5),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_5),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_5),
+    .up_tx_diffctrl (up_tx_diffctrl_5),
+    .up_tx_postcursor (up_tx_postcursor_5),
+    .up_tx_precursor (up_tx_precursor_5),
     .up_tx_enb (up_tx_enb_5),
     .up_tx_addr (up_tx_addr_5),
     .up_tx_wr (up_tx_wr_5),
@@ -1705,6 +1771,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_6),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_6),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_6),
+    .up_tx_diffctrl (up_tx_diffctrl_6),
+    .up_tx_postcursor (up_tx_postcursor_6),
+    .up_tx_precursor (up_tx_precursor_6),
     .up_tx_enb (up_tx_enb_6),
     .up_tx_addr (up_tx_addr_6),
     .up_tx_wr (up_tx_wr_6),
@@ -1800,6 +1869,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_7),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_7),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_7),
+    .up_tx_diffctrl (up_tx_diffctrl_7),
+    .up_tx_postcursor (up_tx_postcursor_7),
+    .up_tx_precursor (up_tx_precursor_7),
     .up_tx_enb (up_tx_enb_7),
     .up_tx_addr (up_tx_addr_7),
     .up_tx_wr (up_tx_wr_7),
@@ -1925,6 +1997,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_8),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_8),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_8),
+    .up_tx_diffctrl (up_tx_diffctrl_8),
+    .up_tx_postcursor (up_tx_postcursor_8),
+    .up_tx_precursor (up_tx_precursor_8),
     .up_tx_enb (up_tx_enb_8),
     .up_tx_addr (up_tx_addr_8),
     .up_tx_wr (up_tx_wr_8),
@@ -2020,6 +2095,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_9),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_9),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_9),
+    .up_tx_diffctrl (up_tx_diffctrl_9),
+    .up_tx_postcursor (up_tx_postcursor_9),
+    .up_tx_precursor (up_tx_precursor_9),
     .up_tx_enb (up_tx_enb_9),
     .up_tx_addr (up_tx_addr_9),
     .up_tx_wr (up_tx_wr_9),
@@ -2115,6 +2193,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_10),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_10),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_10),
+    .up_tx_diffctrl (up_tx_diffctrl_10),
+    .up_tx_postcursor (up_tx_postcursor_10),
+    .up_tx_precursor (up_tx_precursor_10),
     .up_tx_enb (up_tx_enb_10),
     .up_tx_addr (up_tx_addr_10),
     .up_tx_wr (up_tx_wr_10),
@@ -2210,6 +2291,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_11),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_11),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_11),
+    .up_tx_diffctrl (up_tx_diffctrl_11),
+    .up_tx_postcursor (up_tx_postcursor_11),
+    .up_tx_precursor (up_tx_precursor_11),
     .up_tx_enb (up_tx_enb_11),
     .up_tx_addr (up_tx_addr_11),
     .up_tx_wr (up_tx_wr_11),
@@ -2335,6 +2419,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_12),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_12),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_12),
+    .up_tx_diffctrl (up_tx_diffctrl_12),
+    .up_tx_postcursor (up_tx_postcursor_12),
+    .up_tx_precursor (up_tx_precursor_12),
     .up_tx_enb (up_tx_enb_12),
     .up_tx_addr (up_tx_addr_12),
     .up_tx_wr (up_tx_wr_12),
@@ -2430,6 +2517,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_13),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_13),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_13),
+    .up_tx_diffctrl (up_tx_diffctrl_13),
+    .up_tx_postcursor (up_tx_postcursor_13),
+    .up_tx_precursor (up_tx_precursor_13),
     .up_tx_enb (up_tx_enb_13),
     .up_tx_addr (up_tx_addr_13),
     .up_tx_wr (up_tx_wr_13),
@@ -2525,6 +2615,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_14),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_14),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_14),
+    .up_tx_diffctrl (up_tx_diffctrl_14),
+    .up_tx_postcursor (up_tx_postcursor_14),
+    .up_tx_precursor (up_tx_precursor_14),
     .up_tx_enb (up_tx_enb_14),
     .up_tx_addr (up_tx_addr_14),
     .up_tx_wr (up_tx_wr_14),
@@ -2620,6 +2713,9 @@ module util_adxcvr #(
     .up_tx_rate (up_tx_rate_15),
     .up_tx_sys_clk_sel (up_tx_sys_clk_sel_15),
     .up_tx_out_clk_sel (up_tx_out_clk_sel_15),
+    .up_tx_diffctrl (up_tx_diffctrl_15),
+    .up_tx_postcursor (up_tx_postcursor_15),
+    .up_tx_precursor (up_tx_precursor_15),
     .up_tx_enb (up_tx_enb_15),
     .up_tx_addr (up_tx_addr_15),
     .up_tx_wr (up_tx_wr_15),