// Code autogenerated via MPGEN. Do not edit.
interface egr_prc_mem_if (); 

import egr_prc_mem_pkg::*;

egr_prc_rreq_fifo_depth_t    egr_prc_rreq_fifo_rd_adr       [EGR_PRC_RREQ_FIFO_INST ];
egr_prc_rreq_fifo_depth_t    egr_prc_rreq_fifo_wr_adr       [EGR_PRC_RREQ_FIFO_INST ];
egr_prc_rreq_fifo_width_t    egr_prc_rreq_fifo_rd_data      [EGR_PRC_RREQ_FIFO_INST ];
egr_prc_rreq_fifo_width_t    egr_prc_rreq_fifo_wr_data      [EGR_PRC_RREQ_FIFO_INST ];
logic                        egr_prc_rreq_fifo_rd_en        [EGR_PRC_RREQ_FIFO_INST ];
logic                        egr_prc_rreq_fifo_wr_en        [EGR_PRC_RREQ_FIFO_INST ];
logic                        egr_prc_rreq_fifo_rd_valid     [EGR_PRC_RREQ_FIFO_INST ];

modport prc( 
            output egr_prc_rreq_fifo_rd_adr   ,
            output egr_prc_rreq_fifo_wr_adr   ,
            output egr_prc_rreq_fifo_rd_en    ,
            output egr_prc_rreq_fifo_wr_data  ,
            output egr_prc_rreq_fifo_wr_en    ,
            input  egr_prc_rreq_fifo_rd_data  ,
            input  egr_prc_rreq_fifo_rd_valid 
);

modport mem(
            input  egr_prc_rreq_fifo_rd_adr   ,
            input  egr_prc_rreq_fifo_wr_adr   ,
            input  egr_prc_rreq_fifo_rd_en    ,
            input  egr_prc_rreq_fifo_wr_data  ,
            input  egr_prc_rreq_fifo_wr_en    ,
            output egr_prc_rreq_fifo_rd_data  ,
            output egr_prc_rreq_fifo_rd_valid 
);

endinterface:egr_prc_mem_if
