module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);
    wire [7:0]a,b,c;//此时需要把位数也添加上去，不添加会出现部分不匹配
    my_dff8 dff1(.clk(clk),.d(d),.q(a));
    my_dff8 dff2(.clk(clk),.d(a),.q(b));
    my_dff8 dff3(.clk(clk),.d(b),.q(c));
    
    always@(*)
        case(sel)
        2'b00: q=d;
            2'b01: q=a;
            2'b10: q=b;
            2'b11: q=c;
        endcase

endmodule
