<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:21.2221</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0072778</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2023.12.22</openDate><openNumber>10-2023-0172218</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예의 반도체 패키지는 제1 기판; 상기 제1 기판 상에 배치된 제2 기판; 및 상기 제2 기판 상에 실장된 반도체 소자를 포함하고, 상기 제2 기판은, 상기 반도체 소자의 단자와 직접 마주보며 배치되는 제1 전극과, 상기 제1 기판과 직접 마주보며 배치되는 제2 전극을 포함하고, 상기 제1 전극은 상기 제2 기판 내에 매립되고,상기 제2 전극은 상기 제2 기판의 하면에서 상기 제1 기판을 향하여 돌출된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 기판;상기 제1 기판 상에 배치된 제2 기판; 및상기 제2 기판 상에 실장된 반도체 소자를 포함하고,상기 제2 기판은,상기 반도체 소자의 단자와 직접 마주보며 배치되는 제1 전극과,상기 제1 기판과 직접 마주보며 배치되는 제2 전극을 포함하고,상기 제1 전극은 상기 제2 기판 내에 매립되고,상기 제2 전극은 상기 제2 기판의 하면에서 상기 제1 기판을 향하여 돌출되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 기판은,상기 제2 기판의 상기 제2 전극과 직접 마주보며 배치된 제3 전극을 포함하고,상기 제3 전극은 상기 제1 기판의 상면에서 상기 제2 기판을 향하여 돌출되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 기판은,상기 제1 기판의 하면에 배치되고, 상기 제1 기판을 중심으로 상기 제3 전극과 대칭 구조를 가지는 제4 전극을 포함하고,상기 제4 전극은 상기 제1 기판의 하면에서 상기 제1 기판으로부터 멀어지는 방향으로 돌출된,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 기판은 제1 두께를 가지고,상기 제2 기판은 상기 제1 두께보다 작은 제2 두께를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제2 기판의 상기 제1 전극은 상기 제2 기판의 상기 제2 전극과 다른 층구조를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 전극을 구성하는 금속층의 층수는,상기 제2 전극을 구성하는 금속층의 층수보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2 전극은 제1 금속층; 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 전극은 상기 제2 전극의 상기 제2 금속층에 대응하는 제3 금속층을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 제1 전극의 상면의 표면 조도는 1nm 내지 100nm의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,상기 제2 기판의 상면의 표면 조도는 1nm 내지 100nm의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 제2 전극의 상기 제1 금속층은, 1nm 내지 100nm의 범위의 표면 조도를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 전극의 상기 제1 금속층은 100nm 내지 5000nm의 범위의 두께를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제3항에 있어서,상기 제3 전극 및 상기 제4 전극의 각각의 표면 조도는 상기 제1 전극의 상면의 표면 조도보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 소자를 덮으며 배치되는 몰딩층을 포함하고,상기 몰딩층은 상기 반도체 소자의 단자, 및 상기 단자와 연결된 상기 제1 전극을 몰딩하는,반도체 소자.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 소자를 덮으며 배치되는 언더필을 포함하고,상기 언더필은 상기 반도체 소자의 단자, 및 상기 단자와 연결된 상기 제1 전극을 덮는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 전극은 복수의 전극 패턴을 포함하고,상기 복수의 전극 패턴의 선폭은 1㎛ 내지 3㎛의 범위를 만족하고,상기 복수의 전극 패턴 사이의 간격은 1㎛ 내지 3㎛의 범위를 만족하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, DUCK HOON</engName><name>박덕훈</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JUN SIK</engName><name>신준식</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHO, HYUN DONG</engName><name>조현동</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.06.15</receiptDate><receiptNumber>1-1-2022-0624292-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.13</receiptDate><receiptNumber>1-1-2025-0661667-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220072778.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9363a11f7f3931a3c1f5f7f48f3f43adb487be1403b524b502a81ebe947b1f5197a7570fb704219a526f2e93094c66a423d1adcf2f0d6d1596</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf14f3b37b61de16134121dc795634ab6a55de2bece4533b21f18b0db72091a235d3576b19bac074092b5ff5720d4bfc20ee2b990888798dde</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>