{"patent_id": "10-2021-0004284", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0102066", "출원번호": "10-2021-0004284", "발명의 명칭": "고속 저왜곡 연산증폭기", "출원인": "광주과학기술원", "발명자": "이민재"}}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 전압을 입력받고, 상기 입력 전압을 이용하여 출력 전압을 생성하는 DRFC(double-recycling foldedcascode) 입력부; 상기 DRFC 입력부의 출력 전압을 전달 받고, 상기 출력 전압을 1차 증폭하는 캐스코드부; 및 상기 캐스코드부의 1차 증폭된 출력 전압을 전달 받고, 상기 1차 증폭된 출력 전압을 2차 증폭하고, 상기 2차증폭된 출력 전압을 출력하는 클래스 AB 출력부; 를 포함하는, 고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,플립 전압 팔로워(flipped voltage follower, FVF)를 포함하고, 상기 입력 전압에 대응하는 동작 전류를 생성하고, 상기 생성된 동작 전류를 상기 DRFC 입력단에 전달하는 적응형 바이어스(adaptive biasing);를 더 포함하는,고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 입력 전압 및 상기 DRFC 입력부의 출력 전압 중 적어도 하나의 제1 주파수의 영점(zero)을 제2 주파수로이동시키는 크로스 커플 커패시터(input cross-coupled capacitor);를 더 포함하고,상기 제1 주파수는 상기 제2 주파수보다 큰, 고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 1차 증폭된 출력 전압의 극점(pole)과 상기 2차 증폭된 출력 전압의 극점의 거리를 증가시키는 하이브리드밀러-캐스코드 보상부(hybrid Miller cascode compensation, HMCC);를 더 포함하는,고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2022-0102066-3-제1항에 있어서,상기 2차 증폭된 출력 전압의 공통 모드 전압을 유지시키는 공통모드(common mode) 피드백부;를 더 포함하는,고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 클래스 AB 출력부는, 부동 전지(floating battery)를 이용하여 상기 1차 증폭된 출력 전압을 2차증폭하는,고속 저왜곡 연산증폭기."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 고속 저왜곡 연산증폭기에 관한 것이다. 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기는 입력 전압을 입력받고, 상기 입력 전압을 이용하여 출력 전압을 생성하는 DRFC(double-recycling folded cascode) 입 력부; 상기 입력부의 출력 전압을 전달 받고, 상기 출력 전압을 1차 증폭하는 캐스코드부; 및 상기 캐스코드부의 1차 증폭된 출력 전압을 전달 받고, 상기 1차 증폭된 출력 전압을 2차 증폭하고, 상기 2차 증폭된 출력 전압을 출력하는 클래스 AB 출력부;를 포함할 수 있다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 고속 저왜곡 연산증폭기에 관한 것으로, 더욱 상세하게는 효율적인 전력 소모 기반의 고속 저왜곡 연 산증폭기에 관한 것이다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "저왜곡 능동형 RC 필터는 센서 및 통신 애플리케이션을 위해 광범위하게 연구되고 개발되고 있다. 즉, 다양한 응용 분야에서 고속 및 저왜곡에 대한 요구가 증가함에 따라 수많은 능동 필터가 연구되고 있다. 예 를 들어, 인공지능, 자율주행 차량 등 점차 많은 분야에서 고속 신호 처리 회로가 요구되고 있다. 이에, 아날로그 회로에는 연산증폭기가 많이 사용되는데, 더 효율적인 전력소모를 기반으로 고속 신호를 높은 선형성으로 처리 가능한 연산증폭기 설계가 점차 요구되고 있다. 다만, 이러한 연산증폭기의 경우, 고속 저왜곡 처리가 힘들다는 문제점이 있어 이에 대한 연구가 진행되고 있으 나 미흡한 실정이다. 선행기술문헌 특허문헌 (특허문헌 0001) [특허문헌 1] 한국등록특허 제10-0657755호"}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 전술한 문제점을 해결하기 위하여 창출된 것으로, 고속 신호 처리 분야를 위한 효율적인 전력 소모 기반의 고속 저왜곡 연산증폭기를 제공하는 것을 그 목적으로 한다. 또한, 본 발명은 고속 신호 처리 분야를 위한 효율적인 전력 소모 기반의 고속 저왜곡 연산증폭기를 제공하는 것을 그 목적으로 한다. 본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재 로부터 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기는, 입력 전압을 입력받 고, 상기 입력 전압을 이용하여 출력 전압을 생성하는 DRFC(double-recycling folded cascode) 입력부; 상기 DRFC 입력부의 출력 전압을 전달 받고, 상기 출력 전압을 1차 증폭하는 캐스코드부; 및 상기 캐스코드부의 1차 증폭된 출력 전압을 전달 받고, 상기 1차 증폭된 출력 전압을 2차 증폭하고, 상기 2차 증폭된 출력 전압을 출력 하는 클래스 AB 출력부;를 포함할 수 있다. 일 실시예에서, 상기 고속 저왜곡 연산증폭기는, 플립 전압 팔로워(flipped voltage follower, FVF)를 포함하고, 상기 입력 전압에 대응하는 동작 전류를 생성하고, 상기 생성된 동작 전류를 상기 DRFC 입력단에 전 달하는 적응형 바이어스(adaptive biasing);를 더 포함할 수 있다. 일 실시예에서, 상기 고속 저왜곡 연산증폭기는, 상기 입력 전압 및 상기 DRFC 입력부의 출력 전압 중 적어도 하나의 제1 주파수의 영점(zero)을 제2 주파수로 이동시키는 크로스 커플 커패시터(input cross-coupled capacitor);를 더 포함하고, 상기 제1 주파수는 상기 제2 주파수보다 클 수 있다. 일 실시예에서, 상기 고속 저왜곡 연산증폭기는, 상기 1차 증폭된 출력 전압의 극점(pole)과 상기 2차 증폭된 출력 전압의 극점의 거리를 증가시키는 하이브리드 밀러-캐스코드 보상부(hybrid Miller cascode compensation, HMCC);를 더 포함할 수 있다. 일 실시예에서, 상기 고속 저왜곡 연산증폭기는, 상기 2차 증폭된 출력 전압의 공통 모드 전압을 유지시키는 공 통모드(common mode) 피드백부;를 더 포함할 수 있다. 일 실시예에서, 상기 클래스 AB 출력부는, 부동 전지(floating battery)를 이용하여 상기 1차 증폭된 출력 전압 을 2차 증폭할 수 있다. 상기한 목적들을 달성하기 위한 구체적인 사항들은 첨부된 도면과 함께 상세하게 후술될 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 서로 다른 다양한 형태로 구성될 수 있으며, 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(이하, \"통 상의 기술자\")에게 발명의 범주를 완전하게 알려주기 위해서 제공되는 것이다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 실시예에 의하면, 이중-리사이클링 폴디드 차동 입력부를 통해 기존 폴디드 보다 동일한 전력소모 에서 높은 입력 트랜스 컨덕턴스 및 슬루율을 구현할 수 있다. 또한, 본 발명의 일 실시예에 따르면, 개조된 플립 전압 팔로워를 이용한 적응형 바이어스 회로를 이용하여 효 율적인 전류 소모 구현 및 슬루율, 단일 이득 주파수 및 전압이득을 향상시킬 수 있다. 또한, 본 발명의 일 실시예에 따르면, 이중-리사이클링 폴디드 차동 입력부를 위한 입력 크로스-커플 커패시터 를 탑재하여 추가 전류 소모 없이 단일 이득 주파수 및 안정도를 동시에 향상시킬 수 있다. 또한, 본 발명의 일 실시예에 따르면, 하이브리드 밀러-캐스코드 보상 회로를 이용하여 적절한 위상 여유에 대 해 빠른 안정 시간을 구현할 수 있다. 또한, 본 발명의 일 실시예에 따르면, 부동 전지를 이용한 클래스 AB 출력부로 효율적인 전력소모의 출력부를 구현할 수 있다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과들은 상술된 효과들로 제한되지 않으며, 본 발명의 기술적 특징들에 의하여 기대되는 잠정적인 효과들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변경을 가할 수 있고, 여러 가지 실시예들을 가질 수 있는 바, 특정 실시예들을 도면에 예시 하고 이를 상세히 설명하고자 한다. 청구범위에 개시된 발명의 다양한 특징들은 도면 및 상세한 설명을 고려하여 더 잘 이해될 수 있을 것이다. 명 세서에 개시된 장치, 방법, 제법 및 다양한 실시예들은 예시를 위해서 제공되는 것이다. 개시된 구조 및 기능상 의 특징들은 통상의 기술자로 하여금 다양한 실시예들을 구체적으로 실시할 수 있도록 하기 위한 것이고, 발명 의 범위를 제한하기 위한 것이 아니다. 개시된 용어 및 문장들은 개시된 발명의 다양한 특징들을 이해하기 쉽게 설명하기 위한 것이고, 발명의 범위를 제한하기 위한 것이 아니다. 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있 다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하, 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기(operational amplifier, OPAMP)를 설명한다. 도 1은 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기의 기능적 구성을 도시한 도면이다. 도 1을 참고하면, 고속 저왜곡 연산증폭기는 이중 리사이클링 폴디드 캐스코드(double-recycling folded cascode, DRFC) 입력부, 적응형 바이어스(adaptive biasing), 입력 크로스 커플 커패시터(input cross-coupled capacitor), 캐스코드부(cascode), 하이브리드 밀러-캐스코드 보상부(hybrid Miller cascode compensation, HMCC) 및 클래스 AB 출력부 및 공통모드(common mode) 피드백부를 포함 할 수 있다. DRFC 입력부는 입력 전압을 입력받고, 입력 전압을 이용하여 DRFC 입력부의 출력 전압을 생성할 수 있다. 캐스코드부는 DRFC 입력부의 출력 전압을 전달 받고, 출력 전압을 1차 증폭할 수 있다. 클래스 AB 출력부는 캐스코드부의 1차 증폭된 출력 전압을 전달 받고, 1차 증폭된 출력 전압을 2차 증폭하고, 2차 증폭된 출력 전압을 출력할 수 있다. 적응형 바이어스는 플립 전압 팔로워(flipped voltage follower, FVF)를 포함하고, 입력 전압에 대응하는 동작 전류를 생성하고, 생성된 동작 전류를 DRFC 입력단에 전달할 수 있다. 입력 크로스 커플 커패시터는 입력 전압 및 DRFC 입력부의 출력 전압 중 적어도 하나의 제1 주파수의 영점(zero)을 제2 주파수로 이동시킬 수 있다. 이 경우, 상기 제1 주파수는 상기 제2 주파수보다 클 수 있다. 즉, 제1 주파수는 고주파를 의미하고, 제2 주파 수는 저주파를 의미할 수 있다. 예를 들어, 제1 주파수는 임계값보다 큰 주파수를 포함하고, 제2 주파수는 임계 값보다 작은 주파수를 포함할 수 있다. 하이브리드 밀러-캐스코드 보상부는 1차 증폭된 출력 전압의 극점(pole)과 2차 증폭된 출력 전압의 극점의 거리를 증가시킬 수 있다. 공통모드 피드백부는 2차 증폭된 출력 전압의 공통 모드 전압을 유지시킬 수 있다. 클래스 AB 출력부는, 부동 전지(floating battery)를 이용하여 1차 증폭된 출력 전압을 2차 증폭할 수 있 다. 본 발명에 따른 고속 저왜곡 연산증폭기와 종래의 일반적인 연산증폭기와의 공통점은 입력 전범위를 다루 기 위한 이중 리사이클링 폴디드 형태의 입력부과 캐스코드부, 그리고 클래스 AB 출력부를 포함 한다는 점이다. 하지만 일반적인 연산증폭기에 사용되는 일반적인 폴디드 입력부 구조의 전력 대비 트랜스 컨덕턴스를 높이기 위해 리사이클링 폴디드 입력부가 다수 사용될 수 있다. 이 경우, 리사이클링 폴디드 입력부는 폴디드 입력부에 비해 동일한 전력소모 대비 더 높은 슬루율(slew- rate)과 전압 이득, 그리고 단일이득주파수를 가질 수 있다. 이러한 리사이클링 폴디드 입력부에서 더 발전된 구조가 바로 이중 리사이클링 폴디드 캐스코드 입력부일 수 있다. 이중 리사이클링 폴디드 캐스코드 입력부는 일반적인 리사이클링 구조에 비해 동일한 전력대비 더 높은 슬 루율, 전압이득, 그리고 단일이득 주파수를 가질 수 있다. 일반적으로 높은 주파수를 처리하기 위해 높은 루프이득이 요구되지만, 대신호 입장에서는 슬루율로 인해 신호 가 왜곡될 수 있다. 이러한 이유로 높은 슬루율과 높은 루프 이득을 지녀야 저왜곡 신호를 유지할 수 있는데, 일반적으로 동일한 로 드(load) 기준으로 슬루율을 높이려면 전류 소모를 높여야하며, 이는 곧 전력 소모를 높일 수 있다. 더 효율적인 슬루율 개선을 위해 플립 전압 팔로워(flipped voltage follower, FVF)를 이용한 적응형 바이어스 회로가 이용될 수 있다. 종래의 일반적인 연산증폭기에서는 클래스 A의 정적 바이어스를 이용한다. 이러한 바이어스 방식은 더 높은 전 류 필요시 그만한 전류를 보장할 수 없다. 본 발명에 따른 적응형 바이어스는 DRFC 입력부의 전압에 따라 필요한 전류가 실시간 변화하여, 효율 적인 전류 소모가 가능할 수 있다. 또한, 이전의 클래스 A방식 대신 클래스 AB형태의 바이어스를 사용하여, 주어진 최대 바이어스 전류보다 더 높 은 전류를 보장하여 슬루율, 전압이득, 그리고 단일이득 주파수까지 개선할 수 있다. 입력 크로스 커플 커패시터는 입력 중화(Input neutralization)회로 또는 이와 동등한 기술적 의미를 갖는 용어로 지칭될 수 있다. 일반적인 연산증폭기 구조에서는 입력 모스펫의 기생 커패시터를 중화시켜서 입력 임피던스를 높여주는 역할을 한다. 하지만, 이중-리사이클링 구조에서는 입력 임피던스를 높여줄 뿐만이 아니라, 위상 안정도와 단일이득 주파수를 추가 전력 소모 없이 높일 수 있다. 일반적으로 전압이득, 대역폭, 그리고 위상 안정도는 서로 상충관계를 지니는데, 해당 방식은 대역폭과 위상 안 정도를 동시에 전력소모 없이 개선시킬 수 있다. 본 발명에 따른 고속 저왜곡 연산증폭기는 2단 연산증폭기 형태이므로 주파수 보상(frequency compensation)회로를 포함할 수 있다. 여기서, 주파수 보상회로는 하이브리드 캐스코드 보상회로가 아닌 하이브리드 밀러-캐스코드 보상회로를 포함할 수 있다. 하이브리드 밀러-캐스코드 보상부는 하이브리드 캐스코드 보상회로와 비슷한 위상 안정도를 지님에도 불구 하고 더 빠른 1% 정확도 안정시간 (1% accuracy settling time)을 지닐 수 있다. 다시 말해, 본 발명에 따른 고속 저왜곡 연산증폭기는 슬루율(slew-rate) 및 단일 이득 주파수(unity-gain frequency)를 높이기 위해 플립 전압 팔로워가 있는 적응형 바이어스와 DRFC 입력부를 포함할 수 있 다. 또한, 주파수 보상은 입력 크로스-커플 위상 리드 패시브 보상(input cross-coupled phase-lead passive compensation scheme)과 하이브리드 밀러 캐스코드 보상(hybrid Miller cascode compensation)에 의해 수행될 수 있다. 본 발명에 따른 고속 저왜곡 연산증폭기의 성능 요소는 DRFC 구조와 FVF(Flipped Voltage Follower)를 사 용한 슈퍼 클래스 AB 적응형 바이어스로 향상될 수 있다. 또한, 입력 크로스 커플 커패시터(input cross-coupled capacitor) 및 하이브리드 밀러 캐스코드 보상(hybrid Miller cascode compensation, HMCC) 방법이 구현되어 고속 저왜곡 연산증폭기의 안정성과 안정화 시간을 향상시킬 수 있다. 도 2는 본 발명의 일 실시예에 따른 정적 바이어스가 적용된 연산증폭기의 회로도를 도시한 도면이다. 도 2를 참고하면, 고속 저왜곡 연산증폭기의 상세 회로도를 확인할 수 있다. 고속 저왜곡 연산증폭기는 DRFC 입력부 및 다수의 클래스 AB 출력부를 포함할 수 있다. DRFC 입력부는 적어도 하나의 부동 전지(floating battery) 및 입력 크로스 커플 커패시터를 포함할 수 있다. 또한, 클래스 AB 출력부는 하이브리드 밀러-캐스코드 보상(HMCC)이 적용될 수 있다. DRFC 입력부는 P 모스로 나타내고, 또한 바이어스 회로 역시 정적 바이어스(static bias)로 표현될 수 있 다. DRFC 입력부는 MP1-3a,b, MP11-12a,b 및 MN4-12a,b로 구성되고, 캐스코드부는 MP11a,b, MN4-6a,b로 구성될 수 있 다. 본 발명에 따른 이중 리사이클링 폴디드 구조와 일반적인 폴디드 구조의 가장 큰 차이점은 바로 중첩 전류 미러 (nested current mirror)일 수 있다. 이중 리사이클링 폴디드 구조는 MN4-12a,b로 이루어진 두 개의 전류 미러가 있는데, 이와 같은 방식은 종래의 일반 적인 폴디드 구조의 정적 바이어스 회로인 MN12a,b를 드라이버 트랜지스터로 재활용할 수 있다. 캐스코드부에서는 전류가 모두 해당 정적 바이어스 회로로 빠져나감에 따라 가장 큰 전류가 흐르는데, 일 반적인 구조에서는 이를 단순히 정적 바이어스 회로 용도로 사용할 수 있다. 하지만, 리사이클링 구조에서는 해당 트랜지스터를 드라이버로 사용하여 더 큰 슬루율과 입력 트랜스 컨덕턴스 를 구현할 수 있다. 일 실시예에서, 본 발명에 따른 입력 트랜스 컨덕턴스와 슬루율은 하기 <수학식 1> 및 <수학식 2>와 같이 나타 낼 수 있다. 수학식 1 여기서, gm,IN,DRFC와 gm,IN,FC는 각각 이중-리사이클링 폴디드와 일반 폴디드 구조를 통해 구현 가능한 입력 트랜스 컨덕턴스를 나타낸다. 또한, L, K, M, 그리고 N은 중첩 전류 미러의 비율을 나타내며, L과 K는 첫 번째 전류미러의 비율, 그리고 M과 N은 두 번째 전류미러의 비율을 나타낸다. 수학식 2"}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, SRDRFC와 SRFC는 각각 이중-리사이클링 폴디드와 일반 폴디드 구조를 통해 구현 가능한 슬루율을 나타낸 다. 또한, L, K, M, 그리고 N은 중첩 전류 미러의 비율을 나타내며, L과 K는 첫 번째 전류미러의 비율, 그리고 M과 N은 두 번째 전류미러의 비율을 나타낸다. 만약, L=1, K=2, M=1, N=4으로 연산증폭기가 설계되는 경우, 이중 리사이클링 폴디드의 입력 트랜스 컨덕턴스 (gm,IN,DRFC)는 일반 구조(gm,IN,FC)에 비해 4.2배 향상될 수 있다. 또한, 슬루율의 경우 이중-리사이클링 구조가 일반 구조에 비해 2.4배 향상될 수 있다. 이는 추가적인 전류소모를 통해 개선되는 것이 아니고, 추가 전력 소모 없이 향상되는 성능이다. 입력 트랜스 컨덕턴스가 증가하는 만큼 전압 이득과 단일이득 주파수가 향상되므로, 이 두가지 성능 역시 4.2배 향상될 수 있다. 따라서, 동일한 전력소모 대비 입력 트랜스 컨덕턴스와 슬루율을 무려 4.2배, 그리고 2.4배를 향상시킬 수 있다. 이 경우, 첫 번째 극점의 위치만을 높은 주파수로 이동시키는데 두 번째 극점의 위치는 움직이지 않을 수 있다. 이는 위상 여유를 악화시키는 역할을 하며, 이를 방지하기 위해 위상 보상회로가 사용될 수 있다. 일반적인 구조에서는 도 2에 도시된 C1-4과 같은 위상 보상 회로가 이용될 수 있다. 반면, 본 발명에 따른 구조에서는 이와 같은 방식과 밀러-보상 회로가 혼합하여 사용될 수 있다. 예를 들어, 밀 러-보상 회로는 하이브리드 밀러-캐스코드 보상(Hybrid Miller-cascode compensation, HMCC) 회로를 포함할 수 있다. 이와 같은 방식은 널(null) 저항을 이용하여 양의 영점을 음의 값으로 자유롭게 이동시켜 위상 여유를 회복시킬 수 있다. 또한, 비슷한 위상 여유의 조건에서 종래의 일반 구조인 하이브리드 캐스코드 보상 방식(Hybrid cascode compensation, HCC) 보다 더 빠른 1% 정확도의 안정시간을 가질 수 있다. 예를 들어, 동일한 77.2 dB DC 루프 게인 기준으로 하이브리드 캐스코드 보상 방식은 62.4도의 위상 여유와 528 MHz의 단일 이득 주파수, 그리고 5.52ns의 안정시간을 가질 수 있다. 반면, 본 발명에 따른 하이브리드 밀러-캐스코드 보상 방식은 62.6도의 위상 여유와 516 MHz의 단일 이득 주파 수에서 무려 3.52ns의 안정시간을 가질 수 있다. 두 방식에서, 안정시간은 무려 2ns가 개선된 것을 확인할 수 있다. 따라서, 본 발명에 따른 고속 저왜곡 연산증폭기에서 사용된 하이브리드 밀러-캐스코드 보상 방식은 적절 한 위상 여유에서 낮은 안정시간을 지니므로, 고속 연산증폭기에 필요한 성능을 가질 수 있다. 일 실시예에서, 도 2의 C1a-b는 입력 크로스 커플 커패시터를 의미할 수 있다. 일반적으로 연산증폭기에서 해당 기술이 사용되는 이유는 입력 트랜지스터인 MP1a,b에 생성되는 기생 커패시터 CGD를 반대 위상의 이득을 이용하여 상쇄시킬 수 있다. 따라서, 입력 임피던스를 더 높게 할 수 있어 이상적인 연산증폭기에 가까워지는 성능을 지닐 수 있다. 하지만, 일반적인 방식에서는 해당 캡을 트랜지스터로 구현하며, 해당 트랜지스터의 정션(junction) 커패시터로 인해 연결된 노드의 기생 커패시터를 증가시켜 두 번째 극점의 위치를 저주파로 옮겨 위상 여유를 악화시킬 수 있다. 일반적인 연산증폭기 구조에서는 이와 같은 장단점을 지니지만, 이중 리사이클링 구조에서는 음의 영점을 저주 파로 옮겨 극점-영점 더블릿을 생성시켜 단일 이득 주파수와 위상 여유를 동시에 향상시켜 기존의 단점을 해결 할 수 있는 특정 노드가 있다. 일 실시예에서, 낮은 왜곡 연산의 분석을 위해 DRFC 입력부가 사용될 수 있다. 즉, 고속 저왜곡 정적 바이 어스 2-단(stage) OPAMP가 사용될 수 있다. 기존의 FC(folded cascode) 구조와 달리 DRFC 입력부는 중첩된 전류 미러(도 2의 MN7-10a,b)를 사용하여 고 속 저왜곡 연산증폭기의 SR 및 등가 입력 트랜스컨덕턴스(gm,IN)를 개선할 수 있다. 일 실시예에서, gm,IN,DRFC, gm,IN,FC, SRDRFC 및 SRFC는 각각 DRFC 및 FC 아키텍처의 동일한 입력 트랜스컨덕턴스 및 SR일 수 있다. 설계된 비율로 SR 및 gm,IN은 추가 전류 소비없이 FC 구조에서 각각 2.4배 및 4.2배 향상될 수 있다. 따라서 DRFC의 UGF 및 루프 이득도 4.2배 증가할 수 있다. 따라서 고조파 왜곡이 OPAMP의 루프 이득에 반비례하 기 때문에 OPAMP의 선형성이 향상될 수 있다. 일 실시예에서, 도 2의 C1a,b는 DRFC 입력부에서 크로스 커플 커패시터(cross-coupled capacitor, CCC)를 의미할 수 있다. 이 경우, 하기 <표 1>의 영점 위치 계산 결과에 따르면, Z1은 CCC에 반비례하는 영점이며, 극점-영점 이중선 (pole-zero doublet)을 생성할 수 있다. 표 1 도 3은 본 발명의 일 실시예에 따른 연산증폭기의 하프 회로의 스몰 신호 모델을 도시한 도면이다. 도 3을 참고하면, 고속 저왜곡 연산증폭기의 하프 회로(half circuit)의 스몰 신호 모델(small-signal model)을 확인할 수 있다. 고속 저왜곡 연산증폭기의 극점-영점 위치(pole-zero location)는 키르히호프(Kirchhoff)의 전류 법칙 (KCL)과 지배 극점 근사치를 사용하여 도출될 수 있다. 결과적으로 14개의 극점과 11개의 영점이 생성되며, 상기 <표 1>과 같이 나타낼 수 있으며, 아래 도 6a 및 6b의 계산 결과(HMCC-Calc.)로 증명될 수 있다. <표 1>의 RA, B,…, F 및 CA, B,…, F는 노드 A, B,…, F에서 본 등가 저항과 노드 A, B,…, F에서 각각 기생 커패시턴 스를 나타낼 수 있다. 등가 노드 저항, 커패시턴스 및 MOSFET의 gm 값을 사용하여 <표 1>의 극점과 영점 위치는 P1=-56.4KHz, P2,3=- 0.250GHz j42.5THz, P4=-1.88GHz, P5=-0.995GHz, P6=-7.54GHz, P7=-8.47GHz, P8=-7.54GHz, P9=-4.64GHz, Z1=- 1.85GHz, Z2=-0.167GHz 및 Z3=-4.64GHz로 계산될 수 있다. 이러한 극점-영점 위치에서 HMCC의 계산된 보드 플롯(Bode-plot)은 각각 512MHz 및 74.2 의 UGF 및 PM을 달성 할 수 있다. 도 6a 및 6b의 시뮬레이션 결과와 비교할 때 계산된 UGF 및 PM 값의 차이는 각각 단순히 4MHz와 11.9 일 수 있다. 도 4는 본 발명의 일 실시예에 따른 연산증폭기의 출력부에 대한 다양한 보상 기법을 도시한 도면이다. 도 4를 참고하면, HMCC에 있어서, DRFC 구조는 2-단 OPAMP에서 비지배 극점(non dominant pole)이 UGF 근처에 있기 때문에, 고속 저왜곡 연산증폭기의 저하된 위상 마진(phase margin, PM)을 희생하는 루프 이득을 향 상시킬 수 있다. 일 실시예에서, HMCC은 고속 저왜곡 연산증폭기의 안정성을 보장하기 위해 구현될 수 있다. HMCC는 밀러 보상(Miller compensation, MC; 도 2의 CC1-2a,b), 널 저항(null-resistor)(도 2의 RZ1-2a,b) 및 신호 경로에 대한 캐스코드 보상(cascode compensation on a signal path, CCSP; 도 2의 CC4a,b) 및 비신호 경로에 대한 캐스코드 보상(cascode compensation on non-signal path, CCNSP; 도 2의 CC3a,b)을 결합할 수 있다. 도 5는 본 발명의 일 실시예에 따른 플립 전압 팔로워를 이용한 적응형 바이어스의 회로도를 도시한 도면 이다. 도 5를 참고하면, 도 2에서는 회로 간단화를 위해 MPBIAS와 같이 정적 바이어스 회로로 표현을 하였는데, 이 부 분을 도면 5의 플립 전압 팔로워를 이용한 적응형 바이어스로 대체할 수 있다. 일반적인 연산증폭기에 가장 많이 사용되는 정적 바이어스 회로는 클래스 A이며, 바이어스 회로의 최대 전류가 곧 연산 증폭기에 흐르는 최대 전류를 정의할 수 있다. 하지만 본 발명에 따른 적응형 바이어스와 같은 클래스 AB는 주어진 바이어스 전류를 넘어서서 더 큰 전류 를 연산증폭기에 흐르게 할 수 있다. 또한 정적 바이어스는 주어진 게이트 전압(VBP1)을 이용해 VGS값이 정의되어 최대 전류가 자동적으로 정의될 수 있다. 하지만 본 발명에 따른 적응형 바이어스는 도 5에서 입력 트랜지스터 MPF1a,b으로 입력을 쫓아가면서 고속 저왜곡 연산증폭기의 DRFC 입력부에 필요한 전류를 자동적으로 정의할 수 있다. 동작 방식은 다음과 같다. 만약 VINP가 VINN보다 높은 전압이라면, 왼쪽의 BF 노드 전압은 내려가고 오른쪽 BF노드 전압은 올라간다. 따라서 왼쪽의 AF노드 전압은 내려가며 오른쪽 AF 노드전압은 반대로 올라간다. MPF2a,b를 통해 고속 저왜곡 연산증폭기의 DRFC 입력부에 흐르는 전류가 정의 되는데, MPF2b의 게이트 전압은 내려가므로 해당 트랜지스터는 더 큰 전류를 생성한다. 반대로 MPF2a의 게이트 전압은 올라가므로 해당 트랜지스터는 더 작은 전류를 생성한다. 이는 서로 반대 위상의 고속 저왜곡 연산증폭기의 DRFC 입력부로 흘러, VINP를 받는 입력 트랜지스터 는 더 낮은 전류, VINN을 받는 입력 트랜지스터는 더 높은 전류를 받게 된다. 따라서, 입력 전압에 따라 필요한 전류가 자동적으로 쫓아가는 것을 확인할 수 있다. 이는 단순히 연산증폭기의 슬루율 뿐만이 아니라 소신호 성능인 단일 이득 주파수와 루프 이득을 증가시킨다. 종래의 일반적인 플립 전압 팔로워는 다이오드 연결 트랜지스터인 MPF4a,b와 커패시터 CF2a,b가 존재하지 않는다. 즉, 기존의 팔로워는 노드 AF와 BF가 연결되어있는 형태이다. 기존 방식의 경우 정적 바이어스 트랜지스터인 MNF5a,b의 드레인 전압이 올라가게 되어서 입력 트랜지스터인 MPF1a,b 의 VDS 여유가 적어지게 된다. 즉, 적응형 바이어스가 동작할 수 있는 입력 신호 크기에 제한이 생기게 된다. 하지만 다이오드 연결 트랜지스터(MPF4a,b)를 탑재하게 되면, Vov+Vth 만큼 전압 강하가 생겨서 입력 트랜지스터의 드레인 전압이 내려가게 된다(단, Vov : 오버드라이브 전압, Vth : 문턱 전압). 이를 통해 정적 바이어스 회로의 입력 VDS 여유를 갖추어 입력 범위를 넓힐 수 있다. 이러한 다이오드 연결 방식의 문제점은 바로 다이오드 전압의 양단에서 기생 커패시터가 생겨서 적응형 바이어 스가 빠르게 입력에 대해 필요한 전류를 생성하는 시간인 \"지연시간\"이 커지게 된다. 각각의 소스 및 드레인 노드에는 CGS,PF4a,b + CSB,PF4a,b와 CDB,PF4a,b 만큼의 기생 커패시터가 발생하여 극점이 추가되 게 된다. 다이오드 트랜지스터의 드레인과 소스쪽 양단에 커패시터(CF2a,b)를 탑재하게 되면 고주파에서 보이는 임피던스가 작아지게 되어, 적응형 바이어스 트랜지스터(MPF2a,b)가 입력에 대해 필요한 전류를 더 빠르게 생성시킬 수 있다. 시뮬레이션 결과, 해당 커패시터를 추가한 경우 단일 이득 주파수가 497 MHz에서 516 MHz로 향상되는 것이 확인 할 수 있다. 도 6a 및 6b는 본 발명의 일 실시예에 따른 보상 비교 그래프를 도시한 도면이다. 도 6a 및 6b를 참고하면, 그림 4는 피드백 계수( )와 부하 커패시턴스(CLOAD)가 각각 0.5pF 및 5pF 차이인 단 일 이득 반전 피드백 구조(unity gain inverting feedback structure)를 사용하여 HMCC, MC 및 HCC의 보드 플 롯을 확인할 수 있다. 동일한 총 보상 커패시턴스로, HMCC는 516MHz/62.6 의 UGF/PM을 달성하고, MC 및 HCC는 각각 214MHz/62.3 및 298MHz/81.1 를 달성할 수 있다. 유사한 PM 값으로, HMCC는 516MHz/62.6 의 UGF/PM에서 3.52ns의 1% 정확도 안정화 시간을 달성하고, MC 및 HCC 는 214MHz/62.3 및 528 MHZ/62.4 의 UGF/PM에서 7.61ns 및 5.52ns를 달성할 수 있다. 이것은 HMCC가 보상 방식 중 합리적인 PM 값으로 가장 빠른 정착 시간을 보장한다는 것을 나타낼 수 있다. 일 실시예에서, 도 1의 C1a,b는 입력부에서 교차 결합 커패시터(cross-coupled capacitor, CCC)라고 합니다. 이 경우, CCC=100fF(HMCC & HMCC -Calc.) 및 CCC=0fF(HMCC w/o CCC & HMCC w/o CCC -Calc.)를 사용하여 시뮬레 이션 및 계산된 보드 플롯을 통해 극점-영점 이중선의 생성을 증명할 수 있다. CCC는 영점 Z1을 더 낮은 주파수로 드래그하므로 시뮬레이션 결과에서 PM이 57.4 에서 62.6 로 향상될 수 있다. 또한, CCC는 계산 결과에 따라 Z1의 위치를 -2.79GHz에서 -1.85GHz로 드래그하고 PM을 68.9 에서 74.2 로 향상 시킬 수 있다. 또한, CCC는 시뮬레이션 및 계산 결과에서 OPAMP의 UGF를 각각 466MHz에서 516MHz로, 497MHz에서 512MHz로 향 상시킬 수 있다. 도 7은 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기의 회로도를 도시한 도면이다. 도 7을 참고하면, 본 발명에 따른 효율적인 전력소모 기반의 고속 저왜곡 완전 차동 연산증폭기의 구조를 확인할 수 있다. 도 7의 경우, 도 2와 다른 점은 입력을 신호의 전범위를 드라이브할 수 있도록 N모스가 추가된 점, 그리고 정적 바이어스 회로를 도 5의 적응형 바이어스의 회로로 대체한 상태이다. 이 경우, MP1-12a,b와 MN1-12a,b는 입력 전범위를 드라이브하는 차동 입력 DRFC 입력부를 나타낼 수 있다. 또한, MPF1-5a,b, MNF1-5a,b, 및 CF1-2a,b는 적응형 바이어스를 나타낼 수 있다. 또한, RZ1-2a,b와 CC1-2a,b는 하이브리드 밀러-캐스코드 보상부를 나타낼 수 있다. 또한, MPFBa,b, MNFBa,b, MPOa,b, MNOa,b는 부동 전지를 이용한 클래스 AB 출력부를 나타낼 수 있다. 또한, C1-2a,b는 입력 크로스 커플 커패시터를 나타낼 수 있다. 고속 저왜곡 연산증폭기는 실제 제안된 레일-투-레일(rail-to-rail) OPAMP를 나타낼 수 있다. 동적 바이어싱(dynamic biasing)은 기존의 클래스 A 바이어스를 슈퍼 클래스 AB로 수정하는 FVF 방식으로 구현 될 수 있다. 따라서 차동 입력부에 더 큰 바이어스 전류를 공급할 수 있다. 바이어싱 전류의 양은 두 입력 간의 차이로 정의 될 수 있다. 고속 저왜곡 연산증폭기에 적응형 바이어스를 채택함으로써, 강력한 전류 구동 기능은 비교적 낮은 전류 소비로 증가된 루프 이득으로 인해 더 빠른 SR, 더 넓은 대역폭 및 향상된 선형성을 달성할 수 있다. 기존의 FVF에서, 입력 MOSFET(도 7의 MPF1b)의 드레인 전압은 다이오드 연결 MOSFET(그림 5의 MPF4a) 없이 정적 바이어스(도 5의 MNF5b)로 인해 풀업(pulled-up)될 수 있다. 결과적으로, 입력 MOSFET의 VDS 마진이 충분하지 않 기 때문에 FVF의 입력 범위가 좁아질 수 있다. 다이오드 연결 MOSFET은 입력 MOSFET의 드레인 전압을 떨어 뜨려 FVF 입력에 대한 VDS 마진을 향상시킬 수 있다. 그러나, 다이오드 연결 MOSFET(diode-connected MOSFET)을 추가하면, 도 7의 드레인 및 소스 노드에서 각각 Cgs,PF4a+Csb,PF4a 및 Cdb,PF4a에 의해 기생 커패시턴스가 증가할 수 있다. 이로 인해, 추가 극점으로 인해 해당 노드의 속도가 저하될 수 있다. 도 7의 CF2a는 입력 MOSFET MPF1a의 드레인 노드에서 고주파 영역의 동적 바이어스 MPF2a까지의 낮은 임피던스 경로 를 생성하여 속도 저하를 보상하기 위해 구현될 수 있다. 결과적으로, 고속 저왜곡 연산증폭기의 UGF가 497MHz에서 516MHz로 약간 증가할 수 있다. 하기 <표 2>는 PVT 변형 및 1000회 실행 불일치 Monte-Carlo 시뮬레이션과 함께 고속 저왜곡 연산증폭기의 AC 성능을 표시할 수 있다. 표 2"}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "단일 톤 총 고조파 왜곡(total harmonic distortion, THD) 및 3차 상호 변조(third-order intermodulation, IM3)는 1.6Vpp 차동 출력 스윙으로 38MHz에서 각각 -72.7dB 및 -78.9dB일 수 있다. 1% 정확도 안정화 시간, 포 지티브 및 네거티브 SR은 각각 3.52ns, 236V/us 및 256V/us일 수 있다. 1MHz 및 대기 전류 소비에서 입력 기준 잡음은 각각 148 및 1.99mA일 수 있다. 도 8은 본 발명의 일 실시예에 따른 공통모드 피드백 회로를 도시한 도면이다. 도 8을 참고하면, 공통모드 피드백 회로를 확인할 수 있다. 완전 차동 연산증폭기는 공통 모드 전압을 설정해주는 회로가 필요한데, 이것이 바로 공통모드 피드백 회로 이다. RC1,2과 CC1,2은 연산증폭기의 두 출력의 중간 (공통모드) 전압인 VCM을 검출할 수 있다. 공통모드 피드백 회로의 입력인 MCP1,2는 이를 VCM_REF와 비교할 수 있다. VCM_REF는 설계자가 원하는 연산 증폭기의 레퍼런스 (reference) 전압이며, 일반적으로 저항 디바이더 (divider) 나 밴드갭 레퍼런스 회로 (Band-gap reference circuit)으로 구성될 수 있다. VCM과 VCM_REF를 비교하여 VCM_REF보다 VCM이 높으면 VCM이 VCM_REF와 비슷해질 수 있게 전압을 내리는 방향으로 VCMFB를 조절할 수 있다. 즉, VCM과 VCM_REF의 차이가 임계값 이하로 조절될 수 있게 전압을 내리는 방향으로 VCMFB를 조절 할 수 있다. 반대로 VCM이 VCM_REF보다 낮으면 VCM을 높여서 VCM_REF와 같아질 수 있게 VCMFB를 조절할 수 있다. VCMFB는 도 7의 VCMFB로 동일한 노드 전압이다. 일반적인 공통모드 피드백 회로는 액티브 로드 (active load)인 MCN1,2를 다이오드 연결 형태로 사용할 수 있다. 이러한 경우 임피던스가 트랜스 컨덕턴스의 역수로 정의되어 감소된다. 이는 곧 해당 공통 모드 피드백 회로의 전압이득이 감소하는 결과를 초래할 수 있다. 하지만, 전압 이득을 낮추어 공통모드 피드백 회로의 위상 여유를 확보할 수 있게 된다. 일 실시예에서, RLFB1,2라는 로컬 공통 모드 피드백 회로(local common-mode feedback circuit)이 사용될 수 있다. 이러한 경우 전압 이득을 받은 VCM과 VCM_REF의 중간 전압을 검출하여 MCN1,2를 조절하게 된다. RLFB1,2는 일반적으로 수십 킬로옴의 저항인데, 이는 액티브 로드의 임피던스를 높여 공통 모드 피드백 회로의 전 압 이득을 증가시킬 수 있다. RLFB1,2의 값이 커질수록 전압이득은 늘어나며, 반대로 작아질수록 이득 역시 작아진다. 이러한 로컬 공통 모드 피드백 회로 방식은 원하는 전압이득을 저항을 조절하여 설정할 수 있는 설계의 장점을 지닌다. 도 9는 본 발명의 일 실시예에 따른 5차 연속시간 아날로그 필터의 회로도를 도시한 도면이다. 도 10은 본 발명의 일 실시예에 따른 측정 보드를 도시한 도면이다. 도 9를 참고하면, 프로그래밍 가능한 이득 5차 액티브 LPF는 180nm CMOS 기술에서 도 7의 고속 저왜곡 연 산증폭기로 구현될 수 있다. 40MHz 대역폭의 LPF는 SFDR(스퓨리어스없는 동적 범위)이 60dB인 250MS/s 전 류 조정 디지털-아날로그 컨버터(CS DAC)에 대한 포스트 필터로 구현될 수 있다. 따라서, DAC의 이미지를 적절하게 감쇠시키기 위해 160MHz에서 -60dB의 저지 대역 제거를 보장하기 위해 5차 체 비쇼프(Chebyshev)가 선택될 수 있다. 이 경우, 도 10을 참고하면, 측정을 위한 칩 현미경 사진과 인쇄 회로 기 판(PCB)이 사용될 수 있다. LPF는 5차 체비쇼프 타입-I 다중 피드백(Multiple Feedback, MFB) 완전 차동 토폴로지로 설계될 수 있다. 도 11a 내지 11d는 본 발명에 따른 측정 필터의 성능 그래프를 도시한 도면이다. 도 11a를 참고하면, 본 발명에 따른 LPF의 크기 응답을 확인할 수 있다. 측정된 -3dB 대역폭은 도 11a에 설명 된대로 56MHz이고 인밴드 리플은 +/-0.2dB 이내일 수 있다. 전체 게인은 3dB 게인 제어단를 통해 -3dB에서 +12dB까지 제어할 수 있다. LPF는 차동 출력을 단일 종단으로 변환하고 높은 임피던스 부하 조건을 갖기 위해 1:1 임피던스 변압기와 광대 역 저왜곡 단일 이득 버퍼로 측정될 수 있다. 입력 신호는 벡터 신호 발생기로 생성되고 칩의 출력은 신호 분석기로 측정될 수 있다. 도 11b를 참고하면, 38MHz에서 1.57Vpp 차동 출력으로 측정된 2 톤 FFT 및 IM3(톤 간격: 1MHz)를 확인할 수 있 다. 본 발명에 따른 LPF는 0dB 게인으로 측정되며 도 11b와 같이 1.57Vpp 차동 출력으로 -57.8dB IM3을 달성할 수 있다. 도 11c를 참고하면, IB, BE 및 OOB의 IIP3를 확인할 수 있다. IIP3는 38MHz, 56MHz 및 100MHz(톤 간격: 1MHz) 에서 측정되어 IB(in-band), BE(band-edge) 및 OOB(out-of-band)에서 LPF의 선형성을 검증할 수 있다. IB, BE 및 OOB에서 각각 30.5dBm, 27.0dBm 및 46.8dBm의 IIP3를 달성할 수 있다. 도 11d를 참고하면, 10MHz에서 P1dB를 확인할 수 있다. 측정된 1dB 압축점(P1dB)은 8dBm일 수 있다. 인밴드 통 합 잡음(Vn,IN)은 500KHz에서 대역 에지까지 943.8uVrms, 56MHz일 수 있다. 등가 인밴드 스펙트럼 잡음 밀도 (PN,IN)는 126.1 이며, 하기 <표 3>은 제안된 LPF를 기존의 연속 아날로그 필터 기술과 비교할 수 있다.표 3"}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "본 발명에 따른 LPF는 가장 넓은 대역폭과 가장 높은 IIP3 성능을 달성할 수 있다. 또한 제안된 LPF에 대한 IM3 측정(fIM3)의 입력 주파수는 36.5MHz로 표 중 가장 높을 수 있다. 따라서 고속 저왜곡 연산증폭기는 광대역 적용을 위해 저왜곡 및 고속 특성을 갖는다는 것을 보장할 수 있 다. 또한, 본 발명에 따른 LPF는 표의 참조 중 0.2dB의 가장 작은 인밴드 리플을 가질 수 있다. 성능 지수(FoM)"}
{"patent_id": "10-2021-0004284", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "[12]에는 LPF(fIM3, IIP3 및 Vn,IN)의 모든 중요한 성능 요소가 포함될 수 있다. LPF는 152.9dBJ-1 FoM을 달성할 수 있다. 이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로, 통상의 기술자라면 본 발명의 본질적인 특성이 벗어나지 않는 범위에서 다양한 변경 및 수정이 가능할 것이다. 본 명세서에 개시된 다양한 실시예들은 순서에 관계없이 수행될 수 있으며, 동시에 또는 별도로 수행될 수 있다. 일 실시예에서, 본 명세서에서 설명되는 각 도면에서 적어도 하나의 단계가 생략되거나 추가될 수 있고, 역순으 로 수행될 수도 있으며, 동시에 수행될 수도 있다. 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라, 설명하기 위한 것이고, 이러한 실시예들에 의하여 본 발명의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 이해되어야 한다."}
{"patent_id": "10-2021-0004284", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기의 기능적 구성을 도시한 도면이다. 도 2는 본 발명의 일 실시예에 따른 정적 바이어스가 적용된 연산증폭기의 회로도를 도시한 도면이다. 도 3은 본 발명의 일 실시예에 따른 연산증폭기의 하프 회로의 스몰 신호 모델을 도시한 도면이다. 도 4는 본 발명의 일 실시예에 따른 연산증폭기의 출력부에 대한 다양한 보상 기법을 도시한 도면이다. 도 5는 본 발명의 일 실시예에 따른 플립 전압 팔로워를 이용한 적응형 바이어스의 회로도를 도시한 도면이다. 도 6a 및 6b는 본 발명의 일 실시예에 따른 보상 비교 그래프를 도시한 도면이다. 도 7은 본 발명의 일 실시예에 따른 고속 저왜곡 연산증폭기의 회로도를 도시한 도면이다. 도 8은 본 발명의 일 실시예에 따른 공통모드 피드백 회로를 도시한 도면이다. 도 9는 본 발명의 일 실시예에 따른 5차 연속시간 아날로그 필터의 회로도를 도시한 도면이다. 도 10은 본 발명의 일 실시예에 따른 측정 보드를 도시한 도면이다. 도 11a 내지 11d는 본 발명에 따른 측정 필터의 성능 그래프를 도시한 도면이다."}
