##  Copyright 2015-2017 Espressif Systems (Shanghai) PTE LTD
##
##  Licensed under the Apache License, Version 2.0 (the "License");
##  you may not use this file except in compliance with the License.
##  You may obtain a copy of the License at
##
##      http://www.apache.org/licenses/LICENSE-2.0
##
##  Unless required by applicable law or agreed to in writing, software
##  distributed under the License is distributed on an "AS IS" BASIS,
##  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
##  See the License for the specific language governing permissions and
##  limitations under the License.

import
  soc

##  The following are the bit fields for PERIPHS_IO_MUX_x_U registers
##  Output enable in sleep mode

const
  SLP_OE* = (BIT(0))
  SLP_OE_M* = (BIT(0))
  SLP_OE_V* = 1
  SLP_OE_S* = 0

##  Pin used for wakeup from sleep

const
  SLP_SEL* = (BIT(1))
  SLP_SEL_M* = (BIT(1))
  SLP_SEL_V* = 1
  SLP_SEL_S* = 1

##  Pulldown enable in sleep mode

const
  SLP_PD* = (BIT(2))
  SLP_PD_M* = (BIT(2))
  SLP_PD_V* = 1
  SLP_PD_S* = 2

##  Pullup enable in sleep mode

const
  SLP_PU* = (BIT(3))
  SLP_PU_M* = (BIT(3))
  SLP_PU_V* = 1
  SLP_PU_S* = 3

##  Input enable in sleep mode

const
  SLP_IE* = (BIT(4))
  SLP_IE_M* = (BIT(4))
  SLP_IE_V* = 1
  SLP_IE_S* = 4

##  Drive strength in sleep mode

const
  SLP_DRV* = 0x00000003
  SLP_DRV_M* = (SLP_DRV_V shl SLP_DRV_S)
  SLP_DRV_V* = 0x00000003
  SLP_DRV_S* = 5

##  Pulldown enable

const
  FUN_PD* = (BIT(7))
  FUN_PD_M* = (BIT(7))
  FUN_PD_V* = 1
  FUN_PD_S* = 7

##  Pullup enable

const
  FUN_PU* = (BIT(8))
  FUN_PU_M* = (BIT(8))
  FUN_PU_V* = 1
  FUN_PU_S* = 8

##  Input enable

const
  FUN_IE* = (BIT(9))
  FUN_IE_M* = (FUN_IE_V shl FUN_IE_S)
  FUN_IE_V* = 1
  FUN_IE_S* = 9

##  Drive strength

const
  FUN_DRV* = 0x00000003
  FUN_DRV_M* = (FUN_DRV_V shl FUN_DRV_S)
  FUN_DRV_V* = 0x00000003
  FUN_DRV_S* = 10

##  Function select (possible values are defined for each pin as FUNC_pinname_function below)

const
  MCU_SEL* = 0x00000007
  MCU_SEL_M* = (MCU_SEL_V shl MCU_SEL_S)
  MCU_SEL_V* = 0x00000007
  MCU_SEL_S* = 12

template PIN_INPUT_ENABLE*(PIN_NAME: untyped): untyped =
  SET_PERI_REG_MASK(PIN_NAME, FUN_IE)

template PIN_INPUT_DISABLE*(PIN_NAME: untyped): untyped =
  CLEAR_PERI_REG_MASK(PIN_NAME, FUN_IE)

template PIN_SET_DRV*(PIN_NAME, drv: untyped): untyped =
  REG_SET_FIELD(PIN_NAME, FUN_DRV, (drv))

template PIN_FUNC_SELECT*(PIN_NAME, FUNC: untyped): untyped =
  REG_SET_FIELD(PIN_NAME, MCU_SEL, FUNC)

const
  PIN_FUNC_GPIO* = 2
  PIN_CTRL* = (DR_REG_IO_MUX_BASE + 0x00000000)
  CLK_OUT3* = 0x0000000F
  CLK_OUT3_V* = CLK_OUT3
  CLK_OUT3_S* = 8
  CLK_OUT3_M* = (CLK_OUT3_V shl CLK_OUT3_S)
  CLK_OUT2* = 0x0000000F
  CLK_OUT2_V* = CLK_OUT2
  CLK_OUT2_S* = 4
  CLK_OUT2_M* = (CLK_OUT2_V shl CLK_OUT2_S)
  CLK_OUT1* = 0x0000000F
  CLK_OUT1_V* = CLK_OUT1
  CLK_OUT1_S* = 0
  CLK_OUT1_M* = (CLK_OUT1_V shl CLK_OUT1_S)
  PERIPHS_IO_MUX_GPIO0_U* = (DR_REG_IO_MUX_BASE + 0x00000044)
  IO_MUX_GPIO0_REG* = PERIPHS_IO_MUX_GPIO0_U
  FUNC_GPIO0_EMAC_TX_CLK* = 5
  FUNC_GPIO0_GPIO0* = 2
  FUNC_GPIO0_CLK_OUT1* = 1
  FUNC_GPIO0_GPIO0_0* = 0
  PERIPHS_IO_MUX_U0TXD_U* = (DR_REG_IO_MUX_BASE + 0x00000088)
  IO_MUX_GPIO1_REG* = PERIPHS_IO_MUX_U0TXD_U
  FUNC_U0TXD_EMAC_RXD2* = 5
  FUNC_U0TXD_GPIO1* = 2
  FUNC_U0TXD_CLK_OUT3* = 1
  FUNC_U0TXD_U0TXD* = 0
  PERIPHS_IO_MUX_GPIO2_U* = (DR_REG_IO_MUX_BASE + 0x00000040)
  IO_MUX_GPIO2_REG* = PERIPHS_IO_MUX_GPIO2_U
  FUNC_GPIO2_SD_DATA0* = 4
  FUNC_GPIO2_HS2_DATA0* = 3
  FUNC_GPIO2_GPIO2* = 2
  FUNC_GPIO2_HSPIWP* = 1
  FUNC_GPIO2_GPIO2_0* = 0
  PERIPHS_IO_MUX_U0RXD_U* = (DR_REG_IO_MUX_BASE + 0x00000084)
  IO_MUX_GPIO3_REG* = PERIPHS_IO_MUX_U0RXD_U
  FUNC_U0RXD_GPIO3* = 2
  FUNC_U0RXD_CLK_OUT2* = 1
  FUNC_U0RXD_U0RXD* = 0
  PERIPHS_IO_MUX_GPIO4_U* = (DR_REG_IO_MUX_BASE + 0x00000048)
  IO_MUX_GPIO4_REG* = PERIPHS_IO_MUX_GPIO4_U
  FUNC_GPIO4_EMAC_TX_ER* = 5
  FUNC_GPIO4_SD_DATA1* = 4
  FUNC_GPIO4_HS2_DATA1* = 3
  FUNC_GPIO4_GPIO4* = 2
  FUNC_GPIO4_HSPIHD* = 1
  FUNC_GPIO4_GPIO4_0* = 0
  PERIPHS_IO_MUX_GPIO5_U* = (DR_REG_IO_MUX_BASE + 0x0000006C)
  IO_MUX_GPIO5_REG* = PERIPHS_IO_MUX_GPIO5_U
  FUNC_GPIO5_EMAC_RX_CLK* = 5
  FUNC_GPIO5_HS1_DATA6* = 3
  FUNC_GPIO5_GPIO5* = 2
  FUNC_GPIO5_VSPICS0* = 1
  FUNC_GPIO5_GPIO5_0* = 0
  PERIPHS_IO_MUX_SD_CLK_U* = (DR_REG_IO_MUX_BASE + 0x00000060)
  IO_MUX_GPIO6_REG* = PERIPHS_IO_MUX_SD_CLK_U
  FUNC_SD_CLK_U1CTS* = 4
  FUNC_SD_CLK_HS1_CLK* = 3
  FUNC_SD_CLK_GPIO6* = 2
  FUNC_SD_CLK_SPICLK* = 1
  FUNC_SD_CLK_SD_CLK* = 0
  PERIPHS_IO_MUX_SD_DATA0_U* = (DR_REG_IO_MUX_BASE + 0x00000064)
  IO_MUX_GPIO7_REG* = PERIPHS_IO_MUX_SD_DATA0_U
  FUNC_SD_DATA0_U2RTS* = 4
  FUNC_SD_DATA0_HS1_DATA0* = 3
  FUNC_SD_DATA0_GPIO7* = 2
  FUNC_SD_DATA0_SPIQ* = 1
  FUNC_SD_DATA0_SD_DATA0* = 0
  PERIPHS_IO_MUX_SD_DATA1_U* = (DR_REG_IO_MUX_BASE + 0x00000068)
  IO_MUX_GPIO8_REG* = PERIPHS_IO_MUX_SD_DATA1_U
  FUNC_SD_DATA1_U2CTS* = 4
  FUNC_SD_DATA1_HS1_DATA1* = 3
  FUNC_SD_DATA1_GPIO8* = 2
  FUNC_SD_DATA1_SPID* = 1
  FUNC_SD_DATA1_SD_DATA1* = 0
  PERIPHS_IO_MUX_SD_DATA2_U* = (DR_REG_IO_MUX_BASE + 0x00000054)
  IO_MUX_GPIO9_REG* = PERIPHS_IO_MUX_SD_DATA2_U
  FUNC_SD_DATA2_U1RXD* = 4
  FUNC_SD_DATA2_HS1_DATA2* = 3
  FUNC_SD_DATA2_GPIO9* = 2
  FUNC_SD_DATA2_SPIHD* = 1
  FUNC_SD_DATA2_SD_DATA2* = 0
  PERIPHS_IO_MUX_SD_DATA3_U* = (DR_REG_IO_MUX_BASE + 0x00000058)
  IO_MUX_GPIO10_REG* = PERIPHS_IO_MUX_SD_DATA3_U
  FUNC_SD_DATA3_U1TXD* = 4
  FUNC_SD_DATA3_HS1_DATA3* = 3
  FUNC_SD_DATA3_GPIO10* = 2
  FUNC_SD_DATA3_SPIWP* = 1
  FUNC_SD_DATA3_SD_DATA3* = 0
  PERIPHS_IO_MUX_SD_CMD_U* = (DR_REG_IO_MUX_BASE + 0x0000005C)
  IO_MUX_GPIO11_REG* = PERIPHS_IO_MUX_SD_CMD_U
  FUNC_SD_CMD_U1RTS* = 4
  FUNC_SD_CMD_HS1_CMD* = 3
  FUNC_SD_CMD_GPIO11* = 2
  FUNC_SD_CMD_SPICS0* = 1
  FUNC_SD_CMD_SD_CMD* = 0
  PERIPHS_IO_MUX_MTDI_U* = (DR_REG_IO_MUX_BASE + 0x00000034)
  IO_MUX_GPIO12_REG* = PERIPHS_IO_MUX_MTDI_U
  FUNC_MTDI_EMAC_TXD3* = 5
  FUNC_MTDI_SD_DATA2* = 4
  FUNC_MTDI_HS2_DATA2* = 3
  FUNC_MTDI_GPIO12* = 2
  FUNC_MTDI_HSPIQ* = 1
  FUNC_MTDI_MTDI* = 0
  PERIPHS_IO_MUX_MTCK_U* = (DR_REG_IO_MUX_BASE + 0x00000038)
  IO_MUX_GPIO13_REG* = PERIPHS_IO_MUX_MTCK_U
  FUNC_MTCK_EMAC_RX_ER* = 5
  FUNC_MTCK_SD_DATA3* = 4
  FUNC_MTCK_HS2_DATA3* = 3
  FUNC_MTCK_GPIO13* = 2
  FUNC_MTCK_HSPID* = 1
  FUNC_MTCK_MTCK* = 0
  PERIPHS_IO_MUX_MTMS_U* = (DR_REG_IO_MUX_BASE + 0x00000030)
  IO_MUX_GPIO14_REG* = PERIPHS_IO_MUX_MTMS_U
  FUNC_MTMS_EMAC_TXD2* = 5
  FUNC_MTMS_SD_CLK* = 4
  FUNC_MTMS_HS2_CLK* = 3
  FUNC_MTMS_GPIO14* = 2
  FUNC_MTMS_HSPICLK* = 1
  FUNC_MTMS_MTMS* = 0
  PERIPHS_IO_MUX_MTDO_U* = (DR_REG_IO_MUX_BASE + 0x0000003C)
  IO_MUX_GPIO15_REG* = PERIPHS_IO_MUX_MTDO_U
  FUNC_MTDO_EMAC_RXD3* = 5
  FUNC_MTDO_SD_CMD* = 4
  FUNC_MTDO_HS2_CMD* = 3
  FUNC_MTDO_GPIO15* = 2
  FUNC_MTDO_HSPICS0* = 1
  FUNC_MTDO_MTDO* = 0
  PERIPHS_IO_MUX_GPIO16_U* = (DR_REG_IO_MUX_BASE + 0x0000004C)
  IO_MUX_GPIO16_REG* = PERIPHS_IO_MUX_GPIO16_U
  FUNC_GPIO16_EMAC_CLK_OUT* = 5
  FUNC_GPIO16_U2RXD* = 4
  FUNC_GPIO16_HS1_DATA4* = 3
  FUNC_GPIO16_GPIO16* = 2
  FUNC_GPIO16_GPIO16_0* = 0
  PERIPHS_IO_MUX_GPIO17_U* = (DR_REG_IO_MUX_BASE + 0x00000050)
  IO_MUX_GPIO17_REG* = PERIPHS_IO_MUX_GPIO17_U
  FUNC_GPIO17_EMAC_CLK_OUT_180* = 5
  FUNC_GPIO17_U2TXD* = 4
  FUNC_GPIO17_HS1_DATA5* = 3
  FUNC_GPIO17_GPIO17* = 2
  FUNC_GPIO17_GPIO17_0* = 0
  PERIPHS_IO_MUX_GPIO18_U* = (DR_REG_IO_MUX_BASE + 0x00000070)
  IO_MUX_GPIO18_REG* = PERIPHS_IO_MUX_GPIO18_U
  FUNC_GPIO18_HS1_DATA7* = 3
  FUNC_GPIO18_GPIO18* = 2
  FUNC_GPIO18_VSPICLK* = 1
  FUNC_GPIO18_GPIO18_0* = 0
  PERIPHS_IO_MUX_GPIO19_U* = (DR_REG_IO_MUX_BASE + 0x00000074)
  IO_MUX_GPIO19_REG* = PERIPHS_IO_MUX_GPIO19_U
  FUNC_GPIO19_EMAC_TXD0* = 5
  FUNC_GPIO19_U0CTS* = 3
  FUNC_GPIO19_GPIO19* = 2
  FUNC_GPIO19_VSPIQ* = 1
  FUNC_GPIO19_GPIO19_0* = 0
  PERIPHS_IO_MUX_GPIO20_U* = (DR_REG_IO_MUX_BASE + 0x00000078)
  IO_MUX_GPIO20_REG* = PERIPHS_IO_MUX_GPIO20_U
  FUNC_GPIO20_GPIO20* = 2
  FUNC_GPIO20_GPIO20_0* = 0
  PERIPHS_IO_MUX_GPIO21_U* = (DR_REG_IO_MUX_BASE + 0x0000007C)
  IO_MUX_GPIO21_REG* = PERIPHS_IO_MUX_GPIO21_U
  FUNC_GPIO21_EMAC_TX_EN* = 5
  FUNC_GPIO21_GPIO21* = 2
  FUNC_GPIO21_VSPIHD* = 1
  FUNC_GPIO21_GPIO21_0* = 0
  PERIPHS_IO_MUX_GPIO22_U* = (DR_REG_IO_MUX_BASE + 0x00000080)
  IO_MUX_GPIO22_REG* = PERIPHS_IO_MUX_GPIO22_U
  FUNC_GPIO22_EMAC_TXD1* = 5
  FUNC_GPIO22_U0RTS* = 3
  FUNC_GPIO22_GPIO22* = 2
  FUNC_GPIO22_VSPIWP* = 1
  FUNC_GPIO22_GPIO22_0* = 0
  PERIPHS_IO_MUX_GPIO23_U* = (DR_REG_IO_MUX_BASE + 0x0000008C)
  IO_MUX_GPIO23_REG* = PERIPHS_IO_MUX_GPIO23_U
  FUNC_GPIO23_HS1_STROBE* = 3
  FUNC_GPIO23_GPIO23* = 2
  FUNC_GPIO23_VSPID* = 1
  FUNC_GPIO23_GPIO23_0* = 0
  PERIPHS_IO_MUX_GPIO24_U* = (DR_REG_IO_MUX_BASE + 0x00000090)
  IO_MUX_GPIO24_REG* = PERIPHS_IO_MUX_GPIO24_U
  FUNC_GPIO24_GPIO24* = 2
  FUNC_GPIO24_GPIO24_0* = 0
  PERIPHS_IO_MUX_GPIO25_U* = (DR_REG_IO_MUX_BASE + 0x00000024)
  IO_MUX_GPIO25_REG* = PERIPHS_IO_MUX_GPIO25_U
  FUNC_GPIO25_EMAC_RXD0* = 5
  FUNC_GPIO25_GPIO25* = 2
  FUNC_GPIO25_GPIO25_0* = 0
  PERIPHS_IO_MUX_GPIO26_U* = (DR_REG_IO_MUX_BASE + 0x00000028)
  IO_MUX_GPIO26_REG* = PERIPHS_IO_MUX_GPIO26_U
  FUNC_GPIO26_EMAC_RXD1* = 5
  FUNC_GPIO26_GPIO26* = 2
  FUNC_GPIO26_GPIO26_0* = 0
  PERIPHS_IO_MUX_GPIO27_U* = (DR_REG_IO_MUX_BASE + 0x0000002C)
  IO_MUX_GPIO27_REG* = PERIPHS_IO_MUX_GPIO27_U
  FUNC_GPIO27_EMAC_RX_DV* = 5
  FUNC_GPIO27_GPIO27* = 2
  FUNC_GPIO27_GPIO27_0* = 0
  PERIPHS_IO_MUX_GPIO32_U* = (DR_REG_IO_MUX_BASE + 0x0000001C)
  IO_MUX_GPIO32_REG* = PERIPHS_IO_MUX_GPIO32_U
  FUNC_GPIO32_GPIO32* = 2
  FUNC_GPIO32_GPIO32_0* = 0
  PERIPHS_IO_MUX_GPIO33_U* = (DR_REG_IO_MUX_BASE + 0x00000020)
  IO_MUX_GPIO33_REG* = PERIPHS_IO_MUX_GPIO33_U
  FUNC_GPIO33_GPIO33* = 2
  FUNC_GPIO33_GPIO33_0* = 0
  PERIPHS_IO_MUX_GPIO34_U* = (DR_REG_IO_MUX_BASE + 0x00000014)
  IO_MUX_GPIO34_REG* = PERIPHS_IO_MUX_GPIO34_U
  FUNC_GPIO34_GPIO34* = 2
  FUNC_GPIO34_GPIO34_0* = 0
  PERIPHS_IO_MUX_GPIO35_U* = (DR_REG_IO_MUX_BASE + 0x00000018)
  IO_MUX_GPIO35_REG* = PERIPHS_IO_MUX_GPIO35_U
  FUNC_GPIO35_GPIO35* = 2
  FUNC_GPIO35_GPIO35_0* = 0
  PERIPHS_IO_MUX_GPIO36_U* = (DR_REG_IO_MUX_BASE + 0x00000004)
  IO_MUX_GPIO36_REG* = PERIPHS_IO_MUX_GPIO36_U
  FUNC_GPIO36_GPIO36* = 2
  FUNC_GPIO36_GPIO36_0* = 0
  PERIPHS_IO_MUX_GPIO37_U* = (DR_REG_IO_MUX_BASE + 0x00000008)
  IO_MUX_GPIO37_REG* = PERIPHS_IO_MUX_GPIO37_U
  FUNC_GPIO37_GPIO37* = 2
  FUNC_GPIO37_GPIO37_0* = 0
  PERIPHS_IO_MUX_GPIO38_U* = (DR_REG_IO_MUX_BASE + 0x0000000C)
  IO_MUX_GPIO38_REG* = PERIPHS_IO_MUX_GPIO38_U
  FUNC_GPIO38_GPIO38* = 2
  FUNC_GPIO38_GPIO38_0* = 0
  PERIPHS_IO_MUX_GPIO39_U* = (DR_REG_IO_MUX_BASE + 0x00000010)
  IO_MUX_GPIO39_REG* = PERIPHS_IO_MUX_GPIO39_U
  FUNC_GPIO39_GPIO39* = 2
  FUNC_GPIO39_GPIO39_0* = 0
