TimeQuest Timing Analyzer report for EP2C5
Sat Feb 20 13:08:05 2016
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk1750K'
 13. Slow Model Setup: 'clk50M'
 14. Slow Model Hold: 'clk1750K'
 15. Slow Model Hold: 'clk50M'
 16. Slow Model Recovery: 'clk50M'
 17. Slow Model Removal: 'clk50M'
 18. Slow Model Minimum Pulse Width: 'clk50M'
 19. Slow Model Minimum Pulse Width: 'clk1750K'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'clk1750K'
 36. Fast Model Setup: 'clk50M'
 37. Fast Model Hold: 'clk1750K'
 38. Fast Model Hold: 'clk50M'
 39. Fast Model Recovery: 'clk50M'
 40. Fast Model Removal: 'clk50M'
 41. Fast Model Minimum Pulse Width: 'clk50M'
 42. Fast Model Minimum Pulse Width: 'clk1750K'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Setup Transfers
 61. Hold Transfers
 62. Recovery Transfers
 63. Removal Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; EP2C5                                             ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C5T144C7                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; EP2C5.sdc     ; OK     ; Sat Feb 20 13:08:03 2016 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk50M     ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M }   ;
; clk1750K   ; Base ; 571.000 ; 1.75 MHz  ; 0.000 ; 285.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk1750K } ;
+------------+------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 72.91 MHz ; 72.91 MHz       ; clk50M     ;      ;
; 75.77 MHz ; 75.77 MHz       ; clk1750K   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; clk1750K ; -15.594 ; -575.613      ;
; clk50M   ; 6.285   ; 0.000         ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk1750K ; 0.445 ; 0.000         ;
; clk50M   ; 0.445 ; 0.000         ;
+----------+-------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 16.977 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 1.759 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+---------+-------------------+
; Clock    ; Slack   ; End Point TNS     ;
+----------+---------+-------------------+
; clk50M   ; 8.889   ; 0.000             ;
; clk1750K ; 283.186 ; 0.000             ;
+----------+---------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk1750K'                                                                                                                                                                                ;
+---------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.594 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.631     ;
; -15.578 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.615     ;
; -15.478 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.515     ;
; -15.462 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.499     ;
; -15.360 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.397     ;
; -15.344 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.381     ;
; -15.326 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.363     ;
; -15.266 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.303     ;
; -15.250 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.287     ;
; -15.242 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 16.293     ;
; -15.237 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.274     ;
; -15.211 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 16.262     ;
; -15.210 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.247     ;
; -15.198 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.235     ;
; -15.190 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.227     ;
; -15.185 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 16.225     ;
; -15.182 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.219     ;
; -15.174 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 16.214     ;
; -15.174 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.211     ;
; -15.121 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.158     ;
; -15.118 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.093      ; 16.171     ;
; -15.107 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.093      ; 16.160     ;
; -15.103 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.140     ;
; -15.098 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 16.138     ;
; -15.092 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.129     ;
; -15.087 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.124     ;
; -15.087 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 16.127     ;
; -15.036 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 16.087     ;
; -15.018 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 16.072     ;
; -15.008 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 16.048     ;
; -15.005 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 16.056     ;
; -15.003 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.040     ;
; -14.998 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 16.035     ;
; -14.956 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 16.010     ;
; -14.942 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.978     ;
; -14.941 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.093      ; 15.994     ;
; -14.937 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.977     ;
; -14.930 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.967     ;
; -14.926 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.962     ;
; -14.926 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.966     ;
; -14.922 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.959     ;
; -14.921 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.961     ;
; -14.909 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.946     ;
; -14.898 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.949     ;
; -14.894 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.092      ; 15.946     ;
; -14.882 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.933     ;
; -14.879 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.930     ;
; -14.867 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.918     ;
; -14.865 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.905     ;
; -14.863 ; chan2_keys[122] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.917     ;
; -14.857 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.897     ;
; -14.854 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.894     ;
; -14.851 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.902     ;
; -14.848 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.899     ;
; -14.841 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.878     ;
; -14.835 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.872     ;
; -14.833 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.870     ;
; -14.820 ; chan2_keys[121] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.874     ;
; -14.812 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.866     ;
; -14.800 ; chan1_keys[119] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.836     ;
; -14.791 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.831     ;
; -14.790 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.093      ; 15.843     ;
; -14.787 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.827     ;
; -14.786 ; chan1_keys[118] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.823     ;
; -14.784 ; chan1_keys[119] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.820     ;
; -14.780 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.820     ;
; -14.776 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.816     ;
; -14.770 ; chan1_keys[118] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.807     ;
; -14.770 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.810     ;
; -14.760 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.800     ;
; -14.750 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.804     ;
; -14.746 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.783     ;
; -14.714 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.754     ;
; -14.703 ; chan1_keys[117] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.740     ;
; -14.688 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.092      ; 15.740     ;
; -14.688 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.728     ;
; -14.687 ; chan1_keys[117] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.724     ;
; -14.674 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.710     ;
; -14.674 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.728     ;
; -14.658 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.712     ;
; -14.657 ; chan2_keys[122] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.711     ;
; -14.655 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.709     ;
; -14.652 ; chan1_keys[116] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.689     ;
; -14.647 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.093      ; 15.700     ;
; -14.636 ; chan1_keys[116] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.077      ; 15.673     ;
; -14.628 ; chan2_keys[120] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.682     ;
; -14.627 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.667     ;
; -14.614 ; chan2_keys[121] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.668     ;
; -14.614 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.654     ;
; -14.612 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.666     ;
; -14.610 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.650     ;
; -14.609 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.649     ;
; -14.596 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.650     ;
; -14.593 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.094      ; 15.647     ;
; -14.585 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.621     ;
; -14.553 ; chan2_keys[119] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.091      ; 15.604     ;
; -14.550 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.092      ; 15.602     ;
; -14.537 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.080      ; 15.577     ;
; -14.534 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.092      ; 15.586     ;
; -14.533 ; chan1_keys[115] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.076      ; 15.569     ;
+---------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50M'                                                                                                     ;
+-------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 6.285 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.766     ;
; 6.301 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 13.746     ;
; 6.384 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.667     ;
; 6.400 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 13.647     ;
; 6.468 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 13.579     ;
; 6.468 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 13.563     ;
; 6.484 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 13.543     ;
; 6.567 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 13.480     ;
; 6.646 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.405     ;
; 6.651 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 13.376     ;
; 6.679 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.353     ;
; 6.695 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.333     ;
; 6.703 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.329     ;
; 6.719 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.309     ;
; 6.745 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.306     ;
; 6.782 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.250     ;
; 6.786 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[25] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.265     ;
; 6.798 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.230     ;
; 6.808 ; reg14w:D1reg|data_out[3] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 13.239     ;
; 6.824 ; reg14w:D1reg|data_out[3] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 13.219     ;
; 6.829 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 13.202     ;
; 6.851 ; adsr32:adsr1|sout[4]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.181     ;
; 6.862 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.166     ;
; 6.867 ; adsr32:adsr1|sout[4]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.161     ;
; 6.873 ; reg14w:D1reg|data_out[0] ; adsr32:adsr3|sout[28] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 13.156     ;
; 6.877 ; adsr32:adsr1|sout[0]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.155     ;
; 6.885 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[25] ; clk50M       ; clk50M      ; 20.000       ; 0.013      ; 13.166     ;
; 6.886 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.142     ;
; 6.890 ; adsr32:adsr1|sout[3]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 13.142     ;
; 6.893 ; adsr32:adsr1|sout[0]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.135     ;
; 6.906 ; adsr32:adsr1|sout[3]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.122     ;
; 6.963 ; adsr32:adsr2|sout[2]     ; adsr32:adsr2|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 13.074     ;
; 6.965 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 13.063     ;
; 6.969 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[25] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 13.062     ;
; 6.982 ; adsr32:adsr2|sout[2]     ; adsr32:adsr2|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 13.055     ;
; 6.989 ; adsr32:adsr1|sout[5]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.002      ; 13.051     ;
; 6.991 ; reg14w:D1reg|data_out[3] ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 13.052     ;
; 7.005 ; adsr32:adsr1|sout[5]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 13.031     ;
; 7.012 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[19] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.045     ;
; 7.012 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.045     ;
; 7.012 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.045     ;
; 7.012 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.045     ;
; 7.012 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.045     ;
; 7.014 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[29] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 13.030     ;
; 7.020 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[12] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 13.035     ;
; 7.020 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[16] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 13.035     ;
; 7.020 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[18] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 13.035     ;
; 7.020 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[10] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 13.035     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[22] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[21] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[24] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[23] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[17] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.028 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 13.029     ;
; 7.031 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 13.027     ;
; 7.034 ; adsr32:adsr1|sout[4]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 12.994     ;
; 7.040 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 12.992     ;
; 7.053 ; adsr32:adsr2|sout[1]     ; adsr32:adsr2|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.984     ;
; 7.060 ; adsr32:adsr1|sout[0]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 12.968     ;
; 7.064 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 12.968     ;
; 7.066 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[28] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 12.981     ;
; 7.066 ; adsr32:adsr2|sout[2]     ; adsr32:adsr2|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.971     ;
; 7.068 ; reg14w:D1reg|data_out[6] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 12.979     ;
; 7.072 ; adsr32:adsr2|sout[1]     ; adsr32:adsr2|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.965     ;
; 7.073 ; adsr32:adsr1|sout[3]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 12.955     ;
; 7.084 ; reg14w:D1reg|data_out[6] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 12.959     ;
; 7.103 ; reg14w:D1reg|data_out[1] ; adsr32:adsr2|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 12.944     ;
; 7.111 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[19] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.946     ;
; 7.111 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.946     ;
; 7.111 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.946     ;
; 7.111 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.946     ;
; 7.111 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.946     ;
; 7.113 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[29] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 12.931     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[12] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[13] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[17] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[18] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[19] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.114 ; chan2_keys[77]           ; adsr32:adsr2|sout[20] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.923     ;
; 7.119 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[12] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 12.936     ;
; 7.119 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[16] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 12.936     ;
; 7.119 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[18] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 12.936     ;
; 7.119 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[10] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 12.936     ;
; 7.122 ; reg14w:D1reg|data_out[1] ; adsr32:adsr2|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 12.925     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[22] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[21] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[24] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[23] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[17] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.127 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 12.930     ;
; 7.130 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 12.928     ;
; 7.138 ; reg14w:D1reg|data_out[9] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 12.903     ;
; 7.143 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.006     ; 12.889     ;
; 7.151 ; adsr32:adsr2|sout[2]     ; adsr32:adsr2|sout[25] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.886     ;
; 7.154 ; reg14w:D1reg|data_out[9] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.883     ;
; 7.156 ; adsr32:adsr2|sout[1]     ; adsr32:adsr2|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.881     ;
; 7.158 ; adsr32:adsr2|sout[2]     ; adsr32:adsr2|sout[29] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 12.879     ;
; 7.165 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[28] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 12.882     ;
+-------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk1750K'                                                                                                           ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; state.00000001                ; state.00000001          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state.00000000                ; state.00000000          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram_addr[3]                   ; ram_addr[3]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram_addr[1]                   ; ram_addr[1]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram_addr[0]                   ; ram_addr[0]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ram_addr[2]                   ; ram_addr[2]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rBC1                          ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hiz                           ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; state.00000010                ; state.00000011          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.914      ;
; 0.631 ; state.00000100                ; state.00000000          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.917      ;
; 0.636 ; reg7:ENV_SP1_reg|data_out[4]  ; endv_period_change[11]  ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.916      ;
; 0.637 ; chan3_GATE_edge[0]            ; chan3_GATE_edge[1]      ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.923      ;
; 0.639 ; chan2_GATE_edge[0]            ; chan2_GATE_edge[1]      ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.925      ;
; 0.641 ; reg7:ENV_SP1_reg|data_out[0]  ; endv_period_change[7]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.921      ;
; 0.644 ; reg7:ENV_SP2_reg|data_out[5]  ; endv_period_change[5]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.924      ;
; 0.648 ; reg7:ENV_SP2_reg|data_out[1]  ; endv_period_change[1]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.928      ;
; 0.648 ; reg7:ENV_SP2_reg|data_out[4]  ; endv_period_change[4]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.928      ;
; 0.650 ; reg7:ENV_SP1_reg|data_out[2]  ; endv_period_change[9]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.930      ;
; 0.650 ; reg7:ENV_SP1_reg|data_out[6]  ; endv_period_change[13]  ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.930      ;
; 0.653 ; reg7:ENV_SP2_reg|data_out[3]  ; endv_period_change[3]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 0.933      ;
; 0.654 ; ram_addr[2]                   ; ram_addr[3]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.940      ;
; 0.783 ; state.00000011                ; state.00000100          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.069      ;
; 0.783 ; reg7:ENV_SP1_reg|data_out[1]  ; endv_period_change[8]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 1.063      ;
; 0.786 ; reg7:ENV_SP2_reg|data_out[2]  ; endv_period_change[2]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 1.066      ;
; 0.853 ; adsr32:adsr1|sout[30]         ; nR8[2]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.132      ;
; 0.853 ; adsr32:adsr1|sout[30]         ; adsr1_AY_change[2]      ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.132      ;
; 0.869 ; state.00000001                ; rDA[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.156      ;
; 0.869 ; state.00000001                ; rDA[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.156      ;
; 0.870 ; ENV_ADSR_MODE_change          ; nRC[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.156      ;
; 0.870 ; state.00000001                ; rDA[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.157      ;
; 0.871 ; state.00000001                ; rDA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.158      ;
; 0.871 ; state.00000001                ; rDA[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.158      ;
; 0.875 ; ENV_ADSR_MODE_change          ; nRC[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.161      ;
; 0.879 ; ENV_ADSR_MODE_change          ; nRB[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.165      ;
; 0.879 ; ENV_ADSR_MODE_change          ; nRB[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.165      ;
; 0.886 ; ENV_ADSR_MODE_change          ; nRB[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.172      ;
; 0.888 ; ENV_ADSR_MODE_change          ; nRC[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.174      ;
; 0.889 ; ENV_ADSR_MODE_change          ; nRC[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.175      ;
; 0.890 ; ENV_ADSR_MODE_change          ; nRB[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.176      ;
; 0.890 ; ENV_ADSR_MODE_change          ; nRC[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.176      ;
; 0.896 ; state.00000000                ; ram_addr[0]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.182      ;
; 0.898 ; state.00000000                ; state.00000001          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.184      ;
; 0.902 ; state.00000000                ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.188      ;
; 0.914 ; adsr32:adsr1|sout[28]         ; nR8[0]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.193      ;
; 0.915 ; adsr32:adsr1|sout[28]         ; adsr1_AY_change[0]      ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.194      ;
; 0.943 ; adsr3_AY_change[3]            ; nRA[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.229      ;
; 0.944 ; adsr3_AY_change[3]            ; nRA[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.230      ;
; 0.947 ; adsr3_AY_change[0]            ; nRA[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.233      ;
; 0.948 ; adsr3_AY_change[0]            ; nRA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.234      ;
; 0.951 ; adsr2_AY_change[0]            ; nR9[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.237      ;
; 0.951 ; adsr2_AY_change[0]            ; nR9[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.237      ;
; 0.952 ; adsr2_AY_change[0]            ; nR9[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.238      ;
; 0.952 ; adsr2_AY_change[0]            ; nR9[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.238      ;
; 0.961 ; adsr1_AY_change[3]            ; nR8[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.247      ;
; 0.962 ; adsr1_AY_change[3]            ; nR8[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.248      ;
; 0.979 ; reg7:ENV_SP2_reg|data_out[6]  ; nRB[6]                  ; clk50M       ; clk1750K    ; 0.000        ; 0.008      ; 1.273      ;
; 1.008 ; state.00000001                ; state.00000010          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.294      ;
; 1.014 ; state.00000001                ; rDA[6]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; state.00000001                ; rDA[7]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.301      ;
; 1.029 ; reg7:ENV_SP2_reg|data_out[2]  ; nRB[2]                  ; clk50M       ; clk1750K    ; 0.000        ; 0.008      ; 1.323      ;
; 1.031 ; reg7:ENV_SP2_reg|data_out[1]  ; nRB[1]                  ; clk50M       ; clk1750K    ; 0.000        ; 0.008      ; 1.325      ;
; 1.034 ; reg7:ENV_SP2_reg|data_out[0]  ; endv_period_change[0]   ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 1.314      ;
; 1.049 ; adsr32:adsr1|sout[29]         ; adsr1_AY_change[1]      ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.331      ;
; 1.053 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.332      ;
; 1.054 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[0]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.333      ;
; 1.055 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[2]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.007     ; 1.334      ;
; 1.074 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001010 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.356      ;
; 1.074 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001011 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.356      ;
; 1.079 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001101 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.361      ;
; 1.080 ; reg7:ENV_FRM_reg|data_out[4]  ; nRD[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.362      ;
; 1.106 ; powerup_reset:res_gen|rst     ; nRE[5]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 1.386      ;
; 1.109 ; ENV_ADSR_MODE_change          ; nRC[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.395      ;
; 1.110 ; state.00000010                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.396      ;
; 1.113 ; ENV_ADSR_MODE_change          ; nRB[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.399      ;
; 1.121 ; ENV_ADSR_MODE_change          ; nRB[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.407      ;
; 1.127 ; ENV_ADSR_MODE_change          ; nRB[7]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.413      ;
; 1.128 ; ENV_ADSR_MODE_change          ; nRB[6]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.414      ;
; 1.155 ; state.00000001                ; rDA[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.441      ;
; 1.203 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001101 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.485      ;
; 1.205 ; reg7:ENV_FRM_reg|data_out[6]  ; ENV_SCR_change.00001011 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.487      ;
; 1.206 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001010 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.488      ;
; 1.206 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001011 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.488      ;
; 1.206 ; reg7:ENV_FRM_reg|data_out[6]  ; ENV_SCR_change.00001101 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.488      ;
; 1.235 ; state.00000000                ; ram_addr[1]             ; clk1750K     ; clk1750K    ; 0.000        ; -0.003     ; 1.518      ;
; 1.250 ; state.00000001                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.536      ;
; 1.251 ; state.00000001                ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.537      ;
; 1.253 ; adsr1_AY_change[1]            ; nR8[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.539      ;
; 1.261 ; state.00000011                ; rBDIR                   ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.548      ;
; 1.263 ; reg7:ENV_FRM_reg|data_out[6]  ; ENV_SCR_change.00001010 ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.545      ;
; 1.264 ; adsr1_AY_change[3]            ; nR8[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.550      ;
; 1.268 ; reg7:ENV_SP2_reg|data_out[0]  ; nRB[0]                  ; clk50M       ; clk1750K    ; 0.000        ; 0.008      ; 1.562      ;
; 1.269 ; reg7:ENV_SP2_reg|data_out[3]  ; nRB[3]                  ; clk50M       ; clk1750K    ; 0.000        ; 0.008      ; 1.563      ;
; 1.269 ; reg7:ENV_FRM_reg|data_out[6]  ; nRD[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.551      ;
; 1.272 ; state.00000011                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.558      ;
; 1.282 ; adsr32:adsr1|sout[29]         ; nR8[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.004     ; 1.564      ;
; 1.289 ; adsr1_AY_change[1]            ; nR8[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.575      ;
; 1.290 ; ram_addr[0]                   ; rDA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; adsr2_AY_change[3]            ; nR9[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.576      ;
; 1.290 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00000000 ; clk50M       ; clk1750K    ; 0.000        ; -0.006     ; 1.570      ;
; 1.291 ; adsr2_AY_change[3]            ; nR9[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 1.577      ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50M'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; chan1_keys[0]                            ; chan1_keys[0]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|rst                ; powerup_reset:res_gen|rst                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[3]      ; powerup_reset:res_gen|tick_timer[3]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[1]      ; powerup_reset:res_gen|tick_timer[1]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[0]      ; powerup_reset:res_gen|tick_timer[0]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[2]      ; powerup_reset:res_gen|tick_timer[2]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000000     ; midi_in:midi_in_0|rcv_state.00000000     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000001     ; midi_in:midi_in_0|rcv_state.00000001     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000010     ; midi_in:midi_in_0|rcv_state.00000010     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[1]                            ; chan1_keys[1]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[2]                            ; chan1_keys[2]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[3]                            ; chan1_keys[3]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[4]                            ; chan1_keys[4]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[5]                            ; chan1_keys[5]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[6]                            ; chan1_keys[6]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[7]                            ; chan1_keys[7]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[8]                            ; chan1_keys[8]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[9]                            ; chan1_keys[9]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[10]                           ; chan1_keys[10]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[11]                           ; chan1_keys[11]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[12]                           ; chan1_keys[12]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[13]                           ; chan1_keys[13]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[14]                           ; chan1_keys[14]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[15]                           ; chan1_keys[15]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[16]                           ; chan1_keys[16]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[17]                           ; chan1_keys[17]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[18]                           ; chan1_keys[18]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[19]                           ; chan1_keys[19]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[20]                           ; chan1_keys[20]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[21]                           ; chan1_keys[21]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[22]                           ; chan1_keys[22]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[23]                           ; chan1_keys[23]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[24]                           ; chan1_keys[24]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[25]                           ; chan1_keys[25]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[26]                           ; chan1_keys[26]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[27]                           ; chan1_keys[27]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[28]                           ; chan1_keys[28]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[29]                           ; chan1_keys[29]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[30]                           ; chan1_keys[30]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[31]                           ; chan1_keys[31]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[32]                           ; chan1_keys[32]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[33]                           ; chan1_keys[33]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[34]                           ; chan1_keys[34]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[35]                           ; chan1_keys[35]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[36]                           ; chan1_keys[36]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[37]                           ; chan1_keys[37]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[38]                           ; chan1_keys[38]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[39]                           ; chan1_keys[39]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[40]                           ; chan1_keys[40]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[41]                           ; chan1_keys[41]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[42]                           ; chan1_keys[42]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[43]                           ; chan1_keys[43]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[44]                           ; chan1_keys[44]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[45]                           ; chan1_keys[45]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[46]                           ; chan1_keys[46]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[47]                           ; chan1_keys[47]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[48]                           ; chan1_keys[48]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[49]                           ; chan1_keys[49]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[50]                           ; chan1_keys[50]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[51]                           ; chan1_keys[51]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[52]                           ; chan1_keys[52]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[53]                           ; chan1_keys[53]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[54]                           ; chan1_keys[54]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[55]                           ; chan1_keys[55]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[56]                           ; chan1_keys[56]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[57]                           ; chan1_keys[57]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[58]                           ; chan1_keys[58]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[59]                           ; chan1_keys[59]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[60]                           ; chan1_keys[60]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[61]                           ; chan1_keys[61]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[62]                           ; chan1_keys[62]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[63]                           ; chan1_keys[63]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[64]                           ; chan1_keys[64]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[65]                           ; chan1_keys[65]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[66]                           ; chan1_keys[66]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[67]                           ; chan1_keys[67]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[68]                           ; chan1_keys[68]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[69]                           ; chan1_keys[69]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[70]                           ; chan1_keys[70]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[71]                           ; chan1_keys[71]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[72]                           ; chan1_keys[72]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[73]                           ; chan1_keys[73]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[75]                           ; chan1_keys[75]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[76]                           ; chan1_keys[76]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[79]                           ; chan1_keys[79]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[80]                           ; chan1_keys[80]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[84]                           ; chan1_keys[84]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[88]                           ; chan1_keys[88]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[89]                           ; chan1_keys[89]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[113]                          ; chan1_keys[113]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[114]                          ; chan1_keys[114]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[115]                          ; chan1_keys[115]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[116]                          ; chan1_keys[116]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[117]                          ; chan1_keys[117]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[118]                          ; chan1_keys[118]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; chan1_keys[119]                          ; chan1_keys[119]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.977 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 3.067      ;
; 16.984 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 3.062      ;
; 16.984 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.008      ; 3.062      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.640 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 2.399      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.688 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 2.348      ;
; 17.993 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 2.049      ;
; 17.993 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 2.049      ;
; 17.993 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 2.049      ;
; 17.993 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 2.049      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.759 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 2.049      ;
; 1.759 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 2.049      ;
; 1.759 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 2.049      ;
; 1.759 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 2.049      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.064 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 2.348      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.112 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 2.399      ;
; 2.768 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.008      ; 3.062      ;
; 2.768 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.008      ; 3.062      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
; 2.775 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.006      ; 3.067      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50M'                                                                    ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[12]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[13]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[14]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[15]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[16]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[16]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[17]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[17]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[18]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[18]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[19]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[19]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[20]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[24]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[25]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[25]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[26]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[26]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[27]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[27]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[28]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[28]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[31]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[3]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[4]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[5]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[5]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[6]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[6]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[7]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[7]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[8]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[9]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.000     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[12]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[12]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[13]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[13]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[14]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[14]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[15]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[15]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[16]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[16]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[17]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[17]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[18]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[18]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[19]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[19]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[20]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[20]      ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk1750K'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.186 ; 285.500      ; 2.314          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.186 ; 285.500      ; 2.314          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_ADSR_MODE_change                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_ADSR_MODE_change                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00000000                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00000000                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001000                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001000                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001010                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001010                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001011                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001011                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001100                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001100                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001101                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001101                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001110                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001110                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001111                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001111                                                                                   ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[2]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[3]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_GATE_edge[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_GATE_edge[0]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_GATE_edge[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_GATE_edge[1]                                                                                        ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[0]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[0]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[10]                                                                                     ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[10]                                                                                     ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[11]                                                                                     ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[11]                                                                                     ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[1]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[1]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[2]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[2]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[3]                                                                                      ;
; 284.389 ; 285.500      ; 1.111          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[3]                                                                                      ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.119 ; 5.119 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 5.096 ; 5.096 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.871 ; -4.871 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -4.497 ; -4.497 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BC1       ; clk1750K   ; 7.197  ; 7.197  ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 7.500  ; 7.500  ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 6.911  ; 6.911  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 8.387  ; 8.387  ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 8.387  ; 8.387  ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.983  ; 7.983  ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 8.317  ; 8.317  ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 8.355  ; 8.355  ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 8.087  ; 8.087  ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 8.044  ; 8.044  ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.786  ; 7.786  ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.701  ; 7.701  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 7.989  ; 7.989  ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 14.509 ; 14.509 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 16.274 ; 16.274 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 16.215 ; 16.215 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BC1       ; clk1750K   ; 7.197  ; 7.197  ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 7.500  ; 7.500  ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 6.911  ; 6.911  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 7.701  ; 7.701  ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 8.387  ; 8.387  ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.983  ; 7.983  ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 8.317  ; 8.317  ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 8.355  ; 8.355  ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 8.087  ; 8.087  ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 8.044  ; 8.044  ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.786  ; 7.786  ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.701  ; 7.701  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 7.989  ; 7.989  ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 10.954 ; 10.954 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 11.865 ; 11.865 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 11.806 ; 11.806 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 12.018 ;    ;    ; 12.018 ;
; MIDI_IN    ; led1        ; 12.768 ;    ;    ; 12.768 ;
; MIDI_IN    ; led2        ; 12.709 ;    ;    ; 12.709 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 12.018 ;    ;    ; 12.018 ;
; MIDI_IN    ; led1        ; 12.768 ;    ;    ; 12.768 ;
; MIDI_IN    ; led2        ; 12.709 ;    ;    ; 12.709 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DA[*]     ; clk1750K   ; 7.682 ;      ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 7.701 ;      ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.701 ;      ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 7.708 ;      ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 7.708 ;      ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 7.692 ;      ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 7.682 ;      ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.686 ;      ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.686 ;      ; Rise       ; clk1750K        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DA[*]     ; clk1750K   ; 7.682 ;      ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 7.701 ;      ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.701 ;      ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 7.708 ;      ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 7.708 ;      ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 7.692 ;      ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 7.682 ;      ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.686 ;      ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.686 ;      ; Rise       ; clk1750K        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DA[*]     ; clk1750K   ; 7.682     ;           ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 7.701     ;           ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.701     ;           ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 7.708     ;           ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 7.708     ;           ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 7.692     ;           ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 7.682     ;           ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.686     ;           ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.686     ;           ; Rise       ; clk1750K        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DA[*]     ; clk1750K   ; 7.682     ;           ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 7.701     ;           ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.701     ;           ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 7.708     ;           ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 7.708     ;           ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 7.692     ;           ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 7.682     ;           ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.686     ;           ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.686     ;           ; Rise       ; clk1750K        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk1750K ; -6.156 ; -168.892      ;
; clk50M   ; 14.784 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clk1750K ; 0.215 ; 0.000         ;
; clk50M   ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 18.658 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.813 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+---------+-------------------+
; Clock    ; Slack   ; End Point TNS     ;
+----------+---------+-------------------+
; clk50M   ; 9.000   ; 0.000             ;
; clk1750K ; 283.577 ; 0.000             ;
+----------+---------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk1750K'                                                                                                                                                                               ;
+--------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.156 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.180      ;
; -6.148 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.172      ;
; -6.116 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.140      ;
; -6.108 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.132      ;
; -6.056 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.080      ;
; -6.048 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.072      ;
; -6.044 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 7.078      ;
; -6.016 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.040      ;
; -6.016 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 7.050      ;
; -6.013 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.037      ;
; -6.011 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.035      ;
; -6.005 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.029      ;
; -6.003 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 7.026      ;
; -5.995 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 7.018      ;
; -5.982 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.006      ;
; -5.977 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.001      ;
; -5.977 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.001      ;
; -5.976 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 7.000      ;
; -5.974 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.998      ;
; -5.959 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.040      ; 6.998      ;
; -5.945 ; chan1_keys[127] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.969      ;
; -5.943 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.967      ;
; -5.943 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.967      ;
; -5.940 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.976      ;
; -5.937 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.971      ;
; -5.935 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.959      ;
; -5.925 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.040      ; 6.964      ;
; -5.917 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.941      ;
; -5.916 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.940      ;
; -5.909 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.943      ;
; -5.905 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.929      ;
; -5.905 ; chan1_keys[126] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.929      ;
; -5.903 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.939      ;
; -5.899 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.933      ;
; -5.894 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.036      ; 6.929      ;
; -5.883 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.907      ;
; -5.875 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.899      ;
; -5.873 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.897      ;
; -5.872 ; chan2_keys[122] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.908      ;
; -5.871 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.895      ;
; -5.871 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.905      ;
; -5.865 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.040      ; 6.904      ;
; -5.863 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.886      ;
; -5.861 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.895      ;
; -5.861 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.884      ;
; -5.859 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.883      ;
; -5.855 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.023      ; 6.877      ;
; -5.847 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.023      ; 6.869      ;
; -5.845 ; chan1_keys[124] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.869      ;
; -5.842 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.866      ;
; -5.841 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.865      ;
; -5.839 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.863      ;
; -5.838 ; chan2_keys[121] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.874      ;
; -5.833 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.869      ;
; -5.833 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.867      ;
; -5.827 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.850      ;
; -5.825 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.849      ;
; -5.811 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.835      ;
; -5.809 ; chan1_keys[119] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.023      ; 6.831      ;
; -5.807 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.040      ; 6.846      ;
; -5.805 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.829      ;
; -5.803 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.827      ;
; -5.802 ; chan2_keys[127] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.836      ;
; -5.802 ; chan1_keys[123] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.826      ;
; -5.801 ; chan1_keys[119] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.023      ; 6.823      ;
; -5.796 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.832      ;
; -5.795 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.831      ;
; -5.792 ; chan1_keys[125] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.815      ;
; -5.787 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.036      ; 6.822      ;
; -5.786 ; chan1_keys[118] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.810      ;
; -5.781 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.805      ;
; -5.778 ; chan1_keys[118] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.802      ;
; -5.774 ; chan2_keys[126] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.808      ;
; -5.771 ; chan1_keys[122] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.795      ;
; -5.767 ; chan3_keys[127] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.791      ;
; -5.767 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.790      ;
; -5.765 ; chan2_keys[122] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.801      ;
; -5.758 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.794      ;
; -5.757 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.793      ;
; -5.753 ; chan3_keys[124] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.777      ;
; -5.751 ; chan1_keys[117] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.775      ;
; -5.749 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.036      ; 6.784      ;
; -5.745 ; chan3_keys[122] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.769      ;
; -5.743 ; chan1_keys[117] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.767      ;
; -5.741 ; chan2_keys[120] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.777      ;
; -5.733 ; chan3_keys[126] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.757      ;
; -5.732 ; chan1_keys[121] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.756      ;
; -5.731 ; chan2_keys[121] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.767      ;
; -5.727 ; chan2_keys[122] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.763      ;
; -5.723 ; chan3_keys[123] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.747      ;
; -5.722 ; chan1_keys[116] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.746      ;
; -5.720 ; chan2_keys[123] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.756      ;
; -5.715 ; chan1_keys[120] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.023      ; 6.737      ;
; -5.715 ; chan3_keys[121] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.040      ; 6.754      ;
; -5.714 ; chan1_keys[116] ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.738      ;
; -5.711 ; chan2_keys[125] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ; clk50M       ; clk1750K    ; 1.000        ; 0.036      ; 6.746      ;
; -5.710 ; chan2_keys[119] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.035      ; 6.744      ;
; -5.709 ; chan3_keys[120] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ; clk50M       ; clk1750K    ; 1.000        ; 0.025      ; 6.733      ;
; -5.709 ; chan3_keys[125] ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ; clk50M       ; clk1750K    ; 1.000        ; 0.024      ; 6.732      ;
; -5.698 ; chan2_keys[124] ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ; clk50M       ; clk1750K    ; 1.000        ; 0.037      ; 6.734      ;
+--------+-----------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50M'                                                                                                      ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 14.784 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.260      ;
; 14.814 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.230      ;
; 14.816 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 5.225      ;
; 14.846 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 5.195      ;
; 14.881 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 5.143      ;
; 14.886 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 5.155      ;
; 14.913 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 5.108      ;
; 14.916 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 5.125      ;
; 14.938 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 5.086      ;
; 14.939 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.105      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[12] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[13] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[17] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[18] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[19] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.942 ; chan2_keys[77]           ; adsr32:adsr2|sout[20] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 5.087      ;
; 14.950 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 5.074      ;
; 14.969 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[19] ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.083      ;
; 14.969 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.083      ;
; 14.969 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.083      ;
; 14.969 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.083      ;
; 14.969 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.083      ;
; 14.969 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.075      ;
; 14.970 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 5.051      ;
; 14.971 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[12] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.078      ;
; 14.971 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[16] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.078      ;
; 14.971 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[18] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.078      ;
; 14.971 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[10] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.078      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[22] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[21] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[24] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[23] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[17] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.075      ;
; 14.977 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.074      ;
; 14.982 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[25] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.062      ;
; 14.982 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 5.039      ;
; 14.983 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 5.038      ;
; 14.999 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[19] ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.053      ;
; 14.999 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.053      ;
; 14.999 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.053      ;
; 14.999 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.053      ;
; 14.999 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.053      ;
; 15.001 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[12] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.048      ;
; 15.001 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[16] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.048      ;
; 15.001 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[18] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.048      ;
; 15.001 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[10] ; clk50M       ; clk50M      ; 20.000       ; 0.017      ; 5.048      ;
; 15.002 ; reg14w:D1reg|data_out[3] ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; 0.009      ; 5.039      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[22] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[21] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[24] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[23] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[17] ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 5.045      ;
; 15.007 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.019      ; 5.044      ;
; 15.008 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 5.017      ;
; 15.010 ; adsr32:adsr1|sout[0]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 5.014      ;
; 15.012 ; reg14w:D1reg|data_out[2] ; adsr32:adsr1|sout[25] ; clk50M       ; clk50M      ; 20.000       ; 0.012      ; 5.032      ;
; 15.013 ; adsr32:adsr1|sout[4]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.007     ; 5.012      ;
; 15.016 ; adsr32:adsr1|sout[3]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 5.008      ;
; 15.034 ; reg14w:D1reg|data_out[3] ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; 0.006      ; 5.004      ;
; 15.036 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[27] ; clk50M       ; clk50M      ; 20.000       ; -0.008     ; 4.988      ;
; 15.040 ; adsr32:adsr1|sout[6]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.982      ;
; 15.040 ; adsr32:adsr1|sout[1]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.981      ;
; 15.042 ; adsr32:adsr1|sout[0]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.979      ;
; 15.045 ; adsr32:adsr1|sout[4]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.010     ; 4.977      ;
; 15.046 ; reg14w:D1reg|data_out[0] ; adsr32:adsr3|sout[28] ; clk50M       ; clk50M      ; 20.000       ; -0.009     ; 4.977      ;
; 15.048 ; reg14w:D1reg|data_out[1] ; adsr32:adsr1|sout[29] ; clk50M       ; clk50M      ; 20.000       ; 0.007      ; 4.991      ;
; 15.048 ; adsr32:adsr1|sout[3]     ; adsr32:adsr1|sout[30] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.973      ;
; 15.052 ; adsr32:adsr1|sout[2]     ; adsr32:adsr1|sout[31] ; clk50M       ; clk50M      ; 20.000       ; -0.011     ; 4.969      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[15] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[16] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[14] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[24] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[21] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[23] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.063 ; chan2_keys[77]           ; adsr32:adsr2|sout[22] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.966      ;
; 15.066 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[19] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.966      ;
; 15.066 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.966      ;
; 15.066 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.966      ;
; 15.066 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.966      ;
; 15.066 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.966      ;
; 15.068 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[12] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.961      ;
; 15.068 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[16] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.961      ;
; 15.068 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[18] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.961      ;
; 15.068 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[10] ; clk50M       ; clk50M      ; 20.000       ; -0.003     ; 4.961      ;
; 15.069 ; adsr32:adsr1|sout[5]     ; adsr32:adsr1|sout[26] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.962      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[22] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[21] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[24] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[23] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[17] ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[4]  ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 4.958      ;
; 15.074 ; adsr32:adsr1|sout[7]     ; adsr32:adsr1|sout[6]  ; clk50M       ; clk50M      ; 20.000       ; -0.001     ; 4.957      ;
; 15.075 ; chan2_keys[77]           ; adsr32:adsr2|sout[11] ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 4.968      ;
; 15.075 ; chan2_keys[77]           ; adsr32:adsr2|sout[10] ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 4.968      ;
; 15.075 ; chan2_keys[77]           ; adsr32:adsr2|sout[8]  ; clk50M       ; clk50M      ; 20.000       ; 0.011      ; 4.968      ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk1750K'                                                                                                           ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state.00000001                ; state.00000001          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.00000000                ; state.00000000          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram_addr[3]                   ; ram_addr[3]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram_addr[1]                   ; ram_addr[1]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram_addr[0]                   ; ram_addr[0]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ram_addr[2]                   ; ram_addr[2]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rBC1                          ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hiz                           ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; state.00000010                ; state.00000011          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; state.00000100                ; state.00000000          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; chan3_GATE_edge[0]            ; chan3_GATE_edge[1]      ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; chan2_GATE_edge[0]            ; chan2_GATE_edge[1]      ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; ram_addr[2]                   ; ram_addr[3]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.408      ;
; 0.284 ; reg7:ENV_SP1_reg|data_out[4]  ; endv_period_change[11]  ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.396      ;
; 0.285 ; reg7:ENV_SP1_reg|data_out[0]  ; endv_period_change[7]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.397      ;
; 0.288 ; reg7:ENV_SP2_reg|data_out[5]  ; endv_period_change[5]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.400      ;
; 0.291 ; reg7:ENV_SP2_reg|data_out[4]  ; endv_period_change[4]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.403      ;
; 0.292 ; reg7:ENV_SP1_reg|data_out[2]  ; endv_period_change[9]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.404      ;
; 0.292 ; reg7:ENV_SP1_reg|data_out[6]  ; endv_period_change[13]  ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.404      ;
; 0.292 ; reg7:ENV_SP2_reg|data_out[1]  ; endv_period_change[1]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.404      ;
; 0.295 ; reg7:ENV_SP2_reg|data_out[3]  ; endv_period_change[3]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.407      ;
; 0.334 ; state.00000011                ; state.00000100          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.486      ;
; 0.344 ; ENV_ADSR_MODE_change          ; nRC[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.496      ;
; 0.346 ; state.00000000                ; ram_addr[0]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.498      ;
; 0.348 ; ENV_ADSR_MODE_change          ; nRC[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; state.00000000                ; state.00000001          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.500      ;
; 0.351 ; state.00000000                ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.503      ;
; 0.352 ; ENV_ADSR_MODE_change          ; nRB[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.504      ;
; 0.352 ; ENV_ADSR_MODE_change          ; nRB[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; state.00000001                ; rDA[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.507      ;
; 0.357 ; state.00000001                ; rDA[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.508      ;
; 0.357 ; state.00000001                ; rDA[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.508      ;
; 0.358 ; ENV_ADSR_MODE_change          ; nRB[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; state.00000001                ; rDA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.509      ;
; 0.358 ; state.00000001                ; rDA[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.509      ;
; 0.360 ; ENV_ADSR_MODE_change          ; nRC[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ENV_ADSR_MODE_change          ; nRC[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ENV_ADSR_MODE_change          ; nRB[5]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; ENV_ADSR_MODE_change          ; nRC[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; reg7:ENV_SP1_reg|data_out[1]  ; endv_period_change[8]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.483      ;
; 0.371 ; reg7:ENV_SP2_reg|data_out[2]  ; endv_period_change[2]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.483      ;
; 0.379 ; adsr32:adsr1|sout[30]         ; adsr1_AY_change[2]      ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.490      ;
; 0.380 ; adsr32:adsr1|sout[30]         ; nR8[2]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.491      ;
; 0.387 ; adsr32:adsr1|sout[28]         ; nR8[0]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.498      ;
; 0.389 ; adsr32:adsr1|sout[28]         ; adsr1_AY_change[0]      ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.500      ;
; 0.395 ; adsr3_AY_change[3]            ; nRA[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; adsr3_AY_change[3]            ; nRA[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.548      ;
; 0.398 ; adsr2_AY_change[0]            ; nR9[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; adsr2_AY_change[0]            ; nR9[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; adsr2_AY_change[0]            ; nR9[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; adsr2_AY_change[0]            ; nR9[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; adsr3_AY_change[0]            ; nRA[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; adsr3_AY_change[0]            ; nRA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; adsr1_AY_change[3]            ; nR8[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; adsr1_AY_change[3]            ; nR8[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; state.00000001                ; rDA[6]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; state.00000001                ; rDA[7]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.557      ;
; 0.418 ; state.00000010                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.570      ;
; 0.425 ; ENV_ADSR_MODE_change          ; nRC[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.577      ;
; 0.428 ; ENV_ADSR_MODE_change          ; nRB[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.580      ;
; 0.436 ; ENV_ADSR_MODE_change          ; nRB[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; state.00000001                ; state.00000010          ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.590      ;
; 0.438 ; reg7:ENV_SP2_reg|data_out[6]  ; nRB[6]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.026     ; 0.564      ;
; 0.441 ; ENV_ADSR_MODE_change          ; nRB[6]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.593      ;
; 0.441 ; ENV_ADSR_MODE_change          ; nRB[7]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.593      ;
; 0.443 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.554      ;
; 0.444 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[2]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.555      ;
; 0.444 ; reg7:ENV_MODE_reg|data_out[6] ; nR8[0]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.041     ; 0.555      ;
; 0.445 ; reg7:ENV_SP2_reg|data_out[2]  ; nRB[2]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.026     ; 0.571      ;
; 0.445 ; reg7:ENV_SP2_reg|data_out[1]  ; nRB[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.026     ; 0.571      ;
; 0.449 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001010 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.562      ;
; 0.449 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001011 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.562      ;
; 0.457 ; reg7:ENV_FRM_reg|data_out[4]  ; nRD[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.570      ;
; 0.468 ; reg7:ENV_SP2_reg|data_out[0]  ; endv_period_change[0]   ; clk50M       ; clk1750K    ; 0.000        ; -0.040     ; 0.580      ;
; 0.470 ; state.00000011                ; rBDIR                   ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.621      ;
; 0.474 ; state.00000011                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.626      ;
; 0.475 ; adsr32:adsr1|sout[29]         ; adsr1_AY_change[1]      ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.588      ;
; 0.482 ; reg7:ENV_FRM_reg|data_out[4]  ; ENV_SCR_change.00001101 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.595      ;
; 0.483 ; state.00000001                ; rDA[4]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.635      ;
; 0.483 ; state.00000001                ; rBC1                    ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; ram_addr[1]                   ; ram_addr[2]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.636      ;
; 0.485 ; ram_addr[1]                   ; ram_addr[3]             ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.637      ;
; 0.488 ; state.00000000                ; ram_addr[1]             ; clk1750K     ; clk1750K    ; 0.000        ; -0.006     ; 0.634      ;
; 0.489 ; state.00000001                ; hiz                     ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.641      ;
; 0.493 ; ram_addr[0]                   ; rDA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; -0.001     ; 0.644      ;
; 0.498 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001101 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.611      ;
; 0.501 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001011 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.614      ;
; 0.502 ; reg7:ENV_FRM_reg|data_out[5]  ; ENV_SCR_change.00001010 ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.615      ;
; 0.504 ; reg7:ENV_SP2_reg|data_out[0]  ; nRB[0]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.026     ; 0.630      ;
; 0.505 ; reg7:ENV_SP2_reg|data_out[3]  ; nRB[3]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.026     ; 0.631      ;
; 0.511 ; adsr2_AY_change[3]            ; nR9[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; adsr1_AY_change[1]            ; nR8[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; adsr2_AY_change[3]            ; nR9[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.665      ;
; 0.515 ; adsr1_AY_change[1]            ; nR8[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; adsr3_AY_change[3]            ; nRA[3]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; adsr3_AY_change[3]            ; nRA[0]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; adsr2_AY_change[3]            ; nR9[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; adsr2_AY_change[3]            ; nR9[2]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; adsr1_AY_change[1]            ; nR8[1]                  ; clk1750K     ; clk1750K    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; adsr32:adsr1|sout[29]         ; nR8[1]                  ; clk50M       ; clk1750K    ; 0.000        ; -0.039     ; 0.631      ;
+-------+-------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50M'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; chan1_keys[0]                            ; chan1_keys[0]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|rst                ; powerup_reset:res_gen|rst                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[3]      ; powerup_reset:res_gen|tick_timer[3]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[1]      ; powerup_reset:res_gen|tick_timer[1]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[0]      ; powerup_reset:res_gen|tick_timer[0]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[2]      ; powerup_reset:res_gen|tick_timer[2]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000000     ; midi_in:midi_in_0|rcv_state.00000000     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000001     ; midi_in:midi_in_0|rcv_state.00000001     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000010     ; midi_in:midi_in_0|rcv_state.00000010     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[1]                            ; chan1_keys[1]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[2]                            ; chan1_keys[2]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[3]                            ; chan1_keys[3]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[4]                            ; chan1_keys[4]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[5]                            ; chan1_keys[5]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[6]                            ; chan1_keys[6]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[7]                            ; chan1_keys[7]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[8]                            ; chan1_keys[8]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[9]                            ; chan1_keys[9]                            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[10]                           ; chan1_keys[10]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[11]                           ; chan1_keys[11]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[12]                           ; chan1_keys[12]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[13]                           ; chan1_keys[13]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[14]                           ; chan1_keys[14]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[15]                           ; chan1_keys[15]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[16]                           ; chan1_keys[16]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[17]                           ; chan1_keys[17]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[18]                           ; chan1_keys[18]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[19]                           ; chan1_keys[19]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[20]                           ; chan1_keys[20]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[21]                           ; chan1_keys[21]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[22]                           ; chan1_keys[22]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[23]                           ; chan1_keys[23]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[24]                           ; chan1_keys[24]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[25]                           ; chan1_keys[25]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[26]                           ; chan1_keys[26]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[27]                           ; chan1_keys[27]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[28]                           ; chan1_keys[28]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[29]                           ; chan1_keys[29]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[30]                           ; chan1_keys[30]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[31]                           ; chan1_keys[31]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[32]                           ; chan1_keys[32]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[33]                           ; chan1_keys[33]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[34]                           ; chan1_keys[34]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[35]                           ; chan1_keys[35]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[36]                           ; chan1_keys[36]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[37]                           ; chan1_keys[37]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[38]                           ; chan1_keys[38]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[39]                           ; chan1_keys[39]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[40]                           ; chan1_keys[40]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[41]                           ; chan1_keys[41]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[42]                           ; chan1_keys[42]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[43]                           ; chan1_keys[43]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[44]                           ; chan1_keys[44]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[45]                           ; chan1_keys[45]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[46]                           ; chan1_keys[46]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[47]                           ; chan1_keys[47]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[48]                           ; chan1_keys[48]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[49]                           ; chan1_keys[49]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[50]                           ; chan1_keys[50]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[51]                           ; chan1_keys[51]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[52]                           ; chan1_keys[52]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[53]                           ; chan1_keys[53]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[54]                           ; chan1_keys[54]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[55]                           ; chan1_keys[55]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[56]                           ; chan1_keys[56]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[57]                           ; chan1_keys[57]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[58]                           ; chan1_keys[58]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[59]                           ; chan1_keys[59]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[60]                           ; chan1_keys[60]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[61]                           ; chan1_keys[61]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[62]                           ; chan1_keys[62]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[63]                           ; chan1_keys[63]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[64]                           ; chan1_keys[64]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[65]                           ; chan1_keys[65]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[66]                           ; chan1_keys[66]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[67]                           ; chan1_keys[67]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[68]                           ; chan1_keys[68]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[69]                           ; chan1_keys[69]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[70]                           ; chan1_keys[70]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[71]                           ; chan1_keys[71]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[72]                           ; chan1_keys[72]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[73]                           ; chan1_keys[73]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[75]                           ; chan1_keys[75]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[76]                           ; chan1_keys[76]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[79]                           ; chan1_keys[79]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[80]                           ; chan1_keys[80]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[84]                           ; chan1_keys[84]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[88]                           ; chan1_keys[88]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[89]                           ; chan1_keys[89]                           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[113]                          ; chan1_keys[113]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[114]                          ; chan1_keys[114]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[115]                          ; chan1_keys[115]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[116]                          ; chan1_keys[116]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[117]                          ; chan1_keys[117]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[118]                          ; chan1_keys[118]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; chan1_keys[119]                          ; chan1_keys[119]                          ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.658 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.003      ; 1.377      ;
; 18.663 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 1.374      ;
; 18.663 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.005      ; 1.374      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.914 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; -0.002     ; 1.116      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 18.943 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; -0.004     ; 1.085      ;
; 19.067 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 0.969      ;
; 19.067 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 0.969      ;
; 19.067 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 0.969      ;
; 19.067 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.004      ; 0.969      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.813 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 0.969      ;
; 0.813 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 0.969      ;
; 0.813 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 0.969      ;
; 0.813 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.004      ; 0.969      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.937 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; -0.004     ; 1.085      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 0.966 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; -0.002     ; 1.116      ;
; 1.217 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 1.374      ;
; 1.217 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.005      ; 1.374      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
; 1.222 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.003      ; 1.377      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50M'                                                                    ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[12]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[13]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[14]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[15]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[16]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[16]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[17]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[17]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[18]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[18]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[19]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[19]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[20]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[21]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[22]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[23]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[24]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[24]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[25]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[25]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[26]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[26]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[27]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[27]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[28]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[28]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[29]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[31]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[3]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[4]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[5]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[5]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[6]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[6]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[7]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[7]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[8]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[9]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.000     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.000     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[12]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[12]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[13]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[13]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[14]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[14]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[15]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[15]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[16]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[16]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[17]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[17]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[18]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[18]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[19]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[19]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr2|sout[20]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr2|sout[20]      ;
+-------+--------------+----------------+------------------+--------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk1750K'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram1|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram2|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg5 ;
; 283.577 ; 285.500      ; 1.923          ; High Pulse Width ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 283.577 ; 285.500      ; 1.923          ; Low Pulse Width  ; clk1750K ; Rise       ; ay_note_ram:ram3|altsyncram:note_ram_rtl_0|altsyncram_ho71:auto_generated|ram_block1a0~porta_address_reg6 ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_ADSR_MODE_change                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_ADSR_MODE_change                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00000000                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00000000                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001000                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001000                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001010                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001010                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001011                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001011                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001100                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001100                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001101                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001101                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001110                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001110                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; ENV_SCR_change.00001111                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; ENV_SCR_change.00001111                                                                                   ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr1_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr1_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr2_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr2_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[2]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; adsr3_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; adsr3_AY_change[3]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_GATE_edge[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_GATE_edge[0]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_GATE_edge[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_GATE_edge[1]                                                                                        ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[0]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[0]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[10]                                                                                     ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[10]                                                                                     ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[11]                                                                                     ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[11]                                                                                     ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[1]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[1]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[2]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[2]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; High Pulse Width ; clk1750K ; Rise       ; chan1_TONE_change[3]                                                                                      ;
; 284.500 ; 285.500      ; 1.000          ; Low Pulse Width  ; clk1750K ; Rise       ; chan1_TONE_change[3]                                                                                      ;
+---------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.552 ; 2.552 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.437 ; 2.437 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.432 ; -2.432 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.189 ; -2.189 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BC1       ; clk1750K   ; 3.834 ; 3.834 ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 3.950 ; 3.950 ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 3.725 ; 3.725 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 4.304 ; 4.304 ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.304 ; 4.304 ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.170 ; 4.170 ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.261 ; 4.261 ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.283 ; 4.283 ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.185 ; 4.185 ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.154 ; 4.154 ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.069 ; 4.069 ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.063 ; 4.063 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 4.218 ; 4.218 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.724 ; 6.724 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 7.407 ; 7.407 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 7.387 ; 7.387 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BC1       ; clk1750K   ; 3.834 ; 3.834 ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 3.950 ; 3.950 ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 3.725 ; 3.725 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 4.063 ; 4.063 ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.304 ; 4.304 ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.170 ; 4.170 ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.261 ; 4.261 ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.283 ; 4.283 ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.185 ; 4.185 ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.154 ; 4.154 ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.069 ; 4.069 ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.063 ; 4.063 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 4.218 ; 4.218 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.327 ; 5.327 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 5.674 ; 5.674 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 5.654 ; 5.654 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 6.240 ;    ;    ; 6.240 ;
; MIDI_IN    ; led1        ; 6.532 ;    ;    ; 6.532 ;
; MIDI_IN    ; led2        ; 6.512 ;    ;    ; 6.512 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 6.240 ;    ;    ; 6.240 ;
; MIDI_IN    ; led1        ; 6.532 ;    ;    ; 6.532 ;
; MIDI_IN    ; led2        ; 6.512 ;    ;    ; 6.512 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DA[*]     ; clk1750K   ; 4.043 ;      ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.064 ;      ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.064 ;      ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.068 ;      ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.068 ;      ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.053 ;      ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.043 ;      ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.049 ;      ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.049 ;      ; Rise       ; clk1750K        ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DA[*]     ; clk1750K   ; 4.043 ;      ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.064 ;      ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.064 ;      ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.068 ;      ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.068 ;      ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.053 ;      ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.043 ;      ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.049 ;      ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.049 ;      ; Rise       ; clk1750K        ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DA[*]     ; clk1750K   ; 4.043     ;           ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.064     ;           ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.064     ;           ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.068     ;           ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.068     ;           ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.053     ;           ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.043     ;           ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.049     ;           ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.049     ;           ; Rise       ; clk1750K        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DA[*]     ; clk1750K   ; 4.043     ;           ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.064     ;           ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.064     ;           ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.068     ;           ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.068     ;           ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.053     ;           ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.043     ;           ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.049     ;           ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.049     ;           ; Rise       ; clk1750K        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.594  ; 0.215 ; 16.977   ; 0.813   ; 8.889               ;
;  clk1750K        ; -15.594  ; 0.215 ; N/A      ; N/A     ; 283.186             ;
;  clk50M          ; 6.285    ; 0.215 ; 16.977   ; 0.813   ; 8.889               ;
; Design-wide TNS  ; -575.613 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk1750K        ; -575.613 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clk50M          ; 0.000    ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.119 ; 5.119 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 5.096 ; 5.096 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.432 ; -2.432 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.189 ; -2.189 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BC1       ; clk1750K   ; 7.197  ; 7.197  ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 7.500  ; 7.500  ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 6.911  ; 6.911  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 8.387  ; 8.387  ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 8.387  ; 8.387  ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 7.983  ; 7.983  ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 8.317  ; 8.317  ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 8.355  ; 8.355  ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 8.087  ; 8.087  ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 8.044  ; 8.044  ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 7.786  ; 7.786  ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 7.701  ; 7.701  ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 5.640  ; 5.640  ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 7.989  ; 7.989  ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 14.509 ; 14.509 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 16.274 ; 16.274 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 16.215 ; 16.215 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 7.263  ; 7.263  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BC1       ; clk1750K   ; 3.834 ; 3.834 ; Rise       ; clk1750K        ;
; BC2       ; clk1750K   ; 3.950 ; 3.950 ; Rise       ; clk1750K        ;
; BDIR      ; clk1750K   ; 3.725 ; 3.725 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Rise       ; clk1750K        ;
; DA[*]     ; clk1750K   ; 4.063 ; 4.063 ; Rise       ; clk1750K        ;
;  DA[0]    ; clk1750K   ; 4.304 ; 4.304 ; Rise       ; clk1750K        ;
;  DA[1]    ; clk1750K   ; 4.170 ; 4.170 ; Rise       ; clk1750K        ;
;  DA[2]    ; clk1750K   ; 4.261 ; 4.261 ; Rise       ; clk1750K        ;
;  DA[3]    ; clk1750K   ; 4.283 ; 4.283 ; Rise       ; clk1750K        ;
;  DA[4]    ; clk1750K   ; 4.185 ; 4.185 ; Rise       ; clk1750K        ;
;  DA[5]    ; clk1750K   ; 4.154 ; 4.154 ; Rise       ; clk1750K        ;
;  DA[6]    ; clk1750K   ; 4.069 ; 4.069 ; Rise       ; clk1750K        ;
;  DA[7]    ; clk1750K   ; 4.063 ; 4.063 ; Rise       ; clk1750K        ;
; CLOCK     ; clk1750K   ; 2.961 ; 2.961 ; Fall       ; clk1750K        ;
; NRES      ; clk50M     ; 4.218 ; 4.218 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.327 ; 5.327 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 5.674 ; 5.674 ; Rise       ; clk50M          ;
; led2      ; clk50M     ; 5.654 ; 5.654 ; Rise       ; clk50M          ;
; n_vcf_out ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
; vcf_out   ; clk50M     ; 3.900 ; 3.900 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 12.018 ;    ;    ; 12.018 ;
; MIDI_IN    ; led1        ; 12.768 ;    ;    ; 12.768 ;
; MIDI_IN    ; led2        ; 12.709 ;    ;    ; 12.709 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 6.240 ;    ;    ; 6.240 ;
; MIDI_IN    ; led1        ; 6.532 ;    ;    ; 6.532 ;
; MIDI_IN    ; led2        ; 6.512 ;    ;    ; 6.512 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 169327   ; 0        ; 0        ; 0        ;
; clk50M     ; clk1750K ; 79993    ; 0        ; 0        ; 0        ;
; clk1750K   ; clk1750K ; 79578    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 169327   ; 0        ; 0        ; 0        ;
; clk50M     ; clk1750K ; 79993    ; 0        ; 0        ; 0        ;
; clk1750K   ; clk1750K ; 79578    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 410   ; 410  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Sat Feb 20 13:08:02 2016
Info: Command: quartus_sta EP2C5 -c EP2C5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'EP2C5.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.594      -575.613 clk1750K 
    Info (332119):     6.285         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk1750K 
    Info (332119):     0.445         0.000 clk50M 
Info (332146): Worst-case recovery slack is 16.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.977         0.000 clk50M 
Info (332146): Worst-case removal slack is 1.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.759         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk50M 
    Info (332119):   283.186         0.000 clk1750K 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.156
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.156      -168.892 clk1750K 
    Info (332119):    14.784         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk1750K 
    Info (332119):     0.215         0.000 clk50M 
Info (332146): Worst-case recovery slack is 18.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.658         0.000 clk50M 
Info (332146): Worst-case removal slack is 0.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.813         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk50M 
    Info (332119):   283.577         0.000 clk1750K 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 313 megabytes
    Info: Processing ended: Sat Feb 20 13:08:05 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


